JP4367420B2 - スイッチング電源回路 - Google Patents

Description

本願発明は、自励式のスイッチング電源回路に関するものである。

従来、スイッチング電源のスイッチング制御方式では、自励式のものが広く採用されている（例えば、特許文献１）。自励式のスイッチング電源では、一般に、スイッチ素子を継続してオン・オフ動作させるために、電源投入時にスイッチ素子をオン動作させるための起動回路が設けられている。

特開２００３−６１３４３号公報

図２９は、自励式のスイッチング電源（プッシュプル型）の一例を示す図である。このスイッチング電源の構成を簡単に説明すると、このスイッチング電源では、商用電源を入力するための電源入力回路４１が設けられ、この電源入力回路４１には、交流電圧を直流電圧に変換する入力側整流回路４２が接続されている。入力側整流回路４２の後段には、電解コンデンサＣｅが並列に接続され、電解コンデンサＣｅの正極側は、インダクタンスＬｃを介して高周波トランスＴ′の１次巻線側に巻回された主巻線Ｔａ′の中点に接続されている。

主巻線Ｔａ′の一端には、例えばＮＰＮ型の第１トランジスタＱ１１が接続され、他端には、第２トランジスタＱ１２が接続されている。第１トランジスタＱ１１のベース端子には、電解コンデンサＣｅの正極側に接続された起動抵抗Ｒｅが接続されるとともに、直列接続された抵抗Ｒ２１及びコンデンサＣ１１を介して第１補助巻線Ｔｂ′の一端が接続されている。また、第２トランジスタＱ１２のベース端子には、直列接続された抵抗Ｒ２２及びコンデンサＣ１２を介して第１補助巻線Ｔｂ′の他端が接続されている。第１トランジスタＱ１１のベース端子と０Ｖライン間には、抵抗Ｒ２３が介在され、第２トランジスタＱ１２のベース端子と０Ｖライン間には、抵抗Ｒ２４が介在されている。また、第１トランジスタＱ１１及び第２トランジスタＱ１２の各コレクタ−エミッタ間には、フライホイルダイオードＤ１１，Ｄ１２がそれぞれ接続されている。

高周波トランスＴ′の２次巻線側には、当該２次巻線に誘起される交流電圧を直流電圧に変換する出力側整流回路４３が接続され、出力側整流回路４３には、平滑コイルＬｄ及び平滑コンデンサＣｆからなる平滑回路４４が接続されている。

上記スイッチング電源の動作を説明すると、商用電源が入力されていないときは、第１及び第２トランジスタＱ１１，Ｑ１２のベースには電圧が発生しないので、第１及び第２トランジスタＱ１１，Ｑ１２は、オフ状態であり、スイッチング動作は行われていない。

ここで、商用電源が印加されると、入力側整流回路４２によって商用電源が整流化され、直流電圧Ｖ＋が発生する。この直流電圧Ｖ＋によって、起動抵抗Ｒｅ及び抵抗Ｒ２３に電流が流れる。その後、直流電圧Ｖ＋が上昇し、それが第１トランジスタＱ１１のベース・エミッタ間の閾値電圧を越えるようになると、第１トランジスタＱ１１のベースに電流が流れ始める。

第１トランジスタＱ１１のベースに電流が流れると、第１トランジスタＱ１１はオン状態に移行し始め、高周波トランスＴ′の主巻線Ｔａ′に電流ｉ（図２９参照）が流れる。高周波トランスＴ′の主巻線Ｔａ′に電流が流れると、第１補助巻線Ｔｂ′に誘起電圧が発生する。

この誘起電圧は、第１トランジスタＱ１１のベース電位をさらに増加させるので、第１トランジスタＱ１１は急速にオン状態に移行する。また、この起電力は、第２トランジスタＱ１２のベース電位を減少させるような極性であるので、第２トランジスタＱ１２には逆バイアスがかかり、第２トランジスタＱ１２はオフ状態のままである。

第１トランジスタＱ１１がオン状態の間は、高周波トランスＴ′の主巻線Ｔａ′における励磁電流は、時間とともに増加していくが、やがて高周波トランスＴ′のコアの磁気飽和領域に近づくにつれて、実効的な透磁率が低下する。これにより、磁束変化量が減少するので、第１補助巻線Ｔｂ′に誘起される誘起電圧が減少していき、第１トランジスタＱ１１のベース電位が下がる。

第１トランジスタＱ１１のベース電流が減少し、第１トランジスタＱ１１のオン状態が維持できなくなると、主巻線Ｔａ′の励磁電流は増加傾向から減少傾向に変わり、第１補助巻線Ｔｂ′の起電力の極性が反転する。これにより、第１トランジスタＱ１１のベース電位は低下し、第１トランジスタＱ１１は急速にオフ状態に移行する。一方、第２トランジスタＱ１２のベース電位は上昇し、第２トランジスタＱ１２は急速にオン状態に移行する。その後、第１補助巻線Ｔｂ′における起電力の極性の反転が繰り返され、第１及び第２トランジスタＱ１１，Ｑ１２は、交互にオン、オフ動作を繰り返す。

ここで、上記スイッチング電源において、第１及び第２トランジスタＱ１１，Ｑ１２のスイッチング動作が行われていない状態からスイッチング動作が安定に行われる状態に移行するためには、起動抵抗Ｒｅの値を適切に設定しなければならないという課題がある。

すなわち、第１トランジスタＱ１１においては、起動抵抗Ｒｅによる順バイアス電圧を第１補助巻線Ｔｂ′の反転した起電力が打ち消して、第１トランジスタＱ１１を確実にオフさせる必要がある。ところが、起動抵抗Ｒｅの値が小さすぎると、第１補助巻線Ｔｂ′に発生する起電力が第１及び第２トランジスタＱ１１，Ｑ１２のオン、オフ状態を反転させるのに十分な電圧を生成することができない場合があり、そうすると、第１トランジスタＱ１１のオン状態が維持されてしまい、第１トランジスタＱ１１がオフできなくなる場合がある。

第１トランジスタＱ１１がオンし続けると、第１トランジスタＱ１１のコレクタ電流が内部回路の直列抵抗分によって制限されるまで電流が増加するので、第１トランジスタＱ１１が過電流によって破壊されることがある。

一方、起動抵抗Ｒｅの値が大き過ぎると、起動そのものができなくなることがある。すなわち、第１トランジスタＱ１１をオン動作させるためには、直流電圧Ｖ＋が第１トランジスタＱ１１のベース・エミッタ間の閾値電圧を越えるような電流を、第１トランジスタＱ１１のベースに流す必要があるが、起動抵抗Ｒｅの値が大き過ぎると、第１トランジスタＱ１１のベースに電流が流れにくくなる。

そのため、起動抵抗Ｒｅは、起動時に第１トランジスタＱ１１が適切にオン動作することのできる電流を流すような値である一方で、第１補助巻線Ｔｂ′における誘起電圧の減少にともなって第１トランジスタＱ１１のベース電流を減少させ、第１トランジスタＱ１１をオフ状態に追い込むような値である必要がある。

上記のように、商用電源（例えばＡＣ１００Ｖ）を入力とするスイッチング電源の場合、直流電圧Ｖ＋は入力される商用電源の電圧に依存するので、直流電圧Ｖ＋にはバラツキが生じるとともに変動も大きくなる。起動抵抗Ｒｅは、直流電圧Ｖ＋が直接的に供給されるため、上記のように、直流電圧Ｖ＋が変動すると、起動抵抗Ｒｅに流れる電流も変化し、第１トランジスタＱ１１を確実にオン、オフ動作させることがさらに困難となる。

また、起動抵抗Ｒｅは、第１及び第２トランジスタＱ１１，Ｑ１２がオン、オフ動作を交互に繰り返し行っているときでも、定常的に回路上で接続されているため、自身の抵抗分によって少なからず電力が消費されるといった問題点もあった。

本願発明は、上記した事情のもとで考え出されたものであって、自励式のスイッチング電源において、スイッチ素子を確実に起動させて良好にオン、オフ動作に移行させることのできるスイッチング電源回路を提供することを、その課題とする。

上記の課題を解決するため、本願発明では、次の技術的手段を講じている。

本願発明によって提供されるスイッチング電源回路は、交流電源を直流電源に変換する電源変換手段と、一次巻線側に前記電源変換手段から直流電圧が供給される主巻線と互いに逆方向に電圧が誘起されるように当該主巻線に磁気的に結合された一対の補助巻線とを有するトランスと、前記主巻線に接続され、前記電源変換手段から供給される前記直流電圧を断続させるための一対の第１のスイッチ素子と、前記一対の補助巻線にそれぞれ接続され、各補助巻線に誘起される電圧を用いて前記一対の第１のスイッチ素子のオン・オフ動作を互いに逆動作の関係となるようにそれぞれ制御する一対の制御手段と、前記交流電源の入力時に前記主巻線に電流を流して前記一対の補助巻線に前記一対の制御手段による制御動作を開始させるための起動電圧を誘起させる起動手段と、を備えた自励式のスイッチング電源回路であって、前記起動手段は、前記一対の第１のスイッチ素子の一方と並列に接続された第２のスイッチ素子と、前記第２のスイッチ素子をオン動作させて前記主巻線に電流を流し、この電流により前記一対の補助巻線に前記起動電圧を誘起させるために前記第２のスイッチ素子に駆動パルスを出力する駆動パルス発生手段と、を有することを特徴としている（請求項１）。

この構成によれば、駆動パルス発生手段から出力される駆動パルスによって第２のスイッチ素子がオン動作されると、主巻線に電流が流れ、これにより一対の補助巻線にそれぞれ誘起電圧が発生し、この誘起電圧を用いて一対の制御手段により一対の第１のスイッチ素子のオン・オフ動作の制御がそれぞれ開始される。そのため、一対の制御手段による一対の第１のスイッチ素子の制御動作を確実に起動させることができる。

本願発明のスイッチング電源回路において、前記駆動パルス発生手段は、前記駆動パルスを予め設定された周期で繰り返し出力するとよい（請求項２）。

また、本願発明のスイッチング電源回路において、前記起動手段は、前記駆動パルスを出力してから予め定める第１の時間が経過するまでに前記一対の制御手段による制御動作が開始されたか否かを検出する動作検出手段と、前記動作検出手段により前記第１の時間が経過するまでに前記一対の制御手段による制御動作の開始が検出されたとき、前記駆動パルス発生手段による駆動パルスの出力動作を停止させるパルス出力停止手段と、をさらに有するとよい（請求項３）。

また、本願発明のスイッチング電源回路において、前記起動手段は、前記電源変換手段から出力される直流電源を駆動電源とし、前記パルス出力停止手段は、前記駆動パルス発生手段への前記直流電源の供給を制御するスイッチ手段を有し、前記動作検出手段により前記第１の時間が経過するまでに前記一対の制御手段による制御動作の開始が検出されたとき、前記スイッチ手段をオフにして前記電源変換手段から出力される直流電源の前記駆動パルス発生手段への供給を停止することにより前記駆動パルスの出力動作を停止させるとよい（請求項４）。

また、本願発明のスイッチング電源回路において、前記動作検出手段は、前記補助巻線に誘起される電圧を整流、積分する積分手段と、前記積分手段による積分値が所定の閾値を越えるか否かを判別する判別手段とによって構成され、前記パルス出力停止手段は、前記判別手段により前記積分値が前記所定の閾値を越えたと判別されると、前記スイッチ手段をオフにして前記駆動パルス発生手段への前記直流電源の供給を停止するとよい（請求項５）。

また、本願発明のスイッチング電源回路において、前記起動手段は、前記駆動パルスを出力してから前記第１の時間よりも長い予め定める第２の時間が経過するまでに前記一対の制御手段による制御動作が開始されたか否かを検出する第２の動作検出手段と、前記第２の動作検出手段により前記第２の時間が経過するまでに前記一対の制御手段による制御動作の開始が検出されないとき、前記駆動パルス発生手段による駆動パルスの発生動作を停止させる動作制御手段と、をさらに有するとよい（請求項６）。

また、本願発明のスイッチング電源回路において、前記起動手段は、回路上の過度の温度上昇を検出する過熱状態検出手段と、前記過熱状態検出手段により過度の温度上昇が検出されると、前記制御手段による前記一対の第１のスイッチ素子のオン・オフ動作の制御を停止させる制御停止手段と、をさらに有するとよい（請求項７）。

また、本願発明のスイッチング電源回路において、前記起動手段は、前記過熱状態検出手段により過度の温度上昇が検出されると、前記駆動パルス発生手段による駆動パルスの出力動作を停止させる第２のパルス出力停止手段をさらに有するとよい（請求項８）。

本願発明のその他の特徴及び利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。

以下、本願発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。

＜第１実施形態＞
図１は、本願発明の第１実施形態に係るスイッチング電源の回路構成を示す図である。このスイッチング電源は、いわゆる自励式のハーフ・ブリッジ型のものであり、例えば商用交流電源からの交流電圧を整流、平滑化して得られた直流電圧を、スイッチ素子によってスイッチングすることにより高い周波数を有する交流電圧に変換し、この交流電圧から高周波トランスや整流平滑回路を用いて所望の直流電圧を生成して出力するものである。

この第１実施形態に係るスイッチング電源は、従来の、スイッチ素子のオン、オフ動作を起動させるための起動抵抗Ｒｅ（図２９参照）に代えて、スイッチ素子の起動をより確実に行うことのできる起動回路３（後述）を備えている。以下、詳述する。

図１に示すスイッチング電源は、例えば商用電源（例えばＡＣ１００Ｖ）が入力される電源入力回路１を備え、電源入力回路１は、複数のコンデンサと複数のコイルとを有している。電源入力回路１には、入力側整流回路２が接続されているとともに、本実施形態の特徴部分である起動回路３が接続されている。

入力側整流回路２は、入力される商用交流電源からの交流電圧を整流、平滑化する回路であり、例えばダイオードブリッジ回路からなる。起動回路３は、第１及び第２スイッチ素子ＳＷ１，ＳＷ２（後述）を起動させるためのものであり、それらを起動させるとき、高周波トランスＴの主巻線Ｔａ（後述）に電流を流すものである。

入力側整流回路２には、直列接続された２個の電解コンデンサＣａ，Ｃｂが並列に接続されているとともに、起動回路３が接続されている。すなわち、起動回路３には、電源入力回路１の出力である交流電圧と、入力側整流回路２の出力である平滑後の直流電圧とが入力される。電源入力回路１の出力である交流電圧は、起動回路３の電源端子ＡＣ１，ＡＣ２に入力され、後述する起動回路３の第２スイッチＳ２のバイアス電圧に変化されて用いられる。入力側整流回路２の出力である直流電圧は、起動回路３の電源端子Ｖ＋，Ｖ−に入力され、起動回路３の電源電圧として用いられる。

入力側整流回路２には、第１スイッチ素子ＳＷ１が直列に接続され、第１スイッチ素子ＳＷ１には、第２スイッチ素子ＳＷ２が直列に接続されている。第１及び第２スイッチ素子ＳＷ１，ＳＷ２は、例えばＭＯＳ−ＦＥＴによって構成されている。

第１及び第２スイッチ素子ＳＷ１，ＳＷ２には、第１及び第２発振制御回路６，７がそれぞれ接続されている。第１及び第２発振制御回路６，７は、第１及び第２スイッチ素子ＳＷ１，ＳＷ２のオン、オフ動作をそれぞれ制御する回路である。

接続構成を説明すると、入力側整流回路２の出力端Ｐａには、第１スイッチ素子ＳＷ１のドレイン端子（Ｄ）が接続されている。第１スイッチ素子ＳＷ１のゲート端子（Ｇ）及びソース端子（Ｓ）には、第１発振制御回路６の制御端子Ｇ，Ｓがそれぞれ接続されている。第１スイッチ素子ＳＷ１のソース端子（Ｓ）には、第２スイッチ素子ＳＷ２のドレイン端子（Ｄ）が接続され、このドレイン端子（Ｄ）には、起動回路３の外部出力端子ＥＸＴが接続されている。第２スイッチ素子ＳＷ２のゲート端子（Ｇ）及びソース端子（Ｓ）には、第２発振制御回路７の制御端子Ｇ，Ｓがそれぞれ接続されている。また、このソース端子（Ｓ）には、起動回路３のグランド端子（０Ｖ）が接続されている。

第１スイッチ素子ＳＷ１のソース端子（Ｓ）には、インダクタンスＬａの正極側が接続され、その負極側には、高周波トランスＴの１次巻線側に巻回された主巻線Ｔａの正極側が接続されている。主巻線Ｔａの負極側には、第１及び第２電解コンデンサＣａ，Ｃｂの接続点Ｐｃが接続されている。

第１発振制御回路６の電圧供給端子Ｐ１は高周波トランスＴの１次巻線側に巻回された第１補助巻線Ｔｂの正極側に接続され、電圧供給端子Ｐ２は第１補助巻線Ｔｂの負極側に接続されている。一方、第２発振制御回路７の電圧供給端子Ｐ１は高周波トランスＴの１次巻線側に巻回された第２補助巻線Ｔｃの負極側に接続され、電圧供給端子Ｐ２は第２補助巻線Ｔｃの正極側に接続されている。高周波トランスＴの１次巻線側の主巻線Ｔａに起電力が発生すると、第１補助巻線Ｔｂ及び第２補助巻線Ｔｃにそれぞれ誘起電圧が発生し、第１及び第２発振制御回路６，７に供給するようになっている。

第１及び第２発振制御回路６，７は、高周波トランスＴの第１及び第２第１補助巻線Ｔｂ，Ｔｃから誘起電圧が供給されることにより、第１及び第２スイッチ素子ＳＷ１，ＳＷ２をそれぞれ制御してオン、オフ動作させる。

また、第２補助巻線Ｔｃの負極側には、整流ダイオードＤ１を介して起動回路３の電圧入力端子Ｐ１が接続されている。起動回路３では、後述するように、この電圧入力端子Ｐ１に入力される誘起電圧を検出し、例えば電源端子Ｖ＋，Ｖ−から入力される直流電圧の内部の各回路に対する供給を阻止するよう制御する。

高周波トランスＴの２次巻線側には、出力側整流回路４が接続されており、出力側整流回路４には、平滑コイルＬｂ及び平滑コンデンサＣｃからなる平滑回路５が接続されている。

図２は、起動回路３のブロック構成を示す図である。

起動回路３は、電源回路１１、時定数回路１２、第１タイマー回路１３、第２タイマー回路１４、第１遅延回路１５、第２遅延回路１６、積分回路１７、第１スイッチＳ１、第２スイッチＳ２、及び起動用スイッチＳ３等によって構成されている。

電源回路１１は、電源端子Ｖ＋，Ｖ−から入力される直流電圧を、第１及び第２タイマー回路１３，１４並びに時定数回路１２等に供給するものである。電源回路１１は、第２スイッチＳ２によって電源端子Ｖ＋，Ｖ−からの直流電圧の入力が許可又は阻止される。これにより、電源回路１１は、各回路への電源供給を許可又は阻止する。なお、電源回路１１は、本願発明の電源供給手段として機能する。

時定数回路１２は、電源回路１１からの直流電圧を所定の時間だけ遅らせて、第１タイマー回路１３に供給するものである。時定数回路１２は、例えば抵抗Ｒ１及びコンデンサ１の直列回路によって構成される。

第１タイマー回路１３は、例えば単安定マルチバイブレータによって構成され、時定数回路１２の出力に基づいて、起動用スイッチＳ３に出力される駆動パルス信号の基準となる基準パルス信号を発生するためのものである。基準パルス信号は、そのオン期間（後述する第１所定期間Ｔ１に相当）が例えば２〜５ｍｓｅｃとされている。第１タイマー回路１３は、後述するように、第１スイッチＳ１のオン、オフ動作によって基準パルス信号を繰り返し出力することができるようになっている。

第２タイマー回路１４は、第１タイマー回路１３と同様に、例えば単安定マルチバイブレータによって構成され、第１タイマー回路１３からの基準パルス信号に基づいて、起動用スイッチＳ３をオン動作させるための駆動パルス信号を発生するためのものである。駆動パルス信号は、そのオン期間が例えば５〜１０μｓｅｃとされている。このオン期間（後述する第３所定期間Ｔ３に相当）は、第１及び第２スイッチ素子ＳＷ１，ＳＷ２の発振周期の１／２の期間よりやや短めに設定されている。通常、第１及び第２スイッチ素子ＳＷ１，ＳＷ２による発振周波数は５０〜２００ｋＨｚに設定されるので、この場合の１／２周期は２．５〜１０μｓｅｃとなり、上記オン期間が設定される。なお、第１及び第２タイマー回路１３，１４は、本願発明の駆動パルス発生手段として機能する。また、駆動パルス信号を発生させるものであれば、上記第１及び第２タイマー回路１３，１４に限るものではない。

第１遅延回路１５は、第１タイマー回路１３からの基準パルス信号に基づいて、第１スイッチＳ１をオン、オフ動作させるものである。詳細には、第１遅延回路１５は、第１タイマー回路１３からの基準パルス信号が入力されてから所定時間（例えば１ｍｓｅｃ、後述する第２所定期間Ｔ２に相当）経過後に、第１スイッチＳ１をオフ状態からオン状態に切り換える切換信号を、第１スイッチＳ１に与えるものである。また、第１遅延回路１５は、第１タイマー回路１３からの基準パルス信号が出力されなくなってから所定時間（例えば３ｍｓｅｃ、後述する第５所定期間Ｔ５に相当）経過後に、第１スイッチＳ１をオン状態からオフ状態に切り換える切換信号を、第１スイッチＳ１に与えるものである。

第２遅延回路１６は、電圧入力端子Ｐ１に入力される、第２補助巻線Ｔｃからの誘起電圧を所定時間（例えば２ｍｓｅｃ、後述する第４所定期間Ｔ４に相当）遅延させて、第２スイッチＳ２に与えるものである。上記所定時間は、第１及び第２スイッチ素子ＳＷ１，ＳＷ２の発振状態が確実に継続したことを判別するために設定された時間とされている。例えば、第１及び第２スイッチ素子ＳＷ１，ＳＷ２による発振が数１００サイクル連続すると、安定な発振状態に移行したものと判別することができる。

このように、電圧入力端子Ｐ１から誘起電圧が入力されると、第２スイッチＳ２をオン状態からオフ状態に切り換える切換信号が、第２遅延回路１６によって第４所定時間Ｔ４経過後に、第２スイッチＳ２に与えられる。これにより、第２スイッチＳ２はオフ状態となり、電源回路１１に対する電源端子Ｖ＋，Ｖ−からの直流電圧の入力を阻止する。

積分回路１７は、第１タイマー回路１３の出力を積分してその積分値が所定の閾値を越えた場合、第２タイマー回路１４の動作を禁止させるものである。すなわち、積分回路１７は、回路の故障等により第１及び第２スイッチ素子ＳＷ１，ＳＷ２における発振動作が不能になった場合、第１タイマー回路１３は、基準パルス信号を繰り返し出力するので、繰り返し出力される基準パルス信号を検出して例えば数秒後に第２タイマー回路１４から駆動パルス信号を出力させないようにする。第２タイマー回路１４は、積分回路１７からの動作禁止信号によって動作が停止し、起動用スイッチＳ３に対する駆動パルス信号を出力しないようにされる。

積分回路１７は、第２遅延回路１６の出力に基づいてリセットされる。なお、積分回路１７は、これに代えて、カウンターが用いられてもよい。

第１スイッチＳ１は、第１タイマー回路１３に対するクロック入力を所定のタイミングで禁止するためのものである。第１スイッチＳ１は、第１遅延回路１５の出力に基づいて、オン、オフ動作され、オフ動作時に時定数回路１２の動作を有効にし、オン動作時に第１タイマー回路１３に対するクロック入力を禁止する。これにより、第１及び第２スイッチ素子ＳＷ１，ＳＷ２に対する１回目の起動動作が失敗した場合に、第１スイッチＳ１をオン状態からオフ状態にし第１タイマー回路１３のクロック入力を有効にして基準パルス信号を発生させることにより、再度起動動作を行うことができる。

第２スイッチＳ２は、電源端子ＡＣ１，ＡＣ２から入力される交流電圧に基づいてそのバイアス電圧が与えられ、第２遅延回路１６の出力に基づいて、電源端子Ｖ＋，Ｖ−から入力される直流電圧の電源回路１１に対する供給を許可又は阻止するものである。第２スイッチＳ２は、システムの電源投入時にはオン状態とされ、電源回路１１に対する直流電圧の供給を許可するが、第２遅延回路１６によってオフ状態にされると、電源回路１１に対する直流電圧の供給を阻止する。これにより、起動回路３内の回路に電源電圧が供給されなくなり、起動回路３の動作が停止される。

起動用スイッチＳ３は、第２タイマー回路１４の出力に基づいてオン動作することにより外部出力端子ＥＸＴを介して図１に示した主巻線Ｔａに流れる電流を引き込み、主巻線Ｔａに励磁電流を流すためのものである。主巻線Ｔａに電流が流れると、第２補助巻線Ｔｃに誘起電圧が発生し、第２発振制御回路７によって第２スイッチ素子ＳＷ２をオン動作させるようになっている。

起動用スイッチＳ３は、例えばＭＯＳ−ＦＥＴによって構成され、起動時において主巻線Ｔａに励磁電流を流すためのものであるので、第１及び第２スイッチ素子ＳＷ１，ＳＷ２に比べて小電力タイプのものが用いられる。起動用スイッチＳ３のドレイン端子（Ｄ）は、逆電流防止用ダイオードＤ２を介して外部出力端子ＥＸＴに接続されている。なお、起動用スイッチＳ３は、例えばバイポーラトランジスタによって構成されてもよいが、バイポーラトランジスタでは、動作スピードが不足する場合があるため、起動用スイッチＳ３は、ＭＯＳ−ＦＥＴで構成されることがより好ましい。

図３は、第１発振制御回路６又は第２発振制御回路７の回路構成を示す図である。第１及び第２発振制御回路６，７は、同一の回路構成とされている。そのため、以下では第１発振制御回路６について概略説明する。第１発振制御回路６は、直列制御素子回路２１、正帰還回路２２、補助スイッチ回路２３、及び時定数回路２４等を備えている。

第１発振制御回路６は、第１スイッチ素子ＳＷ１に与えられる駆動電圧の供給時間を時定数回路２４によって決定し、時定数回路２４で決定された供給時間が経過すると、第１スイッチ素子ＳＷ１に与えられる駆動電圧の第１スイッチ素子ＳＷ１への供給を補助スイッチ回路２３によって強制的に停止させるものである。

これにより、第１発振制御回路６では、第１スイッチ素子ＳＷ１のオン時間におけるスイッチング損失が生じる期間を除去することができ、スイッチング損失の発生を抑制することができる。なお、回路の詳細な動作説明は、本願出願人による既出願明細書（特願２００５−４３８５１号）に記載されているため、ここでの詳細説明は省略する。

次に、上記した起動回路３の回路構成における作用を、図４に示すタイミングチャートを参照して説明する。

このスイッチング電源の起動回路３は、起動用スイッチＳ３をオン動作させることにより、主巻線Ｔａに励磁電流を流し、第２補助巻線Ｔｃに誘起電圧を発生させ、第２スイッチ素子ＳＷ２をオン動作させることにより、第１及び第２スイッチ素子ＳＷ１，ＳＷ２を発振状態に移行させる。発振状態への移行が失敗したときには、再度起動用スイッチＳ３をオン動作させて第１及び第２スイッチ素子ＳＷ１，ＳＷ２を発振状態に移行させる。また、発振状態への移行が成功したときには、起動回路３への電源供給を阻止して動作を停止し電力消費を抑制するようにしている。以下、詳述する。

起動回路３において、システムの電源が投入されるとき、第１スイッチＳ１はオフ状態に、第２スイッチＳ２はオン状態にそれぞれ設定されている。システムの電源が投入されると、図４(a) のｔ１に示すように、電源回路１１から起動回路３内の各回路に対して所定の直流電圧（例えばＤＣ５Ｖ）が出力される（図２のＡ点参照）。

電源回路１１から出力される直流電圧は、時定数回路１２を介して第１タイマー回路１３のクロック端子ＣＫ（図２のＢ点参照）に入力される。この直流電圧は、時定数回路１２の抵抗Ｒ１とコンデンサＣ１とよって、所定の遅延時間だけ遅れて立ち上がる（図４(b) 参照）。

第１タイマー回路１３は、時定数回路１２の出力電圧が所定の電圧値Ｖｂになったとき、Ｈレベルと認識し、図４(c)に示すように、出力Ｑ（図２のＣ点参照）から基準パルス信号を出力する。基準パルス信号は、第１所定時間Ｔ１（例えば２〜５ｍｓｅｃ）だけＨレベルとなる信号であり、第２タイマー回路１４のクロック端子ＣＫに入力される。

第１タイマー回路１３の出力Ｑは、第１遅延回路１５にも入力され、第１遅延回路１５によって第２所定時間Ｔ２遅延されて（図４(d) 参照）、第１スイッチＳ１に入力される。すなわち、第１遅延回路１５では、第１タイマー回路１３の出力Ｑに基づいて第２所定時間Ｔ２経過後に第１スイッチＳ１に対して切換信号を出力するように閾値電圧Ｖｄ（図４(d) 参照）が予め定められており、遅延された電圧値が閾値電圧Ｖｄを越えた場合に、第１スイッチＳ１に対して切換信号を出力する。これにより、第１スイッチＳ１はオフ状態からオン状態になり、第１タイマー回路１３のクロック入力ＣＫを低レベル（Ｌレベル）にリセットする（図４(b)のｔ２参照）。なお、第１遅延回路１５による第２所定時間Ｔ２は、第１タイマー回路１３のクロック入力ＣＫにおけるノイズ成分の影響を除くために、１ｍｓｅｃ程度に設定するのが好ましい。

一方、第２タイマー回路１４のクロック入力ＣＫは、Ｌレベルになるとタイマー動作を開始するように設定されているので、第１タイマー回路１３の出力ＱがＬレベルになったとき（図４(c)のｔ３参照）、出力Ｑ（図２のＥ点参照）から駆動パルス信号を出力する。すなわち、第２タイマー回路１４の出力Ｑは、第３所定時間Ｔ３（図４(g) 参照）の間Ｈレベルを出力する。

第２タイマー回路１４の出力である駆動パルス信号は、起動用スイッチＳ３に供給され、これにより、起動用スイッチＳ３は、第３設定時間Ｔ３の間オンされる。起動用スイッチＳ３がオンされると、図１に示す主巻線Ｔａに励磁電流を流す。この励磁電流によって第２補助巻線Ｔｃの正極側が負極側に対して正となるような誘起電圧が発生し（第１補助巻線Ｔｂには逆相の電圧が発生する）、この誘起電圧によって第２発振制御回路７を介して第２スイッチ素子ＳＷ２がオンされる。

第２スイッチ素子ＳＷ２がオン状態になると、所定時間経過後、第２発振制御回路７によって強制的にオフ状態に移行される。その後、第２スイッチ素子ＳＷ２がオフ状態になることにともない、高周波トランスＴの磁束変化が反転し、第１補助巻線Ｔｂの正極側が負極側に対して正となるような誘起電圧が発生し（第２補助巻線Ｔｃには逆相の電圧が発生する）、第１スイッチ素子ＳＷ１をオン状態に第２スイッチ素子ＳＷ２をオフ状態に急速に移行させる。このようにして、第１及び第２スイッチ素子ＳＷ１，ＳＷ２の発振が開始され、断続的な直流電圧が出力される。

ここで、上記のような起動動作によって第１及び第２スイッチ素子ＳＷ１，ＳＷ２において発振動作が継続した場合（図４(h)，(j)参照）、第２補助巻線Ｔｃにおいて発生した誘起電圧は、整流ダイオードＤ１で整流され、起動回路３の電圧入力端子Ｐ１に入力され、第２遅延回路１６において第４所定時間Ｔ４（例えば２ｍｓｅｃ、図４(g)参照）遅延される（図４(k)参照）。

すなわち、第２遅延回路１６では、電圧入力端子Ｐ１に入力される誘起電圧に基づいて第４所定時間Ｔ４経過後に第２スイッチＳ２に対して切換信号を出力するように閾値電圧Ｖｋ（図４(k)参照）が予め定められており、遅延された電圧値が閾値電圧Ｖｋを越えた場合に、第２スイッチＳ２に対して切換信号を出力する。これにより、第２スイッチＳ２は、オン状態からオフ状態となり（図４(e)のｔ４参照）、起動回路３内の各回路に対する電源供給が停止される（図４(a)参照）。

これにより、無駄な電力消費を軽減することができる。すなわち、従来の構成では、起動抵抗Ｒｅが常時接続されていたために、発振動作が継続した場合でも無駄な電力を消費していたが、この実施形態によれば、発振動作が継続した場合、起動回路３における電源供給が停止されるため、無駄な電力消費を抑制することができる。

その後、第１遅延回路１５は、第１タイマー回路１３からの基準パルス信号が立ち下がってから第５所定時間Ｔ５経過後に、第１スイッチＳ１に対して切換信号を出力し、これにより、第１スイッチＳ１は、オン状態からオフ状態に切り換わる（図４(d)のｔ５参照）。

図４に示すタイミングチャートは、第１及び第２スイッチ素子ＳＷ１，ＳＷ２における発振動作が、起動用スイッチＳ３のオン動作によって１回で成功した場合を示しているが、上記発振動作は何らかの原因によって１回で成功しない場合もある。

図５は、第１及び第２スイッチ素子ＳＷ１，ＳＷ２における発振動作が、起動用スイッチＳ３のオン動作によって１回で成功せずに、２回目で成功した場合の例を示す図である。

すなわち、第１及び第２スイッチＳＷ１，ＳＷ２において発振動作が良好に継続できなかった場合、第２補助巻線Ｔｃには誘起電圧が発生しないため、起動回路３の電圧入力端子Ｐ１にも十分な電圧があらわれないことになる。そのため、第２スイッチＳ２はオン状態からオフ状態に切り換えられず、電源回路１１による電源供給は継続される（図５(a)参照）。

このとき、第１スイッチＳ１は、第１タイマー回路１３の出力ＱがＬレベルになってから第１遅延回路１５によって第５所定時間Ｔ５（図５(d)参照）経過後にオン状態からオフ状態にされる（図５(f)のｔ５参照）。第１スイッチＳ１がオフ状態になると、時定数回路１２のコンデンサＣ１は、再び抵抗Ｒ１によって充電が開始され、これによって立ち上がった電圧が閾値電圧Ｖｂを越えたとき、第１タイマー回路１３のクロックＣＫに入力される。

これにより、第１タイマー回路１３において再び基準パルス信号が生成され、その立下りで第２タイマー回路１４から駆動パルス信号が出力され、起動用スイッチＳ３がオン動作される。図５におけるタイミングチャートでは、この２回目の起動用スイッチＳ３のオン動作によって第１及び第２スイッチＳＷ１，ＳＷ２の発振動作が良好に継続された場合を示している。

このように、この起動回路３によれば、起動動作を行っても第１及び第２スイッチＳＷ１，ＳＷ２が発振動作を行わない場合に、再度、起動動作を行うようにされている。そのため、起動動作時に動作不具合が発生する確率が極端に少なくなるとともに、起動動作不良時に過電流が流れて素子が破壊してしまう等の不具合を生じることを抑制することができる。

なお、小電力型である起動用スイッチＳ３と大電力型である第２スイッチ素子ＳＷ２との干渉を防止するために、第１タイマー回路１３が出力する基準パルス信号が繰り返して出力される周期は、第１及び第２スイッチ素子ＳＷ１，ＳＷ２の発振開始から発振状態を確認するまでの時間（第４所定時間Ｔ４）よりも大きく設定することが好ましい。

また、この第１実施形態の構成によれば、何らかの異常（回路の故障、入力電圧の不足等）によって第１及び第２スイッチ素子ＳＷ１，ＳＷ２の発振が不能となったとき、その状態を検出して駆動パルス信号の出力を停止するようにされている。

すなわち、何らかの異常が発生し、第１及び第２スイッチ素子ＳＷ１，ＳＷ２の発振が開始されない場合には、上述したように、再起動動作が行われ、それがいつまでも繰り返し行われることになる。そこで、本第１実施形態では、ある所定時間たっても発振が開始されない場合には、何らかの異常が発生したと判断し、駆動パルス信号の出力を停止するようにしている。

具体的には、第１タイマー回路１３の出力は、第１遅延回路１５へ供給される他に積分回路１７にも供給される。積分回路１７では、第１タイマー回路１３からのＨレベル信号が蓄積され、蓄積されたレベル信号が予め定める閾値電圧に達すると、第２タイマー回路１４に動作禁止信号を出力する。これにより、第２タイマー回路１４は、その動作が停止され、駆動パルス信号が出力されなくなり、起動用スイッチＳ３をオン動作させなくする。したがって、それ以降、再起動が行われなくなる。

また、正常に発振が開始された場合は、第２遅延回路１６から積分回路１７に対してリセット信号が出力され、これにより、積分回路１７がリセットされ、上記異常時における発振不能検出動作は行われないようにされる。

なお、積分回路１７では、発振不能と判別するまでの時間が基準パルス信号の繰り返し周期より長い数秒程度となるように設定するのが好ましい。また、積分回路１７からの動作禁止信号は、第２タイマー回路１４の動作を停止するための他に、第２スイッチＳ２をオフして起動回路３内における電源供給を遮断するために用いられてもよい。

また、積分回路１７からの動作禁止信号は、例えばフォトカプラ等を介して外部に出力して、異常表示や異常警報等に用いられてもよいし、システムの電源そのものを遮断したりするために用いられてもよい。

＜第２実施形態＞
図６は、第２実施形態に係るスイッチング電源の構成を示す図である。この変形例では、図１に示した第１及び第２発振制御回路６，７に代えて、可飽和リアクトルを用いた発振制御回路が用いられている。

発振制御回路に可飽和リアクトルが用いられた場合、システムの電源がオフ時の残留磁束と次の起動時に発生する補助巻線の極性とに起因して発振が不安定になる場合がある。したがって、第２スイッチ素子ＳＷ２を確実に起動させるためには、起動前に可飽和リアクトルの残留磁束をリセットしておく（起動時に発生する補助巻線Ｔｂ，Ｔｃの誘起電圧の立ち上がりに対して高インピーダンスとなる残留磁束にしておく）必要がある。

図６によると、第２実施形態では、可飽和リアクトルとして高周波トランスが用いられ、すなわち、第１補助巻線Ｔｂに並列に第１高周波トランスＴｄが接続され、第２補助巻線Ｔｃに並列に第２高周波トランスＴｅが接続されている。

より詳細には、第１高周波トランスＴｄの二次巻線の正極側には、第１スイッチ素子ＳＷ１のゲート端子（Ｇ）に接続されているとともに、抵抗Ｒ２を介して第１補助巻線Ｔｂの正極側に接続されている。また、第１高周波トランスＴｄの二次巻線の負極側は、第１スイッチ素子ＳＷ１のソース端子（Ｓ）に接続されているとともに、第１補助巻線Ｔｂの負極側に接続されている。

一方、第１高周波トランスＴｄの一次巻線の正極側は、電流制限用抵抗Ｒ３を介して入力側整流回路２に接続されている。また、一次巻線の負極側は、第２高周波トランスＴｅの一次巻線の負極側に接続され、第２高周波トランスＴｅの一次巻線の正極側は、起動回路３のリセット端子ＲＥＳＥＴに接続されている。

第２高周波トランスＴｅの二次巻線の正極側は、第２スイッチ素子ＳＷ２のゲート端子（Ｇ）に接続されているとともに、抵抗Ｒ４を介して第２補助巻線Ｔｃの負極側に接続されている。また、第２高周波トランスＴｅの二次巻線の負極側は、第２スイッチ素子ＳＷ２のソース端子（Ｓ）に接続されているとともに、第２補助巻線Ｔｃの正極側に接続されている。

図７は、可飽和リアクトルが用いられた場合に適用される起動回路３Ａのブロック構成を示す図である。

この起動回路３Ａでは、図２に示した第１実施形態に係る起動回路３に対して、さらに可飽和リアクトルのリセット用スイッチＳ４が設けられている。リセット用スイッチＳ４は、起動用スイッチＳ３と並列に配置され、起動用スイッチＳ３とソース端子（Ｓ）同士が接続されている。リセット用スイッチＳ４のゲート端子（Ｇ）は、コンデンサＣ２を介して第１タイマー回路１３に接続されている。また、リセット用スイッチＳ４のドレイン端子（Ｄ）は、整流ダイオードＤ３を介してリセット端子ＲＥＳＥＴに接続されている。その他の構成については、上記第１実施形態と略同様である。

図８は、起動回路３Ａの回路動作を示すタイミングチャートである。同図は、図４に示したタイミングチャートと比較して、リセット用スイッチＳ４のゲート端子（Ｇ）である、図７のＤ点における電圧波形（図８(g)参照）が追記されたものである。

図８を参照して動作を説明すると、第１タイマー回路１３が基準パルス信号を出力すると（図８(c)参照）、リセット用スイッチＳ４のゲート端子（Ｇ）にコンデンサＣ２を介してバイアス電圧が供給され、これにより、リセット用スイッチＳ４がオン状態となる。このリセット用スイッチＳ４のオン動作によって、第１及び第２高周波トランスＴｄ，Ｔｅの一次巻線側に励磁電流が流れ、第１及び第２高周波トランスＴｄ，Ｔｅがそれぞれリセットされる。

その後、第２タイマー回路１４からの駆動パルス信号によって、起動用スイッチＳ３がオンし、第２スイッチ素子ＳＷ２が起動して、第１及び第２スイッチ素子ＳＷ１，ＳＷ２が発振する。

このように、可飽和リアクトルが用いられたスイッチング電源においては、起動回路３Ａを用いることにより、可飽和リアクトルを起動前にリセットすることができる。なお、起動回路３Ａの構成は、図３に示した第１実施形態の起動回路３の構成とリセット用スイッチＳ４に関する構成以外は、同様であるので、第１実施形態の説明で述べたように、この起動回路３Ａにおいても、１回目の起動失敗時には自動的に再起動動作が行われる。

図９は、図７に示す起動回路３Ａの詳細な回路構成を示す図である。同図によると、第１及び第２タイマー回路１３，１４はＩＣチップによって構成され、電源回路１１、時定数回路１２、第１遅延回路１５、第２遅延回路１６、及び積分回路１７は、それぞれ点線で区切る範囲で構成される回路に対応している。なお、図中の符号１８で構成される回路は、図７に示したリセット用スイッチＳ４及びその周辺回路を示している。

＜第３実施形態＞
図１０は、第３実施形態に係るスイッチング電源に適用される起動回路３Ｂのブロック構成を示す図である。

第１及び第２実施形態に係る起動回路３，３Ａにおいては、駆動パルス発生用の回路として、第１及び第２タイマー回路１３，１４としての単安定マルチバイブレータを用いたが、第３実施形態に係る起動回路３Ｂにおいては、駆動パルス発生用の回路として、４つのＣＭＯＳインバータ回路による低デューティサイクル発振器を備えたパルス発生回路３２が用いられている。

起動回路３Ｂは、電源回路３１、パルス発生回路３２、第２スイッチＳ２、起動用スイッチＳ３、第１積分回路３３、第１比較回路３４、第２積分回路３５、第２比較回路３６、及びリセット用回路３７等によって構成されている。

パルス発生回路３２は、図１１に示すように、主として直列に接続された４つの第１ないし第４インバータ回路Ｉ１〜Ｉ４によって構成されている。より具体的には、抵抗Ｒ２の他端に第１インバータ回路Ｉ１が接続されている。抵抗Ｒ２の一端には、コンデンサＣ３の一端が接続され、その他端には、第２インバータ回路Ｉ２の出力及び第３インバータ回路Ｉ３の入力が接続されている。また、抵抗Ｒ２の一端には、抵抗Ｒ３の一端が接続され、その他端には、ダイオードＤ４を介して第３インバータ回路Ｉ３の出力及び第４インバータ回路Ｉ４の入力が接続されている。抵抗Ｒ３及びダイオードＤ４の両端には、抵抗Ｒ４が並列に接続されている。

第１積分回路３３及び第１比較回路３４は、第１及び第２スイッチ素子ＳＷ１，ＳＷ２における発振が開始されたことを検出するための回路として機能する。すなわち、第１積分回路３３は、電圧入力端子Ｐ１から第２補助巻線Ｔｃにおいて発生した誘起電圧が入力されると、それを整流し、積分するものである。第１比較回路３４は、その積分された誘起電圧の値と所定の閾値とを比較し、積分された誘起電圧の値が所定の閾値を越えたとき、第２スイッチＳ２に対して切換信号を出力するものである。

また、第２比較回路３６、第２積分回路３５は、発振不能を検出してその検出結果を外部に出力するための回路として機能する。すなわち、第２積分回路３５は、パルス発生回路３２の起動用スイッチＳ３に対する駆動パルス信号を積分するものである。第２比較回路３６は、第２積分回路３５によって積分された電圧値と所定の閾値とを比較し、積分された電圧値が所定の閾値を越えたとき、起動不良検出出力として外部に出力するものである。

リセット用回路３７は、パルス発生回路３２の反転出力をコンデンサＣ２で微分してリセット用パルスとしてリセット用スイッチＳ４に出力し、リセット信号をリセット端子ＲＥＳＥＴを介して外部に出力するものである。すなわち、リセット用回路３７は、第２実施形態で示したリセット用スイッチＳ２及びその周辺回路に相当するものであり、第１及び第２スイッチ素子ＳＷ１，ＳＷ２の発振制御回路が可飽和リアクトルで構成される場合に適用される回路である。したがって、第１実施形態で示したスイッチング電源（図１参照）が用いられる場合には、このリセット用回路３７は適用されず、第２実施形態で示したスイッチング電源（図６参照）が用いられる場合には、このリセット用回路３７が適用されることになる。

なお、上記起動回路３Ｂには、電源入力回路１（図１参照）の出力である交流電圧が入力されておらず、第２スイッチＳ２のバイアス電圧は、電源回路３１内の回路によって生成するようにしている。

図１２は、図１１に示す起動回路３Ｂの詳細な回路構成を示す図である。同図によると、電源回路１１、パルス発生回路３２、第１積分回路３３、第１比較回路３４、第２比較回路３６、第２積分回路３５、及びリセット用回路３７は、それぞれ点線で区切る範囲で構成される回路に対応している。なお、図１２に示す回路には、リセット用回路３７は含まれていない。

次に、第３実施形態に係る起動回路３Ｂの動作について、図１３に示すタイミングチャートを参照して説明する。同図に示すＡ点〜Ｆ点の波形は、図９に示す回路の各Ａ点〜Ｆ点における波形を示す。

起動回路３Ｂにおいては、システムの電源投入時には第２スイッチＳ２がオン状態とされている。システムの電源が投入されると、起動回路３の電源端子Ｖ＋，Ｖ−に直流電圧が印加される（図１３(a)参照）。これにより、電源回路１１において所定の電圧Ｖ_DD（図中Ｖ_SSはグランド電圧を示す）が生成され、所定の電圧Ｖ_DDがパルス発生回路３２に印加される。

パルス発生回路３２では、Ｃ点における電圧が抵抗Ｒ４とコンデンサＣ３とで構成される時定数回路によって、期間Ｔ１ａ（例えば４〜６ｍｓｅｃ）においては徐々に充電される。Ｃ点における電圧は、抵抗Ｒ３及び抵抗Ｒ４の並列回路とコンデンサＣ３とで構成される時定数回路によって、期間Ｔ２ａ（例えば４〜５μｓｅｃ）において所定電圧（Ｖ_DD＋Ｖｔｈ）から閾値電圧Ｖｔｈに変化される。これにより、Ｄ点において駆動パルス信号が発生される（図１３(f)参照）。

この駆動パルス信号は、トーテンポール型に接続された２つのトランジスタＴＲ１，ＴＲ２（図１２参照）によって増幅されて、起動用スイッチＳ３に供給される。この駆動パルス信号の出力によって起動用スイッチＳ３がオン状態となり、図１に示した高周波トランスＴの主巻線Ｔａに励磁電流を流し、この励磁電流によって第２補助巻線Ｔｃの誘起電圧を発生させ、第２スイッチ素子ＳＷ２をオンさせる。第２スイッチ素子ＳＷ２がオン状態になると、第２発振制御回路７によって、第１及び第２スイッチ素子ＳＷ１，ＳＷ２が交互にオン、オフ動作される。

このように、インバータ回路で構成されるパルス発生回路３２によっても、第１実施形態で示した第１及び第２タイマー回路１３，１４と同様に、駆動パルス信号を起動用スイッチＳ３に供給することができる。なお、図１３に示すタイミングチャートは、図５に示したタイミングチャートと同様に、第２スイッチ素子ＳＷ２に対する起動動作が、起動用スイッチＳ３のオン動作によって１回で成功せずに、２回目で成功した場合の例を示している。

起動回路３Ｂにおいても、発振状態に良好に移行できなかった場合は、パルス発生回路３２によって周期的に駆動パルス信号が出力される動作が繰り返される。すなわち、第１積分回路３３によって電圧入力端子Ｐ１から入力される誘起電圧を整流、積分し（図１３(h)参照）、第１比較回路３４によって積分された値が所定の閾値電圧Ｖ_BEthを越えないと判別されたことが判別されたとき、パルス発生回路３２に動作禁止信号が出力されるとともに（図１３(j)参照）、第２スイッチＳ２をオフ動作させ、直流電圧Ｖ＋の供給を停止させる（図１３(b)参照）。なお、駆動パルス信号の繰り返し周期は、パルス発生回路３２内の抵抗Ｒ３，Ｒ４及びコンデンサＣ３による時定数回路によって設定される。

第２積分回路３５及び第２比較回路３６は、パルス発生回路３２からの起動用パルス信号を積分し（図１３(k)参照）、所定のレベルを超えると起動不良と判断する。そして、起動不良検出出力としてフォトカプラＦＣ（図１２参照）を介して外部に出力される。

なお、図１２中の符号３８で示す回路は、本願発明と直接的には関連はないが、システムの電源オン時にパルス発生回路３２の電源電圧が所定電圧以上になるまで、パルス発生回路３２を停止させておくためのものであって、起動用スイッチＳ３の不完全なオン状態を回避するためのものである。
＜第４実施形態＞

ところで、上記実施形態に示したスイッチング電源では、回路上に過電流が流れた場合、又は回路上で過度に温度が上昇した場合（以下、総称して「過負荷状態」という。）には、回路誤動作が生じることがある。すなわち、過負荷状態になった場合には、第１及び第２スイッチ素子ＳＷ１，ＳＷ２等の受動素子に悪影響を及ぼし、例えば第１及び第２スイッチ素子ＳＷ１，ＳＷ２が正常な発振動作（スイッチング動作）を行わなくなるといったことが生じる。

そこで、スイッチング電源において過負荷状態になった場合には、第１及び第２スイッチ素子ＳＷ１，ＳＷ２による発振動作を強制的に停止させる必要がある。また、上記した起動回路３では、電源投入時に第１及び第２スイッチ素子ＳＷ１，ＳＷ２による発振動作が行われない場合には、発振動作を行わせようとする再起動動作を行う機能を有しているが、過負荷状態になった場合には、その再起動動作をも行わせないようにする必要がある。

第４実施形態に係るスイッチング電源では、図１４に示すように、回路に過電流が流れたことを検出して第１及び第２スイッチ素子ＳＷ１，ＳＷ２による発振動作を停止させ、かつ起動回路３による再起動動作を生じさせなくするための保護回路３９が設けられている。

保護回路３９は、概して入力側整流回路２の出力端Ｐａ，Ｐｂ間に介在されるようにして設けられ、図１５に示すように、出力端Ｐａに通じた電源端子Ｖａに接続された抵抗Ｒ５と、この抵抗Ｒ５に接続されたフォトカプラＰＣと、発光ダイオードＤ５と、サイリスタ（例えば逆阻止３端子サイリスタ）ＳＣＲと、抵抗Ｒ６，Ｒ７及びコンデンサＣ４からなるトリガー回路とによって構成されている。

接続構成を説明すると、入力側整流回路２の出力端Ｐａ（図１４参照）には、保護回路３９の電源端子Ｖａが接続され、電源端子Ｖａには抵抗Ｒ５の一端が接続されている。抵抗Ｒ５は、サイリスタＳＣＲに流れる電流を制限するためのものであり、抵抗Ｒ５の抵抗値は、サイリスタＳＣＲがオン動作したときにそのオン動作を維持することのできる値に予め設定されている。

抵抗Ｒ５の他端には、フォトカプラＰＣのフォトダイオードのアノード端子が接続され、このフォトダイオードのカソード端子は、発光ダイオードＤ５のアノード端子に接続されている。

フォトカプラＰＣは、このスイッチング電源に端子Ｍを介して例えばマイクロコンピュータ（図略）に接続され、この保護回路３９が動作したこと（サイリスタＳＣＲがオン動作したこと）をマイクロコンピュータに出力するものである。マイクロコンピュータは、フォトカプラＰＣの出力に基づいて例えばこのスイッチング電源に入力される商用電源（図１４の「入力」参照）を遮断する。また、発光ダイオードＤ５は、サイリスタＳＣＲがオン動作したとき（所定の電流以上の電流が流れたとき）に発光して外部に保護回路３９が動作したことを報知するものである。

発光ダイオードＤ５のカソード端子は、サイリスタＳＣＲのアノード端子（Ａ）に接続されている。サイリスタＳＣＲは、ゲート端子（Ｇ）にトリガー入力があるとオン動作し、保持電流以上の電流が流れている限り、そのオン動作を継続する素子である。

サイリスタＳＣＲのアノード端子（Ａ）には、逆電流防止用ダイオードＤ６のカソード端子が接続され、逆電流防止用ダイオードＤ６のアノード端子には、保護回路３９の出力端子ｄｉｓ１を介して第２スイッチ素子ＳＷ２のゲート端子（Ｇ）が接続されている（図１４参照）。

また、サイリスタＳＣＲのアノード端子（Ａ）には、逆電流防止用ダイオードＤ７のカソード端子が接続され、逆電流防止用ダイオードＤ７のアノード端子には、保護回路３９の出力端子ｄｉｓ２を介して起動回路３Ｃの入力端子ｄｉｓ２に接続されている（図１４参照）。

なお、本第４実施形態に係る起動回路３Ｃの回路構成は、図１６に示すように、第２遅延回路１６のトランジスタのコレクタ端子に端子ｄｉｓ２が接続された構成とされている。詳細は後述するが、この端子ｄｉｓ２に保護回路３９Ｂから制御信号が入力されることにより、起動回路３による再起動動作が停止されるようになっている。起動回路３Ｃのその他の回路構成は、図９に示した起動回路Ｃの回路構成と同様である。

サイリスタＳＣＲのゲート端子（Ｇ）、カソード端子（Ｋ）間には、バイアス抵抗Ｒ６及びバイアスコンデンサＣ４からなる並列回路が接続されている。また、サイリスタＳＣＲのゲート端子（Ｇ）には、このサイリスタＳＣＲのトリガー入力として機能する抵抗Ｒ７の一端が接続され、抵抗Ｒ７の他端には、保護回路３９の端子ｄｅｔを介して後述する過電流検出抵抗Ｒ８（図１４参照）の一端が接続されている。また、サイリスタＳＣＲのカソード端子（Ｋ）は、保護回路３９の端子Ｖｂを介して過電流検出抵抗Ｒ８の他端に接続されている。過電流検出抵抗Ｒ８は、第１及び第２スイッチ素子ＳＷ１，ＳＷ２に流れる過電流を検出するためのものである。

過電流検出抵抗Ｒ８の一端は、第２スイッチ素子ＳＷ２のソース端子（Ｓ）であって、第２発振制御回路７の制御端子Ｓに接続されている。また、過電流検出抵抗Ｒ８の他端は、第２電解コンデンサＣｂの負極側であって起動回路３Ｃの電源端子Ｖ−に接続されている。

次に、上記回路構成における動作を説明する。

上記構成の保護回路３９は、第１及び第２スイッチ素子ＳＷ１，ＳＷ２が正常に発振動作を行っているときは、動作しておらず、サイリスタＳＣＲもオフ状態にある。そのため、フォトカプラＰＣ及び発光ダイオードＤ５もオフ状態にある。ここで、第１及び第２スイッチ素子ＳＷ１，ＳＷ２に過電流が流れたとすると、第２スイッチ素子ＳＷ２のソース端子（Ｓ）に接続された過電流検出抵抗Ｒ８にもその過電流が流れ、過電流検出抵抗Ｒ８によって電流−電圧変換が行われ、その電圧降下分がサイリスタＳＣＲのゲート端子（Ｇ）に供給され、電圧降下分が所定の電圧値を超えると、サイリスタＳＣＲがオン動作する。

このサイリスタＳＣＲのオン動作により、フォトカプラＰＣがオン動作し、図略のマイクロコンピュータに出力信号を供給するとともに、発光ダイオードＤ５が点灯する。このとき、サイリスタＳＣＲは、抵抗Ｒ５を通じて保持電流以上の電流が供給されるので、オン動作を保持し続ける。

また、サイリスタＳＣＲがオン動作すると、サイリスタＳＣＲのアノード電圧は、端子Ｖｂにおける電圧値近傍まで低下する。サイリスタＳＣＲのアノード電圧が低下すると、サイリスタＳＣＲのアノード端子（Ａ）に逆電流防止用ダイオードＤ６、端子ｄｉｓ１を介して接続されている第２スイッチ素子ＳＷ２のゲート電圧が下げられ、第２スイッチ素子ＳＷ２がオフ動作されることになる。

第２スイッチ素子ＳＷ２がオフ動作すると、第１スイッチ素子ＳＷ１、第２スイッチ素子ＳＷ２、高周波トランスＴの主巻線Ｔａ、及び帰還用の第１及び第２補助巻線Ｔｂ，Ｔｃで構成される帰還ループが途切れることになり、第１及び第２スイッチ素子ＳＷ１，ＳＷ２による発振動作が停止される。

また、サイリスタＳＣＲのアノード電圧が低下すると、逆電流防止用ダイオードＤ７を介して起動回路３Ｃの端子ｄｉｓ２にローレベル信号が出力される。これにより、起動回路３Ｃの第２スイッチＳ２がオフ動作し、起動回路３Ｃの電源回路１１による電源供給が停止されることになる。すなわち、起動回路３Ｃの電源回路１１によって各回路への電源供給がされなくなるので、起動回路３Ｃの動作が停止される。

上記実施形態では、第１及び第２スイッチ素子ＳＷ１，ＳＷ２による発振動作が行われないと、起動回路３が再起動動作を開始するようにされていたが、本第４実施形態では、保護回路３９が動作することによって、第１及び第２スイッチ素子ＳＷ１，ＳＷ２による発振動作が停止されると、起動回路３Ｃは、再起動動作を行なわないようにされている。

サイリスタＳＣＲのオン状態は、サイリスタＳＣＲに流れる電流が保持電流以下になるまで持続される。すなわち、図略のマイクロコンピュータは、サイリスタＳＣＲがオン動作したことにより、フォトカプラＰＣの出力を受信しており、このマイクロコンピュータによって入力商用電源が遮断される。これにより、スイッチング電源には、商用電源が供給されなくなり、サイリスタＳＣＲには電流が流れなくなり（電流が保持電流以下になり）、サイリスタＳＣＲはオフ状態に戻る。

サイリスタＳＣＲは、上記のように入力商用電源が遮断されない限り、すなわち流れる電流が保持電流以下にならない限り、オン状態を維持するので、第１及び第２スイッチ素子ＳＷ１，ＳＷ２による発振動作及び起動回路３Ｃによる再起動動作は行われないことになる。

このように、本第４実施形態では、保護回路３９及び過電流検出抵抗Ｒ８を設けることにより、回路上に過電流が流れたことを検出し、サイリスタＳＣＲを用いて第１及び第２スイッチ素子ＳＷ１，ＳＷ２による発振動作を停止させるとともに、起動回路３Ｃによる再起動動作を起こさせなくすることができる。

なお、サイリスタＳＣＲに流れる電流は、保護回路３９が動作したときにのみ流れ、過負荷状態になっていない正常動作時には流れていない。したがって、正常動作時に電力損失を増加させるようなことはない。

上記保護回路３９及び過電流検出抵抗Ｒ８は、回路上の過電流を検出する構成とされたが、過電流を検出する構成に過度の温度上昇を検出する構成が加えられてもよい。すなわち、図１７に示すように、保護回路３９Ａには、過度の温度上昇を検出するための正特性サーミスタＰＴＨが設けられ、過電流検出抵抗Ｒ８等によって過電流を検出するとともに、過度の温度上昇を検出するようにしてもよい

具体的には、保護回路３９Ａは、図１５に示した構成に加え、電源端子Ｖａ，Ｖｂ間に直列接続された抵抗Ｒ９及び正特性サーミスタＰＴＨを有している。電源端子Ｖａには、正特性サーミスタＰＴＨによって過度の温度上昇が検出されるとオン動作するＮＰＮ型のトランジスタＴＲ３のコレクタ端子が接続され、抵抗Ｒ９及び正特性サーミスタＰＴＨの中点にはトランジスタＴＲ３のベース端子が接続されている。トランジスタＴＲ３のエミッタ端子には、ダイオードＤ８のアノード端子が接続され、ダイオードＤ８のカソード端子には、サイリスタＳＣＲのゲート端子（Ｇ）が接続されている。

なお、正特性サーミスタＰＴＨは、図示しないが、例えば第１及び第２スイッチング素子ＳＷ１，ＳＷ２等に接触して設けられた放熱用のヒートシンクに熱的に結合されて実際の回路内に設けられている。

正特性サーミスタＰＴＨは、図１８に示すように、例えば周囲の温度が常温では比較的低い抵抗値（例えば数１０Ω〜数１００Ω）を有し、周囲の温度が常温より高い所定温度Ｔｃ近傍になると、極端に高い抵抗値Ｒｃ（例えば数１０ｋΩ）を有するようになる抵抗温度特性を備える素子である。

上記構成によれば、回路上の温度が過度に上昇すると、正特性サーミスタＰＴＨにおける抵抗値が上昇し、トランジスタＴＲ３のベース電圧が所定の閾値を越えることにより、トランジスタＴＲ３がオン動作する。このトランジスタＴＲ３のオン動作によってダイオードＤ８を介してサイリスタＳＣＲのゲート端子（Ｇ）における電圧が上昇し、これがトリガーとなってサイリスタＳＣＲがオン動作する。

サイリスタＳＣＲがオン動作すると、上述したように、サイリスタＳＣＲのアノード電圧が低下し、逆電流防止用ダイオードＤ６を介して第２スイッチ素子ＳＷ２（図１４参照）のゲート電圧が下げられ、第１及び第２スイッチ素子ＳＷ１，ＳＷ２による発振動作が停止する。また、逆電流防止用ダイオードＤ７を介して起動回路３Ｃの端子ｄｉｓ２からローレベル信号が出力され、これにより起動回路３Ｃの再起動動作が停止する（以下、第１及び第２スイッチ素子ＳＷ１，ＳＷ２による発振動作及び起動回路３Ｃの再起動動作が停止されることを総称して「保護動作」という。）。したがって、保護回路３９Ａでは、回路上に過度の温度上昇が生じた場合でも、それを検出し、保護動作を行うことができる。

なお、上記した正特性サーミスタＰＴＨを用いた温度検出回路は、過電流を検出する過電流検出回路に付加された構成とされているが、各回路は、互いに独立して動作する。すなわち、図１９に示すように、常温においてほぼ一定の電流Ｉｃ以上の過電流が流れたときには、過電流検出回路がそれを検出し保護動作を行う。一方、過電流が流れていない状態で所定温度Ｔｃを超える過度の温度上昇があったときには、第２スイッチ素子ＳＷ２等に流れる電流とは無関係に、温度検出回路が過度の温度上昇を検出し保護動作を行う。

図１７に示した正特性サーミスタＰＴＨに代えて、図２０に示すように、感熱抵抗Ｒthが用いられ、感熱抵抗Ｒthを有する保護回路３９Ｂが採用されてもよい。この保護回路３９Ｂでは、図１７に示したダイオードＤ８に代えて、抵抗Ｒ１０が用いられ、この抵抗Ｒ１０がサイリスタＳＣＲのゲート端子（Ｇ）に接続されることにより、後述する温度ディレーティング特性を有するための加算回路を構成している。

感熱抵抗Ｒthは、例えば白金、銅又はニッケル等が用いられた抵抗体であり、図２１に示すように、温度抵抗特性が比較的リニアな正特性を有するものである。この感熱抵抗Ｒthを用いた保護回路３９Ｂでは、図２２に示すように、温度が高くなるほど、保護動作に移行するときの電流値が低くなっており、温度上昇に伴って回路部品等に与えるストレスを軽減するといった温度ディレーティング特性を有している。

また、図１７に示した正特性サーミスタＰＴＨに代えて、図２３に示すように、負特性サーミスタＮＴＨが用いられ、負特性サーミスタＮＴＨを有する保護回路３９Ｃが採用されてもよい。

具体的には、保護回路３９Ｃは、図１５に示した過電流検出回路の構成に加え、電源端子Ｖａ，Ｖｂ間に直列接続された抵抗Ｒ１１，Ｒ１２を有している。電源端子Ｖａには、負特性サーミスタＮＴＨが接続され、負特性サーミスタＮＴＨには、ＰＮＰ型のトランジスタＴＲ４のエミッタ端子が接続され、抵抗Ｒ１１，Ｒ１２の中点にはトランジスタＴＲ４のベース端子が接続されている。トランジスタＴＲ４のコレクタ端子は、サイリスタＳＣＲのゲート端子（Ｇ）が接続されている。

負特性サーミスタＮＴＨは、図２４に示すように、例えば周囲の温度が常温では比較的抵抗値が高く、周囲の温度が高くなるにつれて指数関数的に低い抵抗値になっていくといった抵抗温度特性を有する素子である。

上記構成によると、常温では負特性サーミスタＮＴＨは高抵抗であるため、トランジスタＴＲ４に流れる電流は比較的小さく、その電流によるサイリスタＳＣＲのゲート電圧の上昇は小さいが、温度上昇とともに負特性サーミスタＮＴＨの抵抗値が減少し、トランジスタＴＲ４の電流が増加して、サイリスタＳＣＲのゲート電圧を上昇させる。これにより、過電流検出の閾値が低下するので、温度が高いほど過電流保護の閾値が低下するディレーティングが行われる（図２５参照）。

さらに、図２６に示すように、図２３に示した負特性サーミスタＮＴＨを有する保護回路３９Ｃの構成に加え、電源端子Ｖａと抵抗Ｒ１１との間に正特性サーミスタＰＴＨが介在され、負特性サーミスタＮＴＨと正特性サーミスタＰＴＨとが併用された保護回路３９Ｄが採用されてもよい。

負特性サーミスタＮＴＨ及び正特性サーミスタＰＴＨは、図２７に示すように、それぞれ温度抵抗特性を有しているので、保護回路３９Ｄにおいては、図２８に示すように、周囲温度が所定温度Ｔｃ未満では、温度ディレーティング特性を示し、周囲温度が所定温度Ｔｃ以上では、第２スイッチ素子ＳＷ２等に流れる電流とは無関係に、保護動作を行うようになっている。

もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。例えば上記実施形態に示したスイッチング電源は、ハーフ・ブリッジ型の電源回路を用いたが、上記起動回路３，３Ａ，３Ｂ，３Ｃの構成は、プッシュプル型のスイッチング電源にも適用することができる。

本願発明の第１実施形態に係るスイッチング電源の回路構成を示す図である。 起動回路のブロック構成を示す図である。 第１発振制御回路又は第２発振制御回路の回路構成を示す図である。 起動回路の回路動作を示すタイミングチャートである。 起動回路の回路動作を示すタイミングチャートであり、第１及び第２スイッチ素子の発振動作が起動動作の２回目で成功した場合の例を示す図である。 第２実施形態に係るスイッチング電源の回路構成を示す図である。 可飽和リアクトルが用いられた場合に適用される起動回路のブロック構成を示す図である。 第２実施形態に係る起動回路の回路動作を示すタイミングチャートである。 図７に示す起動回路の詳細な回路構成を示す図である。 第３実施形態に係るスイッチング電源に適用される起動回路のブロック構成を示す図である。 パルス発生回路の構成を示す図である。 図１１に示す起動回路の詳細な回路構成を示す図である。 第３実施形態に係る起動回路の回路動作を示すタイミングチャートである。 第４実施形態に係るスイッチング電源の回路構成を示す図である。 図１４に示す保護回路の詳細な回路構成を示す図である。 図１４に示す起動回路の詳細な回路構成を示す図である。 正特性サーミスタを用いた保護回路の回路構成例を示す図である。 正特性サーミスタの抵抗温度特性を示す図である。 図１７に示す保護回路の温度及び電流に対する保護領域を示す図である。 感熱抵抗を用いた保護回路の回路構成例を示す図である。 感熱抵抗の抵抗温度特性を示す図である。 図２０に示す保護回路の温度及び電流に対する保護領域を示す図である。 負特性サーミスタを用いた保護回路の回路構成例を示す図である。 負特性サーミスタの抵抗温度特性を示す図である。 図２３に示す保護回路の温度及び電流に対する保護領域を示す図である。 正特性サーミスタ及び負特性サーミスタを用いた保護回路の回路構成例を示す図である。 正特性サーミスタ及び負特性サーミスタの抵抗温度特性を示す図である。 図２６に示す保護回路の温度及び電流に対する保護領域を示す図である。 従来の自励式のスイッチング電源の一例を示す図である。

符号の説明

１ 電源入力回路
２ 入力側整流回路
３ 起動回路
４ 出力側整流回路
５ 平滑回路
１１ 電源回路
１２ 時定数回路
１３ 第１タイマー回路
１４ 第２タイマー回路
１５ 第１遅延回路
１６ 第２遅延回路
１７ 積分回路
３１ 電源回路
３２ パルス発生回路
３９ 保護回路
ＮＴＨ 負特性サーミスタ
ＰＴＨ 正特性サーミスタ
Ｒ８ 過電流検出抵抗
Ｒth 感熱抵抗
Ｓ１ 第１スイッチ
Ｓ２ 第２スイッチ
Ｓ３ 起動用スイッチ
Ｓ４ リセット用スイッチ
ＳＣＲ サイリスタ
ＳＷ１ 第１スイッチ素子
ＳＷ２ 第２スイッチ素子
Ｔ 高周波トランス
Ｔａ 主巻線
Ｔｂ 第１補助巻線
Ｔｃ 第２補助巻線

Claims (8)

1. 交流電源を直流電源に変換する電源変換手段と、
   一次巻線側に前記電源変換手段から直流電圧が供給される主巻線と互いに逆方向に電圧が誘起されるように当該主巻線に磁気的に結合された一対の補助巻線とを有するトランスと、
   前記主巻線に接続され、前記電源変換手段から供給される前記直流電圧を断続させるための一対の第１のスイッチ素子と、
   前記一対の補助巻線にそれぞれ接続され、各補助巻線に誘起される電圧を用いて前記一対の第１のスイッチ素子のオン・オフ動作を互いに逆動作の関係となるようにそれぞれ制御する一対の制御手段と、
   前記交流電源の入力時に前記主巻線に電流を流して前記一対の補助巻線に前記一対の制御手段による制御動作を開始させるための起動電圧を誘起させる起動手段と、
   を備えた自励式のスイッチング電源回路であって、
   前記起動手段は、
   前記一対の第１のスイッチ素子の一方と並列に接続された第２のスイッチ素子と、
   前記第２のスイッチ素子をオン動作させて前記主巻線に電流を流し、この電流により前記一対の補助巻線に前記起動電圧を誘起させるために前記第２のスイッチ素子に駆動パルスを出力する駆動パルス発生手段と、
   を有することを特徴とする、スイッチング電源回路。
2. 前記駆動パルス発生手段は、前記駆動パルスを予め設定された周期で繰り返し出力する、請求項１に記載のスイッチング電源回路。
3. 前記起動手段は、
   前記駆動パルスを出力してから予め定める第１の時間が経過するまでに前記一対の制御手段による制御動作が開始されたか否かを検出する動作検出手段と、
   前記動作検出手段により前記第１の時間が経過するまでに前記一対の制御手段による制御動作の開始が検出されたとき、前記駆動パルス発生手段による駆動パルスの出力動作を停止させるパルス出力停止手段と、
   をさらに有する、請求項２に記載のスイッチング電源回路。
4. 前記起動手段は、前記電源変換手段から出力される直流電源を駆動電源とし、
   前記パルス出力停止手段は、前記駆動パルス発生手段への前記直流電源の供給を制御するスイッチ手段を有し、前記動作検出手段により前記第１の時間が経過するまでに前記一対の制御手段による制御動作の開始が検出されたとき、前記スイッチ手段をオフにして前記電源変換手段から出力される直流電源の前記駆動パルス発生手段への供給を停止することにより前記駆動パルスの出力動作を停止させる、請求項３に記載のスイッチング電源回路。
5. 前記動作検出手段は、前記補助巻線に誘起される電圧を整流、積分する積分手段と、前記積分手段による積分値が所定の閾値を越えるか否かを判別する判別手段とによって構成され、
   前記パルス出力停止手段は、前記判別手段により前記積分値が前記所定の閾値を越えたと判別されると、前記スイッチ手段をオフにして前記駆動パルス発生手段への前記直流電源の供給を停止する、請求項４に記載のスイッチング電源回路。
6. 前記起動手段は、
   前記駆動パルスを出力してから前記第１の時間よりも長い予め定める第２の時間が経過するまでに前記一対の制御手段による制御動作が開始されたか否かを検出する第２の動作検出手段と、
   前記第２の動作検出手段により前記第２の時間が経過するまでに前記一対の制御手段による制御動作の開始が検出されないとき、前記駆動パルス発生手段による駆動パルスの発生動作を停止させる動作制御手段と、をさらに有する、請求項１ないし５のいずれかに記載のスイッチング電源回路。
7. 前記起動手段は、
   回路上の過度の温度上昇を検出する過熱状態検出手段と、
   前記過熱状態検出手段により過度の温度上昇が検出されると、前記制御手段による前記一対の第１のスイッチ素子のオン・オフ動作の制御を停止させる制御停止手段と、
   をさらに有する、請求項１ないし６のいずれかに記載のスイッチング電源回路。
8. 前記起動手段は、
   前記過熱状態検出手段により過度の温度上昇が検出されると、前記駆動パルス発生手段による駆動パルスの出力動作を停止させる第２のパルス出力停止手段をさらに有する、請求項７に記載のスイッチング電源回路。

Images