[go: up one dir, main page]

JP4059085B2 - 高周波積層部品およびその製造方法 - Google Patents

高周波積層部品およびその製造方法 Download PDF

Info

Publication number
JP4059085B2
JP4059085B2 JP2003005675A JP2003005675A JP4059085B2 JP 4059085 B2 JP4059085 B2 JP 4059085B2 JP 2003005675 A JP2003005675 A JP 2003005675A JP 2003005675 A JP2003005675 A JP 2003005675A JP 4059085 B2 JP4059085 B2 JP 4059085B2
Authority
JP
Japan
Prior art keywords
dielectric
frequency
hole
laminated component
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003005675A
Other languages
English (en)
Other versions
JP2004221235A (ja
Inventor
洋 櫛谷
一郎 亀山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003005675A priority Critical patent/JP4059085B2/ja
Priority to US10/499,978 priority patent/US7297878B2/en
Priority to EP03768136A priority patent/EP1473979A4/en
Priority to PCT/JP2003/016426 priority patent/WO2004064466A1/ja
Priority to CNA2003801001482A priority patent/CN1685776A/zh
Publication of JP2004221235A publication Critical patent/JP2004221235A/ja
Application granted granted Critical
Publication of JP4059085B2 publication Critical patent/JP4059085B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/04—Fixed joints
    • H01P1/047—Strip line joints
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09581—Applying an insulating coating on the walls of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Waveguides (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Laminated Bodies (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は無線通信機などの高周波機器に用いられる高周波積層部品およびその製造方法に関するものである。
【０００２】
【従来の技術】
一般に、高周波フィルタや高周波スイッチなど高周波機器に用いられる高周波部品は、誘電材料からなる多層基板の層間に複数の回路電極を配置し適宜ビアホールで接続することで所定の高周波回路を形成している。
【０００３】
そして、このような高周波積層部品を形成するにおいては、未焼結状態にある誘電体シートに所定の回路電極やビアホールを形成し、適宜誘電体シートを積み重ね焼成するものである。
【０００４】
なお、この技術分野における先行技術文献情報としては特許文献１などが知られている。
【０００５】
【特許文献１】
特開平９−２１４４２７４号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、このようにして高周波積層部品を形成した場合、誘電率が一定の多層基板内において水平面内で形成される回路電極と上下方向に形成されるビアホールが混在することで、ビアホールと回路電極とが干渉しやすくなり、直接的に接続されていない回路電極とビアホールの相互干渉を抑制するため、それらを遠ざけて配置しなければならず、高周波積層部品を小型化するのが困難なものとなっていた。
【０００７】
そこで、本発明はこのような問題を解決し、高周波積層部品を小型化することを目的とする。
【０００８】
【課題を解決するための手段】
この目的を達成するために本発明の請求項１に記載の発明は、複数の誘電体層からなる多層基板と、この多層基板の内部に高周波回路を形成するための回路電極およびビアホールとを備え、前記ビアホールは、その周囲の誘電率を他の誘電体層部分より低くするとともに、前記誘電体層間を異なる径で接続することで、これらの接続部のインピーダンスを異ならせたものであって、ビアホールを回路電極に近接させて配置した場合であっても干渉を抑制することができるとともに、ビアホール自体で形成されるインダクタンスを大きくすることができるので、その結果、高周波積層部品を小型化することができる。
【０００９】
請求項２に記載の発明は、誘電体材料にガラスを含有させた低温焼結材料からなる誘電体シートにビアホール形成用の貫通孔を形成する孔開け工程と、前記誘電体シート上に高周波回路を形成する回路電極を印刷工程と、これらの誘電体シートを適宜積み重ねる積層工程とを備え、前記孔開け工程は、レーザを用いてテーパ形状の貫通孔を形成するとともに、この貫通孔の内周面に前記ガラス成分からなる層を形成するものであって、ビアホールの周辺部分の誘電率を他の部分よりも低くするとともに、ビアホール自体のインダクタンスを大きくすることができるので、その結果、ビアホールと回路電極との干渉を低減し、高周波積層部品を小型化することができる。
【００１０】
請求項３に記載の発明は、特に孔開け工程において炭酸レーザを用いるものであり、レーザの出力が大きいので、その結果、ガラスの析出量を多くすることができる。
【００１２】
【発明の実施の形態】
以下、本発明の一実施の形態について図を用いて説明する。
【００１３】
図１は、高周波フィルタや高周波スイッチなどの高周波機器に用いられる高周波積層部品を簡略的に示した断面図であり、誘電体からなる多層基板１の内部において、所定の高周波回路を形成する回路電極２ａ，２ｂおよびビアホール３とが適宜設けられた構成となっている。
【００１４】
そして、このような高周波積層部品を形成するにおいては、多層基板１の誘電体層１ａを形成する誘電体シートに適宜ビアホール３を形成する貫通孔を設け、この貫通孔に電極ペーストを充填したり、回路電極２ａ，２ｂを適宜印刷し、これらの回路電極２ａやビアホール３が形成された誘電体シートを適宜積み重ねて積層体を形成し、この積層体を焼成することで高周波積層部品が形成されるのである。
【００１５】
また、誘電体層１ａを形成する誘電体シートの材料としてはセラミック原料に低融点ガラスを含有させたものを用いることで、誘電体シートと電極ペーストとの同時焼成を可能としている。
【００１６】
そして、この製造方法においては特に誘電体シートに対してビアホール３を形成するための孔開けをレーザで行っている。これはレーザを用いて貫通孔を形成した際この貫通孔の内周面に誘電体シートに含有されたガラス成分が析出し、ビアホール３の周囲にガラスの層が形成されるからである。
【００１７】
すなわち、誘電体シートを形成する材料は誘電率が１０程度の誘電体材料に誘電率が５程度のガラスを含有させたものであるため、誘電体シートを焼成することで誘電率が７程度となるが、上述したようにビアホール３の近傍部分には誘電率が５程度のガラスで形成された低誘電率層４が形成されることになる。
【００１８】
つまり、多層基板１において上下方向に延びるビアホール３の周囲が低誘電率層４で囲まれることで、誘電体層１ａに対して水平面内で２次元的に形成され上述したようにビアホール３と結合しやすい回路電極２ｂとの相互干渉が抑制できるので、回路電極２ａとビアホール３を従来に比べ近接させて配置できるので高周波積層部品を小型化できるのである。
【００１９】
なお、レーザの種類としては出力の大きい炭酸レーザを用いることで低誘電率層４を大きくとることが可能となる。
【００２０】
また、このような高周波積層部品において、従来ビアホール３は単なる接続用の電極としてだけの位置づけであったが、近年のさらなる周波数帯域の高域化や高周波部品の小型化の進展により、ビアホール３で形成されるインダクタンスも無視できないものとして有効に利用されるようになっており、このようにインダクタンスを形成する上でビアホール３のハイインピーダンス化は不可欠なものとなる。
【００２１】
この点については、多層基板１内に設けられる回路電極２ａ，２ｂの一つであるアース電極との結合を抑制することで十分な効果が得られるもので、ビアホール３を低誘電率層４で囲むことで実現できるものである。
【００２２】
さらに、図２に示すように多層間にわたり形成されるビアホール３においては、誘電体層１ａ間におけるビアホールの接続部分の径の幅を異ならせることで、一連のビアホール３の内部においてインピーダンスが変動する、いわゆるＳＩＲ効果が生じ、ビアホール３により大きなインダクタンスを付与することができるのである。
【００２３】
また、このようにビアホール３の接続部分において径を異ならせる方法としては、上述した孔開け工程において図３に示すようにレーザの射出光線５を破線で示すように収束光とすることで、特殊な加工法を用いなくても誘電体シート６に対してテーパを有する貫通孔７が容易に形成できるのである。
【００２４】
なお、上述した一実施の形態の高周波積層部品においては、多層基板１内に設けられた回路電極２ａ，２ｂによって全ての高周波回路を形成した構成であったが、高周波回路の種類によってはダイオードやＦＥＴなどの能動部品を多層基板１上に実装する構造のものでも同様の効果を奏することができる。
【００２５】
以上のように本発明によれば、複数の誘電体層を積層して、その内部に回路電極と、前記誘電体層を貫通して接続するビアホールとで高周波回路を形成するものであって、前記ビアホールの周囲近傍を、他の誘電体層の誘電率よりも低くするとともに、このビアホールをテーパ形状とすることで径の異なる接続部としている。そのため、回路電極とビアホールを近接して配置した場合であっても干渉を抑制することができるとともに、接続部のインピーダンスを異ならせることでインダクタンスのハイインピーダンス化に貢献することができ、その結果として高周波積層部品を小型化することができる効果を有する。
【図面の簡単な説明】
【図１】本発明の高周波積層部品の一実施の形態を示す断面図
【図２】同高周波積層部品におけるビアホール部分を示す詳細断面図
【図３】同高周波積層部品の孔開け工程を示す概略図
【符号の説明】
１ 多層基板
１ａ 誘電体層
２ａ，２ｂ 回路電極
３ ビアホール
４ 低誘電率層

Claims (3)

  1. 複数の誘電体層からなる多層基板と、この多層基板の内部に高周波回路を形成するための回路電極およびビアホールとを備え、前記ビアホールは、その周囲の誘電率を他の誘電体層部分より低くするとともに、前記誘電体層間を異なる径で接続することで、これらの接続部のインピーダンスを異ならせた高周波積層部品。
  2. 誘電体材料にガラスを含有させた低温焼結材料からなる誘電体シートにビアホール形成用の貫通孔を形成する孔開け工程と、前記誘電体シート上に高周波回路を形成する回路電極を印刷工程と、これらの誘電体シートを適宜積み重ねる積層工程とを備え、前記孔開け工程は、レーザを用いてテーパ形状の貫通孔を形成するとともに、この貫通孔の内周面に前記ガラス成分からなる層を形成する高周波積層部品の製造方法。
  3. レーザは、炭酸レーザである請求項２に記載の高周波積層部品の製造方法。
JP2003005675A 2003-01-14 2003-01-14 高周波積層部品およびその製造方法 Expired - Lifetime JP4059085B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003005675A JP4059085B2 (ja) 2003-01-14 2003-01-14 高周波積層部品およびその製造方法
US10/499,978 US7297878B2 (en) 2003-01-14 2003-12-22 High frequency laminated component and its manufacturing method
EP03768136A EP1473979A4 (en) 2003-01-14 2003-12-22 HIGH FREQUENCY ELEMENT HAVING A LAMINATE STRUCTURE AND METHOD FOR PRODUCING THE SAME
PCT/JP2003/016426 WO2004064466A1 (ja) 2003-01-14 2003-12-22 高周波積層部品およびその製造方法
CNA2003801001482A CN1685776A (zh) 2003-01-14 2003-12-22 高频层叠构件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003005675A JP4059085B2 (ja) 2003-01-14 2003-01-14 高周波積層部品およびその製造方法

Publications (2)

Publication Number Publication Date
JP2004221235A JP2004221235A (ja) 2004-08-05
JP4059085B2 true JP4059085B2 (ja) 2008-03-12

Family

ID=32709028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003005675A Expired - Lifetime JP4059085B2 (ja) 2003-01-14 2003-01-14 高周波積層部品およびその製造方法

Country Status (5)

Country Link
US (1) US7297878B2 (ja)
EP (1) EP1473979A4 (ja)
JP (1) JP4059085B2 (ja)
CN (1) CN1685776A (ja)
WO (1) WO2004064466A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7470863B2 (en) * 2006-01-24 2008-12-30 International Business Machines Corporation Microelectronic device with mixed dielectric
JP4992345B2 (ja) * 2006-08-31 2012-08-08 パナソニック株式会社 伝送線路型共振器と、これを用いた高周波フィルタ、高周波モジュールおよび無線機器
US7911802B2 (en) * 2007-04-06 2011-03-22 Ibiden Co., Ltd. Interposer, a method for manufacturing the same and an electronic circuit package
KR101319902B1 (ko) * 2009-08-24 2013-10-18 가부시키가이샤 무라타 세이사쿠쇼 수지 다층 기판 및 그 수지 다층 기판의 제조방법
US8542494B2 (en) 2010-04-29 2013-09-24 International Business Machines Corporation Circuit board having holes to increase resonant frequency of via stubs
JP5655962B2 (ja) * 2012-02-01 2015-01-21 株式会社村田製作所 アンテナ装置および無線通信装置
TWI565378B (zh) * 2012-12-31 2017-01-01 三星電機股份有限公司 電路板及其製造方法
US9807867B2 (en) * 2016-02-04 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method of manufacturing the same
US11289814B2 (en) 2017-11-10 2022-03-29 Raytheon Company Spiral antenna and related fabrication techniques
US20190150296A1 (en) * 2017-11-10 2019-05-16 Raytheon Company Additive manufacturing technology microwave vertical launch
KR102545915B1 (ko) 2017-11-10 2023-06-22 레이던 컴퍼니 적층 제조 기술(amt) 저 프로파일 라디에이터
WO2019094477A1 (en) 2017-11-10 2019-05-16 Raytheon Company Millimeter wave transmission line architecture
CN111567148B (zh) 2017-11-10 2023-07-28 雷神公司 射频电路中的增材制造技术（amt）法拉第边界
CA3087290A1 (en) 2018-02-28 2019-09-06 Raytheon Company Additive manufacturing technology (amt) low profile signal divider
JP7175317B2 (ja) 2018-02-28 2022-11-18 レイセオン カンパニー スナップ無線周波数コネクタ相互接続体
US20230352383A1 (en) * 2022-04-29 2023-11-02 Avago Technologies International Sales Pte. Limited. Multilayer Cores, Variable Width Vias, and Offset Vias

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4544577A (en) 1984-04-26 1985-10-01 E. F. Johnson Company Process for metallization of dielectric substrate through holes
US4759965A (en) 1985-08-06 1988-07-26 Canon Kabushiki Kaisha Ceramic, preparation thereof and electronic circuit substrate by use thereof
JPS6366993A (ja) * 1986-09-08 1988-03-25 日本電気株式会社 多層配線基板
JP3167141B2 (ja) * 1991-04-16 2001-05-21 日本特殊陶業株式会社 集積回路用パッケージ
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
JPH0697671A (ja) * 1992-09-14 1994-04-08 Toshiba Corp 回路基板
US5454161A (en) 1993-04-29 1995-10-03 Fujitsu Limited Through hole interconnect substrate fabrication process
JP2570617B2 (ja) * 1994-05-13 1997-01-08 日本電気株式会社 多層配線セラミック基板のビア構造及びその製造方法
US6103992A (en) * 1996-11-08 2000-08-15 W. L. Gore & Associates, Inc. Multiple frequency processing to minimize manufacturing variability of high aspect ratio micro through-vias
JP4067604B2 (ja) * 1997-08-20 2008-03-26 松下電器産業株式会社 回路形成基板および回路形成基板の製造方法
US6072690A (en) 1998-01-15 2000-06-06 International Business Machines Corporation High k dielectric capacitor with low k sheathed signal vias
US6187418B1 (en) * 1999-07-19 2001-02-13 International Business Machines Corporation Multilayer ceramic substrate with anchored pad
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
JP2002353588A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp 配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
US20050012566A1 (en) 2005-01-20
CN1685776A (zh) 2005-10-19
US7297878B2 (en) 2007-11-20
JP2004221235A (ja) 2004-08-05
EP1473979A1 (en) 2004-11-03
WO2004064466A1 (ja) 2004-07-29
EP1473979A4 (en) 2006-04-26

Similar Documents

Publication Publication Date Title
JP4059085B2 (ja) 高周波積層部品およびその製造方法
US20020135444A1 (en) Microstrip line, resonator element, filter, high-frequency circuit and electronic device using the same
JP6819603B2 (ja) 多層セラミック基板およびその製造方法
US8053682B2 (en) Multilayer ceramic substrate
JP4895982B2 (ja) フィルタ装置
JPH1028006A (ja) 積層共振器および積層誘電体フィルタならびに積層誘電体フィルタの共振特性調整方法
JP4901823B2 (ja) フィルタ装置、これを用いた無線通信モジュール及び無線通信機器
JP4986882B2 (ja) フィルタ装置
JP3658350B2 (ja) 積層チップバラン素子の製造方法
JP2005005664A (ja) セラミックパッケージ及びその製造方法
JP5489745B2 (ja) フィルタ装置
JP2002160467A (ja) スクリーン印刷版、スクリーン印刷方法、および積層コンデンサ
JP5361639B2 (ja) フィルタ装置
JP4841528B2 (ja) フィルタ装置
JP2000341005A (ja) ハイパスフィルタおよび回路基板
JP2003023332A (ja) 電子回路用配線基板
JP6032229B2 (ja) 積層型セラミック電子部品
JP4873274B2 (ja) 積層型電子部品
WO2023090039A1 (ja) 誘電体共振器および誘電体フィルタ
JP5361660B2 (ja) フィルタ装置
JPH0660134U (ja) 積層チップｅｍｉ除去フィルタ
JP4336321B2 (ja) 積層ストリップラインフィルタ
JP5709669B2 (ja) フィルタ装置
JP2007028141A (ja) 誘電体フィルタ
JP2005079657A (ja) 積層フィルタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050817

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071210

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4059085

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131228

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term