[go: up one dir, main page]

JP3951091B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3951091B2
JP3951091B2 JP2000236811A JP2000236811A JP3951091B2 JP 3951091 B2 JP3951091 B2 JP 3951091B2 JP 2000236811 A JP2000236811 A JP 2000236811A JP 2000236811 A JP2000236811 A JP 2000236811A JP 3951091 B2 JP3951091 B2 JP 3951091B2
Authority
JP
Japan
Prior art keywords
hole
semiconductor
semiconductor device
manufacturing
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000236811A
Other languages
English (en)
Other versions
JP2002050738A (ja
Inventor
羊平 倉島
一成 梅津
春樹 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000236811A priority Critical patent/JP3951091B2/ja
Priority to US09/902,270 priority patent/US6608371B2/en
Priority to CNB011329009A priority patent/CN1162901C/zh
Publication of JP2002050738A publication Critical patent/JP2002050738A/ja
Application granted granted Critical
Publication of JP3951091B2 publication Critical patent/JP3951091B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/05576—Plural external layers being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05699—Material of the matrix
    • H01L2224/0579—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05798—Fillers
    • H01L2224/05799—Base material
    • H01L2224/058—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
近年、複数の半導体チップを積み重ねたスタック構造の半導体装置が開発されている。その多くは、半導体チップの電極にワイヤ又はリードをボンディングして電気的な接続を図ったものであったが、ワイヤ等を設けたために小型化に限界があった。
【０００３】
本発明は、この問題点を解決するものであり、その目的は、電気的な接続を高い信頼性を以て、容易に図ることができる半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【０００４】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、
電極を有する半導体素子に、前記電極の位置で貫通する第１の貫通穴を形成する第１工程と、
前記第１の貫通穴の内側を含む領域に、絶縁材料を、前記絶縁材料を貫通する第２の貫通穴を備えるように設ける第２工程と、
前記第１の貫通穴の内側で、少なくとも前記絶縁材料を貫通する第２の貫通穴内に導電部材を設ける第３工程と、
を含む。
【０００５】
本発明によれば、半導体素子の第２の貫通穴に導電部材を設けるだけで、半導体素子の一方の面と他方の面との電気的接続を図る。導電部材は、絶縁材料を貫通する第２の貫通穴に設けるので、半導体素子と導電部材との絶縁を容易に図ることができる。
【０００６】
（２）この半導体装置の製造方法において、上記方法で製造された複数の半導体装置を積層し、上下の前記半導体素子を、前記導電部材を介して電気的に接続する工程をさらに含んでもよい。
【０００７】
これによれば、半導体素子を貫通する導電部材によって、複数の半導体装置を電気的に接続する。これによって、最小の大きさで、例えば、３段以上のスタック構造の半導体装置を容易に製造できる。
【０００８】
（３）本発明に係る半導体装置の製造方法は、
電極を有する第１及び第２の半導体素子に、前記電極の位置で貫通する第１の貫通穴を形成する第１工程と、
前記第１の貫通穴の内側を含む領域に、絶縁材料を、前記絶縁材料を貫通する第２の貫通穴を備えるように設ける第２工程と、
前記第１の半導体素子の前記電極に導電部材を電気的に接続して設け、前記第２の半導体素子における前記第２の貫通穴に前記導電部材を嵌め込むとともに、前記第１及び第２の半導体素子を積み重ねる第３工程と、
を含む。
【０００９】
本発明によれば、複数の半導体素子を積層構造に組み立てるとともに、個々の半導体素子の両面の電気的導通を図ることができる。したがって、製造工程の簡略化が図れる。導電部材は、絶縁材料を貫通する第２の貫通穴に設けるので、半導体素子と導電部材との絶縁を容易に図ることができる。
【００１０】
（４）この半導体装置の製造方法において、前記第２工程で、前記絶縁材料を、前記半導体素子における前記電極が形成された面とは反対の面を覆って設けてもよい。
【００１１】
これによれば、絶縁材料を、半導体素子の面を覆って設ければよいので、容易に設けることができる。また、特に半導体素子が薄い場合に、その後の工程において半導体素子を取り扱いやすくすることができる。さらに、例えば、絶縁材料は、半導体素子の応力緩和層として使用することで、製造途中又は最終製品での半導体装置の信頼性を高めることができる。
【００１２】
（５）この半導体装置の製造方法において、
前記絶縁材料は、樹脂からなり、
複数の前記半導体素子を、前記樹脂を接着剤として貼り合わせ、
前記樹脂を加熱して、前記樹脂の硬化収縮を完了させることによって、前記導電部材と前記電極とを電気的に接続してもよい。
【００１３】
これによれば、樹脂を接着剤として使用するだけでなく、樹脂の硬化収縮を利用して、上下の半導体素子の電気的接続を行うことができるので、工程の簡略化を図ることができる。
【００１４】
（６）この半導体装置の製造方法において、
複数の前記半導体素子を貼り合わせる前に、前記樹脂を加熱してその接着力を発現させてもよい。
【００１５】
（７）この半導体装置の製造方法において、前記絶縁材料は、樹脂からなり、
前記第２工程で、前記樹脂を塗布して設けてもよい。
【００１６】
これによれば、樹脂を塗布するだけで絶縁材料を設けるので、半導体素子の取り扱いが容易である。すなわち、特殊な装置を使用せずに、絶縁材料を形成できる。したがって、低コスト、短時間で容易に絶縁材料を形成できる。
【００１７】
（８）この半導体装置の製造方法において、前記第２工程で、前記絶縁材料を前記第１の貫通穴を埋めて設け、前記第１の貫通穴の内側に、前記第１の貫通穴よりも小さい径で前記絶縁材料を貫通するように前記第２の貫通穴を形成してもよい。
【００１８】
このように絶縁材料を形成することで、半導体素子と導電部材とを確実に絶縁することができる。すなわち、半導体素子を、電気的にショートさせずに、両面の電気的接続を図ることができる。
【００１９】
（９）この半導体装置の製造方法において、前記導電部材は、導電ペーストであり、
前記第３工程で、前記導電ペーストを前記第２の貫通穴に充填させてもよい。
【００２０】
これによれば、導電ペーストを、第２の貫通穴を充填させて設けるので、半導体素子の機械的強度を低下させずに両面に電気的接続を図ることができる。
【００２１】
（１０）この半導体装置の製造方法において、前記導電部材はバンプであり、前記第３工程で、前記バンプの少なくとも一部を、前記第２の半導体素子における前記第２の貫通穴に嵌め込んでもよい。
【００２２】
これによれば、導電部材を確実に第２の貫通穴に設けることができる。
【００２３】
（１１）この半導体装置の製造方法において、前記バンプは、複数が積層してもよい。
【００２４】
（１２）この半導体装置の製造方法において、前記第３工程の後に、前記バンプを溶融させて前記第２の貫通穴に充填させてもよい。
【００２５】
これによれば、第２の貫通穴を充填するので、半導体素子の機械的強度を高めることができる。
【００２６】
（１３）この半導体装置の製造方法において、前記第２の貫通穴を、前記半導体素子の前記電極に近づくに従って小さくなるテーパを付して形成してもよい。
【００２７】
これによれば、例えば、固体の導電部材を、第２の貫通穴に嵌め込みやすくすることができる。
【００２８】
（１４）この半導体装置の製造方法において、前記第２の貫通穴を、前記半導体素子の前記電極から離れるに従って小さくなるテーパを付して形成してもよい。
【００２９】
これによれば、第２の貫通穴に設けた導電部材の抜け止めが図れる。
【００３０】
（１５）この半導体装置の製造方法において、前記第１の貫通穴又は前記第２の貫通穴の少なくともいずれか一方をレーザビームで形成してもよい。
【００３１】
これによれば、半導体素子に細い穴を容易に形成できる。したがって、半導体素子の電極の外形が小さくても、確実に電極の位置に半導体素子を貫通する貫通穴を形成できる。
【００３２】
（１６）この半導体装置の製造方法において、前記レーザビームを、前記半導体素子の前記電極が形成された面とは反対の面から照射してもよい。
【００３３】
これによれば、レーザビームの使用によって生じる堆積物を、電極に堆積させにくくできる。したがって、容易に貫通穴が形成でき、信頼性の高い半導体素子を形成できる。
【００３４】
（１７）本発明に係る半導体装置は、上記半導体装置の製造方法によって製造されてなる。
【００３５】
（１８）本発明に係る半導体装置は、
電極を有し、前記電極の位置に貫通穴が形成された半導体素子と、
前記貫通穴の内面を含む領域に設けられた絶縁材料と、
前記貫通穴の中心軸を通るように設けられた導電部材と、
を含む。
【００３６】
本発明によれば、貫通穴に設けられた導電部材によって、半導体素子の一方の面と他方の面とが電気的に接続される。半導体素子の内部において、両面の導通が図られるので、小型の半導体装置を提供できる。
【００３７】
（１９）この半導体装置において、前記導電部材は、前記貫通穴を埋めて設けられてもよい。
【００３８】
これによれば、半導体素子の機械的強度を低下させることがない。
【００３９】
（２０）この半導体装置において、前記貫通穴は、前記半導体素子の前記電極に近づくに従って小さくなるテーパが付されてもよい。
【００４０】
（２１）この半導体装置において、前記貫通穴は、前記半導体素子の前記電極から離れるに従って小さくなるテーパが付されてもよい。
【００４１】
これによれば、貫通穴に設けられた導電部材の抜け止めが図れる。
【００４２】
（２２）この半導体装置において、前記絶縁材料は、前記導電部材を露出させるとともに、前記半導体素子における前記電極が形成された面とは反対の面を覆って設けられてもよい。
【００４３】
これによれば、例えば、半導体素子に加えられる応力を緩和することができる。したがって、信頼性の高い半導体装置を提供できる。
【００４４】
（２３）この半導体装置において、前記導電部材は、前記半導体素子における前記電極が形成された面とは反対側で、一部において前記貫通穴の外側に突出してもよい。
【００４５】
これによれば、他の半導体装置に積層するときに、突出する部分を基準として半導体装置の位置合わせが容易となる。
【００４６】
（２４）この半導体装置において、上記半導体装置が積層され、上下の前記半導体素子が前記導電部材によって電気的に接続されてもよい。
【００４７】
（２５）本発明に係る回路基板は、上記半導体装置が搭載されている。
【００４８】
（２６）本発明に係る電子機器は、上記半導体装置を有する。
【００４９】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。なお、以下に示す実施の形態に示す内容は、他の実施の形態においても可能な限り適用することができる。
【００５０】
（第１の実施の形態）
図１（Ａ）〜図２（Ｃ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。図１（Ａ）は、本実施の形態で使用する半導体チップ１０（半導体素子）を示す図である。本実施の形態に示す例では、半導体ウェーハを複数に個辺切断してなる半導体チップ１０を使用する。半導体チップ１０は、一般的には直方体（立方体を含む）であるが、その形状は限定されず、球状であってもよい。
【００５１】
半導体チップ１０は、もとの半導体チップ１２（又は半導体ウェーハ）の厚みに対して薄く研削されてもよい。詳しくは、半導体チップ１０は、集積回路が形成された面（能動面）とは反対の面が研削される。半導体チップ１０の厚みは、集積回路が形成された部分が残せれば、できる限り薄くすることが可能である。その厚みは限定されないが、５０μｍ程度であってもよい。薄い半導体チップ１０を使用することで、小型かつ高密度の半導体装置を製造できる。
【００５２】
半導体チップ１０の研削は、半導体ウェーハをダイシングする前に行ってもよく、あるいはダイシングした後に行ってもよい。また、半導体ウェーハに、予め半導体チップ１０の厚み以上の深さの溝を形成しておき、半導体ウェーハ１２を研削することで、複数の薄い半導体チップ１０に分割する方法を適用してもよい。
【００５３】
半導体チップ１０は、集積回路が形成された側の面に複数の電極１４を有する。電極１４は、アルミニウムが一般的であるが、銅などから形成されてもよい。電極１４は、設計に応じてその大きさは異なるが、例えば一辺が約１００μｍの角形をなしてもよい。電極１４は、半導体チップ１０の端部又は中央部に形成される。電極１４は、半導体チップ１０の２辺又は４辺に並んで形成されてもよい。
【００５４】
半導体チップ１０には、電極１４の中央部を避けて端部を覆って、パッシベーション膜（図示しない）が形成されることが多い。パッシベーション膜は、例えばＳｉＯ2、ＳｉＮ又はポリイミド樹脂などで形成できる。
【００５５】
電極１４上に、メッキ１６を形成してもよい。メッキ１６を形成する工程は、半導体チップ１２を研削する前でも後でもよい。メッキ１６は、無電解メッキで形成してもよい。メッキ１６を電極１４上に形成することで、電極１４の酸化膜を除去できる。さらに、後の工程で形成するハンダなどを、メッキ１６によって濡れやすくすることができる。メッキ１６は、電極１４の材料によって決められる。電極１４がアルミニウムである場合には、例えばメッキ１６は、ニッケル及び金を含む材料から形成してもよい。
【００５６】
本実施の形態に係る半導体装置の製造方法は、上述の半導体チップ１０を使用して以下の工程を行う。あるいは、この製造方法は、上述の工程のいずれかをさらに含んでもよい。
【００５７】
図１（Ｂ）に示すように、上述の半導体チップ１０に第１の貫通穴１８を形成する。第１の貫通穴１８は、半導体チップ１０を、それぞれの電極１４の位置で貫通する。第１の貫通穴１８は、例えばレーザ（例えばＹＡＧレーザやエキシマレーザ）を使用して形成してもよい。レーザを使用すれば、例えば電極１４の一辺が約１００μｍの角形であっても、電極１４の内側の領域に、それよりも小さい径を有する第１の貫通穴１８を容易に形成できる。なお、第１の貫通穴１８は、平面視において、円形又は角形のいずれであってもよく、その他の形状であってもよい。
【００５８】
レーザビームは、半導体チップ１０の一方の面からのみ照射してもよく、あるいは両面から（順番にあるいは同時に）照射してもよい。前者の場合に、レーザビームは、半導体チップ１０の電極１４が形成された面とは反対の面から照射してもよい。これによれば、レーザビームの使用によって生じる堆積物を電極１４（メッキ１６）上に堆積させにくくできる。また、予め電極１４（メッキ１６）を覆う保護膜（図示しない）を形成し、レーザビームの使用によって生じる堆積物をその保護膜上に堆積させてもよい。これによれば、電極１４（メッキ１６）上の保護膜を後に剥がせば、電極１４（メッキ１６）には、余計なものを堆積させずに済む。保護膜は、レジストやインクなどであってもよい。なお、レーザビームを照射するときに、予め窪み（図示しない）を形成し、それを目印としてレーザビームを照射してもよい。
【００５９】
第１の貫通穴１８の内面は、テーパ状に形成してもよい。例えば、第１の貫通穴１８は、半導体チップ１０の電極１４に近づくに従って小さくなるテーパ２０を付して形成してもよい。この場合に、第１の貫通穴１８の大径は、半導体チップ１０の厚みに対して２倍以内の大きさであってもよい。これによると、レーザビームによって、テーパ状の第１の貫通穴１８を形成しやすい。例えば、半導体チップ１０の厚みが約５０μｍである場合には、第１の貫通穴１８の大径を６０〜８０μｍ程度に形成し、小径を３０〜４０μｍ程度に形成してもよい。このようなテーパ２０を付すことで、後の工程で、第２の貫通穴２４に同様のテーパ２６（図２（Ａ）参照）を付すことができる。あるいは、第１の貫通穴１８は、半導体チップ１０の面に対して垂直な内壁面をなしてもよい。
【００６０】
これらの工程は、研削時に使用したダイシングテープに複数の半導体チップ１０を貼り付けたままで行ってもよい。これによれば、複数の半導体チップ１０が並んでなるダイシングラインを基準として、正確な位置でレーザビームを照射することができる。
【００６１】
図１（Ｃ）に示すように、第１の貫通穴１８の内側を含む領域に絶縁材料２２を設ける。図示するように、絶縁材料２２を、第１の貫通穴１８を埋めて設けてもよい。これによれば、半導体チップ１０を、確実に第１の貫通穴１８において絶縁できる。あるいは、絶縁材料２２は、第１の貫通穴１８の内壁面のみに形成してもよい。なお、絶縁材料２２は、樹脂、酸化膜又は窒化膜などによって形成できる。
【００６２】
図示するように、絶縁材料２２を、半導体チップ１０における電極１４が形成された面とは反対の面を覆って設けてもよい。第１の貫通穴１８の延びる方向の延長上に、さらに絶縁材料２２を設けてもよい。この場合に、半導体チップ１０上で、絶縁材料２２を、面一になるように設けてもよい。これによれば、絶縁材料２２は、半導体チップ１０の全面に設ければよいので、第１の貫通穴１８の内側に容易に設けることができる。また、薄く割れやすい半導体チップ１０の割れを防止して、その後の工程において、半導体チップ１０を取り扱いやすくすることができる。さらに、研削時の熱で半導体チップ１０が膨張し反りやすい状態になっても、絶縁材料２２によってその反りを吸収できる。すなわち、半導体チップ１０に加えられる応力を絶縁材料２２によって緩和できる。
【００６３】
絶縁材料２２は、塗布することで設けてもよい。この場合に、絶縁材料２２は、樹脂であってもよい。樹脂は、例えばディスペンサーを使用して塗布すればよい。樹脂は、溶剤を飛ばして乾燥させることで半導体チップ１０に被覆させやすくできる。これによれば、樹脂を塗布するだけなので、半導体チップ１０の取り扱いが容易である。薄く割れやすい半導体チップ１０を使用する場合には、半導体チップ１０を割らずに済むので特に効果的である。
【００６４】
あるいは、絶縁材料２２を、スクリーン印刷又はインクジェットプリンタ方式を使用して設けてもよい。特に、インクジェットプリンタ方式によれば、インクジェットプリンタ用に実用化された技術を応用することで、高速かつインクを無駄なく経済的に塗布することが可能である。図示しないインクジェットヘッドは、例えばインクジェットプリンタ用に実用化されたもので、圧電素子を用いたピエゾジェットタイプ、あるいはエネルギー発生素子として電気熱変換体を用いたバブルジェットタイプ等が使用可能であり、吐出面積および吐出パターンは任意に設定することが可能である。
【００６５】
なお、絶縁材料２２は、化学気相堆積（ＣＶＤ）や感光性樹脂でマスクを使用して形成してもよく、その手段は限定されない。
【００６６】
図２（Ａ）に示すように、第２の貫通穴２４を形成する。上述の工程で絶縁材料２２を、第１の貫通穴１８を埋めて設けた後に、第２の貫通穴２４を形成してもよい。第２の貫通穴２４は、第１の貫通穴１８の内側に、第１の貫通穴１８よりも小さい径で形成する。第２の貫通穴２４は、絶縁材料２２を貫通する。図示するように、絶縁材料２２を半導体チップ１０の面上に至るまで設けた場合には、第２の貫通穴２４は、第１の貫通穴１８の延長上に設けられた絶縁材料２２の部分をさらに貫通する。
【００６７】
第２の貫通穴２４の形成方法には、第１の貫通穴１８について説明した内容を適用できる。すなわち、第２の貫通穴２４を、レーザビームを照射して形成してもよい。これによれば、細い貫通穴を形成できるので、第１の貫通穴１８の径よりもさらに小さい径を有する第２の貫通穴２４を容易に形成できる。
【００６８】
第２の貫通穴２４の内面は、テーパ状に形成してもよい。例えば、第２の貫通穴２４は、半導体チップ１０の電極１４に近づくに従って小さくなるテーパ２６を付して形成してもよい。これによれば、半導体チップ１０の電極１４が形成された面とは反対側から、例えば、固体の導電部材を嵌め込みやすくできる。第２の貫通穴２４は、その内側において半導体チップ１０を絶縁材料２２で覆いつつ、絶縁材料２２を貫通できればよく、その範囲で径の大きさを決めることができる。なお、第２の貫通穴２４の平面形状は限定されない。
【００６９】
あるいは、第２の貫通穴２４の内面は、半導体チップ１０の面に対して垂直な内壁面をなしてもよい。
【００７０】
図２（Ｂ）に示すように、第２の貫通穴２４の内側に導電部材２８を設ける。導電部材２８は、少なくとも第２の貫通穴２４内に設ける。導電部材２８は、第２の貫通穴２４の中心軸を通るように設けてもよい。あるいは、導電部材２８は、絶縁材料２２を介して半導体チップ１０との絶縁が図れれば、中心軸からずれて設けてもよい。図示するように、導電部材２８を、第２の貫通穴２４に充填させてもよい。導電部材２８は、導電ペーストであってもよい。導電ペーストとして、導電性樹脂又はハンダ等のロウ材を使用してもよい。導電部材２８を、第２の貫通穴２４を埋めて設けることで、半導体チップ１０の機械的強度を低下させずに、半導体チップ１０の両面に電気的接続を図ることができる。
【００７１】
あるいは、上述の工程で、絶縁材料２２を第１の貫通穴１８の内壁面のみに設けた場合には、導電部材２８を、第１の貫通穴１８の内側で絶縁材料２２で囲まれた穴（第２の貫通穴）の中心軸を通るように設ける。この場合でも、導電ペーストを穴に充填させてもよい。
【００７２】
以上の工程により、図２（Ｂ）に示す半導体装置１が得られる。半導体装置１は、電極１４を有し、電極１４の位置に貫通穴（例えば第２の貫通穴２４）が形成された半導体チップ１０と、絶縁材料２２と、導電部材２８と、を含む。
【００７３】
図示する例では、絶縁材料２２は、第２の貫通穴２４の内面を含む領域に設けられている。言い換えると、第２の貫通穴２４は、絶縁材料２２で囲まれて形成される。また、絶縁材料２２は、半導体チップ１０の電極１４が形成された面とは反対の面を覆って設けられてもよい。これによれば、半導体チップ１０に加えられる応力を緩和できる。
【００７４】
導電部材２８は、第２の貫通穴２４の中心軸を通るように設けられる。導電部材２８は、第２の貫通穴２４を埋めて設けられてもよい。これによれば、第２の貫通穴２４が埋められているので、半導体チップ１０の機械的強度を低下させることがない。導電部材２８は、半導体チップ１０の電極１４が形成された面とは反対側において、絶縁材料２２又は半導体チップ１０の面から露出する。そして、第２の貫通穴２４は、上述のようにテーパ２６が付されてもよく、これに対応して導電部材２８の側面がテーパ状に形成されてもよい。なお、半導体装置のその他の構成は、製造方法において記載した通りである。
【００７５】
本実施の形態における半導体装置によれば、貫通穴（例えば第２の貫通穴２４）に設けられた導電部材２８によって、半導体チップ１０の一方の面と他方の面とが電気的に接続される。半導体チップ１０の内部において、両面の導通が図られるので、小型の半導体装置を提供できる。
【００７６】
図２（Ｃ）に示すように、上述の方法で形成した複数の半導体チップ１０（半導体装置１）を積層する。詳しくは、導電部材２８を介して、上下の半導体チップ１０を電気的に接続する。すなわち、スタック構造の半導体装置を製造する。図示するように、一方の半導体チップ１０の電極１４が形成された面とは反対の面を、他方の半導体チップ１０の電極１４が形成された面に対向させて、上下の半導体チップ１０を積層させてもよい。あるいは、電極１４が形成された面同士を対向させてもよく、それとは反対の面同士を対向させてもよく、これらを組み合わせて３つ以上の半導体チップ１０を積層させてもよい。
【００７７】
上下の半導体チップ１０は、ハンダ３０によって電気的に接続してもよい。ハンダ３０は、いずれか一方又は両方の半導体チップ１０に予め設ければよい。ハンダ３０は、ボール状にして搭載してもよく、あるいは溶融時の表面張力で上下の半導体チップ１０の間に設けてもよい。
【００７８】
ハンダ３０は、半導体チップ１０の電極１４（メッキ１６）上で、他の半導体チップ１０の導電部材２８と接合される。ここで、ハンダ３０は、上下の半導体チップ１０を接続するとともに、電極１４（メッキ１６）上に設けた側の半導体チップ１０における、電極１４と、絶縁材料２２で絶縁された導電部材２８と、を電気的に接続する。すなわち、上下の半導体チップ１０の積層と同時に、電極１４（メッキ１６）上に設けた側の半導体チップ１０において、電極１４と導電部材２８との電気的接続を図ってもよい。これによれば、製造工程の簡略化が図れる。あるいは、積層する前に、１つの半導体チップ１０において、予め電極１４と導電部材２８とを電気的に接続しておいてもよい。この場合に、図示しない導電材料（例えば導電ペースト）を、電極１４（メッキ１６）と導電部材２８とを覆うように設ければ、両者の電気的接続が図れる。図示する例では、最上層の半導体チップ１０は、上述の図示しない導電材料によって電極１４と導電部材２８とが電気的に接続される。
【００７９】
なお、上下の半導体チップ１０の接続形態は、ハンダ３０の他に、導電樹脂ペースト（異方性導電材料を含む）、Ａｕ−ＡｕもしくはＡｕ−Ｓｎなどによる金属接合又は絶縁樹脂の収縮力による接合などのいずれの形態を適用してもよい。例えば、金属接合を図る場合には、半導体チップ１０の電極１４が形成された面とは反対の面の導電部材２８に接続してバンプを設けて、他の半導体チップ１０の電極１４（メッキ１６）上に接合させてもよい。
【００８０】
最下層の半導体チップ１０には、他の半導体チップ１０を向く面とは反対の面にハンダ３０を設けてもよい。ハンダ３０は、上述のようにボール状にして設けてもよい。ハンダ３０は、図示するように半導体チップ１０の電極１４が形成された面とは反対の面に形成してもよく、あるいは電極１４を向く面に形成してもよい。最下層の半導体チップ１０にハンダ３０を設けることで、回路基板（マザーボード）又は回路基板に実装するための基板（インターポーザ）に、容易に実装できる。
【００８１】
あるいは、最下層の半導体チップ１０にハンダ３０をボール状に形成せずに、回路基板に実装するときに、回路基板側の配線パターンにハンダクリームを塗布して、その溶融時の表面張力で電気的接続を図ってもよい。なお、最下層の半導体チップ１０は、電極１４が形成された面が回路基板に対向してもよく、それとは反対の面が対向してもよい。なお、半導体装置と回路基板との電気的接続の形態は、これまでに記載の形態を適用してもよい。
【００８２】
本実施の形態によれば、半導体チップ１０の第２の貫通穴２４に導電部材２８を設けるだけで、半導体チップ１０の一方の面と他方の面との電気的接続を図る。導電部材２８は、絶縁材料２２で囲まれた第２の貫通穴２４の中心軸を通るように設ければ確実に電極１４との導通を図ることができる。また、半導体チップ１０を貫通する導電部材２８によって、複数の半導体装置を積層することによって、最小の大きさで、例えば、３段以上のスタック構造の半導体装置を容易に製造できる。
【００８３】
図３は、本実施の形態の変形例に係る半導体装置の製造方法を説明する図である。本変形例では、絶縁材料２２を接着剤として使用して、上下の半導体チップ１０を貼り合わせる。絶縁材料２２は、樹脂であってもよい。樹脂は、熱硬化性樹脂であることが好ましい。樹脂は、半導体チップ１０における電極１４が形成された面とは反対の面に設ける。
【００８４】
まず、複数の半導体チップ１０を積み重ねる前に、樹脂を加熱してその接着力を発現させる。言い換えると、樹脂を、硬化が完了しない状態（半硬化状態）になる程度に加熱する。これによって、半導体チップ１０の面に設けた樹脂を接着剤として使用することで、上下の半導体チップ１０を貼り合わせることができる。
【００８５】
そして、複数の半導体チップ１０を積層させるとともに、一方の半導体チップ１０に設けた樹脂によって、上下の半導体チップ１０を接着する。すなわち、樹脂は、上下の半導体チップ１０の間に、それぞれの半導体チップ１０の面に密着して設けられる。これによれば、樹脂でそれぞれの半導体チップ１０の間が埋められるので、半導体装置に加えられる応力（熱応力など）を緩和することができる。
【００８６】
上下の半導体チップ１０を貼り合わせた後に、樹脂を加熱して硬化させる。詳しくは、上下の半導体チップ１０を貼り合わせたときに半硬化状態であった樹脂を、その硬化が完了する状態になる程度に加熱する。この場合に、樹脂を硬化収縮させてもよい。すなわち、それぞれの半導体チップ１０の面に接着した樹脂を硬化収縮させることで、上下の半導体チップ１０を密着させる。これによれば、一方の半導体チップ１０の導電部材２８（ハンダ３０）と、他方の半導体チップ１０の電極１４（メッキ１６）と、を樹脂の収縮力によって機械的に接続することができる。すなわち、改めて半導体チップ１０を、他の半導体チップ１０に向けて押圧する必要がない。したがって、製造工程の簡略化が図れる。
【００８７】
なお、接着剤として使用する樹脂は、上述の絶縁部材２２とは別工程で設けてもよい。すなわち、第１の貫通穴１８の内側に設ける絶縁部材２２とは別に、半導体チップ１０における電極１４が形成された面とは反対の面に樹脂を設けてもよい。
【００８８】
本変形例では、接着剤として使用した樹脂で、上下の半導体チップ１０の間を埋める例を示したが、上下の半導体チップ１０を積層した後に、両者の間に樹脂を注入する方法を適用してもよい。この場合でも、上下の半導体チップ１０の間に樹脂を充填させて、半導体装置に加えられる応力（熱応力など）を緩和することができる。
【００８９】
本変形例に係る半導体装置４は、複数の半導体チップ１０と、それぞれの半導体チップ１０の間に埋められた樹脂（絶縁材料２２）と、を含み、その形態は既に記載の通りである。
【００９０】
（第２の実施の形態）
図４（Ａ）及び図４（Ｂ）は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。本実施の形態では、導電部材２８の形成方法が上述と異なる。
【００９１】
図４（Ａ）に示すように、本実施の形態では第１及び第２の半導体チップ１１、１３を用意する。第１及び第２の半導体チップ１１、１３は、上述工程によって、それぞれの半導体チップの電極１４の位置で貫通する第２の貫通穴２４が形成されている。本実施の形態では、導電部材を固形の状態で、第２の半導体チップ１３における第２の貫通穴２４の内側に設ける。導電部材は、バンプ３２であってもよい。バンプ３２は、ハンダ又は金などから形成してもよい。
【００９２】
第１の半導体チップ１１の電極１４（メッキ１６）にバンプ３２を接続して設ける。詳しくは、第１及び第２の半導体チップ１１、１３を積層して配置するときに、予め下側となる第１の半導体チップ１１の電極１４（メッキ１６）上に、バンプ３２を形成する。図示する例では、第１の半導体チップ１１は、上述の実施の形態における製造方法によって、第２の貫通穴２４に導電ペーストが充填された半導体チップ１０である。バンプ３２は、第１の半導体チップ１１のそれぞれの電極１４に形成する。バンプ３２は、図示するように、複数個を積層させて形成してもよい。この場合に、異なる種類の金属バンプ同士を積層させてもよい。例えば、電極１４の側から金バンプ、その上にハンダバンプを積層させてもよい。図示するように、バンプ３２は、第２の貫通穴２４の深さ以上の高さで形成してもよい。バンプ３２の径は、少なくとも先端部（先端部のみ又は全部）が第２の貫通穴２４に入り込める大きさで形成する。
【００９３】
バンプ３２の形成方法は、メッキ法、蒸着法又はボールバンプ法などがあり、いずれの方法を適用してもよい。特に、ボンディングワイヤを溶融してボール状に形成するボールバンプ法では、複数のバンプを積層させやすいので、一定以上の高さ（例えば第２の貫通穴２４の深さ以上の高さ）を有する積層されたバンプ３２を形成しやすい。
【００９４】
バンプ３２によって、第１の半導体チップ１１において、電極１４と導電部材２８（導電ペースト）との電気的接続を図ってもよい。これによれば、第２の半導体チップ１３に設けるためのバンプ３２の配置と、第１の半導体チップ１１における電極１４と導電部材２８との電気的接続を同時に行えるので、製造工程の簡略化が図れる。バンプ３２を形成した後、第２の半導体チップ１３における第２の貫通穴２４に、第１の半導体チップ１１に設けたバンプ３２を嵌め込む。バンプ３２は、第２の貫通穴２４を貫通してもよく、あるいは、第２の貫通穴２４を貫通せずにその内側に先端部が位置してもよい。また、バンプ３２の基端部は、第２の半導体チップ１３における絶縁材料２２の面から突出するように、第２の貫通穴２４の外側に位置してもよい。また、図示するように、第２の貫通穴２４に上述のテーパ２６が付されている場合には、第２の貫通穴２４にバンプ３２を入り込みやすくすることができる。
【００９５】
バンプ３２を第２の貫通穴２４に嵌め込んだ後、バンプ３２を溶融させてもよい。この場合に、バンプ３２は、ハンダで形成されることが好ましい。バンプ３２を溶融させることで、導電部材を第２の貫通穴２４に充填させることができる。すなわち、第２の半導体チップ１３における第２の貫通穴２４の隙間を埋めることで、第２の半導体チップ１３の機械的強度を高めることができる。
【００９６】
あるいは、例えば金などからなるバンプ３２であれば、図示するように、挿入時の形態をそのままにして、第２の貫通穴２４の内側にバンプ３２を形成しておいてもよい。いずれにしても、第２の貫通穴２４の中心軸に、確実に導電部材を形成できる。
【００９７】
図４（Ｂ）に示すように、第１及び第２の半導体チップ１１、１３を積層した後に、同様にして、さらに半導体チップを積み重ねるために、最上層の第２の半導体チップ１３にバンプ３２を形成してもよい。これによって、第２の半導体チップ１３において、電極１４と第２の貫通穴２４内の導電部材（バンプ３２）との電気的接続を図ることができる。
【００９８】
以上の工程によれば、第１及び第２の半導体チップ１１、１３の両面をバンプ３２で導通させるとともに、第１及び第２の半導体チップ１１、１３を積層させていくことができる。したがって、製造工程の簡略化が図れる。
【００９９】
本実施の形態の第１変形例として、別部材（例えば基板など）に予めバンプ３２を上述の構成で設けておき、半導体チップ１０を前記別部材に重ねることで、バンプ３２を半導体チップ１０の第２の貫通穴２４に嵌め込だ後に、バンプ３２を前記別部材から剥がして、半導体チップ１０に導電部材を設けてもよい。すなわち、転写法によって、半導体チップ１０の第２の貫通穴２４にバンプ３２を嵌め込んでもよい。この場合に、バンプ３２の一部が第２の貫通穴２４において、例えば電極１４が形成された面とは反対側の外側に突出していれば、他の半導体チップ１０に積層するときに、突出する部分を基準として半導体チップ１０の位置合わせが容易となる。なお、本変形例に係る半導体装置の構成及びその効果は、既に説明した通りである。
【０１００】
図５は、本実施の形態の第２変形例に係る半導体装置の一部を示す図である。本変形例では、複数の半導体チップ６０、６２、６４、６６が積層され、上下の半導体チップの接続において、いずれかの半導体チップの導電部材（例えばバンプ３２）は、下側の半導体チップの電極１４における第２の貫通穴６８を避けた部分に電気的に接続される。言い換えると、１つの電極１４の平面視において、導電部材を接続する部分と、第２の貫通穴６８によって開口する部分と、を平面的に重ならないように設ける。
【０１０１】
これによれば、複数の半導体チップ６０〜６６を積層する前に、予め電極１４に電気的に接続して設けるバンプ３２を、電極１４（メッキ１６）の面に設けることができる。すなわち、バンプ３２を、下側の半導体チップにおける第２の貫通穴６８上に設けなくて済むので、電極１４のほぼ平坦な面と、より安定した状態で電気的接続が図れる。
【０１０２】
さらに、バンプ３２は、下側の半導体チップの電極１４と、下側の半導体チップの第２の貫通穴６８に設けられた他のバンプ３２と、の両方と同時に電気的に接続する必要がない。すなわち、バンプ３２と下側の半導体チップの電極１４とを電気的に接続する工程と、下側の半導体チップの電極１４と下側の半導体チップの第２の貫通穴６８内のバンプ３２とを電気的に接続する工程と、を別々にして行うことができる。これによって、電気的接続の不良を少なくして、製造時の歩留りを高めることができる。
【０１０３】
なお、電極１４と、その電極１４が形成された半導体チップを貫通して設けられた導電部材（例えばバンプ３２）と、は導電ペースト等の導電材料７０によって電気的に接続する。詳しくは、導電材料７０を、電極１４（メッキ１６）と導電部材（例えばバンプ３２）とを覆うように設けることで、両者の電気的接続を図ることができる。
【０１０４】
本変形例におけるその他の形態は、複数の半導体チップ６０〜６６のうち上下に積層される任意の２つを第１及び第２の半導体チップとして、上述の内容を適用することができる。また、本変形例における半導体装置の製造方法は、既に説明した通りである。
【０１０５】
（第３の実施の形態）
図６（Ａ）及び図６（Ｂ）は、本発明を適用した第３の実施の形態に係る半導体装置の製造方法を示す図である。本実施の形態では、第２の貫通穴２５の形態が上述と異なる。
【０１０６】
図６（Ａ）に示すように、本実施の形態では、第２の貫通穴２５を、テーパ２７が付して形成する。詳しくは、第２の貫通穴２５を、半導体チップ１０の電極１４から離れるに従って小さくなるテーパ２７を付して形成する。第２の貫通穴２５は、例えばレーザビームを半導体チップ１０の電極１４側から照射して形成してもよく、あるいは、それとは反対側から照射して形成してもよい。なお、第２の貫通穴２５のその他の形態及び形成方法は、上述に記載の通りである。
【０１０７】
図６（Ｂ）は、上述の第２の貫通穴２５が形成された半導体チップ１０を有する、スタック構造の半導体装置５を示す図である。第２の貫通穴２５は、その中心軸を通るように導電部材３４が設けられる。図示する例では、第２の貫通穴２５には導電部材３４が埋められている。例えば、導電部材３４は、第２の貫通穴２５に固形のバンプが嵌め込まれて、そのバンプが溶融することで第２の貫通穴２５に充填され、再び固化することで形成されてもよい。この場合に、バンプは、ハンダバンプであってもよい。固化した導電部材３４の一部は、第２の貫通穴２５における径の小さい側の開口部から突出してもよい。これによれば、第２の貫通穴２５の内面に付されたテーパ２７によって、導電部材３４の抜け止めを図ることができる。詳しくは、図示するように、第２の貫通穴２５の内側と、第２の貫通穴２５の小径の開口部から外側に突出する部分と、に一体的に導電部材３４を設けた場合に、導電部材３４を第２の貫通穴２５から抜けにくくすることができる。なお、その他の構成及び効果は、上述と同様であってもよい。
【０１０８】
上述した半導体装置の製造方法は、半導体チップ１０に対して行ったが、図７に示すように、これを半導体ウェーハ４０（半導体素子）に対して行ってもよい。半導体ウェーハは、もとの厚みに対して薄く研削されたものを使用して上述の工程を行ってもよい。半導体ウェーハ４０は、上述の製造方法を適用して複数を上下に積層した後に、個々の半導体チップ１０にダイシングしてもよい。詳しくは、積層されてなる複数の半導体ウェーハ４０を、上下方向に切断して、スタック構造の半導体チップ１０に分割してもよい。あるいは、上下に積層する工程の前まで、半導体ウェーハ４０に対して上述の工程を行い、その後、ダイシングした個々の半導体チップ１０を積層させてスタック構造の半導体装置を製造してもよい。このように、半導体ウェーハ４０に対して上述の工程を行うことで、効率良く半導体装置を製造できる。なお、半導体ウェーハについては、ウェーハＣＳＰと呼ばれる半導体ウェーハに再配置配線処理を行ったものや、応力緩和構造を設けたものにも本発明を適用できる。
【０１０９】
図８には、本発明を適用した実施の形態に係る半導体装置７を実装した回路基板５０が示されている。回路基板５０には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板５０には例えば銅などからなる配線パターン５２が所望の回路となるように形成されていて、それらの配線パターン５２と半導体装置７のハンダ３０とを機械的に接続することでそれらの電気的導通を図る。
【０１１０】
あるいは、第２の実施の形態に係る半導体装置の製造方法を適用して、例えば回路基板５０の配線パターン５２にボールバンプ等のバンプ３２を予め形成しておき、その上に半導体チップ１０（１つ又は積層されてなる複数の半導体チップ１０）を載せることで、第２の貫通穴２４にバンプ３２を嵌め込んでもよい。
【０１１１】
あるいは、半導体装置７を回路基板５０に実装するための図示しない基板（インターポーザ）に実装し、基板に形成する外部端子によって回路基板５０との電気的接続を図ってもよい。
【０１１２】
そして、本発明を適用した実施の形態に係る半導体装置を有する電子機器として、図９にはノート型パーソナルコンピュータ１００、図１０には携帯電話２００が示されている。
【０１１３】
なお、上述した実施の形態の「半導体チップ」を「電子素子」に置き換えて、電子部品を製造することもできる。このような電子素子を使用して製造される電子部品として、例えば、光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｃ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図２】図２（Ａ）〜図２（Ｃ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図３】図３は、本発明を適用した第１の実施の形態の変形例に係る半導体装置の製造方法を説明する図である。
【図４】図４（Ａ）及び図４（Ｂ）は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図５】図５は、本発明を適用した第２の実施の形態の変形例に係る半導体装置の一部を示す図である。
【図６】図６（Ａ）及び図６（Ｂ）は、本発明を適用した第３の実施の形態に係る半導体装置の製造方法を示す図である。
【図７】図７は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。
【図８】図８は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図９】図９は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１０】図１０は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
１０ 半導体チップ
１４ 電極
１８ 第１の貫通穴
２２ 絶縁材料
２４ 第２の貫通穴
２５ 第２の貫通穴
２６ テーパ
２７ テーパ
２８ 導電部材
３２ バンプ
３４ 導電部材
４０ 半導体ウェーハ

Claims (11)

  1. 電極を有する半導体素子に、前記電極の位置で貫通する第１の貫通穴を形成する第１工程と、
    前記第１の貫通穴の内側を含む領域に、絶縁材料を、前記絶縁材料を貫通する第２の貫通穴を備えるように設ける第２工程と、
    前記第１の貫通穴の内側で、少なくとも前記絶縁材料を貫通する第２の貫通穴内に導電部材を設ける第３工程と、
    を含む工程によって半導体装置を製造し、複数の前記半導体装置を積層し、上下の前記半導体素子を、前記導電部材を介して電気的に接続することを含み、
    前記第２工程で、前記絶縁材料を、前記半導体素子における前記電極が形成された面とは反対の面を覆って設け、
    前記絶縁材料は、樹脂からなり、
    複数の前記半導体素子を、前記樹脂を接着剤として貼り合わせ、
    前記樹脂を加熱して、前記樹脂の硬化収縮を完了させることによって、前記導電部材と前記電極とを電気的に接続する半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記導電部材は、導電ペーストであり、
    前記第３工程で、前記導電ペーストを前記第２の貫通穴に充填させる半導体装置の製造方法。
  3. 電極を有する第１及び第２の半導体素子に、前記電極の位置で貫通する第１の貫通穴を形成する第１工程と、
    前記第１の貫通穴の内側を含む領域に、絶縁材料を、前記絶縁材料を貫通する第２の貫通穴を備えるように設ける第２工程と、
    前記第１の半導体素子の前記電極に導電部材を電気的に接続して設け、前記第２の半導体素子における前記第２の貫通穴に前記導電部材を嵌め込むとともに、前記第１及び第２の半導体素子を積み重ねる第３工程と、
    を含み、
    前記第２工程で、前記絶縁材料を、前記半導体素子における前記電極が形成された面とは反対の面を覆って設け、
    前記絶縁材料は、樹脂からなり、
    複数の前記半導体素子を、前記樹脂を接着剤として貼り合わせ、
    前記樹脂を加熱して、前記樹脂の硬化収縮を完了させることによって、前記導電部材と前記電極とを電気的に接続する半導体装置の製造方法。
  4. 請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
    複数の前記半導体素子を貼り合わせる前に、前記樹脂を加熱してその接着力を発現させる半導体装置の製造方法。
  5. 請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
    前記絶縁材料は、樹脂からなり、
    前記第２工程で、前記樹脂を塗布して設ける半導体装置の製造方法。
  6. 請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
    前記第２工程で、前記絶縁材料を前記第１の貫通穴を埋めて設け、前記第１の貫通穴の内側に、前記第１の貫通穴よりも小さい径で前記絶縁材料を貫通するように前記第２の貫通穴を形成する半導体装置の製造方法。
  7. 電極を有する第１及び第２の半導体素子に、前記電極の位置で貫通する第１の貫通穴を形成する第１工程と、
    前記第１の貫通穴の内側を含む領域に、絶縁材料を、前記絶縁材料を貫通する第２の貫通穴を備えるように設ける第２工程と、
    前記第１の半導体素子の前記電極に導電部材を電気的に接続して設け、前記第２の半導体素子における前記第２の貫通穴に前記導電部材を嵌め込むとともに、前記第１及び第２の半導体素子を積み重ねる第３工程と、
    前記第３工程の後に、前記導電部材を溶融させて前記第２の貫通穴に充填させる工程と、
    を含み、
    前記導電部材はバンプであり、
    前記第３工程で、前記バンプの少なくとも一部を、前記第２の半導体素子における前記第２の貫通穴に嵌め込む半導体装置の製造方法。
  8. 請求項７記載の半導体装置の製造方法において、
    前記バンプは、複数が積層してなる半導体装置の製造方法。
  9. 請求項１から請求項８のいずれかに記載の半導体装置の製造方法において、
    前記第２の貫通穴を、前記半導体素子の前記電極に近づくに従って小さくなるテーパを付して形成する半導体装置の製造方法。
  10. 請求項１から請求項８のいずれかに記載の半導体装置の製造方法において、
    前記第２の貫通穴を、前記半導体素子の前記電極から離れるに従って小さくなるテーパを付して形成する半導体装置の製造方法。
  11. 請求項１から１０のいずれか１項に記載の半導体装置の製造方法において、
    前記第１の貫通穴又は前記第２の貫通穴の少なくともいずれか一方をレーザビームで形成する半導体装置の製造方法。
JP2000236811A 2000-08-04 2000-08-04 半導体装置の製造方法 Expired - Fee Related JP3951091B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000236811A JP3951091B2 (ja) 2000-08-04 2000-08-04 半導体装置の製造方法
US09/902,270 US6608371B2 (en) 2000-08-04 2001-07-11 Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
CNB011329009A CN1162901C (zh) 2000-08-04 2001-08-04 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000236811A JP3951091B2 (ja) 2000-08-04 2000-08-04 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002050738A JP2002050738A (ja) 2002-02-15
JP3951091B2 true JP3951091B2 (ja) 2007-08-01

Family

ID=18728796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000236811A Expired - Fee Related JP3951091B2 (ja) 2000-08-04 2000-08-04 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US6608371B2 (ja)
JP (1) JP3951091B2 (ja)
CN (1) CN1162901C (ja)

Families Citing this family (194)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US6882045B2 (en) * 1999-10-28 2005-04-19 Thomas J. Massingill Multi-chip module and method for forming and method for deplating defective capacitors
JP4251421B2 (ja) * 2000-01-13 2009-04-08 新光電気工業株式会社 半導体装置の製造方法
US7414319B2 (en) * 2000-10-13 2008-08-19 Bridge Semiconductor Corporation Semiconductor chip assembly with metal containment wall and solder terminal
US7132741B1 (en) 2000-10-13 2006-11-07 Bridge Semiconductor Corporation Semiconductor chip assembly with carved bumped terminal
US7190080B1 (en) 2000-10-13 2007-03-13 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US7094676B1 (en) 2000-10-13 2006-08-22 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US7129113B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar in an encapsulant aperture
US7262082B1 (en) 2000-10-13 2007-08-28 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture
US7319265B1 (en) 2000-10-13 2008-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with precision-formed metal pillar
US7071089B1 (en) 2000-10-13 2006-07-04 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a carved bumped terminal
US7075186B1 (en) 2000-10-13 2006-07-11 Bridge Semiconductor Corporation Semiconductor chip assembly with interlocked contact terminal
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US7129575B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped metal pillar
JP3925615B2 (ja) * 2001-07-04 2007-06-06 ソニー株式会社 半導体モジュール
US6451626B1 (en) 2001-07-27 2002-09-17 Charles W.C. Lin Three-dimensional stacked semiconductor package
US6765287B1 (en) * 2001-07-27 2004-07-20 Charles W. C. Lin Three-dimensional stacked semiconductor package
JP4023159B2 (ja) * 2001-07-31 2007-12-19 ソニー株式会社 半導体装置の製造方法及び積層半導体装置の製造方法
US6599778B2 (en) * 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
US6661085B2 (en) * 2002-02-06 2003-12-09 Intel Corporation Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
US6762076B2 (en) * 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP2003318178A (ja) * 2002-04-24 2003-11-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US7548430B1 (en) * 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
JP3910493B2 (ja) * 2002-06-14 2007-04-25 新光電気工業株式会社 半導体装置及びその製造方法
EP1525630A2 (de) * 2002-07-29 2005-04-27 Siemens Aktiengesellschaft Elektronisches bauteil mit vorwiegend organischen funktionsmaterialien und herstellungsverfahren dazu
US6800930B2 (en) * 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
US6903442B2 (en) * 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
JP4056854B2 (ja) * 2002-11-05 2008-03-05 新光電気工業株式会社 半導体装置の製造方法
JP4035034B2 (ja) * 2002-11-29 2008-01-16 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2004186422A (ja) * 2002-12-03 2004-07-02 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
US6936913B2 (en) * 2002-12-11 2005-08-30 Northrop Grumman Corporation High performance vias for vertical IC packaging
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
US7354798B2 (en) * 2002-12-20 2008-04-08 International Business Machines Corporation Three-dimensional device fabrication method
JP4575782B2 (ja) * 2002-12-20 2010-11-04 インターナショナル・ビジネス・マシーンズ・コーポレーション ３次元デバイスの製造方法
JP3972813B2 (ja) * 2002-12-24 2007-09-05 セイコーエプソン株式会社 半導体装置の製造方法
JP4059085B2 (ja) * 2003-01-14 2008-03-12 松下電器産業株式会社 高周波積層部品およびその製造方法
JP4072677B2 (ja) 2003-01-15 2008-04-09 セイコーエプソン株式会社 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
WO2004066697A1 (ja) * 2003-01-20 2004-08-05 Fujikura Ltd. 多層配線板およびその製造方法
JP2004273563A (ja) * 2003-03-05 2004-09-30 Shinko Electric Ind Co Ltd 基板の製造方法及び基板
KR100497111B1 (ko) * 2003-03-25 2005-06-28 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법
JP4289146B2 (ja) 2003-03-27 2009-07-01 セイコーエプソン株式会社 三次元実装型半導体装置の製造方法
JP2004311948A (ja) 2003-03-27 2004-11-04 Seiko Epson Corp 半導体装置、半導体デバイス、電子機器、および半導体装置の製造方法
JP2004297019A (ja) * 2003-03-28 2004-10-21 Seiko Epson Corp 半導体装置、回路基板及び電子機器
US6841883B1 (en) 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US7335971B2 (en) * 2003-03-31 2008-02-26 Robert Bosch Gmbh Method for protecting encapsulated sensor structures using stack packaging
EP2704187B1 (en) * 2003-04-03 2015-08-19 Imec METHOD FOR PRODUCING ELECTRICAL THROUGH HOLE INTERCONNECTS AND corresponding DEVICE
EP1519410A1 (en) * 2003-09-25 2005-03-30 Interuniversitair Microelektronica Centrum vzw ( IMEC) Method for producing electrical through hole interconnects and devices made thereof
US6908856B2 (en) * 2003-04-03 2005-06-21 Interuniversitair Microelektronica Centrum (Imec) Method for producing electrical through hole interconnects and devices made thereof
JP3800335B2 (ja) * 2003-04-16 2006-07-26 セイコーエプソン株式会社 光デバイス、光モジュール、半導体装置及び電子機器
JP3891299B2 (ja) 2003-05-06 2007-03-14 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、半導体デバイス、電子機器
US20090014897A1 (en) * 2003-05-15 2009-01-15 Kumamoto Technology & Industry Foundation Semiconductor chip package and method of manufacturing the same
JP2004363573A (ja) * 2003-05-15 2004-12-24 Kumamoto Technology & Industry Foundation 半導体チップ実装体およびその製造方法
TWI231023B (en) * 2003-05-27 2005-04-11 Ind Tech Res Inst Electronic packaging with three-dimensional stack and assembling method thereof
WO2004109771A2 (en) * 2003-06-03 2004-12-16 Casio Computer Co., Ltd. Stackable semiconductor device and method of manufacturing the same
JP3646719B2 (ja) * 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US7145226B2 (en) * 2003-06-30 2006-12-05 Intel Corporation Scalable microelectronic package using conductive risers
JP2005051143A (ja) * 2003-07-31 2005-02-24 Nec Toshiba Space Systems Ltd スタックメモリ及びその製造方法
JP2005051150A (ja) 2003-07-31 2005-02-24 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
TWI278048B (en) * 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
US8084866B2 (en) * 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US20050104171A1 (en) * 2003-11-13 2005-05-19 Benson Peter A. Microelectronic devices having conductive complementary structures and methods of manufacturing microelectronic devices having conductive complementary structures
US7993983B1 (en) 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
KR100621992B1 (ko) * 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
US7425759B1 (en) 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
US7538415B1 (en) 2003-11-20 2009-05-26 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal, filler and insulative base
JP3821125B2 (ja) * 2003-12-18 2006-09-13 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、回路基板、電子機器
US7227249B1 (en) 2003-12-24 2007-06-05 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package with chips on opposite sides of lead
DE102004060345A1 (de) * 2003-12-26 2005-10-06 Elpida Memory, Inc. Halbleitervorrichtung mit geschichteten Chips
JP4379307B2 (ja) 2004-01-09 2009-12-09 セイコーエプソン株式会社 電子部品及び電子機器
JP4467318B2 (ja) * 2004-01-28 2010-05-26 Ｎｅｃエレクトロニクス株式会社 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
JP3925809B2 (ja) * 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
JP3945493B2 (ja) * 2004-04-16 2007-07-18 セイコーエプソン株式会社 半導体装置及びその製造方法
WO2005104210A2 (en) 2004-04-20 2005-11-03 Visualsonics Inc. Arrayed ultrasonic transducer
US20070222339A1 (en) * 2004-04-20 2007-09-27 Mark Lukacs Arrayed ultrasonic transducer
KR100618838B1 (ko) * 2004-06-24 2006-09-01 삼성전자주식회사 상하 연결 능력을 개선할 수 있는 스택형 멀티칩 패키지
US7087538B2 (en) * 2004-08-16 2006-08-08 Intel Corporation Method to fill the gap between coupled wafers
SG120200A1 (en) 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
CN100435335C (zh) * 2004-08-31 2008-11-19 精工爱普生株式会社 半导体装置的制造方法及半导体装置
DE102004042941B3 (de) * 2004-09-02 2006-04-06 Infineon Technologies Ag Hochfrequenzmodul mit Filterstrukturen und Verfahren zu dessen Herstellung
JP2006080399A (ja) * 2004-09-10 2006-03-23 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2006080400A (ja) * 2004-09-10 2006-03-23 Toshiba Corp 半導体素子とその製造方法
US7446419B1 (en) 2004-11-10 2008-11-04 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar of stacked metal balls
US7268421B1 (en) 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
US7462925B2 (en) * 2004-11-12 2008-12-09 Macronix International Co., Ltd. Method and apparatus for stacking electrical components using via to provide interconnection
TWI250629B (en) 2005-01-12 2006-03-01 Ind Tech Res Inst Electronic package and fabricating method thereof
JP2006253631A (ja) * 2005-02-14 2006-09-21 Fujitsu Ltd 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法
US8278738B2 (en) * 2005-02-17 2012-10-02 Sharp Kabushiki Kaisha Method of producing semiconductor device and semiconductor device
JP4731191B2 (ja) * 2005-03-28 2011-07-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
JP4551255B2 (ja) * 2005-03-31 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
US7371676B2 (en) 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
JP4589170B2 (ja) * 2005-04-28 2010-12-01 新光電気工業株式会社 半導体装置及びその製造方法
US7804165B2 (en) * 2005-05-04 2010-09-28 Nxp B.V. Device comprising a sensor module
US7393770B2 (en) * 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
US7317256B2 (en) * 2005-06-01 2008-01-08 Intel Corporation Electronic packaging including die with through silicon via
US7884483B2 (en) * 2005-06-14 2011-02-08 Cufer Asset Ltd. L.L.C. Chip connector
US7767493B2 (en) * 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7589406B2 (en) * 2005-06-27 2009-09-15 Micron Technology, Inc. Stacked semiconductor component
KR100621438B1 (ko) * 2005-08-31 2006-09-08 삼성전자주식회사 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
US7675152B2 (en) * 2005-09-01 2010-03-09 Texas Instruments Incorporated Package-on-package semiconductor assembly
US20070090517A1 (en) * 2005-10-05 2007-04-26 Moon Sung-Won Stacked die package with thermally conductive block embedded in substrate
JP5222459B2 (ja) * 2005-10-18 2013-06-26 新光電気工業株式会社 半導体チップの製造方法、マルチチップパッケージ
CA2628100C (en) 2005-11-02 2016-08-23 Visualsonics Inc. High frequency array ultrasound system
US7307348B2 (en) * 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
JP4753725B2 (ja) * 2006-01-20 2011-08-24 エルピーダメモリ株式会社 積層型半導体装置
JP4390775B2 (ja) * 2006-02-08 2009-12-24 Ｏｋｉセミコンダクタ株式会社 半導体パッケージの製造方法
JP2007305955A (ja) * 2006-04-10 2007-11-22 Toshiba Corp 半導体装置及びその製造方法
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
JP5000944B2 (ja) * 2006-08-02 2012-08-15 株式会社ディスコ レーザー加工装置のアライメント方法
US7888185B2 (en) * 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
KR100832845B1 (ko) * 2006-10-03 2008-05-28 삼성전자주식회사 반도체 패키지 구조체 및 그 제조 방법
US7494843B1 (en) 2006-12-26 2009-02-24 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with thermal conductor and encapsulant grinding
US7811863B1 (en) 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
JP4312786B2 (ja) 2006-11-02 2009-08-12 Ｏｋｉセミコンダクタ株式会社 半導体チップの製造方法
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
KR100844997B1 (ko) 2006-12-29 2008-07-09 삼성전자주식회사 반도체 패키지, 반도체 스택 패키지, 패키지들을 제조하는방법
JP5277564B2 (ja) * 2007-05-29 2013-08-28 住友ベークライト株式会社 半導体ウエハーの接合方法および半導体装置の製造方法
KR20100022960A (ko) 2007-04-27 2010-03-03 스미토모 베이클리트 컴퍼니 리미티드 반도체 웨이퍼의 접합 방법 및 반도체 장치의 제조 방법
JP5217260B2 (ja) * 2007-04-27 2013-06-19 住友ベークライト株式会社 半導体ウエハーの接合方法および半導体装置の製造方法
US8367471B2 (en) * 2007-06-15 2013-02-05 Micron Technology, Inc. Semiconductor assemblies, stacked semiconductor devices, and methods of manufacturing semiconductor assemblies and stacked semiconductor devices
JP5302522B2 (ja) 2007-07-02 2013-10-02 スパンション エルエルシー 半導体装置及びその製造方法
KR100906065B1 (ko) 2007-07-12 2009-07-03 주식회사 동부하이텍 반도체칩, 이의 제조 방법 및 이를 가지는 적층 패키지
US8193092B2 (en) 2007-07-31 2012-06-05 Micron Technology, Inc. Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices
WO2009023462A1 (en) * 2007-08-10 2009-02-19 Spansion Llc Semiconductor device and method for manufacturing thereof
US20090051046A1 (en) * 2007-08-24 2009-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method for the same
US7547630B2 (en) * 2007-09-26 2009-06-16 Texas Instruments Incorporated Method for stacking semiconductor chips
TWI389290B (zh) * 2007-11-08 2013-03-11 財團法人工業技術研究院 晶片結構及其製程、晶片堆疊結構及其製程
EP2075828A1 (en) * 2007-12-27 2009-07-01 Interuniversitair Microelektronica Centrum (IMEC) Semiconductor device and a method for aligining and bonding a first and second element for the fabrication of a semiconductor device
CN101939825B (zh) * 2008-02-07 2013-04-03 住友电木株式会社 半导体用膜、半导体装置的制造方法以及半导体装置
JP2009239256A (ja) * 2008-03-03 2009-10-15 Panasonic Corp 半導体装置及びその製造方法
DE102008038946A1 (de) * 2008-03-10 2009-09-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen einer halbleiterbasierten Schaltung und halbleiterbasierte Schaltung mit dreidimensionaler Schaltungstopologie
TWI389291B (zh) * 2008-05-13 2013-03-11 Ind Tech Res Inst 三維堆疊晶粒封裝結構
US7745920B2 (en) 2008-06-10 2010-06-29 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
JP4601686B2 (ja) * 2008-06-17 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2010040862A (ja) * 2008-08-06 2010-02-18 Fujikura Ltd 半導体装置
US7843072B1 (en) 2008-08-12 2010-11-30 Amkor Technology, Inc. Semiconductor package having through holes
US7872332B2 (en) * 2008-09-11 2011-01-18 Micron Technology, Inc. Interconnect structures for stacked dies, including penetrating structures for through-silicon vias, and associated systems and methods
US20100065949A1 (en) * 2008-09-17 2010-03-18 Andreas Thies Stacked Semiconductor Chips with Through Substrate Vias
US9173047B2 (en) 2008-09-18 2015-10-27 Fujifilm Sonosite, Inc. Methods for manufacturing ultrasound transducers and other components
WO2010031192A1 (en) 2008-09-18 2010-03-25 Visualsonics Inc. Methods for manufacturing ultrasound transducers and other components
US9184369B2 (en) 2008-09-18 2015-11-10 Fujifilm Sonosite, Inc. Methods for manufacturing ultrasound transducers and other components
US8030780B2 (en) 2008-10-16 2011-10-04 Micron Technology, Inc. Semiconductor substrates with unitary vias and via terminals, and associated systems and methods
JP5455538B2 (ja) * 2008-10-21 2014-03-26 キヤノン株式会社 半導体装置及びその製造方法
US8097953B2 (en) * 2008-10-28 2012-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuit stacking-joint interface structure
US7843052B1 (en) * 2008-11-13 2010-11-30 Amkor Technology, Inc. Semiconductor devices and fabrication methods thereof
FR2938970A1 (fr) * 2008-11-26 2010-05-28 St Microelectronics Rousset Procede pour empiler et interconnecter des circuits integres
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
TWI441270B (zh) 2008-12-17 2014-06-11 財團法人工業技術研究院 三維積體電路之直通矽晶穿孔製程監控方法及裝置
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8169055B2 (en) * 2009-03-18 2012-05-01 International Business Machines Corporation Chip guard ring including a through-substrate via
DE102009015307A1 (de) * 2009-03-27 2010-09-30 Osram Opto Semiconductors Gmbh Anordnung optoelektronischer Bauelemente
TWI447892B (zh) * 2009-04-20 2014-08-01 財團法人工業技術研究院 發光裝置與其製造方法
JP5532394B2 (ja) 2009-10-15 2014-06-25 セイコーエプソン株式会社 半導体装置及び回路基板並びに電子機器
KR20120109524A (ko) * 2009-11-27 2012-10-08 스미또모 베이크라이트 가부시키가이샤 전자 장치의 제조 방법, 전자 장치, 전자 장치 패키지의 제조 방법, 전자 장치 패키지
WO2011108327A1 (ja) * 2010-03-04 2011-09-09 株式会社日立製作所 再配列ウェーハの製造方法および半導体装置の製造方法
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
JP5209075B2 (ja) * 2010-05-21 2013-06-12 有限会社 ナプラ 電子デバイス及びその製造方法
KR101212061B1 (ko) * 2010-06-09 2012-12-13 에스케이하이닉스 주식회사 반도체 칩 및 그 반도체 패키지와 이를 이용한 스택 패키지
TWI401780B (zh) * 2010-07-20 2013-07-11 Ind Tech Res Inst 可測試直通矽晶穿孔的結構及方法
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8796135B2 (en) * 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
TW201216439A (en) * 2010-10-08 2012-04-16 Universal Scient Ind Co Ltd Chip stacked structure
DE102010042743A1 (de) 2010-10-21 2012-04-26 Würth Elektronik eiSos Gmbh & Co. KG Einrichtung zum Absorbieren des Rauschens
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
JP2012156327A (ja) * 2011-01-26 2012-08-16 Elpida Memory Inc 半導体装置、及び積層型半導体装置
JP2013065835A (ja) * 2011-08-24 2013-04-11 Sumitomo Bakelite Co Ltd 半導体装置の製造方法、ブロック積層体及び逐次積層体
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
JP5749353B2 (ja) 2011-12-13 2015-07-15 エンパイア テクノロジー ディベロップメント エルエルシー エラストマーの接着
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US8922005B2 (en) 2012-04-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices with reversed stud bump through via interconnections
US10269863B2 (en) * 2012-04-18 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for via last through-vias
US10373930B2 (en) * 2012-08-10 2019-08-06 Cyntec Co., Ltd Package structure and the method to fabricate thereof
US8866285B2 (en) 2012-09-05 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package comprising bulk metal
US20140225248A1 (en) * 2013-02-13 2014-08-14 Qualcomm Incorporated Power distribution and thermal solution for direct stacked integrated circuits
US9159652B2 (en) 2013-02-25 2015-10-13 Stmicroelectronics S.R.L. Electronic device comprising at least a chip enclosed in a package and a corresponding assembly process
JP5826782B2 (ja) * 2013-03-19 2015-12-02 株式会社東芝 半導体装置の製造方法
JP5871038B2 (ja) * 2014-08-19 2016-03-01 セイコーエプソン株式会社 半導体装置及び電子デバイス
US9807867B2 (en) 2016-02-04 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method of manufacturing the same
WO2017179104A1 (ja) * 2016-04-11 2017-10-19 オリンパス株式会社 半導体素子接合構造、撮像モジュールおよび内視鏡装置
US9947635B1 (en) * 2016-10-14 2018-04-17 Advanced Semiconductor Engineering, Inc. Semiconductor package, interposer and semiconductor process for manufacturing the same
SG11201911458PA (en) 2017-12-27 2020-01-30 Furukawa Electric Co Ltd Radiation-curable tacky adhesive tape for dicing
CN110246801B (zh) * 2018-03-07 2021-07-16 长鑫存储技术有限公司 连接结构及其制造方法、半导体器件
JP7207192B2 (ja) * 2019-06-19 2023-01-18 Tdk株式会社 センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401913A (en) * 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
KR970000214B1 (ko) * 1993-11-18 1997-01-06 삼성전자 주식회사 반도체 장치 및 그 제조방법
JP2944449B2 (ja) * 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
US5682062A (en) * 1995-06-05 1997-10-28 Harris Corporation System for interconnecting stacked integrated circuits
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
US6002177A (en) * 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
JP2755252B2 (ja) * 1996-05-30 1998-05-20 日本電気株式会社 半導体装置用パッケージ及び半導体装置
US6020629A (en) * 1998-06-05 2000-02-01 Micron Technology, Inc. Stacked semiconductor package and method of fabrication
US6093029A (en) * 1998-09-08 2000-07-25 S3 Incorporated Vertically stackable integrated circuit
JP4547728B2 (ja) * 1999-03-29 2010-09-22 ソニー株式会社 半導体装置及びその製造方法
JP3916854B2 (ja) * 2000-06-28 2007-05-23 シャープ株式会社 配線基板、半導体装置およびパッケージスタック半導体装置

Also Published As

Publication number Publication date
CN1338775A (zh) 2002-03-06
CN1162901C (zh) 2004-08-18
JP2002050738A (ja) 2002-02-15
US6608371B2 (en) 2003-08-19
US20020017710A1 (en) 2002-02-14

Similar Documents

Publication Publication Date Title
JP3951091B2 (ja) 半導体装置の製造方法
JP3879816B2 (ja) 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4790297B2 (ja) 半導体装置およびその製造方法
US6642615B2 (en) Semiconductor device and method of manufacturing the same, circuit board and electronic instrument
US20020127839A1 (en) Wiring board and fabricating method thereof, semiconductor device and fabricating method thereof, circuit board and electronic instrument
JP3687435B2 (ja) 半導体チップおよびその製造方法、半導体装置、コンピュータ、回路基板ならびに電子機器
JP2002359347A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPWO2005119776A1 (ja) 三次元積層構造を持つ半導体装置及びその製造方法
JPWO2001026147A1 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20040135269A1 (en) Interconnect substrate, semiconductor device, methods of manufacturing the same, circuit board, and electronic equipment
JP2014110337A (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TWI462246B (zh) 緊密封裝陣列與可撓性電路之互接方法
JP2017041500A (ja) プリント配線板および半導体パッケージ
CN114284234A (zh) 一种封装结构和用于封装结构的制作方法
JP7247046B2 (ja) 配線基板及び配線基板の製造方法
US20170025386A1 (en) Semiconductor device
JP2006270009A (ja) 電子装置の製造方法
JP2005011883A (ja) 配線基板、半導体装置および配線基板の製造方法
JP5006026B2 (ja) 半導体装置
JP2017103425A (ja) 半導体パッケージおよびパッケージ・オン・パッケージ
JP2005268713A (ja) 半導体装置の製造方法およびこれを用いて形成された半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050421

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070410

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3951091

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees