JP3988245B2 - 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体装置の製造方法 - Google Patents
窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3988245B2 JP3988245B2 JP08041098A JP8041098A JP3988245B2 JP 3988245 B2 JP3988245 B2 JP 3988245B2 JP 08041098 A JP08041098 A JP 08041098A JP 8041098 A JP8041098 A JP 8041098A JP 3988245 B2 JP3988245 B2 JP 3988245B2
- Authority
- JP
- Japan
- Prior art keywords
- growth
- compound semiconductor
- gan
- nitride iii
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法および半導体装置の製造方法に関し、特に、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レーザや発光ダイオードあるいは電子走行素子に適用して好適なものである。
【０００２】
【従来の技術】
ＧａＮ系半導体は直接遷移半導体であり、その禁制帯幅は１．９ｅＶから６．２ｅＶに亘っており、可視領域から紫外線領域におよぶ発光が可能な発光素子の実現が可能であることから、近年注目を集めており、その開発が活発に進められている。また、このＧａＮ系半導体は、電子走行素子の材料としても大きな可能性を持っている。すなわち、ＧａＮの飽和電子速度は約２．５×１０7 ｃｍ／ｓとＳｉ、ＧａＡｓおよびＳｉＣに比べて大きく、また、破壊電界は約５×１０6 Ｖ／ｃｍとダイヤモンドに次ぐ大きさを持っている。このような理由により、ＧａＮ系半導体は、高周波、高温、大電力用電子走行素子の材料として大きな可能性を持つことが予想されてきた。
【０００３】
ところで、一般に、高性能の半導体装置を得るためには、この半導体装置を構成する半導体層の結晶の品質が非常に重要である。例えば、従来のＧａＡｓ系半導体を用いた光素子では、半導体層の積層欠陥密度は１０3 ｃｍ-2以下である。これに対し、ＧａＮ系半導体は、通常サファイアやＳｉＣなどの格子定数の異なる基板上に成長されるが、その積層欠陥密度は１０8 〜１０10ｃｍ-2程度と極めて高い。ＧａＮ系半導体の性質上、このような高密度の結晶欠陥が存在するにもかかわらず、すでに発光ダイオードが実用化され、半導体レーザも室温連続発振が達成されており、電子走行素子も試作例が近年報告されている。
【０００４】
しかしながら、結晶欠陥の少ないＧａＮ系半導体では発光効率が高くなる傾向があることが実験的に確認されており、また、理論計算により、電子移動度はキャリアが少ないときには結晶欠陥によって規定されることが指摘されている。このため、近年、ＧａＮ系半導体の結晶欠陥の低減化方法が模索されてきている。特に、ＧａＮ系半導体レーザの長寿命化には、ＧａＮ系半導体の結晶欠陥の低減が必須とされている。
【０００５】
ＧａＮ系半導体の結晶欠陥低減のための従来の方策について、ＧａＮを例にとって説明する。ＧａＮの結晶欠陥低減のための第１の方策は、ＧａＮと格子定数および結晶構造がなるべく近い成長用基板を選択することである。例えば、成長用基板として最もよく用いられているｃ面サファイア基板はＧａＮとの格子定数差が１３％もあり、これがこのｃ面サファイア基板上にＧａＮを成長させたときにこのＧａＮ層中に高密度の結晶欠陥が発生する原因となっている。また、ＳｉＣ基板はＧａＮとの間で３．５％程度の格子定数差があり、このＳｉＣ基板上に成長させたＧａＮ層はｃ面サファイア基板上に成長させたＧａＮ層より結晶欠陥密度が小さいと言われている。ＧａＮの結晶欠陥低減のための第２の方策は、選択成長技術を用いることである（J.Crystal Growth,144(1994)133)。この方法では、ｃ面サファイア基板またはＳｉＣ基板上にあらかじめ単結晶のＧａＮ層を形成しておき、その上にＳｉＯ2 膜やＳｉＮ膜からなる成長マスクを形成した状態で２回目のＧａＮの成長を行う。この場合、この成長マスクで覆われていない開口部のＧａＮ層上に成長したＧａＮ結晶が横方向に（成長マスク上に）延びてゆくとき、下地から引き継がれる貫通欠陥は成長マスクによって阻止されるので、成長マスク上に成長したＧａＮ層はより低結晶欠陥密度の高品質な結晶となる。この技術は、Ｓｉ基板上に単結晶のＧａＡｓを成長させる技術（ＧａＡｓオンＳｉ基板技術）で用いられてきたものであるが、近年ＧａＮの結晶成長においても試みられ、結晶欠陥の低減に成功を収めつつある（Jpn.J.Appl.Phys.,36(1997)L899)。
【０００６】
上述のＧａＮの選択成長技術についてより詳細に説明する。すなわち、この技術では、図１６に示すように、まず、例えば、ｃ面サファイア基板１０１上に例えば５００〜６００℃程度の低温で厚さが例えば２０〜３０ｎｍのアモルファス状のＧａＮバッファ層を成長させた後、基板温度を１０００℃程度まで上昇させてこのＧａＮバッファ層を固相エピタキシャル成長により結晶化させ、結晶粒の方位がそろった多結晶のＧａＮ層を形成する。そして、この多結晶ＧａＮ層上にＧａＮをある程度厚く（典型的には３μｍ程度）成長させると、積層欠陥密度が１０10ｃｍ-2程度の単結晶のＧａＮ層１０２が得られる。次に、このＧａＮ層１０２上にＳｉＯ2 膜などからなるストライプ形状の成長マスク１０３を形成し、１０００℃程度の温度で有機金属化学気相成長（ＭＯＣＶＤ）法やハイドライド気相エピタキシャル成長（ＨＶＰＥ）法によりＧａＮを成長させる。すると、成長マスクで覆われていない開口部のＧａＮ層１０２上に成長したＧａＮは横方向成長によって成長マスク１０３上に広がってゆき、ＧａＮをある程度の厚さ、例えば、マスク幅の２〜５倍の厚さ（例えば、８〜２０μｍ）成長させると、成長マスク１０３の各開口部から横方向成長したＧａＮ結晶同士が合体して連続的な単結晶のＧａＮ層１０４が成長する。このとき、成長マスク１０３上のＧａＮ層１０４のみならず、成長マスク１０３の開口部上のＧａＮ層１０４の貫通転位も横方向に曲がって、ＧａＮ層１０４全体としての結晶欠陥が低減する。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述の従来の選択成長技術は、ＧａＮの結晶欠陥低減には有効であるものの、次のような欠点を有している。すなわち、第１に、低結晶欠陥密度の単結晶のＧａＮ層１０４を成長させるためには、あらかじめｃ面サファイア基板１０１上に単結晶のＧａＮ層１０２を形成しておく必要がある。これは、結晶成長を２回行わなければならないことを意味し、結晶成長のコストがほぼ２倍になる。第２に、ＧａＮ層１０４の選択成長は、成長マスク１０３の各開口部から成長したＧａＮ層１０４の側面同士が合体して欠陥が減少するまで続ける必要があるので、現在のところＭＯＣＶＤ法などで少なくとも８μｍ程度と厚くＧａＮ層１０２を成長させなければならない。これは、成長時間と原料とを多く消費することを意味し、結晶成長のコストが高くなる。
【０００８】
したがって、この発明の目的は、低結晶欠陥密度の高品質の単結晶の窒化物系ＩＩＩ−Ｖ族化合物半導体を低コストで成長させることができる窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法およびこの成長方法を用いた半導体装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明者は、従来技術が有する上述の課題を解決すべく、鋭意検討を行った。以下にその概要について説明する。
【００１０】
いま、低温成長によるＧａＮバッファ層を成長させることなく、サファイア基板上にＭＯＣＶＤ法により１０００℃程度の成長温度でＧａＮの結晶成長を行う場合について考察する。この場合、成長したＧａＮ層は、表面が平坦でなく、大きなＧａＮの固まりが重なったような形となっている。これは結晶成長初期のサファイア基板表面と結晶成長に関与するＧａやＮとの相互作用に原因がある。すなわち、サファイア基板表面でのＧａやＮの滞在時間は短く、その結果ＧａやＮの表面濃度が小さいため、結晶核の生成が少ない。言い換えると、結晶核の生成のための過飽和度が小さい。このように、サファイア基板表面に最初に生成される結晶核は、数が少なく、まばらに点在しているため、成長時に供給される原料はこの数少ない結晶核に集中し、したがって一つ一つの結晶核で見るとＧａＮの結晶成長のための過飽和度は大きくなる結果、各結晶核の成長速度は圧倒的に大きく、それぞれが独立の成長速度を持って成長し、ＧａＮが３次元的に折り重なった表面モフォロジとなってしまう。
【００１１】
したがって、表面が平坦なＧａＮ層を得るには、サファイア基板表面の結晶核の密度を圧倒的に多くして、一つ一つの結晶核の成長はゆっくりと行い、２次元成長によって、隣の結晶核との合体を滑らかに行う必要がある。これを実現したのが低温成長によるＧａＮバッファ層である。低温成長では、サファイア基板表面でのＧａおよびＮの滞在時間が非常に大きいため、表面に達したものは全て析出する。しかしながら、ＧａおよびＮの表面移動速度も非常に小さいので、成長するＧａＮは結晶とはならず、アモルファスである。その後、成長温度を１０００℃程度に上昇させて成長を行うと、下地表面は結晶核の集合とも見なせることから、原料ガスが供給されると、各結晶核から成長が始まる。そして、各結晶核がほぼ等速度の２次元成長を行い、結晶界面同士が合体し、そこに欠陥を発生させながら一体となって成長してゆく。このとき、発生した結晶欠陥は近くの結晶欠陥と合体してその数を減少させてゆき、最終的には１０9 ｃｍ-2程度の結晶欠陥密度となる。
【００１２】
以上が低温成長によるＧａＮバッファ層を用いた単結晶ＧａＮ層の成長方法であるが、ここで、成長させるＧａＮと異なる任意の基板、例えばサファイア基板上にストライプ形状の成長マスクを直接形成し、このサファイア基板上にＧａＮの成長を行う場合を考え、このときの成長について考察する。まず、成長マスクは、その表面の任意の点からその端までの最短距離がその表面におけるＧａおよびＮの拡散長よりも小さくなるように、言い換えると、成長マスクの表面のいずれの場所に付着したＧａおよびＮも表面拡散により成長マスクの開口部における基板表面に到達するように、マスク幅を決める。このような成長マスクを基板上に直接形成し、ＧａＮの成長を行うが、この際、成長マスクの開口部における基板表面への原料の供給量を多くして過飽和度を高め、それによって核生成速度を高めることで結晶核を高密度に生成させる。このとき、これらの結晶核は、成長マスクの開口部における基板表面に、この基板の結晶方位にしたがってエピタキシャル成長し、これらの結晶核が次第に成長する。ここで、成長マスクの開口部の中心付近における基板表面では、成長は比較的自由であるため、成長するＧａＮ層の表面は必ずしも平坦とはならない。これに対し、マスク端に整列して生成された一連の結晶核はマスクと同程度の厚さに成長すると互いに合体するが、マスクの厚さを超えると、マスク端では自由な成長ができず、ストライプ方向に平行な線状の結晶成長フロントが形成される。すなわち、マスク端では、成長マスクのストライプ方向に沿って結晶成長フロントが形成され、それが成長マスク上を進行して横方向成長し、また、その厚さを増してゆく。そして、成長マスク上に成長するＧａＮ結晶は厚さが増すにしたがって成長マスクの開口部の中央に広がり、最終的には全面が平坦に成長してゆき、表面が平坦で低結晶欠陥密度の単結晶のＧａＮ層が得られる。
【００１３】
以上のように、ＧａＮと異なる任意の基板上に成長マスクを直接形成し、この際、成長マスクを、その表面の任意の点からその端までの最短距離がその表面におけるＧａおよびＮの拡散長よりも小さくなるように形成し、その状態でＧａＮの成長を行うことにより、成長マスクの開口部における基板表面に方位のそろった結晶核を高密度で生成し、これらの結晶核の集団を横方向に制御して成長させる（グラフォエピタキシー）ことにより、低温成長によるＧａＮバッファ層のようなアモルファス層を基板上にあらかじめ成長させることなく、１回の成長で表面が平坦で低結晶欠陥密度の単結晶のＧａＮ層を成長させることができる。
【００１４】
この発明は、本発明者による以上のような検討に基づいて案出されたものである。
【００１５】
すなわち、上記目的を達成するために、この発明の第１の発明は、
窒化物系ＩＩＩ−Ｖ族化合物半導体を窒化物系ＩＩＩ−Ｖ族化合物半導体と異なる材料からなる基板上に成長させるようにした窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法において、
基板上に成長マスクを直接形成した状態で、成長マスクの各開口部における基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を７００〜８００℃の成長温度で選択成長させて各開口部をほぼ埋めた後、９５０〜１０５０℃の成長温度で各開口部から窒化物系ＩＩＩ−Ｖ族化合物半導体を横方向成長させることにより窒化物系ＩＩＩ−Ｖ族化合物半導体を合体させて連続膜を形成するようにした
ことを特徴とするものである。
この発明の第２の発明は、
窒化物系ＩＩＩ−Ｖ族化合物半導体を窒化物系ＩＩＩ−Ｖ族化合物半導体と異なる材料からなる基板上に成長させるようにした半導体装置の製造方法において、
基板上に成長マスクを直接形成した状態で、成長マスクの各開口部における基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を７００〜８００℃の成長温度で選択成長させて各開口部をほぼ埋めた後、９５０〜１０５０℃の成長温度で各開口部から窒化物系ＩＩＩ−Ｖ族化合物半導体を横方向成長させることにより窒化物系ＩＩＩ−Ｖ族化合物半導体を合体させて連続膜を形成するようにした
ことを特徴とするものである。
【００１７】
この発明においては、成長マスクの開口部における基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を選択成長させることができるように成長マスクを形成し、また、成長温度を選ぶ。成長マスクは、典型的には、使用する成長温度との兼ね合いで、成長マスクの表面の任意の点から成長マスクの端までの最短距離が、成長マスクの表面における、窒化物系ＩＩＩ−Ｖ族化合物半導体の成長に関与する原子または分子の拡散長よりも小さくなるように形成する。この成長マスクの形状は、種々の形状とすることができ、必要に応じて決定することができるが、典型的には、基板に対して一方向に延びるストライプ形状に選ばれる。また、成長温度は、使用する成長マスクとの兼ね合いで、成長マスクの表面の任意の点から成長マスクの端までの最短距離が、成長マスクの表面における、窒化物系ＩＩＩ−Ｖ族化合物半導体の成長に関与する原子または分子の拡散長よりも小さくなるような温度に選ばれる。一般的には、成長温度が高いほど成長の選択性が高くなる傾向がある。この選択性を十分に確保する観点から、成長温度は、一般的には少なくとも６１０℃以上、好適には６５０℃以上、より好適には７００℃以上、さらに好適には７５０℃以上に選ばれる。
【００１８】
この発明において、成長マスクの材料としては、窒化物系ＩＩＩ−Ｖ族化合物半導体を成長させるときにその上にこの窒化物系ＩＩＩ−Ｖ族化合物半導体が成長しないか、あるいは、少なくとも成長しにくい材料が用いられ、典型的には、誘電体または絶縁体、具体的には例えば酸化シリコン（ＳｉＯ2 ）または窒化シリコン（ＳｉＮ）が用いられる。また、基板としては、サファイア基板、ＳｉＣ基板、Ｓｉ基板、スピネル基板などが用いられる。
【００１９】
この発明において、典型的には、成長マスクの開口部における基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を選択成長させて開口部をほぼ埋めた後、成長温度を上昇させて窒化物系ＩＩＩ−Ｖ族化合物半導体を連続膜が形成されるまで成長させる。具体的には、例えば、成長マスクの開口部における基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を選択成長させて開口部を埋めるときの成長温度は６１０〜８００℃とし、その後の成長温度は９５０〜１０５０℃とする。
【００２０】
この発明において、窒化物系ＩＩＩ−Ｖ族化合物半導体は、Ｇａ、Ａｌ、ＩｎおよびＢからなる群より選ばれた少なくとも一種類のＩＩＩ族元素と、少なくともＮを含み、場合によってさらにＡｓまたはＰを含むＶ族元素とからなる。この窒化物系ＩＩＩ−Ｖ族化合物半導体の具体例を挙げると、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＧａＩｎＮ、ＡｌＧａＩｎＮ、ＩｎＮなどである。
【００２１】
上述のように構成されたこの発明においては、基板上に成長マスクを直接形成した状態で基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を成長させるようにしているため、成長マスクの開口部における基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を選択成長させることができるように成長マスクを形成し、また、成長温度を選ぶことにより、成長時には、まず、成長マスクの開口部における基板上にエピタキシャル成長により一定の結晶方位を持って高密度で生成された結晶核の成長により成長マスクの開口部が埋められ、次いで横方向成長により成長マスク上に成長が進み、各開口部から横方向成長した結晶同士が合体し、連続膜が形成される。このようにして成長された窒化物系ＩＩＩ−Ｖ族化合物半導体は、その横方向成長の途中で下地から引き継がれる貫通転位などの結晶欠陥が減少することにより、低結晶欠陥密度の高品質の単結晶となる。また、この場合、基板上に成長マスクを直接形成し、その上に窒化物系ＩＩＩ−Ｖ族化合物半導体を成長させるだけでよいので、成長は１回で済む。
【００２２】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
【００２３】
図１〜図８はこの発明の第１の実施形態によるＧａＮ層の成長方法を示す。
【００２４】
この第１の実施形態においては、まず、図１および図２に示すように、ｃ面サファイア基板１上に例えばＣＶＤ法によりＳｉＯ2 膜２を形成した後、このＳｉＯ2 膜２をリソグラフィー法およびエッチング法によりｃ面サファイア基板１の〈１１−２０〉方向に延びるストライプ形状にパターニングし、成長マスクを形成する。ここで、この成長マスクとしてのＳｉＯ2 膜２の幅Ｗ1 は、使用する成長温度に対し、このＳｉＯ2 膜２の表面の任意の点からその端までの最短距離がその表面におけるＧａおよびＮの拡散長よりも小さくなるように選ばれる。具体的には、このＳｉＯ2 膜２の幅Ｗ1 は例えば３μｍとし、このＳｉＯ2 膜２の開口部の幅Ｗ2 は例えば１．５μｍとする。また、このＳｉＯ2 膜２の厚さは例えば０．１μｍとする。図９に、成長マスクとしてのＳｉＯ2 膜２を形成したｃ面サファイア基板１の表面の走査型電子顕微鏡（ＳＥＭ）写真を示す。
【００２５】
次に、成長マスクとしてのＳｉＯ2 膜２が形成されたｃ面サファイア基板１をＭＯＣＶＤ装置の反応管内に導入する。そして、この反応管内でまず、水素（Ｈ2 ）および窒素（Ｎ2 ）をそれぞれ流量８ｌ／ｍｉｎおよび７ｌ／ｍｉｎで供給しながら１０５０℃、１０分間の熱処理を行ってｃ面サファイア基板１の表面のサーマルクリーニングを行った後、成長温度まで基板温度を下げ、温度が安定した状態で反応管内にアンモニア（ＮＨ3 ）およびトリメチルガリウム（ＴＭＧ）をそれぞれ流量１０ｌ／ｍｉｎおよび１００μｍｏｌ／ｍｉｎで同時に供給し、ＧａＮの成長を行う。ここでは、成長温度を７５０℃とする。
【００２６】
成長初期においては、図３に示すように、ＳｉＯ2 膜２の開口部におけるｃ面サファイア基板１の表面にＧａＮの結晶核３がｃ面サファイア基板１の結晶方位に対して一定の結晶方位を持って高密度にエピタキシャル成長する。このとき、ＳｉＯ2 膜２の表面におけるＧａおよびＮの拡散長がこのＳｉＯ2 膜２の表面の任意の点からその端までの最短距離よりも長いため、このＳｉＯ2 膜２の表面に結晶核３はほとんど生成されない。すなわち、結晶核３は、ＳｉＯ2 膜２の開口部におけるｃ面サファイア基板１の表面に選択的に生成する。
【００２７】
時間の経過とともに各結晶核３が成長し、一定時間経過後には互いに合体し、図４に示すように、ＳｉＯ2 膜２の開口部におけるｃ面サファイア基板１上にほぼ単結晶のＧａＮ層４が成長する。このときのＧａＮ層４の表面は通常、凹凸が存在する面になっている。
【００２８】
さらに時間が経過すると、図５に示すように、ＧａＮ層４の表面がＳｉＯ2 膜２の表面とほぼ同一の高さになる。
【００２９】
この時点で成長温度を例えば１０００℃程度に上昇させ、また、ＴＭＧの流量を例えば３０μｍｏｌ／ｍｉｎとして、ＧａＮの成長を続ける。これによって、図６に示すように、ＧａＮ層４は、厚さを増しながら、ＳｉＯ2 膜２の幅方向への横方向成長によりＳｉＯ2 膜２上にも成長してゆく。通常、この時点でも、ＧａＮ層４の表面には凹凸が存在している。ＧａＮ層４が２μｍ程度の厚さまで成長すると、図７に示すように、ＧａＮ層４の表面の凹凸はほとんどなくなる。このようにして成長したＧａＮ層４の側面の面方位は｛１−１０１｝となる。
【００３０】
ＧａＮ層４の成長がさらに進むと、ＳｉＯ2 膜２の各開口部から横方向成長したＧａＮ層４同士がそれらの側面で合体し、ＧａＮ層４の厚さが６μｍ程度になった時点で、図８に示すように、表面が平坦な単結晶のＧａＮ層４が連続膜として得られる。
【００３１】
図１０に、最初にＧａＮバッファ層を成長させる従来のＧａＮ層の成長方法における成長速度を用いる場合にＧａＮ層を厚さ０．１μｍ成長させるのに必要な時間（約３０秒）だけ成長を行ったＧａＮ層４の表面のＳＥＭ写真を示す。図１０より、ＳｉＯ2 膜２の開口部の端からこのＳｉＯ2 膜２上へのＧａＮ層４の横方向成長が見られる。この場合、ＧａＮ層４の幅は２．１μｍであり、一方、ＳｉＯ2 膜２の開口部の幅Ｗ2 は１．５μｍであることから、ＧａＮ層４はＳｉＯ2 膜２の開口部の両側のＳｉＯ2 膜２上にそれぞれ０．３μｍ横方向成長している。また、Ｘ線回折の結果、このＧａＮ層４はアモルファスではなく、ｃ軸配向した結晶であることが確認された。
【００３２】
また、ＧａＮ層４のＳｉＯ2 膜２上への横方向成長が始まるまでＳｉＯ2 膜２上にはＧａＮ層４の成長が見られず、完全な選択性が得られていることから、ＳｉＯ2 膜２の表面におけるＧａおよびＮの拡散長は成長温度７５０℃では少なくとも３μｍ以上であると考えられる。実際、別に行った実験によると、３μｍ角のＳｉＯ2 膜の表面にも全く析出が見られなかったことから、成長温度７５０℃におけるＧａおよびＮの拡散長は３μｍ以上である。
【００３３】
比較のために、成長温度を５００℃としてＧａＮ層４を０．１μｍの厚さ成長させたところ、ＳｉＯ2 膜２の表面を含む全面にＧａＮ層４が成長し、選択性は得られなかった。図１１にそのときのＧａＮ層４のＳＥＭ写真を示す。また、成長温度を６００℃としてＧａＮ層４を０．１μｍの厚さ成長させたところ、成長温度が５００℃の場合と比較して成長粒子の粒径は大きくなるものの、やはりＳｉＯ2 膜２の表面を含む全面にＧａＮ層４が成長し、選択性は得られなかった。これより、成長温度６００℃でのＧａおよびＮの拡散長は３μｍ以下であると考えられる。図１２にそのときのＧａＮ層４のＳＥＭ写真を示す。
【００３４】
以上のように、この第１の実施形態によれば、ｃ面サファイア基板１上に成長マスクとしてのストライプ形状のＳｉＯ2 膜２を直接形成し、このときこのＳｉＯ2 膜２の幅を成長温度におけるＧａおよびＮの拡散長よりも狭くし、このＳｉＯ2 膜２が形成されたｃ面サファイア基板１上にＧａＮの成長を行っていることにより、１回の成長により、表面が平坦で低結晶欠陥密度の高品質の単結晶のＧａＮ層４を低コストで成長させることができる。
【００３５】
次に、この発明の第２の実施形態によるＧａＮ層の成長方法について説明する。
【００３６】
この第２の実施形態においては、図５に示す状態までＧａＮ層４を成長させるとき、成長温度を８５０℃とし、また、Ｈ2 の流量を０、Ｎ2 の流量を１５ｌ／ｍｉｎ、ＴＭＧ供給量を１５０μｍｏｌ／ｍｉｎとする。その後、成長温度を１０００℃程度に上昇させるとともに、ＴＭＧの流量を１５μｍｏｌ／ｍｉｎに減らし、ＧａＮ層４の成長を行う。ここで、図５に示す状態までＧａＮ層４を成長させるときにＨ2 の流量を０とするのは、成長温度が８５０℃と比較的高いことから、成長に寄与する実効的な原料ガスの供給量を高め、結晶核３の生成のための過飽和度を高めるためである。一方、図５に示す状態までＧａＮ層４を成長させた後にＴＭＧの流量を１５μｍｏｌ／ｍｉｎに減らすのは、低い結晶成長速度に戻すためである。その他のことは、第１の実施形態と同様であるので、説明を省略する。
【００３７】
この第２の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
【００３８】
次に、この発明の第３の実施形態によるＧａＮ系半導体レーザの製造方法について説明する。図１３〜図１５にこの製造方法を示す。このＧａＮ系半導体レーザは、ＳＣＨ（Separate Confinement Heterostructure）構造を有するものである。
【００３９】
この第３の実施形態においては、図１３に示すように、まず、第１または第２の実施形態と同様な方法により、ｃ面サファイア基板１上に成長マスクとしてのストライプ形状のＳｉＯ2 膜２を直接形成し、その上にＭＯＣＶＤ法により表面が平坦で低結晶欠陥密度の単結晶のＧａＮ層４を連続膜として成長させた後、引き続いてＭＯＣＶＤ法によりこのＧａＮ層４上にｎ型ＧａＮコンタクト層５、ｎ型ＡｌＧａＮクラッド層６、ｎ型ＧａＮ光導波層７、例えばＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層８、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１を順次成長させる。このとき、これらの層の下地となるＧａＮ層４が低結晶欠陥密度の高品質の単結晶であることから、これらの層もまた低結晶欠陥密度の高品質の単結晶となる。ここで、Ｉｎを含まない層であるｎ型ＧａＮコンタクト層５、ｎ型ＡｌＧａＮクラッド層６、ｎ型ＧａＮ光導波層７、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１の成長温度は例えば１０００℃程度とし、Ｉｎを含む層であるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層８の成長温度は例えば７００〜８００℃とする。また、これらの層の厚さの一例を挙げると、ｎ型ＧａＮコンタクト層５は３μｍ、ｎ型ＡｌＧａＮクラッド層６は０．５μｍ、ｎ型ＧａＮ光導波層７は０．１μｍ、ｐ型ＧａＮ光導波層９は０．１μｍ、ｐ型ＡｌＧａＮクラッド層１０は０．５μｍ、ｐ型ＧａＮコンタクト層１１は０．５μｍとする。また、ｎ型ＧａＮコンタクト層５、ｎ型ＡｌＧａＮクラッド層６およびｎ型ＧａＮ光導波層７にはドナーとして例えばＳｉをドープし、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１にはアクセプタとして例えばＭｇをドープする。この後、これらの層にドープされたドナーおよびアクセプタの電気的活性化、特にｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１にドープされたアクセプタの電気的活性化のための熱処理を行う。この熱処理の温度は例えば７００℃程度とする。
【００４０】
次に、ｐ型ＧａＮコンタクト層１１上に、所定幅のストライプ形状のレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとして、例えば反応性イオンエッチング（ＲＩＥ）法によりｐ型ＡｌＧａＮクラッド層１０の厚さ方向の途中の深さまでエッチングし、リッジ部を形成する。次に、このレジストパターンを除去した後、ｐ型ＧａＮコンタクト層１１およびｐ型ＡｌＧａＮクラッド層１０上に所定幅のストライプ形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして例えばＲＩＥ法によりｎ型ＧａＮコンタクト層５の厚さ方向の途中の深さまでエッチングすることにより、ｐ型ＧａＮコンタクト層１１、ｐ型ＡｌＧａＮクラッド層１０、ｐ型ＧａＮ光導波層９、活性層８、ｎ型ＧａＮ光導波層７、ｎ型ＡｌＧａＮクラッド層６およびｎ型ＧａＮコンタクト層５の上層部をストライプ状にパターニングする。このパターニング終了後の状態を図１４に示す。
【００４１】
次に、図１５に示すように、エッチングマスクに用いたレジストパターンを除去した後、ｐ型ＧａＮコンタクト層１１上に例えばＮｉ／Ａｕ膜やＮｉ／Ｐｔ／Ａｕ膜などからなるｐ側電極１２を形成するとともに、エッチングされた部分のｎ型ＧａＮコンタクト層５上に例えばＴｉ／Ａｌ膜からなるｎ側電極１３を形成する。
【００４２】
この後、上述のようにしてレーザ構造が形成されたｃ面サファイア基板１を劈開などによりバー状に加工して両共振器端面を形成し、さらにこれらの共振器端面に端面コーティングを施した後、このバーを劈開などによりチップ化する。以上により、目的とするＳＣＨ構造のＧａＮ系半導体レーザが製造される。
【００４３】
この第３の実施形態によれば、レーザ構造を形成する半導体層の下地となるＧａＮ層４を１回の成長により低コストで成長させることができることにより、従来に比べてＧａＮ系半導体レーザを低コストで製造することができる。
【００４４】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００４５】
例えば、上述の第１、第２および第３の実施形態において挙げた数値、構造、基板、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、構造、基板、原料、プロセスなどを用いてもよい。
【００４６】
また、上述の第１、第２および第３の実施形態においては、成長マスクとしてのストライプ形状のＳｉＯ2 膜２の延びる方向をｃ面サファイア基板１の〈１１−２０〉方向に設定しているが、このストライプ形状のＳｉＯ2 膜２の延びる方向は〈１−１００〉方向に設定してもよい。
【００４７】
また、上述の第１、第２および第３の実施形態においては、基板としてｃ面サファイア基板を用いているが、必要に応じて、ＳｉＣ基板、Ｓｉ基板、スピネル基板などを用いてもよい。同様に、成長法としては、ＭＯＣＶＤ法のほかに、ＨＶＰＥ法などを用いてもよい。
【００４８】
さらに、上述の第３の実施形態においては、この発明をＧａＮ系半導体レーザの製造に適用した場合について説明したが、この発明は、ＧａＮ系発光ダイオードはもちろん、ＧａＮ系ＦＥＴなどのＧａＮ系電子走行素子の製造に適用してもよい。
【００４９】
【発明の効果】
以上説明したように、この発明の第１の発明によれば、基板上に成長マスクを直接形成した状態で基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を成長させるようにしていることにより、低結晶欠陥密度で高品質の単結晶の窒化物系ＩＩＩ−Ｖ族化合物半導体を低コストで成長させることができる。
【００５０】
また、この発明の第２の発明によれば、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体装置を低コストで製造することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態によるＧａＮ層の成長方法を説明するための断面図である。
【図２】図１に対応する平面図である。
【図３】この発明の第１の実施形態によるＧａＮ層の成長方法を説明するための断面図である。
【図４】この発明の第１の実施形態によるＧａＮ層の成長方法を説明するための断面図である。
【図５】この発明の第１の実施形態によるＧａＮ層の成長方法を説明するための断面図である。
【図６】この発明の第１の実施形態によるＧａＮ層の成長方法を説明するための断面図である。
【図７】この発明の第１の実施形態によるＧａＮ層の成長方法を説明するための断面図である。
【図８】この発明の第１の実施形態によるＧａＮ層の成長方法を説明するための断面図である。
【図９】この発明の第１の実施形態によるＧａＮ層の成長方法において成長マスクとしてのストライプ形状のＳｉＯ2 膜を形成したｃ面サファイア基板の表面のＳＥＭ写真である。
【図１０】この発明の第１の実施形態によるＧａＮ層の成長方法において成長マスクとしてのストライプ形状のＳｉＯ2 膜を形成したｃ面サファイア基板上にＧａＮ層を成長させたときの表面のＳＥＭ写真である。
【図１１】この発明の第１の実施形態との比較のために成長温度を５００℃としてＧａＮ層を成長させたときの表面のＳＥＭ写真である。
【図１２】この発明の第１の実施形態との比較のために成長温度を６００℃としてＧａＮ層を成長させたときの表面のＳＥＭ写真である。
【図１３】この発明の第３の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１４】この発明の第３の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１５】この発明の第２の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１６】ｃ面サファイア基板上への従来のＧａＮ層の成長方法を説明するための断面図である。
【符号の説明】
１・・・ｃ面サファイア基板、２・・・ＳｉＯ2 膜、３・・・結晶核、４・・・ＧａＮ層、５・・・ｎ型ＧａＮコンタクト層、６・・・ｎ型ＡｌＧａＮクラッド層、７・・・活性層、９・・・ｐ型ＡｌＧａＮクラッド層、１０・・・ｐ型ＧａＮコンタクト層、１２・・・ｐ側電極、１３・・・ｎ側電極
【発明の属する技術分野】
この発明は、窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法および半導体装置の製造方法に関し、特に、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レーザや発光ダイオードあるいは電子走行素子に適用して好適なものである。
【０００２】
【従来の技術】
ＧａＮ系半導体は直接遷移半導体であり、その禁制帯幅は１．９ｅＶから６．２ｅＶに亘っており、可視領域から紫外線領域におよぶ発光が可能な発光素子の実現が可能であることから、近年注目を集めており、その開発が活発に進められている。また、このＧａＮ系半導体は、電子走行素子の材料としても大きな可能性を持っている。すなわち、ＧａＮの飽和電子速度は約２．５×１０7 ｃｍ／ｓとＳｉ、ＧａＡｓおよびＳｉＣに比べて大きく、また、破壊電界は約５×１０6 Ｖ／ｃｍとダイヤモンドに次ぐ大きさを持っている。このような理由により、ＧａＮ系半導体は、高周波、高温、大電力用電子走行素子の材料として大きな可能性を持つことが予想されてきた。
【０００３】
ところで、一般に、高性能の半導体装置を得るためには、この半導体装置を構成する半導体層の結晶の品質が非常に重要である。例えば、従来のＧａＡｓ系半導体を用いた光素子では、半導体層の積層欠陥密度は１０3 ｃｍ-2以下である。これに対し、ＧａＮ系半導体は、通常サファイアやＳｉＣなどの格子定数の異なる基板上に成長されるが、その積層欠陥密度は１０8 〜１０10ｃｍ-2程度と極めて高い。ＧａＮ系半導体の性質上、このような高密度の結晶欠陥が存在するにもかかわらず、すでに発光ダイオードが実用化され、半導体レーザも室温連続発振が達成されており、電子走行素子も試作例が近年報告されている。
【０００４】
しかしながら、結晶欠陥の少ないＧａＮ系半導体では発光効率が高くなる傾向があることが実験的に確認されており、また、理論計算により、電子移動度はキャリアが少ないときには結晶欠陥によって規定されることが指摘されている。このため、近年、ＧａＮ系半導体の結晶欠陥の低減化方法が模索されてきている。特に、ＧａＮ系半導体レーザの長寿命化には、ＧａＮ系半導体の結晶欠陥の低減が必須とされている。
【０００５】
ＧａＮ系半導体の結晶欠陥低減のための従来の方策について、ＧａＮを例にとって説明する。ＧａＮの結晶欠陥低減のための第１の方策は、ＧａＮと格子定数および結晶構造がなるべく近い成長用基板を選択することである。例えば、成長用基板として最もよく用いられているｃ面サファイア基板はＧａＮとの格子定数差が１３％もあり、これがこのｃ面サファイア基板上にＧａＮを成長させたときにこのＧａＮ層中に高密度の結晶欠陥が発生する原因となっている。また、ＳｉＣ基板はＧａＮとの間で３．５％程度の格子定数差があり、このＳｉＣ基板上に成長させたＧａＮ層はｃ面サファイア基板上に成長させたＧａＮ層より結晶欠陥密度が小さいと言われている。ＧａＮの結晶欠陥低減のための第２の方策は、選択成長技術を用いることである（J.Crystal Growth,144(1994)133)。この方法では、ｃ面サファイア基板またはＳｉＣ基板上にあらかじめ単結晶のＧａＮ層を形成しておき、その上にＳｉＯ2 膜やＳｉＮ膜からなる成長マスクを形成した状態で２回目のＧａＮの成長を行う。この場合、この成長マスクで覆われていない開口部のＧａＮ層上に成長したＧａＮ結晶が横方向に（成長マスク上に）延びてゆくとき、下地から引き継がれる貫通欠陥は成長マスクによって阻止されるので、成長マスク上に成長したＧａＮ層はより低結晶欠陥密度の高品質な結晶となる。この技術は、Ｓｉ基板上に単結晶のＧａＡｓを成長させる技術（ＧａＡｓオンＳｉ基板技術）で用いられてきたものであるが、近年ＧａＮの結晶成長においても試みられ、結晶欠陥の低減に成功を収めつつある（Jpn.J.Appl.Phys.,36(1997)L899)。
【０００６】
上述のＧａＮの選択成長技術についてより詳細に説明する。すなわち、この技術では、図１６に示すように、まず、例えば、ｃ面サファイア基板１０１上に例えば５００〜６００℃程度の低温で厚さが例えば２０〜３０ｎｍのアモルファス状のＧａＮバッファ層を成長させた後、基板温度を１０００℃程度まで上昇させてこのＧａＮバッファ層を固相エピタキシャル成長により結晶化させ、結晶粒の方位がそろった多結晶のＧａＮ層を形成する。そして、この多結晶ＧａＮ層上にＧａＮをある程度厚く（典型的には３μｍ程度）成長させると、積層欠陥密度が１０10ｃｍ-2程度の単結晶のＧａＮ層１０２が得られる。次に、このＧａＮ層１０２上にＳｉＯ2 膜などからなるストライプ形状の成長マスク１０３を形成し、１０００℃程度の温度で有機金属化学気相成長（ＭＯＣＶＤ）法やハイドライド気相エピタキシャル成長（ＨＶＰＥ）法によりＧａＮを成長させる。すると、成長マスクで覆われていない開口部のＧａＮ層１０２上に成長したＧａＮは横方向成長によって成長マスク１０３上に広がってゆき、ＧａＮをある程度の厚さ、例えば、マスク幅の２〜５倍の厚さ（例えば、８〜２０μｍ）成長させると、成長マスク１０３の各開口部から横方向成長したＧａＮ結晶同士が合体して連続的な単結晶のＧａＮ層１０４が成長する。このとき、成長マスク１０３上のＧａＮ層１０４のみならず、成長マスク１０３の開口部上のＧａＮ層１０４の貫通転位も横方向に曲がって、ＧａＮ層１０４全体としての結晶欠陥が低減する。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述の従来の選択成長技術は、ＧａＮの結晶欠陥低減には有効であるものの、次のような欠点を有している。すなわち、第１に、低結晶欠陥密度の単結晶のＧａＮ層１０４を成長させるためには、あらかじめｃ面サファイア基板１０１上に単結晶のＧａＮ層１０２を形成しておく必要がある。これは、結晶成長を２回行わなければならないことを意味し、結晶成長のコストがほぼ２倍になる。第２に、ＧａＮ層１０４の選択成長は、成長マスク１０３の各開口部から成長したＧａＮ層１０４の側面同士が合体して欠陥が減少するまで続ける必要があるので、現在のところＭＯＣＶＤ法などで少なくとも８μｍ程度と厚くＧａＮ層１０２を成長させなければならない。これは、成長時間と原料とを多く消費することを意味し、結晶成長のコストが高くなる。
【０００８】
したがって、この発明の目的は、低結晶欠陥密度の高品質の単結晶の窒化物系ＩＩＩ−Ｖ族化合物半導体を低コストで成長させることができる窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法およびこの成長方法を用いた半導体装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明者は、従来技術が有する上述の課題を解決すべく、鋭意検討を行った。以下にその概要について説明する。
【００１０】
いま、低温成長によるＧａＮバッファ層を成長させることなく、サファイア基板上にＭＯＣＶＤ法により１０００℃程度の成長温度でＧａＮの結晶成長を行う場合について考察する。この場合、成長したＧａＮ層は、表面が平坦でなく、大きなＧａＮの固まりが重なったような形となっている。これは結晶成長初期のサファイア基板表面と結晶成長に関与するＧａやＮとの相互作用に原因がある。すなわち、サファイア基板表面でのＧａやＮの滞在時間は短く、その結果ＧａやＮの表面濃度が小さいため、結晶核の生成が少ない。言い換えると、結晶核の生成のための過飽和度が小さい。このように、サファイア基板表面に最初に生成される結晶核は、数が少なく、まばらに点在しているため、成長時に供給される原料はこの数少ない結晶核に集中し、したがって一つ一つの結晶核で見るとＧａＮの結晶成長のための過飽和度は大きくなる結果、各結晶核の成長速度は圧倒的に大きく、それぞれが独立の成長速度を持って成長し、ＧａＮが３次元的に折り重なった表面モフォロジとなってしまう。
【００１１】
したがって、表面が平坦なＧａＮ層を得るには、サファイア基板表面の結晶核の密度を圧倒的に多くして、一つ一つの結晶核の成長はゆっくりと行い、２次元成長によって、隣の結晶核との合体を滑らかに行う必要がある。これを実現したのが低温成長によるＧａＮバッファ層である。低温成長では、サファイア基板表面でのＧａおよびＮの滞在時間が非常に大きいため、表面に達したものは全て析出する。しかしながら、ＧａおよびＮの表面移動速度も非常に小さいので、成長するＧａＮは結晶とはならず、アモルファスである。その後、成長温度を１０００℃程度に上昇させて成長を行うと、下地表面は結晶核の集合とも見なせることから、原料ガスが供給されると、各結晶核から成長が始まる。そして、各結晶核がほぼ等速度の２次元成長を行い、結晶界面同士が合体し、そこに欠陥を発生させながら一体となって成長してゆく。このとき、発生した結晶欠陥は近くの結晶欠陥と合体してその数を減少させてゆき、最終的には１０9 ｃｍ-2程度の結晶欠陥密度となる。
【００１２】
以上が低温成長によるＧａＮバッファ層を用いた単結晶ＧａＮ層の成長方法であるが、ここで、成長させるＧａＮと異なる任意の基板、例えばサファイア基板上にストライプ形状の成長マスクを直接形成し、このサファイア基板上にＧａＮの成長を行う場合を考え、このときの成長について考察する。まず、成長マスクは、その表面の任意の点からその端までの最短距離がその表面におけるＧａおよびＮの拡散長よりも小さくなるように、言い換えると、成長マスクの表面のいずれの場所に付着したＧａおよびＮも表面拡散により成長マスクの開口部における基板表面に到達するように、マスク幅を決める。このような成長マスクを基板上に直接形成し、ＧａＮの成長を行うが、この際、成長マスクの開口部における基板表面への原料の供給量を多くして過飽和度を高め、それによって核生成速度を高めることで結晶核を高密度に生成させる。このとき、これらの結晶核は、成長マスクの開口部における基板表面に、この基板の結晶方位にしたがってエピタキシャル成長し、これらの結晶核が次第に成長する。ここで、成長マスクの開口部の中心付近における基板表面では、成長は比較的自由であるため、成長するＧａＮ層の表面は必ずしも平坦とはならない。これに対し、マスク端に整列して生成された一連の結晶核はマスクと同程度の厚さに成長すると互いに合体するが、マスクの厚さを超えると、マスク端では自由な成長ができず、ストライプ方向に平行な線状の結晶成長フロントが形成される。すなわち、マスク端では、成長マスクのストライプ方向に沿って結晶成長フロントが形成され、それが成長マスク上を進行して横方向成長し、また、その厚さを増してゆく。そして、成長マスク上に成長するＧａＮ結晶は厚さが増すにしたがって成長マスクの開口部の中央に広がり、最終的には全面が平坦に成長してゆき、表面が平坦で低結晶欠陥密度の単結晶のＧａＮ層が得られる。
【００１３】
以上のように、ＧａＮと異なる任意の基板上に成長マスクを直接形成し、この際、成長マスクを、その表面の任意の点からその端までの最短距離がその表面におけるＧａおよびＮの拡散長よりも小さくなるように形成し、その状態でＧａＮの成長を行うことにより、成長マスクの開口部における基板表面に方位のそろった結晶核を高密度で生成し、これらの結晶核の集団を横方向に制御して成長させる（グラフォエピタキシー）ことにより、低温成長によるＧａＮバッファ層のようなアモルファス層を基板上にあらかじめ成長させることなく、１回の成長で表面が平坦で低結晶欠陥密度の単結晶のＧａＮ層を成長させることができる。
【００１４】
この発明は、本発明者による以上のような検討に基づいて案出されたものである。
【００１５】
すなわち、上記目的を達成するために、この発明の第１の発明は、
窒化物系ＩＩＩ−Ｖ族化合物半導体を窒化物系ＩＩＩ−Ｖ族化合物半導体と異なる材料からなる基板上に成長させるようにした窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法において、
基板上に成長マスクを直接形成した状態で、成長マスクの各開口部における基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を７００〜８００℃の成長温度で選択成長させて各開口部をほぼ埋めた後、９５０〜１０５０℃の成長温度で各開口部から窒化物系ＩＩＩ−Ｖ族化合物半導体を横方向成長させることにより窒化物系ＩＩＩ−Ｖ族化合物半導体を合体させて連続膜を形成するようにした
ことを特徴とするものである。
この発明の第２の発明は、
窒化物系ＩＩＩ−Ｖ族化合物半導体を窒化物系ＩＩＩ−Ｖ族化合物半導体と異なる材料からなる基板上に成長させるようにした半導体装置の製造方法において、
基板上に成長マスクを直接形成した状態で、成長マスクの各開口部における基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を７００〜８００℃の成長温度で選択成長させて各開口部をほぼ埋めた後、９５０〜１０５０℃の成長温度で各開口部から窒化物系ＩＩＩ−Ｖ族化合物半導体を横方向成長させることにより窒化物系ＩＩＩ−Ｖ族化合物半導体を合体させて連続膜を形成するようにした
ことを特徴とするものである。
【００１７】
この発明においては、成長マスクの開口部における基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を選択成長させることができるように成長マスクを形成し、また、成長温度を選ぶ。成長マスクは、典型的には、使用する成長温度との兼ね合いで、成長マスクの表面の任意の点から成長マスクの端までの最短距離が、成長マスクの表面における、窒化物系ＩＩＩ−Ｖ族化合物半導体の成長に関与する原子または分子の拡散長よりも小さくなるように形成する。この成長マスクの形状は、種々の形状とすることができ、必要に応じて決定することができるが、典型的には、基板に対して一方向に延びるストライプ形状に選ばれる。また、成長温度は、使用する成長マスクとの兼ね合いで、成長マスクの表面の任意の点から成長マスクの端までの最短距離が、成長マスクの表面における、窒化物系ＩＩＩ−Ｖ族化合物半導体の成長に関与する原子または分子の拡散長よりも小さくなるような温度に選ばれる。一般的には、成長温度が高いほど成長の選択性が高くなる傾向がある。この選択性を十分に確保する観点から、成長温度は、一般的には少なくとも６１０℃以上、好適には６５０℃以上、より好適には７００℃以上、さらに好適には７５０℃以上に選ばれる。
【００１８】
この発明において、成長マスクの材料としては、窒化物系ＩＩＩ−Ｖ族化合物半導体を成長させるときにその上にこの窒化物系ＩＩＩ−Ｖ族化合物半導体が成長しないか、あるいは、少なくとも成長しにくい材料が用いられ、典型的には、誘電体または絶縁体、具体的には例えば酸化シリコン（ＳｉＯ2 ）または窒化シリコン（ＳｉＮ）が用いられる。また、基板としては、サファイア基板、ＳｉＣ基板、Ｓｉ基板、スピネル基板などが用いられる。
【００１９】
この発明において、典型的には、成長マスクの開口部における基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を選択成長させて開口部をほぼ埋めた後、成長温度を上昇させて窒化物系ＩＩＩ−Ｖ族化合物半導体を連続膜が形成されるまで成長させる。具体的には、例えば、成長マスクの開口部における基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を選択成長させて開口部を埋めるときの成長温度は６１０〜８００℃とし、その後の成長温度は９５０〜１０５０℃とする。
【００２０】
この発明において、窒化物系ＩＩＩ−Ｖ族化合物半導体は、Ｇａ、Ａｌ、ＩｎおよびＢからなる群より選ばれた少なくとも一種類のＩＩＩ族元素と、少なくともＮを含み、場合によってさらにＡｓまたはＰを含むＶ族元素とからなる。この窒化物系ＩＩＩ−Ｖ族化合物半導体の具体例を挙げると、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＧａＩｎＮ、ＡｌＧａＩｎＮ、ＩｎＮなどである。
【００２１】
上述のように構成されたこの発明においては、基板上に成長マスクを直接形成した状態で基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を成長させるようにしているため、成長マスクの開口部における基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を選択成長させることができるように成長マスクを形成し、また、成長温度を選ぶことにより、成長時には、まず、成長マスクの開口部における基板上にエピタキシャル成長により一定の結晶方位を持って高密度で生成された結晶核の成長により成長マスクの開口部が埋められ、次いで横方向成長により成長マスク上に成長が進み、各開口部から横方向成長した結晶同士が合体し、連続膜が形成される。このようにして成長された窒化物系ＩＩＩ−Ｖ族化合物半導体は、その横方向成長の途中で下地から引き継がれる貫通転位などの結晶欠陥が減少することにより、低結晶欠陥密度の高品質の単結晶となる。また、この場合、基板上に成長マスクを直接形成し、その上に窒化物系ＩＩＩ−Ｖ族化合物半導体を成長させるだけでよいので、成長は１回で済む。
【００２２】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
【００２３】
図１〜図８はこの発明の第１の実施形態によるＧａＮ層の成長方法を示す。
【００２４】
この第１の実施形態においては、まず、図１および図２に示すように、ｃ面サファイア基板１上に例えばＣＶＤ法によりＳｉＯ2 膜２を形成した後、このＳｉＯ2 膜２をリソグラフィー法およびエッチング法によりｃ面サファイア基板１の〈１１−２０〉方向に延びるストライプ形状にパターニングし、成長マスクを形成する。ここで、この成長マスクとしてのＳｉＯ2 膜２の幅Ｗ1 は、使用する成長温度に対し、このＳｉＯ2 膜２の表面の任意の点からその端までの最短距離がその表面におけるＧａおよびＮの拡散長よりも小さくなるように選ばれる。具体的には、このＳｉＯ2 膜２の幅Ｗ1 は例えば３μｍとし、このＳｉＯ2 膜２の開口部の幅Ｗ2 は例えば１．５μｍとする。また、このＳｉＯ2 膜２の厚さは例えば０．１μｍとする。図９に、成長マスクとしてのＳｉＯ2 膜２を形成したｃ面サファイア基板１の表面の走査型電子顕微鏡（ＳＥＭ）写真を示す。
【００２５】
次に、成長マスクとしてのＳｉＯ2 膜２が形成されたｃ面サファイア基板１をＭＯＣＶＤ装置の反応管内に導入する。そして、この反応管内でまず、水素（Ｈ2 ）および窒素（Ｎ2 ）をそれぞれ流量８ｌ／ｍｉｎおよび７ｌ／ｍｉｎで供給しながら１０５０℃、１０分間の熱処理を行ってｃ面サファイア基板１の表面のサーマルクリーニングを行った後、成長温度まで基板温度を下げ、温度が安定した状態で反応管内にアンモニア（ＮＨ3 ）およびトリメチルガリウム（ＴＭＧ）をそれぞれ流量１０ｌ／ｍｉｎおよび１００μｍｏｌ／ｍｉｎで同時に供給し、ＧａＮの成長を行う。ここでは、成長温度を７５０℃とする。
【００２６】
成長初期においては、図３に示すように、ＳｉＯ2 膜２の開口部におけるｃ面サファイア基板１の表面にＧａＮの結晶核３がｃ面サファイア基板１の結晶方位に対して一定の結晶方位を持って高密度にエピタキシャル成長する。このとき、ＳｉＯ2 膜２の表面におけるＧａおよびＮの拡散長がこのＳｉＯ2 膜２の表面の任意の点からその端までの最短距離よりも長いため、このＳｉＯ2 膜２の表面に結晶核３はほとんど生成されない。すなわち、結晶核３は、ＳｉＯ2 膜２の開口部におけるｃ面サファイア基板１の表面に選択的に生成する。
【００２７】
時間の経過とともに各結晶核３が成長し、一定時間経過後には互いに合体し、図４に示すように、ＳｉＯ2 膜２の開口部におけるｃ面サファイア基板１上にほぼ単結晶のＧａＮ層４が成長する。このときのＧａＮ層４の表面は通常、凹凸が存在する面になっている。
【００２８】
さらに時間が経過すると、図５に示すように、ＧａＮ層４の表面がＳｉＯ2 膜２の表面とほぼ同一の高さになる。
【００２９】
この時点で成長温度を例えば１０００℃程度に上昇させ、また、ＴＭＧの流量を例えば３０μｍｏｌ／ｍｉｎとして、ＧａＮの成長を続ける。これによって、図６に示すように、ＧａＮ層４は、厚さを増しながら、ＳｉＯ2 膜２の幅方向への横方向成長によりＳｉＯ2 膜２上にも成長してゆく。通常、この時点でも、ＧａＮ層４の表面には凹凸が存在している。ＧａＮ層４が２μｍ程度の厚さまで成長すると、図７に示すように、ＧａＮ層４の表面の凹凸はほとんどなくなる。このようにして成長したＧａＮ層４の側面の面方位は｛１−１０１｝となる。
【００３０】
ＧａＮ層４の成長がさらに進むと、ＳｉＯ2 膜２の各開口部から横方向成長したＧａＮ層４同士がそれらの側面で合体し、ＧａＮ層４の厚さが６μｍ程度になった時点で、図８に示すように、表面が平坦な単結晶のＧａＮ層４が連続膜として得られる。
【００３１】
図１０に、最初にＧａＮバッファ層を成長させる従来のＧａＮ層の成長方法における成長速度を用いる場合にＧａＮ層を厚さ０．１μｍ成長させるのに必要な時間（約３０秒）だけ成長を行ったＧａＮ層４の表面のＳＥＭ写真を示す。図１０より、ＳｉＯ2 膜２の開口部の端からこのＳｉＯ2 膜２上へのＧａＮ層４の横方向成長が見られる。この場合、ＧａＮ層４の幅は２．１μｍであり、一方、ＳｉＯ2 膜２の開口部の幅Ｗ2 は１．５μｍであることから、ＧａＮ層４はＳｉＯ2 膜２の開口部の両側のＳｉＯ2 膜２上にそれぞれ０．３μｍ横方向成長している。また、Ｘ線回折の結果、このＧａＮ層４はアモルファスではなく、ｃ軸配向した結晶であることが確認された。
【００３２】
また、ＧａＮ層４のＳｉＯ2 膜２上への横方向成長が始まるまでＳｉＯ2 膜２上にはＧａＮ層４の成長が見られず、完全な選択性が得られていることから、ＳｉＯ2 膜２の表面におけるＧａおよびＮの拡散長は成長温度７５０℃では少なくとも３μｍ以上であると考えられる。実際、別に行った実験によると、３μｍ角のＳｉＯ2 膜の表面にも全く析出が見られなかったことから、成長温度７５０℃におけるＧａおよびＮの拡散長は３μｍ以上である。
【００３３】
比較のために、成長温度を５００℃としてＧａＮ層４を０．１μｍの厚さ成長させたところ、ＳｉＯ2 膜２の表面を含む全面にＧａＮ層４が成長し、選択性は得られなかった。図１１にそのときのＧａＮ層４のＳＥＭ写真を示す。また、成長温度を６００℃としてＧａＮ層４を０．１μｍの厚さ成長させたところ、成長温度が５００℃の場合と比較して成長粒子の粒径は大きくなるものの、やはりＳｉＯ2 膜２の表面を含む全面にＧａＮ層４が成長し、選択性は得られなかった。これより、成長温度６００℃でのＧａおよびＮの拡散長は３μｍ以下であると考えられる。図１２にそのときのＧａＮ層４のＳＥＭ写真を示す。
【００３４】
以上のように、この第１の実施形態によれば、ｃ面サファイア基板１上に成長マスクとしてのストライプ形状のＳｉＯ2 膜２を直接形成し、このときこのＳｉＯ2 膜２の幅を成長温度におけるＧａおよびＮの拡散長よりも狭くし、このＳｉＯ2 膜２が形成されたｃ面サファイア基板１上にＧａＮの成長を行っていることにより、１回の成長により、表面が平坦で低結晶欠陥密度の高品質の単結晶のＧａＮ層４を低コストで成長させることができる。
【００３５】
次に、この発明の第２の実施形態によるＧａＮ層の成長方法について説明する。
【００３６】
この第２の実施形態においては、図５に示す状態までＧａＮ層４を成長させるとき、成長温度を８５０℃とし、また、Ｈ2 の流量を０、Ｎ2 の流量を１５ｌ／ｍｉｎ、ＴＭＧ供給量を１５０μｍｏｌ／ｍｉｎとする。その後、成長温度を１０００℃程度に上昇させるとともに、ＴＭＧの流量を１５μｍｏｌ／ｍｉｎに減らし、ＧａＮ層４の成長を行う。ここで、図５に示す状態までＧａＮ層４を成長させるときにＨ2 の流量を０とするのは、成長温度が８５０℃と比較的高いことから、成長に寄与する実効的な原料ガスの供給量を高め、結晶核３の生成のための過飽和度を高めるためである。一方、図５に示す状態までＧａＮ層４を成長させた後にＴＭＧの流量を１５μｍｏｌ／ｍｉｎに減らすのは、低い結晶成長速度に戻すためである。その他のことは、第１の実施形態と同様であるので、説明を省略する。
【００３７】
この第２の実施形態によっても、第１の実施形態と同様な利点を得ることができる。
【００３８】
次に、この発明の第３の実施形態によるＧａＮ系半導体レーザの製造方法について説明する。図１３〜図１５にこの製造方法を示す。このＧａＮ系半導体レーザは、ＳＣＨ（Separate Confinement Heterostructure）構造を有するものである。
【００３９】
この第３の実施形態においては、図１３に示すように、まず、第１または第２の実施形態と同様な方法により、ｃ面サファイア基板１上に成長マスクとしてのストライプ形状のＳｉＯ2 膜２を直接形成し、その上にＭＯＣＶＤ法により表面が平坦で低結晶欠陥密度の単結晶のＧａＮ層４を連続膜として成長させた後、引き続いてＭＯＣＶＤ法によりこのＧａＮ層４上にｎ型ＧａＮコンタクト層５、ｎ型ＡｌＧａＮクラッド層６、ｎ型ＧａＮ光導波層７、例えばＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層８、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１を順次成長させる。このとき、これらの層の下地となるＧａＮ層４が低結晶欠陥密度の高品質の単結晶であることから、これらの層もまた低結晶欠陥密度の高品質の単結晶となる。ここで、Ｉｎを含まない層であるｎ型ＧａＮコンタクト層５、ｎ型ＡｌＧａＮクラッド層６、ｎ型ＧａＮ光導波層７、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１の成長温度は例えば１０００℃程度とし、Ｉｎを含む層であるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層８の成長温度は例えば７００〜８００℃とする。また、これらの層の厚さの一例を挙げると、ｎ型ＧａＮコンタクト層５は３μｍ、ｎ型ＡｌＧａＮクラッド層６は０．５μｍ、ｎ型ＧａＮ光導波層７は０．１μｍ、ｐ型ＧａＮ光導波層９は０．１μｍ、ｐ型ＡｌＧａＮクラッド層１０は０．５μｍ、ｐ型ＧａＮコンタクト層１１は０．５μｍとする。また、ｎ型ＧａＮコンタクト層５、ｎ型ＡｌＧａＮクラッド層６およびｎ型ＧａＮ光導波層７にはドナーとして例えばＳｉをドープし、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１にはアクセプタとして例えばＭｇをドープする。この後、これらの層にドープされたドナーおよびアクセプタの電気的活性化、特にｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１にドープされたアクセプタの電気的活性化のための熱処理を行う。この熱処理の温度は例えば７００℃程度とする。
【００４０】
次に、ｐ型ＧａＮコンタクト層１１上に、所定幅のストライプ形状のレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとして、例えば反応性イオンエッチング（ＲＩＥ）法によりｐ型ＡｌＧａＮクラッド層１０の厚さ方向の途中の深さまでエッチングし、リッジ部を形成する。次に、このレジストパターンを除去した後、ｐ型ＧａＮコンタクト層１１およびｐ型ＡｌＧａＮクラッド層１０上に所定幅のストライプ形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして例えばＲＩＥ法によりｎ型ＧａＮコンタクト層５の厚さ方向の途中の深さまでエッチングすることにより、ｐ型ＧａＮコンタクト層１１、ｐ型ＡｌＧａＮクラッド層１０、ｐ型ＧａＮ光導波層９、活性層８、ｎ型ＧａＮ光導波層７、ｎ型ＡｌＧａＮクラッド層６およびｎ型ＧａＮコンタクト層５の上層部をストライプ状にパターニングする。このパターニング終了後の状態を図１４に示す。
【００４１】
次に、図１５に示すように、エッチングマスクに用いたレジストパターンを除去した後、ｐ型ＧａＮコンタクト層１１上に例えばＮｉ／Ａｕ膜やＮｉ／Ｐｔ／Ａｕ膜などからなるｐ側電極１２を形成するとともに、エッチングされた部分のｎ型ＧａＮコンタクト層５上に例えばＴｉ／Ａｌ膜からなるｎ側電極１３を形成する。
【００４２】
この後、上述のようにしてレーザ構造が形成されたｃ面サファイア基板１を劈開などによりバー状に加工して両共振器端面を形成し、さらにこれらの共振器端面に端面コーティングを施した後、このバーを劈開などによりチップ化する。以上により、目的とするＳＣＨ構造のＧａＮ系半導体レーザが製造される。
【００４３】
この第３の実施形態によれば、レーザ構造を形成する半導体層の下地となるＧａＮ層４を１回の成長により低コストで成長させることができることにより、従来に比べてＧａＮ系半導体レーザを低コストで製造することができる。
【００４４】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００４５】
例えば、上述の第１、第２および第３の実施形態において挙げた数値、構造、基板、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、構造、基板、原料、プロセスなどを用いてもよい。
【００４６】
また、上述の第１、第２および第３の実施形態においては、成長マスクとしてのストライプ形状のＳｉＯ2 膜２の延びる方向をｃ面サファイア基板１の〈１１−２０〉方向に設定しているが、このストライプ形状のＳｉＯ2 膜２の延びる方向は〈１−１００〉方向に設定してもよい。
【００４７】
また、上述の第１、第２および第３の実施形態においては、基板としてｃ面サファイア基板を用いているが、必要に応じて、ＳｉＣ基板、Ｓｉ基板、スピネル基板などを用いてもよい。同様に、成長法としては、ＭＯＣＶＤ法のほかに、ＨＶＰＥ法などを用いてもよい。
【００４８】
さらに、上述の第３の実施形態においては、この発明をＧａＮ系半導体レーザの製造に適用した場合について説明したが、この発明は、ＧａＮ系発光ダイオードはもちろん、ＧａＮ系ＦＥＴなどのＧａＮ系電子走行素子の製造に適用してもよい。
【００４９】
【発明の効果】
以上説明したように、この発明の第１の発明によれば、基板上に成長マスクを直接形成した状態で基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を成長させるようにしていることにより、低結晶欠陥密度で高品質の単結晶の窒化物系ＩＩＩ−Ｖ族化合物半導体を低コストで成長させることができる。
【００５０】
また、この発明の第２の発明によれば、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体装置を低コストで製造することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態によるＧａＮ層の成長方法を説明するための断面図である。
【図２】図１に対応する平面図である。
【図３】この発明の第１の実施形態によるＧａＮ層の成長方法を説明するための断面図である。
【図４】この発明の第１の実施形態によるＧａＮ層の成長方法を説明するための断面図である。
【図５】この発明の第１の実施形態によるＧａＮ層の成長方法を説明するための断面図である。
【図６】この発明の第１の実施形態によるＧａＮ層の成長方法を説明するための断面図である。
【図７】この発明の第１の実施形態によるＧａＮ層の成長方法を説明するための断面図である。
【図８】この発明の第１の実施形態によるＧａＮ層の成長方法を説明するための断面図である。
【図９】この発明の第１の実施形態によるＧａＮ層の成長方法において成長マスクとしてのストライプ形状のＳｉＯ2 膜を形成したｃ面サファイア基板の表面のＳＥＭ写真である。
【図１０】この発明の第１の実施形態によるＧａＮ層の成長方法において成長マスクとしてのストライプ形状のＳｉＯ2 膜を形成したｃ面サファイア基板上にＧａＮ層を成長させたときの表面のＳＥＭ写真である。
【図１１】この発明の第１の実施形態との比較のために成長温度を５００℃としてＧａＮ層を成長させたときの表面のＳＥＭ写真である。
【図１２】この発明の第１の実施形態との比較のために成長温度を６００℃としてＧａＮ層を成長させたときの表面のＳＥＭ写真である。
【図１３】この発明の第３の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１４】この発明の第３の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１５】この発明の第２の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１６】ｃ面サファイア基板上への従来のＧａＮ層の成長方法を説明するための断面図である。
【符号の説明】
１・・・ｃ面サファイア基板、２・・・ＳｉＯ2 膜、３・・・結晶核、４・・・ＧａＮ層、５・・・ｎ型ＧａＮコンタクト層、６・・・ｎ型ＡｌＧａＮクラッド層、７・・・活性層、９・・・ｐ型ＡｌＧａＮクラッド層、１０・・・ｐ型ＧａＮコンタクト層、１２・・・ｐ側電極、１３・・・ｎ側電極
Claims (8)
- 窒化物系ＩＩＩ−Ｖ族化合物半導体を窒化物系ＩＩＩ−Ｖ族化合物半導体と異なる材料からなる基板上に成長させるようにした窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法において、
上記基板上に成長マスクを直接形成した状態で、上記成長マスクの各開口部における上記基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を７００〜８００℃の成長温度で選択成長させて上記各開口部をほぼ埋めた後、９５０〜１０５０℃の成長温度で上記各開口部から上記窒化物系ＩＩＩ−Ｖ族化合物半導体を横方向成長させることにより上記窒化物系ＩＩＩ−Ｖ族化合物半導体を合体させて連続膜を形成するようにした
ことを特徴とする窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法。 - 上記成長マスクの表面の任意の点から上記成長マスクの端までの最短距離が、上記成長マスクの表面における、上記窒化物系ＩＩＩ−Ｖ族化合物半導体の成長に関与する原子または分子の拡散長よりも小さくなるように上記成長マスクを形成するようにしたことを特徴とする請求項１記載の窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法。
- 上記窒化物系ＩＩＩ−Ｖ族化合物半導体はＧａＮであって、上記成長マスクの幅が３μｍ以下であることを特徴とする請求項１記載の窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法。
- 上記成長マスクはストライプ形状を有することを特徴とする請求項１記載の窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法。
- 上記成長マスクは誘電体または絶縁体からなることを特徴とする請求項１記載の窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法。
- 上記成長マスクはＳｉＯ 2 またはＳｉＮからなることを特徴とする請求項１記載の窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法。
- 上記基板はサファイア基板、ＳｉＣ基板、Ｓｉ基板またはスピネル基板であることを特徴とする請求項１記載の窒化物系ＩＩＩ−Ｖ族化合物半導体の成長方法。
- 窒化物系ＩＩＩ−Ｖ族化合物半導体を窒化物系ＩＩＩ−Ｖ族化合物半導体と異なる材料からなる基板上に成長させるようにした半導体装置の製造方法において、
上記基板上に成長マスクを直接形成した状態で、上記成長マスクの各開口部における上記基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を７００〜８００℃の成長温度で選択成長させて上記各開口部をほぼ埋めた後、９５０〜１０５０℃の成長温度で上記各開口部から上記窒化物系ＩＩＩ−Ｖ族化合物半導体を横方向成長させることにより上記窒化物系ＩＩＩ−Ｖ族化合物半導体を合体させて連続膜を形成するようにした
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08041098A JP3988245B2 (ja) | 1998-03-12 | 1998-03-12 | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08041098A JP3988245B2 (ja) | 1998-03-12 | 1998-03-12 | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11261169A JPH11261169A (ja) | 1999-09-24 |
| JP3988245B2 true JP3988245B2 (ja) | 2007-10-10 |
Family
ID=13717534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08041098A Expired - Lifetime JP3988245B2 (ja) | 1998-03-12 | 1998-03-12 | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3988245B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE458268T1 (de) * | 1999-10-14 | 2010-03-15 | Cree Inc | Einstufige pendeo- oder laterale epitaxie von gruppe iii-nitridschichten |
| US6417077B1 (en) * | 2000-02-07 | 2002-07-09 | Motorola, Inc. | Edge growth heteroepitaxy processes with reduced lattice mismatch strain between a deposited semiconductor material and a semiconductor substrate |
| JP2001277937A (ja) * | 2000-04-04 | 2001-10-10 | Furukawa Electric Co Ltd:The | 大電流負荷制御装置 |
| JP4556300B2 (ja) * | 2000-07-18 | 2010-10-06 | ソニー株式会社 | 結晶成長方法 |
| US6852161B2 (en) | 2000-08-18 | 2005-02-08 | Showa Denko K.K. | Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device |
| AU2001280097A1 (en) * | 2000-08-18 | 2002-03-04 | Showa Denko K.K. | Method of fabricating group-iii nitride semiconductor crystal, metho of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light |
| JP4154558B2 (ja) | 2000-09-01 | 2008-09-24 | 日本電気株式会社 | 半導体装置 |
| JP2002076023A (ja) | 2000-09-01 | 2002-03-15 | Nec Corp | 半導体装置 |
| JP3956637B2 (ja) | 2001-04-12 | 2007-08-08 | ソニー株式会社 | 窒化物半導体の結晶成長方法及び半導体素子の形成方法 |
| JP2005522888A (ja) * | 2002-04-15 | 2005-07-28 | ザ リージェント オブ ザ ユニバーシティ オブ カリフォルニア | 非極性（Ａｌ，Ｂ，Ｉｎ，Ｇａ）Ｎ量子井戸、ならびにヘテロ構造材料およびデバイス |
| JP4211358B2 (ja) * | 2002-11-01 | 2009-01-21 | 日亜化学工業株式会社 | 窒化物半導体、窒化物半導体素子及びそれらの製造方法 |
| TW200828624A (en) * | 2006-12-27 | 2008-07-01 | Epistar Corp | Light-emitting diode and method for manufacturing the same |
| JP2009054898A (ja) * | 2007-08-28 | 2009-03-12 | Yamaguchi Univ | 発光素子及びその作製方法 |
| JP5190343B2 (ja) * | 2008-12-17 | 2013-04-24 | スタンレー電気株式会社 | 半導体素子の製造方法 |
| JP5423069B2 (ja) * | 2009-03-12 | 2014-02-19 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP2010157773A (ja) * | 2010-04-13 | 2010-07-15 | ▲さん▼圓光電股▲ふん▼有限公司 | 発光ダイオード装置の製造方法 |
| US10032956B2 (en) | 2011-09-06 | 2018-07-24 | Sensor Electronic Technology, Inc. | Patterned substrate design for layer growth |
| JP6429626B2 (ja) * | 2011-09-06 | 2018-11-28 | センサー エレクトロニック テクノロジー インコーポレイテッド | 層成長のためのパターンを有する基板の設計 |
| JP5950643B2 (ja) * | 2012-03-19 | 2016-07-13 | トランスフォーム・ジャパン株式会社 | 化合物半導体装置及びその製造方法 |
| KR102288817B1 (ko) * | 2014-10-10 | 2021-08-11 | 엘지이노텍 주식회사 | 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자 |
-
1998
- 1998-03-12 JP JP08041098A patent/JP3988245B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11261169A (ja) | 1999-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3988245B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体装置の製造方法 | |
| JP3470623B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置 | |
| US6645295B1 (en) | Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor | |
| JP3785970B2 (ja) | Ｉｉｉ族窒化物半導体素子の製造方法 | |
| US6967122B2 (en) | Group III nitride compound semiconductor and method for manufacturing the same | |
| JP3830051B2 (ja) | 窒化物半導体基板の製造方法、窒化物半導体基板、光半導体装置の製造方法および光半導体装置 | |
| JP4743214B2 (ja) | 半導体素子およびその製造方法 | |
| US7524691B2 (en) | Method of manufacturing group III nitride substrate | |
| JP3139445B2 (ja) | ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜 | |
| US6809351B2 (en) | Group III-V compound semiconductor crystal structure and method of epitaxial growth of the same as well as semiconductor device including the same | |
| US6806109B2 (en) | Method of fabricating nitride based semiconductor substrate and method of fabricating nitride based semiconductor device | |
| JP4644942B2 (ja) | 結晶膜、結晶基板および半導体装置の製造方法 | |
| JPH1126883A (ja) | 窒化ガリウム系半導体発光素子およびその製造方法 | |
| JP2000040858A (ja) | 光半導体装置、その製造方法、および半導体ウェハ | |
| JP2001122693A (ja) | 結晶成長用下地基板およびこれを用いた基板の製造方法 | |
| US20020048302A1 (en) | Gallium nitride semiconductor laser and a manufacturing process thereof | |
| JPH11261160A (ja) | 窒化物系化合物半導体レーザ素子及びその製造方法 | |
| JP2000223417A (ja) | 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法 | |
| JP2002280314A (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法、及びそれに基づくｉｉｉ族窒化物系化合物半導体素子 | |
| JP3934320B2 (ja) | ＧａＮ系半導体素子とその製造方法 | |
| JP2000164989A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体装置 | |
| JP2001196702A (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子 | |
| JP2004165550A (ja) | 窒化物半導体素子 | |
| JP3438675B2 (ja) | 窒化物半導体の成長方法 | |
| JP4158760B2 (ja) | ＧａＮ系半導体膜およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041111 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041222 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050107 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060725 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060907 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070709 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |