[go: up one dir, main page]

JP3961537B2 - 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法 - Google Patents

半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法 Download PDF

Info

Publication number
JP3961537B2
JP3961537B2 JP2005138450A JP2005138450A JP3961537B2 JP 3961537 B2 JP3961537 B2 JP 3961537B2 JP 2005138450 A JP2005138450 A JP 2005138450A JP 2005138450 A JP2005138450 A JP 2005138450A JP 3961537 B2 JP3961537 B2 JP 3961537B2
Authority
JP
Japan
Prior art keywords
insulating layer
insulating film
layer
wiring
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005138450A
Other languages
English (en)
Other versions
JP2006049819A (ja
Inventor
秀哉 村井
直典 下戸
琢央 船矢
克 菊池
新太郎 山道
和宏 馬場
広一 本多
慶一郎 方
孝二 松井
真一 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Electronics Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp filed Critical NEC Electronics Corp
Priority to JP2005138450A priority Critical patent/JP3961537B2/ja
Priority to US11/174,526 priority patent/US7816782B2/en
Priority to TW094122846A priority patent/TWI290755B/zh
Publication of JP2006049819A publication Critical patent/JP2006049819A/ja
Application granted granted Critical
Publication of JP3961537B2 publication Critical patent/JP3961537B2/ja
Priority to US12/882,277 priority patent/US8198140B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Description

本発明は、特に半導体デバイスなどの各種デバイスを高密度かつ高精度に搭載でき、更に高速性及び信頼性も優れたパッケ−ジ及びモジュ−ルを得ることができる半導体搭載用配線基板、その製造方法、及びその配線基板を使用した半導体パッケージに関する。
近年、半導体デバイスの高集積化、高速化、及び多機能化により、端子の増加及び狭ピッチ化が進行しており、これらの半導体デバイスを搭載する半導体搭載用配線基板においては、これまで以上に高密度かつ高精度に半導体デバイスを搭載でき、かつ信頼性に優れたものが要求されている。現在よく用いられている半導体搭載用配線基板の例としては、コアのプリント基板上に逐次積層法で高密度な配線層を形成していくビルドアップ基板（例えば、特許文献１：特開２００１−２８４７８３号公報）と、配線層及びビアを形成した樹脂シートを一括積層して構成される一括積層基板（例えば、特許文献２：特開２００３−３４７７３８号公報）とが挙げられる。
図１７は、ビルドアップ基板を示す断面図である。この図１７に示すように、ベースコア基板１０３は絶縁層の中に多層配線構造が形成され、ベースコア基板１０３の上面及び下面に設けられた導体配線層１０２は前記絶縁層を貫通するスルーホール１０１により接続されている。このベースコア基板１０３の上下両面には、層間絶縁膜１０５が形成され、各層間絶縁膜１０５の上に導体配線層１０６が形成され、更にこの導体配線層１０６を一部覆うようにして層間絶縁膜１０５上にソルダーレジスト層１０７が形成されている。層間絶縁膜１０５には上下導体配線を電気的に接続するためのビア１０４が形成されている。更に一層の多層化が必要ならば、層間絶縁膜１０５の形成工程と導体配線層１０６の形成工程とを順次繰り返すことにより、多層の配線構造を形成することができる。
一方、図１８（ａ）乃至（ｃ）は一括積層基板の製造方法の一例を工程順に示す断面図である。この従来の一括積層基板においては、図１８（ａ）に示すように、樹脂シート１１１上に導体配線層１１２がパターン形成され、樹脂シート１１１内にはこの導体配線層１１２に接続されたビア１１３が設けられている。図１８（ｂ）に示すように、このような樹脂シート１１１を複数個用意して、一括して積層することにより、図１８（ｃ）に示すように、一括積層基板１１４が形成されている。
ところで、これらの従来のビルドアップ基板及び一括積層基板は、絶縁膜上に導体配線層が形成された構造となっており、半導体搭載用の電極パッドも絶縁膜上に形成されたものとなっている。ここで、最近ではこれらの配線基板の高密度微細配線化に伴い、導体配線層１０２，１０６，１１２の形成方法が、銅箔をエッチングする方法（サブトラクティブ法）から、電極を設けてレジストをパターニングし、電解めっき層を析出させて積み上げていく方法（アディティブ法）に変化しつつある。しかしながら、アディティブ法で形成された電極パッドは、高さのばらつきが大きく、電極パッド上面の形状が平坦ではなく凸形状になるといった欠点があり、多ピンかつ狭ピッチな半導体デバイスを搭載することが困難になってきている。また、電極パッド上には一般的にソルダーレジスト層１０７を形成することが多いが、電極パッドの高さばらつきが大きいため、ソルダーレジスト層の膜厚及び開口径の高精度化が極めて困難になってきている。更には、電極パッドの微細化に伴い、電極パッドと絶縁膜との接着面積が低減しまうため、電極パッドと絶縁膜との間の密着力が低下し、特に鉛フリー半田を適用した高温プロセスの半導体デバイス搭載工程で、電極パッドが絶縁膜から剥離してしまうという問題点が生じる。
本願出願人は、上述した多くの問題点を解決するために、平坦性が優れた金属板からなる支持体上に、配線構造とその上に半導体デバイスを搭載するための電極パッドを形成し、この電極パッド上に半導体デバイスを搭載するという方法を提案した（特許文献３：特開２００２−８３８９３号公報）。
特開２００１−２８４７８３号公報 特開２００３−３４７７３８号公報 特開２００２−８３８９３号公報
しかしながら、最近のモバイル機器などのめざましい高性能化及び多機能化に伴い、半導体デバイスを高密度に搭載するために、配線基板の表面と裏面の両面に半導体デバイスを搭載する要求が極めて高まってきている。しかしながら、上述した特許文献３に記載の従来の配線基板では、半導体デバイスを片面に搭載する場合にはよいが、両面に搭載する場合には高密度に搭載することは困難である。
更には、半導体パッケージの高信頼性化実現のため、半導体搭載用配線基板を構成する一部の層間絶縁膜に、熱膨張率が低いもの又は弾性率が低いものを適用することが望ましいが、上述した従来の配線基板では異なる物性値の絶縁膜を適用すると、構造上信頼性の低下を招いてしまうという難点がある。
本発明はかかる問題点に鑑みてなされたものであって、半導体デバイスの高集積化、高速化又は多機能化による端子の増加及び端子間隔の狭ピッチ化に有効であり、半導体デバイスを特に基板両面に高密度かつ高精度に搭載でき、更に信頼性にも優れた半導体搭載用配線基板、その製造方法、及び半導体パッケージを提供することを目的とする。
本発明が製造する半導体搭載用配線基板は、絶縁膜と、前記絶縁膜中に形成された配線と、前記絶縁膜の表面及び裏面に形成された電極パッドと、前記配線と前記電極パッドとを接続するビアと、を有する半導体搭載用配線基板であって、前記電極パッドの少なくとも一つは、前記絶縁膜の表面及び裏面にて露出し、前記露出する面が前記絶縁膜の表面又は裏面よりも窪んだ位置にあり、前記絶縁膜の表面及び裏面に形成された前記電極パッドは、その側面と前記ビアに接続される面とが、同一層の絶縁膜に埋設されており、前記絶縁膜の表面には凹部が設けられ、前記凹部の内部に前記電極パッドが形成されていることを特徴とする。
本発明においては、配線基板の表裏両面の電極パッドが絶縁膜内に埋め込まれた構造となっているので、表裏両面とも電極パッドの高さばらつきを抑えることができ、配線基板の両面に半導体デバイスを高密度かつ高精度に搭載することができるようになる。更に、電極パッドの側面が絶縁膜に埋設されているため、電極パッドと絶縁膜との密着性が向上し、半導体デバイスとの接続信頼性に優れた半導体搭載用配線基板を得ることができる。
本発明においては、前記絶縁膜は、配線基板の表面に位置する第１の絶縁層と、配線基板の裏面に位置する第２の絶縁層と、配線基板の内部に位置する１又は複数個の第３の絶縁層とを有し、前記第３の絶縁層には、第３の絶縁層の両表面に埋設された複数個の配線と、これらの配線を相互に接続するビアと、が設けられ、前記電極パッドの少なくとも一つは、前記第１の絶縁層における配線基板表面側の表面及び前記第２の絶縁層における配線基板裏面側の表面にて露出し、前記露出する面が前記配線基板の表面又は裏面よりも窪んだ位置にあり、前記絶縁膜の表面及び裏面に形成された前記電極パッドは、その側面と前記ビアに接続される面とが、同一層の絶縁膜に埋設されており、前記絶縁膜の表面には凹部が設けられ、前記凹部の内部に前記電極パッドが形成されているように構成することができる。
この場合には、配線基板の内部に位置する第３の絶縁層の表裏面に埋設された配線とビアを有した構造となっているため、この第３の絶縁層の表面に第１の絶縁層が、裏面に第２の絶縁層が形成されているが、半導体デバイスの作動による熱負荷又はバイアスが繰り返し印加されても各絶縁膜層間界面が剥離するような事態を防止することができ、半導体搭載用配線基板の信頼性をより一層向上させることができる。これに対して、従来の配線基板では、内部に位置する絶縁膜の表裏上面に配線を有した構造となっているので、半導体デバイス作動に伴う熱負荷により絶縁膜界面を引き剥がす応力が発生したとき、特に高多層構造の場合には絶縁膜界面の剥離が進行してしまうという問題点がある。
また、本発明においては、前記第１の絶縁層、前記第２の絶縁層、前記第３の絶縁層のうち、少なくとも前記第１の絶縁層と前記第２の絶縁層が同じ材料で形成されているように構成することができる。又は、記第１の絶縁層、前記第２の絶縁層、前記第３の絶縁層のうち、少なくとも前記第１の絶縁層と前記第２の絶縁層は異なる材料で形成されているように構成することができる。更に、本発明においては、前記第１の絶縁層と前記第３の絶縁層との間、又は前記第２の絶縁層と前記第３の絶縁層との間の少なくとも一方に、配線及びビアを有する第４の絶縁層を少なくとも１層設けることができる。
本発明においては、上述したように、構造上各絶縁膜層間界面が剥離するようなことがないので、物性値の異なる絶縁膜を組み合わせることもでき、用途に応じて最適化された半導体搭載用配線基板を形成することができる利点がある。特に、第１の絶縁層と第３の絶縁層の間、又は第２の絶縁層と前記第３の絶縁層の間に、配線及びビアを有する第４の絶縁層を形成したとしても、構造上第３の絶縁層と第４の絶縁層との層間界面で剥離することがないので、実用上の信頼性を確保することができる。
異なる絶縁層を組み合わせる具体的な効果としては、第１の絶縁層又は第２の絶縁層の少なくとも一方が、前記第３及び第４の絶縁層よりも膜強度が高い材料により形成されている場合には、半導体デバイスを搭載した場合の熱膨張率差による配線基板表面からのクラック発生を防止することができる。また、第１の絶縁層又は第２の絶縁層の少なくとも一方が、第３及び第４の絶縁層よりも熱膨張率が低い材料により形成されている場合、又は第１の絶縁層又は第２の絶縁層の少なくとも一方が、前記第３及び第４の絶縁層よりも弾性率が低い材料により形成されている場合には、搭載した半導体デバイス及び本発明の半導体搭載用配線基板を搭載したマザーボードへの応力を低減することができ、モジュール機器全体の信頼性を向上させることができる。更には、第１の絶縁層は半導体デバイスを搭載したときの熱膨張率差による配線基板表面からのクラック発生を防ぐために、第３及び第４の絶縁層よりも膜強度が高い材料を適用し、第２の絶縁層はマザーボードへの応力を低減させるために第３及び第４の絶縁層よりも弾性率が低い材料を適用するというように、第１の絶縁層と第２の絶縁層とで異なる材料を適用し、用途に応じて信頼性上最適となる絶縁層を容易に組み合わせることができる。
電極パッドの露出面を、絶縁膜の表面若しくは裏面と同じ位置にすれば、金バンプなどで半導体デバイスを電気的に接続する場合に、より微細なピッチで高精度な接続を実現した半導体パッケージ構造とすることができる。また、電極パッドが絶縁膜の表面若しくは裏面よりも窪んだ位置の場合には、ワイヤーボンディング又は半田を使用して半導体デバイスを搭載する場合に、より微細なピッチで高精度な接続を実現した半導体パッケージ構造とすることができる。更に、電極パッドが絶縁膜の表面若しくは裏面よりも突出した位置の場合には、そこに半田ボールを搭載し、更にマザーボードに搭載したときに、半田ボールの破断クラックを防止することができ、より一層信頼性に優れた半導体パッケージとすることができる。
また、前記絶縁膜の表面又は裏面の少なくとも一部に、支持体を設けることもできる。更に、前記絶縁膜の表面又は裏面の少なくとも一方の上に、ソルダーレジスト層を設けてもよい。
更に、本発明で製造する半導体搭載用配線基板においては、絶縁膜に埋没された電極パッドの表面の一部が前記絶縁膜により覆われているように構成することができる。
絶縁膜に埋没された電極パッドの表面の一部が前記絶縁膜により覆われている場合には、パッド等の大半が樹脂中に埋め込まれた構造となるため、パッド端を基点としたクラックが発生しにくく、信頼性が優れる。また、開口後の絶縁層がＳＲとして機能するため、支持体エッチング後にＳＲを形成する方法に比べ、パッド又は配線を形成する金属との密着性が優れているため、安定なＳＲ層を形成できると共に、パッド位置を確認した上でパッド上に開口部を形成できるため、位置精度よくパッド上に開口部を形成できる。
また、前記絶縁膜の表面又は裏面の少なくとも一部に、支持体を設けることもできる。更に、前記絶縁膜の表面又は裏面の少なくとも一方の上に、ソルダーレジスト層を設けてもよい。
本発明においては、例えば、前記絶縁膜は、第１支持基板上に絶縁膜表面側の電極パッド並びに第１絶縁膜とその内部の配線及びビアを形成し、第２支持基板上に絶縁膜裏面側の電極パッド並びに第２絶縁膜とその内部の配線及びビアを形成した後、前記第１絶縁膜と前記第２絶縁膜とを貼り合わせて一体化した後、前記第１支持基板及び前記第２支持基板を夫々全部又は一部除去して形成されたものである。この場合に、前記支持基板は、金属板とすることができる。
このように、電極パッドを金属板等の第１及び第２の支持基板上に形成し、更に、第１及び第２の支持基板上の電極パッド上に夫々第１及び第２絶縁膜を形成した後、前記第１及び第２絶縁膜同士を貼り合わせ、その後、前記第１及び第２支持基板を除去することにより、絶縁膜を形成することができる。この場合は、平坦性が優れた第１及び第２支持基板上に電極パッドを形成するので、電極パッドの露出面の位置精度が高く、高密度化が容易になる。
本発明の配線基板を構成するビアの形状は種々のものが選択可能である。ビアの表面側サイズと裏面側サイズが同じで円筒状のもの、だるま状に中央が太くなったもの、鼓状に中央が細くなったもの、又は円錐状のもの等である。円筒状のビアはドリル等で容易に形成できるという利点がある。だるま状のビアは中央が太く、電気抵抗が小さい割にビア上下のサイズが小さいため配線部の配線密度を円筒状のビアよりも大きくできるという利点がある。鼓状に中央が細くなったビアは一般に接続が弱くなる配線等との接続部である上下部の面積が大きいため、信頼性が向上するというメリットがある。レーザーでビアを形成するレーザービア及び光を用いたフォトビアでは、レーザー又は光が入射する側のビア径が大きくなる傾向があるが、材料並びにレーザー光の照射条件及び露光条件を変えることにより、これらの形状をある程度制御することができる。
本発明で製造する他の半導体搭載用配線基板においては、前記第１の絶縁層に形成されたビアの表面側サイズと裏面側サイズの大小関係と、前記第２の絶縁層に形成されたビアの表面側サイズと裏面側サイズの大小関係とが逆の関係になっているように構成することができる。また、前記第１の絶縁層に形成されたビアの表面側サイズが裏面側サイズよりも小さく、前記第２の絶縁層に形成されたビアの裏面側サイズが表面側サイズよりも小さいように構成することもできる。
ビアのサイズが表面側サイズと裏面側で異なることにより、ビアの表裏両面における配線密度に差を設けることができ、高密度の配線密度が要求される側のサイズを小さくすることができる。レーザーでビアを形成するレーザービア又は光を用いたフォトビアでは、通常レーザー又は光が入射する側のビア径が大きくなる傾向があるため、第１の絶縁層に形成する際のレーザー光又は光の入射方向を前記第２の絶縁層に形成する際のレーザー光又は光の入射方向と反対とすることで、表面側サイズと裏面側サイズとの大小関係が逆の関係になるように制御することができる。
更に、高性能の半導体素子は配線基板との接続部であるパッドの間隔は極めて狭く、今後更に狭くなっていくことが予想されるため、半導体素子が搭載される表面側及び裏面側のビアサイズが小さいことが望ましい。本発明の半導体搭載用配線基板は、両面に半導体素子を搭載することが可能であるため、この場合は第１の絶縁層に形成されたビアの表面側サイズが裏面側サイズよりも小さく、前記第２の絶縁層に形成されたビアの裏面側サイズが表面側サイズよりも小さいことが特に望ましい。
本発明で製造する半導体パッケージは、前述の半導体搭載用配線基板に半導体デバイスを搭載した半導体パッケージであって、前記複数の電極パッドのうち、半導体デバイスを搭載する箇所に設けられた電極パッドは露出した面が前記配線基板の表面又は裏面よりも窪んだ位置にあることを特徴とする。
本発明で製造する他の半導体パッケージは、前述の半導体搭載用配線基板に半導体デバイスを搭載し、これをマザーボードに搭載したパッケージ構造であって、前記複数の電極パッドのうち、半導体デバイスを搭載する箇所に設けられた電極パッドは露出した面が前記絶縁膜の表面若しくは裏面よりも窪んだ位置にあり、マザーボード搭載用のバンプが設けられる箇所に設けられた電極パッドは、露出した面が前記絶縁膜の表面若しくは裏面よりも突出した位置にあることを特徴とする。
本発明に係る半導体搭載用配線基板の製造方法は、絶縁膜と、前記絶縁膜中に形成された配線と、前記絶縁膜の表面及び裏面に形成された電極パッドと、前記配線と前記電極パッドとを接続するビアと、を有する半導体搭載用配線基板であって、前記電極パッドの少なくとも一つは、前記絶縁膜の表面及び裏面にて露出し、前記露出する面が前記絶縁膜の表面又は裏面よりも窪んだ位置にあり、前記絶縁膜の表面及び裏面に形成された前記電極パッドは、その側面と前記ビアに接続される面とが、同一層の絶縁膜に埋設されており、前記絶縁膜の表面には凹部が設けられ、前記凹部の内部に前記電極パッドが形成されている半導体搭載用配線基板の製造方法であって、支持基板上にバリア層を形成し、前記バリア層の上に電極パッドとなる導電層を形成する第１工程と、前記導電層上に絶縁層を形成する第２工程と、前記絶縁層中にビアを形成する第３工程と、前記絶縁層上に配線層を形成する第４工程と、前記配線層上に他の絶縁層を形成する第５工程と、更に必要に応じて前記第３工程乃至前記第５工程を１又は複数回繰り返す第６工程と、最上面となる絶縁層中にビアを形成して導体を埋め込む第７工程と、により支持基板付き配線基板を２個形成した後、前記最上面となる絶縁層同士を面合わせで貼り付け、その後、前記支持基板の一部又は全部を除去し、更に前記バリア層を除去することを特徴とする。
本発明においては、支持基板上に形成した配線基板２枚を面付けで貼り合わせて形成するので、従来からの樹脂シートを複数枚一括に積層した一括積層基板よりも貼り合わせ時の位置精度が良好であり、より高密度かつ信頼性に優れた半導体搭載用配線基板を形成することができる。又は、従来からのビルドアップ基板に比較して、高多層化が短期間で形成できる利点がある。
本発明においては、前記第１工程の前に、前記支持基板と前記導電層との間に、下層絶縁層を形成する工程を有することができる。
この方法では、支持基板上に先ず下層絶縁層を形成し、その後パッド等の金属層を形成するため、支持基板上の絶縁層が強固なエッチングバリアー層として作用するため、銅板エッチング時にパッド部、配線部がエッチング液によりダメージを受ける可能性が少なく、信頼性の高いパッケージ基板が得られる。また、開口後の下層絶縁層はＳＲとして機能するため、支持体エッチング後にＳＲを形成する方法に比べ、パッドや配線を形成する金属との密着性に優れるため、安定なＳＲ層が形成できると共に、パッド位置を確認した上でパッド上に開口部を形成できるため、位置精度よくパッド上開口部を形成できる。
ところで、支持基板上に形成した配線基板２枚を面付けで貼り合わせる場合、あまりにも高温及び高圧力で積層すると、支持基板上にあらかじめ形成した配線基板が歪みを持ち、信頼性が低下してしまうという課題があった。これを改善するために本発明においては、最上面に絶縁層を形成して平坦化し、更に絶縁層中にビアを形成して導電性ペースト又は半田などの導体を埋め込み、この導体を埋め込んだビア同士を重ね合わせて電気的な接続を得ている。平坦な面同士を貼り合わせるため、低温かつ低圧力の条件でも支持基板上に形成した配線基板２枚を面付けで貼り合わせることができ、高精度かつ信頼性に優れた半導体搭載用配線基板を得ることができる。
本発明に係る他の半導体搭載用配線基板の製造方法は、絶縁膜と、前記絶縁膜中に形成された配線と、前記絶縁膜の表面及び裏面に形成された電極パッドと、前記配線と前記電極パッドとを接続するビアと、を有する半導体搭載用配線基板であって、前記電極パッドの少なくとも一つは、前記絶縁膜の表面及び裏面にて露出し、前記露出する面が前記絶縁膜の表面又は裏面よりも窪んだ位置にあり、前記絶縁膜の表面及び裏面に形成された前記電極パッドは、その側面と前記ビアに接続される面とが、同一層の絶縁膜に埋設されており、前記絶縁膜の表面には凹部が設けられ、前記凹部の内部に前記電極パッドが形成されている半導体搭載用配線基板の製造方法であって、支持基板上にバリア層を形成し、前記バリア層の上に電極パッドとなる導電層を形成する第１工程と、前記導電層上に絶縁層を形成する第２工程と、前記絶縁層中にビアを形成する第３工程と、前記絶縁層上に配線層を形成する第４工程と、前記配線層上に他の絶縁層を形成する第５工程と、前記第３工程乃至前記第５工程を１又は複数回繰り返す第６工程と、最上面となる絶縁層中にビアを形成して導体を埋め込む第７工程と、最上面となる絶縁層上に配線層を形成する第８工程とにより、支持基板付き配線基板を２個形成した後、前記最上面となる絶縁層同士を面合わせで貼り付け、その後、前記支持基板の一部又は全部を除去し、更に前記バリア層を除去することを特徴とする。
本発明においては、上述した方式に比較して多少貼り合わせ精度が落ちるが、絶縁層中にビアを形成して導体を埋め込む工程がどちらか一方の支持基板上に形成した配線基板にのみ必要なために、工程を短縮することができる利点がある。ただし、しかるべき低温かつ低圧力な条件で支持基板上に形成した配線基板２枚を面付けで貼り合わせるためには、上記第７の工程における絶縁層の特性が重要である。すなわち、他の絶縁層に対して、硬化温度が低く、かつ積層時圧力が小さくても形成できる絶縁層を適用することが望ましい。これにより、低コストで信頼性に優れた半導体搭載用配線基板を形成することができる。
この方法において、前記第１工程の前に、前記支持基板と前記導電層との間に、下層絶縁層を形成する工程を有することができる。
本発明においては、絶縁層中にビアを形成して導体を埋め込む工程がどちらか一方の支持基板上に形成した配線基板にのみ必要なために、工程を短縮することができる利点がある一方、支持基板上の絶縁層が強固なエッチングバリアー層として作用するため、信頼性の高いパッケージ基板が得られ、また、パッド又は配線を形成する金属との密着性に優れ、パッド位置精度よく開口部を形成できる。
本発明に係る更に他の半導体搭載用配線基板の製造方法は、絶縁膜と、前記絶縁膜中に形成された配線と、前記絶縁膜の表面及び裏面に形成された電極パッドと、前記配線と前記電極パッドとを接続するビアと、を有する半導体搭載用配線基板であって、前記電極パッドの少なくとも一つは、前記絶縁膜の表面及び裏面にて露出し、前記露出する面が前記絶縁膜の表面又は裏面よりも窪んだ位置にあり、前記絶縁膜の表面及び裏面に形成された前記電極パッドは、その側面と前記ビアに接続される面とが、同一層の絶縁膜に埋設されており、前記絶縁膜の表面には凹部が設けられ、前記凹部の内部に前記電極パッドが形成されている半導体搭載用配線基板の製造方法であって、支持基板上にバリア層を形成し、前記バリア層の上に電極パッドとなる導電層を形成する第１工程と、前記導電層上に絶縁層を形成する第２工程と、前記絶縁層中にビアを形成する第３工程と、前記絶縁層上に配線層を形成する第４工程と、前記配線層上に他の絶縁層を形成する第５工程と、更に必要に応じて前記第３工程乃至前記第５工程を１又は複数回繰り返す第６工程と、最上面となる絶縁層中にビアを形成して導体を埋め込む第７工程と、により形成される第１の支持基板付き配線基板と、前記第１工程と、前記第２工程と、前記第３工程と、前記第４工程と、前記第５工程と、前記第６工程と、前記第７工程と、最上面となる絶縁層上に配線層を形成する第８工程とにより、形成される第２の支持基板付き配線基板と、を用意し、前記第１の支持基板付き配線基板の前記最上面となる絶縁層と、前記第２の支持基板付き配線基板の前記最上面となる絶縁層と、を面合わせで貼り付け、その後、前記支持基板の一部又は全部を除去し、更に前記バリア層を除去することを特徴とする。

本発明の半導体搭載用配線基板の製造方法においては、前記支持基板の一部又は全部を除去した後、前記電極パッドの少なくとも一部の表面上に、絶縁膜を形成する工程を含むことが好ましい。
さらに、支持基板上に絶縁層を形成し、当該絶縁層にレーザー等で開口を形成する方法においては、薄膜金属層を残したままレーザーにより開口を形成し、その後、デスミア処理等を行うことができる。この方法においては、デスミア処理時にビア開口部以外が薄膜金属層に覆われているためデスミア液等による樹脂ダメージが無く、またデスミア液への汚染の問題も軽減することができる。
なお、前記導体は例えば導電性ペースト又は半田である。
以下、本発明の実施の形態について添付の図面を参照して具体的に説明する。先ず、本発明の第１の実施の形態について図１を参照して説明する。図１は、本実施形態に係る半導体搭載用配線基板を示す断面図である。本実施形態に係る半導体搭載用配線基板５においては、絶縁膜１内に配線２及び上下の配線２を電気的に接続するためのビア３が設けられており、基板５の表裏両面、即ち絶縁膜１の表裏両面には電極パッド４が設けられている。この電極パッド４は、その側面の少なくとも一部が絶縁膜１に埋設されている。
絶縁膜１は、複数の絶縁層を積層して構成され、配線２は各絶縁層上に導電膜をパターン形成することにより設けられている。この配線２を形成する際、絶縁層に下層配線２に到達するビアホールを形成しておき、配線用導電材料を前記ビアホールに埋め込むことにより、ビア３が形成される。
絶縁膜１を構成する各絶縁層の材料は全て同一である。絶縁膜１の材料としては、半田耐熱性及び耐薬品性などに優れているものであれば特に制限はないが、ガラス転移温度が高く、膜強度及び破断伸び率等の機械的特性に優れたエポキシ樹脂、ポリイミド、液晶ポリマーなどの耐熱性樹脂を適用することが好適である。また、絶縁膜１を０．３ｍｍ以下に薄くする場合には、半導体デバイス搭載時におけるハンドリング性を向上させるために、絶縁膜１用の材料として、ガラスクロス又はアラミド不織布などを含浸した曲げ弾性率の高い材料を適用することが望ましい。
本発明の半導体搭載用配線基板５においては、基板５の表裏両面の電極パッド４が絶縁膜１内に埋め込まれた構造となっているので、基板５の表裏両面とも電極パッド４の高さばらつきを抑えることができ、半導体搭載用配線基板５の両面に半導体デバイスを高密度かつ高精度に搭載することができる。更に、電極パッド４の側面が同一の材料から構成される絶縁膜１に埋設されているため、電極パッド４と絶縁膜１との密着性が向上し、半導体デバイスとの接続信頼性にも優れた半導体搭載用配線基板５を得ることができる。
図２（ａ）乃至（ｃ）は、本実施形態の変形例に係る半導体搭載用配線基板を示す断面図である。即ち、絶縁膜１の表裏両面に形成された電極パッド４は、図２（ａ）に示すように、露出した面が絶縁膜１の表面又は裏面と同じ位置にある電極パッド４ａ、図２（ｂ）に示すように、露出した面が絶縁膜１の表面又は裏面よりも窪んだ位置にある電極パッド４ｂ、又は、図２（ｃ）に示すように、露出した面が絶縁膜１の表面又は裏面よりも突出した位置にある電極パッド４ｃのいずれかにすることができる。
ここで、図２（ａ）に示すように、露出した面が絶縁膜１の表面又は裏面と同じ位置となった電極パッド４ａでは、ここに金バンプを用いて半導体デバイスを搭載する場合、電極パッド４ａの高さばらつきが全く存在しないために、最も高精度かつ微細ピッチな半導体デバイスの接続を実現することができる。また、図２（ｂ）に示すように、露出した面が絶縁膜１の表面若しくは裏面よりも窪んだ位置となった電極パッド４ｂでは、ここに金ワイヤーボンディング又は半田を用いて半導体デバイスを搭載する場合、電極パッド４ｂから凸の位置にある絶縁膜１が金又は半田の過剰な変形を防止するので、最も高精度かつ微細ピッチな半導体デバイスの接続を実現することができる。更に、図２（ｃ）に示すように、露出した面が絶縁膜１の表面若しくは裏面よりも突出した位置となった電極パッド４ｃでは、ここに半田ボールを搭載し、更にマザーボードに搭載したときに、半田ボールの根元からのクラック発生を防ぐことができ、より一層信頼性に優れた半導体パッケージを得ることができる。
図１３（ａ）及び（ｂ）は、本実施形態の変形例に係る半導体搭載用配線基板を示す断面図である。即ち、絶縁膜の表裏両面に形成された電極パッドは、図１３（ａ）に示すように表面の一部が前記絶縁膜により覆われている。一方、図１３（ｂ）では裏面（図の下側）にある電極パッドの露出した表面の一部が前記絶縁膜により覆われており、表面（図の上側）にある電極パッドは絶縁膜の表面と同じ位置にある。図１３においては、絶縁膜の表面または裏面に形成された、表面の一部が前記絶縁膜により覆われている電極パッドは、絶縁膜１の表面又は裏面よりも窪んだ位置にあるが、これに限定されるものではない。
図３（ａ）乃至（ｃ）は、本実施形態の更に別の変形例に係る半導体搭載用配線基板を示す断面図である。即ち、図３（ａ）に示す配線基板は、絶縁膜１の表面又は裏面の少なくとも一部に、支持体６を設けたものである。支持体６を設けることにより、半導体デバイスを搭載するときの熱履歴による半導体搭載用配線基板５のそり及びうねり等を抑えることができ、より高精度に半導体デバイスを搭載することができる。
また、図３（ｂ）に示すように、絶縁膜１の表面又は裏面の少なくとも一方の面上に、ソルダーレジスト７を形成することもできる。特に、本発明の半導体搭載用配線基板５では、電極パッド４の高さばらつきが極めて小さいため、高精度にソルダーレジスト７を形成することができる。更に、図３（ｃ）に示すように、ソルダーレジスト７の面上の少なくとも一部に、支持体８を設けることもできる。
次に、本発明の実施形態に係る半導体パッケージについて説明する。図４は、本実施形態に係る半導体パッケージを示す断面図である。本実施形態に係る半導体パッケージ１４は、図４（ａ）に示すように、前述の半導体搭載用配線基板５に、バンプ９を設けて電極パッド４と半導体デバイス１１とを接続し、更に、他の半導体デバイス１１の一面の端子と電極パッド４とを重ねて接続し、他の半導体デバイス１１の他面の端子と電極パッド４とをボンディングワイヤー１０を介して電気的に接続する等して、半導体デバイス１１を半導体搭載用配線基板５に搭載したものである。更に、このパッケージ１４においては、導電性接着剤１２等を介して外部端子ピン１３が接続されている。
半導体デバイス１１を搭載する箇所に設けられた電極パッド４は、図２（ａ）の電極パッド４の露出した面が絶縁膜１の表面又は裏面と同じ位置となった電極パッド４ａか、又は図２（ｂ）の露出した面が絶縁膜１の表面又は裏面よりも窪んだ位置となった電極パッド４ｂとなっており、高精度かつ高密度な半導体パッケージ１４を実現することができる。なお、本実施例では、バンプ９を用いたフリップチップ接続及びワイヤー１０を用いたワイヤーボンディング接続による半導体デバイス１１の搭載例を示したが、このほかテープオートメイテッドボンディング、又はリボンボンディング法等を用いて半導体デバイス１１を搭載することもできる。
また、必要に応じて、図４（ｂ）に示すように、モールディング１５を形成することもできる。
更に、図４（ｃ）に示す半導体パッケージ２０は、マザーボード１９上に搭載されている。マザーボード１９は、その表面に、電極パッド１７とソルダーレジスト１８を有するものであり、半導体パッケージ２０の下面（裏面）に、図２（ｃ）に示すように、露出した面が絶縁膜１の裏面よりも突出した位置となった電極パッド４ｃを設け、この電極パッド４ｃに半田ボール１６を介してマザーボードの電極パッド１７を接続することにより、パッケージ２０がマザーボード１９上に搭載されている。また、半導体パッケージ２０の上面（表面）には、図２（ｂ）に示すように、露出した面が絶縁膜１の表面よりも窪んだ位置となった電極パッド４ｂを設け、この電極パッド４ｂにバンプ９を介して半導体デバイス１１が搭載されている。また、パッケージ２０の下面（裏面）には、更に、図２（ａ）に示すように、露出した面が絶縁膜１の裏面と同じ位置となった電極パッド４ａを設け、この電極パッド４ａにバンプ９を介して半導体デバイス１１が搭載されている。なお、半導体デバイス１１をバンプ９を介して接続される電極パッド４は電極パッド４ａ又は４ｂ、半田ボール１６を搭載する箇所に設けられた電極パッド４は電極パッド４ａ又は４ｃとすることが好ましい。これによって、半導体デバイス１１を高精度かつ高密度に搭載でき、更に半田ボール１６の根元からのクラック発生を防ぐことができ、より一層信頼性に優れた半導体パッケージ１４を得ることができる。
次に、本発明の第２の実施形態に係る半導体搭載用配線基板について説明する。図５（ａ）、（ｂ）は、本実施形態に係る半導体搭載用配線基板を示す断面図である。図５（ａ）に示すように、本実施形態に係る半導体搭載用配線基板２９は、その表面に位置する第１の絶縁層２１と、その裏面に位置する第２の絶縁層２２と、その中間に位置する第３の絶縁層２３とを少なくとも有する絶縁膜２４を設け、第３の絶縁層２３にはその表裏面に埋設された配線２５と、更に配線２５を電気的に接続するためのビア２６を有し、更に絶縁膜２４の表裏面に、表面を露出して設けられ、かつ側面の少なくとも一部は絶縁膜２４に埋設された電極パッド２７を有し、電極パッド２７と配線２５はビア２８で電気的に接続されている。電極パッド２７は、前述したように、図２（ａ）に示すように、絶縁膜２４に埋没された電極パッドの露出した面が、絶縁膜２４の表面若しくは裏面と同じ位置にあるもの、図２（ｂ）に示すように、絶縁膜２４の表面若しくは裏面よりも窪んだ位置にあるもの、又は図２（ｃ）に示すように、絶縁膜２４の表面若しくは裏面よりも突出した位置にあるもののいずれかとすることができる。
従来の配線基板では、内部に位置する絶縁層の表裏上面に配線を設けた構造となっているので、内部に位置する絶縁層とは異なる材料からなる絶縁層を積層して配線基板を形成した場合、半導体デバイス作動に伴う熱負荷により熱膨張率などの違いから絶縁層界面を引き剥がす応力が発生し、構造上密着性が弱い配線端部を起点に絶縁層界面の剥離が進行してしまう虞がある。これに対して、本発明の半導体搭載用配線基板２９は、その内部に位置する第３の絶縁層２３の表裏面に埋設された配線２５を有する構造となっているため、第３の絶縁層２３とは異なる材料で第１の絶縁層２１及び第２の絶縁層２２を形成して絶縁膜２４を構成しても、半導体デバイスの作動による熱負荷又はバイアスが繰り返し印加されて発生する引き剥がし応力に対し、その応力を第３の絶縁層２３の全面で受けるため、配線端部を起点とした絶縁層界面剥離を完全に防ぐことができる。
よって、本実施形態に係る半導体搭載用配線基板２９は、その表面に位置する第１の絶縁層２１と、その裏面に位置する第２の絶縁層２２と、その内部に位置する第３の絶縁層２３とで、目的に応じた任意の物性からなる材料を選択することができる。
また、本実施形態に係る半導体搭載用配線基板２９は、図５（ｂ）に示すように、その表面に位置する第１の絶縁層２１と、その裏面に位置する第２の絶縁層２２と、その内部に位置する第３の絶縁層２３との内部に、夫々、配線３０とビア３１を設け、更に一層の多層配線化構造とすることもできる。
更に、本実施形態に係る半導体搭載用配線基板２９を用いても、前述した半導体搭載用配線基板５と同様に半導体パッケージ１４及び２０を形成することができる。半導体搭載用配線基板２９の両面に半導体デバイスを搭載する場合には、例えば第３の絶縁層２３にはハンドリング性向上のため弾性率の高い剛性のある材料を選択し、更に第１の絶縁層２１と第２の絶縁層２２には同じ材料であって、第３の絶縁層２３よりも膜強度が高いか、又は熱膨張率の低いものを適用することにより、半導体デバイスを搭載した場合の熱膨張率差による半導体搭載用配線基板２９表面からのクラック発生を防ぐ効果も得ることができる。また、半導体搭載用配線基板２９の第１の絶縁層２１側には半導体デバイスを、第２の絶縁層２２側には半導体デバイスのみならず、半田ボールも搭載してマザーボードに搭載する場合には、第３の絶縁層２３にはハンドリング性向上のため弾性率の高い剛性のある材料を選択し、第１の絶縁層２１には第３の絶縁層２３よりも膜強度が高いか、又は熱膨張率の低いものを適用し、第２の絶縁層２２には第３の絶縁層２３よりも弾性率の低いものを適用するというように、全ての絶縁層に異なる材料を適用し、信頼性上最適となる半導体搭載用配線基板２９を形成することができる。
次に、本発明の第３の実施形態について説明する。図６は、本実施形態に係る半導体搭載用配線基板を示す断面図である。本実施形態に係る半導体搭載用配線基板５２は、その表面に位置する第１の絶縁層４１と、その裏面に位置する第２の絶縁層４２と、その内部に位置する第３の絶縁層４３と、第１の絶縁層４１と第３の絶縁層４３との間及び第２の絶縁層４２と第３の絶縁層４３との間の少なくとも一方に設けられた第４の絶縁層４６とを有する絶縁膜４７が設けられている。そして、第４の絶縁層４６には配線４４とビア４５を形成し、第３の絶縁層４３にはその表裏面に埋設された配線４８と、さらに配線４８を電気的に接続するためのビア４９を形成し、更に絶縁膜４７の表裏面には、表面が露出され、かつ側面の少なくとも一部が絶縁膜４７に埋設された電極パッド５０を形成し、電極パッド５０と配線４４はビア５１により電気的に接続されている。
本発明の半導体搭載用配線基板５２は、その内部に位置する第３の絶縁層４３の表裏面に埋設された配線４８を有し、さらに配線４４も第４の絶縁層４６に埋設された構造となっているため、すべての絶縁層で異なる材料を適用して絶縁膜４７を形成しても、半導体デバイスの作動による熱負荷及びバイアスが繰り返し印加されて発生する引き剥がし応力に対し、その応力を第３の絶縁層４３及び第４の絶縁層４６の全面で受けるため、配線端部を起点とした絶縁層界面剥離を完全に防ぐことができる。
本実施形態に係る半導体搭載用配線基板５２についても、前述した半導体搭載用配線基板５及び半導体搭載用配線基板２９と同様に、これを用いて半導体パッケージ１４及び半導体パッケージ２０を形成することができる。ここで、半導体搭載用配線基板５２の両面に半導体デバイスを搭載する場合には、第３の絶縁層４３にはハンドリング性向上のため弾性率が高い剛性のある材料を選択し、第４の絶縁層４６には応力緩和のため弾性率が低い材料を例えば適用し、更に第１の絶縁層４１と第２の絶縁層４２には、第３の絶縁層４３及び第４の絶縁層４６よりも膜強度が高いか、又は熱膨張率の低いものを適用することにより、半導体デバイスを搭載した場合の熱膨張率差による半導体搭載用配線基板５２の表面からのクラック発生を防ぎ、かつ応力緩和機能も有した半導体搭載用配線基板５２を形成することができる。
更には、半導体搭載用配線基板５２の第１の絶縁層４１側には半導体デバイスを、第２の絶縁層４２側には半導体デバイスのみならず、半田ボールも搭載してマザーボードに搭載する場合には、第３の絶縁層２３にはハンドリング性向上のため弾性率の高い剛性のある材料を選択し、第４の絶縁層４２には熱膨張率の低いものを適用し、更に第１の絶縁層４１には第３の絶縁層４３及び第４の絶縁層４６よりも膜強度が高いものを適用し、第２の絶縁層４２には第３の絶縁層４３及び第４の絶縁層４６よりも弾性率が低いものを適用するというように、全ての絶縁層に異なる材料を適用し、信頼性上最適となる半導体搭載用配線基板５２を形成することができる。
次に、本発明の他の実施形態に係る半導体搭載用配線基板について、図１４及び図１５を参照して説明する。この半導体搭載基板においては第１の絶縁層に形成されたビア９４，９５の表面側サイズが裏面側サイズよりも小さく、第２の絶縁層に形成されたビア９４，９５の裏面側サイズが表面側サイズよりも小さい。このようなビア形状を有する構造は、例えばレーザーによるビア形成又は感光性樹脂を用いたフォトビアにより実現できる。通常、レーザー照射工程又は露光工程において、レーザー又は光の入射側と反対側ではビアサイズが異なるものとなる。これにより、第１の絶縁層に形成されたビア９４，９５の表面側サイズが裏面側サイズよりも小さく、第２の絶縁層に形成されたビア９４，９５の裏面側サイズが表面側サイズよりも小さいビアを有する基板が得られ、半導体素子との接続密度を高くした基板を形成することができる。
なお、ここでいうビア９４，９５のサイズはビア形状が円錐台状であればその上部又は下部における直径を示すが、ビア形状は必ずしも円形であることは要せず、その場合においても周囲長等、適当な量をサイズとして定義することができる。
本発明の半導体搭載用配線基板を構成するビアは図１４のようにフィルドビア９４であってもよいし、図１５のようにコンフォーマルビア９５であってもよい。フィルドビア９４の場合、ビア上にも配線を描くことができ、フィルドビア９４がスタックされるような配線又はパッドの設計ができるため、配線密度を高くできるという利点がある。一方、コンフォーマルビア９５の場合は、ビアに応力を緩和する効果があるため、温度サイクル等の信頼性特性が改善されるという利点がある。
また、ビア９４，９５の表面側サイズと裏面側サイズの大小関係は図１４及び図１５に示すものと逆の関係であってもよい。
次に、本発明の半導体搭載用配線基板の製造方法の実施形態について説明する。図７（ａ）乃至（ｅ）、図８（ａ）乃至（ｃ）は、本実施形態に係る半導体搭載用配線基板の製造方法をその工程順に示す断面図である。図７（ａ）に示すように、先ず支持基板６１上に電極パッド６２となる導電層を、例えば、めっき法などによって形成する。ここで、図７（ｂ）に示すように、予め支持基板６１にエッチングにより凹部６３を形成してから導電層を埋め込み形成することにより支持基板６１の表面内に一部埋め込まれた電極パッド６４を形成することもできる。又は、図７（ｃ）に示すように、支持基板６１上に先ずバリア層６５を設け、次にバリア層６５上に導電層を形成することにより、バリア層６５との２層構造の電極パッド６６を形成することもできる。
次に、図７（ｄ）に示すように、上述の如くして形成された導電層６２、６４又は６６を有する支持基板６１上に絶縁層６７ａを形成し、更に絶縁層６７ａ内にビアホール６８ａを形成する。その後、図７（ｅ）に示すように、絶縁層６７ａ上に配線６９ａを形成する。これにより、ビアホール６８ａ内が導電材料で埋め込まれて上下の配線を接続するビア６８ｂが形成される。
なお、必要であれば、図８（ａ）に示すように、配線６９ａ上に絶縁層６７ｂを形成し、絶縁層６７ｂ内にビア６８ｃを形成すると共に、絶縁層６７ｂ上に配線６９ｂを形成することにより、多層化することができる。さらに、この工程を繰り返すことにより、必要な層数まで多層化することができる。
次いで、図８（ｂ）に示すように、最上層の配線６９ｂを研磨して除去することにより、配線６９ａ上に絶縁層６７ｂとビア６８ｃが設けられた支持基板付き配線基板７３が形成される。なお、ビア６８ｃを形成する際に、配線６９ｂを形成して、その導体材料をビアホール内に埋め込むことにより形成することができるが、これに限らず、ビアホールのみを導体材料で埋め込むことによりビア６８ｃを形成することとしてもよい。
次に、図８（ｃ）に示すように、この支持基板付き配線基板７３同士を、絶縁層６７ｂ同士が接触するように重ね、更に絶縁層６７ｂの表面に露出したビア６８ｃが相互に接触するように面合わせして、貼り付ける。
その後、両支持基板６１を全てエッチング等により除去すると、図９（ａ）に示すように、電極パッド６２が表裏両面で露出し、内部に多層配線構造を有する半導体搭載用配線基板７５を得ることができる。
又は、図９（ｂ）に示すように、支持基板６１の一部を残して、これを支持体７６とすれば、支持体７６が設けられた半導体搭載用配線基板７５を得ることができる。更に、必要であれば、図９（ｃ）に示すように、半導体搭載用配線基板７５の両面の任意の箇所に、ソルダーレジスト７７を形成することもできる。
支持基板６１の材質には特に制限はないが、最終的に除去することを考慮すれば、加工性の良好なものが望ましい。支持基板６１の具体的ものとして、銅、銅合金、ステンレス、アルミニウム等の金属、又はガラス、シリコン等の材料が好適である。また、ビア６８ｃ内に設けられる導体材料としては、支持基板付き配線基板７３同士を貼り合わせるときの加熱と圧力で確実に融着して接続されるものが望ましい。このビア６８ｃの導体材料としては、具体的には、樹脂に金属粒子が分散された導電性ペースト又は半田等が好適である。また、絶縁層６７ａ、６７ｂは、製造プロセス上、耐熱性及び耐薬品性等が必要になるが、その点で問題がなければ、任意の材料を選択することができる。
上述した本発明の半導体搭載用配線基板の製造方法においては、図８（ｃ）に示すように、寸法安定性が優れた支持基板６１上に絶縁層及び配線を形成した支持基板付き配線基板７３同士を面合わせで貼り付けるので、図９（ａ）に示すように、電極パッド６２の位置精度が良好であり、高密度かつ高精度な半導体搭載用配線基板７５を得ることができる。更に、面合わせで貼り付けるときの両表面は、配線６９ａ上に絶縁層６７ｂを形成して平坦化しているため、絶縁層６７ｂを加熱及び加圧により変形させて貼り付ける必要がなく、よって極めて低温かつ低加圧力で貼り合わせることができる。このため、貼り合わせ時に支持基板付き配線基板７３全体に歪みを持つこともなく、信頼性が優れた半導体搭載用配線基板７５を得ることができる。
また、図７（ｂ）に示すように、予め支持基板６１にエッチングにより凹部６３を形成してから導電層を凹部６３に埋め込んで電極パッド６４を形成した場合には、支持基板６１の全部、又は一部を除去することにより、図１０（ａ）に示すように、電極パッド６４の露出した面が絶縁膜７８の表面又は裏面よりも突出する半導体搭載用配線基板を得ることができる。
一方、図７（ｃ）に示すように、予め支持基板６１上に、バリア層６５を設け、次に導電層をバリア層６５上に積層することにより電極パッド６６を形成した場合には、支持基板６１の全部、又は一部を除去し、更にバリア層６５を除去することにより、図１０（ｂ）に示すように、電極パッド６６の露出した面は、絶縁膜７８の表面又は裏面よりも窪んだ位置にある半導体搭載用配線基板を得ることができる。
次に、本発明の他の半導体搭載用配線基板の製造方法の実施形態について、図１６（ａ）乃至（ｉ）を参照して説明する。図１６（ａ）乃至（ｉ）は、本実施形態に係る半導体搭載用配線基板の製造方法をその工程順に示す断面図である。この製造方法においては、図１６（ａ）に示すように、先ず支持基板６１上に下層絶縁層９３を形成し、図１６（ｂ）に示すように、この下層絶縁層９３の上に電極パッド６２となる導電層を形成する。その後、図１６（ｃ）乃至（ｉ）に示すように、図７の実施例と同様に配線層等を形成し、２枚の基板を貼り合わせた後、支持基板を除去する。図１６（ｈ）はこの支持基板を除去した状態を示す。その後、図１６（ｉ）に示すように、支持基板６１上に最初に形成した下層絶縁層９３に、電極パッド６２を露出させるために、開口部を形成する。開口部の形成には、レーザー又はドライエッチング等を使用することができる。
次に、本発明の他の半導体搭載用配線基板の製造方法の実施形態について説明する。図１１（ａ）乃至（ｄ）及び図１２（ａ）乃至（ｃ）は、本実施形態に係る半導体搭載用配線基板の製造方法をその工程順に示す断面図である。
先ず、図１１（ａ）に示すように、支持基板８１上に導電層をパターン形成して電極パッド８２を形成する。なお、前述したように、予め支持基板８１にエッチングにより凹部を形成してから導電層を前記凹部内に埋め込むように形成し、後述するように、最終的に支持基板８１の全部又は一部を除去した場合に、電極パッドの露出した面が絶縁膜の表面又は裏面から突出した形状の電極パッドを形成することができる。更に、予め支持基板８１上にまずバリア層を設け、次に電極パッド８２となる導電層を形成し、支持基板８１の全部又は一部を除去し、更にバリア層を除去することにより、露出した面が絶縁膜の表面又は裏面よりも窪んだ位置にある電極パッドを形成することもできる。以下、図１１（ａ）に示す支持基板８１上電極パッド８２を形成した場合について説明する。
次に、図１１（ｂ）に示すように、支持基板８１上に絶縁層８３を形成し、更に絶縁層８３に、電極パッド８２に到達するビアホール８３ａを形成する。
次いで、図１１（ｃ）に示すように、絶縁層８３上に配線８５を形成する。この場合に配線８５の導電材料がビアホール８３ａ内にも埋め込まれて、配線８５と電極パッド８２とを接続するビア８４が形成される。これにより、支持基板付き配線基板８６が得られる。
なお、必要であれば、図１１（ｄ）に示すように、配線８５及び絶縁層８３上に絶縁層８３ｂを形成し、絶縁層８３ｂ上に配線８５ａを形成すると共に、絶縁層８３ｂ内にビア８４ａを形成する。このような絶縁層、配線及びビアの形成工程を繰り返すことにより、多層配線化した支持基板付き配線基板８６を得ることができる。
次に、図１１（ｃ）に示す支持基板８６及び配線８５上に、図１２（ａ）に示すように、絶縁層８７を形成し、絶縁層８７内にビアホールを形成し、更にこのビアホール内に導体材料を埋め込んでビア８８を形成する。これにより、ビア８８を有する支持基板付き配線基板９０が得られる。この導体材料は、導電性ペースト又は半田を使用することができる。
次に、図１２（ｂ）に示すように、図１１（ｃ）の支持基板付き配線基板８６と、図１２（ａ）のビア８８を有する支持基板付き配線基板９０とを、面合わせで貼り付ける。
最後に、図１２（ｃ）に示すように、支持基板８１の全部を除去して電極パッド８２を露出させると、半導体搭載用配線基板９２が得られる。
なお、必要であれば、図９（ｂ）に示したように、支持基板８１の全部ではなく、一部を除去することにより、支持基板の一部を残存させて、支持体（支持体７６）を有する半導体搭載用配線基板９２とすることもでき、更に、図９（ｃ）に示したように、半導体搭載用配線基板９２の両面の任意の箇所に、ソルダーレジスト（ソルダーレジスト７７）を形成することができる。
上述した本発明の半導体搭載用配線基板の製造方法においては、支持基板付き配線基板８６の表面が平坦ではないので貼り合わせ時に多少精度が落ちるが、絶縁層８７及び絶縁層８７内のビア８８を形成した支持基板付き配線基板９０が、面合わせを行う一方の支持基板付き配線基板９０のみを形成すればよいので、工程を短縮し、低コスト化を実現できるという利点がある。
但し、しかるべき低温かつ低圧の条件で支持基板付き配線基板８６とビア８８を有する支持基板付き配線基板９０とを面付けで貼り合わせるためには、絶縁層８７の特性が重要である。絶縁層８７としては、絶縁層８３に比較して硬化温度が低く、かつ積層時の加熱と圧力で容易に流動する熱硬化性樹脂を適用することができ、具体的にはエポキシ樹脂及び変性ポリイミド等が挙げられるが、望ましくはエラストマー成分を含有したエポキシ樹脂である。絶縁層８７にこれらの材料を適用することにより、低コストで信頼性に優れた半導体搭載用配線基板９２を得ることができる。
以上詳述したように、本発明によれば、少なくとも絶縁膜と、前記絶縁膜中に形成された配線と、前記配線と導通された複数の電極パッドとからなる配線基板において、前記電極パッドは前記絶縁膜の表裏面に、表面を露出して設けられ、かつ、前記電極パッドの側面の少なくとも一部は前記絶縁膜に埋設されているので、半導体デバイスの高集積化、高速化、多機能化による端子の増加及び狭ピッチ化に有効であり、半導体デバイスを特に両面に高密度かつ高精度に搭載でき、更には信頼性にも優れた新規な半導体搭載用配線基板を得ることができる。
本発明に係る半導体搭載用配線基板の第１の実施形態を示す断面図である。 （ａ）乃至（ｃ）は夫々この第１の実施形態の変形例に係る半導体搭載用配 線基板を示す断面図である。 同じく、（ａ）乃至（ｃ）はこの第１の実施形態の変形例に係る半導体搭載 用配線基板を示す断面図である。 （ａ）乃至（ｃ）は夫々本発明に係る半導体パッケージの実施形態を示す断 面図である。 （ａ）及び（ｂ）は夫々本発明に係る半導体搭載用配線基板の第２の実施形 態を示す断面図である。 本発明に係る半導体搭載用配線基板の第３の実施形態を示す断面図である。 （ａ）乃至（ｅ）は本発明に係る半導体搭載用配線基板の製造方法の第１実 施形態を工程順に示す断面図である。 同じく、（ａ）乃至（ｅ）は本発明に係る半導体搭載用配線基板の製造方法 の第１実施形態の次の工程を工程順に示す断面図である。 （ａ）乃至（ｃ）は同じくその変形例を示す断面図である。 （ａ）乃至（ｃ）は同じくその変形例を示す断面図である。 （ａ）乃至（ｄ）は本発明に係る半導体搭載用配線基板の製造方法の第２ 実施形態を工程順に示す断面図である。 同じく、（ａ）乃至（ｃ）は本発明に係る半導体搭載用配線基板の製造方 法の第２実施形態の次の工程を工程順に示す断面図である。 （ａ）乃至（ｂ）は第１実施形態の変形例に係る半導体搭載用配線基板を示す断面図である。 本発明の他の実施形態に係る半導体搭載用配線基板を示す断面図である。 同じく本発明の他の実施形態に係る半導体搭載用配線基板を示す断面図である。 （ａ）乃至（ｉ）は、他の実施形態に係る半導体搭載用配線基板の製造方法をその工程順に示す断面図である。 従来のビルドアップ基板を示す断面図である。 （ａ）乃至（ｃ）は従来の一括積層基板の製造方法を工程順に示す断面図である。
符号の説明
１ 絶縁膜
２ 配線
３ ビア
４ 電極パッド
４ａ パッド
４ｂ パッド
４ｃ パッド
５ 半導体搭載用配線基板
６ 支持体
７ ソルダーレジスト
８ 支持体
９ バンプ
１０ ワイヤー
１１ 半導体デバイス
１２ 導電性接着剤
１３ 外部端子ピン
１４ 半導体パッケージ
１５ モールディング
１６ 半田ボール
１７ 電極パッド
１８ ソルダーレジスト
１９ マザーボード
２０ 半導体パッケージ
２１ 第１の絶縁層
２２ 第２の絶縁層
２３ 第３の絶縁層
２４ 絶縁膜
２５ 配線
２６ ビア
２７ 電極パッド
２８ ビア
２９ 半導体搭載用配線基板
３０ 配線
３１ ビア
４１ 第１の絶縁層
４２ 第２の絶縁層
４３ 第３の絶縁層
４４ 配線
４５ ビア
４６ 第４の絶縁層
４７ 絶縁膜
４８ 配線
４９ ビア
５０ 電極パッド
５１ ビア
５２ 半導体搭載用配線基板
６１ 支持基板
６２ 電極パッド
６３ 凹部
６４ 電極パッド
６５ バリア層
６６ 電極パッド
６７ａ 絶縁層
６７ｂ 絶縁層
６８ａ ビアホール
６８ｂ ビア
６８ｃ ビア
６９ａ 配線
６９ｂ 配線
７３ 支持基板付き配線基板
７５ 半導体搭載用配線基板
７６ 支持体
７７ ソルダーレジスト
７８ 絶縁膜
８１ 支持基板
８２ 電極パッド
８３ 絶縁層
８３ａ ビアホール
８３ａ 絶縁層
８４ ビア
８４ａ ビア
８５ 配線
８５ａ 配線
８６ 支持基板付き配線基板
８７ 絶縁層
８８ ビア
９０ 支持基板付き配線基板
９２ 半導体搭載用配線基板
９３ 下層絶縁層
９４ ビア
９５ ビア
１０１ スルーホール
１０２ 配線層
１０３ ベースコア基板
１０４ ビア
１０５ 層間絶縁膜
１０６ 導体配線層
１０７ ソルダーレジスト層
１１１ 樹脂シート
１１２ 導体配線層
１１３ ビア
１１４ 一括積層基板

Claims (21)

  1. 絶縁膜と、前記絶縁膜中に形成された配線と、前記絶縁膜の表面及び裏面に形成された電極パッドと、前記配線と前記電極パッドとを接続するビアと、を有する半導体搭載用配線基板であって、前記電極パッドの少なくとも一つは、前記絶縁膜の表面及び裏面にて露出し、前記露出する面が前記絶縁膜の表面又は裏面よりも窪んだ位置にあり、前記絶縁膜の表面及び裏面に形成された前記電極パッドは、その側面と前記ビアに接続される面とが、同一層の絶縁膜に埋設されており、前記絶縁膜の表面には凹部が設けられ、前記凹部の内部に前記電極パッドが形成されている半導体搭載用配線基板の製造方法であって、支持基板上にバリア層を形成し、前記バリア層の上に電極パッドとなる導電層を形成する第１工程と、前記導電層上に絶縁層を形成する第２工程と、前記絶縁層中にビアを形成する第３工程と、前記絶縁層上に配線層を形成する第４工程と、前記配線層上に他の絶縁層を形成する第５工程と、更に必要に応じて前記第３工程乃至前記第５工程を１又は複数回繰り返す第６工程と、最上面となる絶縁層中にビアを形成して導体を埋め込む第７工程と、により支持基板付き配線基板を２個形成した後、前記最上面となる絶縁層同士を面合わせで貼り付け、その後、前記支持基板の一部又は全部を除去し、更に前記バリア層を除去することを特徴とする半導体搭載用配線基板の製造方法。
  2. 絶縁膜と、前記絶縁膜中に形成された配線と、前記絶縁膜の表面及び裏面に形成された電極パッドと、前記配線と前記電極パッドとを接続するビアと、を有する半導体搭載用配線基板であって、前記電極パッドの少なくとも一つは、前記絶縁膜の表面及び裏面にて露出し、前記露出する面が前記絶縁膜の表面又は裏面よりも窪んだ位置にあり、前記絶縁膜の表面及び裏面に形成された前記電極パッドは、その側面と前記ビアに接続される面とが、同一層の絶縁膜に埋設されており、前記絶縁膜の表面には凹部が設けられ、前記凹部の内部に前記電極パッドが形成されている半導体搭載用配線基板の製造方法であって、支持基板上にバリア層を形成し、前記バリア層の上に電極パッドとなる導電層を形成する第１工程と、前記導電層上に絶縁層を形成する第２工程と、前記絶縁層中にビアを形成する第３工程と、前記絶縁層上に配線層を形成する第４工程と、前記配線層上に他の絶縁層を形成する第５工程と、前記第３工程乃至前記第５工程を１又は複数回繰り返す第６工程と、最上面となる絶縁層中にビアを形成して導体を埋め込む第７工程と、最上面となる絶縁層上に配線層を形成する第８工程とにより、支持基板付き配線基板を２個形成した後、前記最上面となる絶縁層同士を面合わせで貼り付け、その後、前記支持基板の一部又は全部を除去し、更に前記バリア層を除去することを特徴とする半導体搭載用配線基板の製造方法。
  3. 絶縁膜と、前記絶縁膜中に形成された配線と、前記絶縁膜の表面及び裏面に形成された電極パッドと、前記配線と前記電極パッドとを接続するビアと、を有する半導体搭載用配線基板であって、前記電極パッドの少なくとも一つは、前記絶縁膜の表面及び裏面にて露出し、前記露出する面が前記絶縁膜の表面又は裏面よりも窪んだ位置にあり、前記絶縁膜の表面及び裏面に形成された前記電極パッドは、その側面と前記ビアに接続される面とが、同一層の絶縁膜に埋設されており、前記絶縁膜の表面には凹部が設けられ、前記凹部の内部に前記電極パッドが形成されている半導体搭載用配線基板の製造方法であって、支持基板上にバリア層を形成し、前記バリア層の上に電極パッドとなる導電層を形成する第１工程と、前記導電層上に絶縁層を形成する第２工程と、前記絶縁層中にビアを形成する第３工程と、前記絶縁層上に配線層を形成する第４工程と、前記配線層上に他の絶縁層を形成する第５工程と、更に必要に応じて前記第３工程乃至前記第５工程を１又は複数回繰り返す第６工程と、最上面となる絶縁層中にビアを形成して導体を埋め込む第７工程と、により形成される第１の支持基板付き配線基板と、前記第１工程と、前記第２工程と、前記第３工程と、前記第４工程と、前記第５工程と、前記第６工程と、前記第７工程と、最上面となる絶縁層上に配線層を形成する第８工程とにより、形成される第２の支持基板付き配線基板と、を用意し、前記第１の支持基板付き配線基板の前記最上面となる絶縁層と、前記第２の支持基板付き配線基板の前記最上面となる絶縁層と、を面合わせで貼り付け、その後、前記支持基板の一部又は全部を除去し、更に前記バリア層を除去することを特徴とする半導体搭載用配線基板の製造方法。
  4. 前記支持基板の一部又は全部を除去した後、前記電極パッドの少なくとも一部の表面上に、絶縁膜を形成する工程を含むことを特徴とする請求項１乃至３のいずれか１項に記載の半導体搭載用配線基板の製造方法。
  5. 前記絶縁膜は、配線基板の表面に位置する第１の絶縁層と、配線基板の裏面に位置する第２の絶縁層と、配線基板の内部に位置する１又は複数個の第３の絶縁層とを有し、前記第３の絶縁層には、第３の絶縁層の両表面に埋設された複数個の配線と、これらの配線を相互に接続するビアと、が設けられ、前記電極パッドの少なくとも一つは、前記第１の絶縁層における配線基板表面側の表面及び前記第２の絶縁層における配線基板裏面側の表面にて露出し、前記露出する面が前記配線基板の表面又は裏面よりも窪んだ位置にあり、前記絶縁膜の表面及び裏面に形成された前記電極パッドは、その側面と前記ビアに接続される面とが、同一層の絶縁膜に埋設されており、前記絶縁膜の表面には凹部が設けられ、前記凹部の内部に前記電極パッドが形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の製造方法。
  6. 前記絶縁膜の裏面に形成された前記電極パッドは、前記露出する面の一部が前記絶縁膜で覆われていることを特徴とする請求項１乃至３のいずれか１項に記載の製造方法。
  7. 前記絶縁膜の表面及び裏面には凹部が設けられ、前記凹部の内部に前記電極パッドが形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の製造方法。
  8. 前記第１の絶縁層、前記第２の絶縁層、前記第３の絶縁層のうち、少なくとも前記第１の絶縁層と前記第２の絶縁層が同じ材料で形成されていることを特徴とする請求項５乃至７のいずれか１項に記載の製造方法。
  9. 前記第１の絶縁層、前記第２の絶縁層、前記第３の絶縁層のうち、少なくとも前記第１の絶縁層と前記第２の絶縁層は異なる材料で形成されていることを特徴とする請求項５乃至７のいずれか１項に記載の製造方法。
  10. 前記第１の絶縁層と前記第３の絶縁層との間、又は前記第２の絶縁層と前記第３の絶縁層との間の少なくとも一方に、配線及びビアを有する第４の絶縁層を少なくとも１層有することを特徴とする請求項５乃至９のいずれか１項に記載の製造方法。
  11. 前記第１の絶縁層又は前記第２の絶縁層の少なくとも一方が、前記第３及び第４の絶縁層よりも膜強度が高い材料により形成されていることを特徴とする請求項１０に記載の製造方法。
  12. 前記第１の絶縁層又は前記第２の絶縁層の少なくとも一方が、前記第３及び第４の絶縁層よりも熱膨張率が低い材料により形成されていることを特徴とする請求項１０又は１１に記載の製造方法。
  13. 前記第１の絶縁層又は前記第２の絶縁層の少なくとも一方が、前記第３及び第４の絶縁層よりも弾性率が低い材料により形成されていることを特徴とする請求項１０乃至１２のいずれか１項に記載の製造方法。
  14. 前記絶縁膜の表面又は裏面の少なくとも一部に、支持体が設けられていることを特徴とする請求項１乃至１３のいずれか１項に記載の製造方法。
  15. 前記絶縁膜の表面又は裏面の少なくとも一方の上に、ソルダーレジスト層が設けられていることを特徴とする請求項１乃至１４のいずれか１項に記載の製造方法。
  16. 前記半導体搭載用配線基板は、第１支持基板上に絶縁膜表面側の電極パッド並びに第１絶縁膜とその内部の配線及びビアを形成し、第２支持基板上に絶縁膜裏面側の電極パッド並びに第２絶縁膜とその内部の配線及びビアを形成した後、前記第１絶縁膜と前記第２絶縁膜とを貼り合わせて一体化した後、前記第１支持基板及び前記第２支持基板を夫々全部又は一部除去して形成されたものであることを特徴とする請求項１乃至１５のいずれか１項に記載の製造方法。
  17. 前記第１の絶縁層に形成されたビアの表面側サイズと裏面側サイズの大小関係と、前記第２の絶縁層に形成されたビアの表面側サイズと裏面側サイズの大小関係とが逆の関係になっていることを特徴とする請求項５乃至１６のいずれか１項に記載の製造方法。
  18. 前記第１の絶縁層に形成されたビアの表面側サイズが裏面側サイズよりも小さく、前記第２の絶縁層に形成されたビアの裏面側サイズが表面側サイズよりも小さいことを特徴とする請求項５乃至１７のいずれか１項に記載の製造方法。
  19. 請求項１乃至１８のいずれか１項に記載の方法により製造した半導体搭載用配線基板に半導体デバイスを搭載した半導体パッケージの製造方法であって、前記複数の電極パッドのうち、半導体デバイスを搭載する箇所に設けられた電極パッドは露出した面が前記配線基板の表面又は裏面よりも窪んだ位置にあることを特徴とする製造方法。
  20. 請求項１乃至１８のいずれか１項に記載の方法により製造した半導体搭載用配線基板に半導体デバイスを搭載し、これをマザーボードに搭載したパッケージの製造方法であって、前記複数の電極パッドのうち、半導体デバイスを搭載する箇所に設けられた電極パッドは露出した面が前記絶縁膜の表面若しくは裏面よりも窪んだ位置にあり、マザーボード搭載用のバンプが設けられる箇所に設けられた電極パッドは、露出した面が前記絶縁膜の表面若しくは裏面よりも突出した位置にあることを特徴とする製造方法。
  21. 請求項１乃至１８のいずれか１項に記載の方法により製造した半導体搭載用配線基板に、半導体デバイスを搭載することを特徴とする製造方法。
JP2005138450A 2004-07-07 2005-05-11 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法 Expired - Fee Related JP3961537B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005138450A JP3961537B2 (ja) 2004-07-07 2005-05-11 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
US11/174,526 US7816782B2 (en) 2004-07-07 2005-07-06 Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
TW094122846A TWI290755B (en) 2004-07-07 2005-07-06 Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
US12/882,277 US8198140B2 (en) 2004-07-07 2010-09-15 Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004200774 2004-07-07
JP2005138450A JP3961537B2 (ja) 2004-07-07 2005-05-11 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP2006068419A Division JP4429281B2 (ja) 2004-07-07 2006-03-13 半導体搭載用配線基板の製造方法
JP2006068413A Division JP4429280B2 (ja) 2004-07-07 2006-03-13 半導体搭載用配線基板の製造方法、及び半導体装置の製造方法
JP2006313640A Division JP2007096337A (ja) 2004-07-07 2006-11-20 半導体搭載用配線基板、半導体パッケージ、及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006049819A JP2006049819A (ja) 2006-02-16
JP3961537B2 true JP3961537B2 (ja) 2007-08-22

Family

ID=35598613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005138450A Expired - Fee Related JP3961537B2 (ja) 2004-07-07 2005-05-11 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法

Country Status (3)

Country Link
US (2) US7816782B2 (ja)
JP (1) JP3961537B2 (ja)
TW (1) TWI290755B (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3961537B2 (ja) 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
JP2007096337A (ja) * 2004-07-07 2007-04-12 Nec Corp 半導体搭載用配線基板、半導体パッケージ、及びその製造方法
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
JP2007081157A (ja) * 2005-09-14 2007-03-29 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
TWI296843B (en) * 2006-04-19 2008-05-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
TWI295842B (en) * 2006-04-19 2008-04-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
CN101507373A (zh) 2006-06-30 2009-08-12 日本电气株式会社 布线板、使用布线板的半导体器件、及其制造方法
JP5183893B2 (ja) * 2006-08-01 2013-04-17 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
JP2008091639A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
JP4774071B2 (ja) * 2007-04-05 2011-09-14 ルネサスエレクトロニクス株式会社 プローブ抵抗値測定方法、プローブ抵抗値測定用パッドを有する半導体装置
JP4881211B2 (ja) * 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
US8039309B2 (en) * 2007-05-10 2011-10-18 Texas Instruments Incorporated Systems and methods for post-circuitization assembly
TWI360205B (en) * 2007-06-20 2012-03-11 Princo Corp Multi-layer substrate and manufacture method there
EP2190273B1 (en) * 2007-07-12 2012-09-26 Princo Corp. Multi-layer baseboard and manufacturing method thereof
KR100897669B1 (ko) * 2007-08-31 2009-05-14 삼성전기주식회사 다층 인쇄회로기판의 제조방법
KR100897650B1 (ko) * 2007-08-31 2009-05-14 삼성전기주식회사 다층 인쇄회로기판의 제조방법
KR100867148B1 (ko) * 2007-09-28 2008-11-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법
EP2187439A1 (en) * 2007-12-28 2010-05-19 Ibiden Co., Ltd. Interposer and interposer manufacturing method
WO2009084300A1 (ja) 2007-12-28 2009-07-09 Ibiden Co., Ltd. インターポーザー及びインターポーザーの製造方法
TWI519222B (zh) 2008-02-29 2016-01-21 Ｌｇ伊諾特股份有限公司 印刷電路板及其製造方法
US8429016B2 (en) * 2008-10-31 2013-04-23 International Business Machines Corporation Generating an alert based on absence of a given person in a transaction
TWI508239B (zh) * 2009-08-20 2015-11-11 精材科技股份有限公司 晶片封裝體及其形成方法
US8125074B2 (en) * 2009-09-11 2012-02-28 St-Ericsson Sa Laminated substrate for an integrated circuit BGA package and printed circuit boards
KR20110037332A (ko) * 2009-10-06 2011-04-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101179386B1 (ko) 2010-04-08 2012-09-03 성균관대학교산학협력단 패키지 기판의 제조방법
TWI611439B (zh) * 2010-07-23 2018-01-11 乾坤科技股份有限公司 線圈元件
TWI473551B (zh) * 2011-07-08 2015-02-11 欣興電子股份有限公司 封裝基板及其製法
US8875390B2 (en) * 2012-10-29 2014-11-04 Kinsus Interconnect Technology Corp. Method of manufacturing a laminate circuit board
JP2013065876A (ja) * 2012-11-22 2013-04-11 Princo Corp 多層基板及びその製造方法
US9202753B2 (en) * 2013-01-30 2015-12-01 Infineon Technologies Ag Semiconductor devices and methods of producing these
JP5690892B2 (ja) * 2013-09-05 2015-03-25 新光電気工業株式会社 コアレス多層配線基板及びその製造方法
US9275967B2 (en) 2014-01-06 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9508637B2 (en) 2014-01-06 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9418928B2 (en) 2014-01-06 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9305890B2 (en) 2014-01-15 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Package having substrate with embedded metal trace overlapped by landing pad
TWI541963B (zh) * 2014-05-30 2016-07-11 恆勁科技股份有限公司 封裝基板及其製作方法
TWI623251B (zh) * 2014-08-29 2018-05-01 恆勁科技股份有限公司 中介基板之製法
TWI558288B (zh) * 2014-09-10 2016-11-11 恆勁科技股份有限公司 中介基板及其製法
TWI554170B (zh) * 2014-12-03 2016-10-11 恆勁科技股份有限公司 中介基板及其製法
TWI552657B (zh) * 2014-12-03 2016-10-01 恆勁科技股份有限公司 中介基板及其製法
TWI556386B (zh) * 2015-03-27 2016-11-01 南茂科技股份有限公司 半導體結構
WO2017107176A1 (en) * 2015-12-25 2017-06-29 Intel Corporation Conductive wire through-mold connection apparatus and method
CN106530972B (zh) * 2016-12-20 2017-12-29 深圳市华星光电技术有限公司 柔性阵列基板的制作方法
JP6856444B2 (ja) * 2017-05-12 2021-04-07 新光電気工業株式会社 配線基板、配線基板の製造方法
US10321564B2 (en) 2017-11-09 2019-06-11 International Business Machines Corporation Solder assembly of pins to the peripheral end face of a printed circuit board
US10398025B2 (en) * 2017-11-09 2019-08-27 International Business Machines Corporation Peripheral end face attachment of exposed copper layers of a first printed circuit board to the surface of a second printed circuit board by surface mount assembly
KR20220046134A (ko) 2020-10-07 2022-04-14 삼성전자주식회사 반도체 패키지
US11764076B2 (en) * 2020-11-30 2023-09-19 Qualcomm Incorporated Semi-embedded trace structure with partially buried traces
CN115483114A (zh) * 2021-06-16 2022-12-16 矽磐微电子(重庆)有限公司 半导体封装方法、半导体封装结构及半导体产品

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2921223B2 (ja) * 1991-11-21 1999-07-19 日本電気株式会社 ポリイミド多層配線基板の製造方法
JP2751678B2 (ja) 1991-07-26 1998-05-18 日本電気株式会社 ポリイミド多層配線基板およびその製造方法
JPH07109938B2 (ja) 1993-04-07 1995-11-22 日本電気株式会社 多層配線基板の製造方法
JPH06318783A (ja) * 1993-05-10 1994-11-15 Meikoo:Kk 多層回路基板の製造方法
JP2630232B2 (ja) 1993-12-16 1997-07-16 日本電気株式会社 多層配線基板の製造方法
JPH07288385A (ja) * 1994-04-19 1995-10-31 Hitachi Chem Co Ltd 多層配線板及びその製造法
US5886877A (en) * 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
CN1094717C (zh) * 1995-11-16 2002-11-20 松下电器产业株式会社 印刷电路板的安装体
US5660321A (en) * 1996-03-29 1997-08-26 Intel Corporation Method for controlling solder bump height and volume for substrates containing both pad-on and pad-off via contacts
JPH10116857A (ja) * 1996-10-08 1998-05-06 Fuji Xerox Co Ltd 回路基板
US5998291A (en) * 1997-04-07 1999-12-07 Raytheon Company Attachment method for assembly of high density multiple interconnect structures
JP3431532B2 (ja) 1999-03-25 2003-07-28 松下電器産業株式会社 転写媒体の製造方法およびその転写媒体を用いた配線基板の製造方法
JP2001007529A (ja) * 1999-06-23 2001-01-12 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法、半導体チップ及び半導体チップの製造方法
JP2001053198A (ja) * 1999-08-12 2001-02-23 Shinko Electric Ind Co Ltd 多層配線基板の製造方法
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
JP2001185653A (ja) * 1999-10-12 2001-07-06 Fujitsu Ltd 半導体装置及び基板の製造方法
JP4300687B2 (ja) * 1999-10-28 2009-07-22 味の素株式会社 接着フィルムを用いた多層プリント配線板の製造法
JP2001284783A (ja) 2000-03-30 2001-10-12 Shinko Electric Ind Co Ltd 表面実装用基板及び表面実装構造
JP3498732B2 (ja) 2000-06-30 2004-02-16 日本電気株式会社 半導体パッケージ基板及び半導体装置
JP4427874B2 (ja) * 2000-07-06 2010-03-10 住友ベークライト株式会社 多層配線板の製造方法および多層配線板
JP2002190549A (ja) * 2000-10-03 2002-07-05 Sumitomo Bakelite Co Ltd 多層配線板および多層配線板の製造方法
JP3546961B2 (ja) * 2000-10-18 2004-07-28 日本電気株式会社 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP4819304B2 (ja) * 2000-10-18 2011-11-24 日本電気株式会社 半導体パッケージ
US6867493B2 (en) * 2000-11-15 2005-03-15 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless multi-die carrier
JP2002329949A (ja) * 2001-04-27 2002-11-15 Matsushita Electric Ind Co Ltd 転写用配線パターン形成材とその製造方法およびそれを用いた配線基板とその製造方法
JP3842588B2 (ja) 2001-06-29 2006-11-08 株式会社東芝 配線基板の製造方法および配線基板形成用部材
TW584950B (en) * 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Industrial Co Ltd Circuit component built-in module and method of manufacturing the same
JP4259024B2 (ja) * 2002-02-07 2009-04-30 富士通株式会社 多層配線基板の製造方法およびこれにより製造される多層配線基板
JP4044769B2 (ja) * 2002-02-22 2008-02-06 富士通株式会社 半導体装置用基板及びその製造方法及び半導体パッケージ
JP2003282773A (ja) 2002-03-25 2003-10-03 Sumitomo Bakelite Co Ltd 多層配線板およびその製造方法ならびに半導体装置
JP2003289104A (ja) 2002-03-28 2003-10-10 Ricoh Co Ltd 半導体装置の保護回路及び半導体装置
JP3591524B2 (ja) * 2002-05-27 2004-11-24 日本電気株式会社 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
JP3945316B2 (ja) * 2002-05-30 2007-07-18 株式会社デンソー 多層配線基板及びその製造方法
JP4077261B2 (ja) * 2002-07-18 2008-04-16 富士通株式会社 半導体装置
WO2004015771A2 (en) * 2002-08-09 2004-02-19 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP2004079756A (ja) * 2002-08-16 2004-03-11 Fujitsu Ltd 薄膜多層配線基板、電子部品パッケージ、及び、電子部品パッケージの製造方法
JP3983146B2 (ja) 2002-09-17 2007-09-26 Ｎｅｃエレクトロニクス株式会社 多層配線基板の製造方法
JP2004153000A (ja) 2002-10-30 2004-05-27 Denso Corp プリント基板の製造方法およびそれにより製造されるプリント基板
JP2004186265A (ja) 2002-11-29 2004-07-02 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2004186422A (ja) * 2002-12-03 2004-07-02 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
JP2004356569A (ja) * 2003-05-30 2004-12-16 Shinko Electric Ind Co Ltd 半導体装置用パッケージ
JP2005197418A (ja) * 2004-01-06 2005-07-21 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP3961537B2 (ja) 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法

Also Published As

Publication number Publication date
TWI290755B (en) 2007-12-01
TW200625559A (en) 2006-07-16
US20110003472A1 (en) 2011-01-06
US8198140B2 (en) 2012-06-12
US20060012048A1 (en) 2006-01-19
JP2006049819A (ja) 2006-02-16
US7816782B2 (en) 2010-10-19

Similar Documents

Publication Publication Date Title
JP3961537B2 (ja) 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
JP5326281B2 (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
TWI479971B (zh) 佈線板，其製造方法及具有佈線板之半導體裝置
JP4361826B2 (ja) 半導体装置
JP3945483B2 (ja) 半導体装置の製造方法
TWI443791B (zh) 佈線基板之製造方法、半導體裝置之製造方法及佈線基板
US20080298038A1 (en) Wiring board and its fabricating method
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
KR20080056016A (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
JP6007044B2 (ja) 配線基板
CN101604675B (zh) 基板及其制造方法、电路装置及其制造方法
US20160353576A1 (en) Electronic component built-in substrate and electronic device
JP2016162835A (ja) 多層配線板
JP2009004813A (ja) 半導体搭載用配線基板
JP2005243850A (ja) 多層プリント配線基板及びその製造方法
JP2011187912A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
JP7404665B2 (ja) フリップチップパッケージ、フリップチップパッケージ基板およびフリップチップパッケージの製造方法
JP4299601B2 (ja) 多層配線基板
JP4324732B2 (ja) 半導体装置の製造方法
JP2007096337A (ja) 半導体搭載用配線基板、半導体パッケージ、及びその製造方法
JP4429280B2 (ja) 半導体搭載用配線基板の製造方法、及び半導体装置の製造方法
JP2007149836A (ja) 半導体装置
JP7782131B2 (ja) 複合配線基板
JP4429281B2 (ja) 半導体搭載用配線基板の製造方法

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20051208

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20051215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061120

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070501

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070516

R150 Certificate of patent or registration of utility model

Ref document number: 3961537

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100525

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100525

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130525

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140525

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees