[go: up one dir, main page]

JP3014334B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3014334B2
JP3014334B2 JP8319868A JP31986896A JP3014334B2 JP 3014334 B2 JP3014334 B2 JP 3014334B2 JP 8319868 A JP8319868 A JP 8319868A JP 31986896 A JP31986896 A JP 31986896A JP 3014334 B2 JP3014334 B2 JP 3014334B2
Authority
JP
Japan
Prior art keywords
film
substrate
insulating film
gas
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8319868A
Other languages
English (en)
Other versions
JPH10163195A (ja
Inventor
摂 鈴木
淳一 青木
和夫 前田
Original Assignee
キヤノン販売株式会社
株式会社半導体プロセス研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キヤノン販売株式会社, 株式会社半導体プロセス研究所 filed Critical キヤノン販売株式会社
Priority to JP8319868A priority Critical patent/JP3014334B2/ja
Priority to US08/897,439 priority patent/US6133162A/en
Priority to TW086110443A priority patent/TW388079B/zh
Priority to EP97112764A priority patent/EP0845804A3/en
Priority to KR1019970034812A priority patent/KR100286380B1/ko
Publication of JPH10163195A publication Critical patent/JPH10163195A/ja
Application granted granted Critical
Publication of JP3014334B2 publication Critical patent/JP3014334B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、より詳しくは、配線層等が形成された被堆
積基板上に熱ＣＶＤ法によりシリコン含有絶縁膜等を形
成する際の成膜前処理を含む半導体装置の製造方法に関
する。
【０００２】
【従来の技術】従来、半導体装置の製造工程の途中のウ
エハ上に、ＴＥＯＳに代表される有機シランとオゾンに
代表される酸素含有ガスとを含む反応ガスを常圧中、或
いは減圧中で熱反応させてＳｉＯ2 膜を形成する場合、
その被堆積面が異物等で汚染されているとき、成膜中、
或いは成膜後に著しく異常な状態が生じることが知られ
ている。例えば、成膜レートが低下すること、ポーラス
な膜が形成されること、形成膜のエッチングレートが低
下することが生じ、或いは図７（ａ）〜（ｄ），図８に
示すように形成膜の形状異状が観察される。
【０００３】このように成膜状態が被堆積基板の表面状
態によって影響を受ける性質は、ＣＶＤ法による成膜に
おける表面依存性と呼ばれている。有機シランとオゾン
を含む反応ガスを用いたＣＶＤ法による成膜に影響を与
える要因として、これまでの経験上、表面への水分の吸
着、帯電、導電膜と絶縁膜とが混在する場合に起こりや
すい帯電の偏在、レジスト残差等の有機物や窒化物の残
留、金属汚染等が挙げられる。
【０００４】このような表面依存性を抑制するため、以
下のような対策が検討されている。即ち、図６の
（Ａ），（Ｂ）の各種成膜前処理から成膜終了までの工
程フローチャートにおいて、 （Ａ）の流れで示すように、酸素含有ガスとして低濃
度のオゾンを用いて形成した絶縁膜により予め被堆積面
を被覆することで、表面の汚染を遮蔽する。
【０００５】（Ｂ）の流れで示すように、プラズマＣ
ＶＤ法（ＰＥＣＶＤ法）により形成された絶縁膜で予め
被堆積面を被覆することで表面の汚染を遮蔽する。
【０００６】
【発明が解決しようとする課題】ところで、上記の対策
のうちでは、特に、プラズマ照射処理やプラズマＣＶＤ
法による絶縁膜被覆が有効であるが、表面の汚染の程度
が著しいときには、十分に下地の汚染を除去し、その影
響を抑制することはできない。この場合、プラズマＣＶ
Ｄ法による絶縁膜被覆ではその膜厚を厚くすることで、
相当な程度表面依存性を抑制することは可能であるが、
デバイスの微細化が要望され、絶縁膜の膜厚を薄くしな
ければならない現状には適さない。また、この方法で
は、偏在する電荷が存在している場合、被覆絶縁膜によ
っては遮蔽することはできず、成膜異状を防止すること
はできない。
【０００７】本発明は、上記の従来例の問題点に鑑みて
創作されたものであり、有機シランと酸素含有ガスを含
む反応ガス等を用いて熱ＣＶＤ法により成膜する前の被
堆積基板表面が著しく汚染されているときでも、被堆積
基板表面をより清浄にして、表面汚染による成膜の際の
表面依存性を抑制することができる成膜前処理を含む半
導体装置の製造方法を提供するものである。
【０００８】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、半導体装置の製造方法に係
り、ガス状のＨ2 Ｏをプラズマ化し、又は前記ガス状の
Ｈ2 Ｏに補助ガスを加えて作成した処理ガスをプラズマ
化し、下地絶縁膜が露出している被堆積基板の表面を該
プラズマに曝して該被堆積基板の表面を改質する工程
と、前記改質された被堆積基板の表面にプラズマＣＶＤ
法により表面依存性を均一化する絶縁膜を堆積する工程
と、前記表面依存性を均一化する絶縁膜上に、有機シラ
ンと酸素含有ガスを含む成膜ガスを熱により活性化さ
せ、反応させてシリコン含有絶縁膜を堆積する工程とを
有することを特徴とし、請求項２記載の発明は、請求項
１記載の半導体装置の製造方法に係り、前記補助ガス
は、酸素（Ｏ2 ），Ｎ2 Ｏ，窒素（Ｎ2 ）又は他の不活
性ガスのうちいずれかであることを特徴とし、請求項３
記載の発明は、請求項１又は２記載の半導体装置の製造
方法に係り、前記処理ガス中のガス状のＨ2 Ｏの量は、
前記処理ガスに対するガス状のＨ2 Ｏの流量比で１％以
上であることを特徴とし、請求項４記載の発明は、請求
項１又は２記載の半導体装置の製造方法に係り、前記処
理ガス中のガス状のＨ2 Ｏの量は、前記処理ガスに対す
るガス状のＨ2 Ｏの流量比で５％以上３０％以下である
ことを特徴とし、請求項５記載の発明は、請求項１乃至
４の何れか一に記載の半導体装置の製造方法に係り、前
記被堆積基板の表面を前記プラズマに曝している間、前
記被堆積基板を加熱することを特徴とし、請求項６記載
の発明は、請求項５記載の半導体装置の製造方法に係
り、前記加熱している被堆積基板の温度は、２５０〜３
５０℃であることを特徴とし、請求項７記載の発明は、
請求項１乃至６の何れか一に記載の半導体装置の製造方
法に係り、前記下地絶縁膜はシリコン含有絶縁膜である
ことを特徴とし、請求項８記載の発明は、請求項７記載
の半導体装置の製造方法に係り、前記シリコン含有絶縁
膜は熱酸化により形成されたシリコン酸化膜であること
を特徴とし、請求項９記載の発明は、請求項１乃至８の
何れか一に記載の半導体装置の製造方法に係り、前記下
地絶縁膜上にパターニングされた導電膜が形成されてい
ることを特徴とし、請求項１０記載の発明は、請求項９
記載の半導体装置の製造方法に係り、前記導電膜はアル
ミニウム膜、アルミニウム合金膜、高融点金属膜又は半
導体膜であり、かつ前記絶縁膜はシリコン含有絶縁膜で
あることを特徴とし、請求項１１記載の発明は、請求項
１乃至１０の何れか一に記載の半導体装置の製造方法に
係り、前記有機シランは、アルキルシラン又はアリール
シラン（一般式R n SiH4-n（ｎ＝１〜４）），アルコキ
シシラン（一般式(RO)n SiH4-n（ｎ＝１〜４）），鎖状
シロキサン（一般式R n H3-nSiO(R k H2-kSiO)m SiH3-n
R n（ｎ＝１〜３；ｋ＝０〜２；ｍ≧０）），鎖状シロ
キサンの誘導体（一般式(RO)n H3-n SiOSiH3-n(OR)
n（ｎ＝１〜３））又は環状シロキサン（一般式(R k H
2-k SiO)m （ｋ＝１，２；ｍ≧２））（Ｒはアルキル
基，アリール基又はその誘導体である。）からなるシリ
コン含有化合物のグループのうち少なくともいずれか一
であることを特徴とし、請求項１２記載の発明は、請求
項１乃至１１の何れか一に記載の半導体装置の製造方法
に係り、前記酸素含有ガスは、オゾン（Ｏ3 ），酸素
（Ｏ2 ），Ｎ2 Ｏ，ＮＯ2 ，ＣＯ，ＣＯ2 又はＨ2 Ｏの
うち少なくともいずれか一であることを特徴としてい
る。
【０００９】本発明に係る半導体装置の製造方法によれ
ば、成膜前に、ガス状のＨ2 Ｏをプラズマ化し、そのプ
ラズマにより下地絶縁膜が露出している被堆積基板の表
面を曝して被堆積基板表面を改質している。これによ
り、被堆積基板表面から汚染物質が除去される。また、
このとき、基板加熱することで、汚染物質の除去反応を
促進することができる。
【００１０】これにより、被堆積基板表面への成膜に対
する表面依存性が改善され、従って、被堆積基板上に直
接に、或いはプラズマＣＶＤ法により形成されたシリコ
ン含有絶縁膜を介して、有機シランと酸素含有ガスの混
合ガスを用いた熱ＣＶＤ法によりシリコン含有絶縁膜を
形成した場合、熱ＣＶＤ法によるシリコン含有絶縁膜の
形状を改善することができる。
【００１１】特に、被堆積基板表層の下地絶縁膜、特に
熱酸化により形成したシリコン酸化膜上にパターニング
された導電膜が存在している場合、清浄化後にプラズマ
ＣＶＤ法により絶縁膜を形成して被堆積基板表面を被覆
することにより、導電膜と熱酸化によるシリコン酸化膜
とで異なる表面依存性を均一化することができる。従っ
て、その後にプラズマＣＶＤ法による絶縁膜上に形成さ
れる熱ＣＶＤ法によるシリコン含有絶縁膜の膜厚を均一
化することが可能である。
【００１２】また、ガス状のＨ2 Ｏに補助ガス、例えば
酸素、Ｎ2 Ｏ、窒素又はアルゴンその他の不活性ガスを
加えて作成した処理ガスを用いることにより、該処理ガ
スをプラズマ化するとき、補助ガスはプラズマ状態を安
定化させるように機能する。このため、再現性よく、被
堆積基板の表面の汚染を除去することができる。
【００１３】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明する。本発明の実施の形態
に係る半導体装置の製造方法の工程のうち成膜前処理に
用いられるプラズマ装置について図４（ａ），（ｂ），
図５（ａ），（ｂ）を参照しながら説明する。なお、成
膜前処理した後であって熱ＣＶＤ法による成膜の前に、
清浄化され、改質された処理面を外気に触れさせないよ
うにすることが望ましいので、成膜前処理後にプラズマ
ＣＶＤ法による絶縁膜で被覆する場合が多い。この場
合、成膜前処理後に被堆積基板を外気に触れさせないで
同じチャンバ内で連続して成膜する必要があるので、こ
のプラズマ装置は、成膜前処理のプラズマ照射のための
前処理装置とプラズマＣＶＤ法による絶縁膜の成膜装置
とを兼ねている。
【００１４】図４（ａ）は、陽極結合方式の平行平板型
のプラズマ装置である。下部電極２２ａと上部電極２３
ａが対向して設けられており、下部電極２２ａは接地さ
れ、かつ上部電極２３ａに周波数13.56 ＭＨｚ又は１０
０ｋＨｚの高周波電源２６ａが接続されている。チャン
バ２１ａにつながるガス配管２８ａにガス切替え手段２
７ａが設けられ、処理ガス導入配管２８ｂと成膜ガス導
入配管２８ｃの切替えが行われる。被処理基板１０１か
ら遠い所にプラズマが生じるので、シース電圧により加
速されたイオンは被処理基板１０１表面に入射しにく
い。従って、主に化学的なエッチングが行われる。
【００１５】図４（ｂ）は、陰極結合方式の平行平板型
のプラズマ装置である。下部電極２２ｂと上部電極２３
ｂが対向して設けられており、図４（ａ）の場合と逆
に、上部電極２３ｂは接地され、かつ下部電極２２ｂに
周波数13.5ＭＨｚ又は１００ｋＨｚの高周波電源２６ｂ
が接続されている。チャンバ２１ｂにつながるガス配管
２８ｄにガス切替え手段２７ｂが設けられ、処理ガス導
入配管２８ｅと成膜ガス導入配管２８ｆの切替えが行わ
れる。図４（ａ）の場合と逆に、被処理基板１０１から
近い所にプラズマが生じるので、イオンはシース電圧に
より加速を受けて被処理基板１０１表面に入射する。従
って、主に物理的なエッチングが行われる。
【００１６】図５（ａ）は、マイル誘導方式のフローテ
ィング型のプラズマ装置である。横型の反応管３１が設
けられ、反応管３１の外周部にコイル３３が巻かれてい
る。コイル３３から発生する電磁波により反応管３１内
に導入されたガスがプラズマ化される。反応管３１につ
ながるガス配管３６ａにガス切替え手段３４が設けら
れ、処理ガス導入配管３６ｂと成膜ガス導入配管３６ｃ
の切替えが行われる。被処理基板１０１はプラズマに曝
されているだけで電気的に浮いているので、プラズマに
対して自己バイアスされず、イオン衝撃を受けない。こ
のため、化学的なエッチングが行われる。
【００１７】図５（ｂ）は、二重周波数励起方式の平行
平板型のプラズマ装置である。下部電極２２ｃと上部電
極２３ｃが対向して設けられている。下部電極２２ｃに
周波数３８０ｋＨｚの高周波電源２６ｄが接続され、上
部電極２３ｃに周波数13.56ＭＨｚの高周波電源２６ｃ
が接続されている。チャンバ２１ｃにつながるガス配管
２８ｇにガス切替え手段２７ｃが設けられ、処理ガス導
入配管２８ｈと成膜ガス導入配管２８ｉの切替えが行わ
れる。図４（ａ）及び図４（ｂ）の両方の特徴を有する
エッチング、即ち化学的及び物理的なエッチングが行わ
れる。両電極２２ｃ，２３ｃに加える高周波電力を独立
に調整することで、化学的及び物理的なエッチングを同
じ程度に、或いはどちらかのエッチングが優勢になるよ
うに調整することができる。
【００１８】（第１の実施の形態） 本発明の第１の実施の形態に係る半導体装置の製造方法
のうち成膜前処理方法について説明する。図１の（Ｄ）
は成膜前処理から成膜終了までの作業順序を示すフロー
チャートである。図２（ａ）〜（ｃ）は成膜前処理から
成膜終了までの工程を示す断面図である。まず、図２
（ａ）に示すように、成膜前の被堆積基板１０１を準備
する。例えば、シリコンからなる半導体基板１１上に熱
酸化法によりシリコン酸化膜からなる下地絶縁膜１２を
形成し、さらにその上にアルミニウム又はその合金から
なる配線層（導電膜）１３ａ，１３ｂを形成する（Ｐ
１）。
【００１９】この被堆積基板１０１を、例えば図５
（ｂ）に示すプラズマ装置のチャンバ２１ｃ内に入れて
排気し、圧力を１０-3Torr程度にチャンバ２１ｃ内を減
圧する。次いで、被堆積基板１０１を加熱し、凡そ３３
０℃程度に保持する。次に、流量１００ｃｃの水蒸気
（ガス状のＨ2 Ｏ）と流量９００ｃｃの酸素ガス（補助
ガス）との混合ガスを処理ガス導入配管２８ｂからチャ
ンバ２１ｃ内に導入し、チャンバ２１ｃ内の圧力を０．
５〜２Torrに保持する。
【００２０】次いで、上部電極２３ｃに電力１５０Ｗ，
周波数13.56 ＭＨｚの高周波電力を印加し、下部電極２
２ｃに電力１５０Ｗ，周波数３８０ｋＨｚの高周波電力
を印加して、処理ガスのプラズマを生成する。被堆積基
板１０１表面はプラズマに曝されるので、そのまま保持
する。凡そ３０秒間で被堆積基板１０１表面の汚染物が
除去されて成膜前処理が完了する（Ｐ２１）。なお、水
分を添加しない酸素だけの場合、汚染物を除去するまで
に３０分以上かかった。
【００２１】次にプラズマＣＶＤ法により絶縁膜を形成
するため、処理ガスを止めて排気を続けたまま被堆積基
板１０１をチャンバ２１ｃ内にそのまま残す。清浄化さ
れた被堆積基板１０１の表面がそのまま保持されるよう
にするためである。次に、以下のようにして、上記成膜
前処理方法により処理した被堆積基板１０１上にプラズ
マＣＶＤ法によるシリコン酸化膜を形成し、さらに、そ
の上に有機シランとオゾンを含む反応ガスを用いた熱Ｃ
ＶＤ法によりシリコン酸化膜を形成する。
【００２２】まず、成膜前処理に用いたプラズマ装置の
チャンバ２１ｃ内に、流量３００〜1500SCCMの酸素含有
ガス、例えばＮ2 Ｏと、流量１０〜５０SCCMの有機シラ
ン、例えばＴＭＳ（トリメトキシシラン:HSi(OCH3)3 ）
とを成膜ガス導入配管２８ｉから導入し、チャンバ２１
ｃ内の圧力を０．５〜１Torrに保持する。次いで、上部
電極２３ｃに電力１５０Ｗ，周波数13.56 ＭＨｚの高周
波電力を印加し、下部電極２２ｃに電力１５０Ｗ，周波
数３８０ｋＨｚの高周波電力を印加して、成膜ガスのプ
ラズマを生成する。図２（ｂ）に示すように、被堆積基
板１０１表面はプラズマに曝されるので、そのまま所定
の時間保持し、被堆積基板１０１の表面に膜厚１００ｎ
ｍのシリコン酸化膜１４を形成する（Ｐ２２）。
【００２３】なお、熱ＣＶＤ法によるＴＥＯＳ／Ｏ3 膜
の形成前に被堆積基板１０１の表面をプラズマＣＶＤ法
による絶縁膜で被覆するのは、以下の理由による。即
ち、被堆積基板１０１の表面に金属膜と熱酸化膜がとも
に露出している場合、金属膜と熱酸化膜とで表面依存性
が異なり、このような表面に直接熱ＣＶＤ法による絶縁
膜を形成すると下地の金属膜と熱酸化膜上で均一な膜厚
の絶縁膜が形成されなくなる。一方、プラズマＣＶＤ法
による絶縁膜で被堆積基板１０１の表面を被覆すること
により表面依存性が均一になり、均一な膜厚の絶縁膜が
形成される。
【００２４】次に、チャンバ２１ｃから被堆積基板１０
１を取り出し、不図示の熱ＣＶＤ装置のチャンバ内に入
れる。次いで、被堆積基板１０１を加熱し、温度４００
℃に保持する。続いて、酸素中に５％のオゾンを含む流
量７．５ＳＬＭの酸素含有ガスと、流量１ＳＬＭの窒素
ガスに含ませた有機シラン、例えばＴＥＯＳ（テトラエ
チルオルソシリケート:Si(OC2H5)4 ）とをチャンバ内に
導入する。
【００２５】次いで、図２（ｃ）に示すように、そのま
ま所定の時間保持し、プラズマＣＶＤ法によるシリコン
酸化膜１４上に熱ＣＶＤ法により膜厚約８００ｎｍのシ
リコン酸化膜１５ａを形成する（Ｐ２３）。上記のよう
に、本発明に係るプラズマ照射の処理がなされた被堆積
基板１０１上にプラズマＣＶＤ法によりシリコン酸化膜
１４を形成し、更にその上に熱ＣＶＤ法によりシリコン
酸化膜１５ａを形成した場合、熱ＣＶＤ法により形成さ
れたシリコン酸化膜１５ａには、図７（ａ）〜（ｄ），
図８に示すような形成膜の形状異状は観察されなかっ
た。
【００２６】（第２の実施の形態）次に、本発明の第２
の実施の形態に係る半導体装置の製造方法について説明
する。図１の（Ｃ）は成膜前処理から成膜終了までの作
業順序を示すフローチャートである。図３（ａ），
（ｂ）は成膜前処理から成膜終了までの製造工程を示す
断面図である。
【００２７】図３（ａ），（ｂ）に示すように、第１の
実施の形態で説明したプラズマ照射処理（Ｐ１１）のみ
で、プラズマＣＶＤ法による絶縁膜を形成せずに、直接
被堆積基板１０１上に熱ＣＶＤ法によるシリコン酸化膜
１５ｂを形成した（Ｐ１２）。製造工程と製造条件は、
プラズマＣＶＤ法により絶縁膜を形成する工程を省略す
ることを除き、第１の実施の形態と同じとした。
【００２８】上記の熱ＣＶＤ法により形成されたシリコ
ン酸化膜１５ｂには、図７（ａ）〜（ｄ），図８に示す
ような形成膜の形状異状は観察されなかった。このよう
に、水分を含ませたガスを用いたプラズマ照射処理のみ
でも表面依存性の抑制は可能である。 （比較例）被堆積基板に対してプラズマ照射処理をしな
いで、被堆積基板上にプラズマＣＶＤ法によりシリコン
酸化膜を形成し、さらにその上に熱ＣＶＤ法によりシリ
コン酸化膜を形成した。即ち、図６の（Ｂ）の場合に相
当する。
【００２９】上記熱ＣＶＤ法により形成されたシリコン
酸化膜には、図７（ｃ），（ｄ），図８の形状異状が観
察された。これは、電荷の偏在という現象或いは表面の
ミクロな汚染がプラズマＣＶＤ法による絶縁膜被覆のみ
では解消されないことを示している。以上のように、本
発明の第１及び第２の実施の形態に係る成膜前処理によ
れば、ガス状の水を含む処理ガスにより被堆積基板１０
１表面の成膜前処理を行っているので、被堆積基板１０
１表面から汚染物質が除去される。
【００３０】従って、被堆積基板１０１上にプラズマＣ
ＶＤ法により形成されたシリコン酸化膜１４を介して、
又は直接に、有機シランと酸素含有ガスの混合ガスを用
いた熱ＣＶＤ法により形成されたシリコン酸化膜１５
ａ，１５ｂの形状を改善することができる。なお、上記
第１及び第２の実施の形態では、成膜前処理に用いられ
るガス状のＨ2 Ｏとして水蒸気を用いているがこの形態
に限られるものではない。
【００３１】更に、酸素ガスと水蒸気とを混合した処理
ガスに対する水蒸気の割合を流量比で１０％としている
が、その割合には限られない。顕著な除去効果やプラズ
マの安定性等の観点から水蒸気の割合は流量比で５〜３
０％程度が好ましいが、１００％水蒸気のみを用いるこ
ともできるし、流量比で１％程度でもよい。なお、通常
のウエハプロセスで用いられる水蒸気を添加しない精製
されたガスはｐｐｍオーダの水分しか含まない。
【００３２】また、水蒸気に添加する補助ガスとして酸
素ガスを用いているが、Ｎ2 Ｏ，又は窒素ガスやアルゴ
ンガス等の不活性ガスを用いることができる。これらの
ガスは、いずれもプラズマ放電を安定化させる効果を有
する。また、ガスの種類の違いにより、プラズマ放電を
安定化させる効果のほか、以下のような効果を有する。
即ち、酸素ガスは被堆積基板１０１表面から有機物を除
去する効果を有し、窒素ガスはやアルゴンガスは表面荒
れを生じさせ、被堆積基板１０１表面、特にシリコン酸
化膜（下地絶縁膜）１２の表面から−ＯＨ基を除去して
親水性から疎水性に変換し、被堆積基板１０１表面を改
質するという効果を有する。
【００３３】更に、清浄化処理時の被堆積基板の温度を
３３０℃としているが、その温度には限られない。基板
温度は２５０℃〜３５０℃程度が短時間の処理という観
点から好ましいが、本発明では水分を含むことだけで水
分を含まない場合に比べて著しい効果があるのであり、
基板加熱は汚染物の除去反応を促進する効果を有するだ
けである。従って、室温、或いはそれ以下の温度でも本
発明を適用可能である。
【００３４】また、反応ガスとしてＴＥＯＳとオゾンの
混合ガスを用いた熱ＣＶＤ法によりシリコン酸化膜１５
ａ，１５ｂを形成する場合に本発明のプラズマ照射処理
を適用しているが、他の有機シラン（アルキルシラン又
はアリールシラン（一般式R n SiH4-n（ｎ＝１〜
４）），アルコキシシラン（一般式(RO)n SiH4-n（ｎ＝
１〜４）），鎖状シロキサン（一般式R n H3-nSiO(R k
H2-kSiO)m SiH3-nR n （ｎ＝１〜３；ｋ＝０〜２；ｍ≧
０）），鎖状シロキサンの誘導体（一般式(RO)n H3-nSi
OSiH3-n(OR) n（ｎ＝１〜３））又は環状シロキサン
（一般式(R k H2-k SiO) m （ｋ＝１，２；ｍ≧２））
（但し、Ｒはアルキル基，アリール基又はその誘導
体））と、酸素含有ガス（オゾン（Ｏ3 ），酸素
（Ｏ2 ），Ｎ2 Ｏ，Ｎ2 Ｏ，ＮＯ2 ，ＣＯ，ＣＯ2 又は
Ｈ2 Ｏ）とを含む混合ガスを用いた熱ＣＶＤ法によるシ
リコン酸化膜又はボロンやリン等の不純物を含むシリコ
ン含有絶縁膜に適用することもできる。
【００３５】
【発明の効果】以上のように、本発明においては、ガス
状のＨ2 Ｏをプラズマ化し、そのプラズマにより被堆積
基板表面の成膜前処理を行っているので、被堆積基板表
面から汚染物質を容易に除去することができる。このた
め、被堆積基板表面の表面依存性を改善することができ
る。これにより、被堆積基板上に直接に、或いはプラズ
マＣＶＤ法により形成されたシリコン含有絶縁膜を介し
て、熱ＣＶＤ法によりシリコン含有絶縁膜を形成した場
合、その膜厚を均一化し、その形状を改善することがで
きる。
【図面の簡単な説明】
【図１】図１は、本発明の第１及び第２の実施の形態に
係る半導体装置の製造方法について示すフローチャート
である。
【図２】図２（ａ）〜（ｃ）は、本発明の第１の実施の
形態に係る半導体装置の製造方法について示す断面図で
ある。
【図３】図３（ａ）〜（ｃ）は、本発明の第２の実施の
形態に係る半導体装置の製造方法について示す断面図で
ある。
【図４】図４（ａ）、（ｂ）は、本発明の実施の形態に
係る成膜前処理及び半導体装置の製造方法に用いられる
プラズマ装置の側面図（その１）である。
【図５】図５（ａ）、（ｂ）は、本発明の実施の形態に
係る成膜前処理及び半導体装置の製造方法に用いられる
プラズマ装置の側面図（その２）である。
【図６】図６は、従来例に係る半導体装置の製造方法に
ついて示すフローチャートである。
【図７】図７（ａ）〜（ｄ）は、従来例に係る成膜前処
理及び半導体装置の製造方法により形成されたシリコン
酸化膜の形状異常について示す断面図（その１）であ
る。
【図８】図８は、従来例に係る成膜前処理及び半導体装
置の製造方法により形成されたシリコン酸化膜の形状異
常について示す断面図（その２）である。
【符号の説明】
１１ シリコン基板（半導体基板）、 １２ 下地絶縁膜、 １３ａ，１３ｂ 配線層（導電膜）、 １４ シリコン酸化膜（絶縁膜）、 １５ａ，１５ｂ シリコン酸化膜、 ２１ａ〜２１ｃ チャンバ、 ２２ａ〜２２ｃ 下部電極、 ２３ａ〜２３ｃ 上部電極、 ２４ａ〜２４ｃ ガス放出口、 ２５ａ〜２５ｃ，３２ 排気口、 ２６ａ〜２６ｄ 高周波電源、 ２７ａ〜２７ｃ，３４ 切替え手段、 ２８ａ，２８ｄ，２８ｇ，３６ａ ガス配管、 ２８ｂ，２８ｅ，２８ｈ，３６ｂ 処理ガス導入管、 ２８ｃ，２８ｆ，２８ｉ，３６ｃ 成膜ガス導入管、 ３１ 反応管、 ３３ コイル、 １０１ 被堆積基板。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 前田 和夫 東京都港区港南２−13−29 株式会社半 導体プロセス研究所内 (56)参考文献 特開 平５−206110（ＪＰ，Ａ) 特開 昭58−42239（ＪＰ，Ａ) 特開 平９−223752（ＪＰ，Ａ) 特開 平９−27457（ＪＰ，Ａ) 特開 平10−98038（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/316

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】 ガス状のＨ2 Ｏをプラズマ化し、又は前
    記ガス状のＨ2 Ｏに補助ガスを加えて作成した処理ガス
    をプラズマ化し、下地絶縁膜が露出している被堆積基板
    の表面を該プラズマに曝して該被堆積基板の表面を改質
    する工程と、 前記改質された被堆積基板の表面にプラズマＣＶＤ法に
    より表面依存性を均一化する絶縁膜を堆積する工程と、 前記表面依存性を均一化する絶縁膜上に、有機シランと
    酸素含有ガスを含む成膜ガスを熱により活性化させ、反
    応させてシリコン含有絶縁膜を堆積する工程とを有する
    ことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記補助ガスは、酸素（Ｏ2 ），Ｎ
    2 Ｏ，窒素（Ｎ2 ）又は他の不活性ガスのうちいずれか
    であることを特徴とする請求項１記載の半導体装置の製
    造方法。
  3. 【請求項３】 前記処理ガス中のガス状のＨ2 Ｏの量
    は、前記処理ガスに対するガス状のＨ2 Ｏの流量比で１
    ％以上であることを特徴とする請求項１又は２記載の半
    導体装置の製造方法。
  4. 【請求項４】 前記処理ガス中のガス状のＨ2 Ｏの量
    は、前記処理ガスに対するガス状のＨ2 Ｏの流量比で５
    ％以上３０％以下であることを特徴とする請求項１又は
    ２記載の半導体装置の製造方法。
  5. 【請求項５】 前記被堆積基板の表面を前記プラズマに
    曝している間、前記被堆積基板を加熱することを特徴と
    する請求項１乃至４の何れか一に記載の半導体装置の製
    造方法。
  6. 【請求項６】 前記加熱している被堆積基板の温度は、
    ２５０〜３５０℃であることを特徴とする請求項５記載
    の半導体装置の製造方法。
  7. 【請求項７】 前記下地絶縁膜はシリコン含有絶縁膜で
    あることを特徴とする請求項１乃至６の何れか一に記載
    の半導体装置の製造方法。
  8. 【請求項８】 前記シリコン含有絶縁膜は熱酸化により
    形成されたシリコン酸化膜であることを特徴とする請求
    項７記載の半導体装置の製造方法。
  9. 【請求項９】 前記下地絶縁膜上にパターニングされた
    導電膜が形成されていることを特徴とする請求項１乃至
    ８の何れか一に記載の半導体装置の製造方法。
  10. 【請求項１０】 前記導電膜はアルミニウム膜、アルミ
    ニウム合金膜、高融点金属膜又は半導体膜であり、かつ
    前記絶縁膜はシリコン含有絶縁膜であることを特徴とす
    る請求項９記載の半導体装置の製造方法。
  11. 【請求項１１】 前記有機シランは、アルキルシラン又
    はアリールシラン（一般式R n SiH4-n（ｎ＝１〜
    ４）），アルコキシシラン（一般式(RO)n SiH4-n（ｎ＝
    １〜４）），鎖状シロキサン（一般式R n H3-nSiO(R k
    H2-kSiO)m SiH3-nR n （ｎ＝１〜３；ｋ＝０〜２；ｍ≧
    ０）），鎖状シロキサンの誘導体（一般式(RO)n H3-n S
    iOSiH3-n(OR) n（ｎ＝１〜３））又は環状シロキサン
    （一般式(R kH2-k SiO)m （ｋ＝１，２；ｍ≧２））
    （Ｒはアルキル基，アリール基又はその誘導体であ
    る。）からなるシリコン含有化合物のグループのうち少
    なくともいずれか一であることを特徴とする請求項１乃
    至１０の何れか一に記載の半導体装置の製造方法。
  12. 【請求項１２】 前記酸素含有ガスは、オゾン
    （Ｏ3 ），酸素（Ｏ2 ），Ｎ2 Ｏ，ＮＯ2 ，ＣＯ，ＣＯ
    2 又はＨ2 Ｏのうち少なくともいずれか一であることを
    特徴とする請求項１乃至１１の何れか一に記載の半導体
    装置の製造方法。
JP8319868A 1996-11-29 1996-11-29 半導体装置の製造方法 Expired - Fee Related JP3014334B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP8319868A JP3014334B2 (ja) 1996-11-29 1996-11-29 半導体装置の製造方法
US08/897,439 US6133162A (en) 1996-11-29 1997-07-21 Method of forming a film by using plasmanized process gas containing gaseous H2 O and an auxiliary gas in a semiconductor device
TW086110443A TW388079B (en) 1996-11-29 1997-07-22 Film growth pretreatment method and manufacture of semiconductor device
EP97112764A EP0845804A3 (en) 1996-11-29 1997-07-24 Pre-treatment of substrate before deposition of an insulating film
KR1019970034812A KR100286380B1 (ko) 1996-11-29 1997-07-25 성막 전처리 방법 및 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8319868A JP3014334B2 (ja) 1996-11-29 1996-11-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10163195A JPH10163195A (ja) 1998-06-19
JP3014334B2 true JP3014334B2 (ja) 2000-02-28

Family

ID=18115139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8319868A Expired - Fee Related JP3014334B2 (ja) 1996-11-29 1996-11-29 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US6133162A (ja)
EP (1) EP0845804A3 (ja)
JP (1) JP3014334B2 (ja)
KR (1) KR100286380B1 (ja)
TW (1) TW388079B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4187819B2 (ja) * 1997-03-14 2008-11-26 シャープ株式会社 薄膜装置の製造方法
JP3184177B2 (ja) * 1999-03-26 2001-07-09 キヤノン販売株式会社 層間絶縁膜の形成方法、半導体製造装置、及び半導体装置
JP3415487B2 (ja) * 1999-06-14 2003-06-09 Ｎｅｃエレクトロニクス株式会社 半導体素子の製造方法
US6835669B2 (en) 2000-07-21 2004-12-28 Canon Sales Co., Inc. Film forming method, semiconductor device and semiconductor device manufacturing method
US6500752B2 (en) * 2000-07-21 2002-12-31 Canon Sales Co., Inc. Semiconductor device and semiconductor device manufacturing method
KR20030001040A (ko) * 2001-06-28 2003-01-06 동부전자 주식회사 반도체 제조 공정에서의 보호막 형성 방법
JP4678251B2 (ja) * 2005-07-11 2011-04-27 セイコーエプソン株式会社 キャパシタの製造方法
KR100693267B1 (ko) 2005-08-23 2007-03-14 연세대학교 산학협력단 표면이 개질된 고체 실리카 및 그 제조방법
US7293569B2 (en) * 2005-12-13 2007-11-13 Air Liquide Electronics U.S. Lp Alkylsilanes as solvents for low vapor pressure precursors
KR100821830B1 (ko) * 2006-12-26 2008-04-14 동부일렉트로닉스 주식회사 Ｃｍｐ 공정후 세정시 저유전율 층간절연막에 발생하는워터마크 방지방법
KR101217778B1 (ko) * 2007-06-08 2013-01-02 도쿄엘렉트론가부시키가이샤 패터닝 방법
US7998801B2 (en) 2008-04-25 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor having altered semiconductor layer
WO2011132548A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2018061954A1 (ja) * 2016-09-28 2018-04-05 シャープ株式会社 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法及び表示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0519079B1 (en) * 1991-01-08 1999-03-03 Fujitsu Limited Process for forming silicon oxide film
US5525550A (en) * 1991-05-21 1996-06-11 Fujitsu Limited Process for forming thin films by plasma CVD for use in the production of semiconductor devices
AU669754B2 (en) * 1992-12-18 1996-06-20 Becton Dickinson & Company Barrier coating
JP3286816B2 (ja) * 1992-12-24 2002-05-27 イーシー化学株式会社 大気圧グロ−放電プラズマ処理法
US5364666A (en) * 1993-09-23 1994-11-15 Becton, Dickinson And Company Process for barrier coating of plastic objects
FR2711556B1 (fr) * 1993-10-29 1995-12-15 Atohaas Holding Cv Procédé de dépôt d'une couche mince sur la surface d'un substrat en matière plastique.
DE4414263C2 (de) * 1994-04-23 2000-07-06 Fraunhofer Ges Forschung Verfahren und Verdampfer zur plasmachemischen Reinigung von Substraten
US5633424A (en) * 1994-12-29 1997-05-27 Graves; Clinton G. Device and methods for plasma sterilization
JP2702430B2 (ja) * 1995-01-27 1998-01-21 日本電気株式会社 半導体装置の製造方法
JP2758847B2 (ja) * 1995-02-08 1998-05-28 日本電気株式会社 スピンオングラス膜の形成方法
JPH098032A (ja) * 1995-06-20 1997-01-10 Sony Corp 絶縁膜形成方法
US5707895A (en) * 1996-10-21 1998-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Thin film transistor performance enhancement by water plasma treatment

Also Published As

Publication number Publication date
EP0845804A2 (en) 1998-06-03
KR100286380B1 (ko) 2001-05-02
EP0845804A3 (en) 1999-08-04
JPH10163195A (ja) 1998-06-19
KR19980041795A (ko) 1998-08-17
TW388079B (en) 2000-04-21
US6133162A (en) 2000-10-17

Similar Documents

Publication Publication Date Title
JP3969795B2 (ja) チャンバ洗浄中に枯らし時間とバイアスｒｆ電力とを変化させて移動性イオン及び金属による汚染を低減する方法
JP3014334B2 (ja) 半導体装置の製造方法
US5868849A (en) Surface processing device
JP3400293B2 (ja) Ｃｖｄ装置及びそのクリーニング方法
US5030319A (en) Method of oxide etching with condensed plasma reaction product
KR0184269B1 (ko) 반도체 웨이퍼 처리 장치용 세척 방법
JP2989063B2 (ja) 薄膜形成装置および薄膜形成方法
US20080216958A1 (en) Plasma Reaction Apparatus Having Pre-Seasoned Showerheads and Methods for Manufacturing the Same
JPH056880A (ja) 表面処理方法
EP1264329B1 (en) Plasma deposition method and system
KR20010072415A (ko) 기질상에 필름을 형성하는 방법 및 장치
JP3657942B2 (ja) 半導体製造装置の洗浄方法、及び半導体装置の製造方法
JPWO2008050596A1 (ja) プラズマドーピング方法及びプラズマドーピング装置
JP2837087B2 (ja) 薄膜形成方法
JPH04233734A (ja) 弗素化窒化珪素を付着する方法
JPH07201738A (ja) 薄膜形成前処理方法および薄膜形成方法
EP1035569A1 (en) Method for forming plasma films
KR20060041763A (ko) 불화 산화물 침착 공정에서 반도체 소자의 오염 감소방법
JPH0432228A (ja) ドライエッチング方法およびこれを用いた半導体装置の製造方法
JP3038827B2 (ja) 半導体装置の製造方法
JPH07235530A (ja) 絶縁膜の形成方法
JPH0661198A (ja) 薄膜素子の製造方法
JP2980277B2 (ja) 成膜方法
JPH098029A (ja) フッ素を含有する絶縁膜及びその形成方法
JPS5968921A (ja) 薄膜の形成方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990810

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991130

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071217

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081217

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091217

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees