JP2014119379A - Test method for semiconductor transistor - Google Patents
Test method for semiconductor transistor Download PDFInfo
- Publication number
- JP2014119379A JP2014119379A JP2012275811A JP2012275811A JP2014119379A JP 2014119379 A JP2014119379 A JP 2014119379A JP 2012275811 A JP2012275811 A JP 2012275811A JP 2012275811 A JP2012275811 A JP 2012275811A JP 2014119379 A JP2014119379 A JP 2014119379A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- test
- voltage
- under test
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】 半導体トランジスタの信頼性不良を短時間でスクリーニングする。
【解決手段】
被試験トランジスタの信頼性不良を検出するテスト方法であって、ゲート端子、ドレイン端子、及びソース端子に夫々所定のかかる被試験トランジスタがオフ状態となる電圧を、ドレイン端子に印加するドレイン電圧を徐々に変化させながら印加し、ドレイン電圧の変化に対するドレイン電流の変化量が所定値を超える被試験トランジスタを不良と判定する。
【選択図】 図１PROBLEM TO BE SOLVED: To screen a semiconductor transistor for defective reliability in a short time.
[Solution]
A test method for detecting a reliability failure of a transistor under test, wherein a voltage at which a predetermined transistor under test is turned off is applied to a gate terminal, a drain terminal, and a source terminal, and a drain voltage applied to a drain terminal is gradually increased. The transistor under test in which the amount of change in drain current with respect to the change in drain voltage exceeds a predetermined value is determined to be defective.
[Selection] Figure 1
Description
本発明は、半導体トランジスタのテスト方法に関し、特に、パワーデバイス等の高耐圧仕様の半導体トランジスタの信頼性不良に対してスクリーニングを行うテスト方法に関する。 The present invention relates to a test method for a semiconductor transistor, and more particularly to a test method for performing screening for a reliability failure of a high breakdown voltage semiconductor transistor such as a power device.
パワーデバイス等の高電圧の耐圧仕様の半導体回路で、特にＧａＮやＳｉＣなどの化合物半導体を材料とする半導体回路では、オフバイアス状態（高電圧印加状態）での信頼性不良のスクリーニングをいかに効率的に行うかが重要な課題となっている。 In semiconductor circuits with high voltage withstand voltage specifications such as power devices, especially semiconductor circuits made of compound semiconductors such as GaN and SiC, how efficient screening of reliability defects in the off-bias state (high voltage application state) is It is an important issue whether to do it.
一般的なオフバイアス状態（高電圧印加状態）での信頼性不良のスクリーニング方法として、ストレス試験やバーンインが行なわれる。しかしながら、ＧａＮやＳｉＣなどの化合物半導体を材料とするパワーデバイスではスクリーニングに数十秒〜数時間の長時間のストレス印加またはバーンインが必要であり、Ｓｉ（シリコン）を材料とするパワーデバイスのように一秒程度のストレス印加で信頼性不良チップをスクリーニングすることができない。このため、コスト増加の原因となるものの、数十秒〜数時間の長時間のストレス印加またはバーンインによって、信頼性不良のスクリーニングを実施している。 A stress test and burn-in are performed as a screening method for a poor reliability in a general off-bias state (high voltage application state). However, a power device made of a compound semiconductor such as GaN or SiC requires a long time stress application or burn-in for several tens of seconds to several hours for screening, and like a power device made of Si (silicon). A chip with poor reliability cannot be screened by applying a stress of about 1 second. For this reason, although it causes an increase in cost, screening for defective reliability is performed by applying stress for a long time of several tens of seconds to several hours or by burn-in.
かかるストレス試験やバーンインでは、図６に示すように、被試験トランジシタ１０のゲート端子１１、ソース端子１２、及び、ドレイン端子１３に試験装置を接続し、被試験トランジスタのゲート電圧を制御することで被試験トランジスタをオフ状態（ターンオフ）に設定後、ドレイン電圧に試験電圧（通常、仕様電圧の最大値よりも数百Ｖ程度高い電圧。以降「ストレス電圧」と称する）を印加することで信頼性不良を加速させ、スクリーニングを行う。 In such a stress test or burn-in, as shown in FIG. 6, a test apparatus is connected to the gate terminal 11, source terminal 12 and drain terminal 13 of the transistor under test 10 to control the gate voltage of the transistor under test. Reliability is achieved by applying a test voltage (usually a voltage several hundred volts higher than the maximum value of the specification voltage, hereinafter referred to as “stress voltage”) to the drain voltage after setting the transistor under test to the off state (turn off). Accelerate defects and screen.
被試験トランジスタが良品の場合の試験時におけるゲート端子とドレイン端子の電圧、及び、ドレイン電流の変化の様子を図７に、不良品の場合の試験時におけるゲート端子とドレイン端子の電圧、及び、ドレイン電流の変化の様子を図８に示す。 FIG. 7 shows changes in the voltage of the gate terminal and the drain terminal and the drain current during the test when the transistor under test is a non-defective product, and the voltages of the gate terminal and the drain terminal during the test when the transistor under test is defective. FIG. 8 shows how the drain current changes.
被試験トランジスタが良品であれば、図７に示すように、被試験トランジスタがオフ状態に設定されているため、ドレイン端子に流れるリーク電流は室温で数マイクロアンペア、高温（１５０℃など）でも数十マイクロアンペア〜数ミリアンペアの電流しか流れない。また、ストレス電圧印加後の時間経過に対して急激な電流変化は発生しない。 If the transistor under test is a non-defective product, as shown in FIG. 7, since the transistor under test is set to the OFF state, the leakage current flowing through the drain terminal is several microamperes at room temperature and several at high temperature (such as 150 ° C.). Only current of 10 microamperes to several milliamperes flows. In addition, a rapid current change does not occur with the passage of time after the stress voltage is applied.
一方、被試験トランジスタが不良品の場合、破壊するまではドレイン端子のリーク電流は室温で数マイクロアンペア、高温（１５０℃など）でも数十マイクロアンペア〜数ミリアンペアの電流しか流れない。しかし、不良が発生した瞬間から、図８に示すように、ドレイン端子のリーク電流が急増する。ドレイン電流が、ほぼ試験装置の電流レンジがレンジオーバーする制限値まで流れると、ドレイン電流が制限値にクランプされるためドレイン電圧は降下する。 On the other hand, when the transistor under test is a defective product, the leakage current of the drain terminal flows only at several microamperes at room temperature and at several tens of microamperes to several milliamperes even at high temperatures (such as 150 ° C.) until breakdown. However, as shown in FIG. 8, the leakage current of the drain terminal increases rapidly from the moment when the defect occurs. When the drain current flows to a limit value that almost exceeds the current range of the test apparatus, the drain voltage drops because the drain current is clamped to the limit value.
したがって、ドレイン電流またはドレイン電圧を測定することにより被試験トランジスタの信頼性不良をスクリーニングすることができる。 Therefore, it is possible to screen the reliability failure of the transistor under test by measuring the drain current or the drain voltage.
ところが、ＧａＮやＳｉＣなどの化合物半導体を材料とするパワートランジスタでは不良をスクリーニングするためのストレス印加時間が長くなる。ストレス印加時間（スクリーニング時間）を短縮する方法として、ドレイン電圧をより高電圧に設定して加速試験を行なう方法が、一般的に使用されている（図９参照）。図９（ｃ）では、図９（ｂ）に示すドレイン電圧よりも高電圧を印加してスクリーニングを行うことで、ストレス印加時間の短縮を図っている。 However, in a power transistor made of a compound semiconductor such as GaN or SiC, the stress application time for screening for defects becomes long. As a method for shortening the stress application time (screening time), a method of performing an acceleration test with the drain voltage set to a higher voltage is generally used (see FIG. 9). In FIG. 9C, the stress application time is shortened by performing screening by applying a voltage higher than the drain voltage shown in FIG. 9B.
特許文献１では、かかる加速試験における試験条件の設定方法として、信頼性不良により顕在化する電気特性に着目し、累積時間、及び、印加電圧や温度などの物理条件で決まる負荷条件を与えた場合のかかる電気特性の初期特性からの変化を測定している。負荷条件に応じた電気特性の変化から、負荷条件に対して実際に加えられた負荷量を評価し、要求される故障率を設定した場合に、どれだけの時間、どれだけの高電圧を加速試験において印加したら良いかを求めている。なお、上記特許文献１では、負荷条件として、一定の電圧を所定時間印加し、電圧印加後の電気特性（磁気蓄電器の充電特性）の変化を測定した後、放電後の同じ素子に異なる印加電圧を再度印加し、かかる充電特性の変化を測定している。 In Patent Document 1, as a method for setting test conditions in such an accelerated test, focusing on electrical characteristics that are manifested due to poor reliability, and applying load conditions determined by physical conditions such as cumulative time and applied voltage and temperature The change of the electrical characteristics from the initial characteristics is measured. From the change in electrical characteristics according to the load condition, evaluate the amount of load actually applied to the load condition, and when setting the required failure rate, how much time and how high voltage is accelerated We are asking if it should be applied in the test. In Patent Document 1, as a load condition, a constant voltage is applied for a predetermined time, a change in electrical characteristics (charging characteristics of the magnetic capacitor) after voltage application is measured, and then different applied voltages are applied to the same element after discharging. Is applied again, and the change in the charging characteristics is measured.
しかしながら、特許文献１における上記の電気特性は、負荷条件に応じて一意に決定される特性である必要が有る。一方、上述したパワーデバイスのオフバイアス試験は破壊試験であり、オフバイアス試験の場合に、どのような電気特性を設定したら良いのか不明である。 However, the above-described electrical characteristics in Patent Document 1 need to be characteristics that are uniquely determined according to load conditions. On the other hand, the off bias test of the power device described above is a destructive test, and it is unclear what electrical characteristics should be set in the case of the off bias test.
短縮すべきストレス印加時間に対し、どれだけの高電圧をドレイン端子に印加したらよいかの指針がない状況では、想定される使用条件、不良率に対し、本来不必要な高電圧を被試験トランジスタに印加することになりかねず、歩留まりの悪化を招く虞がある。 In the situation where there is no guideline on how much high voltage should be applied to the drain terminal for the stress application time to be shortened, the transistor under test should have a high voltage that is essentially unnecessary for the assumed use conditions and failure rate. There is a possibility that the yield may be deteriorated.
上記の問題点を鑑み、本発明は、特にＧａＮやＳｉＣなどの化合物半導体を材料としたパワーデバイスのストレス印加試験において、短時間（一秒程度以下）で信頼性不良をスクリーニングすることのできるテスト方法を提供することをその目的とする。 In view of the above problems, the present invention is a test that can screen for a reliability failure in a short time (about one second or less) particularly in a stress application test of a power device made of a compound semiconductor such as GaN or SiC. Its purpose is to provide a method.
上記目的を達成するための本発明に係る信頼性不良のテスト方法は、
半導体トランジスタのウェハ試験またはパッケージ試験において、信頼性不良を検出するテスト方法であって、
被試験トランジスタのゲート端子、ドレイン端子、及びソース端子に夫々所定の前記被試験トランジスタがオフ状態となる電圧を、前記ドレイン端子に印加するドレイン電圧を徐々に変化させながら印加し、前記ドレイン電圧の変化に対するドレイン電流の変化量が所定値を超える前記被試験トランジスタを不良判定することを特徴とする。
In order to achieve the above object, a test method of reliability failure according to the present invention is as follows.
A test method for detecting a reliability defect in a wafer test or a package test of a semiconductor transistor,
Apply a predetermined voltage at which the transistor under test is turned off to the gate terminal, drain terminal, and source terminal of the transistor under test while gradually changing the drain voltage applied to the drain terminal. The transistor under test in which the amount of change in drain current with respect to a change exceeds a predetermined value is determined as defective.
上記特徴の本発明に係るテスト方法は、前記被試験トランジスタが、化合物半導体で構成されたトランジスタであることが好ましい。 In the test method according to the present invention having the above characteristics, the transistor under test is preferably a transistor made of a compound semiconductor.
上記特徴の本発明に係るテスト方法は、前記ドレイン電圧を任意の電圧ステップで変化させ、前記電圧ステップに対する前記ドレイン電流の変化量が前記所定値を超える前記被試験トランジスタを不良判定することが好ましい。 In the test method according to the present invention having the above characteristics, it is preferable that the drain voltage is changed at an arbitrary voltage step, and the transistor under test whose amount of change in the drain current with respect to the voltage step exceeds the predetermined value is determined to be defective. .
上記特徴の本発明に係るテスト方法は、前記ドレイン電流をテスト装置に内蔵したＤＣ測定ユニットを用いて測定することが好ましい。 In the test method according to the present invention having the above characteristics, the drain current is preferably measured using a DC measurement unit built in a test apparatus.
上記特徴の本発明に係るテスト方法は、前記ドレイン電圧および前記ドレイン電流をテスト装置に内蔵したデジタイザ及びｄＩ／ｄＶ測定ユニットでサンプリングし、サンプリングされた前記ドレイン電圧および前記ドレイン電流に基づき、前記ドレイン電流の変化量を求めることが好ましい。 According to the test method of the present invention having the above characteristics, the drain voltage and the drain current are sampled by a digitizer and a dI / dV measurement unit built in a test apparatus, and the drain voltage and the drain current are sampled based on the sampled drain voltage and the drain current. It is preferable to determine the amount of change in current.
本発明に依れば、被試験トランジスタのオフ状態において、ドレイン端子に高電圧を印加してリーク電流の電流量を測定し、信頼性不良を検出するに際して、ドレイン電圧を徐々に変化させながら印加した際のドレイン電圧の変化に対するドレイン電流の変化量（つまりは、微分コンダクタンスｄＩ／ｄＶの値）に基づき、信頼性不良を検出する。 According to the present invention, in the off state of the transistor under test, a high voltage is applied to the drain terminal to measure the amount of leakage current, and when the reliability failure is detected, the drain voltage is gradually changed and applied. The reliability failure is detected based on the amount of change in the drain current with respect to the change in the drain voltage (that is, the value of the differential conductance dI / dV).
これにより、ドレイン電流の変化量が所定値を超えた時点で不良と判定することができるため、短時間でのテストが可能となる。出荷検査に必要な工数やコストを削減でき、製品の製造コストの低減を図ることができる。 As a result, it can be determined as defective when the amount of change in the drain current exceeds a predetermined value, so that a test can be performed in a short time. Man-hours and costs required for shipping inspection can be reduced, and product manufacturing costs can be reduced.
〈第１実施形態〉
本発明の一実施形態に係る信頼性不良のテスト方法（以降、適宜「本発明方法１」と称する）の構成例を図１のフローチャートに示す。本発明方法１は、特に、ＧａＮやＳｉＣなどの化合物半導体を材料としたパワートランジスタの信頼性不良のスクリーニング方法を想定している。しかしながら、本発明方法１は、これに限られるものではない。また、本発明方法１は、上記図１のフローチャートで示される方法に限定されるものではない。
<First Embodiment>
A configuration example of a reliability failure test method (hereinafter, referred to as “method 1 of the present invention” as appropriate) according to an embodiment of the present invention is shown in the flowchart of FIG. The method 1 of the present invention assumes a screening method for poor reliability of a power transistor made of a compound semiconductor such as GaN or SiC. However, the method 1 of the present invention is not limited to this. Further, the method 1 of the present invention is not limited to the method shown in the flowchart of FIG.
ＧａＮやＳｉＣなどの化合物半導体の信頼性不良チップでは、オフ状態において、ドレイン電圧の増加に伴ってある特定の電圧を境に急激にリーク電流が増加する特徴がある。本発明方法１では、ドレイン端子に印加するドレイン電圧Ｖｄを徐々に変化させながら、ドレイン電圧Ｖｄの変化に対するドレイン電流Ｉｄの変化量ΔＩｄ／ΔＶｄを求め、ΔＩｄ／ΔＶｄが所定値よりも大きいチップを不良品と判定する。 In a semiconductor chip with poor reliability of a compound semiconductor such as GaN or SiC, there is a characteristic that, in the off state, a leak current increases abruptly with a certain voltage as the drain voltage increases. In the method 1 of the present invention, the amount of change ΔId / ΔVd of the drain current Id with respect to the change of the drain voltage Vd is obtained while gradually changing the drain voltage Vd applied to the drain terminal, and a chip in which ΔId / ΔVd is larger than a predetermined value is obtained. Judged as defective.
先ず、上述した図６に示すように、被試験トランジスタ１０のドレイン端子１３、ソース端子１２、ゲート端子１１の夫々を試験装置に接続し、テストを開始する（ステップＳ１００）。そして、ドレイン端子１３、ソース端子１２、ゲート端子１１の夫々に、被試験トランジスタがオフ状態となる電圧を印加する（ステップＳ１０１）。具体的には、例えば、ゲート端子１１にソース電圧を基準として負電圧をゲート電圧として印加し、被試験トランジスタをオフ状態に設定した後、ドレイン端子１３に印加するドレイン電圧Ｖｄを、ソース端子１２に印加するソース電圧を基準として＋６００Ｖ（仕様電圧が望ましい）に設定する。 First, as shown in FIG. 6 described above, each of the drain terminal 13, the source terminal 12, and the gate terminal 11 of the transistor under test 10 is connected to the test apparatus, and the test is started (step S100). Then, a voltage at which the transistor under test is turned off is applied to each of the drain terminal 13, the source terminal 12, and the gate terminal 11 (step S101). Specifically, for example, a negative voltage is applied as a gate voltage to the gate terminal 11 with the source voltage as a reference, the transistor under test is set to an off state, and then the drain voltage Vd applied to the drain terminal 13 is set to the source terminal 12. Is set to +600 V (preferably the specified voltage) with reference to the source voltage applied to.
そして、試験装置に内蔵されたＤＣ測定ユニットを用いてドレイン端子１３に流れるドレインリーク電流（ドレイン電流）Ｉｄを測定する（ステップＳ１０２）。 Then, the drain leakage current (drain current) Id flowing through the drain terminal 13 is measured using a DC measurement unit built in the test apparatus (step S102).
その後、被試験トランジスタ１０の試験装置との接続を維持したまま、ドレイン電圧をオフせず、所定値（ΔＶｄ）だけ増加させる。ここでは、ドレイン電圧Ｖｄを６００Ｖから１０Ｖだけ増加させ、ソース電圧を基準として＋６１０Ｖに再設定し、かかるドレイン電圧を印加する（ステップＳ１０３）。ドレイン電圧をオフし、再度高電圧を印加する場合、電圧が安定するまで５０ｍ秒程度の時間が必要であるが、ドレイン電圧をオフせず増加させることにより、数ミリ秒の短時間でドレイン電圧を変化させ、安定させることができる。 Thereafter, while maintaining the connection of the transistor under test 10 with the test apparatus, the drain voltage is not turned off, but is increased by a predetermined value (ΔV d ). Here, the drain voltage V d is increased from 600V only 10V, then reset to + 610V source voltage as a reference, applies such drain voltage (step S103). When the drain voltage is turned off and a high voltage is applied again, it takes about 50 milliseconds until the voltage stabilizes. By increasing the drain voltage without turning it off, the drain voltage can be shortened in a few milliseconds. Can be changed and stabilized.
そして、ステップＳ１０２と同様、試験装置に内蔵されたテスタを用いてドレイン電流Ｉｄを再度測定する（ステップＳ１０４）。 Then, similarly to step S102, the drain current Id is measured again using a tester built in the test apparatus (step S104).
その後、ステップＳ１０４において測定されたドレイン電流Ｉｄの、前回の測定におけるドレイン電流（試験装置の記憶部に保存されている）からの増加量ΔＩｄを求める（ステップＳ１０５）。 Thereafter, the measured drain current I d in step S104, obtains the increment [Delta] I d from the drain current (stored in the storage unit of the test apparatus) in the previous measurement (step S105).
その後、ステップＳ１０６において、かかる増加量ΔＩｄが、設定値（本実施形態の例では、１０μＡ）を超えていないかを判定する。つまり、本実施形態では、ΔＶｄが１０Ｖであるので、上記ドレイン電流の変化量ΔＩｄ／ΔＶｄが所定値１μＡ／Ｖを超える場合に、不良品と判断される。ΔＩｄが設定値を超えている場合（ステップＳ１０６でＹＥＳ分枝）、被試験トランジスタを不良品と判断し、試験を終了する。 Thereafter, in step S106, the increase amount [Delta] I d is (in the example of this embodiment, 10 .mu.A) setpoint determines not exceed. That is, in the present embodiment, ΔV d is 10 V, and therefore, when the drain current change amount ΔI d / ΔV d exceeds a predetermined value 1 μA / V, it is determined as a defective product. If [Delta] I d is greater than the set value (branch YES content in step S106), it is determined under test transistors to be defective, the test is terminated.
一方、ΔＩｄが設定値以下である場合（ステップＳ１０６でＮＯ分枝）、測定したドレイン電圧が、ドレイン電流の測定対象とする最後のドレイン電圧か否かを判断する（ステップＳ１０７）。最後のドレイン電圧でない場合は、ステップＳ１０３に戻って、ドレイン電圧を増加させ再度ドレイン電流を測定し、ドレイン電流の増加量ΔＩｄが、設定値を超えていないかを再度判定する。最後のドレイン電圧である場合（ステップＳ１０７でＹＥＳ分枝）、被試験トランジスタを良品と判断し、試験を終了する。 On the other hand, if [Delta] I d is equal to or smaller than the set value (branch NO content in step S106), the measured drain voltage, it is determined whether the last drain voltage to be measured of the drain current (step S107). If not the last of the drain voltage, the process returns to step S103, again drain current increases the drain voltage was measured, an increase amount [Delta] I d of the drain current is determined does not exceed the set value again. If it is the last drain voltage (YES branch in step S107), the transistor under test is determined to be non-defective and the test is terminated.
図２及び図３に、本発明方法１に従ってストレス試験を行なう場合の試験時におけるゲート端子１１とドレイン端子１３の電圧変化、及びドレイン端子に流れるドレイン電流の変化のタイミングチャートを示す。図２は被試験トランジシタが良品の場合、図３は被試験トランジシタが不良品の場合である。本発明方法１により、ドレイン電流Ｉｄは、良品であれば図２に示すように変化するが、不良品であれば、図３に示すように特定のドレイン電圧から急激に増加する。かかるドレイン電流の急激な増加を検知することで、数十秒以上の長時間のストレス試験を行なうことなく、試験結果の良不良を判定できる。 2 and 3 show timing charts of voltage changes of the gate terminal 11 and the drain terminal 13 and changes of the drain current flowing in the drain terminal during the test when the stress test is performed according to the method 1 of the present invention. 2 shows a case where the transistor under test is a non-defective product, and FIG. 3 shows a case where the transistor under test is a defective product. The present invention method 1, the drain current I d is changed as shown in FIG. 2, if good, if defective, rapidly increases from a certain drain voltage, as shown in FIG. By detecting such a rapid increase in the drain current, it is possible to determine whether the test result is good or bad without performing a stress test for several tens of seconds or longer.
このようにして、例えば６００Ｖから９００Ｖまで、１０Ｖ刻みでドレイン電圧に対するドレイン電流を測定し、ドレイン電流の変化量ΔＩｄ／ΔＶｄを求め、ΔＩｄ／ΔＶｄが上記のドレイン電圧の測定範囲において全て所定値以下であれば、良品と判断する。この条件では、ドレイン電流Ｉｄの測定を３１回繰り返すことになるが、ドレイン電圧の再印加に必要な時間は、長めに見積もっても１回毎に１０ｍ秒程度であり、試験に要する時間は、最初の６００Ｖのドレイン電圧印加に必要な１００ｍ秒と、その後の徐々に増加するドレイン電圧印加に必要な時間３０×１０ｍ秒の和で、合計４００ｍ秒程度である。したがって、１秒以下の短時間で、信頼性不良をスクリーニングすることが可能となる。 In this way, for example, the drain current with respect to the drain voltage is measured in increments of 10 V from 600 V to 900 V, the amount of change ΔI d / ΔV d of the drain current is obtained, and ΔI d / ΔV d is within the above drain voltage measurement range. If all are below the predetermined value, it is judged as a good product. In this condition, but to repeat the measurement of the drain current I d 31 times, the time required for re-application of the drain voltage, even conservative, is about 10m sec each time, the time required for testing The sum of 100 ms required for the first 600 V drain voltage application and 30 × 10 ms required for the subsequent gradually increasing drain voltage application is about 400 ms in total. Therefore, it becomes possible to screen for reliability failures in a short time of 1 second or less.
図４に、ドレイン電圧の変化に対するドレインリーク電流の測定結果の例を示す。一例であるが、良品では＋１０Ｖの電圧変化で約１μＡ程度のドレイン電流増加しか発生しないが、不良品では約５０μＡ程度ドレイン電流の増加が発生している。 FIG. 4 shows an example of the measurement result of the drain leakage current with respect to the change of the drain voltage. For example, in the non-defective product, only a drain current increase of about 1 μA is generated with a voltage change of +10 V, but in the defective product, the drain current is increased by about 50 μA.
なお、上記実施形態では、６００Ｖから９００Ｖまで、１０Ｖ刻みでドレイン電圧に対するドレイン電流を測定し、ドレイン電圧に対するドレイン電流の変化量ΔＩｄ／ΔＶｄが所定値を超えた時点で不良品と判断し、それ以降のドレイン電流の測定は行わない構成となっている。しかしながら、本発明はこれに限られるものではなく、６００Ｖから９００Ｖまでの全ての測定範囲でドレイン電流の測定を行った後で、ドレイン電流の変化量に基づき、良品か不良品かの判断をしても構わない。 In the above embodiment, the drain current with respect to the drain voltage is measured in increments of 10 V from 600 V to 900 V, and when the amount of change ΔI d / ΔV d of the drain current with respect to the drain voltage exceeds a predetermined value, it is determined as a defective product. Thereafter, the drain current is not measured. However, the present invention is not limited to this, and after measuring drain current in the entire measurement range from 600 V to 900 V, it is determined whether the product is good or defective based on the amount of change in drain current. It doesn't matter.
また、試験装置に内蔵されたデジタイザ、及び、ｄＩ／ｄＶユニット（ドレイン電圧およびドレイン電流をトレースする機能を持つハードウェア）を用いる場合の本発明方法１の適用例を以下に示す。試験時におけるフローチャートは、図１と同様のものを採用することができる。 An application example of the method 1 of the present invention in the case of using a digitizer incorporated in the test apparatus and a dI / dV unit (hardware having a function of tracing drain voltage and drain current) is shown below. A flowchart similar to that shown in FIG. 1 can be employed for the test.
ステップＳ１０１において、被試験トランジスタ１０のドレイン端子１３、ソース端子１２、ゲート端子１１の夫々に、被試験トランジスタがオフ状態となる電圧を印加し、その後、ドレイン端子１３に印加されるドレイン電圧をスイープさせながらドレイン電流をサンプリングする。この場合の、ストレス試験時におけるゲート端子、ドレイン端子、ソース端子の電圧変化のタイミングチャートを図５に示す。 In step S101, a voltage at which the transistor under test is turned off is applied to each of the drain terminal 13, source terminal 12, and gate terminal 11 of the transistor under test 10, and then the drain voltage applied to the drain terminal 13 is swept. The drain current is sampled while FIG. 5 shows a timing chart of voltage changes at the gate terminal, the drain terminal, and the source terminal during the stress test in this case.
被試験トランジスタが良品の場合はドレイン電流のドレイン電圧の変化に対する変化量ｄＩｄ／ｄＶｄは図５（ｃ）に示すように変化し、６００Ｖから９００Ｖまでのドレイン電圧の測定範囲に渡ってテストスペック（所定値）を超えることはない。しかしながら、被試験トランジスタが不良品の場合はかかるドレイン電流の変化量ｄＩｄ／ｄＶｄは、図５（ｄ）に示すように、ある電圧（図５の例では、７７０Ｖ程度）から急激に変化量が増加し、変化量がテストスペックを超える。したがって、ドレイン電流の変化量ｄＩｄ／ｄＶｄの値を測定することで、数十ｍ秒〜数百ｍ秒程度の短時間で、信頼性不良をスクリーニングすることができる。 When the transistor under test is a non-defective product, the amount of change dI d / dV d of the drain current with respect to the change of the drain voltage changes as shown in FIG. The spec (predetermined value) is not exceeded. However, when the transistor under test is defective, the drain current change amount dI d / dV d changes rapidly from a certain voltage (about 770 V in the example of FIG. 5) as shown in FIG. The amount increases and the amount of change exceeds the test spec. Therefore, by measuring the value of the change amount dI d / dV d of the drain current, it is possible to screen for poor reliability in a short time of about several tens of milliseconds to several hundreds of milliseconds.
以上、本発明方法１に依れば、ドレイン電圧の変化に対するドレイン電流の変化量に基づいて不良を検出できるため、短時間で、信頼性不良（ストレス不良およびバーンイン不良）をスクリーニングすることができる。これにより、出荷検査に必要な工数やコストを削減でき、製品の製造コストの低減を図ることができる。 As described above, according to the method 1 of the present invention, since a defect can be detected based on the amount of change in the drain current with respect to the change in the drain voltage, it is possible to screen for a reliability failure (stress failure and burn-in failure) in a short time. . Thereby, the man-hour and cost which are required for a shipping inspection can be reduced, and the manufacturing cost of a product can be reduced.
本発明は、半導体デバイスのテスト方法としての利用が可能であり、特に、化合物半導体を材料としたパワーデバイス等、高耐圧仕様の半導体トランジスタの信頼性テスト方法として好適に利用可能である。 The present invention can be used as a test method for a semiconductor device, and in particular, can be suitably used as a reliability test method for a semiconductor transistor having a high breakdown voltage specification such as a power device made of a compound semiconductor.
１： 本発明の一実施形態に係るテスト方法（本発明方法）
１０： 被試験トランジスタ
１１： ゲート端子
１２： ソース端子
１３： ドレイン端子
1: Test method according to an embodiment of the present invention (method of the present invention)
10: Transistor under test 11: Gate terminal 12: Source terminal 13: Drain terminal
Claims (5)
被試験トランジスタのゲート端子、ドレイン端子、及びソース端子に夫々所定の前記被試験トランジスタがオフ状態となる電圧を、前記ドレイン端子に印加するドレイン電圧を徐々に変化させながら印加し、前記ドレイン電圧の変化に対するドレイン電流の変化量が所定値を超える前記被試験トランジスタを不良判定することを特徴とするテスト方法。 A test method for detecting a reliability defect in a wafer test or a package test of a semiconductor transistor,
Apply a predetermined voltage at which the transistor under test is turned off to the gate terminal, drain terminal, and source terminal of the transistor under test while gradually changing the drain voltage applied to the drain terminal. A test method comprising: determining a failure of the transistor under test in which a change amount of a drain current with respect to a change exceeds a predetermined value.
The drain voltage and the drain current are sampled by a digitizer and a dI / dV measurement unit built in a test apparatus, and a change amount of the drain current is obtained based on the sampled drain voltage and the drain current. The test method according to claim 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012275811A JP2014119379A (en) | 2012-12-18 | 2012-12-18 | Test method for semiconductor transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012275811A JP2014119379A (en) | 2012-12-18 | 2012-12-18 | Test method for semiconductor transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014119379A true JP2014119379A (en) | 2014-06-30 |
Family
ID=51174330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012275811A Pending JP2014119379A (en) | 2012-12-18 | 2012-12-18 | Test method for semiconductor transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014119379A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016057091A (en) * | 2014-09-05 | 2016-04-21 | 株式会社東芝 | Semiconductor inspection device |
| JP2021063836A (en) * | 2018-06-21 | 2021-04-22 | 三菱電機株式会社 | Device and method for evaluating reliability of semiconductor element |
| CN115877160A (en) * | 2022-11-21 | 2023-03-31 | 深圳天狼芯半导体有限公司 | Trap parameter measuring method, device and medium of gallium nitride device |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4943223B1 (en) * | 1969-07-07 | 1974-11-20 | ||
| JPS5730962A (en) * | 1980-08-01 | 1982-02-19 | Nec Corp | Measuring method for dielectric strength of field effect transistor |
| JPS63101782A (en) * | 1986-10-20 | 1988-05-06 | Advantest Corp | Ic tester |
| JPS63190974U (en) * | 1987-05-29 | 1988-12-08 | ||
| JPH06181247A (en) * | 1992-12-15 | 1994-06-28 | Kawasaki Steel Corp | Integrated circuit test method and integrated circuit test apparatus |
| JPH10311863A (en) * | 1997-05-09 | 1998-11-24 | Nippon Telegr & Teleph Corp <Ntt> | Method of selecting semiconductor light receiving element |
| JP2002131368A (en) * | 2000-10-20 | 2002-05-09 | Advantest Corp | Cmos-lsi testing method and device for it |
| JP2011100909A (en) * | 2009-11-09 | 2011-05-19 | Shin Etsu Handotai Co Ltd | Method for evaluating semiconductor substrate and method for manufacturing semiconductor device |
-
2012
- 2012-12-18 JP JP2012275811A patent/JP2014119379A/en active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4943223B1 (en) * | 1969-07-07 | 1974-11-20 | ||
| JPS5730962A (en) * | 1980-08-01 | 1982-02-19 | Nec Corp | Measuring method for dielectric strength of field effect transistor |
| JPS63101782A (en) * | 1986-10-20 | 1988-05-06 | Advantest Corp | Ic tester |
| JPS63190974U (en) * | 1987-05-29 | 1988-12-08 | ||
| JPH06181247A (en) * | 1992-12-15 | 1994-06-28 | Kawasaki Steel Corp | Integrated circuit test method and integrated circuit test apparatus |
| JPH10311863A (en) * | 1997-05-09 | 1998-11-24 | Nippon Telegr & Teleph Corp <Ntt> | Method of selecting semiconductor light receiving element |
| JP2002131368A (en) * | 2000-10-20 | 2002-05-09 | Advantest Corp | Cmos-lsi testing method and device for it |
| JP2011100909A (en) * | 2009-11-09 | 2011-05-19 | Shin Etsu Handotai Co Ltd | Method for evaluating semiconductor substrate and method for manufacturing semiconductor device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016057091A (en) * | 2014-09-05 | 2016-04-21 | 株式会社東芝 | Semiconductor inspection device |
| US9778311B2 (en) | 2014-09-05 | 2017-10-03 | Kabushiki Kaisha Toshiba | Semiconductor inspection apparatus |
| JP2021063836A (en) * | 2018-06-21 | 2021-04-22 | 三菱電機株式会社 | Device and method for evaluating reliability of semiconductor element |
| JP7090757B2 (en) | 2018-06-21 | 2022-06-24 | 三菱電機株式会社 | Reliability evaluation device for semiconductor devices and reliability evaluation method for semiconductor devices |
| CN115877160A (en) * | 2022-11-21 | 2023-03-31 | 深圳天狼芯半导体有限公司 | Trap parameter measuring method, device and medium of gallium nitride device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7898277B2 (en) | Hot-electronic injection testing of transistors on a wafer | |
| CN102004218B (en) | Chip acceptability testing method | |
| CN101996912B (en) | Integrated circuit wafer level test method, semiconductor device test system and method thereof | |
| JP3921248B2 (en) | Test method for trench transistor | |
| CN107783020B (en) | Circuits for stress leakage measurements and methods of operating devices including transistors | |
| US7145356B2 (en) | Circuits for transistor testing | |
| US6198301B1 (en) | Method for determining the hot carrier lifetime of a transistor | |
| US12313675B2 (en) | Method and device for wafer-level testing | |
| US9678140B2 (en) | Ultra fast transistor threshold voltage extraction | |
| Sasse et al. | MOSFET degradation under RF stress | |
| US8823385B2 (en) | Detection of pre-catastrophic, stress induced leakage current conditions for dielectric layers | |
| CN101473237A (en) | Semiconductor device with test structure and semiconductor device test method | |
| WO2016033601A1 (en) | Capacitor combination stress testing | |
| JP2014119379A (en) | Test method for semiconductor transistor | |
| US20140354325A1 (en) | Semiconductor layout structure and testing method thereof | |
| JP6397266B2 (en) | Method for testing semiconductor transistors | |
| TW201337280A (en) | Avalanche testing apparatus and method thereof | |
| CN102435817A (en) | Method for measuring grid voltage-1/f noise curve of MOS transistor | |
| JP6348755B2 (en) | Method for testing semiconductor transistors | |
| CN108051722A (en) | The lifetime estimation method and system of hot carrier injection effect | |
| JP2015075432A (en) | Semiconductor transistor test method and test circuit | |
| US20180301386A1 (en) | Conditions for burn-in of high power semiconductors | |
| TWI775435B (en) | Method for wafer-level testing and semiconductor device | |
| Jin et al. | Threshold Voltage Adjustment of Commercial SiC MOSFETs During Gate Oxide Screening by Low Field Pulse | |
| JP2013120875A (en) | Semiconductor wafer test method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150916 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160809 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170221 |