[go: up one dir, main page]

JP2014063844A - 半導体装置、半導体装置の製造方法及び電子機器 - Google Patents

半導体装置、半導体装置の製造方法及び電子機器 Download PDF

Info

Publication number
JP2014063844A
JP2014063844A JP2012207434A JP2012207434A JP2014063844A JP 2014063844 A JP2014063844 A JP 2014063844A JP 2012207434 A JP2012207434 A JP 2012207434A JP 2012207434 A JP2012207434 A JP 2012207434A JP 2014063844 A JP2014063844 A JP 2014063844A
Authority
JP
Japan
Prior art keywords
semiconductor chip
heat transfer
transfer material
heat
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012207434A
Other languages
English (en)
Inventor
Hironaga Yasukawa
浩永 安川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2012207434A priority Critical patent/JP2014063844A/ja
Priority to CN201310392313.1A priority patent/CN103681589A/zh
Priority to US14/025,543 priority patent/US20140077350A1/en
Publication of JP2014063844A publication Critical patent/JP2014063844A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 半導体チップに対する熱伝達材の良好な接合性を確保して半導体チップにおいて発生する熱の良好な放熱性を確保する。
【解決手段】 交互に積層された複数の絶縁層と複数の配線層とを有すると共に配線層同士がそれぞれビアプラグによって接続された配線基板と、配線基板に実装される半導体チップと、半導体チップを挟んで配線基板の反対側に配置され半導体チップにおいて発生する熱を放出する放熱部材と、配線基板と放熱部材の間で両者に接合され半導体チップを外周側から封止する封止樹脂層と、封止樹脂層の内側において半導体チップと放熱部材の間で両者に接合され半導体チップにおいて発生する熱を放熱部材に伝達する熱伝達材とを備え、放熱部材に、熱伝達材に連通される貫通孔が形成された。
【選択図】 図４

Description

本技術は半導体装置、半導体装置の製造方法及び電子機器についての技術分野に関する。詳しくは、半導体チップにおいて発生する熱を放出する放熱部材に、熱伝達材に連通される貫通孔を形成して半導体チップに対する熱伝達材の良好な接合性を確保し半導体チップにおいて発生する熱の良好な放熱性を確保する技術分野に関する。
コンピュータ−や携帯電話等のマイクロプロセッサ等として使用されるＩＣ（集積回路）、ＬＳＩ（大規模集積回路）等の半導体チップは、近年、益々高速化及び高機能化されており、これに付随して電極（端子）数が増え、電極間のピッチも狭くなる傾向にある。通常、半導体チップの底面には多数の電極がアレイ状に設けられている。
このような半導体チップの端子部はマザーボードと称される回路基板に形成される接続端子に対してピッチに大きな差があるため、半導体チップをマザーボードに実装することが困難である。
そこで、半導体チップをマザーボードに接続するために、複数の絶縁層と複数の配線層とを有する配線基板を形成し、この配線基板をマザーボードに実装（接続）し配線基板に半導体チップを実装することにより、半導体チップを配線基板を介してマザーボードに接続することが行われている。これらの配線基板や半導体チップ等によって半導体パッケージ（半導体装置）と称される構造体が構成される。
また、電子機器の小型化、高機能化及び高速化に伴い、これらの電子機器向けの半導体チップを搭載した半導体装置の一層の小型化、高速化及び高密度化が要求されている。
しかしながら、半導体装置の小型化、高速化及び高密度化は、消費電力の増加を来たし、単位体積当たりの発熱量も増加する傾向にある。従って、半導体装置の一層の放熱効率の向上及び放熱の安定性が求められている。
従来の半導体チップの実装構造として、半導体チップの外部電極が設けられた面をフェイスダウンした状態でフリップチップ実装する構造が知られている。
このようなフリップチップ実装された半導体チップの放熱を図る技術として、半導体チップの外部電極が設けられた面と反対の面に熱伝達材として用いられる熱インターフェース材料（Thermal Interface Material：ＴＩＭ）を介して放熱部材を配置することにより、半導体チップにおいて発生する熱を放出させる技術がある（例えば、特許文献１の図８参照）。熱伝達材としては、例えば、アルミナペーストや銀ペースト等が用いられる。
具体的には、半導体装置において、配線基板上に実装された半導体チップを上方から覆うように放熱部材が配置され、放熱部材の下面と半導体チップの上面の間に熱伝達材が設けられる。従って、熱伝達材は半導体チップの上面と放熱部材の下面とに接合され、半導体チップにおいて発生した熱は熱伝達材によって放熱部材に伝達されて放熱部材から放出される。
また、放熱部材を半導体チップに固定する技術として、放熱部材と配線基板を接着剤樹脂によって固定する方法が知られている（例えば、特許文献２の図１参照）。
具体的には、配線基板の外周部、即ち、半導体チップの外周側に封止樹脂層が設けられ、放熱部材の外周部が接着剤樹脂によって封止樹脂層に接合され、放熱部材が配線基板に固定される。従って、半導体チップが封止樹脂層によって外周側から封止されると共に放熱部材が半導体チップに固定される。
また、封止樹脂層の内側にはアンダーフィル樹脂材が設けられ、アンダーフィル樹脂材によって半導体チップと配線基板間の隙間が封止される。
特開２００１−２５７２８８号公報 特開２００７−１８４３５１号公報
ところで、上記のような半導体装置においては、配線基板の下面にＢＧＡ（Ball Grid Array）と称されるはんだボールが設けられはんだボールによって配線基板が回路基板に接続されるが、はんだボール等のリフロー時に半導体装置の全体に反りが生じてしまう。
このような反りは、主として、半導体チップと配線基板の熱膨張率の差や半導体チップとアンダーフィル樹脂剤の熱膨張率の差によって生じる。具体的には、配線基板やアンダーフィル樹脂剤の熱膨張率が半導体チップの熱膨張率よりも大きいことによって反りが生じる。
以下に、半導体装置においてリフローが行われるときに発生する反りの状態について説明する（図１７及び図１８参照）。
半導体装置ａは配線基板ｂと半導体チップｃと放熱部材ｄを有している。
配線基板ｂの下面には図示しない回路基板との接続を行うためのはんだボール（ＢＧＡ）ｅ、ｅ、・・・が設けられている。
半導体チップｃは配線基板ｂの上面に実装され、配線基板ｂと半導体チップｃの間の隙間がアンダーフィル樹脂材ｆによって封止されている。
放熱部材ｄは半導体チップｃの上面に接合された熱伝達材（ＴＩＭ）ｇを介して半導体チップｃに接合されている。
配線基板ｂの外周部には封止樹脂層ｈが設けられ、封止樹脂層ｈに放熱部材ｄが固定されている。従って、半導体チップｃが封止樹脂層ｈによって外周側から封止されている。
図１７は、半導体装置ａのリフロー中（高温時）の反りの状態を模式的に示す図である。
リフロー中においては、半導体チップｃと配線基板ｂの熱膨張率差や半導体チップｃとアンダーフィル樹脂材ｆの熱膨張率差等により、配線基板ｂが下方へ凸に屈曲されるような反りが生じる。このとき、半導体装置ａにおいては、半導体チップｃと熱伝達材ｇが引き剥がされる方向（引張方向）への力Ａが付与される。
一方、図１８は、半導体装置ａのリフロー冷却時（常温時）の反りの状態を模式的に示す図である。
リフロー冷却時においては、半導体チップｃと配線基板ｂの熱膨張率差や半導体チップｃとアンダーフィル樹脂材ｆの熱膨張率差等により、配線基板ｂが上方へ凸に屈曲されるような反りが生じる。このとき、半導体装置ａにおいては、半導体チップｃと熱伝達材ｇが押し付けられる方向（圧縮方向）への力Ｂが付与される。
半導体装置ａにおいて上記のような反りが生じると、放熱部材ｄと半導体チップｃを接続している熱伝達材ｇが半導体チップｃから剥がれる可能性がある。熱伝達材ｇが半導体チップｃから剥がれてしまうと、半導体チップｃにおいて発生する熱を放熱部材ｄに十分に伝達することができなくなり、放熱性能が低下して半導体装置ａの動作の信頼性が低下してしまう。
そこで、本技術半導体装置、半導体装置の製造方法及び電子機器は、上記した問題点を克服し、半導体チップに対する熱伝達材の良好な接合性を確保して半導体チップにおいて発生する熱の良好な放熱性を確保することを課題とする。
第１に、半導体装置は、上記した課題を解決するために、交互に積層された複数の絶縁層と複数の配線層とを有すると共に前記配線層同士がそれぞれビアプラグによって接続された配線基板と、前記配線基板に実装される半導体チップと、前記半導体チップを挟んで前記配線基板の反対側に配置され前記半導体チップにおいて発生する熱を放出する放熱部材と、前記配線基板と前記放熱部材の間で両者に接合され前記半導体チップを外周側から封止する封止樹脂層と、前記封止樹脂層の内側において前記半導体チップと前記放熱部材の間で両者に接合され前記半導体チップにおいて発生する熱を前記放熱部材に伝達する熱伝達材とを備え、前記放熱部材に、前記熱伝達材に連通される貫通孔が形成されたものである。
第２に、上記した半導体装置においては、前記貫通孔の前記熱伝達材側と反対側の端部が前記熱伝達材から遠ざかるに従って径が大きくなるテーパー部として形成されることが望ましい。
貫通孔の熱伝達材側と反対側の端部が熱伝達材から遠ざかるに従って径が大きくなるテーパー部として形成されることにより、熱伝達材の貫通孔への注入を行い易くなる。
第３に、上記した半導体装置においては、前記貫通孔の前記熱伝達材側の端部が前記熱伝達材に近付くに従って径が大きくなるテーパー部として形成されることが望ましい。
貫通孔の熱伝達材側の端部が熱伝達材に近付くに従って径が大きくなるテーパー部として形成されることにより、放熱部材に対する熱伝達材の接合強度が高まる。
第４に、上記した半導体装置においては、前記熱伝達材の前記半導体チップからの剥がれの発生の有無を検査することが望ましい。
熱伝達材の半導体チップからの剥がれの発生の有無を検査することにより、熱伝達材の半導体チップからの剥がれの発生の有無が確実に判別される。
半導体装置の製造方法は、上記した課題を解決するために、交互に積層された複数の絶縁層と複数の配線層とを有し前記配線層同士がそれぞれビアプラグによって接続された配線基板を形成する基板形成工程と、前記配線基板に半導体チップを実装するチップ実装工程と、前記配線基板に接合され前記半導体チップを外周側から封止する封止樹脂層を形成する樹脂層形成工程と、 前記半導体チップに接合された熱伝達材に連通される貫通孔を有する放熱部材を前記半導体チップに取り付ける部材取付工程と、前記熱伝達材の前記半導体チップからの剥がれの発生の有無を検査する検査工程とを備えたものである。
従って、半導体装置の製造方法にあっては、放熱部材の貫通孔から熱伝達材の注入が可能になる。
電子機器は、上記した課題を解決するために、外筐の内部に配置された回路基板と、前記回路基板の所定の回路に接続される半導体装置とを備え、前記半導体装置は、交互に積層された複数の絶縁層と複数の配線層とを有すると共に前記配線層同士がそれぞれビアプラグによって接続された配線基板と、前記配線基板に実装される半導体チップと、前記半導体チップを挟んで前記配線基板の反対側に配置され前記半導体チップにおいて発生する熱を放出する放熱部材と、前記配線基板と前記放熱部材の間で両者に接合され前記半導体チップを外周側から封止する封止樹脂層と、前記封止樹脂層の内側において前記半導体チップと前記放熱部材の間で両者に接合され前記半導体チップにおいて発生する熱を前記放熱部材に伝達する熱伝達材とを備え、前記放熱部材に、前記熱伝達材に連通される貫通孔が形成されたものである。
従って、電子機器にあっては、放熱部材の貫通孔から熱伝達材の注入が可能になる。
本技術半導体装置は、交互に積層された複数の絶縁層と複数の配線層とを有すると共に前記配線層同士がそれぞれビアプラグによって接続された配線基板と、前記配線基板に実装される半導体チップと、前記半導体チップを挟んで前記配線基板の反対側に配置され前記半導体チップにおいて発生する熱を放出する放熱部材と、前記配線基板と前記放熱部材の間で両者に接合され前記半導体チップを外周側から封止する封止樹脂層と、前記封止樹脂層の内側において前記半導体チップと前記放熱部材の間で両者に接合され前記半導体チップにおいて発生する熱を前記放熱部材に伝達する熱伝達材とを備え、前記放熱部材に、前記熱伝達材に連通される貫通孔が形成されている。
従って、半導体装置において反りが生じて熱伝達材が半導体チップから剥がれた場合に、貫通孔から熱伝達材を注入して剥がれを解消することができ、半導体チップに対する熱伝達材の良好な接合性を確保して半導体チップにおいて発生する熱の良好な放熱性を確保することができる。
請求項２に記載した技術にあっては、前記貫通孔の前記熱伝達材側と反対側の端部が前記熱伝達材から遠ざかるに従って径が大きくなるテーパー部として形成されている。
従って、熱伝達材の貫通孔への注入を行い易く、注入作業における作業性の向上を図ることができる。
請求項３に記載した技術にあっては、前記貫通孔の前記熱伝達材側の端部が前記熱伝達材に近付くに従って径が大きくなるテーパー部として形成されている。
従って、放熱部材に対する熱伝達材の接合強度が高まり、熱伝達材の放熱部材への熱の良好な伝達性を確保することが可能になり、放熱性能の向上を図ることができる。
請求項４に記載した技術にあっては、前記熱伝達材の前記半導体チップからの剥がれの発生の有無を検査するようにしている。
従って、熱伝達材の半導体チップからの剥がれの発生の有無を確実に判別することができ、必要時にのみ熱伝達材の貫通孔からの注入を行うことにより、半導体装置の製造効率の向上を図ることができる。
本技術半導体装置の製造方法は、交互に積層された複数の絶縁層と複数の配線層とを有し前記配線層同士がそれぞれビアプラグによって接続された配線基板を形成する基板形成工程と、前記配線基板に半導体チップを実装するチップ実装工程と、前記配線基板に接合され前記半導体チップを外周側から封止する封止樹脂層を形成する樹脂層形成工程と、 前記半導体チップに接合された熱伝達材に連通される貫通孔を有する放熱部材を前記半導体チップに取り付ける部材取付工程と、前記熱伝達材の前記半導体チップからの剥がれの発生の有無を検査する検査工程とを備えている。
従って、検査工程において熱伝達材の半導体チップからの剥がれが発生したことが判別された場合に、貫通孔から熱伝達材を注入して剥がれを解消することができ、半導体チップに対する熱伝達材の良好な接合性を確保して半導体チップにおいて発生する熱の良好な放熱性を確保することができる。
本技術電子機器は、外筐の内部に配置された回路基板と、前記回路基板の所定の回路に接続される半導体装置とを備え、前記半導体装置は、交互に積層された複数の絶縁層と複数の配線層とを有すると共に前記配線層同士がそれぞれビアプラグによって接続された配線基板と、前記配線基板に実装される半導体チップと、前記半導体チップを挟んで前記配線基板の反対側に配置され前記半導体チップにおいて発生する熱を放出する放熱部材と、前記配線基板と前記放熱部材の間で両者に接合され前記半導体チップを外周側から封止する封止樹脂層と、前記封止樹脂層の内側において前記半導体チップと前記放熱部材の間で両者に接合され前記半導体チップにおいて発生する熱を前記放熱部材に伝達する熱伝達材とを備え、前記放熱部材に、前記熱伝達材に連通される貫通孔が形成されている。
従って、半導体装置において反りが生じて熱伝達材が半導体チップから剥がれた場合に、貫通孔から熱伝達材を注入して剥がれを解消することができ、半導体チップに対する熱伝達材の良好な接合性を確保して半導体チップにおいて発生する熱の良好な放熱性を確保することができる。
以下に、本技術半導体装置、半導体装置の製造方法及び電子機器を実施するための最良の形態を添付図面に従って説明する。
以下に示す半導体装置は配線基板と半導体チップと放熱部材が順に厚み方向において配置された所謂半導体パッケージと称される構造体であり、配線基板としては、例えば、コア層（コア基板）を有さないコアレス基板と称される配線基板が用いられている。
以下の説明にあっては、配線基板と半導体チップと放熱部材の配置方向（厚み方向）を上下方向として前後上下左右の方向を示すものとする。
尚、以下に示す前後上下左右の方向は説明の便宜上のものであり、本技術の実施に関しては、これらの方向に限定されることはない。
［電子機器の概略構成］
先ず、電子機器１００の概略構成について説明する（図１参照）。
電子機器１００は、例えば、横長の扁平な形状に形成された外筐１０１の内外に所要の各部が配置されて成り、例えば、ゲーム機器として用いられる。
外筐１０１の前面には、左右方向における中央部に表示パネル１０２が設けられ、表示パネル１０２の左右にそれぞれ周方向に離隔して配置された操作キー１０３、１０３、・・・と操作キー１０４、１０４、・・・が設けられている。また、外筐１０１の前面における下端部には操作キー１０５、１０５、・・・が設けられている。
操作キー１０３、１０３、・・・、操作キー１０４、１０４、・・・及び操作キー１０５、１０５、・・・は、表示パネル１０２に表示されたメニュー項目の選択やゲームの進行等に用いられる方向キーや決定キー等として機能する。
外筐１０１の上面には、外部機器を接続するための接続端子１０６、電力供給用の供給端子１０７、１０７、外部機器との赤外線通信を行う受光窓１０８等が設けられている。
［電子機器の回路構成］
次に、電子機器１００の回路構成について説明する（図２参照）。
電子機器１００は、メインＣＰＵ（Central Processing Unit）１１０とシステムコントローラー１２０を備えている。メインＣＰＵ１１０とシステムコントローラー１２０には、例えば、図示しないバッテリーから異なる系統で電力が供給される。
また、電子機器１００は、ユーザーにより設定された各種の情報を保持するメモリー等の設定情報保持部１３０を有している。
メインＣＰＵ１１０は、各種の情報の設定やアプリケーションの選択をユーザーに行わせるためのメニュー画面を生成するメニュー処理部１１１と、アプリケーションを実行するアプリケーション処理部１１２とを有している。設定された情報はメインＣＰＵ１１０によって設定情報保持部１３０に送出され設定情報保持部１３０において保持される。
システムコントローラー１２０は操作入力受付部１２１、通信処理部１２２及び電力制御部１２３を有している。操作入力受付部１２１によって操作キー１０３、１０３、・・・、操作キー１０４、１０４、・・・及び操作キー１０５、１０５、・・・の状態検出が行われ、通信処理部１２２によって外部機器との間の通信処理が行われ、電力制御部１２３によって各部に供給される電力の制御が行われる。
［半導体装置の構成］
次に、半導体装置１の構成について説明する（図３乃至図６参照）。
半導体装置１は配線基板２と半導体チップ３と放熱部材４を備えている（図３及び図４参照）。半導体装置１は、例えば、配線基板２の下面に後述するはんだボールがアレイ状に設けられたＢＧＡ（Ball Grid Array）型の構造を有している。
配線基板２は、例えば、コア層を有さないコアレス基板であり、交互に積層された複数の絶縁層５、５、・・・と複数の配線層６、６、・・・とを有している（図５参照）。絶縁層５の材料としては、例えば、エポキシ樹脂が用いられ、配線層４の材料としては、例えば、銅、銀、ニッケル等が用いられている。配線層６、６、・・・は上層から下層までビアプラグ７、７、・・・によって所定の経路で接続されている。
配線基板２の上面、即ち、最上層の絶縁層５の上面には接続パッド８、８、・・・が形成されている。接続パッド８、８、・・・は半導体チップ３の端子部と接続される。接続パッド８、８、・・・は、例えば、ニッケル、鉛、金又はこれらの合金による電解メッキによってアレイ状に形成されている。
接続パッド８、８、・・・上には、錫、鉛又はこれらの合金からなるＣ４（Controlled Collapse Chip Connection）バンプ９、９、・・・が設けられている。
配線基板２の下面、即ち、最下層の絶縁層５の下面にはランド１０、１０、・・・が形成されている。配線基板２の中央側に位置されたランド１０、１０、・・・にはそれぞれ電極パッド１１、１１、・・・が形成され、電極パッド１１、１１、・・・は錫、銀、銅又はこれらの合金によって形成されている。ランド１０、１０、・・・は、アレイ状に設けられたはんだボール１２、１２、・・・によって図示しない回路基板（マザーボード）の接続端子と接続され、電極パッド１１、１１、・・・はキャパシタ１３、１３、・・・と接続される（図４参照）。
キャパシタ１３、１３、・・・は、半導体チップ３の直下の配線基板２の下面に接続されている。
このようにキャパシタ１３、１３、・・・が半導体チップ３の直下の配線基板２の下面に接続されることにより、半導体チップ３からキャパシタ１３、１３、・・・までの配線経路が短縮され、配線抵抗の低減を図ることができる。
尚、キャパシタ１３、１３、・・・の位置は、半導体チップ３の直下の配線基板２の下面に限られることはなく、例えば、配線経路が十分短縮される範囲内であれば、半導体チップ３の直下から外れた配線基板２の下面であってもよい。また、キャパシタ１３、１３、・・・は、配線経路が十分短縮される範囲内であれば、例えば、配線基板２の上面に接続され後述する封止樹脂層によって封止されてもよい。
最下層の絶縁層５の下面にはランド１０、１０、・・・が形成されていない部分にソルダーレジスト１４が形成されている（図５参照）。
上記したように、配線基板２はコア層を有さないコアレス基板として形成されており、例えば、６層構造で３００μｍ程度まで薄型化が可能である。配線基板２の厚みを薄くすることにより配線長が低減するため、半導体装置１の動作速度の高速化を図ることができる。
半導体チップ３はＬＳＩ（Large Scale Integration）等であり、配線基板２の上面に外部電極がフリップチップ接続により接合されている（図３及び図４参照）。具体的には、半導体チップ３の外部電極となるはんだバンプと配線基板２のＣ４バンプ９、９、・・・とが半田によって接合されている。
配線基板２と半導体チップ３の間の隙間にはアンダーフィル樹脂材１５が充填されている。配線基板２と半導体チップ３の間の隙間にアンダーフィル樹脂材１５が充填されることにより、はんだバンプにかかるストレスが分散されるため、半導体装置１の信頼性が向上される。
放熱部材４は放熱性の高い金属材料によって、例えば、矩形の板状に形成されている。放熱部材４には中央部に、例えば、前後左右に等間隔に並んだ状態で上下に貫通された貫通孔１６、１６、・・・が形成されている。
放熱部材４は厚みが、例えば、０．５ｍｍ〜２．０ｍｍにされており、貫通孔１６は径が、例えば、約０．３ｍｍにされている。
貫通孔１６は、上端部が上方へ行くに従って径が大きくなる第１のテーパー部１６ａとして形成され、下端部が下方へ行くに従って径が大きくなる第２のテーパー部１６ｂとして形成されている（図６参照）。
放熱部材４は熱伝達材１７を介して半導体チップ３の上面に配置されている（図３及び図４参照）。熱伝達材１７は熱インターフェース材料（Thermal Interface Material：ＴＩＭ）として設けられ、例えば、アルミナペーストや銀ペースト等によって形成されている。熱伝達材１７は、下面が半導体チップ３の上面に接合され、上面が放熱部材４の下面における中央部に接合されている（図４参照）。熱伝達材１７は放熱部材４の貫通孔１６、１６、・・・が形成された全領域に亘って接合されている。
配線基板２の外周部、即ち、半導体チップ３の外周側には封止樹脂層１８が設けられ、放熱部材４の外周部が接着剤樹脂１９によって封止樹脂層１８に接合され、放熱部材４が配線基板２に固定されている。従って、半導体チップ３が封止樹脂層１８によって外周側から封止されている。
尚、封止樹脂層１８は、アレイ状に設けられたはんだボール１２、１２、・・・のうち、最も外側に位置するハンダボール１２、１２、・・・よりも外側まで設けられていることが望ましい。
封止樹脂層１８が最も外側に位置するハンダボール１２、１２、・・・よりも外側まで設けられることにより、封止樹脂層１８によって配線基板２の強度が向上するため、配線基板２の反りを抑制することができる。このように封止樹脂層１８は配線基板２の補強材としての機能も果たすため、配線基板２が一層薄型化された場合においても、半導体装置１の高い強度を確保することができる。
接着剤樹脂１９は、例えば、エポキシ系やアクリル系等の各種の接着剤、ＴＩＭ、シリコングリース等の熱伝導性ペースト、インジウム、金等の各種の材料を用いることが可能であり、封止樹脂層１８と放熱部材４の材料を考慮して適宜に選択することができる。
尚、放熱部材４の上面にはヒートシンクが配置されていてもよく、ヒートシンクが配置されている場合には、半導体チップ３において発生した熱が熱伝達材１７を伝達されて放熱部材４及びヒートシンクから放出される。
［半導体装置の製造方法の概略］
次に、半導体装置１の製造方法の概略について説明する（図７参照）。
（Ｓ１）半導体装置１の製造が開始され、交互に積層された複数の絶縁層５、５、・・・と複数の配線層６、６、・・・とを有する多層配線構造を備えた配線基板２が形成される（基板形成工程）。
（Ｓ２）次に、配線基板２上に半導体チップ３が実装される（チップ実装工程）。具体的には、半導体チップ３の外部電極となるはんだバンプと配線基板２のＣ４バンプ９、９、・・・とが半田によって接合される。
（Ｓ３）続いて、半導体チップ３の周囲の配線基板２上に封止樹脂層１８が形成される（樹脂層形成工程）。
（Ｓ４）次いで、半導体チップ３上に熱伝達材１７が接合されると共に封止樹脂層１８上に接着剤樹脂１９が塗布され、放熱部材４が取り付けられる（部材取付工程）。放熱部材４は中央部が熱伝達材１７に接合され、封止樹脂層１８によって半導体チップ３が外周側から封止される。
（Ｓ５）次に、はんだボール１２、１２、・・・やキャパシタ１３、１３、・・・等が配線基板２の下面に形成され、リフローによって配線基板２が回路基板に接続される（基板実装工程）。
（Ｓ６）次いで、超音波探傷装置（ＳＡＴ：Scanning Acoustic Tomograph）によって、熱伝達材（ＴＩＭ）１７が半導体チップ３の上面から剥がれているか否かが検査される（検査工程）。検査の結果、熱伝達材１７が半導体チップ３の上面から剥がれていることが判定された場合にはＮＧであり、（Ｓ７）に移行する。一方、検査の結果、熱伝達材１７が半導体チップ３の上面から剥がれていないことが判定された場合にはＯＫであり、製造工程が終了する。
（Ｓ７）放熱部材４の貫通孔１６、１６、・・・から熱伝達材１７が注入される。貫通孔１６、１６、・・・から熱伝達材１７が注入されることにより、熱伝達材１７が半導体チップ３の上面に再び接合され、熱伝達材１７の半導体チップ３の上面からの剥がれが解消される。
［半導体装置の製造方法の詳細］
次に、半導体装置１の製造方法の詳細について説明する（図８乃至図１６参照）。
先ず、交互に積層された複数の絶縁層５、５、・・・と複数の配線層６、６、・・・とを有する多層配線構造を備えた配線基板２が基板形成工程において形成される。
次に、配線基板２上に半導体チップ３をフェイスダウンした状態でフリップチップ実装される（図８参照）。具体的には、半導体チップ３の外部電極となるはんだバンプと配線基板２のＣ４バンプ９、９、・・・とが半田によって接合される。
次いで、配線基板２と半導体チップ３の間の隙間にアンダーフィル樹脂材１５が充填される（図９参照）。配線基板２と半導体チップ３の間の隙間にアンダーフィル樹脂材１５が充填されることにより、はんだによる接合部分から生じるストレスが分散された状態で配線基板２に半導体チップ３が実装される。
続いて、以下のようにして封止樹脂層１８が形成される（図１０乃至図１６参照）。
封止樹脂層１８の形成は成形用金型２００を用いて行われ、成形用金型２００は上型２０１と下型２０２を有している（図１０参照）。上型２０１には溶融樹脂の流動路となるランナー２０１ａが形成されている。ランナー２０１ａは、上型２０１と下型２０２が突き合わされたときに形成されるキャビティー２０３への流動路である。
上型２０１にはポンプ等の吸引機構と連通する吸引孔２０１ｂ、２０１ｂ、・・・が形成されている。
下型２０２はプランジャー２０４が往復運動するためのポット２０２ａを有している。また、下型２０２には配線基板２を配置するための配置用凹部２０２ｂが形成されている。
上記のような成形用金型２００において、先ず、下型２０２の配置用凹部２０２ｂに半導体チップ３が実装された配線基板２が挿入されて配置される（図１０参照）。
次に、上型２０１と下型２０２の間にリリースフィルム２０が挿入される。リリースフィルム２０は配線基板２の全体を覆う位置に挿入される。
次いで、下型２０２のポット２０２ａに固形の樹脂タブレット１８Ａが投入される（図１１参照）。樹脂タブレット１８Ａは封止樹脂層１８を形成するための材料であり、加熱されることにより液体に変化する材料である。
続いて、吸引機構が動作されて吸引孔２０１ｂ、２０１ｂ、・・・から上型２０１とリリースフィルム２０の間の空気が排出され、リリースフィルム２０が上型２０１の成形面２０１ｃに密着される（図１２参照）。このようにリリースフィルム２０を用いることにより、後にキャビティー２０３に充填される後述する溶融樹脂を成形面２０１ｃに接触させることなく封止樹脂層１８を形成することができる。従って、上型２０１のクリーニングが不要になり、生産性の向上及び製造コストの低減を図ることができる。
次に、上型２０１と下型２０２が突き合わされて型締めが行われる（図１３参照）。型締めが行われることによりキャビティー２０３が形成されると共にリリースフィルム２０が半導体チップ３の上面に密着される。
次いで、樹脂タブレット１８Ａを加熱して溶融させた状態において、プランジャー２０４が動作されて樹脂タブレット１８Ａがランナー２０１ａからキャビティー２０３に流動される（図１４参照）。このとき樹脂タブレット１８Ａは加熱されることにより液体に変化されて溶融樹脂１８Ｂとして半導体チップ３の周囲に形成されたキャビティー２０３に充填される。
続いて、加熱処理が一定時間行われることによりキャビティー２０３に充填された溶融樹脂１８Ｂが固化され、半導体チップ３の周囲に封止樹脂層１８が形成される（図１５参照）。
最後に、上型２０１と下型２０２が離型され（図１６参照）、封止樹脂層１８が形成された配線基板２が成形用金型２００から取り出される。
［まとめ］
以上に記載した通り、電子機器１００及び半導体装置１にあっては、半導体チップ３において発生する熱を放出する放熱部材４に、熱伝達材１７に連通される貫通孔１６、１６、・・・が形成されている。
従って、半導体装置１において反りが生じて熱伝達材１７が半導体チップ３から剥がれた場合に、貫通孔１６、１６、・・・から熱伝達材１７を注入して剥がれを解消することができ、半導体チップ３に対する熱伝達材１７の良好な接合性を確保して半導体チップ３において発生する熱の良好な放熱性を確保することができる。
また、貫通孔１６の熱伝達材１７側と反対側の端部が熱伝達材１７から遠ざかるに従って径が大きくなる第１のテーパー部１６ａとして形成されているため、熱伝達材１７の貫通孔１６への注入を行い易く、注入作業における作業性の向上を図ることができる。
さらに、貫通孔１６に第１のテーパー部１６ａが形成されていることにより、放熱部材４の上面にヒートシンクが配置された場合に、ヒートシンクに対する熱伝達材１７の接合強度が高まり、熱伝達材１７のヒートシンクへの熱の良好な伝達性を確保することが可能になり、放熱性能の向上を図ることができる。
さらにまた、貫通孔１６の熱伝達材１７側の端部が熱伝達材１７に近付くに従って径が大きくなる第２のテーパー部１６ｂとして形成されているため、放熱部材４に対する熱伝達材１７の接合強度が高まり、熱伝達材１７の放熱部材４への熱の良好な伝達性を確保することが可能になり、放熱性能の向上を図ることができる。
加えて、半導体装置１の製造工程において、熱伝達材１７の半導体チップ３からの剥がれの発生の有無を検査しているため、熱伝達材１７の半導体チップ３からの剥がれの発生の有無を確実に判別することができ、必要時にのみ熱伝達材１７の貫通孔１６、１６、・・・からの注入を行うことにより、半導体装置１の製造効率の向上を図ることができる。
［本技術］
本技術は、以下のような構成にすることもできる。
（１）交互に積層された複数の絶縁層と複数の配線層とを有すると共に前記配線層同士がそれぞれビアプラグによって接続された配線基板と、前記配線基板に実装される半導体チップと、前記半導体チップを挟んで前記配線基板の反対側に配置され前記半導体チップにおいて発生する熱を放出する放熱部材と、前記配線基板と前記放熱部材の間で両者に接合され前記半導体チップを外周側から封止する封止樹脂層と、前記封止樹脂層の内側において前記半導体チップと前記放熱部材の間で両者に接合され前記半導体チップにおいて発生する熱を前記放熱部材に伝達する熱伝達材とを備え、前記放熱部材に、前記熱伝達材に連通される貫通孔が形成された半導体装置。
（２）前記貫通孔の前記熱伝達材側と反対側の端部が前記熱伝達材から遠ざかるに従って径が大きくなるテーパー部として形成された前記（１）に記載の半導体装置。
（３）前記貫通孔の前記熱伝達材側の端部が前記熱伝達材に近付くに従って径が大きくなるテーパー部として形成された前記（１）に記載の半導体装置。
（４）前記熱伝達材の前記半導体チップからの剥がれの発生の有無を検査するようにした前記（１）から前記（３）の何れかに記載の半導体装置。
（５）交互に積層された複数の絶縁層と複数の配線層とを有し前記配線層同士がそれぞれビアプラグによって接続された配線基板を形成する基板形成工程と、前記配線基板に半導体チップを実装するチップ実装工程と、前記配線基板に接合され前記半導体チップを外周側から封止する封止樹脂層を形成する樹脂層形成工程と、 前記半導体チップに接合された熱伝達材に連通される貫通孔を有する放熱部材を前記半導体チップに取り付ける部材取付工程と、前記熱伝達材の前記半導体チップからの剥がれの発生の有無を検査する検査工程とを備えた半導体装置の製造方法。
（６）外筐の内部に配置された回路基板と、前記回路基板の所定の回路に接続される半導体装置とを備え、前記半導体装置は、交互に積層された複数の絶縁層と複数の配線層とを有すると共に前記配線層同士がそれぞれビアプラグによって接続された配線基板と、前記配線基板に実装される半導体チップと、前記半導体チップを挟んで前記配線基板の反対側に配置され前記半導体チップにおいて発生する熱を放出する放熱部材と、前記配線基板と前記放熱部材の間で両者に接合され前記半導体チップを外周側から封止する封止樹脂層と、前記封止樹脂層の内側において前記半導体チップと前記放熱部材の間で両者に接合され前記半導体チップにおいて発生する熱を前記放熱部材に伝達する熱伝達材とを備え、前記放熱部材に、前記熱伝達材に連通される貫通孔が形成された電子機器。
上記した技術を実施するための最良の形態において示した各部の具体的な形状及び構造は、何れも本技術を実施する際の具体化のほんの一例を示したものにすぎず、これらによって本技術の技術的範囲が限定的に解釈されることがあってはならないものである。
図２乃至図１６と共に本技術半導体装置、半導体装置の製造方法及び電子機器の最良の形態を示すものであり、本図は、電子機器の斜視図である。 電子機器の回路構成を示すブロック図である。 半導体装置の斜視図である。 半導体装置の断面図である。 配線基板の概略拡大断面図である。 放熱部材と熱伝達材の各一部を示す拡大断面図である。 半導体装置の製造方法の概略を示すフローチャート図である。 図９乃至図１６と共に半導体装置の製造方法を示すものであり、本図は、配線基板に半導体チップが実装されるときの状態を示す断面図である。 配線基板と半導体チップの間の隙間がアンダーフィル樹脂材に充填された状態を示す断面図である。 下型の配置用凹部に配線基板が挿入されて配置されリリースフィルムが挿入された状態を示す断面図である。 下型のポットに樹脂タブレットが投入された状態を示す断面図である。 吸引機構が動作されて吸引孔から空気が排出されてリリースフィルムが上型の成形面に密着された状態を示す断面図である。 上型と下型が突き合わされて型締めが行われた状態を示す断面図である。 プランジャーが動作されて溶融樹脂がキャビティーへ向けて流動されている状態を示す断面図である。 キャビティーに充填された溶融樹脂が固化され、半導体チップの周囲に封止樹脂層が形成された状態を示す断面図である。 上型と下型が離型されて配線基板が成形用金型から取り出されるときの状態を示す断面図である。 図１８と共に半導体装置に発生する反りの状態を示すものであり、本図は、配線基板が下方へ凸に屈曲された状態を示す断面図である。 配線基板が上方へ凸に屈曲する状態を示す断面図である。
１００…電子機器、１０１…外筐、１…半導体装置、２…配線基板、３…半導体チップ、４…放熱部材、５…絶縁層、６…配線層、７…ビアプラグ、１６…貫通孔、１６ａ…第１のテーパー部、１６ｂ…第２のテーパー部、１７…熱伝達材、１８…封止樹脂層

Claims (6)

  1. 交互に積層された複数の絶縁層と複数の配線層とを有すると共に前記配線層同士がそれぞれビアプラグによって接続された配線基板と、
    前記配線基板に実装される半導体チップと、
    前記半導体チップを挟んで前記配線基板の反対側に配置され前記半導体チップにおいて発生する熱を放出する放熱部材と、
    前記配線基板と前記放熱部材の間で両者に接合され前記半導体チップを外周側から封止する封止樹脂層と、
    前記封止樹脂層の内側において前記半導体チップと前記放熱部材の間で両者に接合され前記半導体チップにおいて発生する熱を前記放熱部材に伝達する熱伝達材とを備え、
    前記放熱部材に、前記熱伝達材に連通される貫通孔が形成された
    半導体装置。
  2. 前記貫通孔の前記熱伝達材側と反対側の端部が前記熱伝達材から遠ざかるに従って径が大きくなるテーパー部として形成された
    請求項１に記載の半導体装置。
  3. 前記貫通孔の前記熱伝達材側の端部が前記熱伝達材に近付くに従って径が大きくなるテーパー部として形成された
    請求項１に記載の半導体装置。
  4. 前記熱伝達材の前記半導体チップからの剥がれの発生の有無を検査するようにした
    請求項１に記載の半導体装置。
  5. 交互に積層された複数の絶縁層と複数の配線層とを有し前記配線層同士がそれぞれビアプラグによって接続された配線基板を形成する基板形成工程と、
    前記配線基板に半導体チップを実装するチップ実装工程と、
    前記配線基板に接合され前記半導体チップを外周側から封止する封止樹脂層を形成する樹脂層形成工程と、
    前記半導体チップに接合された熱伝達材に連通される貫通孔を有する放熱部材を前記半導体チップに取り付ける部材取付工程と、
    前記熱伝達材の前記半導体チップからの剥がれの発生の有無を検査する検査工程とを備えた
    半導体装置の製造方法。
  6. 外筐の内部に配置された回路基板と、
    前記回路基板の所定の回路に接続される半導体装置とを備え、
    前記半導体装置は、
    交互に積層された複数の絶縁層と複数の配線層とを有すると共に前記配線層同士がそれぞれビアプラグによって接続された配線基板と、
    前記配線基板に実装される半導体チップと、
    前記半導体チップを挟んで前記配線基板の反対側に配置され前記半導体チップにおいて発生する熱を放出する放熱部材と、
    前記配線基板と前記放熱部材の間で両者に接合され前記半導体チップを外周側から封止する封止樹脂層と、
    前記封止樹脂層の内側において前記半導体チップと前記放熱部材の間で両者に接合され前記半導体チップにおいて発生する熱を前記放熱部材に伝達する熱伝達材とを備え、
    前記放熱部材に、前記熱伝達材に連通される貫通孔が形成された
    電子機器。
JP2012207434A 2012-09-20 2012-09-20 半導体装置、半導体装置の製造方法及び電子機器 Pending JP2014063844A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012207434A JP2014063844A (ja) 2012-09-20 2012-09-20 半導体装置、半導体装置の製造方法及び電子機器
CN201310392313.1A CN103681589A (zh) 2012-09-20 2013-09-02 半导体装置、半导体装置的制造方法以及电子设备
US14/025,543 US20140077350A1 (en) 2012-09-20 2013-09-12 Semiconductor device, method for manufacturing semiconductor device, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012207434A JP2014063844A (ja) 2012-09-20 2012-09-20 半導体装置、半導体装置の製造方法及び電子機器

Publications (1)

Publication Number Publication Date
JP2014063844A true JP2014063844A (ja) 2014-04-10

Family

ID=50273620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012207434A Pending JP2014063844A (ja) 2012-09-20 2012-09-20 半導体装置、半導体装置の製造方法及び電子機器

Country Status (3)

Country Link
US (1) US20140077350A1 (ja)
JP (1) JP2014063844A (ja)
CN (1) CN103681589A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113632214A (zh) * 2019-03-19 2021-11-09 株式会社电装 半导体模组及用于该半导体模组的半导体装置
US11171067B2 (en) * 2017-03-13 2021-11-09 Murata Manufacturing Co., Ltd. Module having a sealing resin layer with radiating member filled depressions
DE112021002384T5 (de) 2020-06-25 2023-02-16 Hitachi Astemo, Ltd. Verarbeitungsvorrichtung

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3128540B1 (en) * 2014-04-04 2019-06-12 KYOCERA Corporation Thermosetting resin composition, semiconductor device and electrical/electronic component
JP6327140B2 (ja) * 2014-12-15 2018-05-23 株式会社デンソー 電子装置
JP7316968B2 (ja) * 2020-03-27 2023-07-28 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN119211768B (zh) * 2024-11-22 2025-02-07 杭州安朗通科技有限公司 一种优化散热效果的智能化管理交换机

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3815239B2 (ja) * 2001-03-13 2006-08-30 日本電気株式会社 半導体素子の実装構造及びプリント配線基板
US6455924B1 (en) * 2001-03-22 2002-09-24 International Business Machines Corporation Stress-relieving heatsink structure and method of attachment to an electronic package
US7015072B2 (en) * 2001-07-11 2006-03-21 Asat Limited Method of manufacturing an enhanced thermal dissipation integrated circuit package
US20030131476A1 (en) * 2001-09-28 2003-07-17 Vlad Ocher Heat conduits and terminal radiator for microcircuit packaging and manufacturing process
TW200428623A (en) * 2003-06-11 2004-12-16 Siliconware Precision Industries Co Ltd Semiconductor package with heat sink
JP2010103244A (ja) * 2008-10-22 2010-05-06 Sony Corp 半導体装置及びその製造方法
JP5210839B2 (ja) * 2008-12-10 2013-06-12 新光電気工業株式会社 配線基板及びその製造方法
JP2011222555A (ja) * 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板の製造方法
JP5079059B2 (ja) * 2010-08-02 2012-11-21 日本特殊陶業株式会社 多層配線基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11171067B2 (en) * 2017-03-13 2021-11-09 Murata Manufacturing Co., Ltd. Module having a sealing resin layer with radiating member filled depressions
CN113632214A (zh) * 2019-03-19 2021-11-09 株式会社电装 半导体模组及用于该半导体模组的半导体装置
CN113632214B (zh) * 2019-03-19 2023-12-08 株式会社电装 半导体模组及用于该半导体模组的半导体装置
DE112021002384T5 (de) 2020-06-25 2023-02-16 Hitachi Astemo, Ltd. Verarbeitungsvorrichtung

Also Published As

Publication number Publication date
CN103681589A (zh) 2014-03-26
US20140077350A1 (en) 2014-03-20

Similar Documents

Publication Publication Date Title
US9226382B2 (en) Printed wiring board
TWI614865B (zh) 用以與上ｉｃ封裝體耦合以形成封裝體疊加（ｐｏｐ）總成的下ｉｃ封裝體結構，以及包含如是下ｉｃ封裝體結構的封裝體疊加（ｐｏｐ）總成
CN101090098B (zh) 半导体装置及其制造方法
TWI483363B (zh) 晶片封裝基板、晶片封裝結構及其製作方法
JP2014063844A (ja) 半導体装置、半導体装置の製造方法及び電子機器
JP2011244016A (ja) モジュールの製造方法
US20130215586A1 (en) Wiring substrate
JP2010103244A (ja) 半導体装置及びその製造方法
KR20150094135A (ko) 반도체 패키지 및 이의 제조방법
JPWO2007043639A1 (ja) プリント配線基板及びプリント配線基板の製造方法
WO2006132151A1 (ja) インタポーザおよび半導体装置
CN108122873A (zh) 包括填充模制连通柱的半导体器件封装
TWI506758B (zh) 層疊封裝結構及其製作方法
JP2013197245A (ja) プリント配線板
JP2015026689A (ja) 回路基板、回路基板の製造方法及び電子機器
JP2012186393A (ja) 電子装置、携帯型電子端末機、及び電子装置の製造方法
CN109904139B (zh) 带有柔性转接板的大尺寸芯片系统封装结构及其制作方法
CN101194360A (zh) 接插件及半导体装置
JPWO2009104599A1 (ja) 電子装置、実装基板積層体及びそれらの製造方法
WO2019179145A1 (zh) 一种堆叠封装器件及其封装方法
JP2008135521A (ja) 半導体装置およびその製造方法
US20150221570A1 (en) Thin sandwich embedded package
CN101499443B (zh) 元件安装用基板、半导体组件及便携式设备
JP6601055B2 (ja) プリント配線板、電子機器及び実装方法
JP2009135391A (ja) 電子装置およびその製造方法