[go: up one dir, main page]

JP2013535577A - 高アスペクト比の特徴要素に金属を堆積する方法 - Google Patents

高アスペクト比の特徴要素に金属を堆積する方法 Download PDF

Info

Publication number
JP2013535577A
JP2013535577A JP2013521832A JP2013521832A JP2013535577A JP 2013535577 A JP2013535577 A JP 2013535577A JP 2013521832 A JP2013521832 A JP 2013521832A JP 2013521832 A JP2013521832 A JP 2013521832A JP 2013535577 A JP2013535577 A JP 2013535577A
Authority
JP
Japan
Prior art keywords
substrate
metal atoms
opening
power
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013521832A
Other languages
English (en)
Other versions
JP5889894B2 (ja
Inventor
アラン リッチー
カール ブラウン
ジョン ピピトン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2013535577A publication Critical patent/JP2013535577A/ja
Application granted granted Critical
Publication of JP5889894B2 publication Critical patent/JP5889894B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3492—Variation of parameters during sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/354—Introduction of auxiliary energy into the plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/503—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using DC or AC discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3402—Gas-filled discharge tubes operating with cathodic sputtering using supplementary magnetic fields
    • H01J37/3405—Magnetron sputtering
    • H01J37/3408—Planar magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3322—Problems associated with coating
    • H01J2237/3327—Coating high aspect ratio workpieces

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本明細書では、基板上に形成された高アスペクト比の特徴要素に金属を堆積させる方法を提供する。特定の実施形態において、本方法は、基板の上方に配置された金属を含有するターゲットにＶＨＦ周波数で第１のＲＦ電力を印加してプラズマ形成ガスからプラズマを生成させる段階と；ターゲットにＤＣ電力を印加してプラズマをターゲットに向かわせる段階と；ターゲットからスパッタされた金属原子の主要部分をイオン化させるのに十分なＰＶＤチャンバ内の第１の圧力を維持しながら、プラズマを用いてターゲットから金属原子をスパッタリングさせる段階と；開口の底面上と基板の第１の表面上とに複数の第１の金属原子を堆積させる段階と；基板の下方に配置された第１の電極に第２のＲＦ電力を印加し、複数の第１の金属原子の少なくとも一部を底面から開口の側壁の下側部分へ再分配する段階と；ＰＶＤチャンバ内のイオン化金属原子の量を低減することによって、側壁の上側部分に複数の第２の金属原子を堆積させる段階とを含むことができる。複数の前記第１及び第２の金属原子は、開口の実質的に全体の表面上に堆積した第１の層を形成する。
【選択図】 図１

Description

本発明の実施形態は、全体的には、基板上に形成された高アスペクト比の特徴要素に金属を堆積する方法に関する。
シリコン貫通ビア（ＴＳＶ）又は類似の技術は、基板上の高アスペクト比の特徴要素内部に堆積される連続した金属含有層を必要とする。例えば、堆積される金属含有層は、特徴要素から基板への材料の拡散を防止する障壁層、又は電気メッキ又は他の適切な技術によって特徴要素を充填するためのテンプレートとして使用することができるシード層とすることができる。高アスペクト比の特徴要素としては、例えば、約５：１以上のアスペクト比を有する特徴要素を挙げることができる。残念ながら、本発明者らは、ＤＣ物理蒸着（ＤＣ ＰＶＤ）チャンバで行われるような従来方式の直流（ＤＣ）スパッタリングは、高アスペクト比の特徴要素の底面に十分な被覆率を提供しないことを発見した。例えば、本発明者らは、チタン（Ｔｉ）、タンタル（Ｔａ）、又は銅（Ｃｕ）等の特定の金属に関して、底面被覆率が約３％未満の場合があることを発見した。特徴要素に連続した表面被覆が欠如すると、特徴要素の充填時にボイド形成につながる可能性がある。更に、ＤＣ ＰＶＤプロセス条件は、許容できる底面被覆率を実現するように修正できるが、この条件は長い堆積時間並びに基板を高温環境にさらすことを必要とするので、基板当たりのコストに著しく影響すると共に、基板を不必要に高温環境にさらすことは基板の既存領域の間で材料の望ましくない拡散を生じさせることになる。
従って、本発明者らは、連続した金属含有層を高アスペクト比の特徴要素に堆積するための改善された技術を開発した。
本明細書では、基板上に形成された高アスペクト比の特徴要素に金属を堆積させる方法を提供する。特定の実施形態において、物理蒸着（ＰＶＤ）チャンバ内で基板を処理する方法が提供され、基板が該基板の第１の表面に形成され該基板の反対側の第２の表面に向かって該基板内に延びる開口を有し、開口が、少なくとも約５：１の高さ対幅のアスペクト比を有する。特定の実施形態において、本方法は、基板の上方に配置された金属を含有するターゲットにＶＨＦ周波数で第１のＲＦ電力を印加してプラズマ形成ガスからプラズマを生成させる段階と；ターゲットにＤＣ電力を印加してプラズマをターゲットに向かわせる段階と；ターゲットからスパッタされた金属原子の主要部分をイオン化させるのに十分なＰＶＤチャンバ内の第１の圧力を維持しながら、プラズマを用いてターゲットから金属原子をスパッタリングさせる段階と；開口の底面上と基板の第１の表面上とに複数の第１の金属原子を堆積させる段階と；基板の下方に配置された第１の電極に第２のＲＦ電力を印加し、複数の第１の金属原子の少なくとも一部を底面から開口の側壁の下側部分へ再分配する段階と；ＰＶＤチャンバ内のイオン化金属原子の量を低減することによって、側壁の上側部分に複数の第２の金属原子を堆積させる段階とを含むことができる。複数の前記第１及び第２の金属原子は、開口の実質的に全体の表面上に堆積した第１の層を形成する。
本発明の他の更なる実施形態を以下に説明する。
以上に簡潔の要約され以下に詳細に説明される本発明の実施形態は、添付図面に示す本発明の例示的な実施形態を参照することで理解できる。しかしながら、添付図面は、本発明の典型的な実施形態を示すだけあり、本発明は他の同様に有効な実施形態を許容できるので、発明の範囲の限定することを意図していないことに留意されたい。
本発明の特定の実施形態による基板処理方法のフローチャートである。 本発明の特定の実施形態による高アスペクト比の開口を充填する段階を示す。 本発明の特定の実施形態による高アスペクト比の開口を充填する段階を示す。 本発明の特定の実施形態による高アスペクト比の開口を充填する段階を示す。 本発明の特定の実施形態による高アスペクト比の開口を充填する段階を示す。 本発明の特定の実施形態による高アスペクト比の開口を充填する段階を示す。 本発明の特定の実施形態による高アスペクト比の開口を充填する段階を示す。 本発明の特定の実施形態による物理蒸着（ＰＶＤ）チャンバの概略断面図である。
理解を容易にするために、各図面に共通な同一要素を示すために可能な限り同一の参照番号が使用される。各図面はスケール調整されておらず、明確にするため簡略化される場合もある。１つの実施形態の要素及び特徴は、特に記述することなく他の実施形態に好都合に組み込み得ることが意図されている。
本明細書では、基板上に形成された高アスペクト比の特徴要素に金属を堆積させる方法が開示される。本発明の方法は、好都合に高い処理能力及び低い基板温度を維持しながら、金属を用いて高アスペクト比の特徴要素の連続した表面被覆を提供する。本発明の方法は、例えば、Ｖｉａ Ｆｉｒｓｔ又はＶｉａ Ｌａｓｔ製造法のためのシリコン貫通ビア（ＴＳＶ）用途、並びに高アスペクト比開口内の連続した金属層の堆積が望まれる他の適切な用途に利用することができる。
図１は、本発明の特定の実施形態による、基板を処理する方法１００のフローチャートを示す。方法１００は、図２に示すように、高アスペクト比の特徴要素を充填する各段階に関して以下に説明する。更に、方法１００は、以下に説明する図３に示すプロセスチャンバ３００等のＤＣ及び高周波（ＲＦ）電源の両方を有する任意の適切なＰＶＤプロセスチャンバ内で行うことができる。
方法１００はステップ１０２で始まり、例えばプロセスチャンバ３００であるＰＶＤチャンバに基板２００を提供する。基板２００は、基板２００の第１の表面２０４に形成され、基板２００の反対側の第２の表面２０６に向かって基板２００を延びる高アスペクト比開口２０２を含む。基板２００は、高アスペクト比開口が形成された任意の適切な基板とすることができる。例えば、基板２００は、シリコン（Ｓｉ）、酸化シリコン（ＳｉＯ2）等の１つ又はそれ以上から成ることができる。更に、基板２００は、追加の材料層を含むことができ、又はその中又はその上に形成される１つ又はそれ以上の完成構造体又は部分的完成構造体を含むことができる。
開口は、ビア、トレンチ、デュアルダマシン構造体等の高アスペクト比の任意の開口とすることができる。特定に実施形態において、開口２０２は、少なくとも約５：１の高さ対幅アスペクト比（例えば、高アスペクト比）を有することができる。例えば、特定の実施形態において、アスペクト比は、約１５：１等の約１０：１以上とすることができる。開口２０２は、任意の適切なエッチングプロセスを用いる基板のエッチングによって形成することができる。開口２０２は、図示のように底面２０８及び側壁２１０を含む。
特定の実施形態において、底面２０８及び側壁２１０は、以下のように金属原子を堆積させる前に１つ又はそれ以上の層で被覆することができる。例えば、図２Ａにおいて点線で示すように、開口２０２の底面と側壁、及び基板２００の第１の表面は、酸化シリコン（ＳｉＯ2）等の酸化物層２１２で被覆することができる。酸化物層は、基板２００をＰＶＤチャンバに提供する前に、例えば化学蒸着（ＣＶＤ）チャンバ又は酸化チャンバで堆積又は成長させることができる。酸化物層２１２は、基板と後で開口内に堆積される金属含有層との間の電気的及び／又は物理的障壁として機能することができ、及び／又は基板の未処理の表面よりも、以下に説明する堆積プロセス時の付着のための良好な表面として機能することができる。
特定の実施形態において、障壁層２１４は、酸化層２１２上（図示の通り）、又は酸化物層が存在しない場合は開口の底面及び側壁と基板の第１の表面上に堆積させることができる。障壁層２１４は、前述の酸化物層２１２と同じ目的を果たすことができる。特定の実施形態において、障壁層２１４は、チタン（Ｔｉ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、Ｔｉ、Ｔａ、及び／又はＣｏの酸化物又は窒化物等の少なくとも１つを含むことができる。障壁層２１４は、開口２０２内に連続した障壁層を形成させるための前述の方法１００を使用することを含む、ＣＶＤ又はＰＶＤ等の任意の適切な方法によって堆積させることができ、
特定の実施形態において、図２Ａにおいて破線で示すように、開口２０２は、基板２００を貫通することができ、第２の基板２１８の上面２１６は、開口２０２の底面２０８を形成することができる。第２の基板２１８は、基板２００の第２の表面２０６に隣接して配置することができる。更に（図２Ｆに示され以下の説明するように）、論理デバイス等のデバイス、又はゲート、コンタクトパッド、導電ビア等の電気接続を必要とするデバイスの一部を、第２の基板２１８の上面２１６に開口２０２と位置合わせして配置することができる。
ステップ１０４において、第１のＲＦ電力（例えば、以下に説明する電源３１８からの）は、ＶＨＦ周波数で基板２００の上方に配置される金属を含むターゲットに印加され、プラズマ形成ガスからプラズマを生成するようになっている。例えば、ターゲットは、以下に説明するターゲット３０６とすることができる。ターゲットは、開口２０２の表面及び基板２００の第１の表面２０４に所望材料の連続した障壁層又はシード層を形成するための、適切な純度を有する１つ又はそれ以上の金属、金属合金等を含むことができる。例えば、ターゲットは、チタン（Ｔｉ）、タンタル（Ｔａ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、コバルト（Ｃｏ）、タングステン（Ｗ）、これらの合金を含むことができる。プラズマ形成ガスとしては、アルゴン（Ａｒ）、ネオン（Ｎｅ）、クリプトン（Ｋｒ）、ヘリウム（Ｈｅ）、水素（Ｈ2）、窒素（Ｎ2）等、又はこれらの組み合わせを挙げることができる。
第１のＲＦ電力は、プラズマ形成ガスからのプラズマの生成、及びプラズマによりスパッタされた金属原子のイオン化の１つ又はそれ以上のために、ＶＨＦ周波数で印加することができる。本明細書で用いる場合、ＶＨＦ周波数は、約２７ＭＨｚから約１６２ＭＨｚの範囲の周波数である。特定の実施形態において、印加されるＶＨＦ周波数は、約６０ＭＨｚである。ＶＨＦ周波数を高くすることによって、プラズマ密度及び／又はターゲットからスパッタされた金属原子のイオン化量を高くすることができる。
ステップ１０６において、ＤＣ電力は、例えば、図３に関連して以下に説明するように、ターゲット３０６に接続されるＤＣ電源３２０からターゲットに印加される。ＤＣ電力は、プラズマをターゲットへ向かわせるのを助けるようにターゲットをバイアスすることができる。ＤＣ電力は、約１から約４キロワット（ｋＷ）の大きさとすることができる。特定の実施形態において、ＤＣ電力は、約２ｋＷとすることができる。ＤＣ電力は、基板上にスパッタリングされる金属原子の堆積速度を制御するように調整できる。例えば、ＤＣ電力を大きくすると、プラズマとターゲットとの相互作用が強くなり、ターゲットからの金属原子のスパッタリングを強化することができる。
ステップ１０８において、金属原子は、プラズマを用いてターゲットからスパッタされるが、ＰＶＤチャンバの第１の圧力はターゲットからスパッタされる金属原子の大部分をイオン化させるのに十分であるように維持される。例えば、金属原子の主要部は、ウェハに到達する金属原子の総数の約５０から約７５パーセントとすることができる。特定の実施形態において、例えば、ターゲットから最初にスパッタされる金属原子は大多数がイオン化しておらず、金属原子はプラズマを通過するとイオン化することができる。例えば、中性金属原子の大多数は、プロセスチャンバのシールドに失われることになるので、ウェハに到達する金属原子の大部分をイオン化する必要がある。印加される第１のＲＦ電力及びＤＣ電力に加えて、第１の圧力は、プロセスチャンバの形状（基板サイズ、ターゲットと基板との間隔等）に依存する場合がある。例えば、第１の圧力は、約６０ミリメートル（ｍｍ）のターゲットと基板との間隔で構成されたチャンバ内では、約６０から約３００ミリトール（ｍＴ）の範囲とすることができる。特定の実施形態において、第１の圧力は、約１００ｍＴである。チャンバ内の第１の圧力は、プラズマ形成ガスの流量及び／又はプラズマ形成ガスと共に流すことができる不活性ガス等の付加ガスの流量によって維持することができる。第１の圧力は、ターゲットと基板との間に高密度のガス分子を提供することができ、スパッタされた金属原子はそれらと衝突してイオン化することができる。圧力は、ターゲットからスパッタされた金属原子のイオン化量を制御するために更に利用することができる。例えば、チャンバ内の圧力を高くすると及び／又はターゲットと基板との間隔を大きくすると、金属原子との衝突回数が増えるので、結果的に金属原子のイオン化量が増大する。
ステップ１１０において、図２Ｂに示すように、複数の第１の金属原子２２０は、基板２００の上面２０４と開口２０２の底面２０８とに堆積する。複数の第１の金属原子２２０は、第１の圧力、第１のＲＦ電力、ＤＣ電力、及び／又はＶＨＦ周波数等の前述の処理条件を用いて堆積させることができる。この処理条件は、図２Ｂに示すように、基板２００に対して略垂直な複数の第１の金属原子２２０の方向を促すことができる。特定の実施形態において、複数の第１の金属原子２２０の堆積時に、随意的な第３のＲＦ電力を基板２００に印加することができる。第３のＲＦ電力は、約４００ｋＨｚから約２７ＭＨｚの範囲の周波数及び約５０Ｗ以下の電力で印加することができる。特定の実施形態において、第３のＲＦ電力の周波数は、約２ＭＨｚ、又は約１３．５６ＭＨｚ、又は随意的な第２のＲＦ電力供給源がＰＶＤチャンバの基板支持基台に接続する場合はその両方とすることができる。随意的な第３のＲＦ電力は、開口２０２の開口部の上の何らかのオーバーハング構成を最小化する等の、金属原子の堆積エネルギーを最小化する小さな電力とすることができる。
もしくは、随意的な第３のＲＦ電力の印加と同様な結果を得るための別の随意的な実施形態は、基板支持部に取り付けることができるチューニング回路を使用することである。チューニング回路（ＬＣ）は、ＲＦバイアス源を基板支持部に接続させる既存の基板支持部チューニング回路のインピーダンスを変化させてプラズマからの電流を受け入れる又は排除するのに使用することができる。イオン化化学種の到達エネルギーは、リアクタンスを変化させることによって調整することができ、低又は高バイアス電力と同等である低エネルギー又は高エネルギープロセスが得られる。
ステップ１１２において、図２Ｃに示すように、第２のＲＦ電力は、複数の第１の金属原子２２０の少なくとも一部を、開口２０２の底面２０８から開口２０２の側壁２１０の下側部分２２２に再分配するように印加される。下側部分２２２は、開口２０２の側壁２１０の下側の約５０パーセントを含むことができる。第２のＲＦ電力は、ステップ１１０で説明したのと同じ周波数で印加できる。第２のＲＦ電力は、図２Ｃに示すように、基板２００への入射イオン２２４のイオンエネルギーを高くするため及び／又は入射角度を大きくするために利用できる。例えば、基板２００への入射イオンは、イオン化金属原子、プラズマからのイオン化元素、又はそれらの組み合わせを含むことができる。第２のＲＦ電力は、図２Ｂに示すように、例えば、開口２０２の底面２０８に堆積した金属原子へのイオンの衝突を強化するために、イオンエネルギーを増大するように高めることができる。開口の底面２０８へのイオン衝突の強化により、図示のように下側部分２２２への金属原子の複数の第１の金属原子２２０の少なくとも一部の再分配を促すことができる。第２のＲＦ電力の大きさは、前述のような複数の第１の金属原子２２０の堆積時に印加される随意的な第３のＲＦ電力よりもかなり大きくすることができる。例えば、第２のＲＦ電力の大きさは、約５０ワットより大きくすること、又は約１００から約４００ワットの範囲とすることができる。特定の実施形態において、第２のＲＦ電力は約２００ワットである。
特定の実施形態において、図２Ｃに示すように、複数の第１の金属原子２２０の少なくとも一部は、基板２００の上面２０４から開口２０２内に再分配することができる。例えば、図２Ｃに示すように、印加された第２のＲＦ電力に少なくとも部分的に起因して、基板２００に対する入射イオン２２４の非垂直入射角によって、複数の第１の金属原子２２０の少なくとも一部は、上面２０４から開口２０２の側壁２１０の上側部分２２６に再分配することができる。
更に、特定の実施形態において、ステップ１１２において、ＤＣ電力を維持して、複数の第１の金属原子２２０の少なくとも一部を下側部分２２２に再配分しながらプラズマを用いてターゲットからの金属原子のスパッタを継続する。代替的に又はそれと組み合わせて、ステップ１１２において、第１のＲＦ電力又は第１の圧力のうちの少なくとも１つを維持して、複数の第１の金属原子２２０の少なくとも一部を再配分しながら複数の第１の金属原子２２０の堆積を継続することができる。特定の実施形態において、基板２００への入射イオン化金属原子の量を低減するために、第１の圧力は第２の圧力に低減される。第２の圧力は、約４０から約８０ｍＴｏｒｒの範囲とすることができる。
もしくは、ステップ１１２において、複数の第１の金属原子２２０の堆積は、再分配の間に実質的に制限すること又は停止することができる。例えば、特定の実施形態において、ターゲットに印加されるＤＣ電力は、再分配の間に低減又は遮断することができ、ターゲットからの金属原子のスパッタリングが防止される。この実施形態は、再分配の間に、上面２０４及び底面２０８の上の堆積金属原子の層の厚さを低減するために利用できる。従って、この別の実施形態において、基板２００への入射イオン２２４は、実質的にプラズマ形成ガスのイオン化元素から成ることができる。
ステップ１１４において、複数の第２の金属原子２２８は、ＰＶＤチャンバ内のイオン化金属原子の量を低減することによって側壁２１０の上側部分２２６の上に堆積され（図２Ｄに示される）、複数の第１及び第２の金属原子２２０、２２８は、開口２０２の実質的に全ての表面に堆積される第１の層２３０を一緒に形成する（図２Ｅに示される）。上側部分２２６は、開口２０２の側壁２１０の上側約５０パーセントを含むことができる。複数の第２の金属原子２２８の堆積は、第１のＲＦ電力、第１の圧力を低下させること、又はＤＣ電力を増加させることの１つ又はそれ以上を含むことができ、側壁２１０の上側部分２２６に複数の第２の金属原子２２８が堆積される。例えば、特定の実施形態において、第１の圧力は第３の圧力に低下させることができ、もしくは、第１の圧力が前述のように既に低下されている場合には第１の圧力は第３の圧力にまで低下させることができる。特定の実施形態において、第３の圧力は、約１０から約４０ｍＴｏｒｒの範囲とすることができる。例えば、第３の圧力は、イオン化金属原子の量を減少させるのに十分なものにすることができ、結果的に基板２００に入射する複数の第２の金属原子２２８の中性金属原子の量が増加する。電荷が存在しない中性金属原子は、プラズマ、基板ＲＦバイアス等からの外部からの力の影響を受けない場合がある。従って、中性金属原子の少なくとも一部は、図２Ｄに示すように、基板２００に非垂直の角度で入射して上側部分２２６に堆積することができる。
代替的に、又は複数の第２の金属原子２２８の堆積時のＰＶＤチャンバの圧力を低下させることと組み合わせて、第１のＲＦ電力は、第１の大きさから第２の大きさに低減することができ、ＰＶＤチャンバのイオン化金属原子の量、又はＰＶＤチャンバのスパッタされた金属原子の量の少なくとも１つが低減される。特定の実施形態において、第２の強度は約１ｋＷから約３ｋＷの範囲とすることができる。
代替的に、又は複数の第２の金属原子２２８の堆積のための前述の実施形態の何れかと組み合わせて、ＤＣ電力は、第１の大きさから第２の大きさに低減することができ、ＰＶＤチャンバのスパッタされた金属原子の量を低減させることによって、ＰＶＤチャンバのイオン化金属原子の量が低減される。特定の実施形態において、第２の大きさは、約０．５から約２ｋＷの範囲とすることができる。
代替的に、又は複数の第２の金属原子２２８の堆積のための前述の実施形態の何れかと組み合わせて、第２のＲＦ電力は、第１の大きさから第２の大きさ又はゼロの大きさに低減することができ、プラズマ形成ガスのイオン化元素等のイオン化化学種は、開口２０２の上側部分２２６から堆積金属原子を除去することを制限又は防止する。特定の実施形態において、第２のＲＦ電力の大きさは、約５０Ｗ未満とすることができる。
ステップ１１４において、第１の層２３０が形成された後に、方法１００は、図２Ｆに示すように、開口２０２を充填するために、第１の層２３０の上に、材料２３２を電気メッキ又は類似の処理技術によって堆積させることができる。第１の層２３０は、材料２３２が堆積されるシード層として機能することができる。材料２３２としては、金属、金属合金等を挙げることができる。特定の実施形態において、この材料は、銅（Ｃｕ）、タングステン（Ｗ）等の１つ又はそれ以上を含む。特定の実施形態において、材料２３２と第１の層２３０の金属とは同じ材料である。
特定の実施形態において、図２Ａに関連して説明したように、第２の基板２１８は、前述のステップ１０４−１１４を実行する前に提供することができる。従って、図２Ｆに示すように、第２の基板２１８は基板２００の第２の表面２０６に隣接して配置され、開口２０２は基板２００を貫通し、第２の基板２１８の上面２１６は開口２０２の底面を形成する。特定の実施形態において、デバイス２３４は、第２の基板２１８の上面に配置して開口２０２と位置合わせすることができる。基板２００の第１の表面２０４は、充填プロセスからの過剰材料２３２、堆積金属原子、存在する可能性のある他の層の一部（酸化層２１２及び／又は障壁層２１４等）を除去するために更に処理することができる。例えば、図２Ｆに示すように、不要材料を除去して第１の表面２０４を露出させるために、化学機械研磨、ラッピング、エッチング等を利用することができる。
もしくは、特定の実施形態において、第２の基板２１８は、ステップ１０４−１１４を実行する前に提供する必要はない。この実施形態において、前述のように材料２３２を除去した後に、本方法は、基板２００の第２の表面２０６から材料を除去することによって始まり、開口２０２の底面２０８が除去されて、第１の層２３０又は堆積材料２３２の少なくとも一方が露出する（図２Ｆでは、第１の層２３０が露出している）。例えば、化学機械研磨、ラッピング等によって基板２００の第２の表面２０６から材料を除去することができ、第１の層２３０又は堆積材料２３２の少なくとも一方が露出する。
第２の表面２０６から材料を除去した後に、基板２００の第２の表面２０６を第２の基板２１８の上面２１６に結合することができる。デバイス２３４が第２の基板２１８の上面２１６に配置される実施形態において、デバイス２３４を基板２００内の開口２０２に位置合わせすることができる。
図３は、本発明の特定の実施形態による、物理蒸着チャンバ（プロセスチャンバ３００）の概略断面図である。適切なチャンバの例としては、ＡＬＰＳ（登録商標）ＰＬｕｓ及びＳＩＰ ＥＮＣＯＲＥ（登録商標）ＰＶＤプロセスチャンバが挙げられ、いずれも米国カリフォルニア州サンタクララ所在のＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から市販されている。Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．及び他の製造業者が提供する他のプロセスチャンバは、同様に本明細書で開示される本発明の装置からの利益を享受することができる。
プロセスチャンバ３００は、基板３０４を受け取る基板支持基台３０２、及びターゲット３０６等のスパッタリング供給源を含む。基板支持基台３０２は、チャンバ壁３０８（図示のような）、又は接地シールド（接地シールド３４０は、ターゲット３０６の上方のチャンバ３００の少なくとも一部をカバーするように示されている。また、特定の実施形態において、接地シールド３４０は、ターゲットの下方に延びて、基台３０２を取り囲むようになっている）とすることができ、接地エンクロージャ内に位置することができる。
特定の実施形態において、プロセスチャンバは、ＲＦエネルギー及びＤＣエネルギーをターゲット３０６に結合するための給電構造体を含む。給電構造体は、ターゲット又は、例えば本明細書に記載したターゲットを含む組立体に、ＲＦエネルギー及びＤＣエネルギーを結合するための装置である。給電構造体の第１の端部は、ＲＦ電源３１８及びＤＣ電源３２０に接続することができ、それぞれターゲット３０６にＲＦエネルギー及びＤＣエネルギーを供給するために利用できる。例えば、ＤＣ電源３２０は、ターゲット３０６に負の電圧、又はバイアスを印加するために利用できる。特定の実施形態において、ＲＦ電源３１８によって供給されるＲＦエネルギーは、約２ＭＨｚから約６０ＭＨｚの周波数の範囲とすることができ、又は、例えば、２ＭＨｚ、１３．５６ＭＨｚ、２７．１２ＭＨｚ、４０．６８ＭＨｚ又は６０ＭＨｚ等の非限定周波数を使用することができる。特定の実施形態において、複数のＲＦ電源（すなわち２つ以上）を備えることができ、前記の複数の周波数でＲＦエネルギーが供給される。給電構造体は、ＲＦ電源３１８及びＤＣ電源３２０からＲＦエネルギー及びＤＣエネルギーを伝達する適切な導電性材料で作ることができる。
特定の実施形態において、給電構造体は、給電構造体の周囲の周りでＲＦエネルギー及びＤＣエネルギーのそれぞれが実質的に均一に分配するのを助ける適切な長さとすることができる。例えば、特定の実施形態において、給電構造体は、約１から約１２インチ、又は約４インチの長さとすることができる。特定の実施形態において、ボディは、少なくとも約１：１の長さ対内径比とすることができる。少なくとも１：１又はそれよりも大きい比の場合は、給電構造体からのより均一なＲＦ送出がもたらされる（すなわち、ＲＦエネルギーが給電構造体の周りでより均一に分配され、ＲＦ結合を給電構造体の真の中心点に接近させるようになっている）。給電構造体の内径は、例えば、約１インチから約６インチ、又は約４インチ径で、可能な限り小さくすることができる。小さい内径により、給電構造体の長さを増大させることなく長さ対ＩＤ比を大きくすることが容易になる。
給電構造体の第２の端部は、ソース分配プレート３２２に接続することができる。ソース分配プレートは、該ソース分配プレート３２２を貫通して、給電構造体の中央開口と位置合わせされる孔３２４を含む。ソース分配プレート３２２は、給電構造体からのＲＦエネルギー及びＤＣエネルギーを伝達する適切な導電性材料で作ることができる。
ソース分配プレート３２２は、導電性部材３２５を介してターゲット３０６に結合することができる。導電性部材３２５は、ソース分配プレート３２２の周縁に隣接して、ソース分配プレート３２２のターゲット対向面３２８に結合する第１の端部３２６を有する管状部材とすることができる。導電性部材３２５は、ターゲット３０６の周縁に隣接して、ターゲット３０６のソース分配プレート対向面３３２に（又はターゲット３０６の支持プレート３４６に）結合する第２の端部３３０を更に含む。
キャビティ３３４は、導電性部材３２５の内面壁と、ソース分配プレート３２２のターゲット対向面３２８と、ターゲット３０６のソース分配プレート対向面３３２とによって形成することができる。キャビティ３３４は、ソース分配プレート３２２の孔３２４を経由してボディの中央開口３１５に連通する。キャビティ３３４と本体の中央開口部３１５とは、図３に示し以下に更に説明するように、回転マグネトロン組立体３３２の１つ又はそれ以上の部分を少なくとも部分的に収容するために利用することができる。特定の実施形態において、キャビティは、少なくとも部分的に水（Ｈ2Ｏ）等の冷却流体で満たすことができる。
接地シールド３４０は、プロセスチャンバ３００の蓋の外表面をカバーするために設けることができる。接地シールド３４０は、例えば、チャンバ本体の接地接続部を経由して接地することができる。接地シールド３４０は、給電構造体がソース分配プレート３２２に結合するために接地シールド３４０を通過することを可能にする中央開口部を有する。接地シールド３４０は、アルミニウム、銅等の任意の適切な導電性材料から成ることができる。絶縁間隙３３９は、接地シールド３４０と、分配プレート３２２、導電性部材３２５、及びターゲット３０６（及び／又は支持プレート３４６）の外表面との間に形成され、ＲＦエネルギー及びＤＣエネルギーが、接地に直接送られるのを防止する。絶縁間隙は、空気、又はセラミック、プラスチック等の他の適切な絶縁材で満たすことができる。
特定の実施形態において、給電構造体の本体と下側部分との周りに接地環を配置することができる。接地環は、接地シールド３４０に結合され、接地シールド３４０の一体部分又は接地シールドに結合される独立部分とすることができ、給電構造体の接地を可能にする。接地環は、アルミニウム又は銅等の適切な導電性材料で作ることができる。特定の実施形態において、接地環の内径と給電構造体の本体の外径との間に設けられる間隙は、可能な限り小さく、電気的分離を行うのに十分なものに維持することができる。間隙は、プラスチック又はセラミック等の絶縁材料で満たすこと、又は空隙とすることができる。接地環は、ＲＦフィード（例えば、以下に説明する電気フィード２０５）と本体との間のクロストークを防止し、結果的にプラズマ及び処理の均一性が改善する。
絶縁プレート３３８は、ソース分配プレート３２２と接地シールド３４０との間に配置することができ、ＲＦ及びＤＣエネルギーが接地に直接送られるのが防止される。絶縁プレート３３８は、給電構造体がソース分配プレート３２２に結合するために絶縁プレート３３８を貫通するのを可能にする中央開口部を有する。絶縁プレート３３８は、セラミック、プラスチック等の適切な絶縁材料を含むことができる。もしくは、絶縁プレート３３８の代わりに空隙を設けることができる。絶縁プレートの代わりに空隙を設ける実施形態において、接地シールド３４０は、接地シールド３４０上に配置される何らかの構成要素を支持するために構造的にしっかりとしたものとすることができる。
ターゲット３０６は、接地導電性アルミニウムアダプタ３４２上に、誘電絶縁体３４４を介して支持することができる。ターゲット３０６は、金属又は金属酸化物等のスパッタリング時に基板１０４上に堆積される材料を含有する。特定の実施形態において、支持プレート３４６は、ターゲット３０６のソース分配プレート対向面３３２に結合することができる。支持プレート３４６は、銅−亜鉛、銅−クロム、又はターゲットと同じ材料等の導電性材料を含むことができ、支持プレート３４６を経由してＲＦ電力及びＤＣ電力をターゲット３０６に接続することができる。もしくは、支持プレート３４６は非導電性とすることができ、導電性部材３２５の第２の端部３３０にターゲット３０６のソース分配プレート対向面３３２を結合するための電気フィードスルー等の導電性要素（図示せず）を含むことができる。支持プレート３４６は、例えば、ターゲット３０６の構造安定性を高めるために組み込むことができる。
基板支持基台３０２は、ターゲット３０６の主面に対向する材料受け取り面を有し、ターゲット３０６の主面に対向する平面位置に、スパッタコーティングされる基板３０４を支持する。基板支持基台３０２は、プロセスチャンバ３００の中央領域３４８内に基板３０４を支持することができる。中央領域３４８は、処理時の基板支持基台３０２の上方の領域として規定される（例えば、処理位置にある場合のターゲット３０６と基板支持基台３０２との間）。
特定の実施形態において、基板支持基台３０２は、底部チャンバ壁３５２に結合されたベローズ３５０を通って垂直に移動でき、基板３０４は、プロセスチャンバ３００の下側部分のロードロックバルブ（図示せず）によって基板支持基台３０２上に移送され、その後、堆積位置又は処理位置に上昇することができる。１つ又はそれ以上のプロセスガスは、ガス供給源３５４からマスフローコントローラ３５６を経由してチャンバ３００の下側部分に供給することができる。プロセスチャンバ３００の内部を排気して、プロセスチャンバ３００内部を所望圧力に維持することを容易にするために、排気ポート３５８が設けられており、バルブ３６０を経由してポンプ（図示せず）に接続することができる。
基板３０４上に負のＤＣバイアスを誘起するために、基板支持基台３０２にＲＦバイアス電源３６２を接続することができる。更に、特定の実施形態において、負のＤＣ自己バイアスは、処理時に基板３０４上に生じることができる。例えば、ＲＦバイアス電源３６２から供給されるＲＦ電力は、約２ＭＨｚから約６０ＭＨｚの周波数の範囲とすることができ、例えば、２ＭＨｚ、１３．５６ＭＨｚ、又は６０ＭＨｚ等の非限定周波数を利用することができる。随意的に、第２のＲＦバイアス電源（図示せず）を基板支持基台３０２に接続して、ＲＦバイアス電源３６２と一緒に使用するために、前述の周波数の何れかを供給することができる。他の適用例において、基板支持基台３０２は、接地すること、又は電気的に浮遊状態のままとすることができる。例えば、ＲＦバイアス電力が必要ない適用例では、基板３０４上の電圧を調整するために、静電容量チューナー３６４を基板支持基台に結合することができる。
回転式マグネトロン組立体３３６は、ターゲット３０６の背面（例えば、ソース分配プレート対向面３３２）に隣接して配置することができる。回転式マグネトロン組立体３３６は、ベースプレート３６８によって支持される複数のマグネット３６６を含む。ベースプレート３６８は、チャンバ３００と基板３０４との中心軸に一致する回転シャフト３７０に結合される。マグネトロン組立体３３６を回転駆動するために、回転シャフト３７０の上側端部にモータ３７２を結合することができる。マグネット３６６は、ターゲット３０６の表面に略平行かつ隣接してチャンバ３００内に磁場を発生させ、電子を捕捉して局所プラズマ密度を高め、結果的にスパッタリング速度を高める。マグネット３６６は、チャンバ３００の上部の周囲に電磁場を発生させ、マグネット３６６は回転してその電磁場を回転させ、これによりプロセスのプラズマ密度に影響を与えて、ターゲット３０６をより均一にスパッタさせるようになっている。例えば、回転シャフト３７０は、１分間に約０から１５０回転することができる。
特定の実施形態において、チャンバ３００は、中央領域３４８に対向する内表面３８０を有するプロセスキットシールド３７４を更に含むことができる。プロセスキットシールド３７４は、アダプタ３４２の縁部３７６に結合することができる。従って、アダプタ３４２は、アルミニウムとすることができるチャンバ壁３０８に対して密閉されかつ接地される。一般的に、プロセスキットシールド３７４は、アダプタ３４２の壁とチャンバ壁３０８とに沿って基板支持基台３０２の上面の下方まで下向きに延び、基板支持基台３０２の上面に達するまで上向きに戻る（例えば、底部でｕ字形状部分３８４を形成する）。もしくは、プロセスキットシールドの最下部はｕ字形状部分３８４でなくてもよく、任意の適切な形状を有することができる。カバーリング３８６は、基板支持基台３０２が下方のローディング位置にある場合、プロセスキットシールド３７４の上方に延びるリップ３８８の上端にあるが、基台が上方の堆積位置にある場合、基板支持基台３０２の外側周辺にあり基板支持基台３０２をスパッタ堆積から保護する。基板３０４の周辺を堆積から遮蔽するために付加的な堆積リング（図示せず）を使用できる。プロセスキットシールドの実施形態は、本発明に関連して以下に説明する。
特定の実施形態において、基板支持基台３０２とターゲット３０６との間に磁場を選択的に与えるために、マグネット３９０をチャンバ３００の周りに配置することができる。例えば、図３に示すように、マグネット３９０は、処理位置にある場合の基板支持基台３０２の真上の領域で、チャンバ壁３０８の外側に配置することができる。特定の実施形態において、マグネット３９０は、アダプタ３４２に隣接する等の他の位置に付加的に又は代替的に配置することができる。マグネット３９０は、電磁石とすることができ、電磁石から発生する磁場の強さを制御するために、電源（図示せず）に接続することができる。
プロセスチャンバ３００の様々な構成要素に接続され、その作動を制御するコントローラ３１０を備えることができる。コントローラ３１０は、中央処理装置（ＣＰＵ）３１２と、メモリ３１４と、サポート回路３１６とを含む。コントローラ３１０は、プロセスチャンバ３００を直接制御すること、又は特定のプロセスチャンバ及び／又はシステムサポート構成要素に関連するコンピュータ（又はコントローラ）を介して制御することができる。コントローラ１１０は、様々なチャンバ及びサブプロセッサを制御するために工業環境で使用できる任意の種類の汎用コンピュータプロセッサの１つとすることができる。ＣＰＵ３１２のメモリ３１４、又はコンピュータ可読媒体は、ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、フロッピー（登録商標）ディスク、ハードディスク、光記録媒体（例えば、コンパクトディスク又はデジタルビデオディスク）、フラッシュドライブ又は任意の他の形態のデジタル記憶装置等の局所又は遠隔の１つ又はそれ以上の容易に使用可能なメモリとすることができる。サポート回路３１６は、通常の方式で、プロセッサをサポートするためにＣＰＵ３１２に接続される。これらの回路としては、キャッシュ、電源、クロック回路、入力／出力回路、及びサブシステム等が挙げられる。本明細書に記載の本発明の方法は、本明細書に記載した方式でプロセスチャンバ３００の作動を制御するように実行又起動できるソフトウェアルーチンとしてメモリ３１４に格納することができる。ソフトウェアルーチンは、ＣＰＵ３１２によって制御されているハードウェアから遠くに配置された第２のＣＰＵ（図示せず）によって格納及び／又は実行することもできる。
従って、基板に形成された高アスペクト比の特徴要素に金属を堆積する方法が開示される。本発明の方法は、好都合に高い処理能力及び低い基板温度を維持しながら、金属を用いて高アスペクト比の特徴要素の連続した表面被覆を提供する。本発明の方法は、例えば、Ｖｉａ Ｆｉｒｓｔ又はＶｉａ Ｌａｓｔ製造法のためのシリコン貫通ビア（ＴＳＶ）用途、並びに高アスペクト比開口内の連続した金属層の堆積が望まれる他の適切な用途で利用することができる。
前記は本発明の実施形態に関連するが、本発明の基本的な範囲を逸脱することなく、本発明の他の別の実施形態を考えることができる。

Claims (15)

  1. 物理蒸着（ＰＶＤ）チャンバ内の基板を処理する方法であって、前記基板が前記基板の第１の表面に形成され前記基板の反対側の第２の表面に向かって前記基板内に延びる開口を有し、前記開口が、少なくとも約５：１の高さ対幅のアスペクト比を有し、前記方法が：
    前記基板の上方に配置された金属を含有するターゲットにＶＨＦ周波数で第１のＲＦ電力を印加してプラズマ形成ガスからプラズマを生成させる段階と；
    前記ターゲットにＤＣ電力を印加して前記プラズマを前記ターゲットに向かわせる段階と；
    前記ターゲットからスパッタされた前記金属原子の主要部分をイオン化させるのに十分なＰＶＤチャンバ内の第１の圧力を維持しながら、前記プラズマを用いて前記ターゲットから金属原子をスパッタリングさせる段階と；
    前記開口の底面上と前記基板の前記第１の表面上とに複数の第１の金属原子を堆積させる段階と；
    前記基板の下方に配置された第１の電極に第２のＲＦ電力を印加し、前記複数の第１の金属原子の少なくとも一部を前記底面から前記開口の側壁の下側部分へ再分配する段階と；
    前記ＰＶＤチャンバ内のイオン化金属原子の量を低減することによって、前記側壁の上側部分に複数の第２の金属原子を堆積させる段階と、
    を含み、複数の前記第１及び第２の金属原子が、前記開口の実質的に全体の表面上に堆積した第１の層を形成することを特徴とする方法。
  2. 前記複数の第１の金属原子を堆積させる段階が：
    前記第１の電極に最大約５０ワットの大きさの第３のＲＦ電力を印加して、前記複数の第１の金属原子を前記開口の前記底面に向かわせる段階を更に含む、請求項１に記載の方法。
  3. 前記第３のＲＦ電力の大きさが、前記第２のＲＦ電力の大きさよりも小さい、請求項２に記載の方法。
  4. 前記第１の電極に前記第２のＲＦ電力を印加し、前記複数の第１の金属原子の少なくとも一部を再分配させる段階が：
    前記ＤＣ電力の大きさを維持して、前記複数の第１の金属原子の少なくとも一部を前記下側部分に再分配しながら、前記プラズマを用いて前記ターゲットからの金属原子のスパッタリングを継続させる段階と；
    前記ＤＣ電力の大きさを制限又はＤＣ電力をオフにして、前記複数の第１の金属原子の少なくとも一部を前記下側部分に再分配しながら、前記プラズマを用いて前記ターゲットからの金属原子のスパッタリングを阻止する段階と、
    のいずれかを更に含む、請求項１に記載の方法。
  5. 前記第１の電極に前記第２のＲＦ電力を印加し、前記複数の第１の金属原子の少なくとも一部を再分配する段階が：
    前記第１のＲＦ電力又は前記第１の圧力のうちの少なくとも１つを維持して、前記複数の第１の金属原子の少なくとも一部を前記開口の前記側壁の前記下側部分に再分配しながら、前記基板の前記第１の表面及び前記開口の前記底面上の前記複数の第１の金属原子の堆積を継続させる段階と；
    前記第１の圧力を第２の圧力に低下させる段階と、
    のいずれかを更に含む、請求項１に記載の方法。
  6. 前記第１の電極に前記第２のＲＦ電力を印加し、前記複数の第１の金属原子の少なくとも一部を再分配する段階が、前記第１の圧力を第２の圧力に低下させる段階を更に備え、前記複数の第２の金属原子を前記側壁の前記上側部分に堆積させる段階が、前記第２の圧力を第３の圧力に低下させて、前記ＰＶＤチャンバ内のイオン化金属原子の量を低減させる段階を更に含む、請求項１に記載の方法。
  7. 前記開口の前記側壁の前記上側部分に前記複数の第２の金属原子を堆積させる段階が：
    前記第１のＲＦ電力の大きさを第１の大きさから第２の大きさに低下させて前記ＰＶＤチャンバ内のイオン化金属原子の量を低減させる段階；
    前記ＤＣ電力の大きさを第１の大きさから第２の大きさに低下させて前記ＰＶＤチャンバ内のイオン化金属原子の量を低減させる段階；又は、
    前記第２のＲＦ電力の大きさを約５０ワット未満にまで低下させる段階のうちの少なくとも１つを更に含む、請求項１に記載の方法。
  8. 前記基板をエッチングして前記基板の前記開口を形成する段階と；
    前記基板の前記上面、及び前記開口の前記側壁及び前記底面に沿って酸化物層を形成する段階と；
    金属原子を堆積させる段階の前に前記酸化物層の上に障壁層を形成する段階と、
    を更に含む、請求項１から７のいずれかに記載の方法。
  9. 前記第１の層の上に電気メッキプロセスによって材料を堆積させ前記開口を充填する段階を更に含む、請求項８に記載の方法。
  10. 前記堆積材料と前記金属とが同じ材料である、請求項９に記載の方法。
  11. 前記基板が第１の基板であって：
    前記第１の基板の第２の表面に隣接して配置される第２の基板を提供する段階を更に備え、前記開口が前記第１の基板を貫通して前記第２の基板の上面が前記開口の前記底面を形成する、請求項９に記載の方法。
  12. 前記開口の前記底面を除去して前記第１の層又は前記堆積材料のうちの少なくとも１つを露出させる段階を更に含む、請求項９に記載の方法。
  13. 前記開口の前記底面を除去する段階が：
    化学機械研磨によって前記基板の前記第２の表面を少なくとも部分的に除去して前記開口の前記底面を除去する段階を更に含む、請求項１２に記載の方法。
  14. 前記基板の前記第２の表面を少なくとも部分的に除去する段階に続いて、前記基板の前記第２の表面を第２の基板の上面に結合する段階を更に含む、請求項１３に記載の方法。
  15. 前記基板の第２の表面を結合する段階が：
    前記開口を、前記第２の基板の前記上面に配置された対応するデバイスと位置合わせする段階を更に含む、請求項１４に記載の方法。
JP2013521832A 2010-07-30 2011-07-21 高アスペクト比の特徴要素に金属を堆積する方法 Active JP5889894B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US36924010P 2010-07-30 2010-07-30
US61/369,240 2010-07-30
US13/178,870 2011-07-08
US13/178,870 US8846451B2 (en) 2010-07-30 2011-07-08 Methods for depositing metal in high aspect ratio features
PCT/US2011/044781 WO2012015656A2 (en) 2010-07-30 2011-07-21 Methods for depositing metal in high aspect ratio features

Publications (2)

Publication Number Publication Date
JP2013535577A true JP2013535577A (ja) 2013-09-12
JP5889894B2 JP5889894B2 (ja) 2016-03-22

Family

ID=45527174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013521832A Active JP5889894B2 (ja) 2010-07-30 2011-07-21 高アスペクト比の特徴要素に金属を堆積する方法

Country Status (6)

Country Link
US (1) US8846451B2 (ja)
JP (1) JP5889894B2 (ja)
KR (2) KR20130093612A (ja)
CN (1) CN103026462B (ja)
TW (1) TWI517299B (ja)
WO (1) WO2012015656A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013538295A (ja) * 2010-09-17 2013-10-10 アプライド マテリアルズ インコーポレイテッド 高アスペクト比特徴部に金属を堆積させる方法
KR20180061386A (ko) * 2015-10-22 2018-06-07 어플라이드 머티어리얼스, 인코포레이티드 낮은 비저항의 텅스텐 막의 물리 기상 증착을 위한 시스템들 및 방법들
JP2023552291A (ja) * 2020-11-18 2023-12-15 インテグリス・インコーポレーテッド 耐クラック性フルオロアニールド膜でコーティングされた物品、および作製方法

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9771648B2 (en) 2004-08-13 2017-09-26 Zond, Inc. Method of ionized physical vapor deposition sputter coating high aspect-ratio structures
US9012766B2 (en) 2009-11-12 2015-04-21 Silevo, Inc. Aluminum grid as backside conductor on epitaxial silicon thin film solar cells
US9214576B2 (en) 2010-06-09 2015-12-15 Solarcity Corporation Transparent conducting oxide for photovoltaic devices
US9773928B2 (en) 2010-09-10 2017-09-26 Tesla, Inc. Solar cell with electroplated metal grid
US9800053B2 (en) 2010-10-08 2017-10-24 Tesla, Inc. Solar panels with integrated cell-level MPPT devices
US9054256B2 (en) 2011-06-02 2015-06-09 Solarcity Corporation Tunneling-junction solar cell with copper grid for concentrated photovoltaic application
CN102627004B (zh) * 2012-03-12 2014-07-30 江苏大学 用于超高密度探针存储的多层相变薄膜及其制备方法
EP2904643B1 (en) 2012-10-04 2018-12-05 SolarCity Corporation Solar cell with electroplated metal grid
US9865754B2 (en) 2012-10-10 2018-01-09 Tesla, Inc. Hole collectors for silicon photovoltaic cells
US9281436B2 (en) 2012-12-28 2016-03-08 Solarcity Corporation Radio-frequency sputtering system with rotary target for fabricating solar cells
US9219174B2 (en) 2013-01-11 2015-12-22 Solarcity Corporation Module fabrication of solar cells with low resistivity electrodes
US9412884B2 (en) 2013-01-11 2016-08-09 Solarcity Corporation Module fabrication of solar cells with low resistivity electrodes
US10074755B2 (en) 2013-01-11 2018-09-11 Tesla, Inc. High efficiency solar panel
US9624595B2 (en) 2013-05-24 2017-04-18 Solarcity Corporation Electroplating apparatus with improved throughput
GB201316366D0 (en) * 2013-09-13 2013-10-30 Teer Coatings Ltd Improvements to coating apparatus
US9960021B2 (en) * 2013-12-18 2018-05-01 Applied Materials, Inc. Physical vapor deposition (PVD) target having low friction pads
US9953813B2 (en) * 2014-06-06 2018-04-24 Applied Materials, Inc. Methods and apparatus for improved metal ion filtering
CN105200379B (zh) * 2014-06-25 2018-03-09 北京北方华创微电子装备有限公司 沉积薄膜的磁控溅射方法
US10309012B2 (en) 2014-07-03 2019-06-04 Tesla, Inc. Wafer carrier for reducing contamination from carbon particles and outgassing
JP6329839B2 (ja) * 2014-07-29 2018-05-23 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US9899546B2 (en) 2014-12-05 2018-02-20 Tesla, Inc. Photovoltaic cells with electrodes adapted to house conductive paste
US9947822B2 (en) 2015-02-02 2018-04-17 Tesla, Inc. Bifacial photovoltaic module using heterojunction solar cells
US10014179B2 (en) 2015-02-13 2018-07-03 Applied Materials, Inc. Methods for forming cobalt-copper selective fill for an interconnect
US9761744B2 (en) 2015-10-22 2017-09-12 Tesla, Inc. System and method for manufacturing photovoltaic structures with a metal seed layer
US9842956B2 (en) 2015-12-21 2017-12-12 Tesla, Inc. System and method for mass-production of high-efficiency photovoltaic structures
US9496429B1 (en) 2015-12-30 2016-11-15 Solarcity Corporation System and method for tin plating metal electrodes
US10115838B2 (en) 2016-04-19 2018-10-30 Tesla, Inc. Photovoltaic structures with interlocking busbars
JP6871067B2 (ja) * 2017-05-31 2021-05-12 株式会社アルバック スパッタリング装置
KR102227347B1 (ko) * 2017-09-05 2021-03-11 어플라이드 머티어리얼스, 인코포레이티드 3d 메모리 구조들에서의 고종횡비 홀 형성에 대한 상향식 접근법
US10672919B2 (en) 2017-09-19 2020-06-02 Tesla, Inc. Moisture-resistant solar cells for solar roof tiles
US10438846B2 (en) * 2017-11-28 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Physical vapor deposition process for semiconductor interconnection structures
US11190128B2 (en) 2018-02-27 2021-11-30 Tesla, Inc. Parallel-connected solar roof tile modules
US11542589B2 (en) 2018-03-21 2023-01-03 Applied Materials, Inc. Resistance-area (RA) control in layers deposited in physical vapor deposition chamber
BE1026449B1 (fr) * 2018-07-05 2020-02-03 Diarotech Procédé et dispositif de synthèse de diamant par CVD
EP4057324A1 (en) 2019-03-07 2022-09-14 Absolics Inc. Packaging substrate and semiconductor apparatus comprising same
US20220165650A1 (en) 2019-03-07 2022-05-26 Absolics Inc. Packaging substrate and semiconductor apparatus comprising same
WO2020185016A1 (ko) 2019-03-12 2020-09-17 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
EP3916772A4 (en) 2019-03-12 2023-04-05 Absolics Inc. PACKAGING SUBSTRATE AND SEMICONDUCTOR DEVICE WITH IT
KR102537005B1 (ko) 2019-03-12 2023-05-26 앱솔릭스 인코포레이티드 유리를 포함하는 기판의 적재 카세트 및 이를 적용한 기판의 적재방법
WO2020185023A1 (ko) 2019-03-12 2020-09-17 에스케이씨 주식회사 패키징 기판 및 이의 제조방법
ES3041275T3 (en) 2019-03-29 2025-11-11 Absolics Inc Packaging glass substrate for semiconductor, packaging substrate for semiconductor, and semiconductor device
US11289329B2 (en) * 2019-05-03 2022-03-29 Applied Materials, Inc. Methods and apparatus for filling a feature disposed in a substrate
JP7104245B2 (ja) 2019-08-23 2022-07-20 アブソリックス インコーポレイテッド パッケージング基板及びこれを含む半導体装置
US20210391176A1 (en) * 2020-06-16 2021-12-16 Applied Materials, Inc. Overhang reduction using pulsed bias
US11315771B2 (en) * 2020-07-14 2022-04-26 Applied Materials, Inc. Methods and apparatus for processing a substrate
US11846013B2 (en) * 2020-07-31 2023-12-19 Applied Materials, Inc. Methods and apparatus for extended chamber for through silicon via deposition
CN115011928B (zh) * 2021-03-05 2024-03-05 台湾积体电路制造股份有限公司 再生靶材的方法及形成材料薄膜的方法
KR20210059676A (ko) 2021-05-04 2021-05-25 삼성전자주식회사 반도체 장치 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009131671A2 (en) * 2008-04-22 2009-10-29 Micron Technology, Inc. Die stacking with an annular via having a recessed socket
WO2010004890A1 (ja) * 2008-07-11 2010-01-14 キヤノンアネルバ株式会社 薄膜の成膜方法
JP2010045371A (ja) * 2008-08-18 2010-02-25 Samsung Electronics Co Ltd 導電性保護膜を有する貫通電極構造体及びその形成方法
US7682966B1 (en) * 2007-02-01 2010-03-23 Novellus Systems, Inc. Multistep method of depositing metal seed layers

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642146B1 (en) * 2001-03-13 2003-11-04 Novellus Systems, Inc. Method of depositing copper seed on semiconductor substrates
CN100355058C (zh) 2001-05-04 2007-12-12 东京毅力科创株式会社 具有连续沉积和蚀刻的电离pvd
US7901545B2 (en) * 2004-03-26 2011-03-08 Tokyo Electron Limited Ionized physical vapor deposition (iPVD) process
JP2005082873A (ja) 2003-09-10 2005-03-31 Applied Materials Inc 膜形成方法
KR20050059782A (ko) 2003-12-15 2005-06-21 매그나칩 반도체 유한회사 스퍼터링 장치 및 이를 이용한 장벽 금속층 형성 방법
EP1553625B1 (en) * 2004-01-12 2014-05-07 Infineon Technologies AG Method for fabrication of a contact structure
US7951262B2 (en) * 2004-06-21 2011-05-31 Tokyo Electron Limited Plasma processing apparatus and method
US7268076B2 (en) * 2004-10-05 2007-09-11 Applied Materials, Inc. Apparatus and method for metal plasma vapor deposition and re-sputter with source and bias power frequencies applied through the workpiece
JP4704088B2 (ja) * 2005-03-31 2011-06-15 東京エレクトロン株式会社 プラズマ処理装置
US7700484B2 (en) 2005-09-30 2010-04-20 Tokyo Electron Limited Method and apparatus for a metallic dry-filling process
JP4827081B2 (ja) * 2005-12-28 2011-11-30 東京エレクトロン株式会社 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP5294669B2 (ja) * 2008-03-25 2013-09-18 東京エレクトロン株式会社 プラズマ処理装置
US7967995B2 (en) * 2008-03-31 2011-06-28 Tokyo Electron Limited Multi-layer/multi-input/multi-output (MLMIMO) models and method for using
US8344503B2 (en) * 2008-11-25 2013-01-01 Freescale Semiconductor, Inc. 3-D circuits with integrated passive devices
US20110220494A1 (en) * 2010-03-11 2011-09-15 Peijun Ding Methods and apparatus for magnetron metallization for semiconductor fabrication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7682966B1 (en) * 2007-02-01 2010-03-23 Novellus Systems, Inc. Multistep method of depositing metal seed layers
WO2009131671A2 (en) * 2008-04-22 2009-10-29 Micron Technology, Inc. Die stacking with an annular via having a recessed socket
WO2010004890A1 (ja) * 2008-07-11 2010-01-14 キヤノンアネルバ株式会社 薄膜の成膜方法
JP2010045371A (ja) * 2008-08-18 2010-02-25 Samsung Electronics Co Ltd 導電性保護膜を有する貫通電極構造体及びその形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013538295A (ja) * 2010-09-17 2013-10-10 アプライド マテリアルズ インコーポレイテッド 高アスペクト比特徴部に金属を堆積させる方法
KR20180061386A (ko) * 2015-10-22 2018-06-07 어플라이드 머티어리얼스, 인코포레이티드 낮은 비저항의 텅스텐 막의 물리 기상 증착을 위한 시스템들 및 방법들
JP2018537849A (ja) * 2015-10-22 2018-12-20 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ タングステン膜の低抵抗物理的気相堆積のためのシステムおよび方法
KR102899023B1 (ko) * 2015-10-22 2025-12-10 어플라이드 머티어리얼스, 인코포레이티드 낮은 비저항의 텅스텐 막의 물리 기상 증착을 위한 시스템들 및 방법들
JP2023552291A (ja) * 2020-11-18 2023-12-15 インテグリス・インコーポレーテッド 耐クラック性フルオロアニールド膜でコーティングされた物品、および作製方法

Also Published As

Publication number Publication date
CN103026462B (zh) 2016-05-11
KR20130093612A (ko) 2013-08-22
US20120028461A1 (en) 2012-02-02
KR20160003299A (ko) 2016-01-08
US8846451B2 (en) 2014-09-30
TWI517299B (zh) 2016-01-11
WO2012015656A2 (en) 2012-02-02
JP5889894B2 (ja) 2016-03-22
TW201207996A (en) 2012-02-16
CN103026462A (zh) 2013-04-03
WO2012015656A3 (en) 2012-04-12
KR101760846B1 (ko) 2017-07-24

Similar Documents

Publication Publication Date Title
JP5889894B2 (ja) 高アスペクト比の特徴要素に金属を堆積する方法
CN101124350B (zh) 具有可施加至靶材的射频电源的物理气相沉积等离子体反应器
JP5897013B2 (ja) 高アスペクト比特徴部に金属を堆積させる方法
US8835308B2 (en) Methods for depositing materials in high aspect ratio features
TWI877204B (zh) 用於藉由物理氣相沉積來沉積鋁的方法與電腦可讀取媒體
TWI828904B (zh) 用於填充設置在基板中的特徵的方法與設備
WO2006083929A2 (en) A physical vapor deposition plasma reactor with rf source power applied to the target
WO2024226145A1 (en) Low-energy underlayer for room temperature physical vapor deposition of electrically conductive features

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150325

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160217

R150 Certificate of patent or registration of utility model

Ref document number: 5889894

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250