JP2011096818A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】強誘電体膜を用いたキャパシタの更なる特性の向上を実現し得る半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０の上方に形成された下部電極４８と；下部電極上に直接形成され、Ｌａが添加されたチタン酸ジルコン酸鉛の第１の強誘電体膜５０と、第１の強誘電体膜上に直接形成され、第１の強誘電体膜より膜厚が薄く、ＬａとＣａとＳｒとが添加されたチタン酸ジルコン酸鉛の第２の強誘電体膜５２とを有するキャパシタ誘電体膜５４と；キャパシタ誘電体膜上に形成された上部電極６０とを有するキャパシタを有している。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関する。

近時、キャパシタの誘電体膜として強誘電体膜を用いることが注目されている。

このような強誘電体キャパシタを用いた強誘電体メモリ（ＦｅＲＡＭ：Ferroelectric Random Access Memory）は、高速動作が可能であり、消費電力が低く、書き込み／読み出しの耐久性に優れた不揮発性メモリである。このため、強誘電体膜を用いたキャパシタを有する半導体装置は、今後の更なる発展が見込まれている。

また、ＤＲＡＭ等においても、高集積化を図るべく、キャパシタの誘電体膜として強誘電体膜を用いることが提案されている。

なお、背景技術としては、以下のようなものがある。

特開２００６−３１８９４１号公報 特開２００９−４６７９号公報

しかしながら、強誘電体膜を用いたキャパシタにおいては、必ずしも十分に良好な特性が得られない場合があった。

本発明の目的は、強誘電体膜を用いたキャパシタの更なる特性の向上を実現し得る半導体装置及びその製造方法を提供することにある。

実施形態の一観点によれば、半導体基板の上方に形成された下部電極と；前記下部電極上に直接形成され、Ｌａが添加されたチタン酸ジルコン酸鉛の第１の強誘電体膜と、前記第１の強誘電体膜上に直接形成され、前記第１の強誘電体膜より膜厚が薄く、ＬａとＣａとＳｒとが添加されたチタン酸ジルコン酸鉛の第２の強誘電体膜とを有するキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された上部電極とを有するキャパシタを有することを特徴とする半導体装置が提供される。

実施形態の他の観点によれば、半導体基板の上方に下部電極を形成する工程と、Ｌａが添加されたチタン酸ジルコン酸鉛の第１の強誘電体膜を、前記下部電極上に直接形成する工程と、前記第１の強誘電体膜より膜厚が薄く、ＬａとＣａとＳｒとが添加されたチタン酸ジルコン酸鉛の第２の強誘電体膜を、前記第１の強誘電体膜上に直接形成する工程と、前記第２の強誘電体膜上に上部電極を形成する工程と、前記上部電極、前記第２の強誘電体膜、前記第１の強誘電体膜及び前記下部電極をパターニングし、前記下部電極と、前記第１の強誘電体膜と前記第２の強誘電体膜とを有するキャパシタ誘電体膜と、前記上部電極とを有するキャパシタを形成する工程とを有することを特徴とする半導体装置の製造方法が提供される。

開示の半導体装置及びその製造方法によれば、Ｌａが添加されたチタン酸ジルコン酸鉛の第１の強誘電体膜と、ＬａとＳｒとＣａとが添加されたチタン酸ジルコン酸鉛の第２の強誘電体膜とにより、キャパシタ誘電体膜が形成されている。第１の強誘電体膜としてＬａが添加されたチタン酸ジルコン酸鉛膜が用いられており、しかも、第１の強誘電体膜が比較的厚く形成されているため、キャパシタのリーク電流を十分に抑制することができる。しかも、ＬａとＳｒとＣａとが添加されチタン酸ジルコン酸鉛が第２の強誘電体膜として用いられているため、インプリントによるヒステリシス特性の劣化が小さく、抗電界が小さく、疲労特性の良好なキャパシタを得ることができる。従って、本実施形態によれば、特性の良好なキャパシタを有する半導体装置を提供することができる。

第１実施形態による半導体装置を示す断面図である。 第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 第１実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 第１実施形態による半導体装置の製造方法を示す工程断面図（その５）である。 第１実施形態による半導体装置の製造方法を示す工程断面図（その６）である。 第１実施形態による半導体装置の製造方法を示す工程断面図（その７）である。 第１実施形態による半導体装置の製造方法を示す工程断面図（その８）である。 第１実施形態による半導体装置の製造方法を示す工程断面図（その９）である。 キャパシタの反転電荷量の測定結果を示すグラフ（その１）である。 キャパシタの反転電荷量の測定結果を示すグラフ（その２）である。 キャパシタの反転電荷量の測定結果を示すグラフ（その３）である。 キャパシタのリーク電流の測定結果を示すグラフである。 キャパシの疲労特性の測定結果を示すグラフである。 キャパシタにおける印加電圧と反転電荷量との関係を示すグラフである。 キャパシタのリーク電流特性を示すグラフである。 第２実施形態による半導体装置を示す断面図である。 第２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 第２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 第２実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 第２実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 第２実施形態による半導体装置の製造方法を示す工程断面図（その５）である。 第２実施形態による半導体装置の製造方法を示す工程断面図（その６）である。 第２実施形態による半導体装置の製造方法を示す工程断面図（その７）である。 第２実施形態による半導体装置の製造方法を示す工程断面図（その８）である。 第２実施形態による半導体装置の製造方法を示す工程断面図（その９）である。

［第１実施形態］
第１実施形態による半導体装置及びその製造方法を図１乃至図１７を用いて説明する。

（半導体装置）
まず、本実施形態による半導体装置について図１を用いて説明する。図１は、本実施形態による半導体装置を示す断面図である。

本実施形態による半導体装置は、メモリセルの構造がプレーナ型になっているものである。

図１に示すように、半導体基板１０には、素子領域を画定する素子分離領域１２が形成されている。半導体基板１０としては、例えばＮ型又はＰ型のシリコン基板が用いられている。素子分離領域１２が形成された半導体基板１０内には、例えばＰ型のウェル１４が形成されている。

ウェル１４が形成された半導体基板１０上には、ゲート絶縁膜１６を介してゲート電極（ワード線）１８が形成されている。ゲート電極１８の側壁部分には、サイドウォール絶縁膜２０が形成されている。

サイドウォール絶縁膜２０が形成されたゲート電極１８の両側には、ソース／ドレイン拡散層２２が形成されている。

ゲート電極１８の上部及びソース／ドレイン拡散層２２上には、それぞれシリサイド層２４ａ、２４ｂが形成されている。ソース／ドレイン拡散層２２上のシリサイド層２４ｂは、ソース／ドレイン電極として機能する。

こうして、ゲート電極１８とソース／ドレイン拡散層２２とを有するトランジスタ２６が形成されている。

トランジスタ２６が形成された半導体基板１０上には、絶縁膜（酸化防止絶縁膜）２８が形成されている。絶縁膜２８の膜厚は、例えば２００ｎｍとする。絶縁膜２８としては、例えばシリコン窒化酸化膜（ＳｉＯＮ膜）が用いられている。

絶縁膜２８が形成された半導体基板１０上には、層間絶縁膜３０が形成されている。半導体基板１０の表面から層間絶縁膜３０の表面までの厚さは、例えば７８５ｎｍとする。層間絶縁膜３０としては、例えばシリコン酸化膜が用いられている。層間絶縁膜３０の表面は平坦化されている。

層間絶縁膜３０及び絶縁膜２８には、ソース／ドレイン電極２４ｂに達するコンタクトホール３２が形成されている。

コンタクトホール３２内には、密着膜３４が形成されている。密着膜３４としては、例えばＴｉ膜とＴｉＮ膜とが順次積層された積層膜が用いられている。Ｔｉ膜の膜厚は、例えば３０ｎｍとする。ＴｉＮ膜の膜厚は、例えば膜厚２０ｎｍとする。

密着膜３４が形成されたコンタクトホール３２内には、導体プラグ３６が埋め込まれている。導体プラグ３６の材料としては、例えばタングステン（Ｗ）が用いられている。

導体プラグ３６が埋め込まれた層間絶縁膜３０上には、例えばシリコン窒化酸化膜３８が形成されている。シリコン窒化酸化膜３８の膜厚は、例えば１００ｎｍとする。

シリコン窒化酸化膜３８上には、例えばシリコン酸化膜４０が形成されている。シリコン酸化膜４０の膜厚は、例えば１３０ｎｍとする。

シリコン窒化酸化膜３８とシリコン酸化膜４０とにより層間絶縁膜４２が形成されている。層間絶縁膜４２は、層間絶縁膜３０に導体プラグ３６を埋め込んだ後に、導体プラグ３６の上面が酸化されるのを防止するためのものである。

なお、ここでは、層間絶縁膜４２として、シリコン窒化酸化膜３８とシリコン酸化膜４０との積層膜を形成する場合を例に説明したが、かかる層間絶縁膜４２はシリコン窒化酸化膜３８とシリコン酸化膜４０との積層膜に限定されるものではない。例えば、層間絶縁膜４２として、シリコン窒化膜や酸化アルミニウム膜等を用いてもよい。

層間絶縁膜４２上には、密着膜４３が形成されている。密着膜４３は後述する下部電極４８の下地に対する密着性を確保するためのものである。密着膜４３としては、例えば酸化アルミニウム（Ａｌ_２Ｏ_３）膜が用いられている。密着膜４３の膜厚は、例えば２０ｎｍとする。

密着膜４３上には、導電膜４４が形成されている。導電膜４４としては、貴金属膜が用いられている。より具体的には、導電膜４４として、例えばプラチナ（Ｐｔ）膜が用いられている。導電膜４４の膜厚は、例えば１００〜１５０ｎｍとする。

なお、ここでは、導電膜４４として、プラチナ膜を用いる場合を例に説明したが、導電膜４４はプラチナ膜に限定されるものではない。導電膜４４として、例えば、イリジウム膜、ルテニウム膜、酸化ルテニウム（ＲｕＯ_２）膜、ＳｒＲｕＯ_３膜等を用いてもよい。また、これらの積層膜により導電膜４４を形成してもよい。

導電膜４４上には、導電膜４６が形成されている。導電膜４６の膜厚は、例えば０．１〜３ｎｍとする。導電膜４６としては、例えば貴金属膜等が用いられている。導電膜４６に含まれる貴金属と導電膜４４に含まれる貴金属とは、同じ元素であることが好ましい。後述するように、導電膜４４上に成膜する段階では、非晶質（アモルファス状態）の貴金属酸化物膜４５を形成する（図３（ｃ）参照）。非晶質の貴金属酸化物膜４５は、後工程における熱処理等により還元され、貴金属膜４６となる。貴金属酸化物膜４５に含まれる貴金属と導電膜４４に含まれる貴金属とが同じ元素である場合には、導電膜４６と導電膜４４とは区別し得ない場合もある。また、導電膜４６は非晶質の貴金属酸化物膜４５が還元されたものであるため、導電膜４６の結晶粒径が導電膜４４の結晶粒径より小さくなっている場合もある。非晶質の貴金属酸化物膜４５を形成する際に例えば酸化プラチナ膜（ＰｔＯ_Ｘ膜）を形成した場合には、後工程における熱処理等において酸化プラチナ膜が還元されてプラチナ膜となり、プラチナ膜である導電膜４６が形成される。

なお、導電膜４４として例えばイリジウム膜を用いる場合には、導電膜４６として例えばイリジウム膜を用いてもよい。この場合、イリジウムの導電膜４６の膜厚は、例えば１０〜３０ｎｍ程度とする。

また、導電膜４４として例えばルテニウム膜を用いる場合には、導電膜４６として例えばルテニウム膜を用いてもよい。この場合、ルテニウムの導電膜４６の膜厚は、例えば１０〜３０ｎｍ程度とする。

また、導電膜４４として例えばＳｒＲｕＯ_３膜を用いる場合には、導電膜４６が形成されていなくてもよい。

また、導電膜４４として、プラチナ膜、イリジウム膜、ルテニウム膜を用いる場合には、導電膜４６として、ＳｒＲｕＯ_３膜、ＬａＳｒＣｏＯ_３膜等を用いてもよい。この場合には、ＳｒＲｕＯ_３又はＬａＳｒＣｏＯ_３の導電膜４６の膜厚は、１〜５ｎｍ程度とすることが好ましい。

こうして、導電膜４４と導電膜４６とによりキャパシタ６２の下部電極４８が形成されている。

下部電極４８上には、強誘電体膜５０が形成されている。強誘電体膜５０は、例えばスパッタリング法により形成されたものである。強誘電体膜５０としては、例えば、Ｌａが添加されたチタン酸ジルコン酸鉛、即ち、Ｌａが添加されたＰＺＴ（ＰｂＺｒ_ＸＴｉ_１−ＸＯ_３）膜（０≦Ｘ≦１）が用いられている。Ｌａが添加されたＰＺＴ膜は、ＰＬＺＴ膜と称される。ＰＺＴ膜はペロブスカイト構造の強誘電体膜である。Ｌａが添加されたＰＺＴ膜もペロブスカイト構造の強誘電体膜である。強誘電体膜５０は、後述する熱処理等により結晶化されている。

強誘電体膜５０の膜厚が厚すぎる場合には、キャパシタ誘電体膜５４において強誘電体膜５０の占める割合が相対的に大きくなりすぎてしまい、後述する強誘電体膜５２を形成することによるキャパシタ６２の電気的特性の向上が十分に図れなくなる。また、強誘電体膜５０の膜厚が厚すぎ、キャパシタ誘電体膜５４の総膜厚が厚すぎる場合には、低電圧動作が困難となる。一方、強誘電体膜５０の膜厚が薄すぎる場合には、良好な電気的特性を有するキャパシタ６２が得られない。このため、強誘電体膜５０の膜厚は、例えば３０ｎｍ〜１５０ｎｍ程度とする。より好ましくは、強誘電体膜５０の膜厚を、例えば５０ｎｍ〜１２０ｎｍ程度とする。ここでは、強誘電体膜５０の膜厚を、例えば９０ｎｍとする。

本実施形態において、強誘電体膜５０の材料として、Ｌａが添加されたチタン酸ジルコン酸鉛（ＰＬＺＴ）を用いるのは、以下のような理由によるものである。

即ち、不純物が添加されていないチタン酸ジルコン酸鉛（ＰＺＴ）のターゲットは、焼結しにくく、ターゲット中に欠陥（空洞）が生じやすい。

一方、不純物が添加されたターゲットは、焼結しやすく、ターゲット中に欠陥が生じにくい。このため、良質なターゲットを用いることにより良質な強誘電体膜５０を形成するという観点からは、ターゲットに不純物を添加することが好ましい。

しかしながら、不純物が添加されたターゲットを用いて強誘電体膜を成膜すると、強誘電体膜中に不純物が存在することとなる。強誘電体膜に存在する不純物が比較的多い場合には、キャパシタ６２の反転電荷量が著しく小さくなってしまう。この場合には、良好な電気的特性を有するキャパシタ６２が得られない。

そこで、本実施形態では、微量のＬａが添加されたＰＺＴ膜を強誘電体膜５０として形成する。Ｌａは、キャパシタのリーク電流の低減に寄与し得る不純物である。具体的には、強誘電体膜５０に添加するＬａの添加量は、０．１ｍｏｌ％〜４．０ｍｏｌ％とする。ここでは、強誘電体膜５０に添加するＬａの添加量を、例えば２．０ｍｏｌ％とする。

強誘電体膜５０におけるＬａの添加量が比較的小さく設定されているため、反転電荷量の著しい低下を招くことなく、キャパシタのリーク電流を小さくすることが可能となる。

また、ここでは、スパッタリング法により形成された強誘電体膜５０を例に説明したが、スパッタリング法により形成された強誘電体膜５０に限定されるものではない。例えば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition、有機金属化学気相成長）法、ゾル・ゲル法、有機金属分解（ＭＯＤ、Metal-Organic Decomposition）法、化学溶液堆積（ＣＳＤ、Chemical Solution Deposition）法、ＣＶＤ法、又は、エピタキシャル成長法等により形成された強誘電体膜５０でもよい。

強誘電体膜５０上には、強誘電体膜５２が形成されている。強誘電体膜５２は、例えばスパッタリング法等により形成されたものである。強誘電体膜５２の材料としては、ＬａとＣａとＳｒとが添加されたチタン酸ジルコン酸鉛、即ち、ＬａとＣａとＳｒとが添加されたＰＺＴ（ＰｂＺｒ_ＸＴｉ_１−ＸＯ_３）膜（０≦Ｘ≦１）が用いられている。ＬａとＣａとＳｒとが添加されたＰＺＴ膜は、ＣＳＰＬＺＴ膜と称される。強誘電体膜５２は、後述する熱処理等により結晶化されている。

強誘電体膜５２の膜厚が厚すぎる場合には、キャパシタ誘電体膜５４において強誘電体膜５２の占める割合が相対的に大きくなりすぎてしまい、良好な電気的特性を有するキャパシタ６２が得られなくなる。また、強誘電体膜５２の膜厚が厚すぎ、キャパシタ誘電体膜５４の総膜厚が厚すぎる場合には、低電圧動作が困難となる。一方、強誘電体膜５２の膜厚が薄すぎる場合には、良好な電気的特性を有するキャパシタ６２が得られない。このため、強誘電体膜５２の膜厚は、例えば５〜２０ｎｍ程度とする。

強誘電体膜５２に添加されるＳｒは、インプリントによるヒステリシス特性の劣化を生じにくくするのに寄与する。強誘電体膜５２に添加されるＣａは、キャパシタ６２の抗電界を小さくするのに寄与する。強誘電体膜５２に添加されるＬａは、キャパシタ６２のリーク電流を低減するのに寄与する。また、強誘電体膜５２に添加された不純物（Ｌａ、Ｓｒ、Ｃａ）は、強誘電体膜５２と上部電極６０との界面を良好な状態とし、ひいては、キャパシタ６２の疲労特性を向上するのに寄与する。

しかしながら、上述したように、強誘電体膜に存在する不純物が比較的多い場合には、キャパシタ６２の反転電荷量が著しく小さくなってしまう。この場合には、良好な電気的特性を有するキャパシタ６２が得られない。

そこで、本実施形態では、強誘電体膜５２に添加するＬａ、Ｓｒ、Ｃａの量を比較的小さく設定する。

具体的には、強誘電体膜５２に添加するＬａの添加量は、０．１ｍｏｌ％〜４．０ｍｏｌ％とする。ここでは、強誘電体膜５２に添加するＬａの添加量を、例えば２．０ｍｏｌ％とする。

また、強誘電体膜５２に添加するＳｒの添加量は、０．１ｍｏｌ％〜３．０ｍｏｌ％とする。ここでは、強誘電体膜５２に添加するＳｒの添加量を、例えば２．０ｍｏｌ％とする。

また、強誘電体膜５２に添加するＣａの添加量は、０．１ｍｏｌ％〜６．０ｍｏｌ％とする。ここでは、強誘電体膜５２に添加するＣａの添加量を、例えば５．０ｍｏｌ％とする。

強誘電体膜５２に添加する不純物（Ｌａ、Ｓｒ、Ｃａ）の総添加量は、１０．０％以下とする。強誘電体膜５２に添加する不純物（Ｌａ、Ｓｒ、Ｃａ）の総添加量を１０．０％以下とするのは、以下のような理由によるものである。即ち、強誘電体膜５２に添加する不純物の総添加量が多すぎる場合には、強誘電体膜５２を結晶化する際に、強誘電体膜５０の結晶粒と強誘電体膜５２の結晶粒とが連続にならない。強誘電体膜５０の結晶粒と強誘電体膜５２の結晶粒とが連続にならない場合には、強誘電体膜５０と強誘電体膜５２との界面に界面層が生じた状態となり、良好な電気的特性を有するキャパシタ６２が得られない。このような理由により、強誘電体膜５２に添加する不純物（Ｌａ、Ｓｒ、Ｃａ）の総添加量は、１０．０％以下とする。

また、ここでは、スパッタリング法により形成された強誘電体膜５２を用いる場合を例に説明したが、スパッタリング法により形成された強誘電体膜５２に限定されるものではない。例えば、ＭＯＣＶＤ法、ゾル・ゲル法、有機金属分解（ＭＯＤ）法、化学溶液堆積（ＣＳＤ）法、ＣＶＤ法、エピタキシャル成長法等により形成された強誘電体膜５２を用いてもよい。

なお、熱処理を行うことにより強誘電体膜５０の結晶粒と強誘電体膜５２の結晶粒とが連続的になるように、強誘電体膜５０の主たる材料と強誘電体膜５２の主たる材料と同じであることが好ましい。ここで、主たる材料とは、強誘電体膜５０、５２に添加される不純物（Ｌａ、Ｓｒ、Ｃａ）を除く材料のことである。

こうして、強誘電体膜５０と強誘電体膜５２とによりキャパシタ誘電体膜５４が形成されている。

キャパシタ誘電体膜５４上には、導電膜５６が形成されている。導電膜５６は、例えばスパッタリング法により形成されたものである。導電膜５６は、成膜の時点において結晶化されていた導電膜５６である。導電膜５６としては、例えば酸化イリジウム膜が用いられている。導電膜５６として用いられている酸化イリジウム膜（ＩｒＯ_Ｘ膜）における酸素の組成比Ｘは、例えば０＜Ｘ＜２とする。導電膜５６の膜厚は、例えば１０〜７０ｎｍ程度とすることが好ましい。より好ましくは、導電膜５６の膜厚を、２０〜５０ｎｍ程度とする。ここでは、導電膜５６の膜厚を例えば５０ｎｍ程度とする。

導電膜５６上には、導電膜５８が形成されている。導電膜５８は、例えばスパッタリング法により形成されたものである。導電膜５８としては、例えば酸化イリジウム膜５８が用いられている。導電膜５８として形成される酸化イリジウム膜（ＩｒＯ_Ｙ膜）における酸素の組成比Ｙは、例えば０＜Ｙ≦２とする。導電膜５８として用いられている酸化イリジウム膜（ＩｒＯ_Ｙ膜）における酸素の組成比Ｙは、導電膜５６として用いられている酸化イリジウム膜（ＩｒＯ_Ｘ膜）における酸素の組成比Ｘより大きいことが好ましい。即ち、導電膜５８として用いられている酸化イリジウム膜における酸化度が、導電膜５６として形成される酸化イリジウム膜における酸化度より高いことが好ましい。導電膜５８における酸素の組成比Ｙを導電膜５６における酸素の組成比Ｘより大きく設定するのは、酸素の組成比Ｙを大きく設定すると、水素バリア機能が高くなるためである。成膜時においてアモルファス状態の導電膜５８を形成すれば、酸素の組成比Ｙが比較的大きい導電膜５８を形成することが可能である。導電膜５８が水素バリア膜としても十分に機能し得るため、後工程においてキャパシタ誘電体膜５４が水素により還元されるのを防止し得る。

導電膜５８の膜厚は、例えば１００〜３００ｎｍ程度とすることが好ましい。ここでは、導電膜５８の膜厚を、例えば２００ｎｍ程度とする。導電膜５８は、キャパシタ６２を形成した後に行われるエッチング等によりキャパシタ誘電体膜５４にダメージが加わるのを防止するためのものでもある。

導電膜５６と導電膜５８とによりキャパシタ６２の上部電極６０が形成されている。

こうして、下部電極４８とキャパシタ誘電体膜５４と上部電極６０とを有するキャパシタ６２が形成されている。

キャパシタ６２上には、キャパシタ誘電体膜５４と上部電極６０を覆うように保護膜（水素拡散防止膜）６４が形成されている。保護膜６４は、水素や水分等によりキャパシタ誘電体膜５４が還元されるのを防止するためのものである。保護膜６４としては、例えば酸化アルミニウム膜が用いられている。保護膜６４の膜厚は、例えば２０〜５０ｎｍ程度とする。

保護膜６４が形成されたキャパシタ６２上及び層間絶縁膜４２上には、保護膜（水素拡散防止膜）６６が形成されている。保護膜６６は、保護膜６４と相俟って、水素や水分等によりキャパシタ誘電体膜５４が還元されるのを防止するためのものである。保護膜６６としては、例えば酸化アルミニウム膜が用いられている。保護膜６６の膜厚は、例えば２０ｎｍ程度とする。

保護膜６６上には、層間絶縁膜６８が形成されている。層間絶縁膜６８としては、例えばシリコン酸化膜が用いられている。層間絶縁膜６８の膜厚は、例えば１．４μｍ程度とする。層間絶縁膜６８の表面は平坦化されている。

層間絶縁膜６８上には、保護膜（水素拡散防止膜）７０が形成されている。保護膜７０としては、例えば酸化アルミニウムが用いられている。保護膜７０の膜厚は、例えば膜厚２０〜５０ｎｍ程度とする。保護膜７０は、保護膜６４，６６と同様に、水素や水分等によりキャパシタ誘電体膜５４が還元されるのを防止するためのものである。平坦化された層間絶縁膜６８上に保護膜７０を形成するため、保護膜７０は平坦に形成されている。

保護膜７０上には、層間絶縁膜７２が形成されている。層間絶縁膜７２としては、例えばシリコン酸化膜が用いられている。層間絶縁膜７２の膜厚は、例えば３００ｎｍ程度とする。

層間絶縁膜７２、保護膜７０、層間絶縁膜６８、保護膜６６及び保護膜６４には、キャパシタ６２の下部電極４８に達するコンタクトホール７４ａが形成されている。

また、層間絶縁膜７２、保護膜７０、層間絶縁膜６８、保護膜６６及び保護膜６４には、キャパシタ６２の上部電極６０に達するコンタクトホール７４ｂが形成されている。

また、層間絶縁膜７２、保護膜７０、層間絶縁膜６８、保護膜６６及び層間絶縁膜４２には、導体プラグ３６に達するコンタクトホール７６が形成されている。

コンタクトホール７４ａ、７４ｂ、７６内には、密着膜７８が形成されている。密着膜７８としては、例えばＴｉＮ膜が用いられている。密着膜７８の膜厚は、例えば５０〜１５０ｎｍ程度とする。

密着膜７８が形成されたコンタクトホール７４ａ、７４ｂ、７６内には、導体プラグ８０ａ〜８０ｃが埋め込まれている。導体プラグ８０ａ〜８０ｃの材料としては、例えばタングステンが用いられている。

導体プラグ８０ａ〜８０ｃが埋め込まれた層間絶縁膜７２上には、配線９０が形成されている。配線９０は、例えば、ＴｉＮ膜８２と、ＡｌＣｕ合金膜８４と、Ｔｉ膜８６と、ＴｉＮ膜８８とを順次積層することにより形成されている。ＴｉＮ膜８２の膜厚は、例えば５０ｎｍとする。ＡｌＣｕ合金膜８４の膜厚は、例えば膜厚５５０ｎｍとする。Ｔｉ膜８６の膜厚は、例えば５ｎｍとする。ＴｉＮ膜８８の膜厚は、例えば膜厚５０ｎｍとする。

配線９０が形成された層間絶縁膜７２上には、更に、層間絶縁膜（図示せず）、導体プラグ（図示せず）、配線（図示せず）等が複数層に亘って形成されている。

こうして、本実施形態による半導体装置が形成されている。

このように、本実施形態では、ＰＬＺＴの強誘電体膜５０とＣＳＰＬＺＴの強誘電体膜５２とによりキャパシタ誘電体膜５４が形成されている。本実施形態によれば、強誘電体膜５０としてＰＬＺＴが用いられており、しかも、ＰＬＺＴの強誘電体膜５０が比較的厚く形成されているため、キャパシタ６２のリーク電流を十分に抑制することができる。しかも、本実施形態によれば、強誘電体膜５２としてＣＳＰＬＺＴが用いられているため、インプリントによるヒステリシス特性の劣化が小さく、抗電界が小さく、疲労特性の良好なキャパシタ６２を得ることができる。従って、本実施形態によれば、特性の良好なキャパシタ６２を有する半導体装置を提供することができる。

（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法を図２乃至図１０を用いて説明する。図２乃至図１０は、本実施形態による半導体装置の製造方法を示す工程断面図である。

まず、図２（ａ）に示すように、半導体基板１０に、例えばＳＴＩ（Shallow Trench Isolation）法により、素子領域を画定する素子分離領域１２を形成する。半導体基板１０としては、例えばＮ型又はＰ型のシリコン基板を用いる。なお、素子分離領域１２の形成方法はＳＴＩ法に限定されるものではない。例えばＬＯＣＯＳ（LOCal Oxidation of Silicon）法により素子分離領域１２を形成してもよい。

次に、イオン注入法により、ドーパント不純物を導入することにより、ウェル１４を形成する。ドーパント不純物としては、例えばＰ型のドーパント不純物を用いる。Ｐ型のドーパント不純物としては、例えばボロン（Ｂ）を用いる。ドーパント不純物としてＰ型のドーパント不純物を用いた場合には、Ｐ型のウェル１４が形成される。

次に、例えば熱酸化法により、素子領域上にゲート絶縁膜１６を形成する。ゲート絶縁膜１６の膜厚は、例えば６〜７ｎｍ程度とする。

次に、例えばＣＶＤ（Chemical Vapor Deposition、化学気相堆積）法により、ポリシリコン膜１８を形成する。ポリシリコン膜１８の膜厚は、例えば２００ｎｍ程度とする。ポリシリコン膜１８は、ゲート電極（ワード線）となるものである。

なお、ここでは、ゲート電極となる膜としてポリシリコン膜１８を形成する場合を例に説明したが、ゲート電極となる膜は、ポリシリコン膜に限定されるものではない。例えば、ゲート電極となる膜として、アモルファスシリコン膜とタングステンシリサイド膜との積層膜等を形成してもよい。アモルファスシリコン膜とタングステンシリサイド膜との積層膜等を形成する場合には、アモルファスシリコン膜の膜厚は例えば５０ｎｍ程度とし、タングステンシリサイド膜の膜厚は例えば１５０ｎｍ程度とする。

次に、フォトリソグラフィ技術を用い、ポリシリコン膜１８をパターニングする。こうして、ポリシリコン膜によりゲート電極（ワード線）１８が形成される。

次に、ゲート電極１８をマスクとし、例えばイオン注入法により、ゲート電極１８の両側の半導体基板１０内にドーパント不純物を導入する。ドーパント不純物としては、例えばＮ型のドーパント不純物を用いる。Ｎ型のドーパント不純物としては、例えばリン（Ｐ）を用いる。これにより、エクステンションソース／ドレインの浅い領域を構成するエクステンション領域（図示せず）が形成される。

次に、全面に、例えばＣＶＤ法により、絶縁膜を形成する。絶縁膜としては、例えばシリコン酸化膜を形成する。絶縁膜の膜厚は、例えば３００ｎｍ程度とする。

次に、絶縁膜を異方性エッチングする。こうして、ゲート電極１８の側壁部分に、絶縁膜によりサイドウォール絶縁膜２０が形成される。

次に、サイドウォール絶縁膜２０が形成されたゲート電極１８をマスクとし、例えばイオン注入法により、ゲート電極１８の両側の半導体基板１０内にドーパント不純物を導入する。ドーパント不純物としては、例えばＮ型のドーパント不純物を用いる。Ｎ型のドーパント不純物としては、例えば砒素（Ａｓ）を用いる。これにより、エクステンションソース／ドレインの深い領域を構成する不純物拡散層（図示せず）が形成される。エクステンション領域と深い不純物拡散層とによりソース／ドレイン拡散層２２が形成される。

次に、全面に、例えばスパッタリング法により、高融点金属膜（図示せず）を形成する。高融点金属膜としては、例えばコバルト膜を形成する。

次に、熱処理を行うことにより、半導体基板１０の表層部と高融点金属膜とを反応させるとともに、ゲート電極１８の上部と高融点金属膜とを反応させる。

次に、例えばウエットエッチングにより、未反応の高融点金属膜をエッチング除去する。

こうして、ソース／ドレイン拡散層２２上に、例えばコバルトシリサイドのソース／ドレイン電極２４ｂが形成される。また、ゲート電極１８の上部に、例えばコバルトシリサイドのシリサイド層２４ａが形成される。

こうして、ゲート電極１８とソース／ドレイン拡散層２２とを有するトランジスタ２６が形成される。

次に、全面に、例えばプラズマＣＶＤ法により、絶縁膜（酸化防止膜）２８を形成する。絶縁膜２８としては、例えばシリコン窒化酸化膜を形成する。絶縁膜２８の膜厚は、例えば２００ｎｍとする。

次に、全面に、層間絶縁膜３０を形成する。層間絶縁膜３０は、例えば、ＴＥＯＳ（Tetra Ethoxy Silane）ガスを用いたプラズマＣＶＤ法、即ち、プラズマＴＥＯＳＣＶＤ法により形成する。層間絶縁膜３０としては、例えばシリコン酸化膜を形成する。層間絶縁膜３０の膜厚は、例えば１μｍとする。

次に、例えばＣＭＰ（Chemical Mechanical Polishing、化学的機械的研磨）法により、層間絶縁膜３０の表面を平坦化する。こうして、半導体基板１０の表面から層間絶縁膜３０の表面までの高さは、例えば７８５ｎｍ程度となる（図２（ｂ）参照）。

次に、図２（ｃ）に示すように、フォトリソグラフィ技術を用い、ソース／ドレイン電極２４ｂに達するコンタクトホール３２を形成する。コンタクトホール３２の径は、例えば０．２５μｍとする。

次に、全面に、例えばスパッタリング法により、Ｔｉ膜を形成する。Ｔｉ膜の膜厚は、例えば３０ｎｍ程度とする。

次に、全面に、例えばスパッタリング法により、ＴｉＮ膜を形成する。ＴｉＮ膜の膜厚は、例えば膜厚２０ｎｍ程度とする。

こうして、Ｔｉ膜とＴｉＮ膜とにより密着膜３４が形成される。

次に、全面に、例えばＣＶＤ法により、導電膜３６を形成する。導電膜３６としては、例えばタングステン膜を形成する。導電膜３６の膜厚は、例えば３００ｎｍ程度とする。

次に、例えばＣＭＰ法により、層間絶縁膜３０の表面が露出するまで導電膜３６及び密着膜３４を研磨する。こうして、コンタクトホール３２内に、例えばタングステンの導体プラグ３６が埋め込まれる（図３（ａ）参照）。

次に、図３（ｂ）に示すように、全面に、例えばプラズマＣＶＤ法により、シリコン窒化酸化膜３８を形成する。シリコン窒化酸化膜３８の膜厚は、例えば１００ｎｍとする。

次に、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、シリコン酸化膜４０を形成する。シリコン酸化膜４０の膜厚は、例えば１３０ｎｍとする。

シリコン窒化酸化膜３８とシリコン酸化膜４０とにより層間絶縁膜４２が形成される。層間絶縁膜４２は、層間絶縁膜３０に導体プラグ３６を埋め込んだ後に、導体プラグ３６の上面が酸化されるのを防止するためのものである。

なお、ここでは、層間絶縁膜４２として、シリコン窒化酸化膜３８とシリコン酸化膜４０との積層膜を形成する場合を例に説明したが、かかる層間絶縁膜４２はシリコン窒化酸化膜３８とシリコン酸化膜４０との積層膜に限定されるものではない。例えば、酸化防止膜４２として、シリコン窒化膜や酸化アルミニウム膜を形成してもよい。

次に、例えば窒素雰囲気中にて、熱処理を行う。かかる熱処理は、層間絶縁膜４２中に含まれているガスを層間絶縁膜４２中から放出するためのものである（脱ガス）。熱処理を行う際の基板温度は、例えば６５０℃とする。熱処理時間は、例えば３０分とする。

次に、全面に、例えばスパッタリング法により密着膜４３を形成する。密着膜４３は、後述する下部電極４８の下地に対する密着性を確保するためのものである。密着膜４３としては、例えば酸化アルミニウム膜を形成する。密着膜４３の膜厚は、例えば２０ｎｍとする。

次に、例えばＲＴＡ（Rapid Thermal Annealing）法により、酸素雰囲気中にて熱処理を行う。熱処理温度は、例えば６５０℃とする。熱処理時間は、例えば６０秒とする。

次に、図３（ｃ）に示すように、全面に、例えばスパッタリング法により、貴金属膜（導電膜）４４を形成する。導電膜４４は、キャパシタ６２の下部電極４８の一部となるものである。導電膜４４としては、例えばプラチナ膜を形成する。導電膜４４の膜厚は、例えば１００ｎｍ〜１５０ｎｍ程度とする。導電膜４４を形成する際の成膜条件は、例えば以下の通りとする。基板温度は、例えば３５０℃とする。成膜室内に導入するガスとしては、例えばＡｒガスを用いる。成膜室内の圧力は、例えば１Ｐａとする。印加電力は、例えば０．３ｋＷとする。

なお、ここでは、導電膜４４として、プラチナ膜を形成する場合を例に説明したが、導電膜４４はプラチナ膜に限定されるものではない。導電膜４４として、イリジウム膜、ルテニウム膜、酸化ルテニウム（ＲｕＯ_２）膜、ＳｒＲｕＯ_３膜等を形成してもよい。また、これらの積層膜により導電膜４４を形成してもよい。

次に、全面に、例えばスパッタリング法により、非晶質（アモルファス状態）の貴金属酸化物膜４５を形成する。貴金属酸化物膜４５に含まれる貴金属と導電膜４４に含まれる貴金属とは、同じ元素とすることが好ましい。貴金属酸化物膜４５は、後工程において還元され、例えば貴金属膜４６となるものである。貴金属酸化物膜４５が還元されることにより形成される貴金属膜４６は、キャパシタ６２の下部電極４８の一部となる。非晶質の貴金属酸化物膜４５としては、例えば酸化プラチナ膜（ＰｔＯ_Ｘ膜）を形成する。

なお、非晶質の貴金属酸化物膜４５として、例えば酸化イリジウム膜を形成してもよい。この場合、酸化イリジウムの貴金属酸化物膜４５は、後工程において還元され、イリジウム膜となる。

また、金属酸化物膜４５として、ＳｒＲｕＯ_３膜やＬａＳｒＣｏＯ_３膜等を形成してもよい。金属酸化物膜４５として、ＳｒＲｕＯ_３膜やＬａＳｒＣｏＯ_３膜を形成した場合には、ＳｒＲｕＯ_３やＬａＳｒＣｏＯ_３の金属酸化物膜４５は後工程における熱処理において還元されない。

本実施形態において、非晶質の貴金属酸化物膜４５を形成するのは、以下のような理由によるものである。

まず、結晶性が十分に均一でない貴金属膜４４上に強誘電体膜５０を直接形成した場合には、強誘電体膜５０の結晶性が不均一になってしまう場合がある。これに対し、貴金属膜４４上に非晶質の貴金属酸化物膜４５を形成し、かかる非晶質の貴金属酸化物膜４５上に強誘電体膜５０を形成すれば、貴金属膜４４の結晶性が十分に均一でない場合であっても、均一な結晶性を有する強誘電体膜５０を得ることが可能となる。

また、結晶質の貴金属酸化物膜は比較的還元されにくいのに対し、非晶質の貴金属酸化物膜４５は比較的還元されやすい。このため、非晶質の貴金属酸化物膜４５を形成すれば、後工程における熱処理等において、貴金属酸化物膜４５を貴金属膜４６に変化させることが可能である。下部電極４８の全体が貴金属により形成されているキャパシタ６２は、下部電極４８の一部に貴金属酸化物が存在しているキャパシタと比較して電気的特性が良好である。

また、強誘電体膜５０を形成した段階では、強誘電体膜５０中に酸素の欠損が生じている場合がある。強誘電体膜５０の下に貴金属酸化物膜４５が形成されていれば、強誘電体膜５０を結晶化する熱処理等の際に、貴金属酸化物膜４５中から酸素が放出され、貴金属酸化物膜４５から放出された酸素が強誘電体膜５０の下面側から供給される。貴金属酸化物膜４５から放出される酸素は、強誘電体膜５０における酸素欠損を補償する。このため、本実施形態によれば、結晶性の良好な強誘電体膜５０を得ることが可能となる。

また、非晶質の貴金属酸化物膜４５は、強誘電体膜５０を結晶化する熱処理の際に、強誘電体膜５０中の酸素が下部電極４８中に拡散するのを抑制し得る。このため、非晶質の貴金属酸化物膜４５を形成すれば、結晶性の良好な強誘電体膜５０を得ることが可能となる。

このような理由により、本実施形態では、非晶質の貴金属酸化物膜４５を形成する。

貴金属酸化物膜４５の膜厚は、０．１ｎｍ以上、３ｎｍ以下とすることが好ましい。貴金属酸化物膜４５の膜厚を０．１ｎｍ以上、３ｎｍ以下とするのは以下のような理由によるものである。

即ち、貴金属酸化物膜４５の膜厚が０．１ｎｍより薄い場合には、強誘電体膜５０を結晶化する熱処理等の際に貴金属酸化物膜４５中から放出される酸素の量が比較的少なく、強誘電体膜５０における酸素欠損を十分に補償し得ない。このため、貴金属酸化物膜４５の膜厚は、０．１ｎｍ以上とすることが好ましい。

一方、貴金属酸化物膜４５の膜厚が３ｎｍより厚い場合には、貴金属膜４４の結晶性が強誘電体膜５０に十分に影響せず、良好な結晶性を有する強誘電体膜５０を得られない場合があり得る。また、後工程における熱処理等において、貴金属酸化物膜４５の全部を貴金属膜４６に変化させることができず、下部電極４８の一部に貴金属酸化物膜４５が残存してしまう場合があり得る。下部電極４８の一部に貴金属酸化物膜４５が残存した場合には、電気的特性の良好なキャパシタ６２が得られない場合があり得る。このため、貴金属酸化物膜４５の膜厚は３ｎｍ以下とすることが好ましい。

このような理由により、本実施形態では、貴金属酸化物膜４５の膜厚を０．１ｎｍ以上、３ｎｍ以下としている。

貴金属酸化物膜４５の成膜温度は、例えば１００〜４００℃とする。貴金属酸化物膜４５の成膜温度を１００〜４００℃とするのは、以下のような理由によるものである。

即ち、１００℃より低い温度で成膜された貴金属酸化物膜４５は、導電性が極めて低く、電気的には絶縁体に近いものとなる。このため、貴金属酸化物膜４５を１００℃より低い温度で成膜した場合には、電気的に良好なキャパシタ６２を得ることが困難な場合がある。従って、貴金属酸化物膜４５を形成する際の成膜温度は、１００℃以上とすることが好ましい。

一方、４００℃より高い温度で貴金属酸化物膜４５を形成しようとした場合には、貴金属酸化物膜４５を成膜している際に酸素が解離してしまい、貴金属酸化物膜４５ではなく貴金属膜が形成されてしまう。

このような理由により、貴金属酸化物膜４５の成膜温度は、１００〜４００℃程度とすることが好ましい。ここでは、貴金属酸化物膜４５の成膜温度を、例えば３５０℃とする。

貴金属酸化物膜４５を形成する際の印加電力は、例えば０．１〜０．３Ｗ程度とする。印加電力を比較的低く設定した場合には、放電が生じにくくなるため、ウェハ面内において貴金属酸化物膜４５の膜厚等が不均一となる。一方、印加電力を比較的高く設定した場合には、貴金属酸化物膜４５の膜厚を制御することが困難となる。このような理由により、貴金属酸化物膜４５を形成する際の印加電力は、例えば０．１〜０．３Ｗ程度とすることが好ましい。

貴金属酸化物膜４５を形成する際に成膜室内に導入するガスは、例えばＡｒガスとＯ_２ガスとの混合ガスとする。ＡｒガスとＯ_２ガスとの混合ガス中におけるＯ_２ガスの割合は、８０％程度とすることが好ましい。混合ガスにおけるＯ_２ガスの濃度を比較的大きく設定した場合には、貴金属酸化物膜４５の膜厚が不均一となる場合があるためである。

貴金属酸化物膜４５を形成する際の成膜室内の圧力は、例えば１Ｐａ程度とする。

なお、ここでは、非晶質の貴金属酸化物膜４５として酸化プラチナ膜を形成する場合を例に説明したが、非晶質の貴金属酸化物膜４５は酸化プラチナ膜に限定されるものではない。例えば、非晶質の貴金属酸化物膜４５として、非晶質の酸化イリジウム（ＩｒＯ_Ｘ）膜、非晶質の酸化ルテニウム（ＲｕＯ_Ｘ）膜、非晶質の酸化パラジウム（ＰｄＯ_Ｘ）膜、非晶質のＳｒＲｕＯ_３膜、非晶質のＬａＳｒＣｏＯ_３膜等を形成してもよい。

また、ここでは、スパッタリング法により貴金属酸化物膜４５を形成する場合を例に説明したが、貴金属酸化物膜４５の成膜方法は、スパッタリング法に限定されるものではない。例えば、貴金属膜４４を形成した後、熱処理を行い、この後、大気中に例えば６時間以上放置することにより、貴金属膜４４の表面を自然酸化させ、これにより貴金属膜４４の表面に貴金属酸化物膜４５を形成してもよい。また、貴金属膜４４を形成した後、酸素雰囲気のボックス内に半導体基板１０を放置することにより、貴金属膜４４の表面を自然酸化させ、これにより貴金属膜４４の表面に貴金属酸化物膜４５を形成してもよい。かかるボックス内の温度は、例えば１００℃以下、より具体的には常温とする。このようにして自然酸化により貴金属酸化物膜４５を形成すると、貴金属酸化物膜４５の膜厚は極めて薄くなる。具体的には、貴金属酸化物膜４５の膜厚は、例えば０．１〜０．５ｎｍ程度となる。

また、ここでは、貴金属酸化物膜４５の膜厚を０．１ｎｍ以上、３ｎｍ以下とする場合を例に説明したが、貴金属酸化物膜４５の膜厚はこれに限定されるものではない。

例えば、貴金属酸化物膜４５としてＳｒＲｕＯ_３膜やＬａＳｒＣｏＯ_３膜を用いる場合には、貴金属酸化物膜４５の膜厚を若干厚めに設定してもよい。具体的には、貴金属酸化物膜４５として用いられるＳｒＲｕＯ_３膜やＬａＳｒＣｏＯ_３膜の膜厚は、例えば１〜１０ｎｍ程度とする。より好ましくは、貴金属酸化物膜４５として用いられるＳｒＲｕＯ_３膜やＬａＳｒＣｏＯ_３膜の膜厚を、例えば３〜５ｎｍ程度とする。

また、貴金属酸化物膜４５としてＩｒＯ_Ｘ膜やＲｕＯ_Ｘ膜を用いる場合には、強誘電体膜５０をＭＯＣＶＤ法により形成することが好ましい。強誘電体膜５０をＭＯＣＶＤ法により形成する場合には、貴金属酸化物膜４５の膜厚は１０ｎｍ〜３０ｎｍ程度とすることが好ましい。強誘電体膜５０をＭＯＣＶＤ法により形成する場合において、貴金属酸化物膜４５の膜厚が比較的薄いと、強誘電体膜５０中から下部電極４８への酸素の拡散を十分に防止し得ないためである。また、強誘電体膜５０をＭＯＣＶＤ法により形成する場合において、貴金属酸化物膜４５の膜厚が過度に厚いと、結晶性の良好な強誘電体膜５０が得られないためである。

次に、図４（ａ）に示すように、全面に、例えばスパッタリング法により、強誘電体膜（第１の強誘電体膜）５０を形成する。より具体的には、高周波スパッタリング法により、強誘電体膜５０を形成する。強誘電体膜５０は、キャパシタ６２のキャパシタ誘電体膜５４の一部となるものである。

強誘電体膜５０としては、Ｌａが添加されたチタン酸ジルコン酸鉛、即ち、Ｌａが添加されたＰＺＴ膜（ＰｂＺｒ_ＸＴｉ_１−ＸＯ_３膜）（０≦Ｘ≦１）を用いる。Ｌａが添加されたＰＺＴ膜は、ＰＬＺＴ膜と称される。

強誘電体膜５０をスパッタリング法により形成する際のターゲットとしては、ＰＬＺＴのターゲットを用いる。

強誘電体膜５０の膜厚が厚すぎる場合には、キャパシタ誘電体膜５４において強誘電体膜５０の占める割合が相対的に大きくなりすぎてしまい、強誘電体膜５２を形成することによるキャパシタ６２の電気的特性の向上が十分に図れなくなる。また、強誘電体膜５０の膜厚が厚すぎ、キャパシタ誘電体膜５４の総膜厚が厚すぎる場合には、低電圧動作が困難となる。一方、強誘電体膜５０の膜厚が薄すぎる場合には、良好な電気的特性を有するキャパシタ６２が得られない。このため、強誘電体膜５０強誘電体膜５０の膜厚は、例えば３０ｎｍ〜１５０ｎｍ程度とする。より好ましくは、強誘電体膜５０の膜厚を、例えば５０ｎｍ〜１２０ｎｍ程度とする。ここでは、強誘電体膜５０の膜厚を、例えば９０ｎｍとする。

本実施形態において、強誘電体膜５０をスパッタリング法により形成するのは、貴金属酸化物膜４５の表面に異常酸化が生じるのを回避し、ひいては結晶性の良好なキャパシタ誘電体膜５４を得るためである。

強誘電体膜５０の成膜温度は、例えば３０℃以上、１００℃以下とすることが好ましい。強誘電体膜５０の成膜温度を３０℃〜１００℃とするのは、以下のような理由によるものである。

即ち、強誘電体膜５０の成膜温度を３０℃より低く設定した場合には、ウェハ面内において膜厚が不均一となってしまう場合がある。また、強誘電体膜５０の成膜温度を３０℃より低く設定した場合には、（１００）配向のばらつきが大きくなり、結晶性が不均一になってしまう場合がある。

一方、強誘電体膜５０の成膜温度を１００℃より高く設定した場合には、強誘電体膜５０において、（１０１）配向及び（１００）配向が多くなり、（１１１）配向が少なくなるため、良好な電気的特性のキャパシタ６２を得ることが困難となる場合がある。

このような理由により、本実施形態では、強誘電体膜５０の成膜温度を３０℃以上、１００℃以下としている。ここでは、強誘電体膜５０の成膜温度を、例えば５０℃とする。

本実施形態において、強誘電体膜５０として、Ｌａが添加されたチタン酸ジルコン酸鉛（ＰＬＺＴ）を用いるのは、以下のような理由によるものである。

即ち、不純物が添加されていないチタン酸ジルコン酸鉛（ＰＺＴ）のターゲットは、焼結しにくく、ターゲット中に欠陥（空洞）が生じやすい。

一方、不純物が添加されたターゲットは、焼結しやすく、ターゲット中に欠陥が生じにくい。このため、良質なターゲットを用いることにより良質な強誘電体膜５０を形成するという観点からは、ターゲットに不純物を添加することが好ましい。

しかしながら、不純物が添加されたターゲットを用いて強誘電体膜を成膜すると、強誘電体膜中に不純物が存在することとなる。強誘電体膜に存在する不純物が比較的多い場合には、キャパシタ６２の反転電荷量が著しく小さくなってしまう。この場合には、良好な電気的特性を有するキャパシタ６２が得られない。

そこで、本実施形態では、微量のＬａが添加されたＰＺＴ膜を強誘電体膜５０として形成する。具体的には、強誘電体膜５０に添加するＬａの添加量は、０．１ｍｏｌ％〜４．０ｍｏｌ％とする。ここでは、強誘電体膜５０に添加するＬａの添加量を、例えば２．０ｍｏｌ％とする。

強誘電体膜５０におけるＬａの添加量が比較的小さく設定されているため、反転電荷量の著しい低下を招くことなく、リーク電流を小さくすることが可能となる。

また、ここでは、スパッタリング法により強誘電体膜５０を形成する場合を例に説明したが、強誘電体膜５０の成膜方法はスパッタリング法に限定されるものではない。例えば、ＭＯＣＶＤ法、ゾル・ゲル法、有機金属分解（ＭＯＤ、Metal-Organic Decomposition）法、化学溶液堆積（ＣＳＤ、Chemical Solution Deposition）法、ＣＶＤ法、エピタキシャル成長法等により、強誘電体膜５０を形成してもよい。

なお、スパッタリング法により強誘電体膜５０を成膜した段階においては、強誘電体膜５０は結晶化しておらず、非晶質の状態となっている。

次に、例えばＲＴＡ法により、酸素を含む雰囲気中にて、強誘電体膜５０を結晶化する。より具体的には、不活性ガスと酸素ガスとを含む混合ガスの雰囲気中にて、強誘電体膜５０を熱処理する。不活性ガスとしては、例えばアルゴンガスを用いる。

熱処理条件は以下の通りとする。熱処理時間は、例えば９０秒とする。

ウェハ面内における強誘電体膜５０の結晶性を均一化すべく、熱処理を行う際におけるアルゴンガスの流量は、１５００ｓｃｃｍ以上とすることが好ましい。ここでは、アルゴンガスの流量を、例えば１９６０ｓｃｃｍとする。

熱処理を行う際における酸素ガスの流量の設定は、極めて重要である。酸素ガスの流量が多すぎる場合には、強誘電体膜５０の（１００）配向が多くなり、（１１１）配向が少なくなるため、良好な電気的特性のキャパシタ６２を得ることが困難となる場合がある。酸素ガス流量が少なすぎる場合には、強誘電体膜５０において酸素欠損が生じ、ランダム配向が多くなり、良好な結晶性を有する強誘電体膜５０が得られない場合がある。このため、酸素ガスの流量は、１０ｓｃｃｍ〜１００ｓｃｃｍとすることが好ましい。強誘電体膜５０の膜厚が薄い場合には、酸素流量を若干少なめに設定することにより、強誘電体膜５０の結晶性が向上する。例えば、強誘電体膜５０の膜厚が１２０〜１５０ｎｍの場合には、酸素ガス流量を３０〜７０ｓｃｃｍとすることが好ましい。また、ＰＬＺＴの強誘電体膜５０の膜厚が５０〜１２０ｎｍの場合には、酸素ガス流量を２０〜５０ｓｃｃｍとすることが好ましい。ここでは、酸素ガスの流量を、例えば２５ｓｃｃｍとする。

強誘電体膜５０の材料としてＰＬＺＴが用いられている場合には、熱処理温度（基板温度）は、例えば５５０℃〜６５０℃とする。熱処理温度は、強誘電体膜５０の結晶性に影響を及ぼし、ひいては、キャパシタ６２の電気的特性に影響を及ぼす。ＰＬＺＴの強誘電体膜５０の結晶化温度は５５０℃程度であるため、熱処理温度は５５０℃以上とすることが好ましい。一方、熱処理温度が高すぎる場合には、強誘電体膜５０中のＰＬＺＴの結晶が大きくなり過ぎてしまい、反転電荷量Ｑ_ＳＷの低下や、リーク電流の増加を招いてしまう。このため、ＰＬＺＴの強誘電体膜５０の熱処理温度は、６５０℃以下とすることが好ましい。ここでは、強誘電体膜５０を結晶化する際の熱処理温度を、例えば６２０℃とする。

なお、強誘電体膜５０をＭＯＣＶＤ法により成膜した場合には、強誘電体膜５０を成膜した段階で強誘電体膜５０が結晶化されているため、強誘電体膜５０を結晶化するための熱処理は不要である。

しかし、強誘電体膜５０をＭＯＣＶＤ法により成膜した場合には、強誘電体膜５０の表面に炭素や有機物が存在する場合がある。従って、このような炭素や有機物等を強誘電体膜５０の表面から十分に除去ための熱処理を行うことが好ましい。熱処理温度は、スパッタリング法により強誘電体膜５０を形成した場合の熱処理温度と同様に、例えば、５５０℃〜６５０℃とする。熱処理を行う際の雰囲気は、スパッタリング法により強誘電体膜５０を形成した場合の熱処理の雰囲気と同様に、酸素を含む雰囲気とする。より具体的には、酸素とアルゴンガスとの混合ガスの雰囲気とする。

非晶質の貴金属酸化物膜４５上に強誘電体膜５０を形成し、かかる強誘電体膜５０を熱処理により結晶化するため、貴金属膜４４の結晶性が十分に均一でない場合であっても、均一な結晶性を有する強誘電体膜５０が得られる。また、この熱処理により非晶質の貴金属酸化物膜４５が還元され、貴金属膜４６となる（図４（ｂ）参照）。また、この熱処理の際には、貴金属酸化物膜４５中から酸素が放出される。貴金属酸化物膜４５から放出される酸素は、強誘電体膜５０における酸素欠損を補償する。このため、結晶性の良好な強誘電体膜５０が得られる。貴金属酸化物膜４５を形成する段階で酸化プラチナ膜を形成した場合には、プラチナ膜である貴金属膜（導電膜）４６が形成される。

なお、ここでは、貴金属酸化物膜４５を形成する段階で酸化プラチナ膜を形成し、プラチナ膜により導電膜４６が形成される場合を例に説明したが、導電膜４６はプラチナ膜に限定されるものではない。例えば、貴金属酸化物膜４５を形成する際に非晶質の酸化イリジウム（ＩｒＯ_Ｘ）膜を形成した場合には、熱処理により酸化イリジウム膜が還元されてイリジウム膜となり、イリジウム膜である導電膜４６が形成される。また、貴金属酸化物膜４５を形成する際に非晶質の酸化ルテニウム（ＲｕＯ_Ｘ）膜を形成した場合には、熱処理により酸化ルテニウム膜が還元されてルテニウム膜となり、ルテニウム膜である導電膜４６が形成される。また、貴金属酸化物膜４５を形成する際に非晶質の酸化パラジウム（ＰｄＯ_Ｘ）膜を形成した場合には、熱処理により酸化パラジウム膜が還元されてパラジウム膜となり、パラジウム膜である導電膜４６が形成される。また、貴金属酸化物膜４５を形成する際に非晶質のＳｒＲｕＯ_３膜を形成した場合には、熱処理によりＳｒＲｕＯ_３膜が結晶化され、ペロブスカイト構造のＳｒＲｕＯ_３膜である導電膜４６が形成される。また、貴金属酸化物膜４５を形成する際に非晶質のＬａＳｒＣｏＯ_３膜を形成した場合には、熱処理等によりＬａＳｒＣｏＯ_３膜が結晶化され、ペロブスカイト構造のＬａＳｒＣｏＯ_３膜である導電膜４６が形成される。

次に、図４（ｃ）に示すように、全面に、例えばスパッタリング法により、強誘電体膜（第２の強誘電体膜）５２を形成する。より具体的には、高周波スパッタリング法により、強誘電体膜５２を形成する。強誘電体膜５２は、キャパシタ６２のキャパシタ誘電体膜５４の一部となるものである。強誘電体膜５２の材料は、ＬａとＣａとＳｒとが添加されたチタン酸ジルコン酸鉛、即ち、ＬａとＣａとＳｒとが添加されたＰＺＴ膜を用いる。ＬａとＣａとＳｒとが添加されたＰＺＴ膜は、ＣＳＰＬＺＴ膜と称される。

強誘電体膜５２の膜厚が厚すぎる場合には、キャパシタ誘電体膜５４において強誘電体膜５２の占める割合が相対的に大きくなりすぎてしまい、良好な電気的特性を有するキャパシタ６２が得られなくなる。また、強誘電体膜５２の膜厚が厚すぎ、キャパシタ誘電体膜５４の総膜厚が厚すぎる場合には、低電圧動作が困難となる。一方、強誘電体膜５２の膜厚が薄すぎる場合には、良好な電気的特性を有するキャパシタ６２が得られない。このため、強誘電体膜５２の膜厚は、例えば５〜２０ｎｍ程度とする。

強誘電体膜５２に添加されるＳｒは、インプリントによるヒステリシス特性の劣化を生じにくくするのに寄与する。強誘電体膜５２に添加されるＣａは、キャパシタ６２の抗電界を小さくするのに寄与する。強誘電体膜５２に添加されるＬａは、キャパシタ６２のリーク電流を低減するのに寄与する。また、強誘電体膜５２に添加された不純物（Ｌａ、Ｓｒ、Ｃａ）は、強誘電体膜５２と上部電極６０との界面を良好な状態とし、ひいては、キャパシタ６２の疲労特性を向上するのに寄与する。

しかしながら、上述したように、強誘電体膜に存在する不純物が比較的多い場合には、キャパシタ６２の反転電荷量が著しく小さくなってしまう。この場合には、良好な電気的特性を有するキャパシタ６２が得られない。

そこで、本実施形態では、強誘電体膜５２に添加するＬａ、Ｓｒ、Ｃａの量を比較的小さく設定する。

具体的には、強誘電体膜５２に添加するＬａの添加量は、０．１ｍｏｌ％〜４．０ｍｏｌ％とする。ここでは、強誘電体膜５２に添加するＬａの添加量を、例えば２．０ｍｏｌ％とする。

また、強誘電体膜５２に添加するＳｒの添加量は、０．１ｍｏｌ％〜３．０ｍｏｌ％とする。ここでは、強誘電体膜５２に添加するＳｒの添加量を、例えば２．０ｍｏｌ％とする。

また、強誘電体膜５２に添加するＣａの添加量は、０．１ｍｏｌ％〜６．０ｍｏｌ％とする。ここでは、強誘電体膜５２に添加するＣａの添加量を、例えば５．０ｍｏｌ％とする。

強誘電体膜５２に添加する不純物（Ｌａ、Ｓｒ、Ｃａ）の総添加量は、１０．０％以下とする。強誘電体膜５２に添加する不純物の総添加量が多すぎる場合には、後工程における熱処理において強誘電体膜５２を結晶化する際に、強誘電体膜５０の結晶粒と強誘電体膜５２の結晶粒とが連続にならない。強誘電体膜５０の結晶粒と強誘電体膜５２の結晶粒とが連続にならない場合には、強誘電体膜５０と強誘電体膜５２との界面に界面層が生じた状態となり、良好な電気的特性を有するキャパシタ６２が得られない。

また、ここでは、スパッタリング法により強誘電体膜５２を形成する場合を例に説明したが、強誘電体膜５２の形成方法はスパッタリング法に限定されるものではない。例えば、ＭＯＣＶＤ法、ゾル・ゲル法、有機金属分解（ＭＯＤ）法、化学溶液堆積（ＣＳＤ）法、ＣＶＤ法、エピタキシャル成長法等により、強誘電体膜５２を形成してもよい。

なお、後工程における熱処理により強誘電体膜５０の結晶粒と強誘電体膜５２の結晶粒とが連続的になるように、強誘電体膜５０の主たる材料と強誘電体膜５２の主たる材料と同じであることが好ましい。ここで、主たる材料とは、強誘電体膜５０、５２に添加される不純物（Ｌａ、Ｓｒ、Ｃａ）を除く材料のことである。

こうして、強誘電体膜５０と強誘電体膜５２とによりキャパシタ誘電体膜５４が形成される。

次に、図５（ａ）に示すように、全面に、例えばスパッタリング法により、成膜した時点で結晶化されている導電膜（導電性酸化物膜）５６を形成する。ターゲットとしては、イリジウムのターゲットを用いる。成膜装置としては、反応性スパッタリング装置を用いる。導電膜５６は、キャパシタ６２の上部電極６０の一部となるものである。導電膜５６としては、酸化イリジウム膜（ＩｒＯ_Ｘ膜）を形成する。後工程における熱処理において、導電膜５６を介して強誘電体膜５２に十分に酸素が供給されるよう、導電膜５６の膜厚は比較的薄く設定することが好ましい。具体的には、導電膜５６の膜厚を、１０〜７０ｎｍ程度とすることが好ましい。より好ましくは、導電膜５６の膜厚を、２０〜５０ｎｍ程度とする。ここでは、導電膜５６の膜厚を例えば５０ｎｍ程度とする。

導電膜５６の成膜条件は、例えば以下の通りとする。基板温度は、例えば２００〜３５０℃とする。基板温度を３５０℃以下に設定するのは、３５０℃より高い基板温度で成膜すると、異常成長が生じやすくなり、上部電極６０とキャパシタ誘電体膜５４との界面において欠陥が生じ、良好な電気的特性のキャパシタ６２を得るのが困難となるためである。また、基板温度を２００℃以上に設定するのは、２００℃より低い基板温度で成膜すると、膜厚の面内分布が不均一となり、良好な結晶状態が得られず、良好な電気的特性のキャパシタ６２が得られないためである。ここでは、基板温度を３００℃とする。成膜時間は、例えば８秒とする。成膜室内の圧力は、例えば２．０Ｐａ程度とする。成膜室内に導入するガスは、例えばアルゴンガスと酸素ガスとの混合ガスとする。アルゴンガスの流量は、例えば１４０ｓｃｃｍ程度とする。酸素ガスの流量は、６０ｓｃｃｍ程度とする。スパッタパワーは、例えば１ｋＷ程度とする。

このようにして、比較的高温で導電膜５６を形成した場合には、成膜した時点で結晶化されている導電膜（導電性酸化物膜）５６が形成される。

なお、以下のような条件で酸化イリジウムの導電膜５６を形成することにより、成膜した時点で非晶質の導電膜（導電性酸化物膜）５６を形成するようにしてもよい。

即ち、全面に、例えばスパッタリング法により、導電膜５６を形成する。ターゲットとしては、イリジウムのターゲットを用いる。成膜装置としては、反応性スパッタリング装置を用いる。導電膜５６として形成される酸化イリジウム膜（ＩｒＯ_Ｘ膜）における酸素の組成比Ｘは、例えば０＜Ｘ＜２とする。導電膜５６の膜厚は、例えば２０〜７５ｎｍ程度とする。ここでは、導電膜５６の膜厚を５０ｎｍ程度とする。基板温度は、例えば１０℃〜６０℃程度とする。より好ましくは、基板温度は、例えば１０℃〜５０℃とする。ここでは、基板温度を２０℃とする。スパッタパワーは、例えば２ｋＷとする。成膜時間は、例えば９秒間とする。成膜室内に導入するガスは、例えばアルゴンガスと酸素ガスとの混合ガスとする。アルゴンガスの流量は、例えば１００ｓｃｃｍとする。酸素ガスの流量は、例えば５４ｓｃｃｍとする。

比較的低温で酸化イリジウムの導電膜５６を形成する場合には、導電膜５６の抵抗率は３５５μΩｃｍ〜４１８μΩｃｍの範囲内とすることが好ましい。導電膜５６の抵抗率が比較的低い場合には、導電膜５６中の酸素空位が多くなっているため、後工程における熱処理において、キャパシタ誘電体膜５４中のＰｂが大量に導電膜５６中へ拡散し、キャパシタ誘電体膜５４においてＰｂの欠陥が多く生じてしまう。この場合には、キャパシタ６２の反転電荷量が低下し、リーク電流が大きくなってしまう。一方、導電膜５６の抵抗率が比較的高い場合には、後工程における熱処理において、導電膜５６中のＩｒが大量にキャパシタ誘電体膜５４中へ拡散し、キャパシタ６２のリーク電流が大きくなってしまう。従って、導電膜５６の抵抗率は３５５μΩｃｍ〜４１８μΩｃｍの範囲内とすることが好ましい。導電膜５６を成膜する際の基板温度を１０〜５０℃程度とすれば、このような抵抗率の導電膜５６を形成し得る。このようにして導電膜５６を形成すると、ウェハ面内における導電膜５６の膜厚の分布も均一となる。

このようにして、比較的低温で導電膜５６を形成することにより、成膜した時点で非晶質の導電膜５６を形成するようにしてもよい。

次に、例えばＲＴＡ法により、酸素を含む雰囲気中で熱処理を行う。かかる熱処理は、非晶質の強誘電体膜５２を結晶化するとともに、強誘電体膜５０の結晶性を更に向上させるためのものである。導電膜５６が形成されている状態で行われるため、酸化イリジウムの導電膜５６中のＩｒがキャパシタ誘電体膜５４中へ拡散する。このため、強誘電体膜５０及び強誘電体膜５２には、Ｉｒが含まれることとなる。このようなＩｒの拡散に伴い、キャパシタ誘電体膜５４と上部電極６０との界面が平坦化され、キャパシタ６２の電気的特性が向上する。具体的には、キャパシタ６２の低電圧動作が可能となり、キャパシタ６２の反転電荷量が増加する。強誘電体膜５０中及び強誘電体膜５２中に含まれるＩｒの濃度は、それぞれ０．０１ｍｏｌ％〜３．０ｍｏｌ％程度である。導電膜５６の膜厚が比較的薄く設定されているため、導電膜５６を介して強誘電体膜５２に酸素が供給され、強誘電体膜５２における酸素欠損が補償される。また、この熱処理は、導電膜５６と強誘電体膜５２との密着性を向上させるためのものである。この熱処理により、上部電極６０の剥がれ等が抑制され、ひいては歩留まりの向上を実現させることができる。

熱処理条件は、例えば以下の通りとする。熱処理温度が低すぎる場合には、強誘電体膜５２と上部電極６０との界面の状態がウェハ面内において不均一となり、キャパシタ６２のリーク電流のばらつきが大きくなり、キャパシタ６２の反転電荷量のばらつきも大きくなる。このため、熱処理を行う際における基板温度は、例えば７００〜７４０℃程度とすることが好ましい。ここでは、基板温度を、例えば７２５℃程度とする。熱処理時間は、例えば１２０秒とする。チャンバ内の雰囲気は、例えば不活性ガスと酸素ガスとの混合ガスの雰囲気とする。不活性ガスとしては、例えばアルゴンガスを用いる。アルゴンガスの流量は、例えば１５００〜３０００ｓｃｃｍとする。アルゴンガスの流量を１５００ｓｃｃｍ以上とするのは、キャパシタ誘電体膜５４をウェハ面内において均一に結晶化するためである。酸素ガスの流量が大きすぎると、導電膜５６の表面に酸化イリジウムが異常成長してしまう。一方、酸素ガスの流量が小さすぎると、強誘電体膜５２において酸素の不足が生じ、欠陥が生じてしまう。このため、酸素ガスの流量は、１０ｓｃｃｍ〜１００ｓｃｃｍ程度とする。

次に、全面に、例えばスパッタリング法により、導電膜５８を形成する。導電膜５８は、キャパシタ６２の上部電極６０の一部となるものである。導電膜５８としては、例えば酸化イリジウム膜を形成する。導電膜５８として形成される酸化イリジウム膜（ＩｒＯ_Ｙ膜）における酸素の組成比Ｙは、例えば０＜Ｙ≦２とする。導電膜５８として形成される酸化イリジウム膜（ＩｒＯ_Ｙ膜）における酸素の組成比Ｙは、導電膜５６として形成される酸化イリジウム膜（ＩｒＯ_Ｘ膜）における酸素の組成比Ｘより大きいことが好ましい。導電膜５８における酸素の組成比を導電膜５６における酸素の組成比より大きく設定するのは、酸素の組成比を大きく設定すると、水素の拡散を防止する機能が大きくなるためである。導電膜５８が水素バリア膜としても十分に機能し得るため、後工程においてキャパシタ誘電体膜５４が水素により還元されるのを防止し得る。導電膜５８の膜厚は、例えば１００〜３００ｎｍ程度とすることが好ましい。ここでは、導電膜５８の膜厚を、例えば２００ｎｍ程度とする。導電膜５８は、導電膜５６と相俟って、十分な厚さの上部電極６０を形成するためのものである。これにより、十分な厚さの上部電極６０が形成されるため、エッチング等の際にキャパシタ誘電体膜５４に大きなダメージが加わるのを防止することが可能となる。

導電膜５８を成膜する際の成膜条件は、例えば以下の通りとする。成膜室内に導入するガスは、例えばアルゴンガスと酸素ガスとの混合ガスとする。アルゴンガスの流量は、例えば１００ｓｃｃｍとする。酸素ガスの流量は、例えば１００ｓｃｃｍとする。成膜室内の圧力は、例えば０．８Ｐａとする。スパッタパワーは、例えば１．０ｋＷとする。成膜時間は、例えば７９秒間程度とする。このような成膜条件で導電膜５８を成膜すると、導電膜５８の膜厚は、例えば２００ｎｍ程度となる。

導電膜５８として用いる酸化イリジウム膜の組成は、化学量論的組成であるＩｒＯ_２とすることが好ましい。化学量論的組成の酸化イリジウム膜は、水素に対して触媒作用を奏することがなく、キャパシタ誘電体膜５４が水素により還元されるのを防止し得るためである。

次に、半導体基板１０の下面（裏面）を洗浄する（背面洗浄）。この背面洗浄は、一般のウェハ洗浄とは異なるものであり、ウェハの裏面に付着したキャパシタ誘電体膜５４を除去するためのものである。

次に、全面に、スパッタリング法により、保護膜９２を形成する。保護膜９２としては、例えばＴｉＮ膜を形成する。保護膜９２の膜厚は、例えば３４ｎｍ程度とする。保護膜９２を形成する際には、例えばＴｉのターゲットを用いる。保護膜９２を形成する際の基板温度は、例えば２００℃とする。成膜室内における雰囲気は、例えばＡｒガスとＮ_２ガスとの混合ガスの雰囲気とする。Ａｒガスの流量は、例えば５０ｓｃｃｍとする。Ｎ_２ガスの流量は、例えば９０ｓｃｃｍとする。保護膜９２は、還元性物質をバリアする機能を有するものである。保護膜９２により還元性物質がバリアされるため、キャパシタ誘電体膜５４が還元されるのを防止することができ、キャパシタ６２の電気的特性の向上を図ることが可能となる。また、保護膜９２は、上部電極６０をパターニングする際のハードマスクとして機能する。

ここでは、保護膜９２としてＴｉＮ膜を形成する場合を例に説明したが、保護膜９２はＴｉＮ膜に限定されるものではない。保護膜９２として、例えば、ＴａＮ膜、ＴｉＯＮ膜、ＴｉＯ_Ｘ膜、ＴａＯ_Ｘ膜、ＴａＯＮ膜、ＴｉＡｌＯ_Ｘ膜、ＴａＡｌＯ_Ｘ膜、ＴｉＡｌＯＮ膜、ＴａＡｌＯＮ膜、ＴｉＳｉＯＮ膜、ＴａＳｉＯＮ膜、ＴｉＳｉＯ_Ｘ膜、ＴａＳｉＯ_Ｘ膜、ＡｌＯ_Ｘ膜、ＺｒＯ_Ｘ膜等を形成してもよい。

次に、全面に、例えばスピンコート法により、フォトレジスト膜９４を形成する。

次に、フォトリソグラフィ技術を用い、フォトレジスト膜９４を上部電極６０の平面形状にパターニングする。

次に、フォトレジスト膜９４をマスクとして、保護膜９２及び導電膜５８、及び導電膜５６をエッチングする。これにより、導電膜５６と導電膜５８とにより上部電極６０が形成される。導電膜５８及び導電膜５６をエッチングする際、保護膜９２はハードマスクとして機能する（図５（ｂ）参照）。

この後、フォトレジスト膜９４を剥離する。この後、例えばドライエッチングにより保護膜９２を除去する。

次に、酸素を含む雰囲気中で熱処理を行う。この熱処理は、キャパシタ誘電体膜５４に加わったダメージを回復するためのものである（回復アニール）。熱処理温度は、例えば６００〜７００℃とする。ここでは、熱処理温度は、６５０℃とする。熱処理時間は、例えば４０分とする。

次に、全面に、例えばスピンコート法により、フォトレジスト膜９６を形成する。

次に、フォトリソグラフィ技術を用い、フォトレジスト膜９６をキャパシタ誘電体膜５４の平面形状にパターニングする。

次に、フォトレジスト膜９６をマスクとして、キャパシタ誘電体膜５４をエッチングする（図６（ａ）参照）。

この後、フォトレジスト膜９６を剥離する。

次に、酸素雰囲気中にて熱処理を行う。熱処理条件は、例えば３００〜６５０℃とする。熱処理時間は、例えば３０分〜１２０分とする。

次に、図６（ｂ）に示すように、例えばスパッタリング法又はＣＶＤ法により、保護膜６４を形成する。保護膜６４としては、例えば酸化アルミニウム膜を形成する。保護膜６４の膜厚は、例えば２０〜５０ｎｍ程度とする。

次に、酸素雰囲気中にて熱処理を行う。熱処理条件は、例えば４００〜６００℃とする。熱処理時間は、例えば３０分〜１２０分とする。

次に、全面に、例えばスピンコート法により、フォトレジスト膜９８を形成する。

次に、フォトリソグラフィ技術を用い、フォトレジスト膜９８を下部電極４８の平面形状にパターニングする。

次に、フォトレジスト膜９８をマスクとして、保護膜６４、導電膜４６、導電膜４４及び密着膜４３をエッチングする（図７（ａ）参照）。導電膜４４と導電膜４６とにより下部電極４８が形成される。こうして、下部電極４８とキャパシタ誘電体膜５４と上部電極６０とを有するキャパシタ６２が形成される。保護膜６４は、上部電極６０及びキャパシタ誘電体膜５４を覆うように残存する。

この後、フォトレジスト膜９８を剥離する。

次に、酸素雰囲気中にて熱処理を行う。熱処理温度は、例えば３００〜４００℃とする。熱処理時間は、例えば３０〜１２０分間とする。

次に、図７（ｂ）に示すように、例えばスパッタリング法又はＣＶＤ法により、保護膜６６を形成する。保護膜６６としては、例えば酸化アルミニウム膜を形成する。保護膜６６の膜厚は、例えば２０ｎｍ程度とする。

次に、酸素雰囲気中にて熱処理を行う。この熱処理は、キャパシタ誘電体膜５４に酸素を供給し、キャパシタ６２の電気的特性を向上するためのものである。熱処理条件は、例えば５００〜７００℃とする。熱処理時間は、例えば３０分〜１２０分とする。

次に、例えばプラズマＴＥＯＳＣＶＤ法により、層間絶縁膜６８を形成する。層間絶縁膜６８としては、例えばシリコン酸化膜を形成する。層間絶縁膜６８の膜厚は、例えば１．４μｍ程度とする。

次に、例えばＣＭＰ法により、層間絶縁膜６８の表面を平坦化する。

次に、Ｎ_２Ｏガス又はＮ_２ガスを用いて発生させたプラズマ雰囲気にて、熱処理を行う。この熱処理は、層間絶縁膜６８中の水分を除去するとともに、層間絶縁膜６８の膜質を変化させ、層間絶縁膜６８中に水分を入りにくくさせるためのものである。熱処理温度は、例えば３５０℃とする。熱処理時間は、例えば２分間とする。この熱処理の際に層間絶縁膜６８の表面が窒化され、層間絶縁膜６８の表面にはシリコン窒化酸化膜（図示せず）が形成される。

次に、図８（ｂ）に示すように、例えばスパッタリング法又はＣＶＤ法により、保護膜７０を形成する。保護膜７０としては、例えば酸化アルミニウム膜を形成する。保護膜７０の膜厚は、例えば２０〜５０ｎｍ程度とする。

次に、例えばプラズマＴＥＯＳＣＶＤ法により、層間絶縁膜７２を形成する。層間絶縁膜７２としては、例えばシリコン酸化膜を形成する。層間絶縁膜７２の膜厚は、例えば３００ｎｍ程度とする。

次に、図９（ａ）に示すように、フォトリソグラフィ技術を用い、層間絶縁膜７２、保護膜７０、層間絶縁膜６８、保護膜６６及び保護膜６４をエッチングする。これにより、下部電極４８に達するコンタクトホール７４ａと、上部電極６０に達するコンタクトホール７６ｂとが形成される。

次に、酸素雰囲気中にて熱処理を行う。この熱処理は、キャパシタ誘電体膜５４に酸素を供給し、キャパシタ６２の電気的特性を向上させるためのものである。熱処理条件は、例えば４００〜６００℃とする。熱処理時間は、例えば３０分〜１２０分とする。

なお、ここでは、酸素雰囲気中にて熱処理を行う場合を例に説明したが、オゾン雰囲気中にて熱処理を行ってもよい。オゾン雰囲気中にて熱処理を行った場合にも、キャパシタ誘電体膜５４に酸素が供給され、キャパシタ６２の電気的特性を向上させることができる。

次に、図９（ｂ）に示すように、フォトリソグラフィ技術を用い、層間絶縁膜７２、保護膜７０、層間絶縁膜６８、保護膜６６及び層間絶縁膜４２をエッチングする。これにより、導体プラグ３６に達するコンタクトホール７６が形成される。

次に、不活性ガス雰囲気中又は真空中にて熱処理を行う。この熱処理は、層間絶縁膜７２，６８，４２中からガスを放出するためのものである（脱ガス）。

次に、高周波エッチングにより、コンタクトホール７４ａ、７４ｂ、７６の内壁面に対して表面処理を行う。

次に、全面に、例えばスパッタリング法により、密着膜７８を形成する。密着膜７８としては、例えばＴｉＮ膜を形成する。密着膜７８の膜厚は、例えば５０〜１５０ｎｍ程度とする。密着膜７８としてＴｉＮ膜を形成する場合には、ターゲットの材料としてＴｉを用いる。成膜室内の雰囲気は、ＡｒガスとＮ_２ガスとの混合雰囲気とする。Ａｒガスの流量は５０ｓｃｃｍとする。Ｎ_２ガスの流量は例えば９０ｓｃｃｍとする。成膜温度は、例えば２００℃とする。

次に、全面に、例えばＣＶＤ法により、導電膜を形成する。導電膜としては、例えばタングステン膜を形成する。導電膜の膜厚は、例えば３００ｎｍ程度とする。

次に、例えばＣＭＰ法により、層間絶縁膜７２の表面が露出するまで、導電膜及び密着膜７８を研磨する。こうして、導電膜により導体プラグ８０ａ〜８０ｃが形成される（図１０（ａ）参照）。

次に、プラズマ洗浄を行う。プラズマ洗浄を行う際に用いるガスは、例えばＡｒガスとする。これにより、導体プラグ８０ａ〜８０ｃの表面に存在する自然酸化膜等が除去される。

次に、例えばスパッタリング法により、例えばＴｉＮ膜８２と、ＡｌＣｕ合金膜８４と、Ｔｉ膜８６と、ＴｉＮ膜８８とを順次積層することにより、積層膜を形成する。ＴｉＮ膜８２の膜厚は、例えば５０ｎｍとする。ＡｌＣｕ合金膜８４の膜厚は、例えば膜厚５５０ｎｍとする。Ｔｉ膜８６の膜厚は、例えば５ｎｍとする。ＴｉＮ膜８８の膜厚は、例えば膜厚５０ｎｍとする。

次に、フォトリソグラフィ技術を用い、積層膜をエッチングする。こうして、積層膜により配線９０が形成される（図１０（ｂ）参照）。

この後、更に、層間絶縁膜（図示せず）、導体プラグ（図示せず）、配線（図示せず）等を複数層に亘って形成する。配線層（金属配線層）は、５層に亘って形成される。

こうして、本実施形態による半導体装置が製造される。

（評価結果）
次に、本実施形態による半導体装置及びその製造方法の評価結果を図１１乃至図１７を用いて説明する。

図１１乃至１７において、実施例１は、本実施形態の場合、即ち、強誘電体膜５０として、Ｌａが添加されたＰＺＴ膜（ＰＬＺＴ膜）を用い、強誘電体膜５２として、ＬａとＳｒとＣａとが添加されたＰＺＴ膜（ＣＳＰＬＺＴ膜）を用いた場合を示している。

比較例１は、強誘電体膜５０としてＣＳＰＬＺＴ膜を用い、強誘電体膜５２としてＣＳＰＬＺＴ膜を用いた場合を示している。

比較例２は、強誘電体膜５０としてＰＬＺＴ膜を用い、強誘電体膜５２としてＰＬＺＴ膜を用いた場合を示している。

実施例１、比較例１及び比較例２のいずれの場合においても、導電膜４４を形成した後には、ＲＴＡ法により、Ａｒガス雰囲気中で、６５０℃、６０秒の熱処理を行った。この後、実施例１、比較例１及び比較例２のいずれの場合においても、酸素雰囲気中で６時間放置することにより、導電膜４４上に０．３〜０．５ｎｍのプラチナ酸化の導電膜４６を形成した。また、実施例１、比較例１及び比較例２のいずれの場合においても、強誘電体膜５０、５２をスパッタリング法により形成した。実施例１、比較例１及び比較例２のいずれの場合にも、強誘電体膜５０の膜厚を９０ｎｍとし、強誘電体膜５２の膜厚を１５ｎｍとした。

実施例１では、ＰＬＺＴの強誘電体膜５０におけるＬａの添加量を、２．０％とした。また、実施例１では、ＣＳＰＬＺＴの強誘電体膜５２におけるＬａの添加量を２．０％とし、Ｓｒの添加量を２．０％とし、Ｃａの添加量を５．０％とした。

比較例１では、ＣＳＰＬＺＴの強誘電体膜５０、５２におけるＬａの添加量を２．０％とし、Ｓｒの添加量を２．０％とし、Ｃａの添加量を５．０％とした。

比較例２では、ＰＬＺＴの強誘電体膜５０、５２におけるＬａの添加量を２．０％とした。

実施例１、比較例１及び比較例２のいずれの場合においても、強誘電体膜５０を形成した直後における熱処理の条件は、それぞれの材料に対して最適な条件とした。

実施例１、比較例１及び比較例２のいずれの場合においても、導電膜５６の成膜温度は３００℃とした。導電膜５６を形成する際におけるアルゴンガスの流量は１４０ｓｃｃｍとし、酸素ガスの流量は６０ｓｃｃｍとした。実施例１、比較例１及び比較例２のいずれの場合においても、導電膜５６の膜厚は２５ｎｍとした。

実施例１、比較例１及び比較例２のいずれの場合においても、導電膜５６を形成した後における熱処理条件は、７２５℃、１２０秒とした。実施例１、比較例１及び比較例２のいずれの場合においても、導電膜５６を形成した後の熱処理におけるアルゴンガスの流量は、１９９０ｓｃｃｍとし、酸素ガスの流量は１０ｓｃｃｍとした。

実施例１、比較例１及び比較例２のいずれの場合においても、金属配線層を５層に亘って形成し、このようにして形成された半導体装置のキャパシタ６２の電気的特性を測定した。

図１１は、キャパシタの反転電荷量の測定結果を示すグラフ（その１）である。図１１の場合には、反転電荷量を測定する際の印加電圧を３Ｖとし、反転電荷量を測定する際の温度を室温とした。測定対象となるキャパシタのサイズは、５０μｍ×５０μｍとした。

図１１から分かるように、比較例１の場合には、キャパシタの反転電荷量（Ｑ_ＳＷ）が比較的小さい。

これに対し、実施例１、即ち、本実施形態の場合には、比較的大きい反転電荷量が得られる。

図１２は、キャパシタの反転電荷量の測定結果を示すグラフ（その２）である。図１２の場合には、反転電荷量を測定する際の印加電圧を１．８Ｖとし、反転電荷量を測定する際の温度を室温とした。測定対象となるキャパシタのサイズは、１．０μｍ×１．４μｍとした。

図１２から分かるように、比較例１，２の場合には、キャパシタの反転電荷量が比較的小さい。

これに対し、実施例１、即ち、本実施形態の場合には、比較的大きい反転電荷量が得られる。

図１３は、キャパシタの反転電荷量の測定結果を示すグラフ（その３）である。図１３の場合には、反転電荷量を測定する際の印加電圧を３．０Ｖとし、反転電荷量を測定する際の温度を室温とした。測定対象となるキャパシタのサイズは、１．０μｍ×１．４μｍとした。

図１３から分かるように、比較例１の場合には、反転電荷量が比較的小さい。

これに対し、実施例１、即ち、本実施形態の場合には、比較的大きい反転電荷量が得られる。

図１１乃至図１３から分かるように、本実施形態によれば、比較的大きい反転電荷量Ｑ_ＳＷを有するキャパシタ６２を得ることができる。

図１４は、キャパシタのリーク電流の測定結果を示すグラフである。図１４の場合には、リーク電流を測定する際の印加電圧を５Ｖとし、リーク電流を測定する際の温度を室温とした。キャパシタのサイズは、５０μｍ×５０μｍとした。

図１４から分かるように、比較例１の場合には、リーク電流が比較的大きい。

比較例１の場合において、リーク電流が大きくなるのは、以下のような理由によるものであると考えられる。即ち、Ｌａ、Ｓｒ及びＣａが添加されたＰＺＴであるＣＳＰＬＺＴにより強誘電体膜５０，５２を形成した場合には、強誘電体膜５０，５２を結晶化するための熱処理において、強誘電体膜５０，５２の結晶粒間に空洞が生じやすい。このような強誘電体膜５０，５２を用いたキャパシタ誘電体膜５４上に酸化イリジウムの導電膜５６を形成し、この後、熱処理を行った場合には、導電膜５６から拡散したＩｒが強誘電体膜５０，５２の結晶粒間の空洞に集中し、強誘電体膜５０，５２中にリークパスが生じる。このため、比較例１においては、キャパシタ６２のリーク電流が比較的大きくなってしまうこととなる。

これに対し、実施例１、即ち、本実施形態の場合には、リーク電流が比較的小さい。但し、実施例１は、比較例２よりはリーク電流が大きい。

比較例２の場合において、リーク電流が比較的小さくなるのは、以下のような理由によるものと考えられる。即ち、Ｌａが添加されたＰＺＴであるＰＬＺＴにより強誘電体膜５０，５２を形成した場合には、強誘電体膜５０，５２を結晶化するための熱処理において、強誘電体膜５０，５２の結晶粒間に空洞が生じにくい。このため、比較例２においては、強誘電体膜５０，５２中にリークパスが生じにくく、キャパシタ６２のリーク電流が比較的小さくなると考えられる。

実施例１、即ち、本実施形態では、強誘電体膜５２としてＣＳＰＬＺＴが用いられているため、強誘電体膜５２においてはリークパスが生じるが、強誘電体膜５０としてはＰＬＺＴが用いられているため、強誘電体膜５０においてはリークパスが生じにくい。このため、実施例１のリーク電流は、比較例１のリーク電流より小さく、比較例２の場合のリーク電流より大きくなると考えられる。

このように、本実施形態によれば、リーク電流の比較的小さいキャパシタ６２を得ることができる。

図１５は、キャパシタの疲労特性の測定結果を示すグラフである。図１５における●印のプロットは、実施例１、即ち、本実施形態の半導体装置の場合を示している。図１５における■印のプロットは、比較例１の場合を示している。図１５における◇印のプロットは、比較例２の場合を示している。図１５の横軸は、キャパシタにストレスを加えるためのパルス電圧の印加回数を示している。図１５の縦軸は、キャパシタの反転電荷量を示している。

図１５に示す疲労特性を測定する際には、キャパシタに７Ｖのパルス電圧を繰り返し印加した。キャパシタ６２に印加するパルスの周波数は、１ＭＨｚとした。キャパシタ６２の反転電荷量を測定する際には、キャパシタに印加する電圧は３Ｖとした。そして、キャパシタにパルス電圧を印加する前の反転電荷量、１×１０^６回のパルス電圧をキャパシタに印加した後の反転電荷量、及び、１×１０^７回のパルス電圧をキャパシタに印加した後の反転電荷量をそれぞれ測定した。

比較例１の場合には、１×１０^７回のパルス電圧を印加したことによるキャパシタの反転電荷量の減少率は４．７％であった。

比較例２の場合には、１×１０^７回のパルス電圧を印加したことによるキャパシタの反転電荷量の減少率は１０．１％であった。

実施例１の場合には、１×１０^７回のパルス電圧を印加したことによるキャパシタの反転電荷量の減少率は７．７％であった。

このことから、キャパシタ６２の反転電荷量の減少率に関しては、比較例１が最も小さいことが分かる。比較例１において、キャパシタの反転電荷量の減少率が小さくなるのは、キャパシタ誘電体膜５４の材料としてＣＳＰＬＺＴが用いられているため、キャパシタ誘電体膜５４と上部電極６０との界面の状態が良好になるためと考えられる。

比較例２において、キャパシタ６２の反転電荷量の減少率が比較的大きくなるのは、キャパシタ誘電体膜５４の材料としてＰＬＺＴが用いられているため、キャパシタ誘電体膜５４と上部電極６０との界面の状態が必ずしも良好にならないためと考えられる。

実施例１、即ち、本実施形態の場合には、強誘電体膜５２の材料としてＣＳＰＬＺＴが用いられているため、キャパシタ誘電体膜５４と上部電極６０との界面の状態が比較的良好となり、キャパシタの反転電荷量の減少が抑制される。ただし、実施例１では、強誘電体膜５２の膜厚が比較的薄いため、キャパシタ誘電体膜５４と上部電極６０との界面の状態は、比較例１ほどには良好にはならない。このため、実施例１では、キャパシタ６２の反転電荷量の減少率が比較例１より大きくなると考えられる。

しかしながら、比較例１の場合には、パルス電圧の印加に伴う反転電荷量の減少については抑制されるものの、キャパシタ６２の反転電荷量自体が比較的小さい。

これに対し、実施例１、即ち、本実施形態の場合には、キャパシタ６２の反転電荷量自体が比較的大きい。実施例１では、キャパシタ６２の反転電荷量自体が比較的大きく、しかも、パルス電圧の印加に伴う反転電荷量の減少が比較的小さいため、良好なキャパシタを得ることが可能となる。

図１６は、キャパシタのＱ_ＴＶ特性、即ち、印加電圧と反転電荷量との関係を示すグラフである。図１６の横軸は、キャパシタに印加する電圧を示している。図１６の縦軸は、反転電荷量を示している。

図１６から分かるように、実施例１の場合には、比較例１，２と比較して、キャパシタのＱ_ＴＶ特性が良好となる。即ち、実施例１の場合には、比較例１，２と比較して、反転電荷量が大きく、また、Ｑ_ＴＶ特性のグラフの立ち上がりも早い。実施例１において、このような良好なＱ_ＴＶ特性が得られるのは、強誘電体膜５２の材料としてＣＳＰＬＺＴが用いられているためと考えられる。

このように、本実施形態によれば、良好な電気的特性のキャパシタを得ることが可能であることが分かる。

図１７は、キャパシタのリーク電流特性を示すグラフである。図１７の横軸は、キャパシタに印加する電圧を示している。図１７の縦軸は、リーク電流を示している。

図１７から分かるように、比較例１の場合には、リーク電流が比較的大きい。

これに対し、実施例１の場合には、リーク電流が比較的小さい。

実施例１が比較例１と比較してリーク電流が十分に小さいのは、強誘電体膜５０の材料としてＰＬＺＴが用いられているためと考えられる。

このように、本実施形態によれば、リーク電流の小さいキャパシタが得られることが分かる。

このように、本実施形態では、ＰＬＺＴの強誘電体膜５０とＣＳＰＬＺＴの強誘電体膜５２とによりキャパシタ誘電体膜５４が形成されている。本実施形態によれば、強誘電体膜５０としてＰＬＺＴが用いられており、しかも、ＰＬＺＴの強誘電体膜５０が比較的厚く形成されているため、キャパシタ６２のリーク電流を十分に抑制することができる。しかも、本実施形態によれば、強誘電体膜５２としてＣＳＰＬＺＴが用いられているため、インプリントによるヒステリシス特性の劣化が小さく、抗電界が小さく、疲労特性の良好なキャパシタ６２を得ることができる。従って、本実施形態によれば、特性の良好なキャパシタ６２を有する半導体装置を提供することができる。

［第２実施形態］
第２実施形態による半導体装置の製造方法を図１８乃至図２７を用いて説明する。図１乃至図１７に示す第１実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。

（半導体装置）
本実施形態による半導体装置の製造方法について図１８を用いて説明する。図１８は、本実施形態による半導体装置を示す断面図である。

本実施形態による半導体装置は、メモリセルの構造がスタック型になっているものである。

図１８に示すように、半導体基板１０には、素子領域を画定する素子分離領域１２が形成されている。半導体基板１０としては、例えばＮ型又はＰ型のシリコン基板が用いられている。素子分離領域１２が形成された半導体基板１０内には、例えばＰ型のウェル１４が形成されている。

ウェル１４が形成された半導体基板１０上には、ゲート絶縁膜１６を介してゲート電極（ワード線）１８が形成されている。ゲート電極１８の側壁部分には、サイドウォール絶縁膜２０が形成されている。

サイドウォール絶縁膜２０が形成されたゲート電極１８の両側には、ソース／ドレイン拡散層２２が形成されている。

ゲート電極１８の上部及びソース／ドレイン拡散層２２上には、それぞれシリサイド層２４ａ、２４ｂが形成されている。ソース／ドレイン拡散層２２上のシリサイド層２４ｂは、ソース／ドレイン電極として機能する。

こうして、ゲート電極１８とソース／ドレイン拡散層２２とを有するトランジスタ２６が形成されている。

トランジスタ２６が形成された半導体基板１０上には、絶縁膜（酸化防止絶縁膜）２８が形成されている。絶縁膜２８の膜厚は、例えば２００ｎｍとする。絶縁膜２８としては、例えばシリコン窒化酸化膜が用いられている。

絶縁膜２８が形成された半導体基板１０上には、層間絶縁膜３０が形成されている。半導体基板１０の表面から層間絶縁膜３０の表面までの厚さは、例えば７００ｎｍとする。層間絶縁膜３０としては、例えばシリコン酸化膜が用いられている。層間絶縁膜３０の表面は平坦化されている。

層間絶縁膜３０及び絶縁膜２８には、ソース／ドレイン電極２４ｂに達するコンタクトホール３２が形成されている。

コンタクトホール３２内には、密着膜３４が形成されている。密着膜３４としては、例えばＴｉ膜とＴｉＮ膜とが順次積層された積層膜が用いられている。Ｔｉ膜の膜厚は、例えば３０ｎｍとする。ＴｉＮ膜の膜厚は、例えば膜厚２０ｎｍとする。

密着膜３４が形成されたコンタクトホール３２内には、導体プラグ３６が埋め込まれている。導体プラグ３６の材料としては、例えばタングステンが用いられている。

導体プラグ３６が埋め込まれた層間絶縁膜３０上には、例えば酸化防止膜１００が形成されている。酸化防止膜１００の膜厚は、例えば１３０ｎｍとする。酸化防止膜１００としては、例えばシリコン窒化酸化膜が用いられている。酸化防止膜１００は、層間絶縁膜３６に導体プラグ３６を埋め込んだ後に、導体プラグ３６の上面が酸化されるのを防止するためのものである。

なお、ここでは酸化防止膜１００として、シリコン窒化酸化膜を用いる場合を例に説明したが、かかる酸化防止膜１００はシリコン窒化酸化膜に限定されるものではない。例えば、酸化防止膜１００として、シリコン窒化膜や酸化アルミニウム膜を形成してもよい。

酸化防止膜１００上には、例えばシリコン酸化膜１０２が形成されている。シリコン酸化膜１０２の膜厚は、例えば３００ｎｍとする。

酸化防止膜１００とシリコン酸化膜１０２とにより層間絶縁膜１０４が形成されている。

層間絶縁膜１０４には、導体プラグ３６に達するコンタクトホール１０６が形成されている。

コンタクトホール４２内には、密着膜１０８が形成されている。密着膜１０８としては、例えばＴｉ膜とＴｉＮ膜とが順次積層された積層膜が用いられている。Ｔｉ膜の膜厚は、例えば３０ｎｍとする。ＴｉＮ膜の膜厚は、例えば２０ｎｍとする。

密着膜１０８が形成されたコンタクトホール１０６内には、導体プラグ１１０が形成されている。導体プラグ１１０の材料としては、例えばタングステンが用いられている。導体プラグ１１０は、ＣＭＰ法により層間絶縁膜４０に埋め込まれたものである。このため、導体プラグ１１０をＣＭＰ法により埋め込む場合には、導体プラグ１１０の上部が過度に研磨され、導体プラグ１１０の上面の高さが層間絶縁膜１０４の上面の高さより低くなる場合がある。かかる場合には、導体プラグ１１０が埋め込まれた箇所に凹部１１２が形成されることとなる。かかる凹部１１２の深さは、例えば２０〜５０ｎｍ程度である。このような凹部１１２が形成された導体プラグ１１０上及び層間絶縁膜１０４上に後述する密着膜１１６を形成すると、かかる凹部１１２を反映して密着膜１１６の表面にも凹部が形成される。そして、このような密着膜１１６上に酸化防止膜１１８を形成すると、かかる凹部を反映して酸化防止膜１１８の表面にも凹部が形成される。このような凹部が形成された酸化防止膜１１８上には、配向性の良好な下部電極４８、キャパシタ誘電体膜５４及び上部電極６０を形成することは困難である。本実施形態では、図１８に示すように、導体プラグ１１０及び層間絶縁膜１０４上に凹部１１２を埋め込むように下地膜１１４が形成されている。かかる下地膜１１４の表面は、ＣＭＰ法により平坦化されている。下地膜１１４の膜厚は、例えば５０〜１００ｎｍ程度とする。ここでは、下地膜１１４の膜厚を５０ｎｍとする。

下地膜１１４上には、密着膜１１６が形成されている。かかる密着膜１１６は、後述する酸素バリア膜１１８の結晶性を向上させるとともに、かかる酸素バリア膜１１８と層間絶縁膜１０４との密着性を向上させるためのものである。平坦な下地膜（平坦化層）１１４上に密着膜１１６が形成されているため、密着膜１１６の表面は平坦となっている。密着膜１１６としては、例えばＴｉＮ膜が形成されている。密着膜１１６の膜厚は、例えば２０ｎｍ程度とする。

なお、ここでは、密着膜１１６としてＴｉＮ膜を形成する場合を例に説明したが、密着膜１１６はＴｉＮ膜に限定されるものではない。酸素バリア膜１１８の結晶性を向上させるとともに、かかる酸素バリア膜１１８と下地膜１１４との密着性を向上させ得る材料を、密着膜１１６の材料として適宜用いることができる。例えば、Ｉｒ、Ｐｔ等を密着膜１１６の材料として用いてもよい。

密着膜１１６上には、導電性の酸素バリア膜（酸素拡散防止膜）１１８が形成されている。酸素バリア膜１１８の膜厚は、例えば１００ｎｍとする。酸素バリア膜１１８としては、例えばＴｉＡｌＮ膜が用いられている。かかる酸素バリア膜１１８は、層間絶縁膜１０４に導体プラグ１１０を埋め込んだ後に、導体プラグ１１０の上面が酸化されるのを防止するためのものである。

なお、ここでは、酸素バリア膜１１８の材料としてＴｉＡｌＮを用いる場合を例に説明したが、酸素バリア膜１１８の材料はＴｉＡｌＮに限定されるものではない。ＴｉＡｌＯＮ、ＴａＡｌＮ又はＴａＡｌＯＮ等を酸素バリア膜１１８の材料として適宜用いてもよい。

酸素バリア１１８膜上には、導電膜４４ａが形成されている。導電膜４４ａとしては、貴金属膜が用いられている。より具体的には、導電膜４４ａとして、例えばイリジウム（Ｉｒ）膜が用いられている。導電膜４４ａの膜厚は、例えば１００ｎｍとする。

なお、ここでは、導電膜４４ａとして、イリジウム膜を用いる場合を例に説明したが、導電膜４４ａはイリジウム膜に限定されるものではない。導電膜４４ａとして、例えば、ルテニウム膜等を用いてもよい。また、導電膜４４ａは単層の膜に限定されるものではなく、積層膜により導電膜４４ａを形成してもよい。

導電膜４４ａ上には、導電膜４６ａが形成されている。導電膜４６ａは、貴金属膜である。導電膜４６ａに含まれる貴金属と導電膜４４ａに含まれる貴金属とは、同じ元素であることが好ましい。後述するように、導電膜４４ａ上に成膜する段階では、非晶質の貴金属酸化物膜４５ａを形成する（図２３（ａ）参照）。非晶質の貴金属酸化物膜４５ａは、後工程における熱処理等により還元され、貴金属膜４６ａとなる。貴金属酸化物膜４５ａに含まれる貴金属と導電膜４４ａに含まれる貴金属とが同じ元素である場合には、導電膜４６ａと導電膜４４ａとは区別し得ない場合もある。また、導電膜４６ａは非晶質の貴金属酸化物膜４５ａが還元されたものであるため、導電膜４６ａの結晶粒径が導電膜４４ａの結晶粒径より小さくなっている場合もある。非晶質の貴金属酸化物膜４５ａを形成する際に例えば酸化イリジウム膜（ＩｒＯ_Ｘ膜）を形成した場合には、後工程における熱処理等において酸化イリジウム膜が還元されてイリジウム膜となり、イリジウム膜である導電膜４６ａが形成される。導電膜４６ａの膜厚は、例えば２５ｎｍ程度とする。

こうして、導電膜４４ａと導電膜４６ａとによりキャパシタ６２の下部電極４８ａが形成されている。

下部電極４８ａ上には、強誘電体膜５０ａが形成されている。強誘電体膜５０ａは、例えばＭＯＣＶＤ法により形成されたものである。強誘電体膜５０ａとしては、例えばＬａが添加されたＰＺＴであるＰＬＺＴ膜が用いられている。ＭＯＣＶＤ法により強誘電体膜５０ａを成膜する場合には、結晶化された状態で強誘電体膜５０ａが成膜される。

強誘電体膜５０ａにおけるＬａの添加量は、０．１ｍｏｌ％〜４．０ｍｏｌ％とする。ここでは、強誘電体膜５０ａにおけるＬａの添加量を、例えば２．０ｍｏｌ％とする。

強誘電体膜５０ａの膜厚は、例えば３０ｎｍ〜１５０ｎｍ程度とする。より好ましくは、強誘電体膜５０ａの膜厚を、例えば５０ｎｍ〜１２０ｎｍ程度とする。ここでは、強誘電体膜５０ａの膜厚を、例えば９０ｎｍとする。

なお、ここでは、ＭＯＣＶＤ法により形成された強誘電体膜５０ａを用いる場合を例に説明したが、ＭＯＣＶＤ法により形成された強誘電体膜５０ａに限定されるものではない。例えば、スパッタリング法により形成された強誘電体膜５０ａを用いてもよい。

強誘電体膜５０ａ上には、強誘電体膜５２が形成されている。強誘電体膜５２は、例えばスパッタリング法等により形成されたものである。強誘電体膜５２としては、ＬａとＳｒとＣａとが添加されたＰＺＴ、即ち、ＣＳＰＬＺＴが用いられている。強誘電体膜５２の膜厚は、例えば５〜３０ｎｍとする。ここでは、強誘電体膜５２の膜厚を１５ｎｍ程度とする。強誘電体膜５２は、後述する熱処理等により結晶化されている。

強誘電体膜５２におけるＬａの添加量は、０．１ｍｏｌ％〜４．０ｍｏｌ％とする。ここでは、強誘電体膜５２におけるＬａの添加量を、例えば２．０ｍｏｌ％とする。

また、強誘電体膜５２におけるＳｒの添加量は、０．１ｍｏｌ％〜３．０ｍｏｌ％とする。ここでは、強誘電体膜５２におけるＳｒの添加量を、例えば２．０ｍｏｌ％とする。

また、強誘電体膜５２におけるＣａの添加量は、０．１ｍｏｌ％〜６．０ｍｏｌ％とする。ここでは、強誘電体膜５２におけるＣａの添加量を、例えば５．０ｍｏｌ％とする。

また、強誘電体膜５２における不純物（Ｌａ、Ｓｒ、Ｃａ）の総添加量は、１０．０％以下とする。

こうして、強誘電体膜５０ａと強誘電体膜５２とによりキャパシタ誘電体膜５４ａが形成されている。

キャパシタ誘電体膜５４ａ上には、導電膜５６が形成されている。導電膜５６は、成膜の時点において結晶化されていた導電膜５６である。導電膜５６としては、例えば酸化イリジウム膜が用いられている。導電膜５６として用いられている酸化イリジウム膜（ＩｒＯ_Ｘ膜）における酸素の組成比Ｘは、例えば０＜Ｘ＜２とする。導電膜５６の膜厚は、例えば１０〜７０ｎｍ程度とすることが好ましい。より好ましくは、導電膜５６の膜厚を、２０〜５０ｎｍ程度とする。ここでは、導電膜５６の膜厚を例えば５０ｎｍ程度とする。

導電膜５６上には、導電膜５８が形成されている。導電膜５８は、例えばスパッタリング法により形成されたものである。導電膜５８としては、例えば酸化イリジウム膜５８が用いられている。導電膜５８として形成される酸化イリジウム膜（ＩｒＯ_Ｙ膜）における酸素の組成比Ｙは、例えば０＜Ｙ≦２とする。導電膜５８として形成される酸化イリジウム膜（ＩｒＯ_Ｙ膜）における酸素の組成比Ｙは、導電膜５６として形成される酸化イリジウム膜（ＩｒＯ_Ｘ膜）における酸素の組成比Ｘより大きいことが好ましい。導電膜５８の膜厚は、例えば１００〜３００ｎｍ程度とすることが好ましい。ここでは、導電膜５８の膜厚を、例えば２００ｎｍ程度とする。

導電膜５８上には、水素バリア膜１２０が形成されている。水素バリア膜１２０としては、例えばイリジウム膜が用いられている。水素バリア膜１２０は、キャパシタ誘電体膜５４ａが水素により還元されるのを防止するためのものである。

なお、ここでは、水素バリア膜１２０としてイリジウム膜を用いる場合を例に説明したが、水素バリア膜１２０はイリジウム膜に限定されるものではない。例えば、Ｐｔ膜、ＳｒＲｕＯ_３膜等を水素バリア膜１２０として用いてもよい。

導電膜５６と導電膜５８と水素バリア膜１２０とにより上部電極６０ａが形成されている。

こうして、下部電極４８ａとキャパシタ誘電体膜５４ａと上部電極６０ａとを有するキャパシタ６２ａが形成されている。

キャパシタ６２ａが形成された層間絶縁膜１０４上には、キャパシタ６２ａを覆うように保護膜１２２が形成されている。保護膜１２２の膜厚は、例えば２０ｎｍ程度とする。保護膜１２２としては、例えば酸化アルミニウム膜が用いられている。かかる保護膜１２２は、水素によりキャパシタ誘電体膜５４ａが還元されるのを防止するためのものである。

保護膜１２２上には、保護膜１２４が更に形成されている。保護膜１２４の膜厚は、例えば３８ｎｍ程度とする。保護膜１２４としては、保護膜１２２と同様に、例えば酸化アルミニウム膜が用いられている。かかる保護膜１２４は、保護膜１２２と相俟って、水素によりキャパシタ誘電体膜５４ａが還元されるのを防止するためのものである。

保護膜１２４上には、層間絶縁膜６８が形成されている。層間絶縁膜６８の膜厚は、例えば１５００ｎｍとする。層間絶縁膜６８としては、例えばシリコン酸化膜が用いられている。層間絶縁膜６８の表面は平坦化されている。

層間絶縁膜６８上には、保護膜７０が形成されている。保護膜７０の膜厚は、例えば膜厚２０〜１００ｎｍとする。保護膜７０の材料としては、保護膜１２２，１２４と同様に、例えば酸化アルミニウムが用いられている。かかる保護膜７０は、保護膜１２２，１２４と同様に、水素によりキャパシタ誘電体膜５４ａが還元されるのを防止するためのものである。平坦化された層間絶縁膜６８上に保護膜７０を形成するため、保護膜７０は平坦に形成されている。

保護膜７０上には、層間絶縁膜７２が形成されている。層間絶縁膜７２の膜厚は、例えば８００〜１０００ｎｍ程度とする。層間絶縁膜７２としては、例えばシリコン酸化膜が形成されている。層間絶縁膜７２の表面は平坦化されている。

層間絶縁膜７２、保護膜７０、層間絶縁膜６８、保護膜１２４、保護膜１２２及び層間絶縁膜１０４には、導体プラグ３６に達するコンタクトホール１２６ａが形成されている。

層間絶縁膜７２、保護膜７０、層間絶縁膜６８、保護膜１２４及び保護膜１２２には、上部電極６０ａに達するコンタクトホール１２６ｂが形成されている。

コンタクトホール１２６ａ、１２６ｂ内には、密着膜１２８が形成されている。密着膜１２８は、例えばＴｉ膜とＴｉＮ膜との積層膜により形成されている。Ｔｉ膜の膜厚は、例えば３０ｎｍとする。ＴｉＮ膜の膜厚は、例えば膜厚２０ｎｍとする。

密着膜１２８が形成されたコンタクトホール１２６ａ、１２６ｂ内には、導体プラグ１３０ａ、１３０ｂが形成されている。導体プラグ１３０ａ、１３０ｂの材料としては、例えばタングステンが用いられている。

導体プラグ１３０ａ、１３０ｂが埋め込まれた層間絶縁膜７２上には、配線９０が形成されている。配線９０は、例えば、ＴｉＮ膜８２と、ＡｌＣｕ合金膜８４と、Ｔｉ膜８６と、ＴｉＮ膜８８とを順次積層することにより形成されている。

配線９０が形成された層間絶縁膜７２上には、更に、層間絶縁膜（図示せず）、導体プラグ（図示せず）、配線（図示せず）等が複数層に亘って形成されている。

こうして、本実施形態による半導体装置が形成されている。

本実施形態のように、メモリセルの構造がスタック型であってもよい。

（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法を図１９乃至図２７を用いて説明する。図１９乃至図２７は、本実施形態による半導体装置の製造方法を示す工程断面図である。

まず、図１９（ａ）に示すように、半導体基板１０に、例えばＳＴＩ法により、素子領域を画定する素子分離領域１２を形成する。半導体基板１０としては、例えばＮ型又はＰ型のシリコン基板を用いる。

次に、イオン注入法により、ドーパント不純物を導入することにより、ウェル１４を形成する。ドーパント不純物としては、例えばＰ型のドーパント不純物を用いる。Ｐ型のドーパント不純物としては、例えばボロンを用いる。ドーパント不純物としてＰ型のドーパント不純物を用いた場合には、Ｐ型のウェル１４が形成される。

次に、例えば熱酸化法により、素子領域上にゲート絶縁膜１６を形成する。ゲート絶縁膜１６の膜厚は、例えば６〜７ｎｍ程度とする。

次に、例えばＣＶＤ法により、ポリシリコン膜１８を形成する。ポリシリコン膜１８の膜厚は、例えば２００ｎｍ程度とする。ポリシリコン膜１８は、ゲート電極（ワード線）となるものである。

次に、フォトリソグラフィ技術を用い、ポリシリコン膜１８をパターニングする。こうして、ポリシリコン膜によりゲート電極（ワード線）１８が形成される。

次に、ゲート電極１８をマスクとし、例えばイオン注入法により、ゲート電極１８の両側の半導体基板１０内にドーパント不純物を導入する。ドーパント不純物としては、例えばＮ型のドーパント不純物を用いる。Ｎ型のドーパント不純物としては、例えばリンを用いる。これにより、エクステンションソース／ドレインの浅い領域を構成するエクステンション領域（図示せず）が形成される。

次に、全面に、例えばＣＶＤ法により、絶縁膜を形成する。絶縁膜としては、例えばシリコン酸化膜を形成する。絶縁膜の膜厚は、例えば３００ｎｍ程度とする。

次に、絶縁膜を異方性エッチングする。こうして、ゲート電極１８の側壁部分に、絶縁膜によりサイドウォール絶縁膜２０が形成される。

次に、サイドウォール絶縁膜２０が形成されたゲート電極１８をマスクとし、例えばイオン注入法により、ゲート電極１８の両側の半導体基板１０内にドーパント不純物を導入する。ドーパント不純物としては、例えばＮ型のドーパント不純物を用いる。Ｎ型のドーパント不純物としては、例えば砒素を用いる。これにより、エクステンションソース／ドレインの深い領域を構成する不純物拡散層（図示せず）が形成される。エクステンション領域と深い不純物拡散層とによりソース／ドレイン拡散層２２が形成される。

次に、全面に、例えばスパッタリング法により、高融点金属膜（図示せず）を形成する。高融点金属膜としては、例えばコバルト膜を形成する。

次に、熱処理を行うことにより、半導体基板１０の表層部と高融点金属膜とを反応させるとともに、ゲート電極１８の上部と高融点金属膜とを反応させる。

次に、例えばウエットエッチングにより、未反応の高融点金属膜をエッチング除去する。

こうして、ソース／ドレイン拡散層２２上に、例えばコバルトシリサイドのソース／ドレイン電極２４ｂが形成される。また、ゲート電極１８の上部に、例えばコバルトシリサイドのシリサイド層２４ａが形成される。

こうして、ゲート電極１８とソース／ドレイン拡散層２２とを有するトランジスタ２６が形成される。

次に、全面に、例えばプラズマＣＶＤ法により、絶縁膜（酸化防止膜）２８を形成する。絶縁膜２８としては、例えばシリコン窒化酸化膜を形成する。絶縁膜２８の膜厚は、例えば２００ｎｍとする。

次に、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、層間絶縁膜３０を形成する。層間絶縁膜３０としては、例えばシリコン酸化膜を形成する。層間絶縁膜３０の膜厚は、例えば１μｍとする。

次に、例えばＣＭＰ法により、層間絶縁膜３０の表面を平坦化する。こうして、半導体基板１０の表面から層間絶縁膜３０の表面までの高さは、例えば７００ｎｍ程度となる（図１９（ｂ）参照）。

次に、図１９（ｃ）に示すように、フォトリソグラフィ技術を用い、ソース／ドレイン電極２４ｂに達するコンタクトホール３２を形成する。コンタクトホール３２の径は、例えば０．２５μｍとする。

次に、全面に、例えばスパッタリング法により、Ｔｉ膜を形成する。Ｔｉ膜の膜厚は、例えば３０ｎｍ程度とする。

次に、全面に、例えばスパッタリング法により、ＴｉＮ膜を形成する。ＴｉＮ膜の膜厚は、例えば膜厚２０ｎｍ程度とする。

こうして、Ｔｉ膜とＴｉＮ膜とにより密着膜３４が形成される。

次に、全面に、例えばＣＶＤ法により、導電膜３６を形成する。導電膜３６としては、例えばタングステン膜を形成する。導電膜３６の膜厚は、例えば３００ｎｍ程度とする。

次に、例えばＣＭＰ法により、層間絶縁膜３０の表面が露出するまで導電膜３６及び密着膜３４を研磨する。こうして、コンタクトホール３２内に、例えばタングステンの導体プラグ３６が埋め込まれる（図２０（ａ）参照）。

次に、図２０（ｂ）に示すように、全面に、例えばプラズマＣＶＤ法により、シリコン窒化酸化膜１００を形成する。シリコン窒化酸化膜１００の膜厚は、例えば１３０ｎｍとする。

なお、ここではシリコン窒化酸化膜１００を形成したが、シリコン窒化酸化膜１００の代わりに、シリコン窒化膜や酸化アルミニウム膜等を形成してもよい。

次に、図２０（ｃ）に示すように、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、シリコン酸化膜１０２を形成する。シリコン酸化膜１０２の膜厚は、例えば３００ｎｍとする。

シリコン窒化酸化膜１００とシリコン酸化膜１０２とにより層間絶縁膜１０４が形成される。

次に、図２１（ａ）に示すように、フォトリソグラフィ技術を用い、層間絶縁膜１０４に導体プラグ３６に達するコンタクトホール１０６を形成する。

次に、全面に、例えばスパッタリング法により、Ｔｉ膜を形成する。Ｔｉ膜の膜厚は、例えば３０ｎｍ程度とする。

次に、全面に、例えばスパッタリング法により、ＴｉＮ膜を形成する。ＴｉＮ膜の膜厚は、例えば膜厚２０ｎｍ程度とする。

こうして、Ｔｉ膜とＴｉＮ膜とにより密着膜１０８が形成される。

次に、全面に、例えばＣＶＤ法により、導電膜１１０を形成する。導電膜１１０としては、例えばタングステン膜を形成する。導電膜１１０の膜厚は、例えば３００ｎｍ程度とする。

次に、例えばＣＭＰ法により、層間絶縁膜１０４の表面が露出するまで導電膜１１０及び密着膜１０８を研磨する。導電膜１１０及び密着膜１０８を研磨する際には、例えば、層間絶縁膜１０４に対する研磨レートより導電膜１１０及び密着膜１０８に対する研磨レートが速くなるような研磨剤が用いられる。このような研磨剤としては、例えばキャボット・マイクロエレクトロニクス社製の研磨剤（製品名：ＳＳＷ２０００）を用いる。このような研磨剤を用いて導電膜１１０及び密着膜１０８を研磨すると、導電膜１１０及び密着膜１０８が過度に研磨され、図２１（ｂ）に示すように、導体プラグ１１０の上面の高さが層間絶縁膜１０４の上面の高さより低くなる場合がある。かかる場合には、導体プラグ１１０が埋め込まれた箇所に凹部１１２が形成されることとなる。かかる凹部１１２の深さは、例えば２０〜５０ｎｍ程度である。こうして、コンタクトホール１０６内に、例えばタングステンの導体プラグ１１０が埋め込まれる。

次に、例えばＮＨ_３ガスを用いて発生させたプラズマ雰囲気に層間絶縁膜１０４の表面を暴露することにより、層間絶縁膜１０４の表面を処理する（プラズマ処理）。本実施形態において、ＮＨ_３ガスを用いて発生させたプラズマ雰囲気に層間絶縁膜１０４の表面を曝露するのは、層間絶縁膜１０４の表面の酸素原子をＮＨ基に結合させることにより、後工程で層間絶縁膜１０４上にＴｉ膜１１３を形成する際に、Ｔｉ原子が層間絶縁膜１０４の表面の酸素原子により捕捉されるのを防止するためである。

プラズマ処理の条件は以下の通りとする。プラズマ処理装置としては、平行平板型のプラズマ処理装置を用いる。対向電極の位置は、例えば半導体基板１０から約９ｍｍ（３５０ｍｉｌｓ）離間した位置とする。プラズマ処理を行う際におけるチャンバ内の圧力は、例えば２６６Ｐａ（２Ｔｏｒｒ）程度とする。基板温度は、例えば４００℃とする。チャンバ内に導入するＮＨ_３ガスの流量は、例えば３５０ｓｃｃｍとする。半導体基板１０に印加する高周波電力は、例えば１３．５６ＭＨｚ、１００Ｗとする。対向電極に印加する高周波電力は、例えば３５０ｋＨｚ、５５Ｗとする。高周波電力の印加時間は、例えば６０秒とする。

次に、図２１（ｃ）に示すように、全面に、例えばスパッタリング法により、Ｔｉ膜１１３を形成する。Ｔｉ膜１１３の膜厚は、例えば１００〜３００ｎｍ程度とする。ここでは、Ｔｉ膜１１３の膜厚を１００ｎｍ程度とする。層間絶縁膜１０４の表面が上記のように処理されているため、層間絶縁膜１０４上に堆積されたＴｉ原子は酸素原子により捕捉されることなく、層間絶縁膜１０４の表面を自在に移動することができる。このため、（００２）の方向に自己配向された良質なＴｉ膜１１３が層間絶縁膜１０４上に形成される。

Ｔｉ膜１１３を形成する際の条件は、例えば以下の通りとする。即ち、半導体基板１０とターゲットとの間の距離は、例えば６０ｍｍとする。成膜室内の圧力は、０．１５Ｐａとする。成膜室以内の雰囲気は、例えばＡｒ雰囲気とする。基板温度は、例えば２０℃とする。供給するＤＣパワーは、例えば２．６ｋＷとする。ＤＣパワーを供給する時間は、例えば５秒間とする。

次に、例えばＲＴＡ法により、窒素雰囲気中にて熱処理を行う。熱処理温度は、例えば６５０℃とする。熱処理時間は、例えば６０秒とする。この熱処理により、上述したＴｉ膜１１３がＴｉＮ膜１１４となる（図２２（ａ）参照）。こうして、（１１１）配向のＴｉＮ膜である下地膜１１４が得られる。

なお、ここでは、下地膜１１４としてＴｉＮ膜を用いる場合を例に説明したが、かかる下地膜１１４はＴｉＮ膜に限定されるものではない。例えば、タングステン膜、シリコン膜、銅膜等により下地膜１１４を形成してもよい。

次に、ＣＭＰ法により、下地膜１１４の表面を研磨する。研磨剤としては、例えばキャボット・マイクロエレクトロニクス社製の研磨剤（製品名：ＳＳＷ２０００）を用いる。こうして、表面が平坦化された平坦化層１１４が形成される（図２２（ｂ）参照）。本実施形態において、下地膜１１４の表面を平坦化するのは、平坦化された下地膜１１４上には、配向性の良好な下部電極４８ａ、キャパシタ誘電体膜５４ａ及び上部電極６０ａを形成することが可能なためである。研磨後における下地膜１１４の膜厚は、例えば５０〜１００ｎｍ程度とする。ここでは、研磨後における下地膜１１４の膜厚を５０ｎｍ程度とする。

次に、例えばＮＨ_３ガスを用いて発生させたプラズマ雰囲気に下地膜（平坦化層）１１４の表面を暴露することにより、下地膜１１４の表面を処理する（プラズマ処理）。

本実施形態において、下地膜１１４に対してプラズマ処理を行うのは、以下のような理由によるものである。即ち、下地膜１１４をＣＭＰ法により平坦化した段階では、下地膜１１４の表層部の結晶が研磨によって歪んだ状態となっている。表層部の結晶が歪んでいる下地膜１１４の上方には、結晶性の良好な下部電極４８ａを形成することはできず、ひいては、結晶性の良好なキャパシタ誘電体膜５４ａを形成することはできない。これに対し、下地膜１１４に対してプラズマ処理を行えば、下地膜１１４の表層部の結晶の歪が、上層の膜に影響を与えなくなる。そうすると、下地膜１１４上に、結晶性の良好な下部電極４８ａ及びキャパシタ誘電体膜５４ａを形成することが可能となる。このような理由により、本実施形態では、下地膜１１４に対してプラズマ処理を行う。

次に、全面に、例えばスパッタリング法により、Ｔｉ膜を形成する。Ｔｉ膜の膜厚は、例えば２０ｎｍ程度とする。プラズマ処理が行われた下地膜１１４上にＴｉ膜を形成するため、良質なＴｉ膜が形成される。

次に、例えばＲＴＡ法により、窒素雰囲気中にて熱処理を行う。熱処理温度は、例えば６５０℃とする。熱処理時間は、例えば６０秒とする。この熱処理により、上述したＴｉ膜がＴｉＮ膜となる。こうして、（１１１）配向のＴｉＮ膜により密着膜１１６が形成される（図２２（ｃ）参照）。かかる密着膜１１６は、後工程で形成される酸素バリア膜１１８の結晶性を向上させるとともに、かかる酸素バリア膜１１８と下地膜１１４との密着性を向上させるためのものである。

なお、ここでは、ＴｉＮ膜より成る密着膜１１６を形成する場合を例に説明したが、かかる密着膜１１６はＴｉＮ膜に限定されるものではない。酸素バリア膜１１８の結晶性を向上させるとともに、かかる酸素バリア膜１１８と下地膜１１４との密着性を向上させ得る材料を、密着膜１１６の材料として適宜用いることができる。例えば、Ｉｒ膜、Ｐｔ膜等により密着膜１１６を形成してもよい。

次に、全面に、例えば反応性スパッタリング法により、酸素バリア膜（酸素拡散防止膜）１１８を形成する。酸素バリア膜１１８の膜厚は、例えば１００ｎｍ程度とする。酸素バリア膜１１８としては、例えばＴｉＡｌＮ膜を形成する。かかる酸素バリア膜１１８は、層間絶縁膜１０４に導体プラグ１１０を埋め込んだ後に、導体プラグ１１０の上面が酸化されるのを防止するためのものである。

酸素バリア膜１１８を形成する際の条件は、例えば以下の通りとする。即ち、ターゲットとしては、ＴｉＡｌ合金により形成されたターゲットを用いる。チャンバ内の雰囲気は、Ａｒガスと窒素ガスとの混合ガスより成る雰囲気とする。Ａｒガスの流量は、例えば４０ｓｃｃｍとする。窒素ガスの流量は、例えば１０ｓｃｃｍとする。チャンバ内の圧力は、例えば２５３．３Ｐａとする。基板温度は、例えば４００℃とする。スパッタパワーは、例えば１ｋＷとする。

なお、ここでは、酸素バリア膜１１８の材料としてＴｉＡｌＮを用いる場合を例に説明したが、酸素バリア膜１１８の材料はＴｉＡｌＮに限定されるものではない。酸素の拡散を防止し得る導電体を酸素バリア膜１１８の材料として適宜用いることができる。例えば、ＴｉＡｌＯＮ、ＴａＡｌＮ又はＴａＡｌＯＮ等を酸素バリア膜１１８の材料として用いてもよい。

次に、図２３（ａ）に示すように、全面に、例えばスパッタリング法により、貴金属膜（導電膜）４４ａを形成する。導電膜４４ａは、キャパシタ６２ａの下部電極４８ａの一部となるものである。導電膜４４ａとしては、例えばイリジウム膜を形成する。導電膜４４ａの膜厚は、例えば１００ｎｍ程度とする。導電膜４４を形成する際の成膜条件は、例えば以下の通りとする。基板温度は、例えば４５０℃とする。成膜室内に導入するガスとしては、例えばＡｒガスを用いる。成膜室内の圧力は、例えば０．１１Ｐａとする。スパッタパワーは、例えば０．３ｋＷとする。

次に、例えばＲＴＡ法により、アルゴン雰囲気中にて熱処理を行う。熱処理温度は、例えば６５０℃とする。熱処理時間は、例えば６０秒とする。この熱処理は、貴金属膜４４ａ中の結晶粒を成長させるとともに、貴金属膜４４ａ中の結晶粒のサイズを均一化するためのものである。

次に、全面に、例えばスパッタリング法により、非晶質（アモルファス状態）の貴金属酸化物膜４５ａを形成する。貴金属酸化物膜４５ａに含まれる貴金属と導電膜４４ａに含まれる貴金属とは、同じ元素とすることが好ましい。貴金属酸化物膜４５ａは、後工程において還元され、貴金属膜４６ａとなるものである。貴金属酸化物膜４５ａが還元されることにより形成される貴金属膜４６ａは、キャパシタ６２ａの下部電極４８ａの一部となる。非晶質の貴金属酸化物膜４５ａとしては、例えば酸化イリジウム膜（ＩｒＯ_Ｘ膜）を形成する。

貴金属酸化物膜４５ａの膜厚は、２５ｎｍ程度とする。

即ち、後工程において強誘電体膜５０ａをＭＯＣＶＤ法により形成する際には、貴金属酸化物膜４５ａが還元性の比較的強い雰囲気に曝されることとなる。このため、貴金属酸化物膜４５ａの膜厚を比較的薄く設定した場合には、強誘電体膜５０ａの成膜が完了する前に貴金属酸化物膜４５ａが還元されてしまうこととなる。この場合には、均一な結晶性を有する良質な強誘電体膜５０ａを得ることができない場合がある。貴金属酸化物膜４５ａの膜厚を２５ｎｍ以上に設定すれば、貴金属酸化物膜４５ａが貴金属膜４４ａ上にある程度存在している状態で強誘電体膜５０ａが形成される。このため、貴金属酸化物膜４５ａの膜厚を２５ｎｍ以上に設定すれば、均一な結晶性を有する良質な強誘電体膜５０ａを形成することが可能となる。このような理由により、本実施形態では、貴金属酸化物膜４５ｃの膜厚を２５ｎｍ程度とする。

貴金属酸化物膜４５ｃの成膜温度は、例えば６０℃とする。貴金属酸化物膜４５を形成する際に成膜室内に導入するガスは、例えばＡｒガスとＯ_２ガスとの混合ガスとする。Ａｒガスの流量は、例えば１８６ｓｃｃｍとする。Ｏ_２ガスの流量は、例えば１４ｓｃｃｍとする。

次に、図２３（ｂ）に示すように、全面に、例えばＭＯＣＶＤ法により、強誘電体膜（第１の強誘電体膜）５０ａを形成する。強誘電体膜５０ａとしては、例えばＬａが添加されたＰＺＴ膜であるＰＬＺＴ膜を形成する。強誘電体膜５０ａの膜厚は、例えば３０ｎｍ〜１５０ｎｍ程度とする。より好ましくは、強誘電体膜５０ａの膜厚を、例えば５０ｎｍ〜１２０ｎｍ程度とする。ここでは、強誘電体膜５０ａの膜厚を、例えば９０ｎｍとする。

強誘電体膜５０ａにおけるＬａの添加量は、０．１ｍｏｌ％〜４．０ｍｏｌ％とする。ここでは、強誘電体膜５０ａにおけるＬａの添加量を、例えば２．０ｍｏｌ％とする。

ＰＬＺＴの強誘電体膜５０ａをＭＯＣＶＤ法により形成する際には、Ｐｂ、Ｚｒ、Ｔｉ、Ｌａの各液体原料を気化することにより原料ガスを生成し、かかる原料ガスを用いてＰＺＴ膜を形成する。

Ｐｂ、Ｚｒ、Ｔｉ、Ｌａの各液体原料は以下のようにして形成される。Ｐｂの液体原料は、例えばＰｂ（ＤＰＭ）_２を溶媒中に溶解することにより形成される。溶媒としては、例えばＴＨＦ（テトラヒドロフラン）が用いられる。Ｐｂの液体原料におけるＰｂ（ＤＰＭ）_２の濃度は、例えば０．３ｍｏｌ／ｌ程度とする。Ｚｒの液体原料は、例えばＺｒ（ｄｍｈｄ）_４を溶媒中に溶解することにより形成される。溶媒としては、例えばＴＨＦが用いられる。Ｚｒの液体原料におけるＺｒ（ｄｍｈｄ）_４の濃度は、例えば０．３ｍｏｌ／ｌ程度とする。Ｔｉの液体原料は、例えば［Ｔｉ（Ｏ−ｉＯｒ）_２（ＤＰＭ）_２］を溶媒中に溶解することにより形成される。溶媒としては、例えばＴＨＦが用いられる。Ｔｉの液体原料における［Ｔｉ（Ｏ−ｉＯｒ）_２（ＤＰＭ）_２］の濃度は、例えば０．３ｍｏｌ／ｌ程度とする。Ｌａの液体原料は、例えばＬａ（ＤＰＭ）_３を溶媒中に溶解することにより形成される。溶媒としては、例えばＴＨＦが用いられる。Ｌａの液体原料におけるＬａ（ＤＰＭ）_３の濃度は、例えば０．３ｍｏｌ／ｌ程度とする。

ＰＬＺＴの原料ガスは、Ｐｂの液体原料、Ｚｒの液体原料、Ｔｉの液体原料及びＬａの液体原料を、溶媒とともに気化器に導入し、かかる液体原料を気化器により気化させることにより生成される。溶媒としては、例えばＴＨＦが用いられる。溶媒の供給量は、例えば０．４７４ｍｌ／分とする。Ｐｂの液体原料の供給量は、例えば０．３２６ｍｌ／分とする。Ｚｒの液体原料の供給量は、例えば０．２００ｍｌ／分とする。Ｔｉの液体原料の供給量は、例えば０．２００ｍｌ／分とする。Ｌａの液体原料の供給量は、例えば０．０２０ｍｌ／分とする。

強誘電体膜５０ａをＭＯＣＶＤ法により形成する際の条件は、以下の通りとする。即ち、成膜室内の圧力は、例えば６６５Ｐａ（５Ｔｏｒｒ）とする。基板温度は、例えば６２０℃とする。成膜時間は、例えば６２０秒とする。

このような条件で形成すると、膜厚９０ｎｍ程度のＰＬＺＴ膜である強誘電体膜５０ａが形成される。

強誘電体膜５０ａをＭＯＣＶＤ法により形成する場合には、結晶化された強誘電体膜５０ａが成膜時に形成される。非晶質の貴金属酸化物膜４５ｃ上に強誘電体膜５０ａを形成するため、貴金属膜４４ａの結晶性が十分に均一でない場合であっても、均一な結晶性を有する強誘電体膜５０ａが得られる。また、強誘電体膜５０ａをＭＯＣＶＤ法により形成する際には、還元性の比較的強い雰囲気に非晶質の貴金属酸化物膜４５ａが曝されるため、非晶質の貴金属酸化物膜４５ａが還元され、貴金属膜４６ｃとなる。また、強誘電体膜５０ａをＭＯＣＶＤ法により形成する際には、貴金属酸化物膜４５ａ中から酸素が放出される。貴金属酸化物膜４５ａから放出される酸素は、強誘電体膜５０ａにおける酸素欠損を補償する。このため、結晶性の良好な強誘電体膜５０ａが得られる。貴金属酸化物膜４５ａを形成する段階で酸化イリジウム膜を形成した場合には、イリジウム膜である貴金属膜（導電膜）４６ａが形成される。

また、ここでは、強誘電体膜５０ａをＭＯＣＶＤ法により形成する場合を例に説明したが、強誘電体膜５０ａの成膜方法はＭＯＣＶＤ法に限定されるものではない。例えば、スパッタリング法により強誘電体膜５０ａを形成してもよい。

スパッタリング法により強誘電体膜５０ａを形成する場合には、図３（ｃ）乃至図４（ｂ）を用いて上述した第１実施形態による半導体装置の製造方法と同様にして、下部電極及び強誘電体膜を形成すればよい。

次に、図２３（ｃ）に示すように、全面に、例えばスパッタリング法により、強誘電体膜（第２の強誘電体膜）５２を形成する。より具体的には、高周波スパッタリング法により、強誘電体膜５２を形成する。強誘電体膜５２は、キャパシタ６２のキャパシタ誘電体膜５４の一部となるものである。強誘電体膜５２の材料は、ＬａとＣａとＳｒとが添加されたチタン酸ジルコン酸鉛、即ち、ＬａとＣａとＳｒとが添加されたＰＺＴ膜を用いる。ＬａとＣａとＳｒとが添加されたＰＺＴ膜は、ＣＳＰＬＺＴ膜と称される。強誘電体膜５２の膜厚は、例えば５〜２０ｎｍ程度とする。ここでは、強誘電体膜５２の膜厚を、例えば１５ｎｍ程度とする。

強誘電体膜５２に添加するＬａの添加量は、０．１ｍｏｌ％〜４．０ｍｏｌ％とする。ここでは、強誘電体膜５２に添加するＬａの添加量を、例えば２．０ｍｏｌ％とする。

また、強誘電体膜５２に添加するＳｒの添加量は、０．１ｍｏｌ％〜３．０ｍｏｌ％とする。ここでは、強誘電体膜５２に添加するＳｒの添加量を、例えば２．０ｍｏｌ％とする。

また、強誘電体膜５２に添加するＣａの添加量は、０．１ｍｏｌ％〜６．０ｍｏｌ％とする。ここでは、強誘電体膜５２に添加するＣａの添加量を、例えば５．０ｍｏｌ％とする。

強誘電体膜５２に添加する不純物（Ｌａ、Ｓｒ、Ｃａ）の総添加量は、１０．０％以下とする。

こうして、強誘電体膜５０ａと強誘電体膜５２とによりキャパシタ誘電体膜５４ａが形成される。

次に、図２４（ａ）に示すように、全面に、例えばスパッタリング法により、成膜した時点で結晶化されている導電膜５６を形成する。導電膜５６は、キャパシタ６２ａの上部電極６０ａの一部となるものである。導電膜５６としては、酸化イリジウム膜（ＩｒＯ_Ｘ膜）を形成する。後工程における熱処理において、導電膜５６を介して強誘電体膜５２に十分に酸素が供給されるよう、導電膜５６の膜厚は比較的薄く設定することが好ましい。導電膜５６の膜厚は、例えば２５ｎｍ程度とする。

導電膜５６の成膜条件は、例えば以下の通りとする。基板温度は、例えば３００℃程度とする。成膜室内に導入するガスは、例えばＡｒガスとＯ_２ガスとする。Ａｒガスの流量は例えば１４０ｓｃｃｍ程度とする。Ｏ_２ガスの流量は、例えば６０ｓｃｃｍ程度とする。スパッタパワーは、例えば１ｋＷ程度とする。

次に、例えばＲＴＡ法により、酸素を含む雰囲気中で熱処理を行う。これにより、強誘電体膜５０ａ、５２の結晶性が向上する。また、導電膜５６を介してキャパシタ誘電体膜５４ａに酸素が供給され、キャパシタ誘電体膜５４ａにおける酸素欠損が補償される。また、この熱処理は、導電膜５６に生じたプラズマダメージを回復するためのものである。また、この熱処理は、導電膜５６と強誘電体膜５２との密着性を向上させるためのものである。この熱処理により、上部電極６０ａの剥がれ等が抑制され、ひいては歩留まりの向上を実現させることができる。

熱処理条件は、例えば以下の通りとする。基板温度は、例えば７２０℃程度とする。熱処理時間は、例えば６０秒とする。チャンバ内の雰囲気は、例えばＡｒガスとＯ_２ガスとの混合ガスの雰囲気とする。Ａｒガスの流量は、例えば２０００ｓｃｃｍとする。Ｏ_２ガスの流量は、例えば２０ｓｃｃｍとする。

次に、全面に、例えばスパッタリング法により、導電膜５８を形成する。導電膜５８は、キャパシタ６２ａの上部電極６０ａの一部となるものである。導電膜５８としては、例えば酸化イリジウム（ＩｒＯ_Ｙ）膜（０＜Ｙ≦２）を形成する。導電膜５８として形成される酸化イリジウム膜（ＩｒＯ_Ｙ膜）における酸素の組成比Ｙは、導電膜５６として形成される酸化イリジウム膜（ＩｒＯ_Ｘ膜）における酸素の組成比Ｘより大きいことが好ましい。導電膜５８の膜厚は、例えば１００ｎｍ〜３００ｎｍ程度とする。ここでは、導電膜５８の膜厚を２００ｎｍ程度とする。

導電膜５８は、導電膜５６と相俟って、十分な厚さの上部電極６０ａを形成するためのものである。これにより、十分な厚さの上部電極６０ａが形成されるため、エッチング等の際にキャパシタ誘電体膜５４ａに大きなダメージが加わるのを防止することが可能となる。

導電膜５８として用いる酸化イリジウム膜の組成は、化学量論的組成であるＩｒＯ_２とすることが好ましい。化学量論的組成の酸化イリジウム膜は、水素に対して触媒作用を奏することがなく、キャパシタ誘電体膜５４ａが水素により還元されるのを防止し得るためである。

次に、例えばスパッタリング法により、水素バリア膜１２０を形成する。水素バリア膜１２０は、上部電極６０ａの一部となるものである。水素バリア膜１２０の膜厚は、例えば５０ｎｍ程度とする。水素バリア膜１２０としては、例えばイリジウム膜を形成する。水素バリア膜１２０は、キャパシタ誘電体膜５４ａが水素により還元されるのを防止するためのものである。水素バリア膜１２０の成膜条件は、例えば以下の通りとする。成膜室内に導入するガスは、例えばＡｒガスとする。成膜室内の圧力は、例えば１Ｐａ程度とする。スパッタパターは、例えば１．０Ｗ程度とする。

なお、ここでは、水素バリア膜１２０としてイリジウム膜を用いる場合を例に説明したが、水素バリア膜１２０はイリジウム膜に限定されるものではない。例えば、Ｐｔ膜、ＳｒＲｕＯ_３膜等を水素バリア膜１２０として用いてもよい。

次に、半導体基板１０の下面（裏面）を洗浄する（背面洗浄）。

次に、図２４（ｂ）に示すように、全面に、スパッタリング法により、保護膜１３８を形成する。保護膜１３８は、ハードマスクの一部として機能するものである。保護膜１３８としては、例えばＴｉＮ膜を形成する。

ここでは、保護膜１３８としてＴｉＮ膜を形成する場合を例に説明したが、保護膜１３８はＴｉＮ膜に限定されるものではない。保護膜１３８として、例えば、ＴｉＡｌＮ膜、ＴａＡｌＮ膜、ＴａＮ膜等を用いてもよい。また、これらの積層膜により保護膜１３８を形成してもよい。

次に、全面に、例えばプラズマＴＥＯＳＣＶＤ法により、保護膜１４０を形成する。保護膜１４０は、保護膜１３８と相俟ってハードマスクとして機能するものである。

次に、全面に、例えばスピンコート法により、フォトレジスト膜（図示せず）を形成する。

次に、フォトリソグラフィ技術を用い、フォトレジスト膜をキャパシタ６２ａの平面形状にパターニングする。

次に、フォトレジスト膜をマスクとして、保護膜１４０をエッチングする。

次に、エッチングされた保護膜１４０をマスクとして、保護膜１３８をエッチングする。

こうして、エッチングされた保護膜１３８，１４０によりハードマスクが形成される（図示せず）。

次に、ハードマスクをマスクとして、例えばプラズマエッチングにより、水素バリア膜１２０、導電膜５８、導電膜５６、強誘電体膜５２、強誘電体膜５０ａ、導電膜４６ｃ、導電膜４４ａをエッチングする。エッチングガスとしては、例えばＨＢｒガスとＯ_２ガスとＡｒガスとＣ_４Ｆ_８ガスとの混合ガスを用いる。

こうして、導電膜４４ａと導電膜４６ｃとにより下部電極４８ａが形成される。また、強誘電体膜５０ａと強誘電体膜５２とによりキャパシタ誘電体膜５４ａが形成される。また、導電膜５６と導電膜５８と水素バリア膜１２０とにより上部電極６０ａが形成される。下部電極４８ａと強誘電体膜５４ａと上部電極６０ａとによりキャパシタ６２ａが形成される。

次に、例えばドライエッチング又はウエットエッチングにより、保護膜１４０を除去する（図２５（ａ）参照）。

次に、例えばドライエッチングにより、酸化防止膜１１８、密着膜１１６及び下地膜１１４をエッチングする。この際、保護膜１３８もエッチング除去される（図２５（ｂ）参照）。エッチングを行う際には、例えばダウンフロー型のプラズマエッチング装置を用いる。チャンバ内に導入するガスは、例えばＣＦ_４ガスとＯ_２ガスとの混合ガスとする。ＣＦ_４ガスの流量比は例えば５％程度とする。Ｏ_２ガスの流量比は、例えば９５％とする。チャンバ内の上部電極に印加する高周波電力は、例えば２．４５ＧＨｚ、１４００Ｗとする。基板温度は、例えば２００℃とする。

次に、図２６（ａ）に示すように、全面に、例えばスパッタリング法により、保護膜１２２を形成する。保護膜１２２は、水素や水分等によりキャパシタ誘電体膜５４ａが還元されるのを防止するためのものである。保護膜１２２としては、例えば酸化アルミニウム膜を形成する。保護膜１２２の膜厚は、例えば２０ｎｍ程度とする。

なお、ここでは、スパッタリング法により保護膜１２２を形成する場合を例に説明したが、保護膜１２２の成膜方法はスパッタリング法に限定されるものではない。例えば、ＭＯＣＶＤ法により保護膜１２２を形成してもよい。この場合、保護膜１２２の膜厚は例えば２〜５ｎｍ程度とする。

次に、酸素雰囲気中にて熱処理を行う。この熱処理は、キャパシタ誘電体膜５４ａに酸素を供給し、キャパシタ６２ａの電気的特性を向上するためのものである。熱処理条件は、例えば５００〜７００℃とする。キャパシタ誘電体膜５４ａがＰＺＴ膜の場合には、基板温度を例えば６００℃とし、熱処理時間を例えば６０分とする。

次に、全面に、例えばＣＶＤ法により、保護膜１２４を形成する。保護膜１２４は、水素や水分等によりキャパシタ誘電体膜５４ａが還元されるのを防止するためのものである。保護膜１２４の膜厚は、例えば３８ｎｍ程度とする。保護膜１２４としては、例えば酸化アルミニウム膜を形成する。

なお、保護膜１２４の剥離を防止すべく、保護膜１２４を形成する前に熱処理を行ってもよい。熱処理条件は、例えば以下の通りとする。基板温度は、例えば３５０℃程度とする。熱処理時間は、例えば１時間程度とする。

また、ここでは、保護膜１２４として酸化アルミニウム膜を形成する場合を例に説明したが、保護膜１２４は酸化アルミニウム膜に限定されるものではない。保護膜１２４として、例えば、チタン酸化膜、タンタル酸化膜、ジルコニウム酸化膜、アルミニウム窒化膜、タンタル窒化膜又はアルミニウム酸窒化膜等を形成してもよい。

次に、図２６（ｂ）に示すように、例えばプラズマＴＥＯＳＣＶＤ法により、層間絶縁膜６８を形成する。層間絶縁膜６８としては、例えばシリコン酸化膜を形成する。層間絶縁膜６８の膜厚は、例えば１．５μｍ程度とする。原料ガスとしては、例えばＴＥＯＳガスと酸素ガスとヘリウムガスとの混合ガスを用いる。

なお、ここでは、層間絶縁膜６８としてシリコン酸化膜を形成する場合を例に説明したが、層間絶縁膜６８はシリコン酸化膜に限定されるものではない。例えば、絶縁性を有する無機膜等を適宜用いることが可能である。

次に、例えばＣＭＰ法により、層間絶縁膜６８の表面を平坦化する。

次に、例えばＮ_２Ｏガス又はＮ_２ガスを用いて発生させたプラズマ雰囲気にて、熱処理を行う。この熱処理は、層間絶縁膜６８中の水分を除去するとともに、層間絶縁膜６８の膜質を変化させ、層間絶縁膜６８中に水分を入りにくくさせるためのものである。熱処理温度は、例えば３５０℃とする。熱処理時間は、例えば２分間とする。この熱処理の際に層間絶縁膜６８の表面が窒化され、層間絶縁膜６８の表面にはシリコン窒化酸化膜（図示せず）が形成される。

次に、図２６（ｂ）に示すように、例えばスパッタリング法又はＣＶＤ法により、保護膜７０を形成する。保護膜７０としては、例えば酸化アルミニウム膜を形成する。保護膜７０の膜厚は、例えば２０〜１００ｎｍ程度とする。保護膜７０は、水素や水分等によりキャパシタ誘電体膜５４ａが還元されるのを防止するためのものである。表面が平坦な層間絶縁膜６８上に保護膜７０が形成されるため、保護膜７０は平坦となる。

次に、例えばプラズマＴＥＯＳＣＶＤ法により、層間絶縁膜７２を形成する。層間絶縁膜７２としては、例えばシリコン酸化膜を形成する。層間絶縁膜７２の膜厚は、例えば８００ｎｍ〜１μｍ程度とする。

なお、ここでは、層間絶縁膜７２としてシリコン酸化膜を形成する場合を例に説明したが、層間絶縁膜７２はシリコン酸化膜に限定されるものではない。例えば、シリコン窒化酸化膜又はシリコン窒化膜を層間絶縁膜７２として用いてもよい。

次に、例えばＣＭＰ法により、層間絶縁膜７２の表面を平坦化する。

次に、フォトリソグラフィ技術を用い、層間絶縁膜７２、保護膜７０、層間絶縁膜６８、保護膜１２４、保護膜１２２及び層間絶縁膜１０４をエッチングすることにより、導体プラグ３６に達するコンタクトホール１２６ａを形成する。また、フォトリソグラフィ技術を用い、層間絶縁膜７２、保護膜７０、層間絶縁膜６８、保護膜１２４及び保護膜１２２をエッチングすることにより、上部電極６０ａに達するコンタクトホール１２６ａを形成する。

次に、酸素雰囲気中にて熱処理を行う。この熱処理は、キャパシタ誘電体膜５４ａに酸素を供給し、キャパシタ誘電体膜５４ａにおける酸素欠損を補償し、キャパシタ６２ａの電気的特性を回復するためのものである。熱処理を行う際の基板温度は、例えば４５０℃とする。

次に、不活性ガス雰囲気中又は真空中にて熱処理を行う。この熱処理は、層間絶縁膜７２，６８，１０４中からガスを放出するためのものである（脱ガス）。

次に、高周波エッチングにより、コンタクトホール１２６ａ、１２６ｂの内壁面に対して表面処理を行う。

次に、全面に、例えばスパッタリング法により、密着膜１２８を形成する。密着膜１２８としては、例えばＴｉＮ膜を形成する。密着膜１２８の膜厚は、例えば１２５ｎｍ程度とする。密着膜１２８としてＴｉＮ膜を形成する場合には、ターゲットの材料としてＴｉを用いる。成膜室内の雰囲気は、ＡｒガスとＮ_２ガスとの混合雰囲気とする。Ａｒガスの流量は５０ｓｃｃｍとする。Ｎ_２ガスの流量は例えば９０ｓｃｃｍとする。成膜温度は、例えば２００℃とする。

次に、全面に、例えばＣＶＤ法により、導電膜を形成する。導電膜としては、例えばタングステン膜を形成する。導電膜の膜厚は、例えば３００ｎｍ程度とする。

次に、例えばＣＭＰ法により、層間絶縁膜７２の表面が露出するまで、導電膜及び密着膜７８を研磨する。こうして、導電膜により導体プラグ１３０ａ、１３０ｂが形成される（図２７（ａ）参照）。

次に、プラズマ洗浄を行う。プラズマ洗浄を行う際に用いるガスは、例えばＡｒガスとする。これにより、導体プラグ１３０ａ、１３０ｂの表面に存在する自然酸化膜等が除去される。

次に、例えばスパッタリング法により、例えばＴｉＮ膜８２と、ＡｌＣｕ合金膜８４と、Ｔｉ膜８６と、ＴｉＮ膜８８とを順次積層することにより、積層膜を形成する。ＴｉＮ膜８２の膜厚は、例えば５０ｎｍとする。ＡｌＣｕ合金膜８４の膜厚は、例えば膜厚５５０ｎｍとする。Ｔｉ膜８６の膜厚は、例えば５ｎｍとする。ＴｉＮ膜８８の膜厚は、例えば膜厚５０ｎｍとする。

次に、フォトリソグラフィ技術を用い、積層膜をエッチングする。こうして、積層膜により配線９０が形成される（図２７（ｂ）参照）。

この後、更に、層間絶縁膜（図示せず）、導体プラグ（図示せず）、配線（図示せず）等を複数層に亘って形成する。

こうして、本実施形態による半導体装置が製造される。

本実施形態のように、スタック型のメモリセルを形成するようにしてもよい。

［変形実施形態］
上記実施形態に限らず種々の変形が可能である。

例えば、上記実施形態では、強誘電体膜５０、５０ａとしてＬａが添加されたＰＺＴ膜を形成する場合を例に説明したが、強誘電体膜５０、５０ａはＬａが添加されたＰＺＴ膜に限定されるものではない。例えば、ペロブスカイト構造を有する他の強誘電体材料にＬａを添加したものを、強誘電体膜５０、５０ａの材料として用いてもよい。また、強誘電体膜５０、５０ａとして、Ｌａが添加されたビスマス層状構造の強誘電体膜を用いてもよい。Ｌａが添加されたビスマス層状構造の強誘電体膜５０、５０ａとしては、Ｌａが添加された（Ｂｉ_１−ＸＲ_Ｘ）Ｔｉ_３Ｏ_１２膜（Ｒは希土類元素、０＜Ｘ＜１）、Ｌａが添加されたＳｒＢｉ_２Ｔａ_２Ｏ_９膜（ＳＢＴ膜）、Ｌａが添加されたＳｒＢｉ_４Ｔｉ_４Ｏ_１５膜等を用いることができる。また、Ｌａが添加されたビスマス層状構造の強誘電体膜５０、５０ａとして、Ｌａが添加されたＢｉＦｅＯ_３膜、Ｌａが添加されたＢｉＴｉＯ_３膜等を用いることもできる。なお、Ｌａが添加されたＳｒＢｉ_４Ｔｉ_４Ｏ_１５膜やＬａが添加されたＢｉＴｉＯ_３膜の結晶化温度は、ＰＬＺＴ膜の結晶化温度より高い。このため、強誘電体膜５０、５０ａとして、Ｌａが添加されたＳｒＢｉ_４Ｔｉ_４Ｏ_１５膜や、Ｌａが添加されたＢｉＴｉＯ_３膜等を用いる場合には、熱処理温度を例えば６００℃〜６５０℃程度とすることが好ましい。

また、上記実施形態では、強誘電体膜５２としてＬａ、Ｓｒ及びＣａが添加されたＰＺＴ膜を形成する場合を例に説明したが、強誘電体膜５２はＬａ、Ｓｒ及びＣａが添加されたＰＺＴ膜に限定されるものではない。例えば、ペロブスカイト構造を有する他の強誘電体材料にＬａ、Ｓｒ及びＣａを添加したものを、強誘電体膜５２の材料として用いてもよい。また、例えば、ビスマス層状構造の強誘電体膜を用いてもよい。かかる強誘電体膜５２としては、例えば、Ｌａ、Ｓｒ及びＣａが添加された（Ｂｉ_１−ＸＲ_Ｘ）Ｔｉ_３Ｏ_１２膜（Ｒは希土類元素、０＜Ｘ＜１）、Ｌａ、Ｓｒ及びＣａが添加されたＳｒＢｉ_２Ｔａ_２Ｏ_９膜（ＳＢＴ膜）等を用いることができる。また、強誘電体膜５２として、Ｌａ、Ｓｒ及びＣａが添加されたＳｒＢｉ_４Ｔｉ_４Ｏ_１５膜、Ｌａ、Ｓｒ及びＣａが添加されたＢｉＦｅＯ_３膜、Ｌａ、Ｓｒ及びＣａが添加されたＢｉＴｉＯ_３膜等を用いることもできる。

また、上記実施形態では、密着膜７８、１２８としてＴｉＮ膜を用いる場合を例に説明したが、密着膜７８、１２８はＴｉＮ膜に限定されるものではない。例えば、密着膜７８、１２８として、ＴａＮ膜、ＣｒＮ膜、ＨｆＮ膜、ＺｒＮ膜、ＴｉＡｌＮ膜、ＴａＡｌＮ膜、ＴｉＳｉＮ膜、ＴａＳｉＮ膜、ＣｒＡｌＮ膜、ＨｆＡｌＮ膜、ＺｒＡｌＮ膜、ＴｉＯＮ膜、ＴａＯＮ膜、ＣｒＯＮ膜、ＨｆＯＮ膜等を用いてもよい。また、密着膜７８、１２８として、ＺｒＯＮ膜、ＴｉＡｌＯＮ膜、ＴａＡｌＯＮ膜、ＣｒＡｌＯＮ膜、ＨｆＡｌＯＮ膜、ＺｒＡｌＯＮ膜、ＴｉＳｉＯＮ膜、ＴａＳｉＯＮ膜、Ｉｒ膜、Ｒｕ膜、ＩｒＯ_Ｘ膜、ＲｕＯ_Ｘ膜等を用いてもよい。また、Ｔｉ膜とＴｉＮ膜とを順次積層することにより形成された積層膜を、密着膜７８、１２８として用いてもよい。また、Ｔｉ膜とＴａＮ膜とを順次積層することにより形成された積層膜を、密着膜７８、１２８として用いてもよい。また、Ｔａ膜とＴｉＮ膜とを順次積層することにより形成された積層膜を、密着膜７８、１２８として用いてもよい。また、Ｔａ膜とＴａＮ膜とを順次積層することにより形成された積層膜を、密着膜７８、１２８として用いてもよい。

また、上記実施形態では、導電膜５６として酸化イリジウム膜を用いる場合を例に説明したが、導電膜５６は酸化イリジウム膜に限定されるものではない。例えば、Ｒｕ、Ｒｈ、Ｒｅ、Ｏｓ又はＰｄの酸化物である導電性酸化物膜を、導電膜５６の材料として用いてもよい。また、ＳｒＲｕＯ_３等の導電性酸化物膜を導電膜５６の材料として用いてもよい。また、これらの積層膜を、導電膜５６として用いてもよい。また、これら導電性酸化物膜と貴金属膜との積層膜を、導電膜５６として用いてもよい。

また、上記実施形態では、導電膜５８として酸化イリジウム膜を用いる場合を例に説明したが、導電膜５８は酸化イリジウム膜に限定されるものではない。例えば、Ｒｕ、Ｒｈ、Ｒｅ、Ｏｓ又はＰｄの酸化物である導電性酸化物膜を、導電膜５８の材料として用いてもよい。また、ＳｒＲｕＯ_３等の導電性酸化物膜を導電膜５８の材料として用いてもよい。また、これらの積層膜を、導電膜５８として用いてもよい。また、これら導電性酸化物膜と貴金属膜との積層膜を、導電膜５８として用いてもよい。

また、上記実施形態では、導体プラグ８０ａ〜８０ｃの材料としてタングステンを用いる場合を例に説明したが、導体プラグ８０ａ〜８０ｃの材料はタングステンに限定されるものではない。例えば、導体プラグ８０ａ〜８０ｃの材料として、銅（Ｃｕ）等を用いてもよい。また、タングステン膜と銅膜との積層膜により導体プラグ８０ａ〜８０ｃを形成してもよい。また、タングステン膜とポリシリコン膜との積層膜により導体プラグ８０ａ〜８０ｃを形成してもよい。

上記実施形態に関し、更に以下の付記を開示する。

（付記１）
半導体基板の上方に形成された下部電極と；前記下部電極上に直接形成され、Ｌａが添加されたチタン酸ジルコン酸鉛の第１の強誘電体膜と、前記第１の強誘電体膜上に直接形成され、前記第１の強誘電体膜より膜厚が薄く、ＬａとＣａとＳｒとが添加されたチタン酸ジルコン酸鉛の第２の強誘電体膜とを有するキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された上部電極とを有するキャパシタ
を有することを特徴とする半導体装置。

（付記２）
付記１記載の半導体装置において、
前記第１の強誘電体膜におけるＬａの含有量は、０．１ｍｏｌ％〜４．０ｍｏｌ％である
ことを特徴とする半導体装置。

（付記３）
付記１又は２記載の半導体装置において、
前記第２の強誘電体膜におけるＬａの含有量は、０．１ｍｏｌ％〜４．０ｍｏｌ％であり、
前記第２の強誘電体膜におけるＣａの含有量は、０．１ｍｏｌ％〜６．０ｍｏｌ％であり、
前記第２の強誘電体膜におけるＳｒの含有量は、０．１ｍｏｌ％〜３．０ｍｏｌ％である
ことを特徴とする半導体装置。

（付記４）
付記１乃至３のいずれかに記載の半導体装置において、
前記第１の強誘電体膜の膜厚は、３０ｎｍ〜１５０ｎｍであり、
前記第２の強誘電体膜の膜厚は、５ｎｍ〜２０ｎｍである
ことを特徴とする半導体装置。

（付記５）
半導体基板の上方に下部電極を形成する工程と、
Ｌａが添加されたチタン酸ジルコン酸鉛の第１の強誘電体膜を、前記下部電極上に直接形成する工程と、
前記第１の強誘電体膜より膜厚が薄く、ＬａとＣａとＳｒとが添加されたチタン酸ジルコン酸鉛の第２の強誘電体膜を、前記第１の強誘電体膜上に直接形成する工程と、
前記第２の強誘電体膜上に上部電極を形成する工程と、
前記上部電極、前記第２の強誘電体膜、前記第１の強誘電体膜及び前記下部電極をパターニングし、前記下部電極と、前記第１の強誘電体膜と前記第２の強誘電体膜とを有するキャパシタ誘電体膜と、前記上部電極とを有するキャパシタを形成する工程と
を有することを特徴とする半導体装置の製造方法。（５、図２〜図１０）
（付記６）
付記５記載の半導体装置の製造方法において、
前記上部電極を形成する工程は、成膜の時点で結晶化している第１の導電性酸化物膜を前記キャパシタ誘電体膜上に直接形成する工程を有する
ことを特徴とする半導体装置の製造方法。

（付記７）
付記６記載の半導体装置の製造方法において、
前記上部電極を形成する工程は、酸素の組成比が前記第１の導電性酸化物膜より高い非晶質の第２の導電性酸化物膜を前記第１の導電性酸化物膜上に形成する工程を更に有する
ことを特徴とする半導体装置の製造方法。

（付記８）
付記６又は７記載の半導体装置の製造方法において、
前記第１の導電性酸化物膜は、酸化イリジウム膜であり、
前記第２の導電性酸化物膜は、他の酸化イリジウム膜である
ことを特徴とする半導体装置の製造方法。

（付記９）
付記６乃至８のいずれかに記載の半導体装置の製造方法において、
前記第１の強誘電体膜を形成する工程では、スパッタリング法により前記第１の強誘電体膜を形成する
ことを特徴とする半導体装置の製造方法。

（付記１０）
付記６乃至９のいずれかに記載の半導体装置の製造方法において、
前記第２の強誘電体膜を形成する工程では、スパッタリング法により前記第２の強誘電体膜を形成する
ことを特徴とする半導体装置の製造方法。

（付記１１）
付記６乃至１０のいずれかに記載の半導体装置の製造方法において、
前記第１の強誘電体膜におけるＬａの含有量は、０．１ｍｏｌ％〜４．０ｍｏｌ％である
ことを特徴とする半導体装置の製造方法。

（付記１２）
付記６乃至１１のいずれかに記載の半導体装置の製造方法において、
前記第２の強誘電体膜におけるＬａの含有量は、０．１ｍｏｌ％〜４．０ｍｏｌ％であり、
前記第２の強誘電体膜におけるＣａの含有量は、０．１ｍｏｌ％〜６．０ｍｏｌ％であり、
前記第２の強誘電体膜におけるＳｒの含有量は、０．１ｍｏｌ％〜３．０ｍｏｌ％である
ことを特徴とする半導体装置の製造方法。

（付記１３）
付記６乃至１２のいずれかに記載の半導体装置の製造方法において、
前記第１の強誘電体膜の膜厚は、３０ｎｍ〜１５０ｎｍであり、
前記第２の強誘電体膜の膜厚は、５ｎｍ〜２０ｎｍである
ことを特徴とする半導体装置の製造方法。

１０…半導体基板
１２…素子分離領域
１４…ウェル
１６…ゲート絶縁膜
１８…ゲート電極
２０…サイドウォール絶縁膜
２２…ソース／ドレイン拡散層
２４ａ、２４ｂ…シリサイド層
２６…トランジスタ
２８…絶縁膜
３０…層間絶縁膜
３２…コンタクトホール
３４…密着膜
３６…導体プラグ
３８…シリコン窒化酸化膜
４０…シリコン酸化膜
４２…層間絶縁膜
４３…密着膜
４４…導電膜、貴金属膜
４５、４５ａ…貴金属酸化物膜、金属酸化物膜
４６、４６ａ…導電膜、貴金属膜
４８、４８ａ…下部電極
５０、５０ａ…強誘電体膜
５２…強誘電体膜
５４、５４ａ…キャパシタ誘電体膜
５６…導電膜
５８…導電膜
６０、６０ａ…上部電極
６２、６２ａ…キャパシタ
６４…保護膜
６６…保護膜
６８…層間絶縁膜
７０…保護膜
７２…層間絶縁膜
７４ａ、７４ｂ…コンタクトホール
７６…コンタクトホール
７８…密着膜
８０ａ〜８０ｃ…導体プラグ
８２…ＴｉＮ膜
８４…ＡｌＣｕ合金膜
８６…Ｔｉ膜
８８…ＴｉＮ膜
９０…配線
９２…保護膜
９４…フォトレジスト膜
９６…フォトレジスト膜
９８…フォトレジスト膜
１００…酸化防止膜
１０２…シリコン酸化膜
１０４…層間絶縁膜
１０６…コンタクトホール
１０８…密着膜
１１０…導体プラグ
１１２…凹部
１１３…Ｔｉ膜
１１４…下地膜、平坦化層
１１６…密着膜
１１８…酸化防止膜
１２０…水素バリア膜
１２２…保護膜
１２４…保護膜
１２６ａ、１２６ｂ…コンタクトホール
１２８…密着膜
１３０ａ、１３０ｂ…導体プラグ

Claims (10)

1. 半導体基板の上方に形成された下部電極と；前記下部電極上に直接形成され、Ｌａが添加されたチタン酸ジルコン酸鉛の第１の強誘電体膜と、前記第１の強誘電体膜上に直接形成され、前記第１の強誘電体膜より膜厚が薄く、ＬａとＣａとＳｒとが添加されたチタン酸ジルコン酸鉛の第２の強誘電体膜とを有するキャパシタ誘電体膜と；前記キャパシタ誘電体膜上に形成された上部電極とを有するキャパシタ
   を有することを特徴とする半導体装置。
2. 請求項１記載の半導体装置において、
   前記第１の強誘電体膜におけるＬａの含有量は、０．１ｍｏｌ％〜４．０ｍｏｌ％である
   ことを特徴とする半導体装置。
3. 請求項１又は２記載の半導体装置において、
   前記第２の強誘電体膜におけるＬａの含有量は、０．１ｍｏｌ％〜４．０ｍｏｌ％であり、
   前記第２の強誘電体膜におけるＣａの含有量は、０．１ｍｏｌ％〜６．０ｍｏｌ％であり、
   前記第２の強誘電体膜におけるＳｒの含有量は、０．１ｍｏｌ％〜３．０ｍｏｌ％である
   ことを特徴とする半導体装置。
4. 請求項１乃至３のいずれか１項に記載の半導体装置において、
   前記第１の強誘電体膜の膜厚は、３０ｎｍ〜１５０ｎｍであり、
   前記第２の強誘電体膜の膜厚は、５ｎｍ〜２０ｎｍである
   ことを特徴とする半導体装置。
5. 半導体基板の上方に下部電極を形成する工程と、
   Ｌａが添加されたチタン酸ジルコン酸鉛の第１の強誘電体膜を、前記下部電極上に直接形成する工程と、
   前記第１の強誘電体膜より膜厚が薄く、ＬａとＣａとＳｒとが添加されたチタン酸ジルコン酸鉛の第２の強誘電体膜を、前記第１の強誘電体膜上に直接形成する工程と、
   前記第２の強誘電体膜上に上部電極を形成する工程と、
   前記上部電極、前記第２の強誘電体膜、前記第１の強誘電体膜及び前記下部電極をパターニングし、前記下部電極と、前記第１の強誘電体膜と前記第２の強誘電体膜とを有するキャパシタ誘電体膜と、前記上部電極とを有するキャパシタを形成する工程と
   を有することを特徴とする半導体装置の製造方法。
6. 請求項５記載の半導体装置の製造方法において、
   前記上部電極を形成する工程は、成膜の時点で結晶化している第１の導電性酸化物膜を前記キャパシタ誘電体膜上に直接形成する工程を有する
   ことを特徴とする半導体装置の製造方法。
7. 請求項６記載の半導体装置の製造方法において、
   前記上部電極を形成する工程は、酸素の組成比が前記第１の導電性酸化物膜より高い非晶質の第２の導電性酸化物膜を前記第１の導電性酸化物膜上に形成する工程を更に有する
   ことを特徴とする半導体装置の製造方法。
8. 請求項６又は７記載の半導体装置の製造方法において、
   前記第１の導電性酸化物膜は、酸化イリジウム膜であり、
   前記第２の導電性酸化物膜は、他の酸化イリジウム膜である
   ことを特徴とする半導体装置の製造方法。
9. 請求項６乃至８のいずれか１項に記載の半導体装置の製造方法において、
   前記第１の強誘電体膜を形成する工程では、スパッタリング法により前記第１の強誘電体膜を形成する
   ことを特徴とする半導体装置の製造方法。
10. 請求項６乃至９のいずれか１項に記載の半導体装置の製造方法において、
    前記第２の強誘電体膜を形成する工程では、スパッタリング法により前記第２の強誘電体膜を形成する
    ことを特徴とする半導体装置の製造方法。

Images