[go: up one dir, main page]

JP2011091375A - 酸化物半導体膜及び半導体装置 - Google Patents

酸化物半導体膜及び半導体装置 Download PDF

Info

Publication number
JP2011091375A
JP2011091375A JP2010206829A JP2010206829A JP2011091375A JP 2011091375 A JP2011091375 A JP 2011091375A JP 2010206829 A JP2010206829 A JP 2010206829A JP 2010206829 A JP2010206829 A JP 2010206829A JP 2011091375 A JP2011091375 A JP 2011091375A
Authority
JP
Japan
Prior art keywords
layer
transistor
oxide semiconductor
film
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010206829A
Other languages
English (en)
Other versions
JP2011091375A5 (ja
JP5687870B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Masayuki Sakakura
真之 坂倉
Ryosuke Watanabe
了介 渡邊
Junichiro Sakata
淳一郎 坂田
Kengo Akimoto
健吾 秋元
Shoji Miyanaga
昭治 宮永
Takuya Hirohashi
拓也 廣橋
Hideyuki Kishida
英幸 岸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010206829A priority Critical patent/JP5687870B2/ja
Publication of JP2011091375A publication Critical patent/JP2011091375A/ja
Publication of JP2011091375A5 publication Critical patent/JP2011091375A5/ja
Application granted granted Critical
Publication of JP5687870B2 publication Critical patent/JP5687870B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Nonlinear Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Recrystallisation Techniques (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Memories (AREA)
  • Shift Register Type Memory (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Abstract

【課題】電気特性が良好で信頼性の高い半導体装置及び当該半導体装置をスイッチング素子として用いた表示装置を提供することを課題とする。
【解決手段】酸化物半導体層を用いたトランジスタにおいて、該酸化物半導体層の少なくとも一表面側に該表面と垂直な方向にｃ軸成長し、該表面に平行なａ−ｂ面を有する針状結晶群を有し、該針状結晶群以外の部分は非晶質又は非晶質と微結晶とが混在している構成とすることによって、電気特性が良好で信頼性の高い半導体装置を作製することができる。
【選択図】図１

Description

酸化物半導体膜と、該酸化物半導体膜を用いる半導体装置と、該半導体装置を用いた表示装置に関する。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数ｎｍ以上数百ｎｍ以下程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。金属酸化物は多様に存在し、さまざまな用途に用いられている。酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされる透明電極材料として用いられている。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては、例えば、酸化タングステン、酸化スズ、酸化インジウム、酸化亜鉛などがあり、このような半導体特性を示す金属酸化物をチャネル形成領域に用いる薄膜トランジスタが既に知られている（特許文献１及び特許文献２）。
また、酸化物半導体を適用したトランジスタは、非晶質構造の半導体を用いたトランジスタとしては比較的電界効果移動度が高い。そのため、当該トランジスタを用いて、表示装置などの駆動回路を構成することもできる。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
絶縁表面上に複数の異なる回路を形成する場合、例えば、画素部と駆動回路を同一基板上に形成する場合には、画素部に用いるトランジスタは、優れたスイッチング特性、例えばオンオフ比が大きいことが要求され、駆動回路に用いるトランジスタには高速動作が要求される。特に、表示装置の精細度が高精細であればあるほど、表示画像の書き込み時間が短くなるため、駆動回路に用いるトランジスタは高速で動作することが好ましい。
本発明の一態様は、電気特性が良好で信頼性の高い半導体装置及び当該半導体装置をスイッチング素子として用いた表示装置を提供することを課題とする。
本発明の一態様は、チャネル形成領域を形成する酸化物半導体層において、その少なくとも一表面側に該表面と垂直な方向にｃ軸成長し、該表面に平行なａ−ｂ面を有する針状結晶群を有し、該針状結晶群以外の領域は非晶質又は非晶質と微結晶とが混在している領域であることを特徴とする半導体装置である。
本発明の一態様は、少なくとも一表面側に該表面と垂直な方向にｃ軸成長し、該表面に平行なａ−ｂ面を有する針状結晶群を有し、該針状結晶群中の針状結晶はａ軸方向またはｂ軸方向の長さに対してｃ軸方向の長さが５倍以上あり、該針状結晶群以外の領域は非晶質又は非晶質と微結晶とが混在している領域であることを特徴とする酸化物半導体膜である。
本発明の他の一態様は、絶縁表面を有する基板上にゲート電極層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上に酸化物半導体層と、ゲート絶縁層上に酸化物半導体層の一部と重なるソース電極層及びドレイン電極層と、ソース電極層及びドレイン電極層上に酸化物半導体層と接する酸化物絶縁層と、を有し、酸化物半導体層は、少なくとも一表面側に該表面と垂直な方向にｃ軸成長し、該表面に平行なａ−ｂ面を有する針状結晶群を有し、該針状結晶群中の針状結晶はａ軸方向またはｂ軸方向の長さに対してｃ軸方向の長さが５倍以上あり、該針状結晶群以外の領域は非晶質又は非晶質と微結晶とが混在している領域であることを特徴とする半導体装置である。
なお、針状結晶のａ軸方向またはｂ軸方向の長さは、２ｎｍ以上５０ｎｍ以下であることが好ましい。また、針状結晶群の結晶構造は、Ｉｎ２Ｇａ２ＺｎＯ７で表されることが好ましい。また、非晶質又は非晶質と微結晶とが混在している領域の組成は、ＩｎＧａＯ３（ＺｎＯ）ｍで表され、ｍは非自然数（ｍ＞０）であることが好ましい。また、非晶質又は非晶質と微結晶とが混在している領域のモル数比は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５であることが好ましい。また、酸化物半導体層は１０ｎｍ以上２００ｎｍ以下の膜厚を有することが好ましい。
本発明の他の一態様は、絶縁表面を有する基板上に、ゲート電極層を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層を形成し、酸化物半導体層を形成した後、４００℃以上７００℃以下の温度で熱処理を行って、該酸化物半導体層の表面に、該表面と垂直な方向にｃ軸成長し、該表面に平行なａ−ｂ面を有し、且つａ軸方向またはｂ軸方向の長さに対してｃ軸方向の長さが５倍以上である針状結晶からなる針状結晶群を形成し、酸化物半導体層上に、ソース電極層及びドレイン電極層を形成し、ソース電極層及びドレイン電極層上に酸化物半導体層の一部と接する酸化物絶縁層を形成することを特徴とする半導体装置の作製方法である。
なお、熱処理はＲＴＡ法を用いて行うことが好ましい。また、熱処理は、窒素または希ガス雰囲気下で行うことが好ましい。
本発明の一態様として、ボトムゲート構造のトランジスタを用いる。ボトムゲート構造にはソース電極層及びドレイン電極層上に重なる酸化物半導体層を有する構造のトランジスタ、または、酸化物半導体層上にソース電極層及びドレイン電極層が重なる構造のトランジスタがあり、いずれも用いることができる。
また、酸化物半導体層上にソース電極層及びドレイン電極層が重なる構造のトランジスタの場合、酸化物半導体層の表層部がチャネル形成領域上部においてエッチングされずに針状結晶群が残されている構造が好ましい。
上記構成において、トランジスタのゲート電極層、ソース電極層及びドレイン電極層は、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウムから選ばれた金属元素を主成分とする膜、若しくはそれらの合金膜を用いる。また、ゲート電極層、ソース電極層及びドレイン電極層は、上述した元素を含む単層に限定されず、二層以上の積層を用いることができる。
また、酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の透光性を有する酸化物導電層をソース電極層、ドレイン電極層及びゲート電極層に用いることで画素部の透光性を向上させ、開口率を高くすることもできる。
また、ソース電極層及びドレイン電極層を構成する上記金属元素を主成分とする膜と酸化物半導体層のそれぞれの間に上記酸化物導電層を形成し、接触抵抗を低減した高速動作が可能なトランジスタを構成することもできる。
上記構成において、トランジスタは、酸化物半導体層を有し、該酸化物半導体層上に酸化物絶縁層を有し、酸化物半導体層のチャネル形成領域上に接する酸化物絶縁層はチャネル保護層として機能する。
また、上記構成において、トランジスタのチャネル保護層として機能する酸化物絶縁層はスパッタ法を用いて形成する無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウムなどを用いる。
なお、酸化物半導体層としては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を形成し、その薄膜を酸化物半導体層として用いたトランジスタを作製する。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉまたはＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、または該遷移金属の酸化物が含まれているものがある。本明細書においては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される酸化物半導体層のうち、ＭとしてＧａを含む酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系膜とも呼ぶ。
また、酸化物半導体層に適用する金属酸化物として上記の他にも、Ｉｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、またはＺｎ−Ｏ系の金属酸化物を適用することができる。また上記金属酸化物からなる酸化物半導体層中に酸化珪素を含ませてもよい。
また、酸化物半導体層には、ＲＴＡ法等で高温短時間の脱水または脱水素化処理をしたものを用いる。この熱処理工程により、酸化物半導体層の表層部は、少なくとも一表面側に該表面と垂直な方向にｃ軸成長し、該表面に平行なａ−ｂ面を有する針状結晶群を有し、酸化物半導体層の針状結晶群以外の領域は非晶質又は非晶質と微結晶とが混在している領域となる。
この様な構成をした酸化物半導体層を用いることにより、酸化物半導体層の表層部からの水分の再侵入や酸素の脱離に起因するＮ型化による電気特性の劣化を防止することができる。また、酸化物半導体層の表層部は、バックチャネル側であり、微結晶層で構成された針状結晶群を有することで寄生チャネルの発生を抑えることができる。また、酸化物半導体層上にソース電極層及びドレイン電極層が重なる構造のトランジスタにおいては、針状結晶群を有することで酸化物半導体層の表層部とソース電極層及びドレイン電極層との接触抵抗を下げることができる。
また、脱水または脱水素化後に酸化物半導体層を島状に形成する場合は、側面部には針状結晶群は形成されず、側面部を除く上層部のみに針状結晶群は形成されるが、側面部の面積比率は小さく、上記効果を妨げることはない。
また、本発明の一態様であるトランジスタを用いて、駆動回路部及び画素部を同一基板上に形成し、ＥＬ素子、液晶素子または電気泳動素子などを用いて表示装置を作製することができる。
本発明の一態様である表示装置においては、画素部に複数のトランジスタを有し、画素部においてもあるトランジスタのゲート電極と他のトランジスタのソース配線、或いはドレイン配線を接続させる箇所を有している。また、本発明の一態様である表示装置の駆動回路においては、トランジスタのゲート電極とそのトランジスタのソース配線、或いはドレイン配線を接続させる箇所を有している。
また、トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース線に対して、画素部のトランジスタの保護用の保護回路を同一基板上に設けることが好ましい。保護回路は、酸化物半導体層を用いた非線形素子を用いて構成することが好ましい。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
酸化物半導体層を用いたトランジスタにおいて、該酸化物半導体層の少なくとも一表面側に該表面と垂直な方向にｃ軸成長し、該表面に平行なａ−ｂ面を有する針状結晶群を有し、該針状結晶群以外の部分は非晶質又は非晶質と微結晶とが混在している構成とすることによって、電気特性が良好で信頼性の高い半導体装置を作製することができる。
本発明の一態様を説明する断面図および平面図。 本発明の一態様を説明する断面工程図。 本発明の一態様を説明する断面工程図。 本発明の一態様を説明する平面図。 本発明の一態様を説明する平面図。 本発明の一態様を説明する平面図。 本発明の一態様を説明する平面図。 本発明の一態様を説明する断面図及び平面図。 本発明の一態様を説明する平面図。 本発明の一態様を説明する断面図。 電子ペーパーの使用形態の例を説明する図。 電子書籍の一例を示す外観図。 本発明の一態様を説明する断面図。 半導体装置のブロック図。 信号線駆動回路の構成を説明する図および動作を説明するタイミングチャート。 シフトレジスタの構成を示す回路図。 シフトレジスタの構成を説明する図および動作を説明するタイミングチャート。 半導体装置の画素等価回路を説明する図。 本発明の一態様を説明する断面図。 本発明の一態様を説明する断面図及び平面図。 本発明の一態様を説明する断面図。 本発明の一態様を説明する断面図及び平面図。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図。 遊技機の例を示す外観図。 携帯電話機の一例を示す外観図。 酸化物半導体層の断面ＴＥＭ写真。 酸化物半導体層の断面ＴＥＭ写真。 酸化物半導体層の断面ＴＥＭ写真。 酸化物半導体層の断面ＴＥＭ写真及び電子線回折パターン。 酸化物半導体層のＥＤＸ分析スペクトル。 酸化物半導体層のＸ線回折チャート。 酸化物半導体層のＳＩＭＳ分析デプスプロファイル。 科学計算の概要を説明する図。 科学計算の概要を説明する図。 科学計算の結果を説明する図。 酸化物半導体の結晶構造を説明する図。 −ＢＴ試験前後のトランジスタのＩ−Ｖ特性。 酸化物半導体層のＳＩＭＳ分析デプスプロファイル。 酸化物半導体層のＳＩＭＳ分析デプスプロファイル。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、酸化物半導体を用いる半導体装置としてトランジスタを取り上げ、酸化物半導体層を用いたトランジスタの構造について、図１を用いて説明する。
本実施の形態のボトムゲート構造のトランジスタを図１に示す。図１（Ａ）は断面図であり、その平面図を図１（Ｂ）に示す。図１（Ａ）は、図１（Ｂ）における線Ａ１−Ａ２の断面図となっている。
図１に示すトランジスタは、絶縁表面を有する基板１００上にゲート電極層１０１と、ゲート電極層１０１上にゲート絶縁層１０２と、ゲート絶縁層１０２上に酸化物半導体層１０３と、ゲート絶縁層１０２上に酸化物半導体層１０３の一部と重なるソース電極層１０５ａ及びドレイン電極層１０５ｂと、ソース電極層１０５ａ及びドレイン電極層１０５ｂ上に酸化物半導体層１０３と接する酸化物絶縁層１０７と、が設けられている。酸化物半導体層１０３は、少なくとも一表面側に該表面と垂直な方向にｃ軸成長し、該表面に平行なａ−ｂ面を有する針状結晶群１０６を有し、該針状結晶群１０６中の針状結晶はａ軸方向またはｂ軸方向の長さに対してｃ軸方向の長さが５倍以上あり、該針状結晶群１０６以外の領域は非晶質又は非晶質と微結晶とが混在している領域である。
ゲート電極層１０１は、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウムなどの金属材料、またはこれらの金属材料を主成分とする合金材料、またはこれらの金属材料を成分とする窒化物を用いて、単層又は積層で形成することができる。好ましくはアルミニウムや銅などの低抵抗金属材料での形成が有効であるが、耐熱性や腐食性の問題から高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。
また、画素部の開口率を向上させる目的として、ゲート電極層１０１に酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の透光性を有する酸化物導電層を用いることもできる。
ゲート絶縁層１０２はＣＶＤ法やスパッタ法などで形成する酸化珪素、酸化窒化珪素、窒化酸化珪素、窒化珪素、酸化アルミニウム、酸化タンタルなどの単層膜または積層膜を用いることができる。
酸化物半導体層１０３は、Ｉｎ、Ｇａ、及びＺｎを含むＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を用い、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される組成とする。なお、Ｍは、ガリウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びコバルト（Ｃｏ）から選ばれた一の金属元素又は複数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉ又はＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。
酸化物半導体層１０３はスパッタ法を用いて形成する。膜厚は、１０ｎｍ以上２００ｎｍ以下とし、好ましくは１０ｎｍ以上４０ｎｍ以下とする。
酸化物半導体層１０３は、ＲＴＡ法等で高温短時間の脱水化または脱水素化処理をしたものを用いる。脱水化または脱水素化処理は、高温のガス（窒素、または希ガス等の不活性ガス）や光を用いて４００℃以上７００℃以下（若しくはガラス基板の歪点以下の温度）で１分間以上１０分間以下程度、好ましくは６５０℃、３分間以上６分間以下程度のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）処理で行うことができる。ＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。
酸化物半導体層１０３は、成膜された段階では多くの未結合手を有する非晶質な層であるが、上記脱水化または脱水素化処理の加熱工程を行うことで、近距離にある未結合手同士が結合し合い、秩序化された非晶質構造とすることができる。また、秩序化が発展すると、非晶質領域中に微結晶が混在した非晶質と微結晶の混合物で形成されるようになる、または全体が微結晶群で形成されるようになる。ここで、微結晶の粒子サイズは１ｎｍ以上２０ｎｍ以下の所謂ナノクリスタルであり、一般的にマイクロクリスタルと呼ばれる微結晶粒子よりも小さいサイズである。
また、酸化物半導体層１０３の表層部は結晶領域として、該酸化物半導体層１０３の表面に対し垂直方向にｃ軸成長した針状形状の微結晶層である針状結晶群１０６が形成されることが好ましい。ここで、針状結晶群１０６は、ｃ軸配向しており、ｃ軸に垂直なａ軸とｂ軸からなるａ−ｂ面を有する。針状結晶群１０６中の針状結晶は、ａ軸方向またはｂ軸方向の長さ（短軸）に対してｃ軸方向の長さ（長軸）が５倍以上あり、短軸方向は２ｎｍ以上５０ｎｍ以下、より好ましくは３ｎｍ以上１０ｎｍ以下となる。
この様な構成をした酸化物半導体層１０３をトランジスタのチャネル形成領域として用いることにより、酸化物半導体層１０３の表層部は針状の微結晶で構成された緻密な針状結晶群１０６が存在するため、表層部からの水分の再侵入や酸素の脱離に起因するＮ型化による電気特性の劣化を防止することができる。また、酸化物半導体層１０３の表層部は、バックチャネル側であり、Ｎ型化の防止は寄生チャネルの抑制にも効果がある。また、針状結晶群１０６を有することで酸化物半導体層１０３の表層部とソース電極層１０５ａ又はドレイン電極層１０５ｂとの接触抵抗を下げることができる。
ここで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜は、用いる酸化物半導体成膜用ターゲットの組成によって、加熱工程で成長しやすい結晶構造が異なる。例えば、モル数比がＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１となるＩｎ、Ｇａ、及びＺｎを含む酸化物半導体成膜用ターゲットを用いてＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を成膜し、加熱工程を経て結晶化させた場合、Ｉｎ酸化物層の間にはＧａとＺｎを含む１層または２層の酸化物層が混在する六方晶系層状化合物型の結晶構造となりやすい。このとき、針状結晶群１０６の結晶構造は、Ｉｎ２Ｇａ２ＺｎＯ７で表される構造をとりやすい。また、酸化物半導体層１０３中の非晶質又は非晶質と微結晶とが混在している領域の構造のモル数比は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５となりやすい。また、モル数比がＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２となる酸化物半導体成膜用ターゲットを用いて成膜し、加熱工程を経て結晶化させた場合は、Ｉｎ酸化物層の間のＧａとＺｎを含む酸化物層は２層となりやすい。安定な結晶構造は後者のＧａとＺｎを含む酸化物層が２層のものであり、結晶成長も起こりやすく、モル数比がＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２のターゲットを用いて成膜し、加熱工程を経て結晶化させた場合は、表層からゲート絶縁膜界面までつながった結晶が形成されることがある。このとき、針状結晶群１０６の組成式は、ＩｎＧａＺｎＯ４となりやすい。なお、モル数比は原子数比と言い換えても良い。
なお、図１０（Ａ）に示すように、工程の順序によっては酸化物半導体層１０３の側面部には針状結晶群は形成されず、側面部を除く上層部のみに針状結晶群１０６は形成される。ただし、側面部の面積比率は小さく、この場合においても上記効果は維持される。
ソース電極層１０５ａ及びドレイン電極層１０５ｂは、第１の導電層１１２ａ、１１２ｂ、第２の導電層１１３ａ、１１３ｂ、第３の導電層１１４ａ、１１４ｂからなる３層構造となっている。これらの材料としては、前述したゲート電極層１０１と同様の材料を用いることができる。なお、本実施の形態では、ソース電極層１０５ａ及びドレイン電極層１０５ｂを３層構造としたが、これに限られる物ではなく、ソース電極層１０５ａ及びドレイン電極層１０５ｂは、前述したゲート電極層１０１と同様の材料を用いて単層又は積層で適宜形成すればよい。
また、ゲート電極層１０１と同様に前述の透光性を有する酸化物導電層をソース電極層１０５ａ及びドレイン電極層１０５ｂに用いることで画素部の透光性を向上させ、開口率を高くすることもできる。
また、ソース電極層１０５ａ及びドレイン電極層１０５ｂとなる前述の金属材料を主成分とする膜と酸化物半導体層１０３のそれぞれの間に前述の酸化物導電層を形成し、接触抵抗を低減させることもできる。
酸化物半導体層１０３、ソース電極層１０５ａ及びドレイン電極層１０５ｂ上には、チャネル保護層として機能する酸化物絶縁層１０７を有する。酸化物絶縁層１０７にはスパッタ法を用いて形成する無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
また、各部位の構成材料は同様で図１０（Ｂ）に示すようなボトムコンタクト構造のトランジスタを形成することもできる。
図１０（Ｂ）に示すトランジスタは、絶縁表面を有する基板１００上にゲート電極層１０１と、ゲート電極層１０１上にゲート絶縁層１０２と、ゲート絶縁層１０２上にソース電極層１０５ａ及びドレイン電極層１０５ｂと、ゲート絶縁層１０２上にソース電極層１０５ａ及びドレイン電極層１０５ｂの一部と重なる酸化物半導体層１０３と、酸化物半導体層１０３、ソース電極層１０５ａ及びドレイン電極層１０５ｂ上に酸化物半導体層１０３と接する酸化物絶縁層１０７と、が設けられている。図１に示すボトムゲート構造のトランジスタと同様に、酸化物半導体層１０３は、少なくとも一表面側に該表面と垂直な方向にｃ軸成長し、該表面に平行なａ−ｂ面を有する針状結晶群１０６を有し、該針状結晶群１０６中の針状結晶はａ軸方向またはｂ軸方向の長さに対してｃ軸方向の長さが５倍以上あり、該針状結晶群１０６以外の領域は非晶質又は非晶質と微結晶とが混在している領域である。
この様な構成をした酸化物半導体層１０３をトランジスタのチャネル形成領域として用いることにより、図１に示すボトムゲート構造のトランジスタと同様に酸化物半導体層１０３の表層部には針状の微結晶で構成された緻密な針状結晶群１０６が存在するため、表層部からの水分の再侵入や酸素の脱離に起因するＮ型化による電気特性の劣化を防止することができる。また、酸化物半導体層１０３の表層部は、バックチャネル側であり、Ｎ型化の防止は寄生チャネルの抑制にも効果がある。
以上のような構成とすることにより、信頼性が高く、電気特性の向上したトランジスタを提供することができる。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
（実施の形態２）
本実施の形態では、実施の形態１で示したボトムゲート構造のトランジスタを含む表示装置の作製工程を例として、図２乃至図９を用いて説明する。図２と図３は断面図で、図４乃至図７及び図９は平面図となっており、図４乃至図７及び図９の線Ａ１−Ａ２及び線Ｂ１−Ｂ２は、図２及び図３の断面図Ａ１−Ａ２、Ｂ１−Ｂ２に対応している。
まず、絶縁表面を有する基板１００を準備する。基板１００としては、後の加熱処理の温度より、歪み点が高いものを用いるのが好ましい。基板１００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板を用いることができる。なお、ホウ酸と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい。
なお、上記のガラス基板に代えて、セラミック基板、石英ガラス基板、石英基板、サファイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。
また基板１００上に下地膜として絶縁膜を形成してもよい。下地膜としては、ＣＶＤ法やスパッタ法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜の単層、又は積層で形成すればよい。基板１００としてガラス基板のようにナトリウムなどの可動イオンを含有する基板を用いる場合、下地膜として窒化珪素膜、窒化酸化珪素膜などの窒素を含有する膜を用いることで、可動イオンが酸化物半導体層に侵入することを防ぐことができる。
次に、ゲート電極層１０１を含むゲート配線、容量配線１０８、及び第１の端子１２１を形成するための導電膜をスパッタ法や真空蒸着法で基板１００全面に成膜する。次いで、第１のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート電極層１０１を含むゲート配線、容量配線１０８、及び第１の端子１２１）を形成する。このときゲート電極層１０１の上方に成膜する膜の段切れ防止のために、少なくともゲート電極層１０１の端部にテーパー形状が形成されるようにエッチングするのが好ましい。この段階での断面図を図２（Ａ）に示した。なお、この段階での平面図が図４に相当する。
ゲート電極層１０１を含むゲート配線と容量配線１０８、端子部の第１の端子１２１は、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウムなどの金属材料、またはこれらの金属材料を主成分とする合金材料、またはこれらの金属材料を成分とする窒化物を用いて、単層又は積層で形成することができる。好ましくはアルミニウムや銅などの低抵抗金属材料での形成が有効であるが、耐熱性や腐食性の問題から高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。
例えば、ゲート電極層１０１の積層構造としては、アルミニウム上にモリブデンを積層した二層構造、または銅上にモリブデンを積層した二層構造、または銅上に窒化チタン若しくは窒化タンタルを積層した二層構造、窒化チタンとモリブデンとを積層した二層構造とすることが好ましい。３層の積層構造としては、アルミニウム、アルミニウムとシリコンの合金、アルミニウムとチタンの合金またはアルミニウムとネオジムの合金を中間層とし、タングステン、窒化タングステン、窒化チタンまたはチタンを上下層として積層した構造とすることが好ましい。
このとき、一部の電極層や配線層に透光性を有する酸化物導電層を用いて開口率を向上させることもできる。例えば、酸化物導電層には酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等を用いることができる。
次いで、ゲート電極層１０１上を覆いゲート絶縁層１０２を全面に成膜する。
ゲート絶縁層１０２は、プラズマＣＶＤ法またはスパッタリング法等を用いて、酸化珪素、窒化珪素、酸化窒化珪素または窒化酸化珪素の単層膜または積層膜として形成することができる。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒化珪素層を形成すればよい。ゲート絶縁層１０２の膜厚は、５０ｎｍ以上５００ｎｍ以下とし、積層の場合は、例えば、膜厚５０ｎｍ以上２００ｎｍ以下の第１のゲート絶縁層と、第１のゲート絶縁層上に膜厚５ｎｍ以上３００ｎｍ以下の第２のゲート絶縁層の積層とする。
本実施の形態では、プラズマＣＶＤ法により、酸化珪素膜である膜厚１００ｎｍのゲート絶縁層１０２を形成する。
また、ゲート絶縁層１０２として、アルミニウム、イットリウム、又はハフニウムの酸化物、窒化物、酸化窒化物、又は窒化酸化物の一種又はそれらの化合物を少なくとも２種以上含む化合物の単層膜または積層膜を用いることもできる。
なお、本明細書において、酸化窒化物とは、その組成として、窒素原子よりも酸素原子の数が多い物質のことを指し、窒化酸化物とは、その組成として、酸素原子より窒素原子の数が多い物質のことを指す。
なお、酸化物半導体層１０３を形成するための酸化物半導体膜を成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層１０２の表面に付着しているゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。逆スパッタ処理後、大気に曝すことなく酸化物半導体膜を成膜することによって、ゲート絶縁層１０２と酸化物半導体層１０３の界面が、水やハイドロカーボンなどの、大気成分や大気中に浮遊する不純物元素に汚染されることがないので、トランジスタ特性のばらつきを低減することができる。
次いで、ゲート絶縁層１０２上に、膜厚１０ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上４０ｎｍ以下の酸化物半導体膜を形成する。
酸化物半導体膜としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、またはＺｎ−Ｏ系の酸化物半導体膜を用いることができる。また、酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素混合雰囲気下においてスパッタ法により形成することができる。また、スパッタ法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、結晶化を阻害するＳｉＯｘ（Ｘ＞０）を酸化物半導体膜に含ませても良い。
ここでは、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体成膜用ターゲット（モル数比がＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：０．５、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１、または、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２）を用いて、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。本実施の形態では、酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体成膜用ターゲットを用いてスパッタ法により膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を成膜する。
また、酸化物半導体成膜用ターゲット中の酸化物半導体の相対密度は８０％以上、好ましくは９５％以上、より好ましくは９９．９％以上とする。これにより形成される酸化物半導体膜中の不純物濃度を低減することができ、電気特性または信頼性の高いトランジスタを得ることができる。
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法、直流電源を用いるＤＣスパッタ法、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法がある。ＲＦスパッタ法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ法を用いるスパッタ装置がある。
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法もある。
また、酸化物半導体膜の成膜を行う前に、スパッタ装置内壁や、ターゲット表面やターゲット材料中に残存している水分または水素を除去するためにプレヒート処理を行うと良い。プレヒート処理としては成膜チャンバー内を減圧下で２００℃〜６００℃に加熱する方法や、加熱しながら窒素や不活性ガスの導入と排気を繰り返す方法等がある。プレヒート処理を終えたら、基板またはスパッタ装置を冷却した後、大気にふれることなく酸化物半導体膜の成膜を行う。この場合のターゲット冷却液は、水ではなく油脂等を用いるとよい。加熱せずに窒素の導入と排気を繰り返しても一定の効果が得られるが、加熱しながら行うとなお良い。
また、酸化物半導体膜の成膜を行う前、または成膜中、または成膜後に、クライオポンプを用いてスパッタ装置内に残存している水分などを除去することが好ましい。
次に、第２のフォトリソグラフィ工程を行い、レジストマスクを形成し、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜をエッチングする。エッチングには、クエン酸やシュウ酸などの有機酸をエッチャントとして用いることができる。ここでは、ＩＴＯ０７Ｎ（関東化学社製）を用いたウェットエッチングにより、不要な部分を除去してＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を島状にし、酸化物半導体層１０３を形成する。酸化物半導体層１０３の端部をテーパー状にエッチングすることで、段差形状による配線の段切れを防ぐことができる。なお、ここでのエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。
次いで、酸化物半導体層の脱水化または脱水素化を行う。この脱水化または脱水素化を行う第１の加熱処理は、高温のガス（窒素、または希ガス等の不活性ガス）や光を用いて４００℃以上７００℃以下（若しくは基板１００の歪点以下の温度）で１分間以上１０分間以下程度、好ましくは６５０℃、３分間以上６分間以下程度のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）処理で行うことができる。ＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。この段階での断面図を図２（Ｂ）に示した。この段階での平面図が図５に相当する。なお、第１の加熱処理は、このタイミングに限らず、フォトリソグラフィ工程や成膜工程の前後などで複数回行っても良い。
ここで、酸化物半導体層１０３の表層部は第１の加熱処理によって結晶化し、針状結晶の微結晶層で構成された針状結晶群１０６を有するようになる。また、酸化物半導体層１０３のその他の領域は、非晶質の領域または非晶質と微結晶とが混在している領域、またはその領域全体が微結晶群となる。なお、針状結晶群１０６は酸化物半導体層１０３の一部であり、以降、酸化物半導体層１０３の表記には、針状結晶群１０６は含まれるものとする。
なお、本明細書では、窒素、または希ガス等の不活性ガス雰囲気下での加熱処理を脱水化または脱水素化のための加熱処理と呼ぶ。本明細書では、この加熱処理によってＨ２として脱離させていることのみを脱水素化と呼んでいるわけではなく、Ｈ、ＯＨなどを脱離することを含めて脱水化または脱水素化と便宜上呼ぶこととする。
酸化物半導体層に対して脱水化または脱水素化を行う加熱温度Ｔから温度を下げる際、脱水化または脱水素化を行った同じ炉を用いて大気に触れさせないことで、水または水素を再び混入させないことが重要である。脱水化または脱水素化を行い、酸化物半導体層を低抵抗化、即ちｎ型化（ｎ−、ｎ＋など）させた後、高抵抗化させてｉ型とした酸化物半導体層を用いてトランジスタを作製すると、トランジスタのしきい値電圧値をプラスとすることができ、所謂ノーマリーオフ特性のスイッチング素子を実現できる。トランジスタのゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成されることが表示装置には望ましい。なお、トランジスタのしきい値電圧値がマイナスであると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオン特性となりやすい。アクティブマトリクス型の表示装置においては、回路を構成するトランジスタの電気特性が重要であり、この電気特性が表示装置の性能を左右する。特に、トランジスタの電気特性のうち、しきい値電圧（Ｖｔｈ）が重要である。電界効果移動度が高くともしきい値電圧値が高い、或いはしきい値電圧値がマイナスであると、回路として制御することが困難である。また、しきい値電圧値が正であっても、その絶対値が大きいトランジスタの場合には、駆動電圧が低い状態ではトランジスタとしてのスイッチング機能を果たすことができず、負荷となる恐れがある。ｎチャネル型のトランジスタの場合、ゲート電圧として正の電圧を印加してはじめてチャネルが形成されて、ドレイン電流が流れ出すトランジスタであることが望ましい。駆動電圧を高くしないとチャネルが形成されないトランジスタや、負の電圧状態でもチャネルが形成されてドレイン電流が流れるトランジスタは、回路に用いるトランジスタとしては不向きである。
また、加熱温度Ｔから降温させるガス雰囲気は、加熱温度Ｔまで昇温したガス雰囲気と異なるガス雰囲気に切り替えてもよい。例えば、脱水化または脱水素化を行った同じ炉で大気に触れさせることなく、炉の中を高純度の酸素ガスまたはＮ２Ｏガス、超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）で満たして冷却を行う。
なお、第１の加熱処理においては、雰囲気中に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する不活性ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
上記、不活性気体雰囲気下での加熱処理を行った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、即ちｎ型化（ｎ−、ｎ＋など）する。その後、酸化物半導体層に接する酸化物絶縁層の形成を行うことにより酸化物半導体層を酸素過剰な状態とすることで高抵抗化、即ちｉ型化させているとも言える。これにより、電気特性が良好で信頼性のよいトランジスタを作製することができる。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層１０３に加工する前の酸化物半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、第２のフォトリソグラフィ工程を行う。この場合は、島状の酸化物半導体層１０３の側面部には針状結晶群は形成されず、側面部を除く上層部のみに針状結晶群１０６は形成される（図１０（Ａ）参照）。
次いで、第３のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去してゲート電極層１０１と同じ材料の配線や電極層に達するコンタクトホールを形成する。このコンタクトホールは後に形成する導電膜と直接接続するために設ける。例えば、駆動回路部において、ゲート電極層とソース電極層或いはドレイン電極層と直接接するトランジスタや、端子部のゲート配線と電気的に接続する端子を形成する場合にコンタクトホールを形成する。
次に、酸化物半導体層１０３およびゲート絶縁層１０２上に金属材料からなる第１の導電層１１２、第２の導電層１１３、第３の導電層１１４をスパッタ法や真空蒸着法で成膜する。この段階での断面図を図２（Ｃ）に示した。
第１の導電層１１２、第２の導電層１１３、第３の導電層１１４の材料としては、前述したゲート電極層１０１と同様の材料を用いることができる。
ここでは、第１の導電層１１２及び第３の導電層１１４として耐熱性導電性材料であるチタンを用い、第２の導電層１１３としてネオジムを含むアルミニウム合金を用いる。このような構成にすることで、アルミニウムの低抵抗性を活かしつつ、ヒロックの発生を低減することができる。なお、本実施の形態では第１の導電層１１２乃至第３の導電層１１４からなる３層構造としたが、これに限られることはなく、単層構造としてもよいし、２層構造としてもよいし、４層以上の構造としてもよい。例えば、チタン膜の単層構造としてもよいし、シリコンを含むアルミニウム膜の単層構造としてもよい。
また、ゲート電極層１０１と同様に前述の透光性を有する酸化物導電層をソース電極層１０５ａ及びドレイン電極層１０５ｂに用いることで画素部の透光性を向上させ、開口率を高くすることもできる。
次に、第４のフォトリソグラフィ工程を行い、レジストマスク１３１を形成し、エッチングにより不要な部分を除去してソース電極層１０５ａ及びドレイン電極層１０５ｂ及び接続電極１２０を形成する。この際のエッチング方法としてウェットエッチングまたはドライエッチングを用いる。例えば、第１の導電層１１２及び第３の導電層１１４にチタンを、第２の導電層１１３にネオジムを含むアルミニウム合金を用いる場合には、過酸化水素水又は加熱塩酸をエッチャントに用いてウェットエッチングすることができる。この段階での断面図を図３（Ａ）に示した。なお、この段階での平面図が図６に相当する。
このとき、第１の導電層１１２乃至第３の導電層１１４と酸化物半導体層１０３（針状結晶群１０６）のエッチングの選択比が十分取れる条件でエッチングの加工を行うことが好ましい。これにより、酸化物半導体層１０３表層部の針状結晶群１０６がエッチングにより除去されるのを防ぐことができる。
また、酸化物半導体層１０３表層部に針状結晶群１０６が形成されることにより、非晶質層の酸化物半導体層１０３より、第１の導電層１１２乃至第３の導電層１１４とのエッチングの選択比が容易に取れるので、酸化物半導体層１０３の膜厚を薄くしても、エッチング処理により酸化物半導体層１０３の一部が除去されるのを防ぐことができる。
またウェットエッチングを用いるために、エッチングが等方的に行われ、ソース電極層１０５ａ及びドレイン電極層１０５ｂの端部はレジストマスク１３１より後退している。以上の工程で酸化物半導体層１０３及び針状結晶群１０６をチャネル形成領域とするトランジスタ１７０が作製できる。
また、ソース電極層１０５ａ及びドレイン電極層１０５ｂとなる前述の金属材料を主成分とする膜と酸化物半導体層１０３のそれぞれの間に前述の酸化物導電層を形成し、接触抵抗を低減させることもできる。
また、この第４のフォトリソグラフィ工程において、ソース電極層１０５ａ及びドレイン電極層１０５ｂと同じ材料である第２の端子１２２を端子部に残す。なお、第２の端子１２２はソース配線（ソース電極層１０５ａ又はドレイン電極層１０５ｂを含むソース配線）と電気的に接続されている。
また、端子部において、接続電極１２０は、ゲート絶縁層１０２に形成されたコンタクトホールを介して端子部の第１の端子１２１と直接接続される。なお、ここでは図示しないが、上述した工程と同じ工程を経て駆動回路のトランジスタのソース配線あるいはドレイン配線とゲート電極が直接接続される。
また、多階調マスクにより形成した複数（代表的には二種類）の厚さの領域を有するレジストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低コスト化が図れる。
次いで、レジストマスク１３１を除去し、ゲート絶縁層１０２、酸化物半導体層１０３、ソース電極層１０５ａ及びドレイン電極層１０５ｂを覆い、酸化物半導体層１０３の一部と接する酸化物絶縁層１０７を形成する。酸化物絶縁層１０７はスパッタ法などを用いて得られる酸化珪素膜、酸化窒化珪素膜、酸化アルミニウム膜、酸化タンタル膜などの酸化物絶縁層を用いることができる。
酸化物絶縁層１０７は、スパッタリング法など、酸化物絶縁層１０７に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。本実施の形態では、酸化物絶縁層１０７として酸化珪素膜をスパッタリング法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。ここで、成膜時に水、水素等の不純物を混入させない方法として、成膜前に減圧下で１５０℃以上３５０℃以下の温度で２分間以上１０分間以下のプリベークを行い、大気に触れることなく酸化物絶縁層を形成することが望ましい。酸化珪素膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素の混合雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素及び希ガス混合雰囲気下でスパッタリング法により酸化珪素膜を形成することができる。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁層は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜が好ましい。
本実施の形態では、純度が６Ｎであり、柱状多結晶Ｂドープの珪素ターゲット（抵抗率０．０１Ω・ｃｍ）を用い、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパルスＤＣスパッタ法により成膜する。膜厚は３００ｎｍとする。
次いで、不活性ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。または、第１の加熱処理と同様に高温短時間のＲＴＡ処理を行っても良い。第２の加熱処理では、酸化物絶縁層１０７と重なる酸化物半導体層１０３が接した状態で加熱される。第２の加熱処理を行うことにより、第１の加熱処理で低抵抗化された酸化物半導体層１０３が酸素過剰な状態となり、酸化物半導体層１０３を高抵抗化（ｉ型化）することができる。
本実施の形態では、酸化物絶縁層１０７成膜後に第２の加熱処理を行ったが、加熱処理のタイミングは酸化物絶縁層１０７成膜以降であれば問題なく、酸化物絶縁層１０７成膜直後に限定されるものではない。
また、ソース電極層１０５ａ及びドレイン電極層１０５ｂに耐熱性のある材料を用いる場合には、第２の加熱処理のタイミングで、第１の加熱処理条件を用いた工程を行うことができる。この場合、加熱処理は酸化珪素膜成膜後の１回のみとすることも可能である。
次に、第５のフォトリソグラフィ工程を行い、レジストマスクを形成し、酸化物絶縁層１０７のエッチングによりドレイン電極層１０５ｂに達するコンタクトホール１２５を形成する。また、ここでのエッチングにより第２の端子１２２に達するコンタクトホール１２７、接続電極１２０に達するコンタクトホール１２６も形成する。この段階での断面図を図３（Ｂ）に示す。
次いで、レジストマスクを除去した後、透光性を有する導電膜を成膜する。透光性を有する導電膜の材料としては、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）などの材料を用いることができ、スパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。ただし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ、ＩＺＯと略記する）を用いても良い。
次に、第６のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより透光性を有する導電膜の不要な部分を除去して画素電極層１１０を形成する。
また、この第６のフォトリソグラフィ工程において、容量部におけるゲート絶縁層１０２及び酸化物絶縁層１０７を誘電体として、容量配線１０８と画素電極層１１０とで保持容量が形成される。
また、この第６のフォトリソグラフィ工程において、第１の端子１２１及び第２の端子１２２をレジストマスクで覆い端子部に形成された透光性を有する導電膜１２８、１２９を残す。透光性を有する導電膜１２８、１２９はＦＰＣとの接続に用いられる電極または配線となる。第１の端子１２１と直接接続された接続電極１２０上に形成された透光性を有する導電膜１２８は、ゲート配線の入力端子として機能する接続用の端子電極となる。第２の端子１２２上に形成された透光性を有する導電膜１２９は、ソース配線の入力端子として機能する接続用の端子電極である。
次いで、レジストマスクを除去し、この段階での断面図を図３（Ｃ）に示す。なお、この段階での平面図が図７に相当する。
また、図８（Ａ１）、図８（Ａ２）は、この段階でのゲート配線端子部の平面図及び断面図をそれぞれ図示している。図８（Ａ１）は図８（Ａ２）中のＣ１−Ｃ２線に沿った断面図に相当する。図８（Ａ１）において、保護絶縁膜１５４および接続電極１５３上に形成される透光性を有する導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図８（Ａ１）において、端子部では、ゲート配線と同じ材料で形成される第１の端子１５１と、ソース配線と同じ材料で形成される接続電極１５３とがゲート絶縁層１５２を介して重なり直接接して導通させている。また、接続電極１５３と透光性を有する導電膜１５５が保護絶縁膜１５４に設けられたコンタクトホールを介して直接接して導通させている。
また、図８（Ｂ１）、及び図８（Ｂ２）は、ソース配線端子部の平面図及び断面図をそれぞれ図示している。また、図８（Ｂ１）は図８（Ｂ２）中のＤ１−Ｄ２線に沿った断面図に相当する。図８（Ｂ１）において、保護絶縁膜１５４および接続電極１５３上に形成される透光性を有する導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図８（Ｂ１）において、端子部では、ゲート配線と同じ材料で形成される電極１５６が、ソース配線と電気的に接続される第２の端子１５０の下方にゲート絶縁層１５２を介して重なる。電極１５６は第２の端子１５０とは電気的に接続しておらず、電極１５６を第２の端子１５０と異なる電位、例えばフローティング、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成することができる。また、第２の端子１５０は、保護絶縁膜１５４を介して透光性を有する導電膜１５５と電気的に接続している。
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
こうして６回のフォトリソグラフィ工程により、６枚のフォトマスクを使用して、ボトムゲート構造のトランジスタ１７０及び保持容量部を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置し、画素部を構成することによりアクティブマトリクス型の表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定するための端子である。
また、本実施の形態は、図７の画素構成に限定されない。図７とは異なる平面図の例を図９に示す。図９では容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁膜及びゲート絶縁層を介して重ねて保持容量を形成する例であり、この場合、容量配線及び容量配線と接続する第３の端子は省略することができる。なお、図９において、図７と同じ部分には同じ符号を用いて説明する。
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、または動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
また、通常の垂直同期周期数を１．５倍以上、好ましくは２倍以上にすることで応答速度を改善するとともに各フレーム内の分割された複数フィールド毎に書き込む階調を選択する、所謂、倍速駆動と呼ばれる駆動技術もある。
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成している各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。例えば、ＬＥＤを用いる場合は、面光源として、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥＤの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、消費電力の低減効果が図れる。
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性を従来よりも改善することができる。
本実施の形態で得られるトランジスタは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜をチャネル形成領域に用いており、良好な動特性を有するため、これらの駆動技術を組み合わせることができる。
また、発光表示装置を作製する場合、有機発光素子の低電源電位側の電極（カソードとも呼ぶ）は、例えばＧＮＤ、０Ｖなどに設定するため、端子部に、カソードを低電源電位、例えばＧＮＤ、０Ｖなどに設定するための第４の端子が設けられる。また、発光表示装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従って、端子部には、電源供給線と電気的に接続する第５の端子を設ける。
なお、本実施の形態では酸化物半導体層上にソース電極層及びドレイン電極層が重なる構造のトランジスタを例として作製方法を説明したが、工程の順序を入れ替えることにより、ソース電極層及びドレイン電極層上に酸化物半導体層が重なる構造のトランジスタを作製することも可能である。
以上の工程により、電気特性が良好で信頼性の高いトランジスタ及び該トランジスタを用いた表示装置を提供することができる。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
（実施の形態３）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置するトランジスタを作製する例について以下に説明する。
画素部に配置するトランジスタは、実施の形態１及び２に従って形成する。また、実施の形態１及び２に示すトランジスタはｎチャネル型トランジスタであるため、駆動回路のうち、ｎチャネル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一基板上に形成する。
アクティブマトリクス型表示装置のブロック図の一例を図１４（Ａ）に示す。表示装置の基板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号線駆動回路５３０４が設けられる。画素部５３０１には、複数の信号線が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路５３０２、及び第２の走査線駆動回路５３０３から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されている。また、表示装置の基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ、制御ＩＣともいう）に接続されている。
図１４（Ａ）に示す、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板５３００と外部の駆動回路との接続部（ＦＰＣなど）を減らすことができるため、信頼性の向上、又は歩留まりの向上を図ることができる。
なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例として、第１の走査線駆動回路用スタート信号（ＧＳＰ１）（スタート信号はスタートパルスともいう）、走査線駆動回路用クロック信号（ＧＣＫ１）を供給する。また、タイミング制御回路５３０５は、第２の走査線駆動回路５３０３に対し、一例として、第２の走査線駆動回路用スタート信号（ＧＳＰ２）、走査線駆動回路用クロック信号（ＧＣＫ２）を供給する。信号線駆動回路５３０４に、信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用クロック信号（ＳＣＫ）、ビデオ信号用データ（ＤＡＴＡ）（単にビデオ信号ともいう）、ラッチ信号（ＬＡＴ）を供給するものとする。なお各クロック信号は、周期のずれた複数のクロック信号でもよいし、クロック信号を反転させた信号（ＣＫＢ）とともに供給されるものであってもよい。なお、第１の走査線駆動回路５３０２と第２の走査線駆動回路５３０３との一方を省略することが可能である。
図１４（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３）を画素部５３０１と同じ基板５３００に形成し、信号線駆動回路５３０４を画素部５３０１とは別の基板に形成する構成について示している。当該構成により、単結晶半導体を用いたトランジスタと比較すると電界効果移動度が小さいトランジスタによって、基板５３００に形成する駆動回路を構成することができる。したがって、表示装置の大型化、工程数の削減、コストの低減、又は歩留まりの向上などを図ることができる。
また、実施の形態１及び２に示すトランジスタは、ｎチャネル型トランジスタである。図１５（Ａ）、図１５（Ｂ）ではｎチャネル型トランジスタで構成する信号線駆動回路の構成、動作について一例を示し説明する。
信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路５６０２を有する。スイッチング回路５６０２は、スイッチング回路５６０２＿１〜５６０２＿Ｎ（Ｎは自然数）という複数の回路を有する。スイッチング回路５６０２＿１〜５６０２＿Ｎは、各々、トランジスタ５６０３＿１〜５６０３＿ｋ（ｋは自然数）という複数のトランジスタを有する。トランジスタ５６０３＿１〜５６０３＿ｋは、ｎチャネル型トランジスタである例を説明する。
信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例にして説明する。トランジスタ５６０３＿１〜５６０３＿ｋの第１端子は、各々、配線５６０４＿１〜５６０４＿ｋと接続される。トランジスタ５６０３＿１〜５６０３＿ｋの第２端子は、各々、信号線Ｓ１〜Ｓｋと接続される。トランジスタ５６０３＿１〜５６０３＿ｋのゲートは、配線５６０５＿１と接続される。
シフトレジスタ５６０１は、配線５６０５＿１〜５６０５＿Ｎに順番にＨレベル（Ｈ信号、高電源電位レベル、ともいう）の信号を出力し、スイッチング回路５６０２＿１〜５６０２＿Ｎを順番に選択する機能を有する。
スイッチング回路５６０２＿１は、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋとの導通状態（第１端子と第２端子との間の導通）を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給するか否かを制御する機能を有する。このように、スイッチング回路５６０２＿１は、セレクタとしての機能を有する。またトランジスタ５６０３＿１〜５６０３＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋとの導通状態を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給する機能を有する。このように、トランジスタ５６０３＿１〜５６０３＿ｋは、各々、スイッチとしての機能を有する。
なお、配線５６０４＿１〜５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報又は画像信号に応じたアナログ信号である場合が多い。
次に、図１５（Ａ）の信号線駆動回路の動作について、図１５（Ｂ）のタイミングチャートを参照して説明する。図１５（Ｂ）には、信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎ、及び信号Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎは、各々、シフトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋに入力される信号の一例である。なお、信号線駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲート選択期間は、一例として、期間Ｔ１〜期間ＴＮに分割される。期間Ｔ１〜ＴＮは、各々、選択された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間である。
なお、本実施の形態の図面等において示す各構成の、信号波形のなまり等は、明瞭化のために誇張して表記している場合がある。よって、必ずしもそのスケールに限定されないものであることを付記する。
期間Ｔ１〜期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０５＿１〜５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５６０１は、ハイレベルの信号を配線５６０５＿１に出力する。すると、トランジスタ５６０３＿１〜５６０３＿ｋはオンになるので、配線５６０４＿１〜５６０４＿ｋと、信号線Ｓ１〜Ｓｋとが導通状態になる。このとき、配線５６０４＿１〜５６０４＿ｋには、Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）は、各々、トランジスタ５６０３＿１〜５６０３＿ｋを介して、選択される行に属する画素のうち、１列目〜ｋ列目の画素に書き込まれる。こうして、期間Ｔ１〜ＴＮにおいて、選択された行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）が書き込まれる。
以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれることによって、ビデオ信号用データ（ＤＡＴＡ）の数、又は配線の数を減らすことができる。よって、外部回路との接続数を減らすことができる。また、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号用データ（ＤＡＴＡ）の書き込み不足を防止することができる。
なお、シフトレジスタ５６０１及びスイッチング回路５６０２としては、実施の形態１及び２に示すトランジスタで構成される回路を用いることが可能である。この場合、シフトレジスタ５６０１が有する全てのトランジスタを単極性のトランジスタで構成することができる。
走査線駆動回路及び／または信号線駆動回路の一部に用いるシフトレジスタの一形態について図１６及び図１７を用いて説明する。
走査線駆動回路は、シフトレジスタを有している。また場合によってはレベルシフタやバッファなどを有していても良い。走査線駆動回路において、シフトレジスタにクロック信号（ＣＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎ（Ｎは３以上の自然数）を有している（図１６（Ａ）参照）。図１６（Ａ）に示すシフトレジスタの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配線１５からのスタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降の第ｎのパルス出力回路１０＿ｎ（ｎは、２以上、Ｎ以下の自然数）では、一段前段のパルス出力回路からの信号（前段信号ＯＵＴ（ｎ−１）という）が入力される。また第１のパルス出力回路１０＿１では、２段後段の第３のパルス出力回路１０＿３からの信号が入力される、同様に、２段目以降の第ｎのパルス出力回路１０＿ｎでは、２段後段の第（ｎ＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（ｎ＋２）という）が入力される。従って各段のパルス出力回路からは、後段及び／または前段のパルス出力回路に入力するための第１の出力信号（ＯＵＴ（１）（ＳＲ）〜ＯＵＴ（Ｎ）（ＳＲ））、別の回路等に入力される第２の出力信号（ＯＵＴ（１）〜ＯＵＴ（Ｎ））が出力される。なお、図１６（Ａ）に示すように、シフトレジスタの最終段の２つの段には、後段信号ＯＵＴ（ｎ＋２）が入力されないため、一例としては、別途第２のスタートパルスＳＰ２、第３のスタートパルスＳＰ３をそれぞれ入力する構成とすればよい。
なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（Ｌ信号、低電源電位レベル、ともいう）を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）を利用して、パルス出力回路の駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に応じて、ＧＣＫ、ＳＣＫということもあるが、ここではＣＫとして説明を行う
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１〜第４の配線１４のいずれかと電気的に接続されている。例えば、図１６（Ａ）において、第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接続され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３が第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、第１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の配線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続されている。
第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図１６（Ｂ）参照）。第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタートパルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力されていることとなる。
なお第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎは、３端子のトランジスタの他に、上記実施の形態で説明した４端子のトランジスタを用いることができる。図１６（Ｃ）に上記実施の形態で説明した４端子のトランジスタ２８のシンボルについて示す。図１６（Ｃ）に示すトランジスタ２８のシンボルは、４端子のトランジスタを意味し、図面等で以下用いることとする。トランジスタ２８は、第１のゲート電極に入力される第１の制御信号Ｇ１及び第２のゲート電極に入力される第２の制御信号Ｇ２によって、Ｉｎ端子とＯｕｔ端子間の電気的な制御を行うことのできる素子である。
酸化物半導体をトランジスタのチャネル層に用いた場合、製造工程により、しきい値電圧がマイナス側、或いはプラス側にシフトすることがある。そのため、チャネル層に酸化物半導体を用いたトランジスタでは、しきい値電圧の制御を行うことのできる構成が好適である。図１６（Ｃ）に示すトランジスタ２８のしきい値電圧は、トランジスタ２８のチャネル形成領域の上下にゲート絶縁膜を介してゲート電極を設け、上部及び／または下部のゲート電極の電位を制御することにより所望の値に制御することができる。
次に、図１６（Ｂ）に示したパルス出力回路の具体的な回路構成の一例について、図１６（Ｄ）を用いて説明する。
図１６（Ｄ）に示したパルス出力回路は、第１のトランジスタ３１〜第１３のトランジスタ４３を有している。また、上述した第１の入力端子２１〜第５の入力端子２５、及び第１の出力端子２６、第２の出力端子２７に加え、第１の高電源電位ＶＤＤが供給される電源線５１、第２の高電源電位ＶＣＣが供給される電源線５２、低電源電位ＶＳＳが供給される電源線５３から、第１のトランジスタ３１〜第１３のトランジスタ４３に信号、または電源電位が供給される。ここで図１６（Ｄ）における各電源線の電源電位の大小関係は、第１の高電源電位ＶＤＤは第２の高電源電位ＶＣＣ以上の電源電位とし、第２の高電源電位ＶＣＣは第３の低電源電位ＶＳＳより大きい電位とする。なお、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は、一定の間隔でＨレベルとＬレベルを繰り返す信号であるが、ＨレベルのときＶＤＤ、ＬレベルのときＶＳＳであるとする。なお電源線５１の電位ＶＤＤを、電源線５２の電位ＶＣＣより高くすることにより、動作に影響を与えることなく、トランジスタのゲート電極に印加される電位を低く抑えることができ、トランジスタのしきい値のシフトを低減し、劣化を抑制することができる。なお図１６（Ｄ）に図示するように、第１のトランジスタ３１〜第１３のトランジスタ４３のうち、第１のトランジスタ３１、第６のトランジスタ３６乃至第９のトランジスタ３９には、図１６（Ｃ）で示した４端子のトランジスタ２８を用いることが好ましい。第１のトランジスタ３１、第６のトランジスタ３６乃至第９のトランジスタ３９の動作は、ソースまたはドレインとなる電極の一方が接続されたノードの電位を、ゲート電極の制御信号によって切り替えることが求められるトランジスタであり、ゲート電極に入力される制御信号に対する応答が速い（オン電流の立ち上がりが急峻）ことでよりパルス出力回路の誤動作を低減することができるトランジスタである。そのため、図１６（Ｃ）で示した４端子のトランジスタ２８を用いることによりしきい値電圧を制御することができ、誤動作がより低減できるパルス出力回路とすることができる。なお図１６（Ｄ）では第１の制御信号Ｇ１及び第２の制御信号Ｇ２が同じ制御信号としたが、異なる制御信号が入力される構成としてもよい。
図１６（Ｄ）において第１のトランジスタ３１は、第１端子が電源線５１に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極（第１のゲート電極及び第２のゲート電極）が第４の入力端子２４に電気的に接続されている。第２のトランジスタ３２は、第１端子が電源線５３に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４のトランジスタ３４のゲート電極に電気的に接続されている。第３のトランジスタ３３は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続されている。第４のトランジスタ３４は、第１端子が電源線５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続されている。第５のトランジスタ３５は、第１端子が電源線５３に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第４の入力端子２４に電気的に接続されている。第６のトランジスタ３６は、第１端子が電源線５２に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極（第１のゲート電極及び第２のゲート電極）が第５の入力端子２５に電気的に接続されている。第７のトランジスタ３７は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３８の第２端子に電気的に接続され、ゲート電極（第１のゲート電極及び第２のゲート電極）が第３の入力端子２３に電気的に接続されている。第８のトランジスタ３８は、第１端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極（第１のゲート電極及び第２のゲート電極）が第２の入力端子２２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジスタ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端子が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に電気的に接続され、ゲート電極（第１のゲート電極及び第２のゲート電極）が電源線５２に電気的に接続されている。第１０のトランジスタ４０は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第９のトランジスタ３９の第２端子に電気的に接続されている。第１１のトランジスタ４１は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続されている。第１２のトランジスタ４２は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第７のトランジスタ３７のゲート電極（第１のゲート電極及び第２のゲート電極）に電気的に接続されている。第１３のトランジスタ４３は、第１端子が電源線５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続され、ゲート電極が第７のトランジスタ３７のゲート電極（第１のゲート電極及び第２のゲート電極）に電気的に接続されている。
図１６（Ｄ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする。また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、第５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジスタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノードＢとする（図１７（Ａ）参照）。
図１７（Ａ）に、図１６（Ｄ）で説明したパルス出力回路を第１のパルス出力回路１０＿１に適用した場合に、第１の入力端子２１乃至第５の入力端子２５と第１の出力端子２６及び第２の出力端子２７に入力または出力される信号を示している。
具体的には、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタートパルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力される。
なお、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。また、ゲートと重畳した領域にチャネル領域が形成される半導体を有しており、ゲートの電位を制御することで、チャネル領域を介してドレインとソースの間に流れる電流を制御することが出来る。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１端子、第２端子と表記する場合がある。
なお図１６（Ｄ）、図１７（Ａ）において、ノードＡを浮遊状態とすることによりブートストラップ動作を行うための、容量素子を別途設けても良い。またノードＢの電位を保持するため、一方の電極をノードＢに電気的に接続した容量素子を別途設けてもよい。
ここで、図１７（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミングチャートについて図１７（Ｂ）に示す。なおシフトレジスタが走査線駆動回路である場合、図１７（Ｂ）中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当する。
なお、図１７（Ａ）に示すように、ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以下のような利点がある。
ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブートストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２端子であるソースの電位が上昇していき、第１の電源電位ＶＤＤより大きくなる。そして、第１のトランジスタ３１のソースが第１端子側、即ち電源線５１側に切り替わる。そのため、第１のトランジスタ３１においては、ゲートとソースの間、ゲートとドレインの間ともに、大きな電圧が印加されるために大きなストレスがかかり、トランジスタの劣化の要因となりうる。そこで、ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９を設けておくことにより、ブートストラップ動作によりノードＡの電位は上昇するものの、第１のトランジスタ３１の第２端子の電位の上昇を生じないようにすることができる。つまり、第９のトランジスタ３９を設けることにより、第１のトランジスタ３１のゲートとソースの間に印加される負の電圧の値を小さくすることができる。よって、本実施の形態の回路構成とすることにより、第１のトランジスタ３１のゲートとソースの間に印加される負の電圧も小さくできるため、ストレスによる第１のトランジスタ３１の劣化を抑制することができる。
なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２端子と第３のトランジスタ３３のゲートとの間に第１端子と第２端子を介して接続されるように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシフトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第９のトランジスタ３９を省略してもよく、トランジスタ数を削減することができる利点がある。
なお第１のトランジスタ３１乃至第１３のトランジスタ４３の半導体層として、酸化物半導体を用いることにより、トランジスタのオフ電流を低減すると共に、オン電流及び電界効果移動度を高めることが出来ると共に、劣化の度合いを低減することが出来るため、回路内の誤動作を低減することができる。また酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されることによるトランジスタの劣化の程度が小さい。そのため、第２の電源電位ＶＣＣを供給する電源線に、第１の電源電位ＶＤＤを供給しても同様の動作が得られ、且つ回路間を引き回す電源線の数を低減することができるため、回路の小型化を図ることが出来る。
なお、第７のトランジスタ３７のゲート電極（第１のゲート電極及び第２のゲート電極）に第３の入力端子２３によって供給されるクロック信号、第８のトランジスタ３８のゲート電極（第１のゲート電極及び第２のゲート電極）に第２の入力端子２２によって供給されるクロック信号は、第７のトランジスタ３７のゲート電極（第１のゲート電極及び第２のゲート電極）に第２の入力端子２２によって供給されるクロック信号、第８のトランジスタ３８のゲート電極（第１のゲート電極及び第２のゲート電極）に第３の入力端子２３によって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏する。なお、図１７（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオフ、第８のトランジスタ３８がオンの状態、次いで第７のトランジスタ３７がオフ、第８のトランジスタ３８がオフの状態と順次変化することによって、ノードＢの電位の低下は、第３の入力端子２３の電位が低下することで第７のトランジスタ３７のゲート電極に印加される電位の低下及び第２の入力端子２２の電位が低下することで第８のトランジスタ３８のゲート電極に印加される電位の低下に起因して、２回生じることとなる。一方、図１７（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオン、第８のトランジスタ３８がオフの状態、次いで、第７のトランジスタ３７がオフ、第８のトランジスタ３８がオフの状態と順次変化することによって、第２の入力端子２２及び第３の入力端子２３の電位が低下することで生じるノードＢの電位の低下を、第８のトランジスタ３８のゲート電極に印加される電位の低下による一回に低減することができる。そのため、第７のトランジスタ３７のゲート電極（第１のゲート電極及び第２のゲート電極）に第３の入力端子２３からクロック信号ＣＫ３が供給され、第８のトランジスタ３８のゲート電極（第１のゲート電極及び第２のゲート電極）に第２の入力端子２２からクロック信号ＣＫ２が供給される結線関係とすることが好適である。なぜなら、ノードＢの電位の変動回数が低減され、またノイズを低減することが出来るからである。
このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する期間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス出力回路の誤動作を抑制することができる。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
（実施の形態４）
実施の形態１及び２に示すトランジスタを作製し、該トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、実施の形態１及び２に示すトランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
本実施の形態では、半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図２０を用いて説明する。図２０（Ａ１）（Ａ２）は、第１の基板４００１上に形成された実施の形態１及び２で示したＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を酸化物半導体層として含む信頼性の高いトランジスタ４０１０、４０１１、及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図であり、図２０（Ｂ）は、図２０（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ法、ワイヤボンディング法、或いはＴＡＢ法などを用いることができる。図２０（Ａ１）は、ＣＯＧ法により信号線駆動回路４００３を実装する例であり、図２０（Ａ２）は、ＴＡＢ法により信号線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有しており、図２０（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２１が設けられている。
トランジスタ４０１０、４０１１は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜を酸化物半導体層として含む信頼性の高い実施の形態１及び２に示すトランジスタを適用することができる。本実施の形態において、トランジスタ４０１０、４０１１はｎチャネル型トランジスタである。
絶縁層４０４４上において駆動回路用のトランジスタ４０１１の酸化物半導体層のチャネル形成領域と重なる位置に導電層４０４０が設けられている。導電層４０４０を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後におけるトランジスタ４０１１のしきい値電圧の変化量を低減することができる。また、導電層４０４０は、電位がトランジスタ４０１１のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４０４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
また、液晶素子４０１３が有する画素電極層４０３０は、トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。なお、図示はしていないが、カラーフィルタは第１の基板４００１または第２の基板４００６のどちら側に設けても良い。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、またはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
またスペーサ４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１は、トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓｅｃ．以上１００μｓｅｃ．以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。なお、ブルー相を用いる場合は、図２０の構成に限らず、対向電極層４０３１に相当する電極層が画素電極層４０３０と同じ基板側に形成された構造の、所謂横電界モードの構成を用いても良い。
なお本実施の形態は透過型液晶表示装置の例であるが、本発明は反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。
また、本実施の形態の液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層（カラーフィルタ）、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮光膜を設けてもよい。
また、本実施の形態では、トランジスタ起因の表面凹凸を低減するため、及びトランジスタの信頼性を向上させるため、実施の形態２で得られたトランジスタを保護膜や平坦化絶縁膜として機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成となっている。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。本実施の形態では保護膜をスパッタ法で形成する例を示すが、特に限定されず種々の方法で形成すればよい。
ここでは、保護膜として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２０の一層目として、スパッタ法を用いて酸化シリコン膜を形成する。保護膜として酸化シリコン膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防止に効果がある。
また、保護膜の二層目として絶縁層を形成する。ここでは、絶縁層４０２０の二層目として、スパッタ法を用いて窒化シリコン膜を形成する。保護膜として窒化シリコン膜を用いると、ナトリウム等の可動イオンが半導体領域中に侵入して、トランジスタの電気特性を変化させることを抑制することができる。
また、保護膜を形成した後に、酸化物半導体層のアニール（３００℃以上４００℃以下）を行ってもよい。
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、アクリル樹脂、ポリイミド、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベークする工程で同時に、酸化物半導体層のアニール（３００℃以上４００℃以下）を行ってもよい。絶縁層４０２１の焼成工程と酸化物半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
また図２０においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
図２１は、実施の形態１及び２に示すトランジスタを適用して作製されるトランジスタ基板２６００を用いて半導体装置として液晶表示モジュールを構成する一例を示している。
図２１は液晶表示モジュールの一例であり、トランジスタ基板２６００と対向基板２６０１がシール材２６０２により固着され、その間にトランジスタ等を含む画素部２６０３、液晶層を含む表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。トランジスタ基板２６００と対向基板２６０１の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配線基板２６０９によりトランジスタ基板２６００の配線回路部２６０８と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができる。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
（実施の形態５）
本実施の形態では、実施の形態１及び２に示すトランジスタを適用した半導体装置として電子ペーパーの例を示す。
図１３は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられるトランジスタ５８１としては、実施の形態１及び２で示すトランジスタを適用することができる。
図１３の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
基板５８０上に形成されたトランジスタ５８１はボトムゲート構造のトランジスタであり、ソース電極層又はドレイン電極層によって第１の電極層５８７と、絶縁層５８３、５８４、および５８５に形成する開口で接しており電気的に接続している。第１の電極層５８７と基板５９６上に形成された第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図１３参照。）。本実施の形態においては、第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の電極層５８８は、トランジスタ５８１と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して第２の電極層５８８と共通電位線とを電気的に接続することができる。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ以上２００μｍ以下程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が互いに逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、電気泳動表示素子を用いたデバイスは一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
（実施の形態６）
本実施の形態では、実施の形態１及び２に示すトランジスタを適用した半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
図１８は、本発明を適用した半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは、実施の形態１及び２で示した、酸化物半導体層（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜）をチャネル形成領域に用いるｎチャネル型のトランジスタを、１つの画素に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル形成領域とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合も信号の入力を異ならせることで、図１８と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図１８に示す画素構成は、これに限定されない。例えば、図１８に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図１９を用いて説明する。ここでは、駆動用トランジスタがｎ型の場合を例に挙げて、画素の断面構造について説明する。図１９（Ａ）（Ｂ）（Ｃ）の半導体装置に用いられる駆動用トランジスタであるトランジスタ７００１、７０１１、７０２１は、実施の形態１及び２で示すトランジスタと同様に作製でき、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜を酸化物半導体層として含む信頼性の高いトランジスタである。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、本発明の一態様に係る画素構成はどの射出構造の発光素子にも適用することができる。
下面射出構造の発光素子について図１９（Ａ）を用いて説明する。
駆動用トランジスタ７０１１がｎ型で、発光素子７０１２から発せられる光が第１の電極７０１３側に射出する場合の、画素の断面図を示す。図１９（Ａ）では、駆動用トランジスタ７０１１のドレイン電極層と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の第１の電極７０１３が形成されており、第１の電極７０１３上にＥＬ層７０１４、第２の電極７０１５が順に積層されている。
透光性を有する導電膜７０１７としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いることができる。
また、発光素子の第１の電極７０１３は様々な材料を用いることができる。例えば、第１の電極７０１３を陰極として用いる場合には、仕事関数が比較的小さい材料、具体的には、例えば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。図１９（Ａ）では、第１の電極７０１３の膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、第１の電極７０１３として用いる。
なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングして透光性を有する導電膜７０１７と第１の電極７０１３を形成してもよく、この場合、同じマスクを用いてエッチングすることができるため、好ましい。
また、第１の電極７０１３の周縁部は、隔壁７０１９で覆う。隔壁７０１９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７０１９は、特に感光性の樹脂材料を用い、第１の電極７０１３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７０１９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
また、第１の電極７０１３及び隔壁７０１９上に形成するＥＬ層７０１４は、少なくとも発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７０１４が複数の層で構成されている場合、陰極として機能する第１の電極７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの内、発光層以外の層を全て設ける必要はない。
また、上記積層順に限定されず、第１の電極７０１３を陽極として機能させ、第１の電極７０１３上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。ただし、消費電力を比較する場合、第１の電極７０１３を陰極として機能させ、第１の電極７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路部の電圧上昇を抑制でき、消費電力を少なくできるため好ましい。
また、ＥＬ層７０１４上に形成する第２の電極７０１５としては、様々な材料を用いることができる。例えば、第２の電極７０１５を陽極として用いる場合、仕事関数が大きい材料、例えば、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ等や、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料が好ましい。また、第２の電極７０１５上に遮蔽膜７０１６、例えば光を遮光する金属、光を反射する金属等を用いる。本実施の形態では、第２の電極７０１５としてＩＴＯ膜を用い、遮蔽膜７０１６としてＴｉ膜を用いる。
第１の電極７０１３及び第２の電極７０１５で、発光層を含むＥＬ層７０１４を挟んでいる領域が発光素子７０１２に相当する。図１９（Ａ）に示した素子構造の場合、発光素子７０１２から発せられる光は、矢印で示すように第１の電極７０１３側に射出する。
なお、図１９（Ａ）において、発光素子７０１２から発せられる光は、カラーフィルタ層７０３３を通過し、絶縁層７０３２、酸化膜絶縁層７０３１、ゲート絶縁層７０３０、及び基板７０１０を通過して射出させる。
カラーフィルタ層７０３３はインクジェット法などの液滴吐出法や、印刷法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ形成する。
また、カラーフィルタ層７０３３はオーバーコート層７０３４で覆われ、さらに保護絶縁層７０３５によって覆う。なお、図１９（Ａ）ではオーバーコート層７０３４は薄い膜厚で図示したが、オーバーコート層７０３４は、アクリル樹脂などの樹脂材料を用い、カラーフィルタ層７０３３に起因する凹凸を平坦化する機能を有している。
また、保護絶縁層７０３５、オーバーコート層７０３４、カラーフィルタ層７０３３、絶縁層７０３２、及び酸化膜絶縁層７０３１に形成され、且つ、ドレイン電極層に達するコンタクトホールは、隔壁７０１９と重なる位置に配置する。
次に、両面射出構造の発光素子について、図１９（Ｂ）を用いて説明する。
図１９（Ｂ）では、駆動用トランジスタ７０２１のドレイン電極層と電気的に接続された透光性を有する導電膜７０２７上に、発光素子７０２２の第１の電極７０２３が形成されており、第１の電極７０２３上にＥＬ層７０２４、第２の電極７０２５が順に積層されている。
透光性を有する導電膜７０２７としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いることができる。
また、第１の電極７０２３は様々な材料を用いることができる。例えば、第１の電極７０２３を陰極として用いる場合、比較的仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。本実施の形態では、第１の電極７０２３を陰極として用い、その膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極として用いる。
なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングして透光性を有する導電膜７０２７と第１の電極７０２３を形成してもよく、この場合、同じマスクを用いてエッチングすることができ、好ましい。
また、第１の電極７０２３の周縁部は、隔壁７０２９で覆う。隔壁７０２９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７０２９は、特に感光性の樹脂材料を用い、第１の電極７０２３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７０２９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
また、第１の電極７０２３及び隔壁７０２９上に形成するＥＬ層７０２４は、発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７０２４が複数の層で構成されている場合、陰極として機能する第１の電極７０２３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの内、発光層以外の層を全て設ける必要はない。
また、上記積層順に限定されず、第１の電極７０２３を陽極として用い、陽極上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。ただし、消費電力を比較する場合、第１の電極７０２３を陰極として用い、陰極上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが消費電力が少ないため好ましい。
また、ＥＬ層７０２４上に形成する第２の電極７０２５としては、様々な材料を用いることができる。例えば、第２の電極７０２５を陽極として用いる場合、比較的仕事関数が大きい材料、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料を好ましく用いることができる。本実施の形態では、第２の電極７０２５を陽極として用い、酸化珪素を含むＩＴＯ膜を形成する。
第１の電極７０２３及び第２の電極７０２５で、発光層を含むＥＬ層７０２４を挟んでいる領域が発光素子７０２２に相当する。図１９（Ｂ）に示した素子構造の場合、発光素子７０２２から発せられる光は、矢印で示すように第２の電極７０２５側と第１の電極７０２３側の両方に射出する。
なお、図１９（Ｂ）において、発光素子７０２２から第１の電極７０２３側に発せられる一方の光は、カラーフィルタ層７０４３を通過し、絶縁層７０４２、酸化膜絶縁層７０４１、第１のゲート絶縁層７０４０、及び基板７０２０を通過して射出させる。
カラーフィルタ層７０４３はインクジェット法などの液滴吐出法や、印刷法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ形成する。
また、カラーフィルタ層７０４３はオーバーコート層７０４４で覆われ、さらに保護絶縁層７０４５によって覆う。
また、保護絶縁層７０４５、オーバーコート層７０４４、カラーフィルタ層７０４３、絶縁層７０４２、及び酸化膜絶縁層７０４１に形成され、且つ、ドレイン電極層に達するコンタクトホールは、隔壁７０２９と重なる位置に配置する。
ただし、両面射出構造の発光素子を用い、どちらの表示面もフルカラー表示とする場合、第２の電極７０２５側からの光はカラーフィルタ層７０４３を通過しないため、別途カラーフィルタ層を備えた封止基板を第２の電極７０２５上方に設けることが好ましい。
次に、上面射出構造の発光素子について、図１９（Ｃ）を用いて説明する。
図１９（Ｃ）に、駆動用トランジスタであるトランジスタ７００１がｎ型で、発光素子７００２から発せられる光が第２の電極７００５側に抜ける場合の、画素の断面図を示す。図１９（Ｃ）では、駆動用のトランジスタ７００１のドレイン電極層と電気的に接続された発光素子７００２の第１の電極７００３が形成されており、第１の電極７００３上にＥＬ層７００４、第２の電極７００５が順に積層されている。
また、第１の電極７００３は様々な材料を用いることができる。例えば、第１の電極７００３を陰極として用いる場合、比較的仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。
また、第１の電極７００３の周縁部は、隔壁７００９で覆う。隔壁７００９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、第１の電極７００３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７００９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
また、第１の電極７００３及び隔壁７００９上に形成するＥＬ層７００４は、少なくとも発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７００４が複数の層で構成されている場合、陰極として用いる第１の電極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの内、発光層以外の層を全て設ける必要はない。
また、上記積層順に限定されず、陽極として用いる第１の電極７００３上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。
図１９（Ｃ）ではＴｉ膜、アルミニウム膜、Ｔｉ膜の順に積層した積層膜上に、ホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層し、その上にＭｇ：Ａｇ合金薄膜とＩＴＯとの積層を形成する。
ただし、トランジスタ７００１がｎ型の場合、第１の電極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路における電圧上昇を抑制することができ、消費電力を少なくできるため好ましい。
第２の電極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。
第１の電極７００３及び第２の電極７００５で発光層を含むＥＬ層７００４を挟んでいる領域が発光素子７００２に相当する。図１９（Ｃ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように第２の電極７００５側に射出する。
また、図１９（Ｃ）において、トランジスタ７００１のドレイン電極層は、酸化膜絶縁層７０５１、保護絶縁層７０５２及び絶縁層７０５５に設けられたコンタクトホールを介して第１の電極７００３と電気的に接続する。平坦化絶縁層７０５３は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の樹脂材料を用いることができる。また上記樹脂材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁層７０５３を形成してもよい。平坦化絶縁層７０５３の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
また、第１の電極７００３と、隣り合う画素の第１の電極とを絶縁するために隔壁７００９を設ける。隔壁７００９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、第１の電極７００３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７００９として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
また、図１９（Ｃ）の構造においては、フルカラー表示を行う場合、例えば発光素子７００２として緑色発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、もう一方の発光素子を青色発光素子とする。また、３種類の発光素子だけでなく白色素子を加えた４種類の発光素子でフルカラー表示ができる発光表示装置を作製してもよい。
また、図１９（Ｃ）の構造においては、配置する複数の発光素子を全て白色発光素子として、発光素子７００２上方にカラーフィルタなどを有する封止基板を配置する構成とし、フルカラー表示ができる発光表示装置を作製してもよい。白色などの単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。
もちろん単色発光の表示を行ってもよい。例えば、白色発光を用いて照明装置を形成してもよいし、単色発光を用いてエリアカラータイプの発光装置を形成してもよい。
また、必要があれば、円偏光板などの偏光フィルムなどの光学フィルムを設けてもよい。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
なお、発光素子の駆動を制御するトランジスタ（駆動用トランジスタ）と発光素子が電気的に接続されている例を示したが、駆動用トランジスタと発光素子との間に電流制御用トランジスタが接続されている構成であってもよい。
なお本実施の形態で示す半導体装置は、図１９に示した構成に限定されるものではなく、本発明の一態様に係る技術的思想に基づく各種の変形が可能である。
次に、実施の形態１及び２に示すトランジスタを適用した半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び断面について、図２２を用いて説明する。図２２は、第１の基板上に形成されたトランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの上面図であり、図２２（Ｂ）は、図２２（Ａ）のＨ−Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、トランジスタを複数有しており、図２２（Ｂ）では、画素部４５０２に含まれるトランジスタ４５１０と、信号線駆動回路４５０３ａに含まれるトランジスタ４５０９とを例示している。
トランジスタ４５０９、４５１０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜を酸化物半導体層として含む信頼性の高い実施の形態１及び２に示すトランジスタを適用することができる。本実施の形態において、トランジスタ４５０９、４５１０はｎチャネル型トランジスタである。
絶縁層４５４４上において駆動回路用のトランジスタ４５０９の酸化物半導体層のチャネル形成領域と重なる位置に導電層４５４０が設けられている。導電層４５４０を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後におけるトランジスタ４５０９のしきい値電圧の変化量を低減することができる。また、導電層４５４０は、電位がトランジスタ４５０９のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４５４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極層４５１７は、トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜から形成され、端子電極４５１６は、トランジスタ４５０９、４５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する第２の基板は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒素を用いた。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図２２の構成に限定されない。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製することができる。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
（実施の形態７）
実施の形態１及び２に示すトランジスタを適用した半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図１１、図１２に示す。
図１１（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。
また、図１１（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩れることなく安定した画像が得られる。なお、車内広告は無線で情報を送受信できる構成としてもよい。
また、図１２は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１２では表示部２７０５）に文章を表示し、左側の表示部（図１２では表示部２７０７）に画像を表示することができる。
また、図１２では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
（実施の形態８）
実施の形態１及び２に示すトランジスタを用いた半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図２３（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図２３（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図２４（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図２４（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本発明に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図２４（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図２４（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
図２４（Ｂ）は大型遊技機であるスロットマシンの一例を示している。スロットマシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに限定されず、少なくとも本発明に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。
図２５（Ａ）は、携帯電話機の一例を示している。携帯電話機１０００は、筐体１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、スピーカ１００５、マイク１００６などを備えている。
図２５（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１００２を指などで触れることにより行うことができる。
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表示部１００２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１００２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
図２５（Ｂ）も携帯電話機の一例である。図２５（Ｂ）の携帯電話機は、筐体９４１１に、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１に操作ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び着信時に発光する発光部９４０６を含む通信装置９４００とを有しており、表示機能を有する表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に脱着可能である。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。また、表示機能のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し、表示装置９４１０を単独で用いることもできる。通信装置９４００と表示装置９４１０とは無線通信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッテリーを有する。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。
（実施の形態９）
酸化物半導体層と金属層または酸化物絶縁層が接触すると酸素が移動する現象が起こる。本実施の形態では、酸化物半導体層が非晶質の場合と結晶の場合との違いについて、上記現象に対する科学計算結果を説明する。
図３３は、本発明の一態様であるトランジスタの構造において、酸化物半導体層とソース電極及びドレイン電極となる金属層及び酸化物絶縁層が接触した状態の模式図である。図の矢印方向は、それぞれが接触した状態もしくは、加熱した状態でのそれぞれ酸素の移動方向を示している。
Ｉ型の酸化物半導体層は、酸素欠損を起こすとＮ型の導電性を示すようになり、逆に酸素欠損でＮ型となっている酸化物半導体層は、酸素を過剰に供給されることでＩ型となる。実際のデバイスプロセスではこの効果を利用し、ソース電極及びドレイン電極となる金属層と接する酸化物半導体層は、金属側に酸素が引っ張られ、その接した領域の一部（膜厚が薄い場合は膜厚方向全体）が酸素欠損を起こしてＮ型化し、金属層と良好な接触を得ることができる。また、酸化物絶縁層と接する酸化物半導体層は、酸化物絶縁層から酸化物半導体層に酸素が供給され、その接した領域の一部が（膜厚が薄い場合は膜厚方向全体）が酸素過剰となってＩ型化し、トランジスタのチャネル形成領域として機能するようになる。
本発明の一態様では、酸化物半導体層とソース電極及びドレイン電極となる金属層及び酸化物絶縁層が接触する領域には、針状結晶群からなる結晶領域が形成されており、非晶質の状態と酸素の移動形態の違いの有無を科学計算によって確かめた。
科学計算に用いたモデルは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の非晶質及び結晶構造で、直方体の長手方向片側の領域から酸素を１０％欠損させたものを用いた（図３４参照。）計算内容は、６５０℃の加速条件下で１０ｎｓｅｃ．後の酸素の分布を比較するものである。それぞれの条件を表１、表２に示す。
上記条件における計算結果として、図３５（Ａ）に非晶質を用いた場合の酸素の分布、図３５（Ｂ）に結晶を用いた場合の酸素の分布を示す。点線が初期（Ｉｎｉｔｉａｌ）、実線が結果（１０ｎｓｅｃ．後）である。分布の変化から、非晶質、結晶を問わず酸素が移動していることがわかる。
酸素欠損有りの領域で、計算前後での酸素原子の増加率は、非晶質で１５．９％、結晶で１１．３％であった。つまり、非晶質の方が結晶よりも酸素が動きやすく、酸素欠損を埋めやすいという結果となった。すなわち、結晶内では非晶質よりも比較的酸素は動きにくいことになる。
従って、本発明の一態様における酸化物半導体層に針状結晶群からなる結晶領域を有する構造においても、酸化物半導体層が非晶質の場合と同様に酸素の移動が起こることが確認された。また、結晶内では非晶質よりも比較的酸素は動きにくいことから、針状結晶群からなる結晶領域には酸化物半導体層からの酸素の脱離を抑える効果があることが確認できた。
本実施例では、ＲＴＡ法を用いて高温短時間で脱水化または脱水素化した酸化物半導体膜の状態についてＴＥＭ分析法、ＴＥＭ―ＥＤＸ分析法、Ｘ線回折法、ＳＩＭＳ分析法を用いて解析した結果について説明する。
解析に用いた試料は、モル数比がＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１の酸化物半導体ターゲットを使用して、実施の形態２に従って作製したＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を用い、ＲＴＡ装置を用い窒素ガス雰囲気中で６５０℃、６分間の加熱工程を行った試料Ａと、比較として、電気炉を用い窒素ガス雰囲気中で４５０℃、１時間の加熱工程を行った試料Ｂ、非加熱の状態の試料Ｃ（ａｓ−ｄｅｐｏ）、の３種類である。
先ず、それぞれの試料の結晶状態を調べるために、高分解能透過電子顕微鏡（日立製作所製「Ｈ９０００−ＮＡＲ」：ＴＥＭ）を用いて、その断面を加速電圧３００ｋＶで観察した。図２６に試料Ａ、図２７に試料Ｂ、図２８に試料Ｃの断面写真を示す。なお、それぞれの図の（Ａ）は低倍写真（２００万倍）、（Ｂ）は高倍写真（４００万倍）である。
図２６に示すＲＴＡ法で６５０℃、６分間の加熱を行った試料Ａは、その断面において、表層部に連続した格子像が観察された。特に図２６（Ｂ）の高倍写真では、白枠で囲んだ領域に明瞭な格子像が観察され、揃った微結晶の存在が示唆されている。このことから、ＲＴＡ法で６５０℃、６分間程度の短時間の加熱においてＩｎ−Ｇａ−Ｚｎ−Ｏ系膜の表層部は結晶化し、結晶領域を有するようになることが明らかとなった。なお、表層部を除くその他の領域においては、連続した明瞭な格子像は観察されず、非晶質領域の所々に微結晶粒子が浮いている様子が確認された。微結晶の粒子サイズは２ｎｍ以上４ｎｍ以下の所謂ナノクリスタルであった。
一方、図２７（試料Ｂ）及び図２８（試料Ｃ）の断面写真からは膜厚方向のどの領域においても明瞭な格子像は観察されず、非晶質であることが確認された。
図２９（Ａ）及び（Ｂ）には、ＲＴＡ法で６５０℃、６分間の加熱を行った試料Ａの表層部の拡大写真と結晶領域の電子線回折パターンを示す。表層部の拡大写真（図２９（Ａ））には、格子像が並ぶ方向を示した１〜５の矢印が示してあり、膜の表面に対して垂直方向に針状の結晶が成長していることがわかる。図２９（Ｂ）に示す電子線回折パターンは、矢印番号の３の位置で観測されたもので、ｃ軸方向の配向が確認されている。また、この電子線回折パターンと既知の格子定数を比較した結果、結晶構造は図３６に示すＩｎ２Ｇａ２ＺｎＯ７であることが判明した。
図３６は、六方晶系層状化合物型のＩｎ２Ｇａ２ＺｎＯ７の上面図と側面図を示しており、上面図はａ軸とｂ軸に平行な面の図であり、側面図はｃ軸に平行な面の図である。ここで、ｃ軸はａ軸とｂ軸に対して垂直であり、ａ軸とｂ軸の間の角度は１２０°となる。図３６は、上面図にＩｎ原子が取りうるサイト２０１を示し、側面図にＩｎ原子２０２、Ｇａ原子２０３、ＧａまたはＺｎ原子２０４、Ｏ原子２０５を示す。図３６に示すように、Ｉｎ２Ｇａ２ＺｎＯ７は、Ｉｎ酸化物層の間にある１層のＧａ酸化物層と、Ｉｎ酸化物層の間にある２層の酸化物層でＧａ酸化物層とＺｎ酸化物層をそれぞれ１層ずつ含むものが、交互に積層する構造となっている。
図３０は、試料Ａの表層部断面のＴＥＭ―ＥＤＸ（エネルギー分散型Ｘ線分光法）分析結果である。モル数比Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１の原料ターゲットを用いたのに対し、表層部の組成比は、ＩｎまたはＧａが１に対してＺｎが０．３以上０．４以下の比率となり、Ｚｎが若干欠乏していることがわかった。
次に同じ３種類の試料について、Ｘ線回折法にて結晶状態を分析した結果を図３１に示す。それぞれの試料のチャートにおいて、２θ＝３０〜３６°に見られるピークがＩｎ−Ｇａ−Ｚｎ−Ｏ系材料に由来する情報であり、ブロードであることから非晶質状態を反映している。しかしながら、ＲＴＡ法で６５０℃、６分間の加熱を行った試料Ａは試料Ｂ、試料Ｃよりもピーク位置が低角側にあり、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系結晶材料で最も強い回折強度を示す（００９）面や（１０１）面から得られる回折ピークの存在を示唆している。従って、Ｘ線回折法においても試料Ａに結晶領域があることが確認された。
次に試料Ａ、試料Ｃの膜中水素濃度、炭素濃度、窒素濃度のそれぞれについて、ＳＩＭＳ（二次イオン質量分析法）分析結果を図３２に示す。横軸は試料表面からの深さを示しており、左端の深さ０ｎｍの位置が試料最表面（酸化物半導体層の最表面）に相当し、分析は表面側より行っている。
図３２（Ａ）は水素濃度プロファイルを示している。試料Ａのプロファイルは、試料Ｃのプロファイルよりも一桁以上水素濃度が減少していることが判明し、ＲＴＡ法で６５０℃、６分間の加熱によって脱水化または脱水素化が効果的に行われていることが確認された。なお、試料Ａのプロファイル及び試料Ｃのプロファイルは、試料と同じＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層で作製した標準試料を用いて定量したものである。
なお、ＳＩＭＳ分析は、その原理上、試料表面近傍や、材質が異なる積層膜界面近傍のデータを正確に得ることが困難であることが知られている。本分析においては、膜中の正確なデータを得るために約４０ｎｍの膜厚のうち、深さ１５ｎｍ以降３５ｎｍ以内のプロファイルを評価の対象とした。
試料Ｃのプロファイルから、脱水素化を行っていない酸化物半導体層中に、水素が約３×１０２０ａｔｏｍｓ／ｃｍ３以上、約５×１０２０ａｔｏｍｓ／ｃｍ３以下、平均水素濃度で約４×１０２０ａｔｏｍｓ／ｃｍ３含まれていることがわかる。また、試料Ａのプロファイルから、脱水素化により、酸化物半導体層中の平均水素濃度を約２×１０１９ａｔｏｍｓ／ｃｍ３に低減できていることがわかる。
図３２（Ｂ）には炭素濃度プロファイル、図３２（Ｃ）には窒素濃度プロファイルをそれぞれ示す。水素濃度プロファイルと異なり、どちらも試料Ａと試料Ｃとの明確な違いは確認されず、ＲＴＡ法で６５０℃、６分間の加熱による炭素及び窒素成分の脱離または混入は無いことが明かとなった。また、図３８にＨ＋Ｏの二次イオン強度、図３９にＨ２＋Ｏの二次イオン強度の検出結果を示す。どちらも高い温度で処理した試料の方が強度が低くなっており、ＲＴＡ法で６５０℃、６分間の加熱でも水分またはＯＨの脱離が効率よく行われていることがわかった。
以上の解析結果により、ＲＴＡ法で６５０℃、６分間の短時間に加熱した試料は、その表層部に針状結晶群からなる結晶領域が存在することが確認できた。また、酸化物半導体層中の水素濃度を１／１０以下に低減できることが確認できた。
本実施例では、実施の形態１に示すトランジスタを作製し、−ＢＴ試験を行った結果について説明する。
トランジスタの信頼性を調べるための手法の一つに、バイアス−熱ストレス試験（以下、ＢＴ試験という）がある。ＢＴ試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化を、短時間で評価することができる。特に、ＢＴ試験前後におけるトランジスタのしきい値電圧の変化量は、信頼性を調べるための重要な指標となる。ＢＴ試験前後において、しきい値電圧の変化量が少ないほど、信頼性が高いトランジスタであるといえる。
具体的には、トランジスタが形成されている基板の温度（基板温度）を一定に維持し、トランジスタのソースおよびドレインを同電位とし、ゲートにソースおよびドレインとは異なる電位を一定時間印加する。基板温度は、試験目的に応じて適宜設定すればよい。また、ゲートに印加する電位がソースおよびドレインの電位よりも高い場合を＋ＢＴ試験といい、ゲートに印加する電位がソースおよびドレインの電位よりも低い場合を−ＢＴ試験という。
ＢＴ試験の試験強度は、基板温度、ゲート絶縁膜に加えられる電界強度、電界印加時間により決定することができる。ゲート絶縁膜に加えられる電界強度は、ゲートと、ソースおよびドレインの電位差をゲート絶縁膜の膜厚で除して決定される。例えば、膜厚が１００ｎｍのゲート絶縁膜に印加する電界強度を２ＭＶ／ｃｍとしたい場合は、電位差を２０Ｖとすればよい。
なお、電圧とは２点間における電位差のことをいい、電位とは、静電場の中のある一点において単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。
−ＢＴ試験は、基板温度を１５０℃、ゲート絶縁膜に印加する電界強度を２ＭＶ／ｃｍ、印加時間を１時間として行った。
まず、−ＢＴ試験対象となるトランジスタの初期特性を測定するため、基板温度を４０℃とし、ソース−ドレイン間電圧（以下、ドレイン電圧またはＶｄともいう）を１Ｖとし、ソース−ゲート間電圧（以下、ゲート電圧またはＶｇともいう）を−２０Ｖ〜＋２０Ｖまで変化させたときのソース−ドレイン電流（以下、ドレイン電流またはＩｄともいう）の変化特性、すなわちＶｄが１Ｖの時のＶｇ−Ｉｄ特性を測定した。ここでは基板温度を試料表面への吸湿対策として４０℃としているが、特に問題がなければ、基板温度を室温（２５℃）として測定してもかまわない。
次に、Ｖｄを１０Ｖとして同様の測定を行い、Ｖｄが１０Ｖの時のＶｇ−Ｉｄ特性を測定した。
次に、基板温度を１５０℃まで上昇させた後、トランジスタのソースおよびドレインの電位を０Ｖとした。続いて、ゲート絶縁膜へ印加される電界強度が２ＭＶ／ｃｍとなるようにゲートに電圧を印加した。ここでは、トランジスタのゲート絶縁膜の厚さが１００ｎｍであったため、ゲートに−２０Ｖを印加し、そのまま１時間保持した。ここでは印加時間を１時間としたが、目的に応じて適宜時間を変更してもよい。
次に、ゲート、ソースおよびドレインへ電圧を印加したまま、基板温度を４０℃まで下げた。この時、基板温度が下がりきる前に電圧の印加をやめてしまうと、余熱の影響により−ＢＴ試験でトランジスタに与えられたダメージが回復されてしまうため、電圧は印加したまま基板温度を下げる必要がある。基板温度が４０℃になった後、電圧の印加を終了させた。なお、厳密には降温時間も印加時間に加える必要があるが、実際には数分で４０℃まで下げることができたため、これを誤差範囲内と考え、降温時間は印加時間に加えていない。
次に、初期特性の測定と同じ条件で、Ｖｄが１Ｖの時と１０Ｖの時のＶｇ−Ｉｄ特性をそれぞれ測定し、−ＢＴ試験後のＶｇ−Ｉｄ特性を得た。
図３７（Ａ）に、−ＢＴ試験前後におけるトランジスタのＶｇ−Ｉｄ特性を示す。図３７（Ａ）の横軸はゲート電圧（Ｖｇ）で、縦軸はゲート電圧に対するドレイン電流（Ｉｄ）を対数目盛で示している。
図３７（Ｂ）は、図３７（Ａ）に示す部位９００を拡大した図である。初期特性９０１は、Ｖｄが１Ｖの時の−ＢＴ試験前のトランジスタのＶｇ−Ｉｄ特性であり、初期特性９１１は、Ｖｄが１０Ｖの時の−ＢＴ試験前のトランジスタのＶｇ−Ｉｄ特性である。また、−ＢＴ９０２は、−ＢＴ試験後の、Ｖｄが１Ｖの時のトランジスタのＶｇ−Ｉｄ特性であり、−ＢＴ９１２は、−ＢＴ試験後の、Ｖｄが１０Ｖの時のトランジスタのＶｇ−Ｉｄ特性である。
図３７から、初期特性９０１及び初期特性９１１に比べ、−ＢＴ９０２及び−ＢＴ９１２は、全体がプラス方向へ僅かにシフトしていることがわかる。しかしながら、シフト量は０．５Ｖ以下とごく僅かであり、本実施の形態１で作製したトランジスタは、−ＢＴ試験における信頼性が高いトランジスタであることが確認できた。
１１ 配線
１２ 配線
１３ 配線
１４ 配線
１５ 配線
２１ 入力端子
２２ 入力端子
２３ 入力端子
２４ 入力端子
２５ 入力端子
２６ 出力端子
２７ 出力端子
２８ トランジスタ
３１ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ トランジスタ
３７ トランジスタ
３８ トランジスタ
３９ トランジスタ
４０ トランジスタ
４１ トランジスタ
４２ トランジスタ
４３ トランジスタ
５１ 電源線
５２ 電源線
５３ 電源線
６１ 期間
６２ 期間
１００ 基板
１０１ ゲート電極層
１０２ ゲート絶縁層
１０３ 酸化物半導体層
１０６ 針状結晶群
１０７ 酸化物絶縁層
１０８ 容量配線
１１０ 画素電極層
１１２ 導電層
１１３ 導電層
１１４ 導電層
１２０ 接続電極
１２１ 端子
１２２ 端子
１２５ コンタクトホール
１２６ コンタクトホール
１２７ コンタクトホール
１２８ 透光性を有する導電膜
１２９ 透光性を有する導電膜
１３１ レジストマスク
１５０ 端子
１５１ 端子
１５２ ゲート絶縁層
１５３ 接続電極
１５４ 保護絶縁膜
１５５ 透光性を有する導電膜
１５６ 電極
１７０ トランジスタ
２０１ Ｉｎ原子が取りうるサイト
２０２ Ｉｎ原子
２０３ ＧａまたはＺｎ原子
２０４ Ｏ原子
５８０ 基板
５８１ トランジスタ
５８５ 絶縁層
５８３ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９４ キャビティ
５９５ 充填材
５９６ 基板
９００ 部位
９０１ 初期特性
９０２ −ＢＴ
９１１ 初期特性
９１２ −ＢＴ
１０００ 携帯電話機
１００１ 筐体
１００２ 表示部
１００３ 操作ボタン
１００４ 外部接続ポート
１００５ スピーカ
１００６ マイク
１０５ａ ソース電極層
１０５ｂ ドレイン電極層
１１２ａ 導電層
１１３ａ 導電層
１１４ａ 導電層
２６００ トランジスタ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２６３１ ポスター
２６３２ 車内広告
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０４０ 導電層
４０４４ 絶縁層
４５０１ 基板
４５０２ 画素部
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ トランジスタ
４５１０ トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１９ 異方性導電膜
４５２０ 隔壁
４５４０ 導電層
４５４４ 絶縁層
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 走査線駆動回路
５３０４ 信号線駆動回路
５３０５ タイミング制御回路
５６０１ シフトレジスタ
５６０２ スイッチング回路
５６０３ トランジスタ
５６０４ 配線
５６０５ 配線
５９０ａ 黒色領域
５９０ｂ 白色領域
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ トランジスタ
７００２ 発光素子
７００３ 電極
７００４ ＥＬ層
７００５ 電極
７００９ 隔壁
７０１０ 基板
７０１１ 駆動用トランジスタ
７０１２ 発光素子
７０１３ 電極
７０１４ ＥＬ層
７０１５ 電極
７０１６ 遮蔽膜
７０１７ 透光性を有する導電膜
７０１９ 隔壁
７０２０ 基板
７０２１ 駆動用トランジスタ
７０２２ 発光素子
７０２３ 電極
７０２４ ＥＬ層
７０２５ 電極
７０２７ 透光性を有する導電膜
７０２９ 隔壁
７０３０ ゲート絶縁層
７０３１ 酸化膜絶縁層
７０３２ 絶縁層
７０３３ カラーフィルタ層
７０３４ オーバーコート層
７０３５ 保護絶縁層
７０４０ ゲート絶縁層
７０４１ 酸化膜絶縁層
７０４２ 絶縁層
７０４３ カラーフィルタ層
７０４４ オーバーコート層
７０４５ 保護絶縁層
７０５１ 酸化膜絶縁層
７０５２ 保護絶縁層
７０５３ 平坦化絶縁層
７０５５ 絶縁層
９４００ 通信装置
９４０１ 筐体
９４０２ 操作ボタン
９４０３ 外部入力端子
９４０４ マイク
９４０５ スピーカ
９４０６ 発光部
９４１０ 表示装置
９４１１ 筐体
９４１２ 表示部
９４１３ 操作ボタン
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部
４５０３ａ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５１８ａ ＦＰＣ

Claims (13)

  1. 少なくとも一表面側に該表面と垂直な方向にｃ軸成長し、該表面に平行なａ−ｂ面を有する針状結晶群を有し、
    該針状結晶群中の針状結晶はａ軸方向またはｂ軸方向の長さに対してｃ軸方向の長さが５倍以上あり、
    該針状結晶群以外の領域は非晶質又は非晶質と微結晶とが混在している領域であることを特徴とする酸化物半導体膜。
  2. 請求項１において、
    前記針状結晶のａ軸方向またはｂ軸方向の長さは、２ｎｍ以上５０ｎｍ以下であることを特徴とする酸化物半導体膜。
  3. 請求項１または請求項２において、
    前記針状結晶群の結晶構造は、Ｉｎ２Ｇａ２ＺｎＯ７で表されることを特徴とする酸化物半導体膜。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記非晶質又は非晶質と微結晶とが混在している領域の構造のモル数比は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５であることを特徴とする酸化物半導体膜。
  5. 請求項１乃至請求項４のいずれか一項において、
    １０ｎｍ以上２００ｎｍ以下の膜厚を有することを特徴とする酸化物半導体膜。
  6. 絶縁表面上にゲート電極層と、
    前記ゲート電極層上にゲート絶縁層と、
    前記ゲート絶縁層上に酸化物半導体層と、
    前記ゲート絶縁層上に前記酸化物半導体層の一部と重なるソース電極層及びドレイン電極層と、
    前記ソース電極層及び前記ドレイン電極層上に前記酸化物半導体層と接する酸化物絶縁層と、を有し、
    前記酸化物半導体層は、少なくとも一表面側に該表面と垂直な方向にｃ軸成長し、該表面に平行なａ−ｂ面を有する針状結晶群を有し、
    該針状結晶群中の針状結晶はａ軸方向またはｂ軸方向の長さに対してｃ軸方向の長さが５倍以上あり、
    該針状結晶群以外の領域は非晶質又は非晶質と微結晶とが混在している領域であることを特徴とする半導体装置。
  7. 請求項６において、
    前記針状結晶のａ軸方向またはｂ軸方向の長さは、２ｎｍ以上５０ｎｍ以下であることを特徴とする半導体装置。
  8. 請求項６または請求項７において、
    前記針状結晶群の結晶構造は、Ｉｎ２Ｇａ２ＺｎＯ７で表されることを特徴とする半導体装置。
  9. 請求項６乃至請求項８のいずれか一項において、
    前記非晶質又は非晶質と微結晶とが混在している領域の構造のモル数比は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５であることを特徴とする半導体装置。
  10. 請求項６乃至請求項９のいずれか一項において、
    前記酸化物半導体層の膜厚が１０ｎｍ以上２００ｎｍ以下であることを特徴とする半導体装置。
  11. 絶縁表面上に、ゲート電極層を形成し、
    前記ゲート電極層上にゲート絶縁層を形成し、
    前記ゲート絶縁層上に酸化物半導体層を形成し、
    前記酸化物半導体層を形成した後、４００℃以上７００℃以下の温度で熱処理を行って、該酸化物半導体層の表面に、該表面と垂直な方向にｃ軸成長し、該表面に平行なａ−ｂ面を有し、且つａ軸方向またはｂ軸方向の長さに対してｃ軸方向の長さが５倍以上である針状結晶からなる針状結晶群を形成し、
    前記酸化物半導体層上に、ソース電極層及びドレイン電極層を形成し、
    前記ソース電極層及び前記ドレイン電極層上に前記酸化物半導体層の一部と接する酸化物絶縁層を形成することを特徴とする半導体装置の作製方法。
  12. 請求項１１において、
    前記熱処理をＲＴＡ法を用いて行うことを特徴とする半導体装置の作製方法。
  13. 請求項１１または請求項１２において、
    前記熱処理を窒素または希ガス雰囲気下で行うことを特徴とする半導体装置の作製方法。
JP2010206829A 2009-09-24 2010-09-15 半導体装置 Active JP5687870B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010206829A JP5687870B2 (ja) 2009-09-24 2010-09-15 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009218877 2009-09-24
JP2009218877 2009-09-24
JP2010206829A JP5687870B2 (ja) 2009-09-24 2010-09-15 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015010813A Division JP6009591B2 (ja) 2009-09-24 2015-01-23 半導体装置

Publications (3)

Publication Number Publication Date
JP2011091375A true JP2011091375A (ja) 2011-05-06
JP2011091375A5 JP2011091375A5 (ja) 2013-10-10
JP5687870B2 JP5687870B2 (ja) 2015-03-25

Family

ID=43755840

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2010206829A Active JP5687870B2 (ja) 2009-09-24 2010-09-15 半導体装置
JP2015010813A Active JP6009591B2 (ja) 2009-09-24 2015-01-23 半導体装置
JP2016179127A Withdrawn JP2017022400A (ja) 2009-09-24 2016-09-14 酸化物半導体膜及び半導体装置
JP2018074557A Active JP6607990B2 (ja) 2009-09-24 2018-04-09 表示装置
JP2019191873A Active JP7048552B2 (ja) 2009-09-24 2019-10-21 半導体装置
JP2022048610A Active JP7297965B2 (ja) 2009-09-24 2022-03-24 表示装置
JP2023097923A Active JP7577793B2 (ja) 2009-09-24 2023-06-14 液晶表示装置
JP2024186732A Pending JP2025013365A (ja) 2009-09-24 2024-10-23 半導体装置

Family Applications After (7)

Application Number Title Priority Date Filing Date
JP2015010813A Active JP6009591B2 (ja) 2009-09-24 2015-01-23 半導体装置
JP2016179127A Withdrawn JP2017022400A (ja) 2009-09-24 2016-09-14 酸化物半導体膜及び半導体装置
JP2018074557A Active JP6607990B2 (ja) 2009-09-24 2018-04-09 表示装置
JP2019191873A Active JP7048552B2 (ja) 2009-09-24 2019-10-21 半導体装置
JP2022048610A Active JP7297965B2 (ja) 2009-09-24 2022-03-24 表示装置
JP2023097923A Active JP7577793B2 (ja) 2009-09-24 2023-06-14 液晶表示装置
JP2024186732A Pending JP2025013365A (ja) 2009-09-24 2024-10-23 半導体装置

Country Status (5)

Country Link
US (5) US8492758B2 (ja)
JP (8) JP5687870B2 (ja)
KR (9) KR102054650B1 (ja)
TW (6) TWI600167B (ja)
WO (1) WO2011036999A1 (ja)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120127250A (ko) * 2011-05-11 2012-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20120129765A (ko) * 2011-05-19 2012-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
JP2012256020A (ja) * 2010-12-15 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
JP2013084735A (ja) * 2011-10-07 2013-05-09 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
KR20130105390A (ko) * 2012-03-14 2013-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 트랜지스터, 및 반도체 장치
WO2014024808A1 (en) * 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2014142617A (ja) * 2012-12-25 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015029087A (ja) * 2013-06-28 2015-02-12 株式会社半導体エネルギー研究所 半導体装置
JP2015201656A (ja) * 2010-08-27 2015-11-12 株式会社半導体エネルギー研究所 光センサ
JP2016146506A (ja) * 2011-03-04 2016-08-12 株式会社半導体エネルギー研究所 半導体装置
JP2017011310A (ja) * 2011-10-14 2017-01-12 株式会社半導体エネルギー研究所 半導体装置
JP2017034272A (ja) * 2011-10-14 2017-02-09 株式会社半導体エネルギー研究所 半導体装置
JP2017175101A (ja) * 2015-08-28 2017-09-28 株式会社半導体エネルギー研究所 酸化物半導体、トランジスタ及び半導体装置
JP2018011084A (ja) * 2011-03-25 2018-01-18 株式会社半導体エネルギー研究所 表示装置
JP2018139299A (ja) * 2012-01-26 2018-09-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2019036744A (ja) * 2011-07-08 2019-03-07 株式会社半導体エネルギー研究所 半導体装置
JP2019068103A (ja) * 2011-05-25 2019-04-25 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2019134173A (ja) * 2011-10-27 2019-08-08 株式会社半導体エネルギー研究所 半導体装置
JP2019140399A (ja) * 2012-02-03 2019-08-22 株式会社半導体エネルギー研究所 半導体装置
JP2019161244A (ja) * 2011-04-13 2019-09-19 株式会社半導体エネルギー研究所 半導体装置
KR20210008942A (ko) * 2012-11-08 2021-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막 및 금속 산화물 막의 형성 방법
JP2022079465A (ja) * 2012-05-10 2022-05-26 株式会社半導体エネルギー研究所 半導体装置
JP2023082709A (ja) * 2012-07-20 2023-06-14 株式会社半導体エネルギー研究所 半導体装置
JP2023109903A (ja) * 2012-02-09 2023-08-08 株式会社半導体エネルギー研究所 液晶表示装置
JP2024095718A (ja) * 2011-09-29 2024-07-10 株式会社半導体エネルギー研究所 半導体装置の作製方法

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101291395B1 (ko) * 2009-06-30 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
CN105428424A (zh) 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
KR102054650B1 (ko) * 2009-09-24 2019-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2011037008A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film and method for manufacturing semiconductor device
EP2486593B1 (en) * 2009-10-09 2017-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101779349B1 (ko) * 2009-10-14 2017-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102687400B (zh) 2009-10-30 2016-08-24 株式会社半导体能源研究所 逻辑电路和半导体装置
KR102286284B1 (ko) 2009-11-06 2021-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101876473B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102446585B1 (ko) 2009-11-27 2022-09-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
CN104992962B (zh) 2009-12-04 2018-12-25 株式会社半导体能源研究所 半导体器件及其制造方法
KR20210043743A (ko) * 2009-12-04 2021-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN105609509A (zh) 2009-12-04 2016-05-25 株式会社半导体能源研究所 显示装置
KR101945171B1 (ko) 2009-12-08 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN109390215B (zh) 2009-12-28 2023-08-15 株式会社半导体能源研究所 制造半导体装置的方法
KR20130090405A (ko) 2010-07-02 2013-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
US8664097B2 (en) 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI565079B (zh) 2010-10-20 2017-01-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8629496B2 (en) 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI525818B (zh) 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
KR20200052993A (ko) 2010-12-03 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
US8883556B2 (en) 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9691772B2 (en) 2011-03-03 2017-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including memory cell which includes transistor and capacitor
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9219159B2 (en) * 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US8987728B2 (en) 2011-03-25 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
TWI582999B (zh) 2011-03-25 2017-05-11 半導體能源研究所股份有限公司 場效電晶體及包含該場效電晶體之記憶體與半導體電路
JP6053098B2 (ja) 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9142320B2 (en) * 2011-04-08 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Memory element and signal processing circuit
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9331206B2 (en) 2011-04-22 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US8916868B2 (en) * 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN102760697B (zh) 2011-04-27 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
JP6006975B2 (ja) * 2011-05-19 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102089505B1 (ko) * 2011-09-23 2020-03-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10014068B2 (en) 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20140113909A (ko) * 2011-12-19 2014-09-25 아사히 가라스 가부시키가이샤 화학 강화용 글래스 기판 및 그의 제조 방법
WO2013099620A1 (ja) * 2011-12-26 2013-07-04 旭硝子株式会社 化学強化処理によるガラス基板の反りを低減する方法、および化学強化ガラス基板の製造方法
KR102101167B1 (ko) * 2012-02-03 2020-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9362417B2 (en) * 2012-02-03 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102479944B1 (ko) 2012-04-13 2022-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014027263A (ja) 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW201405828A (zh) * 2012-07-31 2014-02-01 E Ink Holdings Inc 顯示面板、薄膜電晶體及其製造方法
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103594521B (zh) * 2012-08-17 2017-03-01 瀚宇彩晶股份有限公司 半导体元件
US9614258B2 (en) 2012-12-28 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Power storage device and power storage system
JP6329762B2 (ja) 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
WO2014104267A1 (en) 2012-12-28 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI611566B (zh) * 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
JP6224338B2 (ja) * 2013-04-11 2017-11-01 株式会社半導体エネルギー研究所 半導体装置、表示装置及び半導体装置の作製方法
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
WO2014188983A1 (en) 2013-05-21 2014-11-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and formation method thereof
JP6457239B2 (ja) 2013-10-31 2019-01-23 株式会社半導体エネルギー研究所 半導体装置
KR102317297B1 (ko) 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
JP6537341B2 (ja) 2014-05-07 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
CN105161523B (zh) 2015-08-13 2018-09-25 京东方科技集团股份有限公司 一种电极、薄膜晶体管、阵列基板及显示设备
CN106684125B (zh) * 2015-11-05 2020-05-08 群创光电股份有限公司 显示设备
JP6904094B2 (ja) * 2016-06-23 2021-07-14 三菱マテリアル株式会社 絶縁回路基板の製造方法
TWI718208B (zh) 2016-06-30 2021-02-11 日商半導體能源研究所股份有限公司 顯示裝置及其工作方法以及電子裝置
CN106024907A (zh) * 2016-07-25 2016-10-12 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板及显示装置
KR102088420B1 (ko) * 2017-11-06 2020-04-23 한국과학기술연구원 기립 보조 장치
US11282964B2 (en) 2017-12-07 2022-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20220230878A1 (en) * 2019-09-05 2022-07-21 Hewlett-Packard Development Company, L.P. Semiconductor composite layers
CN112530977B (zh) * 2020-11-30 2022-11-04 厦门天马微电子有限公司 一种阵列基板及其制备方法、显示面板、显示装置
JP2023149085A (ja) * 2022-03-30 2023-10-13 株式会社ジャパンディスプレイ 半導体装置の製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020139688A1 (en) * 2001-03-22 2002-10-03 Hiroshi Okura Zinc oxide with acicular structure, process for its production, and photoelectric conversion device
JP2006310186A (ja) * 2005-04-28 2006-11-09 Canon Inc 光起電力素子、該光起電力素子によって構成した色素増感型太陽電池
JP2007095682A (ja) * 2005-09-29 2007-04-12 Samsung Electronics Co Ltd 積層型光起電素子およびその製造方法
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
US20080280058A1 (en) * 2005-04-14 2008-11-13 Tallinn University Of Technology Method of Preparing Zinc Oxide Nanorods on a Substrate By Chemical Spray Pyrolysis
JP2009505430A (ja) * 2005-08-16 2009-02-05 ナノソーラー インコーポレイテッド 伝導性障壁層と箔担体を有する光電池装置
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
US20090152506A1 (en) * 2007-12-17 2009-06-18 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2011100979A (ja) * 2009-10-08 2011-05-19 Semiconductor Energy Lab Co Ltd 酸化物半導体膜、および半導体装置

Family Cites Families (232)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4390890A (en) 1980-06-26 1983-06-28 International Business Machines Corporation Saturation-limited bipolar transistor device
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0435019A (ja) 1990-05-31 1992-02-05 Tonen Corp 薄膜トランジスター
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09306256A (ja) * 1996-05-14 1997-11-28 Kokusai Chodendo Sangyo Gijutsu Kenkyu Center バルク酸化物超電導体ならびにその線材及び板の作製方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6198113B1 (en) 1999-04-22 2001-03-06 Acorn Technologies, Inc. Electrostatically operated tunneling transistor
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
WO2002016679A1 (en) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Polycrystalline semiconductor material and method of manufacture thereof
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4431925B2 (ja) 2000-11-30 2010-03-17 信越半導体株式会社 発光素子の製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4338937B2 (ja) * 2001-04-16 2009-10-07 株式会社半導体エネルギー研究所 半導体装置
US6740938B2 (en) 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
JP2003029293A (ja) 2001-07-13 2003-01-29 Minolta Co Ltd 積層型表示装置及びその製造方法
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4017476B2 (ja) * 2002-08-30 2007-12-05 富士通株式会社 誘電体導波管及びその製造方法
JP2004134454A (ja) * 2002-10-08 2004-04-30 Toyota Central Res & Dev Lab Inc 熱電変換材料及びその製造方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US20060065186A1 (en) * 2002-12-10 2006-03-30 Canon Kabushiki Kaisha Process for producing crystalline thin film
CN1723741B (zh) 2002-12-12 2012-09-05 株式会社半导体能源研究所 发光装置、制造装置、成膜方法及清洁方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US20050031799A1 (en) 2003-06-25 2005-02-10 Fuji Photo Film Co., Ltd. Process for preparing radiation image storage panel
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20060060237A1 (en) 2004-09-18 2006-03-23 Nanosolar, Inc. Formation of solar cells on foil substrates
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4660124B2 (ja) 2004-06-17 2011-03-30 カシオ計算機株式会社 薄膜トランジスタの製造方法
TWI500072B (zh) * 2004-08-31 2015-09-11 Sophia School Corp 發光元件之製造方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7276724B2 (en) 2005-01-20 2007-10-02 Nanosolar, Inc. Series interconnected optoelectronic device module assembly
US7838868B2 (en) 2005-01-20 2010-11-23 Nanosolar, Inc. Optoelectronic architecture having compound conducting substrate
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI481024B (zh) 2005-01-28 2015-04-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
CN101189367B (zh) 2005-05-31 2012-01-04 京瓷株式会社 含有针状结晶的排列体的复合体及其制造方法、以及光电转换元件、发光元件及电容器
JP4434080B2 (ja) * 2005-06-03 2010-03-17 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007121788A (ja) 2005-10-31 2007-05-17 Hitachi Displays Ltd アクティブマトリクス基板およびそれを用いた液晶表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
JP5129473B2 (ja) 2005-11-15 2013-01-30 富士フイルム株式会社 放射線検出器
US7745798B2 (en) 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP4441883B2 (ja) * 2005-12-06 2010-03-31 ソニー株式会社 表示装置
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
CN100424825C (zh) 2006-02-08 2008-10-08 中国科学院半导体研究所 利用可协变衬底制备生长氧化锌薄膜材料的方法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015473B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
JP4552950B2 (ja) 2006-03-15 2010-09-29 住友金属鉱山株式会社 ターゲット用酸化物焼結体、その製造方法、それを用いた透明導電膜の製造方法、及び得られる透明導電膜
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007279616A (ja) 2006-04-12 2007-10-25 Sony Corp 駆動基板の製造方法および駆動基板
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
WO2007142167A1 (en) 2006-06-02 2007-12-13 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
US20070287221A1 (en) 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
WO2007148601A1 (ja) 2006-06-19 2007-12-27 Panasonic Corporation 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP4700665B2 (ja) 2006-09-29 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5099739B2 (ja) 2006-10-12 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7843548B2 (en) * 2006-11-13 2010-11-30 Asml Netherlands B.V. Conduit system for a lithographic apparatus, lithographic apparatus, pump, and method for substantially reducing vibrations in a conduit system
JP5116290B2 (ja) * 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP2008217908A (ja) * 2007-03-05 2008-09-18 Fuji Electric Device Technology Co Ltd 磁気記録媒体およびその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5261979B2 (ja) 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
ATE490560T1 (de) * 2007-05-31 2010-12-15 Canon Kk Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter
WO2008156312A2 (en) 2007-06-19 2008-12-24 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR100884883B1 (ko) * 2007-06-26 2009-02-23 광주과학기술원 아연산화물 반도체 및 이를 제조하기 위한 방법
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR20090002841A (ko) * 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP4537434B2 (ja) 2007-08-31 2010-09-01 株式会社日立製作所 酸化亜鉛薄膜、及びそれを用いた透明導電膜、及び表示素子
US7795677B2 (en) * 2007-09-05 2010-09-14 International Business Machines Corporation Nanowire field-effect transistors
US20090065804A1 (en) * 2007-09-10 2009-03-12 International Business Machines Corporation Bipolar transistor with low resistance base contact and method of making the same
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
US7914908B2 (en) * 2007-11-02 2011-03-29 Global Oled Technology Llc Organic electroluminescent device having an azatriphenylene derivative
JP2009130229A (ja) 2007-11-27 2009-06-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5213421B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 酸化物半導体薄膜トランジスタ
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5388099B2 (ja) * 2007-12-28 2014-01-15 国立大学法人大阪大学 コアシェル型量子ドット蛍光微粒子
JP2009164161A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 電界効果トランジスタ
JP5213458B2 (ja) * 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
EP2237809A2 (en) * 2008-01-18 2010-10-13 Porex Surgical, Inc. Composite implants and methods of making and using the same
WO2009093625A1 (ja) 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
KR100963003B1 (ko) * 2008-02-05 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
KR100870838B1 (ko) 2008-03-04 2008-11-28 한국철강 주식회사 투명전극이 코팅된 기판의 수분 제거방법
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2009265271A (ja) 2008-04-23 2009-11-12 Nippon Shokubai Co Ltd 電気光学表示装置
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US7791149B2 (en) * 2008-07-10 2010-09-07 Qimonda Ag Integrated circuit including a dielectric layer
KR100975204B1 (ko) * 2008-08-04 2010-08-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101644406B1 (ko) 2008-09-12 2016-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2010029866A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101670695B1 (ko) 2008-09-19 2016-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101889287B1 (ko) 2008-09-19 2018-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US20100078727A1 (en) * 2008-10-01 2010-04-01 Min Byoung W eFuse and Resistor Structures and Method for Forming Same in Active Region
KR102133478B1 (ko) 2008-10-03 2020-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
WO2010053060A1 (en) 2008-11-07 2010-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US20100244017A1 (en) * 2009-03-31 2010-09-30 Randy Hoffman Thin-film transistor (tft) with an extended oxide channel
TWI397184B (zh) * 2009-04-29 2013-05-21 Ind Tech Res Inst 氧化物半導體薄膜電晶體
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
KR101638978B1 (ko) * 2009-07-24 2016-07-13 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5796760B2 (ja) * 2009-07-29 2015-10-21 Ｎｌｔテクノロジー株式会社 トランジスタ回路
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
TWI596741B (zh) 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101460869B1 (ko) 2009-09-04 2014-11-11 가부시끼가이샤 도시바 박막 트랜지스터 및 그 제조 방법
CN105428424A (zh) 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
KR20230165355A (ko) 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102054650B1 (ko) * 2009-09-24 2019-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101969253B1 (ko) 2009-10-08 2019-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102687400B (zh) 2009-10-30 2016-08-24 株式会社半导体能源研究所 逻辑电路和半导体装置
KR101097322B1 (ko) * 2009-12-15 2011-12-23 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
US8346799B1 (en) * 2010-04-23 2013-01-01 A9.Com, Inc. Recent content rank adjustment with inverted decay
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020139688A1 (en) * 2001-03-22 2002-10-03 Hiroshi Okura Zinc oxide with acicular structure, process for its production, and photoelectric conversion device
JP2002356400A (ja) * 2001-03-22 2002-12-13 Canon Inc 酸化亜鉛の針状構造体の製造方法及びそれを用いた電池、光電変換装置
US20080280058A1 (en) * 2005-04-14 2008-11-13 Tallinn University Of Technology Method of Preparing Zinc Oxide Nanorods on a Substrate By Chemical Spray Pyrolysis
JP2006310186A (ja) * 2005-04-28 2006-11-09 Canon Inc 光起電力素子、該光起電力素子によって構成した色素増感型太陽電池
JP2009505430A (ja) * 2005-08-16 2009-02-05 ナノソーラー インコーポレイテッド 伝導性障壁層と箔担体を有する光電池装置
JP2007095682A (ja) * 2005-09-29 2007-04-12 Samsung Electronics Co Ltd 積層型光起電素子およびその製造方法
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
US20090152506A1 (en) * 2007-12-17 2009-06-18 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009167087A (ja) * 2007-12-17 2009-07-30 Fujifilm Corp 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2011100979A (ja) * 2009-10-08 2011-05-19 Semiconductor Energy Lab Co Ltd 酸化物半導体膜、および半導体装置

Cited By (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015201656A (ja) * 2010-08-27 2015-11-12 株式会社半導体エネルギー研究所 光センサ
US9841843B2 (en) 2010-12-15 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP2012256020A (ja) * 2010-12-15 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
JP2016146506A (ja) * 2011-03-04 2016-08-12 株式会社半導体エネルギー研究所 半導体装置
JP2018011084A (ja) * 2011-03-25 2018-01-18 株式会社半導体エネルギー研究所 表示装置
JP2021010037A (ja) * 2011-04-13 2021-01-28 株式会社半導体エネルギー研究所 半導体装置
JP7506819B2 (ja) 2011-04-13 2024-06-26 株式会社半導体エネルギー研究所 液晶表示装置
US10998449B2 (en) 2011-04-13 2021-05-04 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP2024026552A (ja) * 2011-04-13 2024-02-28 株式会社半導体エネルギー研究所 液晶表示装置
JP7413597B2 (ja) 2011-04-13 2024-01-15 株式会社半導体エネルギー研究所 半導体装置
US11799033B2 (en) 2011-04-13 2023-10-24 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP2023138783A (ja) * 2011-04-13 2023-10-02 株式会社半導体エネルギー研究所 半導体装置
US12206023B2 (en) 2011-04-13 2025-01-21 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP7332759B2 (ja) 2011-04-13 2023-08-23 株式会社半導体エネルギー研究所 半導体装置
JP2019161244A (ja) * 2011-04-13 2019-09-19 株式会社半導体エネルギー研究所 半導体装置
JP2022111351A (ja) * 2011-04-13 2022-07-29 株式会社半導体エネルギー研究所 半導体装置
KR20120127250A (ko) * 2011-05-11 2012-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101999096B1 (ko) * 2011-05-11 2019-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2016226045A (ja) * 2011-05-19 2016-12-28 株式会社半導体エネルギー研究所 演算回路
KR102081792B1 (ko) * 2011-05-19 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
US10090333B2 (en) 2011-05-19 2018-10-02 Semiconductor Energy Laboratory Co., Ltd. Arithmetic circuit and method of driving the same
KR20120129765A (ko) * 2011-05-19 2012-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
JP7026749B2 (ja) 2011-05-25 2022-02-28 株式会社半導体エネルギー研究所 半導体装置
US11489077B2 (en) 2011-05-25 2022-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US11967648B2 (en) 2011-05-25 2024-04-23 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US12062724B2 (en) 2011-05-25 2024-08-13 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
JP2021036586A (ja) * 2011-05-25 2021-03-04 株式会社半導体エネルギー研究所 半導体装置
US12170339B2 (en) 2011-05-25 2024-12-17 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
JP2020129686A (ja) * 2011-05-25 2020-08-27 株式会社半導体エネルギー研究所 半導体装置
JP2019068103A (ja) * 2011-05-25 2019-04-25 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP6995936B2 (ja) 2011-07-08 2022-01-17 株式会社半導体エネルギー研究所 半導体装置
JP2020174183A (ja) * 2011-07-08 2020-10-22 株式会社半導体エネルギー研究所 半導体装置
KR102663353B1 (ko) * 2011-07-08 2024-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2019036744A (ja) * 2011-07-08 2019-03-07 株式会社半導体エネルギー研究所 半導体装置
KR20240065051A (ko) * 2011-07-08 2024-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US11588058B2 (en) 2011-07-08 2023-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20220121762A (ko) * 2011-07-08 2022-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102437211B1 (ko) * 2011-07-08 2022-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102854145B1 (ko) * 2011-07-08 2025-09-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US12132121B2 (en) 2011-07-08 2024-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20210061988A (ko) * 2011-07-08 2021-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US11011652B2 (en) 2011-07-08 2021-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10658522B2 (en) 2011-07-08 2020-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2024099529A (ja) * 2011-09-29 2024-07-25 株式会社半導体エネルギー研究所 半導体装置
US12218251B2 (en) 2011-09-29 2025-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2024095718A (ja) * 2011-09-29 2024-07-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP7538371B2 (ja) 2011-09-29 2024-08-21 株式会社半導体エネルギー研究所 半導体装置
JP7538370B2 (ja) 2011-09-29 2024-08-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US12225739B2 (en) 2011-09-29 2025-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013084735A (ja) * 2011-10-07 2013-05-09 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
JP2021044587A (ja) * 2011-10-14 2021-03-18 株式会社半導体エネルギー研究所 半導体装置
JP2020036025A (ja) * 2011-10-14 2020-03-05 株式会社半導体エネルギー研究所 半導体装置
JP2024036335A (ja) * 2011-10-14 2024-03-15 株式会社半導体エネルギー研究所 半導体装置
JP2018074176A (ja) * 2011-10-14 2018-05-10 株式会社半導体エネルギー研究所 半導体装置
JP2023162314A (ja) * 2011-10-14 2023-11-08 株式会社半導体エネルギー研究所 半導体装置
JP2020017759A (ja) * 2011-10-14 2020-01-30 株式会社半導体エネルギー研究所 半導体装置
JP2017011310A (ja) * 2011-10-14 2017-01-12 株式会社半導体エネルギー研究所 半導体装置
JP2022017577A (ja) * 2011-10-14 2022-01-25 株式会社半導体エネルギー研究所 半導体装置
JP7707272B2 (ja) 2011-10-14 2025-07-14 株式会社半導体エネルギー研究所 半導体装置
JP2022171784A (ja) * 2011-10-14 2022-11-11 株式会社半導体エネルギー研究所 半導体装置
JP7412493B2 (ja) 2011-10-14 2024-01-12 株式会社半導体エネルギー研究所 半導体装置
JP2017034272A (ja) * 2011-10-14 2017-02-09 株式会社半導体エネルギー研究所 半導体装置
JP2018050081A (ja) * 2011-10-14 2018-03-29 株式会社半導体エネルギー研究所 半導体装置
JP2019134173A (ja) * 2011-10-27 2019-08-08 株式会社半導体エネルギー研究所 半導体装置
KR102197452B1 (ko) * 2012-01-26 2020-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20200029412A (ko) * 2012-01-26 2020-03-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102415839B1 (ko) * 2012-01-26 2022-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20210000709A (ko) * 2012-01-26 2021-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2018139299A (ja) * 2012-01-26 2018-09-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2019140399A (ja) * 2012-02-03 2019-08-22 株式会社半導体エネルギー研究所 半導体装置
JP7635453B2 (ja) 2012-02-09 2025-02-25 株式会社半導体エネルギー研究所 液晶表示装置
JP7789243B2 (ja) 2012-02-09 2025-12-19 株式会社半導体エネルギー研究所 液晶表示装置
JP2023109903A (ja) * 2012-02-09 2023-08-08 株式会社半導体エネルギー研究所 液晶表示装置
JP7496455B2 (ja) 2012-02-09 2024-06-06 株式会社半導体エネルギー研究所 液晶表示装置
JP2024122995A (ja) * 2012-02-09 2024-09-10 株式会社半導体エネルギー研究所 液晶表示装置
JP2025072611A (ja) * 2012-02-09 2025-05-09 株式会社半導体エネルギー研究所 液晶表示装置
KR20130105390A (ko) * 2012-03-14 2013-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 트랜지스터, 및 반도체 장치
KR102108248B1 (ko) * 2012-03-14 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 트랜지스터, 및 반도체 장치
JP2013219342A (ja) * 2012-03-14 2013-10-24 Semiconductor Energy Lab Co Ltd 酸化物半導体膜、トランジスタ、及び半導体装置
JP7513821B2 (ja) 2012-05-10 2024-07-09 株式会社半導体エネルギー研究所 半導体装置
JP7693910B2 (ja) 2012-05-10 2025-06-17 株式会社半導体エネルギー研究所 半導体装置
JP2024114866A (ja) * 2012-05-10 2024-08-23 株式会社半導体エネルギー研究所 半導体装置
JP2022079465A (ja) * 2012-05-10 2022-05-26 株式会社半導体エネルギー研究所 半導体装置
JP7353405B2 (ja) 2012-05-10 2023-09-29 株式会社半導体エネルギー研究所 半導体装置
JP2023168370A (ja) * 2012-05-10 2023-11-24 株式会社半導体エネルギー研究所 半導体装置
JP2023082709A (ja) * 2012-07-20 2023-06-14 株式会社半導体エネルギー研究所 半導体装置
JP2024133071A (ja) * 2012-07-20 2024-10-01 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP7707380B2 (ja) 2012-07-20 2025-07-14 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP2024038089A (ja) * 2012-07-20 2024-03-19 株式会社半導体エネルギー研究所 半導体装置
US9620650B2 (en) 2012-08-10 2017-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102099261B1 (ko) 2012-08-10 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2014024808A1 (en) * 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9082863B2 (en) 2012-08-10 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20150043361A (ko) * 2012-08-10 2015-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US12302639B2 (en) 2012-11-08 2025-05-13 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and method for forming metal oxide film
US11652110B2 (en) 2012-11-08 2023-05-16 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and method for forming metal oxide film
KR102462520B1 (ko) 2012-11-08 2022-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR20210008942A (ko) * 2012-11-08 2021-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막 및 금속 산화물 막의 형성 방법
US11978742B2 (en) 2012-11-08 2024-05-07 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and method for forming metal oxide film
KR102209871B1 (ko) * 2012-12-25 2021-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014142617A (ja) * 2012-12-25 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置
JP2020043348A (ja) * 2012-12-25 2020-03-19 株式会社半導体エネルギー研究所 半導体装置
KR102370069B1 (ko) * 2012-12-25 2022-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9911755B2 (en) 2012-12-25 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor and capacitor
KR20150099858A (ko) * 2012-12-25 2015-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20210010672A (ko) * 2012-12-25 2021-01-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2022097483A (ja) * 2013-06-28 2022-06-30 株式会社半導体エネルギー研究所 半導体装置
JP2020073954A (ja) * 2013-06-28 2020-05-14 株式会社半導体エネルギー研究所 表示装置
JP7392024B2 (ja) 2013-06-28 2023-12-05 株式会社半導体エネルギー研究所 半導体装置
JP2015029087A (ja) * 2013-06-28 2015-02-12 株式会社半導体エネルギー研究所 半導体装置
JP2024019204A (ja) * 2013-06-28 2024-02-08 株式会社半導体エネルギー研究所 半導体装置
JP2018148237A (ja) * 2013-06-28 2018-09-20 株式会社半導体エネルギー研究所 半導体装置及びトランジスタ
US9825179B2 (en) 2015-08-28 2017-11-21 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor, transistor, and semiconductor device
JP2017175101A (ja) * 2015-08-28 2017-09-28 株式会社半導体エネルギー研究所 酸化物半導体、トランジスタ及び半導体装置

Also Published As

Publication number Publication date
KR20180118811A (ko) 2018-10-31
KR101608923B1 (ko) 2016-04-04
KR101693544B1 (ko) 2017-01-06
JP7048552B2 (ja) 2022-04-05
TW201909433A (zh) 2019-03-01
JP7297965B2 (ja) 2023-06-26
JP2023115079A (ja) 2023-08-18
TWI508287B (zh) 2015-11-11
KR20210132206A (ko) 2021-11-03
KR101914026B1 (ko) 2018-11-01
WO2011036999A1 (en) 2011-03-31
KR20160036068A (ko) 2016-04-01
TW201515232A (zh) 2015-04-16
JP2017022400A (ja) 2017-01-26
JP5687870B2 (ja) 2015-03-25
JP7577793B2 (ja) 2024-11-05
TW201126717A (en) 2011-08-01
JP2022082632A (ja) 2022-06-02
KR20140129386A (ko) 2014-11-06
TWI639238B (zh) 2018-10-21
US20160218226A1 (en) 2016-07-28
KR20220127372A (ko) 2022-09-19
TWI771708B (zh) 2022-07-21
JP2018139297A (ja) 2018-09-06
KR102321565B1 (ko) 2021-11-05
JP6607990B2 (ja) 2019-11-20
US20180122958A1 (en) 2018-05-03
US9214563B2 (en) 2015-12-15
US20110068335A1 (en) 2011-03-24
TW201631784A (zh) 2016-09-01
KR101810383B1 (ko) 2017-12-19
US10418491B2 (en) 2019-09-17
US8492758B2 (en) 2013-07-23
US20150104901A1 (en) 2015-04-16
TW201807827A (zh) 2018-03-01
JP2025013365A (ja) 2025-01-24
KR20200133002A (ko) 2020-11-25
KR102443297B1 (ko) 2022-09-15
US9853167B2 (en) 2017-12-26
US20130299827A1 (en) 2013-11-14
KR20120079838A (ko) 2012-07-13
JP2020025113A (ja) 2020-02-13
TW202109900A (zh) 2021-03-01
KR20170139683A (ko) 2017-12-19
KR102054650B1 (ko) 2019-12-11
JP2015122519A (ja) 2015-07-02
US9318617B2 (en) 2016-04-19
JP6009591B2 (ja) 2016-10-19
KR20190137959A (ko) 2019-12-11
TWI699896B (zh) 2020-07-21
TWI545770B (zh) 2016-08-11
TWI600167B (zh) 2017-09-21
KR102180761B1 (ko) 2020-11-19

Similar Documents

Publication Publication Date Title
JP7297965B2 (ja) 表示装置
JP6401416B2 (ja) トランジスタ
JP2011100997A (ja) 半導体装置、表示装置及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130826

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150123

R150 Certificate of patent or registration of utility model

Ref document number: 5687870

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250