[go: up one dir, main page]

JP2009032929A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009032929A
JP2009032929A JP2007195820A JP2007195820A JP2009032929A JP 2009032929 A JP2009032929 A JP 2009032929A JP 2007195820 A JP2007195820 A JP 2007195820A JP 2007195820 A JP2007195820 A JP 2007195820A JP 2009032929 A JP2009032929 A JP 2009032929A
Authority
JP
Japan
Prior art keywords
support
semiconductor substrate
protective film
pad
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007195820A
Other languages
English (en)
Inventor
Katsuhiko Kitagawa
勝彦 北川
Hiroyuki Shinoki
裕之 篠木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007195820A priority Critical patent/JP2009032929A/ja
Priority to TW097126603A priority patent/TW200915556A/zh
Priority to CN2008101281897A priority patent/CN101355058B/zh
Priority to US12/177,696 priority patent/US7944015B2/en
Publication of JP2009032929A publication Critical patent/JP2009032929A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Pressure Sensors (AREA)

Abstract

【課題】 信頼性の高い半導体装置及びその製造方法を提供する。
【解決手段】 半導体チップ２ａ内の回路素子に接続され、当該半導体チップ２ａ上の側面部近傍に形成されたパッド電極４と、前記パッド電極４上に形成された支持体７と、前記半導体チップ２ａの側面部及び裏面部に形成された絶縁膜９と、前記パッド電極４の裏面に接続され、前記絶縁膜９に接するようにして前記半導体チップ２ａの側面部から裏面部に延在する配線層１０と、前記支持体７の側面部に形成された第２の保護膜１５ａとを有することを特徴とする。
【選択図】 図９

Description

本発明は、半導体装置及びその製造方法に関し、特にＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）型の半導体装置及びその製造方法に関するものである。
近年、新たなパッケージ技術としてＣＳＰが注目されている。ＣＳＰとは、半導体チップの外形と略同一サイズの外形を有する小型のパッケージをいう。そして、ＣＳＰの一種としてＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置が知られている。ＢＧＡ型の半導体装置は、ハンダ等の金属材料から成るボール状の導電端子がパッケージの一方の面上に複数配列されたものである。
また、実装密度を高めるために、半導体チップの薄型化が要求されており、この要求を満たすためにも半導体基板を薄くする必要がある。しかしながら、半導体基板が薄くなると、製造工程において強度低下による反りや破損が生じるために搬送が不可能になってしまう。そのため、ガラス基板や保護テープ等の支持体を半導体基板の一方の面に貼り合わせ、支持体の貼り合わされていない面を研削して半導体基板を薄くすることが行われている。
図１０は、従来のＢＧＡ型であって、支持体を備える半導体装置の概略を示す断面図である。シリコン（Ｓｉ）等から成る半導体基板１００の表面には、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）型イメージセンサやＣＭＯＳ型イメージセンサ等の素子から成る半導体集積回路１０１が形成され、更に、半導体集積回路１０１と電気的に接続されたパッド電極１０２が絶縁膜１０３を介して形成されている。パッド電極１０２は、シリコン窒化膜等から成るパッシベーション膜１０４で被覆されている。
半導体基板１００の表面上には、ガラス基板から成る支持体１０５がエポキシ樹脂等から成る接着層１０６を介して貼り合わされている。支持体１０５は、製造工程の中で薄型化される半導体基板１００を強固に保持するため、及び支持体１０５自身の反りや破損を防止するために厚く、例えば薄型化後の半導体基板１００の厚みが１００μｍ程度とすると、支持体１０５の厚みは４００μｍ程度である。
半導体基板１００の側面及び裏面上にはシリコン酸化膜やシリコン窒化膜等から成る絶縁膜１０７が形成されている。絶縁膜１０７上には、パッド電極１０２と電気的に接続された配線層１０８が、半導体基板１００の側面及び裏面に沿って形成されている。また、絶縁膜１０７及び配線層１０８を被覆して、ソルダーレジスト等から成る保護膜１０９が形成されている。保護膜１０９の所定領域には開口部が形成され、この開口部を通して配線層１０８と電気的に接続されたボール状の導電端子１１０が形成されている。
このような半導体装置は、個々の半導体装置の境界である所定のダイシングラインＤＬに沿って支持体１０５及び保護膜１０９等をダイシングブレードで個別に切り分ける工程（いわゆるダイシング工程）を経ることによって製造されていた。
上述した技術は、例えば以下の特許文献に記載されている。
特開２００６−９３３６７号公報
上記半導体装置では、ガラス基板から成る支持体１０５がダイスカットされたままの剥き出しの状態であった。
そのため、ダイスカットによりダメージの入ったガラス側面が露出することから、外部からの物理的な衝撃によりガラスが欠ける、割れるといった恐れがあった。
また、照度センサー用途では、特定波長の光をカットするためガラス面にＩＲカットコートを形成しているが、ガラス側面からの入斜光がある場合、干渉型のＩＲカットコートでは斜め光のカット特性が悪く、デバイス特性が悪化する恐れがあった。特に、チップサイズが小型化されることで、チップ端部と受光素子との距離が短くなることで、上記影響が懸念されてきている。
そこで本発明は、上記課題を解決し、信頼性の高い半導体装置を提供することを目的とする。
本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明の半導体装置は、半導体チップ内の回路素子に接続され、当該半導体チップ上に形成されたパッドと、前記パッド上に形成された支持体と、前記半導体チップの側面部及び裏面部に形成された絶縁膜と、前記パッドの裏面に接続され、前記絶縁膜に接するようにして前記半導体チップの側面部から裏面部に延在する配線と、前記支持体の側面部に形成された保護膜とを有することを特徴とする。
また、前記保護膜が前記支持体の側面部から前記配線を含めた半導体チップの裏面を被覆するように形成されていることを特徴とする。
更に、前記配線を被覆する保護膜に形成された開口部を介して前記配線に電気的に接続される導電端子とを有することを特徴とするものである。
また、本発明の半導体装置の製造方法は、パッドが形成された半導体基板を用意し、前記パッドを含む前記半導体基板上に支持体を形成する工程と、前記半導体基板をその裏面側から一部除去して前記パッドを露出するための開口部を形成する工程と、前記パッドの裏面に接続し、かつ前記半導体基板の裏面に延在する配線を形成する工程と、ダイシングテープに前記支持体を保持させて、前記半導体基板と支持体をダイシングする工程と、前記ダイシングされた支持体と支持体との間の領域に保護膜を形成する工程と、前記保護膜をダイシングして、前記支持体の側面部に保護膜が形成された半導体チップを形成する工程とを有することを特徴とする。
更に、本発明の半導体装置の製造方法は、第１の絶縁膜を介してパッドが形成された半導体基板を用意し、前記パッドを含む前記半導体基板上に支持体を形成する工程と、前記半導体基板をその裏面側から一部除去して前記第１の絶縁膜を露出させる工程と、前記半導体基板の裏面全体に第２の絶縁膜を形成する工程と、前記第１及び第２の絶縁膜を一部除去して前記パッドを露出させる工程と、前記パッドの裏面に接続し、かつ前記半導体基板の裏面に延在する配線を形成する工程と、前記配線を含む半導体基板の裏面全体に第１の保護膜を形成する工程と、ダイシングテープに前記支持体を保持させて、前記半導体基板と支持体をダイシングする工程と、前記ダイシングされた支持体と支持体との間の領域に第２の保護膜を形成する工程と、前記第２の保護膜をダイシングして、前記支持体の側面部に第２の保護膜が形成された半導体チップを形成する工程とを有することを特徴とする。
また、前記第１の保護膜に形成された開口部を介して前記配線に電気的に接続される導電端子を形成する工程を有することを特徴とするものである。
本発明によれば、支持体の側面部を被覆するように保護膜を形成しているため、外部からの物理的な衝撃が直接、支持体に加わることを防止できる。また、支持体を介して入射してくる斜め光を保護膜により遮断することで、デバイス特性が向上する。
次に、本発明の一実施形態について図面を参照しながら説明する。図１乃至図９は、それぞれ製造工程順に示した断面図または平面図である。なお、以下に説明する製造工程は、ウェハ状の半導体基板を用いて行われるものであり、所定のダイシングラインＤＬを境界として多数の半導体装置がマトリクス状に多数形成されることになるが、便宜上その一つの半導体装置が形成される工程を説明する。
まず、図１に示すように、その表面に半導体集積回路１（例えば、ＣＣＤセンサー，ＣＭＯＳセンサー，照度センサー等の受光素子や発光素子、トランジスタ等の半導体素子が集積されて構成されたドライバ回路やロジック回路、それらと接続された配線等）が形成されたシリコン（Ｓｉ）等から成るウェハ状の半導体基板２を準備する。半導体基板２は、例えば３００μｍ〜７００μｍ程度の厚さになっている。そして、半導体基板２の表面上に絶縁膜３（例えば、熱酸化法やＣＶＤ法等によって形成されたシリコン酸化膜）を例えば２μｍの膜厚に形成する。
次に、スパッタリング法やメッキ法、その他の成膜方法によりアルミニウム（Ａｌ）やアルミニウム合金や銅（Ｃｕ）等の金属層を形成し、その後不図示のレジスト層をマスクとして当該金属層をエッチングし、絶縁膜３上にパッド電極４を例えば１μｍの膜厚に形成する。パッド電極４は、半導体集積回路１やその周辺素子と不図示の配線を介して電気的に接続された外部接続用の電極である。そして、後述する導電端子１２からパッド電極４を介して電源電圧や接地電圧あるいは種々の信号が半導体集積回路１や半導体基板２等に供給される。なお、パッド電極４の配置位置に限定はなく、半導体集積回路１上に配置することもできる。
次に、半導体基板２の表面側にパッド電極４の一部上あるいは全部を被覆するパッシベーション膜５（例えば、ＣＶＤ法により形成されたシリコン酸化膜、シリコン窒化膜等）を形成する。図１では、パッド電極４の一部上を被覆するようにしてパッシベーション膜５が形成されている。
次に、パッド電極４を含む半導体基板２の表面上に、エポキシ樹脂やポリイミド（例えば感光性ポリイミド）、レジスト、アクリル等から成る接着層６を介してウェハ状の支持体７を貼り合わせる。本実施形態では、支持体７の半導体基板２側の面を表面、他方の面を表面とする。なお、半導体集積回路１が受光素子や発光素子を含む場合、接着層６は半導体集積回路１から放射される光、あるいは半導体集積回路１に入射される光の通り道になるため、透明であって光を透過させる性状の良好な材料から成ることが好ましい。
ここで、前記支持体７は、例えばガラスを用いている。なお、ガラス以外にも石英、セラミック、金属等の剛性の基板から成るものでもよい。そして、前記支持体７は、半導体基板２を支持すると共にその素子表面を保護する機能を有するものであり、その膜厚は例えば約４００μｍ程度である。なお、半導体集積回路１が受光素子や発光素子を含む場合には、支持体７は透明もしくは半透明の材料から成り、光を透過させる性状を有するものである。更に、本発明の半導体装置が照度センサー用途では、図示した説明は省略するが、特定波長の光をカットするために支持体７としてのガラス面に干渉型のＩＲカットコートが形成されている。
次に、半導体基板２の裏面に対して裏面研削装置（グラインダー）を用いてバックグラインドを行い、半導体基板２を所定の厚さ（例えば１００μｍ程度）まで薄くする。なお、当該研削工程はエッチング処理でもよいし、グラインダーとエッチング処理の併用でもよい。なお、最終製品の用途や仕様，準備した半導体基板２の当初の厚みによっては、当該研削工程を行う必要がない場合もある。
次に、図２に示すように、半導体基板２のうちパッド電極４に対応する所定の領域のみを、半導体基板２の裏面側から選択的にエッチングし、絶縁膜３を一部露出させる。以下、この露出部分を開口部８とする。これによりウェハ状の半導体基板２は、図３Ａ，Ｂに示すような島状に分割される。
当該半導体基板２の選択的なエッチングについて、図３Ａ，Ｂを参照して説明する。図３Ａ，Ｂは、半導体基板２側から見た概略平面図であり、図２は図３Ａ，ＢのＸ−Ｘ線に沿った断面図に対応するものである。
図３Ａに示すように、半導体基板２を支持体７の幅よりも狭い、略長方形の形状にエッチングすることもできる。また、図３Ｂに示すように、パッド電極４が形成された領域のみをエッチングすることで、半導体基板２の外周が凹凸状になるように構成することもできる。後者の方が、半導体基板２と支持体７の重畳する面積が大きく、支持体７の外周近くまで半導体基板２が残る。そのため、半導体基板２に対する支持体７の支持強度を向上させる観点からは、後者の構成が好ましい。また、後者の構成によれば、半導体基板２と支持体７の熱膨張率の差異による支持体７の反りが防止できるため、半導体装置のクラックや剥離が防止できる。なお、図３Ａ，Ｂで示した平面形状とは別の形状に半導体基板２をデザインすることも可能である。なお、以後は半導体基板２を図３Ａで示したようにエッチングした場合の製造工程を説明する。
また、本実施形態では半導体基板２の横幅が表面側に近付くほど広がるように、半導体基板２の側壁が斜めにエッチングされているが、半導体基板２の幅が一定であり、その側壁が支持体７の主面に対して垂直となるようにエッチングすることもできる。
次に、開口部８内を含め、半導体基板２の側面及び裏面上にプラズマＣＶＤ法等によって形成されたシリコン酸化膜やシリコン窒化膜等の絶縁膜９を形成する。次に、不図示のレジスト層をマスクとして、絶縁膜３及び絶縁膜９を図４に示すように選択的にエッチングする。このエッチングにより、パッド電極４の一部上からダイシングラインＤＬに至る領域にかけて形成された絶縁膜３及び絶縁膜９が選択的に除去され、開口部８の底部においてパッド電極４の少なくとも一部が露出される。
次に、スパッタリング法やメッキ法、その他の成膜方法により、配線層１０となるアルミニウム（Ａｌ）や銅（Ｃｕ）等の金属層を例えば１μｍの膜厚で形成する。その後、不図示のレジスト層をマスクとして当該金属層を選択的にエッチングする。このエッチングによって当該金属層は、図５に示すように、パッド電極４と接続され、半導体基板２の側面及び裏面上に形成された配線層１０となる。
次に、配線層１０を被覆する不図示の電極接続層（例えば、ニッケル層と金層の積層）を形成する。電極接続層を形成するのは、アルミニウム等から成る配線層１０と、ハンダ等から成る導電端子１２は接合しにくいという理由や、導電端子１２の材料が配線層１０側に流入してくることを防止するという理由による。
そして、前記配線層１０を被覆するように半導体基板２の裏面側に第１の保護膜１１を形成する。なお、前記第１の保護膜１１の形成後に、前記電極接続層を形成することも可能である。
次に、第１の保護膜１１の開口部から露出した電極接続層上に導電材料（例えばハンダ）をスクリーン印刷し、この導電材料を熱処理でリフローさせることで、図６に示すようにボール状の導電端子１２を形成する。なお、導電端子１２の形成方法は上記に限定されることはなく、電解メッキ法や、ディスペンサを用いてハンダ等を所定領域に塗布するいわゆるディスペンス法等で形成することもできる。このようにして、パッド電極４は配線層１０を介して導電端子１２と電気的に接続される。
次に、前記支持体７の裏面側にダイシング用テープ（例えば、ＵＶテープ１４）を貼り付けた状態で、ダイシングブレードやドライエッチングによって、個々の半導体装置の境界（ダイシングラインＤＬ）に沿って、半導体基板２側から第１の保護膜１１、絶縁膜５，接着層６及び支持体７を一部除去して、開口部１３を形成する。これによって、半導体基板２は半導体チップに分断される。以下、半導体チップ２ａとして説明を続ける。
なお、開口部１３の断面形状は、図７に示すような垂直形状に限定されず、任意の形状とすることができる。
次に、図８に示すように前記開口部１３から半導体チップ２ａの側面にかけて第２の保護膜１５を形成する。なお、前記半導体チップ２ａ全体を第２の保護膜１５で被覆するものであってもよい。
ここで、前記第２の保護膜１５の形成は、例えば以下のように行う。まず、例えばディスペンス（塗布）法を用いて、前記開口部１３内を含め、半導体チップ２ａの側面にかけて樹脂封止する。
また、前記第２の保護膜１５の材料として、ポリイミド系樹脂、ソルダーレジスト膜等の有機系材料を用いてもよい。
更に、可視光や赤外線等を吸収する吸収材料を用いてもよい。また、前記第２の保護膜１１の形成方法として、開口部１３の深さ次第では、スクリーン印刷法により塗布するものであってもよい。
続いて、前記開口部１３の幅よりも狭い幅を有したダイシングブレードを用いて、前記第２の保護膜１５を分断することで、図９に示すように、前記支持体７の側面部に第２の保護膜１５ａが形成されたチップサイズパッケージ型の半導体装置２０が完成する。そして、ＵＶテープ１４から剥離された半導体装置２０は、前記導電端子１２を介してプリント基板等に実装される。
本発明の半導体装置２０では、第２の保護膜１５ａを支持体７の側面部に形成したことで、支持体７としてのガラスがダイスカットされたままの剥き出しの状態にならず、外部からの物理的な衝撃等によりガラスが欠ける、割れるといった不具合を防止できる。
また、照度センサー用途においては、第２の保護膜１５ａの存在により、干渉型のＩＲカットコートではカット特性が悪かった斜め光の入射を防止でき、信頼性の高い半導体装置を提供することできる。
また、本発明は上記実施形態に限定されることはなく、その要旨を逸脱しない範囲で変更が可能であることは言うまでもない。例えば、上記実施形態では、ボール状の導電端子を有するＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置について説明したが、本発明はＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）型やその他のＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）型の半導体装置に適用するものであっても構わない。
また、上記実施形態では、前記導電端子１２が前記配線層１０を介して半導体基板の裏面上に形成されていたが、例えば前記配線層１０を介することなく、導電端子が直接パッド電極４に接続するようにして、当該導電端子を半導体基板の側面に隣接するように配置しても構わない。
更に、例えば前記半導体基板２の裏面からパッド電極４が露出するように開口部を設け、当該開口部を介して貫通電極を構成する半導体装置に、本発明を適用するものでもよい。
本発明の一実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の一実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の一実施形態に係る半導体装置の製造方法を説明する平面図である。 本発明の一実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の一実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の一実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の一実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の一実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の一実施形態に係る半導体装置の製造方法を説明する断面図である。 従来の半導体装置を説明する断面図である。
符号の説明
１ 半導体集積回路 ２ 半導体基板 ２ａ 半導体チップ ３ 絶縁膜 ４ パッド電極 ５ パッシベーション膜 ６ 接着層 ７ 支持体 ８ 開口部 ９ 絶縁膜 １０ 配線層 １１ 第１の保護膜 １２ 導電端子 １３ 開口部 １５，１５ａ 第２の保護膜 ２０ 半導体装置 ＤＬ ダイシングライン

Claims (6)

  1. 半導体チップ内の回路素子に接続され、当該半導体チップ上に形成されたパッドと、
    前記パッド上に形成された支持体と、
    前記半導体チップの側面部及び裏面部に形成された絶縁膜と、
    前記パッドの裏面に接続され、前記絶縁膜に接するようにして前記半導体チップの側面部から裏面部に延在する配線と、
    前記支持体の側面部に形成された保護膜とを有することを特徴とする半導体装置。
  2. 前記保護膜が前記支持体の側面部から前記配線を含めた半導体チップの裏面を被覆するように形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記配線を被覆する保護膜に形成された開口部を介して前記配線に電気的に接続される導電端子とを有することを特徴とする請求項２に記載の半導体装置。
  4. パッドが形成された半導体基板を用意し、
    前記パッドを含む前記半導体基板上に支持体を形成する工程と、
    前記半導体基板をその裏面側から一部除去して前記パッドを露出するための開口部を形成する工程と、
    前記パッドの裏面に接続し、かつ前記半導体基板の裏面に延在する配線を形成する工程と、
    ダイシングテープに前記支持体を保持させて、前記半導体基板と支持体をダイシングする工程と、
    前記ダイシングされた支持体と支持体との間の領域に保護膜を形成する工程と、
    前記保護膜をダイシングして、前記支持体の側面部に保護膜が形成された半導体チップを形成する工程とを有することを特徴とする半導体装置の製造方法。
  5. 第１の絶縁膜を介してパッドが形成された半導体基板を用意し、
    前記パッドを含む前記半導体基板上に支持体を形成する工程と、
    前記半導体基板をその裏面側から一部除去して前記第１の絶縁膜を露出させる工程と、
    前記半導体基板の裏面全体に第２の絶縁膜を形成する工程と、
    前記第１及び第２の絶縁膜を一部除去して前記パッドを露出させる工程と、
    前記パッドの裏面に接続し、かつ前記半導体基板の裏面に延在する配線を形成する工程と、
    前記配線を含む半導体基板の裏面全体に第１の保護膜を形成する工程と、
    ダイシングテープに前記支持体を保持させて、前記半導体基板と支持体をダイシングする工程と、
    前記ダイシングされた支持体と支持体との間の領域に第２の保護膜を形成する工程と、
    前記第２の保護膜をダイシングして、前記支持体の側面部に第２の保護膜が形成された半導体チップを形成する工程とを有することを特徴とする半導体装置の製造方法。
  6. 前記第１の保護膜に形成された開口部を介して前記配線に電気的に接続される導電端子を形成する工程を有することを特徴とする請求項４または請求項５に記載の半導体装置の製造方法。
JP2007195820A 2007-07-27 2007-07-27 半導体装置及びその製造方法 Pending JP2009032929A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007195820A JP2009032929A (ja) 2007-07-27 2007-07-27 半導体装置及びその製造方法
TW097126603A TW200915556A (en) 2007-07-27 2008-07-14 Semiconductor device and manufacturing method of the same
CN2008101281897A CN101355058B (zh) 2007-07-27 2008-07-21 半导体装置及其制造方法
US12/177,696 US7944015B2 (en) 2007-07-27 2008-07-22 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007195820A JP2009032929A (ja) 2007-07-27 2007-07-27 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009032929A true JP2009032929A (ja) 2009-02-12

Family

ID=40294539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007195820A Pending JP2009032929A (ja) 2007-07-27 2007-07-27 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US7944015B2 (ja)
JP (1) JP2009032929A (ja)
CN (1) CN101355058B (ja)
TW (1) TW200915556A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038274A (ja) * 2011-08-09 2013-02-21 Semiconductor Components Industries Llc 半導体装置の製造方法
CN105937919A (zh) * 2015-03-04 2016-09-14 精工爱普生株式会社 物理量传感器及其制造方法、电子设备以及移动体

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5010244B2 (ja) * 2005-12-15 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP2007165696A (ja) * 2005-12-15 2007-06-28 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7759166B2 (en) * 2006-10-17 2010-07-20 Tessera, Inc. Microelectronic packages fabricated at the wafer level and methods therefor
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
JP5301108B2 (ja) * 2007-04-20 2013-09-25 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
CN101809739B (zh) * 2007-07-27 2014-08-20 泰塞拉公司 具有后应用的衬垫延长部分的重构晶片堆封装
CN101861646B (zh) 2007-08-03 2015-03-18 泰塞拉公司 利用再生晶圆的堆叠封装
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
US8680662B2 (en) 2008-06-16 2014-03-25 Tessera, Inc. Wafer level edge stacking
JP2010103300A (ja) * 2008-10-23 2010-05-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
TWI446498B (zh) 2009-03-13 2014-07-21 泰斯拉公司 具有延伸穿越銲墊之通孔的堆疊微電子總成
US8298917B2 (en) * 2009-04-14 2012-10-30 International Business Machines Corporation Process for wet singulation using a dicing singulation structure
JP2012028359A (ja) * 2010-07-20 2012-02-09 On Semiconductor Trading Ltd 半導体装置及びその製造方法
FR2965659B1 (fr) * 2010-10-05 2013-11-29 Centre Nat Rech Scient Procédé de fabrication d'un circuit intégré
US10636714B2 (en) * 2015-11-05 2020-04-28 Sony Semiconductor Solutions Corporation Semiconductor device, manufacturing method of semiconductor device, and electronic apparatus
WO2018043008A1 (ja) * 2016-08-31 2018-03-08 リンテック株式会社 半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260135A (ja) * 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
JP2005005380A (ja) * 2003-06-10 2005-01-06 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2006093367A (ja) * 2004-09-24 2006-04-06 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2006191126A (ja) * 2006-01-30 2006-07-20 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2006352076A (ja) * 2005-05-18 2006-12-28 Yamaha Corp 半導体装置の製造方法および半導体装置

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6057714B2 (ja) * 1978-01-27 1985-12-16 株式会社日立製作所 光半導体装置
JPH0521698A (ja) 1991-07-11 1993-01-29 Mitsubishi Electric Corp 半導体装置
JP2674545B2 (ja) * 1995-01-20 1997-11-12 日本電気株式会社 赤外線検出器及びその駆動方法
US5804827A (en) * 1995-10-27 1998-09-08 Nikon Corporation Infrared ray detection device and solid-state imaging apparatus
US6563192B1 (en) * 1995-12-22 2003-05-13 Micron Technology, Inc. Semiconductor die with integral decoupling capacitor
JPH09321333A (ja) 1996-05-24 1997-12-12 Nikon Corp 赤外線検出素子
US5929440A (en) * 1996-10-25 1999-07-27 Hypres, Inc. Electromagnetic radiation detector
US5981314A (en) * 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
US5982018A (en) * 1997-05-23 1999-11-09 Micron Technology, Inc. Thin film capacitor coupons for memory modules and multi-chip modules
US5973337A (en) * 1997-08-25 1999-10-26 Motorola, Inc. Ball grid device with optically transmissive coating
JPH11167154A (ja) * 1997-12-03 1999-06-22 Olympus Optical Co Ltd フレキシブルプリント基板
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
JP3601761B2 (ja) * 1998-11-19 2004-12-15 松下電器産業株式会社 受光素子およびその製造方法
US6236103B1 (en) * 1999-03-31 2001-05-22 International Business Machines Corp. Integrated high-performance decoupling capacitor and heat sink
JP2000349238A (ja) 1999-06-04 2000-12-15 Seiko Epson Corp 半導体装置
US6326689B1 (en) * 1999-07-26 2001-12-04 Stmicroelectronics, Inc. Backside contact for touchchip
US6465786B1 (en) * 1999-09-01 2002-10-15 Micron Technology, Inc. Deep infrared photodiode for a CMOS imager
JP2001085652A (ja) 1999-09-09 2001-03-30 Sony Corp 赤外線用ｃｃｄ撮像素子パッケージ
JP3632558B2 (ja) * 1999-09-17 2005-03-23 日立化成工業株式会社 封止用エポキシ樹脂組成物及び電子部品装置
JP3514681B2 (ja) * 1999-11-30 2004-03-31 三菱電機株式会社 赤外線検出器
US6455774B1 (en) * 1999-12-08 2002-09-24 Amkor Technology, Inc. Molded image sensor package
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
JP3409848B2 (ja) * 2000-08-29 2003-05-26 日本電気株式会社 熱型赤外線検出器
WO2002023220A1 (en) * 2000-09-11 2002-03-21 Hamamatsu Photonics K.K. Scintillator panel, radiation image sensor and methods of producing them
KR20020048716A (ko) 2000-12-18 2002-06-24 박종섭 기판 뒷면에 반사층을 구비하는 이미지 센서 및 그 제조방법
JP3910817B2 (ja) * 2000-12-19 2007-04-25 ユーディナデバイス株式会社 半導体受光装置
DE10142481A1 (de) * 2001-08-31 2003-03-27 Rudolf Hezel Solarzelle sowie Verfahren zur Herstellung einer solchen
CN100470781C (zh) * 2002-04-23 2009-03-18 三洋电机株式会社 半导体装置及其制造方法
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
JP3923368B2 (ja) * 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
JP4037197B2 (ja) 2002-07-17 2008-01-23 富士フイルム株式会社 半導体撮像装置実装構造体の製造方法
US20040108588A1 (en) * 2002-09-24 2004-06-10 Cookson Electronics, Inc. Package for microchips
US7033664B2 (en) * 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
TWI239607B (en) * 2002-12-13 2005-09-11 Sanyo Electric Co Method for making a semiconductor device
JP5030360B2 (ja) * 2002-12-25 2012-09-19 オリンパス株式会社 固体撮像装置の製造方法
JP4544876B2 (ja) * 2003-02-25 2010-09-15 三洋電機株式会社 半導体装置の製造方法
JP2004319530A (ja) 2003-02-28 2004-11-11 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
TWI229890B (en) 2003-04-24 2005-03-21 Sanyo Electric Co Semiconductor device and method of manufacturing same
CN100587962C (zh) 2003-07-03 2010-02-03 泰塞拉技术匈牙利公司 用于封装集成电路器件的方法和设备
JP4401181B2 (ja) 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
US7329861B2 (en) * 2003-10-14 2008-02-12 Micron Technology, Inc. Integrally packaged imaging module
JP2005327984A (ja) * 2004-05-17 2005-11-24 Shinko Electric Ind Co Ltd 電子部品及び電子部品実装構造の製造方法
US7332408B2 (en) * 2004-06-28 2008-02-19 Micron Technology, Inc. Isolation trenches for memory devices
JP4271625B2 (ja) * 2004-06-30 2009-06-03 株式会社フジクラ 半導体パッケージ及びその製造方法
TWI273682B (en) * 2004-10-08 2007-02-11 Epworks Co Ltd Method for manufacturing wafer level chip scale package using redistribution substrate
JP2006278610A (ja) * 2005-03-29 2006-10-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7374971B2 (en) * 2005-04-20 2008-05-20 Freescale Semiconductor, Inc. Semiconductor die edge reconditioning
KR100629498B1 (ko) * 2005-07-15 2006-09-28 삼성전자주식회사 마이크로 패키지, 멀티―스택 마이크로 패키지 및 이들의제조방법
US7576361B2 (en) * 2005-08-03 2009-08-18 Aptina Imaging Corporation Backside silicon wafer design reducing image artifacts from infrared radiation
JP5010244B2 (ja) * 2005-12-15 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP2007165696A (ja) * 2005-12-15 2007-06-28 Sanyo Electric Co Ltd 半導体装置及びその製造方法
TW200737506A (en) * 2006-03-07 2007-10-01 Sanyo Electric Co Semiconductor device and manufacturing method of the same
US8102039B2 (en) * 2006-08-11 2012-01-24 Sanyo Semiconductor Co., Ltd. Semiconductor device and manufacturing method thereof
US7569409B2 (en) * 2007-01-04 2009-08-04 Visera Technologies Company Limited Isolation structures for CMOS image sensor chip scale packages
US8188497B2 (en) * 2007-02-02 2012-05-29 Sanyo Semiconductor Co., Ltd. Semiconductor device and method of manufacturing the same
JP5301108B2 (ja) * 2007-04-20 2013-09-25 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP2008294405A (ja) * 2007-04-25 2008-12-04 Sanyo Electric Co Ltd 半導体装置及びその製造方法
TW200845339A (en) * 2007-05-07 2008-11-16 Sanyo Electric Co Semiconductor device and manufacturing method thereof
CN101123231B (zh) * 2007-08-31 2010-11-03 晶方半导体科技（苏州）有限公司 微机电系统的晶圆级芯片尺寸封装结构及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260135A (ja) * 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
JP2005005380A (ja) * 2003-06-10 2005-01-06 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2006093367A (ja) * 2004-09-24 2006-04-06 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2006352076A (ja) * 2005-05-18 2006-12-28 Yamaha Corp 半導体装置の製造方法および半導体装置
JP2006191126A (ja) * 2006-01-30 2006-07-20 Sanyo Electric Co Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038274A (ja) * 2011-08-09 2013-02-21 Semiconductor Components Industries Llc 半導体装置の製造方法
CN105937919A (zh) * 2015-03-04 2016-09-14 精工爱普生株式会社 物理量传感器及其制造方法、电子设备以及移动体

Also Published As

Publication number Publication date
US20090026610A1 (en) 2009-01-29
CN101355058B (zh) 2010-09-22
TW200915556A (en) 2009-04-01
CN101355058A (zh) 2009-01-28
US7944015B2 (en) 2011-05-17

Similar Documents

Publication Publication Date Title
JP2009032929A (ja) 半導体装置及びその製造方法
US8399963B2 (en) Chip package and fabrication method thereof
JP5258567B2 (ja) 半導体装置及びその製造方法
US7906430B2 (en) Method of manufacturing a semiconductor device with a peeling prevention layer
CN100367451C (zh) 半导体装置及其制造方法
CN100576554C (zh) 影像感测元件封装体及其制作方法
JP4758712B2 (ja) 半導体装置の製造方法
US20150054108A1 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
US9601531B2 (en) Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions
US8178977B2 (en) Semiconductor device and method of manufacturing the same
CN101728348B (zh) 半导体装置及其制造方法
JP5101157B2 (ja) 半導体装置の製造方法
JP2005340655A (ja) 半導体装置の製造方法および半導体基板の支持構造体
US8786093B2 (en) Chip package and method for forming the same
US20070096329A1 (en) Semiconductor device and manufacturing method of the same
JP4743631B2 (ja) 半導体装置及びその製造方法
JP2009059819A (ja) 半導体装置及びその製造方法
JP5122184B2 (ja) 半導体装置及びその製造方法
JP2010010303A (ja) 半導体装置
JP4619308B2 (ja) 半導体装置の製造方法及び支持テープ
US9570398B2 (en) Chip package and method for forming the same
JP2009267152A (ja) 半導体装置及びその製造方法
JP2007242714A (ja) 半導体装置及び半導体装置の製造方法
JP2006100580A (ja) 半導体装置の製造方法
JP2008041892A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110531

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110721

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120208