[go: up one dir, main page]

JP2007165696A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007165696A
JP2007165696A JP2005361707A JP2005361707A JP2007165696A JP 2007165696 A JP2007165696 A JP 2007165696A JP 2005361707 A JP2005361707 A JP 2005361707A JP 2005361707 A JP2005361707 A JP 2005361707A JP 2007165696 A JP2007165696 A JP 2007165696A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor device
region
light receiving
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005361707A
Other languages
English (en)
Inventor
Takashi Noma
崇 野間
Kazuhisa Okada
和央 岡田
Shinzo Ishibe
眞三 石部
Katsuhiko Kitagawa
勝彦 北川
Yuichi Morita
祐一 森田
Shigeki Otsuka
茂樹 大塚
Koji Yamada
紘士 山田
Noboru Okubo
登 大久保
Hiroyuki Shinoki
裕之 篠木
Mitsuru Okikawa
満 沖川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005361707A priority Critical patent/JP2007165696A/ja
Priority to TW095145300A priority patent/TWI331396B/zh
Priority to CN2006101667094A priority patent/CN1983612B/zh
Priority to KR1020060127630A priority patent/KR100840070B1/ko
Priority to SG200608734-0A priority patent/SG133536A1/en
Priority to US11/639,411 priority patent/US7633133B2/en
Priority to EP06026027A priority patent/EP1798768A3/en
Publication of JP2007165696A publication Critical patent/JP2007165696A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/50—Encapsulations or containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Light Receiving Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

【課題】 出力画像に半導体基板の裏面に形成された配線のパターンが映り込むという問題を解消した半導体装置を提供する。

【解決手段】 半導体基板２の表面に、赤外線を検知可能なＣＣＤ型イメージセンサやＣＭＯＳ型イメージセンサなどの受光素子１が形成され、半導体基板２の裏面には、複数のボール状の導電端子１１が配置される。個々の導電端子１１は配線層９を介して、半導体基板２の表面のパッド電極４と電気的に接続されている。ここで、配線層９と導電端子１１は、半導体基板２の裏面のうち、垂直方向からみた場合に受光素子１の形成領域と重畳した領域を除く領域に形成させ、受光素子１の形成領域と重畳した領域には配線層９、導電端子１１が配置されないように構成する。
【選択図】 図１

Description

本発明は、半導体装置に関し、特に、受光素子を備えるチップサイズパッケージ型の半導体装置に関するものである。
近年、新たなパッケージ技術として、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が注目されている。ＣＳＰとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージをいう。
従来より、ＣＳＰの一種として、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置が知られている。このＢＧＡ型の半導体装置は、半田等の金属部材から成るボール状の導電端子をパッケージの一主面上に複数配列し、パッケージの他の面上に搭載される半導体チップと電気的に接続したものである。
そして、このＢＧＡ型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに実装することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。
このようなＢＧＡ型の電子装置は、側部に突出したリードピンを有するＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の他のＣＳＰ型の半導体装置に比べて、多数の導電端子を設けることが出来、しかも小型化できるという長所を有するため、幅広く用いられている。
図６（ａ）は、受光素子を備える従来のＢＧＡ型の半導体装置の概略構成を示す断面図である。シリコン（Ｓｉ）等から成る半導体基板１００の表面には、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）型イメージセンサやＣＭＯＳ型イメージセンサ等の受光素子１０１が設けられ、さらに、パッド電極１０２が第１の絶縁膜１０３を介して形成されている。また、半導体基板１００の表面には、例えばガラスや石英等の光透過性基板１０４がエポキシ樹脂等から成る樹脂層１０５を介して接着されている。また、半導体基板１００の側面及び裏面にはシリコン酸化膜もしくはシリコン窒化膜等から成る第２の絶縁膜１０６が形成されている。
さらに、第２の絶縁膜１０６上には、パッド電極１０２と電気的に接続された配線層１０７が、半導体基板１００の表面から側面に沿って裏面に形成されている。また、第２の絶縁膜１０６及び配線層１０７を被覆して、ソルダーレジスト等から成る保護層１０８が形成されている。配線層１０７上の保護層１０８の所定領域には開口部が形成され、この開口部を通して配線層１０７と電気的に接続されたボール状の導電端子１０９が形成されている。
上述した技術は、例えば以下の特許文献に記載されている。
特許公表２００２−５１２４３６
しかしながら上述した従来のＣＳＰ型の半導体装置において、赤外線を使用する場合、図６（ａ）の矢印で示したように光透過性基板１０４を透過した赤外線が、さらに半導体基板１００をも透過し、半導体基板１００の裏面に形成された配線層１０７にまで到達する場合がある。そして、その赤外線は配線層１０７で反射して上方（受光素子１０１側）に向かい、受光素子１０１がその反射光を受光してしまう結果、図６（ｂ）に示すように、出力画像１１０に導電端子１０９及び配線層１０７のパターン１１１が映り込んでしまうという問題があった。
本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明の半導体装置は、表面に受光素子が形成された半導体基板と、前記受光素子の上方であって、前記半導体基板と貼り合わされた光透過性基板と、前記半導体基板の裏面に形成された配線層と、前記配線層を被覆する保護層とを備え、前記配線層は、前記半導体基板の裏面のうち前記受光素子の形成領域に重畳した領域を除く領域に形成されたことを特徴とする。
また、本発明の半導体装置は、前記保護層に赤外線吸収材料が混合されていることを特徴とする。
また、本発明の半導体装置の製造方法の主な特徴は、以下のとおりである。すなわち、本発明の半導体装置の製造方法は、表面に受光素子及びパッド電極が形成された半導体基板を準備し、前記半導体基板の表面に光透過性基板を貼り合せる工程と、前記半導体基板の裏面のうち前記受光素子の形成領域に重畳した領域を除く領域に、前記パッド電極と電気的に接続された配線層を形成する工程と、前記配線層を被覆する保護層を形成する工程と、を備えることを特徴とする。
また、本発明の半導体装置の製造方法は、保護層を形成する工程において、前記保護層に赤外線吸収材料を混合させることを特徴とする。
本発明によれば、製造工程を複雑化させることなく、半導体基板の裏面に形成された導電端子や配線層のパターンが出力画像に写り込むことを防止できる。
次に、本発明の第１の実施形態について図面を参照しながら説明する。図１（ａ）は、本発明の第１の実施形態に係る半導体装置１５０を裏面から見た概略平面図であり、図１（ｂ）は図１（ａ）のＸ−Ｘ線に沿った断面図である。なお、図１（ａ）では、保護層１０やパッド電極４等，構成の一部を便宜上省略して図示している。
この半導体装置１５０に係る半導体基板２の表面には、約７００ｎｍから２５００ｎｍの波長の赤外線を検知可能なＣＣＤ型イメージセンサやＣＭＯＳ型イメージセンサなどの受光素子１が形成されている。また、半導体基板２の裏面には、複数のボール状の導電端子１１が配置され、個々の導電端子１１は配線層９を介して、半導体基板２の表面のパッド電極４と電気的に接続されている。
本実施形態では、半導体基板２の裏面のうち垂直方向（図１（ａ）では、紙面に対して垂直方向）からみた場合に受光素子１の形成領域に重畳した領域を除く領域に配線層９及び導電端子１１を形成させ、受光素子１の形成領域と重畳した領域には配線層９及び導電端子１１が配置されないように構成されている。
また、このように構成すると、光透過性基板６から半導体基板２を介してその裏面の方向に入射した赤外線や半導体基板２の裏面側から入射する赤外線がソルダーレジスト等の保護層１０や半導体装置１５０の底部（他の部品との接触面）などで乱反射を起こし、受光素子１がその反射光を受光する結果、出力画像がぼやけるなどの悪影響が生じる場合も考えられる。
従って、信頼性の一層の向上を図る観点から半導体基板２の裏面を被覆する保護層１０に、例えば黒色顔料等の赤外線吸収剤を添加させておくことが好ましい。かかる構成によれば、保護層１０に到達した赤外線は全て吸収されるか、全て吸収されなくとも極僅かの赤外線しか反射しないので、乱反射の影響が極めて少なくなる。また、同じく乱反射の影響を防止する観点から、保護層１０とは別に、同様の赤外線吸収効果を有する赤外線吸収層を、受光素子１の形成領域と重畳した領域に設けてもよい。なお、保護層１０に添加する赤外線吸収剤や赤外線吸収剤層は、約７００ｎｍから２５００ｎｍの波長の赤外線を吸収する性質を有することが好ましい。
また、このように受光素子１の形成領域と重畳した領域に配線層９及び導電端子１１を配置しない構成を採用すると、受光素子１の形成領域の大きさや配置等によっては、複数の導電端子１１が裏面上の所定領域に集中し、その結果、半導体装置１５０をプリント基板等のモジュールに実装する際にそのバランスが悪くなり、適切に実装されない場合がある。そのため、必要に応じて半導体基板２の裏面にダミー電極５０を設けることで、実装する際の力が等しく分散されるように改善することもできる。
次に、本発明の第１の実施形態に係る半導体装置１５０の製造方法を説明する。図２〜図３はそれぞれ、図１（ａ）のＸ−Ｘ線に沿った断面図において、製造工程順に示したものである。
まず、図２（ａ）に示すように、その表面に受光素子１が形成されたシリコン（Ｓｉ）等から成る半導体基板２を準備する。そして、半導体基板２の表面に第１の絶縁膜３（例えば、熱酸化法やＣＶＤ法等によって形成されたシリコン酸化膜）を例えば２μｍの膜厚に形成する。
次に、スパッタリング法やメッキ法、その他の成膜方法によりアルミニウム（Ａｌ）や銅（Ｃｕ）等の金属層を形成し、その後不図示のホトレジスト層をマスクとして当該金属層をエッチングし、第１の絶縁膜３上にパッド電極４を例えば１μｍの膜厚に形成する。パッド電極４は受光素子１やその周辺素子と電気的に接続された外部接続用電極である。次に、前記半導体基板２の表面にパッド電極４の一部上を被覆する不図示のパッシベーション膜（例えば、ＣＶＤ法により形成されたシリコン窒化膜）を形成する。
次に、パッド電極４を含む半導体基板２の表面上に、エポキシ樹脂等の樹脂層５を介して光透過性基板６を貼りあわせる。光透過性基板６は、ガラスや石英のような透明もしくは半透明の材料から成るものである。
次に、半導体基板２の裏面に対してバックグラインドを行い、半導体基板２の厚さを例えば１００μｍ程度に薄くする。
次に、図２（ｂ）に示すように、パッド電極４に対応する半導体基板２の位置のみを、半導体基板２の裏面側から選択的にエッチングし、パッド電極４の一部上を含む第１の絶縁膜３を露出させる。以下、この露出部分を開口部７とする。なお、本実施形態では、当該開口部は半導体基板２の裏面側から表面側に行くほどその開口径が狭くなるテーパー形状である。
次に、図２（ｃ）に示すように、開口部７内を含む半導体基板２の側面及び裏面上に第２の絶縁膜８を形成する。この第２の絶縁膜は、例えばプラズマＣＶＤ法によって形成されたシリコン酸化膜やシリコン窒化膜である。
次に、図３（ａ）に示すように、不図示のホトレジスト層をマスクとして、第１の絶縁膜３及び第２の絶縁膜８の選択的なエッチングを行う。このエッチングにより、パッド電極４の一部上からダイシングラインＤＬに至る領域にかけて形成された第１の絶縁膜３及び第２の絶縁膜８が除去され、開口部７の底部においてパッド電極４の一部が露出される。
次に、図３（ｂ）に示すように、スパッタリング法やメッキ法、その他の成膜方法により、配線層９となるアルミニウム（Ａｌ）や銅（Ｃｕ）等の金属層を形成する。その後、不図示のホトレジスト層をマスクとしてエッチングし、パッド電極４の一部上及び第２の絶縁膜８上に配線層９を例えば、１μｍの膜厚に形成する。
次に、図３（ｃ）に示すように、配線層９を含む半導体基板２の裏面上にソルダーレジストのようなレジスト材料から成る保護層１０を形成する。そして、図３（ｃ）に示すように、保護層１０の所定領域を開口させ、当該開口から露出した前記配線層１０上にニッケルや金等から成る層を形成し、その上にハンダやアルミニウムや金等からなるボール状の導電端子１１を形成する。なお、前記保護層１０がネガ型のレジスト材料である場合には、光が照射された領域が保護層１０として残り、光が照射されなかった領域の保護層１０が除去されて前記開口が形成される。
このようにして、半導体基板２の表面のパッド電極４から、半導体基板２の側壁に沿って、その裏面に形成された導電端子１１に至るまでの配線が可能となる。
なお、既述のとおり、必要に応じて導電端子１１と同一工程でダミー電極５０を形成することもできる。具体的には、ダミー電極５０となる保護層１０の所定領域を開口させて、当該開口にハンダやアルミニウムや金やニッケル等から成るボール状のダミー電極５０を形成する。
そして、多数の半導体装置の境界であるダイシングラインＤＬに沿ってダイシングを行うことにより、個々の半導体装置１５０に切断分離する。
以上の工程により、受光素子１を備えるチップサイズパッケージ型の半導体装置が完成する。
本発明の第１の実施形態によれば、半導体基板２の裏面のうち受光素子１の形成領域と重畳した領域には配線層９及び導電端子１１が配置されていないため、従来問題となっていた配線層９や導電端子１１のパターンが出力画像に写り込むことを確実に防止できる。また、配線層９と導電端子１１の配置の変更によってかかる効果を得ることができるため、製造工程数が増えることはない。そして、保護層１０に赤外線吸収材料を混合させるか、別途赤外線吸収剤層を設けることで、乱反射の影響を防止することが可能である。
次に、本発明の第２の実施形態について図面を参照しながら説明する。図４（ａ）は、本発明の第２の実施形態に係る半導体装置２００を裏面から見た平面図であり、図４（ｂ）は図４（ａ）のＹ−Ｙ線に沿った断面図である。なお、第１の実施形態と同様の構成については同一記号を用い、その説明を省略する。また、図４（ａ）において保護層１０等の構成の一部が便宜上省略されている点や半導体基板２の裏面のうち受光素子１の形成領域と重畳した領域に配線層９及び導電端子１１が配置されていない点は第１の実施形態と同様である。
第２の実施形態に係る半導体装置２００では、図４（ａ），（ｂ）に示すように、少なくとも受光素子１の形成領域と重畳した領域に、例えばアルミニウムや金、銀、銅等の金属材料から成る反射層２０が面状に一様に形成されていることが特徴である。反射層２０は、光透過性基板６から半導体基板２を介してその裏面の方向に入射される赤外線や半導体基板２の裏面側から入射される赤外線をさらに先まで透過させずに反射させる機能を有する層であり、当該機能を有するのであればその材料や膜厚は特に限定されない。
また、当該反射層２０は、配線層９と同一材料を用い、同一工程で形成することができる。具体的には例えば、図３（ｂ）に示したようなスパッタリング法やメッキ法、その他の成膜方法によりアルミニウムや銅等の金属層を形成し、その後、当該金属層を配線層９にパターニングする際に、反射層２０のパターニングを同時にすることができる。
第２の実施形態に係る半導体装置２００によれば、光透過性基板６から反射層２０に到達した赤外線は、当該反射層２０で受光素子１側に反射されることになる。そのため、従来問題となっていた配線層９や導電端子１１が出力画像に写りこむことを防止できることに加えて、受光素子１に入射される赤外線の光強度が上昇し出力画像のコントラストが上昇するという利点がある。また、既述のとおり、反射層２０は配線層９と同一工程で形成することができるため、製造工程数が増えることはない。
なお、以上の実施形態では、半導体基板２の表面に形成されたパッド電極４から半導体基板２の側面に沿って裏面に延在した配線層９が形成されるような半導体装置について説明したが、半導体基板２の裏面に配線層や導電端子が形成されているものであれば広く適用することができる。
従って例えば図５に示すように、半導体基板２のパッド電極４に対応する位置の表面から裏面にかけて貫通したビアホールが形成され、当該ビアホール内に貫通電極２１と、半導体基板２の裏面に貫通電極２１と電気的に接続された配線層２２とが形成されたいわゆる貫通電極型の半導体装置においても適用することができる。なお、図５（ｂ）は図５（ａ）におけるＺ−Ｚ線の断面図であり、既述の半導体装置と同様の構成については同一符号を用い、その説明を省略する。なお、図５における２３は、例えばチタン（Ｔｉ）層、酸化チタン（ＴｉＯ２）層、チタンナイトライド（ＴｉＮ）層、もしくはタンタルナイトライド（ＴａＮ）層等の金属から成るバリアメタル層である。
当該貫通電極型の半導体装置は例えば、受光素子１及び第１の絶縁膜３を介してパッド電極４が形成された半導体基板２を準備し、パッド電極４に対応する位置に半導体基板２を貫通するビアホールを形成する工程と、当該ビアホールの側壁及び半導体基板２の裏面を被覆する第２の絶縁膜８ａを形成する工程と、ビアホール底部の第２の絶縁膜８ａを除去し、その後ビアホール内に前記バリアメタル層２３を形成し、ビアホール内に例えば電解メッキ法などで銅等からなる貫通電極２１を形成する工程と、半導体基板２の裏面のうち受光素子１の形成領域に重畳した領域を除く領域に、貫通電極２１と電気的に接続された配線層２２をパターニングし、その後ボール状の導電端子１１，保護層１０を形成する工程によって製造される。なお、上記工程は貫通電極型の半導体装置の製造工程の一例であって、その製造工程は限定されない。なお、図示はしないが、上記第２の実施形態に係る半導体装置と同様に、少なくとも受光素子１の形成領域と重畳した領域に、反射層を形成することもできる。
また、以上の実施形態では、ボール状の導電端子を有するＢＧＡ型の半導体装置について説明したが、本発明はＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置に適用するものであっても構わない。
本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する平面図及び断面図である。 本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図である。 本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図である。 本発明の第２の実施形態に係る半導体装置及びその製造方法を説明する平面図及び断面図である。 本発明に係る半導体装置及びその製造方法を説明する平面図及び断面図である。 従来の半導体装置を説明する断面図及び出力画像図である。
符号の説明
１ 受光素子 ２ 半導体基板 ３ 第１の絶縁膜 ４ パッド電極
５ 樹脂層 ６ 光透過性基板 ７ 開口部 ８，８ａ 第２の絶縁膜
９ 配線層 １０ 保護層 １１ 導電端子 ２０ 反射層
２１ 貫通電極 ２２ 配線層 ２３ バリアメタル層 ５０ ダミー電極
１００ 半導体基板 １０１ 受光素子 １０２ パッド電極
１０３ 第１の絶縁膜 １０４ ガラス基板 １０５ 樹脂層
１０６ 第２の絶縁膜 １０７ 配線層 １０８ 保護層
１０９ 導電端子 １１０ 出力画像 １１１ パターン
１５０ 半導体装置 ２００ 半導体装置 ＤＬ ダイシングライン

Claims (11)

  1. 表面に受光素子が形成された半導体基板と、
    前記受光素子の上方であって、前記半導体基板と貼り合わされた光透過性基板と、
    前記半導体基板の裏面に形成された配線層と、
    前記配線層を被覆する保護層とを備え、
    前記配線層は、前記半導体基板の裏面のうち前記受光素子の形成領域に重畳した領域を除く領域に形成されたことを特徴とする半導体装置。
  2. 前記保護層は赤外線吸収材料が混合されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体基板の裏面のうち前記受光素子の形成領域に重畳した領域に、前記光透過性基板から前記半導体基板を介してその裏面の方向に入射する赤外線を前記受光素子側に反射させる反射層が形成されたことを特徴とする請求項１に記載の半導体装置。
  4. 前記反射層と前記配線層は同一材料で形成されたことを特徴とする請求項３に記載の半導体装置。
  5. 前記材料は金属であることを特徴とする請求項４に記載の半導体装置。
  6. 前記半導体基板の表面にパッド電極が形成され、前記配線層は前記パッド電極と電気的に接続されるとともに、前記半導体基板の側面から裏面に延在していることを特徴とする請求項１乃至請求項５のいずれかに記載の半導体装置。
  7. 前記半導体基板の表面にパッド電極が形成され、
    前記半導体基板を貫通し前記パッド電極に到達するビアホールが形成され、
    前記配線層は、前記ビアホール内に形成された貫通電極と電気的に接続されていることを特徴とする請求項１乃至請求項５のいずれかに記載の半導体装置。
  8. 表面に受光素子及びパッド電極が形成された半導体基板を準備し、前記半導体基板の表面に光透過性基板を貼り合せる工程と、
    前記半導体基板の裏面のうち前記受光素子の形成領域に重畳した領域を除く領域に、前記パッド電極と電気的に接続された配線層を形成する工程と、
    前記配線層を被覆する保護層を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
  9. 前記保護層を形成する工程において、前記保護層に赤外線吸収材料を混合させることを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記半導体基板の裏面のうち前記受光素子の形成領域に重畳した領域に、前記光透過性基板から前記半導体基板を介して前記半導体基板の裏面の方向に入射する赤外線を前記受光素子側に反射させる反射層を形成する工程を備えることを特徴とする請求項８に記載の半導体装置の製造方法。
  11. 前記配線層と前記反射層は同一材料であって、同一工程で形成されることを特徴とする請求項１０に記載の半導体装置の製造方法。
JP2005361707A 2005-12-15 2005-12-15 半導体装置及びその製造方法 Withdrawn JP2007165696A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005361707A JP2007165696A (ja) 2005-12-15 2005-12-15 半導体装置及びその製造方法
TW095145300A TWI331396B (en) 2005-12-15 2006-12-06 Semiconductor device and method for making same
CN2006101667094A CN1983612B (zh) 2005-12-15 2006-12-08 半导体装置及其制造方法
KR1020060127630A KR100840070B1 (ko) 2005-12-15 2006-12-14 반도체 장치 및 그 제조 방법
SG200608734-0A SG133536A1 (en) 2005-12-15 2006-12-15 Semiconductor device and manufacturing method of the same
US11/639,411 US7633133B2 (en) 2005-12-15 2006-12-15 Semiconductor device and manufacturing method of the same
EP06026027A EP1798768A3 (en) 2005-12-15 2006-12-15 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005361707A JP2007165696A (ja) 2005-12-15 2005-12-15 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007165696A true JP2007165696A (ja) 2007-06-28

Family

ID=37858971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005361707A Withdrawn JP2007165696A (ja) 2005-12-15 2005-12-15 半導体装置及びその製造方法

Country Status (7)

Country Link
US (1) US7633133B2 (ja)
EP (1) EP1798768A3 (ja)
JP (1) JP2007165696A (ja)
KR (1) KR100840070B1 (ja)
CN (1) CN1983612B (ja)
SG (1) SG133536A1 (ja)
TW (1) TWI331396B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099591A (ja) * 2007-10-12 2009-05-07 Toshiba Corp 固体撮像素子及びその製造方法
JP2010114304A (ja) * 2008-11-07 2010-05-20 Oki Semiconductor Co Ltd 半導体モジュール及びその製造方法
JP2011205085A (ja) * 2010-03-05 2011-10-13 Kyushu Institute Of Technology 撮像素子
US8193084B2 (en) 2008-11-21 2012-06-05 Semiconductor Components Industries, Llc Method of manufacturing semiconductor device
JP2013084722A (ja) * 2011-10-07 2013-05-09 Toshiba Corp 固体撮像装置および固体撮像装置の製造方法
JP2015046552A (ja) * 2013-08-29 2015-03-12 京セラ株式会社 電子装置、多数個取り枠体および多数個取り電子装置
WO2015190318A1 (ja) * 2014-06-11 2015-12-17 ソニー株式会社 固体撮像素子、および電子装置
JP2018101800A (ja) * 2013-12-19 2018-06-28 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5010244B2 (ja) * 2005-12-15 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置
US7919353B2 (en) * 2006-09-11 2011-04-05 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
US7679167B2 (en) * 2007-01-08 2010-03-16 Visera Technologies Company, Limited Electronic assembly for image sensor device and fabrication method thereof
JP5301108B2 (ja) * 2007-04-20 2013-09-25 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP2009032929A (ja) * 2007-07-27 2009-02-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
CN101419952B (zh) * 2008-12-03 2010-09-15 晶方半导体科技（苏州）有限公司 晶圆级芯片封装方法及封装结构
JP5150566B2 (ja) * 2009-06-22 2013-02-20 株式会社東芝 半導体装置およびカメラモジュール
JP6215612B2 (ja) * 2013-08-07 2017-10-18 ソニーセミコンダクタソリューションズ株式会社 発光素子、発光素子ウェーハ及び電子機器
CN113224096A (zh) * 2013-11-06 2021-08-06 索尼公司 半导体装置、固态成像元件和电子设备
JP6300029B2 (ja) 2014-01-27 2018-03-28 ソニー株式会社 撮像素子、製造装置、製造方法
TWI585870B (zh) * 2015-05-20 2017-06-01 精材科技股份有限公司 晶片封裝體及其製造方法
JP7266961B2 (ja) * 2015-12-31 2023-05-01 晶元光電股▲ふん▼有限公司 発光装置
JP2018133392A (ja) * 2017-02-14 2018-08-23 キヤノン株式会社 光電変換装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521698A (ja) 1991-07-11 1993-01-29 Mitsubishi Electric Corp 半導体装置
US5656819A (en) * 1994-11-16 1997-08-12 Sandia Corporation Pulsed ion beam source
JP2674545B2 (ja) 1995-01-20 1997-11-12 日本電気株式会社 赤外線検出器及びその駆動方法
US5804827A (en) * 1995-10-27 1998-09-08 Nikon Corporation Infrared ray detection device and solid-state imaging apparatus
JPH09321333A (ja) 1996-05-24 1997-12-12 Nikon Corp 赤外線検出素子
US5929440A (en) * 1996-10-25 1999-07-27 Hypres, Inc. Electromagnetic radiation detector
US5981314A (en) * 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
US5973337A (en) * 1997-08-25 1999-10-26 Motorola, Inc. Ball grid device with optically transmissive coating
JPH11167154A (ja) * 1997-12-03 1999-06-22 Olympus Optical Co Ltd フレキシブルプリント基板
IL123207A0 (en) * 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
JP2000349238A (ja) 1999-06-04 2000-12-15 Seiko Epson Corp 半導体装置
US6326689B1 (en) * 1999-07-26 2001-12-04 Stmicroelectronics, Inc. Backside contact for touchchip
US6465786B1 (en) * 1999-09-01 2002-10-15 Micron Technology, Inc. Deep infrared photodiode for a CMOS imager
JP2001085652A (ja) 1999-09-09 2001-03-30 Sony Corp 赤外線用ｃｃｄ撮像素子パッケージ
JP3632558B2 (ja) * 1999-09-17 2005-03-23 日立化成工業株式会社 封止用エポキシ樹脂組成物及び電子部品装置
US6455774B1 (en) * 1999-12-08 2002-09-24 Amkor Technology, Inc. Molded image sensor package
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
JP3409848B2 (ja) * 2000-08-29 2003-05-26 日本電気株式会社 熱型赤外線検出器
US7141803B2 (en) * 2000-09-11 2006-11-28 Hamamatsu Photonics K.K. Scintillator panel, radiation image sensor and methods of producing them
KR20020048716A (ko) * 2000-12-18 2002-06-24 박종섭 기판 뒷면에 반사층을 구비하는 이미지 센서 및 그 제조방법
JP3910817B2 (ja) * 2000-12-19 2007-04-25 ユーディナデバイス株式会社 半導体受光装置
JP4037197B2 (ja) * 2002-07-17 2008-01-23 富士フイルム株式会社 半導体撮像装置実装構造体の製造方法
US20040108588A1 (en) * 2002-09-24 2004-06-10 Cookson Electronics, Inc. Package for microchips
US7033664B2 (en) * 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
JP5030360B2 (ja) * 2002-12-25 2012-09-19 オリンパス株式会社 固体撮像装置の製造方法
JP2004260135A (ja) * 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
JP2004319530A (ja) * 2003-02-28 2004-11-11 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
TWI229890B (en) * 2003-04-24 2005-03-21 Sanyo Electric Co Semiconductor device and method of manufacturing same
JP2007528120A (ja) 2003-07-03 2007-10-04 テッセラ テクノロジーズ ハンガリー コルラートルト フェレロェセーギュー タールシャシャーグ 集積回路装置をパッケージングする方法及び装置
JP4401181B2 (ja) * 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
US7329861B2 (en) * 2003-10-14 2008-02-12 Micron Technology, Inc. Integrally packaged imaging module
US7332408B2 (en) * 2004-06-28 2008-02-19 Micron Technology, Inc. Isolation trenches for memory devices
JP2006093367A (ja) 2004-09-24 2006-04-06 Sanyo Electric Co Ltd 半導体装置の製造方法
JP5010244B2 (ja) * 2005-12-15 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP5301108B2 (ja) * 2007-04-20 2013-09-25 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP2009032929A (ja) * 2007-07-27 2009-02-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099591A (ja) * 2007-10-12 2009-05-07 Toshiba Corp 固体撮像素子及びその製造方法
JP2010114304A (ja) * 2008-11-07 2010-05-20 Oki Semiconductor Co Ltd 半導体モジュール及びその製造方法
US8742323B2 (en) 2008-11-07 2014-06-03 Lapis Semiconductor Co., Ltd. Semiconductor module
US8193084B2 (en) 2008-11-21 2012-06-05 Semiconductor Components Industries, Llc Method of manufacturing semiconductor device
JP2011205085A (ja) * 2010-03-05 2011-10-13 Kyushu Institute Of Technology 撮像素子
JP2013084722A (ja) * 2011-10-07 2013-05-09 Toshiba Corp 固体撮像装置および固体撮像装置の製造方法
JP2015046552A (ja) * 2013-08-29 2015-03-12 京セラ株式会社 電子装置、多数個取り枠体および多数個取り電子装置
JP2018101800A (ja) * 2013-12-19 2018-06-28 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
WO2015190318A1 (ja) * 2014-06-11 2015-12-17 ソニー株式会社 固体撮像素子、および電子装置
JP2016001633A (ja) * 2014-06-11 2016-01-07 ソニー株式会社 固体撮像素子、および電子装置
US10411053B2 (en) 2014-06-11 2019-09-10 Sony Corporation Solid state imaging element and electronic device to obtain high sensitivity of light on a long wavelength side
US12015038B2 (en) 2014-06-11 2024-06-18 Sony Group Corporation Solid state imaging element and electronic device

Also Published As

Publication number Publication date
EP1798768A2 (en) 2007-06-20
TWI331396B (en) 2010-10-01
KR20070064268A (ko) 2007-06-20
SG133536A1 (en) 2007-07-30
CN1983612A (zh) 2007-06-20
KR100840070B1 (ko) 2008-06-19
US20070145590A1 (en) 2007-06-28
CN1983612B (zh) 2010-07-21
EP1798768A3 (en) 2009-07-08
TW200731521A (en) 2007-08-16
US7633133B2 (en) 2009-12-15

Similar Documents

Publication Publication Date Title
JP2007165696A (ja) 半導体装置及びその製造方法
JP5010244B2 (ja) 半導体装置
JP5258567B2 (ja) 半導体装置及びその製造方法
US8399963B2 (en) Chip package and fabrication method thereof
JP4993893B2 (ja) 再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法
CN100546021C (zh) 半导体装置及其制造方法
US20090206349A1 (en) Semiconductor device and method of manufacturing the same
JP2010040672A (ja) 半導体装置およびその製造方法
JP2009076629A (ja) 半導体装置とその製造方法
JP2010186947A (ja) 固体撮像装置
US8384174B2 (en) Chip package
TW201715718A (zh) 影像傳感晶片封裝結構及封裝方法
KR100712159B1 (ko) 반도체 장치 및 그 제조 방법
US7351609B2 (en) Method for wafer level package of sensor chip
JP4828261B2 (ja) 半導体装置及びその製造方法
US20100065956A1 (en) Packaging structure, packaging method and photosensitive device
CN205159327U (zh) 影像传感芯片封装结构
JP4292383B2 (ja) 光デバイスの製造方法
US12477857B2 (en) Optical sensor device and packaging method thereof
JP5014619B2 (ja) 半導体装置および半導体装置の製造方法
JP2010040850A (ja) 半導体装置及びその製造方法
KR20090111750A (ko) 반도체 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081203

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090706