[go: up one dir, main page]

JP2008187147A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008187147A
JP2008187147A JP2007021828A JP2007021828A JP2008187147A JP 2008187147 A JP2008187147 A JP 2008187147A JP 2007021828 A JP2007021828 A JP 2007021828A JP 2007021828 A JP2007021828 A JP 2007021828A JP 2008187147 A JP2008187147 A JP 2008187147A
Authority
JP
Japan
Prior art keywords
region
conductivity type
trench
main surface
drift region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007021828A
Other languages
English (en)
Other versions
JP5298432B2 (ja
Inventor
Yoshio Sugi
祥夫 杉
Tatsuji Nagaoka
達司 永岡
Ruu Honfei
ルー ホンフェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2007021828A priority Critical patent/JP5298432B2/ja
Priority to DE102007053104A priority patent/DE102007053104A1/de
Priority to CN2008100054364A priority patent/CN101236991B/zh
Priority to US12/023,637 priority patent/US7898024B2/en
Publication of JP2008187147A publication Critical patent/JP2008187147A/ja
Application granted granted Critical
Publication of JP5298432B2 publication Critical patent/JP5298432B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/118—Electrodes comprising insulating layers having particular dielectric or electrostatic properties, e.g. having static charges
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/683—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being parallel to the channel plane

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

この発明は、トレンチゲート構造を有するＭＩＳ（金属−絶縁膜−半導体）型半導体装置に関する。
図４８は、従来のトレンチゲート構造を有するＭＩＳ型の電界効果トランジスタ（ＦＥＴ）の構成を示す断面図である。図４８に示すように、従来の縦型のトレンチゲート型ｎチャネルＭＩＳＦＥＴでは、ｎドリフト領域１を挟んで、第１の主面側にｐベース領域２、ｎ+ソース領域３およびｐ+コンタクト領域４が形成されており、第２の主面側に、ｎ+ドレイン領域５が形成されている。ゲート絶縁膜６およびゲート電極７は、第１の主面からｐベース領域２を貫通してｎドリフト領域１に達するトレンチ８内に形成されている。
ソース電極９は、ｎ+ソース領域３およびｐ+コンタクト領域４に電気的に接続しているとともに、層間絶縁膜１０によりゲート電極７から絶縁されている。また、ドレイン電極１１は、ｎ+ドレイン領域５に電気的に接続している。図４８において、ｐベース領域２中の符号１２で示す破線、およびｎドリフト領域１中の符号１３で示す破線は、それぞれＭＩＳＦＥＴがオフ状態のときの空乏層の端を示している。
図４９は、図４８のＡ−Ａ’における電界強度分布を模式的に示す特性図である。図４９の縦軸において、Ｂ１、Ｂ２およびＢ３は、それぞれ図４８のＡ−Ａ’におけるｐベース領域２中の空乏層の端１２（Ｂ１）、ｐベース領域２とｎドリフト領域１のｐｎ接合面１４（Ｂ２）、およびｎドリフト領域１中の空乏層の端１３（Ｂ３）に対応している。ＭＩＳＦＥＴの耐圧は、図４９に示す特性図において、最大電界強度が臨界電界強度に達したときの電界分布の面積に相当する。
ところで、ゲート−ドレイン間の容量を低減するために、トレンチの底に厚いＳｉＯ2を設けたＭＩＳ型半導体装置が公知である（例えば、特許文献１参照。）。また、ｎドレインドリフト領域に隣接してｐ型の不純物層を設けた超接合構造のＭＩＳＦＥＴにおいて、ゲート−ドレイン間の容量を低減するために、ゲート電極の下に酸化膜を設けたものが公知である（例えば、特許文献２参照。）。また、ｐｎ接合を形成するｎドレインドリフト領域とｐボディにまたがって、ＳｉＯ2、Ｓｉ3Ｎ4、Ｔａ2Ｏ5、ＳｒＴｉＯ3またはＢａＴｉＯ3よりなるフィールド形成領域が設けられた半導体装置が公知である（例えば、特許文献３参照。）。
また、トレンチの下半部にＳｉＯ2を充填し、トレンチの上半部にゲート電極を設けた構造の半導体装置が公知である（例えば、特許文献４参照。）。また、ゲート電極の下にＳｉＯ2やＳｉ3Ｎ4の誘電体層を設けるとともに、その誘電体に隣接してフィールドプレートを設けた構造のトランジスタが公知である（例えば、特許文献５参照。）。
米国特許出願公開第２００４／０１６６６３６号明細書（Ｆｉｇ．３） 米国特許第５９８１９９６号明細書（Ｆｉｇ．１） 国際公開第２００４／１０２６７０号パンフレット（Ｆｉｇ．７） 特開２００５−３０２９２５号公報（図１） 特開２００３−２０４０６４号公報（図４、図５Ｋ）
パワーＭＯＳ（金属−酸化膜−半導体）ＦＥＴやＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等のＭＩＳ型パワー半導体装置では、低オン抵抗化が求められている。しかしながら、上記特許文献１に開示された半導体装置では、同文献より、トレンチ底の厚いＳｉＯ2がオン抵抗の低減に寄与しないことが明らかである。従って、Ｎエピタキシャル層（ドリフト領域）を伸長して低濃度化しても、オン抵抗全体に占めるＮエピタキシャル層（ドリフト領域）の抵抗の割合が大きくなるため、トレンチゲート構造にしてゲート電極の数を増やしても、装置全体として充分な低オン抵抗化を達成することができないという問題点がある。
また、上記特許文献２に開示された半導体装置では、ｎドレインドリフト領域に隣接するｐ型不純物層を設けることによって低オン抵抗化を図っており、ゲート電極下の酸化膜は、オン抵抗の低減に寄与していない。ｎドレインドリフト領域とｐ型不純物層のキャリア数に不均衡が生じると、オフ状態のときに残留するキャリアによって空乏層が充分に広がらないため、耐圧が低下してしまう。所望される完全空乏化を実現するためには、ｎドレインドリフト領域とｐ型不純物層の不純物濃度を精密に制御する必要がある。
また、上記特許文献３に開示された半導体装置では、フィールド形成領域がオン電流の流れない無効領域であるため、フィールド形成領域を設けることによって単位素子の幅が広くなり、集積化の妨げになるという問題点がある。また、この半導体装置を作製する際には、ゲート電極用のトレンチとそれよりも深いフィールド形成領域用のトレンチを近接して密に形成し、それらのトレンチを別々に埋める必要があるため、作製するのが非常に困難であるという問題点もある。
さらに、特許文献３には、ダイオード構造におけるシミュレーション結果（同文献のＦＩＧ．４）が開示されている。しかし、我々の研究によれば、特許文献３のＦｉｇ．７に示された構造では、そのシミュレーション結果と同等の効果を得ることが困難である、ということが判明している。その困難である理由は、以下のとおりである。
特許文献３のＦｉｇ．３Ａに示された構造では、同濃度のｐ領域とｎ領域によってｐｎ接合が形成されているので、オフ状態のときにｐ領域とｎ領域の両方に空乏層が充分に広がる。それに対して、特許文献３のＦｉｇ．７に示された構造では、高濃度のｐボディと低濃度のｎドレインドリフト領域によってｐｎ接合が形成されているため、ｎドレインドリフト領域側にしか空乏層が広がらないからである。
仮に、ｐボディ側に空乏層を無理に広げたとしても、空乏層がソース領域に達してしまうため、パンチスルーを起こしてしまう。これを避けるため、ｐボディ側を伸長して充分に空乏層を広げられる範囲を確保したとしても、ｐｎ接合のフィールド形成領域とは反対の面にあるゲート電極の周囲では、等電位面がｎドレインドリフト領域側に押し込まれてしまうため、ｐボディ側の伸長に見合うだけの空乏層の広がりは望めない。逆に、ゲート電極周辺に電界が集中する箇所が生じてしまい、それが原因で耐圧が低下するという不具合や、ｐボディの伸長に伴ってチャネルが長くなり、それによってオン抵抗が増大するという不具合が生じる。
また、上記特許文献４に開示された半導体装置では、ソース−ドレイン間の耐圧を高くするためには、ドリフト層を厚くする必要がある。ドリフト層を厚くしてもオン抵抗を維持または低下させるためには、ゲート駆動電圧を、ソース−ドレイン間の耐圧と同等か、それ以上に高くする必要がある。また、上記特許文献５に開示された半導体装置では、フィールドプレートを設けるため、集積化の妨げになるという問題点がある。
この発明は、上述した従来技術による問題点を解消するため、ドリフト層の厚みを変えずに耐圧を確保でき、また高いゲート駆動電圧を印加しなくてもオン抵抗を低減できる半導体装置を提供することを目的とする。また、この発明は、そのような特性を有する半導体装置を容易に作製する製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、請求項１の発明にかかる半導体装置は、第１導電型のドリフト領域と、第２の主面との間に前記ドリフト領域を挟んで第１の主面側に形成された第２導電型のベース領域と、前記第２導電型のベース領域の表面層に形成された第１導電型のソース領域と、前記第１の主面との間に前記ドリフト領域を挟んで第２の主面側に形成された第１導電型のドレイン領域と、前記ソース領域に接して前記第１の主面から前記ベース領域を貫通して前記ドリフト領域に達するトレンチと、前記トレンチ内の上半部に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、前記トレンチ内の下半部に埋め込まれた高誘電体と、を備え、前記高誘電体の比誘電率がシリコン酸化膜よりも大きいことを特徴とする。
また、請求項２の発明にかかる半導体装置は、第１導電型のドリフト領域と、第２の主面との間に前記ドリフト領域を挟んで第１の主面側に形成された第２導電型のベース領域と、前記第２導電型のベース領域の表面層に形成された第１導電型のソース領域と、前記第１の主面との間に前記ドリフト領域を挟んで第２の主面側に形成された第１導電型のドレイン領域と、前記ソース領域に接して前記第１の主面から前記ベース領域を貫通して前記ドリフト領域に達するトレンチと、前記トレンチ内の上半部に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、前記トレンチ内の下半部に埋め込まれた高誘電体と、を備え、前記高誘電体の比誘電率がシリコン窒化膜よりも大きいことを特徴とする。
また、請求項３の発明にかかる半導体装置は、第１導電型のドリフト領域と、第２の主面との間に前記ドリフト領域を挟んで第１の主面側に形成された第２導電型のベース領域と、前記第２導電型のベース領域の表面層に形成された第１導電型のエミッタ領域と、前記第１の主面との間に前記ドリフト領域を挟んで第２の主面側に形成された第２導電型のコレクタ領域と、前記エミッタ領域に接して前記第１の主面から前記ベース領域を貫通して前記ドリフト領域に達するトレンチと、前記トレンチ内の上半部に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、前記トレンチ内の下半部に埋め込まれた高誘電体と、を備え、前記高誘電体の比誘電率がシリコン酸化膜よりも大きいことを特徴とする。
また、請求項４の発明にかかる半導体装置は、第１導電型のドリフト領域と、第２の主面との間に前記ドリフト領域を挟んで第１の主面側に形成された第２導電型のベース領域と、前記第２導電型のベース領域の表面層に形成された第１導電型のエミッタ領域と、前記第１の主面との間に前記ドリフト領域を挟んで第２の主面側に形成された第２導電型のコレクタ領域と、前記エミッタ領域に接して前記第１の主面から前記ベース領域を貫通して前記ドリフト領域に達するトレンチと、前記トレンチ内の上半部に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、前記トレンチ内の下半部に埋め込まれた高誘電体と、を備え、前記高誘電体の比誘電率がシリコン窒化膜よりも大きいことを特徴とする。
また、請求項５の発明にかかる半導体装置は、請求項１または２に記載の発明において、前記高誘電体が前記ドレイン領域に接することを特徴とする。また、請求項６の発明にかかる半導体装置は、請求項３または４に記載の発明において、前記高誘電体が前記コレクタ領域に接することを特徴とする。また、請求項７の発明にかかる半導体装置は、請求項１〜６のいずれか一つに記載の発明において、前記高誘電体の最も深い部分が、オフ状態のときに前記ドリフト領域中に広がる空乏層の端よりも深いことを特徴とする。また、請求項８の発明にかかる半導体装置は、請求項１〜７のいずれか一つに記載の発明において、前記高誘電体が前記ゲート電極に接することを特徴とする。
また、請求項９の発明にかかる半導体装置は、第１導電型のドリフト領域と、第２の主面との間に前記ドリフト領域を挟んで第１の主面側に形成された第２導電型のベース領域と、前記第２導電型のベース領域の表面層に形成された第１導電型のソース領域と、前記第１の主面との間に前記ドリフト領域を挟んで第２の主面側に形成された第１導電型のドレイン領域と、前記ソース領域に接して前記第１の主面から前記ベース領域を貫通して前記ドリフト領域に達するトレンチと、前記トレンチ内の上半部に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、前記トレンチ内の下半部に埋め込まれた複数の高誘電体と、を備え、前記複数の高誘電体のうちの少なくとも１つの比誘電率がシリコン酸化膜よりも大きいことを特徴とする。
また、請求項１０の発明にかかる半導体装置は、第１導電型のドリフト領域と、第２の主面との間に前記ドリフト領域を挟んで第１の主面側に形成された第２導電型のベース領域と、前記第２導電型のベース領域の表面層に形成された第１導電型のソース領域と、前記第１の主面との間に前記ドリフト領域を挟んで第２の主面側に形成された第１導電型のドレイン領域と、前記ソース領域に接して前記第１の主面から前記ベース領域を貫通して前記ドリフト領域に達するトレンチと、前記トレンチ内の上半部に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、前記トレンチ内の下半部に埋め込まれた複数の高誘電体と、を備え、前記複数の高誘電体のうちの少なくとも１つの比誘電率がシリコン窒化膜よりも大きいことを特徴とする。
また、請求項１１の発明にかかる半導体装置は、第１導電型のドリフト領域と、第２の主面との間に前記ドリフト領域を挟んで第１の主面側に形成された第２導電型のベース領域と、前記第２導電型のベース領域の表面層に形成された第１導電型のエミッタ領域と、前記第１の主面との間に前記ドリフト領域を挟んで第２の主面側に形成された第２導電型のコレクタ領域と、前記エミッタ領域に接して前記第１の主面から前記ベース領域を貫通して前記ドリフト領域に達するトレンチと、前記トレンチ内の上半部に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、前記トレンチ内の下半部に埋め込まれた複数の高誘電体と、を備え、前記複数の高誘電体のうちの少なくとも１つの比誘電率がシリコン酸化膜よりも大きいことを特徴とする。
また、請求項１２の発明にかかる半導体装置は、第１導電型のドリフト領域と、第２の主面との間に前記ドリフト領域を挟んで第１の主面側に形成された第２導電型のベース領域と、前記第２導電型のベース領域の表面層に形成された第１導電型のエミッタ領域と、前記第１の主面との間に前記ドリフト領域を挟んで第２の主面側に形成された第２導電型のコレクタ領域と、前記エミッタ領域に接して前記第１の主面から前記ベース領域を貫通して前記ドリフト領域に達するトレンチと、前記トレンチ内の上半部に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、前記トレンチ内の下半部に埋め込まれた複数の高誘電体と、を備え、前記複数の高誘電体のうちの少なくとも１つの比誘電率がシリコン窒化膜よりも大きいことを特徴とする。
また、請求項１３の発明にかかる半導体装置は、請求項９または１０に記載の発明において、前記複数の高誘電体のうちの１つが前記ドレイン領域に接することを特徴とする。また、請求項１４の発明にかかる半導体装置は、請求項１１または１２に記載の発明において、前記複数の高誘電体のうちの１つが前記コレクタ領域に接することを特徴とする。また、請求項１５の発明にかかる半導体装置は、請求項９〜１４のいずれか一つに記載の発明において、前記複数の高誘電体のうちの１つが前記ゲート電極に接することを特徴とする。また、請求項１６の発明にかかる半導体装置は、請求項９〜１５のいずれか一つに記載の発明において、前記複数の高誘電体のうちの１つがシリコン酸化膜であることを特徴とする。また、請求項１７の発明にかかる半導体装置は、請求項９〜１６のいずれか一つに記載の発明において、前記複数の高誘電体のうちの最も深い位置に設けられた高誘電体の最も深い部分が、オフ状態のときに前記ドリフト領域中に広がる空乏層の端よりも深いことを特徴とする。
また、請求項１８の発明にかかる半導体装置の製造方法は、前記請求項１〜１７のいずれか一つに記載の半導体装置を製造する方法であって、第１導電型のドリフト領域となる第１導電型の第１の半導体層の上に、第２導電型のベース領域となる第２導電型の第２の半導体層が設けられており、該第２の半導体層の表面から該第２の半導体層を貫通して前記第１の半導体層に達するトレンチを形成するトレンチ形成工程と、前記トレンチ内を高誘電体で埋める高誘電体形成工程と、前記トレンチ内の前記高誘電体の上半部を除去する除去工程と、前記トレンチ内の、前記高誘電体が除去された部分にゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記トレンチ内の、前記ゲート絶縁膜の内側部分をゲート電極で埋めるゲート電極形成工程と、を含むことを特徴とする。
また、請求項１９の発明にかかる半導体装置の製造方法は、前記請求項１〜１７のいずれか一つに記載の半導体装置を製造する方法であって、第１導電型のドリフト領域となる第１導電型の第１の半導体層の上に、第２導電型のベース領域となる第２導電型の第２の半導体層が設けられており、該第２の半導体層の表面から該第２の半導体層を貫通して前記第１の半導体層に達するトレンチを形成するトレンチ形成工程と、前記トレンチの少なくとも側壁面を被う第１の高誘電体を形成する第１の高誘電体形成工程と、前記トレンチ内の、前記第１の高誘電体の内側部分の下半部を第２の高誘電体で埋める第２の高誘電体形成工程と、前記トレンチ内の、前記第１の高誘電体の内側部分の上半部を、ゲート電極で埋めるゲート電極形成工程と、を含むことを特徴とする。また、請求項２０の発明にかかる半導体装置の製造方法は、請求項１９に記載の発明において、前記ゲート電極形成工程は、不純物をドーピングしながら前記第２の高誘電体で埋めることによりゲート電極を形成することを特徴とする。
請求項１〜１７の発明によれば、ゲート電極下の高誘電体領域による分極電荷の影響を受けて、オフ状態において最大電界強度が臨界電界強度に達したときの電界分布の形状が三角形状（図４９参照）から矩形状（図２参照）に近づく。その分、電界分布の面積が大きくなり、この面積が耐圧に相当するので、耐圧が向上する。従って、ドリフト領域の不純物濃度が従来と同じであっても、より高い耐圧が得られることになる。つまり、従来と同じ耐圧クラスの場合には、オン抵抗が低減される。また、従来、ゲート電極の下にシリコン窒化膜よりも比誘電率の高い高誘電体を埋め込むことは容易ではなかったが、請求項１８〜２０の発明によれば、トレンチ内の下半部に高誘電体が埋め込まれ、同じトレンチ内の上半部にゲート電極が形成される。
本発明にかかる半導体装置およびその製造方法によれば、ドリフト層の厚みを変えずに耐圧を確保できるとともに、高いゲート駆動電圧を印加しなくても、オン抵抗を低減できる。また、本発明にかかる半導体装置の製造方法によれば、そのような特性を有する半導体装置を容易に作製することができる。
以下に添付図面を参照して、この発明にかかる半導体装置およびその製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋は、それが付されていない層や領域よりも高不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
実施の形態１．
図１は、この発明の実施の形態１にかかるトレンチゲート型ＭＩＳＦＥＴの構成を示す断面図である。なお、図１には、半導体装置の主要部のハーフセルが示されている。実際の半導体装置の全体構成は、図１に示すハーフセルの構成がその両端をそれぞれ線対称の軸として連続する構成となる（図１４においても同じ）。
図１に示すように、実施の形態１にかかる縦型のトレンチゲート型ｎチャネルＭＩＳＦＥＴでは、ｎドリフト領域２１を挟んで、第１の主面側にｐベース領域２２が形成され、第２の主面側に、ｎ+ドレイン領域２５が形成されている。ｎ+ソース領域２３およびｐ+コンタクト領域２４は、ｐベース領域２２の表面層に互いに隣接して形成されている。
トレンチ２８は、ｎ+ソース領域２３に隣接して、第１の主面からｐベース領域２２およびｎドリフト領域２１を貫通してｎ+ドレイン領域２５に達している。このトレンチ２８の下半部、詳細には、ｐベース領域２２とｎドリフト領域２１からなるｐｎ接合面３４よりも下側の領域は、高誘電体３５により充填されている。高誘電体３５の比誘電率は、シリコン酸化膜（ＳｉＯ2、比誘電率：３．９）よりも高い。
例えば、高誘電体３５として、シリコン窒化膜（Ｓｉ3Ｎ4、比誘電率：〜７）、Ａｌ2Ｏ3（比誘電率：８．５〜１０）、シリケイト（ＺｒＡｌｘＯｙ、比誘電率：１０〜２０）、アルミネート（ＨｆＡｌｘＯｙ、比誘電率：１０〜２０）、ＺｒＯ2（比誘電率：１１〜１８．５）、ＨｆＯ2（比誘電率：２４）、Ｔａ2Ｏ5（比誘電率：〜２５）、Ｌａ2Ｏ3（比誘電率：２７）、ＣｏＴｉＯ3（比誘電率：４０）、ＳｒＴｉＯ3（比誘電率：３００）またはＢａＴｉＯ3（比誘電率：〜５０００）などが挙げられるが、これらに制限されるものではない。好ましくは、高誘電体３５は、シリコン窒化膜よりも比誘電率が高い物質の方がよい。
ゲート絶縁膜２６は、トレンチ２８の、ｐベース領域２２に接する部分の側壁面に沿って設けられている。トレンチ２８内の、ゲート絶縁膜２６の内側部分は、ゲート電極２７により埋められている。ゲート電極２７は、高誘電体３５に接している。なお、高誘電体３５は、ゲート電極２７やｎ+ドレイン領域２５に接していなくてもよいが、高誘電体３５がゲート電極２７およびｎ+ドレイン領域２５の一方または両方に接していれば、その部分の電位が固定されるので、高誘電体３５中、ひいてはｎドリフト領域２１中の電位分布、すなわち電界分布が安定するので、好ましい。
ソース電極２９は、ｎ+ソース領域２３およびｐ+コンタクト領域２４に電気的に接続している。また、ソース電極２９は、層間絶縁膜３０によりゲート電極２７から絶縁されている。また、ドレイン電極３１は、ｎ+ドレイン領域２５に電気的に接続している。図１において、ｐベース領域２２中の符号３２で示す破線、およびｎドリフト領域２１中の符号３３で示す破線は、それぞれＭＩＳＦＥＴがオフ状態のときの空乏層の端を示している。
高誘電体３５が設けられていることによって、オフ状態においては、分極電荷が支配的に電界分布を決めているような状況となるので、図１に示すように、空乏層は、高誘電体３５の近くで下方、すなわち高誘電体３５の下端側へ引っ張られるように伸びる。そのため、高誘電体３５から遠い半導体領域での空乏層の深さ（ｄ1）と、高誘電体３５の最も深い部分の深さ（ｄ2）を比較すると、ｄ2がｄ1よりも深くなるような設計となる。
このような設計になっていれば、ｄ2は、高誘電体３５の最も深い部分がｎドリフト領域２１中にとどまるような深さであってもよい。ただし、オン抵抗を低減するためには、ドリフト領域を短縮するのが効果的であるので、図１に示すように、高誘電体３５の最も深い部分がｎ+ドレイン領域２５に達しているのがよい。
なお、ｄ2がｄ1よりも浅い設計としても構わない。その場合、同じ耐圧（同じｄ1）で比べると、ｎドリフト領域２１の高誘電体３５側壁に面している部分の長さが短くなるので、寄生容量低減によるゲートチャージ特性の改善が期待できる。また、（ｄ1―ｄ2）／ｄ1≦０．１の時は、ｎドリフト領域２１の高誘電体３５に面していない厚み（ｄ1―ｄ2）の部分がバッファ層としての役割を果たすためｄ2がｄ1よりも深い場合よりも耐圧上昇があり、また厚み（ｄ1―ｄ2）分だけｎドリフト領域２１の幅が広がるためＲｏｎＡ[Ω・ｃｍ2]は若干低下し、耐圧とＲｏｎＡとのトレードオフが改善する。ただし、（ｄ1―ｄ2）／ｄ1＞０．１の場合は、トレンチ２８コーナー部のｎドリフト領域２１と高誘電体３５との界面で電界集中が起き、比率（ｄ2／ｄ1）低下に比例して耐圧が劣化するので好ましくない。
図２は、図１のＣ−Ｃ’における電界強度分布を模式的に示す特性図である。図２の縦軸において、Ｅ１、Ｅ２およびＥ３は、それぞれ図１のＣ−Ｃ’におけるｐベース領域２２中の空乏層の端３２（Ｅ１）、ｐベース領域２２とｎドリフト領域２１のｐｎ接合面３４（Ｅ２）、およびｎドリフト領域２１中の空乏層の端３３（Ｅ３）に対応している。図２に示すように、最大電界強度が臨界電界強度に達したときの電界分布の形状は、矩形状に近づく。従って、最大電界強度が臨界電界強度に達したときの電界分布の面積（耐圧に相当する）が従来（図４９参照）よりも大きくなるので、従来よりも耐圧が向上する。
また、Ｍ．Ｂｈａｔｎａｇａｒらによる「Ａｎａｌｙｓｉｓ ｏｆ ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ ｐｏｗｅｒ ｄｅｖｉｃｅ ｐｅｒｆｏｒｍａｎｃｅ」（Ｐｒｏｃ． ＩＳＰＳＤ（１９９１）、ｐ．１７６−１８０）によれば、オン抵抗のいわゆるシリコン極限は、耐圧をＶｂ[Ｖ]とすると、次式で与えられる。なお、Ｒｏｎ[Ω]は、オン抵抗、Ａ[ｃｍ2]は、チップ表面積である。
ＲｏｎＡ＝５．９３×１０-9・Ｖｂ2.5［Ω・ｃｍ2］
高誘電体３５として、比誘電率の高い物質を用いると、オン抵抗がシリコン極限を下回ることもある。オン抵抗がシリコン極限を下回る場合には、特許文献５に開示された半導体装置のようにフィールドプレートを設ける必要がないので、より小型の半導体装置が得られる。また、特許文献４に開示された半導体装置のように、高いゲート駆動電圧を印加する必要もない。
次に、図１に示す構成のＭＩＳＦＥＴの特性についてシミュレーションを行った結果について説明する。図３は、このシミュレーションに用いたＭＩＳＦＥＴのハーフセルを示す断面図である。なお、図３では、高誘電体３５がトレンチ２８の側壁面および底面に沿う外側部分と、その内側に充填された内側部分の二重構造になっているが、外側部分も内側部分も同じ物質でできており、実質的に一体となっている。つまり、図３に示す構成は、図１に示す構成と同じになっている。
耐圧クラスは、６０Ｖである。図３に示すように、第１の主面からｐｎ接合面３４までの深さＸｊ１、ｐｎ接合面３４からｎドリフト領域２１とｎ+ドレイン領域２５の界面までの深さＸｊ２、ｎドリフト領域２１とｎ+ドレイン領域２５の界面から第２の主面までの深さ、すなわちｎ+ドレイン領域２５の厚さＸｊＮは、それぞれ、０．８μｍ、３．１μｍおよび０．１μｍである。また、第１の主面からトレンチ２８の底（高誘電体３５の最も深い部分）までの深さＤｔは、３．９μｍである。また、ゲート絶縁膜２６の厚さは、５００オングストロームである。ゲート電極２７は、ドープトポリシリコンである。ｐベース領域２２の不純物濃度は、２×１０17ｃｍ-3である。
図４は、高誘電体の比誘電率εｒとオン抵抗ＲｏｎＡとの関係のシミュレーション結果を示す特性図である。図４において、特性図を横切る粗い破線は、シリコン極限であり、比誘電率εｒが１０００よりも大きい範囲の細かい破線は、１０００以下の範囲の線を外挿したものである。なお、図４に示すシミュレーション結果は、ｎドリフト領域２１の濃度を調節して耐圧を６０Ｖに設定したときの結果である。図４から、耐圧クラスが６０Ｖである場合には、高誘電体３５の比誘電率がおよそ４０以上であれば、シリコン極限を下回ることがわかる。従って、この耐圧クラスの場合には、より好ましくは、高誘電体３５の比誘電率が４０以上であるのがよい。例えば、高誘電体３５として、ＣｏＴｉＯ3やＳｒＴｉＯ3やＢａＴｉＯ3などが適当である。
図５は、高誘電体の比誘電率εｒとオン抵抗ＲｏｎＡおよび耐圧ＢＶとの関係のシミュレーション結果を示す特性図である。なお、図５に示すシミュレーション結果は、ｎドリフト領域２１の濃度を２×１０16ｃｍ-3とし、ゲート−ソース間電圧を１０Ｖとし、ドレイン−ソース間電圧を０．１Ｖに設定したときの結果である（図６〜図１３に示すシミュレーション結果においても同じ）。図５から、高誘電体３５の比誘電率εｒを高くすることによって、耐圧を増大させることができるとともに、オン抵抗ＲｏｎＡを低減させることができることがわかる。従って、ｎドリフト領域２１の厚みや濃度およびゲート駆動電圧が従来と同じであっても、耐圧の増大とオン抵抗ＲｏｎＡの低減を実現することができる。
図６は、高誘電体の比誘電率εｒと電界分布との関係のシミュレーション結果を示す特性図である。なお、図６において、Ｅ４、Ｅ２およびＥ５は、それぞれ図３の第１の主面（Ｅ４）、ｐベース領域２２とｎドリフト領域２１のｐｎ接合面３４（Ｅ２）、および第２の主面（Ｅ５）に対応している。以下、第１の主面および第２の主面を、それぞれ、基板表面および基板裏面とする。図６から、高誘電体３５の比誘電率εｒを高くすることによって、ｐｎ接合面３４（Ｅ２）の近傍のＨ部での電界が緩和し、また、電界強度分布がトレンチ深さ方向に均一に近づくことがわかる。つまり、図２を参照しながら説明したように、比誘電率εｒが高くなると電界分布の形状が矩形状に近づき、電界分布の面積が増えるので、従来よりも耐圧が向上する。オン状態の場合も同様の理由により、比誘電率εｒが高くなるとドレイン−ソース間の電位勾配が緩和されるので、オン抵抗ＲｏｎＡが低くなる。
図７、図８、図９、図１０、図１１、図１２および図１３は、それぞれ、比誘電率εｒを１、３．９、７、１２、４０、１００および３００に設定したときのＭＩＳＦＥＴ内のポテンシャルのシミュレーション結果を示す断面図である。各図は、ソース電極とドレイン電極間に耐圧ＢＶを印加した場合の電位分布を示しており、ｎドリフト領域２１およびｐベース領域２２において等電位線４０の両端が空乏層の両端である。図７〜図１３から、高誘電体３５の比誘電率εｒが高くなるのに伴って、空乏層がトレンチ２８の深さ方向により広がることがわかる。従って、ｎドリフト領域２１の厚みや濃度が従来と同じであっても、耐圧が向上することがわかる。また、オン状態のときには、ドレイン−ソース間の電位勾配が緩和されて、オン抵抗ＲｏｎＡが低くなることがわかる。
実施の形態２．
図１４は、この発明の実施の形態２にかかるトレンチゲート型ＭＩＳＦＥＴのハーフセルの構成を示す断面図である。図１４に示すように、実施の形態２にかかるＭＩＳＦＥＴが実施の形態１と異なるのは、ゲート電極２７の下に埋め込まれた高誘電体３５が外側部分の高誘電体３６と内側部分の高誘電体３７の二重構造になっていることである。その他の構成は、実施の形態１と同じであるので、同一の符号を付して説明を省略する。
外側部分および内側部分の各高誘電体３６，３７の比誘電率は、シリコン酸化膜（ＳｉＯ2）よりも高く、好ましくはシリコン窒化膜（Ｓｉ3Ｎ4）よりも高いとよい。例えば、これらの高誘電体３６，３７として、実施の形態１において例示した各種の物質が挙げられるが、それらに制限されるものではない。また、外側部分および内側部分の各高誘電体３６，３７のうち、いずれか一方がシリコン酸化膜（ＳｉＯ2）であってもよい。なお、外側部分の高誘電体３６と内側部分の高誘電体３７を同じ高誘電体で構成すれば、実施の形態１となる。
図１４のＪ−Ｊ’における電界強度分布は、図２に模式的に示す特性図と同様である。実施の形態２においても、高誘電体３６，３７の少なくとも一方を比誘電率の高い物質にすると、オン抵抗がシリコン極限を下回ることがある。その場合には、特許文献５に開示された半導体装置のようにフィールドプレートを設ける必要がないので、より小型の半導体装置が得られる。また、特許文献４に開示された半導体装置のように、高いゲート駆動電圧を印加する必要もない。
次に、図１４に示す構成のＭＩＳＦＥＴの特性についてシミュレーションを行った結果について説明する。図１５は、このシミュレーションに用いたＭＩＳＦＥＴのハーフセルを示す断面図である。耐圧クラスは、６０Ｖである。
図１５に示すように、基板表面（第１の主面）からｐｎ接合面３４までの深さＸｊ１、ｐｎ接合面３４からｎドリフト領域２１とｎ+ドレイン領域２５の界面までの深さＸｊ２、ｎドリフト領域２１とｎ+ドレイン領域２５の界面から基板裏面（第２の主面）までの深さ、すなわちｎ+ドレイン領域２５の厚さＸｊＮは、それぞれ、０．８μｍ、３．１μｍおよび６．４μｍである。また、第１の主面からトレンチ２８の底（外側部分の高誘電体３６の最も深い部分）までの深さＤｔは、１０．２μｍである。また、ゲート絶縁膜２６の厚さは、５００オングストロームである。ゲート電極２７は、ドープトポリシリコンである。ｐベース領域２２の不純物濃度は、２×１０17ｃｍ-3である。外側部分の高誘電体３６は、シリコン酸化膜（ＳｉＯ2）である。
ここで、トレンチ２８を深くした理由は、次の通りである。図１６に示すように、トレンチ２８を浅くすると、等電位線４１，４２，４３，４４，４５のうちの空乏層端寄りの等電位線４１，４２，４３が、外側部分の高誘電体３６の、トレンチ２８の底面の部分でつかえてしまうため、ここで電界集中が起こり、耐圧が低下してしまう。それに対して、図１７に示すように、トレンチ２８を十分に深くしてｎ+ドレイン領域２５内に伸びるようにすると、空乏層端寄りの等電位線４１，４２，４３が外側部分の高誘電体３６の、トレンチ２８の底面の部分に到達しないので、電界集中を回避でき、高耐圧を維持することができる。なお、図１６および図１７は、内側部分の高誘電体３７をＳｒＴｉＯ3とした場合のシミュレーション結果である。
図１８は、内側部分の高誘電体の比誘電率εｒとオン抵抗ＲｏｎＡとの関係のシミュレーション結果を示す特性図である。図１８において、特性図を横切る粗い破線は、シリコン極限であり、比誘電率εｒが３００よりも大きい範囲の細かい破線は、３００以下の範囲の線を外挿したものである。なお、図１８に示すシミュレーション結果は、ｎドリフト領域２１の濃度を調節して耐圧を６０Ｖに設定したときの結果である。図１８と図４の比較から明らかなように、耐圧クラスが６０Ｖである場合のオン抵抗ＲｏｎＡの比誘電率εｒ依存性には、実施の形態１と同様の傾向が見られる。
実施の形態２では、内側部分の高誘電体３７の比誘電率がおよそ４０以上であれば、シリコン極限を下回ることがわかる。従って、この耐圧クラスの場合には、より好ましくは、内側部分の高誘電体３７の比誘電率が４０以上であるのがよい。例えば、内側部分の高誘電体３７として、ＣｏＴｉＯ3やＳｒＴｉＯ3やＢａＴｉＯ3などが適当である。
図１９は、内側部分の高誘電体の比誘電率εｒとオン抵抗ＲｏｎＡおよび耐圧ＢＶとの関係のシミュレーション結果を示す特性図である。なお、図１９に示すシミュレーション結果は、ｎドリフト領域２１の濃度を２×１０16ｃｍ-3とし、ゲート−ソース間電圧を１０Ｖとし、ドレイン−ソース間電圧を０．１Ｖに設定したときの結果である（図２０〜図２７に示すシミュレーション結果においても同じ）。図１９と図５の比較から明らかなように、オン抵抗ＲｏｎＡおよび耐圧ＢＶの比誘電率εｒ依存性には、実施の形態１と同様の傾向が見られる。
図２０は、内側部分の高誘電体の比誘電率εｒと電界分布との関係のシミュレーション結果を示す特性図である。なお、図２０において、Ｋ１、Ｋ２およびＫ３は、それぞれ図１５の基板表面（Ｋ１）、ｐベース領域２２とｎドリフト領域２１のｐｎ接合面３４（Ｋ２）、およびｎドリフト領域２１とｎ+ドレイン領域２５の界面（Ｋ３）に対応している。図２０と図６の比較から明らかなように、内側部分の高誘電体３７の比誘電率εｒと電界分布との関係には、実施の形態１と同様の傾向が見られる。
図２１、図２２、図２３、図２４、図２５、図２６および図２７は、それぞれ、内側部分の高誘電体３７の比誘電率εｒを１、３．９、７、１２、４０、１００および３００に設定したときのＭＩＳＦＥＴ内のポテンシャルのシミュレーション結果を示す断面図である。各図は、ソース電極とドレイン電極間に耐圧ＢＶを印加した場合の電位分布を示しており、ｎドリフト領域２１およびｐベース領域２２において等電位線４０の両端が空乏層の両端である。図２１〜図２７から、内側部分の高誘電体３７の比誘電率εｒが高くなるのに伴って、空乏層がトレンチ２８の深さ方向により広がることがわかる。従って、ｎドリフト領域２１の厚みや濃度が従来と同じであっても、耐圧が向上することがわかる。また、オン状態のときには、ドレイン−ソース間の電位勾配が緩和されて、オン抵抗ＲｏｎＡが低くなることがわかる。
図２８は、ｎドリフト領域の不純物濃度と耐圧ＢＶとの関係のシミュレーション結果を示す特性図である。図２８から、内側部分の高誘電体３７の比誘電率εｒが高くなるのに伴って、耐圧ＢＶがピークとなるｎドリフト領域２１の不純物濃度が高濃度側へシフトするのがわかる。例えば、内側部分の高誘電体３７の比誘電率εｒが１００である場合には、ｎドリフト領域２１の不純物濃度（以下、ドリフト濃度とする）が０．５×１０16ｃｍ-3であるときに耐圧ＢＶがピークとなる。それに対して、内側部分の高誘電体３７の比誘電率εｒが３００である場合に耐圧ＢＶがピークとなるのは、ドリフト濃度が２×１０16ｃｍ-3のときであり、比誘電率εｒが１００である場合よりも高濃度側へシフトしている。図２９は、ドリフト濃度とオン抵抗ＲｏｎＡとの関係のシミュレーション結果を示す特性図である。
ここで、耐圧ＢＶがピークをもつメカニズムについて説明する。図３０、図３１、図３２、図３３および図３４は、それぞれ、内側部分の高誘電体３７の比誘電率εｒを３．９、１２、４０、１００および３００に設定したときのドリフト濃度と電界分布との関係のシミュレーション結果を示す特性図である。以下、耐圧がピークとなるときのドリフト濃度を、耐圧ピーク時濃度と称する。
ドリフト濃度が耐圧ピーク時濃度よりも低い場合、図３０〜図３４に示すように、ドリフト濃度を高くしていくと、Ｌ部の電界強度は、耐圧ピーク値までは、臨界値を保つ。一方、Ｍ部の電界強度は、増大する。これは、耐圧を上げる方向に作用する。そして、Ｌ部の電界強度の減少による電界分布の面積減よりもＭ部の電界強度の増大による電界分布の面積増が勝り、それによって、ドリフト濃度を高くするほど耐圧が上昇することになる。ドリフト濃度が耐圧ピーク時濃度よりも高い場合には、Ｌ部の電界強度の減少による電界分布の面積減が、Ｍ部の電界強度の増大による電界分布の面積増よりも勝るので、耐圧が減少する。さらにドリフト濃度を高くすると、Ｍ部の電界強度が臨界に達し、また空乏層もトレンチ２８の浅いところで止まるので、ますます耐圧が減少することになる。
ここで、Ｌ部およびＭ部の電界強度の傾向について説明する。図３０〜図３４に示すように、内側部分の高誘電体３７の比誘電率εｒが同じであれば、ドリフト濃度が低いほど、Ｌ部の電界強度が高くなる。また、同じドリフト濃度でも内側部分の高誘電体３７の比誘電率εｒが高いほど、Ｌ部の電界強度が高くなる（理由については、後述する）ので、Ｌ部の電界強度が臨界値を保つドリフト濃度の限界が高濃度側にシフトする。また、Ｍ部の電界強度については、同じドリフト濃度でも内側部分の高誘電体３７の比誘電率εｒが高いほど、電界強度が低くなる。これは、高誘電体３７により電界が緩和されるからである。
以上のことから、内側部分の高誘電体３７の比誘電率εｒが高いほど、耐圧ＢＶのピークがドリフト濃度の高濃度側にシフトすることになる。また、ドリフト濃度が耐圧ピーク時濃度よりも低い場合には、内側部分の高誘電体３７の比誘電率εｒが高いほど、耐圧の上昇が著しい。これは、上述したように、比誘電率εｒが高いほど、Ｍ部の電界強度が低くなるので、臨界電界強度に達するまで耐圧を上げることができるからである。
ここで、同じドリフト濃度でも内側部分の高誘電体３７の比誘電率εｒが高いほど、Ｌ部の電界強度が高くなる理由について説明する。この説明のために、図２２および図２７において、内側部分の高誘電体３７における空乏層端の等電位線の最大深さをａ１とし、基板表面からｎドリフト領域２１中の空乏層端までの距離をａ２とする。図２２と図２７の比較から明らかなように、内側部分の高誘電体３７の比誘電率εｒが高い方（図２７、比誘電率εｒ：３００）が低い方（図２２、比誘電率εｒ：３．９）よりも、ａ１とａ２の差が大きいことがわかる。
図３５および図３６は、それぞれ、図２２および図２７の破線で囲んだ部分を拡大して模式的に示す断面図である。図３５と図３６の比較から明らかなように、内側部分の高誘電体３７の比誘電率εｒが高い方（図３６、比誘電率εｒ：３００）が低い方（図３５、比誘電率εｒ：３．９）よりも、ｎドリフト領域２１と外側部分の高誘電体３６の界面での等電位線４６，４７，４８の曲がり具合が大きいことがわかる。そして、図３６に示すように、内側部分の高誘電体３７の比誘電率εｒが高いと、外側部分の高誘電体３６において等電位線４６，４７，４８がトレンチ側壁に平行になるため、電界が集中しやすいので、Ｌ部の電界強度が高くなる。
実施の形態３．
図３７〜図４４は、この発明の実施の形態３にかかるトレンチゲート型ＭＩＳＦＥＴの製造方法を示す断面図である。まず、ｎ+ドレイン領域２５となるｎ+基板上に、ｎドリフト領域２１となるｎ半導体層をエピタキシャル成長させる。続いて、そのエピタキシャル成長層の表面にｐ型不純物として例えばホウ素をイオン注入し、熱拡散させることにより、ｐベース領域２２となるｐ半導体層を設ける（図３７）。
次いで、反応性イオンエッチングにより、ｐ半導体層の表面からｎ+基板に達するトレンチ２８を形成する（図３８）。次いで、熱酸化によりトレンチ２８の内周面をシリコン酸化膜（ＳｉＯ2）で覆う（図３９）。このシリコン酸化膜は、実施の形態２のＭＩＳＦＥＴにおいて、外側部分の高誘電体３６となる。トレンチ２８の内周面をシリコン酸化膜で覆うことにより、トレンチ側壁が化学的に安定する。また、ＭＩＳＦＥＴとして完成した際に、ゲート−ドレイン間容量が低減される。
次いで、高誘電体材料を堆積させることによって、トレンチ２８を内側部分の高誘電体３７で充填する（図４０）。次いで、ドライエッチングにより、外側部分の高誘電体３６と内側部分の高誘電体３７の上半部を除去する（図４１）。次いで、熱酸化を行って、トレンチ２８の上半部の側壁面にゲート絶縁膜２６を形成する（図４２）。次いで、トレンチ２８の、ゲート絶縁膜２６の内側部分を、高濃度に不純物をドーピングしたポリシリコンで埋め直して、ゲート電極２７とする（図４３）。
最後に、ｎ型不純物およびｐ型不純物として例えばヒ素およびホウ素をイオン注入し、熱拡散させて、ｎ+ソース領域２３とｐ+コンタクト領域２４を設ける。続いて、通常の半導体装置の製造方法と同様な工程により、ソース電極２９、層間絶縁膜３０およびドレイン電極３１を形成し（図４４）、図１４に示す実施の形態２のＭＩＳＦＥＴが完成する。なお、図３９に示す工程において、外側部分の高誘電体３６として、内側部分の高誘電体３７と同じ材料を用いれば、図１に示す実施の形態１のＭＩＳＦＥＴが完成する。
実施の形態４．
図４５〜図４７は、この発明の実施の形態４にかかるトレンチゲート型ＭＩＳＦＥＴの製造方法を示す断面図である。まず、実施の形態３と同様にして、図３７〜図３９に示す工程を行い、トレンチ２８の内周面をシリコン酸化膜（ＳｉＯ2）で覆う（図３９）。次いで、高誘電体材料を堆積させることによって、トレンチ２８の下半部を内側部分の高誘電体３７で充填する。その際、高誘電体３７の堆積を途中で停止し、ゲート電極の形成領域が埋まらないようにする。トレンチ２８の上半部、すなわちゲート電極を形成する領域のトレンチ側壁には、外側部分の高誘電体３６であるシリコン酸化膜が残っているが、これがゲート絶縁膜２６となる（図４５）。
次いで、トレンチ２８の、ゲート絶縁膜２６の内側部分に、内側部分の高誘電体３７と同じ材料を充填して、トレンチ２８の上半部を埋める。その際、高濃度に不純物をドーピングすることによって、トレンチ２８の上半部に埋めた高誘電体３７に導電性を付与し、ゲート電極２７として機能させる（図４６）。このようにすれば、内側部分の高誘電体３７とゲート電極２７を連続工程で製造できるという利点がある。また、ゲート電極２７と内側部分の高誘電体３７が一体化し、それらの境界における応力が軽減されるという利点がある。
最後に、実施の形態３と同様にして、ｎ+ソース領域２３、ｐ+コンタクト領域２４、ソース電極２９、層間絶縁膜３０およびドレイン電極３１を形成し（図４７）、図１４に示す実施の形態２のＭＩＳＦＥＴが完成する。なお、図３９に示す工程において、外側部分の高誘電体３６として、内側部分の高誘電体３７と同じ材料を用いれば、図１に示す実施の形態１のＭＩＳＦＥＴが完成する。
例えば、内側部分の高誘電体３７をＳｒＴｉＯ3により形成する場合、ニオブ（Ｎｂ）をドーピングしたＳｒＴｉＯ3をゲート電極２７として形成できる。
以上において本発明は、上述した実施の形態に限らず、種々変更可能である。例えば、実施の形態中に記載した寸法や濃度などは一例であり、本発明はそれらの値に限定されるものではない。また、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。また、ゲート電極下の高誘電体領域が複数の材料で形成されていてもよく、その場合、比誘電率が相対的に高い材料の周囲や内側に部分的にシリコン酸化膜のような比誘電率の低い材料が混ざっていてもよい。また、本発明は、ＭＩＳＦＥＴだけでなく、ＩＧＢＴにも適用可能である。ＩＧＢＴに適用する場合には、上述した説明において、ｎ+ソース領域２３およびｎ+ドレイン領域２５を、それぞれ、ｎ+エミッタ領域およびｐ+コレクタ領域と読み替えればよい。さらに、ドリフト領域とｐ+コレクタ領域との間にｎ+バッファ領域を形成してもよい。
以上のように、本発明にかかる半導体装置およびその製造方法は、トレンチゲート構造を有するＭＩＳ型半導体装置に有用であり、特に、高耐圧かつ大電流容量が求められるＭＩＳＦＥＴやＩＧＢＴなどのパワー半導体装置に適している。
この発明の実施の形態１にかかるトレンチゲート型ＭＩＳＦＥＴの構成を示す断面図である。 図１のＣ−Ｃ’における電界強度分布を模式的に示す特性図である。 図１のＭＩＳＦＥＴの特性を調べるためのシミュレーションに用いたＭＩＳＦＥＴの構成を示す断面図である。 図３のＭＩＳＦＥＴにおける高誘電体の比誘電率εｒとオン抵抗ＲｏｎＡとの関係のシミュレーション結果を示す特性図である。 図３のＭＩＳＦＥＴにおける高誘電体の比誘電率εｒとオン抵抗ＲｏｎＡおよび耐圧ＢＶとの関係のシミュレーション結果を示す特性図である。 図３のＭＩＳＦＥＴにおける高誘電体の比誘電率εｒと電界分布との関係のシミュレーション結果を示す特性図である。 図３のＭＩＳＦＥＴにおいて比誘電率εｒを１としたときのポテンシャルのシミュレーション結果を示す断面図である。 図３のＭＩＳＦＥＴにおいて比誘電率εｒを３．９としたときのポテンシャルのシミュレーション結果を示す断面図である。 図３のＭＩＳＦＥＴにおいて比誘電率εｒを７としたときのポテンシャルのシミュレーション結果を示す断面図である。 図３のＭＩＳＦＥＴにおいて比誘電率εｒを１２としたときのポテンシャルのシミュレーション結果を示す断面図である。 図３のＭＩＳＦＥＴにおいて比誘電率εｒを４０としたときのポテンシャルのシミュレーション結果を示す断面図である。 図３のＭＩＳＦＥＴにおいて比誘電率εｒを１００としたときのポテンシャルのシミュレーション結果を示す断面図である。 図３のＭＩＳＦＥＴにおいて比誘電率εｒを３００としたときのポテンシャルのシミュレーション結果を示す断面図である。 この発明の実施の形態２にかかるトレンチゲート型ＭＩＳＦＥＴの構成を示す断面図である。 図１４のＭＩＳＦＥＴの特性を調べるためのシミュレーションに用いたＭＩＳＦＥＴの構成を示す断面図である。 図１５に示すＭＩＳＦＥＴにおいてトレンチを深くした理由を説明する部分拡大断面図である。 図１５に示すＭＩＳＦＥＴにおいてトレンチを深くした理由を説明する部分拡大断面図である。 図１５のＭＩＳＦＥＴにおける高誘電体の比誘電率εｒとオン抵抗ＲｏｎＡとの関係のシミュレーション結果を示す特性図である。 図１５のＭＩＳＦＥＴにおける高誘電体の比誘電率εｒとオン抵抗ＲｏｎＡおよび耐圧ＢＶとの関係のシミュレーション結果を示す特性図である。 図１５のＭＩＳＦＥＴにおける高誘電体の比誘電率εｒと電界分布との関係のシミュレーション結果を示す特性図である。 図１５のＭＩＳＦＥＴにおいて比誘電率εｒを１としたときのポテンシャルのシミュレーション結果を示す断面図である。 図１５のＭＩＳＦＥＴにおいて比誘電率εｒを３．９としたときのポテンシャルのシミュレーション結果を示す断面図である。 図１５のＭＩＳＦＥＴにおいて比誘電率εｒを７としたときのポテンシャルのシミュレーション結果を示す断面図である。 図１５のＭＩＳＦＥＴにおいて比誘電率εｒを１２としたときのポテンシャルのシミュレーション結果を示す断面図である。 図１５のＭＩＳＦＥＴにおいて比誘電率εｒを４０としたときのポテンシャルのシミュレーション結果を示す断面図である。 図１５のＭＩＳＦＥＴにおいて比誘電率εｒを１００としたときのポテンシャルのシミュレーション結果を示す断面図である。 図１５のＭＩＳＦＥＴにおいて比誘電率εｒを３００としたときのポテンシャルのシミュレーション結果を示す断面図である。 図１５のＭＩＳＦＥＴにおけるドリフト濃度と耐圧ＢＶとの関係のシミュレーション結果を示す特性図である。 図１５のＭＩＳＦＥＴにおけるドリフト濃度とオン抵抗ＲｏｎＡとの関係のシミュレーション結果を示す特性図である。 図１５のＭＩＳＦＥＴにおける内側部分の高誘電体３７の比誘電率εｒを３．９に設定したときのドリフト濃度と電界分布との関係のシミュレーション結果を示す特性図である。 図１５のＭＩＳＦＥＴにおける内側部分の高誘電体３７の比誘電率εｒを１２に設定したときのドリフト濃度と電界分布との関係のシミュレーション結果を示す特性図である。 図１５のＭＩＳＦＥＴにおける内側部分の高誘電体３７の比誘電率εｒを４０に設定したときのドリフト濃度と電界分布との関係のシミュレーション結果を示す特性図である。 図１５のＭＩＳＦＥＴにおける内側部分の高誘電体３７の比誘電率εｒを１００に設定したときのドリフト濃度と電界分布との関係のシミュレーション結果を示す特性図である。 図１５のＭＩＳＦＥＴにおける内側部分の高誘電体３７の比誘電率εｒを３００に設定したときのドリフト濃度と電界分布との関係のシミュレーション結果を示す特性図である。 図２２の破線で囲む部分を拡大して模式的に示す断面図である。 図２７の破線で囲む部分を拡大して模式的に示す断面図である。 この発明の実施の形態３にかかるトレンチゲート型ＭＩＳＦＥＴの製造方法を示す断面図である。 この発明の実施の形態３にかかるトレンチゲート型ＭＩＳＦＥＴの製造方法を示す断面図である。 この発明の実施の形態３にかかるトレンチゲート型ＭＩＳＦＥＴの製造方法を示す断面図である。 この発明の実施の形態３にかかるトレンチゲート型ＭＩＳＦＥＴの製造方法を示す断面図である。 この発明の実施の形態３にかかるトレンチゲート型ＭＩＳＦＥＴの製造方法を示す断面図である。 この発明の実施の形態３にかかるトレンチゲート型ＭＩＳＦＥＴの製造方法を示す断面図である。 この発明の実施の形態３にかかるトレンチゲート型ＭＩＳＦＥＴの製造方法を示す断面図である。 この発明の実施の形態３にかかるトレンチゲート型ＭＩＳＦＥＴの製造方法を示す断面図である。 この発明の実施の形態４にかかるトレンチゲート型ＭＩＳＦＥＴの製造方法を示す断面図である。 この発明の実施の形態４にかかるトレンチゲート型ＭＩＳＦＥＴの製造方法を示す断面図である。 この発明の実施の形態４にかかるトレンチゲート型ＭＩＳＦＥＴの製造方法を示す断面図である。 従来のトレンチゲート型ＭＩＳＦＥＴの構成を示す断面図である。 図４８のＡ−Ａ’における電界強度分布を示す模式的に示す特性図である。
符号の説明
２１ ドリフト領域
２２ ベース領域
２３ ソース領域
２５ ドレイン領域
２６ ゲート絶縁膜
２７ ゲート電極
２８ トレンチ
３３ 空乏層の端
３５，３６，３７ 高誘電体

Claims (20)

  1. 第１導電型のドリフト領域と、
    第２の主面との間に前記ドリフト領域を挟んで第１の主面側に形成された第２導電型のベース領域と、
    前記第２導電型のベース領域の表面層に形成された第１導電型のソース領域と、
    前記第１の主面との間に前記ドリフト領域を挟んで第２の主面側に形成された第１導電型のドレイン領域と、
    前記ソース領域に接して前記第１の主面から前記ベース領域を貫通して前記ドリフト領域に達するトレンチと、
    前記トレンチ内の上半部に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、
    前記トレンチ内の下半部に埋め込まれた高誘電体と、
    を備え、
    前記高誘電体の比誘電率がシリコン酸化膜よりも大きいことを特徴とする半導体装置。
  2. 第１導電型のドリフト領域と、
    第２の主面との間に前記ドリフト領域を挟んで第１の主面側に形成された第２導電型のベース領域と、
    前記第２導電型のベース領域の表面層に形成された第１導電型のソース領域と、
    前記第１の主面との間に前記ドリフト領域を挟んで第２の主面側に形成された第１導電型のドレイン領域と、
    前記ソース領域に接して前記第１の主面から前記ベース領域を貫通して前記ドリフト領域に達するトレンチと、
    前記トレンチ内の上半部に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、
    前記トレンチ内の下半部に埋め込まれた高誘電体と、
    を備え、
    前記高誘電体の比誘電率がシリコン窒化膜よりも大きいことを特徴とする半導体装置。
  3. 第１導電型のドリフト領域と、
    第２の主面との間に前記ドリフト領域を挟んで第１の主面側に形成された第２導電型のベース領域と、
    前記第２導電型のベース領域の表面層に形成された第１導電型のエミッタ領域と、
    前記第１の主面との間に前記ドリフト領域を挟んで第２の主面側に形成された第２導電型のコレクタ領域と、
    前記エミッタ領域に接して前記第１の主面から前記ベース領域を貫通して前記ドリフト領域に達するトレンチと、
    前記トレンチ内の上半部に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、
    前記トレンチ内の下半部に埋め込まれた高誘電体と、
    を備え、
    前記高誘電体の比誘電率がシリコン酸化膜よりも大きいことを特徴とする半導体装置。
  4. 第１導電型のドリフト領域と、
    第２の主面との間に前記ドリフト領域を挟んで第１の主面側に形成された第２導電型のベース領域と、
    前記第２導電型のベース領域の表面層に形成された第１導電型のエミッタ領域と、
    前記第１の主面との間に前記ドリフト領域を挟んで第２の主面側に形成された第２導電型のコレクタ領域と、
    前記エミッタ領域に接して前記第１の主面から前記ベース領域を貫通して前記ドリフト領域に達するトレンチと、
    前記トレンチ内の上半部に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、
    前記トレンチ内の下半部に埋め込まれた高誘電体と、
    を備え、
    前記高誘電体の比誘電率がシリコン窒化膜よりも大きいことを特徴とする半導体装置。
  5. 前記高誘電体が前記ドレイン領域に接することを特徴とする請求項１または２に記載の半導体装置。
  6. 前記高誘電体が前記コレクタ領域に接することを特徴とする請求項３または４に記載の半導体装置。
  7. 前記高誘電体の最も深い部分が、オフ状態のときに前記ドリフト領域中に広がる空乏層の端よりも深いことを特徴とする請求項１〜６のいずれか一つに記載の半導体装置。
  8. 前記高誘電体が前記ゲート電極に接することを特徴とする請求項１〜７のいずれか一つに記載の半導体装置。
  9. 第１導電型のドリフト領域と、
    第２の主面との間に前記ドリフト領域を挟んで第１の主面側に形成された第２導電型のベース領域と、
    前記第２導電型のベース領域の表面層に形成された第１導電型のソース領域と、
    前記第１の主面との間に前記ドリフト領域を挟んで第２の主面側に形成された第１導電型のドレイン領域と、
    前記ソース領域に接して前記第１の主面から前記ベース領域を貫通して前記ドリフト領域に達するトレンチと、
    前記トレンチ内の上半部に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、
    前記トレンチ内の下半部に埋め込まれた複数の高誘電体と、
    を備え、
    前記複数の高誘電体のうちの少なくとも１つの比誘電率がシリコン酸化膜よりも大きいことを特徴とする半導体装置。
  10. 第１導電型のドリフト領域と、
    第２の主面との間に前記ドリフト領域を挟んで第１の主面側に形成された第２導電型のベース領域と、
    前記第２導電型のベース領域の表面層に形成された第１導電型のソース領域と、
    前記第１の主面との間に前記ドリフト領域を挟んで第２の主面側に形成された第１導電型のドレイン領域と、
    前記ソース領域に接して前記第１の主面から前記ベース領域を貫通して前記ドリフト領域に達するトレンチと、
    前記トレンチ内の上半部に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、
    前記トレンチ内の下半部に埋め込まれた複数の高誘電体と、
    を備え、
    前記複数の高誘電体のうちの少なくとも１つの比誘電率がシリコン窒化膜よりも大きいことを特徴とする半導体装置。
  11. 第１導電型のドリフト領域と、
    第２の主面との間に前記ドリフト領域を挟んで第１の主面側に形成された第２導電型のベース領域と、
    前記第２導電型のベース領域の表面層に形成された第１導電型のエミッタ領域と、
    前記第１の主面との間に前記ドリフト領域を挟んで第２の主面側に形成された第２導電型のコレクタ領域と、
    前記エミッタ領域に接して前記第１の主面から前記ベース領域を貫通して前記ドリフト領域に達するトレンチと、
    前記トレンチ内の上半部に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、
    前記トレンチ内の下半部に埋め込まれた複数の高誘電体と、
    を備え、
    前記複数の高誘電体のうちの少なくとも１つの比誘電率がシリコン酸化膜よりも大きいことを特徴とする半導体装置。
  12. 第１導電型のドリフト領域と、
    第２の主面との間に前記ドリフト領域を挟んで第１の主面側に形成された第２導電型のベース領域と、
    前記第２導電型のベース領域の表面層に形成された第１導電型のエミッタ領域と、
    前記第１の主面との間に前記ドリフト領域を挟んで第２の主面側に形成された第２導電型のコレクタ領域と、
    前記エミッタ領域に接して前記第１の主面から前記ベース領域を貫通して前記ドリフト領域に達するトレンチと、
    前記トレンチ内の上半部に形成されたゲート絶縁膜およびゲート電極からなる絶縁ゲート構造と、
    前記トレンチ内の下半部に埋め込まれた複数の高誘電体と、
    を備え、
    前記複数の高誘電体のうちの少なくとも１つの比誘電率がシリコン窒化膜よりも大きいことを特徴とする半導体装置。
  13. 前記複数の高誘電体のうちの１つが前記ドレイン領域に接することを特徴とする請求項９または１０に記載の半導体装置。
  14. 前記複数の高誘電体のうちの１つが前記コレクタ領域に接することを特徴とする請求項１１または１２に記載の半導体装置。
  15. 前記複数の高誘電体のうちの１つが前記ゲート電極に接することを特徴とする請求項９〜１４のいずれか一つに記載の半導体装置。
  16. 前記複数の高誘電体のうちの１つがシリコン酸化膜であることを特徴とする請求項９〜１５のいずれか一つに記載の半導体装置。
  17. 前記複数の高誘電体のうちの最も深い位置に設けられた高誘電体の最も深い部分が、オフ状態のときに前記ドリフト領域中に広がる空乏層の端よりも深いことを特徴とする請求項９〜１６のいずれか一つに記載の半導体装置。
  18. 前記請求項１〜１７のいずれか一つに記載の半導体装置を製造する方法であって、
    第１導電型のドリフト領域となる第１導電型の第１の半導体層の上に、第２導電型のベース領域となる第２導電型の第２の半導体層が設けられており、該第２の半導体層の表面から該第２の半導体層を貫通して前記第１の半導体層に達するトレンチを形成するトレンチ形成工程と、
    前記トレンチ内を高誘電体で埋める高誘電体形成工程と、
    前記トレンチ内の前記高誘電体の上半部を除去する除去工程と、
    前記トレンチ内の、前記高誘電体が除去された部分にゲート絶縁膜を形成するゲート絶縁膜形成工程と、
    前記トレンチ内の、前記ゲート絶縁膜の内側部分をゲート電極で埋めるゲート電極形成工程と、
    を含むことを特徴とする半導体装置の製造方法。
  19. 前記請求項１〜１７のいずれか一つに記載の半導体装置を製造する方法であって、
    第１導電型のドリフト領域となる第１導電型の第１の半導体層の上に、第２導電型のベース領域となる第２導電型の第２の半導体層が設けられており、該第２の半導体層の表面から該第２の半導体層を貫通して前記第１の半導体層に達するトレンチを形成するトレンチ形成工程と、
    前記トレンチの少なくとも側壁面を被う第１の高誘電体を形成する第１の高誘電体形成工程と、
    前記トレンチ内の、前記第１の高誘電体の内側部分の下半部を第２の高誘電体で埋める第２の高誘電体形成工程と、
    前記トレンチ内の、前記第１の高誘電体の内側部分の上半部を、ゲート電極で埋めるゲート電極形成工程と、
    を含むことを特徴とする半導体装置の製造方法。
  20. 前記ゲート電極形成工程は、不純物をドーピングしながら前記第２の高誘電体で埋めることによりゲート電極を形成することを特徴とする請求項１９に記載の半導体装置の製造方法。
JP2007021828A 2007-01-31 2007-01-31 半導体装置およびその製造方法 Expired - Fee Related JP5298432B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007021828A JP5298432B2 (ja) 2007-01-31 2007-01-31 半導体装置およびその製造方法
DE102007053104A DE102007053104A1 (de) 2007-01-31 2007-11-07 Halbleitervorrichtung und Verfahren zur Herstellung derselben
CN2008100054364A CN101236991B (zh) 2007-01-31 2008-01-30 半导体器件及其制造方法
US12/023,637 US7898024B2 (en) 2007-01-31 2008-01-31 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007021828A JP5298432B2 (ja) 2007-01-31 2007-01-31 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012248875A Division JP5609950B2 (ja) 2012-11-12 2012-11-12 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008187147A true JP2008187147A (ja) 2008-08-14
JP5298432B2 JP5298432B2 (ja) 2013-09-25

Family

ID=39587458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007021828A Expired - Fee Related JP5298432B2 (ja) 2007-01-31 2007-01-31 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US7898024B2 (ja)
JP (1) JP5298432B2 (ja)
CN (1) CN101236991B (ja)
DE (1) DE102007053104A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147477A (ja) * 2008-12-20 2010-07-01 Power Integrations Inc シリコンウェハ上にパワートランジスタデバイスを製造する方法
US8592893B2 (en) 2010-04-27 2013-11-26 Kabushiki Kaisha Toshiba Power semiconductor device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5616665B2 (ja) 2010-03-30 2014-10-29 ローム株式会社 半導体装置
JP5542646B2 (ja) * 2010-12-24 2014-07-09 日立オートモティブシステムズ株式会社 パワーモジュールの製造方法、パワーモジュールの設計方法
JP5818099B2 (ja) * 2012-04-27 2015-11-18 国立研究開発法人産業技術総合研究所 半導体装置
US8829562B2 (en) * 2012-07-24 2014-09-09 Infineon Technologies Ag Semiconductor device including a dielectric structure in a trench
US9231091B2 (en) * 2014-05-12 2016-01-05 Infineon Technologies Ag Semiconductor device and reverse conducting insulated gate bipolar transistor with isolated source zones
JP2016171268A (ja) 2015-03-16 2016-09-23 株式会社東芝 半導体装置
JP6701789B2 (ja) 2016-02-19 2020-05-27 富士電機株式会社 Ｒｂ‐ｉｇｂｔ
EP3474314A1 (en) * 2017-10-20 2019-04-24 Infineon Technologies Austria AG Semiconductor device and method for manufacturing a semiconductor method
CN111341832B (zh) * 2018-12-19 2023-10-27 无锡华润华晶微电子有限公司 结终端结构及其制备方法
JP7417499B2 (ja) * 2020-09-14 2024-01-18 株式会社東芝 半導体装置の製造方法及び半導体装置
CN112635550A (zh) * 2020-12-30 2021-04-09 陕西半导体先导技术中心有限公司 一种提高半导体器件台面耐压结构及制备方法
CN114792717B (zh) * 2021-01-26 2025-09-16 中国电子科技集团公司第二十四研究所 半导体改进结构及功率半导体器件
CN114695543A (zh) * 2022-02-16 2022-07-01 无锡先瞳半导体科技有限公司 具有高电容率材料的屏蔽栅场效应晶体管及其制备方法
CN114551244B (zh) * 2022-03-11 2025-08-12 上海华虹宏力半导体制造有限公司 一种垂直mos晶体管的制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01309380A (ja) * 1988-06-08 1989-12-13 Hitachi Ltd 絶縁ゲート形半導体装置
JPH08222735A (ja) * 1995-02-17 1996-08-30 Fuji Electric Co Ltd 縦型トレンチｍｉｓｆｅｔおよびその製造方法
JP2003017695A (ja) * 2001-07-03 2003-01-17 Mitsubishi Electric Corp 半導体装置
JP2003204064A (ja) * 2001-09-07 2003-07-18 Power Integrations Inc 多層拡張ドレイン構造を有する高電圧トランジスタを作製する方法
JP2004522305A (ja) * 2001-04-28 2004-07-22 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ トレンチゲート半導体デバイスおよびそれらの製造方法
JP2005116822A (ja) * 2003-10-08 2005-04-28 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
JP2005191354A (ja) * 2003-12-26 2005-07-14 Toshiba Corp 半導体装置およびその製造方法
JP2005302925A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 半導体装置
JP2005340626A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
JP2007528598A (ja) * 2004-03-10 2007-10-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トレンチ・ゲート・トランジスタ及びその製造

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710403B2 (en) * 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6878989B2 (en) * 2001-05-25 2005-04-12 Kabushiki Kaisha Toshiba Power MOSFET semiconductor device and method of manufacturing the same
US7009247B2 (en) 2001-07-03 2006-03-07 Siliconix Incorporated Trench MIS device with thick oxide layer in bottom of gate contact trench
KR20060013397A (ko) 2003-05-13 2006-02-09 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 전계 형성 영역을 구비한 반도체 장치
KR100614806B1 (ko) * 2004-10-27 2006-08-22 삼성전자주식회사 고내압 트랜지스터 및 이의 제조 방법
KR100699843B1 (ko) * 2005-06-09 2007-03-27 삼성전자주식회사 트렌치 분리영역을 갖는 모스 전계효과 트랜지스터 및 그제조방법
US7319256B1 (en) * 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01309380A (ja) * 1988-06-08 1989-12-13 Hitachi Ltd 絶縁ゲート形半導体装置
JPH08222735A (ja) * 1995-02-17 1996-08-30 Fuji Electric Co Ltd 縦型トレンチｍｉｓｆｅｔおよびその製造方法
JP2004522305A (ja) * 2001-04-28 2004-07-22 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ トレンチゲート半導体デバイスおよびそれらの製造方法
JP2003017695A (ja) * 2001-07-03 2003-01-17 Mitsubishi Electric Corp 半導体装置
JP2003204064A (ja) * 2001-09-07 2003-07-18 Power Integrations Inc 多層拡張ドレイン構造を有する高電圧トランジスタを作製する方法
JP2005116822A (ja) * 2003-10-08 2005-04-28 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
JP2005191354A (ja) * 2003-12-26 2005-07-14 Toshiba Corp 半導体装置およびその製造方法
JP2007528598A (ja) * 2004-03-10 2007-10-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トレンチ・ゲート・トランジスタ及びその製造
JP2005302925A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 半導体装置
JP2005340626A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147477A (ja) * 2008-12-20 2010-07-01 Power Integrations Inc シリコンウェハ上にパワートランジスタデバイスを製造する方法
US8592893B2 (en) 2010-04-27 2013-11-26 Kabushiki Kaisha Toshiba Power semiconductor device

Also Published As

Publication number Publication date
US20080258211A1 (en) 2008-10-23
DE102007053104A1 (de) 2008-08-07
US7898024B2 (en) 2011-03-01
CN101236991A (zh) 2008-08-06
JP5298432B2 (ja) 2013-09-25
CN101236991B (zh) 2011-04-06

Similar Documents

Publication Publication Date Title
JP5298432B2 (ja) 半導体装置およびその製造方法
US8237195B2 (en) Power MOSFET having a strained channel in a semiconductor heterostructure on metal substrate
JP5354808B2 (ja) 基板上に高電圧トランジスタを作製する方法
JP5419913B2 (ja) 多層拡張ドレイン構造を有する高電圧トランジスタを作製する方法
US6849880B1 (en) Power semiconductor device
TWI594427B (zh) 半導體裝置結構及相關製程
US7825465B2 (en) Structure and method for forming field effect transistor with low resistance channel region
US20120168856A1 (en) Trench-type semiconductor power devices
US20130187219A1 (en) High-Voltage Vertical Transistor With a Varied Width Silicon Pillar
KR101170633B1 (ko) 초접합 전력 반도체 소자
CN105723516A (zh) 采用高能量掺杂剂注入技术的半导体结构
JP2003031804A (ja) 半導体装置
JP2011258834A (ja) 半導体装置および半導体装置の製造方法
JP2013503491A (ja) スーパージャンクショントレンチパワーｍｏｓｆｅｔデバイス
CN101930999A (zh) 具有非晶沟道控制层的半导体部件
KR20200054881A (ko) 초접합 및 산소 삽입된 si 층을 구비한 반도체 장치
CN1909200A (zh) 具有改善的开态电阻和击穿电压性能的半导体结构
CN109314142B (zh) 短沟道沟槽功率mosfet
US10516045B2 (en) Lateral MOSFET with dielectric isolation trench
JP2003518748A (ja) 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ
JP2023554134A (ja) 炭化珪素パワーデバイスおよびその製造方法
CN102449770B (zh) 用于半导体器件的3d沟道结构
JP5609950B2 (ja) 半導体装置およびその製造方法
EP3223316A1 (en) Wide bandgap power semiconductor device and method for manufacturing such a device
JP2023015636A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091215

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130308

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130603

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees