JP2008017264A

JP2008017264A - Ｐｏｎ多重中継システムとこれに用いるｐｏｎ多重中継装置及びその網同期方法

Info

Publication number: JP2008017264A
Application number: JP2006187643A
Authority: JP
Inventors: Kazuhisa Yamashita; 和寿山下
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2006-07-07
Filing date: 2006-07-07
Publication date: 2008-01-24

Abstract

【課題】複数のＰＯＮを伝送速度がより高速な多重中継装置で中継するＰＯＮ多重中継システムにおいても、正確に網同期を図れるようにして各端末装置からの上り信号の衝突を回避する。
【解決手段】本発明は、一つの高速回線１で互いに接続される一対の多重中継器２Ｕ，２Ｄよりなり、Ｐ２ＭＰ形態をなす複数のＰＯＮの局側装置３と光ファイバ網５との間に介在されるＰＯＮ多重中継装置である。上記一対の多重中継器２Ｕ，２Ｄのうち、複数のＰＯＮの各局側装置３が接続される局側中継器２Ｕが、その局側装置３からの下り信号を多重した下り高速信号を高速回線１に伝送可能であり、複数のＰＯＮの光ファイバ網５に接続される宅側中継器２Ｄが、その光ファイバ網５に含まれる各端末装置７からの上り信号を多重した上り高速信号を高速回線１に伝送可能であり、局側中継器２Ｕは、複数のＰＯＮの各局側装置３からの下り信号から再生した再生クロックで計時したタイムスタンプを高速回線１の下り高速信号に挿入する。
【選択図】図１

Description

本発明は、局側装置と複数の端末装置が時分割多重方式で通信するＴＤＭ−ＰＯＮにおいて、この複数のＰＯＮをさらに一つの高速伝送路に時分割多重して中継する、ＰＯＮ多重中継システムとこれに用いる多重中継装置に関し、より具体的には、同多重中継システムにおける網同期方法に関する。

ＰＯＮシステム（Passive Optical Network System）は、一つの局側装置（ＯＬＴ：Optical Line Terminal）と複数のユーザ端末装置（ＯＮＵ：Optical Network Unit）を光カプラ等のパッシブ素子を介して接続されたＰ２ＭＰ（Point To Multipoint）形態の光ファイバネットワークシステムである。このＰＯＮシステムのうち、ＧＥ−ＰＯＮ（Gigabit Ethernet-ＰＯＮ）は、イーサネット（Ethernet：登録商標）技術をベースとしたギガビットクラスの伝送システムを経済的に実現するもので、ＩＥＥＥ８０２．３ａｈ^ＴＭとして２００４年６月に標準化された高速光アクセス方式の一つである。

上記ＰＯＮシステムでは、局側装置から各端末装置に送信される下り信号については、各端末装置向けの信号を整列させて伝送するＴＤＭ（Time Division Multiplexing）方式が採用され、各端末装置から局側装置に送信される上り信号については、互いの信号が衝突しないような正しいタイミングで光信号を送出するＴＤＭＡ（Time Division Multiple Access）方式が採用されている。このＴＤＭＡ方式での信号送出のタイミングを正確に行うには、端末装置の時計と局側装置の時計が正確に同期している必要がある。

このため、例えば上記ＩＥＥＥ８０２．３ａｈ^ＴＭによる標準規格では、局側装置はローカルクロックをカウントして局側装置の時計（以下、ＰＯＮカウンタという。）を生成すること、ＰＯＮ下り信号の伝送クロックをローカルクロックに同期させること、及び、端末装置に送信するＰＯＮ制御フレームには送信時点のＰＯＮカウンタの値をタイムスタンプ（以下、ＴＳと略記することがある。）として記すことが規定されている。
また、端末装置としては、ローカルクロックをＰＯＮ受信信号に内包されるクロックに同期させること、ローカルクロックをカウントして端末装置のＰＯＮカウンタを生成するとともに、ＰＯＮ制御フレームを受信したときはそのフレームに記されているタイムスタンプの値でＰＯＮカウンタを更新すること、送信許可はＰＯＮカウンタの値で指示され、端末装置は自身のＰＯＮカウンタが指示された範囲にあるときＰＯＮに送信すること、このときの伝送クロックをローカルクロックに同期させることが規定されている（非特許文献１参照）。

上記ＰＯＮシステムはまず２０ｋｍ以下の光ファイバで局とユーザ間を接続できる人口密集地域での導入が進んでいるが、今後は郊外や過疎地へも展開する必要がある。そのためには局側装置とユーザ間の距離を長くするとともに、もう一段の多重化が望ましい。
しかし、光カプラを追加して多段構成にすることは、光パワーが弱くなるため難しい。そこで、かかる長延化と多重化の要請に対応するため、複数のＰＯＮ回線を大元で多重して中継する中継装置が求められている。ＰＯＮ用途に限定されない多重中継装置として、一般的にＷＤＭ方式とＴＤＭ方式があり、後者は前者に比べて多重数には限度はあるものの経済的であるという利点がある。

例えば後者の例として、複数のギガビットイーサネットの回線ポートごとに割り当てられるパラレルデータを高速回線に時分割多重して送受信を行うイーサネット多重中継装置が提案されている（特許文献１参照）。
また、上記高速回線の一例として、例えばギガビットイーサネットの１０倍の１０Ｇｂｐｓの情報速度を有する１０ギガビットイーサネットの通信方式があり、この通信方式はＩＥＥＥ８０２．３ａｅ^ＴＭとして標準化されている（非特許文献２参照）。なお、この規格での符号化方式は６４ｂ／６６ｂに基づいている。
IEEE Std 802.3ah(TM)-2004 (64. Multipoint MAC Control) IEEE Std 802.3ae(TM)-2002 特開２００３−３２２５９号公報

前記した通り、ＴＤＭＡ方式のＰＯＮシステムにおいては、各端末装置が送出する上り信号が互いに衝突せずかつ稠密に時分割多重されるように、局側装置と複数の端末装置の間でクロックの同期（網同期）が図られている必要がある。このため、局側装置と複数の端末装置のローカルクロックの同期は、局側装置が下り方向に送出する信号に含まれるクロック成分（タイムスタンプ）を、その局側装置に対応する各端末装置が再生同期することによって行われる。

しかし、前記特許文献１のように、ＰＯＮシステムをさらに長延化するために、複数のＰＯＮの局側装置と光ファイバ網の間により高速な伝送速度の多重中継装置を介在させるシステム構成とする場合には、伝送レートの異なる一つの高速回線を経由することになるため、局側装置が送出する下り信号と端末装置に入力される下り信号の同期をすべてのＰＯＮ回線で確立することはできない。このため、局側装置と端末装置のローカルクロックを同期することが不可能であり、その結果、各端末装置から送出される上り信号が衝突する恐れがある。

本発明は、このような実情に鑑み、複数のＰＯＮを伝送速度がより高速な多重中継装置で中継するＰＯＮ多重中継システムにおいても、正確に網同期を図れるようにして各端末装置からの上り信号の衝突を回避することを目的とする。

本発明は、一つの高速回線で互いに接続される一対の多重中継器よりなり、Ｐ２ＭＰ形態をなす複数のＰＯＮの局側装置と光ファイバ網との間に介在されるＰＯＮ多重中継装置であって、前記一対の多重中継器のうち、前記複数のＰＯＮの各局側装置が接続される局側中継器が、その局側装置からの下り信号を多重した下り高速信号を前記高速回線に伝送可能であり、前記複数のＰＯＮの光ファイバ網に接続される宅側中継器が、その光ファイバ網に含まれる各端末装置からの上り信号を多重した上り高速信号を前記高速回線に伝送可能であり、前記局側中継器が、前記複数のＰＯＮの各局側装置からの下り信号から再生した再生クロックで計時したタイムスタンプを前記高速回線の下り高速信号に挿入することを特徴とする。

本発明によれば、局側中継器が、複数のＰＯＮの各局側装置からの下り信号から再生した再生クロックで計時したタイムスタンプを高速回線の下り高速信号に挿入するようになっているので、宅側中継器において、その高速回線の下り高速信号に含まれるタイムスタンプに基づいて自己のローカルクロックを局側中継器での再生クロックに同期させ、その同期したローカルクロックに基づいて端末装置への下り信号を生成することにより、各局側装置が送出する下り信号と、その局側装置に対応する端末装置に入力される下り信号を正確に同期させることができる。
このため、複数のＰＯＮをより高速な多重中継装置で中継するシステム構成としても、局側装置と端末装置のローカルクロックを一致させて網同期を図ることができる。

本発明のＰＯＮ多重中継装置において、前記局側中継器及び前記宅側中継器は、前記高速回線の上り高速信号及び下り高速信号をパラレルに分離する複数のレーンを備えたものを採用し、前記複数のＰＯＮの回線と前記複数のレーンとの対応関係を固定しておくことが好ましい。
この場合には、中継器に入ってくる信号がどのＰＯＮ回線の信号かを識別して多重分離するための特段の手段（例えば特許文献１に記載のコンマ変換回路）を設ける必要がなくなり、システムをより安価に構成することができる。

例えば、後述の実施形態に示すように、各ＰＯＮが１．２５Ｇｂｐｓの伝送速度を有するＧＥ−ＰＯＮである場合には、高速回線として１０Ｇｂｐｓの情報通信速度を有する１０ＧＢイーサネットを採用すると、８本のＧＥ−ＰＯＮ回線をほぼ伝送符号のまま無駄なく多重中継することができる。
この場合、ＰＯＮ多重中継システムを構成する一対の多重中継器は、複数のＰＯＮの回線ポートごとに割り当てられたＰＯＮ受信信号が表すブロックストリームを復元し、この複数のブロックストリームを高速回線に多重して送受信を行い、受信側で分離したブロックストリームをそれぞれのＰＯＮ回線ポートにＰＯＮ送信信号として送信する。
そして、この場合の網同期方法は、各ＰＯＮでの網同期をとるためのタイムスタンプを多重前のブロックストリームに挿入し、分離後のブロックストリームに含まれるタイムスタンプに基づいて、ＰＯＮを構成する各端末装置への送信信号のタイミングを調整することによって行うことができる。

以上の通り、本発明によれば、複数のＰＯＮを伝送速度がより高速な多重中継装置で中継するＰＯＮ多重中継システムにおいても、局側装置と端末装置のローカルクロックを一致させて網同期を図ることができるので、各端末装置からの上り信号の衝突を回避することができる。

図１は、本発明に基づくＰＯＮ多重中継システムの一実施形態を示している。
同図に示すように、本実施形態のＰＯＮ多重中継システムは、光ファイバよりなる一つの高速回線１と、この高速回線１で互いに接続された一対の多重中継器２Ｕ，２Ｄよりなる多重中継装置２と、複数の局側装置３（以下、ＯＬＴ（ｉ）という場合がある。）の集合体である局側装置群４と、各局側装置３に対応してＰＯＮを構成する複数の光ファイバ網５（以下、ＦＮ（ｉ）という場合がある。）とを備えている。

上記多重中継装置２は、Ｐ２ＭＰ形態をなす複数のＰＯＮの局側装置３と、これと対応する光ファイバ網５との間に介在されており、図１に示す本実施形態の各光ファイバ網５は、光カプラ６から分岐した複数の光ファイバ（支線）の末端に端末装置（ＯＮＵ）７を接続することによって構成されている。
局側装置群４は、複数のＯＬＴ（ｉ）を内部に収容した構成になっていて、図例では少なくとも８つのＯＬＴ（ｉ）（i=1・・8）を含んだ構成例が描かれている。

局側装置群４の各ＯＬＴ（ｉ）は、光ファイバ（ＰＯＮ回線）８を介して局側中継器Ｕに接続されていて、この中継器Ｕは一本の光ファイバよりなる前記高速回線１を介して宅側中継器Ｄに接続されている。宅側中継器Ｄには、光ファイバ（ＰＯＮ回線）８を介して複数の光ファイバ網５（ＦＮ（ｉ））が接続されていて、図例では、ＯＬＴ（ｉ）と同数の８つのＦＮ（ｉ）が宅側中継器Ｄに接続された構成例が描かれている。

局側装置群４を構成する各ＯＬＴ（ｉ）は、上位網へのインタフェースと、ＰＯＮへのインタフェースをそれぞれ一つ備えている。８つのＰＯＮの各ＦＮ（ｉ）のうち、ＦＮ（１）は、光カプラ６によってスターまたはツリー状に構成された受動的光ネットワークよりなり、当該ネットワークの末端にはそれぞれ前記端末装置７が接続されている。この各端末装置７は、ユーザ網へのインタフェースを備えている。他のＦＮ（ｉ）（i=2・・8）についても、ＦＮ（１）の場合と同様である。

ここで従来では、ＯＬＴ（ｉ）とＦＮ（ｉ）が１本の光ファイバ８で個別に直結されて、一つのＰＯＮシステムを構成していたが、本実施形態においては、複数のＯＬＴ（ｉ）（i=1・・8）とＦＮ（ｉ）（i=1・・8）とが、ＰＯＮ回線８よりも高速の一つの高速回線１で互いに接続された局側中継器２Ｕと宅側中継器２Ｄとからなる、前記多重中継装置２を介して接続されている。
なお、図１とは別の接続構成として、ＯＬＴ（ｉ）と局側中継器Ｕの間に光カプラを配置し、その光カプラで分岐された支線を中継するようにしてもよい。
また、本実施形態において、ＰＯＮ回線８はギガビットイーサネットＰＯＮ（いわゆるＧＥ−ＰＯＮ）であり、高速回線１は１０ギガビットイーサネット（１０ＧＥ）である。

図２は、局側中継器Ｕと宅側中継器Ｄの内部構成を示すブロック図である。
もっとも、宅側中継器Ｄにおいては、図２に示す「ＰＯＮ側参照クロック」は不要である。
図２において、光トランシーバ１１は、ＸＡＵＩインタフェースを有する１０ＧＥトランシーバであり、これは例えばＸＥＮＰＡＣトランシーバとして市販されている。この光トランシーバ１１の構成要素のうち、ＸＧＸＳはＸＡＵＩとＸＧＭＩＩを変換するデバイスであり、これも市販されている。

ここで、ＸＡＵＩは３１２．５Ｍｂｐｓのシリアル伝送を四つ束ねて構成され、各シリアルストリームは８Ｂ１０Ｂで符号化されている。一方、ＸＧＭＩＩは１５６．２５ＭＨｚのクロックに基づくダブルレート３２ビットパラレル伝送である。ＸＧＭＩＩは８ビット単位に区分けされ、この区分けはレーンと呼ばれている。
なお、図２において、ＸＡＵＩを介した１対のＸＧＭＳは省略可能である。この場合には、光トランシーバのＰＣＳと各レーンのインタフェースモジュールがＸＧＭＩＩを介して接続されることになる。

１０ＧＥのＰＣＳは６４ｂ／６６ｂと呼ばれる符号が採用されており、ＸＧＭＩＩにおける２回の伝送で送られる６４ビットの情報が一つの６６ビット符号と対応づけられる。すなわち、送信側のＸＧＭＩＩの３２ビットストリームはそのままの形で受信側のＸＧＭＩＩストリームとして再生されるようになっている。
本実施形態において、レーン０のＰＯＮ−ＩＦ部（１）及び（２）は初期時の動作として、ＸＧＭＩＩのスタートシンボルを創出する。以後は前記ストリームが１０ＧＥの無限長のフレームとして伝送される。
本実施形態では、ＰＯＮ回線（ｉ）にＰＯＮ−ＩＦ部（ｉ）が配され、さらに二つのＰＯＮ−ＩＦ部（１）及び（２）が組となって一つのインタフェースモジュールを構成し、ＸＧＭＩＩの一つのレーンに対応づけられている。

例えば図２において、ＰＯＮ−ＩＦ部（１）からの出力の４ビット信号とＰＯＮ−ＩＦ部（２）からの出力の４ビット信号は、それぞれＸＧＭＩＩの８ビット信号のうち、所定の４ビットに対応している。ＸＧＭＩＩの逆方向のレーン０信号は、二つの４ビット信号に分けられてそれぞれＰＯＮ−ＩＦ部（１）及び（２）に入力される。すなわち、局側中継器Ｕと宅側中継器ＤのＰＯＮ−ＩＦ部（ｉ）対の間で、３１２．５ＭＨｚの４ビットパラレル伝送が実現されるようになっている。

図３及び図４は、上記ＰＯＮ−ＩＦ部の第一の実施形態を示している。このうち、図３は局側中継器ＵにおけるＰＯＮ−ＩＦ部の構成を示したものである。
図３において、多重部から送られる４ビットワード（１５６．２５ＭＨｚのダブルレート）の信号は、ワード変換部１２によって８Ｂ１０Ｂ符号の区切りに合わせて１０ビットワード（１２５ＭＨｚ）の信号に変換された後、８Ｂ１０Ｂデコードされ、フレーム区切り等の制御情報を加えた１０ビットストリーム（ＧＭＩＩ相当）として、エラスティックバッファ１３に一時保存される。

エラスティックバッファ１３から取り出されたストリームは、シリアライザ１４によって８Ｂ１０Ｂ符号化（ＰＣＳ）の次にパラレルシリアル変換（ＳＥＲ）され、さらにＰＯＮ送信器１５で光信号に変換される。
この光信号は、ＷＤＭフィルタ１６によって双方向多重された後、ＰＯＮ側に送信される。図３に示すように、エラスティックバッファ１３の出力以降は、クロックＰ（後述）に基づいて動作する。

一方、ＰＯＮ側から送られる光信号は、ＷＤＭフィルタ１６によって送信光と分離され、ＰＯＮ受信器１７に送られる。ＰＯＮ受信器１７は、光信号を２値の電気信号に変換してＣＤＲ（Clock Data Recovery）１８に送る。このＣＤＲ１８は、当該電気信号からクロックとデータを再生する。これらのクロックとデータは、デシリアライザ１９に送られ、ここでデータの１０ビットパラレル変換と、１０Ｂ符号への整列（ＤＥＳ）と、８Ｂ１０Ｂデコード（ＰＣＳ）が行われ、フレーム区切り等の制御情報を加えた１０ビットストリーム（ＧＭＩＩ相当）として、エラスティックバッファ２０に一時保存される。

エラスティックバッファ２０から取り出されたストリームは、タイムスタンプ挿入部２１を経て、さらに、ワード変換部２２によって４ビットワード（１５６．２５ＭＨｚダブルレート）の信号に変換された後、多重部に送られる。
エラスティックバッファ２０の出力以降は、高速回線側参照クロックＴ（１５６．２５ＭＨｚ）に同期して動作する。ワード変換部２２は、当該クロックをもとに１０ビットワードに同期した１０Ｂクロック（１２５ＭＨｚ）を生成し、このクロックを、エラスティックバッファ２０、タイムスタンプ挿入部２１及びカウンタ０に供給する。

カウンタ０は、当該クロックを計数して周波数管理部２３へ出力する。また、カウンタＩはでシリアライザ１９のＤＥＳが復元した符号速度（１２５ＭＨｚ）のクロックＰを計数し、周波数管理部２３へ出力する。カウンタＩの値は周波数管理部２３を経由して、前記タイムスタンプ挿入部２１へ送られる。タイムスタンプ挿入部２１は、通過するストリームを８Ｂ１０Ｂ符号化する。
後でも詳述するが、このとき、フレームのプリアンプルにおいて、ＬＬＩＤ（Logical Link ID）の前の２オクテットをそのオクテットが通過する時のカウンタＩの値に置き換える（図８（ｂ）参照）。

さらに、フレーム間のギャップが持続する場合には、タイムスタンプ挿入部２１は、所定のタイミングでアイドルシーケンス（Ｉ２）二つをタイムスタンプシーケンスに置き換える（図８（ｂ）参照）。タイムスタンプシーケンスとしては、／Ｃｌ／のように、先頭２コードでタイムスタンプシーケンスであることを示し、次の２コードでプリアンブルの場合と同様に、そのコードが通過する時のタイムスタンプ値を表す。
もっとも、タイムスタンプ情報を挿入する方法に関しては、これらは一例であって、本発明はこれらの例に限定されるものではない。

ここで、上記エラスティックバッファ１３，２０は、入出力間のクロック差を吸収するためのものである。クロック差はフレーム間ギャップの短縮／延長によって調整し、フレームデータが通過する間のオーバーランおよびアンダーランを防ぐようになっている。出口側のクロックが速い場合のアンダーランを防止するため、新たなフレームが到着した場合、エラスティックバッファ１３，２０にある程度データを溜めてから出力する方法が一般的である。

これに対して、周波数管理部２３は、カウンタＩとカウンタ０の差をトレースすることによって、エラスティックバッファ２３の出力タイミングを最適制御する。すなわち、カウンタ０で計った周波数がカウンタＩで計った周波数より遅い場合、フレームがエラスティックバッファ２０に入力されると直ちに出力する。そうでない場合は、最大長フレームが通過する場合でもアンダーランしないだけデータを溜めてから出力する。

次に、図４は、宅側中継器ＤにおけるＰＯＮ−ＩＦ部の構成を示したものである。
図４において、多重部から送られる４ビットワード（１５６．２５ＭＨｚダブルレート）の信号はワード変換部２６によって８Ｂ１０Ｂ符号の区切りに合わせて１０ビットワード（１２５ＭＨｚ）の信号に変換された後、８Ｂ１０Ｂデコードされ、フレーム区切り等の制御情報を加えた１０ビットストリーム（ＧＭＩＩ相当）として、タイムスタンプ抽出部２７に送られる。

タイムスタンプ抽出部２７は、前記した局側中継器Ｕにおいて挿入されたタイムスタンプを抽出し、周波数制御部２８へ出力するとともに、元のプリアンブルないしフレーム間ギャップを復元した信号を、エラスティックバッファ２９に送る。
エラスティックバッファ２９において一時保存された後で取り出されたストリームは、シリアライザ３０において、８Ｂ１０Ｂ符号化（ＰＣＳ）の次にパラレルシリアル変換（ＳＥＲ）され、さらにＰＯＮ送信器３１で光信号に変換される。この光信号はＷＤＭフィルタ３２によって双方向多重された後、ＰＯＮ側に送信される。

エラスティックバッファ２９の出力およびシリアライザ３０のＳＥＲは、ＶＣＸＯ（電圧制御水晶発振器）３３が出力するクロックＶに基づいて動作する。このＶＣＸＯ３３は、１２５ＭＨｚを中心として±数１００ｐｐｍの範囲で周波数が制御できるようになっている。カウンタ０は上記クロックＶを計数し、周波数制御部２８へ出力する。また、カウンタＩは高速回線側に同期した１２５ＭＨｚクロックを計数し、その同じ周波数制御部２８へ出力する。

周波数制御部２８は、初期状態においてカウンタ０とタイムスタンプの差を認識するとともに、以後この差が一定になるよう、ＶＣＸＯ３３の周波数を制御する。このとき、個々のタイムスタンプにはある程度ぶれが含まれているため、瞬時的な差に追随するのではなく、所定時間ごとの履歴に基づいて（例えば、所定期間の平均に基づいて）制御するのが望ましい。
また、カウンタ０とＩの差をトレースすることによって、周波数制御部２８はエラスティックバッファ２９の出力タイミングを最適制御する。この最適制御の意味は、図３に示す局側中継器Ｕ用のＰＯＮ−ＩＦ部（ｉ）の周波数管理部２３と同様である。

一方、ＰＯＮ側から送られる光信号は、ＷＤＭフィルタ３２によって送信光と分離され、ＰＯＮ受信器３４に送られる。ＰＯＮ受信器３４は光信号を２値の電気信号に変換し、ＣＤＲ３５に送る。このＣＤＲ３５は、当該電気信号からクロックとデータを再生する。これらのクロックとデータは、デシリアライザ３６に送られ、ここにおいてデータの１０ビットパラレル変換と、１０Ｂ符号への整列（ＤＥＳ）と、８Ｂ１０Ｂデコード（ＰＣＳ）が行われ、フレーム区切り等の制御情報を加えた１０ビットストリーム（ＧＭＩＩ相当）として、エラスティックバッファ３７に一時保存される。

エラスティックバッファ３７から取り出されたストリームは、ワード変換部３８によって８Ｂ１０Ｂ符号化された後、４ビットワード（１５６．２５ＭＨｚダブルレート）の信号に変換され、多重部に送られる。
エラスティックバッファ３８の出力以降は、高速回線側参照クロックＴ（１５６．２５ＭＨｚ）に同期して動作する。ワード変換部３８は当該クロックＴをもとに、１０ビットワードに同期した１０Ｂクロック（１２５ＭＨｚ）を生成し、このクロックをエラスティックバッファ３７に供給する。ここで、エラスティックバッファ２９，３７の意味は、図３に示す局側中継器Ｕ用のＰＯＮ−ＩＦ部の場合と同様である。

上記構成を有する本実施形態の多重中継装置２によれば、局側中継器２Ｕが、各局側装置３（ＯＬＴ（ｉ））からの下り信号（８Ｂ１０Ｂ）から再生した再生クロックで計時したタイムスタンプを高速回線１の下り高速信号（６４ｂ／６６ｂ）に挿入し、宅側中継器２Ｄにおいて、その高速回線１の下り高速信号に含まれるタイムスタンプに基づいて自己のローカルクロックを局側中継器２Ｕでの再生クロックに同期させ、その同期したローカルクロックに基づいて端末装置７への下り信号を生成するようになっているので、各局側装置３が送出する下り信号と、その局側装置２に対応する端末装置７に入力される下り信号を正確に同期させることができる。

また、本実施形態の多重中継装置２によれば、局側中継器２Ｕ及び宅側中継器２Ｄとして、高速回線１の上り高速信号及び下り高速信号をパラレルに分離する複数のレーン（図２の例ではレーン０〜レーン３）を備えたものを採用し、複数のＰＯＮの回線とその複数のレーンとの対応関係を固定してあるので、各中継器Ｕ，Ｄに入ってくる信号がどのＰＯＮ回線の信号かを識別して多重分離するための特段の手段を設ける必要なく、システムをより安価に構成することができるという利点もある。

図５〜図７は、局側中継器Ｕ及び宅側中継器Ｄの第二の実施形態を示している。このうち、図６は局側中継器ＵのＰＯＮ−ＩＦ部を示し、図７は宅側中継器ＤのＰＯＮ−ＩＦ部を示している。
前記第一の実施形態（図２〜図４）では、ＸＧＭＩＩの３２ビットワードを４ビット毎に分割し、当該４ビットで一つのポートの情報を毎ワード通信している（図２参照）。これに対し、この第二の実施形態では、図５に示すように、３２ビットワードをバイト単位に分割し、当該１バイトで二つのポートの情報を交互に通信するようにしている。

より具体的には、図５に示すレーン０において、ＰＯＮ−ＩＦ部（１）とＰＯＮ−ＩＦ部（２）の出力はＭＵＸ（０）４１に入力される。このＭＵＸ（０）４１は、ＰＯＮ−ＩＦ部（１）からの信号とＰＯＮ−ＩＦ部（２）からの信号を交互に出力するよう多重し、ＸＧＭＩＩのレーン０信号（ビット０：７）をドライブする。
他方、ＸＧＭＩＩの逆方向のレーン０信号は、ＤＥＭＵＸ（０）４２に入力され、このＤＥＭＵＸ（０）４２はＸＧＭＩＩの８ビットの信号をＰＯＮ−ＩＦ部（１）とＰＯＮ−ＩＦ部（２）に交互に分配する（分配の方法については後述する。）。

すなわち、ＰＯＮ−ＩＦ部（ｉ）（i=1・・8）と、ＭＵＸ（j）あるいはＤＥＭＵＸ（j）（j=0・・3）間の伝送は、１５６．２５ＭＨｚのクロックに基づくシングルレートの８ビットパラレル伝送となっている。レーン１〜３も同様である。
このため、図６及び図７に示すＰＯＮ−ＩＦ部は、多重部とのインタフェースのビット数と速度が異なる以外は、それぞれ、図３及び図４に示すＰＯＮ−ＩＦ部と同じ構成になっている。
本実施形態における初期時の動作としては、レーン０のＭＵＸ(0)がＸＧＭＩＩのスタートシンボルを創出する。以後は前記ストリームが１０ＧＥの無限長のフレームとして伝送される。

そこで、図５に示すレーン０を例にとって、ＰＯＮ−ＩＦ部（１）とＰＯＮ−ＩＦ部（２）に分離する方法を説明する。
まず、局側中継器Ｕと宅側中継器Ｄで対向するＸＧＭＩＩにおいて、ダブルレートのクロックエッジと６４ビット符号の括りが保存されるような１０ギガビットイーサネット物理層の実装（すなわち、クロックエッジ立ち上がりエッジと次の立下りエッジで６４ビット符号の一単位がインタフェースされる実装の場合、クロックエッジの立下りエッジと次の立ち上がりエッジでインタフェースされる６４ビット情報が一符号にマッピングされることはない。）を仮定すると、ＭＵＸ（０）４１およびＤＥＭＵＸ（０）４２はＰＯＮ−ＩＦの番号とクロックのエッジを対応づければよい。

例えば、ＭＵＸ（０）４１はクロックの立ち上がりエッジでＰＯＮ−ＩＦ部（１）の情報を出力し、立下りエッジでＰＯＮ−ＩＦ部（２）の情報を出力し、ＤＥＭＵＸ（０）４２はクロックの立ち上がりエッジで入力した情報をＰＯＮ−ＩＦ部（１）に出力し、立下りエッジで入力した情報をＰＯＮ−ＩＦ部（２）に出力するようにする。
これに対して、前記仮定が成り立たない１０ギガビットイーサネット物理層の実装においては、ＤＥＭＵＸ０にて主信号の内容を見て分配する。すなわち、クロックの立ち上がりエッジで入力される８ビットストリームと、立ち下がりエッジで入力される８ビットストリームに分け、ストリームの中身を見てＰＯＮ−ＩＦ部との対応を判断する。

この判断を可能とするためには、例えば、図６のタイムスタンプシーケンスを表すコードをＰＯＮ−ＩＦ部（１）とＰＯＮ−ＩＦ部（２）で区別すればよい。
ＤＥＭＵＸ（０）４２が当該分配手段を有する場合、図６及び図７のワード変換（Ｔ）１２，２６と同様な手段がＤＥＭＵＸ（０）４２に必要となる。手段の重複をさけ構成を簡素化するため、当該手段はＤＥＭＵＸ（０）４２に統合するのが望ましい。この場合、図５において、ＤＥＭＵＸ（０）とＰＯＮ−ＩＦ部（１）及び（２）間のインタフェースは、１２５ＭＨｚのクロックに基づく１０ビットパラレル伝送となる。

このように、各ＰＯＮ−ＩＦ部の情報をＸＧＭＩＩインタフェースにマッピングする方法にはバリエーションが存在する。
本発明は、例示した実施形態に限定されない。また、これらの実施形態において、ワード変換部は多重部側にも８Ｂ１０Ｂ符号を適用しているが、別の符号を用いてもよい。

図８（ａ）は、前記した第一の実施形態（図２〜図４）における、高速回線１の下り方向に流れるブロックストリームを示している。
図８（ａ）において、Ｐ１〜Ｐ８の各ＧＥ−ＰＯＮ回線には、局側中継器Ｕに入力されるフレーム列が、ほぼそのままの形で宅側中継器ＤのポートＰ１〜Ｐ８にそれぞれ出力される。なお、図中のＩはアイドル（フレーム間ギャップ）、Ｐはプリアンブル、Ｆはフレームデータを表している。

本実施形態において、高速回線１は１０ＧＥなので、６４ｂ６６ｂブロックストリームが無限長の１０ＧＥフレームとして伝送されている。各ブロックの６４ビットデータは４ビット毎に、Ｐ１〜Ｐ８と固定的な対応を有し、Ｐ１〜Ｐ８の４ビットデータが２回繰り返されて６４ビットデータが生成され、このデータが高速回線１に時分割多重される。ただし、実際の高速回線１上では６４ビットデータの内部の各４ビットデータはスクランブルされている。
図８（ｂ）は、上記高速回線１のブロックストリームをＰ１〜Ｐ８のＧＥ−ＰＯＮの論理回線に展開した場合のデータ内容を示している。ここでは、プリアンブルＰの所定位置（図例では、ＬＬＩＤ（Logical Link ID）の前の２オクテット）に、ＰＯＮ回線ごとのタイムスタンプ（ＴＳ）情報が埋め込まれている。

また、例えば図８（ｂ）におけるＰ８のように、フレーム間ギャップが長く続く場合は、所定のタイミングでアイドルシーケンスをタイムスタンプシーケンスに置き換わるようになっている。このタイムスタンプシーケンスはシーケンスの開始を表す始めの２オクテット（例ではコンフィグレーションＣを使用）と、これに続く２オクテットのタイムスタンプ（ＴＳ）情報で構成されている。

なお、第二の実施形態（図５〜図７）における、高速回線１の下り方向に流れるブロックストリームの場合には、各ブロックの６４ビットデータは８ビット毎に、ＧＥ−ＰＯＮ回線Ｐ１〜Ｐ８と固定的な対応を有し、Ｐ１〜Ｐ８の８ビットデータの集まりによって当該６４ビットデータが構成される。ただし、この場合にも、実際の高速回線１上では６４ビットデータの内部の各８ビットデータはスクランブルされる。
これらの実施形態では、複数のＧＥ−ＰＯＮ回線を１本の１０ＧＥ回線で多重中継している。標準の１０ＧＥ回線は方向別の２本の光ファイバを物理メディアとするが、方向によって使用する波長を分け、１本の光ファイバに双方向多重してもよい。また、複数の１０ＧＥ回線をさらに波長多重することによって、より多くのＧＥ−ＰＯＮ回線を一つの中継回線に多重して中継することができる。これらも本発明の実施形態に含まれる。

本発明に基づくＰＯＮ多重中継システムの概略構成図である。第一実施形態の局側中継器と宅側中継器の内部構成を示すブロック図である。第一実施形態の局側中継器におけるＰＯＮ−ＩＦ部の構成を示すブロック図である。第一実施形態の宅側中継器におけるＰＯＮ−ＩＦ部の構成を示すブロック図である。第二実施形態の局側中継器と宅側中継器の内部構成を示すブロック図である。第二実施形態の局側中継器におけるＰＯＮ−ＩＦ部の構成を示すブロック図である。第二実施形態の宅側中継器におけるＰＯＮ−ＩＦ部の構成を示すブロック図である。（ａ）は高速回線のブロックストリームの一例を示すフレーム図であり、（ｂ）はそのブロックストリームをＧＥ−ＰＯＮの各論理回線に展開した場合のデータ内容を示すフレーム図である。

符号の説明

１高速回線
２多重中継装置
２Ｕ局側中継器
２Ｄ宅側中継器
３局側装置（ＯＬＴ）
５光ファイバ網
６光カプラ
７端末装置
８光ファイバ（ＰＯＮ回線）

Claims

一つの高速回線で互いに接続される一対の多重中継器よりなり、Ｐ２ＭＰ形態をなす複数のＰＯＮの局側装置と光ファイバ網との間に介在されるＰＯＮ多重中継装置であって、
前記一対の多重中継器のうち、前記複数のＰＯＮの各局側装置が接続される局側中継器が、その局側装置からの下り信号を多重した下り高速信号を前記高速回線に伝送可能であり、前記複数のＰＯＮの光ファイバ網に接続される宅側中継器が、その光ファイバ網に含まれる各端末装置からの上り信号を多重した上り高速信号を前記高速回線に伝送可能であり、
前記局側中継器が、前記複数のＰＯＮの各局側装置からの下り信号から再生した再生クロックで計時したタイムスタンプを前記高速回線の下り高速信号に挿入することを特徴とするＰＯＮ多重中継装置。
前記宅側中継器が、前記高速回線の下り高速信号に含まれる前記タイムスタンプに基づいて自己のローカルクロックを前記局側中継器での前記再生クロックに同期させ、その同期したローカルクロックに基づいて前記端末装置への下り信号を生成する請求項１に記載のＰＯＮ多重中継装置。
前記局側中継器及び前記宅側中継器は、前記高速回線の上り高速信号及び下り高速信号をパラレルに分離する複数のレーンを備えており、前記複数のＰＯＮの回線と前記複数のレーンとの対応関係が固定されている請求項１または２に記載のＰＯＮ多重中継装置。
Ｐ２ＭＰ形態をなす複数のＰＯＮの局側装置がそれぞれ接続された局側中継器と、前記複数のＰＯＮの光ファイバ網がそれぞれ接続された宅側中継器と、これらの各中継器同士を互いに接続する一本の高速回線とを備えており、前記各局側装置からの下り信号と前記光ファイバ網に含まれる各端末装置からの上り信号を多重して、下り高速信号及び上り高速信号として前記高速回線に伝送するＰＯＮ多重中継システムであって、
前記局側中継器が、前記複数のＰＯＮの各局側装置からの下り信号から再生した再生クロックで計時したタイムスタンプを前記高速回線の下り高速信号に挿入し、
前記宅側中継器が、前記高速回線の下り高速信号に含まれる前記タイムスタンプに基づいて自己のローカルクロックを前記局側中継器での前記再生クロックに同期させ、その同期したローカルクロックに基づいて前記端末装置への下り信号を生成することを特徴とするＰＯＮ多重中継システム。
一本の高速回線で互いに接続された一対の多重中継器を備え、この各多重中継器が、複数のＰＯＮの回線ポートごとに割り当てられたＰＯＮ受信信号が表すブロックストリームを復元し、この複数のブロックストリームを前記高速回線に多重して送受信を行い、受信側で分離したブロックストリームをそれぞれのＰＯＮ回線ポートにＰＯＮ送信信号として送信するＰＯＮ多重中継システムにおいて、
前記各ＰＯＮでの網同期をとるためのタイムスタンプを多重前の前記ブロックストリームに挿入し、分離後のブロックストリームに含まれる前記タイムスタンプに基づいて、前記ＰＯＮを構成する各端末装置への送信信号のタイミングを調整することを特徴とするＰＯＮ多重中継システムにおける網同期方法。