JP2004356114A - Ｐチャネルパワーｍｉｓ電界効果トランジスタおよびスイッチング回路 - Google Patents
Ｐチャネルパワーｍｉｓ電界効果トランジスタおよびスイッチング回路 Download PDFInfo
- Publication number
- JP2004356114A JP2004356114A JP2003148275A JP2003148275A JP2004356114A JP 2004356114 A JP2004356114 A JP 2004356114A JP 2003148275 A JP2003148275 A JP 2003148275A JP 2003148275 A JP2003148275 A JP 2003148275A JP 2004356114 A JP2004356114 A JP 2004356114A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- effect transistor
- mis field
- insulating film
- channel power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
- H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/40—Crystalline structures
- H10D62/405—Orientations of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
- H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】ＮチャネルパワーＭＩＳ電界効果トランジスタと同等サイズ、同等コストで同等以上の性能を得る。
【解決手段】実質的に（１１０）面を有するシリコン表面に形成されたＰチャネルパワーＭＩＳ電界効果トランジスタにおいて、ゲート、ソース間耐電圧を１０Ｖ以上とし、かつシリコン表面を平坦化するか、Ｋｒ、ＡｒまたはＸｅを含むゲート絶縁膜を用いる。
【選択図】 図８
【解決手段】実質的に（１１０）面を有するシリコン表面に形成されたＰチャネルパワーＭＩＳ電界効果トランジスタにおいて、ゲート、ソース間耐電圧を１０Ｖ以上とし、かつシリコン表面を平坦化するか、Ｋｒ、ＡｒまたはＸｅを含むゲート絶縁膜を用いる。
【選択図】 図８
Description
【０００１】
【発明の属する技術分野】
本発明は、ＮチャネルパワーＭＩＳ電界効果トランジスタと同等サイズ、同等コストで同等以上の性能を得ることができるＰチャネルパワーＭＩＳ電界効果トランジスタ、およびＰチャネルパワーＭＩＳ電界効果トランジスタを用いたスイッチング回路に関するものである。
【０００２】
【従来の技術】
ワイパやドアロック等の車両用電装品においては、これらの電装品を動かしたり止めたりするため、バッテリからモータ等の負荷への電圧供給をオン／オフするスイッチ回路が使用されている。従来、これらのスイッチ回路にはリレーが使用されてきたが、小型化や省電力化のために半導体デバイスの使用が要請されている。半導体デバイスによるスイッチング制御の対象となる負荷としては、前記のワイパーモーターやドアロックモーターの他にブロアモーター、パワーシートモーター、ヘッドランプやテールランプ等のランプ類、ホーン、リヤデフオッガー、シートヒーター等があり、駆動電流は数Ａから約２０Ａ、バッテリ定格電圧は１２Ｖまたは３６Ｖ、耐電圧は６０Ｖから１００Ｖに達する。また、最近ではＨＥＶ、ＦＣＶ等の電気駆動自動車用に大電流化、高電圧化に対し、適応可能な半導体デバイスも必要とされている。
【０００３】
図２１は半導体デバイスを使用した従来のスイッチ回路の１例を示す回路図である。図２１のスイッチ回路は、チャージポンプ回路ＣＰ１０１と、抵抗Ｒ１０１，Ｒ１０２と、シリコン基板の（１００）面に形成されたＮチャネルパワーＭＯＳ電界効果トランジスタＱ１０１とからなる。電源電圧ＢＡＴＴ（バッテリ定格電圧）は、１２Ｖまたは３６Ｖである。このスイッチ回路をオンさせる場合、マイクロコンピュータＭＣは、ハイレベルの電圧（バッテリ電圧ＢＡＴＴ）を出力する。このとき、トランジスタＱ１０１では、しきい値電圧の分だけソース電圧がゲート電圧よりも低下するため、マイクロコンピュータＭＣの出力と抵抗Ｒ１０１，Ｒ１０２とを直結すると、負荷ＬＯに供給する電圧がトランジスタＱ１０１のしきい値電圧だけ低下する。そこで、チャージポンプ回路ＣＰ１０１によりマイクロコンピュータＭＣの出力を昇圧することで、このような電圧低下を回避している。しかし、図２１に示したスイッチ回路では、チャージポンプ回路ＣＰ１０１の分だけコストが上昇し、またチャージポンプ回路ＣＰ１０１がノイズを放射するという問題点があった。
【０００４】
図２２は従来のスイッチ回路の他の例を示す回路図である。図２１の構成では負荷ＬＯへの電源供給ラインの高電位側にスイッチング素子であるＮチャネルパワーＭＯＳ電界効果トランジスタＱ１０１を挿入している。これに対して、図２２のスイッチ回路は、電源供給ラインの高電位側にＮチャネルパワーＭＯＳ電界効果トランジスタＱ１１１，Ｑ１１２を挿入すると共に、電源供給ラインの低電位側（グランド）にＮチャネルパワーＭＯＳ電界効果トランジスタＱ１１３，Ｑ１１４を挿入するブリッジ構成をとるものであり、トランジスタＱ１１１，Ｑ１１２，Ｑ１１３，Ｑ１１４と、抵抗Ｒ１１１，Ｒ１１２，Ｒ１１３，Ｒ１１４と、ハイ側ドライブ回路ＤＲ１と、ロウ側ドライブ回路ＤＲ２とからなる。ハイ側ドライブ回路ＤＲ１は、マイクロコンピュータＭＣの出力電流を増幅してトランジスタＱ１１１，Ｑ１１２を駆動するバイポーラトランジスタ等からなり、同様にロウ側ドライブ回路ＤＲ２は、トランジスタＱ１１３，Ｑ１１４を駆動するバイポーラトランジスタ等からなる。図２１の構成と同様に、図２２に示したスイッチ回路においても、負荷電圧の低下を回避するためにチャージポンプ回路ＣＰ１０１が必要なので、チャージポンプ回路ＣＰ１０１の分だけコストが上昇し、チャージポンプ回路ＣＰ１０１がノイズを放射するという問題点があった。
【０００５】
一方、負荷電圧の低下を回避する他の方法として、ＰチャネルパワーＭＯＳ電界効果トランジスタを用いる方法がある。ＰチャネルパワーＭＯＳ電界効果トランジスタでは、ＮチャネルパワーＭＯＳ電界効果トランジスタで説明したような電圧低下がないため、チャージポンプ回路を使用することなくスイッチ回路を実現することができ、チャージポンプ回路に係る前述の問題点を解消することができる。
【０００６】
しかしながら、ＮチャンネルＭＯＳトランジスタと同様にシリコンの（１００）面に形成されたＰチャンネルＭＯＳ電界効果トランジスタは、電流駆動能力、例えば移動度、がＮチャンネルＭＯＳ電界効果トランジスタの約３分の１であり、ＮチャンネルＭＯＳトランジスタと同等の電流駆動能力をＰチャンネルＭＯＳトランジスタで得るためには、ＰチャンネルＭＯＳトランジスタのサイズをＮチャンネルＭＯＳトランジスタの約３倍の大きさにしなければならない。したがって、シリコンの（１００）面にこれと同等の特性のＰチャンネルＭＯＳトランジスタを形成した場合、コストがＮチャンネルＭＯＳトランジスタの約３倍となり、チャージポンプ回路が不要になってもスイッチ回路全体としては図２１、図２２に示した回路よりもコストが上昇してしまうという問題があった。もしもＰチャンネルＭＯＳトランジスタのサイズをシリコン（１００）面に形成されたＮチャンネルＭＯＳトランジスタと同等にすることができれば、安くかつチャージポンプ回路からのノイズ発生がないスイッチ回路を提供できることになる。そのためには、ＰチャンネルＭＯＳトランジスタの電流駆動能力をシリコン（１００）面に形成されたものよりも高くする必要がある。
【０００７】
ＰチャンネルＭＯＳトランジスタの電流駆動能力を高めるために、シリコンの（１１０）面にＰチャンネルＭＯＳトランジスタを設けることが、例えば特許文献１および特許文献２に提唱されている。特許文献１ではＮチャンネルＭＯＳトランジスタを形成した表面が（１００）面のシリコンをエッチングして側面の（１１０）面にＰチャンネルＭＯＳトランジスタを形成している。しかしながら、本発明者等の知見によれば、従来方法でエッチングしてその（１１０）表面に熱酸化によってシリコン酸化膜を形成しそれをゲート絶縁膜としたＰチャンネルＭＯＳトランジスタは実用に耐える特性を持たず、ましてゲート、ソース間耐電圧が１０Ｖ以上のパワートランジスタとして用いることは不可能である。特許文献２では、図２３に示すように（同文献の図２である）実効垂直電界が３Ｖ程度では（１１０）面の正孔の移動度が（１００）面での電子の移動度よりも大きくなることに着目して（１１０）面にＰチャンネルトランジスタを作ることを狙ったものであるが、酸化膜の破壊限界が実効垂直電界で１Ｖであるところから、ゲート絶縁膜にシリコン酸化膜を用いず、酸化タンタルまたは酸化チタン等の高誘電材料を用いてＰチャンネルＭＩＳトランジスタを形成したものである。このデバイスでも、図２３に示すように移動度は通常のＮチャンネルＭＯＳトランジスタより劣っており、ＮチャンネルＭＯＳトランジスタと同等の移動度が得られているとは言いがたい。
【０００８】
【特許文献１】
特開平４−３７２１６６号公報
【特許文献２】
特開平７−２３１０８８号公報
【０００９】
【発明が解決しようとする課題】
以上のようにシリコンの（１１０）面にＰチャネルパワーＭＩＳ電界効果トランジスタを設ける提案はなされているが、ＮチャネルパワーＭＯＳ電界効果トランジスタと同等サイズで同等以上の電流駆動能力をもち実用に耐えるＰチャネルパワーＭＩＳ電界効果トランジスタは実現していなかった。なお、以上のような問題点は、ＭＯＳトランジスタに限らず、ゲート絶縁膜を有するＭＩＳトランジスタ全般で同様に生じるものである。
【００１０】
本発明は、上記課題を解決するためになされたもので、ＮチャネルパワーＭＩＳ電界効果トランジスタと同等サイズで同等以上の性能を得ることができるＰチャネルパワーＭＩＳ電界効果トランジスタ、およびＰチャネルパワーＭＩＳ電界効果トランジスタを用いたスイッチング回路を実現することを目的とする。
【００１１】
【課題を解決するための手段】
本発明は、表面が実質的に（１１０）面であるシリコン領域を有する基板と、前記表面上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極とを有し、前記シリコン領域を少なくともチャンネルに用いたＰチャンネルＭＩＳ電界効果トランジスタにおいて、前記ゲート絶縁膜のうち少なくとも前記シリコン領域の表面と接する接触部にはアルゴン、クリプトンまたはキセノンが含まれ、かつゲート、ソース間耐電圧が１０ボルト以上であることを特徴とするＰチャンネルパワーＭＩＳ電界効果トランジスタを提供するものである。
本発明のＰチャンネルパワーＭＩＳ電界効果トランジスタの一構成例では、ゲート絶縁膜のうち少なくともシリコン領域の表面と接する接触部のアルゴン、クリプトンまたはキセノンの含有量は表面密度において５×１０１１ｃｍ−２以下である。
また、本発明のＰチャンネルパワーＭＩＳ電界効果トランジスタの一構成例では、ゲート絶縁膜のアルゴン、クリプトンまたはキセノンの含有量は、ゲート絶縁膜がゲート電極と接する界面が最大で、かつゲート絶縁膜がシリコン領域の表面と接する界面に向かって減少している。
さらに、本発明のＰチャンネルパワーＭＩＳ電界効果トランジスタの一構成例では、ＰチャンネルパワーＭＩＳ電界効果トランジスタのゲート閾値電圧が、アルゴン、クリプトンまたはキセノンを含まないこと以外は同じゲート絶縁膜を有し、かつ表面が（１００）面であるシリコン領域にゲート絶縁膜およびゲート電極が形成されたＰチャンネルＭＩＳ電界効果トランジスタのゲート閾値電圧と実質的に同等である。
本発明のＰチャンネルパワーＭＩＳ電界効果トランジスタの一構成例では、ゲート絶縁膜のうち少なくともシリコン領域の表面と接する接触部が、シリコン酸化膜、シリコン酸窒化膜、またはシリコン窒化膜からなる。
本発明のＰチャンネルパワーＭＩＳ電界効果トランジスタの一構成例では、ゲート絶縁膜のうち少なくともシリコン領域の表面と接する接触部が、シリコン領域の表面をラジカル酸素を用いて酸化した１００ｎｍ以下の厚さのシリコン酸化膜になっている。
ゲート絶縁膜のうち少なくともシリコン領域の表面と接する接触部は、シリコン領域の表面をラジカル窒素またはラジカルＮＨを用いて窒化した１００ｎｍ以下の厚さのシリコン窒化膜であってもよい。
ゲート絶縁膜のうち少なくともシリコン領域の表面と接する接触部は、シリコン領域の表面をラジカル窒素またはラジカルＮＨとラジカル酸素とを用いて酸窒化した１００ｎｍ以下の厚さのシリコン酸窒化膜であってもよい。
ゲート絶縁膜の厚さは、好ましくは２００乃至１５００オングストロームである。
ゲート絶縁膜のうちシリコン領域の表面と接する接触部以外の部分は、ＣＶＤによって形成されたシリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜を含んでもよい。
【００１２】
本発明のＰチャンネルパワーＭＩＳ電界効果トランジスタの一構成例では、ゲート絶縁膜は、マイクロ波励起を発生させるための希ガスと絶縁膜形成ガスとの混合ガスプラズマを用いて形成されたものである。
前記希ガスはアルゴン、クリプトンまたはキセノンのうち少なくとも１つであり、前記絶縁膜形成ガスは酸素、窒素、アンモニアのうち少なくとも１つを含むガスであるのが好ましい。
また、本発明は、表面が実質的に（１１０）面であるシリコン領域を有する基板と、前記表面上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極とを有し、前記シリコン領域を少なくともチャンネルに用いたＰチャンネルＭＩＳ電界効果トランジスタにおいて、シリコン表面の表面粗さが中心線平均粗さ（Ｒａ）で表現すると０．１５ｎｍ以下であり、かつソース、ゲート間耐電圧が１０ボルト以上であるようにしたものである。
ゲート絶縁膜のうち少なくともシリコン領域の表面と接する接触部にアルゴン、クリプトンまたはキセノンが含まれるのが好ましい。
【００１３】
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタは、前記シリコン表面の表面ラフネスが、中心線平均粗さＲａで表現すると０．１１ｎｍ以下となるようにしたものである。
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタは、前記シリコン表面の表面ラフネスが、中心線平均粗さＲａで表現すると０．０９ｎｍ以下となるようにしたものである。
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタは、前記シリコン表面の表面ラフネスが、中心線平均粗さＲａで表現すると０．０７ｎｍ以下となるようにしたものである。
中心線平均粗さＲａは、０．１１ｎｍ以下が好ましく、０．０９ｎｍ以下がより好ましく、０．０７ｎｍが更に好ましい。
【００１４】
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例において、前記実質的に（１１０）面を有するシリコン表面は、（１１０）面、（５５１）面、（３１１）面、（２２１）面、（５５３）面、（３３５）面、（１１２）面、（１１３）面、（１１５）面、（１１７）面、（３３１）面、（２２１）面、（３３２）面、（１１１）面、及び、（３２０）面のいずれかである。
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例において、前記実質的に（１１０）面を有するシリコン表面は、（１１０）面または（５５１）面である。
【００１５】
佐藤等によれば、“Ｓｅｎｓｏｒｓ ａｎｄ Ａｃｔｕａｔｏｒｓ ７３（１９９９）”（ｐ．１２２−１３０）に掲載された論文の図２に、（１１０）面をアルカリエッチング処理した場合、＜−１１０＞方向に筋が走る表面形状となることが示されている。このように、（１１０）面と同様な表面形状が得られる領域として、＜１００＞方向に０〜１２°までオフさせた面、例えば８°オフの（５５１）面などが当てはまる。＜−１１０＞方向へは１°オフさせた面までは、同様な表面形状が得られる。したがって、当該論文の図２に示された（１１０）面と同じ表面ラフネス挙動を示す面方位は、実質的に（１１０）面方位に含まれる。
【００１６】
さらに、佐藤等は、“Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｌｅｔｔｅｒｓ ，Ｂ４，１９５０（１９７１）”において、（１１０）面と同様なキャリア電子移動度が得られる面を報告している。この報告によれば、＜−１１０＞方向に電子を流した場合、＜−１１０＞方向へ０〜３５°オフさせた面、例えば（３３１）面、（２２１）面、（３３２）面、（１１１）面などを用いても（１１０）面と同様の電子移動挙動を得ることができるとしている。また、＜１１０＞方向へ０〜１２°オフさせた面、例えば（３２０）面を用いても（１１０）面と同様の挙動を得ることができる。したがって、上記した面やその近傍面も、実質的（１１０）面に含まれる。
【００１７】
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例は、ゲート絶縁膜のうち少なくともシリコン表面に接する接触部を、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜のうち少なくとも１つを含む膜によって構成してもよい。
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例は、ゲート絶縁膜の接触部以外の部分が、Ｈｆ，Ｚｒ，Ｔａ，Ｔｉ，Ｌａ，Ｃｏ，Ｙ，Ａｌから選ばれる少なくとも１つの元素を含む金属シリケイトと、Ｓｉ，Ｈｆ，Ｚｒ，Ｔａ，Ｔｉ，Ｙ，Ｎｂ，Ｎａ，Ｃｏ，Ａｌ，Ｚｎ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌａ，Ｃｅ，Ｐｒ，Ｓｍ，Ｅｕ，Ｇｄ，Ｄｙ，Ｅｒ，Ｓｒ，Ｂａから選ばれる少なくとも１つの元素を含む金属酸化物と、Ｓｉ，Ｈｆ，Ｚｒ，Ｔａ，Ｔｉ，Ｙ，Ｎｂ，Ｎａ，Ｃｏ，Ａｌ，Ｚｎ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌａ，Ｃｅ，Ｐｒ，Ｓｍ，Ｅｕ，Ｇｄ，Ｄｙ，Ｅｒ，Ｓｒ，Ｂａから選ばれる少なくとも１つの元素を含む金属窒化物と、Ｓｉ，Ｈｆ，Ｚｒ，Ｔａ，Ｔｊ，Ｙ，Ｎｂ，Ｎａ，Ｃｏ，Ａｌ，Ｚｎ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌａ，Ｃｅ，Ｐｒ，Ｓｍ，Ｅｕ，Ｇｄ，Ｄｙ，Ｅｒ，Ｓｒ，Ｂａから選ばれる少なくとも１つの元素を含む金属酸窒化物とのうち少なくとも１つを含む高誘電膜を含むようにしてもよい。
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例は、ゲート絶縁膜の接触部以外の部分を、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、前記高誘電膜のうち少なくとも１つを含む膜によって構成してもよい。
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例において、ゲート絶縁膜のうち少なくともシリコン領域の表面と接する接触部のアルゴン、クリプトンまたはキセノンの含有量は５×１０１１ｃｍ−２以下である。
【００１８】
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例において、ゲート絶縁膜のうち少なくともシリコン領域の表面と接する接触部は、ラジカル酸素とラジカル窒素のうち少なくとも１つを含む雰囲気中において、前記シリコン表面を酸化する酸化処理工程と前記シリコン表面を窒化する窒化処理工程のうちいずれか１つ、あるいは前記酸化処理工程と前記窒化処理工程の同時並行処理で形成されたものである。
また、ゲート絶縁膜は、マイクロ波励起を発生させるための希ガスと絶縁膜形成ガスとの混合ガスプラズマを用いて形成された部分を含むものである。
前記希ガスはクリプトン、キセノンおよびアルゴンのうちの少なくとも１つであり、前記絶縁膜形成ガスはアンモニア、窒素、酸素のうち少なくとも１つを含むガスである。
【００１９】
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例は、前記シリコン表面を、ソース領域とドレイン領域とチャネル領域とゲート絶縁膜とが形成される前に、ＯＨ濃度の低いＲＣＡ洗浄工程により洗浄してもよい。
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例は、前記シリコン表面を処理する液体のｐＨを７以下にしたものである。
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例は、前記シリコン表面を、ソース領域とドレイン領域とチャネル領域とゲート絶縁膜とが形成される前に、ＯＨの発生を抑制した超音波洗浄を含む洗浄工程により洗浄してもよい。
【００２０】
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例は、前記シリコン表面を、ソース領域とドレイン領域とチャネル領域とゲート絶縁膜とが形成される前に、オゾンを含有する純水による洗浄を行う第１工程と、５００ｋＨｚ以上の周波数の振動を与えながら、ＨＦと脱気したＨ２Ｏ と界面活性剤とを含有する洗浄液による洗浄を行う第２工程と、オゾンを含有するＨ２Ｏ による洗浄を行う第３工程と、この第３工程において形成された酸化膜を除去するためにＨＦと脱気したＨ２Ｏ とを含有する洗浄液による洗浄を行う第４工程と、水素が添加されたＨ２Ｏ による洗浄を行う第５工程とからなる洗浄工程により洗浄してもよい。
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例において、前記第２工程および第４工程の脱気したＨ２Ｏ は、Ｈ２Ｏ を脱気した後に水素を添加することによって形成されたＨ２Ｏ である。
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例において、前記第２工程および第４工程の脱気したＨ２Ｏ は、溶存酸素濃度が１００ｐｐｂ以下である。
【００２１】
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例は、前記シリコン表面を、ソース領域とドレイン領域とチャネル領域とゲート絶縁膜とが形成される前に、５００ｋＨｚ以上の周波数の振動を与えながら、ＨＦと、溶存酸素濃度が１００ｐｐｂ以下のＨ２Ｏ に水素を添加した洗浄液により洗浄してもよい。
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例は、前記シリコン表面の洗浄開始から洗浄終了まで、処理薬液と前記シリコン表面とが空気に触れることが無いような装置中で処理を行ってもよい。
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例において、前記シリコン表面は、洗浄工程後に、酸素ラジカルを含む雰囲気で前記シリコン表面に犠牲酸化膜を形成する工程とこの犠牲酸化膜を剥離する工程とを含む表面平坦化処理が行われるようにしてもよい。
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例において、前記シリコン表面は、洗浄工程後に、湿式ガスを用いた酸化処理を行い酸化膜を形成する第１工程と、前記酸化膜を所定の厚さまでエッチバックする第２工程とからなる２つの工程を所望数繰り返した後、ＨＦを含む水溶液により前記酸化膜を剥離する表面平坦化処理が行われるようにしてもよい。
さらに本発明は、上記のようなＰチャンネルパワーＭＩＳ電界効果トランジスタのソースまたはドレインの一方に直接または間接に電源を接続し、ソースまたはドレインの他方に負荷を接続し、ゲートに前記ＰチャンネルパワーＭＩＳ電界効果トランジスタをオンまたはオフにする駆動信号を印加する手段を接続したスイッチング回路を提供するものである。
前記電源の定格電圧は、好ましくは１２ボルト以上である。駆動信号を印加する手段はバイポーラトランジスタを含むのが好ましい。
【００２２】
【発明の実施の形態】
［第１の実施の形態］
以下、本発明の実施の形態について詳細に説明する。本実施の形態では、表面に（１１０）面を有するシリコン基板上にシリコン酸化膜からなるゲート絶縁膜を形成したＰチャネルパワーＭＩＳ電界効果トランジスタについて述べる。
【００２３】
図１に、本実施の形態の電界効果トランジスタで使われるシリコン基板を構成する、＜１１０＞方向から見たシリコン結晶の結晶構造の概略図を示す。ただし図１において、矢印１０１，矢印１０２はいずれも＜１１０＞方向を示しており、電界効果トランジスタが形成される基板最上面においては、シリコン原子１０３がゲート絶縁膜との界面に平行に配列されることが分かる。
【００２４】
さらに、本実施の形態の電界効果トランジスタでは、ゲート電極を、前記＜１１０＞方位のシリコン基板主面、例えば（１１０）面上に、その長手方向が図１の紙面左右方向に延在するように配置し、さらに紙面手前方向にソース領域を、紙面奥方向にドレイン領域を配置する。この方向が、＜１１０＞方位のシリコン面上にソース領域とドレイン領域とを、ソース領域とドレイン領域とを結ぶ線が＜１１０＞方位に一致するように電界効果トランジスタを配置した方向であり、次の図２に示すようにＭＩＳトランジスタの移動度は、この方向において最も高くなる。
【００２５】
図２は、（１１０）面上にＰチャネルＭＩＳトランジスタを形成した際のトランジスタ移動度のトランジスタ配置方向依存性を示す図であり、（１１０）面内において、（１１１）面との交線を基準にして、ゲート電極長手方向の角度を変化させて配置したときの移動度の変化を示す。
【００２６】
図２を参照すると、移動度はゲート電極長手方向のなす角度が１３５度方向のとき、すなわち（１１０）面あるいは（１１０）面内にソース領域・ドレイン領域を、ソース領域とドレイン領域とを結ぶ方向が＜１１０＞方向となるように配置したときが最大になるのが分かる。ＮチャネルＭＩＳトランジスタについても同様である。この方向に配置したＭＩＳトランジスタの移動度は（１００）面の移動度に比べてＮチャネルＭＩＳトランジスタで約１．４倍、ＰチャネルＭＩＳトランジスタで約２．５倍に相当する。この方向に配置したＭＩＳトランジスタの移動度が高くなるのは、ソース領域からドレイン領域に沿った電子および正孔の有効質量および格子散乱確率が減少することに起因すると考えられる。
【００２７】
図２を見ても分かるように、移動度が最大になる角度の周辺の角度でも急激に移動度が低下することにはならないので、６０度の角度から１８０度程度の結晶面方位を選択しても移動度は（１００）面ＮチャネルＭＯＳトランジスタと同等の電界効果トランジスタを得ることができる。また、実質的に（１１０）面あるいは（１１０）面と等価ないしは面方向角度が近い他の面方位、例えば（５５１）面、（３３１）面、（２２１）面、（３２１）面、（５３１）面、（２３１）面、（３５１）面、（３２０）面、（２３０）面などに本実施の形態の電界効果トランジスタを形成してもよい。
【００２８】
図３（ａ）、図３（ｂ）は、それぞれ（１００）面、（１１０）面のシリコン基板上に形成したＰチャネルＭＩＳ電界効果トランジスタのドレイン電流−ドレイン電圧特性を示す図である。図３によれば、本実施の形態の（１１０）面上のＭＩＳ電界効果トランジスタの電流駆動能力は、（１００）面の場合の２．５倍になっている。
【００２９】
図４は、本発明のＰチャンネルＭＯＳトランジスタのゲート電圧対相互コンダクタンス特性を、従来のＰチャンネルＭＯＳトランジスタの特性と比較して示すもので、それぞれのＰチャンネルＭＯＳトランジスタは、ゲートの長さが１００μｍ、ゲート幅が３００μｍ、ゲート酸化膜の厚さが５ｎｍである。本発明のトランジスタは、シリコン（１１０）面に後に述べる酸素ラジカルを用いた酸化方法でシリコン酸化膜のゲート絶縁膜を形成してなるＰチャンネルトランジスタであり、従来のトランジスタは、シリコン（１００）面に熱酸化または酸素ラジカルを用いた酸化でシリコン酸化膜のゲート絶縁膜を形成してなるＰチャンネルトランジスタおよびシリコン（１１０）面に熱酸化でシリコン酸化膜のゲート絶縁膜を形成してなるＰチャンネルトランジスタである。図４（ａ）を参照すると、シリコン（１１０）面に熱酸化でシリコン酸化膜のゲート絶縁膜を形成してなる従来のＰチャンネルトランジスタの特性４１は、シリコン（１００）面に熱酸化でゲート酸化膜を形成してなる従来のＰチャンネルトランジスタの特性４２ａよりも相互コンダクタンスが優れているものの、閾値電圧が大きくずれ、かつ一定の値を取ることができず、実用に耐えない。一方、図４（ｂ）を参照すると、本発明のＰチャンネルＭＯＳトランジスタの特性４０は、シリコン（１００）面に酸素ラジカルを用いた酸化方法でゲート酸化膜を形成してなる従来のＰチャンネルトランジスタの特性４２ｂ（シリコン（１００）面に熱酸化でゲート酸化膜を形成してなるＰチャンネルトランジスタの特性４２ａと同等である）と比べて、ゲート電圧の絶対値の大きい領域においても相互コンダクタンスが３倍以上の高さであってシリコン（１１０）面に熱酸化でシリコン酸化膜のゲート絶縁膜を形成してなる従来のＰチャンネルトランジスタの特性４１より優れているのみならず、その閾値電圧もシリコン（１００）面に酸素ラジカルを用いた酸化方法でゲート酸化膜を形成してなる従来のＰチャンネルトランジスタの閾値電圧と同等であり、従ってシリコン（１００）面に熱酸化でゲート酸化膜を形成してなるＰチャンネルトランジスタの閾値電圧とも同等であって、実用にあたって何ら差し支えないものであることが分かる。一般に、閾値電圧のズレは次の式で表される。
【００３０】
【数１】
【００３１】
ここで、Ｖｔｈは閾値、Ｃｏｘはゲート絶縁膜容量、Ｑｓｓは、ゲート絶縁膜中の固定電荷、εはゲート絶縁膜の誘電率、τｏｘはゲート絶縁膜の厚さである。シリコン（１１０）面に熱酸化で形成されたゲート酸化膜には多量の固定電荷が存在するためにΔＶｔｈが大きくなるが、特にゲート、ソース間耐電圧が１０Ｖ以上のパワーデバイスでは、ゲート絶縁膜の耐圧を高めるためにその厚さτｏｘを厚くする必要があり、その結果上記の式からΔＶｔｈがさらに大きくなるので、シリコン（１１０）面に熱酸化でゲート酸化膜を形成してなる従来のＰチャンネルトランジスタをパワーデバイスに使うことは実用的に不可能である。これに対して本発明のＰチャンネルＭＯＳトランジスタは、ゲート、ソース間電圧１０Ｖ以上の耐圧を持つ厚さのゲート絶縁膜であっても、シリコン（１００）面にゲート酸化膜を形成してなる従来のＰチャンネルトランジスタの閾値特性と同等であり、本発明によって始めて、相互コンダクタンスが高く移動度が高い、ＮチャンネルＭＯＳトランジスタと同等のＰチャンネルトランジスタを実用に供することができた。
【００３２】
次に、図５を参照して、本実施の形態のＰチャネルパワーＭＩＳ電界効果トランジスタの製造方法を説明する。なお、図５の例は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ ）構造のＰチャネルトランジスタを製造する工程を示している。
【００３３】
まず、図５（ａ）に示すように、表面に（１１０）面を有するＮ型シリコンウェハ基板２０１を用意し、その表面に、例えばＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法により素子分離を行い、ソースドレインおよびチャネル領域を含む素子領域２０２を形成する。
【００３４】
次に、素子領域２０２に対して、ＮＨ４ＯＨ−Ｈ２Ｏ２−Ｈ２Ｏ（ＳＣ１）及びＨＣｌ−Ｈ２Ｏ２−Ｈ２Ｏ （ＳＣ２）を用いたＲＣＡ洗浄を行う（図５（ｂ））。このＲＣＡ洗浄により有機物、パーティクル、メタル不純物が全表面から除去された後、シリコン表面を酸化して、シリコン酸化膜からなるゲート絶縁膜２０４を形成する（図５（ｃ）））。
【００３５】
図６は、本実施の形態のゲート絶縁膜２０４を実現するための、ラジアルラインスロットアンテナを用いたマイクロ波励起プラズマ装置の１例の要部を示す断面図である。真空容器の下部は、反応ガス排出手段も含めて省略してある。このマイクロ波励起プラズマ装置は、特表平１０−３３３６２号公報に開示されたプラズマ装置と実質的に同等の構成を備えている。
【００３６】
本実施の形態のゲート絶縁膜２０４は以下のようにして形成される。まず、真空容器（処理室）４０１内を真空にし、シャワープレート４０２からＫｒガス、Ｏ２ ガスを導入して、処理室４０１内の圧力を１Ｔｏｒｒ程度に設定する。表面に（１１０）面を有するＮ型シリコンウェハ基板４０３（図５の２０１）を、加熱機構を持つ試料台４０４上に載置し、シリコンウェハ基板４０３の温度が４００℃程度になるように設定する。この温度設定は、２００〜５５０℃の範囲内で以下に述べる結果はほとんど同様のものとなる。
【００３７】
続いて、同軸導波管４０５からラジアルラインスロットアンテナ４０６と誘電体板４０７を通して、処理室４０１内に２．４５ＧＨｚのマイクロ波を供給し、処理室４０１内に高密度のプラズマを生成する。供給するマイクロ波の周波数は、９００ＭＨｚ以上１０ＧＨｚ以下の範囲にあれば以下に述べる結果はほとんど同様のものとなる。シャワープレート４０２と基板４０３との間の間隔は、本実施の形態では６ｃｍに設定してある。この間隔は狭いほうがより高速な成膜が可能となる。本実施の形態では、ラジアルラインスロットアンテナを用いたプラズマ装置を用いて成膜した例を示しているが、他の方法を用いてマイクロ波を処理室内に導入してもよい。
【００３８】
ＫｒガスとＯ２ ガスが混合されたマイクロ波励起プラズマ中では、中間励起状態にあるＫｒ＊とＯ２ 分子とが衝突して、原子状酸素Ｏ＊が効率よく発生する。この原子状酸素により、基板表面は酸化される。従来の、シリコン表面の酸化は、Ｈ２Ｏ分子、Ｏ２分子により行われ、処理温度は、８００℃以上と極めて高いものであったが、本実施の形態の原子状酸素による酸化は、５５０℃以下と十分に低い温度で可能である。
【００３９】
図７に、マイクロ波励起Ｋｒ／Ｏ２ プラズマを用いたシリコン基板表面酸化時の酸化膜厚と酸化時間の関係の面方位依存性を示す。シリコン基板は（１００）面、（１１０）面のものを示している。図７には同時に従来の９００℃のドライ熱酸化による酸化時間依存性を示している。従来の高温熱酸化技術では、表面に形成された酸化膜をＯ２分子やＨ２Ｏ分子が拡散によって通り抜け、シリコンとシリコン酸化膜との界面に到達して酸化に寄与するため、酸化膜の成長速度の面方位による差が発生するが、本実施の形態のようにマイクロ波励起Ｋｒ／Ｏ２ プラズマを用いたシリコン基板表面酸化では、図７に示す以外のあらゆる面方位に対してもシリコン酸化膜の成長速度の依存は殆どない。
【００４０】
また、シリコン酸化膜とシリコンとの界面準位密度を、低周波Ｃ−Ｖ測定により測定した結果、マイクロ波励起プラズマを用いて成膜したシリコン酸化膜の界面準位密度は、（１００）面、（１１０）面および他のあらゆる面方位とも低く良好であった。
【００４１】
上述したように、マイクロ波励起Ｋｒ／Ｏ２ プラズマにより形成したシリコン酸化膜は、４００℃という低温で酸化しているにもかかわらず、（１００）面、（１１０）面および他のあらゆる面方位とも、従来の（１００）面の高温熱酸化膜と同等ないしはより優れた電気的特性が得られる。
【００４２】
こうした効果が得られるのは、成膜直後にシリコン酸化膜中にＫｒが含有されることにも起因している。シリコン酸化膜中にＫｒが含有されることにより、膜中やシリコンとシリコン酸化膜との界面でのストレスが緩和され、膜中電荷や界面準位密度が低減され、シリコン酸化膜の電気的特性が大幅に改善されるためと考えられる。特に、表面密度において５×１０１１ｃｍ−２以下のＫｒを含むことがシリコン酸化膜の電気的特性、信頼性的特性の改善に寄与している。Ｋｒの代わりにＡｒまたはＸｅを用いても同様の結果が得られる。酸化膜の場合はＫｒが特に好ましい。
【００４３】
図５の説明に戻ると、ゲート絶縁膜２０４を形成したシリコンウェハ基板２０１の全面に、しきい値電圧を制御するため、ボロンをイオン注入する（図５（ｄ）））。ボロンのイオン注入後、シリコンウェハ基板２０１の全面に、多結晶シリコン膜を堆積させ、これをパターニングして素子領域２０２のゲート絶縁膜２０４上に、多結晶シリコン電極（ゲート電極）２０５を形成する（図５（ｅ））。
【００４４】
ゲート電極２０５の形成後、ボロンを低濃度でイオン注入して高電界を緩和するＰ−ソース領域およびＰ−ドレイン領域２０６を形成する（図５（ｆ））。次に、ＣＶＤ法などにより、ゲート電極２０５を被覆するように、シリコン酸化膜をシリコンウェハ基板２０１の全面に堆積させた後、異方性エッチングを行って、ゲート電極２０５の側壁に側壁絶縁膜２０７を形成する（図５（ｇ））。
【００４５】
その後、ボロンなどのＰ型不純物を高濃度にイオン注入してＰ＋ソース領域およびＰ＋ドレイン領域２０８を形成する（図５（ｈ））。最後に、Ｐ＋ソース領域およびＰ＋ドレイン領域２０８上の絶縁膜２０４に開口部を形成して、アルミニウム等によりソース電極およびドレイン電極（不図示）を形成して、ＰチャネルパワーＭＩＳ電界効果トランジスタの作製が終了する。
【００４６】
以上のように、本実施の形態では、（１００）面を有するシリコン表面上に形成されたＰチャネルＭＩＳトランジスタに比べて、約２．５倍の電流駆動能力を得ることができ、従来の（１１０）面のシリコンに形成したＰチャネルＭＩＳトランジスタでは不可能だったＮチャネルパワーＭＩＳ電界効果トランジスタと同等サイズ、同等コストで同等の電流駆動能力をもつＰチャネルＭＩＳトランジスタを得ることができる。
【００４７】
図８は本実施の形態のＰチャネルパワーＭＩＳ電界効果トランジスタを用いたスイッチ回路の１例を示す回路図であり、図２１と同一の構成には同一の符号を付してある。図８のスイッチ回路は、図２１と同様に、負荷ＬＯへの電源供給ラインの高電位側にスイッチング素子であるＰチャネルパワーＭＩＳ電界効果トランジスタＱ１を挿入したものであり、トランジスタＱ１と、ＮＰＮトランジスタＱ２と、抵抗Ｒ１，Ｒ２とからなる。電源電圧（バッテリ定格電圧）は１２Ｖである。
【００４８】
図９は本実施の形態のＰチャネルパワーＭＩＳ電界効果トランジスタを用いたスイッチ回路の他の例を示す回路図であり、図２２と同一の構成には同一の符号を付してある。図９のスイッチ回路は、図２２と同様に、負荷ＬＯへの電源供給ラインの高電位側にＰチャネルパワーＭＩＳ電界効果トランジスタＱ１１，Ｑ１２を挿入し、電源供給ラインの低電位側にＮチャネルパワーＭＩＳ電界効果トランジスタＱ１３，Ｑ１４を挿入したものであり、トランジスタＱ１１，Ｑ１２，Ｑ１３，Ｑ１４と、抵抗Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４と、ハイ側ドライブ回路ＤＲ１と、ロウ側ドライブ回路ＤＲ２とからなる。
【００４９】
図８、図９のいずれの場合においても、従来必要であったチャージポンプ回路が不要となり、またＮチャネルパワーＭＩＳ電界効果トランジスタと同等サイズのＰチャネルパワーＭＩＳ電界効果トランジスタを使用することができるので、コストを低減することができる。図８の場合、バイポーラＮＰＮトランジスタが１個必要となるが、バイポーラトランジスタはチャージポンプ回路に比べて安価であるため、スイッチ回路のコストを低減することができる。
【００５０】
なお、本実施の形態においてマイクロ波励起プラズマで形成するゲートシリコン酸化膜は少なくともシリコンと接する部分に存在すればよく、そのゲートシリコン酸化膜の上に異種の材料、例えばシリコン窒化膜、アルミニウム酸化膜、タンタル酸化膜、ハフニウム酸化膜、ジルコニウム酸化膜などの絶縁膜を積層形成してもよい。本実施の形態では、ゲート、ソース間耐圧が２０ＶのＰチャネルパワーＭＩＳ電界効果トランジスタを作成する（定格１２Ｖのバッテリで駆動される車両用電装品に使用するパワートランジスタを作成する）ので、ゲート酸化膜の厚さは４０ｎｍであるが、例えばゲート、ソース間耐圧を６０Ｖにする場合は、マイクロ波励起プラズマで形成可能なゲートシリコン酸化膜の厚さは数十ｎｍ程度なので、このゲートシリコン酸化膜の上に他の製造方法、例えばマイクロ波励起高密度プラズマＣＶＤ法等により絶縁膜を形成して、所望の厚さ（１２００オングストロームから１５００オングストローム）のゲート絶縁膜を得るようにしてもよい。ゲート、ソース間耐電圧１０Ｖを得るためのゲート酸化膜の厚さは２０ｎｍである。
【００５１】
また、本実施の形態のゲートシリコン酸化膜を実現するためには、図６に示した装置の他に、プラズマを用いた低温の酸化膜形成を可能とする別のプラズマプロセス用装置を使用しても構わない。例えば、マイクロ波によりプラズマを励起するためのＫｒガスを放出する第１のガス放出手段と、酸素ガスを放出する第２のガス放出手段とをもつ２段シャワープレート型プラズマプロセス装置でゲートシリコン酸化膜を形成することも可能である。
【００５２】
表面に（１１０）面を有するシリコンウェハは、バルク結晶ウェハでも、埋め込み絶縁膜上にシリコン層が形成されたシリコン・オン・インシュレータ（ＳＯＩ）ウェハでも構わない。ＳＯＩウェハの埋め込み絶縁膜の下にはシリコン基体があっても金属層があってもよい。銅などの低抵抗金属層が埋め込み絶縁膜の下に設けられたＳＯＩウェハの方が高速動作には有利である。
【００５３】
［第２の実施の形態］
次に、本発明の第２の実施の形態として、表面に（１１０）面を有するシリコン基板上にシリコン酸窒化膜からなるゲート絶縁膜を形成したＰチャネルパワーＭＩＳ電界効果トランジスタについて述べる。
【００５４】
シリコン酸窒化膜をゲート絶縁膜に用いる電界効果トランジスタを形成する場合も、図１に示した、＜１１０＞方位のシリコン基板上に、最上面のシリコン原子がゲート絶縁膜との界面に平行に配列し、ゲート電極を、長手方向が紙面左右方向に一致するように配置し、紙面手前方向にソース領域を、紙面奥方向にドレイン領域を配置する構成が、最も高い移動度を与える。
【００５５】
この方向に配置した本実施の形態のＭＩＳ電界効果トランジスタの電流駆動能力は、シリコン酸窒化膜の誘電率がシリコン酸化膜に比べて高くなる分だけ第１の実施の形態よりも高くなる。本実施の形態のＰチャネルＭＩＳ電界効果トランジスタの電流駆動能力は、＜１００＞方位のシリコン基板上にシリコン酸化膜からなるゲート絶縁膜を形成したＰチャネルＭＩＳ電界効果トランジスタの約２．８倍となる。本実施の形態のＭＩＳ電界効果トランジスタの移動度が高くなるのは、第１の実施の形態と同様、ソース領域からドレイン領域に沿った電子および正孔の有効質量および格子散乱確率が減少することに起因する。
【００５６】
以上のように、本実施の形態では、ＰチャネルパワーＭＩＳ電界効果トランジスタの電流駆動能力を第１の実施の形態よりもさらに高めることができる。
本実施の形態の移動度を高める面方位として、第１の実施の形態と同様、実質的に（１１０）面あるいは（１１０）面と等価ないしは面方向角度が近い他の面方位、例えば（５５１）面、（３３１）面、（２２１）面、（３２１）面、（５３１）面、（２３１）面、（３５１）面、（３２０）面、（２３０）面などに本実施の形態の電界効果トランジスタを形成してもよい。
【００５７】
本実施の形態のＰチャネルＭＩＳ電界効果トランジスタのゲートシリコン酸窒化膜は、第１の実施の形態と同様に、図６に示したラジアルラインスロットアンテナを用いたマイクロ波励起プラズマ装置で実現される。本実施の形態のゲートシリコン酸窒化膜は以下のようにして形成される。
【００５８】
まず、真空容器（処理室）４０１内を真空にし、シャワープレート４０２からＫｒガス、Ｏ２ ガス、ＮＨ３ ガスを導入して、処理室４０１内の圧力を１Ｔｏｒｒ程度に設定する。表面に（１１０）面を有するＮ型シリコンウェハ基板４０３（図５の２０１）を、加熱機構を持つ試料台４０４上に載置し、シリコンウェハ基板４０３の温度が４００℃程度になるように設定する。
【００５９】
続いて、同軸導波管４０５からラジアルラインスロットアンテナ４０６と誘電体板４０７を通して、処理室４０１内に５．４５ＧＨｚのマイクロ波を供給し、処理室４０１内に高密度のプラズマを生成する。シャワープレート４０２と基板４０３との間の間隔は６ｃｍ程度とする。本実施の形態では、ラジアルラインスロットアンテナを用いたプラズマ装置を用いて成膜した例を示しているが、他の方法を用いてマイクロ波を処理室内に導入してもよい。
【００６０】
Ｋｒガス、Ｏ２ ガス、ＮＨ３ ガスが混合された高密度励起プラズマ中では、中間励起状態にあるＫｒ＊とＯ２ 分子、ＮＨ３ 分子が衝突して、原子状酸素Ｏ＊およびＮＨ＊が効率よく発生する。このラジカルにより、シリコン基板表面は酸窒化される。
【００６１】
マイクロ波励起プラズマを用いたシリコン表面酸窒化では、酸窒化膜の成長速度の面方位依存は殆どない。また、シリコン酸窒化膜とシリコンとの界面準位密度は、（１００）面、（１１０）面および他のあらゆる面方位とも低く良好である。
【００６２】
本実施の形態のゲートシリコン酸窒化膜形成においては、水素が存在することがひとつの重要な要件である。プラズマ中に水素が存在することにより、シリコン酸窒化膜中およびシリコン酸窒化膜とシリコンとの界面のダングリングボンドがＳｉ−Ｈ、Ｎ−Ｈ結合を形成して終端され、その結果シリコン酸窒化膜および界面の電子トラップが無くなる。Ｓｉ−Ｈ結合、Ｎ−Ｈ結合が本実施の形態のシリコン酸窒化膜に存在することはそれぞれ赤外吸収スペクトル、Ｘ線光電子分光スペクトルを測定することで確認されている。水素が存在することで、ＣＶ特性のヒステリシスも無くなり、シリコンとシリコン酸窒化膜との膜界の面密度も３×１０１０ｃｍ−２と低く抑えられる。希ガス（Ａｒ、ＸｅまたはＫｒ）とＯ２、Ｎ２／Ｈ２の混合ガスを使用してシリコン酸窒化膜を形成する場合には水素ガスの分圧を０．５％以上とすることで、膜中の電子や正孔のトラップが急激に減少する。
【００６３】
なお、本実施の形態においてマイクロ波励起プラズマで形成するゲートシリコン酸窒化膜は少なくともシリコンと接する部分に存在すればよく、そのゲートシリコン酸窒化膜の上に異種の材料、例えばシリコン窒化膜、アルミニウム酸化膜、タンタル酸化膜、ハフニウム酸化膜、ジルコニウム酸化膜などの絶縁膜を積層形成してもよい。特に、本実施の形態のように、ＰチャネルパワーＭＩＳ電界効果トランジスタを作成する場合、ゲートシリコン酸窒化膜の上に他の製造方法、例えばＣＶＤ法等により絶縁膜を形成して、所望の厚さのゲート絶縁膜を得るようにしてもよい。
【００６４】
また、本実施の形態のゲートシリコン酸窒化膜を実現するためには、図６に示した装置の他に、プラズマを用いた低温の酸窒化膜形成を可能とする別のプラズマプロセス用装置を使用しても構わない。例えば、マイクロ波によりプラズマを励起するためのＡｒ、ＸｅまたはＫｒガスを放出する第１のガス放出手段と、Ｏ２、ＮＨ３ガス（またはＮ２／Ｈ２ガス）を放出する第２のガス放出手段とをもつ２段シャワープレート型プラズマプロセス装置でゲートシリコン酸窒化膜を形成することも可能である。また、Ｋｒガスの代わりにＡｒガスまたはＸｅガスを用いてもよい。Ｘｅガスを用いるのが好ましい。
【００６５】
［第３の実施の形態］
次に、本発明の第３の実施の形態として、表面に（１１０）面を有するシリコン基板上にシリコン窒化膜からなるゲート絶縁膜を形成したＰチャネルパワーＭＩＳ電界効果トランジスタについて述べる。
【００６６】
シリコン窒化膜をゲート絶縁膜に用いる電界効果トランジスタを形成する場合も、図１に示した、＜１１０＞方位のシリコン基板上に、最上面のシリコン原子がゲート絶縁膜との界面に平行に配列し、ゲート電極を、長手方向が紙面左右方向に一致するように配置し、紙面手前方向にソース領域を、紙面奥方向にドレイン領域を配置する構成が、最も高い移動度を与える。
【００６７】
この方向に配置した本実施の形態のＭＩＳ電界効果トランジスタの電流駆動能力は、シリコン窒化膜の誘電率がシリコン酸化膜に比べて高くなる分だけ第１の実施の形態よりも高くなる。シリコン窒化膜の誘電率はシリコン酸化膜の約２倍であった。本実施の形態のＰチャネルＭＩＳ電界効果トランジスタの電流駆動能力は、＜１００＞方位のシリコン基板上にシリコン酸化膜からなるゲート絶縁膜を形成したＰチャネルＭＩＳ電界効果トランジスタの約５倍となる。本実施の形態のＭＩＳ電界効果トランジスタの移動度が高くなるのは、第１の実施の形態と同様、ソース領域からドレイン領域に沿った電子および正孔の有効質量および格子散乱確率が減少することに起因する。
【００６８】
以上のように、本実施の形態では、ＰチャネルパワーＭＩＳ電界効果トランジスタの電流駆動能力を第２の実施の形態よりもさらに高めることができる。
本実施の形態の移動度を高める面方位として、第１の実施の形態と同様、実質的に（１１０）面あるいは（１１０）面と等価ないしは面方向角度が近い他の面方位、（５５１）面、（３３１）面、（２２１）面、（３２１）面、（５３１）面、（２３１〉面、（３５１）面、（３２０）面、（２３０）面などに本実施の形態の電界効果トランジスタを形成してもよい。
【００６９】
本実施の形態のＰチャネルＭＩＳ電界効果トランジスタのゲートシリコン窒化膜は、第１の実施の形態と同様に、図６に示したラジアルラインスロットアンテナを用いたマイクロ波励起プラズマ装置で実現される。本実施の形態のゲートシリコン窒化膜は以下のようにして形成される。
【００７０】
まず、真空容器（処理室）４０１内を真空にし、シャワープレート４０２からＫｒガス、ＮＨ３ ガスを導入して、処理室４０１内の圧力を１Ｔｏｒｒ程度に設定する。表面に（１１０）面を有するＮ型シリコンウェハ基板４０３（図５の２０１）を、加熱機構を持つ試料台４０４上に載置し、シリコンウェハ基板４０３の温度が４００℃程度になるように設定する。
【００７１】
続いて、同軸導波管４０５からラジアルラインスロットアンテナ４０６と誘電体板４０７を通して、処理室４０１内に２．４５ＧＨｚのマイクロ波を供給し、処理室４０１内に高密度のプラズマを生成する。シャワープレート４０２と基板４０３との間の間隔は６ｃｍ程度とする。本実施の形態では、ラジアルラインスロットアンテナを用いたプラズマ装置を用いて成膜した例を示しているが、他の方法を用いてマイクロ波を処理室内に導入してもよい。
【００７２】
Ｋｒガス、ＮＨ３ ガスが混合された高密度励起プラズマ中では、中間励起状態にあるＫｒ＊とＮＨ３ 分子が衝突して、ＮＨ＊が効率よく発生する。このラジカルにより、シリコン基板表面は窒化される。
【００７３】
マイクロ波励起プラズマを用いたシリコン表面窒化では、窒化膜の成長速度の面方位依存は殆どない。また、シリコン窒化膜とシリコンとの界面準位密度は、（１００）面、（１１０）面および他のあらゆる面方位とも低く良好である。
【００７４】
本実施の形態のゲートシリコン窒化膜形成においては、水素が存在することがひとつの重要な要件である。プラズマ中に水素が存在することにより、シリコン窒化膜中およびシリコン窒化膜とシリコンとの界面のダングリングボンドがＳｉ−ＨあるいはＮ−Ｈ結合を形成して終端され、その結果シリコン窒化膜および界面の電子トラップが無くなる。Ｓｉ−Ｈ結合、Ｎ−Ｈ結合が本実施の形態のシリコン窒化膜に存在することはそれぞれ赤外吸収スペクトル、Ｘ線光電子分光スペクトルを測定することで確認されている。水素が存在することで、ＣＶ特性のヒステリシスも無くなり、シリコンとシリコン窒化膜との膜界の面密度も３×１０１０ｃｍ−２と低く抑えられる。希ガス（Ａｒ、ＸｅまたはＫｒ）とＮ２／Ｈ２の混合ガスを使用してシリコン窒化膜を形成する場合には水素ガスの分圧を０．５％以上とすることで、膜中の電子や正孔のトラップが急激に減少する。
【００７５】
なお、本実施の形態においてマイクロ波励起プラズマで形成するゲートシリコン窒化膜は少なくともシリコンと接する部分に存在すればよく、そのゲートシリコン窒化膜の上に異種の材料、例えばシリコン酸化膜、アルミニウム酸化膜、タンタル酸化膜、ハフニウム酸化膜、ジルコニウム酸化膜などの絶縁膜を積層形成してもよい。特に、本実施の形態のように、ＰチャネルパワーＭＩＳ電界効果トランジスタを作成する場合、ゲートシリコン窒化膜の上に他の製造方法、例えばＣＶＤ法等により絶縁膜を形成して、所望の厚さのゲート絶縁膜を得るようにしてもよい。
【００７６】
また、本実施の形態のゲートシリコン窒化膜を実現するためには、図６に示した装置の他に、プラズマを用いた低温の窒化膜形成を可能とする別のプラズマプロセス用装置を使用しても構わない。例えば、マイクロ波によりプラズマを励起するためのＡｒ、ＸｅまたはＫｒガス（Ｘｅが好ましい）を放出する第１のガス放出手段と、ＮＨ３ ガス（またはＮ２／Ｈ２ガス）を放出する第２のガス放出手段とをもつ２段シャワープレート型プラズマプロセス装置でゲートシリコン窒化膜を形成することも可能である。
【００７７】
［第４の実施の形態］
次に、シリコン表面の粗さを低減させることにより、ＰチャネルパワーＭＩＳ電界効果トランジスタの特性を向上させる本発明の第４の実施の形態について説明する。
本発明者等の観察によれば、電界効果トランジスタを製造する場合、ＲＣＡ洗浄におけるアルカリ処理時、並びに純水リンス時等に、素子領域表面が不可避的に粗面化してしまうことが判明した。
【００７８】
一方、電界効果トランジスタにおけるキャリアの移動度は、トランジスタの電流駆動能力を示す指標の１つであり、Ｐチャネル電界効果トランジスタにおいてはホールがキャリアとなる。一般に、電界効果トランジスタの電流駆動能力を向上させるためには、素子領域の表面の粗さを少なくしてキャリアの移動度を上げる必要がある。
【００７９】
具体的に説明すると、通常のＲＣＡ洗浄を用いた場合、素子領域におけるシリコンの表面ラフネスは、中心線平均粗さＲａで表現すると、Ｒａ＝０．５〜１．５ｎｍ程度の荒れを生じ、その上に、ゲート絶縁膜が形成されることを本発明者等は確認した。ゲート絶縁膜の形成にはドライＯ２ を用いて形成されるシリコン酸化膜が一般的であるが、ドライＯ２ を用いる酸化の場合、（１１１）ファセット面から酸化種が進入し、優先的に酸化が進むと考えられ、その結果、シリコン表面とゲートシリコン酸化膜との界面の粗さは、更に大きくなることが観測された。
【００８０】
ＲＣＡ洗浄による微小な荒れを有するシリコンを用いて、電界効果トランジスタを作製した場合、当該電界効果トランジスタの電流駆動能力が低下するのみならず、実際にゲート電極に電圧を加えた場合、突起部に電界集中が生じ、絶縁破壊に至りやすくなる。特に、表面に実質的に（１１０）面を有するシリコンを用いた場合、アルカリ処理時における荒れは激しくなり、このシリコンを用いた場合における移動度の低下等を招く。
【００８１】
本実施の形態では、以上のようなシリコン表面の粗さを低減させることにより、ＰチャネルパワーＭＩＳ電界効果トランジスタの特性を向上させる。
まず、本実施の形態の原理について説明する。（１１０）シリコン表面におけるキャリアの移動度を、律速する要因（律速要因）について説明すると、移動度の律速要因として、通常、▲１▼不純物散乱μｃｏ、▲２▼ホノン散乱μｐｈ、▲３▼表面ラフネス散乱μｓｒの３つの要因が挙げられる。さらに、観測される移動度μは、３つの要因の足し合わせとなっており、マターソン（Ｍａｔｔｅｒｓｏｎ ）の法則で与えられ、下記の式１によってあらわされることが知られている。
【００８２】
【数２】
【００８３】
上記した３つの律速要因の中で、（１１０）面におけるキャリアが、シリコン表面のラフネス（すなわち、表面ラフネス散乱μｓｒ）に大きく影響を受けることが判明した。実際に、極低温にて移動度と実効電界との関係を調べると、不純物散乱μｃｏおよびホノン散乱μｐｈを実質的に無視することができ、表面ラフネス散乱μｓｒによる影響だけを抽出することができる。そこで、７７Ｋにて移動度と実効電界との関係を調べた結果、（１１０）面は、（１００）面よりも、界面ラフネスが移動度に与える影響が大きいことが分かった。
【００８４】
さらに、図１０を参照すると、中心線平均組さＲａと界面ラフネススペクトルとの関係を、シミュレーションにより調べた結果が示されている。従来手法を用いて実際に実現可能な中心線平均粗さＲａが約０．４ｎｍであることを考慮すると、図１０に示した中心線平均組さＲａと界面ラフネススペクトルとの関係は、従来手法による限界より小さいＲａ領域における関係であることが分かる。ここで、界面ラフネススペクトルとは、物理的に測定などで求められるラフネスではなく、実際にキャリアが感じているラフネスであり、以下の式３のように定義する。
【００８５】
【数３】
【００８６】
ここで、Δは界面ラフネスの中心線平均粗さＲａ、Λは界面ラフネスの平均周期であり、さらにｑはキャリアの界面への入射波数ベクトルｋと反射波数ベクトルｋ’との差（すなわち、ｑ＝ｋ−ｋ’）である。
【００８７】
図１０に示すように、（１００）面では、中心線平均粗さＲａの変化に対して、界面ラフネススペクトルの変化は無視できるほど小さい。それに対して、（１１０）面の場合、中心線平均粗さＲａの低下に従い、界面ラフネススペクトルは低下し、キャリアの移動度が上昇することが分かる。さらに、図１０からも明らかなとおり、中心線平均粗さＲａを０．０７ｎｍ以下にすることで、（１００）シリコンにおける電子移動度と同等レベルまで、（１１０）シリコンにおける移動度が向上することがシミュレーションにより推測できる。
【００８８】
そこで、本実施の形態の趣旨は、（１１０）シリコン表面の中心線平均粗さＲａを従来の限界である０．０４ｎｍ以下、特に、０．１５ｎｍ以下、好ましくは、０．０７ｎｍ以下まで平坦化できる手法および平坦化されたシリコンを用いてＰチャネルパワーＭＩＳ電界効果トランジスタを得ることにある。
【００８９】
図１１を参照して、本発明の第４の実施の形態となるＰチャネルパワーＭＩＳ電界効果トランジスタの製造方法を説明する。
まず、図１１（ａ）に示すように、表面に（１１０）面を有するＮ型シリコンウェハ基板３０１を用意し、その表面に、例えばＳＴＩ法により素子分離を行い、ソースドレインおよびチャネル領域を含む素子領域３０２を形成する。
【００９０】
次に、素子領域３０２に対してＲＣＡ洗浄を施す（図１１（ｂ））。本実施の形態のように、微細な粗さ（ラフネス）が問題となるようなラフネス領域では、ＲＣＡ洗浄の１工程であるＳＣ１洗浄時におけるラフネスの増加をも考慮しておく必要があることが分かった。実際、ＲＣＡ洗浄の１工程であるＳＣ１洗浄時に、ＯＨ濃度によってシリコン表面がエッチングされ、当該エッチングによりラフネスが増加することが確認された。
【００９１】
このことを考慮して、本実施の形態では、ＯＨ濃度が低いＳＣ１洗浄処理を施す。典型的な従来のＳＣ１処理では、ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：５の薬液が使用される。しかしながら、本実施の形態では、ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝０．０５：１：５と、従来のＳＣ１処理に比較してＯＨ濃度を下げている。
【００９２】
なお、シリコン結晶中において、ＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ ）等の欠陥密度が高い場合、ＳＣ１処理時に表面ラフネスの増加が加速することも観測された。さらに、欠陥が原因で、ＳＣ１処理後にマイクロピットが表面に形成され、酸化膜耐圧の劣化も誘発することが判明した。特に、ＣＺウェハを用いた場合、ＣＯＰ密度が高いことが知られている。
【００９３】
したがって、ＳＣ１洗浄時における表面ラフネスの増加を抑制するには、好ましくは、シリコン表面に水素アニール処理、またはアルゴンアニール処理等を施し、残留酸素のレベルを、５×１０１６／ｃｍ３ 程度まで低下させたシリコンを用いるか、さらにはＳｉエピタキシャル成長を表面に施したシリコンウェハを用いるのが良い。本実施の形態では、Ｓｉエピタキシャル成長を表面に施したシリコンウェハを用いた。
【００９４】
このように、前記低ＯＨ濃度のＳＣ１工程を用いた場合、シリコン表面は、０．１５ｎｍ程度の中心線平均粗さＲａを有していた。この程度の表面粗さを有するシリコンを用いてＰチャネルトランジスタを作製した場合、従来のＰチャネルトランジスタに比較して改善された移動度を有するトランジスタを得ることができる。しかしながら、図１０からも明らかなとおり、（１１０）シリコンを使用した場合、この程度の中心線平均粗さＲａでは、（１００）シリコンを使用した場合と同等の移動度は達成できない。
【００９５】
そこで、本実施の形態では、表面粗さを更に平坦化するために、図１１（ｃ）に示すように、素子領域３０２のシリコン表面の平坦化処理として、ラジカル酸素を含む雰囲気中において、素子領域３０２の表面を酸化し、犠牲酸化膜３０３を形成する。このラジカル酸素雰囲気で犠牲酸化膜３０３を形成することによって、この犠牲酸化膜３０３の表面は犠牲酸化膜３０３の形成前に比較して平坦化されることが確認された。
【００９６】
ここで、図１１（ｃ）で使用したラジカル酸化について具体的に説明する。本実施の形態のラジカル酸化処理は、図６に示したマイクロ波励起プラズマ装置を用いる。図６において、真空容器（処理室）４０１は、まず真空状態にされ、続いて、シャワープレート４０２からＫｒガス、Ｏ２ ガスを導入し、処理室４０１内の圧力を１Ｔｏｒｒ程度に設定する。表面に（１１０）面を有するシリコンウェハ基板４０３（図１１の３０１）を加熱機構を持つ試料台４０４上に載置し、シリコンウェハ基板４０３の温度が４００℃程度になるように設定する。この温度設定は、２００〜５５０℃の範囲内で以下に述べる結果はほとんど同様のものとなる。
【００９７】
続いて、同軸導波管４０５からラジアルラインスロットアンテナ４０６と誘電体板４０７を通して、処理室４０１内に２．４５ＧＨｚのマイクロ波を供給し、処理室４０１内に高密度のプラズマを生成する。供給するマイクロ波の周波数は、９００ＭＨｚ以上１０ＧＨｚ以下の範囲にあれば以下に述べる結果はほとんど同様のものとなる。シャワープレート４０２と基板４０３との間の間隔は、本実施の形態では６ｃｍに設定してある。この間隔は狭いほうがより高速な成膜が可能となる。本実施の形態では、ラジアルラインスロットアンテナを用いたプラズマ装置を用いて酸化した例を示しているが、他の方法を用いてマイクロ波を処理室内に導入してもよい。
【００９８】
ラジカル酸素を含む雰囲気中でシリコン表面を酸化する場合、シリコン表面の突起部分への酸化種の付着確率が高い効果と、さらには、ラジカルが突起部に当ると、突起部が負に帯電し、Ｏ＋やＯ２＋ 等の酸素イオンを引き寄せ易くなる効果が相乗し、突起部分が優先的に酸化され、結果として、シリコン表面には、平坦化されたシリコン酸化膜が形成されるものと推測される。
【００９９】
図１２には、ドライ酸化をシリコン表面に施した場合と、ラジカル酸素を含む雰囲気中で酸化を施した場合で、酸化前後における表面平坦変化の様子が示されている。ここで、イニシャルは、前記低ＯＨ濃度のＳＣ１工程を行った後の中心線平均粗さＲａを示しており、図１２からも明らかなとおり、中心線平均粗さＲａは０．１４〜０．１６ｎｍの範囲にある。
【０１００】
このようなシリコン表面に、ドライ酸化により、シリコン酸化膜を形成した場合、中心線平均粗さＲａは０．１７〜０．１９ｎｍの範囲に変化している。一方、本実施の形態のように、ラジカル酸化によりシリコン酸化膜を形成した場合、その表面の中心線平均粗さＲａは０．０７ｎｍよりも小さくなっている。このように、ドライ酸化の場合は、酸化によりラフネスが増加しているのに対し、ラジカル酸化を施すことにより、平坦性が向上していることが分かる。
【０１０１】
図１２に示した酸化後のラフネスは、酸化膜をＨＦとＨＣｌの混合液（体積比率、ＨＦ：ＨＣｌ＝１．１９）に１分間浸して剥離した後のものである。なお、酸化膜のエッチングにＨＦとＨＣｌの混合液を用いたのは、なるべく低ＯＨイオン濃度の薬液を用いることにより、酸化膜剥離時におけるシリコン表面のエッチングを抑制して、シリコンとゲート絶縁膜界面の状況を正確に把握するためである。
【０１０２】
酸化後のラフネスを測定する前に、（１１０）面シリコンを、ＨＦとＨＣｌの混合液に１０分以上浸漬した後、浸漬前後での中心線平均粗さＲａの変化を調べた。この結果、浸漬前後において、（１１０）面シリコンに中心線平均粗さＲａの変化が認められず、シリコンのエッチングは生じていないことが確認できた。このことにより、本評価手法の妥当性が確認できた。以降、絶縁膜下のシリコン表面のラフネス値は、前記ＨＦとＨＣｌの混合液に１分間浸して絶縁膜を剥離した後に評価した値とする。
【０１０３】
前述したように、ラジカル酸化を施した場合、シリコン表面の平坦性を向上させることができる。本ラジカル酸化処理を用いたシリコン表面の平坦化は、シリコン面方位や適応される半導体素子に限定されること無く、他の半導体素子にも応用が可能な技術である。
【０１０４】
前述した犠牲酸化膜３０３の形成後、図１１（ｄ）に示すように、この犠牲酸化膜３０３を剥離する。本実施の形態では、ＨＦ：ＨＣｌ＝１：１９の体積比で混合したｐＨが１以下の薬液を使用して、犠牲酸化膜３０３を剥離した。
【０１０５】
次に、図１１（ｅ）に示すように、ラジカル酸素を含む雰囲気中で素子領域のシリコン表面を酸化し、厚さ５ｎｍのシリコン酸化膜からなるゲート絶縁膜３０４を形成する。この状態で、ゲート絶縁膜３０４を、ＨＦ：ＨＣｌ＝１：１９の体積比で混合したｐＨが１以下の薬液に１分間浸漬して試験的に剥離し、シリコン表面とゲート絶縁膜の界面ラフネスを評価したところ、中心線平均粗さＲａが０．０６ｎｍであった。
【０１０６】
続いて、ゲート絶縁膜３０４を形成したシリコンウェハ基板３０１の全面に、しきい値電圧を制御するため、ボロンをイオン注入する（図１１（ｆ）））。ボロンのイオン注入後、素子領域３０２のゲート絶縁膜３０４上に多結晶シリコン電極（ゲート電極）３０５を形成する（図１１（ｇ））。
【０１０７】
ゲート電極３０５の形成後、ボロンを低濃度でイオン注入してＰ−ソース領域およびＰ−ドレイン領域３０６を形成し（図１１（ｈ））、ゲート電極３０５の側壁に側壁絶縁膜３０７を形成する（図１１（ｉ））。その後、Ｐ型不純物を高濃度にイオン注入してＰ＋ソース領域およびＰ＋ドレイン領域３０８を形成する（図１１（ｊ））。最後に、Ｐ＋ソース領域およびＰ＋ドレイン領域３０８上の絶縁膜３０４に開口部を形成して、アルミニウム等によりソース電極およびドレイン電極（不図示）を形成して、ＰチャネルパワーＭＩＳ電界効果トランジスタの作製が終了する。
【０１０８】
次に、図１１（ｂ）に示したＲＣＡ洗浄後における中心線平均粗さＲａと移動度との関係を検討した。ここでは、ＲＣＡ洗浄後のＳＣ１洗浄時のアンモニア濃度を変化させることにより、シリコン表面の中心線平均粗さＲａを、０．０５〜０．１８ｎｍと変化させ、その際における移動度のラフネス散乱成分の変化を調べた。
【０１０９】
結果を図１３に示す。図１３により、中心線平均粗さＲａが低下するに従い、移動度は向上することが分かる。前記した低ＯＨ濃度のＳＣ１工程を用いた場合、中心線平均粗さＲａは０．１５ｎｍ程度であり、これが洗浄によって達成できる平坦限界と言える。これに対して、本実施の形態のように、ラジカル酸化により犠牲酸化膜３０３を形成し、それを剥離する工程を入れることで、中心線平均粗さＲａを０．０５ｎｍまで平坦化が達成できた。
【０１１０】
図１３に示した（１１０）シリコンの中心線平均粗さＲａと移動度との関係からも明らかなように、中心線平均粗さＲａを０．１５ｎｍ以下とすることで、電子移動度の向上現象を確認できた。また、中心線平均粗さＲａを０．０９ｎｍ以下にすると、急激に移動度が増加することが分かった。０．０９ｎｍは急激な移動度上昇が起こり始める変曲点と言える。さらに、中心線平均粗さＲａを０．０７ｎｍまで平坦化することで、（１００）表面で得られるキャリア電子移動度と同等の移動度が得られ、移動度は０．０５ｎｍ以下まで改善されることが予測できる。
【０１１１】
以上は、洗浄後、前記ラジカル犠牲酸化を行うことにより、非常に平坦な面を得ることができたことで、初めて得ることができた知見である。
図１３からも明らかな通り、本実施の形態では、中心線平均粗さＲａ＝０．０５ｎｍを達成できており、従来のＲＣＡ洗浄を用いて形成したＰチャネルＭＩＳトランジスタに比べて、移動度を３倍向上させることが実現できた。
【０１１２】
こうして、本実施の形態では、ＮチャネルパワーＭＩＳ電界効果トランジスタと同等サイズ、同等コストで同等の電流駆動能力を得ることができる。
さらに、従来のＲＣＡ洗浄を用いて形成したＭＩＳトランジスタに比べて、シリコン表面とゲート絶縁膜との界面が平坦であることから、ゲート絶縁膜３０４の信頼性を向上させることができる。
【０１１３】
なお、本実施の形態では、ゲート絶縁膜３０４をマイクロ波励起プラズマを用いて形成しているが、他の製造方法、例えばＣＶＤ法等により形成してもよい。ゲート絶縁膜３０４を構成するシリコン酸化膜は、少なくともシリコンと接する部分に存在すればよく、その上層に異種の材料、例えばアルカリ土類金属や希土類金属もしくは遷移金属を用いた酸化物、窒化物、酸窒化物、シリケートなどの絶縁膜を１層以上積層形成してもよい。例えば、ゲート、ソース間耐電圧が６０Ｖの場合は、マイクロ波励起プラズマで形成可能なゲート絶縁膜の厚さは数十ｎｍ程度なので、このゲート絶縁膜の上に他の製造方法、例えばＣＶＤ法等により絶縁膜を形成して、所望の厚さのゲート絶縁膜３０４を得るようにしてもよい。
【０１１４】
また、本実施の形態において形成するシリコン酸化膜の代わりに、アルカリ土類金属や希土類金属もしくは遷移金属を用いた酸化物、窒化物、酸窒化物、シリケート等からなるゲート絶縁膜を形成してもよい。さらには、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜のいずれか１つ以上を含むゲート絶縁膜を形成してもよい。
【０１１５】
本実施の形態においてゲート絶縁膜として使用できる高誘電膜を構成する材料を例示すると、Ｈｆ，Ｚｒ，Ｔａ，Ｔｉ，Ｌａ，Ｃｏ，ＹおよびＡｌの１つ又は何れかの元素を組み合わせた金属シリケイト、Ｓｉ，Ｈｆ，Ｚｒ，Ｔａ，Ｔｉ，Ｙ，Ｎｂ，Ｎａ，Ｃｏ，Ａｌ，Ｚｎ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌａ，Ｃｅ，Ｐｒ，Ｓｍ，Ｅｕ，Ｇｄ，Ｄｙ，Ｅｒ，ＳｒおよびＢａから選ばれる１つ又は何れかの元素を組み合わせた金属酸化物、Ｓｉ，Ｈｆ，Ｚｒ，Ｔａ，Ｔｉ，Ｙ，Ｎｂ，Ｎａ，Ｃｏ，Ａｌ，Ｚｎ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌａ，Ｃｅ，Ｐｒ，Ｓｍ，Ｅｕ，Ｇｄ，Ｄｙ，Ｅｒ，ＳｒおよびＢａから選ばれる１つ又は何れかの元素を組み合わせた金属窒化物、あるいは、Ｓｉ，Ｈｆ，Ｚｒ，Ｔａ，Ｔｉ，Ｙ，Ｎｂ，Ｎａ，Ｃｏ，Ａｌ，Ｚｎ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌａ，Ｃｅ，Ｐｒ，Ｓｍ，Ｅｕ，Ｇｄ，Ｄｙ，Ｅｒ，ＳｒおよびＢａから１つ又は何れかの元素を組み合わせた金属酸窒化物が含まれる。
【０１１６】
［第５の実施の形態］
次に、図１４を参照して、本発明の第５の実施の形態となるＰチャネルパワーＭＩＳ電界効果トランジスタの製造方法を説明する。第４の実施の形態では、表面にＳｉエピタキシャル成長処理を施した（１１０）シリコン面を用いたが、本実施の形態では、表面にＳｉエピタキシャル成長処理を施した（１１０）シリコン面を、＜１００＞方向ヘ８°オフさせたシリコン面を用い、さらにゲートシリコン酸窒化膜を用いた場合について述べる。なお、前述の８°オフさせた面は、（５５１）シリコン面と言い換えることができる。
【０１１７】
まず、図１４（ａ）に示すように、表面に（５５１）面を有するＮ型シリコンウェハ基板４０１を用意し、その表面に、例えばＳＴＩ法により素子分離を行い、ソースドレインおよびチャネル領域を含む素子領域４０２を形成する。
【０１１８】
次に、素子領域４０２に対してＲＣＡ洗浄を施す（図１４（ｂ））。ここでは、第４の実施の形態と同様に、ＳＣ１洗浄時におけるラフネス増加を抑制するために、ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝０．０５：１：５と、従来のＳＣ１処理に比較してＯＨ濃度を下げた薬液を使用した。
【０１１９】
その後、図１４（ｃ）および図１４（ｄ）のように、素子領域４０２のシリコン表面の平坦化処理として、３００℃〜５００℃のラジカル酸素を含む雰囲気中で、素子領域４０２の表面に犠牲酸化膜４０３を形成し、さらに犠牲酸化膜４０３を剥離する。本実施の形態では、ＨＦ：ＨＣｌ＝１：１９の体積比で混合したｐＨが１以下の薬液を使用して、犠牲酸化膜４０３を剥離した。
【０１２０】
犠牲酸化膜４０３を剥離した時点での表面状況を観察すると、図１５に示すように、（１１０）面が表面に現れたテラスと、＜−１１０＞方向に沿ったステップにより、自己整合的に、階段状の形状が現れる。ステップの高さは０．１７〜０．３５ｎｍ程度、中心線平均粗さＲａで０．０４ｎｍ程度が好ましい。
【０１２１】
次に、図１４（ｅ）に示すように、ラジカル酸素を含む雰囲気で素子領域４０２のシリコン表面を酸化し、シリコン酸窒化膜からなるゲート絶縁膜４０４を形成する。この状態で、ゲート絶縁膜４０４を、ＨＦ：ＨＣｌ＝１：１９の体積比で混合したｐＨが１以下の薬液に１分間浸漬して試験的に剥離し、シリコン表面とゲート絶縁膜の界面ラフネスを評価したところ、中心線平均粗さＲａが０．０５ｎｍであった。なお、比較のために、ラジカル犠牲酸化処理を行わなかったシリコン表面の中心線平均粗さＲａを調べたところ、０．１５ｎｍであった。
【０１２２】
本実施の形態の電界効果トランジスタのゲートシリコン酸窒化膜は、第４の実施の形態と同様に、ラジアルラインスロットアンテナを用いたマイクロ波励起プラズマ処置（図６）を使用することによって形成できる。具体的には、シリコン酸窒化膜は次のようにして形成される。
【０１２３】
まず、真空容器（処理室）４０１内を真空にし、シャワープレート４０２からＫｒガス、Ｏ２ ガス、ＮＨ３ ガスを導入して、処理室４０１内の圧力を１Ｔｏｒｒ程度に設定する。表面に（１１０）面を有するシリコンウェハ基板４０３（図１４の４０１）を加熱機構を持つ試料台４０４上に載置し、シリコンウェハ基板４０３の温度が４００℃程度になるように設定する。この温度設定は、２００〜５５０℃の範囲内で以下に述べる結果はほとんど同様のものとなる。
【０１２４】
続いて、同軸導波管４０５からラジアルラインスロットアンテナ４０６と誘電体板４０７を通して、処理室４０１内に５．４５ＧＨｚのマイクロ波を供給し、処理室４０１内に高密度のプラズマを生成する。シャワープレート４０２と基板４０３との間の間隔は６ｃｍ程度とする。本実施の形態では、ラジアルラインスロットアンテナを用いたプラズマ装置を用いて酸窒化した例を示しているが、他の方法を用いてマイクロ波を処理室内に導入してもよい。
【０１２５】
本実施の形態のゲートシリコン酸窒化膜形成においては、第２の実施の形態と同様に、水素が存在することがひとつの重要な要件である。水素が存在することで、ＣＶ特性のヒステリシスも無くなり、シリコンとシリコン酸窒化膜との膜界の面密度も３×１０１０ｃｍ−２と低く抑えられる。希ガス（ＡｒまたはＫｒ）とＯ２ 、Ｎ２、Ｈ２の混合ガスを使用してシリコン酸窒化膜を形成する場合には水素ガスの分圧を０．５％以上とすることで、膜中の電子や正孔のトラップが急激に減少する。
【０１２６】
次に、ゲート絶縁膜４０４の形成後、シリコンウェハ基板４０１の全面に、しきい値電圧を制御するため、ボロンをイオン注入し（図１４（ｆ）））、素子領域４０２のゲート絶縁膜４０４上に多結晶シリコン電極（ゲート電極）４０５を形成する（図１４（ｇ））。
【０１２７】
ゲート電極４０５の形成後、ボロンを低濃度でイオン注入してＰ−ソース領域およびＰ−ドレイン領域４０６を形成し（図１４（ｈ））、ゲート電極４０５の側壁に側壁絶縁膜４０７を形成する（図１４（ｉ））。その後、Ｐ型不純物を高濃度にイオン注入してＰ＋ソース領域およびＰ＋ドレイン領域４０８を形成する（図１４（ｊ））。最後に、Ｐ＋ソース領域およびＰ＋ドレイン領域４０８上の絶縁膜４０４に開口部を形成して、アルミニウム等によりソース電極およびドレイン電極（不図示）を形成して、ＰチャネルパワーＭＩＳ電界効果トランジスタの作製が終了する。
【０１２８】
本実施の形態では、従来のＲＣＡ洗浄を用いて形成したＰチャネルＭＩＳトランジスタに比べて、移動度を３倍向上させることが実現できた。
さらに、従来のＲＣＡ洗浄を用いて形成したＭＩＳトランジスタに比べて、シリコン表面とゲート絶縁膜との界面が平坦であることから、ゲート絶縁膜４０４の信頼性を向上させることができる。
【０１２９】
なお、本実施の形態において、マイクロ波励起プラズマ処理室内に導入するガスを、例えば、Ｋｒガス、ＮＨ３ ガスとすれば、ゲートシリコン窒化膜を形成することも可能となる。
【０１３０】
また、ゲート絶縁膜４０４を構成するシリコン酸窒化膜またはシリコン窒化膜は、少なくともシリコンと接する部分に存在すればよく、その上層に異種の材料、例えばアルカリ土類金属や希土類金属もしくは遷移金属を用いた酸化物、窒化物、酸窒化物、シリケートなどの絶縁膜を１層以上積層形成してもよい。本実施の形態では、ゲート、ソース間耐電圧が２０ＶのＰチャネルパワーＭＩＳ電界効果トランジスタを作成する場合（定格１２Ｖのバッテリで駆動される車両用電製品に使用されるパワートランジスタを作成する場合）なので、ゲート絶縁膜の厚さは４０ｎｍであり、窒化または酸窒化で形成可能であるが、ゲート、ソース間耐電圧が例えば６０Ｖの場合は、マイクロ波励起プラズマで形成可能なゲート絶縁膜の厚さは数十ｎｍ程度なので、このゲート絶縁膜の上に他の製造方法、例えばＣＶＤ法等により絶縁膜を形成して、所望の厚さのゲート絶縁膜４０４を得るようにしてもよい。
【０１３１】
また、本実施の形態において形成するシリコン酸窒化膜の代わりに、アルカリ土類金属や希土類金属もしくは遷移金属を用いた酸化物、窒化物、酸窒化物、シリケート等からなるゲート絶縁膜を形成してもよい。
【０１３２】
以上の第４の実施の形態および第５の実施の形態では、シリコン表面をラジカル犠牲酸化処理によって平坦化した場合の実施の形態を示したが、ラジカル犠牲酸化処理以外の手法を用いても、平坦性を維持または向上させ、ＰチャネルパワーＭＩＳ電界効果トランジスタの性能を向上させることができる。
【０１３３】
［第６の実施の形態］
まず、湿式酸化を用いた平坦性向上の実施の形態を第６の実施の形態として説明する。比較的大きいラフネスを有する表面を備えた（１１０）シリコンを用意し、１０００℃、Ｈ２ ＝１ｓｌｍ、Ｏ２ ＝１ｓｌｍの条件で、当該シリコン表面を湿式酸化して、厚さ３０００オングストロームのシリコン酸化膜を形成する（第１工程）。
【０１３４】
次に、ＨＦを含むＨ２Ｏ 薬液により、シリコン酸化膜を残膜厚０〜２５００オングストロームとなるまでエッチバックし（第２工程）、その後、第１工程と第２工程を、２回繰り返し、最後にＨＦ：ＨＣｌ＝１：１９の体積比で混合したｐＨが１以下の薬液を用いてシリコン酸化膜を完全に剥離した。
【０１３５】
その結果を図１６に示す。図１６の横軸は、第２工程におけるシリコン酸化膜の残膜量（厚さ）を示し、縦軸は中心線平均粗さＲａを示している。リファレンスとして、一度に９０００オングストロームのシリコン酸化膜を形成し、ＨＦ：ＨＣｌ＝１：１９の体積比で混合したｐＨが１以下の薬液を用いてシリコン酸化膜を剥離したものを示す。
【０１３６】
図１６によれば、第２工程におけるエッチバック時のシリコン酸化膜の残膜厚を小さくするに従い、中心線平均粗さＲａは低減することが分かり、残膜厚１０００オングストロームで中心線平均粗さＲａがほぼ飽和している。残膜厚０、つまりシリコン酸化膜を全て剥離し切ってしまうと、平坦化の効果が失われることが分かる。
【０１３７】
これは、薬液処理によりシリコン面が露出すると、薬液自身によるシリコン表面のアタックやメタル汚染付着などの平坦化を阻害する要因が増加することに起因するものと推測される。また、第２工程における残膜量を適切な値、例えば、残膜厚１００オングストロームなどにすれば、一度に９０００オングストロームのシリコン酸化膜を形成し剥離するよりも、第１工程と第２工程を繰り返した処理を行った方が、平坦化効果が高いことが確認できた。
【０１３８】
酸化とエッチバックによる平坦化効果のメカニズムは不明であるが、エッチバックにより残膜を薄くすると、シリコンとシリコン酸化膜の界面付近に、湿式酸化時の酸化種が均一に届きやすくなることも一因と推測される。
【０１３９】
さらに、第１工程と第２工程の繰り返し回数と平坦性との関係を調べ、その結果を図１７に示す。図１７の横軸は、繰り返し回数、縦軸は中心線平均粗さＲａである。図１７からも明らかなとおり、繰り返し回数が３回を超えると、中心線平均粗さＲａにほぼ飽和の傾向が見られ、第１工程と第２工程の繰り返し回数に適正値があることが確認できた。
【０１４０】
以上のように、湿式ガスを用いた酸化を行い（第１工程）、酸化膜を剥離すること無く１０オングストローム以上１０００オングストローム以下までエッチバックを行い（第２工程）、その後、第１工程と第２工程を所望数繰り返し、最後にＨＦを含む水溶液により酸化膜を剥離することによっても、シリコン表面をイニシャルウェハに比較して平坦化することができる。
【０１４１】
［第７の実施の形態］
次に、薬液処理を用いて平坦性維持および改善する手法を本発明の第７の実施の形態として説明する。シリコン表面の洗浄にはＲＣＡ洗浄が多用されていることは前述したとおりであるが、ＲＣＡ洗浄工程のＳＣ１洗浄（８０℃程度に昇温させたアンモニアと過酸化水素水と純水液中にシリコンを浸漬しての洗浄）中に、Ｓｉ−Ｓｉ結合の弱い部分がＯＨイオンによりアタックされ、Ｓｉ表面が荒れることが知られている。ＳＣ１処理では、過酸化水素水によるシリコン表面の酸化と、ＯＨイオンによるＳｉ−Ｏエッチング、さらにはＳｉ−Ｓｉエッチングによるエッチバックを同時に進行させる。そのことにより、パーティクル除去や有機物汚染除去の効果が高いという特徴を有するものの、Ｓｉ表面を荒らすという副作用が存在する。シリコン表面をなるべく荒らさないためには、アルカリ洗浄を無くした洗浄処理方法が求められる。アルカリ洗浄処理を無くし、ＲＣＡと同等レベル以上のパーティクル除去、有機汚染除去、メタル汚染除去能力を有する洗浄方法として、特開平１１−０５７６３６号公報に、５つの工程を用いた洗浄処理方法が開示されている。
【０１４２】
特開平１１−０５７６３６号公報に開示された洗浄方法は、オゾンを含有する純水による洗浄を行う第１工程、５００ｋＨｚ以上の周波数の振動を与えながら、ＨＦとＨ２Ｏ と界面活性剤とを含有する洗浄液による洗浄を行う第２工程、オゾンを含有する純水による洗浄を行う第３工程、シリコン酸化膜を除去するためのＨＦとＨ２Ｏ を含有する洗浄液による洗浄を行う第４工程、純水による洗浄を行う第５工程からなることを特徴としている。
【０１４３】
特開平１１−０５７６３６号公報に開示された洗浄方法は、前述のようにアルカリ処理が入っていないことから、Ｓｉ表面の平坦性を損なうことなく洗浄を行うことができるものと推測され、当該公報には、洗浄前又は洗浄後の表面が中心線平均粗さＲａで０．１１ｎｍに保たれている例が示されている。しかしながら、当該公報には、ＲＣＡ洗浄を施した場合、表面ラフネス（Ｒａ）が荒れると言う事実について指摘していない。さらに、当該公報は、表面に（１００）面を有するシリコンに限って行った実験結果である。表面に（１１０）面を有するシリコンの場合、イニシャルウェハが０．１５ｎｍ以下のものは得られないし、同方法を用いても０．１５ｎｍ以下の中心線平均粗さＲａは得られない。
【０１４４】
本発明者等は、特開平１１−０５７６３６号公報に開示された第１工程〜第５工程のうち、第２工程および第４工程に用いるＨ２Ｏ を脱気させ、溶存酸素量を下げる処理を施すことによって、表面の平坦性を維持できることを見いだした。つまり、本実施の形態の第２工程では、第１工程において形成されたシリコン酸化膜を除去し、パーティクルの除去を行っている。同じく、第４工程においては、第３工程において形成されたシリコン酸化膜を除去し、メタル汚染の除去を行っている。
【０１４５】
第２工程および第４工程において、薬液中に溶存酸素が存在すると、ＨＦにより除去されたシリコン表面において、Ｓｉ−Ｓｉ結合の弱い部分が選択的に再酸化され、さらにＨＦにより除去されることが同時に進行し、結果、表面ラフネスが増大してしまう。そこで、本実施の形態では、第２工程および第４の工程における溶存酸素量を従来のｐｐｍオーダーから１００ｐｐｂ以下（好ましくは、１０ｐｐｂ以下）まで下げ、薬液処理を行った結果、表面ラフネス（Ｒａ）を維持できることを見いだした。
【０１４６】
より具体的に説明すると、表面に（１１０）面を有するシリコンに対しオゾン５ｐｐｍを含む純水による洗浄を５分行い（第１工程）、９５０ｋＨｚの周波数の振動を与えながら、脱気した０．５％ＨＦ水と脱気したＨ２Ｏ と５０ｐｐｍの界面活性剤とを含有する洗浄液による洗浄を５分行った（第２工程）。次に、オゾンを５ｐｐｍ含有する純水による洗浄を５分行い（第３工程）、酸化膜を除去するための脱気した０．５％ＨＦと脱気したＨ２Ｏ とを含有する洗浄液による洗浄を１分行い（第４工程）、脱気したＨ２Ｏ にＨを０．１〜５０ｐｐｍ添加した超純水による洗浄を１０分行った（第５工程）。
【０１４７】
また、洗浄は、シリコンを洗浄液に浸漬することで行った。洗浄が終了したシリコン表面のラフネスを、従来のＲＣＡと比較した結果を図１８に示す。図１８からも明らかなとおり、洗浄前に中心線平均粗さＲａが０．０８ｎｍのシリコン表面に、従来技術のＲＣＡ洗浄を施すと、０．１３ｎｍまで粗くなるが、本実施の形態では、０．１０ｎｍと荒れが緩和していることが分かる。
【０１４８】
なお、本実施の形態のように、シリコン酸化膜を剥離する際に、ＨＦと１００ｐｐｂ以下の溶存酸素濃度を有するＨ２Ｏ とを含有する洗浄液を用いることで、シリコン表面の荒れを緩和することができる技術は、シリコン窒化膜、シリコン酸窒化膜のいずれか１つを剥離処理を行う際にも利用できる。
【０１４９】
また、第２工程および第４工程に用いるＨ２Ｏ を脱気させ、その後、水素を０．１〜５０ｐｐｍ添加することで、溶存酸素量を下げる効果に加え、ＯＨイオン濃度を下げることを試み、ＲＣＡと比較した結果も図１８に示す。この結果、中心線平均粗さＲａは、イニシャルウェハの０．０８ｎｍと比較し、０．０１ｎｍ程度、荒れるものの、その程度は低減できていることが分かる。特に、第２工程においては、特開平１１−０５７６３６号公報に開示された洗浄方法の場合、５００ｋＨｚ以上の周波数の振動を与えながら処理すると、Ｈ２Ｏ がＨとＯＨに解離し、ＯＨ濃度が上昇すると言う問題があった。
【０１５０】
本実施の形態では、ＨＦと、脱気することで溶存酸素を１００ｐｐｂ以下とした後にＨを５０ｐｐｍ添加したＨ２Ｏ と、５０ｐｐｍの界面活性剤とを含有する洗浄液による洗浄を行うことにより、中心線平均粗さＲａを実質的に維持できる。このことは、ＯＨの発生を抑制した超音波洗浄が第２工程で行われていることを意味している。なお、溶存酸素は１０ｐｐｂ以下が好ましい。
【０１５１】
さらに、第２工程および第４工程に用いるＨ２Ｏ を脱気させ、その後、水素を０．１〜５０ｐｐｍ添加した薬液を使用することに加え、５つの工程を処理するにあたり、洗浄開始から終了まで、洗浄薬液とシリコン表面共に空気に晒すことの無い装置内で処理することで、空気中から薬液へ酸素が溶け込むことを防止した。従来のＲＣＡと比較した結果をも図１８に示す。図１８からも明らかなとおり、イニシャルウェハの０．０８ｎｍと比較して荒れは生じず、表面ラフネス（Ｒａ）を維持できることが分かる。
【０１５２】
前述した半導体の処理或いは洗浄は、ｐＨが７以下の非アルカリ性の液体のみで行ってもよい。この場合、超音波洗浄をＯＨの発生を抑制しつつ行ってもよいし、ＯＨ発生の抑制はＨ２ を添加することによって行ってもよい。
【０１５３】
［第８の実施の形態］
本発明をトレンチ構造縦形ＰチャンネルパワーＭＯＳトランジスタに適用した実施の形態について図１９を用いて説明する。図１９（ａ）は本実施の形態における縦形ＰチャンネルＭＯＳＦＥＴ用基板であり、第１の導電形を示す高濃度ドレイン層５０３、これと不純物濃度の異なるが導電形は同一のドレイン層５０４および第１の導電形とは反対の導電形である第２の導電形を有し、ＰチャンネルＭＯＳＦＥＴのチャンネルが形成されるボディ層５０５を、（１１０）面を有するシリコン基板（図示せず）上に形成して構成される。各層の導電形、不純物濃度および厚さは高濃度ドレイン層についてｐ型１×１０２０ｃｍ−３，０．２μｍ、ドレイン層についてｐ型２×１０１７ｃｍ−３，０．５μｍ、ボディ層についてｎ型５×１０１８ｃｍ−３，０．２μｍとした。本実施の形態では、高濃度ドレイン層５０３を不純物濃度が１×１０２０ｃｍ−３程度以上で厚さが２０μｍ以下であるため、形成した素子の直列抵抗を減少でき、高速に動作する素子を簡単に形成することができる。さらに、該層５０３は（１１０）面方位を有するＳｉ単結晶であり、従来の（１００）面方位の基板を用いた場合に比べ拡散定数が大きく動作速度を向上できる。また該Ｓｉ層は６００℃程度以下の低温エピタキシャル成長で形成され、不純物プロファイルが精密に制御されているため、高性能の素子を簡単に製造することができる。
【０１５４】
本実施の形態に係る縦型トレンチ構造ＰチャンネルＭＯＳＦＥＴは、図１９（ａ）に示す基板を用い、図１９（ｂ）に示すように、ソース領域を形成するために、ボディ領域５０５とは反対の導伝形を形成するボロンを導入すべく、ＢＦ２ ＋をイオン注入法により注入し、ソース領域５０６を形成する。その不純物濃度は、ｐ型１×１０２０ｃｍ−３である。続いて層間絶縁膜を形成するために、ＣＶＤ法によりＳｉＯ２ ５０７を０．５μｍ堆積した（図１９（ｃ））。これによりゲート電極とソース領域の重なり容量を低減することができる。
【０１５５】
次に、図１９（ｄ）に示すように、ゲート電極を形成するために、ゲート電極となる場所にトレンチホール５０８を形成する。これは次のように行う。基板全面にフォトレジストを塗布し、該フォトレジストのパターニングを行い、トレンチ作成部のレジストに開口部を設ける。該開口部はソース領域内に配置するようにする。次に一般に用いられているＲＩＥ法によりトレンチホールを形成する。該トレンチホール５０８の底部はドレイン領域５０４に達するように形成し、本実施例においては深さ０．８μｍ、幅０．３μｍ、長さ２０μｍとした。この値は素子の使用目的によって変更可能である。シリコン５０５表面は（１１０）面であるので、それと９０°をなすトレンチホール５０８の内側壁面も（１１０）面になっている。次に図２０（ａ）に示すように、フォトレジストを除去したのちゲート酸化膜５１１を形成する。ゲート酸化膜の形成は、ＫｒとＯ２ を混合したガスを用いて４００℃の温度でプラズマ酸化し、該トレンチホール内壁に２０ｎｍの膜厚のイリコン酸化膜を形成した。これにより、該トレンチホール５０８の（１１０）面内壁に均一に耐圧４乃至５ＭＶ／ｃｍの良質の酸化膜５１１が形成できる。このゲート酸化膜５１１を有するＰチャンネルＭＯＳトランジスタのゲート、ソース間耐電圧は、１０Ｖである。
【０１５６】
次に図２０（ｂ）に示すように、ゲート電極５１０を形成する。ゲート電極材料として例えばポリＳｉをＣＶＤ法により４００℃で０．１μｍ堆積した後、Ｓｉを原子組成で１％程度含むＡｌをスパッタ法により成膜した。フォトレジストを基板全面に塗布しゲート電極部のパターニングを行いゲート電極５１０が完成する。
次に、引き続き図２０（ｂ）に示すように、層間絶縁膜５１２を形成するために基板全面にわたってＣＶＤ法により４００℃の温度でＳｉＯ２ を堆積し、ソース電極５０９を形成する。ソース電極の形成は、まずフォトレジストを塗布してソース電極部５０９用開口のパターニングを行う。ソース電極開口のパターニングに際してはフォトレジスト開口部がソースｐ＋ 層５０６とボディのｎ層５０５の両方にまたがるように形成する。このようにすることによって、ソース電極５０９でソース電位とボディ電位の両方をとることができる。 開口形成のためには、ＲＩＥ法を用いてフォトレジスト開口部のＳｉＯ２ 膜５０７および５１２をエッチングしてコンタクトホールを形成し、Ｓｉを原子組成で１％程度程度含むＡｌをスパッタ法で成膜し、これをエッチングでパターニングしてソース電極５０９を形成する。
【０１５７】
以上の工程により本実施の形態に係るトレンチ構造縦形ＰチャンネルパワーＭＯＳ電界効果トランジスタが完成する。高濃度ドレイン層５０３は０．２μｍと薄く形成されており、十分に低抵抗化されているため、素子の直列抵抗が低く、高速なトランジスタが得られた。
なお、高濃度ドレイン領域にｎ＋及びｐ＋シリコンを交互に配したドレイン短絡形の素子でも同等の効果を得ることができる。
【０１５８】
【発明の効果】
本発明によれば、表面が実質的に（１１０）面であるシリコン領域を有する基板と、前記表面上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極とを有し、前記シリコン領域を少なくともチャンネルに用いたＰチャンネルＭＩＳ電界効果トランジスタにおいて、前記ゲート絶縁膜のうち少なくとも前記シリコン領域の表面と接する部分にアルゴン、クリプトンまたはキセノンが含まれるようにしたので、従来（１００）面でも（１１０）面でも達成または実現することのできなかった、ＮチャンネルＭＯＳトランジスタと同等サイズで同等以上の電流駆動能力を有するＰチャンネルパワーＭＩＳ電界効果トランジスタを得ることができる。
【０１５９】
また、本発明によれば、実質的に（１１０）面を有するシリコン表面の平坦性を、従来のＲＣＡ洗浄によって得られる１．０ｎｍ程度の表面ラフネス（Ｒａ）から０．１５ｎｍ以下とすることにより、従来のＲＣＡ洗浄を用いて形成したＭＩＳトランジスタに比べて、電流駆動能力を約３倍向上させることができる。したがって、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタは、ＮチャネルパワーＭＩＳ電界効果トランジスタと同等サイズ、同等コストで同等以上の電流駆動能力を得ることができる。また、本発明では、シリコン表面とゲート絶縁膜との界面が原子的に平坦であることから、ゲート結縁膜の信頼性も向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態において電界効果トランジスタが形成される（１１０）面方位のシリコン基体の結晶構造を示す概略図である。
【図２】本発明の第１の実施の形態において（１１０）面内に電界効果トランジスタを形成した際のトランジスタ移動度の配置方向依存性を示す図である。
【図３】本発明の第１の実施の形態と従来の電界効果トランジスタのドレイン電流−ドレイン電圧特性を示す図である。
【図４】本発明のＰチャネルＭＯＳトランジスタと従来のＰチャネルＭＯＳトランジスタの相互コンダクタンス−ゲート電圧特性を示す図である。
【図５】本発明の第１の実施の形態となるＰチャネルパワーＭＩＳ電界効果トランジスタの製造方法を示す工程断面図である。
【図６】本発明の第１の実施の形態の電界効果トランジスタの製造工程で使用するマイクロ波励起プラズマ装置の概略構成を示す断面図である。
【図７】シリコン結晶面方位を変化させたときのシリコン酸化膜厚の形成時間依存性を示す図である。
【図８】本発明の第１の実施の形態のＰチャネルパワーＭＩＳ電界効果トランジスタを用いたスイッチ回路の構成を示す回路図である。
【図９】本発明の第１の実施の形態のＰチャネルパワーＭＩＳ電界効果トランジスタを用いた他のスイッチ回路の構成を示す回路図である。
【図１０】シリコン表面の中心線平均粗さと界面ラフネススペクトルとの関係を調べたシミュレーション結果を示す図である。
【図１１】本発明の第４の実施の形態となるＰチャネルパワーＭＩＳ電界効果トランジスタの製造方法を示す工程断面図である。
【図１２】本発明の第４の実施の形態に係る製造方法による効果を説明するため図であり、シリコン表面の平坦化に対する酸化方法の依存性を示す図である。
【図１３】シリコン表面の中心線平均粗さと電子移動度との関係を説明する図である。
【図１４】本発明の第５の実施の形態となるＰチャネルパワーＭＩＳ電界効果トランジスタの製造方法を示す工程断面図である。
【図１５】本発明の第５の実施の形態で使用する（５５１）面における原子ステップの模式図である。
【図１６】本発明の第６の実施の形態に係る製造方法の第２工程におけるシリコン酸化膜のエッチバック残膜量と中心線平均粗さとの関係を示す図である。
【図１７】本発明の第６の実施の形態で行われる第１工程と第２工程の繰り返し回数と中心線平均粗さとの関係を示す図である。
【図１８】本発明の第７の実施の形態に係る表面平坦性維持手法の効果を示す図である。
【図１９】本発明の第８の実施の形態に係る製造方法を示す工程断面図である。
【図２０】本発明の第８の実施の形態に係る製造方法を示す工程断面図である。
【図２１】従来のスイッチ回路の構成を示す回路図である。
【図２２】従来の他のスイッチ回路の構成を示す回路図である。
【図２３】従来のＰチャネルＭＯＳトランジスタの特性を示す図である。
【符号の説明】
２０１、３０１、４０１…Ｎ型シリコンウェハ基板、２０２、３０２、４０２…素子領域、３０３、４０３…犠牲酸化膜、２０４、３０４、４０４…ゲート絶縁膜、２０５、３０５、４０５…ゲート電極、２０６、３０６、４０６…Ｐ−ソース領域およびＰ−ドレイン領域、２０７、３０７、４０７…側壁絶縁膜、２０８、３０８、４０８…Ｐ＋ソース領域およびＰ＋ドレイン領域。
【発明の属する技術分野】
本発明は、ＮチャネルパワーＭＩＳ電界効果トランジスタと同等サイズ、同等コストで同等以上の性能を得ることができるＰチャネルパワーＭＩＳ電界効果トランジスタ、およびＰチャネルパワーＭＩＳ電界効果トランジスタを用いたスイッチング回路に関するものである。
【０００２】
【従来の技術】
ワイパやドアロック等の車両用電装品においては、これらの電装品を動かしたり止めたりするため、バッテリからモータ等の負荷への電圧供給をオン／オフするスイッチ回路が使用されている。従来、これらのスイッチ回路にはリレーが使用されてきたが、小型化や省電力化のために半導体デバイスの使用が要請されている。半導体デバイスによるスイッチング制御の対象となる負荷としては、前記のワイパーモーターやドアロックモーターの他にブロアモーター、パワーシートモーター、ヘッドランプやテールランプ等のランプ類、ホーン、リヤデフオッガー、シートヒーター等があり、駆動電流は数Ａから約２０Ａ、バッテリ定格電圧は１２Ｖまたは３６Ｖ、耐電圧は６０Ｖから１００Ｖに達する。また、最近ではＨＥＶ、ＦＣＶ等の電気駆動自動車用に大電流化、高電圧化に対し、適応可能な半導体デバイスも必要とされている。
【０００３】
図２１は半導体デバイスを使用した従来のスイッチ回路の１例を示す回路図である。図２１のスイッチ回路は、チャージポンプ回路ＣＰ１０１と、抵抗Ｒ１０１，Ｒ１０２と、シリコン基板の（１００）面に形成されたＮチャネルパワーＭＯＳ電界効果トランジスタＱ１０１とからなる。電源電圧ＢＡＴＴ（バッテリ定格電圧）は、１２Ｖまたは３６Ｖである。このスイッチ回路をオンさせる場合、マイクロコンピュータＭＣは、ハイレベルの電圧（バッテリ電圧ＢＡＴＴ）を出力する。このとき、トランジスタＱ１０１では、しきい値電圧の分だけソース電圧がゲート電圧よりも低下するため、マイクロコンピュータＭＣの出力と抵抗Ｒ１０１，Ｒ１０２とを直結すると、負荷ＬＯに供給する電圧がトランジスタＱ１０１のしきい値電圧だけ低下する。そこで、チャージポンプ回路ＣＰ１０１によりマイクロコンピュータＭＣの出力を昇圧することで、このような電圧低下を回避している。しかし、図２１に示したスイッチ回路では、チャージポンプ回路ＣＰ１０１の分だけコストが上昇し、またチャージポンプ回路ＣＰ１０１がノイズを放射するという問題点があった。
【０００４】
図２２は従来のスイッチ回路の他の例を示す回路図である。図２１の構成では負荷ＬＯへの電源供給ラインの高電位側にスイッチング素子であるＮチャネルパワーＭＯＳ電界効果トランジスタＱ１０１を挿入している。これに対して、図２２のスイッチ回路は、電源供給ラインの高電位側にＮチャネルパワーＭＯＳ電界効果トランジスタＱ１１１，Ｑ１１２を挿入すると共に、電源供給ラインの低電位側（グランド）にＮチャネルパワーＭＯＳ電界効果トランジスタＱ１１３，Ｑ１１４を挿入するブリッジ構成をとるものであり、トランジスタＱ１１１，Ｑ１１２，Ｑ１１３，Ｑ１１４と、抵抗Ｒ１１１，Ｒ１１２，Ｒ１１３，Ｒ１１４と、ハイ側ドライブ回路ＤＲ１と、ロウ側ドライブ回路ＤＲ２とからなる。ハイ側ドライブ回路ＤＲ１は、マイクロコンピュータＭＣの出力電流を増幅してトランジスタＱ１１１，Ｑ１１２を駆動するバイポーラトランジスタ等からなり、同様にロウ側ドライブ回路ＤＲ２は、トランジスタＱ１１３，Ｑ１１４を駆動するバイポーラトランジスタ等からなる。図２１の構成と同様に、図２２に示したスイッチ回路においても、負荷電圧の低下を回避するためにチャージポンプ回路ＣＰ１０１が必要なので、チャージポンプ回路ＣＰ１０１の分だけコストが上昇し、チャージポンプ回路ＣＰ１０１がノイズを放射するという問題点があった。
【０００５】
一方、負荷電圧の低下を回避する他の方法として、ＰチャネルパワーＭＯＳ電界効果トランジスタを用いる方法がある。ＰチャネルパワーＭＯＳ電界効果トランジスタでは、ＮチャネルパワーＭＯＳ電界効果トランジスタで説明したような電圧低下がないため、チャージポンプ回路を使用することなくスイッチ回路を実現することができ、チャージポンプ回路に係る前述の問題点を解消することができる。
【０００６】
しかしながら、ＮチャンネルＭＯＳトランジスタと同様にシリコンの（１００）面に形成されたＰチャンネルＭＯＳ電界効果トランジスタは、電流駆動能力、例えば移動度、がＮチャンネルＭＯＳ電界効果トランジスタの約３分の１であり、ＮチャンネルＭＯＳトランジスタと同等の電流駆動能力をＰチャンネルＭＯＳトランジスタで得るためには、ＰチャンネルＭＯＳトランジスタのサイズをＮチャンネルＭＯＳトランジスタの約３倍の大きさにしなければならない。したがって、シリコンの（１００）面にこれと同等の特性のＰチャンネルＭＯＳトランジスタを形成した場合、コストがＮチャンネルＭＯＳトランジスタの約３倍となり、チャージポンプ回路が不要になってもスイッチ回路全体としては図２１、図２２に示した回路よりもコストが上昇してしまうという問題があった。もしもＰチャンネルＭＯＳトランジスタのサイズをシリコン（１００）面に形成されたＮチャンネルＭＯＳトランジスタと同等にすることができれば、安くかつチャージポンプ回路からのノイズ発生がないスイッチ回路を提供できることになる。そのためには、ＰチャンネルＭＯＳトランジスタの電流駆動能力をシリコン（１００）面に形成されたものよりも高くする必要がある。
【０００７】
ＰチャンネルＭＯＳトランジスタの電流駆動能力を高めるために、シリコンの（１１０）面にＰチャンネルＭＯＳトランジスタを設けることが、例えば特許文献１および特許文献２に提唱されている。特許文献１ではＮチャンネルＭＯＳトランジスタを形成した表面が（１００）面のシリコンをエッチングして側面の（１１０）面にＰチャンネルＭＯＳトランジスタを形成している。しかしながら、本発明者等の知見によれば、従来方法でエッチングしてその（１１０）表面に熱酸化によってシリコン酸化膜を形成しそれをゲート絶縁膜としたＰチャンネルＭＯＳトランジスタは実用に耐える特性を持たず、ましてゲート、ソース間耐電圧が１０Ｖ以上のパワートランジスタとして用いることは不可能である。特許文献２では、図２３に示すように（同文献の図２である）実効垂直電界が３Ｖ程度では（１１０）面の正孔の移動度が（１００）面での電子の移動度よりも大きくなることに着目して（１１０）面にＰチャンネルトランジスタを作ることを狙ったものであるが、酸化膜の破壊限界が実効垂直電界で１Ｖであるところから、ゲート絶縁膜にシリコン酸化膜を用いず、酸化タンタルまたは酸化チタン等の高誘電材料を用いてＰチャンネルＭＩＳトランジスタを形成したものである。このデバイスでも、図２３に示すように移動度は通常のＮチャンネルＭＯＳトランジスタより劣っており、ＮチャンネルＭＯＳトランジスタと同等の移動度が得られているとは言いがたい。
【０００８】
【特許文献１】
特開平４−３７２１６６号公報
【特許文献２】
特開平７−２３１０８８号公報
【０００９】
【発明が解決しようとする課題】
以上のようにシリコンの（１１０）面にＰチャネルパワーＭＩＳ電界効果トランジスタを設ける提案はなされているが、ＮチャネルパワーＭＯＳ電界効果トランジスタと同等サイズで同等以上の電流駆動能力をもち実用に耐えるＰチャネルパワーＭＩＳ電界効果トランジスタは実現していなかった。なお、以上のような問題点は、ＭＯＳトランジスタに限らず、ゲート絶縁膜を有するＭＩＳトランジスタ全般で同様に生じるものである。
【００１０】
本発明は、上記課題を解決するためになされたもので、ＮチャネルパワーＭＩＳ電界効果トランジスタと同等サイズで同等以上の性能を得ることができるＰチャネルパワーＭＩＳ電界効果トランジスタ、およびＰチャネルパワーＭＩＳ電界効果トランジスタを用いたスイッチング回路を実現することを目的とする。
【００１１】
【課題を解決するための手段】
本発明は、表面が実質的に（１１０）面であるシリコン領域を有する基板と、前記表面上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極とを有し、前記シリコン領域を少なくともチャンネルに用いたＰチャンネルＭＩＳ電界効果トランジスタにおいて、前記ゲート絶縁膜のうち少なくとも前記シリコン領域の表面と接する接触部にはアルゴン、クリプトンまたはキセノンが含まれ、かつゲート、ソース間耐電圧が１０ボルト以上であることを特徴とするＰチャンネルパワーＭＩＳ電界効果トランジスタを提供するものである。
本発明のＰチャンネルパワーＭＩＳ電界効果トランジスタの一構成例では、ゲート絶縁膜のうち少なくともシリコン領域の表面と接する接触部のアルゴン、クリプトンまたはキセノンの含有量は表面密度において５×１０１１ｃｍ−２以下である。
また、本発明のＰチャンネルパワーＭＩＳ電界効果トランジスタの一構成例では、ゲート絶縁膜のアルゴン、クリプトンまたはキセノンの含有量は、ゲート絶縁膜がゲート電極と接する界面が最大で、かつゲート絶縁膜がシリコン領域の表面と接する界面に向かって減少している。
さらに、本発明のＰチャンネルパワーＭＩＳ電界効果トランジスタの一構成例では、ＰチャンネルパワーＭＩＳ電界効果トランジスタのゲート閾値電圧が、アルゴン、クリプトンまたはキセノンを含まないこと以外は同じゲート絶縁膜を有し、かつ表面が（１００）面であるシリコン領域にゲート絶縁膜およびゲート電極が形成されたＰチャンネルＭＩＳ電界効果トランジスタのゲート閾値電圧と実質的に同等である。
本発明のＰチャンネルパワーＭＩＳ電界効果トランジスタの一構成例では、ゲート絶縁膜のうち少なくともシリコン領域の表面と接する接触部が、シリコン酸化膜、シリコン酸窒化膜、またはシリコン窒化膜からなる。
本発明のＰチャンネルパワーＭＩＳ電界効果トランジスタの一構成例では、ゲート絶縁膜のうち少なくともシリコン領域の表面と接する接触部が、シリコン領域の表面をラジカル酸素を用いて酸化した１００ｎｍ以下の厚さのシリコン酸化膜になっている。
ゲート絶縁膜のうち少なくともシリコン領域の表面と接する接触部は、シリコン領域の表面をラジカル窒素またはラジカルＮＨを用いて窒化した１００ｎｍ以下の厚さのシリコン窒化膜であってもよい。
ゲート絶縁膜のうち少なくともシリコン領域の表面と接する接触部は、シリコン領域の表面をラジカル窒素またはラジカルＮＨとラジカル酸素とを用いて酸窒化した１００ｎｍ以下の厚さのシリコン酸窒化膜であってもよい。
ゲート絶縁膜の厚さは、好ましくは２００乃至１５００オングストロームである。
ゲート絶縁膜のうちシリコン領域の表面と接する接触部以外の部分は、ＣＶＤによって形成されたシリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜を含んでもよい。
【００１２】
本発明のＰチャンネルパワーＭＩＳ電界効果トランジスタの一構成例では、ゲート絶縁膜は、マイクロ波励起を発生させるための希ガスと絶縁膜形成ガスとの混合ガスプラズマを用いて形成されたものである。
前記希ガスはアルゴン、クリプトンまたはキセノンのうち少なくとも１つであり、前記絶縁膜形成ガスは酸素、窒素、アンモニアのうち少なくとも１つを含むガスであるのが好ましい。
また、本発明は、表面が実質的に（１１０）面であるシリコン領域を有する基板と、前記表面上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極とを有し、前記シリコン領域を少なくともチャンネルに用いたＰチャンネルＭＩＳ電界効果トランジスタにおいて、シリコン表面の表面粗さが中心線平均粗さ（Ｒａ）で表現すると０．１５ｎｍ以下であり、かつソース、ゲート間耐電圧が１０ボルト以上であるようにしたものである。
ゲート絶縁膜のうち少なくともシリコン領域の表面と接する接触部にアルゴン、クリプトンまたはキセノンが含まれるのが好ましい。
【００１３】
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタは、前記シリコン表面の表面ラフネスが、中心線平均粗さＲａで表現すると０．１１ｎｍ以下となるようにしたものである。
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタは、前記シリコン表面の表面ラフネスが、中心線平均粗さＲａで表現すると０．０９ｎｍ以下となるようにしたものである。
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタは、前記シリコン表面の表面ラフネスが、中心線平均粗さＲａで表現すると０．０７ｎｍ以下となるようにしたものである。
中心線平均粗さＲａは、０．１１ｎｍ以下が好ましく、０．０９ｎｍ以下がより好ましく、０．０７ｎｍが更に好ましい。
【００１４】
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例において、前記実質的に（１１０）面を有するシリコン表面は、（１１０）面、（５５１）面、（３１１）面、（２２１）面、（５５３）面、（３３５）面、（１１２）面、（１１３）面、（１１５）面、（１１７）面、（３３１）面、（２２１）面、（３３２）面、（１１１）面、及び、（３２０）面のいずれかである。
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例において、前記実質的に（１１０）面を有するシリコン表面は、（１１０）面または（５５１）面である。
【００１５】
佐藤等によれば、“Ｓｅｎｓｏｒｓ ａｎｄ Ａｃｔｕａｔｏｒｓ ７３（１９９９）”（ｐ．１２２−１３０）に掲載された論文の図２に、（１１０）面をアルカリエッチング処理した場合、＜−１１０＞方向に筋が走る表面形状となることが示されている。このように、（１１０）面と同様な表面形状が得られる領域として、＜１００＞方向に０〜１２°までオフさせた面、例えば８°オフの（５５１）面などが当てはまる。＜−１１０＞方向へは１°オフさせた面までは、同様な表面形状が得られる。したがって、当該論文の図２に示された（１１０）面と同じ表面ラフネス挙動を示す面方位は、実質的に（１１０）面方位に含まれる。
【００１６】
さらに、佐藤等は、“Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｌｅｔｔｅｒｓ ，Ｂ４，１９５０（１９７１）”において、（１１０）面と同様なキャリア電子移動度が得られる面を報告している。この報告によれば、＜−１１０＞方向に電子を流した場合、＜−１１０＞方向へ０〜３５°オフさせた面、例えば（３３１）面、（２２１）面、（３３２）面、（１１１）面などを用いても（１１０）面と同様の電子移動挙動を得ることができるとしている。また、＜１１０＞方向へ０〜１２°オフさせた面、例えば（３２０）面を用いても（１１０）面と同様の挙動を得ることができる。したがって、上記した面やその近傍面も、実質的（１１０）面に含まれる。
【００１７】
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例は、ゲート絶縁膜のうち少なくともシリコン表面に接する接触部を、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜のうち少なくとも１つを含む膜によって構成してもよい。
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例は、ゲート絶縁膜の接触部以外の部分が、Ｈｆ，Ｚｒ，Ｔａ，Ｔｉ，Ｌａ，Ｃｏ，Ｙ，Ａｌから選ばれる少なくとも１つの元素を含む金属シリケイトと、Ｓｉ，Ｈｆ，Ｚｒ，Ｔａ，Ｔｉ，Ｙ，Ｎｂ，Ｎａ，Ｃｏ，Ａｌ，Ｚｎ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌａ，Ｃｅ，Ｐｒ，Ｓｍ，Ｅｕ，Ｇｄ，Ｄｙ，Ｅｒ，Ｓｒ，Ｂａから選ばれる少なくとも１つの元素を含む金属酸化物と、Ｓｉ，Ｈｆ，Ｚｒ，Ｔａ，Ｔｉ，Ｙ，Ｎｂ，Ｎａ，Ｃｏ，Ａｌ，Ｚｎ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌａ，Ｃｅ，Ｐｒ，Ｓｍ，Ｅｕ，Ｇｄ，Ｄｙ，Ｅｒ，Ｓｒ，Ｂａから選ばれる少なくとも１つの元素を含む金属窒化物と、Ｓｉ，Ｈｆ，Ｚｒ，Ｔａ，Ｔｊ，Ｙ，Ｎｂ，Ｎａ，Ｃｏ，Ａｌ，Ｚｎ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌａ，Ｃｅ，Ｐｒ，Ｓｍ，Ｅｕ，Ｇｄ，Ｄｙ，Ｅｒ，Ｓｒ，Ｂａから選ばれる少なくとも１つの元素を含む金属酸窒化物とのうち少なくとも１つを含む高誘電膜を含むようにしてもよい。
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例は、ゲート絶縁膜の接触部以外の部分を、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、前記高誘電膜のうち少なくとも１つを含む膜によって構成してもよい。
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例において、ゲート絶縁膜のうち少なくともシリコン領域の表面と接する接触部のアルゴン、クリプトンまたはキセノンの含有量は５×１０１１ｃｍ−２以下である。
【００１８】
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例において、ゲート絶縁膜のうち少なくともシリコン領域の表面と接する接触部は、ラジカル酸素とラジカル窒素のうち少なくとも１つを含む雰囲気中において、前記シリコン表面を酸化する酸化処理工程と前記シリコン表面を窒化する窒化処理工程のうちいずれか１つ、あるいは前記酸化処理工程と前記窒化処理工程の同時並行処理で形成されたものである。
また、ゲート絶縁膜は、マイクロ波励起を発生させるための希ガスと絶縁膜形成ガスとの混合ガスプラズマを用いて形成された部分を含むものである。
前記希ガスはクリプトン、キセノンおよびアルゴンのうちの少なくとも１つであり、前記絶縁膜形成ガスはアンモニア、窒素、酸素のうち少なくとも１つを含むガスである。
【００１９】
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例は、前記シリコン表面を、ソース領域とドレイン領域とチャネル領域とゲート絶縁膜とが形成される前に、ＯＨ濃度の低いＲＣＡ洗浄工程により洗浄してもよい。
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例は、前記シリコン表面を処理する液体のｐＨを７以下にしたものである。
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例は、前記シリコン表面を、ソース領域とドレイン領域とチャネル領域とゲート絶縁膜とが形成される前に、ＯＨの発生を抑制した超音波洗浄を含む洗浄工程により洗浄してもよい。
【００２０】
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例は、前記シリコン表面を、ソース領域とドレイン領域とチャネル領域とゲート絶縁膜とが形成される前に、オゾンを含有する純水による洗浄を行う第１工程と、５００ｋＨｚ以上の周波数の振動を与えながら、ＨＦと脱気したＨ２Ｏ と界面活性剤とを含有する洗浄液による洗浄を行う第２工程と、オゾンを含有するＨ２Ｏ による洗浄を行う第３工程と、この第３工程において形成された酸化膜を除去するためにＨＦと脱気したＨ２Ｏ とを含有する洗浄液による洗浄を行う第４工程と、水素が添加されたＨ２Ｏ による洗浄を行う第５工程とからなる洗浄工程により洗浄してもよい。
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例において、前記第２工程および第４工程の脱気したＨ２Ｏ は、Ｈ２Ｏ を脱気した後に水素を添加することによって形成されたＨ２Ｏ である。
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例において、前記第２工程および第４工程の脱気したＨ２Ｏ は、溶存酸素濃度が１００ｐｐｂ以下である。
【００２１】
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例は、前記シリコン表面を、ソース領域とドレイン領域とチャネル領域とゲート絶縁膜とが形成される前に、５００ｋＨｚ以上の周波数の振動を与えながら、ＨＦと、溶存酸素濃度が１００ｐｐｂ以下のＨ２Ｏ に水素を添加した洗浄液により洗浄してもよい。
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例は、前記シリコン表面の洗浄開始から洗浄終了まで、処理薬液と前記シリコン表面とが空気に触れることが無いような装置中で処理を行ってもよい。
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例において、前記シリコン表面は、洗浄工程後に、酸素ラジカルを含む雰囲気で前記シリコン表面に犠牲酸化膜を形成する工程とこの犠牲酸化膜を剥離する工程とを含む表面平坦化処理が行われるようにしてもよい。
また、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタの１構成例において、前記シリコン表面は、洗浄工程後に、湿式ガスを用いた酸化処理を行い酸化膜を形成する第１工程と、前記酸化膜を所定の厚さまでエッチバックする第２工程とからなる２つの工程を所望数繰り返した後、ＨＦを含む水溶液により前記酸化膜を剥離する表面平坦化処理が行われるようにしてもよい。
さらに本発明は、上記のようなＰチャンネルパワーＭＩＳ電界効果トランジスタのソースまたはドレインの一方に直接または間接に電源を接続し、ソースまたはドレインの他方に負荷を接続し、ゲートに前記ＰチャンネルパワーＭＩＳ電界効果トランジスタをオンまたはオフにする駆動信号を印加する手段を接続したスイッチング回路を提供するものである。
前記電源の定格電圧は、好ましくは１２ボルト以上である。駆動信号を印加する手段はバイポーラトランジスタを含むのが好ましい。
【００２２】
【発明の実施の形態】
［第１の実施の形態］
以下、本発明の実施の形態について詳細に説明する。本実施の形態では、表面に（１１０）面を有するシリコン基板上にシリコン酸化膜からなるゲート絶縁膜を形成したＰチャネルパワーＭＩＳ電界効果トランジスタについて述べる。
【００２３】
図１に、本実施の形態の電界効果トランジスタで使われるシリコン基板を構成する、＜１１０＞方向から見たシリコン結晶の結晶構造の概略図を示す。ただし図１において、矢印１０１，矢印１０２はいずれも＜１１０＞方向を示しており、電界効果トランジスタが形成される基板最上面においては、シリコン原子１０３がゲート絶縁膜との界面に平行に配列されることが分かる。
【００２４】
さらに、本実施の形態の電界効果トランジスタでは、ゲート電極を、前記＜１１０＞方位のシリコン基板主面、例えば（１１０）面上に、その長手方向が図１の紙面左右方向に延在するように配置し、さらに紙面手前方向にソース領域を、紙面奥方向にドレイン領域を配置する。この方向が、＜１１０＞方位のシリコン面上にソース領域とドレイン領域とを、ソース領域とドレイン領域とを結ぶ線が＜１１０＞方位に一致するように電界効果トランジスタを配置した方向であり、次の図２に示すようにＭＩＳトランジスタの移動度は、この方向において最も高くなる。
【００２５】
図２は、（１１０）面上にＰチャネルＭＩＳトランジスタを形成した際のトランジスタ移動度のトランジスタ配置方向依存性を示す図であり、（１１０）面内において、（１１１）面との交線を基準にして、ゲート電極長手方向の角度を変化させて配置したときの移動度の変化を示す。
【００２６】
図２を参照すると、移動度はゲート電極長手方向のなす角度が１３５度方向のとき、すなわち（１１０）面あるいは（１１０）面内にソース領域・ドレイン領域を、ソース領域とドレイン領域とを結ぶ方向が＜１１０＞方向となるように配置したときが最大になるのが分かる。ＮチャネルＭＩＳトランジスタについても同様である。この方向に配置したＭＩＳトランジスタの移動度は（１００）面の移動度に比べてＮチャネルＭＩＳトランジスタで約１．４倍、ＰチャネルＭＩＳトランジスタで約２．５倍に相当する。この方向に配置したＭＩＳトランジスタの移動度が高くなるのは、ソース領域からドレイン領域に沿った電子および正孔の有効質量および格子散乱確率が減少することに起因すると考えられる。
【００２７】
図２を見ても分かるように、移動度が最大になる角度の周辺の角度でも急激に移動度が低下することにはならないので、６０度の角度から１８０度程度の結晶面方位を選択しても移動度は（１００）面ＮチャネルＭＯＳトランジスタと同等の電界効果トランジスタを得ることができる。また、実質的に（１１０）面あるいは（１１０）面と等価ないしは面方向角度が近い他の面方位、例えば（５５１）面、（３３１）面、（２２１）面、（３２１）面、（５３１）面、（２３１）面、（３５１）面、（３２０）面、（２３０）面などに本実施の形態の電界効果トランジスタを形成してもよい。
【００２８】
図３（ａ）、図３（ｂ）は、それぞれ（１００）面、（１１０）面のシリコン基板上に形成したＰチャネルＭＩＳ電界効果トランジスタのドレイン電流−ドレイン電圧特性を示す図である。図３によれば、本実施の形態の（１１０）面上のＭＩＳ電界効果トランジスタの電流駆動能力は、（１００）面の場合の２．５倍になっている。
【００２９】
図４は、本発明のＰチャンネルＭＯＳトランジスタのゲート電圧対相互コンダクタンス特性を、従来のＰチャンネルＭＯＳトランジスタの特性と比較して示すもので、それぞれのＰチャンネルＭＯＳトランジスタは、ゲートの長さが１００μｍ、ゲート幅が３００μｍ、ゲート酸化膜の厚さが５ｎｍである。本発明のトランジスタは、シリコン（１１０）面に後に述べる酸素ラジカルを用いた酸化方法でシリコン酸化膜のゲート絶縁膜を形成してなるＰチャンネルトランジスタであり、従来のトランジスタは、シリコン（１００）面に熱酸化または酸素ラジカルを用いた酸化でシリコン酸化膜のゲート絶縁膜を形成してなるＰチャンネルトランジスタおよびシリコン（１１０）面に熱酸化でシリコン酸化膜のゲート絶縁膜を形成してなるＰチャンネルトランジスタである。図４（ａ）を参照すると、シリコン（１１０）面に熱酸化でシリコン酸化膜のゲート絶縁膜を形成してなる従来のＰチャンネルトランジスタの特性４１は、シリコン（１００）面に熱酸化でゲート酸化膜を形成してなる従来のＰチャンネルトランジスタの特性４２ａよりも相互コンダクタンスが優れているものの、閾値電圧が大きくずれ、かつ一定の値を取ることができず、実用に耐えない。一方、図４（ｂ）を参照すると、本発明のＰチャンネルＭＯＳトランジスタの特性４０は、シリコン（１００）面に酸素ラジカルを用いた酸化方法でゲート酸化膜を形成してなる従来のＰチャンネルトランジスタの特性４２ｂ（シリコン（１００）面に熱酸化でゲート酸化膜を形成してなるＰチャンネルトランジスタの特性４２ａと同等である）と比べて、ゲート電圧の絶対値の大きい領域においても相互コンダクタンスが３倍以上の高さであってシリコン（１１０）面に熱酸化でシリコン酸化膜のゲート絶縁膜を形成してなる従来のＰチャンネルトランジスタの特性４１より優れているのみならず、その閾値電圧もシリコン（１００）面に酸素ラジカルを用いた酸化方法でゲート酸化膜を形成してなる従来のＰチャンネルトランジスタの閾値電圧と同等であり、従ってシリコン（１００）面に熱酸化でゲート酸化膜を形成してなるＰチャンネルトランジスタの閾値電圧とも同等であって、実用にあたって何ら差し支えないものであることが分かる。一般に、閾値電圧のズレは次の式で表される。
【００３０】
【数１】
ここで、Ｖｔｈは閾値、Ｃｏｘはゲート絶縁膜容量、Ｑｓｓは、ゲート絶縁膜中の固定電荷、εはゲート絶縁膜の誘電率、τｏｘはゲート絶縁膜の厚さである。シリコン（１１０）面に熱酸化で形成されたゲート酸化膜には多量の固定電荷が存在するためにΔＶｔｈが大きくなるが、特にゲート、ソース間耐電圧が１０Ｖ以上のパワーデバイスでは、ゲート絶縁膜の耐圧を高めるためにその厚さτｏｘを厚くする必要があり、その結果上記の式からΔＶｔｈがさらに大きくなるので、シリコン（１１０）面に熱酸化でゲート酸化膜を形成してなる従来のＰチャンネルトランジスタをパワーデバイスに使うことは実用的に不可能である。これに対して本発明のＰチャンネルＭＯＳトランジスタは、ゲート、ソース間電圧１０Ｖ以上の耐圧を持つ厚さのゲート絶縁膜であっても、シリコン（１００）面にゲート酸化膜を形成してなる従来のＰチャンネルトランジスタの閾値特性と同等であり、本発明によって始めて、相互コンダクタンスが高く移動度が高い、ＮチャンネルＭＯＳトランジスタと同等のＰチャンネルトランジスタを実用に供することができた。
【００３２】
次に、図５を参照して、本実施の形態のＰチャネルパワーＭＩＳ電界効果トランジスタの製造方法を説明する。なお、図５の例は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ ）構造のＰチャネルトランジスタを製造する工程を示している。
【００３３】
まず、図５（ａ）に示すように、表面に（１１０）面を有するＮ型シリコンウェハ基板２０１を用意し、その表面に、例えばＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法により素子分離を行い、ソースドレインおよびチャネル領域を含む素子領域２０２を形成する。
【００３４】
次に、素子領域２０２に対して、ＮＨ４ＯＨ−Ｈ２Ｏ２−Ｈ２Ｏ（ＳＣ１）及びＨＣｌ−Ｈ２Ｏ２−Ｈ２Ｏ （ＳＣ２）を用いたＲＣＡ洗浄を行う（図５（ｂ））。このＲＣＡ洗浄により有機物、パーティクル、メタル不純物が全表面から除去された後、シリコン表面を酸化して、シリコン酸化膜からなるゲート絶縁膜２０４を形成する（図５（ｃ）））。
【００３５】
図６は、本実施の形態のゲート絶縁膜２０４を実現するための、ラジアルラインスロットアンテナを用いたマイクロ波励起プラズマ装置の１例の要部を示す断面図である。真空容器の下部は、反応ガス排出手段も含めて省略してある。このマイクロ波励起プラズマ装置は、特表平１０−３３３６２号公報に開示されたプラズマ装置と実質的に同等の構成を備えている。
【００３６】
本実施の形態のゲート絶縁膜２０４は以下のようにして形成される。まず、真空容器（処理室）４０１内を真空にし、シャワープレート４０２からＫｒガス、Ｏ２ ガスを導入して、処理室４０１内の圧力を１Ｔｏｒｒ程度に設定する。表面に（１１０）面を有するＮ型シリコンウェハ基板４０３（図５の２０１）を、加熱機構を持つ試料台４０４上に載置し、シリコンウェハ基板４０３の温度が４００℃程度になるように設定する。この温度設定は、２００〜５５０℃の範囲内で以下に述べる結果はほとんど同様のものとなる。
【００３７】
続いて、同軸導波管４０５からラジアルラインスロットアンテナ４０６と誘電体板４０７を通して、処理室４０１内に２．４５ＧＨｚのマイクロ波を供給し、処理室４０１内に高密度のプラズマを生成する。供給するマイクロ波の周波数は、９００ＭＨｚ以上１０ＧＨｚ以下の範囲にあれば以下に述べる結果はほとんど同様のものとなる。シャワープレート４０２と基板４０３との間の間隔は、本実施の形態では６ｃｍに設定してある。この間隔は狭いほうがより高速な成膜が可能となる。本実施の形態では、ラジアルラインスロットアンテナを用いたプラズマ装置を用いて成膜した例を示しているが、他の方法を用いてマイクロ波を処理室内に導入してもよい。
【００３８】
ＫｒガスとＯ２ ガスが混合されたマイクロ波励起プラズマ中では、中間励起状態にあるＫｒ＊とＯ２ 分子とが衝突して、原子状酸素Ｏ＊が効率よく発生する。この原子状酸素により、基板表面は酸化される。従来の、シリコン表面の酸化は、Ｈ２Ｏ分子、Ｏ２分子により行われ、処理温度は、８００℃以上と極めて高いものであったが、本実施の形態の原子状酸素による酸化は、５５０℃以下と十分に低い温度で可能である。
【００３９】
図７に、マイクロ波励起Ｋｒ／Ｏ２ プラズマを用いたシリコン基板表面酸化時の酸化膜厚と酸化時間の関係の面方位依存性を示す。シリコン基板は（１００）面、（１１０）面のものを示している。図７には同時に従来の９００℃のドライ熱酸化による酸化時間依存性を示している。従来の高温熱酸化技術では、表面に形成された酸化膜をＯ２分子やＨ２Ｏ分子が拡散によって通り抜け、シリコンとシリコン酸化膜との界面に到達して酸化に寄与するため、酸化膜の成長速度の面方位による差が発生するが、本実施の形態のようにマイクロ波励起Ｋｒ／Ｏ２ プラズマを用いたシリコン基板表面酸化では、図７に示す以外のあらゆる面方位に対してもシリコン酸化膜の成長速度の依存は殆どない。
【００４０】
また、シリコン酸化膜とシリコンとの界面準位密度を、低周波Ｃ−Ｖ測定により測定した結果、マイクロ波励起プラズマを用いて成膜したシリコン酸化膜の界面準位密度は、（１００）面、（１１０）面および他のあらゆる面方位とも低く良好であった。
【００４１】
上述したように、マイクロ波励起Ｋｒ／Ｏ２ プラズマにより形成したシリコン酸化膜は、４００℃という低温で酸化しているにもかかわらず、（１００）面、（１１０）面および他のあらゆる面方位とも、従来の（１００）面の高温熱酸化膜と同等ないしはより優れた電気的特性が得られる。
【００４２】
こうした効果が得られるのは、成膜直後にシリコン酸化膜中にＫｒが含有されることにも起因している。シリコン酸化膜中にＫｒが含有されることにより、膜中やシリコンとシリコン酸化膜との界面でのストレスが緩和され、膜中電荷や界面準位密度が低減され、シリコン酸化膜の電気的特性が大幅に改善されるためと考えられる。特に、表面密度において５×１０１１ｃｍ−２以下のＫｒを含むことがシリコン酸化膜の電気的特性、信頼性的特性の改善に寄与している。Ｋｒの代わりにＡｒまたはＸｅを用いても同様の結果が得られる。酸化膜の場合はＫｒが特に好ましい。
【００４３】
図５の説明に戻ると、ゲート絶縁膜２０４を形成したシリコンウェハ基板２０１の全面に、しきい値電圧を制御するため、ボロンをイオン注入する（図５（ｄ）））。ボロンのイオン注入後、シリコンウェハ基板２０１の全面に、多結晶シリコン膜を堆積させ、これをパターニングして素子領域２０２のゲート絶縁膜２０４上に、多結晶シリコン電極（ゲート電極）２０５を形成する（図５（ｅ））。
【００４４】
ゲート電極２０５の形成後、ボロンを低濃度でイオン注入して高電界を緩和するＰ−ソース領域およびＰ−ドレイン領域２０６を形成する（図５（ｆ））。次に、ＣＶＤ法などにより、ゲート電極２０５を被覆するように、シリコン酸化膜をシリコンウェハ基板２０１の全面に堆積させた後、異方性エッチングを行って、ゲート電極２０５の側壁に側壁絶縁膜２０７を形成する（図５（ｇ））。
【００４５】
その後、ボロンなどのＰ型不純物を高濃度にイオン注入してＰ＋ソース領域およびＰ＋ドレイン領域２０８を形成する（図５（ｈ））。最後に、Ｐ＋ソース領域およびＰ＋ドレイン領域２０８上の絶縁膜２０４に開口部を形成して、アルミニウム等によりソース電極およびドレイン電極（不図示）を形成して、ＰチャネルパワーＭＩＳ電界効果トランジスタの作製が終了する。
【００４６】
以上のように、本実施の形態では、（１００）面を有するシリコン表面上に形成されたＰチャネルＭＩＳトランジスタに比べて、約２．５倍の電流駆動能力を得ることができ、従来の（１１０）面のシリコンに形成したＰチャネルＭＩＳトランジスタでは不可能だったＮチャネルパワーＭＩＳ電界効果トランジスタと同等サイズ、同等コストで同等の電流駆動能力をもつＰチャネルＭＩＳトランジスタを得ることができる。
【００４７】
図８は本実施の形態のＰチャネルパワーＭＩＳ電界効果トランジスタを用いたスイッチ回路の１例を示す回路図であり、図２１と同一の構成には同一の符号を付してある。図８のスイッチ回路は、図２１と同様に、負荷ＬＯへの電源供給ラインの高電位側にスイッチング素子であるＰチャネルパワーＭＩＳ電界効果トランジスタＱ１を挿入したものであり、トランジスタＱ１と、ＮＰＮトランジスタＱ２と、抵抗Ｒ１，Ｒ２とからなる。電源電圧（バッテリ定格電圧）は１２Ｖである。
【００４８】
図９は本実施の形態のＰチャネルパワーＭＩＳ電界効果トランジスタを用いたスイッチ回路の他の例を示す回路図であり、図２２と同一の構成には同一の符号を付してある。図９のスイッチ回路は、図２２と同様に、負荷ＬＯへの電源供給ラインの高電位側にＰチャネルパワーＭＩＳ電界効果トランジスタＱ１１，Ｑ１２を挿入し、電源供給ラインの低電位側にＮチャネルパワーＭＩＳ電界効果トランジスタＱ１３，Ｑ１４を挿入したものであり、トランジスタＱ１１，Ｑ１２，Ｑ１３，Ｑ１４と、抵抗Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４と、ハイ側ドライブ回路ＤＲ１と、ロウ側ドライブ回路ＤＲ２とからなる。
【００４９】
図８、図９のいずれの場合においても、従来必要であったチャージポンプ回路が不要となり、またＮチャネルパワーＭＩＳ電界効果トランジスタと同等サイズのＰチャネルパワーＭＩＳ電界効果トランジスタを使用することができるので、コストを低減することができる。図８の場合、バイポーラＮＰＮトランジスタが１個必要となるが、バイポーラトランジスタはチャージポンプ回路に比べて安価であるため、スイッチ回路のコストを低減することができる。
【００５０】
なお、本実施の形態においてマイクロ波励起プラズマで形成するゲートシリコン酸化膜は少なくともシリコンと接する部分に存在すればよく、そのゲートシリコン酸化膜の上に異種の材料、例えばシリコン窒化膜、アルミニウム酸化膜、タンタル酸化膜、ハフニウム酸化膜、ジルコニウム酸化膜などの絶縁膜を積層形成してもよい。本実施の形態では、ゲート、ソース間耐圧が２０ＶのＰチャネルパワーＭＩＳ電界効果トランジスタを作成する（定格１２Ｖのバッテリで駆動される車両用電装品に使用するパワートランジスタを作成する）ので、ゲート酸化膜の厚さは４０ｎｍであるが、例えばゲート、ソース間耐圧を６０Ｖにする場合は、マイクロ波励起プラズマで形成可能なゲートシリコン酸化膜の厚さは数十ｎｍ程度なので、このゲートシリコン酸化膜の上に他の製造方法、例えばマイクロ波励起高密度プラズマＣＶＤ法等により絶縁膜を形成して、所望の厚さ（１２００オングストロームから１５００オングストローム）のゲート絶縁膜を得るようにしてもよい。ゲート、ソース間耐電圧１０Ｖを得るためのゲート酸化膜の厚さは２０ｎｍである。
【００５１】
また、本実施の形態のゲートシリコン酸化膜を実現するためには、図６に示した装置の他に、プラズマを用いた低温の酸化膜形成を可能とする別のプラズマプロセス用装置を使用しても構わない。例えば、マイクロ波によりプラズマを励起するためのＫｒガスを放出する第１のガス放出手段と、酸素ガスを放出する第２のガス放出手段とをもつ２段シャワープレート型プラズマプロセス装置でゲートシリコン酸化膜を形成することも可能である。
【００５２】
表面に（１１０）面を有するシリコンウェハは、バルク結晶ウェハでも、埋め込み絶縁膜上にシリコン層が形成されたシリコン・オン・インシュレータ（ＳＯＩ）ウェハでも構わない。ＳＯＩウェハの埋め込み絶縁膜の下にはシリコン基体があっても金属層があってもよい。銅などの低抵抗金属層が埋め込み絶縁膜の下に設けられたＳＯＩウェハの方が高速動作には有利である。
【００５３】
［第２の実施の形態］
次に、本発明の第２の実施の形態として、表面に（１１０）面を有するシリコン基板上にシリコン酸窒化膜からなるゲート絶縁膜を形成したＰチャネルパワーＭＩＳ電界効果トランジスタについて述べる。
【００５４】
シリコン酸窒化膜をゲート絶縁膜に用いる電界効果トランジスタを形成する場合も、図１に示した、＜１１０＞方位のシリコン基板上に、最上面のシリコン原子がゲート絶縁膜との界面に平行に配列し、ゲート電極を、長手方向が紙面左右方向に一致するように配置し、紙面手前方向にソース領域を、紙面奥方向にドレイン領域を配置する構成が、最も高い移動度を与える。
【００５５】
この方向に配置した本実施の形態のＭＩＳ電界効果トランジスタの電流駆動能力は、シリコン酸窒化膜の誘電率がシリコン酸化膜に比べて高くなる分だけ第１の実施の形態よりも高くなる。本実施の形態のＰチャネルＭＩＳ電界効果トランジスタの電流駆動能力は、＜１００＞方位のシリコン基板上にシリコン酸化膜からなるゲート絶縁膜を形成したＰチャネルＭＩＳ電界効果トランジスタの約２．８倍となる。本実施の形態のＭＩＳ電界効果トランジスタの移動度が高くなるのは、第１の実施の形態と同様、ソース領域からドレイン領域に沿った電子および正孔の有効質量および格子散乱確率が減少することに起因する。
【００５６】
以上のように、本実施の形態では、ＰチャネルパワーＭＩＳ電界効果トランジスタの電流駆動能力を第１の実施の形態よりもさらに高めることができる。
本実施の形態の移動度を高める面方位として、第１の実施の形態と同様、実質的に（１１０）面あるいは（１１０）面と等価ないしは面方向角度が近い他の面方位、例えば（５５１）面、（３３１）面、（２２１）面、（３２１）面、（５３１）面、（２３１）面、（３５１）面、（３２０）面、（２３０）面などに本実施の形態の電界効果トランジスタを形成してもよい。
【００５７】
本実施の形態のＰチャネルＭＩＳ電界効果トランジスタのゲートシリコン酸窒化膜は、第１の実施の形態と同様に、図６に示したラジアルラインスロットアンテナを用いたマイクロ波励起プラズマ装置で実現される。本実施の形態のゲートシリコン酸窒化膜は以下のようにして形成される。
【００５８】
まず、真空容器（処理室）４０１内を真空にし、シャワープレート４０２からＫｒガス、Ｏ２ ガス、ＮＨ３ ガスを導入して、処理室４０１内の圧力を１Ｔｏｒｒ程度に設定する。表面に（１１０）面を有するＮ型シリコンウェハ基板４０３（図５の２０１）を、加熱機構を持つ試料台４０４上に載置し、シリコンウェハ基板４０３の温度が４００℃程度になるように設定する。
【００５９】
続いて、同軸導波管４０５からラジアルラインスロットアンテナ４０６と誘電体板４０７を通して、処理室４０１内に５．４５ＧＨｚのマイクロ波を供給し、処理室４０１内に高密度のプラズマを生成する。シャワープレート４０２と基板４０３との間の間隔は６ｃｍ程度とする。本実施の形態では、ラジアルラインスロットアンテナを用いたプラズマ装置を用いて成膜した例を示しているが、他の方法を用いてマイクロ波を処理室内に導入してもよい。
【００６０】
Ｋｒガス、Ｏ２ ガス、ＮＨ３ ガスが混合された高密度励起プラズマ中では、中間励起状態にあるＫｒ＊とＯ２ 分子、ＮＨ３ 分子が衝突して、原子状酸素Ｏ＊およびＮＨ＊が効率よく発生する。このラジカルにより、シリコン基板表面は酸窒化される。
【００６１】
マイクロ波励起プラズマを用いたシリコン表面酸窒化では、酸窒化膜の成長速度の面方位依存は殆どない。また、シリコン酸窒化膜とシリコンとの界面準位密度は、（１００）面、（１１０）面および他のあらゆる面方位とも低く良好である。
【００６２】
本実施の形態のゲートシリコン酸窒化膜形成においては、水素が存在することがひとつの重要な要件である。プラズマ中に水素が存在することにより、シリコン酸窒化膜中およびシリコン酸窒化膜とシリコンとの界面のダングリングボンドがＳｉ−Ｈ、Ｎ−Ｈ結合を形成して終端され、その結果シリコン酸窒化膜および界面の電子トラップが無くなる。Ｓｉ−Ｈ結合、Ｎ−Ｈ結合が本実施の形態のシリコン酸窒化膜に存在することはそれぞれ赤外吸収スペクトル、Ｘ線光電子分光スペクトルを測定することで確認されている。水素が存在することで、ＣＶ特性のヒステリシスも無くなり、シリコンとシリコン酸窒化膜との膜界の面密度も３×１０１０ｃｍ−２と低く抑えられる。希ガス（Ａｒ、ＸｅまたはＫｒ）とＯ２、Ｎ２／Ｈ２の混合ガスを使用してシリコン酸窒化膜を形成する場合には水素ガスの分圧を０．５％以上とすることで、膜中の電子や正孔のトラップが急激に減少する。
【００６３】
なお、本実施の形態においてマイクロ波励起プラズマで形成するゲートシリコン酸窒化膜は少なくともシリコンと接する部分に存在すればよく、そのゲートシリコン酸窒化膜の上に異種の材料、例えばシリコン窒化膜、アルミニウム酸化膜、タンタル酸化膜、ハフニウム酸化膜、ジルコニウム酸化膜などの絶縁膜を積層形成してもよい。特に、本実施の形態のように、ＰチャネルパワーＭＩＳ電界効果トランジスタを作成する場合、ゲートシリコン酸窒化膜の上に他の製造方法、例えばＣＶＤ法等により絶縁膜を形成して、所望の厚さのゲート絶縁膜を得るようにしてもよい。
【００６４】
また、本実施の形態のゲートシリコン酸窒化膜を実現するためには、図６に示した装置の他に、プラズマを用いた低温の酸窒化膜形成を可能とする別のプラズマプロセス用装置を使用しても構わない。例えば、マイクロ波によりプラズマを励起するためのＡｒ、ＸｅまたはＫｒガスを放出する第１のガス放出手段と、Ｏ２、ＮＨ３ガス（またはＮ２／Ｈ２ガス）を放出する第２のガス放出手段とをもつ２段シャワープレート型プラズマプロセス装置でゲートシリコン酸窒化膜を形成することも可能である。また、Ｋｒガスの代わりにＡｒガスまたはＸｅガスを用いてもよい。Ｘｅガスを用いるのが好ましい。
【００６５】
［第３の実施の形態］
次に、本発明の第３の実施の形態として、表面に（１１０）面を有するシリコン基板上にシリコン窒化膜からなるゲート絶縁膜を形成したＰチャネルパワーＭＩＳ電界効果トランジスタについて述べる。
【００６６】
シリコン窒化膜をゲート絶縁膜に用いる電界効果トランジスタを形成する場合も、図１に示した、＜１１０＞方位のシリコン基板上に、最上面のシリコン原子がゲート絶縁膜との界面に平行に配列し、ゲート電極を、長手方向が紙面左右方向に一致するように配置し、紙面手前方向にソース領域を、紙面奥方向にドレイン領域を配置する構成が、最も高い移動度を与える。
【００６７】
この方向に配置した本実施の形態のＭＩＳ電界効果トランジスタの電流駆動能力は、シリコン窒化膜の誘電率がシリコン酸化膜に比べて高くなる分だけ第１の実施の形態よりも高くなる。シリコン窒化膜の誘電率はシリコン酸化膜の約２倍であった。本実施の形態のＰチャネルＭＩＳ電界効果トランジスタの電流駆動能力は、＜１００＞方位のシリコン基板上にシリコン酸化膜からなるゲート絶縁膜を形成したＰチャネルＭＩＳ電界効果トランジスタの約５倍となる。本実施の形態のＭＩＳ電界効果トランジスタの移動度が高くなるのは、第１の実施の形態と同様、ソース領域からドレイン領域に沿った電子および正孔の有効質量および格子散乱確率が減少することに起因する。
【００６８】
以上のように、本実施の形態では、ＰチャネルパワーＭＩＳ電界効果トランジスタの電流駆動能力を第２の実施の形態よりもさらに高めることができる。
本実施の形態の移動度を高める面方位として、第１の実施の形態と同様、実質的に（１１０）面あるいは（１１０）面と等価ないしは面方向角度が近い他の面方位、（５５１）面、（３３１）面、（２２１）面、（３２１）面、（５３１）面、（２３１〉面、（３５１）面、（３２０）面、（２３０）面などに本実施の形態の電界効果トランジスタを形成してもよい。
【００６９】
本実施の形態のＰチャネルＭＩＳ電界効果トランジスタのゲートシリコン窒化膜は、第１の実施の形態と同様に、図６に示したラジアルラインスロットアンテナを用いたマイクロ波励起プラズマ装置で実現される。本実施の形態のゲートシリコン窒化膜は以下のようにして形成される。
【００７０】
まず、真空容器（処理室）４０１内を真空にし、シャワープレート４０２からＫｒガス、ＮＨ３ ガスを導入して、処理室４０１内の圧力を１Ｔｏｒｒ程度に設定する。表面に（１１０）面を有するＮ型シリコンウェハ基板４０３（図５の２０１）を、加熱機構を持つ試料台４０４上に載置し、シリコンウェハ基板４０３の温度が４００℃程度になるように設定する。
【００７１】
続いて、同軸導波管４０５からラジアルラインスロットアンテナ４０６と誘電体板４０７を通して、処理室４０１内に２．４５ＧＨｚのマイクロ波を供給し、処理室４０１内に高密度のプラズマを生成する。シャワープレート４０２と基板４０３との間の間隔は６ｃｍ程度とする。本実施の形態では、ラジアルラインスロットアンテナを用いたプラズマ装置を用いて成膜した例を示しているが、他の方法を用いてマイクロ波を処理室内に導入してもよい。
【００７２】
Ｋｒガス、ＮＨ３ ガスが混合された高密度励起プラズマ中では、中間励起状態にあるＫｒ＊とＮＨ３ 分子が衝突して、ＮＨ＊が効率よく発生する。このラジカルにより、シリコン基板表面は窒化される。
【００７３】
マイクロ波励起プラズマを用いたシリコン表面窒化では、窒化膜の成長速度の面方位依存は殆どない。また、シリコン窒化膜とシリコンとの界面準位密度は、（１００）面、（１１０）面および他のあらゆる面方位とも低く良好である。
【００７４】
本実施の形態のゲートシリコン窒化膜形成においては、水素が存在することがひとつの重要な要件である。プラズマ中に水素が存在することにより、シリコン窒化膜中およびシリコン窒化膜とシリコンとの界面のダングリングボンドがＳｉ−ＨあるいはＮ−Ｈ結合を形成して終端され、その結果シリコン窒化膜および界面の電子トラップが無くなる。Ｓｉ−Ｈ結合、Ｎ−Ｈ結合が本実施の形態のシリコン窒化膜に存在することはそれぞれ赤外吸収スペクトル、Ｘ線光電子分光スペクトルを測定することで確認されている。水素が存在することで、ＣＶ特性のヒステリシスも無くなり、シリコンとシリコン窒化膜との膜界の面密度も３×１０１０ｃｍ−２と低く抑えられる。希ガス（Ａｒ、ＸｅまたはＫｒ）とＮ２／Ｈ２の混合ガスを使用してシリコン窒化膜を形成する場合には水素ガスの分圧を０．５％以上とすることで、膜中の電子や正孔のトラップが急激に減少する。
【００７５】
なお、本実施の形態においてマイクロ波励起プラズマで形成するゲートシリコン窒化膜は少なくともシリコンと接する部分に存在すればよく、そのゲートシリコン窒化膜の上に異種の材料、例えばシリコン酸化膜、アルミニウム酸化膜、タンタル酸化膜、ハフニウム酸化膜、ジルコニウム酸化膜などの絶縁膜を積層形成してもよい。特に、本実施の形態のように、ＰチャネルパワーＭＩＳ電界効果トランジスタを作成する場合、ゲートシリコン窒化膜の上に他の製造方法、例えばＣＶＤ法等により絶縁膜を形成して、所望の厚さのゲート絶縁膜を得るようにしてもよい。
【００７６】
また、本実施の形態のゲートシリコン窒化膜を実現するためには、図６に示した装置の他に、プラズマを用いた低温の窒化膜形成を可能とする別のプラズマプロセス用装置を使用しても構わない。例えば、マイクロ波によりプラズマを励起するためのＡｒ、ＸｅまたはＫｒガス（Ｘｅが好ましい）を放出する第１のガス放出手段と、ＮＨ３ ガス（またはＮ２／Ｈ２ガス）を放出する第２のガス放出手段とをもつ２段シャワープレート型プラズマプロセス装置でゲートシリコン窒化膜を形成することも可能である。
【００７７】
［第４の実施の形態］
次に、シリコン表面の粗さを低減させることにより、ＰチャネルパワーＭＩＳ電界効果トランジスタの特性を向上させる本発明の第４の実施の形態について説明する。
本発明者等の観察によれば、電界効果トランジスタを製造する場合、ＲＣＡ洗浄におけるアルカリ処理時、並びに純水リンス時等に、素子領域表面が不可避的に粗面化してしまうことが判明した。
【００７８】
一方、電界効果トランジスタにおけるキャリアの移動度は、トランジスタの電流駆動能力を示す指標の１つであり、Ｐチャネル電界効果トランジスタにおいてはホールがキャリアとなる。一般に、電界効果トランジスタの電流駆動能力を向上させるためには、素子領域の表面の粗さを少なくしてキャリアの移動度を上げる必要がある。
【００７９】
具体的に説明すると、通常のＲＣＡ洗浄を用いた場合、素子領域におけるシリコンの表面ラフネスは、中心線平均粗さＲａで表現すると、Ｒａ＝０．５〜１．５ｎｍ程度の荒れを生じ、その上に、ゲート絶縁膜が形成されることを本発明者等は確認した。ゲート絶縁膜の形成にはドライＯ２ を用いて形成されるシリコン酸化膜が一般的であるが、ドライＯ２ を用いる酸化の場合、（１１１）ファセット面から酸化種が進入し、優先的に酸化が進むと考えられ、その結果、シリコン表面とゲートシリコン酸化膜との界面の粗さは、更に大きくなることが観測された。
【００８０】
ＲＣＡ洗浄による微小な荒れを有するシリコンを用いて、電界効果トランジスタを作製した場合、当該電界効果トランジスタの電流駆動能力が低下するのみならず、実際にゲート電極に電圧を加えた場合、突起部に電界集中が生じ、絶縁破壊に至りやすくなる。特に、表面に実質的に（１１０）面を有するシリコンを用いた場合、アルカリ処理時における荒れは激しくなり、このシリコンを用いた場合における移動度の低下等を招く。
【００８１】
本実施の形態では、以上のようなシリコン表面の粗さを低減させることにより、ＰチャネルパワーＭＩＳ電界効果トランジスタの特性を向上させる。
まず、本実施の形態の原理について説明する。（１１０）シリコン表面におけるキャリアの移動度を、律速する要因（律速要因）について説明すると、移動度の律速要因として、通常、▲１▼不純物散乱μｃｏ、▲２▼ホノン散乱μｐｈ、▲３▼表面ラフネス散乱μｓｒの３つの要因が挙げられる。さらに、観測される移動度μは、３つの要因の足し合わせとなっており、マターソン（Ｍａｔｔｅｒｓｏｎ ）の法則で与えられ、下記の式１によってあらわされることが知られている。
【００８２】
【数２】
上記した３つの律速要因の中で、（１１０）面におけるキャリアが、シリコン表面のラフネス（すなわち、表面ラフネス散乱μｓｒ）に大きく影響を受けることが判明した。実際に、極低温にて移動度と実効電界との関係を調べると、不純物散乱μｃｏおよびホノン散乱μｐｈを実質的に無視することができ、表面ラフネス散乱μｓｒによる影響だけを抽出することができる。そこで、７７Ｋにて移動度と実効電界との関係を調べた結果、（１１０）面は、（１００）面よりも、界面ラフネスが移動度に与える影響が大きいことが分かった。
【００８４】
さらに、図１０を参照すると、中心線平均組さＲａと界面ラフネススペクトルとの関係を、シミュレーションにより調べた結果が示されている。従来手法を用いて実際に実現可能な中心線平均粗さＲａが約０．４ｎｍであることを考慮すると、図１０に示した中心線平均組さＲａと界面ラフネススペクトルとの関係は、従来手法による限界より小さいＲａ領域における関係であることが分かる。ここで、界面ラフネススペクトルとは、物理的に測定などで求められるラフネスではなく、実際にキャリアが感じているラフネスであり、以下の式３のように定義する。
【００８５】
【数３】
ここで、Δは界面ラフネスの中心線平均粗さＲａ、Λは界面ラフネスの平均周期であり、さらにｑはキャリアの界面への入射波数ベクトルｋと反射波数ベクトルｋ’との差（すなわち、ｑ＝ｋ−ｋ’）である。
【００８７】
図１０に示すように、（１００）面では、中心線平均粗さＲａの変化に対して、界面ラフネススペクトルの変化は無視できるほど小さい。それに対して、（１１０）面の場合、中心線平均粗さＲａの低下に従い、界面ラフネススペクトルは低下し、キャリアの移動度が上昇することが分かる。さらに、図１０からも明らかなとおり、中心線平均粗さＲａを０．０７ｎｍ以下にすることで、（１００）シリコンにおける電子移動度と同等レベルまで、（１１０）シリコンにおける移動度が向上することがシミュレーションにより推測できる。
【００８８】
そこで、本実施の形態の趣旨は、（１１０）シリコン表面の中心線平均粗さＲａを従来の限界である０．０４ｎｍ以下、特に、０．１５ｎｍ以下、好ましくは、０．０７ｎｍ以下まで平坦化できる手法および平坦化されたシリコンを用いてＰチャネルパワーＭＩＳ電界効果トランジスタを得ることにある。
【００８９】
図１１を参照して、本発明の第４の実施の形態となるＰチャネルパワーＭＩＳ電界効果トランジスタの製造方法を説明する。
まず、図１１（ａ）に示すように、表面に（１１０）面を有するＮ型シリコンウェハ基板３０１を用意し、その表面に、例えばＳＴＩ法により素子分離を行い、ソースドレインおよびチャネル領域を含む素子領域３０２を形成する。
【００９０】
次に、素子領域３０２に対してＲＣＡ洗浄を施す（図１１（ｂ））。本実施の形態のように、微細な粗さ（ラフネス）が問題となるようなラフネス領域では、ＲＣＡ洗浄の１工程であるＳＣ１洗浄時におけるラフネスの増加をも考慮しておく必要があることが分かった。実際、ＲＣＡ洗浄の１工程であるＳＣ１洗浄時に、ＯＨ濃度によってシリコン表面がエッチングされ、当該エッチングによりラフネスが増加することが確認された。
【００９１】
このことを考慮して、本実施の形態では、ＯＨ濃度が低いＳＣ１洗浄処理を施す。典型的な従来のＳＣ１処理では、ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：５の薬液が使用される。しかしながら、本実施の形態では、ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝０．０５：１：５と、従来のＳＣ１処理に比較してＯＨ濃度を下げている。
【００９２】
なお、シリコン結晶中において、ＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ ）等の欠陥密度が高い場合、ＳＣ１処理時に表面ラフネスの増加が加速することも観測された。さらに、欠陥が原因で、ＳＣ１処理後にマイクロピットが表面に形成され、酸化膜耐圧の劣化も誘発することが判明した。特に、ＣＺウェハを用いた場合、ＣＯＰ密度が高いことが知られている。
【００９３】
したがって、ＳＣ１洗浄時における表面ラフネスの増加を抑制するには、好ましくは、シリコン表面に水素アニール処理、またはアルゴンアニール処理等を施し、残留酸素のレベルを、５×１０１６／ｃｍ３ 程度まで低下させたシリコンを用いるか、さらにはＳｉエピタキシャル成長を表面に施したシリコンウェハを用いるのが良い。本実施の形態では、Ｓｉエピタキシャル成長を表面に施したシリコンウェハを用いた。
【００９４】
このように、前記低ＯＨ濃度のＳＣ１工程を用いた場合、シリコン表面は、０．１５ｎｍ程度の中心線平均粗さＲａを有していた。この程度の表面粗さを有するシリコンを用いてＰチャネルトランジスタを作製した場合、従来のＰチャネルトランジスタに比較して改善された移動度を有するトランジスタを得ることができる。しかしながら、図１０からも明らかなとおり、（１１０）シリコンを使用した場合、この程度の中心線平均粗さＲａでは、（１００）シリコンを使用した場合と同等の移動度は達成できない。
【００９５】
そこで、本実施の形態では、表面粗さを更に平坦化するために、図１１（ｃ）に示すように、素子領域３０２のシリコン表面の平坦化処理として、ラジカル酸素を含む雰囲気中において、素子領域３０２の表面を酸化し、犠牲酸化膜３０３を形成する。このラジカル酸素雰囲気で犠牲酸化膜３０３を形成することによって、この犠牲酸化膜３０３の表面は犠牲酸化膜３０３の形成前に比較して平坦化されることが確認された。
【００９６】
ここで、図１１（ｃ）で使用したラジカル酸化について具体的に説明する。本実施の形態のラジカル酸化処理は、図６に示したマイクロ波励起プラズマ装置を用いる。図６において、真空容器（処理室）４０１は、まず真空状態にされ、続いて、シャワープレート４０２からＫｒガス、Ｏ２ ガスを導入し、処理室４０１内の圧力を１Ｔｏｒｒ程度に設定する。表面に（１１０）面を有するシリコンウェハ基板４０３（図１１の３０１）を加熱機構を持つ試料台４０４上に載置し、シリコンウェハ基板４０３の温度が４００℃程度になるように設定する。この温度設定は、２００〜５５０℃の範囲内で以下に述べる結果はほとんど同様のものとなる。
【００９７】
続いて、同軸導波管４０５からラジアルラインスロットアンテナ４０６と誘電体板４０７を通して、処理室４０１内に２．４５ＧＨｚのマイクロ波を供給し、処理室４０１内に高密度のプラズマを生成する。供給するマイクロ波の周波数は、９００ＭＨｚ以上１０ＧＨｚ以下の範囲にあれば以下に述べる結果はほとんど同様のものとなる。シャワープレート４０２と基板４０３との間の間隔は、本実施の形態では６ｃｍに設定してある。この間隔は狭いほうがより高速な成膜が可能となる。本実施の形態では、ラジアルラインスロットアンテナを用いたプラズマ装置を用いて酸化した例を示しているが、他の方法を用いてマイクロ波を処理室内に導入してもよい。
【００９８】
ラジカル酸素を含む雰囲気中でシリコン表面を酸化する場合、シリコン表面の突起部分への酸化種の付着確率が高い効果と、さらには、ラジカルが突起部に当ると、突起部が負に帯電し、Ｏ＋やＯ２＋ 等の酸素イオンを引き寄せ易くなる効果が相乗し、突起部分が優先的に酸化され、結果として、シリコン表面には、平坦化されたシリコン酸化膜が形成されるものと推測される。
【００９９】
図１２には、ドライ酸化をシリコン表面に施した場合と、ラジカル酸素を含む雰囲気中で酸化を施した場合で、酸化前後における表面平坦変化の様子が示されている。ここで、イニシャルは、前記低ＯＨ濃度のＳＣ１工程を行った後の中心線平均粗さＲａを示しており、図１２からも明らかなとおり、中心線平均粗さＲａは０．１４〜０．１６ｎｍの範囲にある。
【０１００】
このようなシリコン表面に、ドライ酸化により、シリコン酸化膜を形成した場合、中心線平均粗さＲａは０．１７〜０．１９ｎｍの範囲に変化している。一方、本実施の形態のように、ラジカル酸化によりシリコン酸化膜を形成した場合、その表面の中心線平均粗さＲａは０．０７ｎｍよりも小さくなっている。このように、ドライ酸化の場合は、酸化によりラフネスが増加しているのに対し、ラジカル酸化を施すことにより、平坦性が向上していることが分かる。
【０１０１】
図１２に示した酸化後のラフネスは、酸化膜をＨＦとＨＣｌの混合液（体積比率、ＨＦ：ＨＣｌ＝１．１９）に１分間浸して剥離した後のものである。なお、酸化膜のエッチングにＨＦとＨＣｌの混合液を用いたのは、なるべく低ＯＨイオン濃度の薬液を用いることにより、酸化膜剥離時におけるシリコン表面のエッチングを抑制して、シリコンとゲート絶縁膜界面の状況を正確に把握するためである。
【０１０２】
酸化後のラフネスを測定する前に、（１１０）面シリコンを、ＨＦとＨＣｌの混合液に１０分以上浸漬した後、浸漬前後での中心線平均粗さＲａの変化を調べた。この結果、浸漬前後において、（１１０）面シリコンに中心線平均粗さＲａの変化が認められず、シリコンのエッチングは生じていないことが確認できた。このことにより、本評価手法の妥当性が確認できた。以降、絶縁膜下のシリコン表面のラフネス値は、前記ＨＦとＨＣｌの混合液に１分間浸して絶縁膜を剥離した後に評価した値とする。
【０１０３】
前述したように、ラジカル酸化を施した場合、シリコン表面の平坦性を向上させることができる。本ラジカル酸化処理を用いたシリコン表面の平坦化は、シリコン面方位や適応される半導体素子に限定されること無く、他の半導体素子にも応用が可能な技術である。
【０１０４】
前述した犠牲酸化膜３０３の形成後、図１１（ｄ）に示すように、この犠牲酸化膜３０３を剥離する。本実施の形態では、ＨＦ：ＨＣｌ＝１：１９の体積比で混合したｐＨが１以下の薬液を使用して、犠牲酸化膜３０３を剥離した。
【０１０５】
次に、図１１（ｅ）に示すように、ラジカル酸素を含む雰囲気中で素子領域のシリコン表面を酸化し、厚さ５ｎｍのシリコン酸化膜からなるゲート絶縁膜３０４を形成する。この状態で、ゲート絶縁膜３０４を、ＨＦ：ＨＣｌ＝１：１９の体積比で混合したｐＨが１以下の薬液に１分間浸漬して試験的に剥離し、シリコン表面とゲート絶縁膜の界面ラフネスを評価したところ、中心線平均粗さＲａが０．０６ｎｍであった。
【０１０６】
続いて、ゲート絶縁膜３０４を形成したシリコンウェハ基板３０１の全面に、しきい値電圧を制御するため、ボロンをイオン注入する（図１１（ｆ）））。ボロンのイオン注入後、素子領域３０２のゲート絶縁膜３０４上に多結晶シリコン電極（ゲート電極）３０５を形成する（図１１（ｇ））。
【０１０７】
ゲート電極３０５の形成後、ボロンを低濃度でイオン注入してＰ−ソース領域およびＰ−ドレイン領域３０６を形成し（図１１（ｈ））、ゲート電極３０５の側壁に側壁絶縁膜３０７を形成する（図１１（ｉ））。その後、Ｐ型不純物を高濃度にイオン注入してＰ＋ソース領域およびＰ＋ドレイン領域３０８を形成する（図１１（ｊ））。最後に、Ｐ＋ソース領域およびＰ＋ドレイン領域３０８上の絶縁膜３０４に開口部を形成して、アルミニウム等によりソース電極およびドレイン電極（不図示）を形成して、ＰチャネルパワーＭＩＳ電界効果トランジスタの作製が終了する。
【０１０８】
次に、図１１（ｂ）に示したＲＣＡ洗浄後における中心線平均粗さＲａと移動度との関係を検討した。ここでは、ＲＣＡ洗浄後のＳＣ１洗浄時のアンモニア濃度を変化させることにより、シリコン表面の中心線平均粗さＲａを、０．０５〜０．１８ｎｍと変化させ、その際における移動度のラフネス散乱成分の変化を調べた。
【０１０９】
結果を図１３に示す。図１３により、中心線平均粗さＲａが低下するに従い、移動度は向上することが分かる。前記した低ＯＨ濃度のＳＣ１工程を用いた場合、中心線平均粗さＲａは０．１５ｎｍ程度であり、これが洗浄によって達成できる平坦限界と言える。これに対して、本実施の形態のように、ラジカル酸化により犠牲酸化膜３０３を形成し、それを剥離する工程を入れることで、中心線平均粗さＲａを０．０５ｎｍまで平坦化が達成できた。
【０１１０】
図１３に示した（１１０）シリコンの中心線平均粗さＲａと移動度との関係からも明らかなように、中心線平均粗さＲａを０．１５ｎｍ以下とすることで、電子移動度の向上現象を確認できた。また、中心線平均粗さＲａを０．０９ｎｍ以下にすると、急激に移動度が増加することが分かった。０．０９ｎｍは急激な移動度上昇が起こり始める変曲点と言える。さらに、中心線平均粗さＲａを０．０７ｎｍまで平坦化することで、（１００）表面で得られるキャリア電子移動度と同等の移動度が得られ、移動度は０．０５ｎｍ以下まで改善されることが予測できる。
【０１１１】
以上は、洗浄後、前記ラジカル犠牲酸化を行うことにより、非常に平坦な面を得ることができたことで、初めて得ることができた知見である。
図１３からも明らかな通り、本実施の形態では、中心線平均粗さＲａ＝０．０５ｎｍを達成できており、従来のＲＣＡ洗浄を用いて形成したＰチャネルＭＩＳトランジスタに比べて、移動度を３倍向上させることが実現できた。
【０１１２】
こうして、本実施の形態では、ＮチャネルパワーＭＩＳ電界効果トランジスタと同等サイズ、同等コストで同等の電流駆動能力を得ることができる。
さらに、従来のＲＣＡ洗浄を用いて形成したＭＩＳトランジスタに比べて、シリコン表面とゲート絶縁膜との界面が平坦であることから、ゲート絶縁膜３０４の信頼性を向上させることができる。
【０１１３】
なお、本実施の形態では、ゲート絶縁膜３０４をマイクロ波励起プラズマを用いて形成しているが、他の製造方法、例えばＣＶＤ法等により形成してもよい。ゲート絶縁膜３０４を構成するシリコン酸化膜は、少なくともシリコンと接する部分に存在すればよく、その上層に異種の材料、例えばアルカリ土類金属や希土類金属もしくは遷移金属を用いた酸化物、窒化物、酸窒化物、シリケートなどの絶縁膜を１層以上積層形成してもよい。例えば、ゲート、ソース間耐電圧が６０Ｖの場合は、マイクロ波励起プラズマで形成可能なゲート絶縁膜の厚さは数十ｎｍ程度なので、このゲート絶縁膜の上に他の製造方法、例えばＣＶＤ法等により絶縁膜を形成して、所望の厚さのゲート絶縁膜３０４を得るようにしてもよい。
【０１１４】
また、本実施の形態において形成するシリコン酸化膜の代わりに、アルカリ土類金属や希土類金属もしくは遷移金属を用いた酸化物、窒化物、酸窒化物、シリケート等からなるゲート絶縁膜を形成してもよい。さらには、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜のいずれか１つ以上を含むゲート絶縁膜を形成してもよい。
【０１１５】
本実施の形態においてゲート絶縁膜として使用できる高誘電膜を構成する材料を例示すると、Ｈｆ，Ｚｒ，Ｔａ，Ｔｉ，Ｌａ，Ｃｏ，ＹおよびＡｌの１つ又は何れかの元素を組み合わせた金属シリケイト、Ｓｉ，Ｈｆ，Ｚｒ，Ｔａ，Ｔｉ，Ｙ，Ｎｂ，Ｎａ，Ｃｏ，Ａｌ，Ｚｎ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌａ，Ｃｅ，Ｐｒ，Ｓｍ，Ｅｕ，Ｇｄ，Ｄｙ，Ｅｒ，ＳｒおよびＢａから選ばれる１つ又は何れかの元素を組み合わせた金属酸化物、Ｓｉ，Ｈｆ，Ｚｒ，Ｔａ，Ｔｉ，Ｙ，Ｎｂ，Ｎａ，Ｃｏ，Ａｌ，Ｚｎ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌａ，Ｃｅ，Ｐｒ，Ｓｍ，Ｅｕ，Ｇｄ，Ｄｙ，Ｅｒ，ＳｒおよびＢａから選ばれる１つ又は何れかの元素を組み合わせた金属窒化物、あるいは、Ｓｉ，Ｈｆ，Ｚｒ，Ｔａ，Ｔｉ，Ｙ，Ｎｂ，Ｎａ，Ｃｏ，Ａｌ，Ｚｎ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌａ，Ｃｅ，Ｐｒ，Ｓｍ，Ｅｕ，Ｇｄ，Ｄｙ，Ｅｒ，ＳｒおよびＢａから１つ又は何れかの元素を組み合わせた金属酸窒化物が含まれる。
【０１１６】
［第５の実施の形態］
次に、図１４を参照して、本発明の第５の実施の形態となるＰチャネルパワーＭＩＳ電界効果トランジスタの製造方法を説明する。第４の実施の形態では、表面にＳｉエピタキシャル成長処理を施した（１１０）シリコン面を用いたが、本実施の形態では、表面にＳｉエピタキシャル成長処理を施した（１１０）シリコン面を、＜１００＞方向ヘ８°オフさせたシリコン面を用い、さらにゲートシリコン酸窒化膜を用いた場合について述べる。なお、前述の８°オフさせた面は、（５５１）シリコン面と言い換えることができる。
【０１１７】
まず、図１４（ａ）に示すように、表面に（５５１）面を有するＮ型シリコンウェハ基板４０１を用意し、その表面に、例えばＳＴＩ法により素子分離を行い、ソースドレインおよびチャネル領域を含む素子領域４０２を形成する。
【０１１８】
次に、素子領域４０２に対してＲＣＡ洗浄を施す（図１４（ｂ））。ここでは、第４の実施の形態と同様に、ＳＣ１洗浄時におけるラフネス増加を抑制するために、ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝０．０５：１：５と、従来のＳＣ１処理に比較してＯＨ濃度を下げた薬液を使用した。
【０１１９】
その後、図１４（ｃ）および図１４（ｄ）のように、素子領域４０２のシリコン表面の平坦化処理として、３００℃〜５００℃のラジカル酸素を含む雰囲気中で、素子領域４０２の表面に犠牲酸化膜４０３を形成し、さらに犠牲酸化膜４０３を剥離する。本実施の形態では、ＨＦ：ＨＣｌ＝１：１９の体積比で混合したｐＨが１以下の薬液を使用して、犠牲酸化膜４０３を剥離した。
【０１２０】
犠牲酸化膜４０３を剥離した時点での表面状況を観察すると、図１５に示すように、（１１０）面が表面に現れたテラスと、＜−１１０＞方向に沿ったステップにより、自己整合的に、階段状の形状が現れる。ステップの高さは０．１７〜０．３５ｎｍ程度、中心線平均粗さＲａで０．０４ｎｍ程度が好ましい。
【０１２１】
次に、図１４（ｅ）に示すように、ラジカル酸素を含む雰囲気で素子領域４０２のシリコン表面を酸化し、シリコン酸窒化膜からなるゲート絶縁膜４０４を形成する。この状態で、ゲート絶縁膜４０４を、ＨＦ：ＨＣｌ＝１：１９の体積比で混合したｐＨが１以下の薬液に１分間浸漬して試験的に剥離し、シリコン表面とゲート絶縁膜の界面ラフネスを評価したところ、中心線平均粗さＲａが０．０５ｎｍであった。なお、比較のために、ラジカル犠牲酸化処理を行わなかったシリコン表面の中心線平均粗さＲａを調べたところ、０．１５ｎｍであった。
【０１２２】
本実施の形態の電界効果トランジスタのゲートシリコン酸窒化膜は、第４の実施の形態と同様に、ラジアルラインスロットアンテナを用いたマイクロ波励起プラズマ処置（図６）を使用することによって形成できる。具体的には、シリコン酸窒化膜は次のようにして形成される。
【０１２３】
まず、真空容器（処理室）４０１内を真空にし、シャワープレート４０２からＫｒガス、Ｏ２ ガス、ＮＨ３ ガスを導入して、処理室４０１内の圧力を１Ｔｏｒｒ程度に設定する。表面に（１１０）面を有するシリコンウェハ基板４０３（図１４の４０１）を加熱機構を持つ試料台４０４上に載置し、シリコンウェハ基板４０３の温度が４００℃程度になるように設定する。この温度設定は、２００〜５５０℃の範囲内で以下に述べる結果はほとんど同様のものとなる。
【０１２４】
続いて、同軸導波管４０５からラジアルラインスロットアンテナ４０６と誘電体板４０７を通して、処理室４０１内に５．４５ＧＨｚのマイクロ波を供給し、処理室４０１内に高密度のプラズマを生成する。シャワープレート４０２と基板４０３との間の間隔は６ｃｍ程度とする。本実施の形態では、ラジアルラインスロットアンテナを用いたプラズマ装置を用いて酸窒化した例を示しているが、他の方法を用いてマイクロ波を処理室内に導入してもよい。
【０１２５】
本実施の形態のゲートシリコン酸窒化膜形成においては、第２の実施の形態と同様に、水素が存在することがひとつの重要な要件である。水素が存在することで、ＣＶ特性のヒステリシスも無くなり、シリコンとシリコン酸窒化膜との膜界の面密度も３×１０１０ｃｍ−２と低く抑えられる。希ガス（ＡｒまたはＫｒ）とＯ２ 、Ｎ２、Ｈ２の混合ガスを使用してシリコン酸窒化膜を形成する場合には水素ガスの分圧を０．５％以上とすることで、膜中の電子や正孔のトラップが急激に減少する。
【０１２６】
次に、ゲート絶縁膜４０４の形成後、シリコンウェハ基板４０１の全面に、しきい値電圧を制御するため、ボロンをイオン注入し（図１４（ｆ）））、素子領域４０２のゲート絶縁膜４０４上に多結晶シリコン電極（ゲート電極）４０５を形成する（図１４（ｇ））。
【０１２７】
ゲート電極４０５の形成後、ボロンを低濃度でイオン注入してＰ−ソース領域およびＰ−ドレイン領域４０６を形成し（図１４（ｈ））、ゲート電極４０５の側壁に側壁絶縁膜４０７を形成する（図１４（ｉ））。その後、Ｐ型不純物を高濃度にイオン注入してＰ＋ソース領域およびＰ＋ドレイン領域４０８を形成する（図１４（ｊ））。最後に、Ｐ＋ソース領域およびＰ＋ドレイン領域４０８上の絶縁膜４０４に開口部を形成して、アルミニウム等によりソース電極およびドレイン電極（不図示）を形成して、ＰチャネルパワーＭＩＳ電界効果トランジスタの作製が終了する。
【０１２８】
本実施の形態では、従来のＲＣＡ洗浄を用いて形成したＰチャネルＭＩＳトランジスタに比べて、移動度を３倍向上させることが実現できた。
さらに、従来のＲＣＡ洗浄を用いて形成したＭＩＳトランジスタに比べて、シリコン表面とゲート絶縁膜との界面が平坦であることから、ゲート絶縁膜４０４の信頼性を向上させることができる。
【０１２９】
なお、本実施の形態において、マイクロ波励起プラズマ処理室内に導入するガスを、例えば、Ｋｒガス、ＮＨ３ ガスとすれば、ゲートシリコン窒化膜を形成することも可能となる。
【０１３０】
また、ゲート絶縁膜４０４を構成するシリコン酸窒化膜またはシリコン窒化膜は、少なくともシリコンと接する部分に存在すればよく、その上層に異種の材料、例えばアルカリ土類金属や希土類金属もしくは遷移金属を用いた酸化物、窒化物、酸窒化物、シリケートなどの絶縁膜を１層以上積層形成してもよい。本実施の形態では、ゲート、ソース間耐電圧が２０ＶのＰチャネルパワーＭＩＳ電界効果トランジスタを作成する場合（定格１２Ｖのバッテリで駆動される車両用電製品に使用されるパワートランジスタを作成する場合）なので、ゲート絶縁膜の厚さは４０ｎｍであり、窒化または酸窒化で形成可能であるが、ゲート、ソース間耐電圧が例えば６０Ｖの場合は、マイクロ波励起プラズマで形成可能なゲート絶縁膜の厚さは数十ｎｍ程度なので、このゲート絶縁膜の上に他の製造方法、例えばＣＶＤ法等により絶縁膜を形成して、所望の厚さのゲート絶縁膜４０４を得るようにしてもよい。
【０１３１】
また、本実施の形態において形成するシリコン酸窒化膜の代わりに、アルカリ土類金属や希土類金属もしくは遷移金属を用いた酸化物、窒化物、酸窒化物、シリケート等からなるゲート絶縁膜を形成してもよい。
【０１３２】
以上の第４の実施の形態および第５の実施の形態では、シリコン表面をラジカル犠牲酸化処理によって平坦化した場合の実施の形態を示したが、ラジカル犠牲酸化処理以外の手法を用いても、平坦性を維持または向上させ、ＰチャネルパワーＭＩＳ電界効果トランジスタの性能を向上させることができる。
【０１３３】
［第６の実施の形態］
まず、湿式酸化を用いた平坦性向上の実施の形態を第６の実施の形態として説明する。比較的大きいラフネスを有する表面を備えた（１１０）シリコンを用意し、１０００℃、Ｈ２ ＝１ｓｌｍ、Ｏ２ ＝１ｓｌｍの条件で、当該シリコン表面を湿式酸化して、厚さ３０００オングストロームのシリコン酸化膜を形成する（第１工程）。
【０１３４】
次に、ＨＦを含むＨ２Ｏ 薬液により、シリコン酸化膜を残膜厚０〜２５００オングストロームとなるまでエッチバックし（第２工程）、その後、第１工程と第２工程を、２回繰り返し、最後にＨＦ：ＨＣｌ＝１：１９の体積比で混合したｐＨが１以下の薬液を用いてシリコン酸化膜を完全に剥離した。
【０１３５】
その結果を図１６に示す。図１６の横軸は、第２工程におけるシリコン酸化膜の残膜量（厚さ）を示し、縦軸は中心線平均粗さＲａを示している。リファレンスとして、一度に９０００オングストロームのシリコン酸化膜を形成し、ＨＦ：ＨＣｌ＝１：１９の体積比で混合したｐＨが１以下の薬液を用いてシリコン酸化膜を剥離したものを示す。
【０１３６】
図１６によれば、第２工程におけるエッチバック時のシリコン酸化膜の残膜厚を小さくするに従い、中心線平均粗さＲａは低減することが分かり、残膜厚１０００オングストロームで中心線平均粗さＲａがほぼ飽和している。残膜厚０、つまりシリコン酸化膜を全て剥離し切ってしまうと、平坦化の効果が失われることが分かる。
【０１３７】
これは、薬液処理によりシリコン面が露出すると、薬液自身によるシリコン表面のアタックやメタル汚染付着などの平坦化を阻害する要因が増加することに起因するものと推測される。また、第２工程における残膜量を適切な値、例えば、残膜厚１００オングストロームなどにすれば、一度に９０００オングストロームのシリコン酸化膜を形成し剥離するよりも、第１工程と第２工程を繰り返した処理を行った方が、平坦化効果が高いことが確認できた。
【０１３８】
酸化とエッチバックによる平坦化効果のメカニズムは不明であるが、エッチバックにより残膜を薄くすると、シリコンとシリコン酸化膜の界面付近に、湿式酸化時の酸化種が均一に届きやすくなることも一因と推測される。
【０１３９】
さらに、第１工程と第２工程の繰り返し回数と平坦性との関係を調べ、その結果を図１７に示す。図１７の横軸は、繰り返し回数、縦軸は中心線平均粗さＲａである。図１７からも明らかなとおり、繰り返し回数が３回を超えると、中心線平均粗さＲａにほぼ飽和の傾向が見られ、第１工程と第２工程の繰り返し回数に適正値があることが確認できた。
【０１４０】
以上のように、湿式ガスを用いた酸化を行い（第１工程）、酸化膜を剥離すること無く１０オングストローム以上１０００オングストローム以下までエッチバックを行い（第２工程）、その後、第１工程と第２工程を所望数繰り返し、最後にＨＦを含む水溶液により酸化膜を剥離することによっても、シリコン表面をイニシャルウェハに比較して平坦化することができる。
【０１４１】
［第７の実施の形態］
次に、薬液処理を用いて平坦性維持および改善する手法を本発明の第７の実施の形態として説明する。シリコン表面の洗浄にはＲＣＡ洗浄が多用されていることは前述したとおりであるが、ＲＣＡ洗浄工程のＳＣ１洗浄（８０℃程度に昇温させたアンモニアと過酸化水素水と純水液中にシリコンを浸漬しての洗浄）中に、Ｓｉ−Ｓｉ結合の弱い部分がＯＨイオンによりアタックされ、Ｓｉ表面が荒れることが知られている。ＳＣ１処理では、過酸化水素水によるシリコン表面の酸化と、ＯＨイオンによるＳｉ−Ｏエッチング、さらにはＳｉ−Ｓｉエッチングによるエッチバックを同時に進行させる。そのことにより、パーティクル除去や有機物汚染除去の効果が高いという特徴を有するものの、Ｓｉ表面を荒らすという副作用が存在する。シリコン表面をなるべく荒らさないためには、アルカリ洗浄を無くした洗浄処理方法が求められる。アルカリ洗浄処理を無くし、ＲＣＡと同等レベル以上のパーティクル除去、有機汚染除去、メタル汚染除去能力を有する洗浄方法として、特開平１１−０５７６３６号公報に、５つの工程を用いた洗浄処理方法が開示されている。
【０１４２】
特開平１１−０５７６３６号公報に開示された洗浄方法は、オゾンを含有する純水による洗浄を行う第１工程、５００ｋＨｚ以上の周波数の振動を与えながら、ＨＦとＨ２Ｏ と界面活性剤とを含有する洗浄液による洗浄を行う第２工程、オゾンを含有する純水による洗浄を行う第３工程、シリコン酸化膜を除去するためのＨＦとＨ２Ｏ を含有する洗浄液による洗浄を行う第４工程、純水による洗浄を行う第５工程からなることを特徴としている。
【０１４３】
特開平１１−０５７６３６号公報に開示された洗浄方法は、前述のようにアルカリ処理が入っていないことから、Ｓｉ表面の平坦性を損なうことなく洗浄を行うことができるものと推測され、当該公報には、洗浄前又は洗浄後の表面が中心線平均粗さＲａで０．１１ｎｍに保たれている例が示されている。しかしながら、当該公報には、ＲＣＡ洗浄を施した場合、表面ラフネス（Ｒａ）が荒れると言う事実について指摘していない。さらに、当該公報は、表面に（１００）面を有するシリコンに限って行った実験結果である。表面に（１１０）面を有するシリコンの場合、イニシャルウェハが０．１５ｎｍ以下のものは得られないし、同方法を用いても０．１５ｎｍ以下の中心線平均粗さＲａは得られない。
【０１４４】
本発明者等は、特開平１１−０５７６３６号公報に開示された第１工程〜第５工程のうち、第２工程および第４工程に用いるＨ２Ｏ を脱気させ、溶存酸素量を下げる処理を施すことによって、表面の平坦性を維持できることを見いだした。つまり、本実施の形態の第２工程では、第１工程において形成されたシリコン酸化膜を除去し、パーティクルの除去を行っている。同じく、第４工程においては、第３工程において形成されたシリコン酸化膜を除去し、メタル汚染の除去を行っている。
【０１４５】
第２工程および第４工程において、薬液中に溶存酸素が存在すると、ＨＦにより除去されたシリコン表面において、Ｓｉ−Ｓｉ結合の弱い部分が選択的に再酸化され、さらにＨＦにより除去されることが同時に進行し、結果、表面ラフネスが増大してしまう。そこで、本実施の形態では、第２工程および第４の工程における溶存酸素量を従来のｐｐｍオーダーから１００ｐｐｂ以下（好ましくは、１０ｐｐｂ以下）まで下げ、薬液処理を行った結果、表面ラフネス（Ｒａ）を維持できることを見いだした。
【０１４６】
より具体的に説明すると、表面に（１１０）面を有するシリコンに対しオゾン５ｐｐｍを含む純水による洗浄を５分行い（第１工程）、９５０ｋＨｚの周波数の振動を与えながら、脱気した０．５％ＨＦ水と脱気したＨ２Ｏ と５０ｐｐｍの界面活性剤とを含有する洗浄液による洗浄を５分行った（第２工程）。次に、オゾンを５ｐｐｍ含有する純水による洗浄を５分行い（第３工程）、酸化膜を除去するための脱気した０．５％ＨＦと脱気したＨ２Ｏ とを含有する洗浄液による洗浄を１分行い（第４工程）、脱気したＨ２Ｏ にＨを０．１〜５０ｐｐｍ添加した超純水による洗浄を１０分行った（第５工程）。
【０１４７】
また、洗浄は、シリコンを洗浄液に浸漬することで行った。洗浄が終了したシリコン表面のラフネスを、従来のＲＣＡと比較した結果を図１８に示す。図１８からも明らかなとおり、洗浄前に中心線平均粗さＲａが０．０８ｎｍのシリコン表面に、従来技術のＲＣＡ洗浄を施すと、０．１３ｎｍまで粗くなるが、本実施の形態では、０．１０ｎｍと荒れが緩和していることが分かる。
【０１４８】
なお、本実施の形態のように、シリコン酸化膜を剥離する際に、ＨＦと１００ｐｐｂ以下の溶存酸素濃度を有するＨ２Ｏ とを含有する洗浄液を用いることで、シリコン表面の荒れを緩和することができる技術は、シリコン窒化膜、シリコン酸窒化膜のいずれか１つを剥離処理を行う際にも利用できる。
【０１４９】
また、第２工程および第４工程に用いるＨ２Ｏ を脱気させ、その後、水素を０．１〜５０ｐｐｍ添加することで、溶存酸素量を下げる効果に加え、ＯＨイオン濃度を下げることを試み、ＲＣＡと比較した結果も図１８に示す。この結果、中心線平均粗さＲａは、イニシャルウェハの０．０８ｎｍと比較し、０．０１ｎｍ程度、荒れるものの、その程度は低減できていることが分かる。特に、第２工程においては、特開平１１−０５７６３６号公報に開示された洗浄方法の場合、５００ｋＨｚ以上の周波数の振動を与えながら処理すると、Ｈ２Ｏ がＨとＯＨに解離し、ＯＨ濃度が上昇すると言う問題があった。
【０１５０】
本実施の形態では、ＨＦと、脱気することで溶存酸素を１００ｐｐｂ以下とした後にＨを５０ｐｐｍ添加したＨ２Ｏ と、５０ｐｐｍの界面活性剤とを含有する洗浄液による洗浄を行うことにより、中心線平均粗さＲａを実質的に維持できる。このことは、ＯＨの発生を抑制した超音波洗浄が第２工程で行われていることを意味している。なお、溶存酸素は１０ｐｐｂ以下が好ましい。
【０１５１】
さらに、第２工程および第４工程に用いるＨ２Ｏ を脱気させ、その後、水素を０．１〜５０ｐｐｍ添加した薬液を使用することに加え、５つの工程を処理するにあたり、洗浄開始から終了まで、洗浄薬液とシリコン表面共に空気に晒すことの無い装置内で処理することで、空気中から薬液へ酸素が溶け込むことを防止した。従来のＲＣＡと比較した結果をも図１８に示す。図１８からも明らかなとおり、イニシャルウェハの０．０８ｎｍと比較して荒れは生じず、表面ラフネス（Ｒａ）を維持できることが分かる。
【０１５２】
前述した半導体の処理或いは洗浄は、ｐＨが７以下の非アルカリ性の液体のみで行ってもよい。この場合、超音波洗浄をＯＨの発生を抑制しつつ行ってもよいし、ＯＨ発生の抑制はＨ２ を添加することによって行ってもよい。
【０１５３】
［第８の実施の形態］
本発明をトレンチ構造縦形ＰチャンネルパワーＭＯＳトランジスタに適用した実施の形態について図１９を用いて説明する。図１９（ａ）は本実施の形態における縦形ＰチャンネルＭＯＳＦＥＴ用基板であり、第１の導電形を示す高濃度ドレイン層５０３、これと不純物濃度の異なるが導電形は同一のドレイン層５０４および第１の導電形とは反対の導電形である第２の導電形を有し、ＰチャンネルＭＯＳＦＥＴのチャンネルが形成されるボディ層５０５を、（１１０）面を有するシリコン基板（図示せず）上に形成して構成される。各層の導電形、不純物濃度および厚さは高濃度ドレイン層についてｐ型１×１０２０ｃｍ−３，０．２μｍ、ドレイン層についてｐ型２×１０１７ｃｍ−３，０．５μｍ、ボディ層についてｎ型５×１０１８ｃｍ−３，０．２μｍとした。本実施の形態では、高濃度ドレイン層５０３を不純物濃度が１×１０２０ｃｍ−３程度以上で厚さが２０μｍ以下であるため、形成した素子の直列抵抗を減少でき、高速に動作する素子を簡単に形成することができる。さらに、該層５０３は（１１０）面方位を有するＳｉ単結晶であり、従来の（１００）面方位の基板を用いた場合に比べ拡散定数が大きく動作速度を向上できる。また該Ｓｉ層は６００℃程度以下の低温エピタキシャル成長で形成され、不純物プロファイルが精密に制御されているため、高性能の素子を簡単に製造することができる。
【０１５４】
本実施の形態に係る縦型トレンチ構造ＰチャンネルＭＯＳＦＥＴは、図１９（ａ）に示す基板を用い、図１９（ｂ）に示すように、ソース領域を形成するために、ボディ領域５０５とは反対の導伝形を形成するボロンを導入すべく、ＢＦ２ ＋をイオン注入法により注入し、ソース領域５０６を形成する。その不純物濃度は、ｐ型１×１０２０ｃｍ−３である。続いて層間絶縁膜を形成するために、ＣＶＤ法によりＳｉＯ２ ５０７を０．５μｍ堆積した（図１９（ｃ））。これによりゲート電極とソース領域の重なり容量を低減することができる。
【０１５５】
次に、図１９（ｄ）に示すように、ゲート電極を形成するために、ゲート電極となる場所にトレンチホール５０８を形成する。これは次のように行う。基板全面にフォトレジストを塗布し、該フォトレジストのパターニングを行い、トレンチ作成部のレジストに開口部を設ける。該開口部はソース領域内に配置するようにする。次に一般に用いられているＲＩＥ法によりトレンチホールを形成する。該トレンチホール５０８の底部はドレイン領域５０４に達するように形成し、本実施例においては深さ０．８μｍ、幅０．３μｍ、長さ２０μｍとした。この値は素子の使用目的によって変更可能である。シリコン５０５表面は（１１０）面であるので、それと９０°をなすトレンチホール５０８の内側壁面も（１１０）面になっている。次に図２０（ａ）に示すように、フォトレジストを除去したのちゲート酸化膜５１１を形成する。ゲート酸化膜の形成は、ＫｒとＯ２ を混合したガスを用いて４００℃の温度でプラズマ酸化し、該トレンチホール内壁に２０ｎｍの膜厚のイリコン酸化膜を形成した。これにより、該トレンチホール５０８の（１１０）面内壁に均一に耐圧４乃至５ＭＶ／ｃｍの良質の酸化膜５１１が形成できる。このゲート酸化膜５１１を有するＰチャンネルＭＯＳトランジスタのゲート、ソース間耐電圧は、１０Ｖである。
【０１５６】
次に図２０（ｂ）に示すように、ゲート電極５１０を形成する。ゲート電極材料として例えばポリＳｉをＣＶＤ法により４００℃で０．１μｍ堆積した後、Ｓｉを原子組成で１％程度含むＡｌをスパッタ法により成膜した。フォトレジストを基板全面に塗布しゲート電極部のパターニングを行いゲート電極５１０が完成する。
次に、引き続き図２０（ｂ）に示すように、層間絶縁膜５１２を形成するために基板全面にわたってＣＶＤ法により４００℃の温度でＳｉＯ２ を堆積し、ソース電極５０９を形成する。ソース電極の形成は、まずフォトレジストを塗布してソース電極部５０９用開口のパターニングを行う。ソース電極開口のパターニングに際してはフォトレジスト開口部がソースｐ＋ 層５０６とボディのｎ層５０５の両方にまたがるように形成する。このようにすることによって、ソース電極５０９でソース電位とボディ電位の両方をとることができる。 開口形成のためには、ＲＩＥ法を用いてフォトレジスト開口部のＳｉＯ２ 膜５０７および５１２をエッチングしてコンタクトホールを形成し、Ｓｉを原子組成で１％程度程度含むＡｌをスパッタ法で成膜し、これをエッチングでパターニングしてソース電極５０９を形成する。
【０１５７】
以上の工程により本実施の形態に係るトレンチ構造縦形ＰチャンネルパワーＭＯＳ電界効果トランジスタが完成する。高濃度ドレイン層５０３は０．２μｍと薄く形成されており、十分に低抵抗化されているため、素子の直列抵抗が低く、高速なトランジスタが得られた。
なお、高濃度ドレイン領域にｎ＋及びｐ＋シリコンを交互に配したドレイン短絡形の素子でも同等の効果を得ることができる。
【０１５８】
【発明の効果】
本発明によれば、表面が実質的に（１１０）面であるシリコン領域を有する基板と、前記表面上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極とを有し、前記シリコン領域を少なくともチャンネルに用いたＰチャンネルＭＩＳ電界効果トランジスタにおいて、前記ゲート絶縁膜のうち少なくとも前記シリコン領域の表面と接する部分にアルゴン、クリプトンまたはキセノンが含まれるようにしたので、従来（１００）面でも（１１０）面でも達成または実現することのできなかった、ＮチャンネルＭＯＳトランジスタと同等サイズで同等以上の電流駆動能力を有するＰチャンネルパワーＭＩＳ電界効果トランジスタを得ることができる。
【０１５９】
また、本発明によれば、実質的に（１１０）面を有するシリコン表面の平坦性を、従来のＲＣＡ洗浄によって得られる１．０ｎｍ程度の表面ラフネス（Ｒａ）から０．１５ｎｍ以下とすることにより、従来のＲＣＡ洗浄を用いて形成したＭＩＳトランジスタに比べて、電流駆動能力を約３倍向上させることができる。したがって、本発明のＰチャネルパワーＭＩＳ電界効果トランジスタは、ＮチャネルパワーＭＩＳ電界効果トランジスタと同等サイズ、同等コストで同等以上の電流駆動能力を得ることができる。また、本発明では、シリコン表面とゲート絶縁膜との界面が原子的に平坦であることから、ゲート結縁膜の信頼性も向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態において電界効果トランジスタが形成される（１１０）面方位のシリコン基体の結晶構造を示す概略図である。
【図２】本発明の第１の実施の形態において（１１０）面内に電界効果トランジスタを形成した際のトランジスタ移動度の配置方向依存性を示す図である。
【図３】本発明の第１の実施の形態と従来の電界効果トランジスタのドレイン電流−ドレイン電圧特性を示す図である。
【図４】本発明のＰチャネルＭＯＳトランジスタと従来のＰチャネルＭＯＳトランジスタの相互コンダクタンス−ゲート電圧特性を示す図である。
【図５】本発明の第１の実施の形態となるＰチャネルパワーＭＩＳ電界効果トランジスタの製造方法を示す工程断面図である。
【図６】本発明の第１の実施の形態の電界効果トランジスタの製造工程で使用するマイクロ波励起プラズマ装置の概略構成を示す断面図である。
【図７】シリコン結晶面方位を変化させたときのシリコン酸化膜厚の形成時間依存性を示す図である。
【図８】本発明の第１の実施の形態のＰチャネルパワーＭＩＳ電界効果トランジスタを用いたスイッチ回路の構成を示す回路図である。
【図９】本発明の第１の実施の形態のＰチャネルパワーＭＩＳ電界効果トランジスタを用いた他のスイッチ回路の構成を示す回路図である。
【図１０】シリコン表面の中心線平均粗さと界面ラフネススペクトルとの関係を調べたシミュレーション結果を示す図である。
【図１１】本発明の第４の実施の形態となるＰチャネルパワーＭＩＳ電界効果トランジスタの製造方法を示す工程断面図である。
【図１２】本発明の第４の実施の形態に係る製造方法による効果を説明するため図であり、シリコン表面の平坦化に対する酸化方法の依存性を示す図である。
【図１３】シリコン表面の中心線平均粗さと電子移動度との関係を説明する図である。
【図１４】本発明の第５の実施の形態となるＰチャネルパワーＭＩＳ電界効果トランジスタの製造方法を示す工程断面図である。
【図１５】本発明の第５の実施の形態で使用する（５５１）面における原子ステップの模式図である。
【図１６】本発明の第６の実施の形態に係る製造方法の第２工程におけるシリコン酸化膜のエッチバック残膜量と中心線平均粗さとの関係を示す図である。
【図１７】本発明の第６の実施の形態で行われる第１工程と第２工程の繰り返し回数と中心線平均粗さとの関係を示す図である。
【図１８】本発明の第７の実施の形態に係る表面平坦性維持手法の効果を示す図である。
【図１９】本発明の第８の実施の形態に係る製造方法を示す工程断面図である。
【図２０】本発明の第８の実施の形態に係る製造方法を示す工程断面図である。
【図２１】従来のスイッチ回路の構成を示す回路図である。
【図２２】従来の他のスイッチ回路の構成を示す回路図である。
【図２３】従来のＰチャネルＭＯＳトランジスタの特性を示す図である。
【符号の説明】
２０１、３０１、４０１…Ｎ型シリコンウェハ基板、２０２、３０２、４０２…素子領域、３０３、４０３…犠牲酸化膜、２０４、３０４、４０４…ゲート絶縁膜、２０５、３０５、４０５…ゲート電極、２０６、３０６、４０６…Ｐ−ソース領域およびＰ−ドレイン領域、２０７、３０７、４０７…側壁絶縁膜、２０８、３０８、４０８…Ｐ＋ソース領域およびＰ＋ドレイン領域。
Claims (40)
- 表面が実質的に（１１０）面であるシリコン領域を有する基板と、前記表面上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極とを有し、前記シリコン領域を少なくともチャンネルに用いたＰチャンネルＭＩＳ電界効果トランジスタにおいて、
前記ゲート絶縁膜のうち少なくとも前記シリコン領域の表面と接する接触部にはアルゴン、クリプトンまたはキセノンが含まれ、かつ前記ＰチャンネルＭＩＳ電界効果トランジスタのソース、ゲート間耐電圧が１０ボルト以上であることを特徴とするＰチャンネルパワーＭＩＳ電界効果トランジスタ。 - 前記ゲート絶縁膜のうち少なくとも前記シリコン領域の表面と接する接触部のアルゴン、クリプトンまたはキセノンの含有量は表面密度において５×１０１１ｃｍ−２以下であることを特徴とする請求項１に記載のＰチャンネルパワーＭＩＳ電界効果トランジスタ。
- 前記ゲート絶縁膜のアルゴン、クリプトンまたはキセノンの含有量は、前記ゲート絶縁膜が前記ゲート電極と接する界面が最大で、かつ前記ゲート絶縁膜が前記シリコン領域の表面と接する界面に向かって減少していることを特徴とする請求項１または２に記載のＰチャンネルパワーＭＩＳ電界効果トランジスタ。
- 前記ＰチャンネルパワーＭＩＳ電界効果トランジスタのゲート閾値電圧が、アルゴン、クリプトンまたはキセノンを含まないゲート絶縁膜を有し、かつ表面が（１００）面であるシリコン領域にゲート絶縁膜およびゲート電極が形成されたＰチャンネルＭＩＳ電界効果トランジスタのゲート閾値電圧と実質的に同等であることを特徴とする請求項１乃至３のいずれか１項に記載のＰチャンネルパワーＭＩＳ電界効果トランジスタ。
- 前記ゲート絶縁膜のうち少なくとも前記シリコン領域の表面と接する接触部が、シリコン酸化膜、シリコン酸窒化膜、またはシリコン窒化膜からなることを特徴とする請求項１乃至４のいずれか１項に記載のＰチャンネルパワーＭＩＳ電界効果トランジスタ。
- 前記ゲート絶縁膜のうち少なくとも前記シリコン領域の表面と接する接触部が、前記シリコン領域の表面をラジカル酸素を用いて酸化した１００ｎｍ以下の厚さのシリコン酸化膜であることを特徴とする請求項５記載のＰチャンネルパワーＭＩＳ電界効果トランジスタ。
- 前記ゲート絶縁膜のうち少なくとも前記シリコン領域の表面と接する接触部が、前記シリコン領域の表面をラジカル窒素またはラジカルＮＨを用いて窒化した１００ｎｍ以下の厚さのシリコン窒化膜であることを特徴とする請求項５記載のＰチャンネルパワーＭＩＳ電界効果トランジスタ。
- 前記ゲート絶縁膜のうち少なくとも前記シリコン領域の表面と接する接触部が、前記シリコン領域の表面をラジカル窒素またはラジカルＮＨとラジカル酸素とを用いて酸窒化した１００ｎｍ以下の厚さのシリコン酸窒化膜であることを特徴とする請求項５記載のＰチャンネルパワーＭＩＳ電界効果トランジスタ。
- 前記ゲート絶縁膜のうち前記シリコン領域の表面と接する前記接触部以外の部分がＣＶＤによって形成されたシリコン酸化膜、シリコン酸窒化膜およびシリコン窒化膜の少なくとも一つを含むことを特徴とする請求項５乃至８のいずれか１項に記載のＰチャンネルパワーＭＩＳ電界効果トランジスタ。
- 前記ゲート絶縁膜が、マイクロ波励起を発生させるための希ガスと絶縁膜形成ガスとの混合ガスプラズマを用いて形成されたものであることを特徴とする請求項１乃至９のいずれか１項に記載のＰチャンネルパワーＭＩＳ電界効果トランジスタ。
- 前記希ガスはアルゴン、クリプトンまたはキセノンのうち少なくとも１つであり、前記絶縁膜形成ガスは酸素、窒素、アンモニアのうち少なくとも１つを含むガスであることを特徴とする請求項１０記載のＰチャンネルパワーＭＩＳ電界効果トランジスタ。
- 表面が実質的に（１１０）面であるシリコン領域を有する基板と、前記表面上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極とを有し、前記シリコン領域を少なくともチャンネルに用いたＰチャンネルＭＩＳ電界効果トランジスタにおいて、
前記シリコン表面の表面粗さが中心線平均粗さ（Ｒａ）で表現すると０．１５ｎｍ以下であり、かつソース、ゲート間耐電圧が１０ボルト以上であることを特徴とするＰチャンネルパワーＭＩＳ電界効果トランジスタ。 - 前記ゲート絶縁膜のうち少なくとも前記シリコン領域の表面と接する接触部にアルゴン、クリプトンまたはキセノンが含まれることを特徴とする請求項１２に記載のＰチャンネルパワーＭＩＳ電界効果トランジスタ。
- 前記シリコン表面の表面粗さＲａが０．１１ｎｍ以下であることを特徴とする請求項１２または１３に記載のＰチャネルパワーＭＩＳ電界効果トランジスタ。
- 前記シリコン表面の表面粗さＲａが０．０９ｎｍ以下であることを特徴とする請求項１４に記載のＰチャネルパワーＭＩＳ電界効果トランジスタ。
- 前記シリコン表面の表面粗さＲａが０．０７ｎｍ以下であることを特徴とする請求項１５に記載のＰチャネルパワーＭＩＳ電界効果トランジスタ。
- 前記中心線平均粗さＲａは、０．０２ｎｍ以上であることを特徴とする請求項１２乃至１６のいずれか１項に記載のＰチャネルパワーＭＩＳ電界効果トランジスタ。
- 前記実質的に（１１０）面を有するシリコン表面は、（１１０）面、（５５１）面、（３１１）面、（２２１）面、（５５３）面、（３３５）面、（１１２）面、（１１３）面、（１１５）面、（１１７）面、（３３１）面、（２２１）面、（３３２）面、（１１１）面、及び、（３２０）面のいずれかであることを特徴とする請求項１乃至１７のいずれか１項に記載のＰチャネルパワーＭＩＳ電界効果トランジスタ。
- 前記実質的に（１１０）面を有するシリコン表面は、（１１０）面または（５５１）面であることを特徴とする請求項１乃至１７のいずれか１項に記載のＰチャネルパワーＭＩＳ電界効果トランジスタ。
- ゲート絶縁膜のうち少なくとも前記シリコン表面に接する接触部が、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜のうち少なくとも１つを含む膜によって構成されていることを特徴とする請求項１２乃至１９のいずれか１項に記載のＰチャネルパワーＭＩＳ電界効果トランジスタ。
- 前記ゲート絶縁膜の前記接触部以外の部分が、
Ｈｆ，Ｚｒ，Ｔａ，Ｔｉ，Ｌａ，Ｃｏ，Ｙ，Ａｌから選ばれる少なくとも１つの元素を含む金属シリケイトと、
Ｓｉ，Ｈｆ，Ｚｒ，Ｔａ，Ｔｉ，Ｙ，Ｎｂ，Ｎａ，Ｃｏ，Ａｌ，Ｚｎ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌａ，Ｃｅ，Ｐｒ，Ｓｍ，Ｅｕ，Ｇｄ，Ｄｙ，Ｅｒ，Ｓｒ，Ｂａから選ばれる少なくとも１つの元素を含む金属酸化物と、
Ｓｉ，Ｈｆ，Ｚｒ，Ｔａ，Ｔｉ，Ｙ，Ｎｂ，Ｎａ，Ｃｏ，Ａｌ，Ｚｎ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌａ，Ｃｅ，Ｐｒ，Ｓｍ，Ｅｕ，Ｇｄ，Ｄｙ，Ｅｒ，Ｓｒ，Ｂａから選ばれる少なくとも１つの元素を含む金属窒化物と、
Ｓｉ，Ｈｆ，Ｚｒ，Ｔａ，Ｔｊ，Ｙ，Ｎｂ，Ｎａ，Ｃｏ，Ａｌ，Ｚｎ，Ｐｂ，Ｍｇ，Ｂｉ，Ｌａ，Ｃｅ，Ｐｒ，Ｓｍ，Ｅｕ，Ｇｄ，Ｄｙ，Ｅｒ，Ｓｒ，Ｂａから選ばれる少なくとも１つの元素を含む金属酸窒化物とのうち少なくとも１つを含む高誘電膜を含むことを特徴とする請求項２０に記載のＰチャネルパワーＭＩＳ電界効果トランジスタ。 - 前記ゲート絶縁膜の前記接触部以外の部分が、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、前記高誘電膜のうち少なくとも１つを含む膜によって構成されていることを特徴とする請求項２１に記載のＰチャネルパワーＭＩＳ電界効果トランジスタ。
- 前記ゲート絶縁膜のうち少なくとも前記シリコン領域の表面と接する接触部のアルゴン、クリプトンまたはキセノンの含有量は５×１０１１ｃｍ−２以下であることを特徴とする請求項１３に記載のＰチャンネルパワーＭＩＳ電界効果トランジスタ。
- 前記ゲート絶縁膜のうち少なくとも前記シリコン領域の表面と接する接触部が、ラジカル酸素とラジカル窒素のうち少なくとも１つを含む雰囲気中において、前記シリコン表面を酸化する酸化処理工程と前記シリコン表面を窒化する窒化処理工程のうちいずれか１つ、あるいは前記酸化処理工程と前記窒化処理工程の同時並行処理で形成されたものであることを特徴とする請求項１２乃至２３のいずれか１項に記載のＰチャネルパワーＭＩＳ電界効果トランジスタ。
- ゲート絶縁膜が、マイクロ波励起を発生させるための希ガスと絶縁膜形成ガスとの混合ガスプラズマを用いて形成された部分を含むことを特徴とする請求項１２乃至２３のいずれか１項に記載のＰチャネルパワーＭＩＳ電界効果トランジスタ。
- 前記希ガスはクリプトン、キセノンおよびアルゴンのうちの少なくとも１つであり、前記絶縁膜形成ガスはアンモニア、窒素、酸素のうち少なくとも１つを含むガスであることを特徴とする請求項２５に記載のＰチャネルパワーＭＩＳ電界効果トランジスタ。
- 前記シリコン表面は、ソース領域とドレイン領域とチャネル領域とゲート絶縁膜とが形成される前に、ＯＨ濃度の低いＲＣＡ洗浄工程により洗浄されることを特徴とする請求項１２乃至２６のいずれか１項に記載のＰチャネルパワーＭＩＳ電界効果トランジスタ。
- 前記シリコン表面を処理する液体のｐＨを７以下にしたことを特徴とする請求項１２乃至２６のいずれか１項に記載のＰチャネルパワーＭＩＳ電界効果トランジスタ。
- 前記シリコン表面は、ソース領域とドレイン領域とチャネル領域とゲート絶縁膜とが形成される前に、ＯＨの発生を抑制した超音波洗浄を含む洗浄工程により洗浄されることを特徴とする請求項２８に記載のＰチャネルパワーＭＩＳ電界効果トランジスタ。
- 前記シリコン表面は、ソース領域とドレイン領域とチャネル領域とゲート絶縁膜とが形成される前に、オゾンを含有する純水による洗浄を行う第１工程と、５００ｋＨｚ以上の周波数の振動を与えながら、ＨＦと脱気したＨ２Ｏ と界面活性剤とを含有する洗浄液による洗浄を行う第２工程と、オゾンを含有するＨ２Ｏ による洗浄を行う第３工程と、この第３工程において形成された酸化膜を除去するためにＨＦと脱気したＨ２Ｏ とを含有する洗浄液による洗浄を行う第４工程と、水素が添加されたＨ２Ｏ による洗浄を行う第５工程とからなる洗浄工程により洗浄されることを特徴とする請求項１２乃至２６のいずれか１項に記載のＰチャネルパワーＭＩＳ電界効果トランジスタ。
- 前記第２工程および第４工程の脱気したＨ２Ｏ は、Ｈ２Ｏ を脱気した後に水素を添加することによって形成されたＨ２Ｏ であることを特徴とする請求項３０に記載のＰチャネルパワーＭＩＳ電界効果トランジスタ。
- 前記第２工程および第４工程の脱気したＨ２Ｏ は、溶存酸素濃度が１００ｐｐｂ以下であることを特徴とする請求項３１に記載のＰチャネルパワーＭＩＳ電界効果トランジスタ。
- 前記シリコン表面は、ソース領域とドレイン領域とチャネル領域とゲート絶縁膜とが形成される前に、５００ｋＨｚ以上の周波数の振動を与えながら、ＨＦと、溶存酸素濃度が１００ｐｐｂ以下のＨ２Ｏ に水素を添加した洗浄液により洗浄されることを特徴とする請求項１２乃至２６のいずれか１項に記載のＰチャネルパワーＭＩＳ電界効果トランジスタ。
- 前記シリコン表面の洗浄開始から洗浄終了まで、処理薬液と前記シリコン表面とが空気に触れることが無いような装置中で処理が行われることを特徴とする請求項３０乃至３３のいずれか１項に記載のＰチャネルパワーＭＩＳ電界効果トランジスタ。
- 前記シリコン表面は、洗浄工程後に、酸素ラジカルを含む雰囲気で前記シリコン表面に犠牲酸化膜を形成する工程とこの犠牲酸化膜を剥離する工程とを含む表面平坦化処理が行われることを特徴とする請求項１２乃至３４のいずれか１項に記載のＰチャネルパワーＭＩＳ電界効果トランジスタ。
- 前記シリコン表面は、洗浄工程後に、湿式ガスを用いた酸化処理を行い酸化膜を形成する第１工程と、前記酸化膜を所定の厚さまでエッチバックする第２工程とからなる２つの工程を所望数繰り返した後、ＨＦを含む水溶液により前記酸化膜を剥離する表面平坦化処理が行われることを特徴とする請求項１２乃至３４のいずれか１項に記載のＰチャネルパワーＭＩＳ電界効果トランジスタ。
- 前記ゲート絶縁膜の厚さが２００乃至１５００オングストロームであることを特徴とする請求項１乃至３６のいずれか１項に記載のＰチャネルパワーＭＩＳ電界効果トランジスタ。
- 請求項１乃至３７のいずれか１項に記載されたＰチャンネルパワーＭＩＳ電界効果トランジスタのソースまたはドレインの一方に直接または間接に電源を接続し、ソースまたはドレインの他方に負荷を接続し、ゲートに前記ＰチャンネルパワーＭＩＳ電界効果トランジスタをオンまたはオフにする駆動信号を印加する手段を接続したことを特徴とするスイッチング回路。
- 前記電源の定格電圧が１２ボルト以上であることを特徴とする請求項３８に記載のスイッチング回路。
- 前記駆動信号を印加する手段がバイポーラトランジスタを含むことを特徴とする請求項３８または３９に記載のスイッチング回路。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003148275A JP2004356114A (ja) | 2003-05-26 | 2003-05-26 | Ｐチャネルパワーｍｉｓ電界効果トランジスタおよびスイッチング回路 |
| EP04745284A EP1628337A4 (en) | 2003-05-26 | 2004-05-24 | P CHANNEL POWER MIS COVER TRANSISTOR AND SWITCHING NETWORK |
| CNB2004800145946A CN100521115C (zh) | 2003-05-26 | 2004-05-24 | P-沟道功率mis场效应晶体管和开关电路 |
| CN2009101415345A CN101567389B (zh) | 2003-05-26 | 2004-05-24 | P-沟道功率mis场效应晶体管 |
| CN2009101415330A CN101567388B (zh) | 2003-05-26 | 2004-05-24 | P-沟道功率mis场效应晶体管和开关电路 |
| EP09075556A EP2166565A3 (en) | 2003-05-26 | 2004-05-24 | P-channel power MIS field effect transistor and switching circuit |
| PCT/JP2004/007075 WO2004105116A1 (ja) | 2003-05-26 | 2004-05-24 | Ｐチャネルパワーｍｉｓ電界効果トランジスタおよびスイッチング回路 |
| KR1020057022582A KR100766029B1 (ko) | 2003-05-26 | 2004-05-24 | Ｐ-채널 파워 ｍｉｓ 전계 효과 트랜지스터 및 스위칭회로 |
| TW093114761A TWI255009B (en) | 2003-05-26 | 2004-05-25 | P-channel power MIS field effect transistor and switching circuit |
| US11/285,772 US7663195B2 (en) | 2003-05-26 | 2005-11-22 | P-channel power MIS field effect transistor and switching circuit |
| US12/568,415 US7928518B2 (en) | 2003-05-26 | 2009-09-28 | P-channel power MIS field effect transistor and switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003148275A JP2004356114A (ja) | 2003-05-26 | 2003-05-26 | Ｐチャネルパワーｍｉｓ電界効果トランジスタおよびスイッチング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004356114A true JP2004356114A (ja) | 2004-12-16 |
Family
ID=33475387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003148275A Pending JP2004356114A (ja) | 2003-05-26 | 2003-05-26 | Ｐチャネルパワーｍｉｓ電界効果トランジスタおよびスイッチング回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7663195B2 (ja) |
| EP (2) | EP2166565A3 (ja) |
| JP (1) | JP2004356114A (ja) |
| KR (1) | KR100766029B1 (ja) |
| CN (3) | CN100521115C (ja) |
| TW (1) | TWI255009B (ja) |
| WO (1) | WO2004105116A1 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007149745A (ja) * | 2005-11-24 | 2007-06-14 | Asahi Kasei Microsystems Kk | 半導体装置及びその製造方法 |
| WO2007142107A1 (ja) * | 2006-06-07 | 2007-12-13 | Sharp Kabushiki Kaisha | パワーｉｃデバイス及びその製造方法 |
| JP2009054718A (ja) * | 2007-08-24 | 2009-03-12 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| WO2009044917A1 (ja) | 2007-10-04 | 2009-04-09 | National University Corporation Tohoku University | 半導体基板および半導体装置 |
| JP2009521808A (ja) * | 2005-12-22 | 2009-06-04 | ビシェイ−シリコニクス | 高移動度パワー金属酸化膜半導体電界効果トランジスタ |
| JPWO2008007748A1 (ja) * | 2006-07-13 | 2009-12-10 | 国立大学法人東北大学 | 半導体装置 |
| JP2010165739A (ja) * | 2009-01-13 | 2010-07-29 | Toshiba Corp | 半導体装置の製造方法 |
| JP2010287743A (ja) * | 2009-06-11 | 2010-12-24 | Sony Corp | 半導体装置及びその製造方法、固体撮像素子 |
| US8409954B2 (en) | 2006-03-21 | 2013-04-02 | Vishay-Silconix | Ultra-low drain-source resistance power MOSFET |
| JP2013225682A (ja) * | 2005-06-08 | 2013-10-31 | Tohoku Univ | プラズマ窒化処理方法および半導体装置の製造方法 |
| US9412833B2 (en) | 2005-03-11 | 2016-08-09 | Vishay-Siliconix | Narrow semiconductor trench structure |
| US10354920B2 (en) | 2011-11-22 | 2019-07-16 | Taiwan Semiconductor Manufacturing Company | Methods and apparatus for MOS capacitors in replacement gate process |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8080459B2 (en) | 2002-09-24 | 2011-12-20 | Vishay-Siliconix | Self aligned contact in a semiconductor device and method of fabricating the same |
| CA2451887A1 (en) * | 2002-12-02 | 2004-06-02 | Tadahiro Ohmi | Semiconductor device and method of manufacturing the same |
| JP2004356114A (ja) * | 2003-05-26 | 2004-12-16 | Tadahiro Omi | Ｐチャネルパワーｍｉｓ電界効果トランジスタおよびスイッチング回路 |
| US7776686B2 (en) * | 2005-03-08 | 2010-08-17 | Nec Electronics Corporation | Method of fabricating a non-volatile memory element including nitriding and oxidation of an insulating film |
| FR2884647B1 (fr) * | 2005-04-15 | 2008-02-22 | Soitec Silicon On Insulator | Traitement de plaques de semi-conducteurs |
| US20060289948A1 (en) * | 2005-06-22 | 2006-12-28 | International Business Machines Corporation | Method to control flatband/threshold voltage in high-k metal gated stacks and structures thereof |
| US7939396B2 (en) * | 2006-06-09 | 2011-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Base oxide engineering for high-K gate stacks |
| KR100790731B1 (ko) * | 2006-07-18 | 2008-01-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| US9437729B2 (en) | 2007-01-08 | 2016-09-06 | Vishay-Siliconix | High-density power MOSFET with planarized metalization |
| US9947770B2 (en) | 2007-04-03 | 2018-04-17 | Vishay-Siliconix | Self-aligned trench MOSFET and method of manufacture |
| DE102007020979A1 (de) * | 2007-04-27 | 2008-10-30 | Azzurro Semiconductors Ag | Nitridhalbleiterbauelement mit Gruppe-III-Nitrid-Schichtstruktur auf einer Gruppe-IV-Substratoberfläche mit höchstens zweizähliger Symmetrie |
| JP2009076731A (ja) * | 2007-09-21 | 2009-04-09 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US9484451B2 (en) | 2007-10-05 | 2016-11-01 | Vishay-Siliconix | MOSFET active area and edge termination area charge balance |
| EP2107571B1 (en) * | 2008-04-03 | 2012-04-25 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device |
| US20100052077A1 (en) * | 2008-08-27 | 2010-03-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | High-k metal gate structure including buffer layer |
| US9082857B2 (en) * | 2008-09-01 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising an oxide semiconductor layer |
| JP2010067930A (ja) * | 2008-09-12 | 2010-03-25 | Toshiba Corp | 半導体装置およびその製造方法 |
| US9443974B2 (en) | 2009-08-27 | 2016-09-13 | Vishay-Siliconix | Super junction trench power MOSFET device fabrication |
| US9425306B2 (en) | 2009-08-27 | 2016-08-23 | Vishay-Siliconix | Super junction trench power MOSFET devices |
| US9431530B2 (en) | 2009-10-20 | 2016-08-30 | Vishay-Siliconix | Super-high density trench MOSFET |
| TWI497717B (zh) * | 2010-05-17 | 2015-08-21 | Chao Cheng Lu | 高源漏崩潰電壓之垂直場效電晶體 |
| US9153658B2 (en) * | 2011-11-17 | 2015-10-06 | Tohoku University | Semiconductor device and method of manufacturing the same |
| US9842911B2 (en) | 2012-05-30 | 2017-12-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
| US9613918B1 (en) * | 2013-01-14 | 2017-04-04 | Microsemi Corporation | RF power multi-chip module package |
| NL2012111C2 (en) * | 2014-01-20 | 2015-07-21 | Apex Internat Holding B V | Wire spacer for a plate type heat exchanger, plate type heat exchanger provided with such a wire spacer, and method of upgrading a heat exchanger. |
| US9209304B2 (en) * | 2014-02-13 | 2015-12-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | N/P MOS FinFET performance enhancement by specific orientation surface |
| US9887259B2 (en) | 2014-06-23 | 2018-02-06 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
| CN107078161A (zh) | 2014-08-19 | 2017-08-18 | 维西埃-硅化物公司 | 电子电路 |
| CN106575666B (zh) | 2014-08-19 | 2021-08-06 | 维西埃-硅化物公司 | 超结金属氧化物半导体场效应晶体管 |
| CN104681619B (zh) * | 2015-01-21 | 2017-12-29 | 石以瑄 | 具有金属氮氧化物有源沟道的集成功率器件 |
| CN106952873B (zh) * | 2016-01-07 | 2019-11-01 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的形成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0910713A (ja) * | 1995-06-28 | 1997-01-14 | Tadahiro Omi | ウエット処理方法および処理装置 |
| JPH1157636A (ja) * | 1997-06-13 | 1999-03-02 | Tadahiro Omi | 洗浄方法 |
| JPH11307497A (ja) * | 1998-04-23 | 1999-11-05 | Tadahiro Omi | 洗浄方法 |
| JP2000150792A (ja) * | 1998-11-11 | 2000-05-30 | Agency Of Ind Science & Technol | 半導体装置及びその製造方法 |
| JP2003115587A (ja) * | 2001-10-03 | 2003-04-18 | Tadahiro Omi | ＜１１０＞方位のシリコン表面上に形成された半導体装置およびその製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01157636A (ja) | 1987-12-15 | 1989-06-20 | Nec Corp | デジタルデータ端末の多重化方式 |
| JPH04372166A (ja) | 1991-06-21 | 1992-12-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH07231088A (ja) | 1994-02-18 | 1995-08-29 | Nissan Motor Co Ltd | Ｍｉｓ形電界効果トランジスタ |
| US6357385B1 (en) * | 1997-01-29 | 2002-03-19 | Tadahiro Ohmi | Plasma device |
| US5998838A (en) * | 1997-03-03 | 1999-12-07 | Nec Corporation | Thin film transistor |
| EP1265276B1 (en) * | 2000-03-13 | 2011-06-22 | Tadahiro Ohmi | Method for forming dielectric film |
| US6483156B1 (en) * | 2000-03-16 | 2002-11-19 | International Business Machines Corporation | Double planar gated SOI MOSFET structure |
| US6720632B2 (en) * | 2000-06-20 | 2004-04-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having diffusion layer formed using dopant of large mass number |
| JP4694782B2 (ja) * | 2002-12-02 | 2011-06-08 | 財団法人国際科学振興財団 | 半導体装置、その製造方法、及び、半導体表面の処理方法 |
| JP2004356114A (ja) * | 2003-05-26 | 2004-12-16 | Tadahiro Omi | Ｐチャネルパワーｍｉｓ電界効果トランジスタおよびスイッチング回路 |
| US8023674B2 (en) | 2008-09-17 | 2011-09-20 | Daniel R. Schumaier | Connector for hearing assistance device having reduced mechanical feedback |
-
2003
- 2003-05-26 JP JP2003148275A patent/JP2004356114A/ja active Pending
-
2004
- 2004-05-24 EP EP09075556A patent/EP2166565A3/en not_active Withdrawn
- 2004-05-24 CN CNB2004800145946A patent/CN100521115C/zh not_active Expired - Fee Related
- 2004-05-24 CN CN2009101415345A patent/CN101567389B/zh not_active Expired - Fee Related
- 2004-05-24 KR KR1020057022582A patent/KR100766029B1/ko not_active Expired - Fee Related
- 2004-05-24 WO PCT/JP2004/007075 patent/WO2004105116A1/ja not_active Ceased
- 2004-05-24 CN CN2009101415330A patent/CN101567388B/zh not_active Expired - Fee Related
- 2004-05-24 EP EP04745284A patent/EP1628337A4/en not_active Withdrawn
- 2004-05-25 TW TW093114761A patent/TWI255009B/zh not_active IP Right Cessation
-
2005
- 2005-11-22 US US11/285,772 patent/US7663195B2/en not_active Expired - Fee Related
-
2009
- 2009-09-28 US US12/568,415 patent/US7928518B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0910713A (ja) * | 1995-06-28 | 1997-01-14 | Tadahiro Omi | ウエット処理方法および処理装置 |
| JPH1157636A (ja) * | 1997-06-13 | 1999-03-02 | Tadahiro Omi | 洗浄方法 |
| JPH11307497A (ja) * | 1998-04-23 | 1999-11-05 | Tadahiro Omi | 洗浄方法 |
| JP2000150792A (ja) * | 1998-11-11 | 2000-05-30 | Agency Of Ind Science & Technol | 半導体装置及びその製造方法 |
| JP2003115587A (ja) * | 2001-10-03 | 2003-04-18 | Tadahiro Omi | ＜１１０＞方位のシリコン表面上に形成された半導体装置およびその製造方法 |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9685524B2 (en) | 2005-03-11 | 2017-06-20 | Vishay-Siliconix | Narrow semiconductor trench structure |
| US9412833B2 (en) | 2005-03-11 | 2016-08-09 | Vishay-Siliconix | Narrow semiconductor trench structure |
| JP2013225682A (ja) * | 2005-06-08 | 2013-10-31 | Tohoku Univ | プラズマ窒化処理方法および半導体装置の製造方法 |
| JP2007149745A (ja) * | 2005-11-24 | 2007-06-14 | Asahi Kasei Microsystems Kk | 半導体装置及びその製造方法 |
| US9437424B2 (en) | 2005-12-22 | 2016-09-06 | Vishay-Siliconix | High mobility power metal-oxide semiconductor field-effect transistors |
| US9425043B2 (en) | 2005-12-22 | 2016-08-23 | Vishay-Siliconix | High mobility power metal-oxide semiconductor field-effect transistors |
| JP2009521808A (ja) * | 2005-12-22 | 2009-06-04 | ビシェイ−シリコニクス | 高移動度パワー金属酸化膜半導体電界効果トランジスタ |
| CN104064475A (zh) * | 2005-12-22 | 2014-09-24 | 维西埃-硅化物公司 | 高迁移率功率金属氧化物半导体场效应晶体管 |
| KR101261962B1 (ko) | 2005-12-22 | 2013-05-09 | 비쉐이-실리코닉스 | 고 이동도 전압 금속 산화물 반도체 전계-효과 트랜지스터 |
| US8409954B2 (en) | 2006-03-21 | 2013-04-02 | Vishay-Silconix | Ultra-low drain-source resistance power MOSFET |
| US9887266B2 (en) | 2006-03-21 | 2018-02-06 | Vishay-Siliconix | Ultra-low drain-source resistance power MOSFET |
| US7902595B2 (en) | 2006-06-07 | 2011-03-08 | Sharp Kabushiki Kaisha | Power IC device and method of manufacturing same |
| WO2007142107A1 (ja) * | 2006-06-07 | 2007-12-13 | Sharp Kabushiki Kaisha | パワーｉｃデバイス及びその製造方法 |
| US8362567B2 (en) | 2006-07-13 | 2013-01-29 | National University Corporation Tohoku University | Semiconductor device |
| JPWO2008007748A1 (ja) * | 2006-07-13 | 2009-12-10 | 国立大学法人東北大学 | 半導体装置 |
| JP2009054718A (ja) * | 2007-08-24 | 2009-03-12 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| US8492879B2 (en) | 2007-10-04 | 2013-07-23 | National University Corporation Tohoku University | Semiconductor substrate and semiconductor device |
| WO2009044917A1 (ja) | 2007-10-04 | 2009-04-09 | National University Corporation Tohoku University | 半導体基板および半導体装置 |
| JP2010165739A (ja) * | 2009-01-13 | 2010-07-29 | Toshiba Corp | 半導体装置の製造方法 |
| JP2010287743A (ja) * | 2009-06-11 | 2010-12-24 | Sony Corp | 半導体装置及びその製造方法、固体撮像素子 |
| US10354920B2 (en) | 2011-11-22 | 2019-07-16 | Taiwan Semiconductor Manufacturing Company | Methods and apparatus for MOS capacitors in replacement gate process |
| US10720361B2 (en) | 2011-11-22 | 2020-07-21 | Taiwan Semiconductor Manufacturing Company | Methods and apparatus for MOS capacitors in replacement gate process |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI255009B (en) | 2006-05-11 |
| US20100072519A1 (en) | 2010-03-25 |
| WO2004105116A1 (ja) | 2004-12-02 |
| CN101567389A (zh) | 2009-10-28 |
| EP2166565A2 (en) | 2010-03-24 |
| KR100766029B1 (ko) | 2007-10-11 |
| US20060138538A1 (en) | 2006-06-29 |
| US7928518B2 (en) | 2011-04-19 |
| EP2166565A3 (en) | 2010-07-07 |
| CN101567388A (zh) | 2009-10-28 |
| CN100521115C (zh) | 2009-07-29 |
| TW200511507A (en) | 2005-03-16 |
| KR20060009017A (ko) | 2006-01-27 |
| US7663195B2 (en) | 2010-02-16 |
| CN101567389B (zh) | 2011-05-11 |
| EP1628337A4 (en) | 2008-07-16 |
| CN1795547A (zh) | 2006-06-28 |
| EP1628337A8 (en) | 2006-10-18 |
| EP1628337A1 (en) | 2006-02-22 |
| CN101567388B (zh) | 2011-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004356114A (ja) | Ｐチャネルパワーｍｉｓ電界効果トランジスタおよびスイッチング回路 | |
| US7560361B2 (en) | Method of forming gate stack for semiconductor electronic device | |
| US7109083B2 (en) | Flash memory device and a fabrication process thereof, method of forming a dielectric film | |
| US20060081939A1 (en) | Semiconductor device having misfet using high dielectric constant gate insulation film and method for fabricating the same | |
| US10431466B2 (en) | Hydrogenation and nitridization processes for modifying effective oxide thickness of a film | |
| JP4105353B2 (ja) | 半導体装置 | |
| JP7697078B2 (ja) | 膜の有効酸化物厚さを変更するための水素化及び窒化処理 | |
| JP2007184584A (ja) | 金属ゲート電極及びポリゲート電極を有する高性能回路 | |
| US20160163814A1 (en) | Replacement gate pfet materials having improved nbti performance | |
| US7514376B2 (en) | Manufacture of semiconductor device having nitridized insulating film | |
| JP4694782B2 (ja) | 半導体装置、その製造方法、及び、半導体表面の処理方法 | |
| US6667232B2 (en) | Thin dielectric layers and non-thermal formation thereof | |
| US20040227186A1 (en) | Semiconductor device | |
| JP2002110674A (ja) | 半導体装置及びその製造方法 | |
| WO2004097925A1 (ja) | 半導体装置の製造方法 | |
| JP2005093530A (ja) | 半導体装置の製造方法 | |
| JP5121142B2 (ja) | 半導体装置の製造方法 | |
| JP4991577B2 (ja) | シリコン酸化膜の形成方法、半導体装置及びその製造方法 | |
| JP2008072001A (ja) | 半導体装置及びその製造方法 | |
| Lin et al. | The effect of copper on gate oxide integrity | |
| Pan | Electrical and Reliability Characteristics of 12-$\hbox {\rm\AA} $ Oxynitride Gate Dielectrics by Different Processing Treatments |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091109 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100506 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100806 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100813 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20101022 |