JP2003115587A - ＜１１０＞方位のシリコン表面上に形成された半導体装置およびその製造方法 - Google Patents
＜１１０＞方位のシリコン表面上に形成された半導体装置およびその製造方法Info
- Publication number
- JP2003115587A JP2003115587A JP2001307899A JP2001307899A JP2003115587A JP 2003115587 A JP2003115587 A JP 2003115587A JP 2001307899 A JP2001307899 A JP 2001307899A JP 2001307899 A JP2001307899 A JP 2001307899A JP 2003115587 A JP2003115587 A JP 2003115587A
- Authority
- JP
- Japan
- Prior art keywords
- plane
- silicon
- field effect
- film
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/40—Crystalline structures
- H10D62/405—Orientations of crystalline planes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 電流駆動能力の高い電界効果トランジスタお
よびその製造方法を提供する。 【解決手段】 ＜１１０＞面方位をその表面に有するシ
リコンに複数の電界効果トランジスタが形成された半導
体装置において、電界効果トランジスタのソースからド
レインに向かう方向が＜１１０＞面方向を向くように電
界効果トランジスタを配置したことを特徴とする。
よびその製造方法を提供する。 【解決手段】 ＜１１０＞面方位をその表面に有するシ
リコンに複数の電界効果トランジスタが形成された半導
体装置において、電界効果トランジスタのソースからド
レインに向かう方向が＜１１０＞面方向を向くように電
界効果トランジスタを配置したことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は一般に半導体装置に
係り、特に＜１１０＞面方位、あるいはその近傍の面方
位を有するシリコン表面上に形成された半導体装置、お
よびその製造方法に関する。
係り、特に＜１１０＞面方位、あるいはその近傍の面方
位を有するシリコン表面上に形成された半導体装置、お
よびその製造方法に関する。
【０００２】
【従来の技術】従来、ＭＩＳ（金属／絶縁膜／シリコ
ン）型の電界効果トランジスタは、＜１００＞面方位を
表面にもつシリコン基板上に形成されていた。これは、
電界効果トランジスタのゲート絶縁膜形成に従来から用
いられてきた熱酸化技術（通常８００℃以上）では、良
好な絶縁膜／シリコン界面特性、酸化膜の耐圧特性、リ
ーク電流特性などの高性能電気特性、高信頼性が得られ
るのが、＜１００＞面方位のシリコンを用いたときだけ
であることによる。なお面方位の記述について説明する
と、本発明において例えば＜１００＞方向は、［１０
０］方向に結晶学的に等価な全ての方向、すなわち［１
００］方向，［０１０］方向，［００１］方向などを総
称して表している。同様に、本発明において例えば＜１
００＞面は、（１００）面に結晶学的に等価な全ての
面、すなわち（１００）面，（０１０）面，（００１）
面などを総称して表している。
ン）型の電界効果トランジスタは、＜１００＞面方位を
表面にもつシリコン基板上に形成されていた。これは、
電界効果トランジスタのゲート絶縁膜形成に従来から用
いられてきた熱酸化技術（通常８００℃以上）では、良
好な絶縁膜／シリコン界面特性、酸化膜の耐圧特性、リ
ーク電流特性などの高性能電気特性、高信頼性が得られ
るのが、＜１００＞面方位のシリコンを用いたときだけ
であることによる。なお面方位の記述について説明する
と、本発明において例えば＜１００＞方向は、［１０
０］方向に結晶学的に等価な全ての方向、すなわち［１
００］方向，［０１０］方向，［００１］方向などを総
称して表している。同様に、本発明において例えば＜１
００＞面は、（１００）面に結晶学的に等価な全ての
面、すなわち（１００）面，（０１０）面，（００１）
面などを総称して表している。
【０００３】シリコンの面方位により電界効果トランジ
スタの移動度、すなわち電流駆動能力が変化することは
従来から知られているが、高移動度の面方位を選択しよ
うとして、＜１００＞面以外の他の面方位に配向したシ
リコンにゲート酸化膜を形成しても、従来の熱酸化技術
では＜１００＞面方位に配向したシリコンのシリコン酸
化膜に比べて、酸化膜／シリコン界面の界面準位密度が
高く、また酸化膜の耐圧特性、リーク電流特性が悪いな
ど電気的特性が劣ってしまっており、今までに移動度が
最も高くなる面方位に関する実験的信頼度の高い知見は
得られていなかった。
スタの移動度、すなわち電流駆動能力が変化することは
従来から知られているが、高移動度の面方位を選択しよ
うとして、＜１００＞面以外の他の面方位に配向したシ
リコンにゲート酸化膜を形成しても、従来の熱酸化技術
では＜１００＞面方位に配向したシリコンのシリコン酸
化膜に比べて、酸化膜／シリコン界面の界面準位密度が
高く、また酸化膜の耐圧特性、リーク電流特性が悪いな
ど電気的特性が劣ってしまっており、今までに移動度が
最も高くなる面方位に関する実験的信頼度の高い知見は
得られていなかった。
【０００４】
【発明が解決しようとする課題】一方、マイクロ波励起
プラズマを用いることであらゆる面方位のシリコン表
面、特に＜１１１＞面方位を有するシリコン表面上に高
品質なシリコン酸化膜、シリコン酸窒化膜、シリコン窒
化膜が４００℃程度の低温で形成できることが特開平２
００１−１６０５５に明らかになっている。しかしなが
ら、この従来技術中には電界効果トランジスタの移動度
のシリコン面方位依存に関する記述は一切なく、シリコ
ン表面の面方位を選択して高移動度の電界効果トランジ
スタ構造を形成する技術は知られていなかった。
プラズマを用いることであらゆる面方位のシリコン表
面、特に＜１１１＞面方位を有するシリコン表面上に高
品質なシリコン酸化膜、シリコン酸窒化膜、シリコン窒
化膜が４００℃程度の低温で形成できることが特開平２
００１−１６０５５に明らかになっている。しかしなが
ら、この従来技術中には電界効果トランジスタの移動度
のシリコン面方位依存に関する記述は一切なく、シリコ
ン表面の面方位を選択して高移動度の電界効果トランジ
スタ構造を形成する技術は知られていなかった。
【０００５】そこで、本発明は上記の課題を解決した、
新規で有用な半導体装置およびその製造方法を提供する
ことを概括的課題とする。
新規で有用な半導体装置およびその製造方法を提供する
ことを概括的課題とする。
【０００６】本発明のより具体的な課題は、＜１１０＞
面方位のシリコン表面上に形成された半導体装置、およ
びその製造方法を提供することにある。
面方位のシリコン表面上に形成された半導体装置、およ
びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、上記の課題
を、請求項１に記載したように、実質的に＜１１０＞方
位を有するシリコン表面上に複数の電界効果トランジス
タが形成された半導体装置において、前記電界効果トラ
ンジスタのソース領域とドレイン領域とを結ぶ方向が、
実質的に＜１１０＞方向に一致するように電界効果トラ
ンジスタを前記シリコン表面上に配置したことを特徴と
する半導体装置により、または請求項２に記載したよう
に、前記電界効果トランジスタのゲート絶縁膜のシリコ
ンに接する部分が、シリコン酸化膜、シリコン酸窒化
膜、シリコン窒化膜のいずれかであることを特徴とする
請求項１に記載の半導体装置により、または請求項３に
記載したように、実質的に＜１１０＞方位を有するシリ
コン表面上に複数の電界効果トランジスタを有し、前記
電界効果トランジスタのソース領域とドレイン領域とを
結ぶ方向が実質的に＜１１０＞方向に一致する半導体装
置の製造方法において、前記電界効果トランジスタのゲ
ート絶縁膜を、マイクロ波励起により発生させられた希
ガスと絶縁膜形成ガスの混合ガスプラズマを用いて形成
することを特徴とする半導体装置の製造方法により、ま
たは請求項４に記載したように、前記希ガスはクリプト
ンまたはアルゴンであり、絶縁膜形成ガスはアンモニア
または窒素／酸素と酸素のいずれかないしはそれらの混
合ガスであることを特徴とする請求項３記載の半導体装
置の製造方法により、解決する。 ［作用］電界効果トランジスタのゲート絶縁膜をマイク
ロ波励起により発生させられた希ガスと絶縁膜形成ガス
の混合ガスプラズマを用いることで、あらゆる面方位の
シリコン表面上に高品質なゲート絶縁膜を４００℃程度
の低温で形成できるが、この技術を用いて電界効果トラ
ンジスタのシリコン面方位依存を詳細に調べた結果、本
発明の発明者は、本発明の基礎となる研究において、電
界効果トランジスタの移動度は、＜１１０＞方位のシリ
コン表面上に、ソース領域からドレイン領域に向かう方
向が＜１１０＞方位を向くように電界効果トランジスタ
を配置した場合に最も高くなるとの知見を得た。
を、請求項１に記載したように、実質的に＜１１０＞方
位を有するシリコン表面上に複数の電界効果トランジス
タが形成された半導体装置において、前記電界効果トラ
ンジスタのソース領域とドレイン領域とを結ぶ方向が、
実質的に＜１１０＞方向に一致するように電界効果トラ
ンジスタを前記シリコン表面上に配置したことを特徴と
する半導体装置により、または請求項２に記載したよう
に、前記電界効果トランジスタのゲート絶縁膜のシリコ
ンに接する部分が、シリコン酸化膜、シリコン酸窒化
膜、シリコン窒化膜のいずれかであることを特徴とする
請求項１に記載の半導体装置により、または請求項３に
記載したように、実質的に＜１１０＞方位を有するシリ
コン表面上に複数の電界効果トランジスタを有し、前記
電界効果トランジスタのソース領域とドレイン領域とを
結ぶ方向が実質的に＜１１０＞方向に一致する半導体装
置の製造方法において、前記電界効果トランジスタのゲ
ート絶縁膜を、マイクロ波励起により発生させられた希
ガスと絶縁膜形成ガスの混合ガスプラズマを用いて形成
することを特徴とする半導体装置の製造方法により、ま
たは請求項４に記載したように、前記希ガスはクリプト
ンまたはアルゴンであり、絶縁膜形成ガスはアンモニア
または窒素／酸素と酸素のいずれかないしはそれらの混
合ガスであることを特徴とする請求項３記載の半導体装
置の製造方法により、解決する。 ［作用］電界効果トランジスタのゲート絶縁膜をマイク
ロ波励起により発生させられた希ガスと絶縁膜形成ガス
の混合ガスプラズマを用いることで、あらゆる面方位の
シリコン表面上に高品質なゲート絶縁膜を４００℃程度
の低温で形成できるが、この技術を用いて電界効果トラ
ンジスタのシリコン面方位依存を詳細に調べた結果、本
発明の発明者は、本発明の基礎となる研究において、電
界効果トランジスタの移動度は、＜１１０＞方位のシリ
コン表面上に、ソース領域からドレイン領域に向かう方
向が＜１１０＞方位を向くように電界効果トランジスタ
を配置した場合に最も高くなるとの知見を得た。
【０００８】上記知見に基づいてなされた本発明によれ
ば、Ｎ型ＭＩＳトランジスタ、Ｐ型ＭＩＳトランジスタ
ともに移動度を大きくすることができ、＜１００＞方位
を有するシリコン基板上に形成されたＭＩＳトランジス
タに比べて、Ｎ型ＭＩＳトランジスタで約１.４倍、Ｐ
型ＭＩＳトランジスタで約２.５倍の移動度を持った信
頼性の高い電界効果トランジスタが得られる。
ば、Ｎ型ＭＩＳトランジスタ、Ｐ型ＭＩＳトランジスタ
ともに移動度を大きくすることができ、＜１００＞方位
を有するシリコン基板上に形成されたＭＩＳトランジス
タに比べて、Ｎ型ＭＩＳトランジスタで約１.４倍、Ｐ
型ＭＩＳトランジスタで約２.５倍の移動度を持った信
頼性の高い電界効果トランジスタが得られる。
【０００９】また、本発明によれば、ゲート絶縁膜とし
てシリコン酸化膜だけでなくシリコン酸化膜よりも誘電
率の高いシリコン酸窒化膜、シリコン窒化膜を使用する
ことにより、その誘電率に比例して電流駆動能力を高め
たトランジスタを得ることができる。シリコン窒化膜は
その誘電率がシリコン酸化膜に比べて約２倍程度あるの
で、シリコン窒化膜をゲート絶縁膜に使用したＭＩＳト
ランジスタは本発明の面方位の選択を合わせて行うこと
で、従来の同一ゲート絶縁膜厚のトランジスタであって
（１００）面上に形成されたシリコン酸化膜をゲート絶
縁膜とするトランジスタに比べて、Ｎ型ＭＩＳトランジ
スタで約２.８倍、Ｐ型ＭＩＳトランジスタで約５倍の
電流駆動能力を持った信頼性の高い電界効果トランジス
タを得ることができる。
てシリコン酸化膜だけでなくシリコン酸化膜よりも誘電
率の高いシリコン酸窒化膜、シリコン窒化膜を使用する
ことにより、その誘電率に比例して電流駆動能力を高め
たトランジスタを得ることができる。シリコン窒化膜は
その誘電率がシリコン酸化膜に比べて約２倍程度あるの
で、シリコン窒化膜をゲート絶縁膜に使用したＭＩＳト
ランジスタは本発明の面方位の選択を合わせて行うこと
で、従来の同一ゲート絶縁膜厚のトランジスタであって
（１００）面上に形成されたシリコン酸化膜をゲート絶
縁膜とするトランジスタに比べて、Ｎ型ＭＩＳトランジ
スタで約２.８倍、Ｐ型ＭＩＳトランジスタで約５倍の
電流駆動能力を持った信頼性の高い電界効果トランジス
タを得ることができる。
【００１０】＜１１０＞方位のシリコン表面上において
ソース領域とドレイン領域を、ソース領域とドレイン領
域とを結ぶ方向が＜１１０＞方向になるように配置する
一例を示すと、例えば（１１０）面方位を主面とするシ
リコン基板上においてゲート電極を、トランジスタのゲ
ート電極長手方向が［００１］方向に一致するように配
置し、ソース領域を前記（１１０）面内においてゲート
電極に対して［１−１０］方向の側に配置し、ドレイン
領域を（１１０）面内において［−１１０］方向の側に
配置した構成が挙げられる。本発明は、これと結晶学的
に等価な全ての配置を含むものである。これはまた、
（１−１０）面内で、（１１１）面との交線を基準に、
１３５度回転した方向にゲート電極の長手方向が一致す
るようにゲート電極を配置した構成とも等価である。
ソース領域とドレイン領域を、ソース領域とドレイン領
域とを結ぶ方向が＜１１０＞方向になるように配置する
一例を示すと、例えば（１１０）面方位を主面とするシ
リコン基板上においてゲート電極を、トランジスタのゲ
ート電極長手方向が［００１］方向に一致するように配
置し、ソース領域を前記（１１０）面内においてゲート
電極に対して［１−１０］方向の側に配置し、ドレイン
領域を（１１０）面内において［−１１０］方向の側に
配置した構成が挙げられる。本発明は、これと結晶学的
に等価な全ての配置を含むものである。これはまた、
（１−１０）面内で、（１１１）面との交線を基準に、
１３５度回転した方向にゲート電極の長手方向が一致す
るようにゲート電極を配置した構成とも等価である。
【００１１】ここで実質的な＜１１０＞方位とは、（１
１０）面、あるいはこれと結晶学的に等価な全ての面を
含む｛１１０｝面のみならず、これと結晶学的に見てほ
ぼ等価な方向を向いている面方位を意味しており、（５
５１）面、（３３１）面、（２２１）面、（５５３）
面、（３３５）面、（１１２）面、（１１３）面、（１
１５）面、（１１７）面などをが、該当する面方位を有
する。また、移動度がほぼ最大となる面方位に匹敵する
面方位として、＜１１０＞方位からの角度のずれの少な
い（３２０）面、（５３１）面、（３２１）面、（５３
３）面、（５３５）面、（２３０）面、（３５１）面、
（２３１）面、（３５３）面、（３５５）面なども、本
発明の効果が得られる結晶面として選択できる。
１０）面、あるいはこれと結晶学的に等価な全ての面を
含む｛１１０｝面のみならず、これと結晶学的に見てほ
ぼ等価な方向を向いている面方位を意味しており、（５
５１）面、（３３１）面、（２２１）面、（５５３）
面、（３３５）面、（１１２）面、（１１３）面、（１
１５）面、（１１７）面などをが、該当する面方位を有
する。また、移動度がほぼ最大となる面方位に匹敵する
面方位として、＜１１０＞方位からの角度のずれの少な
い（３２０）面、（５３１）面、（３２１）面、（５３
３）面、（５３５）面、（２３０）面、（３５１）面、
（２３１）面、（３５３）面、（３５５）面なども、本
発明の効果が得られる結晶面として選択できる。
【００１２】
【発明の実施の形態】以下に、本発明の実施例をあげて
詳細に説明する。 ［第１実施例］本発明の第１の実施例として、＜１１０
＞方位のシリコン基板上にシリコン酸化膜をゲート絶縁
膜として用いたＭＩＳ型電界効果トランジスタを形成し
た半導体装置について述べる。
詳細に説明する。 ［第１実施例］本発明の第１の実施例として、＜１１０
＞方位のシリコン基板上にシリコン酸化膜をゲート絶縁
膜として用いたＭＩＳ型電界効果トランジスタを形成し
た半導体装置について述べる。
【００１３】図１に、本発明の電界効果トランジスタで
使われるシリコン基板を構成する、＜１１０＞方向から
見たシリコン結晶の結晶構造の概略図を示す。ただし図
１において、矢印１０１，矢印１０２はいずれも＜１１
０＞方向を示しており、電界効果トランジスタが形成さ
れる基板最上面においては、シリコン原子１０３がゲー
ト絶縁膜との界面に平行に配列されるのがわかる。
使われるシリコン基板を構成する、＜１１０＞方向から
見たシリコン結晶の結晶構造の概略図を示す。ただし図
１において、矢印１０１，矢印１０２はいずれも＜１１
０＞方向を示しており、電界効果トランジスタが形成さ
れる基板最上面においては、シリコン原子１０３がゲー
ト絶縁膜との界面に平行に配列されるのがわかる。
【００１４】さらに本実施例のＭＩＳトランジスタで
は、電界効果トランジスタのゲート電極を、前記＜１１
０＞方位のシリコン基板主面、例えば（１１０）面上
に、その長手方向が図１の紙面左右方向に延在するよう
に配置し、さらに紙面手前方向にソース領域を、紙面奥
方向にドレイン領域を配置する。この方向が、本発明の
＜１１０＞方位のシリコン面上にソース領域とドレイン
領域とを、ソース領域とドレイン領域とを結ぶ線が＜１
１０＞方位に一致するように電界効果トランジスタを配
置した方向であり、次の図２に示すようにＭＩＳトラン
ジスタの移動度は、この方向において最も高くなる。
は、電界効果トランジスタのゲート電極を、前記＜１１
０＞方位のシリコン基板主面、例えば（１１０）面上
に、その長手方向が図１の紙面左右方向に延在するよう
に配置し、さらに紙面手前方向にソース領域を、紙面奥
方向にドレイン領域を配置する。この方向が、本発明の
＜１１０＞方位のシリコン面上にソース領域とドレイン
領域とを、ソース領域とドレイン領域とを結ぶ線が＜１
１０＞方位に一致するように電界効果トランジスタを配
置した方向であり、次の図２に示すようにＭＩＳトラン
ジスタの移動度は、この方向において最も高くなる。
【００１５】図２は、（１１０）面上にＰ型ＭＩＳトラ
ンジスタを形成した際のトランジスタ移動度のトランジ
スタ配置方向依存性を示す図であり、（１−１０）面内
において、（１１１）面との交線を基準にして、ゲート
電極長手方向の角度を変化させて配置したときの移動度
の変化を示す。
ンジスタを形成した際のトランジスタ移動度のトランジ
スタ配置方向依存性を示す図であり、（１−１０）面内
において、（１１１）面との交線を基準にして、ゲート
電極長手方向の角度を変化させて配置したときの移動度
の変化を示す。
【００１６】図２を参照するに、移動度はゲート電極長
手方向のなす角度が１３５度方向のとき、すなわち（１
１０）面あるいは｛１１０｝面内にソース領域・ドレイ
ン領域を、ソース領域とドレイン領域とを結ぶ方向が＜
１１０＞面方向となるように配置したときが最大になる
のがわかる。Ｎ型ＭＩＳトランジスタについても同様で
ある。この方向に配置したＭＩＳトランジスタの移動度
は＜１００＞面の移動度に比べてＮ型ＭＩＳトランジス
タで約１.４倍、Ｐ型ＭＩＳトランジスタで約２.５に相
当する。この方向に配置したＭＩＳトランジスタの移動
度が高くなるのは、ソース領域からドレイン領域に沿っ
た電子および正孔の有効質量および格子散乱確率が減少
することに起因すると考えられる。
手方向のなす角度が１３５度方向のとき、すなわち（１
１０）面あるいは｛１１０｝面内にソース領域・ドレイ
ン領域を、ソース領域とドレイン領域とを結ぶ方向が＜
１１０＞面方向となるように配置したときが最大になる
のがわかる。Ｎ型ＭＩＳトランジスタについても同様で
ある。この方向に配置したＭＩＳトランジスタの移動度
は＜１００＞面の移動度に比べてＮ型ＭＩＳトランジス
タで約１.４倍、Ｐ型ＭＩＳトランジスタで約２.５に相
当する。この方向に配置したＭＩＳトランジスタの移動
度が高くなるのは、ソース領域からドレイン領域に沿っ
た電子および正孔の有効質量および格子散乱確率が減少
することに起因すると考えられる。
【００１７】図２を見ても分かるように、移動度が最大
になる角度の周辺の角度でも急激に移動度が低下するこ
とにはならないので、１３５度の角度から±１０度程度
以内の結晶面方位を選択しても移動度が向上した電界効
果トランジスタを得ることができる。すなわち、実質的
に（１１０）面あるいは＜１１０＞面と等価ないしは面
方向角度が近い他の面方位、例えば（５５１）面、（３
３１）面、（２２１）面、（３２１）面、（５３１）
面、（２３１）面、（３５１）面、（３２０）面、（２
３０）面などに本発明の電界効果トランジスタを形成し
てもよい。
になる角度の周辺の角度でも急激に移動度が低下するこ
とにはならないので、１３５度の角度から±１０度程度
以内の結晶面方位を選択しても移動度が向上した電界効
果トランジスタを得ることができる。すなわち、実質的
に（１１０）面あるいは＜１１０＞面と等価ないしは面
方向角度が近い他の面方位、例えば（５５１）面、（３
３１）面、（２２１）面、（３２１）面、（５３１）
面、（２３１）面、（３５１）面、（３２０）面、（２
３０）面などに本発明の電界効果トランジスタを形成し
てもよい。
【００１８】図３は、Ｐ型ＭＩＳトランジスタのドレイ
ン領域電流のドレイン領域電圧依存性である。（１１
１）面および（１１０）面方位上のＭＩＳトランジスタ
の電流駆動能力はそれぞれ（１００）面の１.３倍およ
び２.５倍になっている。
ン領域電流のドレイン領域電圧依存性である。（１１
１）面および（１１０）面方位上のＭＩＳトランジスタ
の電流駆動能力はそれぞれ（１００）面の１.３倍およ
び２.５倍になっている。
【００１９】図４は、本発明のＭＩＳ型電界効果トラン
ジスタのゲートシリコン酸化膜を実現するための、ラジ
アルラインスロットアンテナを用いた装置の一例を示す
断面図である（特許願９−１３３４２２参照）。シリコ
ン酸化膜は次のようにして形成する。真空容器（処理
室）４０１内を真空にし、シャワープレート４０２から
Ｋｒガス、Ｏ2ガスを導入し、処理室内の圧力を１Ｔｏ
ｒｒ程度に設定する。＜１１０＞面方位のシリコンウェ
ーハ基板４０３を、加熱機構を持つ試料台４０４に置
き、試料の温度が４００℃程度になるように設定する。
この温度設定は２００〜５５０℃の範囲内で以下に述べ
る結果はほとんど同様のものとなる。同軸導波管４０５
から、ラジアルラインスロットアンテナ４０６、誘電体
板４０７を通して、処理室内に、２．４５ＧＨｚのマイ
クロ波を供給し、処理室内に高密度のプラズマを生成す
る。また、供給するマイクロ波の周波数は、９００ＭＨ
ｚ以上１０ＧＨｚ以下の範囲にあれば以下に述べる結果
はほとんど同様のものとなる。
ジスタのゲートシリコン酸化膜を実現するための、ラジ
アルラインスロットアンテナを用いた装置の一例を示す
断面図である（特許願９−１３３４２２参照）。シリコ
ン酸化膜は次のようにして形成する。真空容器（処理
室）４０１内を真空にし、シャワープレート４０２から
Ｋｒガス、Ｏ2ガスを導入し、処理室内の圧力を１Ｔｏ
ｒｒ程度に設定する。＜１１０＞面方位のシリコンウェ
ーハ基板４０３を、加熱機構を持つ試料台４０４に置
き、試料の温度が４００℃程度になるように設定する。
この温度設定は２００〜５５０℃の範囲内で以下に述べ
る結果はほとんど同様のものとなる。同軸導波管４０５
から、ラジアルラインスロットアンテナ４０６、誘電体
板４０７を通して、処理室内に、２．４５ＧＨｚのマイ
クロ波を供給し、処理室内に高密度のプラズマを生成す
る。また、供給するマイクロ波の周波数は、９００ＭＨ
ｚ以上１０ＧＨｚ以下の範囲にあれば以下に述べる結果
はほとんど同様のものとなる。
【００２０】シャワープレート４０２と基板４０３のと
の間の間隔は、本実施例では６ｃｍに設定してある。こ
の間隔は狭いほうがより高速な成膜が可能となる。本実
施例では、ラジアルラインスロットアンテナを用いたプ
ラズマ装置を用いて成膜した例を示したが、他の方法を
用いてマイクロ波を処理室内に導入してもよい。
の間の間隔は、本実施例では６ｃｍに設定してある。こ
の間隔は狭いほうがより高速な成膜が可能となる。本実
施例では、ラジアルラインスロットアンテナを用いたプ
ラズマ装置を用いて成膜した例を示したが、他の方法を
用いてマイクロ波を処理室内に導入してもよい。
【００２１】ＫｒガスとＯ2ガスが混合されたマイクロ
波励起プラズマ中では、中間励起状態にあるＫｒ*とＯ2
分子が衝突し、原子状酸素Ｏ*が効率よく発生する。こ
の原子状酸素により、基板表面は酸化される。従来の、
シリコン表面の酸化は、Ｈ2Ｏ分子、Ｏ2分子により行わ
れ、処理温度は、８００℃以上と極めて高いものであっ
たが、本発明の原子状酸素による酸化は、５５０℃以下
と十分に低い温度で可能である。
波励起プラズマ中では、中間励起状態にあるＫｒ*とＯ2
分子が衝突し、原子状酸素Ｏ*が効率よく発生する。こ
の原子状酸素により、基板表面は酸化される。従来の、
シリコン表面の酸化は、Ｈ2Ｏ分子、Ｏ2分子により行わ
れ、処理温度は、８００℃以上と極めて高いものであっ
たが、本発明の原子状酸素による酸化は、５５０℃以下
と十分に低い温度で可能である。
【００２２】図５には、マイクロ波励起Ｋｒ/Ｏ2プラズ
マを用いたシリコン基板表面酸化時の酸化膜厚と酸化時
間の関係の面方位依存性を示す。シリコン基板は（１０
０）面、（１１１）面、（１１０）面のものを示してい
る。図５には同時に従来の９００℃のドライ熱酸化によ
る酸化時間依存性を示している。従来の高温熱酸化技術
では、表面に形成された酸化膜をＯ2分子やＨ2Ｏ分子が
拡散によって通り抜け、シリコン／シリコン酸化膜の界
面に到達して酸化に寄与するため、酸化膜の成長速度の
面方位による差が発生するが、マイクロ波励起Ｋｒ/Ｏ2
プラズマを用いたシリコン基板表面酸化では、図５に示
す以外のあらゆる面方位に対してもシリコン酸化膜の成
長速度の依存は殆どない。
マを用いたシリコン基板表面酸化時の酸化膜厚と酸化時
間の関係の面方位依存性を示す。シリコン基板は（１０
０）面、（１１１）面、（１１０）面のものを示してい
る。図５には同時に従来の９００℃のドライ熱酸化によ
る酸化時間依存性を示している。従来の高温熱酸化技術
では、表面に形成された酸化膜をＯ2分子やＨ2Ｏ分子が
拡散によって通り抜け、シリコン／シリコン酸化膜の界
面に到達して酸化に寄与するため、酸化膜の成長速度の
面方位による差が発生するが、マイクロ波励起Ｋｒ/Ｏ2
プラズマを用いたシリコン基板表面酸化では、図５に示
す以外のあらゆる面方位に対してもシリコン酸化膜の成
長速度の依存は殆どない。
【００２３】また、シリコン酸化膜／シリコンの界面準
位密度を、低周波Ｃ−Ｖ測定により測定した結果、マイ
クロ波励起プラズマを用いて成膜したシリコン酸化膜の
界面準位密度は、（１００）面、（１１１）面、（１１
０）面および他のあらゆる面方位とも低く良好であっ
た。
位密度を、低周波Ｃ−Ｖ測定により測定した結果、マイ
クロ波励起プラズマを用いて成膜したシリコン酸化膜の
界面準位密度は、（１００）面、（１１１）面、（１１
０）面および他のあらゆる面方位とも低く良好であっ
た。
【００２４】上述したように、マイクロ波励起Ｋｒ/Ｏ2
プラズマにより形成したシリコン酸化膜は、４００℃と
いう低温で酸化しているにもかかわらず、（１００）
面、（１１１）面、（１１０）面および他のあらゆる面
方位とも、従来の（１００）面の高温熱酸化膜と同等な
いしはより優れた電気的特性が得られる。
プラズマにより形成したシリコン酸化膜は、４００℃と
いう低温で酸化しているにもかかわらず、（１００）
面、（１１１）面、（１１０）面および他のあらゆる面
方位とも、従来の（１００）面の高温熱酸化膜と同等な
いしはより優れた電気的特性が得られる。
【００２５】こうした効果が得られるのは、成膜直後に
シリコン酸化膜中にＫｒが含有されることにも起因して
いる。シリコン酸化膜中にＫｒが含有されることによ
り、膜中やＳｉ／ＳｉＯ2界面でのストレスが緩和さ
れ、膜中電荷や界面準位密度が低減され、シリコン酸化
膜の電気的特性が大幅に改善されるためと考えられる。
特に、表面密度において５×１０11ｃｍ2以下のＫｒを
含むことがシリコン酸化膜の電気的特性、信頼性的特性
の改善に寄与している。この様な工程によって形成した
ゲート酸化膜を用いたＭＩＳトランジスタの移動度の面
方位依存特性が図２、図３に示したものである。
シリコン酸化膜中にＫｒが含有されることにも起因して
いる。シリコン酸化膜中にＫｒが含有されることによ
り、膜中やＳｉ／ＳｉＯ2界面でのストレスが緩和さ
れ、膜中電荷や界面準位密度が低減され、シリコン酸化
膜の電気的特性が大幅に改善されるためと考えられる。
特に、表面密度において５×１０11ｃｍ2以下のＫｒを
含むことがシリコン酸化膜の電気的特性、信頼性的特性
の改善に寄与している。この様な工程によって形成した
ゲート酸化膜を用いたＭＩＳトランジスタの移動度の面
方位依存特性が図２、図３に示したものである。
【００２６】本発明においてマイクロ波励起プラズマで
形成されるシリコン酸化膜は少なくともシリコンと接す
る部分に存在すればよく、そのシリコン酸化膜の上層に
異種の材料たとえばシリコン窒化膜、アルミニウム酸化
膜、タンタル酸化膜、ハフニウム酸化膜、ジルコニウム
酸化膜などが積層形成された絶縁膜を用いても良い。本
発明のシリコン酸化膜を実現するためには、図４の装置
の他に、プラズマを用いた低温の酸化膜形成を可能とす
る別のプラズマプロセス用装置を使用してもかまわな
い。たとえば、マイクロ波によりプラズマを励起するた
めのＫｒガスを放出する第１のガス放出手段と、酸素ガ
スを放出する前記第１のガス放出手段とは異なる第２の
ガス放出手段をもつ２段シャワープレート型プラズマプ
ロセス装置で形成することも可能である。
形成されるシリコン酸化膜は少なくともシリコンと接す
る部分に存在すればよく、そのシリコン酸化膜の上層に
異種の材料たとえばシリコン窒化膜、アルミニウム酸化
膜、タンタル酸化膜、ハフニウム酸化膜、ジルコニウム
酸化膜などが積層形成された絶縁膜を用いても良い。本
発明のシリコン酸化膜を実現するためには、図４の装置
の他に、プラズマを用いた低温の酸化膜形成を可能とす
る別のプラズマプロセス用装置を使用してもかまわな
い。たとえば、マイクロ波によりプラズマを励起するた
めのＫｒガスを放出する第１のガス放出手段と、酸素ガ
スを放出する前記第１のガス放出手段とは異なる第２の
ガス放出手段をもつ２段シャワープレート型プラズマプ
ロセス装置で形成することも可能である。
【００２７】＜１１０＞面方位のシリコンウェーハはバ
ルク結晶ウェーハでも、埋め込み絶縁膜上にシリコン層
が形成されたシリコン・オン・インシュレータ（ＳＯ
Ｉ）ウェーハでも構わない。ＳＯＩウェーハの埋め込み
絶縁膜の下にはシリコン基体があっても金属層があって
も良い。銅などの低抵抗金属層が埋め込み絶縁膜下に設
けられたＳＯＩウェーハの方が高速動作には有利であ
る。 ［実施例２］本発明の第２の実施例として、＜１１０＞
方位を有するシリコン基板上にシリコン酸窒化膜を用い
たＭＩＳ型電界効果トランジスタを形成した半導体装置
について述べる。
ルク結晶ウェーハでも、埋め込み絶縁膜上にシリコン層
が形成されたシリコン・オン・インシュレータ（ＳＯ
Ｉ）ウェーハでも構わない。ＳＯＩウェーハの埋め込み
絶縁膜の下にはシリコン基体があっても金属層があって
も良い。銅などの低抵抗金属層が埋め込み絶縁膜下に設
けられたＳＯＩウェーハの方が高速動作には有利であ
る。 ［実施例２］本発明の第２の実施例として、＜１１０＞
方位を有するシリコン基板上にシリコン酸窒化膜を用い
たＭＩＳ型電界効果トランジスタを形成した半導体装置
について述べる。
【００２８】シリコン酸窒化膜をゲート絶縁膜に用いた
電界効果トランジスタを形成する場合も、図１に示した
＜１１０＞方位のシリコン基板上に、最上面のシリコン
原子がゲート絶縁膜との界面に平行に配列し、ゲート電
極を、長手方向が紙面左右方向に一致するように配置
し、紙面手前方向にソース領域を、紙面奥方向にドレイ
ン領域を配置する構成が、最も高い移動度を与える。
電界効果トランジスタを形成する場合も、図１に示した
＜１１０＞方位のシリコン基板上に、最上面のシリコン
原子がゲート絶縁膜との界面に平行に配列し、ゲート電
極を、長手方向が紙面左右方向に一致するように配置
し、紙面手前方向にソース領域を、紙面奥方向にドレイ
ン領域を配置する構成が、最も高い移動度を与える。
【００２９】この方向に配置したＭＩＳトランジスタの
電流駆動能力は、シリコン酸窒化膜の誘電率がシリコン
酸化膜に比べて高くなった分だけ高くなる。電流駆動能
力は（１００）面のシリコン酸化膜ＭＩＳトランジスタ
に比べてＮ型で約１.６倍、Ｐ型ＭＩＳトランジスタで
約２.８となった。上記方向に配置したＭＩＳトランジ
スタの移動度が高くなるのは、実施例１と同様、ソース
領域からドレイン領域に沿った電子および正孔の有効質
量および格子散乱確率が減少することに起因する。
電流駆動能力は、シリコン酸窒化膜の誘電率がシリコン
酸化膜に比べて高くなった分だけ高くなる。電流駆動能
力は（１００）面のシリコン酸化膜ＭＩＳトランジスタ
に比べてＮ型で約１.６倍、Ｐ型ＭＩＳトランジスタで
約２.８となった。上記方向に配置したＭＩＳトランジ
スタの移動度が高くなるのは、実施例１と同様、ソース
領域からドレイン領域に沿った電子および正孔の有効質
量および格子散乱確率が減少することに起因する。
【００３０】本発明の移動度を高める面方位として、実
施例１と同様、実質的に（１１０）面あるいは＜１１０
＞面と等価ないしは面方向角度が近い他の面方位、例え
ば（５５１）面、（３３１）面、（２２１）面、（３２
１）面、（５３１）面、（２３１）面、（３５１）面、
（３２０）面、（２３０）面などに本発明の電界効果ト
ランジスタを形成してもよい。
施例１と同様、実質的に（１１０）面あるいは＜１１０
＞面と等価ないしは面方向角度が近い他の面方位、例え
ば（５５１）面、（３３１）面、（２２１）面、（３２
１）面、（５３１）面、（２３１）面、（３５１）面、
（３２０）面、（２３０）面などに本発明の電界効果ト
ランジスタを形成してもよい。
【００３１】本発明のＭＩＳ型電界効果トランジスタの
ゲートシリコン酸窒化膜は、実施例１と同様に、図４の
ラジアルラインスロットアンテナを用いたマイクロ波励
起プラズマ装置で実現される。
ゲートシリコン酸窒化膜は、実施例１と同様に、図４の
ラジアルラインスロットアンテナを用いたマイクロ波励
起プラズマ装置で実現される。
【００３２】シリコン酸窒化膜は次のようにして形成す
る。
る。
【００３３】真空容器（処理室）４０１内を真空にし、
シャワープレート４０２からＫｒガス、Ｏ2ガス、ＮＨ3
ガスを導入し、処理室内の圧力を１Ｔｏｒｒ程度に設定
する。＜１１０＞面方位のシリコンウェーハ基板４０３
を、加熱機構を持つ試料台４０４に置き、試料の温度が
４００℃程度になるように設定する。同軸導波管４０５
から、ラジアルラインスロットアンテナ４０６、誘電体
板４０７を通して、処理室内に、５．４５ＧＨｚのマイ
クロ波を供給し、処理室内に高密度のプラズマを生成す
る。シャワープレート４０２と基板４３の間隔は６ｃｍ
程度とする。
シャワープレート４０２からＫｒガス、Ｏ2ガス、ＮＨ3
ガスを導入し、処理室内の圧力を１Ｔｏｒｒ程度に設定
する。＜１１０＞面方位のシリコンウェーハ基板４０３
を、加熱機構を持つ試料台４０４に置き、試料の温度が
４００℃程度になるように設定する。同軸導波管４０５
から、ラジアルラインスロットアンテナ４０６、誘電体
板４０７を通して、処理室内に、５．４５ＧＨｚのマイ
クロ波を供給し、処理室内に高密度のプラズマを生成す
る。シャワープレート４０２と基板４３の間隔は６ｃｍ
程度とする。
【００３４】本実施例では、ラジアルラインスロットア
ンテナを用いたプラズマ装置を用いて成膜した例を示し
たが、他の方法を用いてマイクロ波を処理室内に導入し
てもよい。
ンテナを用いたプラズマ装置を用いて成膜した例を示し
たが、他の方法を用いてマイクロ波を処理室内に導入し
てもよい。
【００３５】Ｋｒガス、Ｏ2ガス、ＮＨ3ガスが混合され
た高密度励起プラズマ中では、中間励起状態にあるＫｒ
*とＯ2分子、ＮＨ3分子が衝突し、原子状酸素Ｏ*および
ＮＨ*が効率よく発生する。このラジカルにより、シリ
コン基板表面は酸窒化される。
た高密度励起プラズマ中では、中間励起状態にあるＫｒ
*とＯ2分子、ＮＨ3分子が衝突し、原子状酸素Ｏ*および
ＮＨ*が効率よく発生する。このラジカルにより、シリ
コン基板表面は酸窒化される。
【００３６】マイクロ波励起プラズマを用いたシリコン
表面酸窒化では、酸窒化膜の成長速度の面方位依存は殆
どない。また、シリコン酸窒化膜／シリコン界面準位密
度は、（１００）面、（１１１）面、（１１０）面およ
び他のあらゆる面方位とも低く良好である。
表面酸窒化では、酸窒化膜の成長速度の面方位依存は殆
どない。また、シリコン酸窒化膜／シリコン界面準位密
度は、（１００）面、（１１１）面、（１１０）面およ
び他のあらゆる面方位とも低く良好である。
【００３７】本発明の酸窒化膜を実現するためには、図
４の装置の他に、プラズマを用いた低温の酸窒化膜形成
を可能とする別のプラズマプロセス用装置を使用しても
かまわない。たとえば、マイクロ波によりプラズマを励
起するためのＫｒガスを放出する第１のガス放出手段
と、酸素ガスを放出する前記第１のガス放出手段とは異
なる第２のガス放出手段をもつ２段シャワープレート型
プラズマプロセス装置で形成することも可能である。
４の装置の他に、プラズマを用いた低温の酸窒化膜形成
を可能とする別のプラズマプロセス用装置を使用しても
かまわない。たとえば、マイクロ波によりプラズマを励
起するためのＫｒガスを放出する第１のガス放出手段
と、酸素ガスを放出する前記第１のガス放出手段とは異
なる第２のガス放出手段をもつ２段シャワープレート型
プラズマプロセス装置で形成することも可能である。
【００３８】本発明のシリコン酸窒化膜形成において
は、水素が存在することがひとつの重要な要件である。
プラズマ中に水素が存在することにより、シリコン窒化
膜中および界面のダングリングボンドがＳｉ−Ｈ、Ｎ−
Ｈ結合を形成して終端され、その結果シリコン酸窒化膜
および界面の電子トラップが無くなる。Ｓｉ−Ｈ結合、
Ｎ−Ｈ結合が本発明の酸窒化膜に存在することはそれぞ
れ赤外吸収スペクトル、Ｘ線光電子分光スペクトルを測
定することで確認されている。水素が存在することで、
ＣＶ特性のヒステリシスも無くなり、シリコン／シリコ
ン酸窒化膜界面密度も３×１０10ｃｍ-2と低く抑えられ
る。希ガス（ＡｒまたはＫｒ）とＯ2、Ｎ2／Ｈ2の混合
ガスを使用してシリコン酸窒化膜を形成する場合には水
素ガスの分圧を０.５％以上とすることで、膜中の電子
や正孔のトラップが急激に減少する。
は、水素が存在することがひとつの重要な要件である。
プラズマ中に水素が存在することにより、シリコン窒化
膜中および界面のダングリングボンドがＳｉ−Ｈ、Ｎ−
Ｈ結合を形成して終端され、その結果シリコン酸窒化膜
および界面の電子トラップが無くなる。Ｓｉ−Ｈ結合、
Ｎ−Ｈ結合が本発明の酸窒化膜に存在することはそれぞ
れ赤外吸収スペクトル、Ｘ線光電子分光スペクトルを測
定することで確認されている。水素が存在することで、
ＣＶ特性のヒステリシスも無くなり、シリコン／シリコ
ン酸窒化膜界面密度も３×１０10ｃｍ-2と低く抑えられ
る。希ガス（ＡｒまたはＫｒ）とＯ2、Ｎ2／Ｈ2の混合
ガスを使用してシリコン酸窒化膜を形成する場合には水
素ガスの分圧を０.５％以上とすることで、膜中の電子
や正孔のトラップが急激に減少する。
【００３９】本発明においてマイクロ波励起プラズマで
形成されるシリコン酸窒化膜は少なくともシリコンと接
する部分に存在すればよく、そのシリコン酸窒化膜の上
層に異種の材料たとえばシリコン窒化膜、アルミニウム
酸化膜、タンタル酸化膜、ハフニウム酸化膜、ジルコニ
ウム酸化膜などが積層形成された絶縁膜を用いても良
い。
形成されるシリコン酸窒化膜は少なくともシリコンと接
する部分に存在すればよく、そのシリコン酸窒化膜の上
層に異種の材料たとえばシリコン窒化膜、アルミニウム
酸化膜、タンタル酸化膜、ハフニウム酸化膜、ジルコニ
ウム酸化膜などが積層形成された絶縁膜を用いても良
い。
【００４０】本発明の酸窒化膜を実現するためには、図
４の装置の他に、プラズマを用いた低温の酸化膜形成を
可能とする別のプラズマプロセス用装置を使用してもか
まわない。たとえば、マイクロ波によりプラズマを励起
するためのＡｒまたはＫｒガスを放出する第１のガス放
出手段と、Ｏ2、ＮＨ3（またはＮ2／Ｈ2ガス）ガスを放
出する前記第１のガス放出手段とは異なる第２のガス放
出手段をもつ２段シャワープレート型プラズマプロセス
装置で形成することも可能である。 ［実施例３］本発明の第３の実施例として、＜１１０＞
方位を有するシリコン基板上にシリコン窒化膜を用いた
ＭＩＳ型電界効果トランジスタを形成した半導体装置に
ついて述べる。
４の装置の他に、プラズマを用いた低温の酸化膜形成を
可能とする別のプラズマプロセス用装置を使用してもか
まわない。たとえば、マイクロ波によりプラズマを励起
するためのＡｒまたはＫｒガスを放出する第１のガス放
出手段と、Ｏ2、ＮＨ3（またはＮ2／Ｈ2ガス）ガスを放
出する前記第１のガス放出手段とは異なる第２のガス放
出手段をもつ２段シャワープレート型プラズマプロセス
装置で形成することも可能である。 ［実施例３］本発明の第３の実施例として、＜１１０＞
方位を有するシリコン基板上にシリコン窒化膜を用いた
ＭＩＳ型電界効果トランジスタを形成した半導体装置に
ついて述べる。
【００４１】シリコン窒化膜をゲート絶縁膜に用いた電
界効果トランジスタを形成する場合も、図１に示した＜
１１０＞面方位のシリコン基板上に、最上面のシリコン
原子がゲート絶縁膜との界面に平行に配列し、ゲート電
極を、長手方向が紙面左右方向に一致するように配置
し、紙面手前方向にソース領域を、紙面奥方向にドレイ
ン領域を配置する構成が、最も高い移動度を与える。
界効果トランジスタを形成する場合も、図１に示した＜
１１０＞面方位のシリコン基板上に、最上面のシリコン
原子がゲート絶縁膜との界面に平行に配列し、ゲート電
極を、長手方向が紙面左右方向に一致するように配置
し、紙面手前方向にソース領域を、紙面奥方向にドレイ
ン領域を配置する構成が、最も高い移動度を与える。
【００４２】この方向に配置したＭＩＳトランジスタで
は、電流駆動能力が、シリコン窒化膜の誘電率がシリコ
ン酸化膜に比べて高くなった分だけ高くなる。本実施例
のシリコン窒化膜の誘電率はシリコン酸化膜の約２であ
った。電界効果トランジスタの電流駆動能力は（１０
０）面上にシリコン酸化膜を形成したＭＩＳトランジス
タに比べてＮ型で約２.８倍、Ｐ型ＭＩＳトランジスタ
で約５となった。この方向に配置したＭＩＳトランジス
タの移動度が高くなるのは、実施例１と同様、ソース領
域からドレイン領域に沿った電子および正孔の有効質量
および格子散乱確率が減少することに起因する。
は、電流駆動能力が、シリコン窒化膜の誘電率がシリコ
ン酸化膜に比べて高くなった分だけ高くなる。本実施例
のシリコン窒化膜の誘電率はシリコン酸化膜の約２であ
った。電界効果トランジスタの電流駆動能力は（１０
０）面上にシリコン酸化膜を形成したＭＩＳトランジス
タに比べてＮ型で約２.８倍、Ｐ型ＭＩＳトランジスタ
で約５となった。この方向に配置したＭＩＳトランジス
タの移動度が高くなるのは、実施例１と同様、ソース領
域からドレイン領域に沿った電子および正孔の有効質量
および格子散乱確率が減少することに起因する。
【００４３】本発明の移動度を高める面方位として、実
施例１と同様、実質的に（１１０）面あるいは＜１１０
＞面と等価ないしは面方向角度が近い他の面方位、（５
５１）面、（３３１）面、（２２１）面、（３２１）
面、（５３１）面、（２３１）面、（３５１）面、（３
２０）面、（２３０）面などに本発明の電界効果トラン
ジスタを形成してもよい。
施例１と同様、実質的に（１１０）面あるいは＜１１０
＞面と等価ないしは面方向角度が近い他の面方位、（５
５１）面、（３３１）面、（２２１）面、（３２１）
面、（５３１）面、（２３１）面、（３５１）面、（３
２０）面、（２３０）面などに本発明の電界効果トラン
ジスタを形成してもよい。
【００４４】本発明のＭＩＳ型電界効果トランジスタの
ゲートシリコン窒化膜は、実施例１と同様に、図４のラ
ジアルラインスロットアンテナを用いたマイクロ波励起
プラズマ装置で実現される。
ゲートシリコン窒化膜は、実施例１と同様に、図４のラ
ジアルラインスロットアンテナを用いたマイクロ波励起
プラズマ装置で実現される。
【００４５】シリコン窒化膜は次のようにして形成す
る。
る。
【００４６】真空容器（処理室）４０１内を真空にし、
シャワープレート４２からＫｒガス、ＮＨ3ガスを導入
し、処理室内の圧力を１Ｔｏｒｒ程度に設定する。＜１
１０＞面方位のシリコンウェーハ基板４０３を加熱機構
を持つ試料台４０４上に置き、試料の温度が４００℃程
度になるように設定する。同軸導波管４０５から、ラジ
アルラインスロットアンテナ４０６、誘電体板４０７を
通して、処理室内に２．４５ＧＨｚのマイクロ波を供給
し、処理室内に高密度のプラズマを生成する。シャワー
プレート４０２と基板４０３の間隔は６ｃｍ程度に設定
する。
シャワープレート４２からＫｒガス、ＮＨ3ガスを導入
し、処理室内の圧力を１Ｔｏｒｒ程度に設定する。＜１
１０＞面方位のシリコンウェーハ基板４０３を加熱機構
を持つ試料台４０４上に置き、試料の温度が４００℃程
度になるように設定する。同軸導波管４０５から、ラジ
アルラインスロットアンテナ４０６、誘電体板４０７を
通して、処理室内に２．４５ＧＨｚのマイクロ波を供給
し、処理室内に高密度のプラズマを生成する。シャワー
プレート４０２と基板４０３の間隔は６ｃｍ程度に設定
する。
【００４７】本実施例では、ラジアルラインスロットア
ンテナを用いたプラズマ装置を用いて成膜した例を示し
たが、他の方法を用いてマイクロ波を処理室内に導入し
てもよい。
ンテナを用いたプラズマ装置を用いて成膜した例を示し
たが、他の方法を用いてマイクロ波を処理室内に導入し
てもよい。
【００４８】Ｋｒガス、ＮＨ3ガスが混合された高密度
励起プラズマ中では、中間励起状態にあるＫｒ*とＮＨ3
分子が衝突し、ＮＨ*が効率よく発生する。このラジカ
ルにより、シリコン基板表面は窒化される。
励起プラズマ中では、中間励起状態にあるＫｒ*とＮＨ3
分子が衝突し、ＮＨ*が効率よく発生する。このラジカ
ルにより、シリコン基板表面は窒化される。
【００４９】マイクロ波励起プラズマを用いたシリコン
表面窒化では、窒化膜の成長速度の面方位依存は殆どな
い。また、シリコン窒化膜／シリコン界面準位密度は、
（１００）面、（１１１）面、（１１０）面および他の
あらゆる面方位とも低く良好である。
表面窒化では、窒化膜の成長速度の面方位依存は殆どな
い。また、シリコン窒化膜／シリコン界面準位密度は、
（１００）面、（１１１）面、（１１０）面および他の
あらゆる面方位とも低く良好である。
【００５０】本発明の窒化膜を実現するためには、図４
の装置の他に、プラズマを用いた低温の窒化膜形成を可
能とする別のプラズマプロセス用装置を使用してもかま
わない。たとえば、マイクロ波によりプラズマを励起す
るためのＫｒガスを放出する第１のガス放出手段と、酸
素ガスを放出する前記第１のガス放出手段とは異なる第
２のガス放出手段をもつ２段シャワープレート型プラズ
マプロセス装置で形成することも可能である。
の装置の他に、プラズマを用いた低温の窒化膜形成を可
能とする別のプラズマプロセス用装置を使用してもかま
わない。たとえば、マイクロ波によりプラズマを励起す
るためのＫｒガスを放出する第１のガス放出手段と、酸
素ガスを放出する前記第１のガス放出手段とは異なる第
２のガス放出手段をもつ２段シャワープレート型プラズ
マプロセス装置で形成することも可能である。
【００５１】本発明のシリコン窒化膜形成においては、
水素が存在することがひとつの重要な要件である。プラ
ズマ中に水素が存在することにより、シリコン窒化膜中
および界面のダングリングボンドがＳｉ−Ｈ結合あるい
はＮ−Ｈ結合を形成して終端され、その結果シリコン窒
化膜および界面の電子トラップが無くなる。Ｓｉ−Ｈ結
合、Ｎ−Ｈ結合が本発明の窒化膜に存在することはそれ
ぞれ赤外吸収スペクトル、Ｘ線光電子分光スペクトルを
測定することで確認されている。水素が存在することで
ＣＶ特性のヒステリシスも無くなり、シリコン／シリコ
ン窒化膜界面密度も３×１０10ｃｍ-2と低く抑えられ
る。希ガス（ＡｒまたはＫｒ）とＮ2／Ｈ2の混合ガスを
使用してシリコン窒化膜を形成する場合には水素ガスの
分圧を０.５％以上とすることで、膜中の電子や正孔の
トラップが急激に減少する。
水素が存在することがひとつの重要な要件である。プラ
ズマ中に水素が存在することにより、シリコン窒化膜中
および界面のダングリングボンドがＳｉ−Ｈ結合あるい
はＮ−Ｈ結合を形成して終端され、その結果シリコン窒
化膜および界面の電子トラップが無くなる。Ｓｉ−Ｈ結
合、Ｎ−Ｈ結合が本発明の窒化膜に存在することはそれ
ぞれ赤外吸収スペクトル、Ｘ線光電子分光スペクトルを
測定することで確認されている。水素が存在することで
ＣＶ特性のヒステリシスも無くなり、シリコン／シリコ
ン窒化膜界面密度も３×１０10ｃｍ-2と低く抑えられ
る。希ガス（ＡｒまたはＫｒ）とＮ2／Ｈ2の混合ガスを
使用してシリコン窒化膜を形成する場合には水素ガスの
分圧を０.５％以上とすることで、膜中の電子や正孔の
トラップが急激に減少する。
【００５２】本発明においてマイクロ波励起プラズマで
形成されるシリコン窒化膜は少なくともシリコンと接す
る部分に存在すればよく、そのシリコン窒化膜の上層に
異種の材料たとえばシリコン酸化膜、アルミニウム酸化
膜、タンタル酸化膜、ハフニウム酸化膜、ジルコニウム
酸化膜などが積層形成された絶縁膜を用いても良い。
形成されるシリコン窒化膜は少なくともシリコンと接す
る部分に存在すればよく、そのシリコン窒化膜の上層に
異種の材料たとえばシリコン酸化膜、アルミニウム酸化
膜、タンタル酸化膜、ハフニウム酸化膜、ジルコニウム
酸化膜などが積層形成された絶縁膜を用いても良い。
【００５３】本発明の窒化膜を実現するためには、図４
の装置の他に、プラズマを用いた低温の酸化膜形成を可
能とする別のプラズマプロセス用装置を使用してもかま
わない。たとえば、マイクロ波によりプラズマを励起す
るためのＡｒまたはＫｒガスを放出する第１のガス放出
手段と、ＮＨ3（またはＮ2／Ｈ2ガス）ガスを放出する
前記第１のガス放出手段とは異なる第２のガス放出手段
をもつ２段シャワープレート型プラズマプロセス装置で
形成することも可能である。
の装置の他に、プラズマを用いた低温の酸化膜形成を可
能とする別のプラズマプロセス用装置を使用してもかま
わない。たとえば、マイクロ波によりプラズマを励起す
るためのＡｒまたはＫｒガスを放出する第１のガス放出
手段と、ＮＨ3（またはＮ2／Ｈ2ガス）ガスを放出する
前記第１のガス放出手段とは異なる第２のガス放出手段
をもつ２段シャワープレート型プラズマプロセス装置で
形成することも可能である。
【００５４】
【発明の効果】以上詳細に説明したように、本発明によ
れば、実質的に＜１１０＞面方位を有するシリコン基板
あるいはシリコン表面上に、シリコン酸化膜、シリコン
酸窒化膜、またはシリコン窒化膜をゲート絶縁膜として
使用したＭＩＳトランジスタを、ソース領域とドレイン
領域を結ぶ方向が実質的に＜１１０＞面方向になるよう
な方位で形成することにより、移動度の高い電界効果ト
ランジスタを形成することができる。
れば、実質的に＜１１０＞面方位を有するシリコン基板
あるいはシリコン表面上に、シリコン酸化膜、シリコン
酸窒化膜、またはシリコン窒化膜をゲート絶縁膜として
使用したＭＩＳトランジスタを、ソース領域とドレイン
領域を結ぶ方向が実質的に＜１１０＞面方向になるよう
な方位で形成することにより、移動度の高い電界効果ト
ランジスタを形成することができる。
【００５５】また、本発明によれば、実質的に＜１１０
＞面方位を有するシリコン基板あるいはシリコン表面上
に、特にシリコン窒化膜をゲート絶縁膜に使用したＭＩ
Ｓトランジスタを、ソース領域とドレイン領域とを結ぶ
方向が実質的に＜１１０＞面方向になるような方位で形
成することにより、トランジスタの電流駆動能力を、従
来のシリコンゲート酸化膜を有するトランジスタの５倍
まで、素子の微細化を行うことなく増大させることが可
能になる。その結果、本発明のＭＩＳトランジスタでは
耐圧を劣化させることなく高速動作が可能となり、シリ
コンＣＭＯＳ集積回路における高周波カットオフ周波数
と素子耐圧の積（ｆＴ・ＢＶｂｄ積）を従来の５倍まで
増大させることが可能になる。これはシリコンＣＭＯＳ
素子でも、シリコンゲルマニウムトランジスタやガリウ
ム砒素トランジスタを上回る高速集積回路を実現できる
ことを意味する。さらに、ＭＩＳトランジスタのチャネ
ル長は変えずにチャネル幅を５倍にすることで、従来の
（１００）面上のシリコンゲート酸化膜を使ったＭＩＳ
トランジスタに比べ、電流駆動能力を劣化させることな
く、素子面積を１／２以下に低減することが可能で、ま
た消費電力を１／４にした低消費電力集積回路を実現す
ることができる。さらにまた、ＭＩＳトランジスタのチ
ャネル幅は変えずにチャネル長を５倍にすることで従来
の（１００）面上のシリコンゲート酸化膜を使ったＭＩ
Ｓトランジスタに比べ電流駆動能力を劣化させることな
く、しきいち電圧のばらつきを１／２以下に、１／ｆ雑
音を１／２以下に、熱雑音を１／２以下に低減すること
が可能になり、高精度集積回路を形成することができ
る。
＞面方位を有するシリコン基板あるいはシリコン表面上
に、特にシリコン窒化膜をゲート絶縁膜に使用したＭＩ
Ｓトランジスタを、ソース領域とドレイン領域とを結ぶ
方向が実質的に＜１１０＞面方向になるような方位で形
成することにより、トランジスタの電流駆動能力を、従
来のシリコンゲート酸化膜を有するトランジスタの５倍
まで、素子の微細化を行うことなく増大させることが可
能になる。その結果、本発明のＭＩＳトランジスタでは
耐圧を劣化させることなく高速動作が可能となり、シリ
コンＣＭＯＳ集積回路における高周波カットオフ周波数
と素子耐圧の積（ｆＴ・ＢＶｂｄ積）を従来の５倍まで
増大させることが可能になる。これはシリコンＣＭＯＳ
素子でも、シリコンゲルマニウムトランジスタやガリウ
ム砒素トランジスタを上回る高速集積回路を実現できる
ことを意味する。さらに、ＭＩＳトランジスタのチャネ
ル長は変えずにチャネル幅を５倍にすることで、従来の
（１００）面上のシリコンゲート酸化膜を使ったＭＩＳ
トランジスタに比べ、電流駆動能力を劣化させることな
く、素子面積を１／２以下に低減することが可能で、ま
た消費電力を１／４にした低消費電力集積回路を実現す
ることができる。さらにまた、ＭＩＳトランジスタのチ
ャネル幅は変えずにチャネル長を５倍にすることで従来
の（１００）面上のシリコンゲート酸化膜を使ったＭＩ
Ｓトランジスタに比べ電流駆動能力を劣化させることな
く、しきいち電圧のばらつきを１／２以下に、１／ｆ雑
音を１／２以下に、熱雑音を１／２以下に低減すること
が可能になり、高精度集積回路を形成することができ
る。
【図１】電界効果トランジスタが形成される＜１１０＞
面方位のシリコン基体の結晶構造の概略図である。
面方位のシリコン基体の結晶構造の概略図である。
【図２】＜１１０＞面内にＰ型ＭＩＳトランジスタを形
成した際のトランジスタ移動度の配置方向依存性を示す
図である。
成した際のトランジスタ移動度の配置方向依存性を示す
図である。
【図３】ＭＩＳトランジスタの電流電圧特性の面方位依
存性を示す図である。
存性を示す図である。
【図４】ラジアルラインスロットアンテナを用いたプラ
ズマ装置の概念図である。
ズマ装置の概念図である。
【図５】シリコン結晶面方位を変化させたときのシリコ
ン酸化膜厚の形成時間依存性を示す図である。
ン酸化膜厚の形成時間依存性を示す図である。
１０１，１０２ ＜１１０＞面方位
１０３ シリコン原子
４０１ 処理室
４０２ シャワープレート
４０３ シリコンウェーハ
４０４ 加熱機構を持つ試料台
４０５ 同軸導波管
４０６ ラジアルラインスロットアンテナ
４０７ マイクロ波導入窓
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F058 BB10 BC02 BC08 BC11 BF08
BF29 BF30
5F110 AA01 AA04 AA07 AA09 BB04
CC01 DD01 DD05 FF01 FF02
FF03 FF04 FF07 FF09 FF30
GG02 GG12 GG17 NN77 QQ21
5F140 AA00 AA01 AA02 AA05 AA39
BA01 BA20 BB01 BD01 BD04
BD06 BD07 BD09 BD11 BD12
BD17 BE06 BE07 BE08 BE10
Claims (4)
- 【請求項１】 実質的に＜１１０＞方位を有するシリコ
ン表面上に複数の電界効果トランジスタが形成された半
導体装置において、 前記電界効果トランジスタのソース領域とドレイン領域
とを結ぶ方向が、実質的に＜１１０＞方向に一致するよ
うに電界効果トランジスタを前記シリコン表面上に配置
したことを特徴とする半導体装置。 - 【請求項２】 前記電界効果トランジスタのゲート絶縁
膜のシリコンに接する部分が、シリコン酸化膜、シリコ
ン酸窒化膜、シリコン窒化膜のいずれかであることを特
徴とする請求項１に記載の半導体装置。 - 【請求項３】 実質的に＜１１０＞方位を有するシリコ
ン表面上に複数の電界効果トランジスタを有し、前記電
界効果トランジスタのソース領域とドレイン領域とを結
ぶ方向が実質的に＜１１０＞方向に一致する半導体装置
の製造方法において、 前記電界効果トランジスタのゲート絶縁膜を、マイクロ
波励起により発生させられた希ガスと絶縁膜形成ガスの
混合ガスプラズマを用いて形成することを特徴とする半
導体装置の製造方法。 - 【請求項４】 前記希ガスはクリプトンまたはアルゴン
であり、絶縁膜形成ガスはアンモニアまたは窒素／酸素
と酸素のいずれかないしはそれらの混合ガスであること
を特徴とする請求項３記載の半導体装置の製造方法。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001307899A JP2003115587A (ja) | 2001-10-03 | 2001-10-03 | ＜１１０＞方位のシリコン表面上に形成された半導体装置およびその製造方法 |
| EP02800747A EP1434253B1 (en) | 2001-10-03 | 2002-10-02 | Production method of a semiconductor device fabricated on surface of silicon having <110> direction of crystal plane |
| KR1020037010850A KR100614822B1 (ko) | 2001-10-03 | 2002-10-02 | 〈110〉 면방위의 실리콘 표면상에 형성된 반도체 장치 및그 제조 방법 |
| US10/416,969 US6903393B2 (en) | 2001-10-03 | 2002-10-02 | Semiconductor device fabricated on surface of silicon having <110> direction of crystal plane and its production method |
| PCT/JP2002/010288 WO2003032399A1 (en) | 2001-10-03 | 2002-10-02 | Semiconductor device fabricated on surface of silicon having <110> direction of crystal plane and its production method |
| IL15611602A IL156116A0 (en) | 2001-10-03 | 2002-10-02 | Semiconductor device fabricated on surface of silicon having <110> direction of crystal plane and its production method |
| AT02800747T ATE509366T1 (de) | 2001-10-03 | 2002-10-02 | Verfahren zur herstellung eines halbleiterbauelements, hergestellt auf einer oberfläche aus silizium mit 110- kristallebenenrichtung |
| TW091122832A TW561588B (en) | 2001-10-03 | 2002-10-03 | Semiconductor device formed on a silicon surface that has a plane orientation of <110> and method of manufacturing the same |
| IL156116A IL156116A (en) | 2001-10-03 | 2003-05-26 | Semiconductor device fabricated on surface of silicon having < 110> direction of crystal plane and its production method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001307899A JP2003115587A (ja) | 2001-10-03 | 2001-10-03 | ＜１１０＞方位のシリコン表面上に形成された半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003115587A true JP2003115587A (ja) | 2003-04-18 |
Family
ID=19127284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001307899A Pending JP2003115587A (ja) | 2001-10-03 | 2001-10-03 | ＜１１０＞方位のシリコン表面上に形成された半導体装置およびその製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6903393B2 (ja) |
| EP (1) | EP1434253B1 (ja) |
| JP (1) | JP2003115587A (ja) |
| KR (1) | KR100614822B1 (ja) |
| AT (1) | ATE509366T1 (ja) |
| IL (2) | IL156116A0 (ja) |
| TW (1) | TW561588B (ja) |
| WO (1) | WO2003032399A1 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004319907A (ja) * | 2003-04-18 | 2004-11-11 | Tadahiro Omi | 半導体装置の製造方法および製造装置 |
| WO2004105116A1 (ja) * | 2003-05-26 | 2004-12-02 | Yazaki Corporation | Ｐチャネルパワーｍｉｓ電界効果トランジスタおよびスイッチング回路 |
| JP2005079445A (ja) * | 2003-09-02 | 2005-03-24 | Tadahiro Omi | 半導体装置及びその製造方法 |
| JP2005086023A (ja) * | 2003-09-09 | 2005-03-31 | Tadahiro Omi | 半導体装置及びその製造方法 |
| JP2005093562A (ja) * | 2003-09-12 | 2005-04-07 | Tadahiro Omi | 半導体装置の製造方法 |
| WO2006132262A1 (ja) * | 2005-06-08 | 2006-12-14 | Tohoku University | プラズマ窒化処理方法、半導体装置の製造方法およびプラズマ処理装置 |
| JP2007073799A (ja) * | 2005-09-08 | 2007-03-22 | Seiko Epson Corp | 半導体装置 |
| JP2007073800A (ja) * | 2005-09-08 | 2007-03-22 | Seiko Epson Corp | 半導体装置 |
| JP2010018504A (ja) * | 2008-07-14 | 2010-01-28 | Japan Atomic Energy Agency | Ｓｉ（１１０）表面の一次元ナノ構造及びその製造方法 |
| JP2010206097A (ja) * | 2009-03-05 | 2010-09-16 | Toshiba Corp | 半導体素子及び半導体装置 |
| US7800202B2 (en) | 2005-12-02 | 2010-09-21 | Tohoku University | Semiconductor device |
| US7863713B2 (en) | 2005-12-22 | 2011-01-04 | Tohoku University | Semiconductor device |
| US7898033B2 (en) | 2005-06-17 | 2011-03-01 | Tohoku University | Semiconductor device |
| US8006640B2 (en) | 2006-03-27 | 2011-08-30 | Tokyo Electron Limited | Plasma processing apparatus and plasma processing method |
| US8183670B2 (en) | 2002-12-02 | 2012-05-22 | Foundation For Advancement Of International Science | Semiconductor device and method of manufacturing the same |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8080459B2 (en) * | 2002-09-24 | 2011-12-20 | Vishay-Siliconix | Self aligned contact in a semiconductor device and method of fabricating the same |
| JP4239676B2 (ja) * | 2003-05-15 | 2009-03-18 | 信越半導体株式会社 | Ｓｏｉウェーハおよびその製造方法 |
| US9685524B2 (en) | 2005-03-11 | 2017-06-20 | Vishay-Siliconix | Narrow semiconductor trench structure |
| TWI489557B (zh) * | 2005-12-22 | 2015-06-21 | Vishay Siliconix | 高移動率ｐ-通道溝槽及平面型空乏模式的功率型金屬氧化物半導體場效電晶體 |
| US7573104B2 (en) * | 2006-03-06 | 2009-08-11 | International Business Machines Corporation | CMOS device on hybrid orientation substrate comprising equal mobility for perpendicular devices of each type |
| US8409954B2 (en) | 2006-03-21 | 2013-04-02 | Vishay-Silconix | Ultra-low drain-source resistance power MOSFET |
| KR101432766B1 (ko) * | 2006-05-26 | 2014-08-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작방법 |
| US9437729B2 (en) | 2007-01-08 | 2016-09-06 | Vishay-Siliconix | High-density power MOSFET with planarized metalization |
| US9947770B2 (en) | 2007-04-03 | 2018-04-17 | Vishay-Siliconix | Self-aligned trench MOSFET and method of manufacture |
| US9484451B2 (en) | 2007-10-05 | 2016-11-01 | Vishay-Siliconix | MOSFET active area and edge termination area charge balance |
| US9443974B2 (en) * | 2009-08-27 | 2016-09-13 | Vishay-Siliconix | Super junction trench power MOSFET device fabrication |
| US9425306B2 (en) | 2009-08-27 | 2016-08-23 | Vishay-Siliconix | Super junction trench power MOSFET devices |
| US9431530B2 (en) | 2009-10-20 | 2016-08-30 | Vishay-Siliconix | Super-high density trench MOSFET |
| US9412883B2 (en) | 2011-11-22 | 2016-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for MOS capacitors in replacement gate process |
| US9842911B2 (en) | 2012-05-30 | 2017-12-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
| US9209304B2 (en) * | 2014-02-13 | 2015-12-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | N/P MOS FinFET performance enhancement by specific orientation surface |
| US9887259B2 (en) | 2014-06-23 | 2018-02-06 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
| CN106575666B (zh) | 2014-08-19 | 2021-08-06 | 维西埃-硅化物公司 | 超结金属氧化物半导体场效应晶体管 |
| CN107078161A (zh) | 2014-08-19 | 2017-08-18 | 维西埃-硅化物公司 | 电子电路 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4839513B1 (ja) * | 1967-11-08 | 1973-11-24 | ||
| JPS5432451Y1 (ja) * | 1975-06-19 | 1979-10-08 | ||
| JPS6170748A (ja) * | 1984-09-14 | 1986-04-11 | Hitachi Ltd | 半導体装置 |
| JPH04256356A (ja) * | 1991-02-08 | 1992-09-11 | Nissan Motor Co Ltd | 半導体装置 |
| JP2000286418A (ja) * | 1999-03-30 | 2000-10-13 | Hitachi Ltd | 半導体装置および半導体基板 |
| JP2001160555A (ja) * | 1999-11-30 | 2001-06-12 | Tadahiro Omi | １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法 |
| WO2001069665A1 (en) * | 2000-03-13 | 2001-09-20 | Tadahiro Ohmi | Method for forming dielectric film |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0354449A3 (en) | 1988-08-08 | 1991-01-02 | Seiko Epson Corporation | Semiconductor single crystal substrate |
| US6586792B2 (en) * | 2001-03-15 | 2003-07-01 | Micron Technology, Inc. | Structures, methods, and systems for ferroelectric memory transistors |
| US6514828B2 (en) * | 2001-04-20 | 2003-02-04 | Micron Technology, Inc. | Method of fabricating a highly reliable gate oxide |
| JP2010018504A (ja) * | 2008-07-14 | 2010-01-28 | Japan Atomic Energy Agency | Ｓｉ（１１０）表面の一次元ナノ構造及びその製造方法 |
-
2001
- 2001-10-03 JP JP2001307899A patent/JP2003115587A/ja active Pending
-
2002
- 2002-10-02 IL IL15611602A patent/IL156116A0/xx unknown
- 2002-10-02 KR KR1020037010850A patent/KR100614822B1/ko not_active Expired - Fee Related
- 2002-10-02 AT AT02800747T patent/ATE509366T1/de not_active IP Right Cessation
- 2002-10-02 US US10/416,969 patent/US6903393B2/en not_active Expired - Fee Related
- 2002-10-02 WO PCT/JP2002/010288 patent/WO2003032399A1/ja not_active Ceased
- 2002-10-02 EP EP02800747A patent/EP1434253B1/en not_active Expired - Lifetime
- 2002-10-03 TW TW091122832A patent/TW561588B/zh not_active IP Right Cessation
-
2003
- 2003-05-26 IL IL156116A patent/IL156116A/en not_active IP Right Cessation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4839513B1 (ja) * | 1967-11-08 | 1973-11-24 | ||
| JPS5432451Y1 (ja) * | 1975-06-19 | 1979-10-08 | ||
| JPS6170748A (ja) * | 1984-09-14 | 1986-04-11 | Hitachi Ltd | 半導体装置 |
| JPH04256356A (ja) * | 1991-02-08 | 1992-09-11 | Nissan Motor Co Ltd | 半導体装置 |
| JP2000286418A (ja) * | 1999-03-30 | 2000-10-13 | Hitachi Ltd | 半導体装置および半導体基板 |
| JP2001160555A (ja) * | 1999-11-30 | 2001-06-12 | Tadahiro Omi | １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法 |
| WO2001069665A1 (en) * | 2000-03-13 | 2001-09-20 | Tadahiro Ohmi | Method for forming dielectric film |
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8183670B2 (en) | 2002-12-02 | 2012-05-22 | Foundation For Advancement Of International Science | Semiconductor device and method of manufacturing the same |
| JP2004319907A (ja) * | 2003-04-18 | 2004-11-11 | Tadahiro Omi | 半導体装置の製造方法および製造装置 |
| KR100766029B1 (ko) * | 2003-05-26 | 2007-10-11 | 야자키 소교 가부시키가이샤 | Ｐ-채널 파워 ｍｉｓ 전계 효과 트랜지스터 및 스위칭회로 |
| JP2004356114A (ja) * | 2003-05-26 | 2004-12-16 | Tadahiro Omi | Ｐチャネルパワーｍｉｓ電界効果トランジスタおよびスイッチング回路 |
| WO2004105116A1 (ja) * | 2003-05-26 | 2004-12-02 | Yazaki Corporation | Ｐチャネルパワーｍｉｓ電界効果トランジスタおよびスイッチング回路 |
| CN101567388B (zh) * | 2003-05-26 | 2011-07-20 | 大见忠弘 | P-沟道功率mis场效应晶体管和开关电路 |
| US7663195B2 (en) | 2003-05-26 | 2010-02-16 | Tadahiro Ohmi | P-channel power MIS field effect transistor and switching circuit |
| CN100521115C (zh) * | 2003-05-26 | 2009-07-29 | 大见忠弘 | P-沟道功率mis场效应晶体管和开关电路 |
| CN101567389B (zh) * | 2003-05-26 | 2011-05-11 | 大见忠弘 | P-沟道功率mis场效应晶体管 |
| US7928518B2 (en) | 2003-05-26 | 2011-04-19 | Tadahiro Ohmi | P-channel power MIS field effect transistor and switching circuit |
| JP2005079445A (ja) * | 2003-09-02 | 2005-03-24 | Tadahiro Omi | 半導体装置及びその製造方法 |
| JP2005086023A (ja) * | 2003-09-09 | 2005-03-31 | Tadahiro Omi | 半導体装置及びその製造方法 |
| JP2005093562A (ja) * | 2003-09-12 | 2005-04-07 | Tadahiro Omi | 半導体装置の製造方法 |
| WO2006132262A1 (ja) * | 2005-06-08 | 2006-12-14 | Tohoku University | プラズマ窒化処理方法、半導体装置の製造方法およびプラズマ処理装置 |
| KR100942106B1 (ko) * | 2005-06-08 | 2010-02-12 | 고쿠리츠다이가쿠호진 도호쿠다이가쿠 | 플라즈마 질화 처리 방법, 반도체 장치의 제조 방법 및플라즈마 처리 장치 |
| US7968470B2 (en) | 2005-06-08 | 2011-06-28 | Tohoku University | Plasma nitriding method, method for manufacturing semiconductor device and plasma processing apparatus |
| US7898033B2 (en) | 2005-06-17 | 2011-03-01 | Tohoku University | Semiconductor device |
| JP2007073800A (ja) * | 2005-09-08 | 2007-03-22 | Seiko Epson Corp | 半導体装置 |
| JP2007073799A (ja) * | 2005-09-08 | 2007-03-22 | Seiko Epson Corp | 半導体装置 |
| US7800202B2 (en) | 2005-12-02 | 2010-09-21 | Tohoku University | Semiconductor device |
| US7863713B2 (en) | 2005-12-22 | 2011-01-04 | Tohoku University | Semiconductor device |
| US8006640B2 (en) | 2006-03-27 | 2011-08-30 | Tokyo Electron Limited | Plasma processing apparatus and plasma processing method |
| JP2010018504A (ja) * | 2008-07-14 | 2010-01-28 | Japan Atomic Energy Agency | Ｓｉ（１１０）表面の一次元ナノ構造及びその製造方法 |
| JP2010206097A (ja) * | 2009-03-05 | 2010-09-16 | Toshiba Corp | 半導体素子及び半導体装置 |
| US8013396B2 (en) | 2009-03-05 | 2011-09-06 | Kabushiki Kaisha Toshiba | Semiconductor component and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US6903393B2 (en) | 2005-06-07 |
| TW561588B (en) | 2003-11-11 |
| ATE509366T1 (de) | 2011-05-15 |
| EP1434253B1 (en) | 2011-05-11 |
| IL156116A (en) | 2009-09-22 |
| WO2003032399A1 (en) | 2003-04-17 |
| KR20040037278A (ko) | 2004-05-06 |
| US20040032003A1 (en) | 2004-02-19 |
| KR100614822B1 (ko) | 2006-08-25 |
| EP1434253A4 (en) | 2006-10-04 |
| EP1434253A1 (en) | 2004-06-30 |
| IL156116A0 (en) | 2003-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003115587A (ja) | ＜１１０＞方位のシリコン表面上に形成された半導体装置およびその製造方法 | |
| CN100550422C (zh) | 半导体结构 | |
| JP3916565B2 (ja) | 電子デバイス材料の製造方法 | |
| CN100367513C (zh) | 在硅衬底上层叠栅极绝缘膜和栅极电极的半导体器件及其制造方法 | |
| CN101471254B (zh) | 形成介电膜的方法 | |
| US20060081939A1 (en) | Semiconductor device having misfet using high dielectric constant gate insulation film and method for fabricating the same | |
| JP2003069011A (ja) | 半導体装置とその製造方法 | |
| CN100401478C (zh) | 半导体器件的制造方法 | |
| JP4105353B2 (ja) | 半導体装置 | |
| US10103027B2 (en) | Hydrogenation and nitridization processes for modifying effective oxide thickness of a film | |
| TW200409238A (en) | Method for fabricating a nitrided silicon-oxide gate dielectric | |
| KR20040048808A (ko) | 유전체 막 및 그 형성방법, 및 유전체 막을 이용한 반도체장치 및 그 제조방법 | |
| JPWO2003015151A1 (ja) | 基材処理方法および電子デバイス用材料 | |
| Fukuda et al. | Low-Temperature Formation of High-Quality $\hbox {GeO} _ {2} $ Interlayer for High-$\kappa $ Gate Dielectrics/Ge by Electron-Cyclotron-Resonance Plasma Techniques | |
| JP7697078B2 (ja) | 膜の有効酸化物厚さを変更するための水素化及び窒化処理 | |
| CN101194345B (zh) | 等离子体氮化处理方法和处理装置、半导体装置制造方法 | |
| US20020197886A1 (en) | Method for annealing ultra-thin, high quality gate oxide layers using oxidizer/hydrogen mixtures | |
| WO2004097925A1 (ja) | 半導体装置の製造方法 | |
| WO2007053553A2 (en) | Method and system for forming a nitrided germanium-containing layer using plasma processing | |
| JP2008072001A (ja) | 半導体装置及びその製造方法 | |
| JP2008177571A (ja) | シリコン酸化膜の形成方法、半導体装置及びその製造方法 | |
| WO2005022624A1 (ja) | 絶縁膜形成方法 | |
| JP2006319091A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040414 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100721 |