JP2004064557A - フリップフロップ回路およびシフトレジスタ - Google Patents
フリップフロップ回路およびシフトレジスタ Download PDFInfo
- Publication number
- JP2004064557A JP2004064557A JP2002221924A JP2002221924A JP2004064557A JP 2004064557 A JP2004064557 A JP 2004064557A JP 2002221924 A JP2002221924 A JP 2002221924A JP 2002221924 A JP2002221924 A JP 2002221924A JP 2004064557 A JP2004064557 A JP 2004064557A
- Authority
- JP
- Japan
- Prior art keywords
- node
- tri
- flip
- inverter
- flop circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Shift Register Type Memory (AREA)
Abstract
【課題】フリップフロップ回路のＭＯＳトランジスタ数を削減することで、レイアウト面積を低減し且つクロック信号の遷移時の消費電力を低減する。
【解決手段】マスターラッチに含まれるトライステートインバータ１とスレーブラッチに含まれるトライステートインバータ５とで、内部正転クロックノードｃｋおよび内部反転クロックノードｃｋｂにそれぞれ接続されるＰチャネルＭＯＳトランジスタ１１およびＮチャネルＭＯＳトランジスタ１２を共用する。
【選択図】 図１
【解決手段】マスターラッチに含まれるトライステートインバータ１とスレーブラッチに含まれるトライステートインバータ５とで、内部正転クロックノードｃｋおよび内部反転クロックノードｃｋｂにそれぞれ接続されるＰチャネルＭＯＳトランジスタ１１およびＮチャネルＭＯＳトランジスタ１２を共用する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＣＭＯＳスタティック型マスタースレーブ方式のフリップフロップ回路、およびかかるフリップフロップ回路が縦続接続されたシフトレジスタに関する。
【０００２】
【従来の技術】
半導体集積回路のロジック回路において、面積、消費電力、クリティカルパス遅延に対してフリップフロップ回路が関与する割合は大きく、フリップフロップ回路の小面積化、低消費電力化、高速化が望まれている。
【０００３】
従来、その動作安定性と、比較的低消費電力であることからＣＭＯＳスタティック型マスタースレーブ方式のフリップフロップ回路がよく利用されている。図４は、従来のＣＭＯＳスタティック型マスタースレーブ方式のフリップフロップ回路の構成例を示す回路図である。
【０００４】
図４において、Ｄはデータ信号が入力される入力ノード、ＣＬＫはクロック信号が入力されるクロックノード、Ｑは出力信号が出力される出力ノード、ｃｋは内部正転クロックノード、ｃｋｂは内部反転クロックノードである。５１、５２はトライステートインバータ、５３はインバータ、５４、５５はトライステートインバータ、５６、５７、５８はインバータである。
【０００５】
ＣＭＯＳスティック型マスタースレーブフリップフロップは、トライステートインバータ５１、インバータ５３、およびトライステートインバータ５２を含むマスターラッチと、トライステートインバータ５４、インバータ５６、およびトライステートインバータ５５を含むスレーブラッチと、インバータ５７、５８を含むクロックバッファとで構成される。
【０００６】
クロックノードＣＬＫに入力されるクロック信号が論理ローレベルの時、トライステートインバータ５１は、入力ノードＤの信号を反転してインバータ５３の入力端子に印加し、インバータ５３はその信号を反転してスレーブラッチの入力端子に印加する。このとき、トライステートインバータ５２の出力状態はハイインピーダンスとなる。また、トライステートインバータ５４の出力状態もハイインピーダンスとなり、インバータ５６とトライステートインバータ５５により出力ノードＱに出力すべき信号が保持される。
【０００７】
クロックノードＣＬＫに入力されるクロック信号が論理ハイレベルの時、トライステートインバータ５１の出力状態はハイインピーダンスとなり、インバータ５３とトライステートインバータ５２により出力ノードＱに出力すべき信号が保持される。トライステートインバータ５４は、マスターラッチの出力ノードを反転してインバータ５６の入力端子に印加し、インバータ５６はその信号を反転して出力ノードＱに出力する。このとき、トライステートインバータ５５の出力状態はハイインピーダンスとなる。
【０００８】
これにより、クロックノードＣＬＫに入力されるクロック信号の論理がローレベルからハイレベルに変化する時、出力ノードＱに出力される信号は入力ノードＤに入力された信号に対して遅延時間を伴って変化する。
【０００９】
また、上記のようなフリップフロップ回路を用いて、前段のフリップフロップ回路の出力ノードＱを次段のフリップフロップ回路の入力ノードＤに接続したものを複数段縦続接続することで、シフトレジスタが構成される。図５は、一般的なシフトレジスタの構成を示す回路図である。
【００１０】
図５において、ＣＬＫはクロック信号が入力されるクロックノード、ＤＡＴＡはシフトレジスタへのデータが入力されるデータ入力ノード、５９、６０、６１はフリップフロップ回路である。クロックノードＣＬＫに入力されるクロック信号の論理ローレベルから論理ハイレベルへの変化に伴って、データ入力ノードＤＡＴＡのデータ信号が出力ノードＱ１に出力され、出力ノードＱ１の信号が出力ノードＱ２に出力され、という様に、前段のフリップフロップ回路の出力信号が後段のフリップフロップ回路へと次々に伝播されていく。
【００１１】
【発明が解決しようとする課題】
しかしながら、従来のフリップフロップ回路では、回路を構成するＭＯＳトランジスタの数が多く、レイアウト面積が大きくなるという問題があった。また、フリップフロップ回路を用いて構成されるシフトレジスタのレイアウト面積が大きくなるという問題があった。
【００１２】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ＭＯＳトランジスタの数を削減することで、レイアウト面積を低減するとともに、クロック信号の遷移による消費電力を低減したフリップフロップ回路、およびかかるフリップフロップ回路を用いたシフトレジスタを提供することにある。
【００１３】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係るフリップフロップ回路は、クロック信号の遷移に従って入力されたデータ信号を記憶し、出力信号を変化させるフリップフロップ回路であって、少なくとも１つのトライステートインバータを含んで構成されるマスターラッチと、少なくとも１つのトライステートインバータを含んで構成され、マスターラッチから出力されるデータ信号を受けるスレーブラッチとを備え、マスターラッチに含まれるトライステートインバータとスレーブラッチに含まれるトライステートインバータとの構成要素の一部を共用して成ることを特徴とする。
【００１４】
この構成によれば、回路を構成する素子であるＭＯＳトランジスタの数を削減することで、レイアウト面積を低減することができる。
【００１５】
前記の目的を達成するため、本発明に係るシフトレジスタは、本発明に係るフリップフロップ回路を少なくとも２段縦続接続して構成されるシフトレジスタであって、前段のフリップフロップ回路のスレーブラッチに含まれるトライステートインバータと前段のフリップフロップ回路に接続される次段のフリップフロップ回路のマスターラッチに含まれるトライステートインバータとの構成要素の一部を共用して成ることを特徴とする。
【００１６】
この構成によれば、シフトレジスタの段数が多くなるほど、削減可能なＭＯＳトランジスタの数が多くなり、レイアウト面積および消費電力の低減効果が大きくなる。
【００１７】
また、本発明に係るフリップフロップ回路およびシフトレジスタにおいて、トライステートインバータの共用される構成要素は、ゲート端子にクロック信号またはクロック信号の反転信号が印加されるＭＯＳトランジスタ回路であることを特徴とする。
【００１８】
この構成によれば、内部クロックノードに接続されるＭＯＳトランジスタの数を削減することで、内部クロックノードに接続される負荷容量を小さくすることができ、クロック信号の遷移による消費電力を低減することができる。
【００１９】
【発明の実施の形態】
以下、本発明の好適な実施形態について、図面を参照して説明する。
【００２０】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るフリップフロップ回路の構成例を示す回路図である。図１において、ＣＬＫはクロック信号が入力されるクロックノード、Ｄはデータ信号が入力される入力ノード、Ｑは出力信号が出力される出力ノード、ｃｋｂは内部反転クロックノード、ｃｋは内部正転クロックノードである。１、２はトライステートインバータ、３はインバータ、４、５はトライステートインバータ、６、７、８はインバータである。ｎ１、ｎ２、ｎ３、ｎ４、ｎ５はノードを表す。
【００２１】
トライステートインバータ１、トライステートインバータ２、およびインバータ３でマスターラッチが構成され、トライステートインバータ４、トライステートインバータ５、およびインバータ６でスレーブラッチが構成される。インバータ７、８でクロックバッファが構成される。
【００２２】
マスターラッチに含まれるトライステートインバータ１とスレーブラッチに含まれるトライステートインバータ５において、内部正転クロックノードｃｋと内部反転クロックノードｃｋｂがそれぞれゲートに接続されるＰチャネルＭＯＳトランジスタ１１とＮチャネルＭＯＳトランジスタ１２を共用することにより、従来例に比べてＭＯＳトランジスタの数を２個削減している。
【００２３】
この構成により、正常なフリップフロップ動作が保証されることを以下に説明する。
【００２４】
まず、クロックノードＣＬＫに入力されるクロック信号が論理ローレベルである時、トライステートインバータ１とトライステートインバータ５における、内部正転クロックノードｃｋと内部反転クロックノードｃｋｂがそれぞれゲートに接続されたＰチャネルＭＯＳトランジスタ１１とＮチャネルＭＯＳトランジスタ１２は共にオン状態になっている。このとき、トライステートインバータ１とトライステートインバータ５は入力されたデータ信号を反転してそれぞれノードｎ１とノードｎ３に出力する。
【００２５】
次に、クロック信号が論理ハイレベルである時は、トライステートインバータ２とインバータ３によりノードｎ１のデータ信号が保持されている。このとき懸念されるのは、トライステートインバータ４を構成するＭＯＳトランジスタのうち、それぞれのドレインがノードｎ３に接続されたＰチャネルＭＯＳトランジスタ４１およびＮチャネルＭＯＳトランジスタ４２から、それぞれノードｎ４およびノードｎ５を通り、トライステートインバータ１を構成するＭＯＳトランジスタのうち、それぞれのドレインがノードｎ１に接続されたＰチャネルＭＯＳトランジスタ１３およびＮチャネルＭＯＳトランジスタを通って、ノードｎ３からノードｎ１に電流が流れ、これによりノードｎ１に保持されたデータが変化してしまう可能性についてである。
【００２６】
これについて検証すると、ノードｎ１の状態が論理ローレベルである場合、この論理ローレベルがインバータ３により反転されて、ノードｎ２の状態は論理ハイレベルとなり、トライステートインバータ４はノードｎ２の論理ハイレベルを反転した論理ローレベルをノードｎ３に出力し、ノードｎ３の状態はローレベルとなる。このとき、ノードｎ１とノードｎ３の論理レベルは同じローレベルであるので、ノードｎ３からノードｎ１に電流は流れず、ノードｎ１の論理レベルが変化することはない。これは、ノードｎ１の状態が論理ハイレベルである場合も同様である。
【００２７】
なお、トライステートインバータ２とトライステートインバータ４とでＭＯＳトランジスタを共用することも考えられる。しかし、この場合は、クロック信号が論理ローレベルである時に、入力ノードＤと出力ノードＱとで保持されているデータの論理レベルが異なる場合に、ノードｎ１からノードｎ３に電流の流れる経路が形成されることになり、貫通電流が流れたり、最悪の場合ノードｎ３に保持されている論理レベルが変化してしまうため、実用的ではない。
【００２８】
以上のように、本実施形態によれば、フリップフロップ回路を構成するＭＯＳトランジスタの数を従来例に比べて２個削減することができ、レイアウト面積を低減することができる。また、内部クロックノードに接続されるＭＯＳトランジスタの数を削減できることから、内部クロックノードに接続される負荷容量を小さくすることができ、クロック信号の遷移による消費電力を低減することができる。
【００２９】
（第２の実施形態）
図２は、本発明の第２の実施形態に係るフリップフロップ回路の構成例を示す回路図である。上記第１の実施形態では、トライステートインバータ１とトライステートインバータ５とで、ＰチャネルＭＯＳトランジスタ１１およびＮチャネルＭＯＳトランジスタ１２を共用し、トライステートインバータ４を構成するＰチャネルＭＯＳトランジスタ４１とＮチャネルＭＯＳトランジスタ４２のそれぞれのゲートは、インバータ３の出力ノードであるノードｎ２に接続され、インバータ６の出力端子が出力ノードＱに接続されていた。
【００３０】
これに対して、図２に示す本実施形態では、トライステートインバータ２とトライステートインバータ４とで、ＰチャネルＭＯＳトランジスタ４３およびＮチャネルＭＯＳトランジスタ４４を共用し、トライステートインバータ４を構成するＰチャネルＭＯＳトランジスタ４１とＮチャネルＭＯＳトランジスタ４２のそれぞれのゲートが、トライステートインバータ１の出力ノードであるノードｎ１に接続され、インバータ６の入力端子が出力ノードＱに接続されている。
【００３１】
図２において、ＣＬＫはクロック信号が入力されるクロックノード、Ｄはデータ信号が入力される入力ノード、Ｑは出力信号が出力される出力ノード、ｃｋｂは内部反転クロックノード、ｃｋは内部正転クロックノードである。１、２はトライステートインバータ、３はインバータ、４、５はトライステートインバータ、６、７、８はインバータである。ｎ１、ｎ２、ｎ３、ｎ４、ｎ５はノードを表す。
【００３２】
トライステートインバータ１、トライステートインバータ２、およびインバータ３でマスターラッチが構成され、トライステートインバータ４、トライステートインバータ５、およびインバータ６でスレーブラッチが構成される。
【００３３】
マスターラッチに含まれるトライステートインバータ２とスレーブラッチに含まれるトライステートインバータ４において、内部反転クロックノードｃｋｂと内部正転クロックノードｃｋがそれぞれゲートに接続されたＰチャネルＭＯＳトランジスタ４３とＮチャネルＭＯＳトランジスタ４４を共用することにより、従来例に比べてＭＯＳトランジスタの数を２個削減している。
【００３４】
この構成により、正常なフリップフロップ動作が保証されることを以下に説明する。
【００３５】
まず、クロックノードＣＬＫに入力されるクロック信号が論理ハイレベルである時、トライステートインバータ２とトライステートインバータ４における、内部反転クロックノードｃｋｂと内部正転クロックノードｃｋがそれぞれゲートに接続されたＰチャネルＭＯＳトランジスタ４３とＮチャネルＭＯＳトランジスタ４４はオン状態になっている。このとき、トライステートインバータ２とトライステートインバータ４は入力されたデータ信号を反転してそれぞれノードｎ１と出力ノードＱに出力する。
【００３６】
次に、クロック信号が論理ローレベルである時は、トライステートインバータ５とインバータ６により出力ノードＱのデータ信号が保持されている。このとき懸念されるのは、トライステートインバータ２を構成するＭＯＳトランジスタのうち、それぞれのドレインがノードｎ１に接続されたＰチャネルＭＯＳトランジスタ２１およびＮチャネルＭＯＳトランジスタ２２から、それぞれノードｎ４およびノードｎ５を通り、トライステートインバータ４を構成するＭＯＳトランジスタのうち、それぞれのドレインが出力ノードＱに接続されたＰチャネルＭＯＳトランジスタ４１およびＮチャネルＭＯＳトランジスタ４２を通って、ノードｎ１から出力ノードＱに電流が流れて、出力ノードＱに保持されたデータが変化してしまう可能性についてである。
【００３７】
これについて検証すると、ノードｎ１の状態が論理ローレベルである場合、この論理ローレベルがインバータ３により反転されて、ノードｎ２の状態は論理ハイレベルとなる。このとき、トライステートインバータ２において、ＰチャネルＭＯＳトランジスタ２１はオフ状態、ＮチャネルＭＯＳトランジスタ２２はオン状態となるが、トライステートインバータ４において、ＰチャネルＭＯＳトランジスタ４１はオン状態、ＮチャネルＭＯＳトランジスタ４２はオフ状態となる。よって、ノードｎ１から出力ノードＱに至る経路中には、必ずオフ状態にあるＭＯＳトランジスタ（この場合、ＰチャネルＭＯＳトランジスタ２１とＮチャネルＭＯＳトランジスタ４２）が存在するので、ノードｎ１から出力ノードＱに電流は流れず、出力ノードＱに保持された信号レベルが変化することはない。これは、ノードｎ１の状態が論理ハイレベルである場合も同様である。
【００３８】
なお、トライステートインバータ１とトライステートインバータ５とでＭＯＳトランジスタを共用することも考えられる。しかし、この場合は、クロック信号が論理ハイレベルである時に、入力ノードＤと出力ノードＱとで保持されているデータの論理レベルが異なる場合に、ノードｎ１から出力ノードＱに電流の流れる経路が形成されることになり、貫通電流が流れたり、最悪の場合出力ノードＱに保持されている論理レベルが変化してしまうため、実用的ではない。
【００３９】
以上のように、本実施形態によれば、フリップフロップ回路を構成するＭＯＳトランジスタの数を従来例に比べて２個削減することができ、レイアウト面積を低減することができる。また、内部クロックノードに接続されるＭＯＳトランジスタの数を削減できることから、内部クロックノードに接続される負荷容量を小さくすることができ、クロック信号の遷移による消費電力を低減することができる。
【００４０】
（第３の実施形態）
図３は、本発明の第３の実施形態に係るシフトレジスタの構成例を示す回路図である。なお、本実施形態では、第１の実施形態によるフリップフロップ回路を複数段（図３では３段）縦続接続してシフトレジスタが構成される。
【００４１】
図３において、９、１０、１１はフリップフロップ回路、１２、１３、１４、１５はトライステートインバータ、ＣＬＫはクロック信号が入力されるクロックノード、ＤＡＴＡはデータ信号が入力されるデータ入力ノード、Ｑ１、Ｑ２、Ｑ３は正転出力信号が出力されるデータ正転出力ノード、ＮＱ１、ＮＱ２、ＮＱ３は反転出力信号が出力されるデータ反転出力ノード、ｃｋｂは内部反転クロックノード、ｃｋは内部正転クロックノードである。
【００４２】
フリップフロップ回路９のスレーブラッチを構成するトライステートインバータ１２と、次段のフリップフロップ回路１０のマスターラッチを構成するトライステートインバータ１３とでＭＯＳトランジスタが共用されている。また、フリップフロップ回路１０のスレーブラッチを構成するトライステートインバータ１４と、次段のフリップフロップ回路１１のマスターラッチを構成するトライステートインバータ１５とでＭＯＳトランジスタが共用されている。
【００４３】
このようにして、前段のフリップフロップ回路のスレーブラッチを構成するトライステートインバータと、前段のフリップフロップ回路に接続される次段のフリップフロップ回路のマスターラッチを構成するトライステートインバータとでＭＯＳトランジスタが共用されて、シフトレジスタが構成される。
【００４４】
以上のように、本実施形態によれば、例えば３段構成のシフトレジスタの場合、シフトレジスタを構成するフリップフロップ回路のＭＯＳトランジスタを従来例に比べ最大４個削減することができ、レイアウト面積を低減することができる。また、内部クロックノードに接続されるＭＯＳトランジスタの数を削減できることから、内部クロックノードに接続される負荷容量を小さくすることができ、クロック信号の遷移による消費電力を低減することができる。
【００４５】
なお、シフトレジスタの段数が多くなるほど、削減可能なＭＯＳトランジスタの数が多くなるので、レイアウト面積および消費電力の低減効果が大きくなる。
【００４６】
【発明の効果】
以上説明したように、本発明によれば、フリップフロップ回路を構成するマスターラッチに含まれるトライステートインバータとスレーブラッチに含まれるトライステートインバータとで、内部クロックノードに接続されるＭＯＳトランジスタを共有することで、ＭＯＳトランジスタの数を削減することができ、レイアウト面積を低減することができるとともに、内部クロックノードに接続される負荷容量を小さくすることができるので、クロック信号の遷移による消費電力を低減することができる。
【００４７】
また、かかるフリップフロップ回路を複数段縦続接続して、シフトレジスタを構成し、前段のフリップフロップ回路のスレーブラッチに含まれるトライステートインバータと、次段のフリップフロップ回路のマスターラッチに含まれるトライステートインバータとで、内部クロックノードに接続されるＭＯＳトランジスタを共有することで、ＭＯＳトランジスタの数を削減することができ、レイアウト面積を低減することができるとともに、内部クロックノードに接続される負荷容量を小さくすることができるので、クロック信号の遷移による消費電力を低減することができる。また、シフトレジスタの段数が多くなるほど、削減可能なＭＯＳトランジスタの数が多くなるので、レイアウト面積および消費電力の低減効果が大きくなる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るフリップフロップ回路の構成例を示す回路図
【図２】本発明の第２の実施形態に係るフリップフロップ回路の構成例を示す回路図
【図３】本発明の第３の実施形態に係るシフトレジスタの構成例を示す回路図
【図４】従来のＣＭＯＳスタティック型マスタースレーブ方式のフリップフロップ回路の構成例を示す回路図
【図５】一般的なシフトレジスタの構成を示す回路図
【符号の説明】
１ トライステートインバータ
２ トライステートインバータ
３ インバータ
４ トライステートインバータ
５ トライステートインバータ
６、７、８ インバータ
９、１０、１１ フリップフロップ回路
１２、１３、１４、１５ トライステートインバータ
５１ トライステートインバータ
５２ トライステートインバータ
５３ インバータ
５４ トライステートインバータ
５５ トライステートインバータ
５６ インバータ
５７ インバータ
５８ インバータ
５９、６０、６１ フリップフロップ回路
ＣＬＫ クロックノード
Ｄ 入力ノード
Ｑ 出力ノード
ｃｋ 内部正転クロックノード
ｃｋｂ 内部反転クロックノード
ＤＡＴＡ データ入力ノード
Ｑ１、Ｑ２、Ｑ３ データ（正転）出力ノード
ＮＱ１、ＮＱ２、ＮＱ３ データ反転出力ノード
ｎ１、ｎ２、ｎ３、ｎ４、ｎ５ ノード
【発明の属する技術分野】
本発明は、ＣＭＯＳスタティック型マスタースレーブ方式のフリップフロップ回路、およびかかるフリップフロップ回路が縦続接続されたシフトレジスタに関する。
【０００２】
【従来の技術】
半導体集積回路のロジック回路において、面積、消費電力、クリティカルパス遅延に対してフリップフロップ回路が関与する割合は大きく、フリップフロップ回路の小面積化、低消費電力化、高速化が望まれている。
【０００３】
従来、その動作安定性と、比較的低消費電力であることからＣＭＯＳスタティック型マスタースレーブ方式のフリップフロップ回路がよく利用されている。図４は、従来のＣＭＯＳスタティック型マスタースレーブ方式のフリップフロップ回路の構成例を示す回路図である。
【０００４】
図４において、Ｄはデータ信号が入力される入力ノード、ＣＬＫはクロック信号が入力されるクロックノード、Ｑは出力信号が出力される出力ノード、ｃｋは内部正転クロックノード、ｃｋｂは内部反転クロックノードである。５１、５２はトライステートインバータ、５３はインバータ、５４、５５はトライステートインバータ、５６、５７、５８はインバータである。
【０００５】
ＣＭＯＳスティック型マスタースレーブフリップフロップは、トライステートインバータ５１、インバータ５３、およびトライステートインバータ５２を含むマスターラッチと、トライステートインバータ５４、インバータ５６、およびトライステートインバータ５５を含むスレーブラッチと、インバータ５７、５８を含むクロックバッファとで構成される。
【０００６】
クロックノードＣＬＫに入力されるクロック信号が論理ローレベルの時、トライステートインバータ５１は、入力ノードＤの信号を反転してインバータ５３の入力端子に印加し、インバータ５３はその信号を反転してスレーブラッチの入力端子に印加する。このとき、トライステートインバータ５２の出力状態はハイインピーダンスとなる。また、トライステートインバータ５４の出力状態もハイインピーダンスとなり、インバータ５６とトライステートインバータ５５により出力ノードＱに出力すべき信号が保持される。
【０００７】
クロックノードＣＬＫに入力されるクロック信号が論理ハイレベルの時、トライステートインバータ５１の出力状態はハイインピーダンスとなり、インバータ５３とトライステートインバータ５２により出力ノードＱに出力すべき信号が保持される。トライステートインバータ５４は、マスターラッチの出力ノードを反転してインバータ５６の入力端子に印加し、インバータ５６はその信号を反転して出力ノードＱに出力する。このとき、トライステートインバータ５５の出力状態はハイインピーダンスとなる。
【０００８】
これにより、クロックノードＣＬＫに入力されるクロック信号の論理がローレベルからハイレベルに変化する時、出力ノードＱに出力される信号は入力ノードＤに入力された信号に対して遅延時間を伴って変化する。
【０００９】
また、上記のようなフリップフロップ回路を用いて、前段のフリップフロップ回路の出力ノードＱを次段のフリップフロップ回路の入力ノードＤに接続したものを複数段縦続接続することで、シフトレジスタが構成される。図５は、一般的なシフトレジスタの構成を示す回路図である。
【００１０】
図５において、ＣＬＫはクロック信号が入力されるクロックノード、ＤＡＴＡはシフトレジスタへのデータが入力されるデータ入力ノード、５９、６０、６１はフリップフロップ回路である。クロックノードＣＬＫに入力されるクロック信号の論理ローレベルから論理ハイレベルへの変化に伴って、データ入力ノードＤＡＴＡのデータ信号が出力ノードＱ１に出力され、出力ノードＱ１の信号が出力ノードＱ２に出力され、という様に、前段のフリップフロップ回路の出力信号が後段のフリップフロップ回路へと次々に伝播されていく。
【００１１】
【発明が解決しようとする課題】
しかしながら、従来のフリップフロップ回路では、回路を構成するＭＯＳトランジスタの数が多く、レイアウト面積が大きくなるという問題があった。また、フリップフロップ回路を用いて構成されるシフトレジスタのレイアウト面積が大きくなるという問題があった。
【００１２】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ＭＯＳトランジスタの数を削減することで、レイアウト面積を低減するとともに、クロック信号の遷移による消費電力を低減したフリップフロップ回路、およびかかるフリップフロップ回路を用いたシフトレジスタを提供することにある。
【００１３】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係るフリップフロップ回路は、クロック信号の遷移に従って入力されたデータ信号を記憶し、出力信号を変化させるフリップフロップ回路であって、少なくとも１つのトライステートインバータを含んで構成されるマスターラッチと、少なくとも１つのトライステートインバータを含んで構成され、マスターラッチから出力されるデータ信号を受けるスレーブラッチとを備え、マスターラッチに含まれるトライステートインバータとスレーブラッチに含まれるトライステートインバータとの構成要素の一部を共用して成ることを特徴とする。
【００１４】
この構成によれば、回路を構成する素子であるＭＯＳトランジスタの数を削減することで、レイアウト面積を低減することができる。
【００１５】
前記の目的を達成するため、本発明に係るシフトレジスタは、本発明に係るフリップフロップ回路を少なくとも２段縦続接続して構成されるシフトレジスタであって、前段のフリップフロップ回路のスレーブラッチに含まれるトライステートインバータと前段のフリップフロップ回路に接続される次段のフリップフロップ回路のマスターラッチに含まれるトライステートインバータとの構成要素の一部を共用して成ることを特徴とする。
【００１６】
この構成によれば、シフトレジスタの段数が多くなるほど、削減可能なＭＯＳトランジスタの数が多くなり、レイアウト面積および消費電力の低減効果が大きくなる。
【００１７】
また、本発明に係るフリップフロップ回路およびシフトレジスタにおいて、トライステートインバータの共用される構成要素は、ゲート端子にクロック信号またはクロック信号の反転信号が印加されるＭＯＳトランジスタ回路であることを特徴とする。
【００１８】
この構成によれば、内部クロックノードに接続されるＭＯＳトランジスタの数を削減することで、内部クロックノードに接続される負荷容量を小さくすることができ、クロック信号の遷移による消費電力を低減することができる。
【００１９】
【発明の実施の形態】
以下、本発明の好適な実施形態について、図面を参照して説明する。
【００２０】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るフリップフロップ回路の構成例を示す回路図である。図１において、ＣＬＫはクロック信号が入力されるクロックノード、Ｄはデータ信号が入力される入力ノード、Ｑは出力信号が出力される出力ノード、ｃｋｂは内部反転クロックノード、ｃｋは内部正転クロックノードである。１、２はトライステートインバータ、３はインバータ、４、５はトライステートインバータ、６、７、８はインバータである。ｎ１、ｎ２、ｎ３、ｎ４、ｎ５はノードを表す。
【００２１】
トライステートインバータ１、トライステートインバータ２、およびインバータ３でマスターラッチが構成され、トライステートインバータ４、トライステートインバータ５、およびインバータ６でスレーブラッチが構成される。インバータ７、８でクロックバッファが構成される。
【００２２】
マスターラッチに含まれるトライステートインバータ１とスレーブラッチに含まれるトライステートインバータ５において、内部正転クロックノードｃｋと内部反転クロックノードｃｋｂがそれぞれゲートに接続されるＰチャネルＭＯＳトランジスタ１１とＮチャネルＭＯＳトランジスタ１２を共用することにより、従来例に比べてＭＯＳトランジスタの数を２個削減している。
【００２３】
この構成により、正常なフリップフロップ動作が保証されることを以下に説明する。
【００２４】
まず、クロックノードＣＬＫに入力されるクロック信号が論理ローレベルである時、トライステートインバータ１とトライステートインバータ５における、内部正転クロックノードｃｋと内部反転クロックノードｃｋｂがそれぞれゲートに接続されたＰチャネルＭＯＳトランジスタ１１とＮチャネルＭＯＳトランジスタ１２は共にオン状態になっている。このとき、トライステートインバータ１とトライステートインバータ５は入力されたデータ信号を反転してそれぞれノードｎ１とノードｎ３に出力する。
【００２５】
次に、クロック信号が論理ハイレベルである時は、トライステートインバータ２とインバータ３によりノードｎ１のデータ信号が保持されている。このとき懸念されるのは、トライステートインバータ４を構成するＭＯＳトランジスタのうち、それぞれのドレインがノードｎ３に接続されたＰチャネルＭＯＳトランジスタ４１およびＮチャネルＭＯＳトランジスタ４２から、それぞれノードｎ４およびノードｎ５を通り、トライステートインバータ１を構成するＭＯＳトランジスタのうち、それぞれのドレインがノードｎ１に接続されたＰチャネルＭＯＳトランジスタ１３およびＮチャネルＭＯＳトランジスタを通って、ノードｎ３からノードｎ１に電流が流れ、これによりノードｎ１に保持されたデータが変化してしまう可能性についてである。
【００２６】
これについて検証すると、ノードｎ１の状態が論理ローレベルである場合、この論理ローレベルがインバータ３により反転されて、ノードｎ２の状態は論理ハイレベルとなり、トライステートインバータ４はノードｎ２の論理ハイレベルを反転した論理ローレベルをノードｎ３に出力し、ノードｎ３の状態はローレベルとなる。このとき、ノードｎ１とノードｎ３の論理レベルは同じローレベルであるので、ノードｎ３からノードｎ１に電流は流れず、ノードｎ１の論理レベルが変化することはない。これは、ノードｎ１の状態が論理ハイレベルである場合も同様である。
【００２７】
なお、トライステートインバータ２とトライステートインバータ４とでＭＯＳトランジスタを共用することも考えられる。しかし、この場合は、クロック信号が論理ローレベルである時に、入力ノードＤと出力ノードＱとで保持されているデータの論理レベルが異なる場合に、ノードｎ１からノードｎ３に電流の流れる経路が形成されることになり、貫通電流が流れたり、最悪の場合ノードｎ３に保持されている論理レベルが変化してしまうため、実用的ではない。
【００２８】
以上のように、本実施形態によれば、フリップフロップ回路を構成するＭＯＳトランジスタの数を従来例に比べて２個削減することができ、レイアウト面積を低減することができる。また、内部クロックノードに接続されるＭＯＳトランジスタの数を削減できることから、内部クロックノードに接続される負荷容量を小さくすることができ、クロック信号の遷移による消費電力を低減することができる。
【００２９】
（第２の実施形態）
図２は、本発明の第２の実施形態に係るフリップフロップ回路の構成例を示す回路図である。上記第１の実施形態では、トライステートインバータ１とトライステートインバータ５とで、ＰチャネルＭＯＳトランジスタ１１およびＮチャネルＭＯＳトランジスタ１２を共用し、トライステートインバータ４を構成するＰチャネルＭＯＳトランジスタ４１とＮチャネルＭＯＳトランジスタ４２のそれぞれのゲートは、インバータ３の出力ノードであるノードｎ２に接続され、インバータ６の出力端子が出力ノードＱに接続されていた。
【００３０】
これに対して、図２に示す本実施形態では、トライステートインバータ２とトライステートインバータ４とで、ＰチャネルＭＯＳトランジスタ４３およびＮチャネルＭＯＳトランジスタ４４を共用し、トライステートインバータ４を構成するＰチャネルＭＯＳトランジスタ４１とＮチャネルＭＯＳトランジスタ４２のそれぞれのゲートが、トライステートインバータ１の出力ノードであるノードｎ１に接続され、インバータ６の入力端子が出力ノードＱに接続されている。
【００３１】
図２において、ＣＬＫはクロック信号が入力されるクロックノード、Ｄはデータ信号が入力される入力ノード、Ｑは出力信号が出力される出力ノード、ｃｋｂは内部反転クロックノード、ｃｋは内部正転クロックノードである。１、２はトライステートインバータ、３はインバータ、４、５はトライステートインバータ、６、７、８はインバータである。ｎ１、ｎ２、ｎ３、ｎ４、ｎ５はノードを表す。
【００３２】
トライステートインバータ１、トライステートインバータ２、およびインバータ３でマスターラッチが構成され、トライステートインバータ４、トライステートインバータ５、およびインバータ６でスレーブラッチが構成される。
【００３３】
マスターラッチに含まれるトライステートインバータ２とスレーブラッチに含まれるトライステートインバータ４において、内部反転クロックノードｃｋｂと内部正転クロックノードｃｋがそれぞれゲートに接続されたＰチャネルＭＯＳトランジスタ４３とＮチャネルＭＯＳトランジスタ４４を共用することにより、従来例に比べてＭＯＳトランジスタの数を２個削減している。
【００３４】
この構成により、正常なフリップフロップ動作が保証されることを以下に説明する。
【００３５】
まず、クロックノードＣＬＫに入力されるクロック信号が論理ハイレベルである時、トライステートインバータ２とトライステートインバータ４における、内部反転クロックノードｃｋｂと内部正転クロックノードｃｋがそれぞれゲートに接続されたＰチャネルＭＯＳトランジスタ４３とＮチャネルＭＯＳトランジスタ４４はオン状態になっている。このとき、トライステートインバータ２とトライステートインバータ４は入力されたデータ信号を反転してそれぞれノードｎ１と出力ノードＱに出力する。
【００３６】
次に、クロック信号が論理ローレベルである時は、トライステートインバータ５とインバータ６により出力ノードＱのデータ信号が保持されている。このとき懸念されるのは、トライステートインバータ２を構成するＭＯＳトランジスタのうち、それぞれのドレインがノードｎ１に接続されたＰチャネルＭＯＳトランジスタ２１およびＮチャネルＭＯＳトランジスタ２２から、それぞれノードｎ４およびノードｎ５を通り、トライステートインバータ４を構成するＭＯＳトランジスタのうち、それぞれのドレインが出力ノードＱに接続されたＰチャネルＭＯＳトランジスタ４１およびＮチャネルＭＯＳトランジスタ４２を通って、ノードｎ１から出力ノードＱに電流が流れて、出力ノードＱに保持されたデータが変化してしまう可能性についてである。
【００３７】
これについて検証すると、ノードｎ１の状態が論理ローレベルである場合、この論理ローレベルがインバータ３により反転されて、ノードｎ２の状態は論理ハイレベルとなる。このとき、トライステートインバータ２において、ＰチャネルＭＯＳトランジスタ２１はオフ状態、ＮチャネルＭＯＳトランジスタ２２はオン状態となるが、トライステートインバータ４において、ＰチャネルＭＯＳトランジスタ４１はオン状態、ＮチャネルＭＯＳトランジスタ４２はオフ状態となる。よって、ノードｎ１から出力ノードＱに至る経路中には、必ずオフ状態にあるＭＯＳトランジスタ（この場合、ＰチャネルＭＯＳトランジスタ２１とＮチャネルＭＯＳトランジスタ４２）が存在するので、ノードｎ１から出力ノードＱに電流は流れず、出力ノードＱに保持された信号レベルが変化することはない。これは、ノードｎ１の状態が論理ハイレベルである場合も同様である。
【００３８】
なお、トライステートインバータ１とトライステートインバータ５とでＭＯＳトランジスタを共用することも考えられる。しかし、この場合は、クロック信号が論理ハイレベルである時に、入力ノードＤと出力ノードＱとで保持されているデータの論理レベルが異なる場合に、ノードｎ１から出力ノードＱに電流の流れる経路が形成されることになり、貫通電流が流れたり、最悪の場合出力ノードＱに保持されている論理レベルが変化してしまうため、実用的ではない。
【００３９】
以上のように、本実施形態によれば、フリップフロップ回路を構成するＭＯＳトランジスタの数を従来例に比べて２個削減することができ、レイアウト面積を低減することができる。また、内部クロックノードに接続されるＭＯＳトランジスタの数を削減できることから、内部クロックノードに接続される負荷容量を小さくすることができ、クロック信号の遷移による消費電力を低減することができる。
【００４０】
（第３の実施形態）
図３は、本発明の第３の実施形態に係るシフトレジスタの構成例を示す回路図である。なお、本実施形態では、第１の実施形態によるフリップフロップ回路を複数段（図３では３段）縦続接続してシフトレジスタが構成される。
【００４１】
図３において、９、１０、１１はフリップフロップ回路、１２、１３、１４、１５はトライステートインバータ、ＣＬＫはクロック信号が入力されるクロックノード、ＤＡＴＡはデータ信号が入力されるデータ入力ノード、Ｑ１、Ｑ２、Ｑ３は正転出力信号が出力されるデータ正転出力ノード、ＮＱ１、ＮＱ２、ＮＱ３は反転出力信号が出力されるデータ反転出力ノード、ｃｋｂは内部反転クロックノード、ｃｋは内部正転クロックノードである。
【００４２】
フリップフロップ回路９のスレーブラッチを構成するトライステートインバータ１２と、次段のフリップフロップ回路１０のマスターラッチを構成するトライステートインバータ１３とでＭＯＳトランジスタが共用されている。また、フリップフロップ回路１０のスレーブラッチを構成するトライステートインバータ１４と、次段のフリップフロップ回路１１のマスターラッチを構成するトライステートインバータ１５とでＭＯＳトランジスタが共用されている。
【００４３】
このようにして、前段のフリップフロップ回路のスレーブラッチを構成するトライステートインバータと、前段のフリップフロップ回路に接続される次段のフリップフロップ回路のマスターラッチを構成するトライステートインバータとでＭＯＳトランジスタが共用されて、シフトレジスタが構成される。
【００４４】
以上のように、本実施形態によれば、例えば３段構成のシフトレジスタの場合、シフトレジスタを構成するフリップフロップ回路のＭＯＳトランジスタを従来例に比べ最大４個削減することができ、レイアウト面積を低減することができる。また、内部クロックノードに接続されるＭＯＳトランジスタの数を削減できることから、内部クロックノードに接続される負荷容量を小さくすることができ、クロック信号の遷移による消費電力を低減することができる。
【００４５】
なお、シフトレジスタの段数が多くなるほど、削減可能なＭＯＳトランジスタの数が多くなるので、レイアウト面積および消費電力の低減効果が大きくなる。
【００４６】
【発明の効果】
以上説明したように、本発明によれば、フリップフロップ回路を構成するマスターラッチに含まれるトライステートインバータとスレーブラッチに含まれるトライステートインバータとで、内部クロックノードに接続されるＭＯＳトランジスタを共有することで、ＭＯＳトランジスタの数を削減することができ、レイアウト面積を低減することができるとともに、内部クロックノードに接続される負荷容量を小さくすることができるので、クロック信号の遷移による消費電力を低減することができる。
【００４７】
また、かかるフリップフロップ回路を複数段縦続接続して、シフトレジスタを構成し、前段のフリップフロップ回路のスレーブラッチに含まれるトライステートインバータと、次段のフリップフロップ回路のマスターラッチに含まれるトライステートインバータとで、内部クロックノードに接続されるＭＯＳトランジスタを共有することで、ＭＯＳトランジスタの数を削減することができ、レイアウト面積を低減することができるとともに、内部クロックノードに接続される負荷容量を小さくすることができるので、クロック信号の遷移による消費電力を低減することができる。また、シフトレジスタの段数が多くなるほど、削減可能なＭＯＳトランジスタの数が多くなるので、レイアウト面積および消費電力の低減効果が大きくなる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るフリップフロップ回路の構成例を示す回路図
【図２】本発明の第２の実施形態に係るフリップフロップ回路の構成例を示す回路図
【図３】本発明の第３の実施形態に係るシフトレジスタの構成例を示す回路図
【図４】従来のＣＭＯＳスタティック型マスタースレーブ方式のフリップフロップ回路の構成例を示す回路図
【図５】一般的なシフトレジスタの構成を示す回路図
【符号の説明】
１ トライステートインバータ
２ トライステートインバータ
３ インバータ
４ トライステートインバータ
５ トライステートインバータ
６、７、８ インバータ
９、１０、１１ フリップフロップ回路
１２、１３、１４、１５ トライステートインバータ
５１ トライステートインバータ
５２ トライステートインバータ
５３ インバータ
５４ トライステートインバータ
５５ トライステートインバータ
５６ インバータ
５７ インバータ
５８ インバータ
５９、６０、６１ フリップフロップ回路
ＣＬＫ クロックノード
Ｄ 入力ノード
Ｑ 出力ノード
ｃｋ 内部正転クロックノード
ｃｋｂ 内部反転クロックノード
ＤＡＴＡ データ入力ノード
Ｑ１、Ｑ２、Ｑ３ データ（正転）出力ノード
ＮＱ１、ＮＱ２、ＮＱ３ データ反転出力ノード
ｎ１、ｎ２、ｎ３、ｎ４、ｎ５ ノード
Claims (4)
- クロック信号の遷移に従って入力されたデータ信号を記憶し、出力信号を変化させるフリップフロップ回路であって、
少なくとも１つのトライステートインバータを含んで構成されるマスターラッチと、
少なくとも１つのトライステートインバータを含んで構成され、前記マスターラッチから出力されるデータ信号を受けるスレーブラッチとを備え、
前記マスターラッチに含まれるトライステートインバータと前記スレーブラッチに含まれるトライステートインバータとの構成要素の一部を共用して成ることを特徴とするフリップフロップ回路。 - 請求項１記載のフリップフロップ回路を少なくとも２段縦続接続して構成されるシフトレジスタであって、前段のフリップフロップ回路の前記スレーブラッチに含まれるトライステートインバータと前記前段のフリップフロップ回路に接続される次段のフリップフロップ回路の前記マスターラッチに含まれるトライステートインバータとの構成要素の一部を共用して成ることを特徴とするシフトレジスタ。
- 前記トライステートインバータの共用される構成要素は、ゲート端子にクロック信号または前記クロック信号の反転信号が印加されるＭＯＳトランジスタ回路であることを特徴とする請求項１記載のフリップフロップ回路。
- 前記トライステートインバータの共用される構成要素は、ゲート端子にクロック信号または前記クロック信号の反転信号が印加されるＭＯＳトランジスタ回路であることを特徴とする請求項２記載のシフトレジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002221924A JP2004064557A (ja) | 2002-07-30 | 2002-07-30 | フリップフロップ回路およびシフトレジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002221924A JP2004064557A (ja) | 2002-07-30 | 2002-07-30 | フリップフロップ回路およびシフトレジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004064557A true JP2004064557A (ja) | 2004-02-26 |
Family
ID=31942105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002221924A Withdrawn JP2004064557A (ja) | 2002-07-30 | 2002-07-30 | フリップフロップ回路およびシフトレジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004064557A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100696959B1 (ko) | 2005-09-29 | 2007-03-20 | 주식회사 하이닉스반도체 | 플립플롭회로 |
| JP2009212736A (ja) * | 2008-03-04 | 2009-09-17 | Fujitsu Microelectronics Ltd | 半導体集積回路 |
| US20130147534A1 (en) * | 2011-12-13 | 2013-06-13 | Freescale Semiconductor, Inc. | Master slave flip-flop with low power consumption |
| US20140225657A1 (en) * | 2013-02-13 | 2014-08-14 | Kabushiki Kaisha Toshiba | Flip-flop circuit |
| CN104009736A (zh) * | 2013-02-26 | 2014-08-27 | 飞思卡尔半导体公司 | 低功耗主从触发器 |
| US9755623B2 (en) | 2015-09-01 | 2017-09-05 | Nxp Usa, Inc. | Multi-bit flip-flop with shared clock switch |
| CN108494383A (zh) * | 2018-02-11 | 2018-09-04 | 宁波大学 | 一种基于FinFET器件的钟控D触发器 |
| CN108494382A (zh) * | 2018-02-05 | 2018-09-04 | 宁波大学 | 一种基于FinFET晶体管的钟控D触发器 |
| JP2018196121A (ja) * | 2013-05-17 | 2018-12-06 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10404240B2 (en) | 2016-01-28 | 2019-09-03 | Samsung Electronics Co., Ltd. | Semiconductor device comprising low power retention flip-flop |
| WO2019235363A1 (ja) * | 2018-06-04 | 2019-12-12 | 国立大学法人京都工芸繊維大学 | Ｄ型フリップフロップ回路 |
| US10608615B2 (en) | 2016-01-28 | 2020-03-31 | Samsung Electronics Co., Ltd. | Semiconductor device including retention reset flip-flop |
-
2002
- 2002-07-30 JP JP2002221924A patent/JP2004064557A/ja not_active Withdrawn
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100696959B1 (ko) | 2005-09-29 | 2007-03-20 | 주식회사 하이닉스반도체 | 플립플롭회로 |
| JP2009212736A (ja) * | 2008-03-04 | 2009-09-17 | Fujitsu Microelectronics Ltd | 半導体集積回路 |
| US20130147534A1 (en) * | 2011-12-13 | 2013-06-13 | Freescale Semiconductor, Inc. | Master slave flip-flop with low power consumption |
| US20140240017A1 (en) * | 2012-09-06 | 2014-08-28 | Zhihong CHENG | Master-slave flip-flop with low power consumption |
| US8941429B2 (en) * | 2012-09-06 | 2015-01-27 | Freescale Semiconductor, Inc. | Master-slave flip-flop with low power consumption |
| US8957718B2 (en) * | 2013-02-13 | 2015-02-17 | Kabushiki Kaisha Toshiba | Flip-flop circuit |
| US20140225657A1 (en) * | 2013-02-13 | 2014-08-14 | Kabushiki Kaisha Toshiba | Flip-flop circuit |
| JP2014155163A (ja) * | 2013-02-13 | 2014-08-25 | Toshiba Corp | フリップフロップ回路 |
| CN104009736B (zh) * | 2013-02-26 | 2018-06-29 | 恩智浦美国有限公司 | 低功耗主从触发器 |
| CN104009736A (zh) * | 2013-02-26 | 2014-08-27 | 飞思卡尔半导体公司 | 低功耗主从触发器 |
| JP2018196121A (ja) * | 2013-05-17 | 2018-12-06 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9755623B2 (en) | 2015-09-01 | 2017-09-05 | Nxp Usa, Inc. | Multi-bit flip-flop with shared clock switch |
| US10404240B2 (en) | 2016-01-28 | 2019-09-03 | Samsung Electronics Co., Ltd. | Semiconductor device comprising low power retention flip-flop |
| US10608615B2 (en) | 2016-01-28 | 2020-03-31 | Samsung Electronics Co., Ltd. | Semiconductor device including retention reset flip-flop |
| CN108494382A (zh) * | 2018-02-05 | 2018-09-04 | 宁波大学 | 一种基于FinFET晶体管的钟控D触发器 |
| CN108494382B (zh) * | 2018-02-05 | 2019-10-25 | 宁波大学 | 一种基于FinFET晶体管的钟控D触发器 |
| CN108494383A (zh) * | 2018-02-11 | 2018-09-04 | 宁波大学 | 一种基于FinFET器件的钟控D触发器 |
| WO2019235363A1 (ja) * | 2018-06-04 | 2019-12-12 | 国立大学法人京都工芸繊維大学 | Ｄ型フリップフロップ回路 |
| CN112567631A (zh) * | 2018-06-04 | 2021-03-26 | 国立大学法人京都工芸纤维大学 | D型触发器电路 |
| JPWO2019235363A1 (ja) * | 2018-06-04 | 2021-07-15 | 国立大学法人京都工芸繊維大学 | Ｄ型フリップフロップ回路 |
| US11277122B2 (en) | 2018-06-04 | 2022-03-15 | National University Corporation Kyoto Institute Of Technology | D-type flip-flop circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3732022B2 (ja) | Ｄフリップフロップ | |
| US4506167A (en) | High speed logic flip-flop latching arrangements including input and feedback pairs of transmission gates | |
| CN114567297B (zh) | D触发器以及包括d触发器的处理器和计算装置 | |
| JP2004064557A (ja) | フリップフロップ回路およびシフトレジスタ | |
| JP2007028532A (ja) | フリップフロップ回路 | |
| US6509761B2 (en) | Logical circuit | |
| JP3987262B2 (ja) | レベルコンバータ回路 | |
| JPH04298115A (ja) | フリップフロップ回路 | |
| JP2583521B2 (ja) | 半導体集積回路 | |
| US7233184B1 (en) | Method and apparatus for a configurable latch | |
| US5546035A (en) | Latch circuit having a logical operation function | |
| US6967505B2 (en) | Input circuit | |
| US6373310B1 (en) | Scalable set/reset circuit with improved rise/fall mismatch | |
| JP2003046376A (ja) | フリップフロップ回路 | |
| JP2002064366A (ja) | 省電力用条件付き捕獲フリップフロップ | |
| JPH08195650A (ja) | マスタスレーブ方式フリップフロップ回路 | |
| US7411432B1 (en) | Integrated circuits and complementary CMOS circuits for frequency dividers | |
| JP2004336123A (ja) | 半導体集積回路 | |
| JPH10335992A (ja) | 半導体集積回路装置 | |
| JP2786463B2 (ja) | フリップフロップ回路 | |
| JP4713130B2 (ja) | スキャン付きフリップフロップ、半導体装置及び半導体装置の製造方法 | |
| CN113904661A (zh) | 一种控制电路、控制方法、时钟触发器件和相关设备 | |
| JP3038757B2 (ja) | シフトレジスタ回路 | |
| US6958629B2 (en) | Single stage, level restore circuit with mixed signal inputs | |
| JP2004153690A (ja) | トライステートバッファ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051004 |