JP2003051604A - 光起電力素子 - Google Patents
光起電力素子Info
- Publication number
- JP2003051604A JP2003051604A JP2001236913A JP2001236913A JP2003051604A JP 2003051604 A JP2003051604 A JP 2003051604A JP 2001236913 A JP2001236913 A JP 2001236913A JP 2001236913 A JP2001236913 A JP 2001236913A JP 2003051604 A JP2003051604 A JP 2003051604A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- type
- photoelectric conversion
- microcrystalline semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/545—Microcrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Landscapes
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】
【課題】 劣化現象を抑制して高い変換効率を達成でき
る、微結晶半導体を光電変換層に用いた光起電力素子を
提供する。 【解決手段】 基板１上に、ｎ型μｃ−Ｓｉ：Ｈ層２、
光電変換層となるｉ型μｃ−Ｓｉ：Ｈ層３、ｐ型μｃ−
Ｓｉ：Ｈ層４、ｐ型ａ−Ｓｉ：Ｈ層５、及び、ＩＴＯ製
の透明電極６がこの順に積層形成されている。Ｃ，Ｈ，
Ｏ等の不純物のｉ型μｃ−Ｓｉ：Ｈ層３（光電変換層）
への混入がｐ型ａ−Ｓｉ：Ｈ層５にて防止される。この
ｐ型ａ−Ｓｉ：Ｈ層５の膜厚は５０〜２００Åである。
る、微結晶半導体を光電変換層に用いた光起電力素子を
提供する。 【解決手段】 基板１上に、ｎ型μｃ−Ｓｉ：Ｈ層２、
光電変換層となるｉ型μｃ−Ｓｉ：Ｈ層３、ｐ型μｃ−
Ｓｉ：Ｈ層４、ｐ型ａ−Ｓｉ：Ｈ層５、及び、ＩＴＯ製
の透明電極６がこの順に積層形成されている。Ｃ，Ｈ，
Ｏ等の不純物のｉ型μｃ−Ｓｉ：Ｈ層３（光電変換層）
への混入がｐ型ａ−Ｓｉ：Ｈ層５にて防止される。この
ｐ型ａ−Ｓｉ：Ｈ層５の膜厚は５０〜２００Åである。
Description
【０００１】
【発明の属する技術分野】本発明は、光起電力素子に関
し、特に、光電変換層として微結晶半導体層を用いた微
結晶系の光起電力素子に関する。
し、特に、光電変換層として微結晶半導体層を用いた微
結晶系の光起電力素子に関する。
【０００２】
【従来の技術】近年、地球環境問題への関心の高まりに
伴って、クリーンなエネルギを得る太陽光発電が脚光を
浴びている。太陽光発電を行う光起電力素子の材料とし
ては、従来から、安価で容易に大面積の半導体素子を形
成できる非晶質シリコン（以下、ａ−Ｓｉ：Ｈ），非晶
質シリコンゲルマニウム（以下、ａ−ＳｉＧｅ：Ｈ）等
の薄膜非晶質半導体が用いられている。そして、これら
の非晶質半導体を用いた光起電力素子の一つに、ａ−Ｓ
ｉ：Ｈ，ａ−ＳｉＧｅ：Ｈ等の非晶質半導体層を光電変
換層に用いたものがある。この種の光起電力素子では、
膜厚が薄くても十分な光吸収が可能であるという非晶質
半導体の特徴を生かし、材料費を抑えて製造コストを低
減できるという利点がある。
伴って、クリーンなエネルギを得る太陽光発電が脚光を
浴びている。太陽光発電を行う光起電力素子の材料とし
ては、従来から、安価で容易に大面積の半導体素子を形
成できる非晶質シリコン（以下、ａ−Ｓｉ：Ｈ），非晶
質シリコンゲルマニウム（以下、ａ−ＳｉＧｅ：Ｈ）等
の薄膜非晶質半導体が用いられている。そして、これら
の非晶質半導体を用いた光起電力素子の一つに、ａ−Ｓ
ｉ：Ｈ，ａ−ＳｉＧｅ：Ｈ等の非晶質半導体層を光電変
換層に用いたものがある。この種の光起電力素子では、
膜厚が薄くても十分な光吸収が可能であるという非晶質
半導体の特徴を生かし、材料費を抑えて製造コストを低
減できるという利点がある。
【０００３】しかしながら、非晶質半導体を光電変換層
に使用した光起電力素子では、長時間の光照射によって
光電変換特性が低下する現象、所謂光劣化が生じること
が知られている。この光劣化は、長期的に見た場合、太
陽光発電によって得られるエネルギが低減していくこと
を意味しており、光電変換層に使用する他の半導体材料
の開発が望まれている。そこで、微結晶シリコン（以
下、μｃ−Ｓｉ：Ｈ），微結晶シリコンゲルマニウム
（以下、μｃ−ＳｉＧｅ：Ｈ）等の薄膜微結晶半導体を
光電変換層に用いた光起電力素子の研究が進んでいる。
に使用した光起電力素子では、長時間の光照射によって
光電変換特性が低下する現象、所謂光劣化が生じること
が知られている。この光劣化は、長期的に見た場合、太
陽光発電によって得られるエネルギが低減していくこと
を意味しており、光電変換層に使用する他の半導体材料
の開発が望まれている。そこで、微結晶シリコン（以
下、μｃ−Ｓｉ：Ｈ），微結晶シリコンゲルマニウム
（以下、μｃ−ＳｉＧｅ：Ｈ）等の薄膜微結晶半導体を
光電変換層に用いた光起電力素子の研究が進んでいる。
【０００４】図１１は、μｃ−Ｓｉ：Ｈを光電変換層に
用いた光起電力素子の従来の一例の構成図である。図１
１において、１０１はガラス板上に電極を形成してなる
電極付きの基板であり、この基板１０１上に、ｎ型μｃ
−Ｓｉ：Ｈ層１０２、光電変換層としてのｉ型μｃ−Ｓ
ｉ：Ｈ層１０３、ｐ型μｃ−Ｓｉ：Ｈ層１０４、及び、
ＩＴＯ（Indium Tin Oxide）からなる表面側の透明電極
１０５がこの順に積層形成されている。
用いた光起電力素子の従来の一例の構成図である。図１
１において、１０１はガラス板上に電極を形成してなる
電極付きの基板であり、この基板１０１上に、ｎ型μｃ
−Ｓｉ：Ｈ層１０２、光電変換層としてのｉ型μｃ−Ｓ
ｉ：Ｈ層１０３、ｐ型μｃ−Ｓｉ：Ｈ層１０４、及び、
ＩＴＯ（Indium Tin Oxide）からなる表面側の透明電極
１０５がこの順に積層形成されている。
【０００５】図１２は、μｃ−Ｓｉ：Ｈを光電変換層に
用いた光起電力素子の従来の他の例の構成図である。図
１２において図１１と同一部分には同一番号を付してそ
れらの説明は省略する。図１２に示す構成の光起電力素
子では、ｉ型μｃ−Ｓｉ：Ｈ層１０３とｐ型μｃ−Ｓ
ｉ：Ｈ層１０４との間に、アロイ系の半導体層であるｉ
型μｃ−ＳｉＣ：Ｈ層（微結晶シリコンカーバイド層）
１０６をバッファ層として設けている。
用いた光起電力素子の従来の他の例の構成図である。図
１２において図１１と同一部分には同一番号を付してそ
れらの説明は省略する。図１２に示す構成の光起電力素
子では、ｉ型μｃ−Ｓｉ：Ｈ層１０３とｐ型μｃ−Ｓ
ｉ：Ｈ層１０４との間に、アロイ系の半導体層であるｉ
型μｃ−ＳｉＣ：Ｈ層（微結晶シリコンカーバイド層）
１０６をバッファ層として設けている。
【０００６】
【発明が解決しようとする課題】しかしながら、微結晶
半導体を光電変更層に用いた光起電力素子の研究を続け
ていく中で、このような光起電力素子にあっても、その
形成条件によっては、非晶質半導体を光電変換層に用い
た光起電力素子と同様に、自然劣化，光劣化等の劣化現
象が生じることが判明した。
半導体を光電変更層に用いた光起電力素子の研究を続け
ていく中で、このような光起電力素子にあっても、その
形成条件によっては、非晶質半導体を光電変換層に用い
た光起電力素子と同様に、自然劣化，光劣化等の劣化現
象が生じることが判明した。
【０００７】微結晶半導体を光電変換層に用いた光起電
力素子では、特に高い変換効率が得られるような形成条
件にて製造した場合に、この劣化現象は顕著となること
が多いことが判明した。形成条件を異ならせて、図１２
に示す構成を有する２種の光起電力素子（従来例１：変
換効率の初期値が比較的低い光起電力素子，従来例２：
変換効率の初期値が比較的高い光起電力素子）を製造
し、それらの光起電力素子に光劣化実験（実験条件が２
５℃，５００ｍＷ／ｃｍ2 ，１６０分である加速劣化試
験）を行った。その結果を下記表１に示す。なお、表中
での劣化率（％）は、劣化実験前後における変換効率の
減少の劣化実験前における変換効率に対する百分率を表
しており、具体的に、劣化率（％）＝｛（劣化実験前の
変換効率−劣化実験後の変換効率）÷劣化実験前の変換
効率｝×１００で求められたものである。
力素子では、特に高い変換効率が得られるような形成条
件にて製造した場合に、この劣化現象は顕著となること
が多いことが判明した。形成条件を異ならせて、図１２
に示す構成を有する２種の光起電力素子（従来例１：変
換効率の初期値が比較的低い光起電力素子，従来例２：
変換効率の初期値が比較的高い光起電力素子）を製造
し、それらの光起電力素子に光劣化実験（実験条件が２
５℃，５００ｍＷ／ｃｍ2 ，１６０分である加速劣化試
験）を行った。その結果を下記表１に示す。なお、表中
での劣化率（％）は、劣化実験前後における変換効率の
減少の劣化実験前における変換効率に対する百分率を表
しており、具体的に、劣化率（％）＝｛（劣化実験前の
変換効率−劣化実験後の変換効率）÷劣化実験前の変換
効率｝×１００で求められたものである。
【０００８】
【表１】
【０００９】初期の変換効率が比較的低い起電力素子
（従来例１）では光劣化は少ない。これに対して、初期
の変換効率が比較的高い起電力素子（従来例２）では顕
著な光劣化の発生が見られている。
（従来例１）では光劣化は少ない。これに対して、初期
の変換効率が比較的高い起電力素子（従来例２）では顕
著な光劣化の発生が見られている。
【００１０】このように、微結晶半導体を光電変換層に
用いた従来の光起電力素子では、変換効率の初期値を高
くしておいても劣化の発生によって経時的に変換効率が
低減して、非晶質半導体を光電変換層に用いた光起電力
素子に比べてより高い変換効率の達成が行えなかった。
そこで、微結晶半導体を光電変換層に用いた光起電力素
子におけるこのような劣化現象に対する対策が望まれて
いる。
用いた従来の光起電力素子では、変換効率の初期値を高
くしておいても劣化の発生によって経時的に変換効率が
低減して、非晶質半導体を光電変換層に用いた光起電力
素子に比べてより高い変換効率の達成が行えなかった。
そこで、微結晶半導体を光電変換層に用いた光起電力素
子におけるこのような劣化現象に対する対策が望まれて
いる。
【００１１】本発明は斯かる事情に鑑みてなされたもの
であり、劣化現象を抑制して高い変換効率を達成でき
る、微結晶半導体を光電変換層に用いた光起電力素子を
提供することを目的とする。
であり、劣化現象を抑制して高い変換効率を達成でき
る、微結晶半導体を光電変換層に用いた光起電力素子を
提供することを目的とする。
【００１２】
【課題を解決するための手段】微結晶半導体を光電変換
層に用いた光起電力素子にあって、このような劣化現象
が起こる原因として、光電変換層として機能する微結晶
半導体層の結晶粒界にＣ，Ｏ，Ｎ等の不純物が混入する
ことが考えられる。このような不純物は、その光起電力
素子を製造する工程中にセルが大気に暴露されて大気中
から微結晶半導体層（光電変換層）中に混入するか、ま
たは、微結晶半導体層（光電変換層）上に積層形成する
透明電極（ＩＴＯ）及び／またはμｃ−ＳｉＣ：Ｈ層等
のバッファ層の材料から微結晶半導体層（光電変換層）
中に混入する。そこで、本発明では、このような不純物
の混入を抑制するための非晶質半導体層を、微結晶半導
体層（光電変換層）の基板とは反対側に備えるようにす
る。この非晶質半導体層は、これらの不純物のバリアと
して機能し、これらの不純物が微結晶半導体層（光電変
換層）中に混入することを防止する。この結果、不純物
の微結晶半導体層（光電変換層）への混入は低減され、
光起電力素子の劣化現象は抑制されて高い変換効率を実
現できる。
層に用いた光起電力素子にあって、このような劣化現象
が起こる原因として、光電変換層として機能する微結晶
半導体層の結晶粒界にＣ，Ｏ，Ｎ等の不純物が混入する
ことが考えられる。このような不純物は、その光起電力
素子を製造する工程中にセルが大気に暴露されて大気中
から微結晶半導体層（光電変換層）中に混入するか、ま
たは、微結晶半導体層（光電変換層）上に積層形成する
透明電極（ＩＴＯ）及び／またはμｃ−ＳｉＣ：Ｈ層等
のバッファ層の材料から微結晶半導体層（光電変換層）
中に混入する。そこで、本発明では、このような不純物
の混入を抑制するための非晶質半導体層を、微結晶半導
体層（光電変換層）の基板とは反対側に備えるようにす
る。この非晶質半導体層は、これらの不純物のバリアと
して機能し、これらの不純物が微結晶半導体層（光電変
換層）中に混入することを防止する。この結果、不純物
の微結晶半導体層（光電変換層）への混入は低減され、
光起電力素子の劣化現象は抑制されて高い変換効率を実
現できる。
【００１３】第１発明に係る光起電力素子は、基板上
に、第１導電型の半導体層と、実質的に真性な微結晶半
導体層と、第２導電型の微結晶半導体層とをこの順に備
えた光起電力素子において、前記第２導電型の微結晶半
導体層の前記基板とは反対側に、非晶質半導体層を備え
ていることを特徴とする。
に、第１導電型の半導体層と、実質的に真性な微結晶半
導体層と、第２導電型の微結晶半導体層とをこの順に備
えた光起電力素子において、前記第２導電型の微結晶半
導体層の前記基板とは反対側に、非晶質半導体層を備え
ていることを特徴とする。
【００１４】第１発明にあっては、一導電型の半導体
層，微結晶半導体層（光電変換層）及び他導電型の微結
晶半導体層を基板側からこの順に積層した構成を有する
光起電力素子において、他導電型の微結晶半導体層の基
板とは反対側に、例えば他導電型の微結晶半導体層上に
非晶質半導体層を備えており、不純物の微結晶半導体層
（光電変換層）への混入を防止する。
層，微結晶半導体層（光電変換層）及び他導電型の微結
晶半導体層を基板側からこの順に積層した構成を有する
光起電力素子において、他導電型の微結晶半導体層の基
板とは反対側に、例えば他導電型の微結晶半導体層上に
非晶質半導体層を備えており、不純物の微結晶半導体層
（光電変換層）への混入を防止する。
【００１５】第２発明に係る光起電力素子は、基板上
に、第１導電型の半導体層と、実質的に真性な微結晶半
導体層と、第２導電型の微結晶半導体層とをこの順に備
えた光起電力素子において、前記実質的に真性な微結晶
半導体層の前記基板とは反対側に、非晶質半導体層を備
えていることを特徴とする。
に、第１導電型の半導体層と、実質的に真性な微結晶半
導体層と、第２導電型の微結晶半導体層とをこの順に備
えた光起電力素子において、前記実質的に真性な微結晶
半導体層の前記基板とは反対側に、非晶質半導体層を備
えていることを特徴とする。
【００１６】第２発明にあっては、一導電型の半導体
層，微結晶半導体層（光電変換層）及び他導電型の微結
晶半導体層を基板側からこの順に積層した構成を有する
光起電力素子において、微結晶半導体層（光電変換層）
の基板とは反対側に、例えば微結晶半導体層（光電変換
層）と他導電型の微結晶半導体層との間に非晶質半導体
層を備えており、不純物の微結晶半導体層（光電変換
層）への混入を防止する。
層，微結晶半導体層（光電変換層）及び他導電型の微結
晶半導体層を基板側からこの順に積層した構成を有する
光起電力素子において、微結晶半導体層（光電変換層）
の基板とは反対側に、例えば微結晶半導体層（光電変換
層）と他導電型の微結晶半導体層との間に非晶質半導体
層を備えており、不純物の微結晶半導体層（光電変換
層）への混入を防止する。
【００１７】第３発明に係る光起電力素子は、基板上
に、第１導電型の半導体層と、実質的に真性な微結晶半
導体層と、実質的に真性なアロイ系の半導体層と、第２
導電型の微結晶半導体層とをこの順に備えた光起電力素
子において、前記実質的に真性な微結晶半導体層の前記
基板とは反対側に、非晶質半導体層を備えていることを
特徴とする。
に、第１導電型の半導体層と、実質的に真性な微結晶半
導体層と、実質的に真性なアロイ系の半導体層と、第２
導電型の微結晶半導体層とをこの順に備えた光起電力素
子において、前記実質的に真性な微結晶半導体層の前記
基板とは反対側に、非晶質半導体層を備えていることを
特徴とする。
【００１８】第３発明にあっては、一導電型の半導体
層，微結晶半導体層（光電変換層），アロイ系の半導体
層（バッファ層）及び他導電型の微結晶半導体層を基板
側からこの順に積層した構成を有する光起電力素子にお
いて、微結晶半導体層（光電変換層）の基板とは反対側
に、例えば微結晶半導体層（光電変換層）とアロイ系の
半導体層（バッファ層）との間に非晶質半導体層を備え
ており、不純物の微結晶半導体層（光電変換層）への混
入を防止する。
層，微結晶半導体層（光電変換層），アロイ系の半導体
層（バッファ層）及び他導電型の微結晶半導体層を基板
側からこの順に積層した構成を有する光起電力素子にお
いて、微結晶半導体層（光電変換層）の基板とは反対側
に、例えば微結晶半導体層（光電変換層）とアロイ系の
半導体層（バッファ層）との間に非晶質半導体層を備え
ており、不純物の微結晶半導体層（光電変換層）への混
入を防止する。
【００１９】第４発明に係る光起電力素子は、基板上
に、第１導電型の半導体層と、実質的に真性な微結晶半
導体層と、実質的に真性なアロイ系の半導体層と、第２
導電型の微結晶半導体層とをこの順に備えた光起電力素
子において、前記第２導電型の微結晶半導体層の前記基
板とは反対側に、非晶質半導体層を備えていることを特
徴とする。
に、第１導電型の半導体層と、実質的に真性な微結晶半
導体層と、実質的に真性なアロイ系の半導体層と、第２
導電型の微結晶半導体層とをこの順に備えた光起電力素
子において、前記第２導電型の微結晶半導体層の前記基
板とは反対側に、非晶質半導体層を備えていることを特
徴とする。
【００２０】第４発明にあっては、一導電型の半導体
層，微結晶半導体層（光電変換層），アロイ系の半導体
層（バッファ層）及び他導電型の微結晶半導体層を基板
側からこの順に積層した構成を有する光起電力素子にお
いて、他導電型の微結晶半導体層の基板とは反対側に、
例えば他導電型の微結晶半導体層上に非晶質半導体層を
備えており、不純物の微結晶半導体層（光電変換層）へ
の混入を防止する。
層，微結晶半導体層（光電変換層），アロイ系の半導体
層（バッファ層）及び他導電型の微結晶半導体層を基板
側からこの順に積層した構成を有する光起電力素子にお
いて、他導電型の微結晶半導体層の基板とは反対側に、
例えば他導電型の微結晶半導体層上に非晶質半導体層を
備えており、不純物の微結晶半導体層（光電変換層）へ
の混入を防止する。
【００２１】第５発明に係る光起電力素子は、基板上
に、第１導電型の半導体層と、実質的に真性な微結晶半
導体層と、実質的に真性なアロイ系の半導体層と、第２
導電型の微結晶半導体層とをこの順に備えた光起電力素
子において、前記実質的に真性なアロイ系の半導体層の
前記基板とは反対側に、非晶質半導体層を備えているこ
とを特徴とする。
に、第１導電型の半導体層と、実質的に真性な微結晶半
導体層と、実質的に真性なアロイ系の半導体層と、第２
導電型の微結晶半導体層とをこの順に備えた光起電力素
子において、前記実質的に真性なアロイ系の半導体層の
前記基板とは反対側に、非晶質半導体層を備えているこ
とを特徴とする。
【００２２】第５発明にあっては、一導電型の半導体
層，微結晶半導体層（光電変換層），アロイ系の半導体
層（バッファ層）及び他導電型の微結晶半導体層を基板
側からこの順に積層した構成を有する光起電力素子にお
いて、アロイ系の半導体層（バッファ層）の基板とは反
対側に、つまりアロイ系の半導体層（バッファ層）と他
導電型の微結晶半導体層との間に非晶質半導体層を備え
ており、不純物の微結晶半導体層（光電変換層）への混
入を防止する。
層，微結晶半導体層（光電変換層），アロイ系の半導体
層（バッファ層）及び他導電型の微結晶半導体層を基板
側からこの順に積層した構成を有する光起電力素子にお
いて、アロイ系の半導体層（バッファ層）の基板とは反
対側に、つまりアロイ系の半導体層（バッファ層）と他
導電型の微結晶半導体層との間に非晶質半導体層を備え
ており、不純物の微結晶半導体層（光電変換層）への混
入を防止する。
【００２３】第６発明に係る光起電力素子は、第１〜第
５発明の何れかにおいて、前記非晶質半導体層の膜厚
は、５０Å〜２００Åであることを特徴とする。
５発明の何れかにおいて、前記非晶質半導体層の膜厚
は、５０Å〜２００Åであることを特徴とする。
【００２４】第６発明にあっては、微結晶半導体層（光
電変換層）への不純物の混入を防止するために設ける非
晶質半導体層の膜厚を５０Å〜２００Åの範囲とする。
よって、低い劣化率と高い変換効率とを併せて実現でき
る。
電変換層）への不純物の混入を防止するために設ける非
晶質半導体層の膜厚を５０Å〜２００Åの範囲とする。
よって、低い劣化率と高い変換効率とを併せて実現でき
る。
【００２５】第７発明に係る光起電力素子は、夫々が、
第１導電型の半導体層と、実質的に真性な微結晶半導体
層と、第２導電型の微結晶半導体層とを含む複数の発電
ユニットを、基板上に積層したタンデム型の光起電力素
子において、前記複数の発電ユニットの中の少なくとも
１つの発電ユニットが請求項１〜６の何れかに記載の構
成を有することを特徴とする。
第１導電型の半導体層と、実質的に真性な微結晶半導体
層と、第２導電型の微結晶半導体層とを含む複数の発電
ユニットを、基板上に積層したタンデム型の光起電力素
子において、前記複数の発電ユニットの中の少なくとも
１つの発電ユニットが請求項１〜６の何れかに記載の構
成を有することを特徴とする。
【００２６】第７発明にあっては、不純物の微結晶半導
体層（光電変換層）への混入を防止する非晶質半導体層
を備えているため、劣化現象は起こりにくく、高い変換
効率を実現できる。
体層（光電変換層）への混入を防止する非晶質半導体層
を備えているため、劣化現象は起こりにくく、高い変換
効率を実現できる。
【００２７】
【発明の実施の形態】以下、本発明をその実施の形態を
示す図面を参照して具体的に説明する。 （第１実施の形態）図１は、請求項１に対応する第１実
施の形態による光起電力素子の構成図である。図１にお
いて、１はガラス板上に光反射性の電極を形成してなる
電極付きの基板であり、この基板１上に、第１導電型の
半導体層としてのｎ型μｃ−Ｓｉ：Ｈ層２、光電変換層
となる真性な微結晶半導体層としてのｉ型μｃ−Ｓｉ：
Ｈ層３、第２導電型の微結晶半導体層としてのｐ型μｃ
−Ｓｉ：Ｈ層４、非晶質半導体層としてのｐ型ａ−Ｓ
ｉ：Ｈ層５、及び、ＩＴＯからなる表面側の透明電極６
がこの順に積層形成されている。
示す図面を参照して具体的に説明する。 （第１実施の形態）図１は、請求項１に対応する第１実
施の形態による光起電力素子の構成図である。図１にお
いて、１はガラス板上に光反射性の電極を形成してなる
電極付きの基板であり、この基板１上に、第１導電型の
半導体層としてのｎ型μｃ−Ｓｉ：Ｈ層２、光電変換層
となる真性な微結晶半導体層としてのｉ型μｃ−Ｓｉ：
Ｈ層３、第２導電型の微結晶半導体層としてのｐ型μｃ
−Ｓｉ：Ｈ層４、非晶質半導体層としてのｐ型ａ−Ｓ
ｉ：Ｈ層５、及び、ＩＴＯからなる表面側の透明電極６
がこの順に積層形成されている。
【００２８】この第１実施の形態におけるｎ型μｃ−Ｓ
ｉ：Ｈ層２，ｉ型μｃ−Ｓｉ：Ｈ層３，ｐ型μｃ−Ｓ
ｉ：Ｈ層４及びｐ型ａ−Ｓｉ：Ｈ層５は、公知のプラズ
マＣＶＤ法にて形成する。各半導体層における形成条件
の一例を下記表２に示す。
ｉ：Ｈ層２，ｉ型μｃ−Ｓｉ：Ｈ層３，ｐ型μｃ−Ｓ
ｉ：Ｈ層４及びｐ型ａ−Ｓｉ：Ｈ層５は、公知のプラズ
マＣＶＤ法にて形成する。各半導体層における形成条件
の一例を下記表２に示す。
【００２９】
【表２】
【００３０】第１実施の形態では、ｐ型μｃ−Ｓｉ：Ｈ
層４上にｐ型ａ−Ｓｉ：Ｈ層５を設けているため、Ｃ，
Ｈ，Ｏ等の不純物のｉ型μｃ−Ｓｉ：Ｈ層３（光電変換
層）への混入がｐ型ａ−Ｓｉ：Ｈ層５にて抑制されるの
で、従来例に比べて、ｉ型μｃ−Ｓｉ：Ｈ層３（光電変
換層）の不純物は低減されて変換効率を向上できる。
層４上にｐ型ａ−Ｓｉ：Ｈ層５を設けているため、Ｃ，
Ｈ，Ｏ等の不純物のｉ型μｃ−Ｓｉ：Ｈ層３（光電変換
層）への混入がｐ型ａ−Ｓｉ：Ｈ層５にて抑制されるの
で、従来例に比べて、ｉ型μｃ−Ｓｉ：Ｈ層３（光電変
換層）の不純物は低減されて変換効率を向上できる。
【００３１】（第２実施の形態）図２は、請求項２に対
応する第２実施の形態による光起電力素子の構成図であ
る。図２において、１１はガラス板上に光反射性の電極
を形成してなる電極付きの基板であり、この基板１１上
に、第１導電型の半導体層としてのｎ型μｃ−Ｓｉ：Ｈ
層１２、光電変換層となる真性な微結晶半導体層として
のｉ型μｃ−Ｓｉ：Ｈ層１３、非晶質半導体層としての
ｉ型ａ−Ｓｉ：Ｈ層１４、第２導電型の微結晶半導体層
としてのｐ型μｃ−Ｓｉ：Ｈ層１５、及び、ＩＴＯから
なる表面側の透明電極１６がこの順に積層形成されてい
る。
応する第２実施の形態による光起電力素子の構成図であ
る。図２において、１１はガラス板上に光反射性の電極
を形成してなる電極付きの基板であり、この基板１１上
に、第１導電型の半導体層としてのｎ型μｃ−Ｓｉ：Ｈ
層１２、光電変換層となる真性な微結晶半導体層として
のｉ型μｃ−Ｓｉ：Ｈ層１３、非晶質半導体層としての
ｉ型ａ−Ｓｉ：Ｈ層１４、第２導電型の微結晶半導体層
としてのｐ型μｃ−Ｓｉ：Ｈ層１５、及び、ＩＴＯから
なる表面側の透明電極１６がこの順に積層形成されてい
る。
【００３２】この第２実施の形態におけるｎ型μｃ−Ｓ
ｉ：Ｈ層１２，ｉ型μｃ−Ｓｉ：Ｈ層１３，ｉ型ａ−Ｓ
ｉ：Ｈ層１４及びｐ型μｃ−Ｓｉ：Ｈ層１５は、公知の
プラズマＣＶＤ法にて形成する。各半導体層における形
成条件の一例を下記表３に示す。
ｉ：Ｈ層１２，ｉ型μｃ−Ｓｉ：Ｈ層１３，ｉ型ａ−Ｓ
ｉ：Ｈ層１４及びｐ型μｃ−Ｓｉ：Ｈ層１５は、公知の
プラズマＣＶＤ法にて形成する。各半導体層における形
成条件の一例を下記表３に示す。
【００３３】
【表３】
【００３４】第２実施の形態では、ｉ型μｃ−Ｓｉ：Ｈ
層１３（光電変換層）とｐ型μｃ−Ｓｉ：Ｈ層１５との
間にｉ型ａ−Ｓｉ：Ｈ層１４を設けているため、Ｃ，
Ｈ，Ｏ等の不純物のｉ型μｃ−Ｓｉ：Ｈ層１３（光電変
換層）への混入がｉ型ａ−Ｓｉ：Ｈ層１４にて抑制され
るので、従来例に比べて、ｉ型μｃ−Ｓｉ：Ｈ層１３
（光電変換層）の不純物は低減されて変換効率を向上で
きる。なお、不純物の混入を防止するａ−Ｓｉ：Ｈ層１
４はｐ型であっても良い。
層１３（光電変換層）とｐ型μｃ−Ｓｉ：Ｈ層１５との
間にｉ型ａ−Ｓｉ：Ｈ層１４を設けているため、Ｃ，
Ｈ，Ｏ等の不純物のｉ型μｃ−Ｓｉ：Ｈ層１３（光電変
換層）への混入がｉ型ａ−Ｓｉ：Ｈ層１４にて抑制され
るので、従来例に比べて、ｉ型μｃ−Ｓｉ：Ｈ層１３
（光電変換層）の不純物は低減されて変換効率を向上で
きる。なお、不純物の混入を防止するａ−Ｓｉ：Ｈ層１
４はｐ型であっても良い。
【００３５】（第３実施の形態）図３は、請求項３に対
応する第３実施の形態による光起電力素子の構成図であ
る。図３において、２１はガラス板上に光反射性の電極
を形成してなる電極付きの基板であり、この基板２１上
に、第１導電型の半導体層としてのｎ型μｃ−Ｓｉ：Ｈ
層２２、光電変換層となる真性な微結晶半導体層として
のｉ型μｃ−Ｓｉ：Ｈ層２３、非晶質半導体層としての
ｉ型ａ−Ｓｉ：Ｈ層２４、バッファ層として機能する真
性なアロイ系の半導体層としてのｉ型μｃ−ＳｉＣ：Ｈ
層２５、第２導電型の微結晶半導体層としてのｐ型μｃ
−Ｓｉ：Ｈ層２６、及び、ＩＴＯからなる表面側の透明
電極２７がこの順に積層形成されている。
応する第３実施の形態による光起電力素子の構成図であ
る。図３において、２１はガラス板上に光反射性の電極
を形成してなる電極付きの基板であり、この基板２１上
に、第１導電型の半導体層としてのｎ型μｃ−Ｓｉ：Ｈ
層２２、光電変換層となる真性な微結晶半導体層として
のｉ型μｃ−Ｓｉ：Ｈ層２３、非晶質半導体層としての
ｉ型ａ−Ｓｉ：Ｈ層２４、バッファ層として機能する真
性なアロイ系の半導体層としてのｉ型μｃ−ＳｉＣ：Ｈ
層２５、第２導電型の微結晶半導体層としてのｐ型μｃ
−Ｓｉ：Ｈ層２６、及び、ＩＴＯからなる表面側の透明
電極２７がこの順に積層形成されている。
【００３６】この第３実施の形態におけるｎ型μｃ−Ｓ
ｉ：Ｈ層２２，ｉ型μｃ−Ｓｉ：Ｈ層２３，ｉ型ａ−Ｓ
ｉ：Ｈ層２４，ｉ型μｃ−ＳｉＣ：Ｈ層２５及びｐ型μ
ｃ−Ｓｉ：Ｈ層２６は、公知のプラズマＣＶＤ法にて形
成する。各半導体層における形成条件の一例をを下記表
４に示す。
ｉ：Ｈ層２２，ｉ型μｃ−Ｓｉ：Ｈ層２３，ｉ型ａ−Ｓ
ｉ：Ｈ層２４，ｉ型μｃ−ＳｉＣ：Ｈ層２５及びｐ型μ
ｃ−Ｓｉ：Ｈ層２６は、公知のプラズマＣＶＤ法にて形
成する。各半導体層における形成条件の一例をを下記表
４に示す。
【００３７】
【表４】
【００３８】第３実施の形態では、ｉ型μｃ−Ｓｉ：Ｈ
層２３（光電変換層）とｉ型μｃ−ＳｉＣ：Ｈ層２５と
の間にｉ型ａ−Ｓｉ：Ｈ層２４を設けているため、Ｃ，
Ｈ，Ｏ等の不純物のｉ型μｃ−Ｓｉ：Ｈ層２３（光電変
換層）への混入がｉ型ａ−Ｓｉ：Ｈ層２４にて抑制され
るので、従来例に比べて、ｉ型μｃ−Ｓｉ：Ｈ層２３
（光電変換層）の不純物は低減されて変換効率を向上で
きる。
層２３（光電変換層）とｉ型μｃ−ＳｉＣ：Ｈ層２５と
の間にｉ型ａ−Ｓｉ：Ｈ層２４を設けているため、Ｃ，
Ｈ，Ｏ等の不純物のｉ型μｃ−Ｓｉ：Ｈ層２３（光電変
換層）への混入がｉ型ａ−Ｓｉ：Ｈ層２４にて抑制され
るので、従来例に比べて、ｉ型μｃ−Ｓｉ：Ｈ層２３
（光電変換層）の不純物は低減されて変換効率を向上で
きる。
【００３９】光電変換層への不純物の混入を抑制するた
めのａ−Ｓｉ：Ｈ層を設けた上述の第１〜第３実施の形
態の光起電力素子と、このようなａ−Ｓｉ：Ｈ層を設け
ていない前述した従来例２の光起電力素子とに対して、
自然劣化実験（実験条件は大気中に１週間放置）を行っ
た。その結果を下記表５に示す。
めのａ−Ｓｉ：Ｈ層を設けた上述の第１〜第３実施の形
態の光起電力素子と、このようなａ−Ｓｉ：Ｈ層を設け
ていない前述した従来例２の光起電力素子とに対して、
自然劣化実験（実験条件は大気中に１週間放置）を行っ
た。その結果を下記表５に示す。
【００４０】
【表５】
【００４１】劣化率が２．８５％を呈した従来例２と比
べて、本発明の光起電力素子では第１〜第３の何れの実
施の形態にあっても劣化率を１％未満に低減できた。
べて、本発明の光起電力素子では第１〜第３の何れの実
施の形態にあっても劣化率を１％未満に低減できた。
【００４２】また、第１〜第３実施の形態の光起電力素
子と、従来例２の光起電力素子とに対して、光劣化実験
（実験条件が２５℃，５００ｍＷ／ｃｍ2 ，１６０分で
ある加速劣化試験）を行った。その結果を下記表６に示
す。
子と、従来例２の光起電力素子とに対して、光劣化実験
（実験条件が２５℃，５００ｍＷ／ｃｍ2 ，１６０分で
ある加速劣化試験）を行った。その結果を下記表６に示
す。
【００４３】
【表６】
【００４４】劣化率が７．８４％に達した従来例２と比
べて、本発明の光起電力素子では第１〜第３の何れの実
施の形態にあっても劣化率を３％未満に低減できた。
べて、本発明の光起電力素子では第１〜第３の何れの実
施の形態にあっても劣化率を３％未満に低減できた。
【００４５】本発明の更に他の実施の形態について、以
下に説明する。 （第４実施の形態）図４は、請求項４に対応する第４実
施の形態による光起電力素子の構成図である。図４にお
いて、３１はガラス板上に光反射性の電極を形成してな
る電極付きの基板であり、この基板３１上に、第１導電
型の半導体層としてのｎ型μｃ−Ｓｉ：Ｈ層３２、光電
変換層となる真性な微結晶半導体層としてのｉ型μｃ−
Ｓｉ：Ｈ層３３、バッファ層として機能する真性なアロ
イ系の半導体層としてのｉ型μｃ−ＳｉＣ：Ｈ層３４、
第２導電型の微結晶半導体層としてのｐ型μｃ−Ｓｉ：
Ｈ層３５、非晶質半導体層としてのｐ型ａ−Ｓｉ：Ｈ層
３６、及び、ＩＴＯからなる表面側の透明電極３７がこ
の順に積層形成されている。
下に説明する。 （第４実施の形態）図４は、請求項４に対応する第４実
施の形態による光起電力素子の構成図である。図４にお
いて、３１はガラス板上に光反射性の電極を形成してな
る電極付きの基板であり、この基板３１上に、第１導電
型の半導体層としてのｎ型μｃ−Ｓｉ：Ｈ層３２、光電
変換層となる真性な微結晶半導体層としてのｉ型μｃ−
Ｓｉ：Ｈ層３３、バッファ層として機能する真性なアロ
イ系の半導体層としてのｉ型μｃ−ＳｉＣ：Ｈ層３４、
第２導電型の微結晶半導体層としてのｐ型μｃ−Ｓｉ：
Ｈ層３５、非晶質半導体層としてのｐ型ａ−Ｓｉ：Ｈ層
３６、及び、ＩＴＯからなる表面側の透明電極３７がこ
の順に積層形成されている。
【００４６】第４実施の形態では、ｐ型μｃ−Ｓｉ：Ｈ
層３５上にｐ型ａ−Ｓｉ：Ｈ層３６を設けているため、
Ｃ，Ｈ，Ｏ等の不純物のｉ型μｃ−Ｓｉ：Ｈ層３３（光
電変換層）への混入がｐ型ａ−Ｓｉ：Ｈ層３６にて抑制
されるので、従来例に比べて、ｉ型μｃ−Ｓｉ：Ｈ層３
３（光電変換層）の不純物は低減されて変換効率を向上
できる。
層３５上にｐ型ａ−Ｓｉ：Ｈ層３６を設けているため、
Ｃ，Ｈ，Ｏ等の不純物のｉ型μｃ−Ｓｉ：Ｈ層３３（光
電変換層）への混入がｐ型ａ−Ｓｉ：Ｈ層３６にて抑制
されるので、従来例に比べて、ｉ型μｃ−Ｓｉ：Ｈ層３
３（光電変換層）の不純物は低減されて変換効率を向上
できる。
【００４７】（第５実施の形態）図５は、請求項５に対
応する第５実施の形態による光起電力素子の構成図であ
る。図５において、４１はガラス板上に光反射性の電極
を形成してなる電極付きの基板であり、この基板４１上
に、第１導電型の半導体層としてのｎ型μｃ−Ｓｉ：Ｈ
層４２、光電変換層となる真性な微結晶半導体層として
のｉ型μｃ−Ｓｉ：Ｈ層４３、バッファ層として機能す
る真性なアロイ系の半導体層としてのｉ型μｃ−Ｓｉ
Ｃ：Ｈ層４４、非晶質半導体層としてのｉ型ａ−Ｓｉ：
Ｈ層４５、第２導電型の微結晶半導体層としてのｐ型μ
ｃ−Ｓｉ：Ｈ層４６、及び、ＩＴＯからなる表面側の透
明電極４７がこの順に積層形成されている。
応する第５実施の形態による光起電力素子の構成図であ
る。図５において、４１はガラス板上に光反射性の電極
を形成してなる電極付きの基板であり、この基板４１上
に、第１導電型の半導体層としてのｎ型μｃ−Ｓｉ：Ｈ
層４２、光電変換層となる真性な微結晶半導体層として
のｉ型μｃ−Ｓｉ：Ｈ層４３、バッファ層として機能す
る真性なアロイ系の半導体層としてのｉ型μｃ−Ｓｉ
Ｃ：Ｈ層４４、非晶質半導体層としてのｉ型ａ−Ｓｉ：
Ｈ層４５、第２導電型の微結晶半導体層としてのｐ型μ
ｃ−Ｓｉ：Ｈ層４６、及び、ＩＴＯからなる表面側の透
明電極４７がこの順に積層形成されている。
【００４８】第５実施の形態では、ｉ型μｃ−ＳｉＣ：
Ｈ層４４とｐ型μｃ−Ｓｉ：Ｈ層４６との間にｉ型ａ−
Ｓｉ：Ｈ層４５を設けているため、Ｃ，Ｈ，Ｏ等の不純
物のｉ型μｃ−Ｓｉ：Ｈ層４３（光電変換層）への混入
がｉ型ａ−Ｓｉ：Ｈ層４５にて抑制されるので、従来例
に比べて、ｉ型μｃ−Ｓｉ：Ｈ層４３（光電変換層）の
不純物は低減されて変換効率を向上できる。なお、不純
物の混入を防止するａ−Ｓｉ：Ｈ層４５はｐ型であって
も良い。
Ｈ層４４とｐ型μｃ−Ｓｉ：Ｈ層４６との間にｉ型ａ−
Ｓｉ：Ｈ層４５を設けているため、Ｃ，Ｈ，Ｏ等の不純
物のｉ型μｃ−Ｓｉ：Ｈ層４３（光電変換層）への混入
がｉ型ａ−Ｓｉ：Ｈ層４５にて抑制されるので、従来例
に比べて、ｉ型μｃ−Ｓｉ：Ｈ層４３（光電変換層）の
不純物は低減されて変換効率を向上できる。なお、不純
物の混入を防止するａ−Ｓｉ：Ｈ層４５はｐ型であって
も良い。
【００４９】（第６実施の形態）図６は、第６実施の形
態による光起電力素子の構成図である。図６において、
５１はガラス板上に光反射性の電極を形成してなる電極
付きの基板であり、この基板５１上に、ｎ型μｃ−Ｓ
ｉ：Ｈ層５２、ｉ型μｃ−ＳｉＣ：Ｈ層５３、光電変換
層となるｉ型μｃ−Ｓｉ：Ｈ層５４、ｉ型μｃ−Ｓｉ：
Ｈ層５４（光電変換層）への不純物の混入を防止するｉ
型ａ−Ｓｉ：Ｈ層５５、ｐ型μｃ−Ｓｉ：Ｈ層５６、及
び、表面側の透明電極５７（ＩＴＯ）がこの順に積層形
成されている。なお、光電変換層への不純物の混入を防
止するａ−Ｓｉ：Ｈ層５５はｐ型であっても良い。
態による光起電力素子の構成図である。図６において、
５１はガラス板上に光反射性の電極を形成してなる電極
付きの基板であり、この基板５１上に、ｎ型μｃ−Ｓ
ｉ：Ｈ層５２、ｉ型μｃ−ＳｉＣ：Ｈ層５３、光電変換
層となるｉ型μｃ−Ｓｉ：Ｈ層５４、ｉ型μｃ−Ｓｉ：
Ｈ層５４（光電変換層）への不純物の混入を防止するｉ
型ａ−Ｓｉ：Ｈ層５５、ｐ型μｃ−Ｓｉ：Ｈ層５６、及
び、表面側の透明電極５７（ＩＴＯ）がこの順に積層形
成されている。なお、光電変換層への不純物の混入を防
止するａ−Ｓｉ：Ｈ層５５はｐ型であっても良い。
【００５０】（第７実施の形態）図７は、第７実施の形
態による光起電力素子の構成図である。図７において、
６１はガラス板上に光反射性の電極を形成してなる電極
付きの基板であり、この基板６１上に、ｎ型μｃ−Ｓ
ｉ：Ｈ層６２、ｉ型μｃ−ＳｉＣ：Ｈ層６３、光電変換
層となるｉ型μｃ−Ｓｉ：Ｈ層６４、ｐ型μｃ−Ｓｉ：
Ｈ層６５、ｉ型μｃ−Ｓｉ：Ｈ層６４（光電変換層）へ
の不純物の混入を防止するｐ型ａ−Ｓｉ：Ｈ層６６、及
び、表面側の透明電極６７（ＩＴＯ）がこの順に積層形
成されている。
態による光起電力素子の構成図である。図７において、
６１はガラス板上に光反射性の電極を形成してなる電極
付きの基板であり、この基板６１上に、ｎ型μｃ−Ｓ
ｉ：Ｈ層６２、ｉ型μｃ−ＳｉＣ：Ｈ層６３、光電変換
層となるｉ型μｃ−Ｓｉ：Ｈ層６４、ｐ型μｃ−Ｓｉ：
Ｈ層６５、ｉ型μｃ−Ｓｉ：Ｈ層６４（光電変換層）へ
の不純物の混入を防止するｐ型ａ−Ｓｉ：Ｈ層６６、及
び、表面側の透明電極６７（ＩＴＯ）がこの順に積層形
成されている。
【００５１】（第８実施の形態）図８は、第８実施の形
態による光起電力素子の構成図である。図８において、
７１はガラス板上に光反射性の電極を形成してなる電極
付きの基板であり、この基板７１上に、ｎ型μｃ−Ｓ
ｉ：Ｈ層７２、ｉ型μｃ−ＳｉＣ：Ｈ層７３、光電変換
層となるｉ型μｃ−Ｓｉ：Ｈ層７４、ｉ型μｃ−Ｓｉ：
Ｈ層７４（光電変換層）への不純物の混入を防止するｉ
型ａ−Ｓｉ：Ｈ層７５、ｉ型μｃ−ＳｉＣ：Ｈ層７６、
ｐ型μｃ−Ｓｉ：Ｈ層７７、及び、表面側の透明電極７
８（ＩＴＯ）がこの順に積層形成されている。
態による光起電力素子の構成図である。図８において、
７１はガラス板上に光反射性の電極を形成してなる電極
付きの基板であり、この基板７１上に、ｎ型μｃ−Ｓ
ｉ：Ｈ層７２、ｉ型μｃ−ＳｉＣ：Ｈ層７３、光電変換
層となるｉ型μｃ−Ｓｉ：Ｈ層７４、ｉ型μｃ−Ｓｉ：
Ｈ層７４（光電変換層）への不純物の混入を防止するｉ
型ａ−Ｓｉ：Ｈ層７５、ｉ型μｃ−ＳｉＣ：Ｈ層７６、
ｐ型μｃ−Ｓｉ：Ｈ層７７、及び、表面側の透明電極７
８（ＩＴＯ）がこの順に積層形成されている。
【００５２】次に、上述した各実施の形態において光電
変換層への不純物の混入を防止するために設けるｐ型ま
たはｉ型のａ−Ｓｉ：Ｈ層の膜厚の最適値について説明
する。図９は、このａ−Ｓｉ：Ｈ層の膜厚と劣化率との
関係を示すグラフである。図９の結果から、劣化率を低
減させるためにはａ−Ｓｉ：Ｈ層の膜厚を５０Å以上に
する必要があることが分かる。
変換層への不純物の混入を防止するために設けるｐ型ま
たはｉ型のａ−Ｓｉ：Ｈ層の膜厚の最適値について説明
する。図９は、このａ−Ｓｉ：Ｈ層の膜厚と劣化率との
関係を示すグラフである。図９の結果から、劣化率を低
減させるためにはａ−Ｓｉ：Ｈ層の膜厚を５０Å以上に
する必要があることが分かる。
【００５３】図１０は、このａ−Ｓｉ：Ｈ層の膜厚と変
換効率との関係を示すグラフである。図１０の結果か
ら、ａ−Ｓｉ：Ｈ層の膜厚が厚くなりすぎると変換効率
が低下するので、その膜厚は２００Å以下にする必要が
あることが分かる。以上のことから、光電変換層への不
純物の混入を防止するために設けるｐ型またはｉ型のａ
−Ｓｉ：Ｈ層の膜厚は、５０Å〜２００Åにすることが
好ましい。
換効率との関係を示すグラフである。図１０の結果か
ら、ａ−Ｓｉ：Ｈ層の膜厚が厚くなりすぎると変換効率
が低下するので、その膜厚は２００Å以下にする必要が
あることが分かる。以上のことから、光電変換層への不
純物の混入を防止するために設けるｐ型またはｉ型のａ
−Ｓｉ：Ｈ層の膜厚は、５０Å〜２００Åにすることが
好ましい。
【００５４】なお、上述した実施の形態では、光電変換
層としてμｃ−Ｓｉ：Ｈ層を用いる場合について説明し
たが、μｃ−ＳｉＧｅ：Ｈ層を光電変換層に用いる構成
の光起電力素子についても、非晶質半導体層を設けるこ
とによって光電変換層への不純物の混入を抑制できるこ
とは勿論である。
層としてμｃ−Ｓｉ：Ｈ層を用いる場合について説明し
たが、μｃ−ＳｉＧｅ：Ｈ層を光電変換層に用いる構成
の光起電力素子についても、非晶質半導体層を設けるこ
とによって光電変換層への不純物の混入を抑制できるこ
とは勿論である。
【００５５】また、第１導電型をｎ型、第２導電型をｐ
型とした構成例について説明したが、これとは逆に第１
導電型をｐ型、第２導電型をｎ型とした光起電力素子に
ついても同様の効果が得られることは勿論である。
型とした構成例について説明したが、これとは逆に第１
導電型をｐ型、第２導電型をｎ型とした光起電力素子に
ついても同様の効果が得られることは勿論である。
【００５６】また、本発明の特徴部分である非晶質半導
体層としてａ−Ｓｉ：Ｈ層を用いる場合について説明し
たが、ａ−ＳｉＧｅ：Ｈ層を用いるようにしても同様の
効果を奏する。また、非晶質半導体層は、プラズマＣＶ
Ｄ法にて形成することとしたが、スパッタリング法，Ｅ
ＣＲ法，熱ＣＶＤ法，光ＣＶＤ法等の他の方法によって
形成しても同様の効果を奏する。
体層としてａ−Ｓｉ：Ｈ層を用いる場合について説明し
たが、ａ−ＳｉＧｅ：Ｈ層を用いるようにしても同様の
効果を奏する。また、非晶質半導体層は、プラズマＣＶ
Ｄ法にて形成することとしたが、スパッタリング法，Ｅ
ＣＲ法，熱ＣＶＤ法，光ＣＶＤ法等の他の方法によって
形成しても同様の効果を奏する。
【００５７】更に、光電変換層が１層である１つの発電
ユニットのみを有するシングルタイプの光起電力素子を
例にして説明したが、光電変換層が複数となるように複
数の発電ユニットを有するタンデムタイプの光起電力素
子の少なくとも１つの発電ユニットの構成に関して、本
発明を適用できることは勿論である。
ユニットのみを有するシングルタイプの光起電力素子を
例にして説明したが、光電変換層が複数となるように複
数の発電ユニットを有するタンデムタイプの光起電力素
子の少なくとも１つの発電ユニットの構成に関して、本
発明を適用できることは勿論である。
【００５８】
【発明の効果】以上のように本発明では、微結晶半導体
からなる光電変換層の基板とは反対側に、Ｃ，Ｏ，Ｎ等
の不純物の光電変換層への混入を防止するための非晶質
半導体層を設けるようにしたので、不純物が光電変換層
へ混入されることを抑制できて、光電変換層に微結晶半
導体を用いる光起電力素子における自然劣化，光劣化等
の劣化現象を低減でき、高い変換効率を実現できる。ま
た、不純物の光電変換層への混入を防止するために設け
る非晶質半導体層の膜厚を、５０Å〜２００Åに設定す
るようにしたので、低い劣化率と高い変換効率とを併せ
て実現した微結晶系の光起電力素子を提供することがで
きる。
からなる光電変換層の基板とは反対側に、Ｃ，Ｏ，Ｎ等
の不純物の光電変換層への混入を防止するための非晶質
半導体層を設けるようにしたので、不純物が光電変換層
へ混入されることを抑制できて、光電変換層に微結晶半
導体を用いる光起電力素子における自然劣化，光劣化等
の劣化現象を低減でき、高い変換効率を実現できる。ま
た、不純物の光電変換層への混入を防止するために設け
る非晶質半導体層の膜厚を、５０Å〜２００Åに設定す
るようにしたので、低い劣化率と高い変換効率とを併せ
て実現した微結晶系の光起電力素子を提供することがで
きる。
【図１】第１実施の形態（請求項１）による光起電力素
子の構成図である。
子の構成図である。
【図２】第２実施の形態（請求項２）による光起電力素
子の構成図である。
子の構成図である。
【図３】第３実施の形態（請求項３）による光起電力素
子の構成図である。
子の構成図である。
【図４】第４実施の形態（請求項４）による光起電力素
子の構成図である。
子の構成図である。
【図５】第５実施の形態（請求項５）による光起電力素
子の構成図である。
子の構成図である。
【図６】第６実施の形態による光起電力素子の構成図で
ある。
ある。
【図７】第７実施の形態による光起電力素子の構成図で
ある。
ある。
【図８】第８実施の形態による光起電力素子の構成図で
ある。
ある。
【図９】ａ−Ｓｉ：Ｈ層の膜厚と劣化率との関係を示す
グラフである。
グラフである。
【図１０】ａ−Ｓｉ：Ｈ層の膜厚と変換効率との関係を
示すグラフである。
示すグラフである。
【図１１】従来の光起電力素子の一例の構成図である。
【図１２】従来の光起電力素子の他の例の構成図であ
る。
る。
１，１１，２１，３１，４１，５１，６１，７１ 基板
２，１２，２２，３２，４２，５２，６２，７２ ｎ型
μｃ−Ｓｉ：Ｈ層 ３，１３，２３，３３，４３，５４，６４，７４ ｉ型
μｃ−Ｓｉ：Ｈ層（光電変換層） ４，１５，２６，３５，４６，５６，６５，７７ ｐ型
μｃ−Ｓｉ：Ｈ層 ５，３６，６６ ｐ型ａ−Ｓｉ：Ｈ層 １４，２４，４５，５５，７５ ｉ型ａ−Ｓｉ：Ｈ層 ２５，３４，４４，５３，６３，７３，７６ ｉ型μｃ
−ＳｉＣ：Ｈ層 ６，１６，２７，３７，４７，５７，６７，７８ 透明
電極
μｃ−Ｓｉ：Ｈ層 ３，１３，２３，３３，４３，５４，６４，７４ ｉ型
μｃ−Ｓｉ：Ｈ層（光電変換層） ４，１５，２６，３５，４６，５６，６５，７７ ｐ型
μｃ−Ｓｉ：Ｈ層 ５，３６，６６ ｐ型ａ−Ｓｉ：Ｈ層 １４，２４，４５，５５，７５ ｉ型ａ−Ｓｉ：Ｈ層 ２５，３４，４４，５３，６３，７３，７６ ｉ型μｃ
−ＳｉＣ：Ｈ層 ６，１６，２７，３７，４７，５７，６７，７８ 透明
電極
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F051 AA04 AA05 BA18 CA15 CA35
CA36 DA04 DA16 FA04 FA23
GA03 GA05
Claims (7)
- 【請求項１】 基板上に、第１導電型の半導体層と、実
質的に真性な微結晶半導体層と、第２導電型の微結晶半
導体層とをこの順に備えた光起電力素子において、前記
第２導電型の微結晶半導体層の前記基板とは反対側に、
非晶質半導体層を備えていることを特徴とする光起電力
素子。 - 【請求項２】 基板上に、第１導電型の半導体層と、実
質的に真性な微結晶半導体層と、第２導電型の微結晶半
導体層とをこの順に備えた光起電力素子において、前記
実質的に真性な微結晶半導体層の前記基板とは反対側
に、非晶質半導体層を備えていることを特徴とする光起
電力素子。 - 【請求項３】 基板上に、第１導電型の半導体層と、実
質的に真性な微結晶半導体層と、実質的に真性なアロイ
系の半導体層と、第２導電型の微結晶半導体層とをこの
順に備えた光起電力素子において、前記実質的に真性な
微結晶半導体層の前記基板とは反対側に、非晶質半導体
層を備えていることを特徴とする光起電力素子。 - 【請求項４】 基板上に、第１導電型の半導体層と、実
質的に真性な微結晶半導体層と、実質的に真性なアロイ
系の半導体層と、第２導電型の微結晶半導体層とをこの
順に備えた光起電力素子において、前記第２導電型の微
結晶半導体層の前記基板とは反対側に、非晶質半導体層
を備えていることを特徴とする光起電力素子。 - 【請求項５】 基板上に、第１導電型の半導体層と、実
質的に真性な微結晶半導体層と、実質的に真性なアロイ
系の半導体層と、第２導電型の微結晶半導体層とをこの
順に備えた光起電力素子において、前記実質的に真性な
アロイ系の半導体層の前記基板とは反対側に、非晶質半
導体層を備えていることを特徴とする光起電力素子。 - 【請求項６】 前記非晶質半導体層の膜厚は、５０Å〜
２００Åである請求項１〜５の何れかに記載の光起電力
素子。 - 【請求項７】 夫々が、第１導電型の半導体層と、実質
的に真性な微結晶半導体層と、第２導電型の微結晶半導
体層とを含む複数の発電ユニットを、基板上に積層した
タンデム型の光起電力素子において、前記複数の発電ユ
ニットの中の少なくとも１つの発電ユニットが請求項１
〜６の何れかに記載の構成を有することを特徴とする光
起電力素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001236913A JP4243046B2 (ja) | 2001-08-03 | 2001-08-03 | 光起電力素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001236913A JP4243046B2 (ja) | 2001-08-03 | 2001-08-03 | 光起電力素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003051604A true JP2003051604A (ja) | 2003-02-21 |
| JP4243046B2 JP4243046B2 (ja) | 2009-03-25 |
Family
ID=19068091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001236913A Expired - Fee Related JP4243046B2 (ja) | 2001-08-03 | 2001-08-03 | 光起電力素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4243046B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007214283A (ja) * | 2006-02-08 | 2007-08-23 | Sanyo Electric Co Ltd | 光起電力素子 |
| WO2009069544A1 (ja) * | 2007-11-30 | 2009-06-04 | Kaneka Corporation | シリコン系薄膜光電変換装置 |
| JP2010517271A (ja) * | 2007-01-18 | 2010-05-20 | アプライド マテリアルズ インコーポレイテッド | 多接合太陽電池並びにそれを形成するための方法及び装置 |
| WO2010146846A1 (ja) * | 2009-06-18 | 2010-12-23 | 株式会社アルバック | 光電変換装置及び光電変換装置の製造方法 |
| WO2011077871A1 (ja) * | 2009-12-24 | 2011-06-30 | シャープ株式会社 | 液晶表示装置、照明装置ユニットおよび太陽電池 |
| WO2011148679A1 (ja) * | 2010-05-27 | 2011-12-01 | シャープ株式会社 | 光電変換装置 |
| WO2012057201A1 (ja) * | 2010-10-28 | 2012-05-03 | 株式会社アルバック | 光電変換装置及び光電変換装置の製造方法 |
-
2001
- 2001-08-03 JP JP2001236913A patent/JP4243046B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007214283A (ja) * | 2006-02-08 | 2007-08-23 | Sanyo Electric Co Ltd | 光起電力素子 |
| JP2010517271A (ja) * | 2007-01-18 | 2010-05-20 | アプライド マテリアルズ インコーポレイテッド | 多接合太陽電池並びにそれを形成するための方法及び装置 |
| WO2009069544A1 (ja) * | 2007-11-30 | 2009-06-04 | Kaneka Corporation | シリコン系薄膜光電変換装置 |
| JP5291633B2 (ja) * | 2007-11-30 | 2013-09-18 | 株式会社カネカ | シリコン系薄膜光電変換装置およびその製造方法 |
| WO2010146846A1 (ja) * | 2009-06-18 | 2010-12-23 | 株式会社アルバック | 光電変換装置及び光電変換装置の製造方法 |
| WO2011077871A1 (ja) * | 2009-12-24 | 2011-06-30 | シャープ株式会社 | 液晶表示装置、照明装置ユニットおよび太陽電池 |
| WO2011148679A1 (ja) * | 2010-05-27 | 2011-12-01 | シャープ株式会社 | 光電変換装置 |
| JP2011249577A (ja) * | 2010-05-27 | 2011-12-08 | Sharp Corp | 光電変換装置 |
| AU2011259535B2 (en) * | 2010-05-27 | 2013-05-30 | Sharp Kk | Photoelectric conversion device |
| WO2012057201A1 (ja) * | 2010-10-28 | 2012-05-03 | 株式会社アルバック | 光電変換装置及び光電変換装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4243046B2 (ja) | 2009-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3490964B2 (ja) | 光起電力装置 | |
| CN1826699B (zh) | 硅类薄膜太阳能电池 | |
| CN104584237B (zh) | 光生伏打元件及其制造方法 | |
| CN114709294A (zh) | 太阳能电池及其制备方法、光伏组件 | |
| JP2003347571A (ja) | 光起電力素子及び光起電力装置 | |
| JPH05243596A (ja) | 積層型太陽電池の製造方法 | |
| US20150380581A1 (en) | Passivation of light-receiving surfaces of solar cells with crystalline silicon | |
| US20130087789A1 (en) | Photoelectric conversion device | |
| CN102668111A (zh) | 光电转换装置和其制造方法 | |
| JPH11112011A (ja) | 光起電力素子の製造方法 | |
| JP2015531992A (ja) | 光起電力デバイスの形成方法 | |
| JP2024112747A (ja) | 太陽電池及びその製造方法、光起電力モジュール | |
| CN119486350A (zh) | 一种背接触太阳能电池及其制备方法及光伏组件 | |
| JPH0795603B2 (ja) | 光起電力装置 | |
| JP2004260014A (ja) | 多層型薄膜光電変換装置 | |
| JP5022341B2 (ja) | 光電変換装置 | |
| JP4243046B2 (ja) | 光起電力素子 | |
| CN110600577A (zh) | 一种异质结太阳能电池及其制备方法 | |
| JP2010533384A (ja) | 太陽電池及びその製造方法 | |
| CN114639742A (zh) | 一种两结太阳能电池及其制备方法 | |
| JP5843734B2 (ja) | 光電変換素子およびその製造方法 | |
| TWI753084B (zh) | 太陽能電池 | |
| JPH05275725A (ja) | 光起電力装置及びその製造方法 | |
| JP2003188401A (ja) | タンデム型シリコン系薄膜光電変換装置 | |
| JP4441377B2 (ja) | 光電変換装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080724 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081027 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081226 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |