[go: up one dir, main page]

JP2002351689A - データ転送システム - Google Patents

データ転送システム

Info

Publication number
JP2002351689A
JP2002351689A JP2001163279A JP2001163279A JP2002351689A JP 2002351689 A JP2002351689 A JP 2002351689A JP 2001163279 A JP2001163279 A JP 2001163279A JP 2001163279 A JP2001163279 A JP 2001163279A JP 2002351689 A JP2002351689 A JP 2002351689A
Authority
JP
Japan
Prior art keywords
data
block
crc code
adapter
host
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001163279A
Other languages
English (en)
Inventor
Eiji Kobayashi
栄治 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001163279A priority Critical patent/JP2002351689A/ja
Priority to US10/136,401 priority patent/US20020188907A1/en
Publication of JP2002351689A publication Critical patent/JP2002351689A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Detection And Correction Of Errors (AREA)
  • Memory System (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【課題】実データの転送を阻害することなく、データが
正常にメモリデバイスに書き込まれたかどうかをデータ
転送元のホストデバイスで知ることができる。 【解決手段】ホストデバイス１がセクタデータの書込み
要求を行ったときに、ホストアダプタ２が、セクタデー
タをブロックデータにデブロッキングし、ブロックデー
タ単位でメモリアダプタ４に転送する。メモリアダプタ
４は、ブロックデータをメモリデバイス５にメモリライ
トするとともに、該ブロックデータからブロックＣＲＣ
コードを生成しライトリプライとしてホストアダプタ２
に返却する。ホストアダプタ２は、ブロックＣＲＣコー
ドを受信すると、ＣＲＣ演算を施してセクタデータ全体
のＣＲＣコードを復元し元のセクタデータのＣＲＣコー
ドと一致チェックを行い、チェック結果をホストデバイ
ス１に報告する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はデータ転送システム
に関し、特にデータチェックを行うデータ転送システム
に関する。
【０００２】
【従来の技術】データ転送元となるデバイスとメモリデ
バイスにデータをメモリライトするデバイスとが同一の
ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅｄ Ｉｎｔｅｇｒａｔ
ｉｏｎ）であれば、確実にデータの書込みが行えたこと
を検出することは可能であり、データ化け等のデバイス
の異常な状態を検出することも容易である。
【０００３】しかし、大型ディスクアレイ装置等の大規
模なシステムにおいては、必ずしも１つのＬＳＩでデー
タ処理しているわけではなく、システムの内部にあるＰ
ＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉ
ｎｔｅｒｃｏｎｎｅｃｔ）バス，システムバス等の各種
バスを経由しつつ、それらを制御する複数のＬＳＩを通
ってから、目的のメモリデバイスに書込みが行われる。
【０００４】
【発明が解決しようとする課題】上述した従来の大規模
なシステムは、ハードウェア故障等によりデータ転送中
に異常事態が発生すると、転送しているデータが途中で
無効データに変更されてしまったり、使用しているバス
に電気的ノイズが発生してパリティエラーが発生したり
して誤ったデータがメモリデバイスに記録されてしまう
ことも考えられるが、データ転送元のデバイスが末端の
メモリデバイスに正しいデータがライトされたかどうか
を完全には確認することができないシステム構成となっ
ていた。
【０００５】データ転送元のデバイスが末端のメモリデ
バイスに正しいデータが書き込まれたかどうかの確認を
完全とするための一番確実な方法としては、データ転送
元のデバイスが自身が書き込んだデータをメモリデバイ
スからもう一度読み出して正しくデータが書き込まれた
かどうかの一致チェック（ベリファイ動作）等を行うと
いうものがあるが、それでは実データの転送レートが下
がってしまい、性能低下が生じてしまうという問題点が
あった。
【０００６】本発明の目的は、最終的にメモリデバイス
への書込みを行うデバイス（ＬＳＩ）の内部で書込みデ
ータをサンプリングし、部分データのＣＲＣ（Ｃｙｃｌ
ｉｃＲｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）コードをブロ
ックＣＲＣコードとして作成してデータ転送元のデバイ
スに送り返し、データ転送元のデバイスでは送り返され
たブロックＣＲＣコードから、転送データ全体のＣＲＣ
コードを復元して一致チェックを行うことで、実データ
の転送を阻害することなく、データ転送元がメモリデバ
イスへの書込みデータの値を保証することができるデー
タ転送システムを提供することにある。
【０００７】なお、従来技術として、特開平７−１５３
５４号公報に開示された「ＣＲＣコードの確認方法およ
び装置」がある。この従来技術では、データブロック
（本発明のセクタデータに対応）がサブブロック（本発
明のブロックデータに対応）に分割されて伝送される伝
送装置において、受信したサブブロック毎に初期設定値
を用いて部分ＣＲＣコード（本発明のブロックＣＲＣコ
ードに対応）を発生し、部分ＣＲＣコードからデータブ
ロック全体に対するＣＲＣコードを組み立ててその確認
を行っており、受信側で部分ＣＲＣコードからデータブ
ロック全体に対するＣＲＣコードを組み立てている点
で、データ転送元でブロックＣＲＣコードからセクタデ
ータ全体のＣＲＣコードを復元してチェックしている本
発明とは決定的に相違している。
【０００８】
【課題を解決するための手段】本発明のデータ転送シス
テムは、ホストデバイスから書込み要求されたセクタデ
ータをデブロッキングして複数のブロックデータとして
ライトリクエストするホストアダプタと、前記ライトリ
クエストされたブロックデータをメモリデバイスにメモ
リライトするメモリアダプタとを備えるデータ転送シス
テムにおいて、前記ホストアダプタからライトリクエス
トされたブロックデータを前記メモリデバイスにメモリ
ライトした際に該ブロックデータから、ある定まったコ
ードを生成しライトリプライとして前記ホストアダプタ
に返却する前記メモリアダプタと、前記メモリアダプタ
からライトリプライとして返却された前記ある定まった
コードからセクタデータ全体のＣＲＣコードを復元して
元のセクタデータのＣＲＣコードとチェックし前記ホス
トデバイスにエラーの有無を報告する前記ホストアダプ
タとを有することを特徴とする。
【０００９】また、本発明のデータ転送システムは、前
記ある定まったコードが、ある初期値を持った状態で前
記ブロックデータに対して部分的に演算されるブロック
ＣＲＣコードであることを特徴とする。
【００１０】さらに、本発明のデータ転送システムは、
前記ブロックＣＲＣコードを生成するときに、前記初期
値をゼロとしたことを特徴とする。
【００１１】さらにまた、本発明のデータ転送システム
は、前記ホストアダプタと前記メモリアダプタとの間に
データ転送を中継するクロスバー回路を備えることを特
徴とする。
【００１２】また、本発明のデータ転送システムは、ホ
ストデバイスから書込み要求されたセクタデータをデブ
ロッキングして複数のブロックデータとしてライトリク
エストするホストアダプタと、前記ライトリクエストさ
れたブロックデータをメモリデバイスにメモリライトす
るメモリアダプタと、前記ホストアダプタ，前記メモリ
アダプタ間を接続するバスとを備えるデータ転送システ
ムにおいて、前記ホストアダプタから前記バスを介して
ライトリクエストされたブロックデータを前記メモリデ
バイスにメモリライトした際に該ブロックデータに対す
るブロックＣＲＣコードを生成しライトリプライとして
前記バスを介して前記ホストアダプタに返却する前記メ
モリアダプタと、前記ホストアダプタから前記バスを介
してライトリプライとして返却されたブロックＣＲＣコ
ードからセクタデータ全体のＣＲＣコードを復元して元
のセクタデータのＣＲＣコードとチェックし、エラーの
有無を前記ホストデバイスに報告する前記ホストアダプ
タとを有することを特徴とする。
【００１３】さらに、本発明のデータ転送システムは、
ホストデバイスから書込み要求されたセクタデータをデ
ブロッキングして複数のブロックデータとしてライトリ
クエストする複数のホストアダプタと、前記ライトリク
エストされたブロックデータを複数のメモリデバイスに
メモリライトする複数のメモリアダプタと、前記ホスト
アダプタ，前記メモリアダプタ間を接続するバスとを備
えるデータ転送システムにおいて、前記ホストアダプタ
から前記バスを介してライトリクエストされたブロック
データを前記メモリデバイスにメモリライトした際に該
ブロックデータに対するブロックＣＲＣコードを生成し
ライトリプライとして前記バスを介して前記ホストアダ
プタに返却する前記メモリアダプタと、前記ホストアダ
プタから前記バスを介してライトリプライとして返却さ
れたブロックＣＲＣコードからセクタデータ全体のＣＲ
Ｃコードを復元して元のセクタデータのＣＲＣコードと
チェックし、エラーの有無を前記ホストデバイスに報告
する前記ホストアダプタとを有することを特徴とする。
【００１４】さらにまた、本発明のデータ転送システム
は、前記ホストアダプタが、前記セクタデータをバッフ
ァリングするデータバッファと、前記ライトリプライと
して返却されたブロックＣＲＣコードからセクタデータ
全体のＣＲＣコードを復元するブロックＣＲＣコード→
ＣＲＣコード変換回路と、前記ブロックＣＲＣコード→
ＣＲＣコード変換回路により復元されたＣＲＣコードを
元のセクタデータのＣＲＣコードとチェックするＣＲＣ
コードチェック回路とを含むことを特徴とする。
【００１５】また、本発明のデータ転送システムは、前
記ＣＲＣコードチェック回路がチャネル対応に複数設け
られており、チャネル番号によりデータ転送元のチャネ
ルを特定して、該チャネルに対応するＣＲＣコードチェ
ック回路を使用して復元されたＣＲＣコードのチェック
を行うことを特徴とする。
【００１６】さらに、本発明のデータ転送システムは、
前記メモリアダプタが、前記ホストアダプタからライト
リクエストされたブロックデータをバッファリングする
データバッファと、前記データバッファから前記メモリ
デバイスにメモリライトされたブロックデータに対して
ブロックＣＲＣコードを生成するブロックＣＲＣコード
生成回路とを含むことを特徴とする。
【００１７】さらにまた、本発明のデータ転送システム
は、前記ブロックＣＲＣコード生成回路が、前記ブロッ
クＣＲＣコードを生成するときに初期値をゼロとするこ
とを特徴とする。
【００１８】また、本発明のデータ転送システムは、ホ
ストデバイスから書込み要求されたセクタデータをデブ
ロッキングして複数のブロックデータとしてライトリク
エストするホストアダプタと、前記ライトリクエストさ
れたブロックデータをメモリデバイスにメモリライトす
るメモリアダプタと、前記ホストアダプタ，前記メモリ
アダプタ間を接続するクロスバー回路とを備えるデータ
転送システムにおいて、前記ホストアダプタから前記ク
ロスバー回路を介してライトリクエストされたブロック
データを前記メモリデバイスにメモリライトした際に該
ブロックデータからブロックＣＲＣコードを生成しライ
トリプライとして前記クロスバー回路を介して前記ホス
トアダプタに返却する前記メモリアダプタと、前記メモ
リアダプタから前記クロスバー回路を介してライトリプ
ライとして返却された前記ブロックＣＲＣコードからセ
クタデータ全体のＣＲＣコードを復元し元のセクタデー
タのＣＲＣコードとチェックして前記ホストデバイスに
エラーの有無を報告する前記ホストアダプタとを有する
ことを特徴とする。
【００１９】さらに、本発明のデータ転送システムは、
前記ホストアダプタが、前記セクタデータをバッファリ
ングするデータバッファと、前記ホストアダプタからラ
イトリプライとして返却されたブロックＣＲＣコードか
らセクタデータ全体のＣＲＣコードを復元するブロック
ＣＲＣコード→ＣＲＣコード変換回路と、前記ブロック
ＣＲＣコード→ＣＲＣコード変換回路により復元された
ＣＲＣコードを元のセクタデータのＣＲＣコードとチェ
ックするＣＲＣコードチェック回路と、前記ホストデバ
イスを制御するホスト制御回路と、前記クロスバー回路
とのインタフェースを制御するバスインタフェースとを
含むことを特徴とする。
【００２０】さらにまた、本発明のデータ転送システム
は、前記ＣＲＣコードチェック回路がチャネル対応に複
数設けられており、チャネル番号によりデータ転送元の
チャネルを特定して、該チャネルに対応するＣＲＣコー
ドチェック回路を使用して復元されたＣＲＣコードのチ
ェックを行うことを特徴とする。
【００２１】また、本発明のデータ転送システムは、前
記メモリアダプタが、前記ホストアダプタからライトリ
クエストされたブロックデータをバッファリングするデ
ータバッファと、前記データバッファから前記メモリデ
バイスにメモリライトされたブロックデータに対してブ
ロックＣＲＣコードを生成するブロックＣＲＣコード生
成回路と、前記クロスバー回路とのインタフェースを制
御するバスインタフェースとを含むことを特徴とする。
【００２２】さらに、本発明のデータ転送システムは、
前記ブロックＣＲＣコード生成回路が、前記ブロックＣ
ＲＣコードを生成するときに初期値をゼロとすることを
特徴とする。
【００２３】さらにまた、本発明のデータ転送システム
は、前記クロスバー回路が、前記ホストアダプタとのイ
ンタフェースを制御する第１のバスインタフェースと、
前記メモリアダプタとのインタフェースを制御する第２
のバスインタフェースと、前記第１のバスインタフェー
ス，前記第２のバスインタフェース間に設けられた複数
のデータバッファとを含むことを特徴とする。
【００２４】本発明のデータ転送システムでは、ホスト
デバイスがメモリデバイスに対するあるまとまったデー
タ（以下、これをセクタデータという）の書込み要求を
行ったときに、ホストアダプタが、セクタデータをある
一定のバイト数毎のデータ（以下、これをブロックデー
タという）にデブロッキングし、ブロックデータ単位で
メモリアダプタに転送する。メモリアダプタは、ブロッ
クデータをメモリデバイスにメモリライトするととも
に、該ブロックデータからＣＲＣコード（以下、これを
ブロックＣＲＣコードという）を生成し、ブロックＣＲ
Ｃコードをライトリクエストに対するライトリプライと
してホストアダプタに返却する。ホストアダプタは、ブ
ロックＣＲＣコードをライトリプライとして受信する
と、ブロックＣＲＣコードにＣＲＣ演算を施してセクタ
データ全体のＣＲＣコードを復元し元のセクタデータの
ＣＲＣコードと一致チェックを行い、チェック結果をホ
ストデバイスに報告する。これにより、書込み要求した
セクタデータが正常にメモリデバイスに書き込まれたか
どうかをデータ転送元のホストデバイスで知ることがで
きる。
【００２５】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【００２６】（１）第１の実施の形態 図１は、本発明の第１の実施の形態に係るデータ転送シ
ステムの構成を示す回路ブロック図である。本実施の形
態に係るデータ転送システムは、セクタデータの書込み
要求を発行するホストデバイス１と、ホストデバイス１
から書込み要求されたセクタデータをブロックデータ単
位にデブロッキングしてメモリアダプタ４にライトリク
エストするホストアダプタ２と、ホストアダプタ２とメ
モリアダプタ４とを接続するシステムバス３と、ホスト
アダプタ２からライトリクエストされたブロックデータ
を取り込んでメモリデバイス５に対してメモリライトを
行い、該ブロックデータからブロックＣＲＣコードを生
成しライトリプライとしてホストアダプタ２に返却する
メモリアダプタ４と、ブロックデータがメモリライトさ
れるメモリデバイス５とから、その主要部が構成されて
いる。
【００２７】なお、図１は、ホストデバイス１とメモリ
デバイス５との間のデータ転送における仕組みを簡略化
して示したものであり、本発明では、ホストデバイス１
およびメモリデバイス５の接続個数等の制限を設けるも
のではない。
【００２８】ホストアダプタ２は、ホストデバイス１か
ら書込み要求されたセクタデータを受信するデータバッ
ファ２１と、メモリアダプタ４からライトリプライとし
て返却されたブロックＣＲＣコードをセクタデータ全体
のＣＲＣコードに復元するブロックＣＲＣコード→ＣＲ
Ｃコード変換回路２２と、ブロックＣＲＣコード→ＣＲ
Ｃコード変換回路２２により復元されたＣＲＣコードの
正当性をチャネル対応にチェックする複数のＣＲＣコー
ドチェック回路２３とを含んで構成されている。なお、
ホストアダプタ２からホストデバイス１に報告されるＣ
ＲＣコードチェック結果は、割込み信号線（図示せず）
を介して報告される。
【００２９】メモリアダプタ４は、ホストアダプタ２か
らライトリクエストされたブロックデータを保持するデ
ータバッファ４１と、メモリデバイス５にメモリライト
されたブロックデータを取り込んでブロックＣＲＣコー
ドを生成しホストアダプタ２にライトリプライとして返
却するブロックＣＲＣコード生成回路４２とを含んで構
成されている。
【００３０】なお、第１の実施の形態に係るデータ転送
システムは、ディスクアレイ装置などでホストデバイス
１からのセクタデータをメモリデバイス５に転送する経
路に実施した場合の例であり、実際にはハードディスク
等の他の回路が必要であるが、ここでは省略する。
【００３１】図２を参照すると、ホストアダプタ２の処
理は、セクタデータ受信ステップＳ１０１と、ブロック
データへのデブロッキングステップＳ１０２と、カウン
タ初期設定ステップＳ１０３と、ブロックデータ転送ス
テップＳ１０４と、ブロックＣＲＣコード受信ステップ
Ｓ１０５と、ＣＲＣコードチェック回路選択ステップＳ
１０６と、ＣＲＣ演算ステップＳ１０７と、カウンタイ
ンクリメントステップＳ１０８と、データ転送終了判定
ステップＳ１０９と、ＣＲＣコード＝０判定ステップＳ
１１０と、正常転送報告ステップＳ１１１と、異常転送
報告ステップＳ１１２とからなる。
【００３２】同じく、図２を参照すると、メモリアダプ
タ４の処理は、ブロックデータ受信ステップＳ２０１
と、データバッファ格納ステップＳ２０２と、メモリラ
イト実行ステップＳ２０３と、ブロックＣＲＣコード生
成ステップＳ２０４と、ブロックＣＲＣコード返却ステ
ップＳ２０５とからなる。
【００３３】なお、図２では、ホストアダプタ２の処理
およびメモリアダプタ４の処理を、理解しやすいように
一連のシーケンシャルなフローチャートとして図示した
が、本来はホストアダプタ２およびメモリアダプタ４の
パイプライン動作により、おのおの独自にパラレルなシ
ーケンスとして動作できるものである。
【００３４】次に、このように構成された第１の実施の
形態に係るデータ転送システムの動作について説明す
る。
【００３５】ホストデバイス１からセクタデータの書込
み要求があると、ホストアダプタ２は、ホストデバイス
１からセクタデータを取り込み、データバッファ２１に
格納する（ステップＳ１０１）。
【００３６】次に、ホストアダプタ２は、データバッフ
ァ２１に格納されたセクタデータを所定のバイト数ｍ単
位のｎ個のブロックデータにデブロッキングする（ステ
ップＳ１０２）。
【００３７】続いて、ホストアダプタ２は、カウンタｉ
を０に初期化した後（ステップＳ１０３）、ブロック番
号ｉのブロックデータをメモリアダプタ４に転送する
（ステップＳ１０４）。このとき、転送されるブロック
データごとにシステム内部で固有となるチャネル番号お
よびブロック番号をヘッダに埋め込んでブロックデータ
をライトリクエストする。
【００３８】メモリアダプタ４は、ホストアダプタ２か
らブロックデータをシステムバス３を介して受信すると
（ステップＳ２０１）、受信した転送データをデータバ
ッファ４１に格納する（ステップＳ２０２）。
【００３９】次に、メモリアダプタ４は、データバッフ
ァ４１に格納されたブロックデータを自メモリアダプタ
４の配下にあるメモリデバイス５にメモリライトする
（ステップＳ２０３）。
【００４０】ブロックデータのメモリライトと同時に、
メモリアダプタ４は、ブロックデータをそのままブロッ
クＣＲＣコード生成回路４２に転送し、ブロックＣＲＣ
コード生成回路４２により、初期値をゼロとしたＣＲＣ
コードをブロックＣＲＣコードとして生成する（ステッ
プＳ２０４）。ブロックＣＲＣコード生成回路４２によ
るブロックＣＲＣコードの生成の具体例については、後
の実施例で詳述する。
【００４１】続いて、メモリアダプタ４は、生成された
ブロックＣＲＣコードをシステムバス３を介してホスト
アダプタ２にライトリプライとして返却する（ステップ
Ｓ２０５）。
【００４２】ホストアダプタ２は、メモリアダプタ４か
らライトリプライとして返却されたブロックＣＲＣコー
ドを受信すると（ステップＳ１０５）、ブロックＣＲＣ
コード→ＣＲＣコード変換回路２２により、データ転送
元のチャネルを特定し、対応するＣＲＣコードチェック
回路２３を選択し（ステップＳ１０６）、選択されたＣ
ＲＣコードチェック回路２３を使用してライトリプライ
として返却されてきたブロックＣＲＣコードに対してＣ
ＲＣ演算を行う（ステップＳ１０７）。ブロックＣＲＣ
→ＣＲＣ変換回路２２によるＣＲＣ演算の具体例につい
ては、後の実施例で詳述する。
【００４３】次に、ホストアダプタ２は、カウンタｉを
１つインクリメントし（ステップＳ１０８）、ｉ＞ｎで
あるかどうか、すなわち全てのブロックデータの転送が
終了したかどうかを判定し（ステップＳ１０９）、終了
していなければステップＳ１０４に制御を戻して、次の
ブロックデータをメモリデバイス４に転送する。
【００４４】一方、ｉ＞ｎでなければ（ステップＳ１０
９でイエス）、ホストアダプタ２は、全てのブロックデ
ータの転送が完了したことになるので、そのときに生成
されているセクタデータ全体のＣＲＣコードがオール０
であるかどうかを判定し（ステップＳ１１０）、オール
０であればセクタデータが正常に転送されたものとして
ホストデバイス１に報告する（ステップＳ１１１）。セ
クタデータ全体のＣＲＣコードがオール０でなければ、
ホストアダプタ２は、ＣＲＣエラーとしてホストデバイ
ス１に異常転送を報告する（ステップＳ１１２）。
【００４５】このように、第１の実施の形態によれば、
データ転送元となるホストデバイス１が、末端のメモリ
デバイス５にセクタデータが正常に転送されたかどうか
を把握することが可能となるため、データ転送の途中経
路においてデータが化ける事象を確実に検出でき、デー
タの保全性がより高まる。
【００４６】また、常にブロックデータ単位にＣＲＣコ
ードを付加して転送するようなデータ転送システムでは
ないため、システムバス３の転送レートを一切落とさず
に導入できる。
【００４７】さらに、ブロックＣＲＣコードをライトリ
プライとして返却する経路部分以外は従来のデータ転送
システムと同じであるため、データ保全性を高めるため
に本発明を適用しても、大幅な回路変更の必要がなく、
容易に導入することが可能である。
【００４８】さらにまた、ブロックＣＲＣ→ＣＲＣ変換
回路２２およびＣＲＣコードチェック回路２３がホスト
アダプタ２に存在しているため、複数のホストデバイス
１が存在する構成になったとしても、メモリアダプタ４
側のハードウェアを増やすことなく、回路が複雑になる
ことを防ぐことができる。
【００４９】また、メモリデバイス５を制御するメモリ
アダプタ４においては、その内部にブロックＣＲＣコー
ド生成回路４２が１個あればよいだけの構成となってい
ることにより、ホストデバイス１が多重チャネルのデー
タ転送を行っても、ホストデバイス１およびホストアダ
プタ２が複数存在していても、メモリアダプタ４の回路
規模および構造を変更する必要がないため、メモリアダ
プタ４の回路規模が小さくできるという利点がある。
【００５０】（２）第２の実施の形態 図３は、本発明の第２の実施の形態に係るデータ転送シ
ステムの構成を示す回路ブロック図である。本実施の形
態に係るデータ転送システムは、ホストデバイス１−０
〜１−ｐと、ホストアダプタ２−０〜２−ｐと、リクエ
ストバス３１と、リプライバス３２と、メモリアダプタ
４−０〜４−ｑと、メモリデバイス５−０〜５−ｑとか
ら、その主要部が構成されている。
【００５１】ホストアダプタ２−０〜２−ｐは、データ
バッファ２１−０〜２１−ｐと、ブロックＣＲＣコード
→ＣＲＣコード変換回路２２−０〜２２−ｐと、ＣＲＣ
コードチェック回路２３−０〜２３−ｐとを含んで構成
されている。
【００５２】メモリアダプタ４−０〜４−ｑは、データ
バッファ４１−０〜４１−ｑと、ブロックＣＲＣコード
生成回路４２−０〜４２−ｑとを含んで構成されてい
る。
【００５３】このように構成された第２の実施の形態に
係るデータ転送システムにおいても、図１に示した第１
の実施の形態に係るデータ転送システムとほぼ同様の動
作になるが、メモリデバイス５−０〜５−ｑが複数存在
していても、そのデータ転送の正当性をチェックする回
路はデータ転送元であるホストアダプタ２−０〜２−ｐ
にあるため、メモリデバイス５−０〜５−ｑに分散して
データを転送することが可能となる。
【００５４】（３）第３の実施の形態 図４は、本発明の第３の実施の形態に係るデータ転送シ
ステムの構成を示す回路ブロック図である。本実施の形
態に係るデータ転送システムは、ホストデバイス１とメ
モリデバイス５との通信において、中継用のデバイスと
してクロスバー回路６が接続されているものである。詳
しくは、本実施の形態に係るデータ転送システムは、ホ
ストデバイス１−０，１−１と、ホストアダプタ２−
０，２−１と、クロスバー回路６−０，６−１と、メモ
リアダプタ４−０〜４−３と、メモリデバイス５−０〜
５−３とから、その主要部が構成されている。
【００５５】ホストアダプタ２−０，２−１は、データ
バッファ２１−０，２１−１と、ブロックＣＲＣコード
→ＣＲＣコード変換回路２２−０，２２−１と、ＣＲＣ
コードチェック回路２３−０，２３−１と、バスインタ
フェース２４−０，２４−１と、ホスト制御回路２５−
０，２５−１と含んで構成されている。
【００５６】クロスバー回路６−０，６−１は、バスイ
ンタフェース６１−０，６１−１と、データバッファ６
２−０〜６４−０，６２−１〜６４−１と、バスインタ
フェース６５−０，６５−１とを含んで構成されてい
る。
【００５７】メモリアダプタ４−０〜４−３は、データ
バッファ４１−０〜４１−３と、ブロックＣＲＣコード
生成回路４２−０〜４２−３と、バスインタフェース４
３−０〜４３−３とを含んで構成されている。
【００５８】第３の実施の形態に係るデータ転送システ
ムは、任意のホストデバイス１がすべてのメモリデバイ
ス５をアクセスできるように構成されているものであ
り、ホストアダプタ２およびメモリアダプタ４は、図１
および図３に示した第１および第２の実施の形態に係る
データ転送システムの構成とあまり変わりがなく、バス
インターフェース２４およびバスインターフェース４３
が備わっている点が異なるくらいである。
【００５９】このように構成された第３の実施の形態に
係るデータ転送システムでは、ホストアダプタ２がメモ
リデバイス５に対するブロックデータを分散して格納し
てもデータ転送元であるホストアダプタ２内部のＣＲＣ
コードチェック回路２３でＣＲＣコードの一致チェック
行うため、メモリデバイス５に分散してブロックデータ
を保存することが可能となり、メモリデバイス５のスト
ライピング動作による高速なデータ転送を行える効果が
ある。
【００６０】また、同時に、ＣＲＣコードの一致チェッ
クは、すべてホストアダプタ２で行われ、かつメモリデ
バイス５にメモリライトされたブロックデータを使用し
ているため、クロスバー回路６等のデータ転送を中継す
るハードウェアにデータチェック機能が備わらなくて
も、ハードウェア故障や動作ノイズによるデータ化けな
どの発生も即座にチェックできるという利点がある。
【００６１】
【実施例】次に、図１に示した第１の実施の形態に係る
データ転送システムに基づく実施例として、ブロックＣ
ＲＣコード生成回路４２によるブロックＣＲＣコードの
生成，およびブロックＣＲＣ→ＣＲＣ変換回路２２によ
るＣＲＣコードの復元の動作を、具体的に詳しく説明す
る。
【００６２】図５を参照すると、ホストデバイス１から
ホストアダプタ２への転送データは、システムバス３の
プロトコルに従った転送命令を示す命令コード，転送す
るチャネルの種類を示すチャネル番号，セクタデータの
長さを示すデータ長，およびメモリアドレスからなる８
バイトのヘッダと、８バイトのトレーラを含む５１２バ
イトのセクタデータとから構成されている。なお、トレ
ーラは、１バイトのＣＲＣコードと、７バイトのオール
０とからなる。ホストデバイス１がセクタデータの転送
を行うにあたっては、セクタデータを転送するためのチ
ャネルや、セクタデータのディレクトリ情報，ファイル
名等を転送するためのチャネル、ＲＡＩＤ（Ｒｅｄｕｎ
ｄａｎｔ Ａｒｒａｙｓ ｏｆ Ｉｎｅｘｐｅｎｓｉｖ
ｅ Ｄｉｓｋｓ）特有のパリティを生成するためのチャ
ネルなどと、多種なデータ転送を行う必要があり、これ
らは予めアドレス空間を定義しているホストデバイス１
が指定し、ヘッダの一部としてチャネル番号が埋め込ま
れている。
【００６３】図６を参照すると、ホストアダプタ２から
メモリアダプタ４への転送データは、システムバス３の
プロトコルに従った転送命令を示す命令コード，転送す
るチャネルの種類を示すチャネル番号，転送しているブ
ロックデータの番号を示すブロック番号，ブロックデー
タの長さを示すデータ長，およびメモリアドレスからな
る８バイトのヘッダと、１６バイトのブロックデータと
から構成されている。ブロック番号は、そのチャネルが
転送するデータ長を１６バイト単位に区切ったブロック
データに対して、データ転送を開始したときに初期値と
なる０を設定し、１６バイト単位に＋１ずつインクリメ
ントされていく番号である。
【００６４】図７を参照すると、メモリアダプタ４から
メモリデバイス５にメモリライトされるブロックデータ
は、ロウ（ＲＯＷ）／カラム（ＣＯＬＵＭＮ）アドレス
である１２ビットのヘッダと、１６バイトのブロックデ
ータとから構成されている。
【００６５】図８を参照すると、メモリアダプタ４から
ホストアダプタ２に返却される８バイトのライトリプラ
イは、システムバス３のプロトコルに従った転送命令を
示す命令コード，転送するチャネルの種類を示すチャネ
ル番号，転送しているブロックデータの番号を示すブロ
ック番号，ブロックデータの長さを示すデータ長，およ
び転送結果のステータス情報である結果ステータスから
構成されている。なお、結果ステータスの末尾に、１バ
イトのブロックＣＲＣコードが格納される。
【００６６】図９は、本実施例のデータ転送システムの
動作原理を説明する図である。
【００６７】図１０は、通常のＣＲＣ演算回路の単位構
成および計算順序変更後のＣＲＣ演算回路の単位構成を
例示する回路ブロック図である。
【００６８】図１１は、本実施例で使用されるＣＲＣ演
算回路の単位構成を例示する回路ブロック図である。
【００６９】図１２は、本実施例で使用されるＣＲＣ演
算回路の全体構成を例示する回路ブロック図である。
【００７０】いま、ＣＲＣコードが１バイト（８ビッ
ト）で表されることから、有限体ＧＦ（２８）上の原始
多項式Ｇ（ｘ）＝ｘ８＋ｘ５＋ｘ４＋ｘ３＋１を考え
（今井秀樹著，「エレクトロニクス エッセンシャルズ
Ｎｏ．２０ 誤り訂正符号化技術の要点」，日本工業技
術センター発行，ｐ１６４〜１６９参照）、その根（原
始元）をαとすると、有限体ＧＦ（２８）上の任意の数
は、たとえば、下式のような８ビットのベクトルで表さ
れる。なお、以下、全角の大文字はベクトル，行列等を
表し、半角の小文字はベクトル，行列等の要素を表すも
のとする。
【００７１】 ０ = [0,0,0,0,0,0,0,0] １ = [1,0,0,0,0,0,0,0] α = [0,1,0,0,0,0,0,0] α２ = [0,0,1,0,0,0,0,0] α３ = [0,0,0,1,0,0,0,0] α４ = [0,0,0,0,1,0,0,0] α５ = [0,0,0,0,0,1,0,0] α６ = [0,0,0,0,0,0,1,0] α７ = [0,0,0,0,0,0,0,1] α８ = [1,0,0,1,1,1,0,0] (=α５+α４+α３+１) α９ = [0,1,0,0,1,1,1,0] (=α６+α５+α４+α) ： α２５４= [0,0,1,1,1,0,0,1] (=α７+α４+α３+α２) α２５５= [1,0,0,0,0,0,0,0] (=１)
【００７２】これらベクトル表示された有限体ＧＦ（２
８）上の数に対する演算は、８×８の行列によるベクト
ル演算で実現される。原始多項式Ｇ（ｘ）を生成多項式
とする巡回符号を得るには、原始多項式Ｇ（ｘ）による
同伴行列Ｔを変換行列として用いればよい。
【００７３】
【数１】
【００７４】同伴行列Ｔを用いたＣＲＣコードの生成
は、以下のように行われる。
【００７５】Ｒ(r(0),,,,r(7))をＣＲＣコードを格納す
るレジスタのベクトル表示、Ｒｉ(ri(0),,,,ri(7))をｉ
番目のデータＤｉ(di(0),,,,di(7))を読み込んだ際のＣ
ＲＣコードの値とする。
【００７６】 Ｒ０(r0(0),,,,r0(7)) = ＴＤ０(d0(0),,,,d0(7)) Ｒｉ＋１ = Ｔ｛Ｒｉ(ri(0),,,,ri(7))＋Ｄｉ(di
(0),,,,di(7))｝
【００７７】Ｒｉ＋１を各行ごとに計算すると、式１の
ようになる。
【００７８】＜式１＞ ri+1(0) = ri(7)+di(7) ri+1(1) = ri(0)+di(0) ri+1(2) = ri(1)+di(1)+ri(7)+di(7) ri+1(3) = ri(2)+di(2)+ri(7)+di(7) ri+1(4) = ri(3)+di(3)+ri(7)+di(7) ri+1(5) = ri(4)+di(4) ri+1(6) = ri(5)+di(5) ri+1(7) = ri(6)+di(6)
【００７９】ただし、有限体ＧＦ（２８）上での加算で
あるので、実際の論理演算では排他的論理和になり、式
２が得られる。以下、排他的論理和を表す演算子を、@
とする。
【００８０】＜式２＞ ri+1(0) = ri(7)@di(7) ri+1(1) = ri(0)@di(0) ri+1(2) = ri(1)@di(1)@ri(7)@di(7) ri+1(3) = ri(2)@di(2)@ri(7)@di(7) ri+1(4) = ri(3)@di(3)@ri(7)@di(7) ri+1(5) = ri(4)@di(4) ri+1(6) = ri(5)@di(5) ri+1(7) = ri(6)@di(6)
【００８１】式２は、Ｒｉ(ri(0),,,,ri(7))が現在の段
になったときのＣＲＣ演算結果であり、その結果とデー
タＤｉ(di(0),,,,di(7))を同伴行列Ｔによる演算で、演
算結果である次の段のＣＲＣコードを求めるというもの
である。
【００８２】式２における計算方法は、Ｒ０(r0(0),,,,
r0(7))とＤ０(d0(0),,,,d0(7))との２バイトのデータ列
から、Ｒ１(r1(0),,,,r1(7))の１バイトのＣＲＣコード
を生成するものであるが、１６バイト分のデータ列を生
成するＲ１６(r16(0),,,,r16(7))を求めれば、１６バイ
トを１ブロックデータとしたときのブロックＣＲＣコー
ドが求まる。
【００８３】これについては、式２の“ｉ”が変わるだ
けであり、式３が求められる。
【００８４】＜式３＞ r16(0) = r15(7)@d15(7) r16(1) = r15(0)@d15(0) r16(2) = r15(1)@d15(1)@r15(7)@d15(7) r16(3) = r15(2)@d15(2)@r15(7)@d15(7) r16(4) = r15(3)@d15(3)@r15(7)@d15(7) r16(5) = r15(4)@d15(4) r16(6) = r15(5)@d15(5) r16(7) = r15(6)@d15(6)
【００８５】同様に、Ｒ１５(r15(0),,,,r15(7))につい
ては、式４となり、Ｒ１４(r14(0),,,,r14(7))〜Ｒ２(r
2(0),,,,r2(7))まで展開することになる。
【００８６】＜式４＞ r15(0) = r14(7)@d14(7) r15(1) = r14(0)@d14(0) r15(2) = r14(1)@d14(1)@r14(7)@d14(7) r15(3) = r14(2)@d14(2)@r14(7)@d14(7) r15(4) = r14(3)@d14(3)@r14(7)@d14(7) r15(5) = r14(4)@d14(4) r15(6) = r14(5)@d14(5) r15(7) = r14(6)@d14(6)
【００８７】そして、本来最初に計算されるＲ１(r1
(0),,,,r1(7))の計算式については、その前段の演算結
果がＲ０(r0(0),,,,r0(7))として存在することになる
が、ここでＲ０(r0(0),,,,r0(7))に対して初期値Ｚ(z
(0),,,,,z(7))として定義し直すと、式５として表され
ることになり、１６バイト分のブロックＣＲＣコードで
あるＲ１６(r16(0),,,,r16(7))については、データＤ０
(d0(0),,,,d0(7))〜Ｄ１５(d15(0),,,,d15(7))と、その
計算を行うときの初期値Ｚ(z(0),,,,,z(7))から計算さ
れる式となる。
【００８８】＜式５＞ r1(0) = z(7)@d0(7) r1(1) = z(0)@d0(0) r1(2) = z(1)@d0(1)@z(7)@d0(7) r1(3) = z(2)@d0(2)@z(7)@d0(7) r1(4) = z(3)@d0(3)@z(7)@d0(7) r1(5) = z(4)@d0(4) r1(6) = z(5)@d0(5) r1(7) = z(6)@d0(6)
【００８９】このとき、式３について求められたブロッ
クＣＲＣコードＲ１６(r16(0),,,,r16(7))は、初期値が
Ｚ(z(0),,,,,z(7))であるときのデータＤ０(d0(0),,,,d
0(7))〜Ｄ１５(d15(0),,,,d15(7))に行ったＣＲＣ演算
結果を求めるものである。
【００９０】よって、転送するデータが同じであるとし
た条件を設定し、初期値がＺ(z(0),,,,,z(7))という演
算結果をもつＲ１６(r16(0),,,,r16(7))と、初期値が
“００”である演算結果をもつＲ'１６(r'16(0),,,,r'1
6(7))との双方を求めて、Ｒ'１６(r'16(0),,,,r'16(7))
とＲ１６(r16(0),,,,r16(7))との差分をΔＲ１６(Δr16
(0),,,,Δr16(7))と定義できれば、Ｒ'１６(r'16
(0),,,,r'16(7))とΔＲ１６(Δr16(0),,,,Δr16(7))と
からＲ１６(r16(0),,,,r16(7))を生成できることにな
る。
【００９１】Ｒ'１６(r'16(0),,,,r'16(7))は、式３に
おいて、初期値が“００”であることから、式６で求め
られる。
【００９２】＜式６＞ r'16(0) = r'15(7)@d15(7) r'16(1) = r'15(0)@d15(0) r'16(2) = r'15(1)@d15(1)@r'15(7)@d15(7) r'16(3) = r'15(2)@d15(2)@r'15(7)@d15(7) r'16(4) = r'15(3)@d15(3)@r'15(7)@d15(7) r'16(5) = r'15(4)@d15(4) r'16(6) = r'15(5)@d15(5) r'16(7) = r'15(6)@d15(6)
【００９３】同様に、Ｒ'１５(r'15(0),,,,r'15(7))に
ついては、式７となり、Ｒ'１４(r'14(0),,,,r'14(7))
〜Ｒ'２(r'2(0),,,,r'2(7))まで展開することになる。
【００９４】＜式７＞ r'15(0) = r'14(7)@d14(7) r'15(1) = r'14(0)@d14(0) r'15(2) = r'14(1)@d14(1)@r'14(7)@d14(7) r'15(3) = r'14(2)@d14(2)@r'14(7)@d14(7) r'15(4) = r'14(3)@d14(3)@r'14(7)@d14(7) r'15(5) = r'14(4)@d14(4) r'15(6) = r'14(5)@d14(5) r'15(7) = r'14(6)@d14(6)
【００９５】そして、本来最初に計算されるＲ'１(r'1
(0),,,,r'1(7))の計算式については、その前段の演算結
果がＲ０(r1(0),,,,r1(7))として存在することになる
が、ここでＲ０(r1(0),,,,r1(7))に対して初期値“０
０”が入るため、式８となる。
【００９６】＜式８＞ r'1(0) = d0(7) r'1(1) = d0(0) r'1(2) = d0(1)@d0(7) r'1(3) = d0(2)@d0(7) r'1(4) = d0(3)@d0(7) r'1(5) = d0(4) r'1(6) = d0(5) r'1(7) = d0(6)
【００９７】Ｒ１６(r16(0),,,,r16(7))=ΔＲ１６(Δr1
6(0),,,,Δr16(7))@Ｒ'１６(r'16(0),,,,r'16(7))と定
義して、Ｒ１６(r16(0),,,,r16(7))とＲ'１６(r'16
(0),,,,r'16(7))との差分ΔＲ１６(Δr16(0),,,,Δr16
(7))を求めると、ΔＲ１６(Δr16(0),,,,Δr16(7))=Ｒ
１６(r16(0),,,,r16(7))@Ｒ'１６(r'16(0),,,,r'16(7))
という式で求めることになる。
【００９８】ただし、このとき、データＤｉ(di(0),,,,
di(7))は同じデータを転送しているため、式３であるＲ
１６(r16(0),,,,r16(7))と、式４であるＲ'１６(r'16
(0),,,,r'16(7))との差としては、Ｒ１(r1(0),,,,r1
(7))とＲ'１(r'1(0),,,,r'1(7))との差でしかない。
【００９９】 （１） ΔＲ１(Δr1(0),,,,Δr1(7))の計算 よって、最初のデータを転送した段階でのΔＲ１(Δr1
(0),,,,Δr1(7))においては、式９が求まる。
【０１００】＜式９＞ Δr1(0) = r1(0)@r'1(0) = {d(7)@z(7)} @{d(7) } = z
(7) Δr1(1) = r1(1)@r'1(1) = {d(0)@z(0)} @{d(0) } = z
(0) Δr1(2) = r1(2)@r'1(2) = {d(1)@z(1)@d(7)@z(7)}@{d
(1)@d(7)} = z(1)@z(7) Δr1(3) = r1(3)@r'1(3) = {d(2)@z(2)@d(7)@z(7)}@{d
(2)@d(7)} = z(2)@z(7) Δr1(4) = r1(4)@r'1(4) = {d(3)@z(3)@d(7)@z(7)}@{d
(3)@d(7)} = z(3)@z(7) Δr1(5) = r1(5)@r'1(5) = {d(4)@z(4) } @{d(4) } = z
(4) Δr1(6) = r1(6)@r'1(6) = {d(5)@z(5) } @{d(5) } = z
(5) Δr1(7) = r1(7)@r'1(7) = {d(6)@z(6) } @{d(6) } = z
(6)
【０１０１】このΔＲ１(Δr1(0),,,,Δr1(7))を求める
式９は、式３におけるＲ１(r1(0),,,,r1(7))において、
データＤ０(d0(0),,,,d0(7))が“００”である式に等し
い。
【０１０２】よって、ΔＲ１６(Δr16(0),,,,Δr16(7))
を求める場合にも、式３においてデータＤ０(d0(0),,,,
d0(7))〜Ｄ１５(d15(0),,,,d15(7))をすべて“００”と
した場合を求めることで、ΔＲ１６(Δr16(0),,,,Δr16
(7))が求まることになるため、データを“００”とした
場合の式３を当てはめて、順次ΔＲ２(Δr2(0),,,,Δr2
(7))〜ΔＲ１６(Δr16(0),,,,Δr16(7))まで求めてみ
る。
【０１０３】 （２） ΔＲ２(Δr2(0),,,,Δr2(7))の計算
【０１０４】＜式１０＞ Δr2(0) = Δr1(7) Δr2(1) = Δr1(0) Δr2(2) = Δr1(1)@Δr1(7) Δr2(3) = Δr1(2)@Δr1(7) Δr2(4) = Δr1(3)@Δr1(7) Δr2(5) = Δr1(4) Δr2(6) = Δr1(5) Δr2(7) = Δr1(6)
【０１０５】ΔＲ１(Δr1(0),,,,Δr1(7))については、
式９で示されているため、式１１となる。
【０１０６】＜式１１＞ Δr2(0) = z(6) Δr2(1) = z(7) Δr2(2) = z(0)@z(6) Δr2(3) = z(1)@z(7)@z(6) Δr2(4) = z(2)@z(7)@z(6) Δr2(5) = z(3)@z(7) Δr2(6) = z(4) Δr2(7) = z(5)
【０１０７】 （３） ΔＲ３(Δr3(0),,,,Δr3(7))の計算
【０１０８】＜式１２＞ Δr3(0) = Δr2(7) Δr3(1) = Δr2(0) Δr3(2) = Δr2(1)@Δr2(7) Δr3(3) = Δr2(2)@Δr2(7) Δr3(4) = Δr2(3)@Δr2(7) Δr3(5) = Δr2(4) Δr3(6) = Δr2(5) Δr3(7) = Δr2(6)
【０１０９】ΔＲ２(Δr2(0),,,,Δr2(7))については、
式１１で示されているため、式１３となる。
【０１１０】＜式１３＞ Δr3(0) = z(5) Δr3(1) = z(6) Δr3(2) = z(7)@z(5) Δr3(3) = z(0)@z(6)@z(5) Δr3(4) = z(1)@z(7)@z(6)@z(5) Δr3(5) = z(2)@z(7)@z(6) Δr3(6) = z(3)@z(7) Δr3(7) = z(4)
【０１１１】 （４） ΔＲ４(Δr4(0),,,,Δr4(7))の計算
【０１１２】＜式１４＞ Δr4(0) = Δr3(7) Δr4(1) = Δr3(0) Δr4(2) = Δr3(1)@Δr3(7) Δr4(3) = Δr3(2)@Δr3(7) Δr4(4) = Δr3(3)@Δr3(7) Δr4(5) = Δr3(4) Δr4(6) = Δr3(5) Δr4(7) = Δr3(6)
【０１１３】ΔＲ３(Δr3(0),,,,Δr3(7))については、
式１３で示されているため、式１５となる。
【０１１４】＜式１５＞ Δr4(0) = z(4) Δr4(1) = z(5) Δr4(2) = z(6)@z(4) Δr4(3) = z(7)@z(5)@z(4) Δr4(4) = z(0)@z(6)@z(5)@z(4) Δr4(5) = z(1)@z(7)@z(6)@z(5) Δr4(6) = z(2)@z(7)@z(6) Δr4(7) = z(3)@z(7)
【０１１５】 （５） ΔＲ５(Δr5(0),,,,Δr5(7))の計算
【０１１６】＜式１６＞ Δr5(0) = Δr4(7) Δr5(1) = Δr4(0) Δr5(2) = Δr4(1)@Δr4(7) Δr5(3) = Δr4(2)@Δr4(7) Δr5(4) = Δr4(3)@Δr4(7) Δr5(5) = Δr4(4) Δr5(6) = Δr4(5) Δr5(7) = Δr4(6)
【０１１７】ΔＲ４(Δr4(0),,,,Δr4(7))については、
式１５で示されているため、式１７となる。
【０１１８】＜式１７＞ Δr5(0) = z(3)@z(7) Δr5(1) = z(4) Δr5(2) = z(5)@z(3)@z(7) Δr5(3) = z(6)@z(4)@z(3)@z(7) Δr5(4) = z(7)@z(5)@z(4)@z(3)@z(7) Δr5(5) = z(0)@z(6)@z(5)@z(4) Δr5(6) = z(1)@z(7)@z(6)@z(5) Δr5(7) = z(2)@z(7)@z(6)
【０１１９】 （６） ΔＲ６(Δr6(0),,,,Δr6(7))の計算
【０１２０】＜式１８＞ Δr6(0) = Δr5(7) Δr6(1) = Δr5(0) Δr6(2) = Δr5(1)@Δr5(7) Δr6(3) = Δr5(2)@Δr5(7) Δr6(4) = Δr5(3)@Δr5(7) Δr6(5) = Δr5(4) Δr6(6) = Δr5(5) Δr6(7) = Δr5(6)
【０１２１】ΔＲ５(Δr5(0),,,,Δr5(7))については、
式１７で示されているため、式１９となる。
【０１２２】＜式１９＞ Δr6(0) = z(2)@z(7)@z(6) Δr6(1) = z(3)@z(7) Δr6(2) = z(4)@z(2)@z(7)@z(6) Δr6(3) = z(5)@z(3)@z(7)@z(2)@z(7)@z(6) Δr6(4) = z(6)@z(4)@z(3)@z(7)@z(2)@z(7)@z(6) Δr6(5) = z(7)@z(5)@z(4)@z(3)@z(7) Δr6(6) = z(0)@z(6)@z(5)@z(4) Δr6(7) = z(1)@z(7)@z(6)@z(5)
【０１２３】 （７） ΔＲ７(Δr7(0),,,,Δr7(7))の計算
【０１２４】＜式２０＞ Δr7(0) = Δr6(7) Δr7(1) = Δr6(0) Δr7(2) = Δr6(1)@Δr6(7) Δr7(3) = Δr6(2)@Δr6(7) Δr7(4) = Δr6(3)@Δr6(7) Δr7(5) = Δr6(4) Δr7(6) = Δr6(5) Δr7(7) = Δr6(6)
【０１２５】ΔＲ６(Δr6(0),,,,Δr6(7))については、
式１９で示されているため、式２１となる。
【０１２６】＜式２１＞ Δr7(0) = z(1)@z(7)@z(6)@z(5) Δr7(1) = z(2)@z(7)@z(6) Δr7(2) = z(3)@z(7)@z(1)@z(7)@z(6)@z(5) Δr7(3) = z(4)@z(2)@z(7)@z(6)@z(1)@z(7)@z(6)@z(5) Δr7(4) = z(5)@z(3)@z(7)@z(2)@z(7)@z(6)@z(1)@z(7)@
z(6)@z(5) Δr7(5) = z(6)@z(4)@z(3)@z(7)@z(2)@z(7)@z(6) Δr7(6) = z(7)@z(5)@z(4)@z(3)@z(7) Δr7(7) = z(0)@z(6)@z(5)@z(4)
【０１２７】 （８） ΔＲ８(Δr8(0),,,,Δr8(7))の計算
【０１２８】＜式２２＞ Δr8(0) = Δr7(7) Δr8(1) = Δr7(0) Δr8(2) = Δr7(1)@Δr7(7) Δr8(3) = Δr7(2)@Δr7(7) Δr8(4) = Δr7(3)@Δr7(7) Δr8(5) = Δr7(4) Δr8(6) = Δr7(5) Δr8(7) = Δr7(6)
【０１２９】ΔＲ７(r7(0),,,,r7(7))については、式２
１で示されているため、式２３、さらには式２４とな
る。
【０１３０】＜式２３＞ Δr8(0) = z(0)@z(6)@z(5)@z(4) Δr8(1) = z(1)@z(7)@z(6)@z(5) Δr8(2) = z(2)@z(7)@z(6)@z(0)@z(6)@z(5)@z(4) Δr8(3) = z(3)@z(7)@z(1)@z(7)@z(6)@z(5)@z(0)@z(6)@
z(5)@z(4) Δr8(4) = z(4)@z(2)@z(7)@z(6)@z(1)@z(7)@z(6)@z(5)@
z(0)@z(6)@z(5)@z(4) Δr8(5) = z(5)@z(3)@z(7)@z(2)@z(7)@z(6)@z(1)@z(7)@
z(6)@z(5) Δr8(6) = z(6)@z(4)@z(3)@z(7)@z(2)@z(7)@z(6) Δr8(7) = z(7)@z(5)@z(4)@z(3)@z(7)
【０１３１】＜式２４＞ Δr8(0) = z(0)@z(6)@z(5)@z(4) = z(0)@z(4)@z(5)@z
(6) Δr8(1) = z(1)@z(7)@z(6)@z(5) = z(1)@z(5)@z(6)@z
(7) Δr8(2) = z(2)@z(7)@z(0)@z(6)@z(5)@z(4) = z(0)@z
(2)@z(4)@z(5)@z(7) Δr8(3) = z(3)@z(1)@z(0)@z(4) = z(0)@z(1)@z(3)@z
(4) Δr8(4) = z(2)@z(1)@z(0)@z(6) = z(0)@z(1)@z(2)@z
(6) Δr8(5) = z(3)@z(2)@z(1)@z(7) = z(1)@z(2)@z(3)@z
(7) Δr8(6) = z(4)@z(3)@z(2) = z(2)@z(3)@z(4) Δr8(7) = z(5)@z(4)@z(3) = z(3)@z(4)@z(5)
【０１３２】 （９） ΔＲ９(Δr9(0),,,,Δr9(7))の計算
【０１３３】＜式２５＞ Δr9(0) = Δr8(7) Δr9(1) = Δr8(0) Δr9(2) = Δr8(1)@Δr8(7) Δr9(3) = Δr8(2)@Δr8(7) Δr9(4) = Δr8(3)@Δr8(7) Δr9(5) = Δr8(4) Δr9(6) = Δr8(5) Δr9(7) = Δr8(6)
【０１３４】ΔＲ８(Δr8(0),,,,Δr8(7))については、
式２４で示されているため、式２６となる。
【０１３５】＜式２６＞ Δr9(0) = z(3)@z(4)@z(5) Δr9(1) = z(0)@z(4)@z(5)@z(6) Δr9(2) = z(1)@z(5)@z(6)@z(7)@z(3)@z(4)@z(5) Δr9(3) = z(0)@z(2)@z(4)@z(5)@z(7)@z(3)@z(4)@z(5) Δr9(4) = z(0)@z(1)@z(3)@z(4)@z(3)@z(4)@z(5) Δr9(5) = z(0)@z(1)@z(2)@z(6) Δr9(6) = z(1)@z(2)@z(3)@z(7) Δr9(7) = z(2)@z(3)@z(4)
【０１３６】 （１０） ΔＲ１０(Δr10(0),,,,Δr10(7))の計算
【０１３７】＜式２７＞ Δr10(0) = Δr9(7) Δr10(1) = Δr9(0) Δr10(2) = Δr9(1)@Δr9(7) Δr10(3) = Δr9(2)@Δr9(7) Δr10(4) = Δr9(3)@Δr9(7) Δr10(5) = Δr9(4) Δr10(6) = Δr9(5) Δr10(7) = Δr9(6)
【０１３８】ΔＲ９(Δr9(0),,,,Δr9(7))については、
式２６で示されているため、式２８、さらには式２９と
なる。
【０１３９】＜式２８＞ Δr10(0) = z(2)@z(3)@z(4) Δr10(1) = z(3)@z(4)@z(5) Δr10(2) = z(0)@z(4)@z(5)@z(6)@z(2)@z(3)@z(4) Δr10(3) = z(1)@z(5)@z(6)@z(7)@z(3)@z(4)@z(5)@z(2)
@z(3)@z(4) Δr10(4) = z(0)@z(2)@z(4)@z(5)@z(7)@z(3)@z(4)@z(5)
@z(2)@z(3)@z(4) Δr10(5) = z(0)@z(1)@z(3)@z(4)@z(3)@z(4)@z(5) Δr10(6) = z(0)@z(1)@z(2)@z(6) Δr10(7) = z(1)@z(2)@z(3)@z(7)
【０１４０】＜式２９＞ Δr10(0) = z(2)@z(3)@z(4) Δr10(1) = z(3)@z(4)@z(5) Δr10(2) = z(0)@z(2)@z(3)@z(5)@z(6) Δr10(3) = z(1)@z(2)@z(6)@z(7) Δr10(4) = z(0)@z(4)@z(7) Δr10(5) = z(0)@z(1)@z(5) Δr10(6) = z(0)@z(1)@z(2)@z(6) Δr10(7) = z(1)@z(2)@z(3)@z(7)
【０１４１】 （１１） ΔＲ１１(Δr11(0),,,,Δr11(7))の計算
【０１４２】＜式３０＞ Δr11(0) = Δr10(7) Δr11(1) = Δr10(0) Δr11(2) = Δr10(1)@Δr10(7) Δr11(3) = Δr10(2)@Δr10(7) Δr11(4) = Δr10(3)@Δr10(7) Δr11(5) = Δr10(4) Δr11(6) = Δr10(5) Δr11(7) = Δr10(6)
【０１４３】ΔＲ１０(Δr10(0),,,,Δr10(7))について
は、式２９で示されているため、式３１となる。
【０１４４】＜式３１＞ Δr11(0) = z(1)@z(2)@z(3)@z(7) Δr11(1) = z(2)@z(3)@z(4) Δr11(2) = z(3)@z(4)@z(5)@z(1)@z(2)@z(3)@z(7) Δr11(3) = z(0)@z(2)@z(3)@z(5)@z(6)@z(1)@z(2)@z(3)
@z(7) Δr11(4) = z(1)@z(2)@z(6)@z(7)@z(1)@z(2)@z(3)@z(7) Δr11(5) = z(0)@z(4)@z(7) Δr11(6) = z(0)@z(1)@z(5) Δr11(7) = z(0)@z(1)@z(2)@z(6)
【０１４５】 （１２） ΔＲ１２(Δr12(0),,,,Δr12(7))の計算
【０１４６】＜式３２＞ Δr12(0) = Δr11(7) Δr12(1) = Δr11(0) Δr12(2) = Δr11(1)@Δr11(7) Δr12(3) = Δr11(2)@Δr11(7) Δr12(4) = Δr11(3)@Δr11(7) Δr12(5) = Δr11(4) Δr12(6) = Δr11(5) Δr12(7) = Δr11(6)
【０１４７】ΔＲ１１(Δr11(0),,,,Δr11(7))について
は、式３１で示されているため、式３３、さらには式３
４となる。
【０１４８】＜式３３＞ Δr12(0) = z(0)@z(1)@z(2)@z(6) Δr12(1) = z(1)@z(2)@z(3)@z(7) Δr12(2) = z(2)@z(3)@z(4)@z(0)@z(1)@z(2)@z(6) Δr12(3) = z(3)@z(4)@z(5)@z(1)@z(2)@z(3)@z(7)@z(0)
@z(1)@z(2)@z(6) Δr12(4) = z(0)@z(2)@z(3)@z(5)@z(6)@z(1)@z(2)@z(3)
@z(7)@z(0)@z(1)@z(2)@z(6) Δr12(5) = z(1)@z(2)@z(6)@z(7) @z(1)@z(2)@z(3)@z
(7) Δr12(6) = z(0)@z(4)@z(7) Δr12(7) = z(0)@z(1)@z(5)
【０１４９】＜式３４＞ Δr12(0) = z(0)@z(1)@z(2)@z(6) Δr12(1) = z(1)@z(2)@z(3)@z(7) Δr12(2) = z(0)@z(1)@z(3)@z(4)@z(6) Δr12(3) = z(0)@z(4)@z(5)@z(6)@z(7) Δr12(4) = z(2)@z(5)@z(7) Δr12(5) = z(3)@z(6) Δr12(6) = z(0)@z(4)@z(7) Δr12(7) = z(0)@z(1)@z(5)
【０１５０】 （１３） ΔＲ１３(Δr13(0),,,,Δr13(7))の計算
【０１５１】＜式３５＞ Δr13(0) = Δr12(7) Δr13(1) = Δr12(0) Δr13(2) = Δr12(1)@Δr12(7) Δr13(3) = Δr12(2)@Δr12(7) Δr13(4) = Δr12(3)@Δr12(7) Δr13(5) = Δr12(4) Δr13(6) = Δr12(5) Δr13(7) = Δr12(6)
【０１５２】ΔＲ１２(Δr12(0),,,,Δr12(7))について
は、式３４で示されているため、式３６となる。
【０１５３】＜式３６＞ Δr13(0) = z(0)@z(1)@z(5) Δr13(1) = z(0)@z(1)@z(2)@z(6) Δr13(2) = z(1)@z(2)@z(3)@z(7) @z(0)@z(1)@z(5) Δr13(3) = z(0)@z(1)@z(3)@z(4)@z(6)@z(0)@z(1)@z(5) Δr13(4) = z(0)@z(4)@z(5)@z(6)@z(7)@z(0)@z(1)@z(5) Δr13(5) = z(2)@z(5)@z(7) Δr13(6) = z(3)@z(6) Δr13(7) = z(0)@z(4)@z(7)
【０１５４】 （１４） ΔＲ１４(Δr14(0),,,,Δr14(7))の計算
【０１５５】＜式３７＞ Δr14(0) = Δr13(7) Δr14(1) = Δr13(0) Δr14(2) = Δr13(1)@Δr13(7) Δr14(3) = Δr13(2)@Δr13(7) Δr14(4) = Δr13(3)@Δr13(7) Δr14(5) = Δr13(4) Δr14(6) = Δr13(5) Δr14(7) = Δr13(6)
【０１５６】ΔＲ１３(Δr13(0),,,,Δr13(7))について
は、式３６で示されているため、式３８、さらには式３
９となる。
【０１５７】＜式３８＞ Δr14(0) = z(0)@z(4)@z(7) Δr14(1) = z(0)@z(1)@z(5) Δr14(2) = z(0)@z(1)@z(2)@z(6) @z(0)@z(4)@z(7) Δr14(3) = z(1)@z(2)@z(3)@z(7) @z(0)@z(1)@z(5)@z
(0)@z(4)@z(7) Δr14(4) = z(0)@z(1)@z(3)@z(4)@z(6)@z(0)@z(1)@z(5)
@z(0)@z(4)@z(7) Δr14(5) = z(0)@z(4)@z(5)@z(6)@z(7)@z(0)@z(1)@z(5) Δr14(6) = z(2)@z(5)@z(7) Δr14(7) = z(3)@z(6)
【０１５８】＜式３９＞ Δr14(0) = z(0)@z(4)@z(7) Δr14(1) = z(0)@z(1)@z(5) Δr14(2) = z(1)@z(2)@z(4)@z(6)@z(7) Δr14(3) = z(2)@z(3)@z(4)@z(5) Δr14(4) = z(0)@z(3)@z(5)@z(6)@z(7) Δr14(5) = z(1)@z(4)@z(6)@z(7) Δr14(6) = z(2)@z(5)@z(7) Δr14(7) = z(3)@z(6)
【０１５９】 （１５） ΔＲ１５(Δr15(0),,,,Δr15(7))の計算
【０１６０】＜式４０＞ Δr15(0) = Δr14(7) Δr15(1) = Δr14(0) Δr15(2) = Δr14(1)@Δr14(7) Δr15(3) = Δr14(2)@Δr14(7) Δr15(4) = Δr14(3)@Δr14(7) Δr15(5) = Δr14(4) Δr15(6) = Δr14(5) Δr15(7) = Δr14(6)
【０１６１】ΔＲ１４(Δr14(0),,,,Δr14(7))について
は、式３９で示されているため、式４１となる。
【０１６２】＜式４１＞ Δr15(0) = z(3)@z(6) Δr15(1) = z(0)@z(4)@z(7) Δr15(2) = z(0)@z(1)@z(5)@z(3)@z(6) Δr15(3) = z(1)@z(2)@z(4)@z(6)@z(7)@z(3)@z(6) Δr15(4) = z(2)@z(3)@z(4)@z(5)@z(3)@z(6) Δr15(5) = z(0)@z(3)@z(5)@z(6)@z(7) Δr15(6) = z(1)@z(4)@z(6)@z(7) Δr15(7) = z(2)@z(5)@z(7)
【０１６３】 （１６） ΔＲ１６(Δr16(0),,,,Δr16(7))の計算
【０１６４】＜式４２＞ Δr16(0) = Δr15(7) Δr16(1) = Δr15(0) Δr16(2) = Δr15(1)@Δr15(7) Δr16(3) = Δr15(2)@Δr15(7) Δr16(4) = Δr15(3)@Δr15(7) Δr16(5) = Δr15(4) Δr16(6) = Δr15(5) Δr16(7) = Δr15(6)
【０１６５】ΔＲ１５(Δr15(0),,,,Δr15(7))について
は、式４１で示されているため、式４３、さらには式４
４となる。
【０１６６】＜式４３＞ Δr16(0) = z(2)@z(5)@z(7) Δr16(1) = z(3)@z(6) Δr16(2) = z(0)@z(4)@z(7)@z(2)@z(5)@z(7) Δr16(3) = z(0)@z(1)@z(5)@z(3)@z(6)@z(2)@z(5)@z(7) Δr16(4) = z(1)@z(2)@z(4)@z(6)@z(7)@z(3)@z(6)@z(2)
@z(5)@z(7) Δr16(5) = z(2)@z(3)@z(4)@z(5)@z(3)@z(6) Δr16(6) = z(0)@z(3)@z(5)@z(6)@z(7) Δr16(7) = z(1)@z(4)@z(6)@z(7)
【０１６７】＜式４４＞ Δr16(0) = z(2)@z(5)@z(7) Δr16(1) = z(3)@z(6) Δr16(2) = z(0)@z(2)@z(4)@z(5) Δr16(3) = z(0)@z(1)@z(2)@z(3)@z(6)@z(7) Δr16(4) = z(1)@z(3)@z(4)@z(5) Δr16(5) = z(2)@z(4)@z(5)@z(6) Δr16(6) = z(0)@z(3)@z(5)@z(6)@z(7) Δr16(7) = z(1)@z(4)@z(6)@z(7)
【０１６８】以上により、式４４でΔＲ１６(Δr16
(0),,,,Δr16(7))が求まり、Ｒ１６(r16(0),,,,r16(7))
＝Ｒ'１６(r'16(0),,,,r'16(7))@ΔＲ１６(Δr16
(0),,,,Δr16(7))の式を生成することが可能となる。
【０１６９】ここで、Ｒ'１６(r'16(0),,,,r'16(7))
は、初期値Ｚ(z(0),,,,z(7))を“００”とした１６バイ
ト分のブロックデータを転送したブロックＣＲＣコード
であり、式６で示され、ΔＲ１６(Δr16(0),,,,Δr16
(7))は、初期値をＺ(z(0),,,,z(7))とした場合の１６バ
イト分のブロックデータの転送を行ったときのＺ(z
(0),,,,z(7))の変位量であり、式４４で示される。
【０１７０】これを図で説明すると、図１０のようにな
る。
【０１７１】そして、Ｒ１６(r16(0),,,,r16(7))＝Ｒ'
１６(r'16(0),,,,r'16(7))@ΔＲ１６(Δr16(0),,,,Δr1
6(7))の式を、「ＢＣＲＣ演算」として定義すると、図
１１のようにすることができる。
【０１７２】このとき、Ｒ１６(r16(0),,,,r16(7))を求
めるブロックＣＲＣ演算式は、式４５となる。
【０１７３】＜式４５＞ r16(0) = r'16(0)@z(2)@z(5)@z7) r16(1) = r'16(1)@z(3)@z(6) r16(2) = r'16(2)@z(0)@z(2)@z(4)@z(7) r16(3) = r'16(3)@z(0)@z(1)@z(2)@z(3)@z(4)@z(5)@z
(7) r16(4) = r'16(4)@z(1)@z(3)@z(4)@z(7) r16(5) = r'16(5)@z(2)@z(4)@z(5)@z(6) r16(6) = r'16(6)@z(0)@z(3)@z(5)@z(6)@z(7) r16(7) = r'16(7)@z(1)@z(4)@z(6)@z(7)
【０１７４】よって、図１１の回路をブロックデータ単
位ごとに連結を行うことで、最終的なＣＲＣ演算結果を
求める回路を構成するこができ、これは図１２のような
回路となる。
【０１７５】ここで、ＣＲＣ演算結果Ｒ５１２(r512
(0),,,,r512(7))は、データＤ０(d0(0),,,,d0(7))〜Ｄ
５１２(d512(0),,,,d512(7))までを転送したときのＣＲ
Ｃ演算結果であり、それに対して、セクタデータに含ま
れるＣＲＣコードをデータＤ５１３(d513(0),,,,d513
(7))として入力させることにより、Ｒ５１３(r513
(0),,,,r513(7))が“００”であれば正しい転送が行わ
れたことを示すことになる。
【０１７６】また、最後のＲ５１２(r512(0),,,,r512
(7))とＲ'５１３(r'513(0),,,,r'513(7))とからＲ５１
３(r513(0),,,,r513(7))を生成する「ＢＣＲＣ演算」に
おいては、転送するデータがＤ５１３(d513(0),,,,d513
(7))だけの１バイトであり、１６バイトを転送したとき
の式２２の「ＢＣＲＣ演算」とは異なるため、１バイト
の転送時の演算が必要である。これについては、すでに
式９で定義されている変位量となるため、式４６が使わ
れることになる。
【０１７７】＜式４６＞ r513(0) = r'513(0)@r512(7) r513(1) = r'513(1)@r512(0) r513(2) = r'513(2)@r512(1)@r512(7) r513(3) = r'513(3)@r512(2)@r512(7) r513(4) = r'513(4)@r512(3)@r512(7) r513(5) = r'513(5)@r512(4) r513(6) = r'513(6)@r512(5) r513(7) = r'513(7)@r512(6)
【０１７８】上記実施例では、ディスクアレイシステム
等で使われる例を挙げ、ホストデバイス１からのセクタ
データとＣＲＣコードとを併せて５２０バイトであると
し、メモリデバイス５は１ブロックデータ（１６バイト
単位）のアクセス、ブロックＣＲＣコードを生成すると
きのＣＲＣコードの初期値Ｚ(z(0),,,,z(7))を“００”
としているが、本発明ではこれらは任意の値であり、特
に本発明の適用範囲の限定するものではない。
【０１７９】
【発明の効果】第１の効果は、データ転送元となるデバ
イスが、末端のメモリデバイスにデータがどのように転
送されたかを把握することが可能となるため、データ転
送の途中経路においてデータが化ける事象を確実に検出
でき、データの保全性がより高まることである。
【０１８０】第２の効果は、ＣＲＣコードのチェック論
理がデータ転送元であるホストアダプタ側に存在してい
るため、複数のホストデバイスが存在する構成になった
としても、メモリアダプタ側のハードウェアを増やすこ
となく、回路が複雑になることが防げることである。
【０１８１】第３の効果は、常にブロックデータ単位に
ＣＲＣコードを付加してデータ転送するようなデータ転
送システムではないため、バスの転送レートを一切落と
さずに導入でき、ブロックＣＲＣコードを返却される回
路部分以外は、従来のデータ転送システムの回路と同じ
であるため、データの保全性を高めるために本発明を適
用しても、大幅な回路変更の必要がなく、容易に導入す
ることが可能となることである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るデータ転送シ
ステムの構成を示す回路ブロック図である。
【図２】第１の実施の形態に係るデータ転送システムの
処理を示すフローチャートである。
【図３】本発明の第２の実施の形態に係るデータ転送シ
ステムの構成を示す回路ブロック図である。
【図４】本発明の第３の実施の形態に係るデータ転送シ
ステムの構成を示す回路ブロック図である。
【図５】ホストデバイス→ホストアダプタ間の転送デー
タの構造例を示す図である。
【図６】ホストアダプタ→メモリアダプタ間の転送デー
タの構造例を示す図である。
【図７】ホストアダプタ→メモリデバイス間の転送デー
タの構造例を示す図である。
【図８】メモリアダプタ→ホストアダプタ間の転送デー
タの構造例を示す図である。
【図９】実施例のデータ転送システムの動作原理を説明
する図である。
【図１０】通常のＣＲＣ演算回路の単位構成および計算
順序変更後のＣＲＣ演算回路の単位構成を例示する回路
ブロック図である。
【図１１】本実施例で使用されるＣＲＣ演算回路の単位
構成を例示する回路ブロック図である。
【図１２】本実施例で使用されるＣＲＣ演算回路の全体
構成を例示する回路ブロック図である。
【符号の説明】 １ ホストデバイス ２ ホストアダプタ ３ システムバス ４ メモリアダプタ ５ メモリデバイス ６ クロスバー回路 ２１ データバッファ ２２ ブロックＣＲＣコード→ＣＲＣコード変換回路 ２３ ＣＲＣコードチェック回路 ２４ バスインタフェース ２５ ホスト制御回路 ３１ リクエストバス ３２ リプライバス ４１ データバッファ ４２ ブロックＣＲＣコード生成回路 ４３ バスインタフェース ６１ バスインタフェース ６２〜６４ データバッファ ６５ バスインタフェース
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ１１Ｂ 20/18 ５０１ Ｇ１１Ｂ 20/18 ５０１Ｃ ５Ｋ０１４ ５０１Ｆ ５２０ ５２０Ｃ ５３２ ５３２Ｃ ５７２ ５７２Ｆ Ｈ０３Ｍ 13/09 Ｈ０３Ｍ 13/09 Ｈ０４Ｌ 1/00 Ｈ０４Ｌ 1/00 Ａ Ｆターム(参考） 5B001 AA04 AB02 AC01 AD03 AD06 AE02 5B018 GA01 HA11 MA14 QA15 5B065 BA01 EA03 EA11 EA21 5D044 AB01 BC01 CC04 GK12 GK19 HL02 HL11 5J065 AA01 AB01 AC03 AD04 AE02 AF02 AH06 5K014 AA01 BA06 DA01 FA11

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】ホストデバイスから書込み要求されたセク
    タデータをデブロッキングして複数のブロックデータと
    してライトリクエストするホストアダプタと、前記ライ
    トリクエストされたブロックデータをメモリデバイスに
    メモリライトするメモリアダプタとを備えるデータ転送
    システムにおいて、前記ホストアダプタからライトリク
    エストされたブロックデータを前記メモリデバイスにメ
    モリライトした際に該ブロックデータから、ある定まっ
    たコードを生成しライトリプライとして前記ホストアダ
    プタに返却する前記メモリアダプタと、前記メモリアダ
    プタからライトリプライとして返却された前記ある定ま
    ったコードからセクタデータ全体のＣＲＣコードを復元
    して元のセクタデータのＣＲＣコードとチェックし前記
    ホストデバイスにエラーの有無を報告する前記ホストア
    ダプタとを有することを特徴とするデータ転送システ
    ム。
  2. 【請求項２】前記ある定まったコードが、ある初期値を
    持った状態で前記ブロックデータに対して部分的に演算
    されるブロックＣＲＣコードであることを特徴とする請
    求項１記載のデータ転送システム。
  3. 【請求項３】前記ブロックＣＲＣコードを生成するとき
    に、前記初期値をゼロとしたことを特徴とする請求項２
    記載のデータ転送システム。
  4. 【請求項４】前記ホストアダプタと前記メモリアダプタ
    との間にデータ転送を中継するクロスバー回路を備える
    ことを特徴とする請求項１ないし請求項３のいずれかに
    記載のデータ転送システム。
  5. 【請求項５】ホストデバイスから書込み要求されたセク
    タデータをデブロッキングして複数のブロックデータと
    してライトリクエストするホストアダプタと、前記ライ
    トリクエストされたブロックデータをメモリデバイスに
    メモリライトするメモリアダプタと、前記ホストアダプ
    タ，前記メモリアダプタ間を接続するバスとを備えるデ
    ータ転送システムにおいて、前記ホストアダプタから前
    記バスを介してライトリクエストされたブロックデータ
    を前記メモリデバイスにメモリライトした際に該ブロッ
    クデータに対するブロックＣＲＣコードを生成しライト
    リプライとして前記バスを介して前記ホストアダプタに
    返却する前記メモリアダプタと、前記ホストアダプタか
    ら前記バスを介してライトリプライとして返却されたブ
    ロックＣＲＣコードからセクタデータ全体のＣＲＣコー
    ドを復元して元のセクタデータのＣＲＣコードとチェッ
    クし、エラーの有無を前記ホストデバイスに報告する前
    記ホストアダプタとを有することを特徴とするデータ転
    送システム。
  6. 【請求項６】ホストデバイスから書込み要求されたセク
    タデータをデブロッキングして複数のブロックデータと
    してライトリクエストする複数のホストアダプタと、前
    記ライトリクエストされたブロックデータを複数のメモ
    リデバイスにメモリライトする複数のメモリアダプタ
    と、前記ホストアダプタ，前記メモリアダプタ間を接続
    するバスとを備えるデータ転送システムにおいて、前記
    ホストアダプタから前記バスを介してライトリクエスト
    されたブロックデータを前記メモリデバイスにメモリラ
    イトした際に該ブロックデータに対するブロックＣＲＣ
    コードを生成しライトリプライとして前記バスを介して
    前記ホストアダプタに返却する前記メモリアダプタと、
    前記ホストアダプタから前記バスを介してライトリプラ
    イとして返却されたブロックＣＲＣコードからセクタデ
    ータ全体のＣＲＣコードを復元して元のセクタデータの
    ＣＲＣコードとチェックし、エラーの有無を前記ホスト
    デバイスに報告する前記ホストアダプタとを有すること
    を特徴とするデータ転送システム。
  7. 【請求項７】前記ホストアダプタが、前記セクタデータ
    をバッファリングするデータバッファと、前記ライトリ
    プライとして返却されたブロックＣＲＣコードからセク
    タデータ全体のＣＲＣコードを復元するブロックＣＲＣ
    コード→ＣＲＣコード変換回路と、前記ブロックＣＲＣ
    コード→ＣＲＣコード変換回路により復元されたＣＲＣ
    コードを元のセクタデータのＣＲＣコードとチェックす
    るＣＲＣコードチェック回路とを含むことを特徴とする
    請求項５または請求項６記載のデータ転送システム。
  8. 【請求項８】前記ＣＲＣコードチェック回路がチャネル
    対応に複数設けられており、チャネル番号によりデータ
    転送元のチャネルを特定して、該チャネルに対応するＣ
    ＲＣコードチェック回路を使用して復元されたＣＲＣコ
    ードのチェックを行うことを特徴とする請求項７記載の
    データ転送システム。
  9. 【請求項９】前記メモリアダプタが、前記ホストアダプ
    タからライトリクエストされたブロックデータをバッフ
    ァリングするデータバッファと、前記データバッファか
    ら前記メモリデバイスにメモリライトされたブロックデ
    ータに対してブロックＣＲＣコードを生成するブロック
    ＣＲＣコード生成回路とを含むことを特徴とする請求項
    ５または請求項６記載のデータ転送システム。
  10. 【請求項１０】前記ブロックＣＲＣコード生成回路が、
    前記ブロックＣＲＣコードを生成するときに初期値をゼ
    ロとすることを特徴とする請求項９記載のデータ転送シ
    ステム。
  11. 【請求項１１】ホストデバイスから書込み要求されたセ
    クタデータをデブロッキングして複数のブロックデータ
    としてライトリクエストするホストアダプタと、前記ラ
    イトリクエストされたブロックデータをメモリデバイス
    にメモリライトするメモリアダプタと、前記ホストアダ
    プタ，前記メモリアダプタ間を接続するクロスバー回路
    とを備えるデータ転送システムにおいて、前記ホストア
    ダプタから前記クロスバー回路を介してライトリクエス
    トされたブロックデータを前記メモリデバイスにメモリ
    ライトした際に該ブロックデータからブロックＣＲＣコ
    ードを生成しライトリプライとして前記クロスバー回路
    を介して前記ホストアダプタに返却する前記メモリアダ
    プタと、前記メモリアダプタから前記クロスバー回路を
    介してライトリプライとして返却された前記ブロックＣ
    ＲＣコードからセクタデータ全体のＣＲＣコードを復元
    し元のセクタデータのＣＲＣコードとチェックして前記
    ホストデバイスにエラーの有無を報告する前記ホストア
    ダプタとを有することを特徴とするデータ転送システ
    ム。
  12. 【請求項１２】前記ホストアダプタが、前記セクタデー
    タをバッファリングするデータバッファと、前記ホスト
    アダプタからライトリプライとして返却されたブロック
    ＣＲＣコードからセクタデータ全体のＣＲＣコードを復
    元するブロックＣＲＣコード→ＣＲＣコード変換回路
    と、前記ブロックＣＲＣコード→ＣＲＣコード変換回路
    により復元されたＣＲＣコードを元のセクタデータのＣ
    ＲＣコードとチェックするＣＲＣコードチェック回路
    と、前記ホストデバイスを制御するホスト制御回路と、
    前記クロスバー回路とのインタフェースを制御するバス
    インタフェースとを含むことを特徴とする請求項１１記
    載のデータ転送システム。
  13. 【請求項１３】前記ＣＲＣコードチェック回路がチャネ
    ル対応に複数設けられており、チャネル番号によりデー
    タ転送元のチャネルを特定して、該チャネルに対応する
    ＣＲＣコードチェック回路を使用して復元されたＣＲＣ
    コードのチェックを行うことを特徴とする請求項１２記
    載のデータ転送システム。
  14. 【請求項１４】前記メモリアダプタが、前記ホストアダ
    プタからライトリクエストされたブロックデータをバッ
    ファリングするデータバッファと、前記データバッファ
    から前記メモリデバイスにメモリライトされたブロック
    データに対してブロックＣＲＣコードを生成するブロッ
    クＣＲＣコード生成回路と、前記クロスバー回路とのイ
    ンタフェースを制御するバスインタフェースとを含むこ
    とを特徴とする請求項１１記載のデータ転送システム。
  15. 【請求項１５】前記ブロックＣＲＣコード生成回路が、
    前記ブロックＣＲＣコードを生成するときに初期値をゼ
    ロとすることを特徴とする請求項１４記載のデータ転送
    システム。
  16. 【請求項１６】前記クロスバー回路が、前記ホストアダ
    プタとのインタフェースを制御する第１のバスインタフ
    ェースと、前記メモリアダプタとのインタフェースを制
    御する第２のバスインタフェースと、前記第１のバスイ
    ンタフェース，前記第２のバスインタフェース間に設け
    られた複数のデータバッファとを含むことを特徴とする
    請求項１１記載のデータ転送システム。
JP2001163279A 2001-05-30 2001-05-30 データ転送システム Pending JP2002351689A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001163279A JP2002351689A (ja) 2001-05-30 2001-05-30 データ転送システム
US10/136,401 US20020188907A1 (en) 2001-05-30 2002-05-02 Data transfer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001163279A JP2002351689A (ja) 2001-05-30 2001-05-30 データ転送システム

Publications (1)

Publication Number Publication Date
JP2002351689A true JP2002351689A (ja) 2002-12-06

Family

ID=19006282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001163279A Pending JP2002351689A (ja) 2001-05-30 2001-05-30 データ転送システム

Country Status (2)

Country Link
US (1) US20020188907A1 (ja)
JP (1) JP2002351689A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014523034A (ja) * 2011-07-01 2014-09-08 インテル・コーポレーション ランク別巡回冗長検査
JP2015146554A (ja) * 2014-02-04 2015-08-13 富士通株式会社 情報処理装置、情報処理システム及び障害検出方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6760772B2 (en) 2000-12-15 2004-07-06 Qualcomm, Inc. Generating and implementing a communication protocol and interface for high data rate signal transfer
US8812706B1 (en) 2001-09-06 2014-08-19 Qualcomm Incorporated Method and apparatus for compensating for mismatched delays in signals of a mobile display interface (MDDI) system
KR101166734B1 (ko) 2003-06-02 2012-07-19 퀄컴 인코포레이티드 고속 데이터 레이트를 위한 신호 프로토콜 및 인터페이스의 생성 및 구현
JP2007507918A (ja) 2003-08-13 2007-03-29 クゥアルコム・インコーポレイテッド さらに高速なデータレート用の信号インタフェース
EP1665730B1 (en) 2003-09-10 2009-03-04 Qualcomm Incorporated High data rate interface
CN1894931A (zh) 2003-10-15 2007-01-10 高通股份有限公司 高数据速率接口
TWI401601B (zh) 2003-10-29 2013-07-11 Qualcomm Inc 用於一行動顯示數位介面系統之方法及系統及電腦程式產品
RU2341906C2 (ru) 2003-11-12 2008-12-20 Квэлкомм Инкорпорейтед Интерфейс высокоскоростной передачи данных с улучшенным управлением соединением
CA2546971A1 (en) 2003-11-25 2005-06-09 Qualcomm Incorporated High data rate interface with improved link synchronization
EP2247072B1 (en) 2003-12-08 2013-09-25 QUALCOMM Incorporated High data rate interface with improved link synchronization
JP2007528681A (ja) 2004-03-10 2007-10-11 クゥアルコム・インコーポレイテッド 高データレートインタフェース装置及び方法
KR20060130749A (ko) 2004-03-17 2006-12-19 퀄컴 인코포레이티드 고 데이터 레이트 인터페이스 장치 및 방법
CA2560744C (en) 2004-03-24 2012-12-04 Qualcomm Incorporated High data rate interface apparatus and method
CN102316052A (zh) 2004-06-04 2012-01-11 高通股份有限公司 高数据速率接口设备和方法
US8650304B2 (en) 2004-06-04 2014-02-11 Qualcomm Incorporated Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system
US8667363B2 (en) 2004-11-24 2014-03-04 Qualcomm Incorporated Systems and methods for implementing cyclic redundancy checks
US8692838B2 (en) 2004-11-24 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8723705B2 (en) 2004-11-24 2014-05-13 Qualcomm Incorporated Low output skew double data rate serial encoder
US8699330B2 (en) 2004-11-24 2014-04-15 Qualcomm Incorporated Systems and methods for digital data transmission rate control
US8873584B2 (en) 2004-11-24 2014-10-28 Qualcomm Incorporated Digital data interface device
US8539119B2 (en) 2004-11-24 2013-09-17 Qualcomm Incorporated Methods and apparatus for exchanging messages having a digital data interface device message format
JP2007004720A (ja) * 2005-06-27 2007-01-11 Fujitsu Ltd ストレージ装置およびストレージ装置のデータ転送方法
US7996731B2 (en) 2005-11-02 2011-08-09 Advanced Micro Devices, Inc. Error detection in high-speed asymmetric interfaces
US8892963B2 (en) * 2005-11-10 2014-11-18 Advanced Micro Devices, Inc. Error detection in high-speed asymmetric interfaces utilizing dedicated interface lines
JP2007164765A (ja) * 2005-11-15 2007-06-28 Matsushita Electric Ind Co Ltd Ｉｉｃバス通信システム、スレーブ装置およびｉｉｃバス通信制御方法
US8730069B2 (en) 2005-11-23 2014-05-20 Qualcomm Incorporated Double data rate serial encoder
US8692839B2 (en) 2005-11-23 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
JP2010009383A (ja) * 2008-06-27 2010-01-14 Fujitsu Ltd メモリ装置、および情報処理システム
GB2528265B (en) 2014-07-15 2021-03-10 Advanced Risc Mach Ltd Method of and apparatus for generating an output frame
US9299387B2 (en) * 2014-07-25 2016-03-29 Kabushiki Kaisha Toshiba Magnetic disk apparatus, controller and data processing method
GB2540562B (en) * 2015-07-21 2019-09-04 Advanced Risc Mach Ltd Method of and apparatus for generating a signature representative of the content of an array of data
US20170317691A1 (en) * 2016-04-29 2017-11-02 International Business Machines Corporation Hardware-assisted protection for synchronous input/output
CN116225774B (zh) * 2023-04-27 2023-08-15 云和恩墨(北京)信息技术有限公司 数据实时校验方法、装置、电子设备及存储介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081575A (en) * 1987-11-06 1992-01-14 Oryx Corporation Highly parallel computer architecture employing crossbar switch with selectable pipeline delay
US5321704A (en) * 1991-01-16 1994-06-14 Xilinx, Inc. Error detection structure and method using partial polynomial check
JP3178909B2 (ja) * 1992-01-10 2001-06-25 株式会社東芝 半導体メモリ装置
US5418925A (en) * 1992-10-23 1995-05-23 At&T Global Information Solutions Company Fast write I/O handling in a disk array using spare drive for buffering
JP3999822B2 (ja) * 1993-12-28 2007-10-31 株式会社東芝 記憶システム
US6012839A (en) * 1995-06-30 2000-01-11 Quantum Corporation Method and apparatus to protect data within a disk drive buffer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014523034A (ja) * 2011-07-01 2014-09-08 インテル・コーポレーション ランク別巡回冗長検査
KR101570622B1 (ko) 2011-07-01 2015-11-19 인텔 코포레이션 랭크-특정 순환 중복 검사
JP2015146554A (ja) * 2014-02-04 2015-08-13 富士通株式会社 情報処理装置、情報処理システム及び障害検出方法

Also Published As

Publication number Publication date
US20020188907A1 (en) 2002-12-12

Similar Documents

Publication Publication Date Title
JP2002351689A (ja) データ転送システム
US9015553B2 (en) Data integrity in memory controllers and methods
EP0489204B1 (en) Reprogrammable data storage device
US8156282B1 (en) System and method for optimizing write operations in storage systems
JP3904237B2 (ja) 論理ブロックアドレスを備えたデータインテグリティおよびクロスチェックコード
JP3204276B2 (ja) ディスクアレーコントローラ
JP2512666B2 (ja) 誤り検査／訂正機能を有するコンピュ―タ・システム
US20030221155A1 (en) Error detection using data block mapping
US9652408B2 (en) System and method for providing data integrity
US20030084397A1 (en) Apparatus and method for a distributed raid
CN101149709B (zh) 存储卡的加密处理器和使用其进行数据读写的方法
US20120166909A1 (en) Method and apparatus for increasing data reliability for raid operations
JP3407276B2 (ja) データ圧縮システム
US5630054A (en) Method and apparatus for storing and retrieving error check information
CN101473308A (zh) 非易失性存储器纠错系统和方法
JP4391170B2 (ja) データ転送装置の制御方法、データ転送回路、及びディスクアレイ装置
JPH02135534A (ja) 誤りプロセッサ
CN114117484B (zh) 提高主机缓存数据安全的装置和缓存数据读取和写入方法及装置
JP2004260806A (ja) 境界ワード格納機構を用いた読み取り−修正−書き込み動作を回避する方法及びシステム
WO2019168880A1 (en) Method and apparatus for data encoding and decoding using a standardized data storage and retrieval protocol
US7797612B2 (en) Storage accelerator
US20080222500A1 (en) Data relay apparatus, data relay method and data relay integrated circuit
US6742146B2 (en) Techniques for providing data within a data storage system
US8489976B2 (en) Storage controlling device and storage controlling method
US5838892A (en) Method and apparatus for calculating an error detecting code block in a disk drive controller

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060120

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060823

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070207