FR3000841A1 - Procede de realisation d'un dispositif metallique loge dans un logement ferme au sein d'un circuit integre, et circuit integre correspondant - Google Patents
Procede de realisation d'un dispositif metallique loge dans un logement ferme au sein d'un circuit integre, et circuit integre correspondant Download PDFInfo
- Publication number
- FR3000841A1 FR3000841A1 FR1350161A FR1350161A FR3000841A1 FR 3000841 A1 FR3000841 A1 FR 3000841A1 FR 1350161 A FR1350161 A FR 1350161A FR 1350161 A FR1350161 A FR 1350161A FR 3000841 A1 FR3000841 A1 FR 3000841A1
- Authority
- FR
- France
- Prior art keywords
- metallization
- housing
- opening
- wall
- plq
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
- B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Layout of the interconnection structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
- B81B2207/015—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/07—Interconnects
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/09—Packages
- B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
- B81B2207/098—Arrangements not provided for in groups B81B2207/092 - B81B2207/097
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0136—Growing or depositing of a covering layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0145—Hermetically sealing an opening in the lid
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
- B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
- B81C2203/0714—Forming the micromechanical structure with a CMOS process
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
- B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
- B81C2203/0735—Post-CMOS, i.e. forming the micromechanical structure after the CMOS circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Casings For Electric Apparatus (AREA)
Abstract
Le circuit intégré comprend au dessus d'un substrat une partie (RITX) comportant plusieurs niveaux de métallisation séparés par une région isolante. Il comprend en outre au sein de ladite partie, un logement (LGT) dont les parois comportent des portions métalliques réalisées au sein de différents niveaux de métallisation, un dispositif métallique logé dans le logement, au moins une ouverture (OUV) ménagée dans au moins une paroi (PLG) du logement, un moyen (PLQ) externe audit logement configuré pour former un obstacle à une diffusion de fluide hors du logement au travers de ladite au moins une ouverture, et au moins une métallisation (3) traversant ledit moyen externe (PLQ) et pénétrant dans le logement à travers ladite ouverture (OUV) à distance des bords de l'ouverture et venant contacter au moins un élément du dispositif métallique (DIS).
Description
Procédé de réalisation d'un dispositif métallique logé dans un logement fermé au sein d'un circuit intégré, et circuit intégré correspondant L'invention concerne les circuits intégrés, et plus particulièrement la réalisation de dispositifs métalliques logés dans des logements fermés de ces circuits intégrés ainsi que la protection de l'environnement externe du logement lors de la réalisation du dispositif et du logement. Actuellement, il existe, au sein de circuits intégrés, des dispositifs réalisés sous la forme de microsystèmes électromécaniques (Micro Electro Mechanical Systems : MEMS) utilisant des éléments en silicium. Cependant, la technologie utilisée pour réaliser de tels dispositif est une technologie dédiée, difficile à intégrer dans un flot technologique standard CMOS. Selon un mode de mise en oeuvre et de réalisation, il est proposé une réalisation d'un dispositif métallique logé dans un logement fermé d'un circuit intégré, qui puisse être réalisé par tous les flots technologiques CMOS par l'adjonction éventuelle de seulement quelques opérations supplémentaires (l'adjonction d'un niveau de masque, par exemple), tout en réduisant le risque de dégradation de l'environnement externe du logement, et ce sans utiliser la technologie classique du type MEMS.
Selon un aspect, il est proposé un procédé de réalisation, au sein d'un circuit intégré, d'un dispositif métallique logé dans un logement fermé dont au moins une paroi possède au moins une ouverture traversée par au moins une métallisation à distance des bords de l'ouverture venant en contact avec au moins un élément du dispositif. Il est en effet généralement nécessaire de venir contacter le dispositif métallique pour notamment soit l'activer électriquement, soit détecter un état de ce dispositif par, par exemple la réception d'un signal électrique. Ceci se fait ainsi notamment par la métallisation qui traverse la paroi du logement à travers l'ouverture. Un circuit intégré comprend également au-dessus d'un substrat, une partie comportant plusieurs niveaux de métallisation séparés par une région isolante. Une telle partie est communément désignée par l'homme du métier sous l'acronyme anglosaxon de « BEOL » (« Back End Of Lines »). Le procédé selon cet aspect comprend alors une réalisation au sein de ladite partie (BEOL) d'une partie inférieure du logement remplie par le matériau de la région isolante et contenant ledit dispositif et ladite métallisation traversante encapsulés dans le matériau isolant, typiquement un ou plusieurs oxydes de silicium. Le procédé comprend également une réalisation d'un moyen externe audit logement, encapsulé dans le matériau de ladite région isolante et configuré pour former un obstacle à une diffusion de fluide hors du logement au travers de ladite au moins une ouverture. Le procédé comprend également une fermeture de ladite partie inférieure remplie dudit logement avec un capot métallique troué, un retrait du matériau isolant dudit logement et une désencapsulation dudit dispositif et de ladite métallisation traversante avec un fluide pénétrant dans le logement par le capot troué. La diffusion du fluide hors du logement par ladite au moins une ouverture est alors contrariée par ledit moyen externe. Le procédé comprend également une obturation du capot troué.
Le fluide utilisé pour le retrait du matériau isolant et la désencapsulation du dispositif et de la partie de métallisation s'étendant dans le logement et venant contacter le dispositif, peut être liquide ou gazeux. On peut à cet égard utiliser tout d'abord un plasma capable de retirer sélectivement le matériau isolant par rapport aux parois métalliques et aux éléments métalliques du dispositif, puis utiliser pour terminer cette opération, un acide, par exemple de l'acide fluorhydrique. Et, le moyen externe, par exemple une plaque ou un tunnel, permet de limiter la diffusion du fluide de désencapsulation hors du logement afin de minimiser le risque que ce fluide ne dégrade d'autres parties du circuit intégré, comme par exemple des transistors réalisés au voisinage extérieur inférieur du logement. Selon un autre aspect, il est proposé un circuit intégré comprenant au-dessus d'un substrat une partie comportant plusieurs niveaux de métallisation séparés par une région isolante. Selon une caractéristique générale de cet autre aspect, le circuit intégré comprend en outre au sein de ladite partie, un logement dont les parois comportent des portions métalliques réalisées au sein de différents niveaux de métallisation, un dispositif métallique logé dans le logement, au moins une ouverture ménagée dans au moins une paroi du logement (cette paroi pouvant être par exemple une paroi latérale ou bien une paroi de plancher), un moyen externe au logement configuré pour former un obstacle à une diffusion de fluide hors du logement au travers de ladite au moins une ouverture, et au moins une métallisation traversant ledit moyen externe et pénétrant dans le logement à travers ladite ouverture à distance des bords de l'ouverture et venant contacter au moins un élément du dispositif métallique. Selon une variante, le moyen externe peut comprendre une plaque métallique solidaire de ladite au moins une métallisation. Selon un mode de réalisation, ladite au moins une paroi dans laquelle est ménagée ladite au moins une ouverture, s'étend sur au moins trois niveaux de métallisation et deux niveaux de vias. Une telle paroi est par exemple une paroi latérale du logement. L'ouverture est délimitée dans une première direction, par exemple la direction verticale, par une première portion de ladite paroi située au niveau de métallisation supérieur, et par une deuxième portion de paroi située au niveau de métallisation inférieure. L'ouverture est également délimitée dans une deuxième direction perpendiculaire à la première direction, par exemple la direction horizontale, par une troisième portion et une quatrième portion de paroi s'étendant en vis-à-vis sur le niveau de métallisation intermédiaire et sur les deux niveaux de vias encadrant ce niveau de métallisation intermédiaire.
Ladite au moins une métallisation pénétrante s'étend alors au niveau de métallisation intermédiaire et ladite plaque s'étend sur lesdits au moins trois niveaux de métallisation et deux niveaux de vias.
De façon à limiter davantage la diffusion du fluide hors du logement, ladite plaque peut comporter au niveau de métallisation inférieur un retour en direction de ladite paroi. L'espace entre la paroi et la plaque en est alors diminué. Selon un autre mode de réalisation, le moyen externe peut comprendre en outre, si la configuration du circuit intégré le permet, une boîte externe métallique solidaire de ladite paroi, contenant ladite plaque et possédant une ouverture de boîte, ladite plaque étant située entre l'ouverture de paroi et l'ouverture de boîte, ladite au moins une métallisation traversant ladite ouverture de boîte sans contacter les parois métalliques de la boîte. La combinaison de la plaque et de la boîte contrarie encore plus la diffusion du fluide de désencapsulation hors du logement. Selon une autre variante, le moyen externe peut comprendre un tunnel solidaire de ladite paroi autour de ladite au moins une ouverture, ce tunnel étant rempli au moins partiellement du matériau de ladite région isolante et traversé par ladite au moins une métallisation. En fait, lors de sa réalisation, le tunnel est totalement rempli de matériau isolant, et si du fluide s'échappe de l'ouverture pour pénétrer dans le tunnel, une partie du matériau isolant remplissant le tunnel peut alors être attaquée mais la diffusion du fluide s'arrête ensuite par capillarité. Le tunnel peut présenter une forme géométrique quelconque. Il peut être rectiligne ou bien en serpentin, ce qui ralentit encore davantage la diffusion du fluide.
Selon un mode de réalisation, les coins internes du logement sont avantageusement biseautés, par exemple à 45°. Ceci permet d'améliorer le retrait du matériau isolant dans les coins du logement ainsi que le nettoyage ultérieur du logement dans les coins.
D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de mise en oeuvre et de réalisation, nullement limitative, et des dessins annexés sur lesquels : les figures 1 à 16, essentiellement schématiques, ont trait à différents modes de mise en oeuvre et de réalisation de l'invention. Sur la figure 1, la référence CI désigne un circuit intégré au sein duquel on va réaliser un dispositif métallique DIS logé dans un logement LGT. Comme on va le voir plus en détail ci-après, le dispositif métallique DIS et le logement LGT sont réalisés au sein de plusieurs niveaux de métallisation (ici trois niveaux de métallisation M2, M3, M4, et deux niveaux de vias V2, V3) de la partie d'interconnexion RITX du circuit intégré CI, cette partie d'interconnexion étant communément désignée par l'homme du métier sous l'acronyme anglo saxon BEOL (« Back End Of Lines »). Cette partie d'interconnexion se situe au-dessus du substrat SB du circuit intégré et au-dessus des composants, tels que des transistors T, réalisés dans et sur le substrat SB. Comme il est classique en la matière, les pistes métalliques réalisées au sein des différents niveaux de métallisation du circuit intégré sont, pour certaines d'entre elles, mutuellement reliées par des trous d'interconnexion ou vias, l'ensemble de ces pistes et vias étant encapsulés dans une région isolante RIS, qui peut être formée d'un ou de plusieurs matériaux électriquement isolants. Le logement LGT comporte sur la figure 1, une partie inférieure possédant une paroi de fond PI réalisée au niveau de métal M2, une paroi latérale PLD (figure 2) réalisée au niveau de via V2, au niveau de métal M3 et au niveau de via V3, ainsi qu'une paroi PLG également réalisée au niveau de via V2 au niveau de métal M3 et au niveau de via V3. Cette paroi PLG comporte une ouverture OUV.
Le logement LGT est fermé par un capot troué CPT comportant (figures 1 et 3) plusieurs orifices OR. Le capot CPT est réalisé au niveau de métal M4. Le dispositif DIS peut être de forme quelconque et de fonction quelconque. Comme on le verra plus en détail ci-après, le dispositif DIS est dans un premier temps encapsulé dans le matériau isolant RIS de la partie d'interconnexion RITX puis, dans un deuxième temps, après retrait de ce matériau RIS de la cavité CV du logement, libéré. Dans l'exemple décrit ici, le dispositif DIS comporte une pièce métallique réalisée au niveau de métal M3 qui, après désencapsulation, sera mobile dans la cavité CV du logement LGT. Le dispositif DIS comporte également ici des piliers électriquement conducteurs 2 formés par des vias situés au niveau de via V2, des portions métalliques situées au niveau de métal M3 et des vias situés au niveau de via V3. La pièce métallique 1 est destinée, après désencapsulation, à venir contacter deux piliers 2, pour par exemple détecter une orientation ou un changement d'orientation du circuit intégré. Le dispositif DIS peut être ainsi par exemple un dispositif de détection d'orientation spatiale et/ou d'un changement d'orientation d'un circuit intégré, par exemple du type de celui décrit dans la demande de brevet français n° 12 52 988 ou bien un dispositif mécanique de commutation électrique intégré du type de celui décrit dans la demande de brevet français n° 11 61 407 ou encore un tel dispositif mécanique de commutation électrique intégré possédant un état bloqué du type de celui décrit dans la demande de brevet français n° 11 61 410 ou encore un dispositif capacitif intégré ayant une valeur capacitive thermiquement variable du type de celui décrit dans la demande de brevet français n° 11 61 408. D'une façon générale, il est prévu au moins une métallisation 3, réalisée également sur au moins un niveau de métal de la partie RITX du circuit intégré, traversant l'ouverture OUV d'une paroi du logement, en l'espèce une paroi PLG, pour venir contacter au moins un élément du dispositif DIS, en l'espèce un pilier 2. Une telle métallisation est utilisée pour véhiculer un signal électrique, destiné par exemple lorsqu'il est ou non récupéré en un autre endroit du dispositif DIS, à établir ou non, via le dispositif, une liaison électrique. Comme illustré sur la figure 4 qui est une coupe selon la ligne IV-IV de la figure 1, la paroi PLG dans laquelle est ménagée l'ouverture OUV s'étend, tout comme la paroi PLD, sur les trois niveaux de métallisation M2, M3 et M4 et les deux niveaux de vias V2 et V3. L'ouverture OUV est délimitée dans la direction Dl (direction verticale) par une première portion de la paroi PLG située au niveau de métallisation supérieur, en l'espèce une partir du capot CPT, et par une deuxième portion de paroi située au niveau de métallisation inférieur (le niveau de métal M2) formée ici par une portion de la paroi de plancher PI.
L'ouverture OUV est délimitée dans une deuxième direction perpendiculaire à la première direction (en l'espèce la direction horizontale) par une troisième et une quatrième portions de paroi s'étendant en vis-à-vis sur le niveau de métallisation intermédiaire M3 et sur les deux niveaux de vias V2 et V3 encadrant ce niveau de métallisation intermédiaire. Plus précisément, la troisième portion de paroi comprend une portion PV20 située au niveau de via V2 surmontée d'une portion de piste métallique PM30 surmontée d'une autre portion PV30 située au niveau de via V3.
De même, la quatrième portion de paroi comporte une portion PV21 située au niveau de via V2 surmontée d'une autre portion de piste métallique PM31 surmontée d'une portion PV31 située au niveau de via V3. Et, la métallisation traversante 3 s'étend au niveau de métallisation M3 en étant à distance des portions métalliques PM30 et PM31, c'est-à-dire en étant électriquement isolée de la paroi PLG. A titre indicatif, dans le cas d'un logement LGT parallélépipédique, la longueur du logement, comptée dans le sens des x, et la largeur, comptée dans le sens des y, peuvent être comprises entre 10 et 100 microns tandis que la hauteur, qui dépend bien entendu du nombre de niveaux de métallisation et de vias utilisés pour réaliser le logement, peut être comprise entre 20 000 et 35 000 Angstroms. La hauteur de l'ouverture OUV, comptée dans le sens des z, peut être comprise entre 10 000 et 17 000 Angstroms et l'espace (compté le long de la direction D2) entre la métallisation 3 et chacune des portions métalliques PM30 et PM31 (figure 4) est déterminé par les règles de conception (DRM : Design Rules Manual) et peut être compris entre 0,36 micron et 3 microns.
Le circuit intégré CI comporte également une plaque PLQ (figure 1 et figure 5) métallique et solidaire de la métallisation 3. Cette plaque PLQ est disposée en face de l'ouverture OUV et s'étend par conséquent ici sur les trois niveaux de métallisation M2, M3, M4 et les deux niveaux de vias V2, V3. Cela étant, cette plaque pourrait également déborder de l'ouverture et par conséquent s'étendre sur des niveaux de métallisation supplémentaires et des niveaux de vias supplémentaires. Plus précisément, comme illustré sur la figure 5 qui est une coupe selon la ligne V-V de la figure 1, la plaque PLQ comporte une portion métallique inférieure PLQ2 réalisée au niveau de métal M2, une portion PLQV2 réalisée au niveau de via V2, deux portions métalliques PLQ30 et PLQ31, réalisées au niveau de métallisation M3 et encadrant la métallisation 3. En pratique, la métallisation 3 et les portions PLQ30 et PLQ31 forment une seule et même partie métallique. La plaque PLQ comporte en outre une portion métallique PLQV3 réalisée au niveau de via V3 et enfin une portion métallique PLQ4 réalisée au niveau de métal M4. La plaque PLQ est à distance de l'ouverture OUV, de façon à ne pas court-circuiter la métallisation M3 avec la paroi de plancher PI et le capot CPT. A titre indicatif, l'épaisseur de la plaque, comptée dans le sens des x, peut varier entre 0,2 et 1 micron. L'espace entre l'ouverture OUV et la plaque peut quant à lui varier entre 0,12 et 1 micron.
Le logement LGT comportant ces différentes parois et capot, le dispositif métallique DIS et la plaque PLQ sont réalisés simultanément et progressivement au fur et à mesure que les différents niveaux de métallisation et de vias de la partie d'interconnexion RITX sont réalisés. Les étapes de réalisation des niveaux de métallisation et de vias sont des étapes classiques que l'on peut trouver notamment dans les flots standard de fabrication des technologies CMOS. Plus précisément, après réalisation d'un niveau de métal i-1 et du niveau de via i-1, les différentes portions métalliques du niveau de métal i sont réalisées de façon classique par gravure de l'oxyde sous-jacent RIS et dépôt de métal, par exemple du cuivre, dans les tranchées. Puis l'ensemble est recouvert d'oxyde et le niveau de métallisation i+1 ainsi que le niveau de vias i sont ensuite réalisés. Ce processus se répète autant de fois que nécessaire pour réaliser les niveaux de métallisation et de vias successifs. Après réalisation du niveau de métallisation M4 (figure 1), on se retrouve dans la configuration illustrée sur cette figure 1 dans laquelle la cavité CV du logement LGT est remplie de matériau isolant RIS de même que l'ouverture OUV et l'espace entre la paroi PLG et la plaque PLQ. Puis, comme illustré sur la figure 6, on procède à un retrait du matériau isolant RIS dudit logement et à une désencapsulation du dispositif DIS et de la métallisation traversante 3 avec un fluide FL pénétrant dans le logement par les orifices OR du capot troué CPT. Le fluide FL se propage également à l'extérieur du logement LGT par l'ouverture OUV pour venir retirer le matériau isolant RIS disposé entre la paroi PLG et la plaque PLQ.
La métallisation traversante 3 traverse alors l'ouverture OUV (figure 7 qui est une coupe selon la ligne VII-VII de la figure 6) en étant à distance des bords de cette ouverture OUV pour éviter un court-circuit électrique avec la paroi PLG (figure 7).
Par contre, la diffusion du fluide hors du logement par l'ouverture OUV est contrariée par le moyen externe formé dans ce mode de réalisation par la plaque PLQ. Ce moyen externe PLQ forme donc un obstacle à la diffusion du fluide FL hors du logement LGT au travers de l'ouverture OUV et limite donc le risque d'une détérioration de l'environnement externe du logement GT. A titre d'exemple, le fluide FL peut être tout d'abord un plasma utilisé dans une opération de gravure sèche isotrope, puis par exemple de la sulfure hydrique, utilisée dans une gravure humide.
Après cette opération de retrait du matériau isolant RIS ayant permis la désencapsulation du dispositif DIS et en l'espèce la désencapsulation de la pièce 1 qui devient alors mobile dans la cavité CV, on procède à un nettoyage classique de la cavité du logement par exemple avec une solution aqueuse.
Puis, comme illustré sur la figure 8, on procède à un dépôt d'une couche C2, par exemple du nitrure ou un oxyde de silicium visant à obturer partiellement les orifices OR. On procède ensuite à un dépôt non conforme d'oxyde RIS de façon à boucher les orifices OR et permettre la réalisation ultérieure des différents niveaux de vias et de métallisation supérieurs (figure 8 et figure 9 qui est une coupe selon la ligne IX-IX de la figure 8). Cela étant si l'on a atteint le dernier niveau de métallisation, la couche RIS est remplacée par une couche classique de passivation. Le moyen externe formant obstacle à la diffusion du fluide FL de désencapsulation du dispositif DIS peut présenter des structures différentes. Ainsi, comme illustré sur la figure 10, la plaque PLQ présente avantageusement un retour RT en direction de la paroi PLG dans laquelle est ménagée l'ouverture OUV. Ainsi, l'espace ESP entre la paroi de plancher PI du logement LGT et la portion métallique PLG2 de la plaque PLQ est réduit, ce qui limite encore davantage la diffusion du fluide FL à l'extérieur du logement LGT, notamment vers le bas.
Il est également possible, comme illustré sur la figure 11, que le moyen externe formant obstacle à la diffusion du fluide FL comprenne en outre une boîte externe métallique BT solidaire de la paroi PLG. Cette boîte BT contient la plaque PLQ et possède une ouverture de boîte OUVB. La plaque PLQ est disposée entre l'ouverture de paroi OUV et l'ouverture de boîte OUVB et la métallisation 3 traverse l'ouverture de boîte OUVB sans contacter les parois métalliques de la boîte BT de façon là encore à éviter un court-circuit électrique avec le logement LGT.
Au lieu d'être une plaque, le moyen externe peut, comme illustré sur la figure 12 la figure 13 (qui est une vue en coupe selon la ligne XIII-XIII de la figure 12) et la figure 14 (qui est une vue en coupe selon la ligne XIV-XIV de la figure 12), être un tunnel TN solidaire de la paroi PLG autour de l'ouverture OUV.
Dans l'exemple illustré ici, le tunnel est également réalisé sur les niveaux de métallisation M2, M3, M4 et les niveaux de vias V2 et V3 et est ajusté aux dimensions externes de l'ouverture OUV. Cela étant, il pourrait avoir une ouverture plus grande que l'ouverture OUV de la paroi.
Le tunnel TN est, dans cet exemple, rectiligne et de forme parallélépipédique. Le tunnel peut avoir une longueur pouvant varier entre quelques microns, par exemple 2 à 3 microns, et quelques dizaines de microns, par exemple 15 à 20 microns.
Il possède une paroi de plafond PLF située au niveau de métallisation M4, une paroi de plancher PLCH située au niveau de métallisation M2, des portions métalliques intermédiaires PM300 et PM310 situées au niveau de métallisation M3, et encadrant à distance la métallisation traversante 3 qui traverse le tunnel de part en part.
Les métallisations intermédiaires PM310 et PM300 sont respectivement encadrées par des portions métalliques PV310 et PV300 situées au niveau de via V3 et PV210 et PV200 situées au niveau de via V2.
Le fluide FL qui se propage à travers l'ouverture OUV lors de la désencapsulation du dispositif DIS va retirer une partie du matériau isolant RIS située dans le tunnel aux abords de l'ouverture OUV de façon à former une cavité CVT. Le fluide est ensuite stoppé par capillarité et le reste du tunnel est rempli du matériau isolant RIS. On voit donc que l'utilisation d'un tunnel TN solidaire de la paroi autour de l'ouverture OUV fournit une protection efficace pour l'environnement du circuit intégré externe au logement LGT. Cela étant, il préférable dans certaines applications que le tunnel est une courte partie rectiligne raccordée à la paroi, prolongée par une extension à 90° s'étendant parallèlement à la dite paroi. Ainsi une éventuelle dilatation thermique de la métallisation traversant le tunnel et venant contacter le dispositif métallique, aura un impact négligeable sur un dispositif métallique actionné par une variation de température. De façon à freiner encore plus la diffusion du fluide FL en dehors du logement LGT au travers de l'ouverture OUV, le tunnel TN peut avoir, comme illustré sur la figure 15, la forme d'un serpentin. Le tunnel reste également dans ce cas traversé par la métallisation 3 qui, alors, a également la forme d'un serpentin. Bien entendu, comme illustré sur la figure 16, le logement LGT peut avoir plusieurs ouvertures dans ses parois, ici quatre ouvertures OUV1-OUV4 respectivement ménagées dans quatre parois latérales du logement LGT. Chacune de ces ouvertures est traversée par trois métallisations 31a-31c, 32-32c, 33a-33c et 34a-34c. Ces métallisations viennent respectivement au contact de piliers 21a-21c, 22a-22c, 23a-23c et 24a-24c du dispositif DIS. La pièce 1 du dispositif, mobile dans la cavité CV du logement LGT, est donc susceptible de venir contacter deux des piliers du dispositif en fonction de l'orientation du circuit intégré CI dans l'espace. Et, la présence d'une liaison électrique passant par la pièce métallique contactant deux piliers permet de déterminer un angle d'orientation du dispositif.
De façon à limiter la diffusion du fluide FL de désencapsulation du dispositif, le moyen formant obstacle disposé en regard de chacune des ouvertures est ici formé d'un tunnel TN1-TN4 du type de celui décrit en référence aux figures 12 à 14.
Bien entendu, les tunnels pourraient être remplacés pour certains au moins d'entre eux par des plaques PLQ du type de celle décrite ci-avant. Par ailleurs, afin notamment de faciliter le retrait du matériau isolant dans la cavité CV du logement LGT, les coins internes CN du logement sont biseautés, par exemple à 450 .
Claims (9)
- REVENDICATIONS1. Procédé de réalisation, au sein d'un circuit intégré ayant un substrat et une partie (RITX) située au dessus du substrat et comportant plusieurs niveaux de métallisation séparés par une région isolante (RIS) comportant au moins un matériau isolant, d'un dispositif métallique logé dans un logement fermé dont les parois comportent des portions métalliques réalisées au sein de différents niveaux de métallisation et dont au moins une paroi possède au moins une ouverture (OUV) traversée à distance des bords de l'ouverture par au moins une métallisation traversante (3) venant en contact avec au moins un élément du dispositif, comprenant une réalisation au sein de ladite partie (RITX) du circuit intégré, d'une partie inférieure dudit logement (LGT) remplie par ledit au moins un matériau isolant de la région isolante (RIS) et contenant ledit dispositif (DIS) et ladite métallisation traversante (3) encapsulés dans ledit au moins un matériau isolant, et d'un moyen externe (PLQ) audit logement, encapsulé dans ledit au moins un matériau isolant de ladite région isolante et configuré pour former un obstacle à une diffusion de fluide hors du logement au travers de ladite au moins une ouverture (OUV), une fermeture de ladite partie inférieure remplie dudit logement avec un capot métallique troué (CPT), un retrait dudit au moins un matériau isolant dudit logement et une désencapsulation dudit dispositif (DIS) et de ladite métallisation traversante (3) avec au moins un fluide (FL) pénétrant dans le logement par le capot troué, la diffusion du fluide hors du logement par ladite au moins une ouverture (OUV) étant contrariée par ledit moyen externe, et une obturation du capot troué (CPT).
- 2. Circuit intégré, comprenant au dessus d'un substrat une partie (RITX) comportant plusieurs niveaux de métallisation séparés par une région isolante, caractérisé en ce qu'il comprend en outre au sein de ladite partie, un logement fermé (LGT) dont les parois comportent des portions métalliques réalisées au sein de différents niveaux de métallisation, un dispositif métallique (DIS) logé dans lelogement, au moins une ouverture (OUV) ménagée dans au moins une paroi (PLG) du logement, un moyen (PLQ) externe audit logement configuré pour former un obstacle à une diffusion de fluide hors du logement au travers de ladite au moins une ouverture, et au moins une métallisation traversante (3) traversant ledit moyen externe (PLQ) et pénétrant dans le logement à travers ladite ouverture (OUV) à distance des bords de l'ouverture et venant contacter au moins un élément du dispositif métallique (DIS).
- 3. Circuit selon la revendication 2, dans ledit moyen externe (PLQ) comprend une plaque métallique (PLQ) solidaire de ladite au moins une métallisation traversante (3).
- 4. Circuit selon la revendication 3, dans lequel ladite au moins une paroi (PLG) dans laquelle est ménagée ladite au moins une ouverture (OUV) s'étend sur au moins trois niveaux de métallisation (M2-M4) et deux niveaux de vias (V2,V3), l'ouverture est délimitée dans une première direction (Dl) par une première portion (CPT) de ladite paroi située au niveau de métallisation supérieur (M4) et par une deuxième portion de paroi (PI) située au niveau de métallisation inférieur (M2), et dans une deuxième direction (D2) perpendiculaire à la première direction, par une troisième portion (PV20, PM30, PV30) et une quatrième portion (PV21, PM31, PV31) de paroi s'étendant en vis-à-vis sur le niveau de métallisation intermédiaire (M3) et sur les deux niveaux de vias (V2, V3) encadrant ce niveau de métallisation intermédiaire, ladite au moins une métallisation traversante (3) s'étend au niveau de métallisation intermédiaire (M3), et ladite plaque (PLQ) s'étend sur lesdits au moins trois niveaux de métallisation (M2-M4) et deux niveaux de vias (V2, V3).
- 5. Circuit selon la revendication 4, dans lequel ladite plaque (PLQ) comporte au niveau de métallisation inférieur (M2) un retour (RT) en direction de ladite au moins une paroi (PLG).
- 6. Circuit selon l'une des revendications 3 à 5, dans lequel ledit moyen externe comprend en outre une boîte externe métallique - (BT) solidaire de ladite au moins une paroi (PLG), contenant ladite plaque (PLQ) et possédant une ouverture de boîte (OUVB), ladite plaque(PLQ) étant située entre l'ouverture de paroi (OUV) et l'ouverture de boîte (OUVB), ladite au moins une métallisation traversante (3) traversant ladite ouverture de boîte (OUVB) sans contacter les parois métalliques de la boîte (BT).
- 7. Circuit selon la revendication 2, dans lequel la région isolante (RIS) contient au moins un matériau isolant et le moyen externe comprend un tunnel solidaire (TN) de ladite au oins une paroi (PLG) autour de ladite au moins une ouverture (OUV), rempli au moins partiellement dudit au moins un matériau de ladite région isolante (RIS) et traversé par ladite au moins une métallisation traversante (3).
- 8. Circuit selon la revendication 7, dans lequel le tunnel (TN) a la forme d'un serpentin.
- 9. Circuit selon l'une des revendications 2 à 8, dans lequel le logement possède des coins internes (CN) biseautés.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1350161A FR3000841A1 (fr) | 2013-01-09 | 2013-01-09 | Procede de realisation d'un dispositif metallique loge dans un logement ferme au sein d'un circuit integre, et circuit integre correspondant |
| US14/148,884 US9006897B2 (en) | 2013-01-09 | 2014-01-07 | Process for producing a metal device housed in a closed housing within an integrated circuit, and corresponding integrated circuit |
| US14/675,349 US9212053B2 (en) | 2013-01-09 | 2015-03-31 | Process for producing a metal device housed in a closed housing within an integrated circuit, and corresponding integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1350161A FR3000841A1 (fr) | 2013-01-09 | 2013-01-09 | Procede de realisation d'un dispositif metallique loge dans un logement ferme au sein d'un circuit integre, et circuit integre correspondant |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR3000841A1 true FR3000841A1 (fr) | 2014-07-11 |
Family
ID=48741271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1350161A Pending FR3000841A1 (fr) | 2013-01-09 | 2013-01-09 | Procede de realisation d'un dispositif metallique loge dans un logement ferme au sein d'un circuit integre, et circuit integre correspondant |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US9006897B2 (fr) |
| FR (1) | FR3000841A1 (fr) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9230907B2 (en) | 2013-04-30 | 2016-01-05 | Stmicroelectronics (Rousset) Sas | Integrated switchable capacitive device |
| US10157720B2 (en) | 2013-10-29 | 2018-12-18 | Stmicroelectronics (Rousset) Sas | Integrated mechanical device with vertical movement |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9018718B2 (en) * | 2009-02-24 | 2015-04-28 | Pixart Imaging Incorporation | Micro-electro-mechanical-system device with guard ring and method for making same |
| FR2988712B1 (fr) | 2012-04-02 | 2014-04-11 | St Microelectronics Rousset | Circuit integre equipe d'un dispositif de detection de son orientation spatiale et/ou d'un changement de cette orientation. |
| US9736925B2 (en) | 2014-01-31 | 2017-08-15 | Stmicroelectronics S.R.L. | Packaged semiconductor device having a shielding against electromagnetic interference and manufacturing process thereof |
| FR3022691B1 (fr) | 2014-06-23 | 2016-07-01 | Stmicroelectronics Rousset | Dispositif capacitif commandable integre |
| US9466452B1 (en) | 2015-03-31 | 2016-10-11 | Stmicroelectronics, Inc. | Integrated cantilever switch |
| FR3034567B1 (fr) | 2015-03-31 | 2017-04-28 | St Microelectronics Rousset | Dispositif metallique a piece(s) mobile(s) ameliore loge dans une cavite de la partie d'interconnexion (" beol ") d'un circuit integre |
| KR20240013281A (ko) * | 2015-06-22 | 2024-01-30 | 타호 리서치 리미티드 | 인터커넥트들 및 비아들에 의한 mems 구조물들의 통합 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110037132A1 (en) * | 2009-08-11 | 2011-02-17 | Pixart Imaging Inc. | Mems package structure and method for fabricating the same |
| US20110037160A1 (en) * | 2009-08-11 | 2011-02-17 | Pixart Imaging Inc. | Microelectronic device and fabricating method thereof and mems package structure and fabricating method thereof |
| US20120134121A1 (en) * | 2010-11-30 | 2012-05-31 | Seiko Epson Corporation | Electronic device, electronic apparatus, and method of manufacturing electronic device |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4628283A (en) * | 1983-11-07 | 1986-12-09 | The Narda Microwave Corporation | Hermetically sealed oscillator with dielectric resonator tuned through dielectric window by adjusting screw |
| US6208233B1 (en) * | 2000-03-03 | 2001-03-27 | Delphi Technologies, Inc. | Trim resistor connector and sensor system |
| US6700173B1 (en) * | 2002-08-20 | 2004-03-02 | Memx, Inc. | Electrically isolated support for overlying MEM structure |
| US7317232B2 (en) * | 2002-10-22 | 2008-01-08 | Cabot Microelectronics Corporation | MEM switching device |
| JP5280609B2 (ja) * | 2004-10-01 | 2013-09-04 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| JP2008114354A (ja) * | 2006-11-08 | 2008-05-22 | Seiko Epson Corp | 電子装置及びその製造方法 |
| US7923790B1 (en) * | 2007-03-09 | 2011-04-12 | Silicon Laboratories Inc. | Planar microshells for vacuum encapsulated devices and damascene method of manufacture |
| US7994594B2 (en) * | 2007-03-15 | 2011-08-09 | Seiko Epson Corporation | Electronic device, resonator, oscillator and method for manufacturing electronic device |
| FR2913816B1 (fr) * | 2007-03-16 | 2009-06-05 | Commissariat Energie Atomique | Procede de fabrication d'une structure d'interconnexions a cavites pour circuit integre |
| US8310053B2 (en) * | 2008-04-23 | 2012-11-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing a device with a cavity |
| JP2010162629A (ja) * | 2009-01-14 | 2010-07-29 | Seiko Epson Corp | Memsデバイスの製造方法 |
| JP5115618B2 (ja) * | 2009-12-17 | 2013-01-09 | 株式会社デンソー | 半導体装置 |
| WO2011083161A2 (fr) * | 2010-01-11 | 2011-07-14 | Elmos Semiconductor Ag | Composant semi-conducteur microélectromécanique et son procédé de fabrication |
| TWI504279B (zh) * | 2011-12-01 | 2015-10-11 | 財團法人工業技術研究院 | Mems音波感測器及其製造方法 |
| DE102012210472B4 (de) * | 2012-06-21 | 2024-12-12 | Robert Bosch Gmbh | Verfahren zum Herstellen eines Bauelements mit einer elektrischen Durchkontaktierung |
-
2013
- 2013-01-09 FR FR1350161A patent/FR3000841A1/fr active Pending
-
2014
- 2014-01-07 US US14/148,884 patent/US9006897B2/en active Active
-
2015
- 2015-03-31 US US14/675,349 patent/US9212053B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110037132A1 (en) * | 2009-08-11 | 2011-02-17 | Pixart Imaging Inc. | Mems package structure and method for fabricating the same |
| US20110037160A1 (en) * | 2009-08-11 | 2011-02-17 | Pixart Imaging Inc. | Microelectronic device and fabricating method thereof and mems package structure and fabricating method thereof |
| US20120134121A1 (en) * | 2010-11-30 | 2012-05-31 | Seiko Epson Corporation | Electronic device, electronic apparatus, and method of manufacturing electronic device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9230907B2 (en) | 2013-04-30 | 2016-01-05 | Stmicroelectronics (Rousset) Sas | Integrated switchable capacitive device |
| US9324706B2 (en) | 2013-04-30 | 2016-04-26 | Stmicroelectronics (Rousset) Sas | Method of making an integrated switchable capacitive device |
| US9536874B2 (en) | 2013-04-30 | 2017-01-03 | Stmicroelectronics (Rousset) Sas | Method of operating an integrated switchable capacitive device |
| US9754934B2 (en) | 2013-04-30 | 2017-09-05 | Stmicroelectronics (Rousset) Sas | Method of operating an integrated switchable capacitive device |
| US10157720B2 (en) | 2013-10-29 | 2018-12-18 | Stmicroelectronics (Rousset) Sas | Integrated mechanical device with vertical movement |
| US10748726B2 (en) | 2013-10-29 | 2020-08-18 | Stmicroelectronics (Rousset) Sas | Integrated mechanical device with vertical movement |
Also Published As
| Publication number | Publication date |
|---|---|
| US9212053B2 (en) | 2015-12-15 |
| US20140191385A1 (en) | 2014-07-10 |
| US20150203349A1 (en) | 2015-07-23 |
| US9006897B2 (en) | 2015-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR3000841A1 (fr) | Procede de realisation d'un dispositif metallique loge dans un logement ferme au sein d'un circuit integre, et circuit integre correspondant | |
| EP2337067B1 (fr) | Realisation de structures d'interconnexions TSV formées d'un contour isolant et d'une zône conductrice située dans le contour et disjointe du contour | |
| TWI585897B (zh) | 在基材中做電貫穿接點的方法以及具有電貫穿接點的基材 | |
| FR2930840A1 (fr) | Procede de reprise de contact sur un circuit eclaire par la face arriere | |
| EP2316785B1 (fr) | Structure d'interconnexion à cavité présentant une ou plusieurs remontées de contact sur les parois de la cavité et son procédé de réalisation | |
| FR2992467A1 (fr) | Procede de realisation d'un composant a contact electrique traversant et composant obtenu | |
| FR2984009A1 (fr) | Dispositif mecanique de commutation electrique integre | |
| FR3005204A1 (fr) | Dispositif capacitif commutable integre | |
| FR2968129A1 (fr) | Dispositif semi-conducteur comprenant un condensateur et un via de connexion électrique et procédé de fabrication | |
| EP2741331A2 (fr) | Procédé de réalisation d'un composant a structure suspendue et d'un transistor co-integres sur un meme substrat | |
| FR2993397A1 (fr) | Dispositif semi-conducteur comprenant un condensateur integre et procede de fabrication | |
| CN101196691B (zh) | 改善通孔金属连接缺陷的方法 | |
| FR3006808A1 (fr) | Dispositif de commutation integre electriquement activable | |
| FR2899381A1 (fr) | Procede de realisation d'un transistor a effet de champ a grilles auto-alignees | |
| CN104909329B (zh) | 微机电系统设备及其制造方法 | |
| FR3037714A1 (fr) | Procede de realisation d'un contact sur une zone active d'un circuit integre, par exemple realise sur un substrat du type soi, en particulier fdsoi, et circuit integre correspondant | |
| EP3104402A1 (fr) | Realisation d'elements d'interconnexions auto-alignes pour circuit integre 3d | |
| EP2498287B1 (fr) | Procédé de réalisation d'interconnexions verticales à travers des couches structurées. | |
| EP3783644B1 (fr) | Procédé de fabrication de composants microélectroniques | |
| FR3012671A1 (fr) | Dispositif mecanique integre a mouvement vertical | |
| US9324613B2 (en) | Method for forming through substrate vias with tethers | |
| FR2777697A1 (fr) | Circuit integre avec couche d'arret et procede de fabrication associe | |
| CN111527043B (zh) | 微机电部件及其制造方法 | |
| CN107305881A (zh) | 半导体结构及其制造方法 | |
| FR3161505A1 (fr) | Dispositif électronique et procédé de fabrication d’un dispositif électronique |