[go: up one dir, main page]

FR2992467A1 - Procede de realisation d'un composant a contact electrique traversant et composant obtenu - Google Patents

Procede de realisation d'un composant a contact electrique traversant et composant obtenu Download PDF

Info

Publication number
FR2992467A1
FR2992467A1 FR1355904A FR1355904A FR2992467A1 FR 2992467 A1 FR2992467 A1 FR 2992467A1 FR 1355904 A FR1355904 A FR 1355904A FR 1355904 A FR1355904 A FR 1355904A FR 2992467 A1 FR2992467 A1 FR 2992467A1
Authority
FR
France
Prior art keywords
semiconductor substrate
contact
front side
substrate
functional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1355904A
Other languages
English (en)
Inventor
Jochen Reinmuth
Jens Frey
Yvonne Bergmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of FR2992467A1 publication Critical patent/FR2992467A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095—Interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Procédé de réalisation d'un composant (300) ayant un contact traversant (110) consistant à utiliser un substrat semi-conducteur (100) ayant un côté avant (101) et un côté arrière (102), à réaliser une tranchée (121) isolation entourant à une zone de contact (103) dans le côté avant (101) à remplir la tranchée (121) avec une matière isolante (122), à réaliser une structure de contact (130) sur le côté avant (101) en déposant une matière électro-conductrice, à enlever la matière semiconductrice (104) restant dans la zone de contact (103) du côté arrière (102) du substrat (100) pour réaliser un trou de contact (111) dégageant le côté inférieur (134) de la structure de contact (130) et déposer une matière métallique (114) dans le trou ce contact (111).

Description

Domaine de l'invention La présente invention se rapporte à un procédé de réali- sation d'un composant avec un contact électrique traversant utilisant un substrat semi-conducteur. L'invention se rapporte également à un composant obtenu selon ce procédé. Etat de la technique Les structures de contact électriques qui traversent un substrat semi-conducteur s'utilisent entre-autres dans les composants micro-électromécanique (encore appelé composant MEMS). De tels con- tacts traversants sont également appelés chemin (VIA) ou dans le cas d'un substrat de silicium il s'agit également de chemins traversant (appelés « chemin TSV »). Ces contacts traversants sont utilisés pour relier électriquement différents plans du composant. Les contacts traversants « verticaux » constituent une solution particulièrement peu encom- brante. A côté du simple « câblage », de tels contacts traversants per- mettent également l'empilage de différents composants dans un dispositif appelé boîtier 3D. C'est ainsi que par exemple on réalise une puce de capteur, un capuchon de capteur et un circuit d'exploitation (circuit dédié ASIC) sous la forme d'un boîtier 3D constituant une solu- tion très peu encombrante ; les liaisons électriques « verticales » entre les différents composants se font par des contacts électriques traversant. Pour l'empilage et les contacts traversants les différents composants, on utilise l'expression « d'intégration MEMS 3D ». Pour réaliser des contacts verticaux, on recherche des structures de contact ayant une surface de base aussi réduite que pos- sible. En même temps, de tels contacts traversants doivent avoir une résistance de passage aussi faible que possible. Pour cela, on réalise dans le substrat semi-conducteur en général des trous très petits ayant des parois pratiquement verticales. Cela peut se faire par exemple en utilisant le procédé de tranchée usuel ou un laser. Après le dépôt con- sécutif d'une mince couche d'isolation sur les parois latérales et le fond des trous de contact et l'ouverture de la couche d'isolation dans le fond du trou de contact, on remplit les trous complètement ou partiellement avec un métal. Ce remplissage se fait soit par le procédé de dépôt chi- mique à la vapeur (procédé CVD) ou par le dépôt d'une couche métal- ligue par un procédé galvanique en combinaison avec une couche de démarrage (couche de semences) déposée préalablement. Comme dans ce concept, la réalisation des contacts tra- versants peut se faire complètement à la fin du procédé de fabrication de la plaquette, ces propositions sont également appelées solutions VIA. La partie critique de ces solutions VIA est entre-autre la mauvaise qualité de la couche d'isolation, car le dépôt de matière d'isolation dans des trous profonds avec un rapport d'aspect important ne permet de réaliser que des épaisseurs faibles. En outre, les oxydes utilisés de manière ca- lo ractéristique comme isolants ont une qualité d'oxyde relativement mau- vaise car à la fin de la fabrication des plaquettes, on ne peut utiliser que des procédés de dépôt avec une température maximale du procédé qui est faible. Du fait du rapport d'aspect très grand des trous, l'ouverture de la couche d'isolation pour des trous est une solution particulière- 15 ment difficile. Cela est vrai notamment pour des couches d'isolation épaisses. Enfin, le dépôt d'une barrière de diffusion réalisée de manière caractéristique avant le dépôt du métal est techniquement très difficile à cause du rapport d'aspect important et de la profondeur des trous. En principe, les contacts traversants peuvent également 20 se réaliser dans les premières étapes du procédé. C'est ainsi que par exemple au milieu du procédé de fabrication de la plaquette on peut réaliser un trou borgne dans la plaquette et le garnir d'une couche d'isolation et d'une couche formant barrière. Après le remplissage consécutif du trou de contact avec un métal, on peut, par un procédé 25 simple appliqué au côté avant, réaliser la liaison entre le remplissage métallique et les structures sur le côté avant de la plaquette. Ensuite, on exécute les autres étapes du procédé sur le côté avant. Le trou borgne est réalisé de manière caractéristique avant de réaliser les chemins métalliques conducteurs sur le côté supérieur de la plaquette 30 c'est-à-dire la métallisation d'extrémité. A la fin du procédé normal de fabrication de la plaquette, on meule le côté arrière de la plaquette suffisamment profondément pour dégager le remplissage métallique du trou borgne. Enfin, on dépose une couche d'isolation au dos de la plaquette et on ouvre dans 35 celle-ci les zones de contact vers les surfaces métalliques de contact. On peut également réaliser un « câblage » des contacts métalliques par une autre couche de métal déposée au dos de la plaquette. Dans le cas des procédés VIA caractéristiques, on peut avoir des différences de coefficient de dilatation thermique des métaux utilisés et du substrat de sili- cium provoquant des dommages des structures TSV déposées préalablement au cours des procédés Backend (procédés "côté arrière"). En outre, le procédé de meulage est très difficile car il faut meuler simultanément différentes matières telles que du silicium, un oxyde, une matière de barrière et du métal et ainsi il faut éviter autant que possible des traces de métal étalées sur la surface d'isolation constituées par l'oxyde. But de l'invention La présente invention a pour but de développer selon la solution VIA-moyenne un contact électrique traversant qui est robuste vis-à-vis des températures élevées de procédé Backend, et qui en même temps évite l'enlèvement de métal pendant le meulage. Exposé et avantages de l'invention A cet effet, l'invention a pour objet un procédé du type définit ci-dessus, comprenant les étapes suivantes consistant à : - utiliser un substrat semi-conducteur alignant un côté avant et un côté arrière à l'opposé de son côté avant et un côté arrière à l'opposé de son côté avant, - réaliser une tranchée d'isolation annulaire entourant une zone de contact dans le côté avant du substrat semi-conducteur, - introduire une matière isolante dans la tranchée d'isolation, - réaliser une structure de contact électrique sur le côté avant du substrat semi-conducteur en déposant une matière électroconductrice dans la zone de contact, - enlever la matière semi-conductrice résiduelle de la zone de con- tact du côté arrière du substrat semi-conducteur pour dégager un trou de contact dans le côté inférieur de la structure de contact, - déposer une matière métallique dans le trou de contact pour relier la structure de contact électrique, électriquement côté arrière du substrat semi-conducteur.
L'invention a également pour objet un composant réalisé selon ce procédé, comprenant un substrat semi-conducteur ayant un côté avant et un côté arrière à l'opposé de son côté avant, le substrat semi-conducteur étant traversé par un contact électrique, ayant une structure d'isolation formée d'une tranchée d'isolation entourant de fa- çon annulaire la zone de contact et remplie d'une matière isolante, une structure de contact électrique sur le côté avant du substrat semiconducteur dans la zone de contact ainsi qu'une structure de contact électrique dans la zone de contact, délimitée par la structure d'isolation en ayant un remplissage métallique relié électriquement côté arrière du substrat semi-conducteur. En d'autres termes, selon le procédé de réalisation d'un composant de l'invention, on réalise un contact traversant dans un substrat semi-conducteur ayant un côté avant et un côté arrière à l'opposé du côté avant. Sur le côté avant du substrat semi-conducteur on réalise une zone de contact entourant de façon annulaire par une tranchée d'isolation. On remplit ensuite la tranchée d'isolation avec une matière isolante pour réaliser une structure annulaire d'isolation. Puis on effectue les étapes d'un procédé Backend consistant à réaliser une structure de contact électrique sur le côté avant du substrat semi- conducteur en procédant par le dépôt d'une matière électro-conductrice dans la zone de contact. Ensuite, on enlève la matière semi-conductrice résiduelle de la zone de contact du côté arrière du substrat semiconducteur pour réaliser un trou de contact dégageant le côté inférieur de la structure de contact. Enfin, on dépose une matière métallique dans le trou de contact pour relier la structure de contact électrique au côté arrière de la matière semi-conductrice. Dans ce procédé, on ne remplit le trou de contact avec du métal qu'à la fin du procédé de fabrication du composant, si bien que le contact traversant, terminé, n'est pas exposé aux températures élevées du procédé Backend. On évite ainsi d'endommager les structures TSV pendant le procédé Backend et résultant habituellement des différences de coefficient de dilatation thermique du remplissage en métal du contact traversant et du substrat semi-conducteur. En même temps, on peut utiliser des tempéra- tures maximales de procédé plus élevées à la fin de la fabrication de la plaquette, ce qui permet d'avoir par exemple une meilleure qualité pour les couches d'oxyde déposées. L'utilisation de la tranchée d'isolation de forme annulaire permet d'avoir une couche d'isolation particulièrement épaisse entre le remplissage de métal du contact traversant et la ma- tière semi-conductrice environnante, ce qui réduit le risque de courants de fuite et de perturbations capacitives. Par comparaison à un procédé VIA-final selon lequel le contact traversant se fait complètement à la fin du procédé de fabrication de la plaquette, dans le procédé selon l'invention il n'est nécessaire ni de déposer une barrière de diffusion ni d'ouvrir la couche d'isolation au fond du trou de contact par le trou de contact. On évite ainsi les problèmes liés à ces éléments. Selon un développement, on réalise la tranchée d'isolation comme trou borgne et après avoir réalisé la structure de contact électrique sur le côté avant du substrat semi-conducteur, on amin- cit le substrat semi-conducteur à partir de son côté arrière pour dégager la matière isolante. Ce procédé permet des densités de couches importantes de la plaquette pendant le traitement, ce qui, d'une part simplifie les manipulations de la plaquette et, d'autre part réduit le risque de rupture de la plaquette. Comme le trou de contact n'est rempli de métal qu'après avoir meulé la plaquette semi-conductrice, on réduit le risque d'encrassage de la surface d'isolation d'oxyde avec du métal à la différence du procédé Via-moyen. Selon un autre développement, après avoir amincit la structure semi-conductrice, on applique une couche d'isolation sur le côté arrière du substrat semi-conducteur. Ensuite, on enlève la matière semi-conductrice résiduelle de la zone de contact par un procédé de gravure isotrope, sélectivement jusqu'à la couche d'isolation et jusqu'à la matière d'isolation de la tranchée d'isolation. Cela permet une ouverture auto-ajustée du trou de contact. On peut également graver en toute sécurité des trous de contact plus profonds avec un rapport d'aspect plus grand. Selon un autre développement, on réalise la couche d'isolation sur le côté arrière du substrat semi-conducteur et on enlève la matière semi-conductrice du côté avant du substrat pour réaliser la tranchée d'isolation jusqu'à atteindre la couche d'isolation. Puis, on ouvre la couche d'isolation du côté arrière du substrat semi-conducteur et on réalise le trou de contact par gravure sélective de la matière semiconductrice résiduelle dans la zone de contact jusqu'à la couche d'isolation et jusqu'à la matière d'isolation de la tranchée d'isolation. Ce procédé permet de réaliser d'une façon particulièrement simple, des trous de contact ayant une profondeur définie. La couche d'isolation réalisée sur le côté arrière sert alors à la fois à réaliser la tranchée d'isolation dans le procédé partant du côté avant et aussi à ouvrir le trou de contact par le procédé à partir du côté arrière.
Selon un autre développement, pour introduire la matière isolante dans la tranchée d'isolation, on combine un dépôt d'oxyde et un dépôt de poly-silicium. Ce dépôt combiné de matières est particulièrement avantageux pour remplir des tranchées de profondeur moyenne. Selon un autre développement, comme matière d'isolation, on utilise du verre introduit par un procédé d'impression dans la tranchée d'isolation et notamment un verre de borosilicate. L'utilisation de verre et notamment de verre de borosilicate comme matière isolante permet de réaliser des tranchées d'isolation relativement larges ce qui réduit le risque de capacité parasite et de courant de fuite.
Par le procédé d'impression, on peut remplir des tranchées plus larges d'une façon particulièrement avantageuse. Comme le verre a un coefficient de dilatation thermique comparable à celui du silicium, cela permet de réduire les tensions mécaniques induites thermiquement dans le substrat.
Selon un autre développement, le dépôt de la matière mé- tallique dans le trou de contact se fait en commun avec la réalisation du « câblage » du côté arrière du substrat semi-conducteur. Cela permet une économie d'étapes de procédé simplifiant ainsi le procédé de réalisation et se traduisant par une réduction des coûts de fabrication du composant. Selon un autre développement, l'amincissement du substrat semi-conducteur se fait par un procédé de meulage, un procédé de gravure par voie humide ou par voie sèche ou encore par la combinaison d'un procédé de meulage et d'un procédé de gravure par voie hu- mide ou voie sèche. A l'aide du procédé de meulage, on amincit efficacement des couches semi-conductrices particulièrement épaisses. En revanche, les procédés de meulage par voie humide et par voie sèche, permettent l'enlèvement sélectif de la matière semi-conductrice. Selon un autre développement, pour remplir le trou de contact avec la matière métallique on utilise un procédé de dépôt à basse température combiné à l'utilisation d'une couche formant barrière et/ou d'une couche de semences par le procédé de dépôt basse température, on réduit relativement les contraintes thermiques exercée sur le composant terminé. La couche formant barrière évite alors de façon effi- cace la diffusion du métal dans la matière semi-conductrice. En re- vanche la couche de démarrage ou la couche de semences assure une croissance optimale de la matière métallique dans le trou de contact. Selon un autre développement, avant le dépôt de la matière métallique dans le trou de contact dans le cadre du procédé de liaison, pour relier el substrat semi-conducteur au substrat fonctionnel, on relie électriquement la structure de contact électrique à la structure de contact complémentaire du substrat fonctionnel. Comme le dépôt métallique dans le trou de contact ne se fait qu'après le procédé de liaison, cela garantit que le contact traversant terminé n'est pas exposé aux contraintes thermiques du procédé de liaison. Selon un autre développement, avant de relier le substrat semi-conducteur au substrat fonctionnel, on réalise une cavité dans le côté avant du substrat semi-conducteur pour recevoir la structure fonctionnelle à la surface du substrat semi-conducteur. Cette cavité consti- tue un logement pour la ou les structures fonctionnelles permettant de fermer les structures fonctionnelles de manière étanche aux gaz vis-à-vis de l'extérieur. L'invention a également pour objet un composant comme cela a été décrit ci-dessus. En d'autres termes, ce composant comprend un substrat semi-conducteur avec un contact traversant le substrat semi-conducteur entre le côté avant et le côté arrière à l'opposé du côté avant. Le contact traversant comprend une structure d'isolation réalisée par une tranchée d'isolation entourant une forme annulaire la zone de contact et cette tranchée est remplie d'une matière isolante. Le compo- sant comporte sur le côté avant du substrat semi-conducteur une structure de contact électrique dans la zone de contact ainsi qu'un remplissage métallique dans la zone de contact, entourée par la structure d'isolation pour relier électriquement la structure électrique au côté arrière du substrat semi-conducteur. Comme on peut réaliser la tran- chée d'isolation avec une épaisseur quelconque, le contact traversant s'adapte aux différentes applications techniques. En particulier, dans le cas d'une tranchée d'isolation relativement large, on réalise une bonne isolation électrique du remplissage de métal pour assurer l'isolation vis-à-vis du substrat semi-conducteur environnant. En même temps, on réduit également les capacités parasites. Le diamètre du remplissage métallique peut être quelconque, ce qui permet d'adapter d'une manière relativement simple la résistance de passage du contact traversant selon les applications. Selon un développement, le substrat semi-conducteur comporte une cavité et il est relié au substrat fonctionnel de façon que la structure fonctionnelle à la surface du substrat fonctionnel se loge dans la cavité. La structure de contact électrique est alors reliée électriquement à une structure de contact complémentaire de la structure fonctionnelle. Dans ce montage, le substrat semi-conducteur sert de couvercle des structures fonctionnelles du substrat fonctionnel. Le con- tact traversant permet le branchement électrique de la structure fonctionnelle comprise entre les deux substrats. Dessins La présente invention sera décrite, ci-après, de manière plus détaillée à l'aide d'un procédé de réalisation d'un composant semi- conducteur et du composant ainsi réalisé représentés dans les dessins annexés dans lesquels : - la figure 1 montre un substrat semi-conducteur avec une tranchée d'isolation de forme annulaire réalisée à partir de son côté avant, - la figure 2 montre le substrat semi-conducteur de la figure 1 dont la tranchée d'isolation a été remplie d'une matière isolante, - la figure 3 montre le substrat semi-conducteur de la figure 2 avec des structures de contact sur la face avant et une caverne avant la liaison à un substrat fonctionnel ayant une structure fonctionnelle, - la figure 4 montre le substrat semi-conducteur et le substrat fonctionnel après l'opération de liaison, - la figure 5 montre le substrat semi-conducteur après amincissement du substrat semi-conducteur en partant du côté arrière, - La figure 6 montre le substrat semi-conducteur muni d'une couche d'isolation sur le côté arrière du substrat semi-conducteur et qui a été ouverte dans la zone de contact. - la figure 7 montre le composant terminé après enlè- vement de la matière semi-conductrice du substrat semi-conducteur dans la zone de contact, - la figure 8 montre le composant de la figure 7 après remplissage du trou de contact avec une matière métallique, - les figures 9 à 13 montrent des vues en coupe ana- logues à celles des figures précédentes pour la description d'une variante du procédé de l'invention. Description de modes de réalisation de l'invention Le procédé selon l'invention sera décrit, ci-après, à titre d'exemple à l'aide de la réalisation d'un composant ayant au moins une structure fonctionnelle micro-électromécanique telle que celle d'un cap- teur micro-électromécanique de mouvement ou de vitesse de rotation. Le contact traversant est réalisé dans un substrat semi-conducteur servant de plaquette de couverture pour une structure à fonction micro- électromécanique installée sur un substrat fonctionnel. Le point de dé- part est ici un substrat semi-conducteur, par exemple sous la forme d'une plaquette de silicium dans laquelle on a réalisé une structure d'isolation, annulaire en forme de tranchée d'isolation remplie de matière isolante. La réalisation de la tranchée d'isolation 121 peut se faire à l'aide du procédé usuel de réalisation de tranchée pou encore par la- ser. La figure 1 montre le substrat semi-conducteur 100 avec un côté avant 101 et un côté arrière 102 à l'opposé du côté avant 101. A partir du côté avant 101 du substrat semi-conducteur 100, on réalise tout d'abord une structure de tranchée annulaire 121. Cette structure de tranchée 121 entoure ainsi par une forme annulaire, une zone de contact intérieure 103 ; l'expression « forme annulaire » dans le cas présent signifie n'importe quelle forme fermée sur elle-même en plus des formes rondes ou rectangulaires. La structure de tranchée 121 est réa- lisée par enlèvement de la matière semi-conductrice par un procédé photo-lithographique (procédé de réalisation de tranchées) ou par laser. La matière semi-conductrice est enlevée de préférence seulement sur une profondeur définie pour que la structure de tranchée 121 ne descende que dans une partie du substrat semi-conducteur 100. La figure 1 montre le substrat semi-conducteur 100 avec la structure de tranchée 121 terminée. Ensuite, on remplit la structure de tranchée 121 avec une matière isolante. Dans cette étape du procédé, on peut appliquer des températures élevées. Selon l'application, pour réaliser la couche d'isolation, on utilise différents procédés. En particulier pour la struc- ture de tranchée avec une largeur de tranchée relativement faible inférieure à 10 pm, il est avantageux d'utiliser un oxyde thermique pour fermer les structures de tranchée. Dans le cas d'une largeur moyenne de tranchée (entre 5 pm et 25 pm) on peut réaliser les tranchées par exemple en combinant un dépôt d'oxyde et un dépôt de poly-silicium. Cela consiste tout d'abord à déposer une couche d'oxyde sur les parois latérales et sur le fond de la structure de tranchée 121 et à remplir la structure de tranchée ainsi obtenue avec du poly-silicium. Pour des tranchées relativement larges (supérieures à 10 pm) il peut être particu- lièrement avantageux de remplir les tranchées avec un verre par exemple un verre de borosilicate. Pour cela, on introduit le verre dans la structure de tranchée 121 selon un procédé d'impression. La figure 2 montre le substrat semi-conducteur 100 muni de la structure d'isolation 120 par le dépôt d'une matière isolante 122 dans la structure de sillon 121. Après le remplissage du sillon d'isolation 121 en appliquant le procédé côté arrière, on réalise une surface de contact électrique sur la surface du substrat entourée par la tranchée d'isolation. Ce procédé peut également consister à réaliser une pile de puces con- sistant à superposer plusieurs piles. C'est ainsi que par exemple, on peut fixer une plaquette de capteur sur une plaquette de substrat préparée au préalable. Dans le présent exemple de réalisation, on relie un substrat fonctionnel 200 au substrat semi-conducteur 100 ; le substrat semi-conducteur 100 constitue la plaquette de couverture du substrat fonctionnel 200 portant les structures fonctionnelles micro- électromécaniques 220. A l'aide du contact traversant, on réalise la liaison électrique avec les éléments de contact du substrat fonctionnel 200. Pour cela, de préférence dans un procédé CMOS, on réalise un contact électrique avec le tampon de silicium entouré par la tranchée d'isolation. Pour les applications MEMS, on peut également utiliser le substrat comme couverture et réaliser une zone de contact pour une seconde plaquette par exemple une plaquette de capteur. La réalisation de la structure de contact électrique 130 dans la zone de contact 103 et la liaison des deux plaquettes se fait de préférence dans une étape par un procédé de liaison métallique. Des procédés de liaison à deux couches de métal sont particulièrement avantageux ; ces couches de métal comprennent une combinaison d'alliages à phase liquide dont la température de fusion est inférieure à la température de fusion des couches métalliques obtenues. Comme combinaison de métal, on peut envisager à cet effet de l'aluminium et du germanium, du cuivre et du zinc et des systèmes analogues. La figure 3 montre le substrat semi-conducteur 100 avec la structure de contact électrique 130 réalisée dans la zone de contact 103 ainsi que d'autres couches métalliques 131, 132 servant de struc- tures de liaison. Ces couches métalliques sont appliquées à la surface du côté avant supérieur 101. La figure 3 montre en outre la puce 200 préparée pour être reliée au substrat semi-conducteur 100. La puce 200 par exemple réalisée comme puce de capteur comporte ainsi une structure fonctionnelle 210 portant une couche fonctionnelle 220. Dans la couche fonctionnelle 220 séparée par une couche d'isolation 240 de la structure fonctionnelle 210 on a réalisé une structure fonctionnelle 221 micro-électromécanique par exemple un capteur micro- électromécanique de mouvement. La structure de fonction micro-électromécanique 221 est reliée par des structures de branchements et de contacts électriques 222, 223 à une structure de contacts électriques 230 pour relier la structure de contacts électriques 130 de la puce semiconductrice. En outre, la couche fonctionnelle 220 porte plusieurs structures de liaison 231, 232 servant de structures de liaison complémentaires pour être reliées aux structures de liaison 131, 132 de la puce semi-conductrice. Comme le montre la figure 3, on a réalisé une caverne 105 dans le substrat semi-conducteur 100 pour recevoir les structures fonctionnelles micro-électromécaniques 221. L'enlèvement de la matière semi-conductrice peut se faire à l'aide d'un procédé de gravure. Pour la liaison, on aligne la puce 200 et le substrat semi-conducteur 100 pour que les patins de liaison complémentaires 231, 232 s'appliquent contre les patins de liaison 131, 132 et ainsi le patin de contact complémentaire 230 contre le patin de contact 130. Après une étape d'élévation de température, les structures de liaison 131, 132, 231, 232 forment le substrat semi-conducteur 100 et les structures de liaison 331, 332 pour relier la puce 200. En revanche, les patins de contact 130, 230 forment une structure de contact 130 reliant le substrat semiconducteur 100 à la puce. L'étape de procédé correspondante est présentée à la figure 4.
Après le procédé côté arrière, on amincit le substrat semi- conducteur 100 par le côté arrière 102. L'amincissement peut se faire par un procédé de meulage qui est un procédé humide ou un procédé à sec ou encore par une combinaison des procédés. Par l'amincissement, on enlève la matière semi-conductrice du côté arrière 102 du substrat semi-conducteur 100 par un procédé de meulage, un procédé de corro- sion par voie humide ou un procédé de corrosion à sec ou encore par une combinaison de ces procédés jusqu'à ce que la tranchée d'isolation 121, remplie de matières isolantes 122 soient complètement dégagée. L'état correspondant du procédé est donné à la figure 5.
Ensuite, on enlève à l'aide d'un procédé approprié à par- tir du côté arrière 102 la plaquette semi-conductrice 100, la matière semi-conductrice 104 qui reste dans la zone de contact 104 entre la structure d'isolation 120. Au préalable, on applique une couche d'isolation 140 sur le côté arrière 102 du substrat semi-conducteur ; cette couche d'isolation constitue le masque de protection pour graver la matière semi-conductrice 104 dans la zone de contact 103. Dans ce cas, on ouvre la couche d'isolation 140 dans la zone de contact 103. La figure 6 montre cette étape du procédé. Ensuite, on enlève la matière isolante 104 de préférence par un procédé de gravure isotrope, sélectivement de la couche d'isolation 140 et sélectivement de la matière isolante 121 jusqu'à dégager le côté inférieur 333 de la structure de contact 330. Pour graver le poinçon semi-conducteur 104 on utilise de préférence des procédés de gravure isotrope permettant un très grand rapport d'aspect par exemple avec Cl, F3 ou XeF2 ou encore la gravure au plasma avec SF6. L'état correspondant du procédé est représenté à la figure 7. Le trou de contact 111 ainsi réalisé est ensuite rempli de matières électroconductrices notamment d'une matière métallique. L'opération de remplissage peut se faire en même temps que l'on réalise le câblage 150 sur le côté arrière 102 du substrat semi-conducteur 100. Le remplissage du trou de contact 111 peut se faire à l'aide de procédés connus. D'une manière particulièrement avantageuse, on utilise les procédés à basses températures tels que par exemple l'application galvanique de cuivre (CU-ECD). Le dépôt galvanique de cuivre peut se faire à l'aide d'une couche barrière appropriée pour éviter la diffusion du métal et des couches de semences pour améliorer la croissance stratifiée combinée. La figure 8 montre l'état correspondant du procédé. Pour une plaquette branchée, il est particulièrement avantageux que le remplissage du trou de contact 111 avec du métal ne soit fait qu'après le procédé de liaison ou de branchement de la pla- quette de façon que la remplissage métallique 104 ne soit pas exposé aux contraintes thermiques pendant l'opération de liaison. C'est ainsi que pour le procédé de remplissage, on peut également utiliser des métaux tel que du cuivre qui, par comparaison au silicium, on un coeffi- cient de dilation thermique élevé. La figure 8 montre le composant 300 terminé avec la puce de capteur 200 reliée au substrat semi-conducteur 100. Le substrat semi-conducteur 100 constitue la plaquette de couverture pour la structure fonctionnelle micro-électromécanique 211. La structure fonctionnelle micro-électromécanique 211 par exemple réali- sée comme capteur de mouvement est reliée par les structures de bran- chement et de contact électrique 223, 222, 333 et 114 à la structure électro-conductrice 150. Les figures 9 à 13 montrent une variante du procédé qui ne prévoit pas l'amincissement de la plaquette semi-conductrice. Ainsi, la figure 9 montre de façon analogue à la figure 1, un substrat semi- conducteur 100 qui, à la différence du substrat semi-conducteur de la figure 9, comporte une couche d'isolation 141 sur son côté arrière 102. La tranchée d'isolation 121 est réalisée jusqu'à la couche d'isolation 141. Cela se fait de préférence en appliquant un procédé de gravure ap- proprié pour lequel la couche d'isolation 141 constitue la couche d'arrêt de gravure. Ensuite, on remplit la tranchée d'isolation 121 avec une matière isolante 122 notamment avec du verre tel que du verre de borosilicate. La figure 10 montre cette étape du procédé.
Puis on réalise une cavité 105 dans le côté avant 101 du substrat semi-conducteur 100. On réalise également des patins de contact et de liaison 331, 332 par exemple par le dépôt de matière appropriée sur le côté avant 101 du substrat semi-conducteur. Cet état du procédé est représenté à la figure 11.
Par le procédé de liaison, on relie la plaquette semi- conductrice 100 préparée au préalable avec son côté avant 101 sur un substrat fonctionnel 210 c'est-à-dire la puce 200. La figure 11 montre cet état du procédé. Selon une autre étape du procédé, on ouvre la couche d'isolation 141 du côté arrière 102 du substrat semi-conducteur 100 dans la zone de contact 103. La figure 11 montre cet état du procédé. Ensuite, on enlève dans la zone de contact 103, la matière semi-conductrice 104 résiduelle à l'aide d'un procédé sélectif approprié pour la couche d'isolation 141 et de manière sélective par rapport à la matière isolante 122 de la structure d'isolation 120 en dé- gageant ainsi le côté inférieur de la structure de contact 130. La figure 12 montre l'état correspondant du procédé. Enfin, on remplit la cavité ainsi réalisée avec une matière électro-conductrice de préférence avec un métal. La métallisation per- met de réaliser en même temps des structures de câblage 151, 152, 153, 154 sur le côté arrière 102 du substrat semi-conducteur 100. L'état correspondant du procédé est représenté à la figure 13. En variante, d'un chemin complètement remplit, on peut également réaliser la métallisation sous la forme de la paroi latérale de la structure d'isolation annulaire uniquement sous la forme d'une mince couche métallique d'imprégnation. Bien que l'invention soit décrite ci-dessus par des exemples de réalisation préférentiels, elle n'est pas limitée aux exemples ainsi présentés. Des variantes peuvent être envisagées sans sortir du cadre de l'invention, en particulier côté des matières évoquées telles que par exemple les matières du substrat, celles pour la métallisation et celles pour l'isolation, on peut en principe, également, utiliser d'autres matières pour les mêmes fonctions. On peut également envisager des combinaisons de matières.
Ainsi, pour métalliser le trou de contact et/ou pour réali- ser le câblage on peut par exemple utiliser un procédé d'impression par jet consistant à utiliser pour la métallisation, par exemple, une peinture de nano-argent avec un solvant organique facile à évacuer. On peut également utiliser en principe un procédé d'impression avec une pâte mé- tallique. Le contact traversant réalisé ici peut s'appliquer non seu- lement à des composants micro-électromécaniques mais également à des composants micro-électroniques. Le composant micro-électromécanique peut être fixé par un procédé de plaquette sur plaquette associant des plaquettes entre- elles et des plaquettes reliées peuvent ensuite être divisées par un procédé dit de « moule sur plaquette » consistant à fixer différents moules sur la plaquette et ensuite de séparer les plaquettes avec ou sans ce procédé consistant à réaliser les moules séparés, reliés les uns aux autres.35 100 NOMENCLATURE DES ELEMENTS PRINCIPAUX 101 102 103 104 104 105 111 Substrat semi-conducteur Côté avant Côté arrière Zone de contact intérieure Matière semi-conductrice Poinçon semi-conducteur Cavité/ Caverne Trou de contact 114 Structure de branchement et de contact 115 Couche formant barrière/Couche de semences 116 Couche formant barrière/Couche de semences 120 Structure d'isolation 121 Structure en tranchée 122 Matière isolante 130 Structure de contact électrique 131 Couche métallique/Patin de contact 132 Couche métallique/Patin de contact 134 Côté inférieur de la structure de contact 130 140, 141 Couche d'isolation 150 Câblage 151 Structure de câblage 152 Structure de câblage 153 Structure de câblage 154 Structure de câblage 200 Substrat fonctionnel! Puce préparée 210 Structure fonctionnelle/Substrat fonctionnel 211 Structure fonctionnelle 220 Couche fonctionnelle 221 Structure fonctionnelle micro-électromécanique 222 Structure de branchement et de contact 223 Structure de branchement et de contact 230 Structure de contact électrique 231 Structure de liaison

Claims (13)

  1. REVENDICATIONS1°) Procédé de réalisation d'un composant (300) ayant un contact électrique traversant (110), procédé comprenant les étapes suivantes consistant à: - utiliser un substrat semi-conducteur (100) alignant un côté avant (101) et un côté arrière (102) à l'opposé de son côté avant et un côté arrière (102) à l'opposé de son côté avant (101), - réaliser une tranchée d'isolation (121) annulaire entourant une zone de contact (103) dans le côté avant (101) du substrat semi- conducteur (100), - introduire une matière isolante (122) dans la tranchée d'isolation (121), - réaliser une structure de contact électrique (130) sur le côté avant (101) du substrat semi-conducteur (100) en déposant une matière électro-conductrice dans la zone de contact (103), - enlever la matière semi-conductrice résiduelle (104) de la zone de contact (103) du côté arrière (102) du substrat semi-conducteur (100) pour dégager un trou de contact (111) dans le côté inférieur (134) de la structure de contact (130), - déposer une matière métallique (114) dans le trou de contact (111) pour relier la structure de contact électrique (130), électriquement côté arrière (102) du substrat semi-conducteur (100).
  2. 2°) Procédé selon la revendication 1, caractérisé en ce que la tranchée d'isolation (121) est réalisée comme trou borgne, et on amincit le substrat semi-conducteur (100) après avoir réalisé la structure de contact électrique (130) sur le côté avant (101) du substrat semi-conducteur (102) en amincissant à partir du côté arrière (103) et on dégage la matière isolante (122).
  3. 3°) Procédé selon la revendication 2, caractérisé en ce qu'après avoir amincit le substrat semi-conducteur (100) on applique une couche d'isolation (140) sur le côté arrière (102) du substrat semiconducteur (100), et on enlève la matière semi-conductrice (104) résiduelle dans la zone de contact (103) par un procédé de gravure isotrope, sélectivement jusqu'à cette couche d'isolation (140) et jusqu'à la matière isolante (122) de la tranchée d'isolation (121).
  4. 4°) Procédé selon la revendication 1, caractérisé en ce que - on réalise une couche d'isolation (141) sur le côté arrière (102) du substrat semi-conducteur (100) et on enlève la matière semiconductrice pour réaliser la tranchée d'isolation (121) à partir du côté avant (101) du substrat semi-conducteur (100) jusqu'à sa couche d'isolation (141), - on ouvre la couche d'isolation (141) sur le côté arrière (102) du substrat semi-conducteur (100) dans la zone de contact, et - on réalise le trou de contact (111) par gravure de la matière semiconductrice (104) résiduelle dans la zone de contact (103), sélecti- vement jusqu'à la couche d'isolation (141) et jusqu'à la matière d'isolation (122) de la tranchée d'isolation (121).
  5. 5°) Procédé selon la revendication 1, caractérisé en ce qu' on utilise comme matière isolante (122) un verre introduit par un pro- cédé d'impression dans la tranchée d'isolation (121) notamment un verre de borosilicate.
  6. 6°) Procédé selon la revendication 1, caractérisé en ce que pour introduire la matière isolante (122) dans la tranchée d'isolation (121), on combine un dépôt d'oxyde et un dépôt de poli-silicium.
  7. 7°) Procédé selon la revendication 1, caractérisé en ce quele dépôt de la matière métallique (114) dans le trou de contact (111) se fait en commun avec la réalisation du câblage (150) sur le côté arrière (102) du substrat semi-conducteur (100).
  8. 8°) Procédé selon la revendication 1, caractérisé en ce que pour remplir le trou ce contact (111) avec la matière métallique (114), on utilise un procédé de dépôt à basse température en combinaison avec une couche barrière et/ou une couche de semences (115, 116).
  9. 9°) Procédé selon la revendication 1, caractérisé en ce qu' avant le dépôt de la matière métallique (122) dans le trou de contact (111) dans le cadre du procédé de liaison selon lequel on relie le subs- trat semi-conducteur (100) à un substrat fonctionnel (210), on relie électriquement la structure de contact électrique (130) à la structure de contact complémentaire (230) du substrat fonctionnel (210).
  10. 10°) Procédé selon la revendication 9, caractérisé en ce qu' avant de relier le substrat semi-conducteur (100) au substrat fonctionnel (210) sur le côté avant (101) du substrat semi-conducteur (100), on réalise une cavité (105) pour recevoir la structure fonctionnelle (221) du substrat fonctionnel (210).
  11. 11°) Composant (300) comprenant un substrat semi-conducteur (100) ayant un côté avant (101) et un côté arrière (102) à l'opposé de son côté avant (101), le substrat semi-conducteur (100) ayant un contact électrique traversant (110), - le contact traversant (110) ayant une structure d'isolation (120) formée d'une tranchée d'isolation (121) entourant de façon annulaire la zone de contact (103) et remplie d'une matière isolante (122), une structure de contact électrique (330) sur le côté avant (101) du substrat semi-conducteur (100) dans la zone de contact (103) ainsi qu'une structure de contact électrique (330) dans lazone de contact (103), délimitée par la structure d'isolation (120) en ayant un remplissage métallique (114) relié électriquement côté arrière (102) du substrat semi-conducteur (100).
  12. 12°) Composant (300) selon la revendication 11, caractérisé en ce que le substrat semi-conducteur (100) a une cavité (105) et il est relié au substrat fonctionnel (210) de façon que la structure fonctionnelle (221) à portée par la surface du substrat fonctionnel (210) se loge dans la ca- vité (105), et la structure de contact électrique (130) est relié électriquement à une structure de contact complémentaire (230) de la structure fonctionnelle (221).
  13. 13°) Composant (300) selon la revendication 11 ou 12, caractérisé en ce que le sillon d'isolation (121) contient comme matière isolante (122) un verre notamment un verre de borosilicate.20
FR1355904A 2012-06-21 2013-06-21 Procede de realisation d'un composant a contact electrique traversant et composant obtenu Pending FR2992467A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102012210480.1A DE102012210480B4 (de) 2012-06-21 2012-06-21 Verfahren zum Herstellen eines Bauelements mit einer elektrischen Durchkontaktierung

Publications (1)

Publication Number Publication Date
FR2992467A1 true FR2992467A1 (fr) 2013-12-27

Family

ID=49487172

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1355904A Pending FR2992467A1 (fr) 2012-06-21 2013-06-21 Procede de realisation d'un composant a contact electrique traversant et composant obtenu

Country Status (5)

Country Link
US (1) US9034757B2 (fr)
CN (1) CN103508410B (fr)
DE (1) DE102012210480B4 (fr)
FR (1) FR2992467A1 (fr)
IT (1) ITMI20130965A1 (fr)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160086391A1 (en) * 2012-03-14 2016-03-24 Autoconnect Holdings Llc Fleetwide vehicle telematics systems and methods
FR3008690B1 (fr) * 2013-07-22 2016-12-23 Commissariat Energie Atomique Dispositif comportant un canal fluidique muni d'au moins un systeme micro ou nanoelectronique et procede de realisation d'un tel dispositif
KR101538543B1 (ko) * 2013-08-13 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
NO2777050T3 (fr) * 2014-02-25 2018-06-16
DE102014002824A1 (de) 2014-02-25 2015-08-27 Northrop Grumman Litef Gmbh Verfahren zur Herstellung eines Bauteils
US9776858B2 (en) * 2014-02-26 2017-10-03 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and formation thereof
CN105731360B (zh) * 2014-12-09 2017-10-10 中芯国际集成电路制造(上海)有限公司 Mems传感器及其制备方法
US10379497B2 (en) * 2015-03-07 2019-08-13 Apple Inc. Obtaining and displaying time-related data on an electronic watch
US10273148B2 (en) * 2015-08-14 2019-04-30 Taiwan Semiconductor Manufacturing Company Ltd. Micro-electro-mechanical system and manufacturing method thereof
US10410981B2 (en) * 2015-12-31 2019-09-10 International Business Machines Corporation Effective medium semiconductor cavities for RF applications
CN105967140B (zh) * 2016-07-27 2017-08-25 上海华虹宏力半导体制造有限公司 利用多晶锗硅通孔形成mems晶圆电连接的方法
CN109860098B (zh) * 2019-01-07 2021-04-13 中国科学院微电子研究所 一种soi器件结构及其制备方法
JP2021044498A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 半導体装置の製造方法
CN112093773A (zh) * 2020-09-16 2020-12-18 上海矽睿科技有限公司 一种微机械设备的制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4873517B2 (ja) 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
TW200644165A (en) 2005-05-04 2006-12-16 Icemos Technology Corp Silicon wafer having through-wafer vias
WO2008136316A1 (fr) * 2007-04-26 2008-11-13 Alps Electric Co., Ltd. Structure de substrat laminé et son procédé de fabrication
DE102008021568B3 (de) * 2008-04-30 2010-02-04 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
SE533992C2 (sv) * 2008-12-23 2011-03-22 Silex Microsystems Ab Elektrisk anslutning i en struktur med isolerande och ledande lager
TWI366890B (en) * 2008-12-31 2012-06-21 Ind Tech Res Inst Method of manufacturing through-silicon-via and through-silicon-via structure
CN101789390A (zh) * 2009-01-23 2010-07-28 财团法人工业技术研究院 硅导通孔的制造方法与硅导通孔结构
JP2011014728A (ja) * 2009-07-02 2011-01-20 Casio Computer Co Ltd 半導体装置及び半導体装置の製造方法
US8710599B2 (en) * 2009-08-04 2014-04-29 Fairchild Semiconductor Corporation Micromachined devices and fabricating the same
TWI405321B (zh) * 2009-09-08 2013-08-11 財團法人工業技術研究院 三維多層堆疊半導體結構及其製造方法
US7956463B2 (en) * 2009-09-16 2011-06-07 International Business Machines Corporation Large grain size conductive structure for narrow interconnect openings
DE102010039298B4 (de) * 2010-08-13 2022-11-10 Robert Bosch Gmbh Verfahren zum Füllen von Hohlräumen in Wafern
KR20120030782A (ko) * 2010-09-20 2012-03-29 삼성전자주식회사 저유전 물질을 이용한 쓰루 실리콘 비아(ｔｓｖ) 형성방법
CN102208363A (zh) 2011-05-13 2011-10-05 中国科学院微电子研究所 一种形成穿透硅通孔的方法
CN102254948B (zh) * 2011-07-29 2012-10-10 北京大学 一种双围栅结构的隧穿场效应晶体管及其制备方法

Also Published As

Publication number Publication date
DE102012210480A1 (de) 2013-12-24
CN103508410A (zh) 2014-01-15
CN103508410B (zh) 2017-07-18
ITMI20130965A1 (it) 2013-12-22
US9034757B2 (en) 2015-05-19
US20140027927A1 (en) 2014-01-30
DE102012210480B4 (de) 2024-05-08

Similar Documents

Publication Publication Date Title
FR2992467A1 (fr) Procede de realisation d'un composant a contact electrique traversant et composant obtenu
WO2001009944A1 (fr) Procede de fabrication de connexions traversantes dans un substrat et substrat equipe de telles connexions
EP2215006B1 (fr) Dispositif a circuit integre et n/mems encapsule et procede de realisation
EP1302954B1 (fr) Réalisation d'inductance et de via dans un circuit monolithique
FR2833106A1 (fr) Circuit integre comportant un composant auxiliaire, par exemple un composant passif ou un microsysteme electromecanique, dispose au-dessus d'une puce electronique, et procede de fabrication correspondant
EP2840589B1 (fr) Procédé améliore de séparation entre une zone activé d'un substrat et sa face arrière ou une portion de sa face arrière
FR2770339A1 (fr) Structure munie de contacts electriques formes a travers le substrat de cette structure et procede d'obtention d'une telle structure
EP2546188A1 (fr) Procédé de réalisation d'une structure a membrane suspendue et à électrode enterrée
EP2862836B1 (fr) Procédé de réalisation par voie électrochimique d'au moins une zone poreuse d'une structure micro et/ou nanoélectronique
EP2690655B1 (fr) Procédé de réalisation de vias
EP2498287B1 (fr) Procédé de réalisation d'interconnexions verticales à travers des couches structurées.
EP2543625B1 (fr) Procédé de réalisation d'un insert métallique dans une pièce horlogère
FR2823377A1 (fr) Ligne conductrice haute frequence sur un circuit integre
EP2843693A1 (fr) Procédé de réalisation d'un plot conducteur sur un élément conducteur
FR3009649A1 (fr) Interconnexion de plusieurs niveaux d'un empilement de supports de composants electroniques
FR2969381A1 (fr) Puce electronique comportant des piliers de connexion, et procede de fabrication
FR2901635A1 (fr) Dispositif de connexion tridimensionnel dans un substrat
WO2011080409A2 (fr) Procede de fabrication d'un composant electronique associant un systeme electromecanique et un circuit electronique.
FR2978296A1 (fr) Puce electronique comportant des piliers de connexion, et procede de fabrication
EP4505512A1 (fr) Substrat comprenant des vias et procédés de fabrication associés
WO2024133682A1 (fr) Substrat comprenant des tranchées et procédés de fabrication associés
WO2023194142A1 (fr) Substrat comprenant des vias et procédés de fabrication associés
FR2829626A1 (fr) Structure equipee d'au moins une connexion electrique sur un relief
FR3045943A1 (fr) Dispositif semi-conducteur et procede pour realiser un contact a travers le substrat semi-conducteur
FR3050865A1 (fr) Procede de realisation d'interconnexions conductrices sur un substrat et interconnexions ainsi obtenues

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 4

PLSC Publication of the preliminary search report

Effective date: 20161111