[go: up one dir, main page]

FR2917235A1 - Procede de realisation de composants hybrides. - Google Patents

Procede de realisation de composants hybrides. Download PDF

Info

Publication number
FR2917235A1
FR2917235A1 FR0755531A FR0755531A FR2917235A1 FR 2917235 A1 FR2917235 A1 FR 2917235A1 FR 0755531 A FR0755531 A FR 0755531A FR 0755531 A FR0755531 A FR 0755531A FR 2917235 A1 FR2917235 A1 FR 2917235A1
Authority
FR
France
Prior art keywords
layer
substrate
materials
hybrid
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0755531A
Other languages
English (en)
Other versions
FR2917235B1 (fr
Inventor
Thomas Signamarcheix
Frank Fournel
Hubert Moriceau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR0755531A priority Critical patent/FR2917235B1/fr
Application filed by Commissariat a lEnergie Atomique CEA, Soitec SA filed Critical Commissariat a lEnergie Atomique CEA
Priority to KR1020107000163A priority patent/KR101525611B1/ko
Priority to SG2011057833A priority patent/SG174068A1/en
Priority to JP2010510822A priority patent/JP5801053B2/ja
Priority to PCT/EP2008/057110 priority patent/WO2008148882A2/fr
Priority to CN200880101633.4A priority patent/CN101779283B/zh
Priority to US12/663,096 priority patent/US8871607B2/en
Priority to EP08760680.2A priority patent/EP2153462B1/fr
Publication of FR2917235A1 publication Critical patent/FR2917235A1/fr
Application granted granted Critical
Publication of FR2917235B1 publication Critical patent/FR2917235B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/08Manufacture or treatment characterised by using material-based technologies using combinations of technologies, e.g. using both Si and SiC technologies or using both Si and Group III-V technologies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167Manufacturing their channels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188Manufacturing their isolation regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/03Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Inorganic Insulating Materials (AREA)
  • Compounds Of Alkaline-Earth Elements, Aluminum Or Rare-Earth Metals (AREA)

Abstract

L'invention concerne un procédé de réalisation d'un substrat hybride, comportant un substrat support (40), une couche continue d'isolant enterrée (42) et, sur cette couche, une couche hybride (26') comportant des zones alternées d'un premier matériau (26) et d'au moins un deuxième matériau (32), ces deux matériaux étant différents par leur nature et/ou leurs caractéristiques cristallographiques, ce procédé comportant :- la réalisation d'une couche hybride (26'), comportant des zones alternées des premier et deuxième matériaux, sur un substrat homogène (22),- l'assemblage de cette couche hybride, de la couche continue d'isolant (42) et du substrat support (40),- l'élimination d'une partie au moins du substrat homogène (40), avant ou après l'étape d'assemblage.

Description

PROCEDE DE REALISATION DE COMPOSANTS HYBRIDES DESCRIPTION DOMAINE
TECHNIQUE ET ART ANTÉRIEUR L'invention concerne les structures dites hybrides , par exemple de type semi-conductrices. Des structures de ce type, dans le cas de couches de silicium d'orientation cristalline différentes, sont présentées dans l'article de M.Yang et al. Hybrid-orientation Technology (HOT) . opportunities and Challenge , IEEE Transactions on Electron devices, Vol. 53, 5, May 2006. Un procédé, décrit dans M.Yang et al. Silicon on Insulator MOSFETs with hybrid crystal orientations , 2006 Symposium on VLSI Technology Digest of Technical Papers, permet d'étendre latéralement la zone d'épitaxie servant à générer les zones mixtes d'orientation cristalline différente. Cependant cette technique ne permet pas de disposer d'un isolant électrique enterré continu ou d'une couche continue sous les zones hybrides. Une telle couche ou un tel isolant électrique permettrait de minimiser les effets de conduction parasite entre le film hybride et le substrat porteur, permettant en outre à ces dispositifs d'atteindre des régimes de déplétion totale dans le cas de dispositifs électroniques. Il se pose donc un problème qui est de réaliser un film hybride avec la présence continue d'un isolant électrique enterré.
Un autre problème, qui se pose cette fois dans le cas particulier du germanium, est de pouvoir réaliser un substrat présentant, en surface, un film hybride Ge/GaAs ou plus généralement Ge/matériau de type hétérogène (AlGaAs, InGaAs, InP, etc...), également avec une couche d'isolant électrique enterrée continue. Le germanium est en effet envisagé pour suppléer au silicium pour les filières de la microélectronique, notamment pour augmenter la mobilité des porteurs au sein des canaux de conduction des transistors. Le germanium permet ainsi de proposer des mobilités de trous et d'électrons très largement supérieures à celle du Si, mais d'autres matériaux comme le GaAs permettent une amélioration encore plus importante pour la mobilité des électrons. Aussi la question d'une co-intégration Ge/GaAs présente un fort potentiel à la fois pour la réalisation de dispositifs électroniques hybrides (p-MOS sur Ge et n-MOS sur GaAs) ainsi que pour la réalisation de dispositifs électroniques sur Ge et d'émetteurs/récepteurs optiques sur GaAs pour assurer la conversion photon-électrons. EXPOSÉ DE L'INVENTION L'invention concerne d'abord un procédé de réalisation d'un substrat hybride avec la présence continue d'un diélectrique enterré Selon l'invention on réalise un film hybride sur un isolant enterré continu, par le transfert, sur un deuxième substrat, d'un tel film hybride, formé initialement sur, ou dans, un premier substrat initial, homogène.
Le film hybride final peut être obtenu selon diverses approches, avec ou sans substrat tampon ou poignée intermédiaire, ce qui permet de déterminer d'une part la nature de l'interface profonde , c'est-à-dire la nature de la surface du film hybride qui sera en contact avec le deuxième substrat, ou avec une couche diélectrique intermédiaire avec, ou formée sur, ce deuxième substrat, et, d'autre part, la nature de la surface libre de ce film hybride.
L'invention concerne d'abord un procédé de réalisation d'un substrat hybride comportant un substrat support, une couche continue d'un diélectrique enterré; et, sur cette couche, un film hybride comportant des zones alternées d'un premier matériau et d'au moins un deuxième matériau, ces deux matériaux étant différents par exemple de par leur nature, leur composition ou encore leurs caractéristiques cristallographiques, ce procédé comportant : - la réalisation d'une couche hybride, comportant des zones alternées des premier et d'au moins un deuxième matériaux sur ou dans un substrat homogène, - l'assemblage de cette couche hybride, de la couche continue de diélectrique et du substrat support, - l'élimination d'une partie au moins du substrat homogène, avant ou après l'étape d'assemblage. Que l'on réalise une croissance épitaxiale ou une amorphisation, puis une recristallisation (par exemple par un traitement thermique), le substrat homogène comporte, sous sa surface (donc dans son volume) un matériau apte à recevoir le deuxième matériau. L'assemblage de la couche hybride avec le substrat final est par exemple assuré par des techniques de collage par adhésion moléculaire. Cette couche hybride, ou sa surface, peut donc être préparée afin d'être rendue apte et compatible avec les spécificités d'un tel collage. Une partie de la couche hybride peut être éliminée. L'élimination de tout ou partie du substrat initial et, éventuellement, d'une partie de la couche hybride, peut être obtenue par fracture seule ou associée à d'autres traitements tels que par exemple un amincissement mécanique (polissage et/ou meulage etc...), et/ou une attaque chimique par voie humide ou sèche, etc.... La fracture peut être réalisée le long d'un plan de fracture créé par une implantation d'ions ou d'atomes.
Selon une alternative, l'élimination d'une partie du substrat et, éventuellement, d'une partie de la couche hybride, peut être obtenue par meulage, respectivement du substrat et/ou de la zone hybride.Une action chimique peut aussi permettre d'éliminer une partie du substrat, ou bien une action thermique ou encore des traitements amincissant de type plasma. Au moins l'un des deuxièmes matériaux, dans la couche hybride, peut être obtenu par croissance épitaxiale à partir d'un troisième matériau grâce à des cavités réalisées jusqu'à ce troisième matériau se situant en dessous du premier matériau. Ce troisième matériau est différent du premier matériau de par sa nature, et/ou sa composition, et/ou ses caractéristiques cristallographiques. Il peut ainsi être, ou non, différent du deuxième matériau et est apte à recevoir ce deuxième matériau, par exemple par épitaxie. Selon un mode de réalisation de l'invention, on réalise d'abord une ou des gravures (par exemple : tranchées ou cavités ou caissons) puis une épitaxie, et le tout est ensuite traité, par exemple par une technologie de type Smart Cut TM ou de fracture de substrat. On peut également utiliser un dépôt de matériau amorphe au sein des cavités puis une recristallisation, également par traitement thermique. Suivant encore une autre approche, le deuxième matériau peut être formé via une technique d'amorphisation locale puis de recristallisation, par exemple par traitement thermique. Dans ce cas, la formation de cavités dans le premier matériau n'est pas nécessaire.
L'assemblage de la couche hybride avec le substrat support final peut comporter une ou plusieurs étape(s) intermédiaire(s) de transfert de la couche hybride, par exemple sur un substrat tampon. L'utilisation combinée d'un substrat tampon et de diverses possibilités d'éliminer tout ou partie du substrat et/ou de la couche hybride, permet de réaliser une couche hybride avec des propriétés de surface, variables en fonction de l'application visée. Parmi les techniques d'amincissement pouvant être utlisées, il y a la technologie Smart CutTM, et/ou l'amincissement mécanique (rodage, polissage, meulage etc...) et/ou encore la technique lift off et/ou un traitement thermique et/ou un traitement chimique et/ou un traitement plasma. L'élimination d'une partie au moins du substrat initial, et éventuellement d'une partie de la couche hybride, a alors lieu lorsque celle-ci est assemblée avec le substrat tampon. Dans ce cas, l'assemblage avec le substrat tampon peut être réalisé avec toute technique de collage de couche, par exemple par collage par adhésion moléculaire. Selon un mode de réalisation encore plus particulier, on élimine le substrat homogène, et une première partie de la couche hybride, lorsque celle-ci est assemblée avec le substrat tampon, laissant subsister une deuxième partie de la couche hybride. Un tel procédé peut comporter, en outre, un deuxième amincissement, de la deuxième partie de la couche hybride assemblée avec le substrat tampon. Selon un mode particulier de réalisation, on élimine donc une fraction de la deuxième partie de la couche hybride lorsque cette deuxième partie est assemblée avec le substrat tampon. L'amincissement de ladite portion de la couche hybride peut être réalisé par fracture le long d'un deuxième plan de fracture créé par une deuxième implantation d'ions ou d'atomes. Selon un exemple de réalisation, les premier et deuxième matériaux ont des orientations cristallines de directions différentes. Ils peuvent être tous deux semi-conducteurs, par exemple tous deux en silicium.
Selon encore un autre exemple les matériaux contenus dans les zones gravées (tranchées, cavités, caissons) ne sont pas tous identiques. Il peut y avoir au moins deux telles zones contenant des matériaux de natures différentes. Selon encore un autre exemple le premier matériau est du germanium et le deuxième matériau est de l'arséniure de gallium. Selon encore un autre exemple, la couche hybride comporte des zones alternées d'un premier matériau semi-conducteur et d'une pluralité de deuxièmes matériaux semi-conducteurs. Cette pluralité de deuxièmes matériaux semi-conducteurs peut en outre comporter une pluralité de couches de matériaux semi- conducteurs. Chaque couche de la pluralité de couches de matériaux semi-conducteurs peut être obtenue par épitaxie. Les zones en deuxième matériau semi- conducteur peuvent être formées affleurant à la surface du substrat initial. Elles peuvent aussi être formées jusqu'à un niveau situé au-dessus ou en dessous de la surface du substrat. Des procédés de planarisation peuvent être utilisés pour réduire cette différence de niveau. Un matériau supplémentaire peut également être ou non déposé pour combler la différence entre le niveau du deuxième semi-conducteur et la surface du substrat. L'invention concerne également un dispositif (par exemple semi-conducteur) à couche hybride, comportant un substrat support, une couche continue d'un diélectrique enterré et, sur cette couche, une couche hybride comportant des zones alternées d'un premier matériau et d'au moins un deuxième matériau, ces deux matériaux étant différents de par leur nature, et/ou leur composition et/ou leurs caractéristiques cristallographiques. Des exemples de matériaux semi-conducteurs pouvant être utilisés dans un procédé ou un dispositif selon l'invention, sont les suivants : - un premier et un deuxième matériaux semi- conducteurs tous deux en silicium, avec des orientations cristallines de directions différentes, - un premier matériau semi-conducteur en germanium et un deuxième matériau semi-conducteur en silicium, ou encore en arséniure de gallium ; l'invention peut donc concerner, dans ce cas, une cointégration d'un point de vue électrique mais également d'un point de vue optique et électrique. La couche hybride peut comporter des zones alternées d'un premier matériau, par exemple un semi conducteur et d'une pluralité de deuxièmes matériaux, par exemple semi-conducteurs, la pluralité de deuxièmes matériaux, par exemple semi-conducteurs, pouvant comporter une pluralité de couches de matériaux, par exemple semi-conducteurs. Les zones en deuxième matériau semi-conducteur peuvent être formées affleurant à la surface du substrat semi-conducteur, ou bien jusqu'à un niveau situé en dessus ou en dessous de la surface du substrat semi-conducteur. Dans ce deuxième cas, un matériau, par exemple isolant électrique, peut être ou non déposé 9
pour combler la différence entre le niveau du deuxième matériau, par exemple semi-conducteur et la surface du substrat initial. A la différence des techniques connues, l'invention permet de réaliser un film hybride sur un diélectrique continu. En outre, elle permet de maîtriser les propriétés de surface en fonction de la technique utilisée (substrat tampon ou pas notamment). BRÈVE DESCRIPTION DES DESSINS - Les figures 1A-1E, et 1I - 1K et 10 représentent des étapes d'un procédé de réalisation d'un composant en vue de la formation d'une structure hybride selon l'invention. - Les figures 1F-1H, et 1L représentent des étapes d'un premier procédé de réalisation d'une structure hybride selon l'invention. - Les figures 2A-2D représentent des étapes d'un deuxième procédé de réalisation d'une structure hybride selon l'invention. - Les figures 3A- 3C représentent des étapes d'un troisième procédé de réalisation d'une structure hybride selon l'invention. - Les figures 4A et 4B représentent des étapes d'un quatrième procédé de réalisation d'une structure hybride selon l'invention. - Les figures 5A-5G représentent des étapes d'un cinquième procédé selon l'invention, en vue de la réalisation d'une structure hybride Ge/GaAs. -Les figures 6A-6D représentent des étapes d'un sixième procédé selon l'invention, en vue de la réalisation d'une structure hybride comportant des couches de matériaux semi-conducteurs. - Les figures 7A-7B représentent des étapes d'un cas particulier du sixième procédé selon l'invention. - Les figures 8A-9B représentent des étapes d'assemblage, puis d'amincissement, dans le cas d'un substrat comportant une couche intermédiaire (figures 8A, 8B) et dans le cas d'un substrat ne comportant pas une telle couche intermédiaire (figures 9A, 9B) EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS Un premier mode de réalisation détaillé est expliqué en liaison avec les figures 1A-1H et lI-1L.
Il s'agit d'un procédé de réalisation d'un substrat hybride avec la présence d'une couche continue d'un isolant électrique enterré, ou encore d'une couche hybride 26' sur une couche continue 42 d'un isolant électrique enterré, qui repose lui-même sur un substrat 40 (figures 1H et 1L). Comme expliqué ci-dessous, cette couche continue isolante enterrée peut être composée de deux couches 42, 42'. Pour des raisons de clarté, nous détaillerons le cas d'une couche hybride d'un même matériau ayant une première orientation cristalline A , par exemple (110), et une deuxième orientation cristalline B , par exemple (100). Toutefois une couche hybride avec d'autres combinaisons de matériaux peut être réalisée, soit, plus généralement, une combinaison de zones d'un premier et d'un deuxième matériau différent du premier matériau par ses propriétés physiques telles que, par exemple, sa nature et/ou ses caractéristiques cristallographiques.
Dans le cas où ces matériaux sont des matériaux semi-conducteurs, on peut choisir du Si (premier matériau semi-conducteur) et du SiXGe1_X (deuxième matériau semi-conducteur), ou du SiXGe1_X (premier matériau semi-conducteur) et du SiyGe1_y (deuxième matériau semi-conducteur) etc.... Dans la suite, la plupart des exemples concernent des matériaux semi-conducteurs. Mais, l'invention n'est pas limitée uniquement à une application à des matériaux semi-conducteurs.
Par ailleurs la couche hybride 26' peut comporter plus de deux matériaux différents. Dans une première étape (figure 1A), on sélectionne un substrat 20 constitué d'une superposition d'au moins une couche 26 d'orientation A (premier matériau), et d'un substrat ou d'une couche 22 d'orientation B, homogène, avec, ou non, la présence d'une couche, 24, séparant les couches 22 et 26. Dans la suite, on appelle deuxième matériau le matériau 32 (voir figure 1D) qui constitue, avec le premier matériau, la couche hybride et qui est obtenu, par exemple par croissance dans les tranchées, ou obtenu par dépôt puis traitement thermique ou par amorphisation puis traitement thermique. Le substrat ou la couche 22 constitue un troisième matériau, apte à recevoir le deuxième matériau en fonction du procédé utilisé pour former celui-ci.
La couche intermédiaire 24 est facultative et peut être constituée d'un diélectrique ou de tout autre type de matériau, semi-conducteur ou non. Par ailleurs, dans le mode de réalisation illustré en liaison avec les figures 1A-1H, mais aussi dans les autres modes de réalisation, même si l'exemple illustré concerne le plus souvent un substrat de départ comportant 3 couches (telles que les couches 22, 24, 26 de la figure 1A), l'invention peut s'appliquer à un nombre n quelconque de couches, avec n>3. Par exemple, la figure 1I représente le cas d'un substrat 20 de départ comportant n = 5 couches 220, 240, 260, 280, 300. Au cours d'une deuxième étape, le substrat initial 20 est préparé : des tranchées (ou caissons ou cavités) 28, 30 sont gravées jusqu'au substrat ou jusqu'à la couche homogène 22. Pour cette étape, on peut réaliser, dans un premier temps, une tranchée étroite 28', 30' jusqu'au substrat homogène 22, et réaliser ensuite une gravure latérale plus importante de la couche 26 (premier matériau) de manière à obtenir la largeur souhaitée des tranchées 28, 30. L'intérêt de la couche 24 est alors de permettre de réaliser ces zones gravées 28-30 larges avec des prises de germe 28'-30' étroites, la couche 24 jouant par exemple un rôle de couche d'arrêt. Ainsi, sur la figure 1B, les largeurs de ces zones 28-30 qui se trouvent dans le film 26 sont supérieures aux largeurs des zones gravées 28'-30' qui ne se trouvent, elles, que dans la couche intermédiaire 24.
Dans une troisième étape (figure 1C) on réalise la couche hybride. Pour cette étape, on remplit les cavités 28, 30 précédemment réalisées, avec le deuxième matériau 32 (par exemple du Si) qui est, dans l'exemple considéré, de même orientation cristalline que le matériau de la couche ou du substrat 22 (ici un matériau d'orientation B). Si le substrat initial 20 n'a pas été gravé (auquel cas les tranchées 28, 30 ne sont pas formées), situation qui est illustrée sur la figure 10, on peut alors mettre en oeuvre une technique d'amorphisation locale puis de recristallisation, où : a) l'on amorphise par implantation certaine zones, en fait les zones 32 de la figure 10. b) puis une montée en température contrôlée permet de re-cristalliser la couche avec une orientation préférentielle identique à celle du matériau de la couche 22, en particulier dans le cas où la couche 24 n'existe pas; dans ce cas le contrôle des joints de grains permet de garantir que l'orientation cristalline, pendant la re-cristallisation, soit imposée par le matériau de la couche 22, et que le deuxième matériau 32, ainsi généré, soit effectivement cristallin, notamment au niveau de la zone hybride formée dans la couche suite transférée. recristallisation à cas, par exemple, où SrTiO3. 26, zone hybride qui sera par la On peut aussi avoir une partir de la couche 24, dans le cette couche est en LaTiO3 ou en Selon une autre approche (avec ou sans couche 24), un dépôt de silicium amorphe peut être effectué après définition des tranchées, ou des caissons ou cavités, suivi d'un traitement thermique adapté, dont le rôle est similaire au cas précédent (cf. étape b) ci-dessus) Avantageusement, le premier matériau 26 pourra être protégé pour éviter une croissance en surépaisseur du deuxième matériau 32. Selon encore une autre approche, plus générale, que la structure 20 dispose, ou non, d'une couche intermédiaire 24, on peut utiliser une étape de croissance du deuxième matériau 32, par exemple en silicium, par une technique d'épitaxie standard. Avantageusement, le premier matériau 26 pourra être protégé pour éviter une croissance en surépaisseur du deuxième matériau 32. L'épitaxie peut être précédée d'une passivation des flancs au niveau des tranchées, ou des caissons ou cavités, 28',30' et/ou 28,30 afin d'éviter toute amorce de croissance au niveau de la couche 26 et afin de garantir que l'orientation cristalline de la zone hybride finale dispose bien d'une orientation cristalline imposée par le matériau de la couche 22 et non pas par la couche 26. La figure 1E représente un autre exemple d'un composant obtenu selon l'invention : le composant 20 de départ ne comporte pas de couche intermédiaire 24, mais comporte un substrat 22, par exemple en germanium, et une couche 26, en un premier matériau, par exemple en silicium, formée ou déposée sur le substrat 22. Une seule cavité ou tranchée 28, gravée dans la couche initiale 26, est représentée sur cette figure. Dans cette cavité, ce n'est pas un seul matériau qui a été épitaxié, mais une pluralité de couches 1220, 1221, 1222 de différents matériaux. Une telle croissance épitaxiale d'une pluralité de couches peut être réalisée dans une ou plusieurs zones gravées dans le substrat 20 de départ. Dans le composant 100 obtenu, la couche hybride 26' est donc formée par l'alternance des zones 26 du premier matériau et de zones de plusieurs matériaux empilés sous la forme de couches. Les figures 1J et 1K représentent des étapes de traitement d'un substrat initial à plusieurs couches tel que celui de la figure 1I. Au moins une tranchée, ici 5 tranchées, ou cavités ou caissons, 14, 16, 18, 28, 30, est ou sont gravées pour chacune déboucher dans la couche voulue. Chaque tranchée, ou cavité ou caisson, est ensuite remplie d'un matériau 13, 15, 17, 32. certains de ces matériaux peuvent être identiques. Par exemple les tranchées ou cavités ou caissons 28 et 30 sont remplies du même matériau 32. Les quatre autres tranchées ou cavités ou caissons, sont remplies de matériaux différents entre eux et différents du matériau 32. Quel que soit le mode de réalisation, une étape de préparation par traitement de surface (par passivation de surface et/ou oxydation, et/ou dépôt de couches d'arrêts telles Si3N4 et/ou SiO2 et/ou tout autre type de matériau et/ou activation par plasma) peut être réalisée avant une étape ultérieure de collage.
La hauteur finale du (ou des) matériau(x) d'épitaxie 13, 15, 17, 32 peut être ajustée (comme celle des couches d'arrêt) afin de pouvoir gommer toute les aspérités de la surface 121, 380, 381, par exemple dues à une surépaisseur d'une zone 32 du deuxième matériau (on utilise ici et dans la suite la seule référence 32, mais toute la suite de la description vaut aussi pour une pluralité de matériaux comme illustré sur la figure 1K) par rapport à une zone 31 du premier matériau. Le problème d'état de surface se pose également lorsqu'on utilise la technique de la figure 10, non pas exactement dans les mêmes termes, mais en ce sens que le changement de la nature de la zone 32 de la figure 10 engendre une modification de sa surface qui ne sera plus similaire à celle de la couche 26. On peut ainsi obtenir une structure 100 ou 20 (figure 1D ou 1E ou 1K ou 10) dont la surface 380, 121, 381 est compatible avec les spécificité de la micro-électronique (planéité, rugosité, etc...) et est, comme la couche superficielle 26', de type hybride c'est-à-dire qu'elle présente une alternance de zones 31 du premier matériau et de zones 32 du deuxième matériau. A cette fin on peut par exemple utiliser le polissage mécano-chimique (CMP), ou chimique, et/ou un ou des traitements thermiques, et/ou un ou plusieurs traitements plasma, dans lesquels la sélectivité entre les deux matériaux dans l'exemple choisi, peut être, avantageusement exploitée. Dans la suite, on donne des exemples de réalisation d'étapes pouvant suivre les étapes précédentes.
Dans ces différents exemples présentés ci-dessous, on réalise un transfert de la couche hybride 26'. Ce transfert met notamment en oeuvre un amincissement du substrat 100 de la figure 1D ou 1E ou 1K, amincissement qui peut être réalisé par diverses techniques et notamment par implantation, dans ce substrat, d'ions ou d'atomes pour former un plan de fracture, puis une fracture le long de ce plan. L'étape d'implantation conduisant à la formation de cette zone de fracture peut être réalisée : -dans le film 26' hybride, pour y définir une zone 36 de fracture, comme illustré sur la figure 1F, - ou alors dans la couche ou le substrat homogène 22 (voir notamment l'exemple 2 ci-dessous, figures 2A-2D). Le choix entre ces possibilités peut être effectué en fonction des dimensions des tranchées 28', 30' réalisées pour l'épitaxie, selon que ces dimensions autorisent, ou non, un amincissement adéquat ainsi qu'une mise à niveau des tranchées ou cavités ou caissons 28',30' et de la surface libérée. Dans la suite, il est fait référence à plusieurs reprises à la technologie Smart Cu-Cm . Un exemple de cette technique est décrit dans l'article de A.J. Auberton-Hervé et al. Why can Smart-Cut change the future of microelectronics ? paru dans International Journal of High Speed Electronics and Systems, Vol. 10, N .1 (2000), p. 131-146.
Exemple 1 : On cherche à adapter l'état de surface d'une structure 100 du type de celle décrite ci-dessus en liaison avec la figure 1D ou 1E ou 1K, obtenue, par exemple, par épitaxie puis préparation de surface, ou par toute autre technique de préparation mentionnée. On cherche à maîtriser cet état de surface pour son importance, par exemple dans l'emploi de la technologie Smart CutTM, en terme de morphologie de la surface (planéité, rugosité, etc...) et de propriétés physico-chimiques (contamination, hydrophilie, etc...). A cette fin on met en oeuvre des traitements par chimie, et/ou par CMP, et/ou par oxydation, et/ou par implantation plasma, etc.... La surface peut être ainsi préparée et adaptée pour répondre aux spécificités des techniques de report de couche. Les étapes suivantes de ce type de traitement peuvent être des étapes d'implantation de la structure 100 puis de transfert.
Comme illustré sur la figure 1F, on réalise un plan de fracture 36 par une implantation 34 d'ions ou d'atomes dans le film ou la couche hybride 26'. L'implantation peut être réalisée suivant des techniques telles qu'un masquage localisé, pour assurer que la fragilisation sera dans un plan, malgré des matériaux traversés pouvant être très différents entre eux et dans lesquels les profondeurs d'implantation peuvent être différentes. On réalise une couche diélectrique 42', 42, par exemple un oxyde, par dépôt ou croissance, sur la structure 100 et/ou sur un substrat 40 d'assemblage (figure 1G); éventuellement un dépôt 42' sur la structure 100 peut être fait avant ou après l'implantation. Chacune de ces couches 42, 42' est un diélectrique ou autre, par exemple une couche d'oxyde, ou de nitrure, ou d'oxyde/nitrure ou autre (figure 1G). Le substrat implanté, éventuellement muni de la couche 42', est ensuite assemblé à un substrat receveur 40, éventuellement muni d'une couche diélectrique 42.
La face d'assemblage du substrat implanté est la face 380, 121 (par exemple la face post-épitaxie dans le cas où la croissance du matériau 32 a été obtenue par épitaxie; même face d'assemblage pour le cas où il y a amorphisation), qui a été traversée par le faisceau 34 (figure 1F); cette face est mise en contact avec la couche 42 (si celle-ci est présente). Si une couche 42' a été réalisée sur la structure 100 la face d'assemblage du substrat implanté est alors la surface 420 de cette couche 42' (figure 1G). Selon un autre mode de réalisation, et après assemblage avec un substrat 40 (recouvert éventuellement d'une couche 42, Figure 1G) on effectue un amincissement mécanique, par exemple par meulage, ou rodage, ou polissage etc..., de la structure 100, à partir de la couche 22, jusque dans la couche 26', donc sans implantation d'ions ou d'atomes 34 préalable, ni fracture. Cette étape peut également être combinée à un traitement chimique en voie humide ou sèche et/ou des traitements thermiques et/ou des traitements plasma facilitant l'amincissement.
Par amincissement, ou par fracture le long du plan 36, on élimine donc toute la partie du substrat 100 comportant la couche 22, l'éventuelle couche 24 (celle-ci a été modifiée localement du fait des tranchées remplies du deuxième matériau 32) et une partie de la couche 26'. Lastructure finale (figure 1H), obtenue après transfert et amincissement, comporte une couche hybride (orientation B /orientation A dans l'exemple considéré ; mais, plus généralement : deuxième matériau 32/ premier matériau 26 ou, encore plus généralement : pluralité de deuxièmes matériaux 13, 15, 17, 32/premier matériau 26) sur la(les) couche(s) 42 et/ou 42'. Cette couche hybride résulte de la couche 26'. La surface 381, qui résulte de la fracture le long du plan 36 et/ou d'un amincissement jusque dans la couche 26', peut ensuite être préparée pour satisfaire au standard actuel de la micro- électronique en termes de planéité, rugosité, cristallinité, etc....
On a représenté en figure 1L, le cas où le premier matériau alterne, dans la couche hybride, avec une pluralité de deuxièmes matériaux 1222, 1221 formés en couches (ici seulement deux couches), à partir d'un substrat de départ comme celui de la figure 1E. L'ordre d'empilement des couches est l'inverse de celui de la figure 1E (ici: couche 1222 vers le substrat 40 et couche 1221 vers la surface 381). Exemple 2 : Comme déjà indiqué ci-dessus, la topographie de la structure 100 peut avoir une importance sur certaines structures finales, par exemple du fait des compatibilités avec la technologie Smart CutTM Si l'état de la surface 380, 121, du fait de ses propriétés macroscopiques (rugosité, uniformité, etc...), est une limitation à certaines applications particulièrement vis-à-vis des procédés de report de couche (et notamment si on met en oeuvre un collage par adhésion moléculaire à la suite d'une étape de fracture telle que réalisée dans la technologie Smart CutTM ), on peut réaliser, selon le présent exemple 2, un autre type de transfert afin de s'affranchir de cette surface 380, 121. On va alors utiliser la surface entre la couche 26' et la couche 24 de la figure 1D comme interface de collage en passant par le biais d'un substrat tampon intermédiaire. Dans la cas des figures 1E et 1K on peut ajuster la profondeur d'implantation pour définir la position la plus judicieuse du plan de fracture. On prépare la structure 100 en réalisant sur sa surface 380, 121 (qui est également la face libre de la couche hybride 26') un dépôt d'une couche 73 (figure 2A), par exemple une couche diélectrique telle qu'une couche d'oxyde ; éventuellement le dépôt de cette couche diélectrique peut être fait après implantation ; il est également possible de réaliser une oxydation superficielle de la couche hybride 26'. L'autre face de la couche hybride 26', libérée en cours de procédé, est destinée à être assemblée avec le substrat final 40, ou avec une couche isolante 42 formée sur ce substrat final (voir figure 2D).
Ce dépôt ou cette oxydation a lieu au moins sur la surface 380, 121 pour subir ensuite une étape de planarisation permettant un collage ultérieur avec un substrat tampon 70, qui est recouvert, ou non, d'une couche diélectrique 72 (voir figure 2B). Dans cet exemple, l'étape d'implantation est réalisée dans le substrat porteur 22 (figure 2A) où est ainsi défini un plan 36' de fracture. Ce plan, à son tour, va permettre de séparer une partie 52 de ce substrat porteur 22. Cette étape est souvent facilitée si on est parti initialement d'une structure 20 (Figure 1A) ne comportant pas de couche intermédiaire 24 : le plan de fracture 36' est, en effet, alors défini dans un matériau homogène plutôt que dans une zone mixte 24, ce qui facilite le transfert et, surtout, le traitement final du film (il n'y a pas à mettre à niveau la zone mixte 24 de la Figure 1D). Une étape de collage du composant 100 avec un substrat tampon 70 est ensuite réalisée (figure 2B), ce dernier étant muni, ou non, d'une couche diélectrique 72. Le composant 100 est assemblé par la surface 373 de la couche 73, ou par la surface 380 si la couche 73 n'est pas présente. Cette face d'assemblage du composant 100 est préparée pour la rendre apte au collage sur la surface 370 du substrat tampon 70 ou sur la surface 372 de la couche 72 (Figure 2B). C'est après ce collage qu'une étape de fracture peut être réalisée, grâce à l'implantation, permettant d'éliminer la partie 52 du substrat porteur 22.
Comme déjà indiqué dans le cadre de l'exemple 1, selon un autre mode de réalisation, on effectue un amincissement mécanique de la structure empilée de la figure 2B, après le collage avec le substrat tampon 70, cette fois jusqu'à élimination d'une partie 52 du substrat porteur initial 22 ; là encore cette variante ne nécessite ni implantation 34 ni fracture le long d'un plan d'implantation 36'. Cette étape peut également être combinée à un traitement chimique facilitant l'amincissement. On amincit ensuite le tout en retirant le reste du substrat porteur 22 et éventuellement la couche 24 ; on libère ainsi la face 326' de la couche hybride 26' (Figure 2C), et on obtient ainsi la structure 200 de la figure 2C, à couche hybride 26', éventuellement sur des couches isolantes 72-73 et sur un substrat tampon 70. Cette dernière structure 200, ou plutôt la couche hybride, munie ou non d'une couche diélectrique 43, est ensuite collée sur le substrat final 40, muni ou non de sa couche 42; puis le substrat tampon 70, et éventuellement les couches 72-73, sont retirés(figure 2D). A la différence de l'approche précédente (exemple 1), la surface finale libre, selon la présente approche, est constituée par la surface 380, 121 obtenue après épitaxie, ou après amorphisation, ce qui peut éventuellement satisfaire les spécificités fixées par exemple par les technologies CMOS qui suivront.
Dans cet exemple c'est l'interface 326' qui est en contact de l'empilement 42-43 alors que, dans l'exemple précédent, c'était la surface 380, 121 initialement libre (voir figures 1F, 1G et 1H) qui avait été collée. La figure 2D représente également le cas où le premier matériau alterne avec une pluralité de deuxièmes matériaux 1220, 1221, 1222 formés en couche, à partir d'un substrat de départ comme celui de la figure 1E. Cette fois, à la différence de la figure 1L, l'ordre des couches depuis le substrat 40 vers la surface 380 est le même que celui de la figure 1E (ici : couche 1220 vers le substrat 40, couche 1221 intermédiaire et couche 1222 vers la surface 380). Dans les deux cas (exemple 1 et exemple 2) on obtient un assemblage comportant un substrat 40, une couche isolante continue, et une couche hybride.
Exemple 3 : Le présent exemple est utile notamment dans le cas où l'interface arrière entre les couches 22 et 24, (ou 22 et 26 si il n'y a pas de couche 24), n'est pas adaptée, car dégradée par les étapes de procédés décrites ci-dessus en liaison avec les figures 1B à 1E ou 1J à 1K. On considère toujours que la surface 380, 121 est adaptée aux applications finales envisagées (microélectronique, optoélectronique, etc...). Comme indiqué précédemment, la surface post-épitaxie 380, 121 peut poser problème en vue d'un collage par adhésion moléculaire, par exemple comme mise en oeuvre dans la technologie Smart CutTM, mais peut satisfaire les procédés ultérieurs. Un deuxième problème réside dans l'interface 326', dite interface arrière , du film hybride 26', après épitaxie. En effet, cette interface peut présenter des propriétés variables, par exemple à cause de la gravure latérale mise en jeu pour réaliser les caissons (caissons d'orientation B (100) dans l'exemple précédent). Si on ne réalise pas de gravure, elle peut aussi ne pas être compatible pour des raisons telles des joints de grains ou autres. Afin de résoudre ces problèmes, et selon le présent exemple 3, on utilise, comme dans le précédent exemple, un substrat tampon 70 intermédiaire. Par contre, on réalise une implantation 34 dans le film hybride 26' lui-même (figure 3A). On peut éventuellement préparer la structure 100 en réalisant sur sa surface 380, 121 (qui est également la face libre de la couche hybride 26') un dépôt d'une couche, par exemple diélectrique 73, par exemple encore une couche d'oxyde; le dépôt de cette couche peut être fait avant ou après implantation 34 ; il est également possible de réaliser une oxydation superficielle de la surface 380 de la couche hybride 26'. Le faisceau 34 d'implantation permet de définir un plan 36 de fracture, cette fois dans la couche hybride 26'. Ce plan va permettre de séparer une partie 38 de la zone hybride formée précédemment.
L'implantation est réalisée, ou non, à travers le film 73 qui sera conservé, ou non, lors de l'étape ultérieure de collage avec le substrat tampon. On réalise une première fracture (étape de séparation selon la technologie Smart CutTM ) selon ce plan 36, après collage avec une couche 72, par exemple une couche diélectrique, de préférence épaisse, solidaire d'un substrat tampon 70 (figure 3B), ou après collage directement sur le substrat tampon 70. La surface à coller ensuite, sur le substrat 40 muni, ou non, d'une couche isolante 42, est la surface 360 qui résulte de cette opération de fracture. Sur cette surface 360 on peut déposer, ou non, une couche 43, par exemple une couche diélectrique. L'une de ces deux couches 42 et/ou 43 a la qualité de diélectrique. Cette surface peut être préparée et adaptée pour un deuxième collage en suivant des procédés classiques (chimie, et/ou CMP, et/ou plasma, et/ou oxydation etc...) Le fait d'utiliser une surface 360 de type après technologie Smart CutTM est avantageux car on peut maîtriser les propriétés de cette surface. Cette maîtrise est importante, en particulier dans le cas où l'interface arrière initiale peut être limitante. Par exemple si le deuxième matériau 32 est obtenu par dépôt par exemple EOL (ce qui correspond au cas des cavités dans le film 26 plus larges que dans le film 24 ou le matériau 22), l'interface avec le matériau 22 ou 24 peut être fortement défectueuse. On réalise alors un collage de cette surface 360 sur un substrat 40, muni, ou non, d'une couche isolante 42 (voir par exemple la couche d'oxyde 42 de la figure 3C). On peut ensuite démonter le substrat tampon 70 (figure 3C) et éliminer les éventuelles couches 72-73. Le démontage peut être réalisé à l'aide d'une ou plusieurs des techniques suivantes : technique mécanique, ou chimique, ou par démontage, ou lift off.
Alternativement on peut aussi utiliser la technologie Smart CutTM avec implantation, avant l'étape de collage, et formation d'un plan de fracture dans le substrat 70 ou dans l'une des couches 72 ou 73 (si cette couche implantée n'est pas diélectrique). La différence entre les exemples 2 et 3 réside donc principalement dans la nature de la surface qui va être collée, au final, sur un substrat 40 (éventuellement via les couches 42-43) : dans le cas de l'exemple 2, il s'agit de l'interface entre la couche hybride 26' et, soit la couche intermédiaire 24, soit le substrat 22 ; dans le cadre de l'exemple 3, il s'agit d'une surface qui résulte d'une fracture réalisée dans l'épaisseur de la couche hybride 26'.
A la différence de l'exemple 1, la surface finale libre, selon le présent exemple 3, est, comme dans le cas de l'exemple 2, constituée par la surface 380 (obtenue après épitaxie ou amorphisation et traitement thermique), ce qui peut satisfaire les spécificités fixées par les applications finales de la structure (microélectronique, optoélectronique, etc...) La figure 3C représente également le cas où le premier matériau alterne avec une pluralité de deuxièmes matériaux 1221, 1222 formés en couche, à partir d'un substrat de départ comme celui de la figure 1E. Là encore, à la différence de la figure 1L, l'ordre des couches depuis le substrat 40 vers la surface 380 est le même que celui de la figure 1E (ici : couche 1221 vers le substrat 40, et couche 1222 vers la surface 380).
Exemple 4 : Dans cet exemple, on suppose que ni l'interface entre les couches 22 et 24 (ou entre les couches 22 et 26) ni la surface 380, 121 ne sont compatibles avec les spécificités requises pour les applications finales (microélectronique, etc...). Dans l'exemple 3 précédent, on a collé une surface 360 issue de l'étape de fracture (par exemple par la technologie Smart CutTM) dans la couche hybride. Dans le présent exemple 4 la surface finale du substrat est encore issue de l'étape de fracture (là encore de préférence par la technologie Smart CutTM ) Cet exemple 4 met en oeuvre des étapes communes à l'exemple précédent, sauf dans le report final de la couche. En effet, ce n'est qu'une partie 38' seulement de la portion 38, obtenue par fracture de la couche hybride 26', qui va être reportée. De fait, selon cet exemple 4, la portion 38 de la couche hybride 26' subit également une implantation, afin de permettre une deuxième fracture dans cette couche hybride. Les deux premières étapes sont donc similaires à celles décrites ci-dessus en liaison avec les figures 3A et 3B. Après élimination d'une partie du substrat 100 (couches 22, 24 et une première partie de la couche 26' du fait de la première fracture le long du plan 36) on réalise un deuxième plan de fragilisation dans le film 38 collé sur, ou assemblé avec, son substrat tampon 70 avec les couches éventuelles 72-73. Ainsi, sur la figure 4A, est représenté un deuxième faisceau 34' d'implantation. Il permet de définir un deuxième plan 36" de fracture, cette fois dans la portion 38 de la couche hybride (figure 3B). Puis, on colle et on reporte, par fracture le long de ce deuxième plan 36", la couche hybride 38' (figure 4B). La fracture permet de séparer suivant le plan 36" une couche ou partie 38' de la portion 38 initialement séparée de la couche hybride 26'. Une autre sous-couche ou partie 38" de cette couche hybride 38 reste liée au substrat tampon 70 après fracture le long de ce plan 36". Au final, l'interface collée sera une surface 360 résultant d'une opération de fracture (cette surface est de type post technologie Smart CutTM ). Si on remarque que la surface 380 du dessus est également du même type que la surface 360, on comprend que cette approche permet de résoudre par exemple les problèmes d'inhomogénéité constatés après épitaxie. Autrement dit, ce mode de réalisation permet d'obtenir une couche hybride présentant deux surfaces résultant chacune d'une opération de fracture. La figure 4C représente également le cas où le premier matériau alterne avec une pluralité de deuxièmes matériaux 1221, 1222 formés en couche, à partir d'un substrat de départ comme celui de la figure 1E. Là encore, à la différence de la figure 1L, l'ordre des couches depuis le substrat 40 vers la surface 380 est le même que celui de la figure 1E (ici : couche 1221 vers le substrat 40, et couche 1222 vers la surface 380). Mais l'opération de fracture le long du plan 36" peut amener à séparer ces couches les unes des autres, ainsi sur la figure 4B est représentée le cas où la couche 1222 (emmenée par le substrat tampon 70) est séparée de la couche 1221, seule cette dernière restant sur le substrat 40 ou sur l'oxyde 42-43. Un autre mode de réalisation de l'invention va être décrit. Il s'agit là aussi d'un procédé de transfert de film localement structuré permettant en outre de réaliser un diélectrique enterré continu sous un film hybride. Mais le substrat initial est différent, car il est composé d'une couche initiale d'un premier matériau, couche qui peut être autoportée ou supportée par un substrat porteur. On va alors réaliser des tranchées, puis une épitaxie, directement dans cette couche homogène d'un premier matériau. On sélectionne un premier substrat initial, en un premier matériau 120 (figure 5A), par exemple en germanium (massif ou résultant d'une épitaxie épaisse continue sur un substrat porteur). Ce premier matériau est de préférence favorable à l'épitaxie de composés comme les alliages III-V, II-VI etc.... On réalise dans ce substrat des cavités 122, 124 par gravure locale (figure 5B), dont la profondeur peut être ou non contrôlée de telle sorte qu'elle représente l'épaisseur finale du film hybride qui sera par la suite reporté sur un substrat tampon (470) ou final (140). On réalise ensuite une épitaxie d'un deuxième matériau 126, 128, par exemple du GaAs (ou, plus généralement d'un alliage semi-conducteur III-V, ou II-VI) sur l'ensemble de la profondeur de chaque tranchée 122, 124 (figure 5C). Eventuellement les matériaux 126, 128 sont différents l'un de l'autre. Selon encore une autre variante on peut également réaliser, dans les tranchées 122, 124, des épitaxies multiples en vue de réaliser un empilement composite. Par exemple, dans le cas d'un substrat 120 en germanium, on peut faire croître du GaAs dans les tranchées, mais également des alliages : selon un exemple on épitaxie une fine couche de GaAs puis, par-dessus, par exemple du AlGaAs, puis par exemple encore, de l'AlGaN par-dessus le AlGaAs. On ne remplit donc pas les tranchées 122,124 avec un seul matériau unique. Le second matériau 126, 128 peut donc être composite, en couches multiples, selon le matériau final que l'on désire avoir au sein de la tranchée. Une étape de polissage et/ ou traitement thermique et/ou de traitement chimique et ou de traitement plasma permet de ramener le niveau de GaAs épitaxié 126, 128 au niveau de la surface 121 du substrat 120 (figure 5D). Comme pour les exemples précédents, on peut réaliser des dépôts d'isolant de type SiO2, ou Si3N4 etc... pour aider à la préparation de la surface en vue d'un collage ultérieur.
Comme déjà indiqué, en liaison avec les précédents modes de réalisation d'intégration hybride selon l'invention, on peut avantageusement réaliser, préalablement à l'épitaxie : - une passivation des flancs des tranchées 122, 124 pour leur éviter de perturber la croissance, - et/ou une éventuelle ingénierie de la surface de ces flancs (dépôt de couches/multicouches de diélectriques, etc...). Cette étape conduit à l'obtention, dans le substrat 120, d'une couche hybride 132 comportant une alternance de zones 127 en premier matériau, par exemple en Ge, et de zones épitaxiées 126, 128. Une implantation, en vue d'un transfert, peut ensuite être réalisée dans le substrat 120 par la face avant 121, afin de faciliter une étape ultérieure d'amincissement par fracture. Le plan de fragilisation 130 ainsi obtenu délimite une zone du substrat comportant une couche 131 en matériau du substrat 120 initial et la couche hybride 132. Là encore on peut disposer une couche d'isolant avant l'implantation. Un collage de la structure est ensuite réalisé avec un substrat support 140 (figure 5E), éventuellement via une couche diélectrique 142. Là encore on peut faire le collage avec ou sans couche diélectrique de collage, et si il y a une couche de collage, elle peut être formée sur le substrat 140 (couche 142 comme sur la figure 5E) et/ou sur la surface 121. La fracture dans le plan d'implantation permet le transfert de la couche 131 et de la couche hybride 132. On peut alors obtenir, par un amincissement plus ou moins important : - une surface libre mixte 134 (cas de la figure 5F), la couche hybride 132, par exemple en Ge/GaAs, étant à découvert ; à cette fin la partie 131 du substrat 120, située entre la couche hybride 132 et le plan de fracture 130 peut être éliminée, par exemple par polissage, et/ou traitement chimique, et/ou traitement plasma, et/ou traitement thermique etc... ; - ou des caissons 126, 128 enterrés, par exemple en GaAs (cas de la figure 5G) ; dans ce cas, la partie 131 du substrat 120, située entre la couche hybride 132 et le plan de fracture 130 n'a pas été totalement éliminée. On n'élimine pas cette couche après le transfert, mais on peut l'éliminer ultérieurement, tout ou partie dans sa surface ou son epaisseur, par exemple après avoir réalisé des dispositifs en surface. Au lieu d'utiliser la technique de fracture après implantation, on peut utiliser, en tant que technique de retrait d'une partie du support initial 120 : un amincissement mécanique et/ou chimique etc.... Diverses variantes de ce mode de réalisation peuvent être mises en oeuvre: ainsi il est possible, comme dans les modes de réalisation précédents (cf. exemples 3 et 4 ci-dessus) de positionner le plan 130 d'implantation dans la couche hybride 132. On peut ainsi avoir une surface finale libre, telle que la surface 134 de la figure 5F qui est la surface définie par le fonds des tranchées 122, 124, ou bien une surface qui résulte d'un plan 130 de fracture. En outre, suivant la surface libre que l'on souhaite avoir au final, on peut utiliser, ou non, un substrat tampon intermédiaire. L'utilisation d'un substrat intermédiaire permet d'avoir, en tant que surface libre finale, la surface hybride (désignée globalement par la référence 121 sur la figure 5D). Enfin, on peut réaliser plusieurs étapes d'implantation dans la couche hybride 132, et plusieurs fractures le long des différents plans d'implantation ainsi constitués, comme dans le cas de l'exemple 4 décrit ci-dessus et avec les mêmes avantages, c'est-à-dire la possibilité de voir une couche hybride dont les deux surfaces (la surface libre et la surface en contact avec le substrat final 140 ou avec sa couche diélectrique 142) sont des plans de fracture. Eventuellement l'utilisation d'un substrat tampon permet de choisir la surface assemblée et la surface libre.
La figure 6A concerne le cas d'une épitaxie, réalisée dans la tranchée 122 du substrat 120 de la figure 5B, qui résulte d'un empilement de matériaux, par exemple une couche GaAs 1220, une couche d'InGaAs 1221 et une couche 1222 InGasP.
On peut donc obtenir une tranchée avec des matériaux multiples 1220, 1221, 1222. Une ou plusieurs de ces couches peut/peuvent être une ou des couches d'adaptation. La couche 132 du substrat 120 est une couche hybride, avec alternance de zones en un premier matériau (celui du substrat 120) et de zones en un deuxième matériau composite formé d'empilements 1220/1221/1222. Une implantation, en vue d'un transfert, peut ensuite être réalisée dans le substrat 120, par la face avant 121, afin de faciliter une étape ultérieure d'amincissement par fracture. Le plan de fragilisation 130 ainsi obtenu (figure 6B) délimite une zone du substrat comportant par exemple une couche 131 en matériau du substrat 120 initial et la couche hybride 132. Il est donc procédé au transfert par implantation puis fracture ; en variante, on procède à un amincissement mécanique et/ou chimique, auquel cas aucune étape d'implantation préalable n'est nécessaire. La couche hybride 120 peut ensuite être assemblée avec un substrat 140, par exemple recouvert d'une couche 142 diélectrique telle qu'une couche d'oxyde (cas de la figure 6B). Cette couche hybride 120 est assemblée par la face 121 dans laquelle les ouvertures des tranchées 122 sont pratiquées ; si la couche épitaxiée 1222 affleure la surface 121, alors cette couche épitaxiée est assemblée avec le substrat 140, soit directement, soit via une couche 142 d'isolant, elle même formée sur ce substrat 140 et/ou sur la couche hybride 120. Ces étapes permettent d'obtenir une structure comme illustrée en figure 6C. Sur cette figure, la partie 131 du substrat 120 autre que la couche hybride 132 a été éliminée, par exemple par polissage. Mais il est possible de laisser cette partie 131.
Là encore, un substrat intermédiaire ou tampon 70, 72 (comme sur les figures 3B ou 4A), peut être utilisé, permettant ainsi d'assembler avec le substrat 140 ou sa couche d'isolant 142, une surface du substrat 120 autre que la surface 121.
Diverses variantes de ce mode de réalisation peuvent être réalisées : ainsi il est possible, de positionner un plan d'implantation 130 dans la couche hybride 132. Enfin, on peut réaliser plusieurs étapes d'implantation dans la couche hybride, comme dans le cas de l'exemple 4 ci-dessus et avec les mêmes avantages. On peut aussi, partant de la structure de la figure 6B, éliminer certaines des couches ou des matériaux déposés par épitaxie, les couches 1221 et 1220 dans cet exemple.
Cette variante permet de rendre le premier matériau 120, qui est par exemple du germanium Ge, compatible, par des techniques de couches d'adaptation 1220-1221, non semi-conductrices, en vue d'une épitaxie du second matériau 1222. Les couches d'adaptation 1220- 1221 peuvent être ultérieurement enlevées sélectivement, par élimination de la portion de la couche 131 située au-dessus de la cavité 122. Sans cette compatibilité, le second matériau 1222 ne peut pas être épitaxié dans cette structure, directement sur le matériau du substrat 120. On peut considérer cette phase (épitaxie, transfert, retrait) comme une étape préliminaire pour réaliser des germes d'épitaxie du second matériau 1222 dans la couche hybride. Cette élimination a lieu par exemple par des chimies sélectives, et/ou par polissage, et/ou par attaque plasma, et/ou par traitement thermique. C'est l'exemple de la figure 6D, sur laquelle les couches de GaAs 1220 puis d'InGaAs 1221 ont été gravées, à partir de la structure de la figure 6C, laissant à découvert la couche d'InGaAsP 1222 dans la tranchée 122. Cette gravure a donc eu lieu après le report de la couche hybride. Ces alternatives peuvent être d'intérêt pour réaliser des puits quantiques avec des épitaxies multicouches que l'on conserve jusqu'à la fin, ou encore pour réaliser un film hybride mixte, comme par exemple Ge/InGaAsP en reprenant éventuellement (ou non) par la suite l'épitaxie d'InGaAsP. Dans une autre approche une épitaxie d'un matériau 1220 dans les cavités 122, 124 peut être arrêtée avant d'avoir atteint la surface 121 du substrat 120 (figure 7A). La différence de topographie peut être rattrapée par des dépôts (par exemple un oxyde épais 150) et un ou des amincissements permettant de récupérer la planéité. L'amincissement du film 150 est tel qu'à l'aplomb des zones en un premier matériau 120 il y a encore, ou non, présence du film 150. On obtient, là encore, une couche hybride, avec alternance de zones en matériau du substrat et de zones d'empilements 1220, 150. Cette couche hybride peut être assemblée avec un substrat 140, via une couche 142 par exemple d'oxyde (comme sur la figure 6B), pour obtenir une structure comme illustré en figure 7B. Sur cette figure, la partie 131 du substrat 120 autre que la couche hybride 132 a été éliminée. Dans les zones d'empilement, et pour cet exemple, on a créé une surépaisseur d'oxyde 142, 150. Selon une autre variante, après l'épitaxie du deuxième matériau, la surface peut être plus haute et la surépaisseur 150 est à l'aplomb du premier matériau.
Selon un mode particulier de réalisation de l'invention, on cherche à réaliser une couche hybride avec du Si. Pour cela, le procédé est identique à celui des figures 1A et suivantes mais on part d'une structure couche 22 en Ge/couche 26 en Si ou couche 22 en Ge/couche 24 en Si02/couche 26 en Si. Puis une épitaxie de Ge, ou de matériau semi-conducteur III-V, dans les tranchées 28,30 permet de réaliser, à partir du substrat 22, des caissons mixtes et donc une couche hybride 26'. Selon une variante, on réalise dans les tranchées 28,30 de la structure de la figure 1A un empilement de couche, comme dans le cas de la figure 6A. On obtient donc, là encore, une structure telle que celle de la figure 1C, mais c'est cette fois un empilement de couche qui est réalisé dans les tranchées 28,30. Ce mode de réalisation est illustré en figure 1E. Cette couche hybride est par la suite transférée sur un autre substrat, par exemple en appliquant l'une ou l'autre des techniques décrites ci-dessus dans le cadre des exemples 1 à 4. Dans ce mode de réalisation la structure initiale est donc la même qu'en Figure 1A, la couche 22 étant en Ge, la couche 26 en Si, avec ou sans couche 24. En outre, dans le cadre de ce mode de réalisation particulier, on peut mettre en oeuvre les étapes deprocédé décrite ci-dessus en liaison avec les figures 6A-7B, avec toutes les variantes de transfert décrites dans les figures 1A à 4B. En particulier, on peut, après report sur un substrat tel que le substrat 140, éliminer certaines des couches obtenues par épitaxie, pour réaliser une structure telle que celle des figures 6D-7B. En d'autres termes, on peut appliquer les étapes décrites ci-dessus en liaison avec ces figures 6A-7B à un substrat initial 120 qui n'est pas une couche de matériau unique, mais une structure telle que l'empilement 20 de la figure 1A. Quel que soit le mode de réalisation envisagé, le substrat 120 peut aussi être un substrat en Si désorienté 6 off , dans lequel on peut réaliser une épitaxie de Ge et/ou de matériaux semi-conducteurs de type III-V. Les figures 8A-9B permettent d'illustrer les différences de réalisation de structures hybrides lorsque l'implantation est réalisée dans un substrat 22, muni d'une couche intermédiaire telle que la couche 24, et lorsqu'elle est réalisée dans un substrat non muni d'une telle couche.
Dans le premier cas (figure 8A), on a gardé la couche 24. La figure 8A représente une situation similaire à celle de la figure 1F, mais dans laquelle la zone de fragilisation a été effectuée dans le substrat 22. Après assemblage avec le substrat 40, ou avec une couche 42 formée sur ce dernier (figure 8B), et après fracture le long du plan 36, la réalisation d'un amincissement jusqu'à l'interface couche 24-couche 26' (interface identifiée également par la flèche 27) peut s'avérer difficile à cause de la différence de nature des matériaux constituant la couche mixte 24. .2917235 SF 30023 PM 40
Or, c'est cet amincissement qui permettra de mettre en évidence la couche hybride 26'. Pour résoudre cette difficulté si, comme dans le cas de la figure 9A, qui représente une 5 situation initiale similaire, là aussi, à celle de la figure 1F, la couche 24 n'est initialement pas présente, la zone à amincir est, après fracture le long du plan 36, un matériau homogène 22 (figure 9B). L'amincissement jusqu'à l'interface 27, mettant là 10 aussi la couche 26' en évidence, est alors beaucoup plus simple. Dans un procédé et un dispositif selon l'invention, le premier matériau peut-être semi-conducteur, de même que le deuxième matériau ou au 15 moins un des deuxièmes matériaux. Par exemple, le premier matériau est du germanium et le deuxième matériau est un semi-conducteur II-V ou II-VI.

Claims (40)

REVENDICATIONS
1. Procédé de réalisation d'un substrat hybride, comportant un substrat support (40, 140), une couche continue d'un diélectrique enterrée (42, 142) et, sur cette couche, une couche hybride (26', 132) comportant des zones alternées d'un premier matériau (26, 120) et d'au moins un deuxième matériau (32, 126, 128, 1220, 1221, 1222), ces deux matériaux étant différents par leur nature et/ou leurs caractéristiques cristallographiques, ce procédé comportant : - la réalisation d'une couche hybride (26', 38, 38', 132), comportant des zones alternées d'un premier et d'au moins un deuxième matériaux, sur ou dans un substrat homogène (22, 120), - l'assemblage de cette couche hybride, de la couche continue de diélectrique (42, 142) et du substrat support (40, 140), - l'élimination d'une partie au moins du substrat homogène (22, 120), avant ou après l'étape d'assemblage.
2. Procédé selon la revendication 1, comportant en outre l'élimination d'une partie de la couche hybride, avant ou après l'étape d'assemblage.
3. Procédé selon l'une des revendications 1 ou 2, l'élimination d'une partie du substrat homogène et, éventuellement, d'une partie de la couche hybride, étant obtenue par amincissement, respectivement du substrat et, éventuellement, de la couche hybride.
4. Procédé selon la revendication 3, l'amincissement étant réalisé par fracture, respectivement du substrat homogène ou, éventuellement, de la couche hybride.
5. Procédé selon la revendication 4, la fracture étant réalisée le long d'un premier plan de fracture (36, 36', 130) créé par une première implantation d'ions ou d'atomes dans le substrat homogène ou dans la couche hybride.
6. Procédé selon la revendication 3, l'élimination d'une partie du substrat homogène et, éventuellement, d'une partie de la couche hybride, étant obtenue par amincissement mécanique, du substrat et éventuellement de la zone hybride.
7. Procédé selon l'une des revendications précédentes, le deuxième matériau ou au moins un des deuxièmes matériaux étant obtenu par croissance épitaxiale dans des cavités (28, 30, 122, 124) formées dans une couche sur le substrat homogène, ou formées dans le substrat homogène.
8. Procédé selon l'une des revendications 1 à 6, le deuxième matériau ou au moins un des deuxièmes matériaux étant obtenu par amorphisation locale puis recristallisation.
9. Procédé selon l'une des revendications 1 à 6, le deuxième matériau ou au moins un desdeuxièmes matériaux étant obtenu par dépôt sous forme amorphe, puis traitement thermique de recristallisation.
10. Procédé selon l'une des revendications précédentes, comportant, avant assemblage de la couche hybride avec le substrat support, une étape intermédiaire d'assemblage de la surface libre de la couche hybride, ou d'une couche diélectrique formée sur cette surface, avec un substrat tampon (70).
11. Procédé selon la revendication précédente, l'élimination d'une partie au moins du substrat homogène (40, 140), et éventuellement d'une partie de la couche hybride, ayant lieu lorsque celle-ci est assemblée avec le substrat tampon.
12. Procédé selon la revendication précédente, comportant l'élimination du substrat homogène (40, 140), et d'une première partie de la couche hybride, lorsque celle-ci est assemblée avec le substrat tampon laissant subsister une deuxième partie de la couche hybride.
13. Procédé selon la revendication 10, comportant en outre, un amincissement de la deuxième partie de la couche hybride assemblée avec le substrat tampon.
14. Procédé selon la revendication précédente, l'amincissement de ladite portion de lacouche hybride étant réalisé par fracture le long d'un deuxième plan de fracture créé par une deuxième implantation d'ions ou d'atomes (34').
15. Procédé selon l'une des revendications 1 à 14, le premier matériau étant semi-conducteur.
16. Procédé selon l'une des revendications 1 à 15, le deuxième matériau ou au moins un des deuxièmes matériaux étant semi-conducteur.
17. Procédé selon l'une des revendications 1 à 14, le premier matériau étant semi-conducteur, et le deuxième matériau ou au moins un des deuxièmes matériaux étant également semi-conducteur.
18. Procédé selon la revendication 17, les matériaux semi-conducteurs étant tous deux cristallins, et ayant des orientations cristallines de directions différentes.
19. Procédé selon la revendication 18, les matériaux semi-conducteurs étant tous deux du silicium.
20. Procédé selon la revendication 18 ou 19, le premier matériau semi-conducteur étant d'orientation (110), et le deuxième matériau semi-conducteur étant d'orientation (100).
21. Procédé selon la revendication 17, le premier matériau semi-conducteur étant du germanium etle deuxième matériau ou au moins un des deuxièmes matériaux étant un matériau semi-conducteur II-V ou II-VI.
22. Procédé selon la revendication 17, le premier matériau étant du silicium, le deuxième matériau ou au moins un des deuxièmes matériaux étant un matériau semi-conducteur III-V.
23. Procédé selon la revendication 17, le premier matériau étant du germanium, le deuxième matériau ou au moins un des deuxièmes matériaux étant du silicium.
24. Procédé selon l'une des revendications 1 à 23, la couche hybride comportant des zones alternées d'un premier matériau semi conducteur et d'une pluralité de deuxièmes matériaux, semi- conducteurs et/ou non semi-conducteurs.
25. Procédé selon la revendication précédente, la pluralité de deuxièmes matériaux comportant une pluralité de couches de matériaux semi-conducteurs (1220, 1221, 1222) et/ou non semi-conducteurs.
26. Procédé selon la revendication précédente, chaque couche de la pluralité de couches de matériaux étant obtenue par épitaxie.30
27. Procédé selon l'une des revendications 1 à 26, les zones en deuxième matériau étant formées affleurant la surface libre définie par les zones en premier matériau.
28. Procédé selon l'une des revendications 1 à 26, les zones en deuxième matériau étant formées jusqu'à un niveau situé sous la surface libre définie par les zones en premier matériau, ou au-dessus de cette surface libre.
29. Procédé selon la revendication précédente, un matériau isolant (150) étant disposé pour combler la différence entre le niveau du deuxième matériau et la surface libre définie par les zones en premier matériau.
30. Dispositif à couche hybride, comportant un substrat support (40, 140), une couche continue d'isolant enterrée (42, 142) et, sur cette couche, une couche hybride (26', 132) comportant des zones alternées d'un premier matériau (26, 120) et d'au moins un deuxième matériau (32, 126, 128, 1220, 1221, 1222), ces deux matériaux étant différents par leur nature et/ou leurs caractéristiques cristallographiques.
31. Dispositif selon la revendication 30, les premiers et deuxième matériaux étant des matériaux semi-conducteurs.30
32. Dispositif selon la revendication 31, les premier et deuxième matériaux semi-conducteurs étant tous deux du silicium, et ayant des orientations cristallines de directions différentes.
33. Dispositif selon la revendication 32, le premier matériau semi-conducteur étant d'orientation (110), et le deuxième matériau semi-conducteur étant d'orientation (100). 10
34. Dispositif selon la revendication 31, le premier matériau semi-conducteur étant du germanium et le deuxième matériau semiconducteur étant un matériau semi-conducteur II-V ou II-VI.
35. Dispositif selon la revendication 31, le premier matériau semi-conducteur étant du germanium et le deuxième matériau semiconducteur étant du silicium. 20
36. Dispositif selon la revendication 30, la couche hybride comportant des zones alternées d'un premier matériau semi-conducteur et d'une pluralité de deuxièmes matériaux semi-conducteurs et/ou non 25 semi-conducteurs.
37. Dispositif selon la revendication précédente, la pluralité de deuxièmes matériaux semi-conducteurs comportant une pluralité de couches de 30 matériaux semi-conducteurs (1220, 1221, 1222) et/ou non semi-conducteurs. 15
38. Dispositif selon l'une des revendications 30 à 37, les zones en deuxième matériau étant formées affleurant à la surface du dispositif.
39. Dispositif selon l'une des revendications 30 à 38, les zones en deuxième matériau étant formées jusqu'à un niveau situé sous la surface du dispositif.
40. Dispositif selon la revendication précédente, un matériau isolant (150) étant disposé pour combler la différence entre le niveau du deuxième matériau et la surface du dispositif.
FR0755531A 2007-06-06 2007-06-06 Procede de realisation de composants hybrides. Expired - Fee Related FR2917235B1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FR0755531A FR2917235B1 (fr) 2007-06-06 2007-06-06 Procede de realisation de composants hybrides.
SG2011057833A SG174068A1 (en) 2007-06-06 2008-06-06 Method for producing hybrid components
JP2010510822A JP5801053B2 (ja) 2007-06-06 2008-06-06 ハイブリッド構成要素の製造方法
PCT/EP2008/057110 WO2008148882A2 (fr) 2007-06-06 2008-06-06 Procédé de fabrication de composants hybrides
KR1020107000163A KR101525611B1 (ko) 2007-06-06 2008-06-06 하이브리드 부품들의 제조 방법
CN200880101633.4A CN101779283B (zh) 2007-06-06 2008-06-06 制备混合组件的方法
US12/663,096 US8871607B2 (en) 2007-06-06 2008-06-06 Method for producing hybrid components
EP08760680.2A EP2153462B1 (fr) 2007-06-06 2008-06-06 Procédé de fabrication de composants hybrides

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0755531A FR2917235B1 (fr) 2007-06-06 2007-06-06 Procede de realisation de composants hybrides.

Publications (2)

Publication Number Publication Date
FR2917235A1 true FR2917235A1 (fr) 2008-12-12
FR2917235B1 FR2917235B1 (fr) 2010-09-03

Family

ID=39033751

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0755531A Expired - Fee Related FR2917235B1 (fr) 2007-06-06 2007-06-06 Procede de realisation de composants hybrides.

Country Status (8)

Country Link
US (1) US8871607B2 (fr)
EP (1) EP2153462B1 (fr)
JP (1) JP5801053B2 (fr)
KR (1) KR101525611B1 (fr)
CN (1) CN101779283B (fr)
FR (1) FR2917235B1 (fr)
SG (1) SG174068A1 (fr)
WO (1) WO2008148882A2 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2224476A1 (fr) * 2009-02-27 2010-09-01 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Procédé d'élaboration d'un substrat hybride par recristallisation partielle d'une couche mixte
EP2254148A1 (fr) * 2009-05-18 2010-11-24 S.O.I.Tec Silicon on Insulator Technologies Procédé de fabrication d'un substrat semi-conducteur hybride

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100176482A1 (en) 2009-01-12 2010-07-15 International Business Machine Corporation Low cost fabrication of double box back gate silicon-on-insulator wafers with subsequent self aligned shallow trench isolation
US7767546B1 (en) 2009-01-12 2010-08-03 International Business Machines Corporation Low cost fabrication of double box back gate silicon-on-insulator wafers with built-in shallow trench isolation in back gate layer
US8587063B2 (en) * 2009-11-06 2013-11-19 International Business Machines Corporation Hybrid double box back gate silicon-on-insulator wafers with enhanced mobility channels
US8367519B2 (en) * 2009-12-30 2013-02-05 Memc Electronic Materials, Inc. Method for the preparation of a multi-layered crystalline structure
CN102822970B (zh) * 2010-03-31 2015-06-17 Soitec公司 键合半导体结构及其形成方法
US8912055B2 (en) 2011-05-03 2014-12-16 Imec Method for manufacturing a hybrid MOSFET device and hybrid MOSFET obtainable thereby
FR3007892B1 (fr) 2013-06-27 2015-07-31 Commissariat Energie Atomique Procede de transfert d'une couche mince avec apport d'energie thermique a une zone fragilisee via une couche inductive
US10014374B2 (en) 2013-12-18 2018-07-03 Intel Corporation Planar heterogeneous device
US9601571B2 (en) * 2014-10-02 2017-03-21 Taiwan Semiconductor Manufacturing Company Limited Nanowire fabrication method and structure thereof
FR3040108B1 (fr) 2015-08-12 2017-08-11 Commissariat Energie Atomique Procede de fabrication d'une structure semi-conductrice avec collage direct temporaire exploitant une couche poreuse
CN106653676B (zh) * 2015-11-03 2019-12-24 中芯国际集成电路制造(上海)有限公司 衬底结构、半导体器件以及制造方法
JP7051288B2 (ja) * 2015-12-21 2022-04-11 キヤノン株式会社 造形装置、および造形用データを生成するためのデータ処理装置、および立体物の製造方法
CN106783595B (zh) * 2016-12-20 2019-12-10 琦星智能科技股份有限公司 一种用于环形天线的GaAs/Ge/GaAs异质SPiN二极管的制备方法
FR3091032B1 (fr) * 2018-12-20 2020-12-11 Soitec Silicon On Insulator Procédé de transfert d’une couche superficielle sur des cavités
US12107119B2 (en) * 2021-09-20 2024-10-01 International Business Machines Corporation Semiconductor structure with different crystalline orientations

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815278B1 (en) * 2003-08-25 2004-11-09 International Business Machines Corporation Ultra-thin silicon-on-insulator and strained-silicon-direct-on-insulator with hybrid crystal orientations
US20050116290A1 (en) * 2003-12-02 2005-06-02 De Souza Joel P. Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers
US20060003554A1 (en) * 2004-06-30 2006-01-05 International Business Machines Corporation Structure and method for manufacturing planar soi substrate with multiple orientations
US20060024931A1 (en) * 2004-07-29 2006-02-02 International Business Machines Corporation Dual SIMOX hybrid orientation technology (HOT) substrates
US20060172505A1 (en) * 2005-01-31 2006-08-03 Koester Steven J Structure and method of integrating compound and elemental semiconductors for high-performace CMOS

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4956313A (en) * 1987-08-17 1990-09-11 International Business Machines Corporation Via-filling and planarization technique
JPH06163677A (ja) 1992-11-20 1994-06-10 Nippondenso Co Ltd 半導体装置の製造方法
JP4202563B2 (ja) 1999-11-18 2008-12-24 株式会社東芝 半導体装置
JP2005150403A (ja) * 2003-11-14 2005-06-09 Fujitsu Ltd 半導体装置の製造方法
US7271043B2 (en) * 2005-01-18 2007-09-18 International Business Machines Corporation Method for manufacturing strained silicon directly-on-insulator substrate with hybrid crystalline orientation and different stress levels
US7439108B2 (en) * 2005-06-16 2008-10-21 International Business Machines Corporation Coplanar silicon-on-insulator (SOI) regions of different crystal orientations and methods of making the same
US7638842B2 (en) * 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
US7348633B2 (en) 2005-11-18 2008-03-25 International Business Machines Corporation Hybrid crystallographic surface orientation substrate having one or more SOI regions and/or bulk semiconductor regions
FR2906078B1 (fr) 2006-09-19 2009-02-13 Commissariat Energie Atomique Procede de fabrication d'une structure micro-technologique mixte et une structure ainsi obtenue

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815278B1 (en) * 2003-08-25 2004-11-09 International Business Machines Corporation Ultra-thin silicon-on-insulator and strained-silicon-direct-on-insulator with hybrid crystal orientations
US20050116290A1 (en) * 2003-12-02 2005-06-02 De Souza Joel P. Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers
US20060003554A1 (en) * 2004-06-30 2006-01-05 International Business Machines Corporation Structure and method for manufacturing planar soi substrate with multiple orientations
US20060024931A1 (en) * 2004-07-29 2006-02-02 International Business Machines Corporation Dual SIMOX hybrid orientation technology (HOT) substrates
US20060172505A1 (en) * 2005-01-31 2006-08-03 Koester Steven J Structure and method of integrating compound and elemental semiconductors for high-performace CMOS

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2224476A1 (fr) * 2009-02-27 2010-09-01 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Procédé d'élaboration d'un substrat hybride par recristallisation partielle d'une couche mixte
FR2942674A1 (fr) * 2009-02-27 2010-09-03 Commissariat Energie Atomique Procede d'elaboration d'un substrat hybride par recristallisation partielle d'une couche mixte
US8841202B2 (en) 2009-02-27 2014-09-23 Commissariat A L'energie Atomique Method of producing a hybrid substrate by partial recrystallization of a mixed layer
EP2254148A1 (fr) * 2009-05-18 2010-11-24 S.O.I.Tec Silicon on Insulator Technologies Procédé de fabrication d'un substrat semi-conducteur hybride
US8058158B2 (en) 2009-05-18 2011-11-15 S.O.I.Tec Silicon On Insulator Technologies Hybrid semiconductor substrate including semiconductor-on-insulator region and method of making the same

Also Published As

Publication number Publication date
WO2008148882A2 (fr) 2008-12-11
EP2153462B1 (fr) 2018-08-01
KR101525611B1 (ko) 2015-06-03
FR2917235B1 (fr) 2010-09-03
CN101779283B (zh) 2014-06-11
JP5801053B2 (ja) 2015-10-28
CN101779283A (zh) 2010-07-14
KR20100040285A (ko) 2010-04-19
JP2010529666A (ja) 2010-08-26
US8871607B2 (en) 2014-10-28
US20110163410A1 (en) 2011-07-07
SG174068A1 (en) 2011-09-29
EP2153462A2 (fr) 2010-02-17
WO2008148882A3 (fr) 2009-07-23

Similar Documents

Publication Publication Date Title
FR2917235A1 (fr) Procede de realisation de composants hybrides.
EP1923912B1 (fr) Procédé de fabrication d'une structure microtechnologique mixte
EP2342745B1 (fr) Procede d'elaboration d'un substrat hybride ayant une couche continue electriquement isolante enterree
EP3847693B1 (fr) Procede de fabrication d'un dispositif cfet
FR2855909A1 (fr) Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
FR2912552A1 (fr) Structure multicouche et son procede de fabrication.
EP1938362B1 (fr) Procede de fabrication d'un element en couches minces
EP2332171B1 (fr) Procede de fabrication d'une structure semi-conductrice plan de masse enterre
FR2888400A1 (fr) Procede de prelevement de couche
FR2860340A1 (fr) Collage indirect avec disparition de la couche de collage
EP2224476B1 (fr) Procédé d'élaboration d'un substrat hybride par recristallisation partielle d'une couche mixte
FR3063834A1 (fr) Procede de fabrication d'un dispositif semi-conducteur tridimensionnel
FR2849714A1 (fr) Recyclage par des moyens mecaniques d'une plaquette comprenant une structure multicouches apres prelevement d'une couche mince
FR2858460A1 (fr) Structure semiconducteur-sur-isolant contrainte ayant une tenue des contraintes aux hautes temperatures
EP1786025A1 (fr) Relaxation de couches
FR3155955A1 (fr) Super reseaux doubles obtenus par transfert de couche, structure et procede de fabrication
FR3155953A1 (fr) Super reseaux doubles obtenus par transfert de couche, structure et procede de fabrication
FR2881273A1 (fr) Procede de formation d'un substrat semi-conducteur de circuit integre
FR2812451A1 (fr) Procede de fabrication d'un ensemble silicium sur isolant a ilots minces semi-conducteurs entoures d'un materiau isolant
FR2914491A1 (fr) Procede de fabrication de zones actives de germanium sur isolant avec tranchees fines d'isolation laterale a bords arrondis.
FR2965397A1 (fr) Procédés de formation de trous d'interconnexion a travers la tranche dans des structures semi-conductrices au moyen de matériau sacrificiel, et structures semi-conductrices formées par de tels procédés.

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

ST Notification of lapse

Effective date: 20200206