[go: up one dir, main page]

CN106653676B - 衬底结构、半导体器件以及制造方法 - Google Patents

衬底结构、半导体器件以及制造方法 Download PDF

Info

Publication number
CN106653676B
CN106653676B CN201510735985.7A CN201510735985A CN106653676B CN 106653676 B CN106653676 B CN 106653676B CN 201510735985 A CN201510735985 A CN 201510735985A CN 106653676 B CN106653676 B CN 106653676B
Authority
CN
China
Prior art keywords
layer
silicon
substrate
insulator layer
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510735985.7A
Other languages
English (en)
Other versions
CN106653676A (zh
Inventor
朱继光
李海艇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Core Integrated Circuit Ningbo Co Ltd
Original Assignee
Central Integrated Circuit (ningbo) Co Ltd
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central Integrated Circuit (ningbo) Co Ltd, Semiconductor Manufacturing International Shanghai Corp filed Critical Central Integrated Circuit (ningbo) Co Ltd
Priority to CN201510735985.7A priority Critical patent/CN106653676B/zh
Priority to US15/279,236 priority patent/US10262891B2/en
Priority to EP16196135.4A priority patent/EP3166131A1/en
Publication of CN106653676A publication Critical patent/CN106653676A/zh
Priority to US16/282,126 priority patent/US11011410B2/en
Application granted granted Critical
Publication of CN106653676B publication Critical patent/CN106653676B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/08—Manufacture or treatment characterised by using material-based technologies using combinations of technologies, e.g. using both Si and SiC technologies or using both Si and Group III-V technologies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了衬底结构、半导体器件以及制造方法。该衬底结构包括：衬底；位于该衬底上的绝缘层；以及位于该绝缘层上的顶层硅和半导体层；其中，该半导体层嵌入在该顶层硅中，且该半导体层的材料不同于该顶层硅。可以在本发明所提供的衬底结构上形成RF器件、双极型器件和/或高级CMOS器件。本发明将两种或多种不同的衬底材料整合在一个衬底结构上，并且做在绝缘层上，从而可以在一个衬底结构上形成多种器件。这有利于减小器件或者电路尺寸，也有利于降低成本。

Description

衬底结构、半导体器件以及制造方法
技术领域
本发明涉及半导体技术领域，特别涉及衬底结构、半导体器件以及制造方法。
背景技术
目前，砷化镓(GaAs)常被用于双极型器件和高级CMOS器件，这是由于与纯硅(Si)相比，GaAs的空穴迁移率更高。与GaAs相类似，锗硅(SiGe)也常被用于双极型器件和高级CMOS器件，这也是由于与纯硅(Si)相比，SiGe的空穴迁移率更高。
此外，RF(Radio Frequency，射频)器件需要较高的绝缘性能。因此，在RF器件中，SOI(Silicon On Insulator，绝缘体上硅)晶片运用的越来越广泛。
发明内容
本发明需要解决一个技术问题是：提供一种衬底结构，该衬底结构可以在其上形成至少两种器件。
根据本发明的第一方面，提供了一种衬底结构的制造方法，包括：在硅衬底上形成第一绝缘物层；对所述硅衬底执行氢离子注入，在所述硅衬底中形成氢注入层；部分地刻蚀所述第一绝缘物层和所述硅衬底，在所述硅衬底中形成凹陷；在所述凹陷处选择性外延生长半导体层；将第三绝缘物层与所述第一绝缘物层和所述半导体层接合，其中，所述第三绝缘物层形成在背衬底上；以所述氢注入层为分离层，分离所述硅衬底以形成顶层硅；其中，所述半导体层嵌入在所述顶层硅中，且所述半导体层的材料不同于所述顶层硅。
在一些实施例中，在将第三绝缘物层与所述第一绝缘物层和所述半导体层接合之前，所述衬底结构的制造方法还包括：在所述第一绝缘物层和所述半导体层上形成第二绝缘物层；将第三绝缘物层与所述第一绝缘物层和所述半导体层接合的步骤包括：将第三绝缘物层与所述第二绝缘物层接合。
在一些实施例中，部分地刻蚀所述第一绝缘物层和所述硅衬底，在所述硅衬底中形成凹陷的过程中，所述凹陷的底部位于所述氢注入层之上。
在一些实施例中，部分地刻蚀所述第一绝缘物层和所述硅衬底，在所述硅衬底中形成凹陷的步骤包括：在所述第一绝缘物层上形成图案化的掩模；以所述掩模作为刻蚀阻挡层，刻蚀所述第一绝缘物层和所述硅衬底，在所述硅衬底中形成凹陷；去除所述掩模。
在一些实施例中，在所述凹陷处选择性外延生长半导体层之前，所述衬底结构的制造方法还包括：对刻蚀后的所述第一绝缘物层和所述硅衬底执行表面清洁处理。
在一些实施例中，所述表面清洁处理包括：光刻胶灰化去除和湿法清洗。
在一些实施例中，所述半导体层的材料包括：GaAs或者SiGe。
在一些实施例中，所述半导体层的材料为SiGe；在所述第一绝缘物层和所述半导体层上形成第二绝缘物层的步骤包括：在所述半导体层上形成硅盖层；对所述硅盖层氧化形成二氧化硅层；在所述第一绝缘物层和所述二氧化硅层上沉积形成第二绝缘物层。
在一些实施例中，将第三绝缘物层与所述第二绝缘物层接合之前，所述衬底结构的制造方法还包括：平坦化所述第二绝缘物层。
在一些实施例中，所述衬底结构的制造方法还包括：对所述顶层硅执行表面硅去除和清洁处理，暴露所述半导体层。
在一些实施例中，所述背衬底包括：硅片和位于所述硅片上的多晶硅层；将第三绝缘物层与所述第一绝缘物层和所述半导体层接合，其中，所述第三绝缘物层形成在背衬底上之前，所述衬底结构的制造方法还包括：提供所述硅片；在所述硅片上沉积多晶硅层；在所述多晶硅层上形成所述第三绝缘物层。
根据本发明的第二方面，提供了一种衬底结构，包括：衬底；位于所述衬底上的绝缘层；以及位于所述绝缘层上的顶层硅和半导体层；其中，所述半导体层嵌入在所述顶层硅中，且所述半导体层的材料不同于所述顶层硅。
在一些实施例中，所述半导体层的材料包括：GaAs或者SiGe。
在一些实施例中，所述衬底包括：硅片和位于所述硅片上的多晶硅层；其中，所述绝缘层位于所述多晶硅层上。
在一些实施例中，所述半导体层的材料为SiGe；所述衬底结构还包括：位于所述半导体层与所述绝缘层之间的硅盖层。
在一些实施例中，所述绝缘层的厚度范围为：至
根据本发明的第三方面，提供了一种半导体器件，包括：如前所述衬底结构。
本发明提供了一种的衬底结构，在该衬底结构上可以形成至少两种器件。例如，在该衬底结构上可以形成RF器件、双极型器件和/或高级CMOS器件，比如在该衬底结构的顶层硅上形成RF器件，在该衬底结构的半导体层(例如GaAs或者SiGe)上形成双极型器件或者高级CMOS器件。本发明将两种或多种不同的衬底材料整合在一个衬底结构上，并且做在绝缘层上，从而可以在一个衬底结构上形成多种器件。这有利于减小器件或者电路尺寸，也有利于降低成本。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1A是示出根据本发明一些实施例的衬底结构的制造方法的流程图。
图1B是示出根据本发明另一些实施例的衬底结构的制造方法的流程图。
图2A是示意性地示出根据本发明一些实施例的衬底结构的制造过程中的一个阶段的结构的横截面图。
图2B是示意性地示出根据本发明一些实施例的衬底结构的制造过程中的一个阶段的结构的横截面图。
图2C是示意性地示出根据本发明一些实施例的衬底结构的制造过程中的一个阶段的结构的横截面图。
图2D是示意性地示出根据本发明一些实施例的衬底结构的制造过程中的一个阶段的结构的横截面图。
图2E是示意性地示出根据本发明一些实施例的衬底结构的制造过程中的一个阶段的结构的横截面图。
图2F是示意性地示出根据本发明一些实施例的衬底结构的制造过程中的一个阶段的结构的横截面图。
图2G是示意性地示出根据本发明一些实施例的衬底结构的制造过程中的一个阶段的结构的横截面图。
图2H是示意性地示出根据本发明一些实施例的衬底结构的制造过程中的一个阶段的结构的横截面图。
图2I是示意性地示出根据本发明一些实施例的衬底结构的制造过程中的一个阶段的结构的横截面图。
图3A是示意性地示出根据本发明一些实施例的背衬底的制造过程中的一个阶段的结构的横截面图。
图3B是示意性地示出根据本发明一些实施例的背衬底的制造过程中的一个阶段的结构的横截面图。
图4A是示意性地示出根据本发明另一些实施例的衬底结构的制造过程中的一个阶段的结构的横截面图。
图4B是示意性地示出根据本发明另一些实施例的衬底结构的制造过程中的一个阶段的结构的横截面图。
图4C是示意性地示出根据本发明另一些实施例的衬底结构的制造过程中的一个阶段的结构的横截面图。
图4D是示意性地示出根据本发明另一些实施例的衬底结构的制造过程中的一个阶段的结构的横截面图。
图4E是示意性地示出根据本发明另一些实施例的衬底结构的制造过程中的一个阶段的结构的横截面图。
图4F是示意性地示出根据本发明另一些实施例的衬底结构的制造过程中的一个阶段的结构的横截面图。
图5是示意性地示出根据本发明一些实施例的衬底结构的横截面图。
图6是示意性地示出根据本发明另一些实施例的衬底结构的横截面图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图1A是示出根据本发明一些实施例的衬底结构的制造方法的流程图。
在步骤S101，在硅衬底上形成第一绝缘物层。
在步骤S102，对硅衬底执行氢离子注入，在硅衬底中形成氢注入层。
在步骤S103，部分地刻蚀第一绝缘物层和硅衬底，在硅衬底中形成凹陷。
在步骤S104，在凹陷处选择性外延生长半导体层。
在步骤S105，将第三绝缘物层与第一绝缘物层和半导体层接合，其中，第三绝缘物层形成在背衬底上。
在步骤S106，以氢注入层为分离层，分离硅衬底以形成顶层硅；其中，半导体层嵌入在该顶层硅中，且半导体层的材料不同于顶层硅。
经过以上步骤，可以形成根据本发明一些实施例的衬底结构。
在一些实施例中，在将第三绝缘物层与第一绝缘物层和半导体层接合之前，该衬底结构的制造方法还可以包括：在第一绝缘物层和半导体层上形成第二绝缘物层；将第三绝缘物层与第一绝缘物层和半导体层接合的步骤包括：将第三绝缘物层与第二绝缘物层接合。
图1B是示出根据本发明另一些实施例的衬底结构的制造方法的流程图。图2A至图2I分别是示意性地示出根据本发明一些实施例的衬底结构的制造过程中的一个阶段的结构的横截面图。下面结合图1B以及图2A至图2I描述本发明的衬底结构的制造方法。
在步骤S11，在硅衬底上形成第一绝缘物层。如图2A所示，提供硅衬底201，例如可以利用氧化或者沉积工艺，在硅衬底201上形成第一绝缘物层202。例如，第一绝缘物层202可以为二氧化硅等。
在步骤S12，对硅衬底执行氢离子注入，在硅衬底中形成氢注入层。如图2B所示，例如，可以采用智能剥离(Smart Cut)工艺中的有关氢离子注入技术，对硅衬底201执行氢离子注入，在硅衬底201中形成氢注入层203，该氢注入层203可以位于硅衬底201表面以下预定的距离处。本领域技术人员应该理解，根据已知的技术，该预定的距离可以根据实际需要来确定并实施。
在步骤S13，部分地刻蚀第一绝缘物层和硅衬底，在硅衬底中形成凹陷。例如，该步骤可以包括：如图2C所示，在第一绝缘物层202上形成图案化的掩模204。其中，该掩模覆盖不需要刻蚀的部分，而暴露需要形成凹陷的部分。例如，该掩模可以为光刻胶。接下来，以该掩模204作为刻蚀阻挡层，刻蚀第一绝缘物层202和硅衬底201，在硅衬底201中形成凹陷205，如图2D所示。接下来，去除掩模204，形成如图2D所示的半导体结构。例如，可以利用光刻胶灰化去除工艺来去除掩模204。
在一些实施例中，部分地刻蚀第一绝缘物层和硅衬底，在硅衬底中形成凹陷的过程中，凹陷205的底部位于氢注入层203之上，如图2D所示。这有利于在后续步骤中，以氢注入层203为分离层来分离硅衬底。该凹陷205的底部可以位于氢注入层203之上一段距离，也可以恰好与氢注入层203的上表面接触。本领域技术人员应该理解，可以根据实际需要来实施这里的刻蚀工艺，使得凹陷205的底部位于氢注入层203之上。
在步骤S14，在凹陷处选择性外延生长半导体层。如图2E所示，在凹陷205处选择性外延生长半导体层206。该半导体层的材料不为硅，例如，该半导体层206的材料可以包括：GaAs或者SiGe，或者其它化合物半导体材料。例如，GaAs或SiGe的选择性外延生长可以通过调整沉积型气体(比如SiH2Cl2)和反应刻蚀气体(比如HCl)的比例，使得在第一绝缘物层(可以为氧化层，例如二氧化硅)上不能生长，而仅在硅表面生长。
在一些实施例中，在凹陷处选择性外延生长半导体层之前，该制造方法还可以包括：对刻蚀后的第一绝缘物层和硅衬底执行表面清洁处理。例如，该表面清洁处理可以包括：光刻胶灰化去除(如果在步骤S13中使用了光刻胶的话)和湿法清洗。在另一些实施例中，在步骤S13中未使用光刻胶或者已经去除了光刻胶，该表面清洁处理可以包括：湿法清洗。例如，湿法清洗可以包括：CR清洗、RCA清洗、超声波清洗以及氢氟酸后处理工艺(HFlast)。在上述实施例中，表面清洁处理可以使得硅表面清洁，无C、O等成分(这里，HF last清洗会对二氧化硅的腐蚀量可以控制到很少，不会对第一绝缘物层造成明显变化)，从而有利于在凹陷处实施选择性外延生长半导体层。
在步骤S15，在第一绝缘物层和半导体层上形成第二绝缘物层。如图2F所示，例如，可以利用沉积工艺，在第一绝缘物层202和半导体层206上形成第二绝缘物层207。例如，该第二绝缘物层可以为二氧化硅。例如，该第二绝缘物层的厚度范围可以为：至这里，表示可以不存在该第二绝缘物层，即可以不形成第二绝缘物层。
在步骤S16，将第三绝缘物层与第二绝缘物层接合(bonding)，其中，该第三绝缘物层形成在背衬底上。如图2G所示，第三绝缘物层(例如二氧化硅)208形成在背衬底209上，将该第三绝缘物层208与第二绝缘物层207接合，使得背衬底209与图2F所示的结构(即嵌入有半导体层的硅衬底)接合起来。该背衬底可以包括硅片，也可以包括硅片和形成在硅片上的多晶硅层。关于包括硅片和多晶硅层的背衬底将在后面结合图3A和图3B来描述。在另一些实施例中，可以不形成第二绝缘物层，而是将第三绝缘物层与第一绝缘物层和半导体层接合，其中，第三绝缘物层形成在背衬底上，如图1A所示。
在一些实施例中，第二绝缘物层和第三绝缘物层的厚度之和的范围可以为：至
在一些实施例中，将第三绝缘物层与第二绝缘物层接合之前，该制造方法还可以包括：平坦化第二绝缘物层207。即在形成第二绝缘物层207之后，例如利用CMP(ChemicalMechanical Planarization，化学机械平坦化)工艺，平坦化该第二绝缘物层207，这有利于在后续步骤中将第三绝缘物层与第二绝缘物层接合时，可以使得这二者接合得更加紧密。
在步骤S17，以氢注入层为分离层，分离硅衬底以形成顶层硅；其中，半导体层嵌入在该顶层硅中，且半导体层的材料不同于顶层硅。如图2H所示，以氢注入层203为分离层，分离硅衬底201，剩余的硅衬底作为顶层硅210，半导体层206嵌入在该顶层硅210中。
接下来，如图2I所示，对顶层硅210执行表面硅去除和清洁处理，暴露半导体层206。例如，可以使用TMAH(Tetramethylammonium Hydroxide，四甲基氢氧化铵)溶液去除顶层硅的表面硅，然后采用CR清洗和RCA清洗对硅表面进行清洁处理。
至此，形成了根据本发明一些实施例的衬底结构，在该衬底结构上可以形成RF器件、双极型器件和/或高级CMOS器件，例如在顶层硅上形成RF器件，在半导体层(例如GaAs或者SiGe)上形成双极型器件或者高级CMOS器件。本发明将两种或多种不同的衬底材料整合在一个衬底结构上，并且做在绝缘层上，从而可以在一个衬底结构上形成多种器件。这有利于减小器件或者电路尺寸，也有利于降低成本。
在本发明的实施例中，还可以在顶层硅和半导体层上分别形成不同的器件，例如在顶层硅上形成RF器件，在半导体层(例如GaAs或者SiGe)上形成双极型器件或者高级CMOS器件。关于在顶层硅上形成RF器件、在半导体层上形成双极型器件或者高级CMOS器件的制造方法可以采用本领域技术人员所公知的过程，这里不再赘述。
在另一些实施例中，如果在前面形成凹陷205的步骤(即步骤S13)中，凹陷205的底部恰好与氢注入层203的上表面接触，则在后面的分离步骤(即步骤S17)中，当以氢注入层为分离层，分离硅衬底时，分离后形成的顶层硅能够暴露半导体层，因此，在另一些实施例中，本发明的衬底结构的制造方法也可以不包括对顶层硅执行表面硅去除和清洁处理的步骤。
在一些实施例中，背衬底可以包括：硅片和位于该硅片上的多晶硅层。将第三绝缘物层与第一绝缘物层和半导体层接合，其中，第三绝缘物层形成在背衬底上之前，本发明的衬底结构制造方法还可以包括背衬底的制造过程。下面结合图3A和图3B描述本发明的一些实施例的背衬底的制造过程。
首先，如图3A所示，提供硅片301。例如，该硅片可以为支撑晶片(Handle Wafer)。
接下来，如图3A所示，在硅片301上沉积多晶硅层302。该多晶硅层为高阻态，可以提高本发明形成的衬底结构的电阻率。
接下来，如图3B所示，在多晶硅层302上形成第三绝缘物层208。例如，可以利用氧化或沉积工艺形成该第三绝缘物层208。该第三绝缘物层例如可以为二氧化硅。例如，该第三绝缘物层的厚度范围可以为：至
至此，在本发明的背衬底上形成了第三绝缘物层。接下来的步骤与前面类似，例如：将第三绝缘物层与第二绝缘物层接合；以氢注入层为分离层，分离硅衬底以形成顶层硅；对顶层硅执行表面硅去除和清洁处理，暴露半导体层。这些步骤的具体描述可以参考前面所述的步骤，这里不再赘述，从而可以形成如图5所示的衬底结构50。
在一些实施例中，半导体层的材料可以为SiGe，或者其它化合物半导体材料。在第一绝缘物层和半导体层上形成第二绝缘物层的步骤可以包括：在半导体层上形成硅盖层；对硅盖层氧化形成二氧化硅层；在第一绝缘物层和二氧化硅层上沉积形成第二绝缘物层。
下面结合图4A至图4F描述根据本发明另一些实施例的衬底结构的制造过程。
首先，根据前面描述的步骤，例如步骤S11至步骤S14(这些步骤前面已经详述，这里不再赘述)，形成如图2E所示的结构。其中，半导体层206的材料可以为SiGe，或者其它化合物半导体材料。
接下来，如图4A所示，例如可以采用选择性外延工艺，在半导体层206上形成硅盖层401。该硅盖层的作用可以防止半导体层表面出现位错，从而减少缺陷。在一些实施例中，硅盖层可以与SiGe半导体层同步外延形成。
接下来，如图4B所示，对硅盖层401氧化形成二氧化硅层402。
接下来，如图4C所示，在第一绝缘物层202和二氧化硅层402上沉积形成第二绝缘物层207。
接下来，如图4D所示，将第三绝缘物层208与第二绝缘物层207接合，其中，该第三绝缘物层208形成在背衬底209上。
接下来，如图4E所示，以氢注入层203为分离层，分离硅衬底201以形成顶层硅210；其中，半导体层206嵌入在该顶层硅210中。
接下来，如图4F所示，对顶层硅210执行表面硅去除和清洁处理，暴露半导体层206，从而形成根据本发明另一实施例的衬底结构。
在该实施例形成的衬底结构中，半导体层206的材料为SiGe，通过在该半导体层上形成硅盖层，从而可以防止半导体层表面出现位错，减少缺陷。
在另一些实施例中，半导体层的材料为SiGe，背衬底包括：硅片和位于该硅片上的多晶硅层。结合前面关于形成背衬底的步骤以及这里关于半导体层的材料为SiGe时的衬底结构制造方法的步骤，可以形成如图6所示的衬底结构60。该衬底结构60包括：位于半导体层与第二绝缘物层之间的硅盖层401。
通过前面所述的衬底结构的制造方法，可以形成例如如图5所示的衬底结构50或者如图6所示的衬底结构60。
图5是示意性地示出根据本发明一些实施例的衬底结构的横截面图。如图5所示，衬底结构50可以包括：衬底209(即前面所述的背衬底)；位于衬底209上的绝缘层501；以及位于绝缘层501上的顶层硅210和半导体层206。其中，半导体层206嵌入在该顶层硅210中，且该半导体层206的材料不同于顶层硅210。例如，半导体层206材料可以包括：GaAs或者SiGe，或者其它化合物半导体材料。
在该实施例中，本发明的衬底结构可以用于在其上形成RF器件、双极型器件和/或高级CMOS器件，例如在顶层硅上形成RF器件，在半导体层(例如GaAs或者SiGe)上形成双极型器件或者高级CMOS器件。本发明将两种或多种不同的衬底材料整合在一个衬底结构上，并且做在绝缘层上，从而可以在一个衬底结构上形成多种器件。这有利于减小器件或者电路尺寸，也有利于降低成本。
在一些实施例中，如图5所示，衬底209可以包括：硅片301和位于该硅片301上的多晶硅层302；其中，绝缘层501位于该多晶硅层302上。
在一些实施例中，如图5所示，绝缘层501可以包括：第一绝缘物层202、第二绝缘物层207和第三绝缘物层208。例如，第一绝缘物层202、第二绝缘物层207和第三绝缘物层208的材料可以均为二氧化硅，即绝缘层的材料可以为二氧化硅。在一些实施例中，绝缘层的厚度范围可以为：至
图6是示意性地示出根据本发明另一些实施例的衬底结构的横截面图。如图6所示，衬底结构60可以包括：衬底209；位于衬底209上的绝缘层601；以及位于绝缘层601上的顶层硅210和半导体层206。其中，半导体层206嵌入在该顶层硅210中，且该半导体层206的材料不同于顶层硅210。
在一些实施例中，半导体层206的材料可以为SiGe，或者其它化合物半导体材料。衬底结构60还可以包括：位于半导体层206与绝缘层601之间的硅盖层401。该硅盖层可以防止半导体层表面出现位错，从而减少缺陷。
在一些实施例中，绝缘层601可以包括：第一绝缘物层202、第二绝缘物层207、第三绝缘物层208和二氧化硅层402。例如，第一绝缘物层202、第二绝缘物层207和第三绝缘物层208的材料可以均为二氧化硅，即绝缘层的材料可以为二氧化硅。
本发明还提供了一种半导体器件，可以包括：如前所述衬底结构，例如，如图5所示的衬底结构50或者如图6所示的衬底结构60。例如，该半导体器件可以包括：形成在顶层硅上的RF器件、形成在半导体层上的双极型器件和/或形成在半导体层上的高级CMOS器件，或者其他器件。可以根据实际需要形成所需的半导体器件。
至此，已经详细描述了本发明。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (12)

1.一种衬底结构的制造方法，其特征在于，包括：
在硅衬底上形成第一绝缘物层；
对所述硅衬底执行氢离子注入，在所述硅衬底中形成氢注入层；
部分地刻蚀所述第一绝缘物层和所述硅衬底，在所述硅衬底中形成凹陷；
在所述凹陷处选择性外延生长半导体层；
将第三绝缘物层与所述第一绝缘物层和所述半导体层接合，其中，所述第三绝缘物层形成在背衬底上；
以所述氢注入层为分离层，分离所述硅衬底以形成顶层硅；其中，所述半导体层嵌入在所述顶层硅中，且所述半导体层的材料不同于所述顶层硅；
其中，在将第三绝缘物层与所述第一绝缘物层和所述半导体层接合之前，还包括：在所述第一绝缘物层和所述半导体层上形成第二绝缘物层；
将第三绝缘物层与所述第一绝缘物层和所述半导体层接合的步骤包括：将第三绝缘物层与所述第二绝缘物层接合；
所述半导体层的材料为SiGe；
在所述第一绝缘物层和所述半导体层上形成第二绝缘物层的步骤包括：在所述半导体层上形成硅盖层；对所述硅盖层氧化形成二氧化硅层；在所述第一绝缘物层和所述二氧化硅层上沉积形成第二绝缘物层。
2.根据权利要求1所述衬底结构的制造方法，其特征在于，
部分地刻蚀所述第一绝缘物层和所述硅衬底，在所述硅衬底中形成凹陷的过程中，所述凹陷的底部位于所述氢注入层之上。
3.根据权利要求1所述衬底结构的制造方法，其特征在于，
部分地刻蚀所述第一绝缘物层和所述硅衬底，在所述硅衬底中形成凹陷的步骤包括：
在所述第一绝缘物层上形成图案化的掩模；
以所述掩模作为刻蚀阻挡层，刻蚀所述第一绝缘物层和所述硅衬底，在所述硅衬底中形成凹陷；
去除所述掩模。
4.根据权利要求1所述衬底结构的制造方法，其特征在于，在所述凹陷处选择性外延生长半导体层之前，还包括：
对刻蚀后的所述第一绝缘物层和所述硅衬底执行表面清洁处理。
5.根据权利要求4所述衬底结构的制造方法，其特征在于，
所述表面清洁处理包括：光刻胶灰化去除和湿法清洗。
6.根据权利要求1所述衬底结构的制造方法，其特征在于，将第三绝缘物层与所述第二绝缘物层接合之前，还包括：
平坦化所述第二绝缘物层。
7.根据权利要求1所述衬底结构的制造方法，其特征在于，还包括：
对所述顶层硅执行表面硅去除和清洁处理，暴露所述半导体层。
8.根据权利要求1所述衬底结构的制造方法，其特征在于，
所述背衬底包括：硅片和位于所述硅片上的多晶硅层；
将第三绝缘物层与所述第一绝缘物层和所述半导体层接合，其中，所述第三绝缘物层形成在背衬底上之前，还包括：
提供所述硅片；
在所述硅片上沉积多晶硅层；
在所述多晶硅层上形成所述第三绝缘物层。
9.一种衬底结构，其特征在于，包括：
衬底；
位于所述衬底上的绝缘层；以及
位于所述绝缘层上的顶层硅和半导体层；
其中，所述半导体层嵌入在所述顶层硅中，且所述半导体层的材料不同于所述顶层硅；
所述半导体层的材料为SiGe；
所述衬底结构还包括：位于所述半导体层与所述绝缘层之间的硅盖层。
10.根据权利要求9所述衬底结构，其特征在于，
所述衬底包括：
硅片和位于所述硅片上的多晶硅层；其中，所述绝缘层位于所述多晶硅层上。
11.根据权利要求9所述衬底结构，其特征在于，
所述绝缘层的厚度范围为：至
12.一种半导体器件，其特征在于，包括：
如权利要求9至11任一所述衬底结构。
CN201510735985.7A 2015-11-03 2015-11-03 衬底结构、半导体器件以及制造方法 Active CN106653676B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510735985.7A CN106653676B (zh) 2015-11-03 2015-11-03 衬底结构、半导体器件以及制造方法
US15/279,236 US10262891B2 (en) 2015-11-03 2016-09-28 Substrate having two semiconductor materials on insulator
EP16196135.4A EP3166131A1 (en) 2015-11-03 2016-10-27 A substrate having two semiconductor materials on insulator and its process of fabrication
US16/282,126 US11011410B2 (en) 2015-11-03 2019-02-21 Substrate having two semiconductor materials on insulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510735985.7A CN106653676B (zh) 2015-11-03 2015-11-03 衬底结构、半导体器件以及制造方法

Publications (2)

Publication Number Publication Date
CN106653676A CN106653676A (zh) 2017-05-10
CN106653676B true CN106653676B (zh) 2019-12-24

Family

ID=57209300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510735985.7A Active CN106653676B (zh) 2015-11-03 2015-11-03 衬底结构、半导体器件以及制造方法

Country Status (3)

Country Link
US (2) US10262891B2 (zh)
EP (1) EP3166131A1 (zh)
CN (1) CN106653676B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11502106B2 (en) * 2020-02-11 2022-11-15 Globalfoundries U.S. Inc. Multi-layered substrates of semiconductor devices
CN111785729B (zh) * 2020-06-11 2021-10-26 长江存储科技有限责任公司 一种三维存储器的制作方法
CN111679454B (zh) * 2020-06-19 2023-07-07 联合微电子中心有限责任公司 半导体器件的制备方法
EP4181179A1 (en) 2021-11-16 2023-05-17 Imec VZW A method for producing a hybrid semiconductor wafer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101401199A (zh) * 2006-02-27 2009-04-01 特拉希特技术公司 含有连接表面层和衬底区域的部分soi结构制造方法
CN101641774A (zh) * 2007-03-28 2010-02-03 硅绝缘体技术有限公司 用于制造复合衬底的工艺

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272104A (en) * 1993-03-11 1993-12-21 Harris Corporation Bonded wafer process incorporating diamond insulator
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
JP2007505477A (ja) * 2003-07-23 2007-03-08 エーエスエム アメリカ インコーポレイテッド シリコン−オン−インシュレーター構造及びバルク基板に対するＳｉＧｅの堆積
US7422956B2 (en) * 2004-12-08 2008-09-09 Advanced Micro Devices, Inc. Semiconductor device and method of making semiconductor device comprising multiple stacked hybrid orientation layers
US7282425B2 (en) 2005-01-31 2007-10-16 International Business Machines Corporation Structure and method of integrating compound and elemental semiconductors for high-performance CMOS
US7399686B2 (en) * 2005-09-01 2008-07-15 International Business Machines Corporation Method and apparatus for making coplanar dielectrically-isolated regions of different semiconductor materials on a substrate
US7531392B2 (en) * 2006-02-27 2009-05-12 International Business Machines Corporation Multi-orientation semiconductor-on-insulator (SOI) substrate, and method of fabricating same
US7595232B2 (en) * 2006-09-07 2009-09-29 International Business Machines Corporation CMOS devices incorporating hybrid orientation technology (HOT) with embedded connectors
FR2917235B1 (fr) * 2007-06-06 2010-09-03 Soitec Silicon On Insulator Procede de realisation de composants hybrides.
US8587063B2 (en) * 2009-11-06 2013-11-19 International Business Machines Corporation Hybrid double box back gate silicon-on-insulator wafers with enhanced mobility channels
US8853060B1 (en) * 2013-05-27 2014-10-07 United Microelectronics Corp. Epitaxial process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101401199A (zh) * 2006-02-27 2009-04-01 特拉希特技术公司 含有连接表面层和衬底区域的部分soi结构制造方法
CN101641774A (zh) * 2007-03-28 2010-02-03 硅绝缘体技术有限公司 用于制造复合衬底的工艺

Also Published As

Publication number Publication date
US10262891B2 (en) 2019-04-16
US20190244854A1 (en) 2019-08-08
US11011410B2 (en) 2021-05-18
CN106653676A (zh) 2017-05-10
EP3166131A1 (en) 2017-05-10
US20170125287A1 (en) 2017-05-04

Similar Documents

Publication Publication Date Title
JP7074393B2 (ja) 異なる歪み状態を有するフィン構造を含む半導体構造を作製するための方法及び関連する半導体構造
US20090186475A1 (en) Method of manufacturing a MOS transistor
CN102790054B (zh) 锗和iii-v混合共平面的半导体结构及其制备方法
US8841177B2 (en) Co-integration of elemental semiconductor devices and compound semiconductor devices
TWI646654B (zh) 製造高電阻率絕緣體上半導體底材之方法
WO2016064765A1 (en) Methods and apparatus for forming horizontal gate all around device structures
US10170471B2 (en) Bulk fin formation with vertical fin sidewall profile
WO2012155830A1 (zh) 锗和iii-v混合共平面的绝缘体上硅（s0i）半导体结构及其制备方法
CN106653676B (zh) 衬底结构、半导体器件以及制造方法
EP1397832A2 (en) Method for isolating semiconductor devices
WO2012094856A1 (zh) 半导体结构及其制作方法
US20140159123A1 (en) Etch resistant raised isolation for semiconductor devices
US7378306B2 (en) Selective silicon deposition for planarized dual surface orientation integration
JP2010171144A (ja) 半導体装置
JP6031253B2 (ja) ハイブリッドｍｏｓｆｅｔデバイスの製造方法およびそれにより得られるハイブリッドｍｏｓｆｅｔ
US7531392B2 (en) Multi-orientation semiconductor-on-insulator (SOI) substrate, and method of fabricating same
CN102842614B (zh) 半导体器件及其制造方法
US20230058225A1 (en) Vertical transistor device
CN101208801B (zh) 半导体器件及这种器件的制造方法
CN119050058B (zh) 半导体结构及其制作方法
CN101675512A (zh) 半导体器件中的分隔层的形成
TW202425125A (zh) 具有隔離結構之半導體裝置的形成方法
CN104681607B (zh) 一种FinFET器件及其制造方法
CN109003902A (zh) 一种半导体结构及其制备方法
CN108400160A (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20180523

Address after: No. 18 Zhangjiang Road, Pudong New Area, Shanghai

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Core integrated circuit (Ningbo) Co., Ltd.

Address before: 100176 18 Wenchang Avenue, Daxing District economic and Technological Development Zone, Beijing

Applicant before: Semiconductor Manufacturing International (Beijing) Corporation

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

GR01 Patent grant
GR01 Patent grant