DE69413602T2 - Halbleiteranordnung und Herstellungsverfahren - Google Patents
Halbleiteranordnung und HerstellungsverfahrenInfo
- Publication number
- DE69413602T2 DE69413602T2 DE69413602T DE69413602T DE69413602T2 DE 69413602 T2 DE69413602 T2 DE 69413602T2 DE 69413602 T DE69413602 T DE 69413602T DE 69413602 T DE69413602 T DE 69413602T DE 69413602 T2 DE69413602 T2 DE 69413602T2
- Authority
- DE
- Germany
- Prior art keywords
- lead
- region
- opening
- regions
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
- Diese Erfindung bezieht sich auf ein Halbleiterbauelement der harzversiegelten Art, welches mit Anwendung einer Folienträgertechnik hergestellt wird, die entweder als automatisches Folienbondverfahren (TAB) oder Folienträgerverkappung (TCP) bezeichnet wird, sowie auf ein Verfahren zum Herstellen eines solchen Halbleiterbauelements.
- Ein Beispiel dieser Art von Halbleiterbauelement wird gemäß der in JP-A-4-124846 (US-A- 5 153 708) offenbarten Technik hergestellt. Bei dieser Technik werden, wie in Fig. 15 gezeigt, zwei verschiedene Arten von Stanzbereichen 1 und 3 ebenso wie ein einziger Öffnungsbereich 5 in einem Folienband 2 ausgebildet. Vier Leitungsgruppen 4a bis 4d, die jeweils eine große Anzahl Anschlußleitungen 4 aufweisen, sowie ein mit diesen Anschlußleitungen 4 verbundener, integrierter Schaltungsbaustein 6 werden gleichfalls in jedem einzelnen Rahmen des Folienbandes 2 ausgebildet. Ein Merkmal dieser Technik ist die Art und Weise, in der der Öffnungsbereich 5 zwischen der Leitungsgruppe 4a und der Leitungsgruppe 4b innerhalb einer Harzversiegelungszone ausgebildet ist, so daß geschmolzenes Harz während des Harzversiegelungsverfahrens sich durch diesen Öffnungsbereich 5 hindurch bewegen kann.
- Auch die Stanzbereiche 1 sind innerhalb der Harzversiegelungszone ausgebildet, in der die Leitungsgruppen 4a bis 4d angeordnet sind, und zwar getrennt von diesem Öffnungsbereich 5. Die Gestaltung ist so getroffen, daß sich das Harz während der Harzversiegelung auch durch diese Stanzbereiche 1 hindurch bewegen kann. Es sei darauf hingewiesen, daß die in Fig. 15 mit Bezugszeichen 3 gekennzeichneten Stanzbereiche Außenleitungslöcher sind, die als Öffnungsbereiche für das Ausstanzen des Halbleiterbauelements nach Beendigung der Harzversiegelung dienen.
- Wenn der integrierte Schaltungsbaustein in einem Verfahren, wie dem Transferformen oder Transferpressen harzversiegelt wird, fließt entsprechend dieser Konfiguration das geschmolzene Harz durch den Öffnungsbereich 5 hauptsächlich von derjenigen Seite, die die größere Durchflußrate hat, zu der Seite, die die kleinere hat, und zwar selbst dann, wenn die Harzdurchflußraten in die Harzspritzkammern des oberen und unteren Werkzeugs sich unterscheiden, so daß die Durchflußraten von Harz in die obere und untere Harzspritzkammer ausgeglichen gehalten werden können.
- Allerdings ergibt der oben beschriebene Vorteil für dieses Halbleiterbauelement insofern ein Problem, als die Stanzbereiche 1 so ausgebildet sind, daß sie sich über einen großen Bereich längs der Kanten der Folie erstrecken, so daß eine beispielsweise während des Transportes auf das Folienband einwirkende Zugkraft F leicht eine Verformung des Folienbandes verursachen könnte, wie mit den gestrichelten Linien in Fig. 16 gezeigt. Diese Verformung könnte dazu führen, daß die auf dem Folienband ausgebildeten Anschlußleitungen brechen.
- JP-A-44063451 offenbart ein Halbleiterbauelement gemäß dem Oberbegriff von Anspruch 1. Bei diesem Stand der Technik weist die erste Gruppe von Öffnungsbereichen vier Öffnungsbereiche in jeder der Eckenregionen einer rechteckigen Isolierfolie auf. Die zweite Gruppe Öffnungsbereiche in jeder der Leitungsbildungsregionen ist aus zwei Reihen von Öffnungsbereichen parallel zueinander und parallel zur benachbarten Außenkante der Isolierfolie zusammengesetzt. Die Anschlußleitungen erstrecken sich in der jeweiligen Leitungsbildungsregion in Richtung senkrecht zu den entsprechenden beiden Reihen der Öffnungsbereiche, wobei jede Anschlußleitung sich auf einem Verbindungsbereich zwischen zwei einander benachbarten Paaren benachbarter Öffnungsbereiche der beiden Reihen befindet. Ein ähnliches Halbleiterbauelement mit nur einer Reihe von Öffnungsbereichen ist in JP-A-1157541 offenbart.
- JP-A-3218658 offenbart einen mehrschichtigen Leitungsrahmen mit einem Leitungsrahmenkörper aus einem Metallstreifen, der eine Vielzahl von Innenleitungen, einschließlich entsprechender Spitzen hat, die eine Öffnung begrenzen. Eine Stromversorgungs-Metallebene ist an die Innenleitungen geheftet, und eine Erdungs-Metallebene ist durch isolierfähige Klebeschichten an die Stromversorgungs-Metallebene geheftet. Diese Metallebenen sind mit ersten Drahtbondflächen und Durchgangslöchern in deren Nachbarschaft versehen. Ein Halbleiterbauelement weist einen solchen mehrschichtigen Leitungsrahmen, einen auf einer Stufe desselben angebrachten Halbleiterchip, den Chip mit den Flächen elektrisch verbindende Verbindungsdrähte, sowie ein Harz auf, welches den mehrschichtigen Leitungsrahmen, den Chip und die Verbindungsdrähte integral so formt, daß die Durchgangslöcher mit dem Harz gefüllt werden.
- Die vorliegende Erfindung wurde gemacht, um dieses oben erläuterte Problem beim Stand der Technik zu lösen und hat die Schaffung eines Halbleiterbauelements zum Ziel, welches eine Verformung der Folie durch Harzdruck bei einem Schritt des Transferpressens bzw. -formens unterdrücken und damit ein Abschälen eines Harzversiegelungsbereichs verhindern kann. Es wird auch ein Verfahren zum Herstellen eines solchen Halbleiterbauelements geschaffen.
- Dieses Ziel wird mit einem Halbleiterbauelement wie in Anspruch 1 beansprucht sowie mit einem Verfahren, wie in Anspruch 14 beansprucht, erzielt. Bevorzugte Ausführungsbeispiele der Erfindung sind Gegenstand der abhängigen Ansprüche.
- Da eine erste Gruppe von Öffnungsbereichen, die mindestens einen Öffnungsbereich hat, der in einer Region vorgesehen ist, in der keine Anschlußleitungen ausgebildet sind, und auch eine zweite Gruppe von Öffnungsbereichen in den Leitungsbildungsregionen ausgebildet ist, kann während eines Formgebungsschrittes, beispielsweise während des Transferpressens bei diesem Halbleiterbauelement geschmolzenes Harz durch diese Öffnungsbereiche fließen. Infolgedessen kann das Harz die beiden Seiten der Folie verbinden, das Verbinden zwischen dem Harzversiegelungsbereich und dem eingesiegelten Objekt, beispielsweise der Folie, kann sicher gemacht werden, und ein Abschälen des Harzversiegelungsbereichs wird verhindert. Da die zweite Gruppe der Öffnungsbereiche aus einer Vielzahl voneinander getrennter Öffnungsbereiche besteht, ist außerdem eine ausreichende mechanische Stärke sichergestellt und damit die Verformung der Folie beispielsweise aufgrund der Wirkung von Zugkräften während des Folientransportes unterdrückt. Infolgedessen werden durch Folienverformung verursachte Brüche und Kurzschlüsse der Anschlußleitungen verhütet.
- Bei diesem Halbleiterbauelement gibt es lange, schmale Verbindungsbereiche zwischen einander benachbarten Öffnungsbereichen, welche die zweite Gruppe von Öffnungsbereichen bilden, und die Längsrichtungen dieser langen, schmalen Verbindungsbereiche sind so ausgerichtet, daß sie die Kanten der Folie unter einem Winkel von etwa 45º schneiden. Die Ausbildung der langen, schmalen Verbindungsbereiche auf diese Weise stellt sicher, daß für den Fall, daß Zugkräfte zum Beispiel in der Folie wirksam sein sollten, solche Zugkräfte verteilt und von den langen, schmalen Verbindungsbereichen absorbiert werden und folglich die Verformung der Folie auf wirksame Weise kontrolliert wird.
- Die langen, schmalen Verbindungsbereiche sind auch vorzugsweise so ausgerichtet, daß ihre Längsrichtungen rechtwinklig zu den Anschlußleitungen verlaufen. Die Anordnung der langen, schmalen Verbindungsbereiche, die rechtwinklig zu den Anschlußleitungen ausgerichtet sind, stellt sicher, daß der Folie ausreichende mechanische Stärke hinsichtlich der in axialer Richtung der Anschlußleitungen wirkenden Zugkräfte gegeben werden kann. Das Vorsehen der rechtwinklig zu den Anschlußleitungen orientierten, langen, schmalen Verbindungsbereiche erlaubt es auch, die Anschlußleitungen an der zweiten Gruppe der Öffnungsbereiche kürzer zu machen, so daß das Auftreten von Kurzschlüssen oder Brüchen der Anschlußleitungen verringert werden kann.
- Um zu gewährleisten, daß die Vielzahl von Öffnungsbereichen, die die zweite Gruppe der Öffnungsbereiche bilden, die auf die Folie wirkenden Zugkräfte so gleichmäßig wie möglich absorbieren, sind diese vorzugsweise symmetrisch längs der Ränder der Folie angeordnet.
- Die die zweite Gruppe von Öffnungsbereichen bildenden Öffnungsbereiche sind außerdem vorzugsweise an Stellen ausgebildet, die von Biegebereichen der Anschlußleitungen getrennt sind. Das ist deshalb so, weil die mechanische Stärke der Biegebereiche, wenn die Öffnungsbereiche an solchen Biegebereichen angeordnet würden, weniger als die der anderen, geraden Bereiche wäre, was die Anschlußleitungen leicht verformbar machte.
- Bei diesem Halbleiterbauelement Seitenleitungen, die an den äußersten Seiten der die Leitergruppen bildenden Anschlußleitungen angeordnet sind, vorzugsweise dicker sein und eine größere mechanische Stärke haben als die anderen Anschlußleitungen. Wenn die Seitenleitungen zum Beispiel fetter gemacht werden als die anderen Anschlußleitungen, werden Probleme wie die Möglichkeit einer Fehlerkennung bei der Bilderkennung vermieden, die bei der Positionierung der Folie und des Leitungsrahmens angewandt wird. Dies erhöht auch die mechanische Stärke der Seitenleitungen und macht es möglich, einen ausreichenden Widerstand beispielsweise gegen Harzdruck bei der Formgebung zu erhalten.
- In diesem Halbleiterbauelement ist der integrierte Schaltungsbaustein vorzugsweise im wesentlichen in der Mitte in Tiefenrichtung innerhalb des Harzversiegelungsbereichs angeordnet. Das Anordnen des integrierten Schaltungsbausteins, der unter Bauelementen, die das Halbleiterbauelement bilden, das größte Volumen hat, im wesentlichen in der Mitte des Harzversiegelungsbereichs stellt sicher, daß die Volumina des oberen und unteren Hohlraums, die durch das einzusiegelnde Objekt voneinander getrennt sind, während des Transferpressens zum Beispiel im wesentlichen gleichgemacht werden können. Das bedeutet, daß der überschüssige Druck, der auf das einzusiegelnde Objekt durch die Strömung des geschmolzenen Harzes in vertikaler Richtung ausgeübt würde, wenn die Volumina des oberen und unteren Hohlraums unterschiedlich wären, unterdrückt werden kann. Infolgedessen kann eine Verformung der Folie oder Anschlußleitungen und Verlagerung des IC-Chips vermieden werden.
- Es wird bevorzugt, in diesem Halbleiterbauelement in einer Zone, die die inneren Leitungsbereiche der Anschlußleitungen und die Elektroden des integrierten Schaltungsbausteins umfaßt, eine Harzschicht zu bilden, die aus einem Harz besteht, welches gute Hafteigenschaften gegenüber den Anschlußleitungen und dem Harz hat, welches den Harzversiegelungsbereich bildet. Die Anordnung einer zusätzlichen Harzschicht stellt sicher, daß die die Elektroden des integrierten Schaltungsbausteins umgebenden Bereiche von einem Harz mit guten Hafteigenschaften geschützt werden können, und somit kann das Auftreten des Abschälens oder Abziehens oder der Rißbildung des Versiegelungsbereichs verhindert werden.
- In diesem Halbleiterbauelement ist vorzugsweise ein Abstrahlbereich mit dem integrierten Schaltungsbaustein so verbunden, daß Wärme vom integrierten Schaltungsbaustein durch diesen Abstrahlbereich nach außen abgestrahlt werden kann.
- Das Herstellungsverfahren gemäß Anspruch 14 stellt sicher, daß das Halbleiterbauelement dieser Erfindung wirksam und mit höher Ausbeute produziert werden kann.
- Fig. 1 ist eine Draufsicht, die einfach wesentliche Bauelemente eines Halbleiterbauelements eines ersten Ausführungsbeispiels dieser Erfindung zeigt;
- Fig. 2 ist eine vergrößerte Draufsicht auf einen Teil des Halbleiterbauelements der Fig. 1;
- Fig. 3 ist eine vertikale Querschnittsansicht des Halbleiterbauelements des ersten Ausführungsbeispiels;
- Fig. 4 ist eine Draufsicht, die einfach eine Abwandlung der Öffnungsbereiche des ersten Ausführungsbeispiels zeigt;
- Fig. 5 ist eine Draufsicht, die einfach ein benutztes Folienflachmaterial zeigt, um das Herstellungsverfahren des Halbleiterbauelements gemäß dem ersten Ausführungsbeispiel zu veranschaulichen;
- Fig. 6 ist eine Draufsicht, die einfach einen benutzten Leitungsrahmen zeigt, um das Herstellungsverfahren des Halbleiterbauelements gemäß dem ersten Ausführungsbeispiel zu veranschaulichen;
- Fig. 7 ist eine vertikale Querschnittsansicht, die einfach das Halbleiterbauelement gemäß dem zweiten Ausführungsbeispiel dieser Erfindung zeigt;
- Fig. 8 ist eine vergrößerte Teilquerschnittsansicht wesentlicher Bauelemente des Halbleiterbauelements gemäß Fig. 7;
- Fig. 9 ist eine vertikale Querschnittsansicht, die einfach eine Abwandlung des zweiten Ausführungsbeispiels dieser Erfindung zeigt;
- Fig. 10 ist eine vertikale Querschnittsansicht, die einfach das Halbleiterbauelement des dritten Ausführungsbeispiels dieser Erfindung zeigt;
- Fig. 11 ist eine vertikale Querschnittsansicht einer Abwandlung am dritten Ausführungsbeispiel dieser Erfindung;
- Fig. 12 ist eine vertikale Querschnittsansicht, die einfach das vierte Ausführungsbeispiel dieser Erfindung zeigt;
- Fig. 13 ist eine Draufsicht auf den in Fig. 12 gezeigten Abstrahlbereich.
- Fig. 14 ist eine vertikale Schnittansicht, die eine Abwandlung des vierten Ausführungsbeispiels der vorliegenden Erfindung zeigt.
- Fig. 15 ist eine Teildraufsicht auf ein Beispiel eines bekannten Halbleiterbauelements; und
- Fig. 16 ist eine Ansicht, die einfach einen Zustand zeigt, in dem die Folie des Halbleiterbauelements gemäß Fig. 15 verformt ist.
- In Fig. 1 ist eine Draufsicht gezeigt, die einfach die wesentlichen Bestandteile eines Halbleiterbauelements 1000 gemäß dem ersten Ausführungsbeispiel dieser Erfindung darstellt, eine vergrößerte Teildraufsicht auf einen Teil (einen Eckbereich) der Fig. 1 stellt die Fig. 2 dar, und eine Querschnittsansicht im wesentlichen senkrecht durch im wesentlichen die Mitte des Halbleiterbauelements 1000 ist in Fig. 3 gezeigt.
- Das Halbleiterbauelement 1000 dieses Ausführungsbeispiels weist eine elektrisch isolierende Folie 10, eine Vielzahl von auf einer Oberfläche der Folie 10 ausgebildeten Leitungsgruppen 30A bis 30D, einen integrierten Schaltungsbaustein (IC-Chip) 20 sowie einen Harzversiegelungsbereich 50 auf.
- In der Mitte der Folie 10 ist eine Bauelementöffnung 12 zum Anbringen des IC-Chips 20 ausgebildet. Auf der Oberfläche der Folie 10 sind Leitungsbildungszonen 100 bis 400 als vier Regionen ausgebildet, die längs im wesentlichen diagonal über die Folie 10 verlaufenden Linien voneinander getrennt sind. Jede dieser Leitungsbildungszonen 100 bis 400 ist von ihren benachbarten Zonen durch einen vorherbestimmten Abstand getrennt, und dazwischen sind Zonen 500 bis 800 vorgesehen, in denen keine Anschlußleitungen ausgebildet sind.
- Längs der Diagonalen der Folie 10 sind in den jeweiligen Zonen 500 bis 800, in denen keine Anschlußleitungen ausgebildet sind, schlitzförmige erste Öffnungsbereiche 14a bis 14d ausgebildet. Diese ersten Öffnungsbereiche 14 (14a bis 14d) sind vorzugsweise so groß wie möglich ausgebildet, ohne die mechanische Stärke der Folie 10 nachteilig zu beeinflussen, damit es für das geschmolzene Harz leichter ist, während des Transferpressens hindurchzufließen.
- Die Leitungsgruppen 30A bis 30D, die jeweils aus einer großen Anzahl von Anschlußleitungen 30 bestehen, sind so ausgebildet, daß sie in den jeweiligen Leitungsbildungszonen 100 bis 400 in einem vorherbestimmten Muster auf der Folie 10 angeordnet sind. Jede der Anschlußleitungen 30 hat einen Innenleitungsbereich (Finger) 32, der zur Bauelementöffnung 12 vorsteht, und einen Außenleitungsverbindungsbereich 34, der von der Kante 10a der Folie 10 nach außen vorsteht. Jeder Innenleitungsbereich 32 ist mit einer Elektrode 22 des in der Bauelementöffnung 12 angeordneten IC-Chips 20 verbunden, während der Außenleitungsverbindungsbereich 34 mit einer Anschlußleitung 40 verbunden ist. Jeder Innenleitungsbereich 32 hat an seiner Spitze einen Vorsprung (Bondhügel) 32a, und dieser Vorsprung 32a ist mit der Elektrode 22 verbunden. Dieses Verbindungsverfahren nennt man Mesabondverfahren (das Photoätzverfahren mit erhöhtem Bezirk), und es wird nachfolgend mehr im einzelnen beschrieben.
- Die die Leitungsgruppen 30A bis 30D bildenden Anschlußleitungen 30 sind dort, wo sie mit Bezugszeichen A und B in Fig. 2 bezeichnete Linien überqueren, in einer solchen Anordnung abgebogen, daß der Leitungsabstand auf Seiten des Außenleitungsverbindungsbereichs 34 größer ist als der Leitungsabstand auf Seiten des Innenleitungsbereichs 32. Der Leitungsabstand auf Seiten des Innenleitungsbereichs 32 könnte beispielsweise auf zwischen 40 um und 200 um eingestellt sein, während der auf der Seite des Außenleitungsverbindungsbereichs 34 auf zwischen 100 um und 500 um eingestellt ist.
- Bei diesem Ausführungsbeispiel ist eine Seitenleitung 36, die an jeder äußersten Seite jeder der Leitungsgruppen 30A bis 30D angeordnet ist, so ausgebildet, daß sie eine Breite hat, die größer ist als die der anderen Anschlußleitungen 30. Im einzelnen haben die Seitenleitungen 36 vorzugsweise eine Breite, die im Größenordnungsbereich von 1,5 bis 3 mal so groß ist wie die der anderen Anschlußleitungen. Wenn zum Beispiel die Breite der anderen Anschlußleitungen 30 zwischen 80 und 100 um liegt, ist die der Seitenleitungen 36 auf zwischen 160 und 200 um eingestellt.
- Wenn man die Seitenleitungen 36 an jeder Seite der Leitungsgruppen 30A bis 30D auf diese Weise fetter macht, ist sichergestellt, daß es keine Probleme, wie fehlerhafte Erkennung bei der Bilderkennung gibt, die bei der Positionierung der Folie und des Leitungsrahmens durchgeführt wird. Dadurch, daß man die Breite der Seitenleitungen 36 größer macht, wird auch deren mechanische Stärke erhöht, was es ermöglicht, zu gewährleisten, daß sie ausreichenden Widerstand gegen Kräfte, wie Harzdruck bei der Formgebung haben. Wenn so dicht gepackte Anschlußleitungen gebildet werden, ist es meistens nötig, ihre Breite kleiner zu machen, so daß ihre mechanische Festigkeit geringer ist, und folglich werden diese Anschlußleitungen, insbesondere die an den äußersten Enden befindlichen Seitenleitungen Beanspruchungen ausgesetzt und können leicht brechen.
- Das Material der Folie 10 ist nicht besonders beschränkt, es wird aber vorgezogen, daß es zusätzlich zur Eigenschaft elektrischer Isolierung wärmebeständig ist, wie zum Beispiel Polyimidharz, Polyetherimidharz, Polyesterharz oder Epoxyharz mit Glasfasern. Polyimidharz ist besonders bevorzugt. Es können auch keramische Werkstoffe, wie Aluminiumoxid, Aluminiumnitrid und Siliziumcarbid, welches eine gute mechanische Festigkeit und Wärmeleitfähigkeit hat, als Material der Folie 10 verwendet werden.
- Eine zweite Gruppe von Öffnungsbereichen 16, die aus einer Vielzahl von Öffnungsbereichen 16a bis 16e bestehen, ist in jeder der Leitungsbildungszonen 100 bis 400 ausgebildet. Diese Öffnungsbereiche 16a bis 16e sind symmetrisch längs der Kanten (10a) der Folie 10 angeordnet. Jeder der Öffnungsbereiche 16a bis 16e ist auch so gestaltet, daß die Kanten 10a benachbarter Öffnungsbereiche im wesentlichen parallel verlaufen, und folglich werden zwischen einander benachbarten Öffnungsbereichen 16a bis 16e Verbindungsbereiche 18a bis 18d geschaffen. Diese Verbindungsbereiche 18 (18a bis 18d) werden in Richtungen gebildet, die die Kanten 10a der Folie 10 schneiden. Bei diesem Ausführungsbeispiel ist die Richtung der Verbindungsbereiche 18a und 18c auf der rechten Seite gegenüber der Kante 10a entgegengesetzt zu der der Verbindungsbereiche 18b und 18d auf der linken Seite, und alle sind so geschaffen, daß sie unter etwa 45 Grad zur Kante 10a verlaufen.
- Durch die Schaffung der Verbindungsbereiche 18 in Richtungen, welche die Kanten 10a der Folie 10 schneiden, ist gewährleistet, daß für den Fall, daß Zugkräfte (in Fig. 1 durch F angedeutet) in der Folie 10 wirken sollten, von diesen Zugkräften F erzeugte Spannungen längs der Verbindungsbereiche 18 erzeugt werden und infolgedessen die Zugkräfte F verteilt und absorbiert werden. Infolgedessen kann das Ausmaß der Verlagerung der Folie in Zugrichtung verringert werden, was die Wirkung hat, daß die Verformung der Folie 10 unterdrückt wird.
- Die Verbindungsbereiche 18 werden außerdem vorzugsweise in Richtungen rechtwinklig zu den Anschlußleitungen 30 ausgebildet. Da im einzelnen, wie in Fig. 2 gezeigt ist, der Verbindungsbereich 18 (18c) in einer Richtung vorgesehen ist, die zu den Anschlußleitungen 30 rechtwinklig ist, kann für die Folie 10 eine ausreichende mechanische Festigkeit hinsichtlich der in axialer Richtung der Anschlußleitungen 30 wirkenden Zugkräfte sichergestellt werden. Ferner wird bevorzugt, keine Öffnungsbereiche an den Biegebereichen (mit A und B in Fig. 2 bezeichnete Bereiche) der Anschlußleitungen 30 vorzusehen. Der Grund ist, daß bei einer Anordnung von Öffnungsbereichen an diesen Biegebereichen die mechanische Festigkeit der Biegebereiche geringer wäre als die der anderen, geraden Bereiche, was die Anschlußleitungen leicht verformbar machen würde.
- Durch das Anordnen der zweiten Gruppe von Öffnungsbereichen 16, die aus einer Vielzahl von Öffnungsbereichen 16a bis 16e bestehen, in jeder der Leitungsbildungszonen 100 bis 400 kann mit diesem Ausführungsbeispiel die Wirkung einer Verstärkung der Unterdrückung der Verformung der Folie 10 erzielt werden, während das Fließen des Harzes während der Formgebung ermöglicht ist. Infolgedessen kann ein durch Verformung der Folie 10 verursachter Bruch der Anschlußleitungen 30 vermieden werden.
- Da das Halbleiterbauelement 1000 dieses Ausführungsbeispiels, wie oben beschrieben, nicht nur mit der ersten Gruppe von Öffnungsbereichen 14 in Zonen 500 bis 600 versehen ist, in denen keine Anschlußleitungen ausgebildet sind, sondern außerdem mit der zweiten Gruppe von Öffnungsbereichen 16 in jeder der Leitungsbildungszonen 100 bis 400, fließt während des Transferpressens geschmolzenes Harz durch diese Öffnungsbereiche 14 und 16, so daß das geschmolzene Harz die beiden Seiten der Folie 10 vereinigen kann und ein Abschälen des erhaltenen Harzversiegelungsbereichs verhindert ist.
- Da die zweite Gruppe der Öffnungsbereiche 16 in eine Vielzahl von Öffnungsbereichen 16a bis 16e unterteilt ist, um die mechanische Festigkeit der Folie 10 sicherzustellen, ist ferner die Verformung der Folie 10, die durch während Vorgängen, wie dem Folientransport wirkende Zugkräfte verursacht wird, unterdrückt, und damit wird ein durch die Verformung der Folie verursachter Bruch der Anschlußleitungen verhütet.
- Bei diesem Ausführungsbeispiel ist weder die erste Gruppe Öffnungsbereiche 14, noch die zweite Gruppe Öffnungsbereiche 16 hinsichtlich der Gestaltung und Anzahl besonders eingeschränkt, sie können in vielen Formen innerhalb eines Bereiches vorgesehen sein, der das Fließen von geschmolzenem Harz erlaubt und bei dem die Festigkeit der Folie 10 gewährleistet werden kann. Bei einer in Fig. 4 gezeigten Abwandlung der ersten und zweiten Gruppe von Öffnungsbereichen 14 und 16 könnte die Konfiguration beispielsweise so sein, daß im wesentlichen dreieckige Öffnungsbereiche 16f bis 16h sich in vertikaler Richtung abwechseln.
- Es soll nunmehr ein Beispiel des zum Herstellen dieses Halbleiterbauelements 1000 angewandten Verfahrens beschrieben werden. Es sei darauf hingewiesen, daß die Beschreibung der Konfigurationen der Folie 10, der Leitungsgruppen 30A bis 30D sowie der in der Folie 10 vorgesehenen Öffnungsbereiche 14 und 16 weggelassen wird.
- Zunächst wird, wie Fig. 5 zeigt, in einem das Grundmaterial bildenden langen Folienträger 70 (Dicke 75 bis 125 um) die Bauelementöffnung 12, Transportlöcher 72, Außenleitungslöcher 74, die erste Gruppe Öffnungsbereiche 14 und die zweite Gruppe Öffnungsbereiche 16 durch Ausstanzen mit einem Werkzeug gebildet. Als nächstes wird am Folienträger 70 eine Kupferfolie (gewöhnlich in einer Dicke von 18 bis 35 um) mittels Klebstoff befestigt, und dann werden photolithographische Techniken angewandt, um beide Oberflächen der Folie mit Photoresistmaterial zu bestreichen, einer Maskenbelichtung auszusetzen und zu entwickeln und schließlich zu ätzen, um die aus Anschlußleitungen 30 in einem vorherbestimmten Muster bestehenden Leitungsgruppen 30A bis 30D zu schaffen. Die Anschlußleitungen 30 werden normalerweise mit einem Werkstoff wie Sn, Au oder Lot plattiert. Die Anschlußleitungen dieses Ausführungsbeispiels werden durch Ni-Plattierung auf einer Kupferdrahtoberfläche und anschließend durch Au- Plattierung verwirklicht.
- Als nächstes wird der IC-Chip 20 in einer vorherbestimmten Stellung innerhalb der Bauelementöffnung 12 angeordnet, und Elektroden 22 auf der Oberfläche des IC-Chips 20 sowie die Innenleitungsbereiche 32 der Anschlußleitungen 30 werden verbunden und durch Druckbeaufschlagung und Erwärmung (normalerweise bis zu 300 bis 400ºC) mittels eines Heizwerkzeugs einem Innenleitungsbonden (ILB) unterzogen.
- Ein Leitungsrahmen 80, auf dem die Außenleitungen 40 gebildet werden (siehe Fig. 6), wird gesondert vorbereitet. Dieser Leitungsrahmen 80 wird auf der Folie 70 angebracht und dabei so angeordnet, daß die Außenleitungen 40 den Außenleitungsverbindungsbereichen 34 der Anschlußleitungen 30 überlagert werden. Die Außenleitungsverbindungsbereiche 34 und die Außenleitungen 40 werden dann durch Kopplungsmaßnahmen, wie Verschweißen oder Verlöten (Außenbonden) in einer Charge verbunden.
- Anschließend wird eine Region, die den IC-Chip 20, die Anschlußleitungen 30 sowie Teile der Außenleitungen 40 umfaßt, durch Transferpressen in Harz eingesiegelt, um einen Harzversiegelungsbereich 50 zu schaffen. Danach werden die Außenleitungen 40 mit Lot plattiert, dann werden die Außenleitungen 40 mittels einer Presse abgeschnitten, um die Fertigung des Halbleiterbauelements abzuschließen. Im Anschluß daran könnten die Außenleitungen 40, wenn nötig, so gebogen und gestaltet werden, daß ihr Einsetzen in eine gedruckte Leiterplatte oder dergleichen erleichtert wird.
- Das obige Herstellungsverfahren hat den Vorteil, daß die Abmessungen und Stärke der Außenleitungen 40, da die Außenleitungen 40 unter Verwendung des Leitungsrahmens 80 gebildet werden, unabhängig von denen der Anschlußleitungen festgesetzt werden können.
- Bei dem oben beschriebenen Verfahren könnte eines der allgemein angewandten Bondverfahren, Transferbondverfahren oder Mesabondverfahren als Kopplungsmaßnahme zwischen den Innenleitungsbereichen 32 und den (in der Figur nicht gezeigten) Elektroden des IC-Chips 20 angewandt werden; vorzugsweise wird aber das Mesabondverfahren benutzt. Beim Mesabondverfahren wird ein Halbätzprozeß angewandt, um Bondhügel zu schaffen, die mit den Anschlußleitungen an den Leitungsspitzen einstückig sind. Ein spezifisches Herstellungsverfahren für Bondhügel ist zum Beispiel in der japanischen Patentanmeldung-Veröffentlichungsnummer Sho 55-162253 offenbart. Das Mesabondverfahren hat verschiedene Vorteile, beispielsweise den, daß keine besondere Ausrüstung zum Erzeugen der Bondhügel auf dem IC-Chip nötig ist, daß es die Verwendung von IC-Chips mit Aluminiumbondinseln ermöglicht, daß es eine hohe Ausbeute bei geringen Montierkosten hat und daß es außerdem schlanke Montagegehäuse ermöglicht.
- Bei dem oben beschriebenen Verfahren ist es außerdem zur Stärkung der Kopplungskraft zwischen dem IC-Chip 20 und dem den Harzversiegelungsbereich 50 bildenden Harz vorzuziehen, wenn kleine Unregelmäßigkeiten an der Unterseite des IC-Chips 20 mittels eines Verfahrens wie Schleifen oder Ätzen ausgebildet werden. Um das Zusammenhaften mit dem den Harzversiegelungsbereich 50 bildenden Harz zu verbessern, wird die Oberfläche der Folie 10 vorzugsweise einer Plasmaverarbeitung in einer Dampfphase unterzogen, die zum Beispiel Schutzgas (Argon, Helium oder dergleichen), reaktives Gas (Sauerstoff, CF&sub4; oder dergleichen) oder Reduktionsgas (Wasserstoff oder dergleichen) einschließt.
- Im Vergleich zu Bausteinen, die mit anderen Montageverfahren, beispielsweise dem Drahtbondverfahren erhalten werden, hat der mittels dieser TAB-Technik erzielte Baustein verschiedene Vorteile insofern, als er die Montage dünner Bausteine in hoher Dichte ermöglicht, jeder Bondschritt der Innenleitungen und das Bonden der Außenleitungen in einer einzigen Charge erfolgen kann, elektrische Eigenschaften bereits dann geprüft werden können, wenn der Chip sich noch auf dem Band befindet, und der Montageertrag nicht verschlechtert wird, selbst wenn es sich um Mehrfachchipanordnungen handelt.
- Eine Querschnittsansicht, die einfach ein Halbleiterbauelement 2000 gemäß einem zweiten Ausführungsbeispiel dieser Erfindung darstellt, ist in Fig. 7 gezeigt, wobei eine vergrößerte Teilquerschnittsansicht wesentlicher Komponenten des Halbleiterbauelements 2000 in Fig. 8 gezeigt ist.
- Das Halbleiterbauelement 2000 hat den gleichen Grundaufbau wie das Halbleiterbauelement 1000, und deshalb sind identische Bauteile desselben mit den gleichen Bezugsziffern versehen, ohne daß eine detaillierte Beschreibung gegeben wird. Das Halbleiterbauelement 2000 dieses Ausführungsbeispiels unterscheidet sich von dem Halbleiterbauelement 1000 dadurch, daß der IC-Chip 20 so gestaltet ist, daß er im wesentlichen in der Mitte des Halbleiterbauelements 2000 in Tiefenrichtung desselben angeordnet wird.
- Bei dem in Fig. 3 gezeigten obigen Halbleiterbauelement 1000 erstrecken sich die Anschlußleitungen 30 geradewegs nach außen von der Oberfläche der Folie 10, die Außenleitungsverbindungsbereiche 34 und die Außenleitungen 40 sind miteinander verbunden, und dann sind die Spitzen der Innenleitungsbereiche 32 mit dem IC-Chip 20 verbunden, wobei der IC-Chip 20 unterhalb derselben hängend angebracht ist. Deshalb befindet sich der IC-Chip 20 unterhalb der Mitte des Harzversiegelungsbereichs 50.
- Im Gegensatz dazu befindet sich bei dem Halbleiterbauelement 2000 dieses Ausführungsbeispiels die Mitte des IC-Chips 20 auf der Mittellinie C. L. in Tiefenrichtung des Harzversiegelungsbereichs 50. Um diese Konfiguration zu ermöglichen, ist der Innenleitungsbereich 32 und der Außenleitungsverbindungsbereich 34 jeder der Anschlußleitungen 30 entsprechend geformt. Das Ausmaß dieser Formgebung (die Tiefe der Verformung) ist so bestimmt, daß folgende Gleichung erfüllt wird (siehe Fig. 8).
- 1/2 (dLF) + dTAB + dOF = dIF + dIL + 1/2 (dIC)
- worin: dLF: Dicke der Außenleitung (Leitungsrahmen)
- dTAB: Dicke der Anschlußleitung
- dOF: Verformungstiefe des Außenleitungsverbindungsbereichs
- dIF: Verformungstiefe des Innenleitungsbereichs
- dIL: Dicke des Innenleitungsbereichs
- dIC: Dicke des IC-Chips
- Die Verformungstiefen dOF und dIF in der obigen Gleichung müssen so gestaltet sein, daß sie zu den Dicken der Anschlußleitungen 30, der Außenleitungen 40 und des IC-Chips 20 passen. Beim gegenwärtigen Stand der Technik ist die Dicke des IC-Chips größer als die der anderen Bauteile, so daß die Dicke des Harzversiegelungsbereichs 50 tatsächlich von der Dicke des IC-Chips abhängt. Wenn zum Beispiel die Dicke dIC des IC-Chips 20 zwischen 200 um und 600 um liegt, die Dicke dTAB der Anschlußleitungen 30 zwischen 10 um und 40 um, die Dicke dLF der Außenleitungen 40 zwischen 100 um und 300 um und die Dicke dIL des Innenleitungsbereichs 32 zwischen 5 um und 30 um, dann wird die Verformungstiefe dIF des Innenleitungsbereichs 32 auf zwischen 50 um und 200 um eingestellt, und die Verformungstiefe dOF des Außenleitungsverbindungsbereichs 34 wird auf zwischen 85 um und 720 um eingestellt. Hier bezeichnet das "-"- Zeichen eine Verformung in entgegengesetzter Richtung zu der der Fig. 8. In einem solchen Halbleiterbauelement liegt die Dicke des Harzversiegelungsbereichs 50 insgesamt zwischen 1 mm und 5 mm. In der Zukunft würde mit abnehmenden Dicken von IC-Chips diese Dicke in den Größenordnungsbereich von 100 um bis 200 um fallen. Eine solche Dicke wäre dann im wesentlichen die gleiche wie die der Außenleitungen, und die Verformungstiefen des Innenleitungsbereichs 32 könnten dann sogar noch kleiner gemacht werden (sie könnten sogar zum Beispiel innerhalb des Bereiches von zwischen 0 um und 50 um eingestellt werden), so daß die Dicke des Harzversiegelungsbereichs noch mehr auf etwa zwischen 200 um und 1000 um reduziert werden könnte.
- Die Positionierung des IC-Chips 20 in der Mitte des Harzversiegelungsbereichs 50 in Richtung der Tiefe nach Art dieses Ausführungsbeispiels stellt sicher, daß die nachfolgend beschriebenen Nutzfunktionen erzielt werden können.
- Es gibt das Transferpressen als eine der für die Herstellung dieser Art von Halbleiterbauelement anzuwendenden Versiegelungstechniken. Ein besonders wichtiger Teil des Transferpreßverfahrens ist das Gleichgewicht zwischen den Volumen des oberen und unteren Hohlraums, die durch das in die Form eingesetzte, einzusiegelnde Objekt voneinander getrennt sind (die Anordnung aus Folienträger 70 und Leitungsrahmen 80 mit darauf angebrachtem IC-Chip 20 (siehe Fig. 3)). Bei dieser Art von Formgebung wird das geschmolzene Harz gewöhnlich durch einen einzigen Angußkanal gepreßt, so daß für den Fall, daß die Volumen der getrennten Hohlräume nicht im Gleichgewicht stehen, der Hohlraum mit dem kleineren Volumen zunächst vom geschmolzenen Harz gefüllt wird und das geschmolzene Harz dann zu dem noch nicht gefüllten Hohlraum fließt und damit der Harzdruck vertikal auf das einzusiegelnde Objekt wirkt. Das dabei entstehende Kippen des IC-Chips oder die Verformung der Folie könnte zu Bruch oder Kurzschlußbildung der Anschlußleitungen führen.
- Bei der Halbleitervorrichtung 2000 dieses Ausführungsbeispiels wird das IC-Chip 20, welches das größte Volumen einnimmt, im wesentlichen in der Mitte des Formwerkzeugs angeordnet (an der Grenze zwischen dem oberen und unteren Werkzeug), so daß die Volumen des oberen und unteren Hohlraums, die durch das zu versiegelnde Objekt getrennt sind, im wesentlichen gleich gemacht werden können. Infolgedessen kann eine Verformung der Folie oder Anschlußleitungen und eine Verlagerung des IC-Chips vermieden werden, da es möglich ist, den oben beschriebenen überschüssigen Druck der in vertikaler Richtung vom Strom des geschmolzenen Harzes auf das einzusiegelnde Objekt ausgeübt würde, zu unterdrücken. Es sei noch erwähnt, daß angesichts der Schwierigkeit, die Mittellinie des IC-Chips 20 exakt auf der Mittellinie des Harzversiegelungsbereichs auszurichten, ein gewisser Fehlerbetrag zulässig ist, so daß zum Beispiel die Mittellinie des Harzversiegelungsbereichs irgendwo in Tiefenrichtung innerhalb des IC-Chips lokalisiert sein könnte.
- Zusätzlich zu den Wirkungen beim ersten Ausführungsbeispiel hat dieses Ausführungsbeispiel also den Vorteil, daß die Verformung des Bauelements durch Harzdruck während des Transferpressens unterdrückt werden kann.
- Eine Querschnittsansicht, die einfach eine Abwandlung an diesem Ausführungsbeispiel darstellt, ist in Fig. 9 gezeigt. Ein Halbleiterbauelement 3000 gemäß diesem Ausführungsbeispiel unterscheidet sich von dem des oben beschriebenen Halbleiterbauelements 2000 dadurch, daß die Spitzenbereiche der Außenleitungen 40 statt der Außenleitungsverbindungsbereiche 34 der Anschlußleitungen 30 geformt sind. Anschlußenden 42 dieser Außenleitungen 40 werden geformt, wenn der Leitungsrahmen geschaffen wird, und die Verformungstiefe wird anstelle der Verformungstiefe dOF in der obigen Gleichung eingestellt.
- Eine Querschnittsansicht, die einfach ein Halbleiterbauelement 4000 eines dritten Ausführungsbeispiels dieser Erfindung darstellt, ist in Fig. 10 gezeigt. Da dieses Halbleiterbauelement 4000 den gleichen Grundaufbau hat wie das erste Ausführungsbeispiel, sind im wesentlichen identische Bauteile desselben mit den gleichen Bezugszeichen versehen, ohne daß eine detaillierte Beschreibung gegeben wird. Dieses Halbleiterbauelement 4000 unterscheidet sich von dem Halbleiterbauelement 1000 des ersten Ausführungsbeispiels dadurch, daß eine Harzschicht 52 aus einem anderen Harz als dem Harz des Harzversiegelungsbereichs 50 in einer Zone gebildet ist, die mindestens die Innenleitungsbereiche 32 der Anschlußleitungen und den IC-Chip 20 einschließt.
- Die Harzschicht 52 ist aus einem Harz gestaltet, welches gegenüber dem Metall der Innenleitungsbereiche 32, insbesondere dem Metall Au oder Sn, mit dem deren Oberflächen beispielsweise plattiert sind, und auch gegenüber dem Harz des Harzversiegelungsbereichs 50 ausgezeichnete Hafteigenschaften hat. Hier könnte zur Verwendung ein denaturiertes Gummi- Epoxyharz, ein Phenolharz, ein Polyimidharz oder ein Siliziumharz geeignet sein.
- Da das häufig für den Harzversiegelungsbereich verwendete Epoxyharz üblicherweise schlechte Hafteigenschaften gegenüber der plattierten Schicht der Anschlußleitungen hat, könnte Hitze, Feuchtigkeit oder mechanischer Stoß Schwierigkeiten, wie das Abziehen oder Abschälen oder Rißbildung zwischen den Anschlußleitungen und dem Harzversiegelungsbereich verursachen, und das Eindringen von Wasser oder aktiven Ionen durch diese abgeschälten oder gerissenen Bereiche könnte zu Korrosion der Aluminiumelektroden des IC-Chips führen. Insbesondere könnten Faktoren, wie unterschiedliche Wärmedehnungskoeffizienten zwischen den Anschlußleitungen und dem Harzversiegelungsbereich dazu führen, daß aufgrund der Erwärmung während der Montagestufe des Halbleiterbauelements ein Abschälen oder Rißbildung in Bereichen mit schlechten Hafteigenschaften auftritt.
- Bei diesem Ausführungsbeispiel garantiert die Anordnung der Hartschicht 52 zusätzlich zu den Wirkungen des ersten Ausführungsbeispiels, daß die Bereiche um die Elektroden 22 des IC-Chips 20 herum von einem Harz mit guten Hafteigenschaften und geringer Spannung geschützt werden können, so daß das Auftreten des Abschälens oder der Rißbildung vermieden werden kann.
- Ehe bei der Herstellung dieses Halbleiterbauelements 4000 der Harzversiegelungsbereich 50 geschaffen wird, wird die Harzschicht 52 in einer vorherbestimmten Zone gemäß einem Verfahren ausgebildet, welches Schritte wie Vergießen, Anstreichen und Spritzgießen einschließt, und dann wird der Harzversiegelungsbereich 50 wie üblich durch Transferpressen geformt.
- In dem oben beschriebenen Halbleiterbauelement 4000 wird eine Harzschicht 52 aus einem Harz geschaffen, welches gute Hafteigenschaften sowohl gegenüber den Anschlußleitungen 30 als auch dem Harz des Harzversiegelungsbereichs 50 hat, so daß das Auftreten des Abschälens oder der Rißbildung des Versiegelungsbereichs verhütet werden kann. Da die Elektroden 22 des IC- Chips 20 von der Harzschicht 52 völlig eingesiegelt sind, kann insbesondere deren Korrosion zuverlässig verhindert werden.
- Eine Querschnittsansicht einer Abwandlung dieses Ausführungsbeispiels ist in Fig. 11 gezeigt. Ein Halbleiterbauelement 5000 dieses Ausführungsbeispiels ist grundsätzlich das gleiche wie das Halbleiterbauelement 4000, außer daß die von der Harzschicht 52 bedeckte Zone größer und so ausgebildet ist, daß sie nicht nur die den IC-Chip 20 umgebende Fläche bedeckt, sondern eine größere Region, die nur die Außenleitungsverbindungsbereiche 34 der Anschlußleitungen 30 ausschließt. In diesem Fall könnte unter Berücksichtigung der Hafteigenschaften mit dem die Folie 10 bildenden Harz (zum Beispiel Polyimidharz) ein Epoxytyp eines Polyimidharzes oder Siliziumharz mit Vorzug verwendet werden.
- Eine Querschnittsansicht, die einfach ein Halbleiterbauelement 6000 eines vierten Ausführungsbeispiels dieser Erfindung darstellt, ist in Fig. 12 gezeigt. Dieses Halbleiterbauelement 6000 ist grundsätzlich das gleiche wie das Halbleiterbauelement 1000 des ersten Ausführungsbeispiels, und deshalb sind im wesentlichen identische Bauteile desselben mit den gleichen Bezugszeichen versehen, ohne daß eine detaillierte Beschreibung gegeben wird.
- Das Halbleiterbauelement 6000 dieses Ausführungsbeispiels unterscheidet sich vom Halbleiterbauelement 1000 des ersten Ausführungsbeispiels dadurch, daß auf der Unterseite des IC-Chips 20 ein Abstrahlbereich 60 vorgesehen ist. Dieser Abstrahlbereich 60 hat in der Mitte einer Oberfläche einen Anschlußbereich 66 für den IC-Chip 20, wie in Fig. 13 gezeigt, und auch eine große Anzahl von Öffnungsbereichen 62, die den Durchtritt von geschmolzenem Harz während des Transferpressens erlauben. Der Abstrahlbereich 60 hat vorzugsweise auch radial verlaufende, lineare Verbindungsbereiche 64, um die mechanische Festigkeit des Abstrahlbereichs 60 sicherzustellen. Ferner sind vorzugsweise Vertiefungen durch Schleifen oder Ätzen auf der Oberfläche des Abstrahlbereichs 60 ausgebildet (der Oberfläche, die derjenigen gegenüberliegt, auf der der IC-Chip 20 angebracht ist), um die Hafteigenschaften des Harzversiegelungsbereichs 50 zu erhöhen. Um die Wärmeabstrahlwirkung des Abstrahlbereichs 60 zu verstärken, ist dieser vorzugsweise so gemacht, daß er die größtmögliche Wärmeleitfähigkeit hat und vorzugsweise aus einem Metall, wie Kupfer, Aluminium oder einem keramischen Stoff wie BeO, SiC hergestellt. Die Größe des Abstrahlbereichs 60 ist nicht besonders beschränkt; aber wenn man den Wirkungsgrad seiner Wärmeabstrahlung berücksichtigt, könnte er beispielsweise so gestaltet sein, daß er mindestens zweimal so groß ist wie der IC-Chip 20.
- Im Halbleiterbauelement 6000 dieses Ausführungsbeispiels ist durch die Verwendung des Abstrahlbereichs 60, um die Wärmeabstrahlung von dem IC-Chip 20 zu erleichtern, der von dem Harzversiegelungsbereich 50 aus einem Harz mit niedriger Wärmeleitfähigkeit eingesiegelt ist, gewährleistet, daß eine Verschlechterung der Eigenschaften des IC-Bauelements aufgrund von Wärme unterdrückt werden kann.
- Fig. 14 ist eine senkrechte Schnittansicht, die eine Abwandlung des vorliegenden Ausführungsbeispiels zeigt. In dem Halbleiterbauelement 7000 ist der Abstrahlbereich 68 dicker als der oben genannte Abstrahlbereich 60, und es ist dafür gesorgt, daß die eine Oberfläche 68a des Abstrahlbereichs 68 aus dem Harzversiegelungsbereich 50 vorsteht. Deshalb hat der Abstrahlbereich 68 eine Dicke, die dem Abstand zwischen der Unterseite des IC-Chips 20 und der Unterseite des Harzversiegelungsbereichs 50 in Fig. 14 entspricht.
- Gemäß dem Halbleiterbauelement 7000 mit solchen Anordnungen bietet der Abstrahlbereich 68 nicht nur eine wirksame Wärmeabfuhr, sondern auch einfachere Verarbeitung. Die einfachere Verarbeitung wird dadurch erzielt, daß der Abstrahlbereich als Abstandselement während des Transferpressens dient und damit die exakte Plazierung des IC-Chips 20 unnötig macht.
Claims (16)
1. Halbleiterbauelement mit:
einer elektrisch isolierenden Folie (10), in der sich eine Bauelementöffnung (12)
befindet;
einer Vielzahl von Leitungsgruppen (30A-30D), die jeweils Anschlußleitungen (30)
aufweisen, die in einem vorherbestimmten Muster angeordnet sind, welches in einer
entsprechenden Vielzahl von Leitungsbildungszonen (100-400) auf der Oberfläche der Folie gebildet ist,
wobei jede Leitungsbildungszone sich zwischen der Bauelementöffnung und einer
entsprechenden äußeren Kante (10a) der Folie befindet;
einem IC-Chip (20), der innerhalb der Bauelementöffnung der Folie angeordnet ist und
Elektroden hat, die mit Enden der Anschlußleitungen verbunden sind;
einer ersten Gruppe von Öffnungsbereichen (14a-14d), die aus mindestens einem
Öffnungsbereich in der Folie besteht und innerhalb einer anderen Zone (500-800) als den
Leitungsbildungszonen vorgesehen ist;
einer zweiten Gruppe (16) von Öffnungsbereichen (16a-16e), die in jeder der
Leitungsbildungszonen vorgesehen ist, wobei jede zweite Gruppe (16) aus einer Vielzahl von
Öffnungsbereichen in der Folie besteht, wobei Verbindungsbereiche (18a-18d) zwischen
einander benachbarten Öffnungsbereichen bestimmt sind; und
einem ersten Harzversiegelungsbereich (50), der mindestens den IC-Chip, die Folie und
die Leitungsgruppen einsiegelt;
dadurch gekennzeichnet, daß jeder Verbindungsbereich (18a-18d) zwischen einem Paar
paralleler, linearer Kanten, einer Kante jedes von zwei einander benachbarten Öffnungsbereichen,
gebildet ist; und daß eine Längsrichtung jedes Verbindungsbereichs, die rechtwinklig zu dem
Kantenpaar verläuft, die entsprechende äußere Kante (10a) der Folie (10) unter einem Winkel
von etwa 45º schneidet.
2. Halbleiterbauelement nach Anspruch 1, bei dem jede der Anschlußleitungen (30)
einen Innenleitungsbereich (32), der in die Bauelementöffnung (12) vorsteht, und einen
Außenleitungsverbindungsbereich (34) aufweist, der nach außen über die entsprechende äußere
Kante (10a) der Folie (10) hinaus vorsteht, wobei der Außenleitungsverbindungsbereich mit einer
Außenleitung (40) von größerer mechanischer Festigkeit als der des
Außenleitungsverbindungsbereichs verbunden ist.
3. Halbleiterbauelement nach Anspruch 1 oder 2, bei dem die Verbindungsbereiche
(18a-18d) so ausgerichtet sind, daß die Längsrichtung jedes Verbindungsbereichs rechtwinklig zu
den auf dem Verbindungsbereich gebildeten Anschlußleitungen (30) verläuft.
4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, bei dem die Vielzahl der
Öffnungsbereiche in jeder zweiten Gruppe von Öffnungsbereichen eine Symmetrielinie bestimmt,
die rechtwinklig zu der entsprechenden äußeren Kante (10a) der Folie (10) verläuft und
gegenüber der die Öffnungsbereiche in axialer Symmetrie angeordnet sind.
5. Halbleiterbauelement nach einem der Ansprüche 2 bis 4, bei dem die
Anschlußleitungen (30) gerade Bereiche und gebogene Bereiche haben, so daß der Abstand der
Innenleitungsbereiche (32) kleiner ist als der der Außenleitungsverbindungsbereiche (34), und die
Vielzahl der Öffnungsbereiche (16a-16d) jeder zweiten Gruppe (16) an Stellen ausgebildet sind,
die von denjenigen getrennt sind, wo die Biegebereiche der Anschlußleitungen gebildet sind.
6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, bei dem Seitenleitungen
(36), welche die beiden äußersten Anschlußleitungen jeder Leitungsgruppe (30A-30D) bilden,
eine größere mechanische Festigkeit haben als die der übrigen Anschlußleitungen der jeweiligen
Leitungsgruppe.
7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, bei dem der IC-Chip (20) im
wesentlichen in der Mitte des Harzversiegelungsbereichs (50) in Richtung rechtwinklig zur Ebene
der Folie (10) angeordnet ist.
8. Halbleiterbauelement nach Anspruch 7, bei dem jede der Anschlußleitungen (30)
einen Innenleitungsbereich (32), der in die Bauelementöffnung (12) vorsteht, einen
Außenleitungsverbindungsbereich (34), der nach außen über die jeweilige äußere Kante (10a) der Folie
(10) hinaus vorsteht, und einen Zwischenleitungsbereich aufweist, wobei jede Anschlußleitung
so gebogen ist, daß die Außenleitungsverbindungsbereiche, die Innenleitungsbereiche und die
Zwischenleitungsbereiche in einer ersten, einer zweiten bzw. einer dritten von drei parallelen
Ebenen im Verhältnis zueinander in der Richtung senkrecht zu der Ebene der Folie (10) versetzt
sind, und die Lage des IC-Chips (20) durch die Entfernung (dOF) zwischen der ersten und der
dritten Ebene und die Entfernung (dIF) zwischen der zweiten und der dritten Ebene festgesetzt
ist.
9. Halbleiterbauelement nach Anspruch 7, bei dem jede der Anschlußleitungen (30)
einen Innenleitungsbereich (32), der in die Bauelementöffnung (12) vorsteht, einen
Außenleitungsverbindungsbereich (34), der nach außen über die jeweilige äußere Kante (10a) der
entsprechenden Folie (10) hinaus vorsteht, und einen Zwischenleitungsbereich aufweist, wobei
jede Anschlußleitung so gebogen ist, daß die Innenleitungsbereiche und die
Zwischenleitungsbereiche in einer ersten bzw. einer zweiten von zwei parallelen Ebenen im Verhältnis zueinander
in der Richtung senkrecht zur Ebene der Folie (10) versetzt sind, und die Lage des IC-Chips (20)
durch die Entfernung zwischen der ersten und der zweiten Ebene und durch mit den
Außenleitungsverbindungsbereichen verbundene Außenleitungen (40) festgesetzt ist.
10. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, bei dem in einer Zone, die
Innenleitungsbereiche der Anschlußleitungen (30) und die Elektroden des IC-Chips (20), die mit
Enden der Innenleitungsbereiche verbunden sind, umfaßt, eine Harzschicht (52) vorgesehen ist,
die aus einem zweiten Harz besteht, welches sich von dem ersten Harz unterscheidet, gute
Hafteigenschaften sowohl gegenüber den Anschlußleitungen (30) als auch dem Harz hat,
welches den Harzversiegelungsbereich (50) bildet.
11. Halbleiterbauelement nach einem der Ansprüche 1 bis 10, bei dem mit dem IC-Chip
(20) ein Abstrahlbereich (60; 68) verbunden ist.
12. Halbleiterbauelement nach Anspruch 11, bei dem in dem Abstrahlbereich (60) eine
Vielzahl von Öffnungsbereichen (62) ausgebildet ist.
13. Halbleiterbauelement nach Anspruch 11 oder 12, bei dem mindestens ein Teil (68a)
des Abstrahlbereichs (68) aus dem Harzversiegelungsbereich (50) vorsteht.
14. Verfahren zum Herstellen eines Halbleiterbauelements mit den folgenden Schritten:
(A) Ausbilden einer Bauelementöffnung (12), einer ersten Gruppe von
Öffnungsbereichen (14a-14d), die aus mindestens einem Öffnungsbereich innerhalb einer Zone (500-800)
außerhalb von Leitungsbildungszonen (100-400) bestehen, und einer zweiten Gruppe (16) von
Öffnungsbereichen, die in jeder der Leitungsbildungszonen vorgesehen sind, in einer elektrisch
isolierenden Folie (10), wobei jede zweite Gruppe (16) aus einer Vielzahl von Öffnungsbereichen
(16a-16d) mit zwischen benachbarten Öffnungsbereichen gebildeten Verbindungsbereichen (18a-
18d) besteht;
(B) Befestigen einer leitfähigen Folie an der Folie unter Anwendung von
Photolithographie und Ätzen zur Ausbildung von Anschlußleitungen (30), die jeweils einen
Innenleitungsbereich, der in die Bauelementöffnung vorsteht, und einen
Außenleitungsverbindungsbereich aufweisen, innerhalb der Leitungsbildungszonen der Folie, anschließendes
Anbringen eines IC-Chips (50) innerhalb der Bauelementöffnung und Verbinden von Elektroden
des IC-Chips mit den Innenleitungsbereichen;
(C) Überlagern eines Leitungsrahmens (80), der Außenleitungen (40) hat, die im
gleichen Abstand wie die Außenleitungsverbindungsbereiche angeordnet sind und eine größere
mechanische Festigkeit haben als die der Außenleitungsverbindungsabschnitte, über einer
vorherbestimmten Stelle auf der Folie und Verbinden der Außenleitungsverbindungsbereiche mit
den Außenleitungen; und
(D) Anwenden eines Transferpressens zur Schaffung eines ersten
Harzversiegelungsbereichs (50) zum Einsiegeln des IC-Chips, der Anschlußleitungen und eines Teils der
Außenleitungen darin;
dadurch gekennzeichnet, daß der Schritt (A) das Schaffen der Öffnungsbereiche (16a-
16d) der zweiten Gruppe (16) in solcher Weise aufweist, daß jeder Verbindungsbereich (18a-
18d) zwischen einem Paar paralleler, linearer Kanten bestimmt ist, einer Kante jedes von zwei
einander benachbarten Öffnungsbereichen, und eine Längsrichtung jedes Verbindungsbereichs,
die rechtwinklig zu dem Kantenpaar verläuft, die jeweilige äußere Kante (10a) der Folie (10)
unter einem Winkel von etwa 45º schneidet.
15. Verfahren zum Herstellen eines Halbleiterbauelements nach Anspruch 14, bei dem
im Schritt (B) der IC-Chip (20) so angeordnet wird, daß er sich in solcher Lage befindet, daß er
im wesentlichen in der Mitte des im Schritt (D) gebildeten Harzversiegelungsbereichs (50) in
Richtung senkrecht zur Ebene der Folie (10) ist.
16. Verfahren zum Herstellen eines Halbleiterbauelements nach Anspruch 14 oder 15,
ferner mit einem Schritt, vor dem Schritt (D), der Schaffung einer Harzschicht (52), die aus
einem sich vom ersten Harz unterscheidenden, zweiten Harz mit guten Hafteigenschaften
sowohl gegenüber den Anschlußleitungen (30) als auch dem im Schritt (D) verwendeten Harz
besteht, in einer Zone, die die Innenleitungsbereiche der Anschlußleitungen und Elektroden des
IC-Chips (20) umfaßt.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13474093 | 1993-06-04 | ||
| JP13473893 | 1993-06-04 | ||
| JP13473993 | 1993-06-04 | ||
| JP12691294A JP3329073B2 (ja) | 1993-06-04 | 1994-05-17 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69413602D1 DE69413602D1 (de) | 1998-11-05 |
| DE69413602T2 true DE69413602T2 (de) | 1999-04-22 |
Family
ID=27471251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69413602T Expired - Lifetime DE69413602T2 (de) | 1993-06-04 | 1994-06-03 | Halbleiteranordnung und Herstellungsverfahren |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5554885A (de) |
| EP (1) | EP0627766B1 (de) |
| JP (1) | JP3329073B2 (de) |
| KR (1) | KR100198502B1 (de) |
| DE (1) | DE69413602T2 (de) |
| TW (1) | TW338559U (de) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2852178B2 (ja) * | 1993-12-28 | 1999-01-27 | 日本電気株式会社 | フィルムキャリアテープ |
| JPH0878605A (ja) * | 1994-09-01 | 1996-03-22 | Hitachi Ltd | リードフレームおよびそれを用いた半導体集積回路装置 |
| DE4443767A1 (de) * | 1994-12-08 | 1996-06-13 | Giesecke & Devrient Gmbh | Elektronisches Modul und Datenträger mit elektrischem Modul |
| JP3170182B2 (ja) * | 1995-08-15 | 2001-05-28 | 株式会社東芝 | 樹脂封止型半導体装置及びその製造方法 |
| JP2687946B2 (ja) * | 1995-08-16 | 1997-12-08 | 日本電気株式会社 | リードフレーム |
| JPH09129686A (ja) * | 1995-11-06 | 1997-05-16 | Toshiba Microelectron Corp | テープキャリヤ及びその実装構造 |
| US5952711A (en) * | 1996-09-12 | 1999-09-14 | Wohlin; Leslie Theodore | Lead finger immobilization apparatus |
| US6006981A (en) * | 1996-11-19 | 1999-12-28 | Texas Instruments Incorporated | Wirefilm bonding for electronic component interconnection |
| JP2877122B2 (ja) * | 1997-01-20 | 1999-03-31 | ソニー株式会社 | 半導体装置及びリードフレーム |
| US6008528A (en) * | 1997-11-13 | 1999-12-28 | Texas Instruments Incorporated | Semiconductor lead frame with channel beam tie bar |
| JPH11265971A (ja) * | 1998-03-17 | 1999-09-28 | Hitachi Ltd | Tsop型半導体装置 |
| US6179210B1 (en) * | 1999-02-09 | 2001-01-30 | Motorola, Inc. | Punch out pattern for hot melt tape used in smartcards |
| US6798058B1 (en) * | 1999-02-18 | 2004-09-28 | Seiko Epson Corporation | Semiconductor device, mounting and method of manufacturing mounting substrate, circuit board, and electronic instrument |
| JP3555927B2 (ja) * | 1999-04-07 | 2004-08-18 | Necエレクトロニクス株式会社 | テープキャリアパッケージ |
| US6256200B1 (en) * | 1999-05-27 | 2001-07-03 | Allen K. Lam | Symmetrical package for semiconductor die |
| JP3360723B2 (ja) * | 1999-06-08 | 2002-12-24 | 日本電気株式会社 | 半導体素子のチップサイズパッケージ |
| TW567594B (en) * | 2001-01-15 | 2003-12-21 | Chuen Khiang Wang | Method of packaging microchip devices, the interposer used therefor and the microchip device packaged thereby |
| JP4611579B2 (ja) * | 2001-07-30 | 2011-01-12 | ルネサスエレクトロニクス株式会社 | リードフレーム、半導体装置およびその樹脂封止法 |
| JP2003204027A (ja) * | 2002-01-09 | 2003-07-18 | Matsushita Electric Ind Co Ltd | リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法 |
| JP2005530358A (ja) * | 2002-06-19 | 2005-10-06 | ワン,チェン,キーアン | マイクロチップデバイスのパッケージング |
| DE10297756B4 (de) * | 2002-06-19 | 2008-03-06 | United Test And Assembly Center (S) Pte Ltd. | Konfektionierung einer Mikrochip-Vorrichtung |
| JP3975181B2 (ja) * | 2003-06-11 | 2007-09-12 | 三菱電機株式会社 | 電力用半導体装置 |
| TWM255510U (en) * | 2004-03-24 | 2005-01-11 | Optimum Care Int Tech Inc | Chip mounting structure improvement |
| TWI239088B (en) * | 2004-12-30 | 2005-09-01 | Chipmos Technologies Inc | Tape for tape carrier package |
| JP4797817B2 (ja) * | 2006-06-12 | 2011-10-19 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP4882732B2 (ja) * | 2006-12-22 | 2012-02-22 | 株式会社デンソー | 半導体装置 |
| WO2009081723A1 (ja) * | 2007-12-20 | 2009-07-02 | Fuji Electric Device Technology Co., Ltd. | 半導体装置およびその製造方法 |
| JP4605272B2 (ja) * | 2008-08-22 | 2011-01-05 | 住友金属鉱山株式会社 | Cof基板 |
| WO2012060336A1 (ja) * | 2010-11-02 | 2012-05-10 | 大日本印刷株式会社 | Led素子搭載用リードフレーム、樹脂付リードフレーム、半導体装置の製造方法、および半導体素子搭載用リードフレーム |
| KR101259844B1 (ko) | 2011-01-31 | 2013-05-03 | 엘지이노텍 주식회사 | 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법 |
| US9041188B2 (en) * | 2012-11-10 | 2015-05-26 | Vishay General Semiconductor Llc | Axial semiconductor package |
| JP6028592B2 (ja) | 2013-01-25 | 2016-11-16 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0815193B2 (ja) * | 1986-08-12 | 1996-02-14 | 新光電気工業株式会社 | 半導体装置及びこれに用いるリードフレーム |
| JPH01157541A (ja) * | 1987-09-04 | 1989-06-20 | Mitsubishi Electric Corp | 半導体装置 |
| JPH01315150A (ja) * | 1988-06-15 | 1989-12-20 | Oki Electric Ind Co Ltd | 樹脂封止半導体装置 |
| JPH0222850A (ja) * | 1988-07-11 | 1990-01-25 | Hitachi Cable Ltd | 半導体装置用のリードフレーム |
| US5157478A (en) * | 1989-04-19 | 1992-10-20 | Mitsubishi Denki Kabushiki Kaisha | Tape automated bonding packaged semiconductor device incorporating a heat sink |
| JPH036843A (ja) * | 1989-06-03 | 1991-01-14 | Shinko Electric Ind Co Ltd | Tab用テープキャリア |
| JPH0370150A (ja) * | 1989-08-09 | 1991-03-26 | Mitsubishi Electric Corp | キャリアテープ及びこれを用いた半導体装置の製造方法 |
| JPH0680706B2 (ja) * | 1989-08-22 | 1994-10-12 | 三菱電機株式会社 | キャリアテープ及びこれを用いた半導体装置の製造方法 |
| JP2784235B2 (ja) * | 1989-10-16 | 1998-08-06 | 新光電気工業株式会社 | リードフレーム及び半導体装置 |
| US5237202A (en) * | 1989-10-16 | 1993-08-17 | Shinko Electric Industries Co., Ltd | Lead frame and semiconductor device using same |
| JP2815984B2 (ja) * | 1990-07-03 | 1998-10-27 | 富士通株式会社 | 半導体装置 |
| JPH04124846A (ja) * | 1990-09-14 | 1992-04-24 | Nippon Steel Corp | テープキャリヤ |
| JP2819825B2 (ja) * | 1990-11-21 | 1998-11-05 | セイコーエプソン株式会社 | Tab内蔵型半導体装置 |
| JPH04369234A (ja) * | 1991-06-18 | 1992-12-22 | Nec Corp | アウターリードガイドテープ付きテープキャリアパッケージ |
| JP3044872B2 (ja) * | 1991-09-25 | 2000-05-22 | ソニー株式会社 | 半導体装置 |
| JPH0637141A (ja) * | 1992-07-15 | 1994-02-10 | Hitachi Ltd | 半導体集積回路装置 |
-
1994
- 1994-05-17 JP JP12691294A patent/JP3329073B2/ja not_active Expired - Fee Related
- 1994-05-23 TW TW085202972U patent/TW338559U/zh unknown
- 1994-05-31 KR KR1019940012258A patent/KR100198502B1/ko not_active Expired - Fee Related
- 1994-06-03 US US08/253,878 patent/US5554885A/en not_active Expired - Lifetime
- 1994-06-03 DE DE69413602T patent/DE69413602T2/de not_active Expired - Lifetime
- 1994-06-03 EP EP94108542A patent/EP0627766B1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100198502B1 (ko) | 1999-06-15 |
| JPH0750312A (ja) | 1995-02-21 |
| DE69413602D1 (de) | 1998-11-05 |
| US5554885A (en) | 1996-09-10 |
| HK1005420A1 (en) | 1999-01-08 |
| EP0627766B1 (de) | 1998-09-30 |
| TW338559U (en) | 1998-08-11 |
| JP3329073B2 (ja) | 2002-09-30 |
| EP0627766A1 (de) | 1994-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69413602T2 (de) | Halbleiteranordnung und Herstellungsverfahren | |
| DE3888476T2 (de) | Elektrische Kontaktstellen und damit versehene Gehäuse. | |
| DE69132685T2 (de) | Halbleiteranordnung bestehend aus einem TAB-Band und deren Herstellungsverfahren | |
| DE3787671T2 (de) | Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte. | |
| DE69938582T2 (de) | Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat | |
| DE69735361T2 (de) | Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür | |
| DE10229182B4 (de) | Verfahren zur Herstellung einer gestapelten Chip-Packung | |
| DE3786861T2 (de) | Halbleiteranordnung mit Gehäuse mit Kühlungsmitteln. | |
| DE69621851T2 (de) | Mehrchipanlage und sandwich-typ verfahren zur herstellung durch verwendung von leitern | |
| DE69526895T2 (de) | Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe | |
| DE69231409T2 (de) | Oberflächenmontierbare Halbleiterpackung | |
| DE68920469T2 (de) | Elektronische Packung. | |
| DE4126043C2 (de) | Gekapseltes Halbleiterbauelement | |
| DE4207198C2 (de) | Zuführungsrahmen und dessen Verwendung in einer Halbleitervorrichtung | |
| DE102014104399B4 (de) | Halbleiterchipgehäuse umfassend einen Leadframe | |
| DE3913221A1 (de) | Halbleiteranordnung | |
| DE10301512A1 (de) | Verkleinertes Chippaket und Verfahren zu seiner Herstellung | |
| DE19640225A1 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE4230187A1 (de) | Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit | |
| DE19747105A1 (de) | Bauelement mit gestapelten Halbleiterchips | |
| DE69315278T2 (de) | Anschlussflächen-Struktur einer integrierten Schaltung und Verfahren zu ihrer Herstellung | |
| DE69216452T2 (de) | Halbleiteranordnung mit elektromagnetischer Abschirmung | |
| DE4140010A1 (de) | Leiterplatte und verfahren zu ihrer herstellung | |
| DE102019202715A1 (de) | Folienbasiertes package mit distanzausgleich | |
| DE102022103210B4 (de) | Chippackage und Verfahren zum Bilden eines Chippackages |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition |