[go: up one dir, main page]

DE3925603A1 - Verfahren zur herstellung von schmalen materialbahnen im (my)m- und sub- (my)m-bereich auf relativ ebenem traegermaterial - Google Patents

Verfahren zur herstellung von schmalen materialbahnen im (my)m- und sub- (my)m-bereich auf relativ ebenem traegermaterial

Info

Publication number
DE3925603A1
DE3925603A1 DE19893925603 DE3925603A DE3925603A1 DE 3925603 A1 DE3925603 A1 DE 3925603A1 DE 19893925603 DE19893925603 DE 19893925603 DE 3925603 A DE3925603 A DE 3925603A DE 3925603 A1 DE3925603 A1 DE 3925603A1
Authority
DE
Germany
Prior art keywords
auxiliary layer
line
carrier
material web
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19893925603
Other languages
English (en)
Inventor
Wolfgang Dr Keller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Siemens Corp
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Priority to DE19893925603 priority Critical patent/DE3925603A1/de
Publication of DE3925603A1 publication Critical patent/DE3925603A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von schmalen Materialbahnen.
Insbesondere in der Mikroelektronik werden extrem schmale Mate­ rialbahnen, insbesondere Leiterbahnen etwa in der Größenordnung von 100 nm, z.B. als Gates von MOS-Transistoren verwendet.
Derartige Leiterbahnen wurden bisher sehr aufwendig mittels Elektronenstrahl-Lithographie hergestellt. Derartige aufwendige Verfahren sind jedoch für die Massenproduktion unzweckmäßig.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein we­ nig aufwendiges einfaches Verfahren zur Herstellung von Mate­ rialbahnen der vorgenannten Art anzugeben.
Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art erfindungsgemäß durch die Merkmale des Patentanspruches 1 gelöst.
Weiterbildungen der Erfindung sind Gegenstand von Unteransprü­ chen.
Die Erfindung wird im folgenden anhand eines Ausführungsbei­ spiels gemäß den Fig. der Zeichnung näher erläutert. Es zeigt:
Fig. 1 bis 4 schematisch jeweils einen Verfahrensschritt einer Ausführungsform des erfindungsgemäßen Verfahrens.
Gemäß dem erfindungsgemäßen Verfahren wird zunächst auf einen Träger 1 eine Hilfsschicht 2 aufgebracht, die z.B. durch eine Licht-Phototechnik und anisotrope Ätzung so strukturiert wird, daß im Bereich der Stelle für die herzustellende Materialbahn eine möglichst steile Flanke 3 entsteht. Die Dicke der Hilfs­ schicht 2 entspricht dabei der gewünschten Dicke der herzustel­ lenden Materialbahn.
Sodann wird gemäß Fig. 2 auf die Struktur nach Fig. 1 Bahnmate­ rial 4 möglichst konform in einer Dicke aufgebracht, die der gewünschten Breite der Materialbahn entspricht. Die Breite der Materialbahn wird daher nur von der Dicke des konform aufge­ brachten Material bestimmt und ist unabhängig von einer Struk­ turierung.
Gemäß Fig. 3 wird sodann das Bahnmaterial 4 anisotrop bis auf die Hilfsschicht 2 und den Träger 1 hinuntergeätzt, so daß eine Materialbahn 4-1 entsteht.
Schließlich wird gemäß Fig. 4 der verbliebene Teil der Hilfs­ schicht 2 entfernt, so daß die Materialbahn 4-1 allein auf dem Träger 1 verbleibt.
Bei der Materialbahn 4-1 kann es sich gemäß Ausgestaltungen der Erfindung sowohl um eine Leiterbahn als auch um einen Isolator­ streifen oder eine Nitridmaske für einen Locos-Prozeß handeln.
Im folgenden werden Materialkombinationen gemäß bevorzugten Aus­ führungsbeispielen der Erfindung für den Träger 1, die Hilfs­ schicht 2 und die Materialbahn 4-1 in Form einer Leiterbahn an­ gegeben.
Handelt es sich bei dem Träger 1 um eine auf einem Halbleitersy­ stem befindliche Siliziumdioxid-Schicht und bei dem leitenden Material für die Leiterbahn 4-1 um Polysilizium, so kommen als Material für die Hilfsschicht 2 Aluminium und Siliziumnitrid in Frage.
Ist das Material für den Träger Galliumarsenid und das leitende Material für die Leiterbahn 4-1 Polysilizium oder Aluminium, so kommt als Material für die Hilfsschicht 2 Siliziumdioxid in Frage.
Ist der Träger 1 eine auf einem Halbleitersystem befindliche Siliziumnitrid-Schicht und das Leitermaterial für die Leiter­ bahn 4-1 Polysilizium oder Aluminium, so kommt als Material für die Hilfsschicht 2 wiederum Siliziumdioxid in Frage.

Claims (6)

1. Verfahren zur Herstellung von schmalen Materialbahnen (4-1) im µm- und Sub-µm-Bereich auf relativ ebenem Trägermaterial, bei dem
auf einem Träger (1), auf dem die Materialbahn (4-1) herge­ stellt werden soll, eine Hilfsschicht (2) mit einer der ge­ wünschten Dicke der Materialbahn (4-1) entsprechenden Dicke abgeschieden wird,
die Hilfsschicht (2) im Bereich der Stelle für die Material­ bahn (4-1) so geätzt wird, daß eine steile Flanke (3) mit frei­ liegendem Bereich für die Materialbahn (4-1) entsteht,
auf den verbleibenden Teil der Hilfsschicht (2) und den Träger (1) Bahnmaterial (4) mit einer der gewünschten Materialbahnbrei­ te entsprechenden Dicke abgeschieden wird,
das Bahnmaterial (4) bis auf den verbliebenen Teil der Hilfs­ schicht (2) und den Träger (1) hinunter anisotrop geätzt wird, und
der verbliebene Teil der Hilfsschicht (2) entfernt wird.
2. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Materialbahn (4-1) eine Leiterbahn ist.
3. Verfahren nach Anspruch l, dadurch gekenn­ zeichnet, daß die Materialbahn (4-1) ein Isolatorstrei­ fen ist.
4. Verfahren nach Anspruch 1 und 2, dadurch ge­ kennzeichnet, daß für eine Leiterbahn (4-1) aus Polysilizium und einen Träger (1) aus Siliziumdioxid Aluminium oder Siliziumnitrid für die Hilfsschicht (2) verwendet wird.
5. Verfahren nach Anspruch 1 und 2, dadurch ge­ kennzeichnet, daß für eine Leiterbahn (4-1) aus Polysilizium oder Aluminium und einen Träger (1) aus Gallium­ arsenid Siliziumdioxid für die Hilfsschicht (2) verwendet wird.
6. Verfahren nach Anspruch l und 2, dadurch ge­ kennzeichnet, daß für eine Leiterbahn (4-1) aus Polysilizium oder Aluminium und einen Träger (1) aus Silizium­ nitrid Siliziumdioxid für die Hilfsschicht (2) verwendet wird.
DE19893925603 1989-08-02 1989-08-02 Verfahren zur herstellung von schmalen materialbahnen im (my)m- und sub- (my)m-bereich auf relativ ebenem traegermaterial Withdrawn DE3925603A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19893925603 DE3925603A1 (de) 1989-08-02 1989-08-02 Verfahren zur herstellung von schmalen materialbahnen im (my)m- und sub- (my)m-bereich auf relativ ebenem traegermaterial

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19893925603 DE3925603A1 (de) 1989-08-02 1989-08-02 Verfahren zur herstellung von schmalen materialbahnen im (my)m- und sub- (my)m-bereich auf relativ ebenem traegermaterial

Publications (1)

Publication Number Publication Date
DE3925603A1 true DE3925603A1 (de) 1991-02-07

Family

ID=6386374

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19893925603 Withdrawn DE3925603A1 (de) 1989-08-02 1989-08-02 Verfahren zur herstellung von schmalen materialbahnen im (my)m- und sub- (my)m-bereich auf relativ ebenem traegermaterial

Country Status (1)

Country Link
DE (1) DE3925603A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10030391A1 (de) * 2000-06-21 2002-01-17 Infineon Technologies Ag Anschlussfläche für sublithographische Halbleiterstrukturen und Verfahren zu deren Herstellung
DE19621855C2 (de) * 1996-05-31 2003-03-27 Univ Dresden Tech Verfahren zur Herstellung von Metallisierungen auf Halbleiterkörpern unter Verwendung eines gepulsten Vakuumbogenverdampfers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0302647A1 (de) * 1987-08-03 1989-02-08 AT&T Corp. Aluminiumstöpsel mit isolierendem Seitenwandabstandshalter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0302647A1 (de) * 1987-08-03 1989-02-08 AT&T Corp. Aluminiumstöpsel mit isolierendem Seitenwandabstandshalter

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
et.al.: Method for making Sub- micron Dimensions in Structures Using Sidewall Image Transfer Techniques. In: IBM Technical Dis- closure Bulletin, Bd. 26, Nr. 9, Febr. 1984, S. 4587-4589 *
et.al.: Precision Sidewall Technology. In: IBM Technical Disclosure Bulletin,Bd. 25, Nr. 11B, April 1983, S. 6116-6117 *
US-Z: ABBAS, S.A. u. MAGDO, I.E.: Formation of Sub-Micron Patterns with Negligible Tolerance. In:IBM Technical Disclosure Bulletin, Bd. 26, Nr. 6, Nov. 1983, S. 2732-2738 *
US-Z: Johnson, C. *
US-Z: MAA, Jer-shen u. HALON, B.: The residue phenomenon in the anisotropic dry etching of con- ductive films deposited on topographic steps. In: J.Vac.Sci.Technol. B4, (4), Jul/Aug. 1986, S. 822-828 *
US-Z: Method for making a single Sidewall Structure. In: IBM Technical Disclosure Bulletin, Bd. 30, Nr. 12, May 1988, S. 157-158 *
US-Z: RISEMAN, J. *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19621855C2 (de) * 1996-05-31 2003-03-27 Univ Dresden Tech Verfahren zur Herstellung von Metallisierungen auf Halbleiterkörpern unter Verwendung eines gepulsten Vakuumbogenverdampfers
DE10030391A1 (de) * 2000-06-21 2002-01-17 Infineon Technologies Ag Anschlussfläche für sublithographische Halbleiterstrukturen und Verfahren zu deren Herstellung
DE10030391C2 (de) * 2000-06-21 2003-10-02 Infineon Technologies Ag Verfahren zur Herstellung einer Anschlussfläche für vertikale sublithographische Halbleiterstrukturen

Similar Documents

Publication Publication Date Title
DE68917995T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
EP0780888B1 (de) Verfahren zur Herstellung einer Gateelektrode für eine MOS-Struktur
DE3203898C2 (de)
DE69505048T2 (de) Herstellungsmethode für Halbleiterelemente in einer aktiven Schicht auf einem Trägersubstrat
DE69313797T2 (de) Verfahren zur Herstellung von integrierten Schaltkreisen unter Einsatz einer Maske
DE3886882T2 (de) Methode zur Ausbildung von Verbindungen zwischen leitenden Ebenen.
EP0002185A1 (de) Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen
DE19851703A1 (de) Verfahren zur Herstellung von elektronischen Strukturen
DE1614999A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen mit einer einem vorgegebenen Flaechenmuster entsprechenden dielektrischen Schicht auf der Oberflaeche eines Halbleiterkoerpers
EP0570609A1 (de) Verfahren zum Erzeugen einer mehrstufigen Struktur in einem Substrat
DE69212888T2 (de) Verfahren zum Verbessern der Herstellung von SOI-Anordnungen mittels Positions-Ausrichtungsmarken
DE3317222A1 (de) Verfahren zum herstellen einer halbleiterstruktur
DE4446850A1 (de) Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung
DE3925603A1 (de) Verfahren zur herstellung von schmalen materialbahnen im (my)m- und sub- (my)m-bereich auf relativ ebenem traegermaterial
DE68921547T2 (de) Herstellungsverfahren für eine Maske für lithographische Strukturierung.
EP0105189A1 (de) Verfahren zum Herstellen von Metallelektroden unterschiedlicher Dicke für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente wie Thyristoren
DE19846691C1 (de) Verfahren zur Mikrostrukturierung von Gläsern
DE10137575A1 (de) Verfahren zur Erzeugung einer Maske sowie Verfahren zur Herstellung einer Halbleitervorrichtung
EP0370428B1 (de) Verfahren zur Herstellung von Gate-Elektroden
DE2640465A1 (de) Verfahren zur herstellung dotierter zonen in einem halbleitersubstrat
DE2045633A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE19502684A1 (de) Verfahren zur Herstellung von Mehrsegment-Rippenwellenleitern
EP1380047B1 (de) Verfahren zur herstellung eines halbleiter-bauelements mit einer t-förmigen kontaktelektrode
DE3345040A1 (de) Verfahren zur herstellung einer eingeebneten, die zwei metallisierungen trennenden anorganischen isolationsschicht unter verwendung von polyimid
DE10338503B3 (de) Herstellungsverfahren für eine Hartmaske für eine Halbleiterstruktur

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee