[go: up one dir, main page]

DE3886329T2 - Halbleiteranordnung mit Luftbrücken-Verbindungen. - Google Patents

Halbleiteranordnung mit Luftbrücken-Verbindungen.

Info

Publication number
DE3886329T2
DE3886329T2 DE3886329T DE3886329T DE3886329T2 DE 3886329 T2 DE3886329 T2 DE 3886329T2 DE 3886329 T DE3886329 T DE 3886329T DE 3886329 T DE3886329 T DE 3886329T DE 3886329 T2 DE3886329 T2 DE 3886329T2
Authority
DE
Germany
Prior art keywords
level
low
connections
connection
pillars
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3886329T
Other languages
English (en)
Other versions
DE3886329D1 (de
Inventor
Yasumi C O Nec Corpo Kurashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Application granted granted Critical
Publication of DE3886329D1 publication Critical patent/DE3886329D1/de
Publication of DE3886329T2 publication Critical patent/DE3886329T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5221Crossover interconnections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

  • Diese Erfindung betrifft eine Halbleiteranordnung und insbesondere eine darin enthaltene Luftbrückenverbindung.
  • Allgemein wird die Signalausbreitungszeitdauer in hohem Maße durch den Widerstand des Übertragungsweges und die Kapazität, die für den Übertragungsweg gilt, bestimmt. Deshalb wurden zur Verringerungen des Widerstandes oder der Kapazität Anstrengungen in Forschung und Entwicklung unternommen, um eine integrierte Halbleiterschaltung zu realisieren, die bei einer extrem hohen Geschwindigkeit arbeitet. Eine der Lösungen zur Reduzierung der für den Signal- Übertragungsweg geltenden Kapazität ist es, Luftbrückenmetallisierungen zu benutzen, wie sie in "A HIGH-YIELD GaAs MSI DIGITAL IC PROCESS", IEDM ("; Seiten 162 bis 165 beschrieben werden.
  • Eine typische Verfahrensfolge für die Herstellung einer Luftbrückenmetallisierung ist in den Fign. 1A bis 1D veranschaulicht. Wenn in einem Halbleitersubstrat 1 aktive Flächen für Transistorenkomponenten (nicht gezeigt), und erste Niveauverbindungen (nicht gezeigt) erzeugt wurden, überzieht ein erster Zwischenniveau-Isolationsfilm 2 die Oberfläche des Halbleitersubstrates 1. Auf dem ersten Zwischenniveau-Isolationsfilm 2 wird ein leitendes Material aufgebracht, welches geätzt und strukturiert wird, um zweite Niveauverbindungen 3, 4 und 5 zu bilden. Für die elektrische Isolation der zweiten Niveauverbindungen 3 und 5 wird auf die zweiten Niveauverbindungen 3, 4 und 5 ein zweiter Zwischenniveau-Isolationsfilm 6 aufgebracht, und dann werden in dem zweiten Zwischenniveau-Isolationsfilm 6 Kontaktfenster 7 und 8 hergestellt, um die Deckfläche der zweiten Niveauverbindungen 3 beziehungsweise 5 teilweise freizulegen. Die sich in diesem Stadium ergebende Struktur wird in Fig. 1A gezeigt.
  • Anschließend wird auf dein zweiten Zwischenniveau-Isolationsfilm 6 ein zeitweiliger Pfeiler 9 aus Polyimid ausgebildet, wie in Fig. 1B gezeigt wird, und es wird unter Verwendung einer Beschichtungstechnik ein leitendes Material aus Gold aufgebracht, um einen Leitungsstreifen zu erzeugen, der als dritte Niveauverbindung 10 dient und mit der Deckfläche der Struktur formgleich ist. Die dritte Niveauverbindung 10 ist mit ihrem einen Ende mit der zweiten Niveauverbindung 3 und mit ihrem anderen Ende mit der zweiten Niveauverbindung 5 verbunden, wie in Fig. 1C gezeigt wird, und folglich ist die zweite Niveauverbindung 3 dann über die dritte Niveauverbindung 10 elektrisch mit der zweiten Niveauverbindung 5 verbunden.
  • Schließlich wird der zeitweilige Pfeiler 9 unter Verwendung einer isotropen Ätztechnik entfernt, so daß die dritte Niveauverbindung 10 durch einen Zwischenraum von dem zweiten Zwischenniveau-Isolationsfilm 6 getrennt ist und sich zwischen der dritten Niveauverbindung 10 und dem zweiten Zwischenniveau-Isolationsfilm 6 ein Hohlraum 11 bildet. Dies führt dazu, daß die dritte Niveauverbindung 10 eine Luftbrückenverbindung wird.
  • Der zentrale Teil der dritten Niveauverbindung 10 besitzt keinen physischen Kontakt mit dem zweiten Zwischenniveau- Isolationsfilm 6, so daß die parasitäre Kapazität entscheidend verringert wird. Ein Problem haftet jedoch der Halbleiteranordnung mit Luftbrückenverbindungen nach dem Stand der Technik an, daß nämlich einige Luftbrückenverbindungen dazu neigen, während des Wafertrennverfahrens zu zerbrechen. Nachdem nämlich eine elastische Scheibe mit dem Wafer verbunden wurde, wird der Wafer mit einer Gummirolle feingeschliffen, um die Markierungslinien zu vertiefen, und dann wird die elastische Scheibe gedehnt, um die Halbleiterchips zu trennen. Wenn der Wafer aus Galliumarsenid besteht, besitzt der Wafer nach dem Polieren der Rückseite des Wafers wegen der Sprödigkeit eine Dicke von etwa 350 Mikrometern. Dann wird der Schleifschritt zur vollständigen Trennung ausgeführt. Im Ergebnis wird die Luftbrückenverbindung infolge des Schleifens einer Druckkraft unterworfen. Dies führt infolge der Trennung zu einer Verschlechterung der Zuverlässigkeit, und infolge des physischen Kontaktes mit dem zweiten Zwischenniveau-Isolationsfilm 6 zu einem Anstieg der parasitären Kapazität. Der Grund, warum einige Luftbrückenverbindungen zerbrochen werden ist der, daß sich die Kraft auf den zentralen Teil der Luftbrückenverbindung 10 konzentriert, weil der zentrale Teil einige Mikrometer höher als die anderen Teile ist.
  • Die US-A-43 08 090 offenbart eine Halbleiteranordnung entsprechend den Oberbegriffen der Ansprüche 1 und 2. Die bekannte Anordnung besitzt eine Leiterbahn 7, die sowohl auf den Verbindungen 10 und 11 als auch auf den Pfeiler 20 aufliegt. Die Verbindungen 10 und 11 werden auf den Leiterzügen 3 und 6 so gestaltet, daß sich leitende Wege zwischen der Leiterbahn 7 und den Leiterzügen 3 und 6 ergeben. Der Pfeiler 20 wird jedoch auf einem Auflageteil 1 ausgebildet, und das Auflageteil 1 liegt niedriger als die Leiterzüge 3 und 6, weil die Leiterzüge 3 und 6 auf dem Auflageteil 1 aufgebracht sind. Ein derartiger Pfeiler 20 auf dem Auflageteil 1 muß höher sein als die Verbindungen 10 und 11, und es ist nicht einfach, einen höheren Pfeiler zu erzeugen, dessen Deckfläche mit der Deckfläche der Verbindungen 10 und 11 auf gleicher Höhe liegt. Wenn die Deckflächen nicht auf gleicher Höhe liegen, geht die Leiterbahn 7 viel leichter zu Bruch.
  • Es ist deshalb eine wichtige Aufgabe der vorliegenden Erfindung, eine Halbleiteranordnung mit Luftbrückenverbindungen bereitzustellen, welche während des Wafertrennverfahrens kaum zerbrochen werden können.
  • Diese Aufgaben werden durch die Anordnungen erfüllt, wie sie in den Ansprüchen 1 und 2 definiert werden.
  • Vorzugsweise bildet die dritte Niedrigniveauverbindung eine Signalleitung, und die erste und zweite Niedrigniveauverbindungen und die Hochniveauverbindung stellen eine Versorgungsleitung dar, wie zum Beispiel eine VEE-Leitung, eine VEE-Leitung oder eine Masseleitung, welche in den meisten Realisierungen breiter als die Signalleitung sind. Die Niedrigniveauverbindung kann aus einer Titanschicht auf dem Isolationsfilm, einer Platinschicht auf der Titanschicht und einer Goldschicht auf der Titanschicht zusammengesetzt sein, und die Hochniveauverbindung kann mit Hilfe einer Beschichtungstechologie aus Gold hergestellt werden. Die Pfeiler werden aus Polyimid hergestellt.
  • Die Merkmale und Vorteile der Halbleiteranordnung entsprechend der vorliegenden Erfindung werden besser verständlich durch die folgende Beschreibung in Verbindung mit den beiliegenden Zeichnungen, in welchen:
  • Fig. 1A bis 1D Schnittansichten darstellen, die eine typische Prozeßfolge für die Erzeugung der Luftbrückenverbindung zeigen;
  • Fig. 2A, 2C, 2E 2G und 2I Draufsichten darstellen, die eine Prozeßfolge zeigen, die für die Herstellung einer Halbleiteranordnung entsprechend der vorliegenden Erfindung verwendet wird;
  • Fig. 2B, 2D, 2F und 2H Schnittansichten darstellen, die entlang der Linien A-A, C-C, E-E und G-G der Fign. 2A, 2C, 2E beziehungsweise 2G verlaufen;
  • Fig. 3A eine Draufsicht darstellt, die die Struktur einer anderen Halbleiteranordnung entsprechend der vorliegenden Erfindung zeigt; und
  • Fig. 3B eine Schnittansicht darstellt, die entlang der Linie X-X der Fig. 3A verläuft.
  • Erstes Ausführungsbeispiel
  • Eine Prozeßfolge für die Herstellung einer Halbleiteranordnung entsprechend der vorliegenden Erfindung beginnt mit der Vorbereitung des Halbleitersubstrats oder des Halbleiterwafers 21. In dem Halbleitersubstrat 21 wird eine Vielzahl von aktiven Flächen (nicht gezeigt) erzeugt, wobei jede einen Teil eines integrierten Transistors bildet.
  • Obwohl in den Zeichnungen nicht gezeigt, wird auch eine Vielzahl von ersten Niveauverbindungen in dem Halbleitersubstrat 21 ausgebildet. Das Halbleitersubstrat 21 wird von einem ersten Zwischenniveau-Isolationsfilm 22 überzogen. Auf dem ersten Zwischenniveau-Isolationsfilm 22 werden der Reihe nach leitende Materialien aus einem Titanfilm (Ti), einem Platinfilm und einem Goldfilm abgeschieden, welche geätzt und strukturiert werden, um die zweiten Niveauverbindungen 23, 24, 25 und 26 zu erzeugen, von denen jede eine Dicke von etwa 0,5 Mikrometer besitzt. In diesem Beispiel dient die zweite Niveauverbindung 26 als Bondinsel, welche an den elektrischen Operationen der Halbleiteranordnung nicht beteiligt ist. Mit anderen Worten, an die Dummyinsel 26 sind keine Verbindungen angeschlossen. Zur elektrischen Isolation wird auf den zweiten Niveauverbindungen 23, 24, 25 und 26 ein zweiter Zwischenniveau-Isolationsfilm 27 abgeschieden, und dann werden die Teile 28, 29 und 30 des zweiten Zwischenniveau-Isolationsfilmes 27 weggeätzt, um die gesamten Deckflächenteile mit Ausnahme der Endteile 50 und 51 der zweiten Niveauverbindungen 23, 25 beziehungsweise 26 freizulegen. Die Verbindung 24 dient als Signalleitung und besitzt eine Breite W2 von etwa 2 Mikrometern, und die Verbindungen 23 und 25 dienen als Stromversorgungsleitung und besitzen eine Breite W1 von etwa 50 Mikrometern. Die Ruheinsel 26 besitzt eine quadratische Grundform von etwa 150 Mikrometer (W3) · etwa 150 Mikrometer (W3). Die sich in diesem Stadium ergebende Struktur wird in den Fign. 2A und 2B gezeigt.
  • Anschließend werden auf dem zweiten Zwischenniveau-Isolationsfilm 27, der die zweite Niveauverbindung 24 und die jeweiligen Deckflächen der zweiten Niveauverbindungen 25 und 26 bedeckt, die Pfeiler 31, 32 und 33 aus Polyimid ausgebildet, wie in den Fign. 2C und 2D gezeigt wird. Der Pfeiler 31 besitzt eine Breite W4, die größer als die Breite W1 (welche etwa 50 Mikrometer beträgt) der Verbindungen 23 und 25 ist, und der Pfeiler 32 besitzt eine Breite W4', die etwa 40 Mikrometer geringer ist als die Breite W1 der Verbindung 25, sowie eine Länge 11 von etwa 80 Mikrometer. Der Pfeiler 33 besitzt eine quadratische Form von etwa 140 Mikrometer (W5) · etwa 140 Mikrometer (W5). Alle Pfeiler 31, 32 und 33 sind untereinander annähernd gleich in der Höhe. Die Höhe der Zwischenverbindungen 23, 25 und 26 beträgt etwa 2,0 Mikrometer.
  • Ein leitendes Material aus Gold (nicht gezeigt) wird durch Sputtern in einer Dicke von etwa 50 nm auf der gesamten Oberfläche der Struktur abgeschieden, und ein Fotoresistmuster (nicht gezeigt) wird so aufgebracht, daß genau die Zwischenverbindungen 23, 25 und 26 und ein Abschnitt von etwa 50 Mikrometer Breite zwischen den Verbindungen 23 und 25 freigelegt sind. Damit sind die Polyimidpfeiler 32 und 33 vollständig freigelegt und der Polyimidpfeiler 31 ist teilweise in Richtung der Breite freigelegt. Danach wird unter Verwendung des Fotoresistmusters als Maske und des dünnen Goldfilms von etwa 50 nm Dicke als Strompfad eine Goldbeschichtung durchgeführt. Dann wird nach Entfernen des Fotoresistmusters insgesamt eine Plasma-Ätzung durchgeführt, um den dünnen Goldfilm von etwa 50 nm zu entfernen. Zu diesem Zeitpunkt wird auch die Oberfläche der durch Beschichtung aufgebrachten Goldfilmverbindung von etwa 2,5 Mikrometer Dicke in gewissem Umfang entfernt. Durch die Goldbeschichtungstechnik werden ein Leitungsstreifen von etwa 2,5 Mikrometer Dicke, der als dritte Niveauverbindung 34 dient, sowie ein isolierter Leitungsstreifen 35 erzeugt, welche die gleiche Form wie die Deckfläche der Struktur besitzen. Die dritte Niveauverbindung 34 liegt auf der zweiten Niveauverbindung 23 und auf der zweiten Niveauverbindung 25, wie in den Fign. 2E und 2F gezeigt wird, und die zweite Niveauverbindung 23 ist somit über die dritte Niveauverbindung 34 mit der zweiten Niveauverbindung 25 elektrisch gekoppelt. Die dritte Niveauverbindung 34 besitzt eine Breite von etwa 50 Mikrometer, so daß die seitlichen Flächen des Pfeilers 31 freigelegt sind, die gesamte Oberfläche des Pfeilers 32 jedoch mit der dritten Niveauverbindung 34 bedeckt ist. Der isolierte Leitungsstreifen ist so angeordnet, daß die gesamte Oberfläche des Pfeilers 33 vollständig bedeckt ist. Die dritte Niveauverbindung 34 und der isolierte Leitungsstreifen 35 werden gleichzeitig aus dem leitenden Material erzeugt, so daß der Teil der dritten Niveauverbindung 34, der den Pfeiler 31 bedeckt, annähernd in gleicher Höhe mit dem Teil der dritten Niveauverbindung 34, der den Pfeiler 32 bedeckt, und mit dem isolierten Leitungsstreifen 35 ist.
  • Der Pfeiler 31 wird unter Verwendung einer isotropen Ätztechnik entfernt, so daß die dritte Niveauverbindung 34 durch einen Zwischenraum von dem zweiten Zwischenniveau- Isolationsfilm 27 getrennt ist und zwischen der dritten Niveauverbindung 34 und dem zweiten Zwischenniveau-Isolationsfilm 27 ein Hohlraum 36 entsteht, wie aus den Fig. 2G und 2H ersichtlich ist. Dies führt dazu, daß die dritte Niveauverbindung 10 eine Luftbrückenverbindung bildet. Der zentrale Teil der dritten Niveauverbindung 34 ist nicht mit dem zweiten Zwischenniveau-Isolationsfilm 27 in physischem Kontakt, so daß die parasitäre Kapazität entscheidend verringert ist. Die Pfeiler 32 und 33 auf den zweiten Niveauverbindungen 25 und 26 bleiben jedoch übrig, weil beide Pfeiler 32 und 33 geschlossen von leitendem Material bedeckt sind.
  • Wenn der Herstellungsprozeß abgeschlossen ist, wird der Wafer mit dem Halbleitersubstrat 21 in eine Vielzahl von Chips getrennt. Bei diesem Wafertrennverfahren wird eine durch Gummirollen erzeugte Kraft auf den Wafer aufgebracht, um ihn in Chips zu zerteilen. Ein Teil der Kraft wirkt jedoch nicht nur auf den zentralen Abschnitt der dritten Niveauverbindung 34 oberhalb der zweiten Niveauverbindung 24, sondern auch auf die Abschnitte über den Pfeilern 32 und 33. Dann wird also die Luftbrückenverbindung 34 schwerlich durch die Einwirkung dieser Teilkraft zerbrochen. Dies führt zu einer Verbesserung der Zuverlässigkeit und verhindert, daß die Halbleiteranordnung eine unerwünscht große parasitäre Kapazität besitzt.
  • Nach der Trennung in einzelne Chips wird jeder Halbleiterchip in ein Keramikgehäuse oder ein mit Glas abgedichtetes Gehäuse 60 eingebaut, das mit einem inaktiven Gas wie Stickstoff (N2) 61 oder mit Luft gefüllt ist, wie in Fig. 2I gezeigt wird.
  • Außerdem besitzen die Schichten 34 und 35 annähernd die gleiche Breite wie die Verbindungen 23 bis 26 und überlappen sich gegenseitig.
  • Zweites Ausführungsbeispiel
  • Wenden wir uns den Fign. 3A und 3B der Zeichnungen zu, in denen die Struktur einer anderen Halbleiteranordnung gezeigt wird, die die vorliegende Erfindung verkörpert. Die Struktur in den Fign. 3A und 3b ist ähnlich der in den Fign. 2G und 2H gezeigten, mit Ausnahme der Pfeilerstützstreifen 41 und 42, die in dem ersten Zwischenniveau-Isolationsfilm 22 unter den zweiten Niveauverbindungen 25 und 26 eingelagert sind. Der Einfachheit halber wurden die Schichten, Verbindungen usw. durch Bezugszahlen gekennzeichnet, mit denen die entsprechenden Bauelemente, Schichtbestandteile und Verbindungen in den Fign. 2G und 2H veranschaulichten Halbleiteranordnung bezeichnet sind. Da in dem ersten Zwischenniveau-Isolationsfilm 22 die Pfeilerstützstreifen 41 und 42 mit einer Dicke im Bereich zwischen etwa 0,5 Mikrometer und 1,0 Mikrometer eingelagert sind, liegt der Abschnitt der dritten Niveauverbindung 34 oberhalb der zweiten Niveauverbindung 24 niedriger als der Abschnitt der dritten Niveauverbindung 34 über dem Pfeiler 32 und dem isolierten Leitungsstreifen 35. Dies führt dazu, daß die Teilkraft nur durch die Pfeiler 32 und 33 getragen wird. Dadurch kann die Luftbrücke der dritten Niveauverbindung 34 nicht zerbrochen werden.
  • Die Pfeilerstützstreifen 41 und 42 sind von jeder Verbindung elektrisch isoliert und nur unter den Verbindungen 34 und 35 angeordnet.

Claims (2)

1. Halbleiteranordnung, die auf einem Halbleitersubstrat (21) überlagert mit einem ersten Isolierfilm (22) ausgebildet ist, mit
a) einer Vielzahl von Niedrig-Niveau-Verbindungen, die auf dem ersten Isolierfilm angeordnet sind, welche erste, zweite und dritte Niedrig-Niveau-Verbindungen (23, 24, 25) aufweisen, wobei die erste und zweite Niedrig-Niveau-Verbindung auf beiden Seiten der dritten Niedrig-Niveau-Verbindung angeordnet sind,
b) einer Hochniveau-Luftbrückenverbindung (34), die mit der ersten und der zweiten Niedrig-Niveau-Verbindung verbunden ist und sich über die dritte Niedrigniveau-Verbindung erstreckt, so daß sie einen Hohlraum über der dritten Niedrig-Niveau-Verbindung bildet, und
c) Pfeilern, die zwischen den Niedrig- und Hochniveau-Verbindungen ausgebildet sind und deren Kopfflächen mit dem Material der Hochniveauverbindung beschichtet sind, so daß die Luftbrücken-Hochniveauverbindung die gleiche Höhe hat, wie das Hochniveau-Verbindungsmaterial auf den Pfeilern, dadurch gekennzeichnet, daß die Niedrig-Niveau-Verbindungen zusätzlich Bonding-Kissen (26) aufweisen, die beim elektrischen Betrieb stromlos gehalten werden; daß
die Pfeiler gleiche Höhe haben, aus Polyimid gebildet sind und in einem Zentralteil der oberen Fläche der ersten und zweiten Niedrig-Niveau-Verbindungen und auf der oberen Fläche der stromlosen Bonding-Kissen vorgesehen sind;
daß die Breite der Pfeiler geringer ist als die der darunter liegenden Niedrig-Niveau-Verbindungen; und
daß die gesamte Oberfläche der Pfeiler mit dem Material der Hochniveau-Verbindung bedeckt ist.
2. Halbleiteranordnung, die auf einem Halbleitersubstrat (21) überlagert mit einem ersten Isolierfilm (22) ausgebildet ist, mit
a) einer Vielzahl von Niedrig-Niveau-Verbindungen, die auf dem ersten Isolierfilm angeordnet sind, welche erste, zweite und dritte Niedrig-Niveau-Verbindungen (23, 24, 25) aufweisen, wobei die erste und zweite Niedrig-Niveau-Verbindung auf beiden Seiten der dritten Niedrig-Niveau-Verbindung angeordnet sind,
b) einer Hochniveau-Luftbrückenverbindung (34), die mit der ersten und der zweiten Niedrig-Niveau-Verbindung verbunden ist und sich über die dritte Niedrigniveau-Verbindung erstreckt, so daß sie einen Hohlraum über der dritten Niedrig-Niveau-Verbindung bildet, und
c) Pfeilern, die zwischen den Niedrig- und Hochniveau-Verbindungen ausgeformt sind und deren Kopfflächen mit dem Material der Hochniveau-Verbindung bedeckt sind, dadurch gekennzeichnet, daß die Niedrig-Niveau-Verbindungen zusätzlich Bondingkissen (26) aufweisen, die im elektrischen Betrieb stromlos gehalten werden; daß die Pfeiler gleiche Höhe haben, aus Polyimid geformt sind und vorgesehen sind an Zentral teilen der oberen Fläche der ersten und zweiten Niedrig-Niveau-Verbindungen und auf der oberen Fläche der stromlosen Bondingkissen; daß die Breite der Pfeiler geringer ist, als die der darunter liegenden Niedrig-Niveau-Verbindungen; daß die gesamte Oberfläche der Pfeiler mit dem Material der Hochniveau-Verbindung bedeckt ist; und daß Kissenstreifen unter den Niedrig-Niveau-Verbindungen, auf welchen Pfeiler ausgebildet sind, vorgesehen sind, so daß die Hochniveau-Luftbrückenverbindung eine geringere Höhe hat, als das Hochniveau-Verbindungsmaterial auf der Kopffläche der Pfeiler.
DE3886329T 1987-09-24 1988-09-13 Halbleiteranordnung mit Luftbrücken-Verbindungen. Expired - Fee Related DE3886329T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62240017A JPS6481343A (en) 1987-09-24 1987-09-24 Manufacture of integrated circuit

Publications (2)

Publication Number Publication Date
DE3886329D1 DE3886329D1 (de) 1994-01-27
DE3886329T2 true DE3886329T2 (de) 1994-06-30

Family

ID=17053224

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3886329T Expired - Fee Related DE3886329T2 (de) 1987-09-24 1988-09-13 Halbleiteranordnung mit Luftbrücken-Verbindungen.

Country Status (4)

Country Link
US (1) US4916520A (de)
EP (1) EP0309805B1 (de)
JP (1) JPS6481343A (de)
DE (1) DE3886329T2 (de)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216490A (en) * 1988-01-13 1993-06-01 Charles Stark Draper Laboratory, Inc. Bridge electrodes for microelectromechanical devices
JP2856778B2 (ja) * 1989-09-07 1999-02-10 株式会社東芝 半導体装置の配線構造
FR2653595B1 (fr) * 1989-10-25 1992-02-14 Valtronic France Circuit electronique a grille d'interconnexion.
US5144184A (en) * 1990-01-26 1992-09-01 The Charles Stark Draper Laboratory, Inc. Micromechanical device with a trimmable resonant frequency structure and method of trimming same
US5126812A (en) * 1990-02-14 1992-06-30 The Charles Stark Draper Laboratory, Inc. Monolithic micromechanical accelerometer
US5473945A (en) * 1990-02-14 1995-12-12 The Charles Stark Draper Laboratory, Inc. Micromechanical angular accelerometer with auxiliary linear accelerometer
JP3031966B2 (ja) * 1990-07-02 2000-04-10 株式会社東芝 集積回路装置
US5605598A (en) * 1990-10-17 1997-02-25 The Charles Stark Draper Laboratory Inc. Monolithic micromechanical vibrating beam accelerometer with trimmable resonant frequency
US5408119A (en) * 1990-10-17 1995-04-18 The Charles Stark Draper Laboratory, Inc. Monolithic micromechanical vibrating string accelerometer with trimmable resonant frequency
US5129983A (en) * 1991-02-25 1992-07-14 The Charles Stark Draper Laboratory, Inc. Method of fabrication of large area micromechanical devices
JPH04268750A (ja) * 1991-02-25 1992-09-24 Toshiba Corp 半導体集積回路
US5203208A (en) * 1991-04-29 1993-04-20 The Charles Stark Draper Laboratory Symmetrical micromechanical gyroscope
US5331852A (en) * 1991-09-11 1994-07-26 The Charles Stark Draper Laboratory, Inc. Electromagnetic rebalanced micromechanical transducer
US5635639A (en) * 1991-09-11 1997-06-03 The Charles Stark Draper Laboratory, Inc. Micromechanical tuning fork angular rate sensor
US5408877A (en) * 1992-03-16 1995-04-25 The Charles Stark Draper Laboratory, Inc. Micromechanical gyroscopic transducer with improved drive and sense capabilities
US5349855A (en) * 1992-04-07 1994-09-27 The Charles Stark Draper Laboratory, Inc. Comb drive micromechanical tuning fork gyro
US5767405A (en) * 1992-04-07 1998-06-16 The Charles Stark Draper Laboratory, Inc. Comb-drive micromechanical tuning fork gyroscope with piezoelectric readout
US5650568A (en) * 1993-02-10 1997-07-22 The Charles Stark Draper Laboratory, Inc. Gimballed vibrating wheel gyroscope having strain relief features
JP3267049B2 (ja) * 1994-05-25 2002-03-18 株式会社村田製作所 エアブリッジ配線を有するスパイラルインダクタの製造方法
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US5646348A (en) * 1994-08-29 1997-07-08 The Charles Stark Draper Laboratory, Inc. Micromechanical sensor with a guard band electrode and fabrication technique therefor
US5581035A (en) * 1994-08-29 1996-12-03 The Charles Stark Draper Laboratory, Inc. Micromechanical sensor with a guard band electrode
US5725729A (en) * 1994-09-26 1998-03-10 The Charles Stark Draper Laboratory, Inc. Process for micromechanical fabrication
JP3359780B2 (ja) * 1995-04-12 2002-12-24 三菱電機株式会社 配線装置
US5817942A (en) * 1996-02-28 1998-10-06 The Charles Stark Draper Laboratory, Inc. Capacitive in-plane accelerometer
US5892153A (en) * 1996-11-21 1999-04-06 The Charles Stark Draper Laboratory, Inc. Guard bands which control out-of-plane sensitivities in tuning fork gyroscopes and other sensors
US5911156A (en) * 1997-02-24 1999-06-08 The Charles Stark Draper Laboratory, Inc. Split electrode to minimize charge transients, motor amplitude mismatch errors, and sensitivity to vertical translation in tuning fork gyros and other devices
US5783973A (en) * 1997-02-24 1998-07-21 The Charles Stark Draper Laboratory, Inc. Temperature insensitive silicon oscillator and precision voltage reference formed therefrom
US5952574A (en) * 1997-04-29 1999-09-14 The Charles Stark Draper Laboratory, Inc. Trenches to reduce charging effects and to control out-of-plane sensitivities in tuning fork gyroscopes and other sensors
US6798064B1 (en) 2000-07-12 2004-09-28 Motorola, Inc. Electronic component and method of manufacture
TW577152B (en) * 2000-12-18 2004-02-21 Hitachi Ltd Semiconductor integrated circuit device
EP1490699A1 (de) * 2002-03-26 2004-12-29 The Charles Stark Draper Laboratory, INC. Mikroelektromechanische sensoren mit verringerten signal-bias-fehlern und verfahren zu ihrer herstellung
US6812810B2 (en) * 2002-06-19 2004-11-02 Intel Corporation Bridges for microelectromechanical structures
US8187902B2 (en) * 2008-07-09 2012-05-29 The Charles Stark Draper Laboratory, Inc. High performance sensors and methods for forming the same
US9243316B2 (en) 2010-01-22 2016-01-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Method of fabricating piezoelectric material with selected c-axis orientation
US8796904B2 (en) 2011-10-31 2014-08-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic resonator comprising piezoelectric layer and inverse piezoelectric layer
US8962443B2 (en) 2011-01-31 2015-02-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor device having an airbridge and method of fabricating the same
US9490771B2 (en) 2012-10-29 2016-11-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator comprising collar and frame
US9490418B2 (en) 2011-03-29 2016-11-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator comprising collar and acoustic reflector with temperature compensating layer
US9401692B2 (en) 2012-10-29 2016-07-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator having collar structure
US9385684B2 (en) 2012-10-23 2016-07-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator having guard ring
US10132712B1 (en) 2016-09-14 2018-11-20 Northrop Grumman Systems Corporation Micro hermetic sensor
CN116495697B (zh) * 2023-06-26 2023-09-08 南京睿芯峰电子科技有限公司 含空气桥芯片的sip塑封件及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3681134A (en) * 1968-05-31 1972-08-01 Westinghouse Electric Corp Microelectronic conductor configurations and methods of making the same
NL7608901A (nl) * 1976-08-11 1978-02-14 Philips Nv Werkwijze ter vervaardiging van een halfge- leiderinrichting en halfgeleiderinrichting vervaardigd door middel van een dergelijke werkwijze.
JPS6080264A (ja) * 1983-10-07 1985-05-08 Toshiba Corp 半導体装置
IT1184723B (it) * 1985-01-28 1987-10-28 Telettra Lab Telefon Transistore mesfet con strato d'aria tra le connessioni dell'elettrodo di gate al supporto e relativo procedimento difabbricazione

Also Published As

Publication number Publication date
JPS6481343A (en) 1989-03-27
DE3886329D1 (de) 1994-01-27
EP0309805A1 (de) 1989-04-05
US4916520A (en) 1990-04-10
EP0309805B1 (de) 1993-12-15

Similar Documents

Publication Publication Date Title
DE3886329T2 (de) Halbleiteranordnung mit Luftbrücken-Verbindungen.
DE68918775T2 (de) Chip-auf-Chip-Verbindungsschema für integrierte Halbleiterschaltungen.
DE1514818C3 (de)
EP0698288B1 (de) Herstellungsverfahren für vertikal kontaktierte halbleiterbauelemente
EP0739540B1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
DE3586732T2 (de) Verfahren zum herstellen einer dreidimentionaler halbleiteranordung.
DE3879109T2 (de) Signalprozessor mit zwei durch rillen umgebene halbleiterscheiben.
DE1298630C2 (de) Integrierte schaltungsanordnung
DE19531691C2 (de) Halbleitervorrichtung und Kontaktierungsanschlußstruktur dafür
DE10229182B4 (de) Verfahren zur Herstellung einer gestapelten Chip-Packung
DE4019848C2 (de) Halbleitereinrichtung mit einer allseitig isolierten Unterstützungsschicht unterhalb eines Kontaktgebietes und Herstellungsverfahren für eine solche Halbleitereinrichtung
DE102009044597B4 (de) Halbleiter-Bauelement und Verfahren zur Herstellung desselben
DE69315278T2 (de) Anschlussflächen-Struktur einer integrierten Schaltung und Verfahren zu ihrer Herstellung
DE2536270A1 (de) Mii oeffnungen versehene halbleiterscheibe
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE10349185A1 (de) Halbleiterbaugruppe
DE10301432A1 (de) Zwischenverbindungsstruktur in einer Waferebenenpackung und Herstellungsverfahren
WO2019233568A1 (de) Halbleiterchip-stapelanordnung sowie halbleiterchip zur herstellung einer derartigen halbleiterchip-stapelanordnung
DE3002740A1 (de) Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation
DE2432544A1 (de) Halbleiterbauelement mit einem dielektrischen traeger sowie verfahren zu seiner herstellung
EP0865081B1 (de) Verfahren zum Herstellen von elektronischen Elementen
DE69622339T2 (de) Verfahren zum herstellen einer einrichtung, bei der ein substrat mit halbleiterelement und leiterbahnen auf ein trägersubstrat mit metallisierung aufgeklebt wird
EP0698293B1 (de) Verfahren zur herstellung eines halbleiterbauelements mit stromanschlüssen für hohe integrationsdichte
DE69934466T2 (de) Herstellungsverfahren von halbleiteranordnungen als chip-size packung
DE1564864C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee