DE3879109T2

DE3879109T2 - Signalprozessor mit zwei durch rillen umgebene halbleiterscheiben.

Info

Publication number: DE3879109T2
Application number: DE8888309838T
Authority: DE
Inventors: Allen L Solomon
Original assignee: Grumman Aerospace Corp
Current assignee: Grumman Corp
Priority date: 1987-11-18
Filing date: 1988-10-20
Publication date: 1993-06-17
Anticipated expiration: 2008-10-21
Also published as: EP0317084A3; JPH01168040A; CA1286796C; EP0317084B1; EP0317084A2; JP2660299B2; DE3879109D1; US4784970A

Description

Die vorliegende Erfindung findet Anwendung in Verbindung mit dünnen Silikonscheiben, die dazu gebildet sind, eine Mehrzahl monolothischer, integrierter Datenprozessor Schaltungen zu tragen. Insbesondere betrifft die Erfindung die Herstellung von Schaltungen, die auf Silikonscheiben gebildet sind, und die leitende Filme aufweisen, welche auf wenigstens einer Kante hiervon vorhanden sind, wobei der verbleibende Teil jener Kante gegen das Silikonmaterial isoliert ist. Die Scheiben können gestapelt und durch Klebung miteinander verbunden sein, um ein Datenprozessor-Modul zu schaffen, das durch Schlagbindung mit einer Eingangsquelle verbunden ist, beispielsweise mit einer Infrarotdetektor-Anordnung, die an das Modul entlang dessen Kantenbereichen angeschlossen ist. Leitende Pads, die an den Kantenbereichen der Scheiben gegenüberliegend der Eingangsquelle gebildet sind, lassen sich in ähnlicher Weise an eine Anordnung von Konnektorkontakten schlagbinden, wie an ein Pin-Grid-Array, oder an eine gedruckte Schaltung. Eine Mehrzahl sölcher Module lädt sich zusammenfügen und elektrisch aneinander anschließen, um eine Baueinheit zu bilden, z.B. eine Infrarotdetektor- Prozessoreinheit.
Obgleich Silikonscheiben, die gemäß der Erfindung hergestellt sind, in einer Vielzahl unterschiedlicher Gebiete Anwendung finden können, so wird die Erfindung beschrieben in Verbindung mit der Herstellung von Modulen für Infrarotdetektor-Systeme für die Raumfahrt, wobei besondere Anforderungen herrschen in Bezug auf Raum, Größe sowie die Fähigkeit, bei extrem niedrigen Umgebungstemperaturen zu arbeiten, Kriterien, bei welchen die vorliegende Erfindung besondere Vorteile hat. Im Hinblick auf die Beschränkungen bezüglich des Raumes und des Gewichtes, die Gegenstände unterliegen, welche dazu bestimmt sind, im All angeordnet zu werden, besteht eine besondere Notwendigkeit, Prozessormodule und angeschlossene Vorrichtungen zu entwickeln, die zuverlässig arbeiten können, ohne nennenswerte Gewichts- oder Abmessungsnachteile bezüglich der Traglast mit sich zu bringen.
Um ein genaues Erfassen und Auflösen der Objekte zu schaffen, die durch eine Infrarot-Signatur gekennzeichnet sind, ist es typischerweise notwendig, Detektorsysteme zu verwenden, die eine grobe Anzahl diskreter Detektorelemente aufweisen. Die Detektorelemente sind miteinander zusammengeschaltet, um ein Detektor-Array zu bilden, das seinerseits an eine Schaltung angeschlossen ist, damit das Array ein wesentliches Gesichtsfeld abtasten oder stehenbleiben kann. Demgemäß muß jedes der Detektorelemente elektrisch an eine Prozessoreinheit angeschlossen werden, derart, dar Signale von benachbarten Detektorelementen getrennt erfaßt und verarbeitet werden können. Da die Detektorelemente klein und sehr eng begrenzt bemessen sind, z.B. 0,075 mm von Mittelpunkt zu Mittelpunkt, so muß die Schaltung für Verarbeitungssignale aus Detektorelementen ähnlichen Größen und Raumbegrenzungen entsprechen. Zahlreiche herkömmliche Schemata zum Anschließen von Detektorelementen an die Prozessorschaltung sind ungeeignet zum Sicherstellen der erforderlichen Isolation und Zuverlässigkeit. Produktionsverfahren zum Herstellen der einzelnen Detektorelemente für bestimmte Prozessorschaltungen sind üblicherweise teuer, aufwendig und gekennzeichnet durch eine geringe Zuverlässigkeit.
Die Technik zum Anschließen Infrarotdetektor-Elemente und die gewählte Prozessorschaltung machen es notwendig, dar die Eingänge und Ausgänge der Prozessorschaltungen elektrisch isoliert werden. Sind die Prozessorschaltungen auf gestapelten Silikonscheiben gebildet, so ist es notwendig, die leitenden Kantenbereiche gegen die aktive Schaltung, die auf der Silikonscheibe gebildet ist, zu isolieren (um eine ungewünschte leitende Verbindung zwischen den Eingängen oder Ausgängen und Prozessorschaltung zu verhindern). Vorbekannte Ausführungen wandeln die vertikalen Kantenbereiche der Halbleiterscheiben ab, nachdem die Scheibe hergestellt und die Platten hiervon heruntergeschnitten sind, um einen nichtleitenden Bereich an den Kanten der fertigen Scheiben zu schaffen und diese Isolierung zu erzielen. US-PS 4 551 629 lehrt zum Beispiel, dar die gestapelten Scheiben, d.h. silikon-integrierte Schaltungen, an ein Detektor-Array durch selektives Ätzen zwischen metallisierten Kantenbereichen der Halbleiterscheiben angeschlossen werden, und sodann durch Wiederausfüllen des durch Ätzen entfernten Materiales mit einem Isolator. Die Technik zum selektiven Ätzen und Rückfüllen der Kantenbereiche solcher kleiner, dünner Scheiben ist mühsam, teuer und schwierig.
US-PS 4 618 763 beschreibt einen Scheibenaufbau, gebildet aus epi-axial gewachsenem Silikon, gebildet an einer Isolator-Saphir-Basis. Das Silikon wird vom Saphir im Bereich des Kantenteiles entfernt, um ein Isolatorsubstrat für isolierte, leitende Filme zu schaffen. Wenngleich brauchbar, so verwendet dieser Aufbau die integrierte Schaltungstechnologie, welche weniger angewandt wird, als jene des Verwendens von masseförmigem Silikonsubstrat. Da ferner das Saphirsubstrat härter und schwieriger herzustellen ist, als Silikon, ist es auch schwieriger, die Scheibe auf die gewünschte Stärke zu schleifen, die notwendig ist, um ein Prozessorkanal-Modul höherer Dichte zu bilden, und außerdem teurer.
Es ist zuzugestehen, daß JP-A-59186345 ein Verfahren zum Herstellen einer bestimmten Halbleitervorrichtung offenbart, mit Seitenflächen, perfekt mit Kunstharz beschichtet und derart hergestellt sind, dar jegliche Unannehmlichkeiten vermieden werden, die dann auftreten, wenn feine Leiterdrähte auf den Halbleiter in Kontakt mit der kunstharzbeschichteten Kante gebracht werden. Dieses Verfahren beinhaltet die folgenden Schritte: Ablagern eines isolierenden Films auf der Fläche eines Halbleitersubstrates, wo ein Diffusionsbereich und Elektroden-Verdrahtungen zu bilden sind; Vorsehen einer Öffnung an einer Stelle entsprechend einem Schneidbereich, um eine erste Rille durch den isolierenden Film zu schneiden sowie in das Substrat, durch Ätzen; Ausfüllen der Rille mit Kunstharz; mechanisches und chemisches Schleifen des Substrates der Oberfläche der Rille auf eine Stärke, derart, dar der Boden des in der Rille gebildeten Kunstharzes freigelegt wird; und Ausbilden einer zweiten Rille innerhalb des Kunstharzes, um das Substrat in einen ersten und einen zweiten Abschnitt zu spalten und dabei Substratkanten zu schaffen, die vollständig mit Kunstharz bedeckt sind. Der Zweck scheint darin zu bestehen, ein Halbleiterelement zu erhalten, dessen beide Seiten vollständig mit Isoliermaterial bedeckt sind, durch ein Verfahren, wobei eine Rille in einem geschnittenen Bereich in einem Halbleitersubstrat gebildet und anschließend mit einem Isolator ausgefüllt ist. Das Substrat wird sodann in einzelne Pellets unterteilt, durch Herunterschneiden von der Rückseite des Substrates.
Die vorliegende Erfindung betrifft einen Prozessoraufbau, der besonders für Hochdichte-Umgebung geeignet ist, wo leitende End- und Kantenbereiche gegen das Isoliermaterial durch die Bildung von Isolator-Vertiefungen hergestellt werden, die ihrerseits im Verlaufe des Scheibenherstellungsprozesses gebildet werden. Die Isolator-Vertiefungen sind in der Silikonscheibe gebildet, welche nach einem entsprechenden Verdünnen und Dimensionieren die gewünschten Isolator-Substrat-End- und -Kantenbereiche der Scheiben ergeben. Zahlreiche Techniken wurden beschrieben zum Bilden von Isolator-Vertiefungen, und zum Isolieren des Silikons gegen benachbarte Scheiben in einem Scheibenstapel.
Die Erfindung gibt ein Verfahren an, so wie in Anspruch 1 definiert, und unter einem anderen Aspekt in Anspruch 8. Gemäß der Erfindung nach Anspruch 8 werden die dotierten Bereiche (für aktive Schaltung) in einer der anstoßenden Scheibenflächen gebildet. Gemäß der Erfindung nach Anspruch 1 werden sie in einer nicht-anstoßenden Fläche einer der Scheiben gebildet.
Die Erfindung sieht in jedem Falle die Anwendung unterschiedlicher Folgen vor, um den gewünschten Aufbau zu bilden. Der Körper des isolierenden Materiales kann je nach Wunsch innerhalb der Aufbaufolge aufgebracht werden. Die Rillen auf jeder Scheibe können je nach Wunsch zu unterschiedlichen Zeitpunkten aufgebracht werden. In gleicher Weise lädt sich die Folge des Verdünnens der Scheibe ausführen, wie dies am bequemsten ist, um die Herstellung zu erleichtern. Weiterhin kann eine weitere Lage isolierenden Materiales entlang der angrenzenden Fläche einer oder beider Scheiben aufgebracht werden, um noch weiterhin die Isolierung der aktiven Schaltung zu erleichtern.
Es ist weiterhin vorgesehen, daß eine Mehrzahl solcher integrierter Schaltungen angeordnet werden, z.B. vertikal, um ein Composit-Modul oder Sub-Array zu schaffen.

Kurze Beschreibung der Zeichnungen

Figur 1A ist eine perspektivische Explosionsansicht eines Infrarot-Detektor-Systemes, das eine Mehrzahl gestapelter integrierter Schaltungen umfaßt.
Die Figuren 1B und 1C sind vergrößerte Schnittansichten von Figur 1A.
Figur 2 ist eine Draufsicht auf eine beispielhafte Silikonscheibe, die dazu verwendet wird, Strukturen gemäß der vorliegenden Erfindung zu bilden.
Die Figuren 3(a-F) sind Seitenansichten, die ein erstes, beispielhaftes Verfahren des Bildens eines Multi- Scheiben-Chips gemäß der vorliegenden Erfindung veranschaulichen.
Die Figuren 4(A-B) sind Seitenansichten, die ein zweites, beispielhaftes Verfahren zum Bilden eines Multi-Scheiben- Chips gemäß der vorliegenden Erfindung veranschaulichen.
Die Figuren 5(A-F) sind Seitenansichten, die ein drittes, beispielhaftes Verfahren des Bildens eines dritten Multi- Scheiben-Chips gemäß der vorliegenden Erfindung veranschaulicht.
Die Figuren 6(A-J) sind Seitenansichten, die ein viertes, beispielhaftes Verfahren des Bildens eines Multi- Scheiben-Chips gemäß der vorliegenden Erfindung veranschaulichen.
Die Figuren 7(A-D) sind Seitenansichten, die ein erstes beispielhaftes Verfahren zum Bilden eines Ein-Scheiben- Chips veranschaulichen.
Die Figuren 8(A-D) sind Seitenansichten, die ein zweites, beispielhaftes Verfahren zum Bilden eines Ein-Scheiben- Chips veranschaulichen.
Die Figuren 9(A-D) sind Seitenansichten, die ein drittes beispielhaftes Verfahren zum Bilden eines Ein-Scheiben- Chips veranschaulichen.

Einzelbeschreibung der bevorzugten Ausführungsform

Die unten stehende, ins Einzelne gehende Beschreibung in Verbindung mit den Figuren 1-6 der beigefügten Zeichnungen dient als Beschreibung der derzeit bevorzugten Ausführungsformen der Erfindung. Die Beschreibung stellt die Funktionen und die Abfolge der Verfahrensschritte zum Herstellen der Erfindung in Verbindung mit den dargestellten Ausführungsformen dar.
Auf die Zeichnungen soll Bezug genommen werden. Figur 1A veranschaulicht eine perspektivische Ausführungsform einer Anwendung mit einer Mehrzahl integrierter Schaltungen, die gestapelt sind, um ein Modul zu bilden, und die angeschlossen sind an einen Detektor-Array-Teil, eine Ausgangs-Anschlußtafel und ein Pin-Grid-Array. Wie weiter unten vollständig beschrieben, können die integrierten Schaltungen jeweils gemäß der Erfindung gestaltet sein. Die Einheit 11 gemäß Figur 1A enthält den Detektor-Array- Teil 13, das gestapelte integrierte Schaltungsmodul 15, die Anschlußtafel 17 und das Pin-Grid-Array 27. Detektor- Array-Teil 13 ist typischerweise aus einer groben Anzahl einzelner Detektorelemente gebildet, wie 13a in Figur 1B gezeigt. Modul 15 ist aus einer Mehrzahl einzelner integrierter Schaltungsschichten wie 15a gebildet, eine über die andere gestapelt, um gemeinsam das Modul 15 zu bilden. Jede Lage 15a ist gebildet zum Tragen einer aktiven Schaltung zum Verarbeiten von Signalen, die von den Detektorelementen aufgenommen wurden, z.B. Detektor für Elemente in derselben Horizontalebene wie die Lage 15a. Jede integrierte Schaltungslage enthält typischerweise eine Prozessorschaltung, derart, dar jedes Detektorelement in einem Detektor-Array einen bestimmten Prozessorkanal hat.
Wie in Figur 1G gezeigt, sind Kantenbereiche einer jeden der einzelnen integrierten Schaltungslagen, wie Lage 15a, gebildet, um eine Mehrzahl von Eingangsleitern oder Leitungen 18 zu bilden, welche Signale von einem einzelnen Detektorelement einem bestimmten aktiven Schaltungsteil der integrierten Schaltung zuführen, d.h. ein dotierter halbleitender Bereich. Die Eingangsleitungen 18 befinden sich in elektrisch leitender Verbindung mit leitendem Material, das auf der Kantenfläche 19 gebildet ist. Kantenfläche 19 kann mit einem Bereich leitenden Materiales versehen sein, so wie leitenden Pads 22, die auf der Kantenfläche 19 gebildet sind, so wie in elektrisch leitender Verbindung mit den Leitern 18. Erhabene Abschnitte oder Puffer 12 sind vorzugsweise der Augenfläche der leitenden Pads 22 angeformt, um die Verbindung zwischen den Eingangsleitern 18 und dem zugeordneten Detektorelement im Detektor-Array zu erleichtern. Puffer 12 kann aus Indium oder dergleichen gebildet sein, aufgebracht auf die Fläche der Pads 22 auf herkömmliche Weise. Eine Isolatorbeschichtung 26 kann entlang der oberen Seitenfläche der Lage 15a aufgebracht sein. Wie weiterhin in Figur 1B gezeigt, kann das Detektor-Array 13 ferner mit einer Puffertafel 21 ausgestattet sein, angewandt, um das elektrische Anschließen zwischen dem Detektor-Array 13 und den Eingangsleitern 18 zu erleichtern. Wie in der parallel anhängigen Patentanmeldung Nr. 034 143 der Detector Interface Device beschrieben, kann die Puffertafel 21 auch Vorteile in Verbindung mit dem Aufbau und der Prüfbarkeit des Detektor-Array 13 hergeben. Wie weiter unten umfassend beschrieben, erbringt die vorliegende Erfindung ein wirksames und zuverlässiges Verfahren, um eine Bildung von Pad 22 auf der Kantenfläche 19 der Lage 15a zu erlauben, während die leitenden Pads 22 gegen das Silikonsubstrat 23 isoliert werden, ausgenommen durch die Leiter 18. Die vorliegende Erfindung erlaubt, dar diese Isolierung im Verlauf des Herstellens der Lage 15a geschaffen wird, und verlangt kein weiteres Bearbeiten der Lagen 15a, um die Isolatorbereiche wieder auszufüllen und die Leiter 18 an den Kanten der Lagen 15a aufzusetzen. Die Erfindung vermeidet die Notwendigkeit des Ätzens von Kantenbereichen der Lage 15a und des Aufbringens eines Isolators auf die geätzten Bereiche. Demgemäß vermeidet die Erfindung in vorteilhafter Weise mühsame Schritte, die mit dem Behandeln von Lagen nach der Scheibenherstellung verbunden sind.
Anschlußtafel 17 ist vorzugsweise derart gestaltet, daß sie eine Mehrzahl leitender Bereiche 25a, 25b usw. bietet. Die leitenden Bereiche sind jeweils elektrisch aneinander anstoßend angeordnet, wobei die Lagen Modul 15 bilden. Wenn auch nicht im einzelnen unten beschrieben, so versteht es sich, daß die Grundsätze der vorliegenden Erfindung, beschrieben in Verbindung mit elektrischer Leitung zwischen Detektor-Array 13 und Modul 15, in gleicher Weise in Bezug auf das Erleichtern des elektrischen Anschließens der Module 15 und der Anschlußtafel 17 anzuwenden sind. Pin-Grid-Array 27 speist Signale aus den leitenden Bereichen 25a, 25b usw. einer externen Schaltung ein, in welcher ein weiteres Verarbeiten stattfindet.
Wie ganz allgemein in Figur 2 gezeigt, kann Silikonscheibe 31, die dazu verwendet wird, integrierte Schaltungslagen 15a zu bilden, derart aufgebaut sein, daß sie eine Mehrzahl von Vertiefungen oder Rillen 33 aufweist, die in ihrer Oberfläche eingeformt sind. Die Vertiefungen können mit einem Isolatormaterial ausgefüllt sein, das Kantenbereiche der Chips, wie weiter unten vollständig beschrieben, ausfüllt. Durch Anwendung der unten beschriebenen Technik lädt sich Silikonscheibe 31 als eine Mehrzahl von Chips herstellen, deren jeder in Längsrichtung durch ein Paar Nuten 33 definiert ist, eingraviert auf die gewünschte Breite.
Die Figuren 3A-F sind Querschnittsansichten, die eine erste, beispielhafte Art des Bildens eines Chips (Lage 15a) in Verbindung mit der vorliegenden Erfindung veranschaulichen. Die Figuren 3A-F veranschaulichen ein Zwei-Scheiben-Verfahren des Bildens einer Struktur gemäß der vorliegenden Erfindung. Wie in Figur 3A dargestellt, sind die Scheiben 35 und 37, die typischerweise Silikonscheiben sind, jeweils derart gebildet, daß sie Rillen 39, 41, 43 und 45 aufweisen, die auf einander gegenüberliegenden Flächen der Scheiben angeordnet sind. Die Rillen können durch irgendeine aus einer Vielzahl bekannter Techniken gebildet sein, eingeschlossen Sägen oder Ätzen. Eine der Scheiben, z.B. Scheibe 35, kann weiterhin mit einer isolierenden Oxidbeschichtung 47 versehen sein, die sich entlang der Oberfläche erstreckt. Die Rillen 39, 41, 43 und 45 können mit isolierendem Material ausgefüllt sein, z.B. mit Silikondioxid (SiO&sub2;), sowie weiter unten vollständig beschrieben.
Wie in Figur 3B gezeigt, können die Scheibenbereiche 35 und 37 entlang ihrer einander gegenüberliegender Flächen zusammengefügt sein. Sobald die Scheiben 35 und 37 zusammengefügt sind, werden die Rillen 39, 41, 45 und 43, die nunmehr mit isolierendem Material ausgefüllt sind, aneinander anliegend plaziert, um gemeinsam Vertiefungen 42 und 44 zu bilden. Wie in Figur 3G gezeigt, wird der obere Bereich von Scheibe 35 derart entfernt, daß das Silikonmaterial 30, das den Hauptteil von Scheibe 35 bildet, durch die isolierenden Vertiefungen 42 und 44 sowie durch die Isolatorschicht 47, die typischerweise SiO&sub2; ist, gebunden wird.
Wie in Figur 3D gezeigt, ist die aktive Schaltung auf der Oberfläche des Scheibenteiles 30 durch Bilden dotierter Bereiche 46 gebildet. Die dotierten Bereiche 46 können gemäß herkömmlicher Techniken zum Bilden monolithischer integrierter Schaltung in einem halbleitenden Substrat hergestellt sein. Ein Muster von Leitern 48 schafft eine Verbindung zwischen den dotierten Bereichen 46 und erstreckt sich über die Vertiefungen 42 und 44. Die Leiter 48 können aus Metall, Polysilikon oder anderem, ähnlich leitendem Material gebildet sein. Die Eingangsleiter 18 und die Ausgangsleiter 16 sind derart angeordnet, daß sie mit der aktiven Schaltung 46 in elektrisch leitender Verbindung stehen und erstrecken sich über die isolierenden Vertiefungen 42 und 44 hinweg und über diese hinaus. Eine isolierende Beschichtung 52 ist auf der oberen Fläche der Scheibe aufgebracht, um die exponierten Flächen der genannten Leiter 48, 16 und 16 sowie die dotierten Bereiche 46 abzudecken. Die Isolatorbeschichtung 52 kann aus einer Reihe von bekannten isolierenden Materialien ausgewählt werden, so wie Siliziumdioxid oder Siliziumnitrit.
Wie in Figur 3E gezeigt, wird Silikon sodann von der Scheibe 37 entfernt, z.B. durch Schleifen oder Lappen, auf die gewünschte Chipstärke. Es wird genügend Silikon entfernt, derart, daß die Vertiefungen 42 und 44 sich bis zur unteren Fläche der Scheibe 37 erstrecken. Wie in Figur 3F gezeigt, sind die Chips 20 oder Lagen 15a durch Schneiden oder Sägen durch die Scheiben quer durch die Vertiefungen 42 und 44 erzeugt. Ausgenommen die Leiter 16 und 18, die sich über die Vertiefungen 42 und 44 erstrecken, ist Schaltung 46 gegen alle anderen Kantenbereiche des resultierenden zusammengesetzten Chips 20 isoliert. Demgemäß ist die Schaltung 46 elektrisch gegen jede andere Schaltung isoliert, ausgenommen über die Kantenbereiche 49 und 51 der Leiter 16 bzw. 18. Die Kantenflächen der Scheibe können sodann wie in Figur 1C gezeigt, metallisiert werden, um den Eingang zu oder den Ausgang aus der Schaltung über die Leiter 16 und 18 zu erleichtern. Es braucht keine Ätz-, Füll- oder sonstige Isolationstechnik angewandt zu werden, um die aktive Schaltung gegen die Eingangs-Ausgangs-Anschlüsse zu isolieren.
Aufgrund der vorliegenden Erfindung lassen sich mehrfache zusammengesetzte Chips 20 klebend aufeinander stapeln und an ein Detektor-Array bei völlig isolierten Anschlüssen anschließen. Da der Silikonkörper 30 gegen die Kantenbereiche durch die Vertiefungen 42 und 44 isoliert ist, können die Eingangs- und Ausgangssignale des Chips der Schaltung 46 nicht weitergeleitet werden, ausgenommen über die Anschlüsse zu den Kantenbereichen 49 und 51 der Eingangs- und Ausgangsleiter 16 und 18. Demgemäß sind die Endbereiche des Composit-Chips 20 gegen die aktive Schaltung 46 während des Scheibenherstellungsprozesses isoliert, d.h. durch Bilden der isolierenden Vertiefungen 42 und 44 sowie durch Bemessen des Chips derart, daß die Vertiefungen 42 und 44 die Länge des Chips definieren. Die obere Fläche des Chips 20 ist gegen die Umgebung mittels einer Isolatorbeschichtung 42 oder durch isolierenden Klebstoff isoliert, der verwendet wird, um die Chips aufeinander zu stapeln. Der Silikonkörper 30 ist weiterhin gegen den unteren Silikonbereich 37 des Chips 20 durch eine isolierende Oxidlage 47 isoliert. Wie weiter unten vollständig beschrieben, läßt sich die Erfindung aus einer Lage aufbauen, wobei die Isolierung durch eine isolierende Beschichtung 42 auf der Oberseite des Chips oder durch Isolator-Stapelklebstoff bewirkt wird.
Bei der alternativen Konstruktion gemäß der Figuren 4A, 4B und 4G ist der Composit-Chip 40 ähnlich der oben beschriebenen Konstruktion aufgebaut, ausgenommen, dar das isolierende Material nicht in Rillen 43 und 45 der Scheibe 37 vor dem Zusammenfügen der Scheiben 35 und 37 eingebracht wurde. Nachdem der Composit-Chip auf die gewünschte Stärke getrimmt wurde, wobei die Rillen 43 und 45 ausgesetzt werden, werden diese statt dessen mit einem isolierenden Material, z.B. mit einem Glas oder einem Kunstharz ausgefüllt. Wie in Figur 4G gezeigt, umfaßt der resultierende Chip nach dem Trimmen der Längskanten Rillen 43 und 45, die mit Isolator ausgefüllt sind, und Rillen 39 und 41, die einen Körper aus Silikondioxid enthalten.
Die Figuren 5A, 5B und 5G veranschaulichen eine weitere Ausführungsform, wobei die Rillen mit Glas oder Kunstharz ausgefüllt sind. Die Rillen 43, 45 sind in die Oberfläche des Scheibenteiles 37 eingeformt. Die Rillen 39, 41 sind mit einer Lage aus isolierendem Material beschichtet, d.h. Silikondioxid, das sich als Lage 47 über die Fläche der Scheibe 35 erstreckt. Die Lage 47 beschichtet das Innere der Rillen 39 und 41. Nachdem Scheibenteil 37 auf die gewünschte Stärke verdünnt wurde, wie in Figur 5G gezeigt, werden die Rillen 39, 41, 43 und 45 mit Isolationsmaterial gefüllt, z.B. mit Glas oder Kunstharz, so wie in Figur 5D gezeigt. Die Anwendung von Leitern 16, 18, 48, einer Isolationslage 52 und des Trimmens sind in den Figuren 5E und 5F veranschaulicht, so wie oben beschrieben.
Die Figuren 6A-J veranschaulichen einen weiteren isolierten Substrataufbau, wobei die aktive Schaltung sandwichartig zwischen den beiden Silikonkörpern eingebettet ist. Parallele Rillen 43 und 45 sind in die Scheibe 37 eingesägt, so wie in Figur 6A gezeigt. Die aktive Schaltung 46 ist in die Scheibe eingeformt, und die Scheibenfläche ist mit Oxid 47a überzogen, so wie in Figur 6B gezeigt. Die Rillen 43 und 45 sind mit Glas oder Kunstharz ausgefüllt, so wie in Figur 6G gezeigt. Metalleiter 16, 18, 48 sind gebildet, so wie in Figur 6D gezeigt. Die Lage 47a wird dort selektiv entfernt, wo die Leiter 16, 18 und 48 in Kontakt mit der aktiven Schaltung 46 gelangen sollen. Eine zweite Silikonscheibe 35 mit Rillen 39 und 41 sowie eine Oxidbeschichtung 47B wird hergestellt, wie in Figur 6E gezeigt. Eine Kunstharz-Klebe-Beschichtung 45 wird auf die obere Fläche der Scheibe 37 aufgebracht, was man auch aus Figur 6E erkennt. Die beiden Scheiben 35 und 37 werden sodann durch Kleben miteinander verbunden, wie in Figur 6F gezeigt. Scheibe 35 wird sodann verdünnt, so dar die Rillen 39 und 41 herauskommen, so wie in Figur 6G gezeigt. Die Rillen 39 und 41 werden mit Kunstharz gefüllt, so wie in Figur 6A gezeigt. Scheibe 37 wird verdünnt, damit die Vertiefungen 43 und 45 herauskommen, so wie in Figur 61 gezeigt. Die Chips werden sodann von der Composit-Scheibe heruntergesägt, um Chips mit dem oben beschriebenen Aufbau zu erhalten. Dieses isolierte Substrat oder die Zwei-Scheiben-Ausführung erlaubt einen größeren Scheibenausstoß, da die Schaltung gebildet und sämtliche Hochtemperaturprozesse abgeschlossen sind, bevor die Scheibe gebunden und verdünnt wird. Da ferner die Rillen in irgendeiner Scheibe relativ tief gemacht werden können, ist das Verdünnen der Scheibe zwecks Freisetzens der Vertiefungen weniger kritisch, als bei den vorher beschriebenen Composit-Substrat-Ausführungsformen.
Jede der in Verbindung mit den Figuren 3-6 dargestellten Ausführungsformen verwendet eine Technik, die ein Paar halbleitender Silikonscheiben benutzt, welche zusammengefügt sind, um eine Composit-Scheibe zu bilden. Es versteht sich, dar die Beispiele, die in Bezug auf die Figuren 7-9 folgen, eine Ein-Scheiben-Konstruktion sind und daher außerhalb des Rahmens der vorliegenden Erfindung liegen. Sie sind aufgeführt, um zu zeigen, wie eine der Scheiben der Erfindung hergestellt werden könnte. Wie in Verbindung mit den verbleibenden Figuren beschrieben, kann eine einzelne Scheibe mit isolierenden Vertiefungen an den isolierenden Kantenbereichen des Chips vorgesehen werden, und es können obere isolierende Lagen vorgesehen werden, um den oberen Endbereich des Chips zu isolieren. Die isolierenden Vertiefungen können gebildet werden und eine Oxidfüllung aufweisen, so wie Siliziumdioxid, oder sie können mit einer Glas- oder Kunststoffüllung versehen werden, so wie zuvor beschrieben.
Die Figuren 7A-D veranschaulichen eine Ein-Lagen-Konstruktion, die die Lehre der vorliegenden Erfindung anwendet. Wie in den Figuren 7A-7G gezeigt, ist die Scheibe 37 mit flachen Rillen 43, 45 ausgerüstet. Eine Oxidschicht 47 ist entlang der oberen Fläche des Scheibenteiles 37 vorgesehen und erstreckt sich über die Rillen 43 und 45, die sodann mit einem isolierenden Material ausgefüllt werden, wie oben beschrieben. Die Lage 47 wird selektiv entlang der Fläche der Scheibe 37 entfernt, um die Bildung der aktiven Schaltung 46 und der Leiter 16, 18, 48 zu erleichtern. Wie in den Figuren 7C und 7D gezeigt, ist die obere Fläche der Scheibe 37 mit einer leitenden und klebenden Isolationslage 42 versehen, die die Leiter 16, 18 und 48 einhüllt. Scheibenteil 37 wird sodann auf die gewünschte Stärke verringert, und die Längskanten bemessen, so wie in den Figuren 7C und 8D gezeigt. Wie bei der Composit-Substratkonstruktion kann auch der Ein-Lagen-Chip mit metallisierenden Pads an seinen Kantenflächen versehen werden, um den Chip an ein Detektor-Array und an eine Anschlußtafel anzuschließen. Die gemäß der Figuren 7A-7D gebildeten Chips können in ähnlicher Weise gestapelt werden, um einen Prozessormodul zu bilden, der in einem anstoßenden elektrischen Anschluß mit einem Detektor-Array angeordnet sein kann.
Die Figuren 8A-D veranschaulichen eine ähnliche Herstellungstechnik wie jene in den Figuren 7A-D, wobei Glas oder Kunstharz verwendet wird, um die Vertiefungen auszufüllen, statt mit einem hochtemperaturbeständigen Material wie SiO&sub2;. Wie in Figur 8A dargestellt, sind die Rillen 43, 45 in die Scheibe eingeschnitten, und ist die aktive Schaltung 46 in der Scheibe gebildet; eine isolierende Lage 47, z.B. SiO&sub2;, ist auf der oberen Fläche der Scheibe vorgesehen. Die Rillen 43, 45 sind mit Glas oder Kunstharz ausgefüllt, und Metalleiter 16, 18, 48 sind aufgebracht, so wie in Figur 8B gezeigt. Die isolierende Lage 47 wird dort selektiv entfernt, wo die Leiter 16, 18, 48 in Kontakt mit der aktiven Schaltung 46 stehen. Die obere Fläche der Struktur ist beschichtet mit einer dünnen Lage aus isolierendem Kunstharz 55, sowie Polyamid oder Epoxy, wie in Figur 8C gezeigt. Die Scheibe 37 wird sodann verdünnt, damit die Vertiefung 47 freiliegt, und auf die geeignete Länge abgeschnitten oder abgesägt, um den Composit-Chip 46 gemäß Figur 8D zu schaffen.
Die Figuren 9A-D veranschaulichen, wie derselbe Composit- Chip 40 gemäß Figur 9D verwendet werden kann unter Anwendung einer anderen Folge von Verfahrensschritten. Bei der in den Figuren 9A-D dargestellten Ausführungsform wird die Scheibe 37 auf die erforderliche Stärke vor dem Ausfüllen der Rillen 43, 45 mit isolierendem Material gebracht. Wird die Scheibe 37 vor dem Ausfüllen der Rillen mit einem isolierenden Material verdünnt, so muß die Scheibe auf einer Unterlage aufgelegt werden, bevor die Rille ausgefüllt wird, um sicherzustellen, daß die Segmente, die sodann getrennt werden, so wie in Figur 9B gezeigt, in ihrer richtigen relativen Position verbleiben. Die verbleibenden Teile der Konstruktion der Ausführungsform gemäß Figur 10D sind ähnlich jenen gemäß der Figuren 8A-D.
Wie oben in Verbindung mit den gezeigten Ausführungsbeispielen beschrieben, lassen sich zahlreiche Techniken anwenden, um einen mit Vertiefungen versehenen Chip gemäß der Erfindung zu schaffen. Der mit Vertiefungen versehene Chip läßt sich aus einer einzigen Scheibe oder aus einem Paar von Scheiben aufbauen, aneinandergebunden, so wie beschrieben. Falls gewünscht, kann der Chip derart gebildet werden, daß er mehr als zwei aneinandergebundene Lagen aufweist, entweder mit einer separaten Schaltung oder mit miteinander verbundenen elektrischen Schaltungsmustern, je nach Anwendungsfall. Die Stärke der Lagen und die Materialien, die verwendet werden, um das Substrat oder die Isolatorfüllung zu bilden, lassen sich ebenfalls je nach den Bedürfnissen des jeweiligen Anwendungsfalles variieren. Außerdem wird vorgeschlagen, daß die Erfindung angewandt wird in anderen Gebieten als bei Infrarot- Detektor-Systemen, beispielsweise in Verbindung mit Datenverarbeitungssystemen, die aus gestapelten und miteinander zusammengeschalteten, monolithischen integrierten Schaltungschips bestehen.

Claims

1. Verfahren zum Bilden eines integrierten Schaltungschips für eine mit einer externen Elektronik zusammengefügte elektrische Verbindung, umfassend die folgende Sequenz von Verfahrensschritten:

es wird eine Mehrzahl von Rillen (33) in einer ersten Fläche jeweils von ersten (35) und zweiten (37) Scheiben gebildet, wobei sich die Rillen durch einen Teil der Stärke einer jeden der Scheiben hindurcherstrecken;

Die Rillen (39, 41, 43, 45) werden in den genannten ersten und zweiten Scheiben mit einer Masse aus isolierendem Material ausgefüllt;

die ersten und zweiten Scheiben werden entlang der Rillenflächen zusammengefügt;

die erste Scheibe (35) wird derart verdünnt, daß die hierin gebildeten Rillen (39, 41) sich durch die gesamte Dicke der ersten Scheibe hindurcherstrecken, zu einer zweiten Fläche, die der ersten Fläche gegenüberliegt;

es werden dotierte Bereiche (46) auf der zweiten Fläche der ersten Scheibe gebildet;

es werden Leiter (16, 18) selektiv auf die zweite Fläche der ersten Scheibe aufgebracht; wobei diese Leiter in elektrischer Verbindung mit den dotierten Bereichen (46) stehen, und wobei sich einer der Leiter über wenigstens einen Teil einer in der ersten Scheibe gebildete Rille hinwegerstreckt;

es wird die zweite Scheibe (37) derart verdünnt, daß sich die hierin gebildeten Rillen über die gesamte Dicke der zweiten Scheibe hinwegerstrecken;

die Längen der ersten und der zweiten Scheiben werden derart verdünnt, daß die Längskanten der ersten und zweiten Scheiben, die durch die Rillen (42, 44) definiert sind, und wenigstens eine der Leiter (49, 51), an einer Längskante der ersten Scheibe exponiert ist; und

es wird entlang wenigstens einer Längskante der Scheiben leitendes Material (22) aufgebracht, das in elektrisch leitender Verbindung mit dem exponierten Leiter steht und dahingehend wirkt, daß es die elektrische Verbindung zwischen den dotierten Bereichen und der äußeren Elektronik erleichtert.

2. Verfahren nach Anspruch 1, weiterhin umfassend den Verfahrensschritt des Aufbringens einer Lage (42) aus isolierendem Material entlang der zweiten Fläche der ersten Scheibe, um die exponierten Flächen der Leiter und der dotierten Bereiche abzudecken.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Verfahrensschritt des Aufbringens einer Lage isolierenden Materiales durchgeführt wird, bevor die Rillen mit einer Masse aus isolierendem Material ausgefüllt werden.

4. Verfahren nach Anspruch 1, wobei der Verfahrensschritt des Bildens dotierter Bereiche durchgeführt wird, bevor die Rillen mit einer Masse aus isolierendem Material ausgefüllt werden.

5. Verfahren nach Anspruch 1, wobei der Schritt des Verdünnens der ersten Scheibe ausgeführt wird, bevor die Rillen mit einer Masse aus isolierendem Material ausgefüllt werden.

6. Verfahren nach Anspruch 5, wobei der Schritt des Verdünnens der zweiten Scheibe ebenfalls ausgeführt wird, bevor die Rillen mit einer Masse aus isolierendem Material ausgefüllt werden.

7. Verfahren nach Anspruch 1, wobei die Rillen in der ersten Scheibe derart gebildet werden, daß sie eine andere Gestalt als die Rillen in der zweiten Scheibe haben.

8. Verfahren zum Bilden einer integrierten Schaltungsscheibe, geeignet zum Stapeln mit anderen Scheiben in einem Mehr-Scheiben-Modul (15) und zum Herstellen einer elektrischen Verbindung mit äußerer Elektronik, umfassend die folgende Sequenz von Verfahrensschritten:

Bilden einer Mehrzahl von Rillen (33) in einer ersten Fläche jeweils einer ersten (37, Figur 6) und einer zweiten (35, Figur 6) Scheibe, wobei sich die Rillen durch einen Teil der Dicke einer jeden der Scheiben hindurcherstreckt;

Ausfüllen der Rillen (39, 41, 43, 45), die in der ersten und der zweiten Scheibe gebildet sind, mit einer Masse aus isolierendem Material;

Bilden dotierter Bereiche (46, Figur 6B) auf der ersten Fläche der ersten Scheibe;

selektives Aufbringen von Leitern (16, 18, 48) auf der ersten Fläche der ersten Scheibe, wobei die Leiter in elektrisch leitender Verbindung mit den dotierten Bereichen stehen und sich wenigstens einer der Leiter über wenigstens einen Teil einer in der ersten Scheibe gebildeten Rille hinwegerstreckt;

Aufbringen einer ersten Lage (52) aus isolierendem Material entlang einer ersten Fläche der ersten Scheibe, um die exponierten Flächen der Leiter und die dotierten Bereiche abzudecken;

Zusammenfügen (Figur 6E) der ersten und der zweiten Scheiben entlang von deren ersten Flächen;

Verdünnen der ersten Scheibe (37), so daß die hierin gebildeten Nuten sich über die gesamte Stärke der ersten Scheibe hinwegerstrecken;

Verdünnen der zweiten Scheibe (35), so daß sich die hierin gebildeten Nuten über die gesamte Dicke der zweiten Scheibe hinwegerstrecken;

Trimmen der Länge der ersten (37) und der zweiten (35) Scheibe, so daß die Längskanten dieser Scheiben durch die hierin gebildeten Nuten definiert sind, und wenigstens einer der Leiter (16, 18) an einer Längskante der genannten Scheibe exponiert ist; und Aufbringen leitenden Materiales (22) entlang wenigstens einer Längskante der Scheiben, wobei das leitende Material in elektrisch leitender Verbindung mit dem exponierten Leiter steht und dahingehend wirksam ist, dar es die elektrische Verbindung zwischen den dotierten Bereichen und der äußeren Elektronik (13; 17; Figur 1A) erleichtert.

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß eine in der ersten Scheibe (37) gebildete Rille mit einer Masse aus isolierendem Material vor dem Zusammenfügen der ersten und der zweiten Scheibe ausgefüllt wird.

10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die in der zweiten Scheibe (35) gebildete Rille mit einer Masse aus isolierendem Material nach dem Zusammenfügen der Scheiben ausgefüllt wird.