DE3039009C2

DE3039009C2 - Sperrschicht-Feldeffekttransistor

Info

Publication number: DE3039009C2
Application number: DE3039009A
Authority: DE
Inventors: Masharu Fujidawa Kanagawa Aoyama; Iro Yokohama Kanagawa Ohshima; Seiji Yokohama Kanagawa Yasuda; Toshio Yokosuka Kanagawa Yonezawa
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1979-10-18
Filing date: 1980-10-15
Publication date: 1985-12-19
Also published as: GB2063561B; JPS5658259A; DE3039009A1; GB2063561A

Description

Die Erfindung betrifft einen Sperrschicht-Feldeffekttransistor nach dem Oberbegriff des Patentanspruchs.

Ein derartiger Sperrschicht-Feldeffekttransistor ist aus »Patents Abstracts of ]apar-:<, Kokai No. 53-1 36 486 bekannt. Bei diesem Sperrschicht-Feldeffekttransistor wird der die Gatezone umgeben^;? Halbleiterbereich so zu einer Isolierzone oxidiert, daß die Gatezone durch die nachfolgenden Temperaturprozesse zwangsläufig eine größere Eindringtiefe in das Halbleiter-Substrat als diese Isoüerzone annimmt. Durch diese größere Eindringtiefe wird aber die Spannungsfestigkeit beeinträchtigt, die die Durchbruchsspannung zwischen Gatezone und Kanalzone vermindert ist.

Bei einem anderen bisherigen Sperrschicht-Feldeffekttransistor wird eine hohe Spannungsfestigkeit beispielsweise mit einem Aufbau gemäß F i g. I erzielt, bei dem eine p-Tpy-Sourcezone 12 und eine p-Typ-Drainzone 13, beide mit hoher Fremdatom-Konzentration, in einem n-Tpy-Siliziumsubtrat 11 ausgebildet sind. Zwischen der Sourcezone 12 und der Drainzone 13 ist eine p-Kanalzone 14 niedriger Dotierungskonzentration vorgesehen, während in der Kanalzone 14 eine n-Tpy-Gatezone 15 hoher Dotierungskonzentration angeordnet ist. Die Gatezone 15 verhindert dabei eine unmittelbare Berührung zwischen der Sourcezone 12 und der Drainzone 13, so daß die Spannungsfestigkeit am pn-Übergang durch die Dotierungskonzentration in der Kanalzone 14 bestimmt wird.

Bei einem Feldeffekttransistor des vorstehend beschriebenen Aufbaus hängt jedoch die Spannungsfestigkeit außer von der Dotierungskonzentration der Kanalzone 14 auch von der Form bzw. Krümmung der Gatezone 15 ab. Wenn die Übergangstiefe der Gatezone 15 flach ist, wird der Krümmungsradius kleiner, so daß sich das elektrische Feld in diesem Teil konzentriert. Die Spannungsfestigkeit wird sogar eher durch die Krümmung als durch die Dotierungskonzentration der Kanalzone 14 bestimmt und daher im vorliegenden Fall verschlechtert. Zur Gewährleistung einer hohen Spannungsfestigkeit bei diesem herkömmlichen Feldeffekttransistor ist es notig, sowohl die Kanalzone 14 als auch die Gatezone 15 tief auszubilden, um den Krümmungsradius zu vergrößern und die Abstände zwischen der Gatezone 15, der Sourcezone 12 und der Drainzone 13 zu vergrößern. Bei der Herstellung eines solchen Feldeffekttransistors muß die Hochtemperatur-Diffusion aber über eine lange Zeitspanne hinweg durchgeführt werden, so daß die gleichzeitige Ausbildung mit anderen integrierten Bipolar-Schaltkreiselementen unmöglich wird. Zudem können die einzelnen Feldeffekttransistoren nicht kleiner ausgelegt werden, weil zwischen der Gatezone 15, der Sourcezone 12 und der Drainzone 13 große Abstände eingehalten werden müssen.

Es ist Aufgabe der Erfindung, einen Sperrschicht-Feldeffekttransistor mit einer hohen Durchbruchsspannung zwischen der Gatezone und der Kanalzone zu schaffen, der zudem leicht herstellbar sein soll.

Diese Aufgabe wird bei einem Sperrschicht-Feldeffekttransistor nach dem Oberbegriff des Patentan-Spruchs erfindungsgemäß durch die in dessen kennzeichnenden Teil enthaltenen Merkmaie gelöst

Durch die geringere Tiefe der Gatezone wird eine höhere Durchbruchsspannung zwischen der Gatezone und der Kanalzone erreicht, so daß sich der Sperrschicht-Feldeffekttransistor durch eine hohe Spannungsfestigkeit bei einfachem Aufbau auszeichnet

Im folgenden sind bevorzugte Ausführungsformen der Erfindung im Vergleich zum Stand der Technik anhand der Zeichnung näher erläutert. Es zeigt

F i g. 1 eine in vergrößertem Maßstab gehaltene Schnittansicht eines bekannten Sperrschicht-Feldeffekttransistors,

Fig.2 einen Sperrschicht-Feldeffekttransistor nach einem Ausführungsbeispiel der Erfindung,

Fig.3A bis 3C in vergrößertem Maßstab gehaltene Schnittansichten, die ein Verfahren zur Herstellung des Sperrschicht-Feldeffekttransistors gemäß F i g. 2 veranschaulichen,

Fig.4 eine in vergrößerten. Maßstab gehaltene Schnittansicht eines integrierten Schaltkreises, der den Sperrschicht-Feldeffekttransistor nach Fig. 2 sowie einen bipolaren Transistor enthält, und

F i g. 5 eine F i g. 2 ähnelnde Darstellung eines Sperrschicht-Feldeffekttransistors gemäß einer anderen Ausführungsform der Erfindung.

F i g. 1 ist eingangs bereits erläutert worden.
Gemäß F i g. 2 sind in einer Hauptfläche eines n-Typ-Siliziumsubstrats 21 eine p-Sourcezone 22 und eine p-Drainzone 23 jeweils hoher Dotierungskonzentration ausgebildet. Zwischen der Sourcezone 22 und der Drainzone 23 ist eine p-Kanalzone 24 niedriger Dotierungskonzentration und desselben Leitungstyps, wie ihn diese beiden Zonen 22, 23 aufweisen, angeordnet. An den Grenzflächen der Kanalzone 24 mit der Sourcezone 22 und der Drainzone 23 sind Isolierzonen 25a und 25A> aus SiO₂ (Siliziumdioxidschichten) vorgesehen. Eine n-Gatezone 26 hoher Dotierungskonzentration ist an einer von den Isolierzonen 25a und 25b sowie von der Kanalzone 24 umschlossenen Stelle in der Weise ausgebildet, daß sie pn-Übergänge bzw. Sperrschichten mit den Isolierzonen 25a, 256 und der Kanalzone 24 festlegt. Der pn-Übergang zwischen der Gatezone 26 und der Kanalzone 24 stellt einen Planarübergang dar. Das elektrische Feld wird somit nicht am pn-Übergang konzenfriert, so daß die Spannungsfestigkeit nicht beeinträchtigt wird. Infolgedessen ist es nicht nötig, die Kanalzone 24 und die Gatezone 26 tief auszubilden oder die Abstände zwischen Gate-, Source- und Drainzone 26, 22

bzw. 23 zu vergrößern. Der Feldeffekttransistor kann somit ingesamt kleiner ausgebildet werden.

Im folgenden ist ein Verfahren zur Herstellung des vorstehend beschriebenen Sperrschicht-Feldeffekttransistors im einzelnen erläutert. Nach dem an sich bekann- ^ ten lonenimplantationsverfahren werden gemäß F i g. 3A p-Typ-Fremdatome, wie Bor (B), in hoher Konzentration in die eine Hauptfläche des n-Siliziumsubstrats 21 implantiert, um die Source- und die Drainzone

22 bzw. 23 zu Tonnen. Zur Ausbildung der Kanalzone 24 werden p-Typ-Fremdatome, wie Bor (B), nach dem Ionenimplantationsverfahren in niedriger Konzentration zwischen der Sourcezone 22 und der Drainzone 23 implantiert. Dabei ist es ausreichend, wenn die Übergangstiefe der Kanalzone 24, der Sourcezone 22 und der Drainzone 23 der Basistiefe eines allgemeinen bzw. üblichen bipolaren Schaltkreiselements entspricht (2,5—3,0 μίτι). Auf der Oberfläche des Substrats 21 wird durch chemisches Aufdampfen eine SiC>2-Schicht 27 vorgesehen, auf welcher eine Oxidationsschulzschicht 28, etwa aus Si₃N₄ (Siliziumnitrid), ausgebildet wird. Die den Grenzflächen zwischen der Kanaizone 24 einerseits und der Source- und Drainzone 22 bzw. 23 andererseits entsprechenden Teile der Si₃N₄-SChIChI 28 werden gemäß F i g. 3B selektiv freigelegt bzw. abgetragen. Sodann werden unter Heranziehung der Si₃N₄-Schicht 28 als Maske diese Teile der Grenzflächen in einer oxidierenden Atmosphäre unter Druck oxidiert, um die Isolierzonen 25a und 256 auszubilden. Bei dieser unter Druck erfolgenden Oxidation kann beispielsweise Wasserstoff mit einer Temperatur von 1000⁰C bei einem Druck von 9 bar verbrannt werden, so daß sich die 14 μπι dicken Isolierzonen 25a und 256 in etwa 60 min bilden. Da sich die Übergangstiefe, der Schichtwiderstand usw. der bereits ausgebildeten Kanalzone 24 sowie der geformten Sourcezone 22 bzw. der Drainzone

23 während dieser Oxidation unter Druck nicht verändern, kann die Durchgreifspannung (Vp) des Feldeffekttransistors mit ausgezeichneter Wiederholbarkeit auf eine vorgegebene Größe eingestellt werden. Wenn das Verfahren bei einem allgemeinen bzw. normalen npn-Transistor durchgeführt wird, unterliegen die Kennlinien dieses Bauelements, wie der Stromverstärkungsfaktor (h/e), keinen Abweichungen; sie lassen sich vielmehr auf ausgezeichnete Werte aussteuern. Anschließend werden gemäß F i g. 3C die Si₃N₄-Schicht 28 abgetragen und der zwischen den Isolitrzonen 25a, 256 befindliche Teil der SiO2-Schichf 27 freigelegt, worauf n-Fremdatome, wie Phosphor (P), in hoher Konzentration durch den freigelegten Teil hindurch eindiffundiert werden, um die Gatezone 2(i herzustellen. Als Schutz für die Oberfläche wird durch chemisches Aufdampfen eine PSG- bzw. Phosphorsilikatsglas-Schicht 29 aufgebracht.

Auf die beschriebene Weise wird ein Sperrschicht-Feldeffekttransistor mit hoher Spannungsfestigkeit und kleinen Abmessungen erhalten, wobei dieser Feldeffekttransistor auch gleichzeitig mit allgemein integrierten Bipolar-Schaltkreiselementen ausgebildet werden kann. Gemäß Fig.4 ist beispielsweise ein allgemeiner bipolarer npn-Transistor 33 unter Zwischenführung eines Isolierbereichs 32 gleichzeitig auf einem p-Siliziumsubstrat 31 ausgebildet worden. In diesem Fall ist es möglich, gleichzeitig n-Fremdatome für die Gatezone 26 des Sperrschicht-Feldeffekttransistors und für eine Emitterzone 34 des npn-Transistors 33 einzudiffundieren. Die Sperrschicht- bzw. pn-Übergangstiefe der Gatezone 26 darf dabei die Tiefe der Isolierzonen 25a und 256 nicht übersteigen.

Obgleich die Isolierzonen 25a und 25b bei der beschriebenen Ausführungsform vor der Ausbildung der Gatezone 26 ausgebildet werden, können sie wahlweise auch nach der Ausbildung aller anderen Zonen hergestellt werden.

Fig.5 zeigt einen Sperrschicht-Feldeffekttransistor gemäß einer anderen Ausführungsform der Erfindung, wobei die den Teilen von Fig. 2 entsprechenden Teile mit denselben Bezugsziffern wie vorher bezeichnet sind. Der Feldeffekttransistor gemäß Fig. 5 entspricht mit Ausnahme der weggelassenen Isolierzone 25 b dem Transistor nach F i g. 2.

Beim Feldeffekttransistor gemäß F i g. 5 ist der Spannungsfestigkeit im selben Maße verbessert wie beim Feldeffekttranistor nach Fig.2. Der Aufbau gemäß Fig.5 ist vorteilhafter für kleinere Transistoren, weil die Abmessungen des Feldeffekttransistors infolge der Weglassung der Isolierzone 25b um die von letzterer benötigte Fläche verkleinert werden können.

Hierzu 2 Blatt Zeich,; ;ngen

Claims

Patentanspruch:

Sperrschicht-Feldeffekttransistor mit einem Halbleiter-Substrat (21) eines Leitungstyps, mit einer Source- und einer Drainzone (22,23) eines dem Leitungstyp des Substrats (21) entgegengesetzten Leitungstyps, die in der Substratoberfläche einander gegenüberstehend und voneinander getrennt ausgebildet sind, mit einer zwischen der Source- und der Drainzone (22, 23) ausgebildeten Kanalzone (24). welche denselben Leitungstyp wie die Source- und die Drainzone (22, 23), aber eine niedrigere Fremdatomkonzentration als diese Zonen (22, 23) besitzt, mit mindestens einer Isolierzone (25a, 25b), die mit geringerer Tiefe als die Kanaizone (24) längs der Grenzflächen der Source- bzw. der Drainzone (22, 23) und der Kanalzone (24) ausgebildet ist, und mit einer Gatezone (26) vom Leitungstyp des Substrats (21) zwischen zwei Isolierzonen (25a, 25b) bzw. zwischen der Isolierzone und der Source- oder Drainzone (22, 23), daduich gekennzeichnet, daß die Gatezone (26) mit geringerer Tiefe als die Isolierzone(n) (25a, 25b) ausgebildet ist.