[go: up one dir, main page]

DE3002051A1 - Verfahren zur herstellung von komplementaeren mos-transistoren hoher integration fuer hohe spannungen - Google Patents

Verfahren zur herstellung von komplementaeren mos-transistoren hoher integration fuer hohe spannungen

Info

Publication number
DE3002051A1
DE3002051A1 DE19803002051 DE3002051A DE3002051A1 DE 3002051 A1 DE3002051 A1 DE 3002051A1 DE 19803002051 DE19803002051 DE 19803002051 DE 3002051 A DE3002051 A DE 3002051A DE 3002051 A1 DE3002051 A1 DE 3002051A1
Authority
DE
Germany
Prior art keywords
layer
substrate
impurities
formation
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803002051
Other languages
English (en)
Other versions
DE3002051C2 (de
Inventor
Gianfranco Dr Cerofolini
Giuseppe Ferla
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
ATES Componenti Elettronici SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATES Componenti Elettronici SpA filed Critical ATES Componenti Elettronici SpA
Publication of DE3002051A1 publication Critical patent/DE3002051A1/de
Application granted granted Critical
Publication of DE3002051C2 publication Critical patent/DE3002051C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H01L21/76218—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers introducing both types of electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers, e.g. for isolation of complementary doped regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/07—Guard rings and cmos

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

Verfahren zur Herstellung von komplementären MOS-Transistoren hoher Integration für hohe Spannungen
Die Erfindung betrifft Halbleitervorrichtungen und insbesondere ein Verfahren zur Herstellung von Paaren von komplementären Feldeffekttransistoren der Metalloxid-Halbleiter-Bauart (CMOS), die für den Betrieb bei verhältnismäßig hohen Spannungen geeignet sind.
Ein bekanntes Verfahren zur Herstellung von derartigen CMOS-Vorrichtungen sieht die Bildung von Schutzringen um die Transistoren herum vor, wobei diese Schutzringe die Verlustströme aufgrund parasitärer MOS-Effekte auf ein Minimum verringern sollen. Die Schutzringe bestehen aus stark dotierten Zonen des Halbleitersubstrates und haben denselben Leitfähigkeitstyp wie der Bereich, in dem der Transistor untergebracht ist, den sie abschirmen sollen. Wie beispielsweise in dem Band von H. Lilen "Principes et applications des CI/MOS" (Editions Radio, Paris 1972, Seiten 54-59, Figuren 3 - 12) beschrieben ist, kann eine derartige Struktur, ausgehend von einem Substrat aus monokristallinem Halbleitermaterial eines bestimmten Leitfähigkeitstyps, beispielsweise η-dotiertes Silizium, mit den folgenden Verfahrensschritten erzeugt werden: Abgrenzung auf dem Substrat von zwei Bereichen, die die beiden komplementären MOS-Transistoren aufnehmen sollen, erste Maskierung zur Bildung eines Be-
030031/0779
reiches, der mit x>-Verunreiriigungen bzw.-Fremdstoffen dotiert und für den MDS-Transistor mit η-Kanal bestimmt ist (p-well bzw. p-Bett), zweite Maskierung zur Dotierung von Source und Drain des Transistors mit p-Kanal und zur Dotierung des Schutzringes vom p-Leitfähigkeitstyp und schließlich dritte Maskierung zur Dotierung von Source und Drain des Transistors mit η-Kanal und zur Dotierung des Schutzringes mit η-Leitfähigkeit. Auf diese Verfahrensschritte folgen die Bildung des Oxids und der Gate-Elektrode für beide Transistoren sowie die Bildung der Kontakte und der metallischen Anschlüsse.
Dem Fachmann ist es bekannt, daß die Minimalabmessungen einer derartigen Struktur eng mit den Ausrichtungstoleranzen der drei Maskierungsschritte verbunden sind, so daß die Fabrikationsdichte nicht wesentlich erhöht werden kann.
Zur Erzielung einer höheren Dichte ist in der US-PS 4 013 484 ein Verfahren vorgeschlagen worden, das auf einem Halbleitersubstrat eines bestimmten Leitfähigkeitstyps, beispielsweise η-Silizium, die folgenden Verfahrensschritte vorsieht: Abgrenzung von zwei Bereichen, die die beiden komplementären MOS-Transistoren aufnehmen sollen, Bildung einer dicken Schutzschicht aus Silizium-Dioxid außerhalb der beiden Bereiche, Maskierung einer der beiden Bereiche und eines Teils der zwischen diesen liegenden Zone, Dotierung des anderen Bereiches mit Hilfe von Ionenimplantation zur Bildung des psettes Abtragen der Schutzschicht von der Zone zwischen den beiden Bereichen, die nicht durch die Maske abgedeckt ist, Dotierung des nicht abgedeckten Teils dieser Zone mit Verunreinigungen vom p-Leitfähigkeitstyp zur Bildung eines Schutzringes vom p-Leitfähigkeitstyp, Abtragen der gesamten Oxid-Schutzschicht, Dotierung der ganzen, zwischen den beiden Bereichen liegenden Zone mit Verunreinigungen vom n-Leitfähigkeitstyp, so daß ein Schutzring vom n-Ieitfähigkeitstyp gebildet wird, ohne jedoch die Verunreinigungskonzentration im p-Schutzring wesentlich zu verändern, Bildung einer neuen, dicken Schutzschicht aus Silizium-Dioxid außerhalb der beiden Bereiche und schließlich
030031/0779
Bildung der beiden MOS-Transistoren mit η-Kanal und p-Kanal in den dafür vorgesehenen Bereichen.
Auch wenn die vorstehend kurz erläuterte Technik erlaubt, eine automatische Ausrichtung der Schutzringe untereinander und zu den aktiven Teilen der Vorrichtung und damit eine gegenüber vorher bekannten Techniken höhere Fabrikationsdichte zu erzielen, erfordert sie dennoch eine zweimalige Bildung einer dicken Schicht aus Silizium-Dioxid für das thermische Wachstum. Dieser doppelte Verfahrensschritt hat eine sehr lange Dauer, wobei etwa 12 Stunden charakteristisch sind, und muß bei einer hohen Temperatur ausgeführt werden, so daß Fehler in das Substrat gebracht werden. Es ist ersichtlich, daß die Wirkungen jedes weiteren Verfahrensschrittes dieser Art sich addieren, so daß die Ergiebigkeit des gesamten Verfahrens von der Zahl der thermischen Oxydationen abhängt, denen das Halbleitersubstrat ausgesetzt wird.
Der Erfindung liegt vor allem die Aufgabe zugrunde, ein Verfahren zur Herstellung von CMOS-Transistoren mit Schutzringen automatischer Ausrichtung aufzuzeigen, das nur eine einzige Operation zur Bildung einer dicken Schicht aus Silizium-Dioxid erfordert.
Diese Aufgabe wird bei einem Verfahren der angegebenen .Gattung durch die Merkmale des kennzeichnenden Teils des Anspruchs 1 gelöst.
Vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen ο
Die Erfindung ist nachstehend an einem Ausführungsbeispiel erläutert, das in der Zeichnung dargestellt ist, in der die Figuren 1 bis 6 den Schnitt durch einen Teil einer Silizium-Scheibe in verschiedenen Verfahrensschritten gemäß der Erfindung zeigenο
030031/0779
Figur 1 zeigt eine Siliziumscheibe 2 vom n-Leitfähigkeitstyp mit einem spezifischen Widerstand von etwa 4 Ohm χ cm, wie sie sich nach einer Reihe von an sich bekannten Operationen zur Begrenzung von zwei Bereichen 4 und 6 einstellt, die durch eine Zwischenzone 7 voneinander getrennt sind, welche die zwei komplementären MOS-Transistoren einer CMOS-Vorrichtung aufnehmen sollen. Diese Operationen bestehen nacheinander in der Bildung einer Schicht 8 aus Silizium-Dioxid (SiOp) τοπ etwa 300 1 Dicke durch thermische Oxydation, im Niederschlagen einer Schicht 10 aus Silizium-Nitrid (Si5N4) von etwa 1000 1 Schichtdicke auf der Schicht 8, in der Bildung einer Schutzmaske 12 auf einigen Zonen der Siliziumnitrid-Schicht 10 mit Hilfe eines lichtempfindlichen Lackes (Photoresist) und im chemischen . Ätzen der nicht durch diese Schicht geschützten Teile, so daß über den beiden Bereichen 4 und 6, über denen die Schicht 8 aus Siliziuffldioxid liegt, Schichten 10a und 10b aus Siliziumnitrid und aus Photoresist 12a und 12b liegen.
Im Anschluß daran wird in bekannter Weise ein Dotiermittel vom n-Leitfähigkeitstyp in das Silizium für die 'Ionenimplantation eingegeben, und zwar mit einer Energie, die zum Durchdringen der Schicht 8 aus Siliziumdioxid ausreichend ist, jedoch nicht ausreicht, um die Schichten 10 und 12 zu durchdringen. In Figur 2 ist die Anwesenheit des Dotiermittels in dem Substrat durch die gestrichelten Linien angedeutete In dem bevorzugten Ausführungsbeispiel gemäß der Erfindung wird Arsen (As) bei 50 keV verwe'
zu erhalten.
1 1 50 keV verwendet, um ein Dotierniveau von etwa 5 χ 10 /cm'
Anschließend wird die Schutzmaske 12 aus Photoresist abgetragen und eine andere Maske 14 aus Photoresist gebildet, die den gesamten Bereich 8 und einen Teil der Zwischenzone 7 überdeckt. Mit Hilfe einer doppelten Operation einer Ionenimplantation v/erden Verunreinigungen vom p-Leitfähigkeitstyp in den Bereich 4 und in den nicht durch die Maske Η geschützten Teil der Zwischenzone 7 eingegeben„ Beim bevorzugten Ausführungsbeispiel
030031/0779
11
wird Bor (B ) bei zwei unterschiedlichen Energiewerten (30 keV und 100 keV) verwendet, dermaßen, daß das Dotiermittel mit der geringeren Energie die Siliziumdioxidschicht 8 durchdringen kann, nicht jedoch die übereinanderliegenden Schichten 8 und 10a, während das Dotiermittel mit der höheren Energie diese beiden Schichten durchdringen kann, jedoch nicht in den von der Maske 14 geschützten Bereichen. Die Implantation mit geringerer Energie muß außerdem die Umkehrung des Leitfähigkeitstyps derjenigen Teile der Zwischenzone 7 gestatten, die zuvor mit Arsen dotiert wurden,
12 2
bis ein Dotierpegel von p-Verunreinigungen von etwa 10 /cm erreicht ist. Auf diese Weise erfolgen automatische Dotierungen unterschiedlicher Konzentrationen und Tiefe, wie es zur Herstellung eines Schutzrings vom p-Leitfähigkeitstyp und eines p-Bettes notwendig ist. Es wird darauf hingewiesen, daß gemäß der Erfindung diese doppelte Implantation durch eine Implantation bei nur einem Energiewert ersetzt werden kann. In diesem Fall müssen jedoch sowohl die Implantationsenergie als auch die Dicke der Schichten 8 und 10 sorgfältig kontrolliert bzw. gesteuert werden, so daß die Dosen des implantierten Dotiermittels im Silizium genau mit denen übereinstimmen, die für die verschiedenen Dotierpegel erforderlich sind.
Danach wird dann die Maske 14 abgenommen, und die Scheibe wird einer Oxydation bei hoher Temperatur (9000C) über einen Zeitraum unterworfen, der zur Bildung einer ausreichend dicken Schicht 16 aus Siliziumdioxid und für die Diffusion (drive-in) der n- und p-Dotiermittel genügt, die zuvor in das Substrat implantiert worden sind, bis die gewünschten, spezifischen Oberflächenwiderstände erreicht worden sindo Man stellt fest, daß das Oxid nur über den nicht abgedeckten Bereichen aus Silizium eins erhebliche Schichtdicke (10 OOOl) hat, weil es auf Kosten des darunter liegenden Siliziums wächst, während das Oxid auf der Nitridschicht 10a eine sehr geringe Dicke hat« Die Nitridschicht 10 kann jetzt mit Hilfe bekannter Techniken selektiven, chemischen Ätzens abgetragen werden.
030031/0779
Auf diese Weise erhält man in dem Bereich 4, wie Figur 3 zeigt, eine diffundierte Zone 18 vom p-Leitfähigkeitstyp (p-Bett), die zur Aufnahme eines MOS-Transistors mit n-Kanal "bestimmt ist und von einem stark dotierten (p+) Schutzring 20 vom p-Leitfähigkeitstyp umgeben ist, während sich um den Bereich 6, der für einen MOS-Transistor mit p-Kanal "bestimmt ist, ein stark dotierter (n+) Schutzring 22 vom n-Leitfähigkeitstyp ergibt.
Anschließend werden die aktiven Teile der Vorrichtung gebildeto Zu diesem Zweck bildet man unter Verwendung des als "Si-G-ate" bekannten Verfahrens eine dünne Oxidschicht, die das Gate-Dielektrikum bildet, lagert man eine Schicht aus polykristallinem Silizium ab, auf der man die Streifen abgrenzt, die zur Bildung der Gate-Elektroden für die beiden MOS-Transistoren bestimmt sind, und ätzt dann die darunterliegende Oxidschicht, wobei die Schichten aus polykristallinem Silizium als Maske verwendet werden. Damit erhält man die in Figur 4 gezeigte Struktur, in der mit 24a und 24b die Gate-Dielektrika und mit 26a und 26b die Streifen aus polykristallinem Silizium bezeichnet sind. Dann werden durch Maskierung und Ablagerung die Source-und Drain-Bereiche dotiert, und zwar zuerst des einen und dann öes anderen MOS-Transistors, wobei gleichzeitig die Streifen 26a und 26b aus polykristallinem Silizium dotiert werden ο Man läßt das Dotiermittel diffundieren, bis man die in Figur 6 gezeigte Struktur erhält, in der mit 30 und 32 die Source- und Drain-Bereiche des Transistors mit η-Kanal und mit 34 und 36 die Source- und Drain-Bereiche des Transistors mit p-Kanal bezeichnet sind. Um den erhöhten Dotierpegel anzudeuten, sind in dieser Figur die Symbole n++ und p++ verwendet.
Nach einem Merkmal des erfindungsgemäß vorgesehenen Verfahrens wird die Source- und Drain-Dotierung des Transistors mit n-Kanal durchgeführt, indem der Bereich 4 mit einer Schicht 28 aus Siliziumdioxid bedeckt wird,die stark mit Verunreinigungen vom n-Leitfähigkeitstyp, beispielsweise mit Phosphor dotiert ist (Figur 5), während die
030031/0779
Dotierung des Transistors mit p-Kanal durch Ablagerung von
Verunreinigungen des p-Leitfäliigkeitstyps erfolgt, beispielsweise Bor, wonach, dann die Siliziumscheibe einer hohen Temperatur ausgesetzt wird, so daß die beiden Dotiermittel gleichzeitig bis zur gewünschten Tiefe eindiffundieren.
Man erkennt, daß das Verfahren gemäß der Erfindung eine automatische Ausrichtung sowohl der Schutzringe als auch der Source· und Drain-Bereiche erlaubt, wobei man sich nur einer einzigen Operation zur Bildung einer dicken Schicht aus thermischem .
Oxid bedient, und daß dieses Verfahren außerdem die gleichzeitige Dotierung von Source und Drain der beiden komplementären MOS-Transistoren erlaubt, weil die Phosphorquelle auch als Maske für das Bor dient.
030031/0779
Leerseite

Claims (3)

  1. ••Verfahren zur Herstellung von komplementären MOS-Transistoren hoher Integration für hohe Spannungen
    Priorität: Italien Rr. 19484-A/79 Anmeldetag: 22. Januar 1979
    Patentansprüche
    My Verfahren zur Bildung eines Paares von komplementären MOS-Transistoren auf einem Siliziumsubstrat, die voneinander durch Schutzringe entgegengesetzter Leitfähigkeit (p, n) isoliert sind, wobei zwei Bereiche des Substrates, die voneinander durch eine Zwischenzone getrennt sind, abgegrenzt werden und die Zwischenzone mit Verunreinigungen eines ersten Leitfähigkeitstyps dotiert wird, um einen ersten Schutzring zu bilden, gekennzeichnet durch die folgenden Verfahrensschritte:
    - Bildung einer Maske (14) auf dem Substrat (2), die einen Teil der Zwischenzone (7) und einen ersten (6) der
    030031/0779
    "beiden Bereiche (4, 6) schützt, ohne die Struktur des Substrates (2) zu verändern,
    - Dotierung des nicht geschützten Teiles der Zwischenzone (7) mit Verunreinigungen eines zweiten leitfähigkeitstyps (p) derart, daß die Konzentration dieser Verunreinigungen diejenige der Verunreinigugen des ersten Leitfähigkeit sty ρ s (η), die bei der vorhergehenden Dotierung in das Substrat (2) eingebracht worden sind, übersteigt, wodurch ein zweiter Schutzring (20) dieses zweiten leitfähigkeitstyps (p) gebildet wird,
    - Dotierung des zweiten Bereiches (4) mit Verunreinigungen des zweiten leitfähigkeitstyps (p) mit einer Konzentration, die geringer ist als die zur Bildung des zweiten Schutzringes (20) notwendige ,
    - Abtragung der Maske (14),
    - Bildung einer Schutzschicht (16) aus Siliziumdioxid auf der gesamten Zwischenzone(7) durch Oxidation bei hoher Temperatur des Substrates (2) und
    - Bildung der beiden komplementären MOS-Vorrichtungen auf dem Substrat (2) in den beiden Bereichen (4,6).
  2. 2. Verfahren nach Anspruch 1, bei dem die Abgrenzung der beiden Bereiche des Substrates aus den folgenden Verfahrensschritten bestehen:
    - Bildung einer ersten Schicht eines ersten Abschirmmaterials (SiOp) auf dem Substrat,
    - Bildung einer zweiten Schicht eines zweiten Abschirmmaterials (Si,lL) auf der ersten Schicht,
    - Bildung einer Maske auf der zweiten Schicht, um die beiden Bereiche des Substrates zu schützen,
    - Abtragen desjenigen Teiles der zweiten Schicht, der nicht Ton der Maske geschützt ist, und
    - Abtragen der Maske,
    dadurch gekennzeichnet, daß die Dotierung zur Bildung des zweiten Schutzringes (20) und die Dotierung des zweiten Be-
    030031/0779
    reiches (4) zusammen durch Ionenimplantation durch die erste Schicht (8) bzw. durch die erste Schicht (8) und die zweite Schicht (10a) durchgeführt werden, und zwar bei Energiewerten, die nicht ausreichend sind für eine Durchdringung der Maske(14} welche den Teil der Zwischenzone (7) und den ersten Bereich (6) schützt.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Ionenimplantation in zwei Phasen mit unterschiedlichen Energiewerten durchgeführt wird, und zwar bei einem niedrigeren und einem höheren Wert als der minimal erforderliche Energiewert für den Durchtritt der Verunreinigungen durch die zweite Schicht (10a).
    Verfahren nach einem dfer Torhergehenden Ansprüche, dadurch gekennzeichnet, daß die Bildung der beiden komplementären MOS-Vorrichtungen die folgenden Verfahrensschritte umfaßt:
    - Bildung einer ersten Schicht (28) aus Siliziumdioxid, die mit Verunreinigungen des ersten Leitfähigkeitstyps (n) dotiert ist,
    - Abtragung der dotierten Schicht (28) aus Siliziumdioxid von dem ersten Bereich (6),
    - Ablagerung von Verunreinigungen des zweiten Leitfähigkeitstyps (p) auf dem ersten Bereich (6) und
    - gleichzeitige Dotierung des ersten Bereiches (6) und des zweiten Bereiches (4) durch eine Diffusion bei hoher Temperatur.
    030031/0779
DE19803002051 1979-01-22 1980-01-21 Verfahren zur herstellung von komplementaeren mos-transistoren hoher integration fuer hohe spannungen Granted DE3002051A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT19484/79A IT1166587B (it) 1979-01-22 1979-01-22 Processo per la fabbricazione di transistori mos complementari ad alta integrazione per tensioni elevate

Publications (2)

Publication Number Publication Date
DE3002051A1 true DE3002051A1 (de) 1980-07-31
DE3002051C2 DE3002051C2 (de) 1989-02-02

Family

ID=11158410

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803002051 Granted DE3002051A1 (de) 1979-01-22 1980-01-21 Verfahren zur herstellung von komplementaeren mos-transistoren hoher integration fuer hohe spannungen

Country Status (5)

Country Link
US (1) US4277291A (de)
DE (1) DE3002051A1 (de)
FR (1) FR2447095B1 (de)
GB (1) GB2047464B (de)
IT (1) IT1166587B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3312720A1 (de) * 1982-04-08 1983-10-13 SGS-ATES Componenti Elettronici S.p.A., 20041 Agrate Brianza, Milano Verfahren zur herstellung von komplementaeren mos-transistoren in hochintegrierten schaltungen fuer hohe spannungen
DE3320500A1 (de) * 1982-06-10 1983-12-15 Intel Corp., Santa Clara, Calif. Verfahren zur herstellung einer integrierten cmos-schaltung

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0020144B1 (de) * 1979-05-31 1986-01-29 Fujitsu Limited Verfahren zur Herstellung einer Halbleitervorrichtung
NL8003612A (nl) * 1980-06-23 1982-01-18 Philips Nv Werkwijze ter vervaardiging van een halfgeleider- inrichting en halfgeleiderinrichting vervaardigd door toepassing van deze werkwijze.
US4345366A (en) * 1980-10-20 1982-08-24 Ncr Corporation Self-aligned all-n+ polysilicon CMOS process
FR2507013A1 (fr) * 1981-06-02 1982-12-03 Efcis Procede de separation entre composants elementaires dans un circuit integre et application a une structure de transistors cmos
DE3133841A1 (de) * 1981-08-27 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
US4411058A (en) * 1981-08-31 1983-10-25 Hughes Aircraft Company Process for fabricating CMOS devices with self-aligned channel stops
US4426766A (en) * 1981-10-21 1984-01-24 Hughes Aircraft Company Method of fabricating high density high breakdown voltage CMOS devices
US4528581A (en) * 1981-10-21 1985-07-09 Hughes Aircraft Company High density CMOS devices with conductively interconnected wells
US4435896A (en) 1981-12-07 1984-03-13 Bell Telephone Laboratories, Incorporated Method for fabricating complementary field effect transistor devices
US4422885A (en) * 1981-12-18 1983-12-27 Ncr Corporation Polysilicon-doped-first CMOS process
US4442591A (en) * 1982-02-01 1984-04-17 Texas Instruments Incorporated High-voltage CMOS process
US4613885A (en) * 1982-02-01 1986-09-23 Texas Instruments Incorporated High-voltage CMOS process
US4450021A (en) * 1982-02-22 1984-05-22 American Microsystems, Incorporated Mask diffusion process for forming Zener diode or complementary field effect transistors
US4435895A (en) 1982-04-05 1984-03-13 Bell Telephone Laboratories, Incorporated Process for forming complementary integrated circuit devices
US4474624A (en) * 1982-07-12 1984-10-02 Intel Corporation Process for forming self-aligned complementary source/drain regions for MOS transistors
US4480375A (en) * 1982-12-09 1984-11-06 International Business Machines Corporation Simple process for making complementary transistors
US4476621A (en) * 1983-02-01 1984-10-16 Gte Communications Products Corporation Process for making transistors with doped oxide densification
EP0123384A1 (de) * 1983-02-25 1984-10-31 Western Digital Corporation Struktur eines integrierten komplementären Feldeffektstromkreises mit isolierten Toren und Verfahren zur Herstellung dieser Struktur
US4471523A (en) * 1983-05-02 1984-09-18 International Business Machines Corporation Self-aligned field implant for oxide-isolated CMOS FET
US4574467A (en) * 1983-08-31 1986-03-11 Solid State Scientific, Inc. N- well CMOS process on a P substrate with double field guard rings and a PMOS buried channel
US4717683A (en) * 1986-09-23 1988-01-05 Motorola Inc. CMOS process
US5292671A (en) * 1987-10-08 1994-03-08 Matsushita Electric Industrial, Co., Ltd. Method of manufacture for semiconductor device by forming deep and shallow regions
GB2237445B (en) * 1989-10-04 1994-01-12 Seagate Microelectron Ltd A semiconductor device fabrication process
US5439842A (en) * 1992-09-21 1995-08-08 Siliconix Incorporated Low temperature oxide layer over field implant mask
US5328866A (en) * 1992-09-21 1994-07-12 Siliconix Incorporated Low temperature oxide layer over field implant mask
US5372955A (en) * 1993-08-02 1994-12-13 United Microelectronics Corporation Method of making a device with protection from short circuits between P and N wells
US5525535A (en) * 1995-07-26 1996-06-11 United Microelectronics Corporation Method for making doped well and field regions on semiconductor substrates for field effect transistors using liquid phase deposition of oxides
US5861330A (en) * 1997-05-07 1999-01-19 International Business Machines Corporation Method and structure to reduce latch-up using edge implants
KR100272176B1 (ko) * 1998-09-30 2000-12-01 김덕중 Bicdmos 소자의 제조방법
KR101800783B1 (ko) * 2016-10-14 2017-11-23 서강대학교 산학협력단 실리콘 카바이드 기반의 트랜지스터 및 이를 제조하는 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3750268A (en) * 1971-09-10 1973-08-07 Motorola Inc Poly-silicon electrodes for c-igfets
US4013484A (en) * 1976-02-25 1977-03-22 Intel Corporation High density CMOS process
US4110899A (en) * 1976-01-12 1978-09-05 Hitachi, Ltd. Method for manufacturing complementary insulated gate field effect transistors

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3853633A (en) * 1972-12-04 1974-12-10 Motorola Inc Method of making a semi planar insulated gate field-effect transistor device with implanted field
GB1503017A (en) * 1974-02-28 1978-03-08 Tokyo Shibaura Electric Co Method of manufacturing semiconductor devices
US4135955A (en) * 1977-09-21 1979-01-23 Harris Corporation Process for fabricating high voltage cmos with self-aligned guard rings utilizing selective diffusion and local oxidation
US4149915A (en) * 1978-01-27 1979-04-17 International Business Machines Corporation Process for producing defect-free semiconductor devices having overlapping high conductivity impurity regions

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3750268A (en) * 1971-09-10 1973-08-07 Motorola Inc Poly-silicon electrodes for c-igfets
US4110899A (en) * 1976-01-12 1978-09-05 Hitachi, Ltd. Method for manufacturing complementary insulated gate field effect transistors
US4013484A (en) * 1976-02-25 1977-03-22 Intel Corporation High density CMOS process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3312720A1 (de) * 1982-04-08 1983-10-13 SGS-ATES Componenti Elettronici S.p.A., 20041 Agrate Brianza, Milano Verfahren zur herstellung von komplementaeren mos-transistoren in hochintegrierten schaltungen fuer hohe spannungen
DE3320500A1 (de) * 1982-06-10 1983-12-15 Intel Corp., Santa Clara, Calif. Verfahren zur herstellung einer integrierten cmos-schaltung

Also Published As

Publication number Publication date
FR2447095B1 (fr) 1985-11-22
GB2047464A (en) 1980-11-26
IT7919484A0 (it) 1979-01-22
GB2047464B (en) 1983-05-25
DE3002051C2 (de) 1989-02-02
US4277291A (en) 1981-07-07
FR2447095A1 (fr) 1980-08-14
IT1166587B (it) 1987-05-05

Similar Documents

Publication Publication Date Title
DE3002051A1 (de) Verfahren zur herstellung von komplementaeren mos-transistoren hoher integration fuer hohe spannungen
DE3881799T2 (de) Verfahren zur Herstellung von CMOS-Bauelementen.
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE2623009C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE69032735T2 (de) Verfahren zum Herstellen von Hochspannungs- und Niederspannungs-CMOS-Transistoren in einem einzigen integrierten Schaltungs-Chip
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE3312720C2 (de)
DE3205022A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung
DE2728167A1 (de) Verfahren zur vorbereitung eines siliziumsubstrats fuer die herstellung von mos-bauelementen
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE3030385C2 (de) Verfahren zur Herstellung einer MOS-Halbleitervorrichtung
DE2718894A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE1926884A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2542153A1 (de) Halbleiterbaustein und verfahren zur herstellung desselben
DE69415500T2 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit vergrabenem Übergang
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE60028847T2 (de) Verfahren mit reduzierter Maskenzahl für die Herstellung von Mischsspannung-CMOS mit Hochleistung-Transistoren und -I/O Transistoren von hoher Zuverlässigkeit
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE69231484T2 (de) Verfahren zur Herstellung von Isolationszonen des LOCOS-Typs für integrierte Schaltungen vom MOS-Typ
DE3324332A1 (de) Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat
DE2160462A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.
DE1614852A1 (de) Verfahren zur Herstellung integrierter Schaltkreise
DE69531783T2 (de) Herstellungsverfahren für Leistungsanordnung mit Schutzring

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: SCHMITT-NILSON, G., DIPL.-ING. DR.-ING. HIRSCH, P.

8125 Change of the main classification

Ipc: H01L 21/76

D2 Grant after examination
8364 No opposition during term of opposition