[go: up one dir, main page]

DE2817258A1 - Verfahren zur herstellung einer isolierschicht-feldeffekttransistorstruktur - Google Patents

Verfahren zur herstellung einer isolierschicht-feldeffekttransistorstruktur

Info

Publication number
DE2817258A1
DE2817258A1 DE19782817258 DE2817258A DE2817258A1 DE 2817258 A1 DE2817258 A1 DE 2817258A1 DE 19782817258 DE19782817258 DE 19782817258 DE 2817258 A DE2817258 A DE 2817258A DE 2817258 A1 DE2817258 A1 DE 2817258A1
Authority
DE
Germany
Prior art keywords
layer
silicide
metal
silicon
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19782817258
Other languages
English (en)
Inventor
Robert Michael Geffken
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2817258A1 publication Critical patent/DE2817258A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/664—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a barrier layer between the layer of silicon and an upper metal or metal silicide layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/03—Manufacture or treatment wherein the substrate comprises sapphire, e.g. silicon-on-sapphire [SOS]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/103—Mask, dual function, e.g. diffusion and oxidation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/141—Self-alignment coat gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/147—Silicides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Anmelderin: International Business Machines
Corporation, Armonk/ N.Y. 10504
moe/se
Verfahren zur Herstellung einer Isolierschicht-Feldeffekttransistorstruktur
Die Erfindung betrifft ein Verfahren zur Herstellung einer Silicium-Gate Isolierschicht-Feldeffekttransistorstruktur entsprechend dem Oberbegriff des Patentanspruchs 1. Bevorzugtes Anwendungsgebiet der Erfindung ist die Herstellung von hochintegrierten Speicheranordnungen.
Der Einsatz von Feldeffekttransistor-Speicherzellen sowie zugehörige Herstellungsverfahren dafür sind an sich bereits bekannt. Beispielsweise ist in der US-Patentschrift 3 387 der Aufbau hochintegrierbarer Speicheranordnungen mit Feldeffekttransistoren beschrieben. Trotz des langen Bekanntseins der dort abgehandelten, in ihrem Aufbau sehr einfachen Speicherzelle wurde die kommerzielle Nutzung eines derartigen Speicherkonzepts erst relativ spät aufgenommen. Als Grund dafür kamen insbesondere technologische Probleme bei der Herstellung in Frage, wobei bis zum gegenwärtigen Zeitpunkt die Verbesserung des zugehörigen Herstellungsverfahrens ein stetes Anliegen ist.
In der US-PS 3 841 926 ist ein Verfahren zur Herstellung derartiger integrierter Schaltungen beschrieben, bei dem eine polykristalline Halbleiterschicht über dem Substrat gebildet wird, und als Abschirmung sowie als Elektrode eines Speicherkondensators dient. Im allgemeinen ist bei derartigen Halbleiterstrukturen eine zusammengesetzte Isolierschicht als Dielektrikum vorgesehen, z.B. bei den sog. MNOS-Bauelementen eine Siliciumdioxid/Siliciumnitridschicht. Eine sol-
8098A5/07A5
BU 976 006
ehe Struktur zeigt jedoch zum Teil erhebliche Nachteile, die einem Einsatz in Speicheranordnungen abträglich sind. Insbesondere zählen dazu das Phänomen der Elektroneninjektion in den Grenzbereich zwischen dem geschichteten Dielektrikum, wodurch die Betriebseigenschaften der zugehörigen Bauelemente ] geändert werden. In gleicher Weise nachteilig wirken sich an den äußeren Bereichsgrenzen von Elektroden und Oberflächenschichten auftretende Unsymmetrien aus. Beispielsweise kommt ι es unter einer Polysilicium-Deckschicht aufgrund von sich \ ändernden Feldstärken zu einer Elektronenansammlung, die unterschiedliche Schwellenspannungswerte an den Gatekanten , relativ zum Mittenbereich des Gates zur Folge haben. Eine solche MNOS-Anordnung ist beispielsweise in der US-PS 3 925 804;
behandelt. j
In der US-PS 3 893 160 wird die Ausbildung eines Widerstands- ■
behafteten Anschlußkontakts für ein Silicium-Halbleiterbau- ί element behandelt, bei dem auf einem Halbleiterkörper eine Schichtenfolge, enthaltend ein Silicid bildendes Metall zusammen mit anderen Metallen, z.B. einer Titan-Molybdän-GoldiMetallurgie vorgesehen ist.
|Die Verwendung einer Aluminium-Kupfer-Kontaktmetallisierung [ist ferner in der US-PS 3 879 840 behandelt. Die Beschrei-
bung eines Verfahrens zur Herstellung einer hochdichten !Schichtstruktur mit Leiterzugmustern unter Einsatz von Photolackiiiaskierungen und anschließenden Lift-off-Behandlungen zur Erzielung kleiner geometrischer Abmessungen findet sich in der ÜS-PS 3 858 304. In der US-PS 3 777 364 ist ein Verfahren zum Herstellen von Silicium enthaltenden Leiterzügen aus Aluminium auf einem Halbleitersubstrat beschrieben. Dabei wird ein Platinsilicid auf einem polykristallinen SlIiciummaterial gebildet, das einem Wärmeschritt bei ungefähr
809S45/07A6
BU 976 006
■850 0C unterworfen wird.
Schließlich ist in der US-Patentschrift 3 740 835 die Herstellung eines Anschlußkontakts für ein Halbleiterbauelement !beschrieben, bei dem eine Schicht aus Halbleitermaterial im Bereich der Kontaktöffnung einer Isolierschichtmaske niedergeschlagen wird, woran sich ein Metallisierungs- und nachfolgender Wärmeschritt anschließt, um das Metall mit der Halbleiterschicht zu verschmelzen, wodurch besonders flache potierungszonen einfacher kontaktierbar sind.
Es ist Aufgabe der vorliegenden Erfindung, ein demgegenüber verbessertes Verfahren zur Ausbildung einer Silicium-Gate [Peldeffekttransistorstruktur anzugeben, mit dem in verfahrens jnäßig einfacher Weise Anschlußkontakte zum Halbleiterkörper !ausgebildet werden können. Die zur Lösung dieser Aufgabe nach äer Erfindung wesentlichen Maßnahmen sind im Patentanspruch gekennzeichnet. Vorteilhafte Weiterbildungen der Erfindung finden sich in den Unteransprüchen.
Durch das angegebene Verfahren lassen sich in einem einheitlichen Verfahrensablauf gleichzeitig das Silicium-Gate als such der aus einem Sllicid bestehende Anschlußkontakt herstellen, wobei beide über eine darüber angeordnete Metallijsierung elektrisch zugänglich ausgebildet werden können.
Die Erfindung wird im folgenden anhand eines Ausführungsbeispiels unter Zuhilfenahme der Zeichnungen näher er-Läutert.
En den Fign. 1 bis 9 sind Querschnittsdarstellungen durch eine zugehörige integrierte Halbleiterstruktur nach verschiedenen 3ehandlungsstufen gezeigt, wobei jeweils für gleich Teile iieselben Bezeichnungen gewählt sind.
8098A5/074S
BU 976 0o6
28Ί7258
Fig. 1 zeigt einen Querschnitt durch ein typischerweise aus Silicium bestehendes Substrat 1, in dem zur Bildung einer Source- und Drainzone für einen integrierten Isolierschicht-Feldeffekttransistor Dotierungszonen 2 angeordnet sind. Auf dem Substrat 1 befindet sich eine Isolierschicht aus Oxid (SiO-), die in bekannter Weise hergestellt werden kann und die zwischen den Dotierungsgebieten einen Gatebereich bereitstellt.
Fig. 2 zeigt die sich ergebende Struktur, nachdem eine maskierende Photolackschicht 4 aufgebracht ist, in der mittels konventioneller Photolithographie-Verfahren eine Öffnung 5 bis auf die Oxidschicht 3 hinunter hergestellt ist. Auf die innerhalb der öffnung 5 freigelegte Oxidschicht kann ein Ätzprozeß angewendet werden, um innerhalb der öffnung 5 bis auf die Oberfläche 6 des Dotierungsbereichs die Halbleiteroberfläche freizulegen, vgl. Fig. 3. Als geeignetes Ätzverfahren kann beispielsweise ein chemisches Eintauchätzen unter Einsatz einer 10:1 gepufferten Flußsäure oder auch ein Plasma- oder Sputterätzen usw. eingesetzt .werden.
i
!Entsprechend Fig. 4 wird in dieser Verfahrensstufe ein Silicid !bildendes Metall, wie es beispielsweise in der Gruppe VIII des
periodischen Systems anzutreffen ist, und insbesondere Platin
oder Palladium, auf die Struktur und damit in die Öffnung 5
!aufgebracht. Es können jedoch auch andere Silicid bildende Metalle, wie sie nach dem Stand der Technik bekannt sind, verwendet werden und beispielsweise durch Aufdampftechniken oder andere Methoden aufgebracht werden. Im Ergebnis wird das Metall 7 innerhalb der öffnung 5 und auf der oberen Oberfläche der Photolackschicht 4 aufgebracht. Die Abmessung und Konfiguration der niedergeschlagenen Metallschicht 7 wird
809845/07*5
BU 976 006
durch die Größe der öffnung 5 bestimmt. Danach wird ein übliches Lösungsmittel für den Photolack mittels Eintauchen, Aufsprühen oder auf andere Weise auf die in Fig. 4 gezeigte Struktur angewendet, um mittels eines sog. Lift-off-Schrittes die Photolackschicht 4 zu entfernen, wodurch andererseits die darüberliegende Metallschicht 7 von der Struktur beseitig wird, so daß sich die in Flg. 5 gezeigte Struktur ergibt. Diese Struktur stellt einen Isolierschicht-Feldeffekttransistor dar, und zeigt insbesondere die Dotierungsgebiete 2 für Source und Drain, den isolierten Gatebereich sowie den Raum für den Kanalbereich zwischen Source und Drain.
Auf die in Fig. 5 gezeigte Struktur wird dann ein weiterer photolithographischer Lift-off-Schritt angewandt, wie anhand der folgenden Fign. 6 bis 8 erläutert wird. Erneut wird eine Photolackschicht auf die Struktur entsprechend Fig. 5 aufgebracht und mittels konventioneller Photolithographieverfahren durch Belichtung und Entwicklung zu einem Muster 4a gebildet, wie es für die Struktur in Fig. 6 gezeigt ist. Anschließend wird eine Siliciumschicht 9 im Gatebereich 8 und über dem Gebiet der ehemaligen Öffnung 5 auf dem Silicid bildenden Metall entsprechend Fig. 7 aufgebracht. Darüber ,kann ferner noch eine Metallschicht 14, z.B. aus Tantal oder Titan als Barriere gegen eine Interdiffusionsbeeinflussung von Silicium und Aluminium aufgebracht werden. Zur Bildung 'der Zwischenverbindungen zwischen den Gates, den Diffusionsgebieten und dem Substrat dient die weiter gezeigte Metallschicht 12, die z.B. aus einer Aluminium-Kupferlegierung bestehen kann. Die letztgenannten Schichten bedienen sich dabei !alle einer einzigen Photolack-Lift-off-Maskierung. Erneut wird j jdie resultierende Struktur durch Eintauchen oder in anderer jWeise mit einem Lösungsmittel für den Photolack behandelt, !wobei in einem Lift-off-Vorgang alles Metall über der Photoilackschicht abgehoben wird, so daß die in Fig. 8 gezeigte !Struktur verbleibt.
BU 976 0o6
Die in Fig. 8 gezeigte Struktur wird dann einer Wärme- oder Temperbehandlung bei etwa 200 bis 550 0C unterzogen, welche Temperatur von der Bildung der Silicidzusammensetzung bei dem jeweils verwendeten Metall 7 abhängt.
Als besonders geeignet für diesen Zweck haben sich Palladium oder Nickel erwiesen. Die Zeitdauer der Wärmebehandlung hängt ebenfalls von dem verwendeten Metall ab. So kann beispielsweise ein Aufheizen bei 400 0C über 20 Minuten vorgenommen werden, um eine Palladiumsilicid-Kontaktausbildung der in Fig. 9 mit 13 bezeichneten Art auszubilden. Bei der resultierenden und in Fig. 9 gezeigten Struktur liegt somit ein Silicium-Siliciumdioxid-Silicium Schichtaufbau im Gatebereich vor, wobei das im Gatebereich niedergeschlagene Silicium gleichzeitig mit dem Silicium für den herzustellenden Kontakt aufgebracht ist, worauf unmittelbar das Aufbringen der Aluminium-Kupfer-Metallisierung für die Zwischenverbindungen folgen kann. Dadurch wird ein doppelter Maskierungsschritt zur Definierung des Gates sowie der Verbindungen vermieden.
Ein Silicid bildender Metallkontakt für eine leitende Querverbindung durch eine nachfolgend aufgebrachte Siliciumschicht wird durch Reaktion und Ausbildung einer leitenden Silicidverbindung des Metallanschlusses mit dem Silicium erreicht. Normalerweise wäre dazu ein Photolack-Maskierungsschritt und nachfolgendes Ätzen eines Verbindungslochs durch das niedergeschlagene Silicium erforderlich. In gleicher Weise bildet -die hier angewandte Lift-off-Technik einen selbstjustierten !Anschlußkontakt.
Die Dicke des niedergeschlagenen Films und die Diffusionstiefe können je nach der gewünschten Endstruktur und deren Einsatzgebiet, z.B. im Rahmen einer Speicheranordnung, gewählt werden.
BU 976 006
809845/0748

Claims (8)

  1. PATENTANSPRÜCHE
    Verfahren zur Herstellung einer Silicium-Gate Isolierschicht-Feldeffekttransistorstruktur in einem von einer dielektrischen Oberflächenschicht bedeckten Halbleiterkörper vom ersten Leitungstyp, in dem in einem die Größe des Gatebereichs bestimmenden Abstand voneinander wenigstens zwei Dotierungsgebiete vom dazu entgegengesetzten zweiten Leitungstyp als Source und Drain ausgebildet sind, dadurch gekennzeichnet, daß nach dem Freilegen der für Anschlußkontakte vorgesehenen Stellen an der Oberfläche des Halbleiterkörpers dort ein Silicid bildendes Metall aufgebracht wird, daß anschließend auf die dielektrische Oberflächenschicht im Gatebereich sowie auf das selektiv aufgebrachte Metall gleichzeitig eine Siliciumschicht und darauf mindestens eine weitere Metallschicht für die Elektroden und Zwischenverbindungen aufgebracht wird und daß die resultierende Struktur anschließend bei erhöhter Temperatur derart behandelt wird, daß an den mit dem Silicid bildenden Metall belegten Stellen des Halbleiterkörpers elektrisch leitfähige Kontaktanschlüsse gebildet werden.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Silicid bildendes Metall ein Metall aus der Gruppe VIII des Periodensystems gewählt wird.
  3. 3. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch die Wahl von Palladium, Platin, Rodium oder Nickel als Silicid bildendes Metall.
  4. 4. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichent durch die Wahl einer Aluminium-Kupfer-Legierung als weiterer Metallschicht für die Elektroden und Zwischenverbindungen.
    BU 976 006
  5. 5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß für die Bildung der elektrisch leitfähigen Kontaktanschlüsse aus dem Silicid bildenden Metall eine Temperaturbehandlung im Bereich zwischen 200 0C und 55O°C vorgenommen wird.
  6. 6. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine den Halbleiterkörper bedeckende dielektrische Oberflächenschicht aus Siliciumdioxid.
  7. 7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die selektive Belegung des Halbleiterkörpers mit dem Silicid bildenden Metall unter Anwendung einer Photolackmaskierung mit anschließendem Lift-off der Photolackschicht vorgenommen wird.
  8. 8. Verfahren nach einem der vorhergehenden Ansprüche, insbesondere nach Anspruch 7, dadurch gekennzeichnet, daß nach dem Aufbringen der selektiven Belegung des Halbleiterkörpers mit dem Silicid bildenden Metall eine weitere Photolackmaske auf der Struktur ausgebildet wird, die im Gatebereich sowie im Bereich der Anschluß- und Verbindungszonen Öffnungen aufweist, daß auf die derart maskierte Struktur eine Silicium- und wenigstens eine weitere Metallschicht aufgebracht wird und daß die endgültige Form dieser Schichten anschließend durch eine Lift-off-Behandlung der Photolackschicht erfolgt.
    Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß bei Verwendung von Aluminium als weiterer Metallschicht für die Elektroden und Zwischenverbindungen vor deren Aufbringen eine relativ dünne Zwischenschicht, vorzugsweise aus Tantal oder Sitan, auf die Siliciumschicht niedergeschlagen wird.
DE19782817258 1977-05-02 1978-04-20 Verfahren zur herstellung einer isolierschicht-feldeffekttransistorstruktur Withdrawn DE2817258A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/793,231 US4109372A (en) 1977-05-02 1977-05-02 Method for making an insulated gate field effect transistor utilizing a silicon gate and silicide interconnection vias

Publications (1)

Publication Number Publication Date
DE2817258A1 true DE2817258A1 (de) 1978-11-09

Family

ID=25159441

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782817258 Withdrawn DE2817258A1 (de) 1977-05-02 1978-04-20 Verfahren zur herstellung einer isolierschicht-feldeffekttransistorstruktur

Country Status (5)

Country Link
US (1) US4109372A (de)
JP (1) JPS53136488A (de)
DE (1) DE2817258A1 (de)
FR (1) FR2390003B1 (de)
GB (1) GB1562877A (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL190710C (nl) * 1978-02-10 1994-07-01 Nec Corp Geintegreerde halfgeleiderketen.
NL7902247A (nl) * 1978-03-25 1979-09-27 Fujitsu Ltd Metaal-isolator-halfgeleidertype halfgeleiderinrich- ting en werkwijze voor het vervaardigen ervan.
JPS55138874A (en) * 1979-04-18 1980-10-30 Fujitsu Ltd Semiconductor device and method of fabricating the same
US4263058A (en) * 1979-06-11 1981-04-21 General Electric Company Composite conductive structures in integrated circuits and method of making same
US4227944A (en) * 1979-06-11 1980-10-14 General Electric Company Methods of making composite conductive structures in integrated circuits
US4228212A (en) * 1979-06-11 1980-10-14 General Electric Company Composite conductive structures in integrated circuits
JPS5927102B2 (ja) * 1979-12-24 1984-07-03 富士通株式会社 半導体記憶装置
US4276688A (en) * 1980-01-21 1981-07-07 Rca Corporation Method for forming buried contact complementary MOS devices
US4301588A (en) * 1980-02-01 1981-11-24 International Business Machines Corporation Consumable amorphous or polysilicon emitter process
USRE32613E (en) * 1980-04-17 1988-02-23 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device
US4343082A (en) * 1980-04-17 1982-08-10 Bell Telephone Laboratories, Incorporated Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device
IT1131450B (it) * 1980-05-07 1986-06-25 Cise Spa Procedimento per la produzione di transistori ad effetto di campo per microonde
US4320571A (en) * 1980-10-14 1982-03-23 International Rectifier Corporation Stencil mask process for high power, high speed controlled rectifiers
JPS5815250A (ja) * 1981-07-21 1983-01-28 Fujitsu Ltd 半導体装置の製造方法
US4378628A (en) * 1981-08-27 1983-04-05 Bell Telephone Laboratories, Incorporated Cobalt silicide metallization for semiconductor integrated circuits
US4638347A (en) * 1982-12-07 1987-01-20 International Business Machines Corporation Gate electrode sidewall isolation spacer for field effect transistors
JPS59115189U (ja) * 1983-01-25 1984-08-03 三菱重工業株式会社 微粉炭管の流量調整オリフイス
GB2156579B (en) * 1984-03-15 1987-05-07 Standard Telephones Cables Ltd Field effect transistors
JPH0622245B2 (ja) * 1986-05-02 1994-03-23 富士ゼロックス株式会社 薄膜トランジスタの製造方法
JPS6373660A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
US4794093A (en) * 1987-05-01 1988-12-27 Raytheon Company Selective backside plating of gaas monolithic microwave integrated circuits
US4902379A (en) * 1988-02-08 1990-02-20 Eastman Kodak Company UHV compatible lift-off method for patterning nobel metal silicide
JPH05102155A (ja) * 1991-10-09 1993-04-23 Sony Corp 銅配線構造体及びその製造方法
JP2713165B2 (ja) * 1994-05-19 1998-02-16 日本電気株式会社 半導体装置の製造方法
US8586472B2 (en) * 2010-07-14 2013-11-19 Infineon Technologies Ag Conductive lines and pads and method of manufacturing thereof
US9209268B2 (en) * 2012-12-14 2015-12-08 Fudan University Semiconductor device and method of making
US9385005B2 (en) 2012-12-14 2016-07-05 Fudan University Semiconductor device and method of making

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3382568A (en) * 1965-07-22 1968-05-14 Ibm Method for providing electrical connections to semiconductor devices
US3571913A (en) * 1968-08-20 1971-03-23 Hewlett Packard Co Method of making ohmic contact to a shallow diffused transistor
US3740835A (en) * 1970-08-31 1973-06-26 Fairchild Camera Instr Co Method of forming semiconductor device contacts
JPS4834457A (de) * 1971-09-07 1973-05-18
GB1399164A (en) * 1972-11-08 1975-06-25 Ferranti Ltd Semiconductor devices
DE2315710C3 (de) * 1973-03-29 1975-11-13 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Herstellen einer Halbleiteranordnung
JPS5321989B2 (de) * 1973-10-12 1978-07-06
JPS5847867B2 (ja) * 1975-02-26 1983-10-25 日本電気株式会社 ハンドウタイソウチ

Also Published As

Publication number Publication date
FR2390003B1 (de) 1980-08-29
GB1562877A (en) 1980-03-19
FR2390003A1 (de) 1978-12-01
US4109372A (en) 1978-08-29
JPS5710585B2 (de) 1982-02-26
JPS53136488A (en) 1978-11-29

Similar Documents

Publication Publication Date Title
DE2817258A1 (de) Verfahren zur herstellung einer isolierschicht-feldeffekttransistorstruktur
DE69527160T2 (de) Herstellungsverfahren eines Kondensators für integrierte Schaltkreise
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE1967363C2 (de)
DE3431155A1 (de) Duennfilm-transistor und verfahren zu dessen herstellung
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE3743591C2 (de)
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE3637513C2 (de)
DE3226097C2 (de)
DE2316208B2 (de) Verfahren zur herstellung einer integrierten mos-schaltung
DE3112215A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE69025784T2 (de) Nichtflüchtige Speicher-Halbleiteranordnung
DE3000121A1 (de) Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen
EP0005181B1 (de) Verfahren zur Herstellung einer, Bauelemente vom Feldeffekttransistortyp enthaltenden, Halbleiteranordnung
DE2111089A1 (de) Verfahren zur Herstellung eines Halbleiterschaltelementes
EP0912995B1 (de) Halbleiterbauelement mit niedrigem kontaktwiderstand zu hochdotierten gebieten
DE2909320A1 (de) Feldeffekttransistor
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung
DE1564136A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee