DE102005059035A1 - Isolationsgrabenstruktur für hohe Spannungen - Google Patents
Isolationsgrabenstruktur für hohe Spannungen Download PDFInfo
- Publication number
- DE102005059035A1 DE102005059035A1 DE102005059035A DE102005059035A DE102005059035A1 DE 102005059035 A1 DE102005059035 A1 DE 102005059035A1 DE 102005059035 A DE102005059035 A DE 102005059035A DE 102005059035 A DE102005059035 A DE 102005059035A DE 102005059035 A1 DE102005059035 A1 DE 102005059035A1
- Authority
- DE
- Germany
- Prior art keywords
- isolation trenches
- isolation
- intersection
- trench
- isolation trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
Die Erfindung betrifft Isolationsgräben (Trenches) mit hohem Aspektverhältnis für trenchisolierte Smart Power Technologien in Silicon On Insulator (SOI)-Siliziumscheiben. Durch die besondere geometrische Gestaltung (Layout) der Kreuzungs- und Einmündungspunkte von Isolationsgräben für hohe Spannungen wird die Fehlerquote reduziert und der Fertigungsprozess vereinfacht.
Description
- Isolationsgräben in SOI-Siliziumscheiben werden verwendet um in integrierten Smart Power-Schaltkreisen unterschiedliche Bauelemente (z.B. Transistoren) oder ganze Gebiete mit unterschiedlichem Potential voneinander zu isolieren. Der Isolationsgraben kann dabei z.B. das zu isolierende Bauelement oder das zu isolierende Gebiet ringförmig umschließen; beschrieben z.B. in der Patentschrift
US 5,734,192 oder auch in derUS 6,394,638 B1 . Weiterhin ist in der PatentschriftUS 5,283,461 eine Grabenstruktur beschrieben, bei der die zu isolierenden Bauelemente durch ein Netz von Isolationsgräben getrennt sind, wobei es, wie in1 gezeigt ist, zu Kreuzungspunkten (1a ) und T-förmigen Zusammentreffen bzw. Einmündungen (1b ) der Isolationsgräben (10 ) kommt. Der Isolationsgraben (10 ) mit einer Weite (14 ) ist auf beiden Seiten durch die aktive Siliziumschicht (12 ) der Scheibe umgeben. An den Kreuzungs- und Einmündungspunkten entsteht eine diagonale Weite des Isolationsgrabens (16 ). Die diagonale Weite (16 ) am Kreuzungspunkt ist dabei wesentlich größer – Wurzel aus dem doppelten Quadrat der Weite (14 ) – als die Weite (14 ) des einzelnen gerade verlaufenden Isolationsgrabens. - Den Aufbau des Isolationsgrabens (
10 ) beschreibt z.B.US 6,524,928B1 , siehe2 . Ausgangsmaterial ist die SOI-Scheibe bestehend aus der Trägerscheibe, dem Substrat (20 ), der aktiven Siliziumschicht (12 ) und dem vergrabenen Oxid (22 ) das die Trägerscheibe (20 ) von der für aktive Bauelemente genutzten Siliziumschicht (12 ) isoliert. Auf die Seitenwände des geätzten Isolationsgrabens wird zunächst eine Isolationsschicht (24 ), z.B. ein Dielektrikum wie Siliziumdioxid, aufgebracht. Anschließend wird der Isolationsgraben mit einem Verfüllmaterial (26 ), z.B. Polysilizium, verfüllt und oberflächlich eingeebnet. - Die Abscheidung der Verfüllschicht (
26 ) zur Auffüllung des Isolationsgrabens erfolgt z.B. durch chemisch physikalische Abscheideverfahren (CVD- oder PVD-Prozesse). Da bei der Abscheidung der Verfüllschicht der Isolationsgraben von beiden Grabenseiten her bedeckt wird, ist theoretisch eine Schichtdicke von mindestens der Hälfte der Weite (14 ) nötig, um den geraden Isolationsgraben ohne Kreuzungspunkte zu verfüllen. Für eine komplette Verfüllung des gesamten Isolationsgrabensystems reicht dies aber nicht aus, weil zur kompletten Verfüllung auch der Kreuzungsbereich und damit die Weite (16 ) berücksichtigt werden muss. Die dazu erforderliche Schichtdicke beträgt also mindestens die Hälfte der Weite (16 ) und ist damit wesentlich größer als die Schichtdicke, die zur Verfüllung der Grabenweite (14 ) nötig wäre. Eine größere Schichtdicke bedeutet aber längere Prozesszeiten und damit eine größere Fehlerquote und höhere Prozesskosten. - An 90°-Kreuzungs- und Einmündungsstellen der Isolationsgräben kommt es ferner zur Ausbildung von spitzen Kanten, die bei hohen zu isolierenden Spannungen elektrische Überschläge möglich machen.
- Es ist wünschenswert, ein Layout für die Isolationsgräben zu haben, welches die Kantenschärfe der Ecken an den Kreuzungs- und Einmündungsstellen der Isolationsgräben reduziert und eine angepaßte Grabenweite im Übergangsbereich der Gräben beinhaltet, um bereits mit möglichst gleichen geringen Schichtdicken, d.h. mit möglichst geringen Abscheidezeiten und damit mit geringen Fehlererscheinungen und Kosten, den Graben verfüllen zu können. Für einen stabilen Ätzprozess des Grabens ist jedoch andererseits ein gewisses Aspektverhältnis und damit bei gegebener Dicke der aktiven Siliziumschicht (
12 ) eine bestimmte Weite des Grabens nötig. Damit kann die Forderung nach minimaler Weite nicht durch eine einfache Reduzierung der Weite (14 ) des Isolationsgrabens erfüllt werden. - Ziel der Erfindung ist die Verbesserung der Isolationswirkung der Isolationsgräben gegen hohe Spannungen und die Reduzierung der Weite der Isolationsgräben an den Kreuzungs- und Einmündungspunkten hin auf die vorgegebene Weite des geradlinigen Isolationsgrabens außerhalb dieser Punkte.
- Aufgabe der Erfindung ist es, ein Layout des Isolationsgrabens anzugeben, das eine Verringerung der Kantenschärfe an den Ecken der Grabenwände beinhaltet und eine möglichst homogene Isolationsgrabenweite auch an Kreuzungs- und Einmündungspunkten vorsieht, um damit mit möglichst geringem Aufwand bei der Abscheidung der Verfüllschicht den Graben lückenlos verfüllen zu können.
- Gelöst wird diese Aufgabe mit den im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmalen.
- Der Gegenstand des Anspruchs 1 weist die Vorteile auf, dass die Kantenschärfe an den spitzen Ecken der Grabenwände durch Abflachen der Ecken verringert wird, wobei sich die Isolationswirkung für höhere Spannungen verbessert und, dass eine schädliche Aufweitung der Isolationsgräben im Kreuzungspunkt verhindert wird.
- Die Erfindung wird nun anhand eines Ausführungsbeispiels unter Zuhilfenahme der Zeichnung erläutert.
- Es zeigen
-
3 die Draufsicht einer 90°-Kreuzung von Isolationsgräben in schematischer Darstellung, wie sie der Erfindung entspricht, und -
4 eine weitere Variante wie in3 mit abgerundeten Ecken. - Wie in
3 gezeigt, bleibt in der Mitte des Kreuzungspunktes eine Mitteninsel (18 ) mit einer Kantenlänge (32 ) stehen. - Es wird eine mit ihren geraden Kanten gegenüber den geraden Seitenwänden der Isolationsgräben um 45°gedrehte Mitteninsel (
18 ) verwendet. Die eigentlichen Isolationsgräben (10 ) haben am Kreuzungspunkt keine 90°-Ecken sondern eine Abschrägung mit 135°-Winkeln der aktiven Siliziumschicht (12 ). Dadurch entfällt die für Hochspannungsanwendungen kritische 90°-Ecke. Es liegt im Rahmen der erfindungsgemäßen Lösung, dass auch mit anderen als 90°-Winkeln zusammenlaufende oder sich schneidende Isolationsgräben möglich sind, welche mit einer in der Form entsprechend angepaßten Mitteninsel (18 ) kombiniert sind. Auch können abgerundete Ecken der gegeneinander zu isolierenden Bereiche mit einer konkave Rundungen aufweisenden Mitteninsel (18 ) benutzt werden, wie das in4 dargestellt ist. - Im gezeigten Beispiel wird die Weite (
30 ) an die auszufüllende Weite (14 ) des Isolationsgrabens angepasst und es kommt so zur gleichmäßigen Auffüllung des Grabens im Kreuzungsbereich. -
- 10
- Isolationsgraben
- 12
- aktive Siliziumschicht
- 14
- Breite des einzelnen Isolationsgrabens
- 16
- diagonale Breite des Isolationsgrabens im Schnittpunkt
- 18
- Mitteninsel
- 20
- Trägerscheibe/Substrat
- 22
- vergrabenes Oxid
- 24
- Isolationsschicht
- 26
- Verfüllschicht
- 30
- Breite
des Isolationsgrabens zwischen aktiver Siliziumschicht (
12 ) Mitteninsel (18 ) - 32
- Kantenlänge der
Mitteninsel (
18 )
Claims (2)
- SOI-Isolationsgrabenstruktur im Kreuzungs- und Einmündungsbereich von Isolationsgräben (Layout) von Halbleiterbauelementeanordnungen, welche Gebiete (
12 ) mit Bauelementen hoher elektrischer Spannungen gegenüber Nachbargebieten durch die Isolationsgräben (14 ) elektrisch isolieren, dadurch gekennzeichnet, dass die spitzen Ecken der gegeneinander zu isolierenden Gebiete (12 ) im Kreuzungs- bzw. Einmündungsbereich abgeflacht sind und im Zentrum der Kreuzung, bzw. Einmündung der Isolationsgräben (14 ) eine Mitteninsel (18 ) aus gleichem Material wie im Gebiet (12 ) aber unbearbeitet vorgesehen ist, die in ihrer Form dem Konturenverlauf der abgeflachten Ecken so angepasst ist, dass eine Art Übergangsgraben von einem Isoliergarben zum anderen ausbildet ist, der annähernd die gleiche Breite (30 ) wie die Isolationsgräben (14 ) aufweist. - Isolationsgrabenstruktur nach Anspruch 1, dadurch gekennzeichnet, dass die Ecken der zu isolierenden Gebiete (
12 ) im Kreuzungs- bzw. Einmündungsbereich abgerundet sind und die Mittelinsel (18 ) konvexe Flächenanteile, die den Rundungen gegenüber stehen aufweist, welche in Spitzen zusammenlaufen, die in die Mitte der Isoliergräben (14 ) zeigen.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102005059035A DE102005059035B4 (de) | 2005-12-10 | 2005-12-10 | Isolationsgrabenstrukturen für hohe Spannungen |
| JP2008543844A JP2009518838A (ja) | 2005-12-10 | 2006-12-08 | 高い絶縁強度用の絶縁トレンチ構造 |
| DE112006003213T DE112006003213A5 (de) | 2005-12-10 | 2006-12-08 | Isolationsgrabenstruktur für eine hohe Spannungsfestigkeit |
| US12/096,661 US20090090992A1 (en) | 2005-12-10 | 2006-12-08 | Isolation trench structure for high electric strength |
| PCT/EP2006/069475 WO2007065946A1 (de) | 2005-12-10 | 2006-12-08 | Isolationsgrabenstruktur für eine hohe spannungsfestigkeit |
| EP06819931A EP1958262A1 (de) | 2005-12-10 | 2006-12-08 | Isolationsgrabenstruktur für eine hohe spannungsfestigkeit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102005059035A DE102005059035B4 (de) | 2005-12-10 | 2005-12-10 | Isolationsgrabenstrukturen für hohe Spannungen |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE102005059035A1 true DE102005059035A1 (de) | 2007-06-14 |
| DE102005059035B4 DE102005059035B4 (de) | 2007-11-08 |
Family
ID=37770842
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE102005059035A Expired - Lifetime DE102005059035B4 (de) | 2005-12-10 | 2005-12-10 | Isolationsgrabenstrukturen für hohe Spannungen |
| DE112006003213T Ceased DE112006003213A5 (de) | 2005-12-10 | 2006-12-08 | Isolationsgrabenstruktur für eine hohe Spannungsfestigkeit |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE112006003213T Ceased DE112006003213A5 (de) | 2005-12-10 | 2006-12-08 | Isolationsgrabenstruktur für eine hohe Spannungsfestigkeit |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20090090992A1 (de) |
| EP (1) | EP1958262A1 (de) |
| JP (1) | JP2009518838A (de) |
| DE (2) | DE102005059035B4 (de) |
| WO (1) | WO2007065946A1 (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008109000A (ja) * | 2006-10-27 | 2008-05-08 | Rohm Co Ltd | 半導体集積回路 |
| DE102008029235B3 (de) * | 2008-06-19 | 2009-10-08 | X-Fab Semiconductor Foundries Ag | Kreuzungen von Isolationsgräben der SOI-Technologie |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006165406A (ja) * | 2004-12-10 | 2006-06-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP5527964B2 (ja) * | 2008-12-15 | 2014-06-25 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法及び半導体装置 |
| WO2010133923A1 (en) * | 2009-05-22 | 2010-11-25 | X-Fab Semiconductor Foundries Ag | Semiconductor device comprising an isolation trench including semiconductor islands |
| US20110049668A1 (en) * | 2009-09-02 | 2011-03-03 | Ming-Cheng Lin | Deep trench isolation structures between high voltage semiconductor devices and fabrication methods thereof |
| JP5670669B2 (ja) | 2010-08-30 | 2015-02-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP6030109B2 (ja) * | 2014-12-18 | 2016-11-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| FR3046291B1 (fr) * | 2015-12-24 | 2018-02-16 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Circuit electronique comprenant des tranchees d'isolation electrique |
| US10347524B2 (en) * | 2016-09-12 | 2019-07-09 | Vanguard International Semiconductor Corporation | Trench isolation structures and methods for forming the same |
| CN110880502B (zh) * | 2018-09-05 | 2022-10-14 | 无锡华润上华科技有限公司 | 半导体结构及电机驱动装置 |
| WO2020098738A1 (en) * | 2018-11-16 | 2020-05-22 | Changxin Memory Technologies, Inc. | Semiconductor device and fabricating method thereof |
| KR102732446B1 (ko) | 2020-01-17 | 2024-11-21 | 삼성전자주식회사 | 배선 구조물 및 이를 포함하는 수직형 메모리 장치 |
| CN117092845B (zh) * | 2023-09-04 | 2025-04-15 | 福耀玻璃工业集团股份有限公司 | 叠层式组件、叠层式组件的制备方法及车辆 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5072266A (en) * | 1988-12-27 | 1991-12-10 | Siliconix Incorporated | Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry |
| US5283461A (en) * | 1990-08-06 | 1994-02-01 | Harris Corporation | Trench conductor and crossunder architecture |
| US5734192A (en) * | 1995-12-22 | 1998-03-31 | International Business Machines Corporation | Trench isolation for active areas and first level conductors |
| US6335260B1 (en) * | 2000-03-23 | 2002-01-01 | Mosel Vitelic Inc. | Method for improving the dimple phenomena of a polysilicon film deposited on a trench |
| US6524928B1 (en) * | 1999-03-04 | 2003-02-25 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4833513A (en) * | 1985-01-20 | 1989-05-23 | Tdk Corporation | MOS FET semiconductor device having a cell pattern arrangement for optimizing channel width |
| US5448102A (en) * | 1993-06-24 | 1995-09-05 | Harris Corporation | Trench isolation stress relief |
| JPH07201970A (ja) * | 1993-12-01 | 1995-08-04 | At & T Global Inf Solutions Internatl Inc | 集積回路における浅溝分離 |
| FR2739493B1 (fr) * | 1995-09-29 | 2000-07-28 | Nippon Denso Co | Mosfet de puissance et son procede de fabrication |
| JP3502531B2 (ja) * | 1997-08-28 | 2004-03-02 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US6621107B2 (en) * | 2001-08-23 | 2003-09-16 | General Semiconductor, Inc. | Trench DMOS transistor with embedded trench schottky rectifier |
| JP3979258B2 (ja) * | 2002-05-21 | 2007-09-19 | 富士電機デバイステクノロジー株式会社 | Mis半導体装置およびその製造方法 |
| US6933206B2 (en) * | 2003-10-10 | 2005-08-23 | Infineon Technologies Ag | Trench isolation employing a high aspect ratio trench |
-
2005
- 2005-12-10 DE DE102005059035A patent/DE102005059035B4/de not_active Expired - Lifetime
-
2006
- 2006-12-08 US US12/096,661 patent/US20090090992A1/en not_active Abandoned
- 2006-12-08 EP EP06819931A patent/EP1958262A1/de not_active Withdrawn
- 2006-12-08 DE DE112006003213T patent/DE112006003213A5/de not_active Ceased
- 2006-12-08 JP JP2008543844A patent/JP2009518838A/ja not_active Withdrawn
- 2006-12-08 WO PCT/EP2006/069475 patent/WO2007065946A1/de not_active Ceased
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5072266A (en) * | 1988-12-27 | 1991-12-10 | Siliconix Incorporated | Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry |
| US5283461A (en) * | 1990-08-06 | 1994-02-01 | Harris Corporation | Trench conductor and crossunder architecture |
| US5734192A (en) * | 1995-12-22 | 1998-03-31 | International Business Machines Corporation | Trench isolation for active areas and first level conductors |
| US6394638B1 (en) * | 1995-12-22 | 2002-05-28 | International Business Machines Corporation | Trench isolation for active areas and first level conductors |
| US6524928B1 (en) * | 1999-03-04 | 2003-02-25 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US6335260B1 (en) * | 2000-03-23 | 2002-01-01 | Mosel Vitelic Inc. | Method for improving the dimple phenomena of a polysilicon film deposited on a trench |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008109000A (ja) * | 2006-10-27 | 2008-05-08 | Rohm Co Ltd | 半導体集積回路 |
| DE102008029235B3 (de) * | 2008-06-19 | 2009-10-08 | X-Fab Semiconductor Foundries Ag | Kreuzungen von Isolationsgräben der SOI-Technologie |
| US8530999B2 (en) | 2008-06-19 | 2013-09-10 | X-Fab Semiconductor Foundries Ag | Semiconductor component with isolation trench intersections |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102005059035B4 (de) | 2007-11-08 |
| EP1958262A1 (de) | 2008-08-20 |
| WO2007065946A1 (de) | 2007-06-14 |
| JP2009518838A (ja) | 2009-05-07 |
| US20090090992A1 (en) | 2009-04-09 |
| DE112006003213A5 (de) | 2008-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102005059035B4 (de) | Isolationsgrabenstrukturen für hohe Spannungen | |
| EP1151478B1 (de) | Mos-leistungsbauelement und verfahren zum herstellen desselben | |
| DE2502235A1 (de) | Ladungskopplungs-halbleiteranordnung | |
| DE10362018A1 (de) | Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen | |
| DE10353387A1 (de) | Leistungstransistoranordnung und Verfahren zu deren Herstellung | |
| DE10138951A1 (de) | SOI-MOSFET und Herstellungsverfahren hierfür | |
| DE102005010944B4 (de) | Verfahren zur Herstellung eines Trägerscheibenkontaktes in integrierten Schaltungen mit Hochspannungsbauelementen auf der Basis der SOI-Technologie und integrierte Schaltungen mit entsprechenden Grabenstrukturen | |
| DE4314906C2 (de) | Halbleiterbauelement mit Stromanschlüssen für hohe Integrationsdichte | |
| DE102008029235B3 (de) | Kreuzungen von Isolationsgräben der SOI-Technologie | |
| DE102005059034B4 (de) | SOI-Isolationsgrabenstrukturen | |
| EP3387677B1 (de) | Halbleitertransistor mit superlattice-strukturen | |
| WO2007144416A1 (de) | Mos-leistungstransistoren mit randabschluss mit geringem flächenbedarf | |
| EP1086495B1 (de) | Hochspannungs-halbleiter-bauelement und verfahren zu seiner herstellung sowie verwendung des halbleiter-bauelements | |
| EP1766687A1 (de) | Soi vertikales bipolares leistungsbauelement | |
| DE102007020249B4 (de) | Halbleiterbauelement, Halbleitersensorstruktur sowie Vorrichtung und Verfahren zum Herstellen eines Halbleiterbauelement | |
| DE19834234C2 (de) | Integrierter Halbleiterchip mit Füllstrukturen | |
| DE102019117707B4 (de) | Halbleiter-Die und Antennentuner | |
| DE69835825T2 (de) | Verfahren und bauelement zur verringerung von elektrischen feldkonzentrationen in soi halbleiterkomponenten | |
| WO2007137729A2 (de) | Verfahren zur herstellung einer halbleiteranordnung mit isolationsstruktur, halbleiteranordnung und deren verwendung | |
| DE102004017073B4 (de) | Verfahren zur Erzeugung von dielektrisch isolierenden Gräben (trenches) der SOI-Technologie für höhere Spannungen mit abgerundeten Kanten | |
| DE10338481A1 (de) | Halbleitereinrichtung | |
| DE19609229A1 (de) | Verfahren zum Herstellen von diskreten elektronischen Elementen | |
| DE19702531B4 (de) | IPG-Transistor mit vertikalem Gate-Komplex und Verfahren zu dessen Herstellung | |
| DE112023001315T5 (de) | Halbleitervorrichtung | |
| DE4133219A1 (de) | Integrierte schaltungsanordnung und verfahren zu deren herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8364 | No opposition during term of opposition | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
| R409 | Internal rectification of the legal status completed | ||
| R409 | Internal rectification of the legal status completed | ||
| R082 | Change of representative |
Representative=s name: LEONHARD, REIMUND, DIPL.-ING., DE |
|
| R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0021762000 Ipc: H10W0010100000 |
|
| R071 | Expiry of right |