DE102005059034B4 - SOI-Isolationsgrabenstrukturen - Google Patents
SOI-Isolationsgrabenstrukturen Download PDFInfo
- Publication number
- DE102005059034B4 DE102005059034B4 DE102005059034A DE102005059034A DE102005059034B4 DE 102005059034 B4 DE102005059034 B4 DE 102005059034B4 DE 102005059034 A DE102005059034 A DE 102005059034A DE 102005059034 A DE102005059034 A DE 102005059034A DE 102005059034 B4 DE102005059034 B4 DE 102005059034B4
- Authority
- DE
- Germany
- Prior art keywords
- isolation
- width
- isolation trench
- area
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
SOI-Isolationsgrabenstruktur
im Kreuzungsbereich und/oder Einmündungsbereich von Isolationsgräben (14)
von Halbleiterbauelementeanordnungen, welche Gebiete (12) mit unterschiedlichem
Potential gegeneinander elektrisch isolieren, wobei im Zentrum des Kreuzungsbereichs
und/oder im Zentrum des Einmündungsbereichs
der Isolationsgräben
(14) eine Mitteninsel (18) aus gleichem Material wie in unbearbeiteten
Gebieten (12) vergesehen ist, die in Form, Größe und Lage so ausgebildet
ist, dass die Fläche
des Kreuzungsbereichs und/oder die Fläche des Einmündungsbereichs
so reduziert ist, dass ein in der Breite gegenüber der Breite des Isolationsgrabens
(14) verringerter Übergang
von einem zum anderen Isolationsgraben (14) gegeben ist.
Description
- Isolationsgräben in SOI-Siliziumscheiben werden verwendet, um in integrierten Smart Power-Schaltkreisen unterschiedliche Bauelemente (z.B. Transistoren) oder ganze Gebiete mit unterschiedlichem Potential voneinander zu isolieren. Der Isolationsgraben kann dabei z.B. das zu isolierende Bauelement oder das zu isolierende Gebiet ringförmig umschließen; beschrieben z.B. in der Patentschrift
US 5 734 192 A oder auch in derUS 6.394.638 B1 . Weiterhin ist in der PatentschriftUS 5 283 461 A eine Grabenstruktur angegeben, bei der die zu isolierenden Bauelemente durch ein Netz von Isolationsgräben getrennt sind, wobei es, wie in1 gezeigt ist, zu Kreuzungspunkten (1a ) und T-förmigem Zusammentreffen, d.h. Einmündungen (1b ) der Isolationsgräben (10 ) kommt. Der Isolationsgraben (10 ) mit einer Weite (14 ) ist auf beiden Seiten durch die aktive Siliziumschicht (12 ) der Scheibe umgeben. An den Kreuzungs- und Einmündungspunkten entsteht eine diagonale Weite des Isolationsgrabens (16 ). Die diagonale Weite (16 ) am Kreuzungspunkt ist dabei wesentlich größer – Wurzel aus dem doppelten Quadrat der Weite (14 ) – als die Weite (14 ) des einzelnen gerade verlaufenden Isolationsgrabens. - Den Aufbau des Isolationsgrabens (
10 ) beschreibt z.B.US 6 524 928 B1 , siehe2 . Ausgangsmaterial ist die SOI-Scheibe bestehend aus der Trägerscheibe, dem Substrat (20 ), der aktiven Siliziumschicht (12 ) und dem vergrabenen Oxid (22 ), das die Trägerscheibe (20 ) von der für aktive Bauelemente genutzten Siliziumschicht (12 ) isoliert. Auf die Seitenwände des geätzten Isolationsgrabens wird zunächst eine Isolationsschicht (24 ), z.B. ein Dielektrikum wie Siliziumdioxid, aufgebracht. Anschließend wird der Isolationsgraben mit einem Verfüllmaterial (26 ), z.B. Polysilizium, verfüllt und oberflächlich eingeebnet. - Die Abscheidung der Verfüllschicht (
26 ) zur Auffüllung des Isolationsgrabens erfolgt z.B. durch chemisch physikalische Abscheideverfahren (CVD- oder PVD-Prozesse). Da bei der Abscheidung der Verfüllschicht der Isolationsgraben von beiden Grabenseiten her bedeckt wird, ist theoretisch eine Schichtdicke von mindestens der Hälfte der Weite (14 ) nötig, um den geraden Isolationsgraben ohne Kreuzungspunkte zu verfüllen. Für eine komplette Verfüllung des gesamten Isolationsgrabensystems reicht dies aber nicht aus, weil zur kompletten Verfüllung auch der Kreuzungsbereich und damit die Weite (16 ) berücksichtigt werden muss. Die dazu erforderliche Schichtdicke beträgt also mindestens die Hälfte der Weite (16 ) und ist damit wesentlich größer als die Schichtdicke, die zur Verfüllung der Grabenweite (14 ) nötig wäre. Eine größere Schichtdicke bedeutet aber längere Prozesszeiten und eine größere Fehlerquote und damit auch höhere Prozesskosten. - Aus der Druckschrift
US 5 072 266 A ist eine Isolationsgrabenstruktur im Kreuzungs- und Einmündungsbereich von Isolationsgräben von Halbleiterbauelementanordnungen bekannt, welche Gebiete mit Bauelementen hoher elektrischer Spannung gegenüber Nachbargebieten durch die Isolationsgräben elektrisch isolieren, wobei im Zentrum der Kreuzung und im Zentrum der Einmündung der Isolationsgräben eine Mitteninsel (black silicon) aus gleichem Material wie im Gebiet mit Bauelementen aber unbearbeitet vorhanden ist. Das Patent bezieht sich im Besonderen auf einen vertikalen MOSFET, wobei das Gate sich in einem Trench befindet (Trench-Gate). Dabei geht es nicht um Gräben mit hohem Aspektverhältnis für Trench-isolierte Smart-Power-Technologien, sondern um Power-MOSFETs mit spezieller Trench-Gate-Konstruktion, um den elektrischen Durchbruch an der Halbleiteroberfläche zu unterdrücken und eine Schädigung des Gateoxids durch Hot-Carrier-Effekte zu vermeiden. Die Trenchs sind nur 3 bis 4 μm tief. Die in10 dargestellte Insel ("Black Silicon") sind nicht erwünscht. Hier wird nur auf ein verfahrenstechnisches Problem beim Trennätzen hingewiesen, z.B., dass Rückstände der Oxid- Trench-Maske zu ätzendes Silizium maskieren (Spalte 6, Zeilen 11–27). Es ist wünschenswert, ein Layout des Isolationsgrabens mit minimal möglicher Weite zu haben, um bereits mit geringen Schichtdicken, d.h. mit geringen Abscheidezeiten und damit mit geringen Fehlererscheinungen und Kosten, den Graben verfüllen zu können. Für einen stabilen Ätzprozess des Grabens ist jedoch andererseits ein gewisses Aspektverhältnis und damit bei gegebener Dicke der aktiven Siliziumschicht (12 ) eine minimale Weite des Grabens nötig. Damit kann die Forderung nach minimaler Weite nicht durch eine einfache Reduzierung der Weite (14 ) des Isolationsgrabens erfüllt werden. - Ziel der Erfindung ist die lokale Reduzierung der Weite der Isolationsgräben an den Kreuzungs- und Einmündungspunkten hin auf die vorgegebene Weite des Isolationsgrabens außerhalb dieser Punkte.
- Aufgabe der Erfindung ist es, eine SOI-Isolationsgrabenstruktur (d.h. das Layout der SOI-Isolationsgrabenstruktur) anzugeben, die eine möglichst homogene Isolationsgrabenweite auch an Kreuzungs- und Einmündungspunkten ermöglicht, um damit mit möglichst geringem Aufwand bei der Abscheidung der Verfüllschicht den Graben lückenlos, d.h. fehlerlos verfüllen zu können.
- Gelöst wird diese Aufgabe durch eine SOI-Isolationsgrabenstruktur mit den in den Ansprüchen 1 oder 3 angegebenen Merkmalen.
- Die Gegenstände der Ansprüche 1 und 3 weisen die Vorteile auf, dass eine Verringerung der Isolationsgrabenaufweitung im Kreuzungspunkt und damit eine Fehlerreduzierung erreicht wird. Es liegt im Rahmen der erfindungsgemäßen Lösung, dass diese auch für Kreuzungen und Einmündungen mit von 90° abweichenden Winkeln angewendet werden kann.
- Die Erfindung wird nun anhand eines Ausführungsbeispiels unter Zuhilfenahme der Zeichnung erläutert.
- Es zeigen
-
3 die Draufsicht einer 90°-Kreuzung von Isolationsgräben in schematischer Darstellung, wie sie der Erfindung entspricht, und -
4 eine weitere Variante wie in3 jedoch ohne Mitteninsel, dafür mit sich im Kreuzungsbereich verengenden Isolationsgräben. - Eine Verringerung der Isolationsgrabenaufweitung im Kreuzungspunkt kann erreicht werden, indem wie in
3 gezeigt, in der Mitte des Kreuzungspunktes eine Mitteninsel (18 ) bestehend aus der aktiven Siliziumschicht (12 ) mit einer Kantenlänge (32 ) stehen bleibt. Dadurch wird die auszufüllende Weite des Isolationsgrabens auf die Weite (30 ) reduziert und es können entsprechend dünnere Schichten zur Auffüllung des Grabens verwendet werden. Durch eine um 45° gegenüber dem eigentlichen Grabenverlauf gedrehte Anordnung der Mitteninsel (18 ) wird die größte zu verfüllende Breite des Isolationsgrabens (34 ) reduziert und erreicht annähernd den Wert des Abstands (30 ) zwischen der Ecke der Siliziumschicht (12 ) und der Kante der Mitteninsel (18 ). D.h. die diagonale Weite am Kreuzungspunkt wird durch die Anordnung der Mitteninsel (18 ) so reduziert, dass die Summen der diagonalen Abschnitte (34a ) und (34b ) annähernd dem Wert der Isolationsgrabenweite (14 ) entspricht. Dabei kann die Mitteninsel (18 ) jedoch nicht beliebig groß gestaltet werden, um Einflüsse auf die Ätzrate bei der Grabenätzung und die Erzeugung der Grabenisolationsschicht zu vermeiden. - Durch eine entsprechende Ausführung der Kantenlänge (
32 ) der Mitteninsel (18 ) kann erreicht werden, das die verbleibende maximal zu verfüllende Weite (34 ) etwa der halben Weite (14 ) des geraden Isolationsgrabens entspricht. Dadurch kann mit einer minimalen Dicke der abgeschiedenen Verfüllschicht der gesamte Isolationsgraben lückenlos verfüllt werden. Minimale Dicke bedeutet wiederum minimale Prozesszeit, verringerte elastische Spannungen und auch minimale Prozesskosten für den Verfüllschritt. -
4 zeigt ein Ausführungsbeispiel für kleinere elektrische Spannungen. Dabei entfällt die Mitteninsel im Kreuzungspunkt. Der Isolationsgraben wird in der Nähe des Kreuzungspunktes in der Weite reduziert. Es entstehen Substratüberstände (36 ), die die Breite des Isolationsgrabens an der Stelle (38 ) reduzieren. Die diagonale Breite des Isolationsgrabens reduziert sich auf die Breite (40 ). Bei entsprechender Dimensionierung, d.h. bei einer Breite (40 ), die in etwa die halbe Breite (14 ) beträgt, kann der Isolationsgraben mit minimaler Schichtdicke verfüllt werden. -
- 10
- Isolationsgraben
- 12
- aktive Siliziumschicht
- 14
- Breite des einzelnen Isolationsgrabens
- 16
- diagonale Breite des Isolationsgrabens im Schnittpunkt
- 18
- Mitteninsel
- 20
- Trägerscheibe/Substrat
- 22
- vergrabenes Oxid
- 24
- Isolationsschicht
- 26
- Verfüllschicht
- 30
- diagonale
Breite des Isolationsgrabens zwischen der Ecke der aktiven Siliziumschicht (
12 ) und der Mitteninsel (18 ) - 32
- Kantenlänge der
Mitteninsel (
18 ) - 34
- weiteste
Breite zwischen der Ecke der aktiven Siliziumschicht (
12 ) und der Mitteninsel (18 ) - 36
- Überstand
der aktiven Siliziumschicht (
12 ) - 38
- reduzierte Isolationsgrabenbreite
- 40
- diagonale Breite des Isolationsgrabens
Claims (3)
- SOI-Isolationsgrabenstruktur im Kreuzungsbereich und/oder Einmündungsbereich von Isolationsgräben (
14 ) von Halbleiterbauelementeanordnungen, welche Gebiete (12 ) mit unterschiedlichem Potential gegeneinander elektrisch isolieren, wobei im Zentrum des Kreuzungsbereichs und/oder im Zentrum des Einmündungsbereichs der Isolationsgräben (14 ) eine Mitteninsel (18 ) aus gleichem Material wie in unbearbeiteten Gebieten (12 ) vergesehen ist, die in Form, Größe und Lage so ausgebildet ist, dass die Fläche des Kreuzungsbereichs und/oder die Fläche des Einmündungsbereichs so reduziert ist, dass ein in der Breite gegenüber der Breite des Isolationsgrabens (14 ) verringerter Übergang von einem zum anderen Isolationsgraben (14 ) gegeben ist. - SOI-Isolationsgrabenstruktur nach Anspruch 1, dadurch gekennzeichnet, dass die Mitteninsel (
18 ) eine quadratische Form hat und bezüglich ihrer geraden Kanten eine 45°-Drehung gegenüber einer Längsrichtung von Kanten der Isolationsgräben (14 ) aufweist. - SOI-Isolationsgrabenstruktur im Kreuzungsbereich und/oder Einmündungsbereich von Isolationsgräben (
14 ) von Halbleiterbauelementeanordnungen, welche Gebiete (12 ) mit unterschiedlichem Potential gegeneinander elektrisch isolieren, wobei die Breiten der Isolationsgräben (14 ) im Kreuzungsbereich und/oder Einmündungsbereich durch Überstände (36 ) einer aktiven Siliziumschicht (12 ) reduziert sind.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102005059034A DE102005059034B4 (de) | 2005-12-10 | 2005-12-10 | SOI-Isolationsgrabenstrukturen |
| DE112006003227T DE112006003227A5 (de) | 2005-12-10 | 2006-12-08 | Isolationsgrabenkreuzungsstruktur mit reduzierter Spaltweite |
| EP06830490A EP1958250A1 (de) | 2005-12-10 | 2006-12-08 | Isolationsgrabenkreuzungsstruktur mit reduzierter spaltweite |
| US12/096,580 US20090294893A1 (en) | 2005-12-10 | 2006-12-08 | Isolation trench intersection structure with reduced gap width |
| PCT/EP2006/069498 WO2007065953A1 (de) | 2005-12-10 | 2006-12-08 | Isolationsgrabenkreuzungsstruktur mit reduzierter spaltweite |
| JP2008543851A JP2009518839A (ja) | 2005-12-10 | 2006-12-08 | 縮小されたスリット幅を有する絶縁トレンチ交差構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102005059034A DE102005059034B4 (de) | 2005-12-10 | 2005-12-10 | SOI-Isolationsgrabenstrukturen |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE102005059034A1 DE102005059034A1 (de) | 2007-06-14 |
| DE102005059034B4 true DE102005059034B4 (de) | 2007-10-11 |
Family
ID=37852306
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE102005059034A Expired - Lifetime DE102005059034B4 (de) | 2005-12-10 | 2005-12-10 | SOI-Isolationsgrabenstrukturen |
| DE112006003227T Withdrawn DE112006003227A5 (de) | 2005-12-10 | 2006-12-08 | Isolationsgrabenkreuzungsstruktur mit reduzierter Spaltweite |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE112006003227T Withdrawn DE112006003227A5 (de) | 2005-12-10 | 2006-12-08 | Isolationsgrabenkreuzungsstruktur mit reduzierter Spaltweite |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20090294893A1 (de) |
| EP (1) | EP1958250A1 (de) |
| JP (1) | JP2009518839A (de) |
| DE (2) | DE102005059034B4 (de) |
| WO (1) | WO2007065953A1 (de) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007029756A1 (de) * | 2007-06-27 | 2009-01-02 | X-Fab Semiconductor Foundries Ag | Halbleiterstruktur zur Herstellung eines Trägerwaferkontaktes in grabenisolierten SOI-Scheiben |
| DE102008029235B3 (de) * | 2008-06-19 | 2009-10-08 | X-Fab Semiconductor Foundries Ag | Kreuzungen von Isolationsgräben der SOI-Technologie |
| JP5527964B2 (ja) * | 2008-12-15 | 2014-06-25 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法及び半導体装置 |
| FR3046292B1 (fr) * | 2015-12-24 | 2018-02-16 | Aledia | Circuit electronique comprenant des tranchees d'isolation electrique |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5072266A (en) * | 1988-12-27 | 1991-12-10 | Siliconix Incorporated | Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry |
| US5283461A (en) * | 1990-08-06 | 1994-02-01 | Harris Corporation | Trench conductor and crossunder architecture |
| US5734192A (en) * | 1995-12-22 | 1998-03-31 | International Business Machines Corporation | Trench isolation for active areas and first level conductors |
| US6524928B1 (en) * | 1999-03-04 | 2003-02-25 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6216572A (ja) * | 1985-07-15 | 1987-01-24 | Tdk Corp | 縦形半導体装置およびその製造方法 |
| US5059550A (en) * | 1988-10-25 | 1991-10-22 | Sharp Kabushiki Kaisha | Method of forming an element isolating portion in a semiconductor device |
| US5410170A (en) * | 1993-04-14 | 1995-04-25 | Siliconix Incorporated | DMOS power transistors with reduced number of contacts using integrated body-source connections |
| JP3972414B2 (ja) * | 1997-06-20 | 2007-09-05 | ソニー株式会社 | データ判定回路およびデータ判定方法 |
| JP3329707B2 (ja) * | 1997-09-30 | 2002-09-30 | 株式会社東芝 | 半導体装置 |
| US5877521A (en) * | 1998-01-08 | 1999-03-02 | International Business Machines Corporation | SOI active pixel cell design with grounded body contact |
| US6464306B2 (en) * | 2001-02-27 | 2002-10-15 | Delphi Technologies, Inc. | Brake pedal feel emulator with integral force and travel sensors |
| US6621107B2 (en) * | 2001-08-23 | 2003-09-16 | General Semiconductor, Inc. | Trench DMOS transistor with embedded trench schottky rectifier |
-
2005
- 2005-12-10 DE DE102005059034A patent/DE102005059034B4/de not_active Expired - Lifetime
-
2006
- 2006-12-08 JP JP2008543851A patent/JP2009518839A/ja not_active Withdrawn
- 2006-12-08 EP EP06830490A patent/EP1958250A1/de not_active Withdrawn
- 2006-12-08 US US12/096,580 patent/US20090294893A1/en not_active Abandoned
- 2006-12-08 WO PCT/EP2006/069498 patent/WO2007065953A1/de not_active Ceased
- 2006-12-08 DE DE112006003227T patent/DE112006003227A5/de not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5072266A (en) * | 1988-12-27 | 1991-12-10 | Siliconix Incorporated | Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry |
| US5283461A (en) * | 1990-08-06 | 1994-02-01 | Harris Corporation | Trench conductor and crossunder architecture |
| US5734192A (en) * | 1995-12-22 | 1998-03-31 | International Business Machines Corporation | Trench isolation for active areas and first level conductors |
| US6394638B1 (en) * | 1995-12-22 | 2002-05-28 | International Business Machines Corporation | Trench isolation for active areas and first level conductors |
| US6524928B1 (en) * | 1999-03-04 | 2003-02-25 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102005059034A1 (de) | 2007-06-14 |
| WO2007065953A1 (de) | 2007-06-14 |
| US20090294893A1 (en) | 2009-12-03 |
| EP1958250A1 (de) | 2008-08-20 |
| JP2009518839A (ja) | 2009-05-07 |
| DE112006003227A5 (de) | 2008-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1142025B1 (de) | Leistungshalbleiterbauelement | |
| EP3017479B1 (de) | Feldplatten-trench-fet sowie ein halbleiterbauelement | |
| EP1048079A1 (de) | Soi-hochspannungsschalter | |
| EP0888639A1 (de) | Durch feldeffekt steuerbares halbleiterbauelement | |
| DE102005059035B4 (de) | Isolationsgrabenstrukturen für hohe Spannungen | |
| DE2502235A1 (de) | Ladungskopplungs-halbleiteranordnung | |
| DE112017001821T5 (de) | Super-Junction-Leistungstransistor und Herstellungsverfahren von diesem | |
| DE102013113939A1 (de) | Halbleiterbauelement mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements | |
| DE102004002723B4 (de) | Halbleiterbauelement mit einem SOI-Aufbau | |
| DE102005059034B4 (de) | SOI-Isolationsgrabenstrukturen | |
| DE102006011567B4 (de) | Randabschlussstruktur für Halbleiterbauelemente mit Driftstrecke und Halbleiterbauteil | |
| DE102008029235B3 (de) | Kreuzungen von Isolationsgräben der SOI-Technologie | |
| EP3387677B1 (de) | Halbleitertransistor mit superlattice-strukturen | |
| DE4127795A1 (de) | Herstellungsverfahren und aufbau eines mos-transistors | |
| WO2007144416A1 (de) | Mos-leistungstransistoren mit randabschluss mit geringem flächenbedarf | |
| DE102007020249B4 (de) | Halbleiterbauelement, Halbleitersensorstruktur sowie Vorrichtung und Verfahren zum Herstellen eines Halbleiterbauelement | |
| DE112016006500T5 (de) | Halbleiterschaltelement | |
| DE112021004430T5 (de) | Halbleitervorrichtung | |
| WO2007137729A2 (de) | Verfahren zur herstellung einer halbleiteranordnung mit isolationsstruktur, halbleiteranordnung und deren verwendung | |
| DE10338481A1 (de) | Halbleitereinrichtung | |
| DE102007009727B4 (de) | Verfahren zum Herstellen eines Halbleiterbauelements und Transistor-Halbleiterbauelement | |
| DE102013213007B4 (de) | Halbleiterbauelement, Trench-Feldeffekttransistor, Verfahren zur Herstellung eines Trench-Feldeffekttransistors und Verfahren zur Herstellung eines Halbleiterbauelements | |
| DE102005028224B4 (de) | Halbleiterbauteil mit einem Transistor | |
| DE102010035296A1 (de) | Randabschlussstruktur für Transistoren mit hohen Durchbruchspannungen | |
| DE102005039804B4 (de) | Laterales Halbleiterbauelement mit Driftstrecke und Potentialverteilungsstruktur, Verwendung des Halbleiterbauelements sowie Verfahren zur Herstellung desselben |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8364 | No opposition during term of opposition | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
| R409 | Internal rectification of the legal status completed | ||
| R409 | Internal rectification of the legal status completed | ||
| R082 | Change of representative |
Representative=s name: LEONHARD, REIMUND, DIPL.-ING., DE |
|
| R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0021762000 Ipc: H10W0010100000 |
|
| R071 | Expiry of right |