CN116798465A - 操作存储设备的方法以及存储设备 - Google Patents
操作存储设备的方法以及存储设备 Download PDFInfo
- Publication number
- CN116798465A CN116798465A CN202310286126.9A CN202310286126A CN116798465A CN 116798465 A CN116798465 A CN 116798465A CN 202310286126 A CN202310286126 A CN 202310286126A CN 116798465 A CN116798465 A CN 116798465A
- Authority
- CN
- China
- Prior art keywords
- precharge
- memory device
- output node
- memory
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Static Random-Access Memory (AREA)
Abstract
提供一种操作存储设备的方法，包括：基于存储设备的单元的激活输入对所述单元的输出节点预充电。提供一种存储设备，包括预充电电路被配置为基于用于存储设备的单元的激活输入对所述单元的输出节点预充电。使用上述技术方案，可以降低功耗。
Description
技术领域
本发明涉及电路技术领域，特别涉及预充电电路。
背景技术
在常规计算设备中，存储器功能块与处理器功能块分开。从存储器中获取数据以在处理器功能块中执行操作。
存算一体(Compute-in-memory，CIM)设备是可以在存储器中执行操作(例如运算)的设备。这种架构可以具有提高速度或降低功耗的优点。CIM设备的应用示例之一是实施神经网络(neural network)。神经网络广泛使用乘法累加运算(multiply accumulateoperation)，其中多个输入乘以多个滤波器(filter)权重，然后对多个乘积求和。CIM设备可以包括用于执行乘法和累加运算的硬件以及用于存储滤波器权重的存储单元。
发明内容
一些方面涉及一种操作存储设备的方法，该方法包括基于用于存储设备的单元的激活输入(activation input)对单元的输出节点进行预充电(precharge)。
一些方面涉及包括预充电电路的存储设备，该预充电电路被配置为基于用于存储设备的单元的激活输入对单元的输出节点预充电。
本申请基于存储设备的单元的激活输入对单元的输出节点进行预充电，可以降低功耗。
前述概述是以举例说明的方式提供的，并不旨在限制。
附图说明
附图并非在按比例绘制。在附图中，各个图中所示的每个相同或几乎相同的部件由相似的数字表示。为清楚起见，并非每幅图中的每个组件都标记。
图1示出具有按行(row)和列(column)布置的CIM单元阵列的CIM设备的高级框图。
图2是示出CIM单元的功能电路块和向CIM单元提供信号的功能电路块的框图。
图3示出了CIM单元的一个示例的附加细节，其中计算电路被配置为执行输入A与存储在存储单元中的值W的乘法。
图4A-4C示出用于根据激活输入执行预充电的实施例。
图5A-5C示出用于根据激活输入执行预充电的实施例。
图6示出CIM单元1可以具有存储各自权重W的多个存储单元和将输入A提供给对应于所选权重W的所选乘法路径的晶体管栅极的解复用器12。
图7示出包括脉冲产生器的预充电逻辑的实例，脉冲产生器被配置为响应于多个输入信号中的任一个或多个的改变而产生脉冲以启动预充电。
具体实施方式
由于预充电操作，本文描述的设备和技术允许降低存储器阵列中的功耗。发明人已经认识到，对单元的输出节点进行预充电的传统技术会导致连接到输出节点的预充电装置(precharge device)的频繁切换，由于预充电装置的栅极电容的频繁充电和放电而导致高功耗。可以通过不频繁的切换预充电装置来降低功耗。在一些实施例中，存储单元的预充电操作可以由对应于存储单元的激活输入触发。由于激活信号相对的不频繁的改变值，因此可以不频繁的切换预充电装置，可以降低预充电带来的功耗。这样的技术可以用在CIM设备或具有存储器阵列的其他设备中。
图1示出了CIM设备10的高级框图，该设备10具有以行和列排列的CIM单元1的阵列。CIM设备10可以具有任意数量的行和列。每个CIM单元1具有至少一个存储单元和关联的计算电路，如下文进一步讨论的。在执行计算操作之前，需要对计算电路的输出节点进行预充电。
图2是示出根据一些实施例的CIM单元1的功能电路块的框图。CIM单元1包括存储单元2、基于激活输入A和存储在存储单元中的值W执行计算的计算电路3、以及对计算电路3的输出节点进行预充电的预充电装置4。预充电逻辑5可以控制预充电装置4以合适的定时(timing)对计算电路3的输出节点7进行预充电。在一些实施例中，预充电装置4可以响应于激活输入A而被开启(导通)。在预充电操作之后，预充电装置4被关闭(不导通)。当CIM设备10执行计算操作时，计算电路3准备使用输入A和存储在存储单元2中的值W来执行计算。当CIM设备10控制计算电路3执行计算操作时，计算结果被提供给输出节点7。存储单元2可以是任何合适类型的存储单元，例如静态随机存取存储器(static random access memory，SRAM)单元或三态内容可寻址存储器(ternary content addressable memory，TCAM)单元。
图3示出了根据一些实施例的CIM单元的一个示例的附加细节。在该实施例中，计算电路3a包括乘法路径，乘法路径包括：第一晶体管和第二晶体管，第一晶体管包括控制端，第一端和第二端，其中，第一晶体管的控制端接收值W，第一晶体管的第二端耦接地，第一晶体管的第一端与第二晶体管的第二端耦接，第二晶体管包括控制端，第一端和第二端，第二晶体管的控制端接收激活输入A，第二晶体管的第一端耦接节点MB。预充电装置4a可以是PMOS晶体管，PMOS晶体管包括控制端，第一端，第二端，其中，PMOS晶体管的控制端接收信号PRCHG，第一端耦接电源轨8，第二端耦接节点MB。反相器11的输入耦接节点MB，弱PMOS器件包括控制端，第一端和第二端，弱PMOS器件的控制端耦接反相器11的输出，弱PMOS器件的第一端耦接电源轨8，第二端耦接节点MB。在此实例中，计算电路3a被配置为执行激活输入A与存储在存储单元2中的值W的乘法。预充电逻辑5提供信号PRCHG，该信号PRCHG用于控制预充电装置4a以对输出节点7a预充电，也被示出为节点MB。预充电装置4a可以是PMOS晶体管，其被控制以响应于具有低逻辑电平的信号PRCHG来执行预充电操作。在预充电操作期间，预充电装置4a导通(conductive)，并将输出节点7a连接到电源轨8。CIM单元1可以包括反相器11，反相器11将节点MB的信号MB反相以产生信号M。信号M可以提供给加法器树(addertree)以执行乘法累加计算的加法部分。当执行计算操作时，输入A乘以存储在存储单元2中的值W。值A和W可以是数字值。如果A和W都是逻辑高电平，输出节点7a被下拉到地(逻辑低电平)。如果A或W或两者均为逻辑低电平，则输出节点7a不会被下拉至地，而是保持在预充电电压(在该示例中为逻辑高电平)。CIM单元1可以包括用于当预充电装置关闭并且A或W或两者具有低逻辑电平时将MB保持在高逻辑电平的电路：在该示例中，弱PMOS器件执行此功能。
图4A示出CIM单元的实施例的电路图，其中预充电装置4a的栅极连接到激活输入A。如图4B的真值表(truth table)中所示，当激活输入A具有逻辑值0时，预充电装置4a导通并将节点MB预充电至电源轨8的电压。图4C示出导致MB被预充电到高逻辑值的具有低逻辑值的激活输入A的时序。当执行计算操作并且A和W都具有高逻辑值时，节点MB被下拉到低逻辑值。
图5A示出了另一个实施例的示意图，其中预充电逻辑5a响应于激活输入A产生预充电信号PRCHG。预充电逻辑5a包括脉冲产生器51和其他逻辑电路。脉冲产生器51接收脉冲信号CLK和使能信号EN，产生脉冲信号PCLK。其他逻辑电路包括反相器和与门，反相器接收脉冲信号PCLK，并输出脉冲信号PCLK的反相信号，与门的一输入端接收脉冲信号PCLK的反相信号，另一输入端接收激活输入A，与门的输出端输出预充电信号PRCHG。使用预充电逻辑5a，可以由具有低逻辑电平的逻辑信号A或响应于响应使能信号EN而产生的脉冲信号PCLK来启动预充电操作。图5C示出脉冲产生器51的结构，本领域技术人员可以理解的是脉冲产生器51也可以采用其他的结构，并不限于图5C所示出的结构。图5B示出图5A中所示的信号的时序图，信号PEN是脉冲产生器51的内部信号。在一些实施例中，当在CIM设备10中使能计算操作时，使能信号EN可以从低逻辑电平转变为高逻辑电平。作为响应，脉冲产生器51可以产生导致执行初始的预充电操作的脉冲。具体的，参见图5B，当EN从低电平变为高电平时，边缘检测器(Edge Detector)会生成一个高电平信号PEN。MST LAT是负电平敏感锁存器，SLV LAT是正电平敏感锁存器。当EN从低电平变为高电平且CLK为低电平时，MST LAT输出为高电平。此时，SLV LAT被禁用，因此它保持先前的低值，该值被反相器(INV)反向。因此与门的两个输入都为高电平，使PEN为高电平。如果脉冲产生电路(Pulsegen)的D输入在CLK上升沿之前为高电平，则它会生成一个脉冲。因此，如果EN从低变为高，生成PCLK脉冲。如果EN从高变为低，则PEN为低电平，因此不生成PCLK。
图6示出CIM单元可具有多个存储单元和解复用器12，多个存储单元用于存储各自权重W，解复用器(demultiplexer，DEMUX)12用于将输入A提供到对应于所选权重W的所选乘法路径(multiplier path)的晶体管栅极。选择信号FA[u:0]是解复用器的选择信号，它决定选择哪个滤波器权重W，并将激活信号A施加到与所选权重W对应的晶体管RWL的栅极。其中，FA[u:0]是u+1位滤波器地址输入，图中的W0,W1，…WR-1,WR表示权重，R＝2(u+1)-1。图中的RWL[0]，RWL[1]，…RWL[R-1]，RWL[R]表示晶体管。
在一些实施例中，预充电操作可以响应于选择信号FA[u:0]的改变而被触发。为此，预充电逻辑5a的使能信号EN可以是选择信号FA[u:0]。备选地或附加地，可以响应于多个信号中的任何一个的改变来触发预充电操作，例如当在CIM设备10中使能(enable)计算操作时切换到逻辑高电平的使能信号EN，以及FA[u:0]。预充电逻辑5可以响应于任何这样的信号的改变而激活预充电操作。图7示出了诸如预充电逻辑5b的这种预充电逻辑的示例，其包括脉冲产生器71，其被配置为响应于使能信号EN或选择信号FA[u:0]的改变而产生脉冲以启动预充电。其中，当FA[u:0]的任何位从低变到高或从高变到低，脉冲产生器71会产生脉冲。
在权利要求中使用诸如“第一”、“第二”、“第三”等顺序术语来修饰权利要求要素本身并不意味着一个权利要求要素相对于另一个权利要求要素的任何优先级、优先权或次序或者执行方法动作的时间顺序，但仅用作标签以区分具有特定名称的一个权利要求元素与具有相同名称(但使用序数术语)的另一个权利要求元素。
此外，此处使用的措辞和术语是为了描述的目的，不应被视为限制。“包括”、“包含”、“具有”、或“涉及”及其变形的使用在本文中意在涵盖其后列出的项目及其等同物以及附加项目。
使用“耦接”或“连接”是指电路元件或信号直接的相互连接或者通过中间元件间接的互相连接。
术语“大约”、“基本上”和“大致”在一些实施例中可用于表示在目标值的±20％以内，在一些实施例中在目标值的±10％以内，在一些实施例中在目标值的±5％以内，在一些实施例中在目标值的±2％以内。术语“大约”、“基本上”和“大致”可以包括目标值。
本领域的技术人员将容易地观察到，在保持本发明教导的同时，可以做出许多该装置和方法的修改和改变。因此，上述公开内容应被解释为仅由所附权利要求书的界限和范围所限制。
Claims (23)
1.一种操作存储设备的方法，其特征在于，该方法包括：
基于存储设备的单元的激活输入对所述单元的输出节点预充电。
2.根据权利要求1所述的方法，其特征在于，当所述激活输入具有第一逻辑电平时执行所述预充电。
3.根据权利要求1所述的方法，其特征在于，通过使用晶体管将所述输出节点耦接到电源轨来执行所述预充电。
4.根据权利要求3所述的方法，其特征在于，所述晶体管包括PMOS晶体管。
5.根据权利要求1所述的方法，其特征在于，所述存储设备是存算一体CIM设备，并且所述单元包括存储单元和计算电路，所述计算电路被配置为基于所述激活输入和存储在所述存储单元中的值来执行计算。
6.根据权利要求5所述的方法，其特征在于，所述计算包括乘法。
7.根据权利要求1所述的方法，其特征在于，还包括响应于使能信号对所述输出节点预充电。
8.根据权利要求7所述的方法，其特征在于，还包括响应于所述使能信号的改变产生脉冲。
9.根据权利要求1所述的方法，其特征在于，所述单元存储基于选择信号可选择的多个滤波器权重，并且所述方法还包括响应于所述选择信号的改变对所述输出节点预充电。
10.根据权利要求1所述的方法，其特征在于，所述单元包括静态随机存取存储器SRAM单元和/或三态内容可寻址存储器TCAM单元。
11.一种存储设备，其特征在于，包括：
预充电电路被配置为基于存储设备的单元的激活输入对所述单元的输出节点预充电。
12.根据权利要求11所述的存储设备，其特征在于，当所述激活输入具有第一逻辑电平时，所述预充电电路对所述输出节点预充电。
13.根据权利要求11所述的存储设备，其特征在于，所述预充电电路包括晶体管，所述晶体管被配置为将所述输出节点耦接到电源轨。
14.根据权利要求13所述的存储设备，其特征在于，所述晶体管包括PMOS晶体管。
15.根据权利要求11所述的存储设备，其特征在于，所述存储设备是存算一体CIM设备，并且所述单元包括存储单元和计算电路，所述计算电路被配置为基于所述激活输入和存储在所述存储单元中的值来执行计算。
16.根据权利要求15所述的存储设备，其特征在于，所述计算包括乘法。
17.根据权利要求11所述的存储设备，其特征在于，所述预充电电路被配置为响应于使能信号对所述输出节点预充电。
18.根据权利要求11所述的存储设备，其特征在于，所述预充电电路包含脉冲产生器。
19.根据权利要求11所述的存储设备，其特征在于，所述单元存储基于选择信号可选择的多个滤波器权重，并且所述预充电电路被配置为响应于所述选择信号的改变对所述输出节点预充电。
20.根据权利要求11所述的存储设备，其特征在于，所述单元包含静态随机存取存储器SRAM单元和/或三态内容可寻址存储器TCAM单元。
21.根据权利要求11所述的存储设备，其特征在于，所述存储设备包括预充电电路，所述预充电电路包括：
预充电逻辑，响应于激活输入具有第一逻辑电平或响应于脉冲信号，产生控制信号，所述控制信号用于控制预充电装置以对所述输出节点预充电；
预充电装置，用于接收控制信号，在所述控制信号的控制下对所述输出节点预充电。
22.根据权利要求11所述的存储设备，其特征在于，所述脉冲信号是响应于使能信号EN或响应于选择信号的改变而产生的，其中所述选择信号用于选择滤波器权重。
23.根据权利要求22所述的存储设备，其特征在于，还包括：解复用器，用于将所述激活输入提供到对应于所述选择信号所选的滤波器权重的乘法路径。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US63/322,251 | 2022-03-22 | ||
| US18/175,511 US12327602B2 (en) | 2022-03-22 | 2023-02-27 | Reducing precharge power consumption in a memory array |
| US18/175,511 | 2023-02-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116798465A true CN116798465A (zh) | 2023-09-22 |
Family
ID=88038783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310286126.9A Pending CN116798465A (zh) | 2022-03-22 | 2023-03-22 | 操作存储设备的方法以及存储设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116798465A (zh) |
-
2023
- 2023-03-22 CN CN202310286126.9A patent/CN116798465A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI896590B (zh) | 低功率記憶體內計算位元格 | |
| US8422313B2 (en) | Reduced power consumption memory circuitry | |
| JP3851224B2 (ja) | 内容アドレス・メモリ装置 | |
| JP3123582B2 (ja) | ランダムアクセスメモリとその読取り・書込み回路、およびデータパケットの読取り・書込み方法 | |
| US10770132B1 (en) | SRAM with burst mode address comparator | |
| TWI849433B (zh) | 用於實行記憶體內計算的計算裝置、記憶體控制器及方法 | |
| US4636991A (en) | Summation of address transition signals | |
| TWI881308B (zh) | 操作存儲設備的方法以及存儲設備 | |
| WO2020247505A1 (en) | Sram with burst mode operation | |
| TW202234398A (zh) | 具有電容性耦合寫操作的記憶體內計算位元單元 | |
| CN113889158B (zh) | 一种基于sram的存内计算电路、装置及电子设备 | |
| US8649230B2 (en) | Write circuitry for hierarchical memory architectures | |
| CN116798465A (zh) | 操作存储设备的方法以及存储设备 | |
| CN114944180B (zh) | 一种基于复制列的可配权重脉冲发生装置 | |
| US20230131308A1 (en) | Memory devices, computing devices, and methods for in-memory computing | |
| CN116469433A (zh) | 自回存10t-sram单元、阵列结构、及存内运算全阵列激活电路 | |
| US12354657B2 (en) | Reducing precharge current surge in digital compute in memory | |
| CN116798464A (zh) | 存算一体设备以及减少存储器中预充电电流浪涌的方法 | |
| KR102775039B1 (ko) | 버스트 모드 어드레스 비교기를 갖는 의사 이중 포트 sram | |
| US11551748B2 (en) | System and method for recycling energy of static random-access memory (SRAM) write circuit | |
| CN117133337A (zh) | 使用静态随机存取存储器（sram）阵列分段的存储器内计算电路 | |
| JP2025537048A (ja) | メモリおよびメモリ内プロセッサ | |
| KR960012018A (ko) | 데이타리세트회로를 가지는 반도체메모리장치 및 그 데이타리세트방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |