[go: up one dir, main page]

CN102646676B - 一种tft阵列基板 - Google Patents

一种tft阵列基板 Download PDF

Info

Publication number
CN102646676B
CN102646676B CN201110344454.7A CN201110344454A CN102646676B CN 102646676 B CN102646676 B CN 102646676B CN 201110344454 A CN201110344454 A CN 201110344454A CN 102646676 B CN102646676 B CN 102646676B
Authority
CN
China
Prior art keywords
layer
semiconductor layer
array substrate
electrode
tft array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110344454.7A
Other languages
English (en)
Other versions
CN102646676A (zh
Inventor
刘翔
薛建设
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201110344454.7A priority Critical patent/CN102646676B/zh
Priority to PCT/CN2012/080382 priority patent/WO2013063971A1/zh
Priority to JP2014539219A priority patent/JP2015501549A/ja
Priority to KR1020127030279A priority patent/KR101456354B1/ko
Priority to EP12791676.5A priority patent/EP2779249B1/en
Priority to US13/701,877 priority patent/US9263594B2/en
Publication of CN102646676A publication Critical patent/CN102646676A/zh
Application granted granted Critical
Publication of CN102646676B publication Critical patent/CN102646676B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种TFT阵列基板，其包括：基板(1)和薄膜晶体管，所述薄膜晶体管包括栅电极(2)、半导体层(5)、源电极(8)和漏电极(9)，所述半导体层(5)相邻的图层采用复合层结构，所述复合层结构包括由能够避免半导体层(5)失氧的绝缘材料制成的与半导体层(5)接触的保护层和由易刻蚀的绝缘材料制成的绝缘层。本发明TFT阵列基板既能提高TFT的稳定性，又适合TFT阵列基板的大批量生产。

Description

一种TFT阵列基板
技术领域
本发明属于显示器制造技术领域，具体涉及一种TFT(ThinFilm Transistor，薄膜晶体管技术)阵列基板。
背景技术
随着显示器制造技术的发展，TFT-LCD(Thin Film TransistorLiquid Crystal Display，薄膜晶体管液晶显示器)因具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。
现有技术中制作TFT阵列基板的工艺过程一般包括：在基板上依次沉积栅极金属薄膜、栅极绝缘薄膜、金属氧化物薄膜、源漏极金属薄膜、钝化层薄膜以及透明导电薄膜，通过数次光刻工艺依次形成栅电极、栅极绝缘层、半导体层、源电极、漏电极、钝化层以及透明像素电极的图形，所述一次光刻工艺依次包括成膜、曝光、显影、刻蚀和剥离等工艺，其中刻蚀工艺包括干法刻蚀和湿法刻蚀。所述湿法刻蚀存在各向异性较差、钻刻严重、对图形的控制性较差、不能用于小的特征尺寸、产生大量的化学废液等缺点，相对而言，干法刻蚀因具备各向异性好，可控性、灵活性、重复性好，细线条操作安全，易实现自动化，无化学废液，处理过程未引入污染，洁净度高等优点而被广泛应用于TFT阵列基板的光刻工艺中。
在上述制作TFT阵列基板的工艺过程中，半导体层与源电极以及漏电极的形成是在连续的工艺下完成的，即先沉积半导体层，再沉积源电极和漏电极，为防止在沉积源电极和漏电极时对半导体层的破坏，一般会在半导体层上面沉积一层刻蚀阻挡层，然后再沉积源电极和漏电极，即所述刻蚀阻挡层位于半导体层上方的源电极和漏电极之间的沟道之中。所述半导体层的一面接触刻蚀阻挡层，另一面接触栅极绝缘层，其中刻蚀阻挡层与栅极绝缘层一般采用SiNx、Al2O3或SiOx等绝缘材料制成，由于半导体层是采用金属氧化物材料制成的，如果所述刻蚀阻挡层与栅极绝缘层采用SiNx制成，刻蚀阻挡层与栅极绝缘层中的SiNx会夺取构成半导体层的金属氧化物中的氧离子，造成半导体层中的金属氧化物失氧，从而导致TFT阵列基板的性能不稳定。
为了提高TFT阵列基板的稳定性，刻蚀阻挡层与栅极绝缘层也可采用Al2O3或SiOx制成，但是采用干法刻蚀时，如果采用Al2O3或SiOx来形成刻蚀阻挡层与栅极绝缘层的图形，其在刻蚀时速率较低，不利于大批量生产。
发明内容
本发明所要解决的技术问题是针对现有技术中存在的上述问题，提供一种既能提高TFT的稳定性，又适合大批量生产的TFT阵列基板。
解决本发明技术问题所采用的技术方案如下：
提供一种TFT阵列基板，包括：基板和薄膜晶体管，所述薄膜晶体管包括栅电极、半导体层、源电极和漏电极，其特征在于，所述半导体层相邻的图层采用复合层结构，所述复合层结构包括由能够避免半导体层失氧的绝缘材料制成的与半导体层接触的保护层和由易刻蚀的绝缘材料制成的绝缘层。
优选的是，所述复合层结构为位于栅电极和半导体层之间、且与半导体层的下侧相邻的栅极绝缘复合层结构，该栅极绝缘复合层结构包括由能够避免半导体层失氧的绝缘材料制成的与半导体层接触的栅极绝缘保护层和由易刻蚀的绝缘材料制成的栅极绝缘层。
进一步优选，所述源电极与漏电极之间设置有沟道，所述复合层结构为位于所述沟道之中、且与半导体层的上侧相邻的刻蚀阻挡复合层结构，该刻蚀阻挡复合层结构包括由能够避免半导体层失氧的绝缘材料制成的与半导体层接触的刻蚀阻挡保护层和由易刻蚀的绝缘材料制成的刻蚀阻挡绝缘层。
优选的是，所述复合层结构为位于基板和半导体层之间、且与半导体层的下侧相邻的修饰绝缘复合层结构，该修饰绝缘复合层结构包括由能够避免半导体层失氧的绝缘材料制成的与半导体层接触的修饰绝缘保护层和由易刻蚀的绝缘材料制成的修饰绝缘层。
进一步优选，所述源电极与漏电极之间设置有沟道，所述复合层结构为位于所述沟道之中、且与半导体层的上侧相邻的刻蚀阻挡复合层结构，该刻蚀阻挡复合层结构包括由能够避免半导体层失氧的绝缘材料制成的与半导体层接触的刻蚀阻挡保护层和由易刻蚀的绝缘材料制成的刻蚀阻挡绝缘层。
优选的是，所述保护层与绝缘层的厚度比例为1/10～3/5。
进一步优选，所述保护层的厚度范围为所述绝缘层的厚度范围为
优选的是，所述保护层采用硅氧化物或金属氧化物制成，所述绝缘层采用采用氮化物或者有机绝缘材料制成。
进一步优选，所述保护层采用SiOx或者Al2O3制成，所述绝缘层采用SiNx或者有机树脂制成；所述保护层与绝缘层均采用等离子体增强化学气相沉积法或者溅射的方法形成。
其中，生成SiNx所对应的反应气体为SiH4、NH3与N2，或者SiH2Cl2、NH3与N2。
本发明所述TFT阵列基板中，与半导体层相邻的图层采用复合层结构，在所述复合层结构中，与半导体层接触的保护层采用能够避免半导体层失氧的绝缘材料制成，例如可采用硅氧化物或金属氧化物制成，此种结构可以避免半导体层失氧，有利于提升TFT阵列基板的稳定性；与所述保护层接触(即未与半导体层接触)的绝缘层采用易刻蚀的绝缘材料制成，例如采用氮化物或有机绝缘材料制成，此种结构有利于提升该阵列基板的整体刻蚀速度，有利于提升产能，适合大批量的生产。
附图说明
图1为本发明实施例1中TFT阵列基板的结构示意图；
其中：图1(a)为实施例1中第一次光刻工艺完成之后的TFT阵列基板的结构示意图；
图1(b)为实施例1中第二次光刻工艺完成之后的TFT阵列基板的结构示意图；
图1(c)为实施例1中第三次光刻工艺完成之后的TFT阵列基板的结构示意图；
图1(d)为实施例1中第四次光刻工艺完成之后的TFT阵列基板的结构示意图；
图1(e)为实施例1中第五次光刻工艺完成之后的TFT阵列基板的结构示意图；
图1(f)为实施例1中第六次光刻工艺完成之后的TFT阵列基板的结构示意图；
图2为本发明实施例2中TFT阵列基板的结构示意图；
其中：图2(a)为实施例2中第一次光刻工艺完成之后的TFT阵列基板的结构示意图；
图2(b)为实施例2中第二次光刻工艺完成之后的TFT阵列基板的结构示意图；
图2(c)为实施例2中第三次光刻工艺完成之后的TFT阵列基板的结构示意图；
图2(d)为实施例2中第四次光刻工艺完成之后的TFT阵列基板的结构示意图；
图2(e)为实施例2中第五次光刻工艺完成之后的TFT阵列基板的结构示意图；
图2(f)为实施例2中第六次光刻工艺完成之后的TFT阵列基板的结构示意图。
图中：1-基板；2-栅电极；3-栅极绝缘层；4-栅极绝缘保护层；5-半导体层；6-刻蚀阻挡保护层；7-刻蚀阻挡绝缘层；8-源电极；9-漏电极；10-钝化层；11-透明像素电极；12-过孔；13-修饰绝缘保护层；14-修饰绝缘层。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明TFT阵列基板作进一步详细描述。
本发明中，该TFT阵列基板包括：基板1和薄膜晶体管，所述薄膜晶体管包括栅电极2、半导体层5、源电极8和漏电极9，其特征在于，所述半导体层5相邻的图层采用复合层结构，所述复合层结构包括由能够避免半导体层5失氧的绝缘材料制成的与半导体层5接触的保护层和由易刻蚀的绝缘材料制成的绝缘层。
实施例1：
如图1(f)所示，本实施例中，TFT阵列基板包括：基板1；形成在基板上的栅电极2；覆盖在栅电极2上并延伸至所述基板1上的栅极绝缘层3；覆盖在栅极绝缘层3上的栅极绝缘保护层4；形成在栅极绝缘保护层4上的半导体层5；形成在半导体层5上的源电极8与漏电极9，所述源电极8与漏电极9之间设置有沟道；形成在所述沟道之中的刻蚀阻挡保护层6与刻蚀阻挡绝缘层7，所述刻蚀阻挡保护层6位于刻蚀阻挡绝缘层7下方并与半导体层5接触；钝化层10，所述钝化层将源电极8、刻蚀阻挡绝缘层7、漏电极9以及栅极绝缘保护层4完全覆盖，所述钝化层10覆盖漏电极9的部分开有过孔12；形成在钝化层10上的透明像素电极11，所述透明像素电极11通过过孔12与漏电极9连接。
本实施例中，所述栅极绝缘层3/刻蚀阻挡绝缘层7的厚度范围为其可采用氮化物或者有机绝缘材料制成，如采用SiNx或者有机树脂制成，其中，生成SiNx所对应的反应气体为SiH4、NH3与N2，或者SiH2Cl2、NH3与N2；所述栅极绝缘保护层4/刻蚀阻挡保护层6的厚度范围为其可采用硅氧化物或金属氧化物制成，如采用SiOx或Al2O3制成。
所述栅极绝缘层3、栅极绝缘保护层4、刻蚀阻挡保护层6与刻蚀阻挡绝缘层7采用PECVD(Plasma Enhanced Chemical VaporDeposition，等离子体增强化学气相沉积法)或者采用溅射的方法形成。综上，与半导体层5接触的栅极绝缘保护层4和刻蚀阻挡保护层6均采用避免半导体层5失氧的材料制成，但所述材料较难刻蚀，而未与半导体层5接触的栅极绝缘层3和刻蚀阻挡绝缘层7均采用易刻蚀的材料制成，且栅极绝缘保护层4与栅极绝缘层3的厚度比例为1/10～3/5，刻蚀阻挡保护层6与刻蚀阻挡绝缘层7的厚度比例为1/10～3/5，由于采用上述材料制成的复合层结构既不会夺取半导体层5中的氧离子，从而可提升TFT阵列基板的稳定性，又可以提升栅极绝缘层与刻蚀阻挡层的刻蚀速度，有利于提升产能，适合大批量的生产。
所述基板1可采用透明的无碱玻璃基板或者石英基板，或者采用其他具有一定硬度的透明基板；所述半导体层5采用溅射的方法形成，其厚度范围为所述栅电极2、源电极8与漏电极9采用溅射或热蒸发的方法形成，其厚度范围为 栅电极2、源电极8与漏电极9可采用Cr、W、Cu、Ti、Ta或Mo中的任一所形成的单层膜制成，或者采用以上任一金属的合金制成，或者采用以上金属的任意组合所形成的多层膜制成；所述钝化层10采用PECVD形成，其厚度范围为钝化层10可采用氧化物、氮化物或者氧氮化合物制成，其中，形成所述氮化物对应的反应气体可以为SiH4、NH3与N2，或者SiH2Cl2、NH3与N2；透明像素电极11采用溅射或热蒸发的方法形成，其厚度范围为透明像素电极11可采用透明金属氧化物材料制成，例如采用ITO薄膜或IZO薄膜制成。
本实施例TFT阵列基板采用六次光刻工艺过程形成，具体工艺流程如下：
步骤①，如图1(a)所示，在基板1上沉积栅极金属薄膜，通过第一次光刻工艺形成栅电极3和栅极扫描线(图中未示出)的图形；
步骤②，如图1(b)所示，在完成步骤①的基板上依次沉积两层栅极绝缘薄膜、金属氧化物薄膜，通过第二次光刻工艺形成栅极绝缘层3、栅极绝缘保护层4与半导体层5的图形，所述栅极绝缘层3覆盖在栅电极2上并延伸至基板1上，所述栅极绝缘保护层4覆盖在栅极绝缘层3上，其平面面积尺寸与栅极绝缘层3的平面面积尺寸相等；
步骤③，如图1(c)所示，在完成步骤②的基板上沉积两层刻蚀阻挡绝缘薄膜，通过第三次光刻工艺形成刻蚀阻挡保护层6与刻蚀阻挡绝缘层7的图形，所述刻蚀阻挡绝缘层7覆盖在刻蚀阻挡保护层6上并与其平面尺寸相同，所述刻蚀阻挡保护层6位于半导体层5上并与之接触；
步骤④，如图1(d)所示，在完成步骤③的基板上沉积源漏极金属薄膜，通过第四次光刻工艺形成源电极8、漏电极9与数据扫描线(图中未示出)的图形，所述源电极8与漏电极9位于半导体层5上，并分别位于刻蚀阻挡保护层6与刻蚀阻挡绝缘层7的两侧；
步骤⑤，如图1(e)所示，在完成步骤④的基板上沉积钝化层薄膜，通过第五次光刻工艺形成钝化层10及过孔12的图形，使所述过孔12位于漏电极9上方；
步骤⑥，如图1(f)所示，在完成步骤⑤的基板上沉积透明导电薄膜，通过第六次光刻工艺形成透明像素电极11的图形，使所述透明像素电极11位于过孔12上方，并使透明像素电极11通过过孔12与漏电极9连接。
本实施例中，各次光刻工艺中的刻蚀工艺采用干法刻蚀。
实施例2：
如图2(f)所示，本实施例中，TFT阵列基板包括：基板1；覆盖在基板上的修饰绝缘层14；覆盖在修饰绝缘层14上的修饰绝缘保护层13；形成在修饰绝缘保护层13上的半导体层5；形成在半导体层5上的源电极8与漏电极9，所述源电极8与漏电极9之间设置有沟道；形成在所述沟道之中的刻蚀阻挡保护层6与刻蚀阻挡绝缘层7，所述刻蚀阻挡保护层6位于刻蚀阻挡绝缘层7下方并与半导体层5接触；栅极绝缘层3，所述栅极绝缘层3将源电极8、刻蚀阻挡绝缘层7、漏电极9以及栅极绝缘保护层4完全覆盖，所述栅极绝缘层3覆盖漏电极9的部分开有过孔12；形成在栅极绝缘层3上的透明像素电极11，所述透明像素电极11通过过孔12与漏电极9连接。
所述修饰绝缘层14的材质、厚度及形成方法与实施例1中的栅极绝缘层3/刻蚀阻挡绝缘层7相同；所述修饰绝缘保护层13的材质、厚度及形成方法与实施例1中的栅极绝缘保护层4/刻蚀阻挡保护层6相同。
本实施例中栅极绝缘层3不与半导体层5直接接触，因而可采用单层结构，该单层结构的材质、厚度及形成方法可与实施例1中的栅极绝缘层3/刻蚀阻挡绝缘层7相同，也可与实施例1中的栅极绝缘保护层4/刻蚀阻挡保护层6相同。组成本实施例阵列基板结构的其他各层的材质、厚度及形成方法与实施例1相同，不再赘述。
本实施例TFT阵列基板采用六次光刻工艺过程形成，具体工艺流程如下：
步骤①，如图2(a)所示，在基板1上依次沉积两层修饰绝缘薄膜、金属氧化物薄膜，通过第一次光刻工艺形成修饰绝缘层14、修饰绝缘保护层13与半导体层5的图形，所述修饰绝缘保护层13覆盖在修饰绝缘层14上并与其平面尺寸相同，所述修饰绝缘层14覆盖在基板1上；
步骤②，如图2(b)所示，在完成步骤①的基板上沉积两层刻蚀阻挡绝缘薄膜，通过第二次光刻工艺形成刻蚀阻挡保护层6与刻蚀阻挡绝缘层7的图形，所述刻蚀阻挡绝缘层7覆盖在刻蚀阻挡保护层6上并与其平面尺寸相同，所述刻蚀阻挡保护层6位于半导体层5上并与之接触；
步骤③，如图2(c)所示，在完成步骤②的基板上沉积源漏极金属薄膜，通过第三次光刻工艺形成源电极8、漏电极9与数据扫描线(图中未示出)的图形，所述源电极8与漏电极9位于半导体层5上，并分别位于刻蚀阻挡保护层6与刻蚀阻挡绝缘层7的两侧；
步骤④，如图2(d)所示，在完成步骤③的基板上沉积栅极绝缘薄膜，通过第四次光刻工艺形成栅极绝缘层3及过孔12的图形，使所述过孔12位于漏电极9上方；
步骤⑤，如图2(e)所示，在完成步骤④的基板上沉积透明导电薄膜，通过第五次光刻工艺形成透明像素电极11的图形，使所述透明像素电极11位于过孔12上方，并使透明像素电极11通过过孔12与漏电极9连接；
步骤⑥，如图2(f)所示，在完成步骤⑤的基板上沉积栅极金属薄膜，通过第六次光刻工艺形成栅电极3和栅极扫描线(图中未示出)的图形。
本实施例中，各次光刻工艺中的刻蚀工艺采用干法刻蚀。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (4)

1.一种TFT阵列基板，包括：基板(1)和薄膜晶体管，所述薄膜晶体管包括栅电极(2)、半导体层(5)、源电极(8)和漏电极(9)，其特征在于，所述半导体层(5)相邻的图层采用复合层结构，所述复合层结构包括由能够避免半导体层(5)失氧的绝缘材料制成的与半导体层(5)接触的保护层和由易刻蚀的绝缘材料制成的绝缘层，所述保护层由金属氧化物制成，所述复合层结构包括位于基板(1)和半导体层(5)之间、且与半导体层(5)的下侧相邻的修饰绝缘复合层结构，该修饰绝缘复合层结构包括由能够避免半导体层(5)失氧的绝缘材料制成的与半导体层(5)接触的修饰绝缘保护层(13)和由易刻蚀的绝缘材料制成的修饰绝缘层(14)，所述源电极(8)和所述漏电极(9)位于所述半导体层(5)的上方，所述源电极(8)与所述半导体层(5)相贴合，所述漏电极(9)与所述半导体层(5)相贴合，所述源电极(8)与漏电极(9)之间设置有沟道，所述复合层结构为位于所述沟道之中、且与半导体层(5)的上侧相邻的刻蚀阻挡复合层结构，该刻蚀阻挡复合层结构包括由能够避免半导体层(5)失氧的绝缘材料制成的与半导体层(5)接触的刻蚀阻挡保护层(6)和由易刻蚀的绝缘材料制成的刻蚀阻挡绝缘层(7)，所述刻蚀阻挡复合层结构还用于避免刻蚀形成所述源电极(8)和所述漏电极(9)时所述半导体层(5)被刻蚀，所述保护层与绝缘层的厚度比例为1/10～3/5，所述保护层的厚度范围为所述绝缘层的厚度范围为
2.根据权利要求1所述的TFT阵列基板，其特征在于，所述保护层采用Al2O3制成。
3.根据权利要求2所述的TFT阵列基板，其特征在于，所述保护层与绝缘层均采用等离子体增强化学气相沉积法或者溅射的方法形成。
4.根据权利要求1所述TFT阵列基板，其特征在于，所述阵列基板中还包括有钝化层(10)与透明像素电极(11)；钝化层(10)厚度范围为透明像素电极(11)厚度范围为
CN201110344454.7A 2011-11-03 2011-11-03 一种tft阵列基板 Active CN102646676B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201110344454.7A CN102646676B (zh) 2011-11-03 2011-11-03 一种tft阵列基板
PCT/CN2012/080382 WO2013063971A1 (zh) 2011-11-03 2012-08-20 薄膜晶体管阵列基板
JP2014539219A JP2015501549A (ja) 2011-11-03 2012-08-20 薄膜トランジスターアレイ基板
KR1020127030279A KR101456354B1 (ko) 2011-11-03 2012-08-20 박막 트랜지스터 어레이 기판
EP12791676.5A EP2779249B1 (en) 2011-11-03 2012-08-20 Thin film transistor array substrate
US13/701,877 US9263594B2 (en) 2011-11-03 2012-08-20 Thin film transistor array baseplate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110344454.7A CN102646676B (zh) 2011-11-03 2011-11-03 一种tft阵列基板

Publications (2)

Publication Number Publication Date
CN102646676A CN102646676A (zh) 2012-08-22
CN102646676B true CN102646676B (zh) 2015-06-10

Family

ID=46659405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110344454.7A Active CN102646676B (zh) 2011-11-03 2011-11-03 一种tft阵列基板

Country Status (6)

Country Link
US (1) US9263594B2 (zh)
EP (1) EP2779249B1 (zh)
JP (1) JP2015501549A (zh)
KR (1) KR101456354B1 (zh)
CN (1) CN102646676B (zh)
WO (1) WO2013063971A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956713B (zh) 2012-10-19 2016-03-09 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103000628B (zh) * 2012-12-14 2015-04-22 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
CN103904127A (zh) * 2012-12-26 2014-07-02 鸿富锦精密工业（深圳）有限公司 薄膜晶体管
CN103456745B (zh) * 2013-09-10 2016-09-07 北京京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置
CN103676386B (zh) * 2013-12-27 2016-10-05 京东方科技集团股份有限公司 一种显示面板及显示装置
TWI532192B (zh) * 2014-02-20 2016-05-01 友達光電股份有限公司 薄膜電晶體及畫素結構
WO2016084688A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
CN105589276A (zh) * 2016-03-14 2016-05-18 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
KR101818339B1 (ko) * 2016-04-29 2018-02-21 고려대학교 산학협력단 광안정성 확보를 위한 비정질 산화물 박막 트랜지스터
CN108615735B (zh) * 2018-05-03 2021-01-22 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制作方法
CN110112212A (zh) * 2019-04-25 2019-08-09 深圳市华星光电技术有限公司 薄膜晶体管和阵列基板
CN110098201A (zh) * 2019-05-16 2019-08-06 合肥京东方光电科技有限公司 晶体管器件及其制造方法、显示基板、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405898A (zh) * 2001-09-10 2003-03-26 川崎雅司 薄膜晶体管及矩阵显示装置
CN101884109A (zh) * 2007-12-04 2010-11-10 佳能株式会社 包含绝缘层的氧化物半导体器件和使用该器件的显示装置

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW223178B (en) * 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
JPH08107254A (ja) * 1994-09-14 1996-04-23 Xerox Corp マルチ波長レーザダイオードアレイ
US5614739A (en) * 1995-06-02 1997-03-25 Motorola HIGFET and method
US5514891A (en) * 1995-06-02 1996-05-07 Motorola N-type HIGFET and method
US5793072A (en) * 1996-02-28 1998-08-11 International Business Machines Corporation Non-photosensitive, vertically redundant 2-channel α-Si:H thin film transistor
JP3323889B2 (ja) * 1996-10-28 2002-09-09 三菱電機株式会社 薄膜トランジスタの製造方法
JP3968484B2 (ja) * 1998-02-18 2007-08-29 ソニー株式会社 薄膜トランジスタの製造方法
KR100312259B1 (ko) * 1999-02-05 2001-11-03 구본준, 론 위라하디락사 액정표시장치의 불량패턴 제거방법 및 액정표시장치 구조
US6503772B1 (en) * 1999-03-26 2003-01-07 Fuji Xerox Co., Ltd. Method of manufacturing a thin film transistor-integrated color filter
KR100638525B1 (ko) * 1999-11-15 2006-10-25 엘지.필립스 엘시디 주식회사 컬러 액정표시장치용 어레이기판 제조방법
KR100577410B1 (ko) * 1999-11-30 2006-05-08 엘지.필립스 엘시디 주식회사 엑스레이 영상 감지소자 및 그 제조방법
US6646284B2 (en) * 2000-12-12 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
SG111923A1 (en) * 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
SG118117A1 (en) * 2001-02-28 2006-01-27 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW548860B (en) * 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US6639246B2 (en) * 2001-07-27 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6815723B2 (en) * 2001-12-28 2004-11-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor
US6853052B2 (en) * 2002-03-26 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a buffer layer against stress
KR101006439B1 (ko) * 2003-11-12 2011-01-06 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
CN1918708B (zh) * 2004-02-06 2013-07-17 株式会社半导体能源研究所 半导体装置
WO2005088704A1 (en) * 2004-03-12 2005-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7282380B2 (en) * 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7791107B2 (en) * 2004-06-16 2010-09-07 Massachusetts Institute Of Technology Strained tri-channel layer for semiconductor-based electronic devices
US7211456B2 (en) * 2004-07-09 2007-05-01 Au Optronics Corporation Method for electro-luminescent display fabrication
TWI234288B (en) * 2004-07-27 2005-06-11 Au Optronics Corp Method for fabricating a thin film transistor and related circuits
US8269227B2 (en) * 2005-06-09 2012-09-18 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
WO2007011061A1 (en) * 2005-07-22 2007-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5234301B2 (ja) * 2005-10-03 2013-07-10 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法
WO2007088795A1 (en) * 2006-02-03 2007-08-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of memory element, laser irradiation apparatus, and laser irradiation method
JP2007248987A (ja) * 2006-03-17 2007-09-27 Toshiba Matsushita Display Technology Co Ltd 表示装置用のアレイ基板
KR100759681B1 (ko) * 2006-03-29 2007-09-17 삼성에스디아이 주식회사 유기 전계 발광표시장치
US7768000B2 (en) * 2006-09-29 2010-08-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR101365411B1 (ko) * 2007-04-25 2014-02-20 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법
US20090090915A1 (en) * 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
JP5311957B2 (ja) * 2007-10-23 2013-10-09 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP5311955B2 (ja) * 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
US7786485B2 (en) * 2008-02-29 2010-08-31 Semicondutor Energy Laboratory Co., Ltd. Thin-film transistor and display device
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR101602252B1 (ko) * 2008-06-27 2016-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터, 반도체장치 및 전자기기
KR101516415B1 (ko) 2008-09-04 2015-05-04 삼성디스플레이 주식회사 박막트랜지스터 기판, 이의 제조 방법, 및 이를 갖는 표시장치
JP5525224B2 (ja) * 2008-09-30 2014-06-18 株式会社半導体エネルギー研究所 表示装置
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
KR20100064657A (ko) * 2008-12-05 2010-06-15 엘지디스플레이 주식회사 박막트랜지스터 어레이기판과 그 제조방법
JP5538797B2 (ja) * 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
WO2010095401A1 (ja) * 2009-02-19 2010-08-26 シャープ株式会社 半導体装置および表示装置
WO2011052285A1 (ja) * 2009-10-28 2011-05-05 シャープ株式会社 新規な化合物、電界効果トランジスタ及び太陽電池ならびにこれらの製造方法、有機半導体層用組成物、ならびにｐ型半導体層用組成物
CN102652330B (zh) * 2009-12-09 2014-09-17 夏普株式会社 半导体装置及其制造方法
DE102009060446A1 (de) 2009-12-22 2011-06-30 Treofan Germany GmbH & Co. KG, 66539 Mikroporöse Separator-Folie für Doppelschichtkondensatoren
KR20110080118A (ko) * 2010-01-04 2011-07-12 삼성전자주식회사 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법
US8759917B2 (en) * 2010-01-04 2014-06-24 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
EP2526622B1 (en) * 2010-01-20 2015-09-23 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
JP2011187626A (ja) * 2010-03-08 2011-09-22 Sony Corp 薄膜トランジスタおよび電子機器
JP5523896B2 (ja) * 2010-03-31 2014-06-18 富士フイルム株式会社 薄膜トランジスタおよびその製造方法
WO2011135874A1 (ja) * 2010-04-30 2011-11-03 シャープ株式会社 半導体装置およびその製造方法ならびに表示装置
CN102405527A (zh) * 2010-05-11 2012-04-04 松下电器产业株式会社 显示装置用薄膜半导体器件及其制造方法
KR101889748B1 (ko) * 2011-01-10 2018-08-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP5352599B2 (ja) * 2011-01-17 2013-11-27 株式会社半導体エネルギー研究所 半導体装置
WO2012098575A1 (ja) * 2011-01-18 2012-07-26 パナソニック株式会社 薄膜トランジスタ装置の製造方法、薄膜トランジスタおよび表示装置
TWI500163B (zh) * 2012-10-15 2015-09-11 Innocom Tech Shenzhen Co Ltd 低溫多晶矽薄膜電晶體、其製備方法及顯示裝置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405898A (zh) * 2001-09-10 2003-03-26 川崎雅司 薄膜晶体管及矩阵显示装置
CN101884109A (zh) * 2007-12-04 2010-11-10 佳能株式会社 包含绝缘层的氧化物半导体器件和使用该器件的显示装置

Also Published As

Publication number Publication date
EP2779249B1 (en) 2018-10-10
US20130181222A1 (en) 2013-07-18
JP2015501549A (ja) 2015-01-15
US9263594B2 (en) 2016-02-16
KR20130060196A (ko) 2013-06-07
KR101456354B1 (ko) 2014-11-03
EP2779249A1 (en) 2014-09-17
CN102646676A (zh) 2012-08-22
EP2779249A4 (en) 2015-07-15
WO2013063971A1 (zh) 2013-05-10

Similar Documents

Publication Publication Date Title
CN102646676B (zh) 一种tft阵列基板
CN103887343B (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN104022076B (zh) 阵列基板及其制作方法、显示装置
CN105514116B (zh) Tft背板结构及其制作方法
US9236405B2 (en) Array substrate, manufacturing method and the display device thereof
JP5766467B2 (ja) 薄膜トランジスタ及びその製造方法、表示装置
CN102751240B (zh) 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
CN102651340B (zh) 一种tft阵列基板的制造方法
CN102683422B (zh) 氧化物薄膜晶体管及制作方法、阵列基板、显示装置
JP2008166765A (ja) Ｔｆｔアレイ構造及びその製造方法
CN109285892A (zh) 薄膜晶体管基板、显示装置及其制造方法
CN102709234B (zh) 薄膜晶体管阵列基板及其制造方法和电子器件
CN104600083B (zh) 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置
CN102646717A (zh) 阵列基板和其制造方法以及显示装置
CN103700665A (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置
WO2015043220A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN102654698A (zh) 液晶显示器阵列基板及其制造方法、液晶显示器
CN105140296A (zh) 一种薄膜晶体管、其制备方法、阵列基板及显示面板
CN108231674A (zh) 薄膜晶体管阵列基板及其制造方法
CN106784014A (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
CN102629592A (zh) 阵列基板及其制作方法、显示装置
CN113838873B (zh) 一种Top Com阵列结构
WO2019095408A1 (zh) 阵列基板及其制作方法、显示面板
CN102810558B (zh) 薄膜晶体管、阵列基板及其制作方法和液晶显示器
CN202957242U (zh) 显示装置和阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant