CN108399899A - 一种双向扫描栅极驱动电路 - Google Patents

Abstract

本发明公开了一种双向扫描栅极驱动电路，包括N(N>4，且N为正整数)级驱动电路单元；第n(1≦n≦N，且n为正整数)级驱动电路单元包括正反扫控制模块、上拉模块以及维持辅助模块；正反扫控制模块中的第一薄膜晶体管和第四薄膜晶体管采用栅源极短接的接法，第一薄膜晶体管的控制端和第一通路端同时输入第一控制信号，第四薄膜晶体管的控制端和第一通路端同时输入第二控制信号，避免阈值电压负向漂移造成的电路失效；同时正反扫控制模块中的第九薄膜晶体管利用第二时钟信号进行下拉清空的先后顺序来实现正反向扫描功能。

Description

一种双向扫描栅极驱动电路

技术领域

本发明涉及液晶显示领域，尤其涉及一种双向扫描栅极驱动电路。

背景技术

近几年，液晶显示器中的栅极扫描驱动电路(Gate Driver Monolithic，GDM)逐渐在技术上利用现有的薄膜晶体管制程实现集成在液晶面板中，这样既可以降低制造成本，也可以在设计上减少左右边框尺寸。在小尺寸显示器应用中，为了满足不同客户应用的需求，栅极驱动电路设计上一般需要能够支持正向扫描和反向扫描切换的功能。

图1所示是一种现有的双向扫描栅极驱动电路的电路示意图，该栅极扫描驱动电路包括正反扫控制模块01、上拉模块02、触控辅助模块03(非必要)、维持辅助模块04以及自举电容C1。该栅极扫描驱动电路的扫描方向通过正向扫描控制信号U2D和反向扫描控制信号D2U这一对相互反相的恒压信号进行控制，当U2D取高电平、D2U取低电平时进行自上而下的正向扫描，反之进行反向扫描，即通过控制M1和M9两个薄膜晶体管的状态来实现切换不同扫描方向的功能。

当显示器一直处于正向扫描状态时，M1源极输入的U2D为高电位，而M1栅极输入的Gn-2信号长期处于低电位状态，M1会承受较长时间的负偏压应力作用，这样会导致元件的阈值电压负向漂移，最终会导致M1元件错误开启使得电路功能失效。同样，一直处于反向扫描时也会存在同样的问题。这种不稳定性与元件本身也相关，在氧化物TFT应用中会出现明显的功能性不良。这种阈值电压的负向漂移还会导致切换扫描方向时电路产生功能性不良。

另一方面，通过增加额外的正向扫描控制信号U2D、反向扫描控制信号D2U以及在单侧栅极驱动电路中使用两个启动信号GSP1和GSP3来实现正反扫功能既降低了电路的可靠性，也增加了电路的复杂性。

发明内容

为解决上述技术问题，本发明提供一种双向扫描栅极驱动电路，可以避免正反扫控制模块中薄膜晶体管阈值电压负向漂移的问题，改善电路的可靠性。

本发明提供的技术方案如下：

本发明公开了一种栅极扫描驱动电路，该栅极扫描驱动电路包括N(N>4，且N为正整数)级驱动电路单元；第n(1≦n≦N，且n为正整数)级驱动电路单元包括正反扫控制模块、上拉模块以及维持辅助模块；正反扫控制模块、上拉模块、维持辅助模块相连接于上拉控制节点；正反扫控制模块、维持辅助模块均输入低电平；上拉模块连接第n级驱动电路单元的扫描信号线；扫描信号线输出扫描信号；第n级驱动电路单元的正反扫控制模块包括第一薄膜晶体管、第四薄膜晶体管以及第九薄膜晶体管；第一薄膜晶体管的控制端和第一薄膜晶体管的第一通路端短接并输入第一控制信号，第一薄膜晶体管的第二通路端连接第n级驱动电路单元的上拉控制节点；第四薄膜晶体管的控制端和第四薄膜晶体管的第一通路端短接输入第二控制信号，第四薄膜晶体管的第二通路端连接第n级驱动电路单元的上拉控制节点；第九薄膜晶体管的控制端输入第二时钟信号，第九薄膜晶体管的两个通路端分别连接第n级驱动电路单元的上拉控制节点和低电平。

优选地，当所述第n级驱动电路单元为首级驱动电路单元时，所述第一控制信号为第一启动信号；当所述第n级驱动电路单元不为首级驱动电路单元时，所述第一控制信号为前级驱动电路单元的扫描信号；当所述第n级驱动电路单元为尾级驱动电路单元时，所述第二控制信号为第一启动信号；当所述第n级驱动电路单元不为尾级驱动电路单元时，所述第二控制信号为后级驱动电路单元的扫描信号。

优选地，第n级驱动电路单元还包括级传模块，级传模块连接至所述上拉控制节点，级传模块输出级传信号；当所述第n级驱动电路单元为首级驱动电路单元时，所述第一控制信号为第一启动信号；当所述第n级驱动电路单元不为首级驱动电路单元时，所述第一控制信号为前级驱动电路单元的级传信号；当所述第n级驱动电路单元为尾级驱动电路单元时，所述第二控制信号为第一启动信号；当所述第n级驱动电路单元不为尾级驱动电路单元时，所述第二控制信号为后级驱动电路单元的级传信号。

优选地，第n级驱动电路单元的所述级传模块包括第十五薄膜晶体管；第十五薄膜晶体管的控制端连接第n级驱动电路单元的上拉控制节点，第十五薄膜晶体管的两个通路端分别输入第一时钟信号和输出级传信号。

基于相同的发明构思，本发明公开了一种双向扫描栅极驱动电路，该栅极扫描驱动电路包括N(N>4，且N为正整数)级驱动电路单元；第n(1≦n≦N，且n为正整数)级驱动电路单元包括正反扫控制模块、上拉模块、维持辅助模块以及级传模块；正反扫控制模块、上拉模块、维持辅助模块以及级传模块相连接于上拉控制节点；正反扫控制模块、维持辅助模块均输入低电平；上拉模块连接第n级驱动电路单元的扫描信号线；扫描信号线输出扫描信号；第n级驱动电路单元的级传模块包括第十五薄膜晶体管；第十五薄膜晶体管的控制端连接第n级驱动电路单元的上拉控制节点，第十五薄膜晶体管的两个通路端分别输入第一时钟信号和输出级传信号；第n级驱动电路单元的正反扫控制模块包括第一薄膜晶体管、第四薄膜晶体管以及第九薄膜晶体管；第一薄膜晶体管的控制端输入前级驱动电路单元的级传信号；第一薄膜晶体管的第一通路端输入前级驱动电路单元的扫描信号；第一薄膜晶体管的第二通路端连接第n级驱动电路单元的上拉控制节点；第四薄膜晶体管的控制端输入后级驱动电路单元的级传信号；第四薄膜晶体管的第一通路端输入后级驱动电路单元的扫描信号；第四薄膜晶体管的第二通路端连接第n级驱动电路单元的上拉控制节点；第九薄膜晶体管的控制端输入第二时钟信号，第九薄膜晶体管的两个通路端分别连接第n级驱动电路单元的上拉控制节点和低电平。

优选地，第n级驱动电路单元的正反扫控制模块还包括第十六薄膜晶体管，第十六薄膜晶体管的控制端输入第三时钟信号，第十六薄膜晶体的两个通路端分别连接第n级驱动电路单元的上拉控制节点和低电平。

优选地，第n级驱动电路单元还包括触控辅助模块，所述触控辅助模块包括第十四薄膜晶体管；第十四薄膜晶体管的控制端输入触控信号，第十四薄膜晶体管的两个通路端分别连接第n级驱动电路单元的扫描信号线和低电平。

优选地，第n级驱动电路单元的上拉模块包括第十薄膜晶体管，第十薄膜晶体管的控制端连接第n级驱动电路单元的上拉控制节点，第十薄膜晶体管的两个通路端分别连接第一时钟信号和第n级驱动电路单元的扫描信号线。

优选地，所述维持辅助模块包括维持模块，维持模块与正反扫控制模块和上拉模块相连接于上拉控制节点；维持模块包括维持控制节点产生模块和信号维持模块，维持控制节点产生模块和信号维持模块相连接于维持控制节点；

维持控制节点产生模块包括第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管以及第十一薄膜晶体管；第五薄膜晶体管的控制端输入高电平，第五薄膜晶体管的两个通路端分别连接高电平和第n级驱动电路单元的维持控制节点；第六薄膜晶体管的控制端连接第n级驱动电路单元的上拉控制节点，第六薄膜晶体管的两个通路端分别连接第n级驱动电路单元的维持控制节点和低电平；第七薄膜晶体管的控制端输入前级驱动电路单元的扫描信号，第七薄膜晶体管的两个通路端分别连接第n级驱动电路单元的维持控制节点和低电平；第十一薄膜晶体管的控制端输入后级驱动电路单元的扫描信号，第十一薄膜晶体管的两个通路端分别连接第n级驱动电路单元的维持控制节点和低电平；

信号维持模块包括第八薄膜晶体管和第十三薄膜晶体管；第八薄膜晶体管的控制端连接第n级驱动电路单元的维持控制节点，第八薄膜晶体管的两个通路端分别连接第n级驱动电路单元的上拉控制节点和低电平；第十三薄膜晶体管的控制端连接第n级驱动电路单元的维持控制节点，第十三薄膜晶体管的两个通路端分别连接第n级驱动电路单元的扫描信号线和低电平。

优选地，所述维持辅助模块还包括下拉清空模块，所述下拉清空模块包括第二薄膜晶体管、第三薄膜晶体管和第十二薄膜晶体管；第二薄膜晶体管的控制端输入清空信号，第二薄膜晶体管的两个通路端分别连接第n级驱动电路单元的上拉控制节点和低电平；第三薄膜晶体管的控制端输入清空信号，第三薄膜晶体管的两个通路端分别连接第n级驱动电路单元的维持控制节点和低电平；第十二薄膜晶体管的控制端输入清空信号，第十二薄膜晶体管的两个通路端分别连接第n级驱动电路单元的扫描信号线和低电平。

与现有技术相比，本发明能够带来以下至少一项有益效果：

1、正反扫控制模块中的两个薄膜晶体管使用栅源极短接的接法，避免阈值电压漂移造成的电路失效；

2、在正反扫控制模块中新增M9B薄膜晶体管，辅助在反向扫描时下拉清空上拉控制节点netAn，以避免正扫和反扫时上拉控制节点netAn的波形差异；

3、可新增单独的级传模块，将前级驱动电路单元的级传信号和后级驱动电路单元的级传信号代替前级驱动电路单元的扫描信号和后级驱动电路单元的扫描信号输入正反扫控制模块，避免扫描信号Gn的波动对电路功能的影响；

4、利用现有信号实现正反扫功能且单侧栅极驱动电路只需要一个启动信号，有利于缩窄显示面板的边框。

附图说明

下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明予以进一步说明。

图1为一种现有双向扫描栅极驱动电路的电路示意图；

图2为本发明栅极扫描驱动电路一个实施例的架构示意图；

图3为本发明栅极扫描驱动电路另一个实施例的架构示意图；

图4为本发明栅极扫描驱动电路另一个实施例的架构示意图；

图5为栅极扫描驱动电路左右交错式驱动架构的示意图；

图6为本发明栅极扫描驱动电路的实施例一的电路示意图；

图7为图6所示的电路在正向扫描时的驱动波形示意图；

图8为图6所示的电路在正向扫描时的驱动波形示意图；

图9为本发明栅极扫描驱动电路实施例三的架构示意图；

附图标号说明：

01、正反扫控制模块，02、上拉模块，03、触控辅助模块，04、维持辅助模块，04A、维持模块，04B、下拉清空模块，05、级传模块，

M1A、第一薄膜晶体管，M1B、第四薄膜晶体管，M2、第二薄膜晶体管，M3、第三薄膜晶体管，M5、第五薄膜晶体管，M6、第六薄膜晶体管，M6A、第七薄膜晶体管、M6B、第十一薄膜晶体管，M8、第八薄膜晶体管，M9A、第九薄膜晶体管，M9B、第十六薄膜晶体管，M10、第十薄膜晶体管，M12、第十二薄膜晶体管，M13、第十三薄膜晶体管，M14、第十四薄膜晶体管，M15、第十五薄膜晶体管，C1、自举电容；

Gn、第n级驱动电路单元的扫描信号，netAn、第n级驱动电路单元的上拉控制节点，netBn、第n级驱动电路单元的维持控制节点，VGH、高电平，VSS、低电平，CKm、第一时钟信号，CKm+4、第二时钟信号，CKm-4、第三时钟信号，Gn-2、第n-2级驱动电路单元的扫描信号，Gn+2、第n+2级驱动电路单元的扫描信号，CLR1、清空重置信号，GSP1、第一启动信号，TC1、触控信号，Tn、第n级驱动电路单元的级传信号，Tn-2、第n-2级驱动电路单元的级传信号，Tn+2、第n+2级驱动电路单元的级传信号。

具体实施方式

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。

本发明的栅极扫描驱动电路包括N(N>4，且N为正整数)级驱动电路单元，如图2所示，第n级(1≦n≦N，且n为正整数)驱动电路单元包括正反扫控制模块01、上拉模块02、维持辅助模块04以及自举电容C1。正反扫控制模块01、上拉模块02和维持辅助模块04相连接于上拉控制节点netAn；正反扫控制模块01和维持辅助模块04均输入低电平VSS；上拉模块02连接本级扫描信号线，扫描信号线输出扫描信号；自举电容C1连接在上拉控制节点netAn和本级扫描信号线之间。

每个薄膜晶体管均包括控制端、第一通路端和第二通路端，在以下的实施例中，控制端为栅极，其中一个通路端为源极、另一个通路端为漏极。当给控制端高电平时，源极和漏极通过半导体层连接，此时薄膜晶体管处于开启状态。

需要说明的是，以下实施例所涉及的电路图均为左右交错式(interlace)驱动架构下(如图5所示)的左侧栅极扫描驱动电路或右侧栅极扫描驱动电路，但本发明所述栅极扫描驱动电路的应用不仅限于该方式，可以适用于任意模式的驱动架构，包括非左右交错式双边驱动架构、单边驱动架构等。

在非左右交错式双边驱动架构下，两侧栅极扫描驱动电路采用的时钟信号相同且均为M个，时钟信号表示为CKm(m＝1、2、……、M)；以下的实施例采用左右交错式驱动架构，单侧栅极扫描驱动电路中时钟信号数量为M个，则双侧总计时钟信号数量为2M个，单侧时钟信号表示为CKm(m＝1、3、……、2M-1或者m＝2、4、……、2M)。

本发明一种栅极扫描驱动电路的架构如图2所示，第n级驱动电路单元的正反扫控制模块01中的第一薄膜晶体管M1A和第四薄膜晶体管M1B采用栅源极短接(diode)的接法，第一薄膜晶体管M1A的控制端和第一通路端短接并输入第一控制信号，第四薄膜晶体管M1B的控制端和第一通路端短接并输入第二控制信号，避免阈值电压负向漂移造成的电路失效；同时第九薄膜晶体管M9A利用第二时钟信号CKm+4进行下拉清空的先后顺序来实现正反向扫描功能。其中第一控制信号可以是前级驱动电路单元的扫描信号或前级驱动电路单元的级传信号，第二控制信号可以是后级驱动电路单元的扫描信号或后级驱动电路单元的级传信号，具体视实际电路是否包含级传模块05而定。

第n级驱动电路单元的上拉模块02由上拉控制节点netAn进行控制，输入第一时钟信号CKm并输出扫描信号Gn，同时负责下拉清空扫描信号线。

第n级驱动电路单元的维持辅助模块04可以根据不同的设计需求进行配置，可包括对上拉控制节点netAn、本级扫描信号Gn进行维持或下拉清空等多种功能。

自举电容C1连接于上拉控制节点netAn和本级扫描信号线之间，用于通过电容耦合作用在输出过程中抬升和稳定上拉控制节点netAn的电位，提高本级扫描信号线充电的速度。

优选的，对图2所示的技术方案进行改进，得到如图3所示的改进方案，一种栅极扫描驱动电路，还包括触控辅助模块03。触控辅助模块03主要是应用在内嵌式触控显示屏中，当显示暂停进行触控侦测时负责对扫描信号线进行维持。

优选的，对图3所示的技术方案进行改进，得到如图4所示的改进方案，第n级驱动电路单元的正反扫控制模块01还包括第十六薄膜晶体管M9B。第十六薄膜晶体管M9B输入第三时钟信号CKm-4，用于确保在时钟信号数M>4时，在正向扫描和反向扫描情况下上拉控制节点netAn具有相同的波形。

需要说明的是，本发明中触控维持模块03和第十六薄膜晶体管M9B是根据实际使用需要增设的功能模块或元件，电路中是否包含上述模块或元件不作限定，同时为了满足实际需要还可以增加其他功能模块，在此基础上的常规功能改进均应落入本发明的保护范围。

本发明的栅极扫描驱动电路能够支持双向扫描，正反扫控制模块中的两个薄膜晶体管使用栅源极短接的接法，避免阈值电压负向漂移造成的电路失效，利用第二时钟信号CKm+4进行下拉清空的先后顺序来实现正反向扫描功能；并且在正反扫控制模块中新增第十六薄膜晶体管M9B，辅助在反向扫描时下拉清空上拉控制节点netAn，以避免正扫和反扫时netAn的波形差异。

本发明中每级驱动电路单元的电路结构相同，区别仅在于部分薄膜晶体管输入的信号不同，下面主要对第n(1≦n≦N)级电路结构作详细介绍。

在左右交错式驱动架构中，以下实施例中所称的首级驱动电路单元是指：左侧栅极扫描驱动电路的首级驱动电路单元(第1级驱动电路单元)以及右侧栅极扫描驱动电路的首级驱动电路单元(第2级驱动电路单元)；以下实施例中所称的尾级驱动电路单元是指：左侧栅极扫描驱动电路的尾级驱动电路单元(第N-1级驱动电路单元)以及右侧栅极扫描驱动电路的尾级驱动电路单元(第N级驱动电路单元)。

在非左右交错式双边驱动架构中，以下实施例中所称的首级驱动电路单元是指：左侧栅极扫描驱动电路的首级驱动电路单元(第1级驱动电路单元)以及右侧栅极扫描驱动电路的首级驱动电路单元(第1级驱动电路单元)；以下实施例中所称的尾级驱动电路单元是指：左侧栅极扫描驱动电路的尾级驱动电路单元(第N级驱动电路单元)以及右侧栅极扫描驱动电路的尾级驱动电路单元(第N级驱动电路单元)。

下面以具体实施例详细介绍本发明。

实施例一：

如图6所示为一种栅极扫描驱动电路的实施例一的电路图，以左右交错式驱动架构的左侧栅极驱动电路为例，第n级驱动电路单元包括正反扫控制模块01、上拉模块02以及维持辅助模块04，其中维持辅助模块04包括维持模块04A，维持模块04A负责在非扫描信号Gn输出期间维持上拉控制节点netAn和本级扫描信号线。正反扫控制模块01、上拉模块02以及维持模块04A相连接于上拉控制节点netAn；正反扫控制模块01和维持模块04A均输入低电平VSS；上拉模块02连接本级扫描信号线，扫描信号线输出扫描信号Gn。

如图6所示，具体的，正反扫控制模块01包括第一薄膜晶体管M1A、第四薄膜晶体管M1B、第九薄膜晶体管M9A以及第十六薄膜晶体管M9B。

第一薄膜晶体管M1A的控制端和第一通路端短接并输入第一控制信号，第一薄膜晶体管M1A的第二通路端连接第n级驱动电路单元的上拉控制节点netAn；第一薄膜晶体管M1在正向扫描时对上拉控制节点netAn进行预充。

第四薄膜晶体管M1B的控制端和第一通路端短接并输入第二控制信号，第四薄膜晶体管M1B的第二通路端连接第n级驱动电路单元的上拉控制节点netAn；第四薄膜晶体管M1B在反向扫描时对上拉控制节点netAn进行预充。

第九薄膜晶体管M9A的控制端输入第二时钟信号CKm+4，第九薄膜晶体管M9A的两个通路端分别连接第n级驱动电路单元的上拉控制节点netAn和低电平VSS。第九薄膜晶体管M9A主要对上拉控制节点netAn进行下拉清空，同时负责控制正反向扫描切换。

第十六薄膜晶体管M9B的控制端输入第三时钟信号CKm-4，第十六薄膜晶体管M9B的两个通路端分别连接第n级驱动电路单元的上拉控制节点netAn和低电平VSS。第十六薄膜晶体管M9B主要负责对上拉控制节点netAn进行下拉清空，同时负责控制正反向扫描切换，当单侧时钟信号数量M大于4时，第十六薄膜晶体管M9B可以避免正扫和反扫时netAn的波形差异。

其中，当所述第n级驱动电路单元为首级驱动电路单元时，所述第一控制信号为第一启动信号GSP1；当所述第n级驱动电路单元不为首级驱动电路单元时，所述第一控制信号为前级驱动电路单元的扫描信号；

当所述第n级驱动电路单元为尾级驱动电路单元时，所述第二控制信号为第一启动信号GSP1；当所述第n级驱动电路单元不为尾级驱动电路单元时，所述第二控制信号为后级驱动电路单元的扫描信号；

具体地，在左右交错式驱动架构中，当n≤2时，第一控制信号为第一启动信号GSP1；当n>2时，第一控制信号为前级驱动电路单元的栅极扫描信号，优选地，为第n-2级驱动电路单元的栅极扫描信号Gn-2。当n<N-1时，第二控制信号为后级驱动电路单元的栅极扫描信号,优选地，为第n+2级驱动电路单元的栅极扫描信号Gn+2；当n≥N-1时，第二控制信号为第一启动信号GSP1。

在非左右交错式双边驱动架构中，当n＝1时，第一控制信号为第一启动信号GSP1；当n>1时，第一控制信号为前级驱动电路单元的栅极扫描信号，优选地，为第n-1级驱动电路单元的栅极扫描信号Gn-1。当n<N时，第二控制信号为后级驱动电路单元的栅极扫描信号，优选地，为第n+1级驱动电路单元的栅极扫描信号Gn+1；当n＝N时，第二控制信号为第一启动信号GSP1。

应当说明的是，在本发明的基础上选用第(n-a)级栅极扫描信号作为前级驱动电路单元的栅极扫描信号、选用第(n+a)级栅极扫描信号作为后级驱动电路单元的栅极扫描信号(a可以根据电路设计和驱动架构来进行设定)的常规功能改进均应落入本发明的保护范围。

如图6所示，具体的，上拉模块02包括第十薄膜晶体管M10。第十薄膜晶体管M10的控制端连接上拉控制节点netAn，第十薄膜晶体管M10的两个通路端分别连接第一时钟信号CKm和本级扫描信号线。第十薄膜晶体管M10对本级扫描信号线进行上拉输出和下拉清空。

如图6所示，具体的，维持模块04A包括维持控制节点产生模块04A1和信号维持模块04A2，维持控制节点产生模块04A1和信号维持模块04A2相连接于维持控制节点netBn。

维持控制节点产生模块04A1包括第五薄膜晶体管M5、第六薄膜晶体管M6、第七薄膜晶体管M6A以及第十一薄膜晶体管M6B，维持控制节点产生模块04A1负责产生维持信号来控制维持控制节点netBn。

第五薄膜晶体管M5的控制端输入高电平VGH，第五薄膜晶体管M5的两个通路端分别连接高电平VGH和第n级驱动电路单元的维持控制节点netBn。第五薄膜晶体管M5利用高电平VGH对维持控制节点netBn进行充电。

第六薄膜晶体管M6的控制端连接第n级驱动电路单元的上拉控制节点netAn，第六薄膜晶体管M6的两个通路端分别连接第n级驱动电路单元的维持控制节点netBn和低电平VSS。第六薄膜晶体管M6对维持控制节点netBn进行拉低处理以确保不影响扫描信号Gn的输出。

第七薄膜晶体管M6A的控制端输入第n-2级驱动电路单元的扫描信号Gn-2，第七薄膜晶体管M6A的两个通路端分别连接第n级驱动电路单元的维持控制节点netBn和低电平VSS。第七薄膜晶体管M6A辅助对维持控制节点netBn进行拉低处理以确保不影响扫描信号Gn的输出。

第十一薄膜晶体管M6B的控制端输入第n+2级驱动电路单元的扫描信号Gn+2，第十一薄膜晶体管M6B的两个通路端分别连接第n级驱动电路单元的维持控制节点netBn和低电平VSS。第十一薄膜晶体管M6B辅助对维持控制节点netBn进行拉低处理以确保不影响扫描信号Gn的输出。

信号维持模块04A2包括第八薄膜晶体管M8以及第十三薄膜晶体管M13，信号维持模块04A2负责对上拉控制节点netAn和扫描信号Gn的电位进行维持。

第八薄膜晶体管M8的控制端连接第n级驱动电路单元的维持控制节点netBn，第八薄膜晶体管M8的两个通路端分别连接第n级驱动电路单元的上拉控制节点netAn和低电平VSS。第八薄膜晶体管M8对上拉控制节点netAn进行维持。

第十三薄膜晶体管M13的控制端连接第n级驱动电路单元的维持控制节点netBn，第十三薄膜晶体管M13的两个通路端分别连接第n级驱动电路单元的扫描信号线和低电平VSS。第十三薄膜晶体管M13对扫描信号Gn进行维持。

如图6所示，维持辅助模块04还包括下拉清空模块04B，下拉清空模块04B和维持模块04A相连接于维持控制节点netBn，下拉清空模块04B负责在开关机或者一帧结束时清空重置上拉控制节点netAn、本级扫描信号线和维持控制节点netBn。

具体的，下拉清空模块04B包括第二薄膜晶体管M2、第三薄膜晶体管M3以及第十二薄膜晶体管M12。

第二薄膜晶体管M2的控制端输入清空信号CLR1，第二薄膜晶体管M2的两个通路端分别连接低电平VSS和上拉控制节点netAn，第二薄膜晶体管M2用于在每帧结束和开关机时，对上拉控制节点netAn进行电荷清空。

第三薄膜晶体管M3的控制端输入清空信号CLR1，第三薄膜晶体管M3的两个通路端分别连接低电平VSS和维持控制节点netBn，第三薄膜晶体管M3用于在每帧结束和开关机时，对维持控制节点netBn进行电荷清空。

第十二薄膜晶体管M12的控制端输入清空信号CLR1，第十二薄膜晶体管M12的两个通路端分别连接低电平VSS和本级扫描信号线，第十二薄膜晶体管M12用于在每帧结束和开关机时，对本级扫描信号线进行电荷清空。

如图6所示，第n级驱动电路单元还包括触控辅助模块03，触控辅助模块03包括第十四薄膜晶体管M14。第十四薄膜晶体管M14的控制端输入触控信号TC1，第十四薄膜晶体管M14的两个通路端分别连接第n级驱动电路单元的扫描信号线和低电平VSS。第十四薄膜晶体管M14主要负责在触控扫描期间对扫描信号线进行维持。当本发明的双向扫描栅极驱动电路应用于非内嵌式触控扫描显示屏时，可以不包括触控辅助模块03。

如图6所示，第n级驱动电路单元还包括自举电容C1，自举电容C1连接于上拉控制节点netAn和本级扫描信号线之间，用于在扫描信号Gn输出期间抬升和稳定上拉控制节点netAn的电位，提高本级扫描信号线充电的速度。

图7为图6所示的电路在正向扫描时的驱动波形示意图：

GSP1是第一启动信号，负责正反扫控制模块01和维持模块04A的输入；

CK1、CK3、CK5、CK7是时钟信号，正向扫描时依序输出；

CLR1是清空重置信号，主要负责在每帧结束以及开关机时对电路内部节点进行电荷清空；

VSS是低电平VSS，主要负责提供扫描信号Gn的低电位；

VGH是高电平VGH，主要负责维持模块04A的输入；

其他所示波形如netA1、netA2、netAlast-1、netAlast是电路内部节点的输出波形，G1、G2以及Glast分别为各级驱动电路单元输出的扫描信号的波形。

图8为图6所示的电路在反向扫描时的驱动波形示意图：

GSP1是第一启动信号，负责正反扫控制模块01和维持模块04A的输入；

CK1、CK3、CK5、CK7是时钟信号，反向扫描时倒序输出；

CLR1是清空重置信号，主要负责在每帧结束以及开关机时对电路内部节点进行电荷清空；

VSS是低电平VSS，主要负责提供扫描信号Gn的低电位；

VGH是高电平VGH，主要负责维持模块04A的输入；

其他所示波形如netA1、netA2、netAlast-1、netAlast是电路内部节点的输出波形，G1、G2以及Glast分别为各级驱动电路单元输出的扫描信号的波形。

实施例二：

实施例二的技术方案与实施例一的区别点在于：

1.第n级驱动电路单元的正反扫控制模块01包括第一薄膜晶体管M1A、第四薄膜晶体管M1B以及第九薄膜晶体管M9A。

第一薄膜晶体管M1A的控制端和第一通路端短接并输入第一控制信号，第一薄膜晶体管M1A的第二通路端连接第n级驱动电路单元的上拉控制节点netAn；第一薄膜晶体管M1在正向扫描时对上拉控制节点netAn进行预充。

第四薄膜晶体管M1B的控制端和第一通路端短接并输入第二控制信号，第四薄膜晶体管M1B的第二通路端连接第n级驱动电路单元的上拉控制节点netAn；第四薄膜晶体管M1B在反向扫描时对上拉控制节点netAn进行预充。

第九薄膜晶体管M9A的控制端输入第二时钟信号CKm+4，第九薄膜晶体管M9A的两个通路端分别连接第n级驱动电路单元的上拉控制节点netAn和低电平VSS。第九薄膜晶体管M9A主要对上拉控制节点netAn进行下拉清空，同时负责控制正反向扫描切换。

实施例二的正反扫控制模块01相比实施例1减少了一个薄膜晶体管，当单侧时钟信号数量M≤4时，正向扫描和反向扫描时上拉控制节点netAn的波形仍保持一致，不会影响电路的功能，有利于缩窄显示面板的边框。

实施例三：

图9为本发明栅极扫描驱动电路实施例三的架构示意图。实施例三是在实施例二的基础上进行改进，具体改进点在于：

1.第n级驱动电路单元还包括级传模块05，级传模块05包括第十五薄膜晶体管M15，第十五薄膜晶体管M15的控制端连接第n级驱动电路单元的上拉控制节点netAn，第十五薄膜晶体管的两个通路端分别输入第一时钟信号CKm和输出级传信号Tn；

2.其中，当所述第n级驱动电路单元为首级驱动电路单元时，所述第一控制信号为第一启动信号GSP1；当所述第n级驱动电路单元不为首级驱动电路单元时，所述第一控制信号为前级驱动电路单元的级传信号；

当所述第n级驱动电路单元为尾级驱动电路单元时，所述第二控制信号为第一启动信号GSP1；当所述第n级驱动电路单元不为尾级驱动电路单元时，所述第二控制信号为后级驱动电路单元的级传信号。

具体地，在左右交错式驱动架构中，当n≤2时，第一控制信号为第一启动信号GSP1；当n>2时，第一控制信号为前级驱动电路单元的级传信号。当n<N-1时，第二控制信号为后级驱动电路单元的级传信号；当n≥N-1时，第二控制信号为第一启动信号GSP1。

在非左右交错式双边驱动架构中，当n＝1时，第一控制信号为第一启动信号GSP1；当n>1时，第一控制信号为前级驱动电路单元的级传信号，优选地，为第n-2级驱动电路单元的级传信号Tn-2。当n<N时，第二控制信号为后级驱动电路单元的级传信号，优选地，为第n+2级驱动电路单元的级传信号Tn+2；当n＝N时，第二控制信号为第一启动信号GSP1。

应当说明的是，在本发明的基础上选用第(n-a)级级传信号作为前级驱动电路单元的级传信号、选用第(n+a)级级传信号作为后级驱动电路单元的级传信号(a可以根据电路设计和驱动架构来进行设定)的常规功能改进均应落入本发明的保护范围。

级传模块05负责产生级传信号Tn，级传信号Tn与扫描信号Gn基本相同，因此正反扫控制模块01中的第一薄膜晶体管M1A和第四薄膜晶体管M1B可由前级驱动电路单元的级传信号和后级驱动电路单元的级传信号负责控制，这样可以有效的避免前级驱动电路单元的扫描信号和后级驱动电路单元的扫描信号的扰动对电路功能产生影响。

基于相同的发明构思，由于级传信号Tn与扫描信号Gn基本相同，薄膜晶体管控制端的信号扰动对其影响较大，所以当第一薄膜晶体管M1A的控制端输入第前级驱动电路单元的级传信号，第一薄膜晶体管M1A的第一通路端输入前级驱动电路单元的扫描信号；并且第四薄膜晶体管M1B的控制端输入后级驱动电路单元的级传信号，第四薄膜晶体管M1B的第一通路端输入后级驱动电路单元的扫描信号时，同样可以达到避免前级驱动电路单元的扫描信号和后级驱动电路单元的扫描信号的扰动对电路功能产生影响的效果。

本发明还公开了一种液晶显示装置，包括上述栅极扫描驱动电路，该栅极扫描驱动电路可以是左右交错式驱动架构、非左右驱动式双边驱动架构或单边驱动架构。

应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种双向扫描栅极驱动电路，其特征在于：包括N(N>4，且N为正整数)级驱动电路单元；第n(1≦n≦N，且n为正整数)级驱动电路单元包括正反扫控制模块、上拉模块以及维持辅助模块；

正反扫控制模块、上拉模块、维持辅助模块相连接于上拉控制节点；正反扫控制模块、维持辅助模块均输入低电平；上拉模块连接第n级驱动电路单元的扫描信号线；扫描信号线输出扫描信号；

第n级驱动电路单元的正反扫控制模块包括第一薄膜晶体管、第四薄膜晶体管以及第九薄膜晶体管；

第一薄膜晶体管的控制端和第一薄膜晶体管的第一通路端短接并输入第一控制信号，第一薄膜晶体管的第二通路端连接第n级驱动电路单元的上拉控制节点；

第四薄膜晶体管的控制端和第四薄膜晶体管的第一通路端短接输入第二控制信号，第四薄膜晶体管的第二通路端连接第n级驱动电路单元的上拉控制节点；

第九薄膜晶体管的控制端输入第二时钟信号，第九薄膜晶体管的两个通路端分别连接第n级驱动电路单元的上拉控制节点和低电平。

2.根据权利要求1所述的双向扫描栅极驱动电路，其特征在于：

当所述第n级驱动电路单元为首级驱动电路单元时，所述第一控制信号为第一启动信号；当所述第n级驱动电路单元不为首级驱动电路单元时，所述第一控制信号为前级驱动电路单元的扫描信号；

当所述第n级驱动电路单元为尾级驱动电路单元时，所述第二控制信号为第一启动信号；当所述第n级驱动电路单元不为尾级驱动电路单元时，所述第二控制信号为后级驱动电路单元的扫描信号。

3.根据权利要求1所述的双向扫描栅极驱动电路，其特征在于：第n级驱动电路单元还包括级传模块，级传模块连接至所述上拉控制节点，级传模块输出级传信号；

当所述第n级驱动电路单元为首级驱动电路单元时，所述第一控制信号为第一启动信号；当所述第n级驱动电路单元不为首级驱动电路单元时，所述第一控制信号为前级驱动电路单元的级传信号；

当所述第n级驱动电路单元为尾级驱动电路单元时，所述第二控制信号为第一启动信号；当所述第n级驱动电路单元不为尾级驱动电路单元时，所述第二控制信号为后级驱动电路单元的级传信号。

4.根据权利要求3所述的双向扫描栅极驱动电路，其特征在于：第n级驱动电路单元的所述级传模块包括第十五薄膜晶体管；第十五薄膜晶体管的控制端连接第n级驱动电路单元的上拉控制节点，第十五薄膜晶体管的两个通路端分别输入第一时钟信号和输出级传信号。

5.一种双向扫描栅极驱动电路，其特征在于：包括N(N>4，且N为正整数)级驱动电路单元；第n(1≦n≦N，且n为正整数)级驱动电路单元包括正反扫控制模块、上拉模块、维持辅助模块以及级传模块；

正反扫控制模块、上拉模块、维持辅助模块以及级传模块相连接于上拉控制节点；正反扫控制模块、维持辅助模块均输入低电平；上拉模块连接第n级驱动电路单元的扫描信号线；扫描信号线输出扫描信号；

第n级驱动电路单元的级传模块包括第十五薄膜晶体管；第十五薄膜晶体管的控制端连接第n级驱动电路单元的上拉控制节点，第十五薄膜晶体管的两个通路端分别输入第一时钟信号和输出级传信号；

第n级驱动电路单元的正反扫控制模块包括第一薄膜晶体管、第四薄膜晶体管以及第九薄膜晶体管；

第一薄膜晶体管的控制端输入前级驱动电路单元的级传信号；第一薄膜晶体管的第一通路端输入前级驱动电路单元的扫描信号；第一薄膜晶体管的第二通路端连接第n级驱动电路单元的上拉控制节点；

第四薄膜晶体管的控制端输入后级驱动电路单元的级传信号；第四薄膜晶体管的第一通路端输入后级驱动电路单元的扫描信号；第四薄膜晶体管的第二通路端连接第n级驱动电路单元的上拉控制节点；

第九薄膜晶体管的控制端输入第二时钟信号，第九薄膜晶体管的两个通路端分别连接第n级驱动电路单元的上拉控制节点和低电平。

6.根据权利要求1～5任一项所述的双向扫描栅极驱动电路，其特征在于：

第n级驱动电路单元的正反扫控制模块还包括第十六薄膜晶体管，第十六薄膜晶体管的控制端输入第三时钟信号，第十六薄膜晶体的两个通路端分别连接第n级驱动电路单元的上拉控制节点和低电平。

7.根据权利要求1～5任一项所述的双向扫描栅极驱动电路，其特征在于：

第n级驱动电路单元还包括触控辅助模块，所述触控辅助模块包括第十四薄膜晶体管；第十四薄膜晶体管的控制端输入触控信号，第十四薄膜晶体管的两个通路端分别连接第n级驱动电路单元的扫描信号线和低电平。

8.根据权利要求1～5任一项所述的双向扫描栅极驱动电路，其特征在于：

第n级驱动电路单元的上拉模块包括第十薄膜晶体管，第十薄膜晶体管的控制端连接第n级驱动电路单元的上拉控制节点，第十薄膜晶体管的两个通路端分别连接第一时钟信号和第n级驱动电路单元的扫描信号线。

9.根据权利要求1～5任一项所述的双向扫描栅极驱动电路，其特征在于：所述维持辅助模块包括维持模块，维持模块与正反扫控制模块和上拉模块相连接于上拉控制节点；

维持模块包括维持控制节点产生模块和信号维持模块，维持控制节点产生模块和信号维持模块相连接于维持控制节点；

维持控制节点产生模块包括第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管以及第十一薄膜晶体管；

第五薄膜晶体管的控制端输入高电平，第五薄膜晶体管的两个通路端分别连接高电平和第n级驱动电路单元的维持控制节点；

第六薄膜晶体管的控制端连接第n级驱动电路单元的上拉控制节点，第六薄膜晶体管的两个通路端分别连接第n级驱动电路单元的维持控制节点和低电平；

第七薄膜晶体管的控制端输入前级驱动电路单元的扫描信号，第七薄膜晶体管的两个通路端分别连接第n级驱动电路单元的维持控制节点和低电平；

第十一薄膜晶体管的控制端输入后级驱动电路单元的扫描信号，第十一薄膜晶体管的两个通路端分别连接第n级驱动电路单元的维持控制节点和低电平；

信号维持模块包括第八薄膜晶体管和第十三薄膜晶体管；

第八薄膜晶体管的控制端连接第n级驱动电路单元的维持控制节点，第八薄膜晶体管的两个通路端分别连接第n级驱动电路单元的上拉控制节点和低电平；

第十三薄膜晶体管的控制端连接第n级驱动电路单元的维持控制节点，第十三薄膜晶体管的两个通路端分别连接第n级驱动电路单元的扫描信号线和低电平。

10.根据权利要求9所述的双向扫描栅极驱动电路，其特征在于：所述维持辅助模块还包括下拉清空模块，所述下拉清空模块包括第二薄膜晶体管、第三薄膜晶体管和第十二薄膜晶体管；

第二薄膜晶体管的控制端输入清空信号，第二薄膜晶体管的两个通路端分别连接第n级驱动电路单元的上拉控制节点和低电平；

第三薄膜晶体管的控制端输入清空信号，第三薄膜晶体管的两个通路端分别连接第n级驱动电路单元的维持控制节点和低电平；

第十二薄膜晶体管的控制端输入清空信号，第十二薄膜晶体管的两个通路端分别连接第n级驱动电路单元的扫描信号线和低电平。