[go: up one dir, main page]

WO2025095087A1 - 半導体基板、半導体基板の製造方法、半導体デバイスの製造方法、半導体デバイス、発光素子 - Google Patents

半導体基板、半導体基板の製造方法、半導体デバイスの製造方法、半導体デバイス、発光素子 Download PDF

Info

Publication number
WO2025095087A1
WO2025095087A1 PCT/JP2024/038981 JP2024038981W WO2025095087A1 WO 2025095087 A1 WO2025095087 A1 WO 2025095087A1 JP 2024038981 W JP2024038981 W JP 2024038981W WO 2025095087 A1 WO2025095087 A1 WO 2025095087A1
Authority
WO
WIPO (PCT)
Prior art keywords
wing portion
semiconductor
semiconductor substrate
substrate
wing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2024/038981
Other languages
English (en)
French (fr)
Inventor
剛 神川
優太 青木
昇 須田
広之 小倉
文雄 山下
孝介 三島
龍生 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of WO2025095087A1 publication Critical patent/WO2025095087A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN

Definitions

  • This disclosure relates to semiconductor substrates, etc.
  • a mask pattern that prevents the growth of a nitride semiconductor layer is formed on a template substrate including a heterogeneous substrate and a seed layer, and the nitride semiconductor layer is grown laterally on the mask portion, starting from the seed layer exposed in the opening where there is no mask portion, thereby reducing the defect density of the nitride semiconductor layer on the mask portion (Patent Document 1).
  • the semiconductor substrate comprises a template substrate and a first semiconductor portion located above the template substrate and including a nitride semiconductor, the first semiconductor portion including a first wing portion, a gap being located between the first wing portion and the template substrate, the first wing portion including a plurality of protrusions protruding downward, at least some of the plurality of protrusions having a tapered shape and a slope inclined with respect to the thickness direction of the template substrate.
  • 1 is a plan view showing a configuration of a semiconductor substrate according to an embodiment of the present invention.
  • 1 is a cross-sectional view showing a configuration of a semiconductor substrate according to an embodiment.
  • 1 is a cross-sectional view showing a configuration of a semiconductor substrate according to an embodiment.
  • FIG. 4 is a perspective view showing a configuration of a protrusion.
  • 1 is a cross-sectional view showing a configuration of a semiconductor substrate according to an embodiment.
  • 1 is a cross-sectional view showing a configuration of a semiconductor substrate according to an embodiment.
  • 2 is a flowchart showing a method for manufacturing a semiconductor substrate according to the present embodiment.
  • 1A to 1C are cross-sectional views showing a method for manufacturing a semiconductor substrate according to an embodiment of the present invention.
  • 1A to 1C are cross-sectional views showing a method for manufacturing a semiconductor substrate according to an embodiment of the present invention.
  • 1 is a block diagram showing a semiconductor substrate manufacturing apparatus according to an embodiment of the present invention; 2 is a flowchart showing a method for manufacturing a semiconductor device according to the present embodiment.
  • 1A to 1C are cross-sectional views showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.
  • 1A to 1C are cross-sectional views showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.
  • 5A to 5C are cross-sectional views showing a method for manufacturing a template substrate.
  • 11A to 11C are cross-sectional views showing a method for forming a GaN crystal portion of an initial wing portion by ELO.
  • 1A to 1C are cross-sectional views showing a method for manufacturing a semiconductor substrate according to a first embodiment.
  • 1 is a plan view showing a semiconductor substrate according to a first embodiment;
  • 1A to 1C are cross-sectional views showing a method for manufacturing a semiconductor device according to a first embodiment.
  • 1 shows the measurement results of a nitride semiconductor fabricated using the semiconductor substrate in accordance with Example 1.
  • 1A to 1C are cross-sectional views showing a method for manufacturing a semiconductor substrate according to a first embodiment.
  • 10A to 10C are cross-sectional views showing a method for manufacturing a semiconductor substrate according to a second embodiment.
  • 11A to 11C are cross-sectional views showing a method for manufacturing a semiconductor substrate according to a third embodiment.
  • FIG. 1 is a cross-sectional view showing a configuration example of a semiconductor device according to an embodiment of the present invention.
  • 1 is a cross-sectional view showing a configuration example of a semiconductor device according to an embodiment of the present invention.
  • FIG. 1 is a plan view showing the configuration of a semiconductor substrate according to this embodiment.
  • Fig. 2 and Fig. 3 are cross-sectional views showing the configuration of a semiconductor substrate according to this embodiment. As shown in Fig. 1 to Fig.
  • a semiconductor substrate 10 includes a template substrate TS and a first semiconductor portion 8A that is located above the template substrate TS and includes a nitride semiconductor, the first semiconductor portion 8A includes a first wing portion F1, a first gap J1 is located between the first wing portion F1 and the template substrate TS, the first wing portion F1 includes a plurality of protrusions Q that protrude downward, and at least a portion (one) of the plurality of protrusions has a tapered shape and has a slope W that is inclined with respect to a thickness direction Z of the template substrate TS.
  • the first wing portion F1 of the semiconductor substrate 10 is spaced apart from the template substrate TS and has multiple protrusions Q that protrude downward, so that when a light-emitting functional layer is formed above the first wing portion F1, the light extraction efficiency from the lower surface (rear surface) is improved. That is, compared to when the rear surface is flat, the amount of light reflected toward the functional layer is reduced and the amount of light emitted to the outside is increased.
  • the first wing portion F1 of the semiconductor substrate 10 is spaced apart from the template substrate TS and has multiple protrusions Q that protrude downward, so that internal stress is reduced. This allows a high-quality functional layer (including an active layer) to be formed above the first wing portion F1.
  • the first semiconductor portion (first semiconductor layer) 8A contains a nitride semiconductor as a main component.
  • Specific examples include GaN-based semiconductors, AlN (aluminum nitride), InAlN (indium aluminum nitride), and InN (indium nitride).
  • a GaN-based semiconductor is a semiconductor that contains gallium atoms (Ga) and nitrogen atoms (N), and typical examples include GaN, AlGaN, AlGaInN, and InGaN.
  • the first semiconductor portion 8A may be doped (e.g., n-type including a donor) or non-doped.
  • the first semiconductor portion 8A may include an n-type dopant at a concentration of more than 5 ⁇ 10 17 /cm 3 , in which case the etching speed is increased.
  • the semiconductor substrate means a substrate including a semiconductor
  • the main substrate 1 included in the template substrate TS may include a semiconductor (e.g., silicon, silicon carbide) or may not include a semiconductor.
  • An example of the main substrate 1 that does not include a semiconductor is a sapphire substrate.
  • the template substrate TS is sometimes called a growth substrate.
  • the main substrate 1 may be a free-standing substrate (wafer).
  • the seed portion S1 can be formed by using a sputtering method.
  • the film may be formed by using a MOCVD (Metal Organic Chemical Vapor Deposition) method, an MBE (Molecular Beam Epitaxy) method, or the like.
  • the seed portion S1 may be a gallium nitride film (GaN), an aluminum nitride film (AlN), or a mixed crystal film of gallium and aluminum (e.g., AlGaN, InGaN, AlInGaN).
  • a buffer portion e.g., a single layer of AlN, a multilayer of AlN and AlGaN
  • the configuration may be sapphire substrate (main substrate)/AlN/GaN (seed portion), sapphire substrate (main substrate)/AlN/AlGaN/GaN (seed portion), silicon substrate (main substrate)/Al/AlN/GaN (seed portion), etc.
  • the first direction X1 may be the a-axis direction ( ⁇ 11-20> direction) of the first semiconductor portion 8A (a nitride semiconductor such as GaN).
  • the second direction X2 may be the m-axis direction ( ⁇ 1-100> direction) of the first semiconductor portion 8A.
  • the thickness direction Z of the semiconductor substrate 10 may be the c-axis direction ( ⁇ 0001> direction) of the first semiconductor portion 8A.
  • the first semiconductor portion 8A may be formed by the ELO (Epitaxial Lateral Overgrowth) method starting from the seed portion S1, and may include a first protuberance R1 that is connected to the seed portion S1, and a first base B1 that is connected to the first protuberance R1 and the first wing portion F1.
  • the base B1 of the first semiconductor portion 8A located above the seed portion S1 becomes a dislocation inheritance portion having many threading dislocations
  • the first wing portion F1 located above the growth inhibition region DA becomes a low defect portion having a threading dislocation density smaller than that of the dislocation inheritance portion.
  • the second semiconductor portion 8C may grow laterally on the growth inhibition region DA starting from the seed portion S2, and the growth may be stopped before joining the first semiconductor portion 8A.
  • the threading dislocation density of the first wing portion F1 may be 5 ⁇ 10 6 [pieces/cm 2 ] or less.
  • the first wing portion F1 may have an edge.
  • the joining portion may be removed by etching or the like to form the gap GP.
  • the first raised portion R1 and the first wing portion F1 may be made of the same GaN-based semiconductor (e.g., GaN).
  • a GaN-based semiconductor alloy containing at least one of aluminum (Al) and indium (In) may be exposed on the underside of the first wing portion F1.
  • the first raised portion R1 and the first wing portion F1 may be made of different GaN-based semiconductors.
  • the first raised portion R1 may be a GaN crystal
  • the first wing portion F1 may be a GaN-based alloy (ternary alloy or quaternary alloy) containing at least one of Al and In.
  • the first wing portion F1 may be an AlGaN substrate, an AlInGaN substrate, or an InGaN substrate.
  • the +c plane of the nitride semiconductor may be exposed on the upper surface of the first wing portion F1, and the ⁇ c plane of the nitride semiconductor may be exposed on the lower surface of the first wing portion F1.
  • the +c plane may be a gallium polar plane, an aluminum polar plane, or an indium polar plane, and the ⁇ c plane may be a nitrogen polar plane.
  • the arrangement of Ga particles and N particles resulting from the wurtzite structure and the spacing between the particles can be observed, and the shape of the (0001) plane (c plane) polar plane crystal lattice can be observed.
  • FIG 4 is an image showing an example of the shape of the protrusions.
  • each of the multiple protrusions Q included in the lower surface (rear surface) of the first wing portion F1 may be pyramidal (pyramidal).
  • the inclined surface W included in the protrusions Q may be a (10-1-1) surface inclined with respect to the (0001) surface (c-surface).
  • the first wing portion F1 has a low defect portion LA having a lower defect density than the first base portion B1, and a protrusion group QG including multiple protrusions Q may be located over the entire lower side of the low defect portion LA of the first wing portion F1.
  • the upper surface roughness of the first wing portion F1 may be smaller than the lower surface roughness of the first wing portion F1.
  • the side surface roughness of the first wing portion F1 may be smaller than the lower surface roughness of the first wing portion F1.
  • the side surface roughness of the first raised portion R1 may be smaller than the lower surface roughness of the first wing portion
  • the dislocations (defects) in the first wing portion F1 can be observed by cathodeluminescence (CL) measurement or mapping of peak shifts in Raman scattering spectrum.
  • the dislocation density (defect density) in the first wing portion F1 can be calculated and compared by determining the number of dislocations (defects) observed by the above measurement.
  • the roughness of the first wing portion F1 can be calculated and compared by determining the number of protrusions Q per any area from, for example, AFM measurement results or SEM drawings.
  • the roughness of the first wing portion F1 may be, for example, the maximum height roughness Rz that can be measured by AFM.
  • Rz may be, for example, a value between 200 nm and 300 nm, or may be a value greater than 300 nm.
  • the roughness measurement can be performed in the same manner for the top surface roughness, bottom surface roughness, and side surface roughness of the first wing portion F1.
  • the protrusion Q may have a variety of shapes as long as it protrudes downward and has a slope that is inclined with respect to the thickness direction of the template substrate TS.
  • the protrusion Q may be pyramidal, and a pyramidal protrusion Q may have a trapezoidal cross section in the thickness direction (Z direction) of the template substrate TS.
  • the protrusion Q may have a polygonal cross section in a direction perpendicular to the thickness direction of the template substrate TS (X1-X2 plane direction). In this case, the shape does not have to be strictly polygonal, and may include, for example, a polygon with rounded apexes.
  • the protrusion Q may have a shape with a rounded bottom end.
  • At least one protrusion Q of the protrusion group QG may have a lower defect density than the first base B1. At least one protrusion Q of the protrusion group QG may have a lower defect density than the portion other than the protrusions of the low defect portion LA of the first wing portion F1.
  • the linear defect DL present inside may be in a shape that connects from one slant surface to the other slant surface.
  • the linear defect DL in the protrusion Q may be inclined with respect to the planar direction of the template substrate TS (X1-X2 plane direction).
  • the linear defect DL in the protrusion Q may be inclined upward as it moves away from the first base B1 (inclined with respect to the X1-X2 plane in a direction away from the template substrate TS).
  • the at least two protrusions Q may be located apart or adjacent to each other.
  • the at least two protrusions Q may have different shapes, for example different pyramidal shapes.
  • the inclination angle of the slope may be different in the vertical cross section (along the c-axis) of the at least two protrusions Q. The inclination angle of the slope may be an angle with respect to the thickness direction of the template substrate TS.
  • the at least two protrusions Q may have different heights. In the protrusion group QG, when comparing the heights of the at least two protrusions Q, the one closer to the first base B1 may be higher, or the one closer to the first base B1 may be higher.
  • the thickness of the first wing portion F1 may be 15 ⁇ m or less, or 8.0 ⁇ m or less.
  • the height of each of the multiple protrusions Q may be 20 nm or more, 50 nm or more, or 100 nm or more.
  • the ratio of the width (size in the X1 direction) to the height (size in the Z direction, thickness) of the gap J1 may be 5.0 or more.
  • the height (thickness) of the gap J1 may be the distance from the growth inhibition area DA to the tip of the protrusion Q.
  • the height (thickness) of the gap J1 may be greater, for example, on the first base portion B1 side than on the edge side.
  • the ratio of the thickness of the first wing portion F1 to the thickness of the gap J1 may be less than 2.0.
  • the semiconductor substrate 10 is located above the template substrate TS and includes a second semiconductor portion 8C including a nitride semiconductor, the second semiconductor portion 8C includes a second wing portion F2, a gap J2 is located between the second wing portion F2 and the template substrate TS, and the second wing portion F2 may include a plurality of protrusions Q protruding downward.
  • the upper surface of the template substrate TS may include a growth inhibition region DA and two seed regions S1 and S2 adjacent to each other via the growth inhibition region DA.
  • the growth inhibition region DA and the seed regions S1 and S2 may or may not be on the same plane.
  • the first wing portion F1 and the second wing portion F2 may be located above the growth inhibition region DA.
  • the first semiconductor portion F1 may include a first raised portion R1 that is coupled to the seed region S1 and a first base portion B1 that is located above the seed region S1.
  • the semiconductor substrate 10 includes a growth inhibition film 7 (e.g., a silicon oxide film or a silicon nitride film), and the growth inhibition film 7 may be located between the first raised portion R1 and the first base portion B1, on the side of the first raised portion R1, or on the growth inhibition region DA.
  • a growth inhibition film 7 e.g., a silicon oxide film or a silicon nitride film
  • the material of the growth inhibition region DA may be a modified version of the material of the two seed regions S1 and S2.
  • the material of the growth inhibition region DA may be an oxide of the two seed regions S1 and S2.
  • the material of the two seed regions S1 and S2 may be aluminum nitride.
  • the material of the growth inhibition region DA may be aluminum oxynitride.
  • the template substrate TS includes a main substrate 1, which may be a heterogeneous substrate having a different lattice constant from the nitride semiconductor included in the first semiconductor portion 8A.
  • a main substrate 1 which may be a heterogeneous substrate having a different lattice constant from the nitride semiconductor included in the first semiconductor portion 8A.
  • the heterogeneous substrate, the main substrate 1, include a silicon substrate, a silicon carbide substrate, and a sapphire substrate.
  • FIGS. 5 and 6 are cross-sectional views showing the configuration of a semiconductor substrate according to this embodiment.
  • the semiconductor substrate 10 may include an upper layer portion UL located above the first semiconductor portion 8A.
  • the upper layer portion UL may have a functional layer 9 including an active layer.
  • the functional layer 9 may include an n-type layer and a p-type layer in addition to the active layer.
  • the active layer of the functional layer 9 may be a light-emitting layer, and may be a GaN-based multiple quantum well structure.
  • the upper layer portion UL may include electrodes E (e.g., an anode and a cathode) in addition to the functional layer 9.
  • FIG. 7 is a flow chart showing a method for manufacturing a semiconductor substrate according to this embodiment.
  • FIGS. 8 and 9 are cross-sectional views showing a method for manufacturing a semiconductor substrate according to this embodiment.
  • the method for manufacturing a semiconductor substrate according to this embodiment includes a step S10 of forming an initial wing portion PF located above the template substrate TS and not in contact with the template substrate TS, which includes a nitride semiconductor and has a nitrogen polarity surface 8N exposed on the underside, a step S20 of introducing an etching solution YE into the gap J0 between the nitrogen polarity surface 8N of the initial wing portion PF and the template substrate TS, and a step S30 of etching the initial wing portion PF mainly from the nitrogen polarity surface 8N (rear surface) to form a first wing portion F1 having a plurality of protrusions Q protruding downward.
  • the method for manufacturing a semiconductor substrate according to this embodiment may include a step of removing the mask portion, which is provided in the template substrate TS as the growth inhibition region DA.
  • the step of removing the mask may be step S15 between step S10 of forming the initial wing portion PF and step S20 of introducing the etching liquid YE.
  • the mask portion may be silicon nitride (SiN) or silicon oxide (SiO 2 ).
  • the mask portion may be removed by introducing, for example, a hydrogen fluoride liquid (HF) into the gap J0.
  • HF hydrogen fluoride liquid
  • the nitrogen polarity surface 8N of the initial wing portion PF and the gap J0 on the template substrate TS may be formed (as a result of the mask removal) by removing the mask portion with the hydrogen fluoride liquid or the like. In this way, by removing the mask portion before introducing the etching liquid YE, the risk of silicon (Si) being taken into the initial wing portion PF is reduced, and the quality of the first wing portion F1 can be improved.
  • the height (length in the Z direction) of the gap J0 can be increased by the removal process. This makes it easier to introduce the etching solution YE deep into the gap J0 (up to the vicinity of the first raised portion R1) in the subsequent step S20, reducing uneven etching in the width direction (first direction X1) of the wing portion F1. This makes it possible to uniformize the light extraction effect and realize a high-quality light-emitting device.
  • a step of introducing an oxidizing agent into the gap J0 may be included prior to or at the same time as step S20. This allows a fine oxide film to be formed on the nitrogen polar surface 8N, and the resulting local etching rate difference can be used as a starting point to form the protrusion Q by etching.
  • the initial wing portion PF is etched simultaneously on the lower surface, which is the nitrogen polar surface 8N, the upper surface, which is the Ga polar surface, and the side surface.
  • the etching speed of the nitrogen polar surface 8N (lower surface, back surface) is very high, and the nitrogen polar surface 8N is almost selectively etched. Since the Ga polar surface (upper surface) is also etched at a very slow speed, even if there are slight abnormalities or irregularities on the Ga polar surface of the initial wing portion PF, a clean (0001) surface (upper surface of the first wing portion F1) can be formed by this etching.
  • the initial wing portion PF includes a GaN crystal portion 11 with an exposed nitrogen polarity surface 8N, and a GaN mixed crystal portion 12 that is located on the GaN crystal portion 11 and contains at least one of aluminum and indium.
  • the lower GaN crystal portion 11 may be removed by wet etching to form a first wing portion F1 (e.g., an AlGaN substrate, an AlInGaN substrate, an InGaN substrate, etc.) that includes all or a part of the GaN mixed crystal portion 12.
  • GaN alloy crystal portion such as AlGaN by ELO with good crystallinity compared to a GaN crystal portion, but as shown in Figure 9, by forming a GaN alloy crystal layer L2 on a GaN crystal layer L1 formed by ELO starting from a seed region S1, and then removing the wing portion (GaN crystal portion 11) of the GaN crystal layer L1, a GaN alloy crystal portion 12 (wing portion of the GaN alloy crystal layer L2) with low defects and internal stress can be obtained as the first wing portion F1. Since the first raised portion R1 is included in the GaN crystal layer L1, the first raised portion R1 and the first wing portion F1 (GaN alloy crystal portion 12) may be composed of different GaN-based semiconductors.
  • the first semiconductor portion 8A has a first raised portion R1 in contact with the seed region S1 and a first wing portion F1 facing the template substrate TS across a first gap J1
  • the first wing portion F1 includes at least one of Al (aluminum) and In (indium)
  • the first raised portion R1 may be composed of a GaN-based semiconductor (e.g., GaN) different from the first wing portion F1.
  • FIG. 10 is a block diagram showing a semiconductor substrate manufacturing apparatus according to this embodiment.
  • the semiconductor substrate manufacturing apparatus 50 includes an apparatus M10 that performs step S10 in FIG. 7, an apparatus M40 (wet etching apparatus) that performs steps S20 and S30 in FIG. 7, and a control device MC that controls the apparatuses M10 and M40.
  • FIGS. 11 is a flow chart showing the method for manufacturing a semiconductor device according to this embodiment.
  • FIGS. 12 and 13 are cross-sectional views showing the method for manufacturing a semiconductor device according to this embodiment.
  • the method for manufacturing a semiconductor device according to this embodiment includes a step S70 of preparing a semiconductor substrate 10, a step S80 of forming an upper layer portion UL (including a functional layer 9) above the first wing portion F1 to form an element portion DS, and a step S90 of separating the element portion DS from the template substrate TS to form a light-emitting element 15 (semiconductor device).
  • step S90 the base of the first wing portion F1 (the connection portion with the first base portion B1) may be broken by a downward external force.
  • the element portion DS may also be transferred from the template substrate TS to a substrate (transfer substrate, support substrate, submount substrate, etc.) other than the template substrate TS.
  • the base of the first wing portion F1 may be cut by dry etching or wet etching.
  • the cut may be made between the multiple protrusions Q of the first wing portion F1.
  • the protrusions Q located at the end of the cut surface may be taller than at least one other protrusion Q.
  • the protrusions Q located at the cut surface (end surface) may have a higher defect density than at least one protrusion Q not located at the cut surface.
  • the light-emitting element 15 has multiple protrusions Q that protrude downward, and therefore has excellent light extraction efficiency to the back side (lower side).
  • the method for manufacturing the semiconductor device does not have to include step S90 (a step of separating the element portion DS from the template substrate TS).
  • step S90 a step of separating the element portion DS from the template substrate TS.
  • a step of forming an opening KT in a portion of the template substrate TS that overlaps with the first wing portion F1, as shown in Figures 31 and 32 may be included.
  • the light emitting element 15 semiconductor device
  • the separation step S90 can be formed without performing the separation step S90.
  • the opening KT of the template substrate TS may or may not penetrate the template substrate TS in the Z direction. If the opening KT does not penetrate the template substrate TS in the Z direction, for example, the template substrate TS may be a light-transmitting material such as sapphire.
  • An optical member such as a microlens may be present inside the opening KT. This makes it possible to control the directivity of the light-emitting element 15 (semiconductor device).
  • a phosphor member may be present inside the opening KT. This makes it possible to convert the emission wavelength to suit the application of the light-emitting element 15 (semiconductor device).
  • FIG. 14 is a cross-sectional view showing a method for manufacturing a template substrate.
  • a step of forming a resist RZ on the underlayer 4 a step of patterning the resist RZ, a step of performing a plasma treatment on the exposed underlayer material, and a step of removing the resist RZ may be performed.
  • the underlayer 4 may be formed by a sputtering method.
  • argon plasma is irradiated onto the exposed surface 4D of the underlayer 4 to modify the surface of the irradiation area, thereby forming a growth inhibition area DA.
  • the growth inhibition area DA may contain argon, oxygen, nitrogen, or the like as an impurity.
  • the underlayer material may be aluminum nitride, and the growth inhibition area DA may be aluminum oxynitride.
  • the underlayer material may be AlScN (aluminum scandium nitride), and the growth inhibition region DA may be AlScON (aluminum scandium oxynitride).
  • the underlayer 4 can be optimized depending on the material of the main substrate 1. For example, if the main substrate 1 is a silicon substrate, aluminum nitride can be used for the underlayer 4. For example, if the main substrate 1 is a sapphire substrate or a silicon carbide substrate, aluminum nitride, aluminum oxynitride, or gallium nitride can be used for the underlayer 4.
  • Figure 15 is a cross-sectional view showing a method of ELO deposition of the GaN crystal portion of the initial wing portion.
  • the process includes the steps of preparing a template substrate TS including seed regions S1 and S2 and a growth inhibition region DA, vertically growing a first raised portion R1 from the seed region S1, forming a growth inhibition film 7 in contact with the first raised portion R1, and forming a first base portion B1 located above the first raised portion R1 and a GaN crystal portion 11 connected to the first base portion B1, separated from the growth inhibition region DA, and located above the gap J0.
  • the first base B1 and the GaN crystal portion 11 may be formed with the corner RC where the top surface RT and side surface RS of the first raised portion R1 intersect as the growth starting point PG.
  • the corner RC may be used as the growth starting point PG, but is not limited to this.
  • a defect e.g., a tiny opening
  • the defect in the growth inhibition film 7 may be used as the growth starting point for the first base B1 and the GaN crystal portion 11.
  • the first protrusion R1, the growth suppression film 7, the first base B1 and the GaN crystal portion 11 may be continuously formed using an MOCVD apparatus.
  • the first protrusion R1 includes a GaN-based semiconductor, the growth suppression film 7 is silicon nitride, and the first protrusion R1 is formed by supplying a raw material serving as a gallium source (organic raw material such as trimethylgallium (TMG) or triethylgallium (TEG)) and a raw material serving as a nitrogen source (ammonia gas (NH 3 )).
  • a raw material serving as a gallium source organic raw material such as trimethylgallium (TMG) or triethylgallium (TEG)
  • a raw material serving as a nitrogen source ammonia gas (NH 3 )
  • the growth suppression film 7 (a silicon nitride film in this case) may be formed by stopping the supply of the raw material serving as the gallium source while maintaining the supply of the raw material serving as the nitrogen source and supplying a silicon-based material (e.g., SiH 4 ) and ammonia gas (NH 3 ). Oxygen and carbon may be added, or the growth suppression film 7 may be formed of a different material. Thereafter, the first base B1 and the GaN crystal portion 11 may be formed by stopping the supply of the silicon-based material and supplying a raw material serving as a gallium source while maintaining the supply of the raw material serving as the nitrogen source. Also, a small amount of silicon-based material may be continuously supplied at the doping level.
  • a silicon-based material e.g., SiH 4
  • NH 3 ammonia gas
  • Oxygen and carbon may be added, or the growth suppression film 7 may be formed of a different material.
  • the first base B1 and the GaN crystal portion 11 may be formed by stopping the supply of the
  • the film can be continuously formed without removing it from the MOCVD apparatus while forming the void J0 under the GaN crystal portion 11, thereby reducing the manufacturing time and manufacturing costs.
  • the void J0 and forming the GaN crystal portion 11 so that it does not come into contact with the underlayer 4 (growth inhibition area DA), stress from the main substrate 1 and underlayer 4 can be effectively alleviated.
  • the growth of two GaN crystal layers growing in opposite directions above the growth inhibition region DA is stopped before they meet.
  • This allows a gap GP to be formed, which makes it easier for the etching solution YE to seep around to the back surface, and fresh etching solution YE can be constantly circulated to the gap above the growth inhibition region DA by stirring.
  • the width of the gap GP may be 0.5 ⁇ m or more, or 1.0 ⁇ m or more.
  • FIG. 16 is a cross-sectional view showing a method for manufacturing a semiconductor substrate according to Example 1.
  • an initial wing portion PF is formed by growing a GaN mixed crystal portion 12 on a GaN crystal portion 11, and the initial wing portion PF is etched from its back surface (nitrogen polar surface 8M) by an etching solution YL introduced into the gap J0, thereby removing the GaN crystal portion 11 and etching the back surface (nitrogen polar surface) of the GaN mixed crystal portion 12, thereby forming a first wing portion F1.
  • An upper layer portion UL is formed on the first wing portion F1 to form an element portion DS.
  • FIG. 17 is a plan view showing a semiconductor substrate according to the first embodiment.
  • the anode EA and the cathode EC may be arranged on the functional layer 9 in the second direction X2 (e.g., the m-axis direction of the GaN mixed crystal portion 12), and the element portion DS is formed including the anode EA and the cathode EC.
  • FIG. 18 is a cross-sectional view showing a method for manufacturing a semiconductor device according to Example 1.
  • Example 1 ( Figures 16 to 18) includes ELO deposition of GaN crystal layer L1 and formation of growth suppression film 7 by MOCVD, deposition of GaN alloy layer L2 by MOCVD, removal of template substrate TS on which initial wing layer PF (11, 12) is formed from MOCVD, removal (wet etching) of GaN crystal portion 11 of initial wing layer PF, wet etching of the back surface (nitrogen polar surface) of GaN alloy portion 12, and
  • the semiconductor substrate 10 including the first wing portion F1 (GaN mixed crystal portion 12) is introduced into MOCVD, the functional layer 9 (including the active layer) is formed on the first wing portion F1 (GaN mixed crystal portion 12), the semiconductor substrate 10 including the functional layer 9 is removed from MOCVD, the electrodes E and the like are formed on the functional layer 9 (including the active layer) (the element portion DS is formed), and the element portion
  • the first semiconductor portion 8A is held on the support substrate PS, and the first semiconductor portion 8A is divided into upper and lower portions at the adjacent portion of the growth suppression film 7, thereby separating the element portion DS from the template substrate TS to obtain the light emitting element (semiconductor device) 15 or the semiconductor device 25 including the support substrate PS and the light emitting element 15.
  • the division of the first semiconductor portion 8A may be performed by cleavage division. A part GZ of the GaN crystal layer L1 may remain below the light emitting element 15.
  • the light emitting element 15 comprises a nitride semiconductor substrate (first wing portion) F1 having a light extraction surface LF and a functional layer 9 including an active layer, the nitride semiconductor substrate F1 has a plurality of protrusions Q on the light extraction surface LF, each of the plurality of protrusions Q has a slope W inclined with respect to the thickness direction of the nitride semiconductor substrate F1, and the threading dislocation density of the nitride semiconductor substrate F1 may be 5 ⁇ 10 6 [pieces/cm 2 ] or less.
  • FIG. 19 The results of measuring the multiple protrusions Q of the nitride semiconductor substrate (F1) produced by this manufacturing method using an AFM (Atomic Force Microscope: JupiterX manufactured by Oxford Instruments) are shown in FIG. 19.
  • the horizontal axis indicates the horizontal length ( ⁇ m), and the vertical axis indicates the length (nm) in the thickness direction (z direction).
  • one of the multiple protrusions Q has two adjacent minimum values as its base, and the maximum value located between the two adjacent minimum values as its apex.
  • the range X1L in FIG. 19 shows a case where there are two protrusions Q.
  • the maximum height Rz can be used as the roughness of the multiple protrusions Q.
  • the multiple protrusions Q of the nitride semiconductor (F1) had an Rz of 200 nm to 300 nm.
  • the functional layer 9 can be formed on the GaN mixed crystal portion 12 that is not in contact with the template substrate TS, which provides a large stress relaxation effect on the functional layer 9.
  • the upper surface (gallium polar surface) of the initial wing layer PF is also finely etched to obtain a clean and flat upper surface (front surface) of the first wing portion F1.
  • the height of the gap J0 (the distance between the initial wing layer PF and the growth inhibition region DA) may be 10 nm or more so that the etching solution YE can reach the back, and if it is 100 nm or more, the effect of suppressing etching unevenness in the back surface is high.
  • the thickness of the first wing portion F1 may be 0.1 ⁇ m to 5.0 ⁇ m or 0.2 ⁇ m to 3 ⁇ m, and the width of the first wing portion F1 in the first direction X1 may be 20 ⁇ m to 200 ⁇ m.
  • the ratio of the width to the thickness of the first wing portion F1 may be 2.0 or more, 3.0 or more, 5.0 or more, 10.0 or more, or 20 or more.
  • the ratio of the width to the thickness (height) of the gap J1 in the first direction X1 may be 2.0 or more, 3.0 or more, 5.0 or more, 10.0 or more, or 20 or more.
  • the GaN mixed crystal portion 12 may contain an additive such as Sc, and may be doped with an n-type dopant such as Si or Ge, or a p-type dopant such as Mg. The dopant may be unintentionally doped.
  • the first wing portion F1 may be an AlGaN base material with an Al composition of 10% by removing the GaN crystal portion 11 with the GaN mixed crystal portion 12 being Al0.1Ga0.9N .
  • the emission wavelength of the light-emitting element 15 may be 380 nm or less.
  • the first wing portion F1 may be an InGaN base material having an In composition of 15% by removing the GaN crystal portion 11 with the GaN mixed crystal portion 12 being In 0.15 Ga 0.85 N.
  • the emission wavelength of the light-emitting element 15 may be 500 nm or more.
  • Example 1 when the GaN mixed crystal portion 12 is formed, the template substrate TS on which the initial wing portion PF is formed is removed from the MOCVD apparatus, and the initial wing portion PF is wet etched. Since adjacent initial wing portions PF are separated from each other on the growth inhibition region DA and the initial wing portions PF float above the growth inhibition region DA, the etching solution easily flows around to the back surface (nitrogen polar surface 8N) of the initial wing portion PF, and etching proceeds quickly.
  • the etching solution can be an alkaline solution such as potassium hydroxide (KOH) or sodium hydroxide (NaOH). Although etching is possible at room temperature, the etching rate increases when heated to about 80°C. The etching rate can be controlled by adjusting the concentration and temperature of the etching solution.
  • KOH potassium hydroxide
  • NaOH sodium hydroxide
  • the rear surface (lower surface) of the initial wing portion PF is exposed as a nitrogen (Nitride) polar surface, and the opposing front surface (upper surface) of the initial wing portion PF is a Ga, Al, or In polar surface. Since the etching rate of the nitrogen polar surface is significantly higher than that of the Ga, Al, or In polar surfaces, the front surface (upper surface of the GaN mixed crystal portion 12) of the initial wing portion PF is hardly etched, and the nitrogen surface of the rear surface (lower surface) is unilaterally etched.
  • the first protrusion R1 of the GaN crystal layer L1 is hardly etched because the exposed side surface is not a nitrogen polar surface.
  • the back surface (lower surface) of the first wing F1 obtained by etching the initial wing portion PF has, for example, numerous pyramidal (cone-shaped) protrusions Q (convex bodies as shown in FIG. 4) surrounded by the ⁇ 10-1-1 ⁇ plane of the GaN mixed crystal.
  • the back surface of the first wing F1 becomes the light extraction surface in the device (light-emitting element) form, and the numerous protrusions Q increase the light extraction efficiency.
  • Example 1 in which the GaN crystal portion 11 is etched away, the first wing F1 can be formed thin, so that side emission (which causes optical interference between elements) can be reduced in the device (light-emitting element) form.
  • Example 1 the GaN crystal portion 11 of the initial wing portion PF is completely removed, but a portion of the GaN crystal portion 11 of the initial wing portion PF may be left in order to increase the strength of the first wing portion F1.
  • a functional layer 9 that emits light with a wavelength shorter than 380 nm on the first wing F1
  • a regrowth layer ( 0.05 ⁇ m thick Al0.1Ga0.9N ), five pairs of multiple quantum wells (barrier layer: 15 nm thick Al0.07Ga0.93N , well layer: 3 nm thick AlInGaN), a carrier block layer (20 nm thick Al0.25Ga0.75N ), and a p-type layer (contact layer: 20 nm thick Al0.07Ga0.93N , highly doped layer: 1.5 ⁇ m thick GaN) may be formed in this order on the GaN mixed crystal portion 12 .
  • a regrowth layer ( 0.1 ⁇ m thick GaN), three pairs of multiple quantum wells (barrier layer: 15 nm thick Al0.07Ga0.93N , well layer: 3 nm thick In0.33Ga0.67N ), a carrier block layer (20 nm thick Al0.1Ga0.9N ), and a p-type layer (contact layer: 20 nm thick GaN, highly doped layer: 1.5 ⁇ m thick GaN) may be formed in this order on the GaN mixed crystal portion 12 .
  • the electrodes E are formed in a specified area on the functional layer 9 using a sputtering device or an EB deposition device.
  • FIG. 20 is a cross-sectional view showing a method for manufacturing a semiconductor substrate according to the first embodiment.
  • the GaN mixed crystal layer L2 is formed so as to fill the gap GP between the GaN crystal portions 11 and the space below it, as shown in FIG. 20, the filled portion is removed by dry etching or the like to separate the GaN mixed crystal layer L2 in the first direction X1 (forming the GaN mixed crystal portion 12 and the gap GP), and then an etchant is introduced from the gap GP to wet etch the back surfaces (nitrogen polarity surfaces) of the GaN crystal portions 11 and GaN mixed crystal portions 12.
  • Example 2 21 is a cross-sectional view showing a method for manufacturing a semiconductor substrate according to Example 2.
  • the GaN crystal portion 11 of the initial wing layer PF may be removed (wet etching).
  • the electrodes E and the like are formed on the functional layer 9 (including the active layer) (the element portion DS is formed), and the element portion DS is separated from the template substrate TS (the light emitting element 15 is formed by singulation).
  • the template substrate TS is not taken out from the MOCVD during the deposition of the nitride semiconductor, so that the productivity (throughput) is improved.
  • Example 3 22 is a cross-sectional view showing a method for manufacturing a semiconductor substrate according to Example 3.
  • the GaN crystal layer L1 and the GaN mixed crystal layer L2 may be formed in a planar shape by combining GaN crystals growing in opposite directions on the growth inhibition area DA.
  • a gap GP is formed between the initial wing portions PF by dry etching or the like of the planar GaN crystal layer L1 and the GaN mixed crystal layer L2, and an etching liquid YL can be introduced through this gap GP.
  • Example 4 23 and 24 are cross-sectional views showing a method for manufacturing a semiconductor substrate according to a fourth embodiment.
  • the seed regions S1 and S2 located on the upper surface of the seed portion SB having a convex shape (ridge shape) are formed on the growth inhibition region DA to form a gap J0 between the template substrate TS and the initial wing portion PF, and the GaN crystal portion 11 is etched away from the rear surface by the etching solution YL introduced into the gap J0 to form the first wing portion F1.
  • the thickness of the gap J0 can be easily designed by adjusting the height of the seed portion SB.
  • the etching solution can easily flow around to the rear surface, and the etching efficiency is improved.
  • the GaN crystal layer L1, the GaN mixed crystal layer L2, and the functional layer 9 (including the active layer) may be successively formed, and then the GaN crystal portion 11 of the initial wing layer PF may be etched away.
  • Example 5 25 and 26 are cross-sectional views showing a method for manufacturing a semiconductor substrate according to a fifth embodiment.
  • a GaN mixed crystal layer L2 is formed on a GaN crystal layer L1 formed by ELO so as to contact a mask portion 5 (growth suppression region) from a mask opening K1 functioning as a seed region S, and then the mask portion 5 is removed to form a gap J0 between the template substrate TS and the initial wing portion PF, and the GaN crystal portion 11 is etched by an etching solution YL introduced into the gap J0 to form a first wing portion F1.
  • the GaN crystal portion 11 of the initial wing layer PF may be etched away.
  • Example 6 Fig. 27 is a cross-sectional view showing a method for manufacturing a semiconductor substrate according to Example 6.
  • the GaN crystal portion 11 below the GaN mixed crystal portion 12 is entirely removed by etching, but this is not limiting.
  • the first wing portion F1 may be formed by etching the initial wing portion PF so that a part of the GaN crystal portion 11 remains below the GaN mixed crystal portion 12.
  • Example 7 Fig. 28 is a schematic diagram showing the configuration of an electronic device according to Example 7.
  • the electronic device 55 in Fig. 28 includes a light-emitting element (semiconductor device) 15, a drive substrate 23 on which the light-emitting element 15 is mounted, and a control circuit 27 that controls the drive substrate 23.
  • the drive substrate 23 may include a CMOS.
  • Examples of the electronic device 55 include a light-emitting device, a display device, a laser emission device (including a Fabry-Perot type and a surface emission type), a measuring device, a lighting device, a communication device, an information processing device, and a power control device.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Device Packages (AREA)

Abstract

本半導体基板は、テンプレート基板と、テンプレート基板の上方に位置し、窒化物半導体を含む第１半導体部とを備え、前記第１半導体部は第１ウィング部を含み、前記第１ウィング部および前記テンプレート基板の間に空隙が位置し、前記第１ウィング部は、下方に向けて突出する複数の突起を備え、前記複数の突起の少なくとも一部の突起が、先細り形状であって、前記テンプレート基板の厚さ方向に対して傾いた斜面を有する。

Description

半導体基板、半導体基板の製造方法、半導体デバイスの製造方法、半導体デバイス、発光素子
　本開示は、半導体基板等に関する。
　異種基板およびシード層を含むテンプレート基板に窒化物半導体層が成長しないマスクパターンを形成し、マスク部がない開口部に露出するシード層を成長起点としてマスク部上に窒化物半導体層を横方向成長させることで、マスク部上の窒化物半導体層の欠陥密度を低減させることができる（特許文献１）。
日本国公開特許公報「特開２０１３－２５１３０４号公報」
　本半導体基板は、テンプレート基板と、テンプレート基板の上方に位置し、窒化物半導体を含む第１半導体部とを備え、前記第１半導体部は第１ウィング部を含み、前記第１ウィング部および前記テンプレート基板の間に空隙が位置し、前記第１ウィング部は、下方に向けて突出する複数の突起を備え、前記複数の突起の少なくとも一部の突起が、先細り形状であって、前記テンプレート基板の厚さ方向に対して傾いた斜面を有する。
本実施形態に係る半導体基板の構成を示す平面図である。 実施形態に係る半導体基板の構成を示す断面図である。 実施形態に係る半導体基板の構成を示す断面図である。 突起の構成を示す斜視図である。 実施形態に係る半導体基板の構成を示す断面図である。 実施形態に係る半導体基板の構成を示す断面図である。 本実施形態に係る半導体基板の製造方法を示すフローチャートである。 本実施形態に係る半導体基板の製造方法を示す断面図である。 本実施形態に係る半導体基板の製造方法を示す断面図である。 本実施形態に係る半導体基板の製造装置を示すブロック図である。 本実施形態に係る半導体デバイスの製造方法を示すフローチャートである。 本実施形態に係る半導体デバイスの製造方法を示す断面図である。 本実施形態に係る半導体デバイスの製造方法を示す断面図である。 テンプレート基板の製造方法を示す断面図である。 初期ウィング部のＧａＮ結晶部をＥＬＯ形成する方法を示す断面図である。 実施例１に係る半導体基板の製造方法を示す断面図である。 実施例１に係る半導体基板を示す平面図である。 実施例１に係る半導体デバイスの製造方法を示す断面図である。 実施例１に係る半導体基板を用いて作製した窒化物半導体の測定結果である。 実施例１に係る半導体基板の製造方法を示す断面図である。 実施例２に係る半導体基板の製造方法を示す断面図である。 実施例３に係る半導体基板の製造方法を示す断面図である。 実施例４に係る半導体基板の製造方法を示す断面図である。 実施例４に係る半導体基板の製造方法を示す断面図である。 実施例５に係る半導体基板の製造方法を示す断面図である。 実施例５に係る半導体基板の製造方法を示す断面図である。 実施例６に係る半導体基板の製造方法を示す断面図である。 実施例７に係る電子機器の構成を示す模式図である。 各実施例における突起の構成を示す断面図である。 本実施形態に係る半導体基板の製造方法を示すフローチャートである。 本実施形態に係る半導体デバイスの構成例を示す断面図である。 本実施形態に係る半導体デバイスの構成例を示す断面図である。
　〔実施形態〕
　図１は、本実施形態に係る半導体基板の構成を示す平面図である。図２および図３は、本実施形態に係る半導体基板の構成を示す断面図である。図１～図３に示すように、半導体基板１０は、テンプレート基板ＴＳと、テンプレート基板ＴＳの上方に位置し、窒化物半導体を含む第１半導体部８Ａとを備え、第１半導体部８Ａは第１ウィング部Ｆ１を含み、第１ウィング部Ｆ１およびテンプレート基板ＴＳの間に第１空隙Ｊ１が位置し、第１ウィング部Ｆ１は、下方に向けて突出する複数の突起Ｑを備え、前記複数の突起の少なくとも一部（１個）が、先細り形状であって、テンプレート基板ＴＳの厚さ方向Ｚに対して傾いた斜面Ｗを有する。
　半導体基板１０の第１ウィング部Ｆ１は、テンプレート基板ＴＳから離隔し、かつ下方に向けて突出する複数の突起Ｑを備えているため、第１ウィング部Ｆ１の上方に発光性の機能層を形成した場合に、下面（裏面）からの光取り出し効率が高められる。すなわち、裏面がフラットな場合と比較して機能層側への反射光が低減し、外部へ出射する光が増加する。また、半導体基板１０の第１ウィング部Ｆ１は、テンプレート基板ＴＳから離隔し、かつ下方に向けて突出する複数の突起Ｑを備えているため、内部応力が小さくなる。これにより、第１ウィング部Ｆ１の上方に高品質な機能層（活性層を含む）を形成することができる。
　第１半導体部（第１半導体層）８Ａは、主成分として窒化物半導体を含む。窒化物半導体は、例えば、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１；０≦ｙ≦１；０≦ｚ≦１；ｘ＋ｙ＋ｚ＝１）と表すことができ、具体例として、ＧａＮ系半導体、ＡｌＮ（窒化アルミニウム）、ＩｎＡｌＮ（窒化インジウムアルミニウム）、ＩｎＮ（窒化インジウム）を挙げることができる。ＧａＮ系半導体とは、ガリウム原子（Ｇａ）および窒素原子（Ｎ）を含む半導体であり、典型的な例として、ＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、ＩｎＧａＮを挙げることができる。
　第１半導体部８Ａは、ドープ型（例えば、ドナーを含むｎ型）でもノンドープ型でもよい。第１半導体部８Ａは、ｎ型ドーパントを５×１０１７／ｃｍ３よりも大きな濃度で含んでよく、この場合に、エッチング速度が高められる。半導体基板とは、半導体を含む基板という意味であり、テンプレート基板ＴＳに含まれる主基板１は、半導体（例えば、シリコン、炭化シリコン）を含んでもよいし、半導体を含まなくてもよい。半導体を含まない主基板１として、例えばサファイア基板がある。テンプレート基板ＴＳは、成長用基板と呼ばれることもある。主基板１は、自立基板（ウェハ）であってよい。シード部Ｓ１は、スパッタ法を用いて成膜することができる。もちろん、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法、ＭＢＥ（Molecular Beam Epitaxy）法等を用いて成膜してもよい。シード部Ｓ１は、ガリウムの窒化物膜（ＧａＮ）、アルミニウムの窒化物膜（ＡｌＮ）、ガリウムとアルミニウムの混晶膜（例えば、ＡｌＧａＮ，ＩｎＧａＮ，ＡｌＩｎＧａＮ）を用いることができる。主基板１およびシード部Ｓ１間に、バッファ部（例えば、ＡｌＮ単層，ＡｌＮとＡｌＧａＮの複層）を設けてもよい。例えば、サファイア基板（主基板）／ＡｌＮ／ＧａＮ（シード部），サファイア基板（主基板）／ＡｌＮ／ＡｌＧａＮ／ＧａＮ（シード部），シリコン基板（主基板）／Ａｌ／ＡｌＮ／ＧａＮ（シード部）等の構成が挙げられる。
　第１方向Ｘ１は、第１半導体部８Ａ（ＧａＮ等の窒化物半導体）のａ軸方向（＜１１－２０＞方向）であってよい。第２方向Ｘ２は、第１半導体部８Ａのｍ軸方向（＜１－１００＞方向）であってよい。半導体基板１０の厚さ方向Ｚ（テンプレート基板ＴＳの厚さ方向）が第１半導体部８Ａのｃ軸方向（＜０００１＞方向）であってよい。
　第１半導体部８Ａは、シード部Ｓ１を起点とし、ＥＬＯ（Epitaxial Lateral Overgrowth）法によって形成され、シード部Ｓ１に結合する第１隆起部Ｒ１と、第１隆起部Ｒ１および第１ウィング部Ｆ１に繋がる第１基部Ｂ１を含んでよい。第１半導体部８Ａのうち、シード部Ｓ１の上方に位置する基部Ｂ１は、貫通転位が多い転位継承部となり、成長抑制領域ＤＡの上方に位置する第１ウィング部Ｆ１は、転位継承部と比較して貫通転位密度が小さい低欠陥部となる。第２半導体部８Ｃは、シード部Ｓ２を起点として、成長抑制領域ＤＡ上を横方向に成長し、第１半導体部８Ａと会合する前に成長が止められていてもよい。第１ウィング部Ｆ１の貫通転位密度が５×１０６〔個／ｃｍ２〕以下であってよい。第１ウィング部Ｆ１はエッジを有していてもよい。また、第１半導体部８Ａおよび第２半導体部８Ｃを会合させた後に、会合部をエッチング等で除去することによってギャップＧＰを形成していてもよい。
　図２に示すように、半導体基板１０では、第１隆起部Ｒ１および第１ウィング部Ｆ１が同一のＧａＮ系半導体（例えば、ＧａＮ）で構成されていてよい。図３に示すように、半導体基板１０では、第１ウィング部Ｆ１の下側に、アルミニウム（Ａｌ）およびインジウム（Ｉｎ）の少なくとも一方を含有するＧａＮ系半導体の混晶が露出してよい。第１隆起部Ｒ１および第１ウィング部Ｆ１が異なるＧａＮ系半導体で構成されていてよい。例えば、第１隆起部Ｒ１がＧａＮ結晶であり、第１ウィング部Ｆ１が、ＡｌおよびＩｎの少なくとも一方を含むＧａＮ系混晶（３元混晶あるいは４元混晶）であってよい。第１ウィング部Ｆ１は、ＡｌＧａＮ基材、ＡｌＩｎＧａＮ基材、またはＩｎＧａＮ基材であってよい。
　第１ウィング部Ｆ１の上面に窒化物半導体の＋ｃ面が露出し、第１ウィング部Ｆ１の下面に窒化物半導体の－ｃ面が露出してよい。＋ｃ面がガリウム極性面あるいはアルミニウム極性面またはインジウム極性面であり、－ｃ面が窒素極性面であってよい。例えば第１ウィング部Ｆ１の上面のＴＥＭ像を目視することにより、ウルツ構造に起因するＧａ粒子とＮ粒子の配列と粒子の間隔を観測することでき、これにより、（０００１）面（ｃ面）極性面結晶格子の形状を観測できる。
もしくは、例えば第１ウィング部Ｆ１の上面を厚さ方向（Ｚ方向）の断面のＴＥＭ像を目視し、ウルツ構造に起因するＧａ粒子が上面側に突出していることを観測することで、上面がＧａ極性面であることを判断してもよい。
　図４は突起の形状例を示す画像である。図４に示すように、第１ウィング部Ｆ１の下面（裏面）に含まれる複数の突起Ｑそれぞれがピラミッド形状（角錐状）であってよい。突起Ｑに含まれる斜面Ｗが、（０００１）面（ｃ面）に対して傾いた（１０－１－１）面であってよい。第１ウィング部Ｆ１は、第１基部Ｂ１よりも欠陥密度が低い低欠陥部ＬＡを有し、複数の突起Ｑを含む突起群ＱＧが、第１ウィング部Ｆ１の低欠陥部ＬＡの下側全域にわたって位置してよい。第１ウィング部Ｆ１の上面粗さは、第１ウィング部Ｆ１の下面粗さよりも小さくてよい。第１ウィング部Ｆ１の側面粗さは、第１ウィング部Ｆ１の下面粗さよりも小さくてよい。第１隆起部Ｒ１の側面粗さは、第１ウィング部Ｆ１の下面粗さよりも小さくてよい。
　なお、第１ウィング部Ｆ１の転位（欠陥）は、ＣＬ（Ｃａｔｈｏｄｅｌｕｍｉｎｅｓｃｅｎｃｅ）測定またはラマン散乱スペクトルのピークシフトをマッピングすることにより観察することができる。第１ウィング部Ｆ１の転位密度（欠陥密度）は、上記測定により観察した転位（欠陥）の個数を求めることで算出、比較することができる。
また、第１ウィング部Ｆ１の粗さは、例えばＡＦＭの測定結果またはＳＥＭ図面から任意の面積当たりの突起Ｑの個数を求めることで算出、比較することができる。第１ウィング部Ｆ１の粗さは、例えばＡＦＭにより測定できる最大高さ粗さＲｚであってよい。Ｒｚは例えば２００ｎｍから３００ｎｍの間の値であってもよいし、３００ｎｍより大きい値であってもよい。粗さの測定は第１ウィング部Ｆ１の上面粗さ、下面粗さおよび側面粗さのいずれにおいても同様に行うことができる。
　突起Ｑは、下方に向けて突出し、テンプレート基板ＴＳの厚さ方向に対して傾いた斜面を有する形状であればよく、様々な形状となりうる。突起Ｑは、錐体形状であってよく、錐体形状の突起Ｑは、テンプレート基板ＴＳの厚さ方向（Ｚ方向）の断面が台形状であってよい。突起Ｑは、テンプレート基板ＴＳの厚さ方向に垂直な方向（Ｘ１－Ｘ２平面方向）の断面が多角形状であってもよい。この場合、厳密な多角形状でなくてよく、例えば、多角形の頂点部分が丸くなる形状も含む。突起Ｑは、下端部分が丸くなる形状であってもよい。
　突起群ＱＧの少なくとも１つの突起Ｑが、第１基部Ｂ１よりも欠陥密度が低くてもよい。突起群ＱＧの少なくとも１つの突起Ｑが、第１ウィング部Ｆ１の低欠陥部ＬＡの突起以外の部分よりも欠陥密度が低くてもよい。図２９に示すように、例えば突起Ｑが錐体形状である場合、内部に存在する線状欠陥ＤＬが一方の斜面から他方の斜面に繋がるような形状で存在してもよい。この場合、突起Ｑ内の線状欠陥ＤＬは、テンプレート基板ＴＳの平面方向（Ｘ１－Ｘ２平面方向）に対して傾斜してもよい。突起Ｑ内の線状欠陥ＤＬが、第１基部Ｂ１から離れるにつれて上方傾斜（テンプレート基板ＴＳから離れる向きにＸ１－Ｘ２平面に対して傾斜）する形状であってもよい。
　突起群ＱＧにおいては、少なくとも２つの突起Ｑが、離れて位置していてもよいし、隣接して位置してもよい。突起群ＱＧにおいては、少なくとも２つの突起Ｑが、異なる形状であってよく、例えば異なる角錐状であってもよい。突起群ＱＧにおいては、少なくとも２つの突起Ｑの上下方向の（ｃ軸に沿う）断面において、斜面の傾斜角度が異なっていてもよい。斜面の傾斜角度は、テンプレート基板ＴＳの厚さ方向に対する角度であってよい。突起群ＱＧにおいては、少なくとも２つの突起Ｑが異なる高さであってよい。突起群ＱＧにおいては、少なくとも２つの突起Ｑの高さを比較したときに、第１基部Ｂ１に近い方が高くてもよいし、第１基部Ｂ１に近い方が高くてもよい。
　第１ウィング部Ｆ１の厚さは、１５〔μｍ〕以下、あるいは８．０〔μｍ〕以下であってよい。複数の突起Ｑそれぞれの高さは、２０〔ｎｍ〕以上、５０〔ｎｍ〕以上または１００〔ｎｍ〕以上であってよい。空隙Ｊ１は、高さ（Ｚ方向のサイズ、厚さ）に対する幅（Ｘ１方向のサイズ）の比が５．０以上であってよい。空隙Ｊ１の高さ（厚さ）は、成長抑制領域ＤＡから突起Ｑの先端までの距離であってよい。空隙Ｊ１の高さ（厚さ）は、例えばエッジ側よりも第１基部Ｂ１側が大きくてもよい。空隙Ｊ１の厚みに対する第１ウィング部Ｆ１の厚みの比が２．０未満であってよい。
　半導体基板１０は、テンプレート基板ＴＳの上方に位置し、窒化物半導体を含む第２半導体部８Ｃを備え、第２半導体部８Ｃは第２ウィング部Ｆ２を含み、第２ウィング部Ｆ２およびテンプレート基板ＴＳの間に空隙Ｊ２が位置し、第２ウィング部Ｆ２は、下方に向けて突出する複数の突起Ｑを備えてよい。
　テンプレート基板ＴＳの上面に、成長抑制領域ＤＡと、成長抑制領域ＤＡを介して隣り合う２つのシード領域Ｓ１・Ｓ２とが含まれてよい。成長抑制領域ＤＡとシード領域Ｓ１・Ｓ２とは、同一平面上にあってもよいし、同一平面状上になくてもよい。第１ウィング部Ｆ１および第２ウィング部Ｆ２が成長抑制領域ＤＡの上方に位置してよい。第１半導体部Ｆ１は、シード領域Ｓ１と結合する第１隆起部Ｒ１と、シード領域Ｓ１の上方に位置する第１基部Ｂ１を含んでよい。半導体基板１０が成長抑制膜７（例えば、シリコン酸化膜あるいはシリコン窒化膜）を備え、成長抑制膜７が、第１隆起部Ｒ１および第１基部Ｂ１の間に位置してよいし、第１隆起部Ｒ１の側面に位置してもよいし、成長抑制領域ＤＡ上に位置してもよい。
　成長抑制領域ＤＡの材料は、２つのシード領域Ｓ１・Ｓ２の材料を改質したものであってもよい。成長抑制領域ＤＡの材料は、２つのシード領域Ｓ１・Ｓ２の酸化物であってもよい。２つのシード領域Ｓ１・Ｓ２の材料が窒化アルミニウムであってもよい。成長抑制領域ＤＡの材料は、酸窒化アルミニウムであってもよい。
　テンプレート基板ＴＳは主基板１を含み、主基板１は、第１半導体部８Ａに含まれる窒化物半導体と格子定数の異なる異種基板であってよい。異種基板である主基板１として、シリコン基板、炭化シリコン基板、サファイア基板等を挙げることができる。
　図５および図６は、本実施形態に係る半導体基板の構成を示す断面図である。図５および図６に示すように、半導体基板１０は、第１半導体部８Ａの上方に位置する上層部ＵＬを備えてよい。上層部ＵＬは、活性層を含む機能層９を有してよい。機能層９は、活性層のほかにｎ型層、ｐ型層を含んでよい。機能層９の活性層は、発光層であってよく、ＧａＮ系の多重量子井戸構造であってよい。上層部ＵＬは、機能層９のほかに電極Ｅ（例えば、アノードおよびカソード）を含んでよい。
　図７は、本実施形態に係る半導体基板の製造方法を示すフローチャートである。図８および図９は、本実施形態に係る半導体基板の製造方法を示す断面図である。図７～図９に示すように、本実施形態に係る半導体基板の製造方法は、テンプレート基板ＴＳの上方に位置してテンプレート基板ＴＳと接触せず、窒化物半導体を含むとともに下側に窒素極性面８Ｎが露出した初期ウィング部ＰＦを形成する工程Ｓ１０と、初期ウィング部ＰＦの窒素極性面８Ｎおよびテンプレート基板ＴＳの間隙Ｊ０にエッチング液ＹＥを導入する工程Ｓ２０と、初期ウィング部ＰＦのエッチングを、主として窒素極性面８Ｎ（裏面）から進行させ、下方に向けて突出する複数の突起Ｑを有する第１ウィング部Ｆ１を形成する工程Ｓ３０とを含む。
　本実施形態に係る半導体基板の製造方法は、テンプレート基板ＴＳが成長抑制領域ＤＡとしてのマスク部を有しており、このマスク部を除去する工程を含んでいてもよい。図２９に示すように、マスク除去する工程は、初期ウィング部ＰＦを形成する工程Ｓ１０およびエッチング液ＹＥを導入する工程Ｓ２０の間の工程Ｓ１５であってもよい。マスク部は、窒化シリコン（ＳｉＮ）または酸化シリコン（ＳｉＯ２）であってもよい。工程Ｓ１５では、例えばフッ化水素液（ＨＦ）を間隙Ｊ０に導入することによってマスク部を除去することができる。フッ化水素液等によるマスク部の除去によって（マスク除去の結果として）初期ウィング部ＰＦの窒素極性面８Ｎおよびテンプレート基板ＴＳ上の間隙Ｊ０が形成されてもよい。このように、エッチング液ＹＥを導入する前にマスク部を除去しておくことで、初期ウィング部ＰＦにシリコン（Ｓｉ）が取り込まるおそれが低減し、第１ウィング部Ｆ１の品質を高めることができる。
　また、除去工程により間隙Ｊ０の高さ（Ｚ方向の長さ）を大きくすることができる。そのため、後の工程Ｓ２０において、間隙Ｊ０の奥の方まで（第１隆起部Ｒ１の近傍まで）エッチング液ＹＥを導入し易くなり、ウィング部Ｆ１の幅方向（第１方向Ｘ１）におけるエッチングムラが低減する。これにより、光取出し効果が均一化され、高品質な発光デバイスを実現することができる。
　また、工程Ｓ２０よりも前に、または同時に、空隙Ｊ０に酸化剤を導入する工程を含んでいてもよい。これにより、窒素極性面８Ｎに微細な酸化膜が形成され、これにより生じた局所的なエッチングレートの差を起点として、エッチングにより突起Ｑを形成することができる。
　初期ウィング部ＰＦは、窒素極性面８Ｎである下面、Ｇａ極性面である上面、および側面が同時にエッチングされるが、これらの面なかで窒素極性面８Ｎ（下面、裏面）のエッチング速度が非常に大きく、窒素極性面８Ｎがほぼ選択的にエッチングされる。なお、Ｇａ極性面（上面）も非常に遅い速度ながらエッチングされるため、初期ウィング部ＰＦのＧａ極性面にわずかな異常点や凹凸があっても、このエッチングによって綺麗な（０００１）面（第１ウィング部Ｆ１の上面）を形成することができる。これにより、第１ウィング部Ｆ１上に、例えばＭＯＣＶＤ法を用いて、平坦性の高いリグロース層を形成したり、歩留まりよく高品質な機能層（活性層を含むデバイス層）を形成したりすることが可能となる。また、初期ウィング部ＰＦのエッチングによって薄い第１ウィング部が得られるため、第１ウィング部Ｆ１上に発光性の機能層を形成した場合に側面からの光出射が抑えられる。これにより、光取り出し効率が高く、色干渉（混色）のおそれが少ない発光素子（半導体デバイス）を得ることができる。
　図９に示すように、初期ウィング部ＰＦが、窒素極性面８Ｎが露出したＧａＮ結晶部１１と、ＧａＮ結晶部１１上に位置し、アルミニウムおよびインジウムの少なくとも一方を含むＧａＮ混晶部１２とを備え、下層側のＧａＮ結晶部１１をウェットエッチングによって除去することで、ＧａＮ混晶部１２の全部または一部を含む第１ウィング部Ｆ１（例えば、ＡｌＧａＮ基材、ＡｌＩｎＧａＮ基材、ＩｎＧａＮ基材等）を形成してもよい。
　ＡｌＧａＮ等のＧａＮ混晶部は、ＧａＮ結晶部と比較して結晶性のよいＥＬＯ成膜が難しいが、図９に示すように、シード領域Ｓ１を起点としてＥＬＯ成膜したＧａＮ結晶層Ｌ１上にＧａＮ混晶層Ｌ２を成膜し、その後にＧａＮ結晶層Ｌ１のウィング部分（ＧａＮ結晶部１１）を除去することで、低欠陥かつ内部応力の少ないＧａＮ混晶部１２（ＧａＮ混晶層Ｌ２のウィング部分）を第１ウィング部Ｆ１として得ることができる。第１隆起部Ｒ１はＧａＮ結晶層Ｌ１に含まれるため、第１隆起部Ｒ１および第１ウィング部Ｆ１（ＧａＮ混晶部１２）は異なるＧａＮ系半導体で構成されてよい。すなわち、シード領域Ｓ１を含むテンプレート基板ＴＳと、テンプレート基板ＴＳの上方に位置し、窒化物半導体を含む第１半導体部８Ａとを備えた半導体基板１０において、第１半導体部８Ａは、シード領域Ｓ１に接する第１隆起部Ｒ１と、第１空隙Ｊ１を介してテンプレート基板ＴＳと向かい合う第１ウィング部Ｆ１とを有し、第１ウィング部Ｆ１がＡｌ（アルミニウム）およびＩｎ（インジウム）の少なくとも一方を含み、第１隆起部Ｒ１が第１ウィング部Ｆ１とは異なるＧａＮ系半導体（例えば、ＧａＮ）で構成されてよい。
　図１０は、本実施形態に係る半導体基板の製造装置を示すブロック図である。半導体基板の製造装置５０は、図７の工程Ｓ１０を行う装置Ｍ１０と、図７の工程Ｓ２０およびＳ３０を行う装置Ｍ４０（ウェットエッチング装置）と、装置Ｍ１０・Ｍ４０を制御する制御装置ＭＣとを備える。
　図１１は、本実施形態に係る半導体デバイスの製造方法を示すフローチャートである。図１２および図１３は、本実施形態に係る半導体デバイスの製造方法を示す断面図である。図１１～図１３に示すように、本実施形態に係る半導体デバイスの製造方法は、半導体基板１０を準備する工程Ｓ７０と、第１ウィング部Ｆ１の上方に上層部ＵＬ（機能層９を含む）を形成し、素子部ＤＳとする工程Ｓ８０と、素子部ＤＳをテンプレート基板ＴＳから分離し、発光素子１５（半導体デバイス）とする工程Ｓ９０とを含む。工程Ｓ９０では、第１ウィング部Ｆ１の根元（第１基部Ｂ１との連結部）を下向き外力によって破断させてもよい。工程Ｓ９０においては、素子部ＤＳを、テンプレート基板ＴＳから当該テンプレート基板ＴＳとは別の基板（転写基板、支持基板、サブマウント基板等）に転写することもできる。
　工程Ｓ９０では、第１ウィング部Ｆ１の根元をドライエッチングまたはウェットエッチングによって切断してもよい。第１ウィング部Ｆ１の複数の突起Ｑの間で切断されていてもよい。切断面端部に位置する突起Ｑは、少なくとも１つの他の突起Ｑの高さよりも高くてもよい。切断面（端面）に位置する突起Ｑは、切断面に位置しない少なくとも１つ突起Ｑよりも欠陥密度が高くてよい。発光素子１５は、下方に向けて突出する複数の突起Ｑを有するため、裏面側（下側）への光の取り出し効率に優れる。
　本半導体デバイスの製造方法は、工程Ｓ９０（素子部ＤＳをテンプレート基板ＴＳから分離する工程）を含まなくてもよい。例えば工程Ｓ８０の後に、図３１および図３２に示すような、テンプレート基板ＴＳのうち第１ウィング部Ｆ１に重なる部位に開口ＫＴを形成する工程を含んでもよい。こうすれば、開口ＫＴより光を取り出すことができる。すなわち、分離工程Ｓ９０を行うことなく、発光素子１５（半導体デバイス）を形成することができる。
　テンプレート基板ＴＳの開口ＫＴは、例えば機能層９（活性層含む）に重なる部位にあってもよい。開口ＫＴは、例えば第１ウィング部の第１方向Ｘ１の中央部に重なる部位にあってもよい。これにより、テンプレート基板ＴＳの裏面側（下側）への光の取り出し効率を高めることができる。図３１および図３２に示すように、開口ＫＴは平面視でアノードＥＡと重なってよい。テンプレート基板ＴＳがシリコン基板あるいは炭化シリコン基板を含んでもよい。
　テンプレート基板ＴＳの開口ＫＴは、テンプレート基板ＴＳをＺ方向に貫通していてもよいし、Ｚ方向に貫通していなくてもよい。開口ＫＴが例えばテンプレート基板ＴＳをＺ方向に貫通しない場合は、テンプレート基板ＴＳがサファイア等の透光性の部材であるとよい。また、開口ＫＴの内側にマイクロレンズ等の光学部材があってもよい。これにより、発光素子１５（半導体デバイス）の指向性を制御することができる。また、開口ＫＴの内側に蛍光体部材があってもよい。これにより、発光素子１５（半導体デバイス）の用途に合わせて発光波長を変換することができる。
　〔実施例１〕
　図１４は、テンプレート基板の製造方法を示す断面図である。図１４に示すように、主基板１上に下地材料を含む下地層４を形成する工程の後に、下地層４上にレジストＲＺを成膜する工程、レジストＲＺをパターニングする工程、露出した下地材料にプラズマ処理を施す工程、およびレジストＲＺを除去する工程を行ってよい。下地層４を、スパッタリング法で形成してもよい。プラズマ処置では、例えば、アルゴンプラズマを下地層４の露出表面４Ｄに照射することによって照射領域の表面改質を行い、成長抑制領域ＤＡを形成する。チャンバー内にアルゴンガスだけでなく、酸素ガス、窒素ガス、水素ガスなどを導入することにより、プラズマ処置には、アルゴンプラズマのほかに、酸素プラズマ、窒素プラズマ、水素プラズマまたはこれらの混合プラズマを用いることもできる。これにより、成長抑制領域ＤＡは、不純物としてアルゴン、酸素または窒素等が含まれていてもよい。このような場合、下地材料が窒化アルミニウムであり、かつ成長抑制領域ＤＡが酸窒化アルミニウムであってよい。また、下地材料がＡｌＳｃＮ（窒化アルミニウムスカンジウム）であり、かつ成長抑制領域ＤＡが、ＡｌＳｃＯＮ（酸窒化アルミニウムスカンジウム）であってもよい。
　下地層４は、主基板１の材料によって最適化することができ、例えば主基板１がシリコン基板であれば、下地層４に窒化アルミニウムを用い、例えば主基板１がサファイア基板あるいはシリコンカーバイド基板であれば、下地層４に、窒化アルミニウム、酸窒化アルミニウム、または窒化ガリウムを用いることができる。
　図１５は、初期ウィング部のＧａＮ結晶部をＥＬＯ成膜する方法を示す断面図である。図１０では、シード領域Ｓ１・Ｓ２および成長抑制領域ＤＡを含むテンプレート基板ＴＳを準備する工程と、シード領域Ｓ１から第１隆起部Ｒ１を縦成長させる工程と、第１隆起部Ｒ１に接する成長抑制膜７を形成する工程と、第１隆起部Ｒ１の上方に位置する第１基部Ｂ１と、第１基部Ｂ１に繋がり、成長抑制領域ＤＡから分離されて空隙Ｊ０上に位置するＧａＮ結晶部１１とを形成する工程とを含む。
　図１５に示すように、第１隆起部Ｒ１の上面ＲＴおよび側面ＲＳが交差する角部ＲＣを成長起点ＰＧとして、第１基部Ｂ１およびＧａＮ結晶部１１が形成されてよい。このように角部ＲＣを成長起点ＰＧとしてもよいが、これに限定されない。第１隆起部Ｒ１上の成長抑制膜７に欠陥部（例えば、微小な開口）を形成し、成長抑制膜７の欠陥部を第１基部Ｂ１およびＧａＮ結晶部１１の成長起点としても構わない。
　第１隆起部Ｒ１、成長抑制膜７、並びに前記第１基部Ｂ１およびＧａＮ結晶部１１を、ＭＯＣＶＤ装置を用いて連続形成してよい。第１隆起部Ｒ１がＧａＮ系半導体を含み、成長抑制膜７がシリコン窒化物であり、ガリウム源となる原料（トリメチルガリウム（ＴＭＧ）、トリエチルガリウム（ＴＥＧ）などの有機原料）および窒素源となる原料（アンモニアガス（ＮＨ３））を供給することで、第１隆起部Ｒ１を形成し、窒素源となる原料の供給は維持しつつ、ガリウム源となる原料の供給を止めてシリコン系材料（例えばＳｉＨ４）とアンモニアガス（ＮＨ３）を供給することで成長抑制膜７（この場合は、窒化シリコン膜）を形成してもよい。なお、酸素、カーボンを添加してもよく、異なる材料で成長抑制膜７を形成してもよい。その後、窒素源となる原料の供給は維持しつつ、シリコン系材料の供給を止めてガリウム源となる原料を供給することで、第１基部Ｂ１およびＧａＮ結晶部１１を形成してよい。また、ドーピングレベルで少量のシリコン系材料の供給を続けてもよい。
　このように成長抑制膜７を形成することで、ＭＯＣＶＤ装置から取り出すことなく、ＧａＮ結晶部１１の下に空隙Ｊ０を形成しながら、連続的に成膜することができ、製造時間、製造コストを低減することできる。空隙Ｊ０を形成し、下地層４（成長抑制領域ＤＡ）と接触しないようにＧａＮ結晶部１１を形成することで、主基板１および下地層４からの応力などを効果的に緩和することができる。
　ここでは、成長抑制領域ＤＡの上方を逆方向に成長する２つのＧａＮ結晶層が互いに会合する前にそれぞれの成長を止める。そうすることでギャップＧＰを形成することができ、このギャップＧＰによって、エッチング液ＹＥが裏面に廻り込み易くなり、攪拌によって新鮮なエッチング液ＹＥを常に成長抑制領域ＤＡ上の空隙に循環させることができる。これにより、第１ウィング部Ｆ１の裏面内における突起Ｑの形状バラツキを抑制することができる。ギャップＧＰの幅は、０．５〔μｍ〕以上、または１．０〔μｍ〕以上であってよい。
　図１６は、実施例１に係る半導体基板の製造方法を示す断面図である。図１６に示すように、ＧａＮ結晶部１１上にＧａＮ混晶部１２を成長させることで、初期ウィング部ＰＦを形成し、空隙Ｊ０に導入されたエッチング液ＹＬによって初期ウィング部ＰＦを裏面（窒素極性面８Ｍ）からエッチングすることで、ＧａＮ結晶部１１が除去されるとともにＧａＮ混晶部１２の裏面（窒素極性面）がエッチングされ、第１ウィング部Ｆ１が形成される。第１ウィング部Ｆ１上に上層部ＵＬ形成することで素子部ＤＳが構成される。
　図１７は、実施例１に係る半導体基板を示す平面図である。図１７に示すように、機能層９上にアノードＥＡおよびカソードＥＣを第２方向Ｘ２（例えば、ＧａＮ混晶部１２のｍ軸方向）に並べてもよく、素子部ＤＳがアノードＥＡおよびカソードＥＣを含んで形成される。
　図１８は、実施例１に係る半導体デバイスの製造方法を示す断面図である。実施例１（図１６～図１８）では、ＭＯＣＶＤによる、ＧａＮ結晶層Ｌ１のＥＬＯ成膜および成長抑制膜７の形成、ＭＯＣＶＤによるＧａＮ混晶層Ｌ２の成膜、初期ウィング層ＰＦ（１１・１２）が形成されたテンプレート基板ＴＳのＭＯＣＶＤからの取り出し、初期ウィング層ＰＦのＧａＮ結晶部１１の除去（ウェットエッチング）、ＧａＮ混晶部１２の裏面（窒素極性面）のウェットエッチング、第１ウィング部Ｆ１（ＧａＮ混晶部１２）を含む半導体基板１０のＭＯＣＶＤへの導入、第１ウィング部Ｆ１（ＧａＮ混晶部１２）上への機能層９（活性層含む）の成膜、機能層９を含む半導体基板１０のＭＯＣＶＤからの取り出し、機能層９（活性層含む）上への電極Ｅ等の形成（素子部ＤＳの形成）、素子部ＤＳのテンプレート基板ＴＳからの分離（個片化による発光素子１５の形成）をこの順に行う。図１８に示すように、支持基板ＰＳに第１半導体部８Ａを保持させた状態で第１半導体部８Ａを成長抑制膜７の隣接部で上下に分断することで、素子部ＤＳをテンプレート基板ＴＳからの分離し、発光素子（半導体デバイス）１５あるいは、支持基板ＰＳと発光素子１５を含む半導体デバイス２５を得てもよい。第１半導体部８Ａの分断は、劈開分断でもよい。発光素子１５の下側にＧａＮ結晶層Ｌ１の一部ＧＺが残存してよい。
　発光素子１５（半導体デバイス）は、光取り出し面ＬＦを有する窒化物半導体基材（第１ウィング部）Ｆ１と、活性層を含む機能層９とを備え、窒化物半導体基材Ｆ１は、光取り出し面ＬＦに複数の突起Ｑを備え、複数の突起Ｑそれぞれが、窒化物半導体基材Ｆ１の厚さ方向に対して傾いた斜面Ｗを有し、窒化物半導体基材Ｆ１の貫通転位密度が５×１０６〔個／ｃｍ２〕以下であってよい。窒化物半導体基材（Ｆ１）は、ＧａＮ結晶部１１およびＧａＮ混晶部１２の少なくとも一方を含んでいればよく、光取り出し面ＬＦは、ＧａＮ結晶部１１（ＧａＮ）であってもよいし、ＧａＮ混晶部１２（ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等）であってもよい。光取り出し面ＬＦにおいては、隣り合う突起Ｑの間に、窒素極性面である－ｃ面（（０００－１）面）が露出してよい。複数の突起Ｑを含む突起群が、窒化物半導体基材Ｆ１の光取り出し面ＬＦの全面にわたって形成されてよい。
　窒化物半導体基材（Ｆ１）は、厚さ８．０〔μｍ〕以下の窒化物半導体の結晶であり、光取り出し面ＬＦは、高さ１００〔ｎｍ〕以上のピラミッド状の複数の突起Ｑを含み、光取り出し面ＬＦに、窒化物半導体の－ｃ面が含まれてよい。窒化物半導体基材（Ｆ１）の貫通転位密度が５×１０６〔個／ｃｍ２〕以下であってよい。
　当該製造方法により作製した窒化物半導体基材（Ｆ１）の複数の突起ＱをＡＦＭ（Ａｔｏｍｉｃ　Ｆｏｒｃｅ　Ｍｉｃｒｏｓｃｏｐｅ：オックスフォードインストゥルメンツ社製ＪｕｐｉｔｅｒＸ）で測定した測定結果を図１９に示す。図１９は、横軸が横方向の長さ（μｍ）を示し、縦軸は厚さ方向（ｚ方向）の長さ（ｎｍ）を示している。図１９によると、複数の突起Ｑの１つの突起Ｑは、隣接する極小値２つが底辺であり、当該隣接する極小値２つの間に位置する極大値が頂点である。また例えば、図１９のＸ１Ｌの範囲には、突起Ｑが２つ存在する場合を示している。複数の突起Ｑの粗さとして、最大高さＲｚを用いることができる。この測定結果によると、窒化物半導体（Ｆ１）の複数の突起Ｑは、Ｒｚは２００ｎｍから３００ｎｍだった。
　図１６・図１７では、テンプレート基板ＴＳと接触していないＧａＮ混晶部１２上に機能層９を形成できるため、機能層９への応力緩和効果が大きい。また、機能層９を形成する前に、初期ウィング層ＰＦの上面（ガリウム極性面）も微小にエッチングされ、清浄かつ平坦な、第１ウィング部Ｆ１の上面（表面）が得られる。このような第１ウィング部Ｆ１上に機能層９を形成することで、高品質な機能層９を得ることができる。空隙Ｊ０の高さ（初期ウィング層ＰＦおよび成長抑制領域ＤＡ間の距離）は、エッチング液ＹＥが奥まで行き渡るような１０〔ｎｍ〕以上であってよく、１００〔ｎｍ〕以上あると、裏面内のエッチングムラの抑制効果が高くなる。
　実施例１では、第１ウィング部Ｆ１の厚さが、０．１〔μｍ〕～５．０〔μｍ〕あるいは０．２〔μｍ〕～３〔μｍ〕であってよく、第１ウィング部Ｆ１の第１方向Ｘ１の幅が、２０〔μｍ〕～２００〔μｍ〕であってよい。第１ウィング部Ｆ１は、幅の厚さに対する比が２．０以上、３．０以上、５．０以上、１０．０以上または２０以上であってよい。空隙Ｊ１は、第１方向Ｘ１の幅の厚さ（高さ）に対する比が２．０以上、３．０以上、５．０以上、１０．０以上、または２０以上であってよい。
　ＧａＮ混晶部１２は、例えば、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１；０≦ｙ≦１；０≦ｚ≦１；ｘ＋ｙ＋ｚ＝１）の３元混晶、あるいは４元混晶であってよい。ＧａＮ混晶部１２は、Ｓｃ等の添加物を含んでいてよく、Ｓｉ、Ｇｅ等のｎ型ドーパントあるいはＭｇ等のｐ型ドーパントがドープされていてもよい。ドーパントがアンインテンショナリードープされていてもよい。
　短波長の発光素子１５を製造する場合、ＧａＮ混晶部１２をＡｌ０．１Ｇａ０．９ＮとしてＧａＮ結晶部１１を除去することで、第１ウィング部Ｆ１をＡｌ組成１０％のＡｌＧａＮ基材としてもよい。この場合の発光素子１５の発光波長は、３８０ｎｍ以下であってよい。
　中波長の発光素子１５を製造する場合、ＧａＮ混晶部１２をＩｎ０．１５Ｇａ０．８５ＮとしてＧａＮ結晶部１１を除去することで、第１ウィング部Ｆ１をＩｎ組成１５％のＩｎＧａＮ基材としてもよい。この場合の発光素子１５の発光波長は、５００ｎｍ以上であってよい。
　実施例１では、ＧａＮ混晶部１２を形成した時点で、初期ウィング部ＰＦが形成されたテンプレート基板ＴＳをＭＯＣＶＤ装置から取り出し、初期ウィング部ＰＦをウェットエッチングする。成長抑制領域ＤＡ上で隣り合う初期ウィング部ＰＦ同士が離隔し、初期ウィング部ＰＦが成長抑制領域ＤＡから浮いているため、エッチング液が容易に初期ウィング部ＰＦの裏面（窒素極性面８Ｎ）に回り込み、速やかにエッチングが進行する。
　エッチング液としては、水酸化カリウム（ＫＯＨ）、水酸化ナトリウム（ＮａＯＨ）等のアルカリ系溶液を用いることができる。室温でもエッチング可能ではあるが、８０℃程度に加熱することで、エッチングレートが高まる。エッチング液の濃度と温度を調整することで、エッチングレートを制御してもよい。
　ｃ面あるいはｃ面からのオフ角度をもつ面方位のテンプレート基板ＴＳを用いることで、初期ウィング部ＰＦの裏面（下面）は、窒素（Nitride）極性面が露出し、逆に対向する初期ウィング部ＰＦの表面（上面）はＧａ、Ａｌ、あるいはＩｎ極性面を有することになる。窒素極性面は、Ｇａ、Ａｌ、あるいはＩｎ極性面に比べ著しくエッチングレートが大きいため、初期ウィング部ＰＦの表面（ＧａＮ混晶部１２上面）はほとんどエッチングされず、裏面（下面）の窒素性面が一方的にエッチングされる。これにより、初期ウィング部ＰＦのＧａＮ結晶部１１を効率よく除去することができ、かつＧａＮ混晶部１２上面も少しエッチングされて表面モフォロジーが改善する。ＧａＮ結晶層Ｌ１の第１隆起部Ｒ１は、露出する側面が窒素極性面でないため、ほとんどエッチングされない。
　初期ウィング部ＰＦのエッチングにより得られた第１ウィングＦ１の裏面（下面）には、例えば、ＧａＮ混晶の｛１０－１－１｝面に囲まれたピラミッド状（角錐状）の突起Ｑ（図４のような凸体）が多数出現する。第１ウィングＦ１の裏面は、デバイス（発光素子）形態において光取り出し面となり、多数の突起Ｑが光取り出し効率を高める。ＧａＮ結晶部１１をエッチング除去する実施例１では第１ウィングＦ１を薄く形成することができるため、デバイス（発光素子）形態において（素子間の光干渉の原因となる）側面発光を低減することができる。
　実施例１では、初期ウィング部ＰＦのＧａＮ結晶部１１を完全に除去しているが、第１ウィング部Ｆ１の強度を高めるため、初期ウィング部ＰＦのＧａＮ結晶部１１の一部を残してもよい。第１ウィングＦ１上に３８０ｎｍよりも短い波長の光を発する機能層９を形成する場合は、ＧａＮ結晶部１１を残すと機能層９からの光を吸収するため、除去した方がよい。
　３６５ｎｍの光を発する機能層９を形成する場合は、ＧａＮ混晶部１２上に、リグロース層（厚さ０．０５μｍのＡｌ０．１Ｇａ０．９Ｎ）、５ペアの多重量子井戸（バリア層：厚さ１５ｎｍのＡｌ０．０７Ｇａ０．９３Ｎ、井戸層：厚さ３ｎｍのＡｌＩｎＧａＮ）、キャリアブロック層（厚さ２０ｎｍのＡｌ０．２５Ｇａ０．７５Ｎ）、およびｐ型層（コンタクト層：厚さ２０ｎｍのＡｌ０．０７Ｇａ０．９３Ｎ、高濃度ドープ層：厚さ１．５μｍのＧａＮ）をこの順に形成してもよい。
　５００ｎｍより長波長の光を発する機能層９を形成する場合は、ＧａＮ混晶部１２上に、リグロース層（厚さ０．１μｍのＧａＮ）、３ペアの多重量子井戸（バリア層：厚さ１５ｎｍのＡｌ０．０７Ｇａ０．９３Ｎ、井戸層：厚さ３ｎｍのＩｎ０．３３Ｇａ０．６７Ｎ）、キャリアブロック層（厚さ２０ｎｍのＡｌ０．１Ｇａ０．９Ｎ）、およびｐ型層（コンタクト層：厚さ２０ｎｍのＧａＮ、高濃度ドープ層：厚さ１．５μｍのＧａＮ）をこの順に形成してもよい。
　電極Ｅ（アノード、カソード）については、スパッタ装置やＥＢ蒸着装置を用いて、機能層９上の所定領域に形成する。
　図２０は、実施例１に係る半導体基板の製造方法を示す断面図である。ＧａＮ混晶層Ｌ２が、ＧａＮ結晶部１１間のギャップＧＰおよびその下の空間を埋めるような形で形成された場合には、図２０のように、埋められた部分をドライエッチ等によって除去してＧａＮ混晶層Ｌ２を第１方向Ｘ１に分離し（ＧａＮ混晶部１２およびギャップＧＰを形成）し、その後にギャップＧＰからエッチャントを導入してＧａＮ結晶部１１およびＧａＮ混晶部１２の裏面（窒素極性面）をウェットエッチングすればよい。
　〔実施例２〕
　図２１は、実施例２に係る半導体基板の製造方法を示す断面図である。図２１に示すように、ＧａＮ結晶層Ｌ１、ＧａＮ混晶層Ｌ２および機能層９（活性層含む）を連続成膜した後に、初期ウィング層ＰＦのＧａＮ結晶部１１の除去（ウェットエッチング）を行ってもよい。その後は、機能層９（活性層含む）上への電極Ｅ等の形成（素子部ＤＳの形成）、素子部ＤＳのテンプレート基板ＴＳからの分離（個片化による発光素子１５の形成）を行う。実施例２では、窒化物半導体の成膜途中でＭＯＣＶＤからテンプレート基板ＴＳを取り出すことがないため生産性（スループット）が高められる。
　〔実施例３〕
　図２２は、実施例３に係る半導体基板の製造方法を示す断面図である。図２２に示すように、ＧａＮ結晶層Ｌ１をＥＬＯ成膜する際に、成長抑制領域ＤＡ上を逆向きに成長するＧａＮ結晶同士を会合させることで、ＧａＮ結晶層Ｌ１およびＧａＮ混晶層Ｌ２を面状に形成してもよい。この場合は、面状のＧａＮ結晶層Ｌ１およびＧａＮ混晶層Ｌ２のドライエッチング等によって初期ウィング部ＰＦ間のギャップＧＰを形成し、このギャップＧＰからエッチング液ＹＬを導入することができる。
　〔実施例４〕
　図２３および図２４は、実施例４に係る半導体基板の製造方法を示す断面図である。図２３に示すように、凸形状（リッジ形状）のシード部ＳＢの上面に位置するシード領域Ｓ１・Ｓ２から、成長抑制領域ＤＡ上に初期ウィング部ＰＦ（ＧａＮ結晶部１１およびＧａＮ混晶部１２）を形成することで、テンプレート基板ＴＳおよび初期ウィング部ＰＦ間に空隙Ｊ０を形成し、空隙Ｊ０に導入されたエッチング液ＹＬによってＧａＮ結晶部１１を裏面からエッチング除去することで第１ウィング部Ｆ１を形成してもよい。実施例４では、シード部ＳＢの高さを調整することで、空隙Ｊ０の厚さを容易に設計することができる。空隙Ｊ０の厚さを大きくすれば、エッチング液が裏面に回り込み易くなり、エッチングの効率が高まる。図２４のように、ＧａＮ結晶層Ｌ１、ＧａＮ混晶層Ｌ２および機能層９（活性層含む）を連続成膜した後に、初期ウィング層ＰＦのＧａＮ結晶部１１のエッチング除去を行ってもよい。
　〔実施例５〕
　図２５および図２６は、実施例５に係る半導体基板の製造方法を示す断面図である。図２５に示すように、シード領域Ｓとして機能するマスク開口部Ｋ１から、マスク部５（成長抑制領域）と接するようにＥＬＯ形成したＧａＮ結晶層Ｌ１の上にＧａＮ混晶層Ｌ２を形成し、その後にマスク部５を除去することで、テンプレート基板ＴＳおよび初期ウィング部ＰＦ間に空隙Ｊ０を形成し、空隙Ｊ０に導入されたエッチング液ＹＬによってＧａＮ結晶部１１をエッチングし、第１ウィング部Ｆ１を形成してもよい。図２６に示すように、ＧａＮ結晶層Ｌ１、ＧａＮ混晶層Ｌ２および機能層９（活性層含む）を連続成膜した後に、初期ウィング層ＰＦのＧａＮ結晶部１１のエッチング除去を行ってもよい。
　〔実施例６〕
　図２７は、実施例６に係る半導体基板の製造方法を示す断面図である。図２３では、ＧａＮ混晶部１２下のＧａＮ結晶部１１をエッチングによってすべて除去したが、これに限定されない。図２７に示すように、ＧａＮ混晶部１２下にＧａＮ結晶部１１の一部が残るように初期ウィング部ＰＦをエッチングすることで第１ウィング部Ｆ１を形成してもよい。
　〔実施例７〕
　図２８は、実施例７に係る電子機器の構成を示す模式図である。図２８の電子機器５５は、発光素子（半導体デバイス）１５と、発光素子１５が実装される駆動基板２３と、駆動基板２３を制御する制御回路２７とを含む。駆動基板２３がＣＭＯＳを含んでいてもよい。電子機器５５としては、発光装置、表示装置、レーザ出射装置（ファブリペロータイプ、面発光タイプを含む）、測定装置、照明装置、通信装置、情報処理装置、電力制御装置を挙げることができる。
　（附記事項）
　以上の開示は例示および説明を目的とするものであり、限定を目的とするものではない。これら例示および説明に基づけば、多くの変形形態が当業者にとって自明となるのであるから、これら変形形態も実施形態に含まれることに留意されたい。
　１　主基板
　４　下地層
　７　成長抑制膜
　８Ａ　第１半導体部
　８Ｃ　第２半導体部
　１０　半導体基板
　１１　ＧａＮ結晶部
　１２　ＧａＮ混晶部
　１５　２５　発光素子（半導体デバイス）
　Ｌ１　ＧａＮ結晶層
　Ｌ２　ＧａＮ混晶層
　Ｒ１　第１隆起部
　Ｂ１　第１基部
　Ｆ１　第１ウィング部
　Ｆ２　第２ウィング部
　Ｊ０・Ｊ１・Ｊ２　空隙
　Ｓ１　シード部
　ＤＡ　成長抑制領域
　ＴＳ　テンプレート基板

 

Claims (38)

  1. 　テンプレート基板と、前記テンプレート基板の上方に位置し、窒化物半導体を含む第１半導体部とを備え、
    　前記第１半導体部は、前記テンプレート基板から離れて位置する第１ウィング部を含み、
    　前記第１ウィング部は、下方に向けて突出する複数の突起を備え、
    　前記複数の突起の少なくとも一部の突起が、先細り形状であって、前記テンプレート基板の厚さ方向に対して傾いた斜面を有する、半導体基板。
  2. 　前記第１ウィング部の下側に、アルミニウムおよびインジウムの少なくとも一方を含有するＧａＮ系半導体の混晶が露出する、請求項１に記載の半導体基板。
  3. 　前記第１半導体部は、前記テンプレート基板上に位置する第１隆起部と、前記第１隆起部および前記第１ウィング部に繋がる第１基部とを有し、
    　前記第１隆起部および前記第１ウィング部が異なるＧａＮ系半導体で構成されている、請求項１または２に記載の半導体基板。
  4. 　前記突起が角錐形状である、請求項１～３のいずれか１項に記載の半導体基板。
  5. 　前記第１ウィング部の上面粗さは、前記第１ウィング部の下面粗さよりも小さい、請求項１～４のいずれか１項に記載の半導体基板。
  6. 　記第１ウィング部の側面粗さは、前記第１ウィング部の下面粗さよりも小さい、請求項１～５のいずれか１項に記載の半導体基板。
  7. 　前記第１ウィング部は、ＡｌＧａＮ基材、ＡｌＩｎＧａＮ基材、またはＩｎＧａＮ基材である、請求項２に記載の半導体基板。
  8. 　前記第１ウィング部の下側に、前記混晶の窒素極性面が露出する、請求項２に記載の半導体基板。
  9. 　前記第１ウィング部上に位置する上層部を含み、
    　前記上層部は活性層を含む、請求項１～８のいずれか１項に記載の半導体基板。
  10. 　前記第１半導体部は、前記テンプレート基板上に位置する第１隆起部と、前記第１隆起部および前記第１ウィング部に繋がる第１基部とを有し、
    　前記第１ウィング部は、前記第１基部よりも欠陥密度が低い低欠陥部を有し、
    　前記複数の突起を含む突起群が、前記低欠陥部の下側全域にわたって位置する、請求項１～９のいずれか１項に記載の半導体基板。
  11. 　前記第１ウィング部の厚さは、８．０〔μｍ〕以下である、請求項１～１０のいずれか１項に記載の半導体基板。
  12. 　前記突起の高さは、１００〔ｎｍ〕以上である、請求項１～１１のいずれか１項に記載の半導体基板。
  13. 　前記第１ウィング部および前記テンプレート基板の間に空隙が位置し、
    　前記空隙の、高さに対する幅の比が５．０以上である、請求項１～１２のいずれか１項に記載の半導体基板。
  14. 　前記テンプレート基板の上方に位置し、窒化物半導体を含む第２半導体部を備え、
    　前記第２半導体部は、前記テンプレート基板から離れて位置する第２ウィング部を含み、
    　前記第２ウィング部は、下方に向けて突出する複数の突起を備える、請求項１～１３のいずれか１項に記載の半導体基板。
  15. 　前記第１ウィング部は、ギャップを介して前記第２ウィング部と隣り合う、請求項１４に記載の半導体基板。
  16. 　前記テンプレート基板の上面に、成長抑制領域と、前記成長抑制領域を介して隣り合う２つのシード領域とが含まれる、請求項１４に記載の半導体基板。
  17. 　前記第１ウィング部および前記第２ウィング部が前記成長抑制領域の上方に位置する、請求項１６に記載の半導体基板。
  18. 　前記第１半導体部は、前記２つのシード領域の一方の上方に位置する第１基部を含む、請求項１６に記載の半導体基板。
  19. 　前記第１半導体部は、前記２つのシード領域の一方と接する第１隆起部を含み、
    　前記第１隆起部および前記第１基部の間に位置する成長抑制膜を含む、請求項１８に記載の半導体基板。
  20. 　前記成長抑制領域の材料は、前記２つのシード領域の材料を改質したものである、請求項１７に記載の半導体基板。
  21. 　前記２つのシード領域の材料が窒化アルミニウムである、請求項２１に記載の半導体基板。
  22. 　前記第１ウィング部の上面に前記窒化物半導体の＋ｃ面が露出し、前記第１ウィング部の下面に前記窒化物半導体の－ｃ面が露出する、請求項１～２１のいずれか１項に記載の半導体基板。
  23. 　前記第１隆起部の側面粗さは、前記第１ウィング部の下面粗さよりも小さい、請求項３に記載の半導体基板。
  24. 　前記＋ｃ面がガリウム極性面あるいはアルミニウム極性面またはインジウム極性面であり、
    　前記－ｃ面が窒素極性面である、請求項２２に記載の半導体基板。
  25. 　前記第１ウィング部および前記テンプレート基板の間に空隙が位置し、
    　前記空隙の厚みに対する前記第１ウィング部の厚みの比が２．０未満である、請求項１～２４のいずれか１項に記載の半導体基板。
  26. 　前記第１隆起部はＧａＮ結晶であり、
    　前記第１ウィング部は、ＡｌおよびＩｎの少なくとも一方を含むＧａＮ混晶である、請求項３に記載の半導体基板。
  27. 　テンプレート基板の上方に位置し、テンプレート基板と接触せず、窒化物半導体を含むとともに下側に窒素極性面が露出した初期ウィング部を形成する工程と、
    　前記初期ウィング部の窒素極性面および前記テンプレート基板の間隙にエッチング液を導入する工程と、
    　前記初期ウィング部のエッチングを主として前記窒素極性面から進行させ、下方に向けて突出する複数の突起を有する第１ウィング部を形成する工程とを含む、半導体基板の製造方法。
  28. 　前記初期ウィング部は、前記窒素極性面が露出したＧａＮ結晶部と、アルミニウムおよびインジウムの少なくとも一方を含むＧａＮ混晶部とを備え、
    　前記エッチングによって前記ＧａＮ結晶部を除去することで、前記ＧａＮ混晶部の少なくとも一部を含む第１ウィング部を形成する、請求項２７に記載の半導体基板の製造方法。
  29. 　前記テンプレート基板は、シリコンを含むマスク部を有し、
    　前記マスク部を除去することによって前記間隙を形成する工程を含む、請求項２７または２８に記載の半導体基板の製造方法。
  30. 　請求項１に記載の半導体基板を準備する工程と、
    　前記第１ウィング部の上方に機能層を形成する工程とを含み、
    　前記第１ウィング部および機能層を、前記テンプレート基板から分離する工程とを含む、半導体デバイスの製造方法。
  31. 　前記第１ウィング部は、前記第１基部よりも欠陥密度が低い低欠陥部を有し、
    　前記複数の突起を含む突起群が、前記低欠陥部の下側全域にわたって位置する、請求項３０に記載の半導体デバイスの製造方法。
  32. 　請求項１に記載の半導体基板を準備する工程と、
    　前記第１ウィング部の上方に機能層を形成する工程とを含み、
    　前記テンプレート基板は、前記テンプレート基板の法線方向に光を透過させる透光部を有し、
    　前記第１ウィング部における前記複数の突起を含む部位と前記透光部とが前記法線方向に重なる、半導体デバイスの製造方法。
  33. 　請求項１に記載の半導体基板を準備する工程と、
    　前記第１ウィング部の上方に機能層を形成する工程と、
    　前記第１ウィング部および前記機能層を含む素子部を、前記テンプレート基板から分離する工程を含む、半導体デバイスの製造方法。
  34. 　前記素子部が前記テンプレート基板から転写基板に転写される、請求項３３に記載の半導体デバイスの製造方法。
  35. 　前記素子部をテンプレート基板から分離することで発光素子を得る、請求項３３に記載の半導体デバイスの製造方法。
  36. 　光取り出し面を有する窒化物半導体基材と、活性層を含む機能層とを備え、
    　前記窒化物半導体基材は、前記光取り出し面に複数の突起を備え、
    　前記複数の突起の少なくとも一部の突起が、先細り形状であって、前記窒化物半導体基材の厚さ方向に対して傾いた斜面を有し、
    　前記窒化物半導体基材の貫通転位密度が５×１０６〔個／ｃｍ２〕以下である、半導体デバイス。
  37. 　光取り出し面を有する窒化物半導体基材と、活性層を含む機能層とを備え、
    　前記窒化物半導体基材は、厚さ８．０〔μｍ〕以下の窒化物半導体の結晶であり、
    　前記光取り出し面は、高さ１００〔ｎｍ〕以上のピラミッド状の複数の突起を含み、
    　前記光取り出し面に、前記窒化物半導体の－ｃ面が含まれる、発光素子。
  38. 　前記光取り出し面を有する前記窒化物半導体基材の貫通転位密度が５×１０６〔個／ｃｍ２〕以下である、請求項３７に記載の発光素子。
PCT/JP2024/038981 2023-10-31 2024-10-31 半導体基板、半導体基板の製造方法、半導体デバイスの製造方法、半導体デバイス、発光素子 Pending WO2025095087A1 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2023187030 2023-10-31
JP2023187031 2023-10-31
JP2023-187030 2023-10-31
JP2023-187031 2023-10-31

Publications (1)

Publication Number Publication Date
WO2025095087A1 true WO2025095087A1 (ja) 2025-05-08

Family

ID=95580944

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/038981 Pending WO2025095087A1 (ja) 2023-10-31 2024-10-31 半導体基板、半導体基板の製造方法、半導体デバイスの製造方法、半導体デバイス、発光素子

Country Status (2)

Country Link
TW (1) TW202532712A (ja)
WO (1) WO2025095087A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012160604A1 (ja) * 2011-05-25 2012-11-29 Ｄｏｗａエレクトロニクス株式会社 発光素子チップ及びその製造方法
WO2013132762A1 (ja) * 2012-03-09 2013-09-12 パナソニック株式会社 発光素子およびその製造方法
WO2021221055A1 (ja) * 2020-04-28 2021-11-04 京セラ株式会社 半導体素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012160604A1 (ja) * 2011-05-25 2012-11-29 Ｄｏｗａエレクトロニクス株式会社 発光素子チップ及びその製造方法
WO2013132762A1 (ja) * 2012-03-09 2013-09-12 パナソニック株式会社 発光素子およびその製造方法
WO2021221055A1 (ja) * 2020-04-28 2021-11-04 京セラ株式会社 半導体素子の製造方法

Also Published As

Publication number Publication date
TW202532712A (zh) 2025-08-16

Similar Documents

Publication Publication Date Title
JP6986645B1 (ja) 半導体基板、半導体デバイス、電子機器
US6861305B2 (en) Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
JP5180050B2 (ja) 半導体素子の製造方法
US9171717B2 (en) Method for manufacturing a group III nitride substrate using a chemical lift-off process
EP1265273A1 (en) Production method of iii nitride compound semiconductor and iii nitride compound semiconductor element
JP2001185493A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2001181096A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
CN104011885A (zh) 具有凹凸图案的基底、包括该基底的发光二极管以及制造该二极管的方法
JP2002184707A (ja) 窒化物系半導体素子および窒化物系半導体の形成方法
KR101246832B1 (ko) 무극성 또는 반극성 ｉｉｉ족 질화물 기반 발광 다이오드 및 이의 제조방법
JP4406999B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP6211999B2 (ja) 窒化物半導体層、窒化物半導体装置及び窒化物半導体層の製造方法
JP7779906B2 (ja) 半導体基板並びにその製造方法および製造装置、ＧａＮ系結晶体、半導体デバイス、電子機器
KR101233328B1 (ko) 무극성 또는 반극성 ⅲ족 질화물 기반 수직형 발광 다이오드 및 그 제조방법
JP2001345282A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
WO2025095087A1 (ja) 半導体基板、半導体基板の製造方法、半導体デバイスの製造方法、半導体デバイス、発光素子
JP7703021B2 (ja) 半導体基板並びにその製造方法および製造装置、半導体デバイスの製造方法および製造装置
JP4381397B2 (ja) 窒化物系半導体素子および窒化物系半導体の形成方法
JP2001267243A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
TWI899878B (zh) 半導體基板、半導體裝置、電子機器
JP7637237B2 (ja) 半導体デバイスの製造方法および製造装置
WO2025216274A1 (ja) 半導体基板およびその製造方法
KR20200001209A (ko) 질화 갈륨 기판의 제조 방법
WO2025164326A1 (ja) 光半導体素子、半導体基板、半導体基板の製造方法、光半導体素子の製造方法
WO2025127008A1 (ja) 半導体基板並びにその製造方法および製造装置、半導体デバイス

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24885853

Country of ref document: EP

Kind code of ref document: A1