WO2024225036A1 - Semiconductor device and vehicle - Google Patents
Semiconductor device and vehicle Download PDFInfo
- Publication number
- WO2024225036A1 WO2024225036A1 PCT/JP2024/014530 JP2024014530W WO2024225036A1 WO 2024225036 A1 WO2024225036 A1 WO 2024225036A1 JP 2024014530 W JP2024014530 W JP 2024014530W WO 2024225036 A1 WO2024225036 A1 WO 2024225036A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- semiconductor device
- die pad
- semiconductor element
- heat dissipation
- terminal lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
Definitions
- the present invention relates to a semiconductor device and a vehicle.
- Patent Document 1 discloses a semiconductor device that includes a first substrate, a semiconductor element mounted on the first substrate, and a sealing resin. When the semiconductor device is used, the first substrate may be attached to a cooler.
- An object of the present disclosure is to provide a semiconductor device that is an improvement over conventional devices.
- an object of the present disclosure is to provide a semiconductor device and a vehicle that are capable of promoting heat dissipation.
- the semiconductor device provided by the first aspect of the present disclosure comprises a first die pad, a second die pad, a first semiconductor element mounted on the first die pad, a second semiconductor element mounted on the second die pad, and a sealing resin covering a portion of the first die pad, a portion of the second die pad, the first semiconductor element, and the second semiconductor element, and further comprises a first heat dissipation member conductively joined to the first die pad, a second heat dissipation member conductively joined to the second die pad, and an insulating portion that exposes a portion of the first heat dissipation member and a portion of the second heat dissipation member and insulates the first heat dissipation member and the second heat dissipation member.
- the vehicle provided by the second aspect of the present disclosure includes a drive source and a semiconductor device provided by the first aspect of the present invention.
- the semiconductor device is electrically connected to the drive source.
- the above configuration makes it possible to provide a semiconductor device and a vehicle that can promote heat dissipation.
- FIG. 1 is a perspective view showing a semiconductor device according to a first embodiment.
- FIG. 2 is a plan view showing the semiconductor device according to the first embodiment.
- FIG. 3 is a plan view of FIG. 2 in which the sealing resin is shown by imaginary lines.
- FIG. 4 is a bottom view showing the semiconductor device according to the first embodiment.
- FIG. 5 is a front view showing the semiconductor device according to the first embodiment.
- FIG. 6 is a right side view showing the semiconductor device according to the first embodiment.
- FIG. 7 is a cross-sectional view taken along line VII-VII in FIG.
- FIG. 8 is a cross-sectional view taken along line VIII-VIII in FIG.
- FIG. 9 is a partially enlarged view of a part of FIG.
- FIG. 10 is a partially enlarged view of a part of FIG.
- FIG. 11 is a diagram illustrating an example of a circuit configuration of the semiconductor device according to the first embodiment.
- FIG. 12 is a configuration diagram showing a vehicle on which the semiconductor device according to the first embodiment is mounted.
- FIG. 13 is a bottom view showing a semiconductor device according to a first modification of the first embodiment.
- FIG. 14 is a cross-sectional view showing a semiconductor device according to a second modification of the first embodiment.
- FIG. 15 is a plan view showing a semiconductor device according to a third modification of the first embodiment, in which a sealing resin is indicated by imaginary lines.
- FIG. 16 is a diagram showing an example of a circuit configuration of a semiconductor device according to a third modification of the first embodiment. In FIG. FIG. FIG.
- FIG. 17 is a plan view showing a semiconductor device according to a fourth modification of the first embodiment, in which a sealing resin is indicated by imaginary lines.
- FIG. 18 is a diagram showing an example of a circuit configuration of a semiconductor device according to a fourth modification of the first embodiment.
- FIG. 19 is a plan view showing a semiconductor device according to a fifth modification of the first embodiment, in which a sealing resin is indicated by imaginary lines.
- FIG. 20 is a diagram illustrating an example of a circuit configuration of a semiconductor device according to a fifth modification of the first embodiment.
- FIG. 21 is a plan view showing a semiconductor device according to the second embodiment.
- FIG. 22 is a diagram illustrating an example of a circuit configuration of a semiconductor device according to the second embodiment.
- FIG. 23 is a plan view showing a semiconductor device according to a first modification of the second embodiment, in which a sealing resin is indicated by imaginary lines.
- FIG. 24 is a diagram showing an example of a circuit configuration of a semiconductor device according to a first modified example of the second embodiment.
- FIG. 25 is a plan view showing a semiconductor device according to a seventh modification of the first embodiment, in which a sealing resin is indicated by imaginary lines.
- FIG. 26 is a diagram showing an example of a circuit configuration of a semiconductor device according to a seventh modification of the first embodiment.
- an object A is formed on an object B" and “an object A is formed on an object B” include “an object A is formed directly on an object B” and “an object A is formed on an object B with another object interposed between the object A and the object B” unless otherwise specified.
- an object A is disposed on an object B” and “an object A is disposed on an object B” include “an object A is disposed directly on an object B” and “an object A is disposed on an object B with another object interposed between the object A and the object B" unless otherwise specified.
- an object A is located on an object B includes “an object A is located on an object B in contact with an object B” and “an object A is located on an object B with another object interposed between the object A and the object B” unless otherwise specified.
- an object A overlaps an object B when viewed in a certain direction includes “an object A overlaps the entire object B” and “an object A overlaps a part of an object B.”
- a surface A faces in direction B is not limited to the case where the angle of surface A with respect to direction B is 90 degrees, but also includes the case where surface A is tilted with respect to direction B.
- First embodiment: 1 to 11 show a semiconductor device according to a first embodiment of the present disclosure.
- the semiconductor device A10 of this embodiment includes a first die pad 10A, a second die pad 10B, a plurality of terminal leads 13, a first semiconductor element 21, a second semiconductor element 22, a first conductive member 31, a second conductive member 32, a pair of first connection members 41A and 41B, a pair of second connection members 42A and 42B, a sealing resin 50, a first heat dissipation member 60A, a second heat dissipation member 60B, and an insulating section 70.
- the plurality of terminal leads 13 include a first terminal lead 14, a second terminal lead 15, a third terminal lead 16, a fourth terminal lead 171, a fifth terminal lead 172, a sixth terminal lead 181, and a seventh terminal lead 182.
- the thickness direction of the semiconductor device A10 is referred to as the "thickness direction z.”
- one side of the thickness direction z may be referred to as the upper side, and the other side as the lower side.
- the terms “upper,” “lower,” “upper,” “lower,” “top surface,” and “bottom surface” indicate the relative positional relationship of each component in the thickness direction z, and do not necessarily define the relationship with the direction of gravity.
- plane view refers to the view in the thickness direction z.
- a direction that intersects with the thickness direction z is referred to as the "first direction x.”
- a direction that intersects with the thickness direction z and the first direction x is referred to as the "second direction y.”
- the first direction x, the second direction y, and the thickness direction z are mutually perpendicular.
- the specific structure and use of the semiconductor device according to the present disclosure are not limited in any way.
- the semiconductor device A10 converts, for example, a DC power supply voltage applied to a first terminal lead 14 and a second terminal lead 15 of the multiple terminal leads 13 into an AC voltage by a first semiconductor element 21 and a second semiconductor element 22.
- the converted AC voltage is input to a power supply target such as a motor from a third terminal lead 16 of the multiple terminal leads 13.
- the semiconductor device A10 is used in a power conversion circuit such as an inverter.
- the first die pad 10A and the second die pad 10B are positioned apart from each other in the first direction x, as shown in Figures 3 and 7.
- the first die pad 10A, the second die pad 10B, and the multiple terminal leads 13 are formed from the same lead frame.
- the lead frame is composed of copper (Cu) or a copper alloy. Therefore, the first die pad 10A, the second die pad 10B, and the multiple terminal leads 13 contain copper.
- Each of the first die pad 10A and the second die pad 10B is, for example, rectangular in a plan view.
- the first die pad 10A and the second die pad 10B each have a main surface 101 and a back surface 102. Unless otherwise specified, the main surface 101 and the back surface 102 described below are common to the first die pad 10A and the second die pad 10B.
- the main surface 101 faces the thickness direction z (upward).
- the main surface 101 is covered with sealing resin 50.
- the first semiconductor element 21 is mounted on the main surface 101 of the first die pad 10A.
- the back surface 102 of the first die pad 10A faces the opposite side to the side where the first semiconductor element 21 is located in the thickness direction z.
- the second semiconductor element 22 is mounted on the main surface 101 of the second die pad 10B.
- the back surface 102 of the second die pad 10B faces the opposite side to the side where the second semiconductor element 22 is located in the thickness direction z.
- the back surface 102 is exposed from the sealing resin 50.
- the back surface 102 is plated with, for example, tin (Sn).
- the sealing resin 50 covers the first semiconductor element 21, the second semiconductor element 22, the first conductive member 31, the second conductive member 32, and at least a portion of each of the first die pad 10A and the second die pad 10B. Furthermore, the sealing resin 50 covers a portion of each of the multiple terminal leads 13.
- the sealing resin 50 has electrical insulation properties.
- the sealing resin 50 contains, for example, a black epoxy resin.
- the sealing resin 50 has a resin main surface 51, a resin back surface 52, a pair of first side surfaces 53, a second side surface 54, a third side surface 55, multiple recesses 56, a groove portion 57, and multiple recesses 581, 582.
- the resin main surface 51 faces the same side as the main surfaces 101 of the first die pad 10A and the second die pad 10B in the thickness direction z.
- the resin back surface 52 faces the opposite side to the resin main surface 51 in the thickness direction z.
- the back surfaces 102 of the first die pad 10A and the second die pad 10B are exposed from the resin back surface 52.
- the pair of first side surfaces 53 are positioned apart from each other in the first direction x.
- the pair of first side surfaces 53 face the first direction x and extend in the second direction y.
- the pair of first side surfaces 53 are connected to the resin main surface 51 and the resin back surface 52.
- the second side 54 and the third side 55 are located apart from each other in the second direction y.
- the second side 54 and the third side 55 face opposite each other in the second direction y and extend in the first direction x.
- the second side 54 and the third side 55 are connected to the resin main surface 51 and the resin back surface 52.
- a plurality of terminal leads 13 are exposed from the third side 55.
- the multiple recesses 56 recess from the third side surface 55 in the second direction y, and extend from the resin main surface 51 to the resin back surface 52 in the thickness direction z.
- the multiple recesses 56 are individually located between the seventh terminal lead 182 and the third terminal lead 16, between the third terminal lead 16 and the first terminal lead 14, between the first terminal lead 14 and the second terminal lead 15, and between the second terminal lead 15 and the sixth terminal lead 181.
- the groove portion 57 is recessed from the resin back surface 52 in the thickness direction z and extends along the second direction y. Both sides of the groove portion 57 in the second direction y are connected to the second side surface 54 and the third side surface 55. When viewed along the thickness direction z, the groove portion 57 separates the back surface 102 of the first die pad 10A from the back surface 102 of the second die pad 10B. Note that the sealing resin 50 may be configured without the groove portion 57.
- each of the multiple recesses 581, 582 is recessed from the resin main surface 51 in the thickness direction z.
- the planar shape of each of the multiple recesses 581, 582 is not particularly limited, but is circular in the illustrated example.
- Each of the multiple recesses 581 overlaps the first die pad 10A in a planar view.
- the multiple recesses 581 are individually located near the four corners of the first die pad 10A in a planar view.
- Each of the multiple recesses 582 overlaps the second die pad 10B in a planar view.
- the multiple recesses 582 are individually located near the four corners of the second die pad 10B in a planar view.
- Each of the multiple recesses 581, 582 does not overlap either the first conductive member 31 or the second conductive member 32 in a planar view. Furthermore, each of the multiple recesses 581, 582 does not overlap with either the pair of first connection members 41A, 41B or the pair of second connection members 42A, 42B in a plan view.
- the multiple recesses 581 are formed by pins for fixing the first die pad 10A during the manufacture of the semiconductor device A10. The pins are pressed against the first die pad 10A at a stage before the sealing resin 50 is formed to fix the first die pad 10A. In this state, the formation of the sealing resin 50 is started. Then, the pins are pulled out before the formation of the sealing resin 50 is completed.
- the sealing resin 50 is formed in at least a part of the region where the pins were arranged, so that the main surface 101 of the first die pad 10A is covered with the sealing resin 50.
- the multiple recesses 581 are marks formed by the molding process of the sealing resin 50.
- the multiple recesses 582 are also formed by pins for fixing the second die pad 10B during the manufacture of the semiconductor device A10.
- the multiple recesses 582 are marks formed during the molding process of the sealing resin 50. Note that 50 may not have multiple recesses 581, 582.
- the sealing resin 50 further has a number of traces 589.
- the number of traces 589 are traces formed by, for example, an ejector pin pressed against the sealing resin 50 to remove the sealing resin 50 from a mold when the sealing resin 50 is formed.
- Each of the number of traces 589 is recessed from either the resin main surface 51 or the resin back surface 52. Note that none of the number of traces 589 may be formed on the sealing resin 50.
- the back surface 102 of the first die pad 10A and the back surface 102 of the second die pad 10B each have a trace 109.
- the trace 109 formed on the first die pad 10A and the trace 109 formed on the second die pad 10B are traces formed by the aforementioned ejector pin being pressed against the sealing resin 50.
- the traces 109 formed on the first die pad 10A are recessed from the rear surface 102 of the first die pad 10A, and the traces 109 formed on the second die pad 10B are recessed from the rear surface 102 of the second die pad 10B. Note that the traces 109 do not have to be formed on either the first die pad 10A or the second die pad 10B.
- the depths of the multiple traces 589 and the multiple traces 109 are, for example, smaller than the depths of the multiple recesses 581, but may be larger or the same.
- the sealing resin 50 may be configured not to have the multiple traces 589.
- the first die pad 10A and the second die pad 10B have a first end face 111, a second end face 112, a third end face 113, and a fourth end face 114.
- the first end face 111, the second end face 112, the third end face 113, and the fourth end face 114 are covered with the sealing resin 50.
- the first end face 111 faces in the first direction x and extends in the second direction y.
- the first end face 111 is located closest to a pair of first side faces 53 of the sealing resin 50.
- the second end face 112 faces in the second direction y and extends in the first direction x.
- the second end face 112 is located closest to the second side face 54 of the sealing resin 50.
- the third end face 113 faces the opposite side to the second end face 112 in the second direction y, and extends in the first direction x.
- the third end surface 113 is located closest to the third side surface 55 of the sealing resin 50.
- the fourth end surface 114 faces the opposite side to the first end surface 111 in the first direction x and extends in the second direction y.
- a groove portion 57 is located between the fourth end surface 114 of the first die pad 10A and the fourth end surface 114 of the second die pad 10B.
- the first die pad 10A and the second die pad 10B have a second corner end surface 122.
- the second corner end surface 122 is located between the first end surface 111 and the third end surface 113, and is located at one of the corners of the first die pad 10A and the second die pad 10B.
- the second corner end surface 122 is covered with the sealing resin 50, and is a flat surface inclined with respect to the first end surface 111 and the third end surface 113.
- the first die pad 10A and the second die pad 10B have a third corner end surface 123.
- the third corner end surface 123 is located between the second end surface 112 and the fourth end surface 114, and is located at one of the corners of the first die pad 10A and the second die pad 10B.
- the third corner end surface 123 is covered with the sealing resin 50, and is a flat surface that is inclined with respect to the second end surface 112 and the fourth end surface 114.
- the first die pad 10A and the second die pad 10B have a fourth corner end surface 124.
- the fourth corner end surface 124 is located between the third end surface 113 and the fourth end surface 114, and is located at one of the corners of the first die pad 10A and the second die pad 10B.
- the fourth corner end surface 124 is covered with the sealing resin 50, and is a flat surface that is inclined with respect to the third end surface 113 and the fourth end surface 114.
- Each of the first semiconductor element 21 and the second semiconductor element 22 is, for example, a switching element such as a transistor.
- the transistor in the semiconductor device A10 is a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor), but may also be a bipolar transistor or an IGBT (Insulated Gate Bipolar Transistor).
- the circuit in FIG. 11 also illustrates a parasitic diode component built into each of the first semiconductor element 21 and the second semiconductor element 22.
- Each of the first semiconductor element 21 and the second semiconductor element 22 is, for example, an n-channel type, but may be a p-channel type.
- Each of the first semiconductor element 21 and the second semiconductor element 22 includes a compound semiconductor substrate.
- the composition of the compound semiconductor substrate includes silicon (Si) or silicon carbide (SiC).
- the first semiconductor element 21 is mounted on the first die pad 10A as shown in Figures 3 and 7. Preferably, in a plan view, the center of gravity of the first semiconductor element 21 overlaps with the center of the first die pad 10A.
- the first semiconductor element 21 has a first main surface 21a and a first back surface 21b.
- the first main surface 21a and the first back surface 21b are spaced apart from each other in the thickness direction z.
- the first main surface 21a faces in the same direction as the main surface 101 of the first die pad 10A.
- the first back surface 21b faces the opposite side to the first main surface 21a in the thickness direction z and faces the main surface 101 of the first die pad 10A.
- the first semiconductor element 21 is mounted on the first die pad 10A as shown in Figures 3 and 7. As shown in Figure 9, the first semiconductor element 21 has a first main surface electrode 211, a main surface electrode 212, and a back surface electrode 213.
- the first principal surface electrode 211 is disposed on the first principal surface 21a. A current corresponding to the power converted by the first semiconductor element 21 flows through the first principal surface electrode 211.
- the first principal surface electrode 211 is, for example, a source electrode.
- the first principal surface electrode 211 includes a plurality of metal plating layers.
- the first principal surface electrode 211 includes a nickel (Ni) plating layer and a gold (Au) plating layer laminated on the nickel plating layer.
- the first principal surface electrode 211 may include a nickel plating layer, a palladium (Pd) plating layer laminated on the nickel plating layer, and a gold plating layer laminated on the palladium plating layer.
- the principal surface electrode 212 is disposed on the first principal surface 21a.
- a first drive signal (gate voltage) for driving the first semiconductor element 21 is applied to the principal surface electrode 212.
- the principal surface electrode 212 is, for example, a gate electrode. In a plan view, the area of the principal surface electrode 212 is smaller than the area of the first principal surface electrode 211.
- the back electrode 213 is disposed on the first back surface 21b.
- the back electrode 213 is provided facing the main surface 101 of the first die pad 10A.
- a current corresponding to the power before being converted by the first semiconductor element 21 flows through the back electrode 213.
- the back electrode 213 is, for example, a drain electrode.
- the second semiconductor element 22 is mounted on the main surface 101 of the second die pad 10B.
- the center of gravity of the second semiconductor element 22 overlaps with the center of the second die pad 10B.
- the second semiconductor element 22 has a second main surface 22a and a second back surface 22b.
- the second main surface 22a and the second back surface 22b are spaced apart from each other in the thickness direction z.
- the second main surface 22a faces in the same direction as the main surface 101 of the second die pad 10B.
- the second back surface 22b faces the opposite side to the second main surface 22a in the thickness direction z and faces the main surface 101 of the second die pad 10B.
- the second semiconductor element 22 is mounted on the second die pad 10B as shown in Figures 3 and 7. As shown in Figure 10, the second semiconductor element 22 has a second principal surface electrode 221, a principal surface electrode 222, and a back surface electrode 223.
- the second principal surface electrode 221 is disposed on the second principal surface 22a. A current corresponding to the power converted by the second semiconductor element 22 flows through the second principal surface electrode 221.
- the second principal surface electrode 221 is, for example, a source electrode.
- the second principal surface electrode 221 includes multiple metal plating layers, similar to the first principal surface electrode 211.
- the second principal surface electrode 221 includes a nickel (Ni) plating layer and a gold (Au) plating layer laminated on the nickel plating layer.
- the second principal surface electrode 221 may include a nickel plating layer, a palladium (Pd) plating layer laminated on the nickel plating layer, and a gold plating layer laminated on the palladium plating layer.
- the principal surface electrode 222 is disposed on the second principal surface 22a.
- a second drive signal (gate voltage) for driving the second semiconductor element 22 is applied to the principal surface electrode 222.
- the principal surface electrode 222 is, for example, a gate electrode.
- the area of the principal surface electrode 222 is smaller than the area of the second principal surface electrode 221.
- the back electrode 223 is disposed on the second back surface 22b.
- the back electrode 223 is provided facing the main surface 101 of the second die pad 10B.
- a current corresponding to the power before being converted by the second semiconductor element 22 flows through the back electrode 223.
- the back electrode 223 is, for example, a drain electrode.
- the semiconductor device A10 further includes two die bonding layers 231, 232.
- Each of the two die bonding layers 231, 232 is conductive.
- Each of the die bonding layers 231, 232 is, for example, solder.
- each of the die bonding layers 231, 232 may be a sintered metal.
- the die bonding layer 231 is interposed between the main surface 101 of the first die pad 10A and the back electrode 213 of the first semiconductor element 21.
- the die bonding layer 231 bonds the main surface 101 of the first die pad 10A and the back electrode 213 of the first semiconductor element 21. This allows the back electrode 213 of the first semiconductor element 21 to be conductive to the first die pad 10A.
- the die bonding layer 232 is interposed between the main surface 101 of the second die pad 10B and the back electrode 223 of the second semiconductor element 22.
- the die bonding layer 232 bonds the main surface 101 of the second die pad 10B and the back electrode 223 of the second semiconductor element 22. This allows the back electrode 223 of the second semiconductor element 22 to be conductive to the second die pad 10B.
- the multiple terminal leads 13 are located on the side opposite to the side where the second end face 112 faces the first die pad 10A and the second die pad 10B in the second direction y. At least one of the multiple terminal leads 13 is electrically connected to either the first semiconductor element 21 or the second semiconductor element 22.
- the multiple terminal leads 13 are arranged along the first direction x.
- the multiple terminal leads 13 include a first terminal lead 14, a second terminal lead 15, a third terminal lead 16, a fourth terminal lead 171, a fifth terminal lead 172, a sixth terminal lead 181, and a seventh terminal lead 182.
- the first terminal lead 14 is located away from the first die pad 10A and the second die pad 10B in the second direction y, and is located between the second terminal lead 15 and the third terminal lead 16 in the first direction x.
- the first terminal lead 14 extends along the second direction y.
- the first terminal lead 14 is electrically connected to the second main surface electrode 221 of the second semiconductor element 22.
- the first terminal lead 14 includes a covering portion 14A and an exposed portion 14B.
- the covering portion 14A is covered with the sealing resin 50.
- the exposed portion 14B is connected to the covering portion 14A and is exposed from the third side surface 55 of the sealing resin 50.
- the exposed portion 14B extends away from the first die pad 10A and the second die pad 10B in the second direction y.
- the surface of the exposed portion 14B is, for example, tin-plated.
- the second terminal lead 15 includes a portion extending along the second direction y and is connected to the first die pad 10A. Therefore, the second terminal lead 15 is electrically connected to the back electrode 213 of the first semiconductor element 21 via the first die pad 10A.
- the second terminal lead 15 is a P terminal (positive electrode) to which a DC power supply voltage to be converted is applied.
- the second terminal lead 15 includes a covering portion 15A and an exposed portion 15B.
- the covering portion 15A is connected to the third end surface 113 of the first die pad 10A and is covered with the sealing resin 50. When viewed along the first direction x, the covering portion 15A is bent. As shown in FIGS.
- the exposed portion 15B is connected to the covering portion 15A and is exposed from the third side surface 55 of the sealing resin 50.
- the exposed portion 15B extends away from the first die pad 10A in the second direction y.
- the surface of the exposed portion 15B is plated with, for example, tin.
- the third terminal lead 16 includes a portion extending along the second direction y and is connected to the second die pad 10B. Therefore, the third terminal lead 16 is electrically connected to the back electrode 223 of the second semiconductor element 22 via the second die pad 10B.
- the AC power converted by the first semiconductor element 21 and the second semiconductor element 22 is output from the third terminal lead 16.
- the third terminal lead 16 includes a covering portion 16A and an exposed portion 16B.
- the covering portion 16A is connected to the third end surface 113 of the second die pad 10B and is covered with the sealing resin 50. When viewed along the first direction x, the covering portion 16A is bent in the same manner as the covering portion 15A of the second terminal lead 15. As shown in FIGS.
- the exposed portion 16B is connected to the covering portion 16A and is exposed from the third side surface 55 of the sealing resin 50.
- the exposed portion 16B extends away from the second die pad 10B in the second direction y.
- the surface of the exposed portion 16B is plated with, for example, tin.
- the fourth terminal lead 171 is located away from the first die pad 10A in the second direction y and is located on one side in the first direction x.
- the fifth terminal lead 172 is located away from the second die pad 10B in the second direction y and is located on the other side in the first direction x.
- the fourth terminal lead 171 is electrically connected to the main surface electrode 212 (gate electrode) of the first semiconductor element 21.
- a drive signal (gate voltage) for driving the first semiconductor element 21 is applied to the fourth terminal lead 171.
- the fifth terminal lead 172 is electrically connected to the main surface electrode 222 (gate electrode) of the second semiconductor element 22.
- a drive signal (gate voltage) for driving the second semiconductor element 22 is applied to the fifth terminal lead 172.
- the fourth terminal lead 171 includes a covering portion 171A and an exposed portion 171B.
- the covering portion 171A is covered with the sealing resin 50.
- the exposed portion 171B is connected to the covering portion 171A and is exposed from the third side surface 55 of the sealing resin 50.
- the exposed portion 171B extends in the second direction y away from the first die pad 10A.
- the surface of the exposed portion 171B is, for example, tin-plated.
- the fifth terminal lead 172 includes a covering portion 172A and an exposed portion 172B.
- the covering portion 172A is covered with the sealing resin 50.
- the exposed portion 172B is connected to the covering portion 172A and is exposed from the sealing resin 50.
- the exposed portion 172B extends in the second direction y away from the second die pad 10B.
- the surface of the exposed portion 172B is, for example, tin-plated.
- the sixth terminal lead 181 is located away from the first die pad 10A in the second direction y, and is located between the second terminal lead 15 and the fourth terminal lead 171 in the first direction x.
- the seventh terminal lead 182 is located away from the second die pad 10B in the second direction y, and is located between the third terminal lead 16 and the fifth terminal lead 172 in the first direction x.
- the sixth terminal lead 181 is electrically connected to the first main surface electrode 211 (source electrode) of the first semiconductor element 21. A voltage corresponding to the current flowing through the first main surface electrode 211 of the first semiconductor element 21 is applied to the sixth terminal lead 181.
- the seventh terminal lead 182 is electrically connected to the second main surface electrode 221 (source electrode) of the second semiconductor element 22. A voltage corresponding to the current flowing through the second main surface electrode 221 (source electrode) of the second semiconductor element 22 is applied to the seventh terminal lead 182.
- the sixth terminal lead 181 includes a covering portion 181A and an exposed portion 181B.
- the covering portion 181A is covered with the sealing resin 50.
- the exposed portion 181B is connected to the covering portion 181A and is exposed from the third side surface 55 of the sealing resin 50.
- the exposed portion 181B extends in the second direction y toward the side away from the first die pad 10A.
- the surface of the exposed portion 181B is, for example, tin-plated.
- the seventh terminal lead 182 includes a covered portion 182A and an exposed portion 182B.
- the covered portion 182A is covered with the sealing resin 50.
- the exposed portion 182B is connected to the covered portion 182A and is exposed from the third side surface 55 of the sealing resin 50.
- the exposed portion 182B extends in the second direction y toward the side away from the second die pad 10B.
- the surface of the exposed portion 182B is, for example, tin-plated.
- the heights of the exposed portion 14B of the first terminal lead 14, the exposed portion 15B of the second terminal lead 15, and the exposed portion 16B of the third terminal lead 16 are all the same. Furthermore, the thicknesses of these are all the same. Therefore, when viewed along the first direction x, at least a portion of the first terminal lead 14 (exposed portion 14B) overlaps with each of the second terminal lead 15 and the third terminal lead 16 (see FIG. 6).
- the first conductive member 31 is bonded to the first main surface electrode 211 of the first semiconductor element 21 and the second die pad 10B. As a result, the first main surface electrode 211 is electrically connected to the second die pad 10B and the back surface electrode 223 of the second semiconductor element 22.
- the composition of the first conductive member 31 includes copper.
- the first conductive member 31 is a metal clip.
- the first conductive member 31 has a first body portion 311, a first joint portion 312, and a second joint portion 313.
- the first body portion 311 forms a main portion of the first conductive member 31.
- the first body portion 311 extends in the first direction x.
- the first body portion 311 extends linearly between the first semiconductor element 21 and the second semiconductor element 22 in a plan view.
- the first body portion 311 straddles the first die pad 10A and the second die pad 10B.
- the end of the first body portion 311 that is connected to the first joint portion 312 is bifurcated.
- the first joint 312 is joined to the first main surface electrode 211 of the first semiconductor element 21.
- the first joint 312 includes two first band portions 312a. As shown in Figures 3 and 4, the two first band portions 312a are located apart from each other in the second direction y. Each of the two first band portions 312a has the first direction x as its longitudinal direction. The two first band portions 312a are arranged parallel to each other in a planar view. In the illustrated example, the end portion connected to the first joint 312 of the first main body portion 311 described above is bifurcated and each is connected to a corresponding one of the two first band portions 312a.
- the end of the first body portion 311 connected to the first joint portion 312 is not bifurcated, and the first joint portion 312 may be a single rectangular portion (a configuration in which two first strip portions 312a are connected).
- the area of the first joint portion 312 in a plan view (the total area of each of the two first strip portions 312a) is, for example, 10% to 100% of the area of the first principal surface electrode 211 in a plan view.
- the second bonding portion 313 is bonded to the second die pad 10B.
- the second bonding portion 313 extends in the second direction y.
- the second bonding portion 313 is connected to the first body portion 311.
- the second bonding portion 313 is located on the opposite side to the first bonding portion 312, with the first body portion 311 in between.
- the semiconductor device A10 further includes a first bonding layer 33.
- the first bonding layer 33 is interposed between the first main surface electrode 211 of the first semiconductor element 21 and the two first strip portions 312a of the first bonding portion 312.
- the first bonding layer 33 bonds the first main surface electrode 211 and the first bonding portion 312 (the two first strip portions 312a).
- the first bonding layer 33 is conductive.
- the first bonding layer 33 is, for example, solder.
- the first bonding layer 33 may be a sintered metal.
- the semiconductor device A10 further includes a second bonding layer 34.
- the second bonding layer 34 is interposed between the second die pad 10B and the second bonding portion 313.
- the second bonding layer 34 bonds the second die pad 10B and the second bonding portion 313.
- the second bonding layer 34 is conductive.
- the second bonding layer 34 is, for example, solder.
- the second bonding layer 34 may be a sintered metal.
- the second conductive member 32 is conductively joined to the second principal surface electrode 221 of the second semiconductor element 22 and the covering portion 14A of the first terminal lead 14. This allows the second principal surface electrode 221 to be conductive to the first terminal lead 14.
- the composition of the second conductive member 32 includes copper.
- the second conductive member 32 is a metal clip.
- the second conductive member 32 has a second body portion 321, a third joint portion 322, and a fourth joint portion 323.
- the second body portion 321 forms a main portion of the second conductive member 32.
- the second body portion 321 is bent in a hook shape.
- the first body portion 311 overlaps the main surface 101 of the second die pad 10B.
- the third joint 322 is joined to the covering portion 14A of the first terminal lead 14.
- the third joint 322 extends in the first direction x.
- the third joint 322 is connected to the second body portion 321.
- the third joint 322 is located on the opposite side to the fourth joint 323 with the second body portion 321 in between.
- the fourth joint 323 is joined to the second main surface electrode 221 of the second semiconductor element 22.
- the fourth joint 323 includes two second band portions 323a. As shown in Figures 3 and 8, the two second band portions 323a are positioned apart from each other in the second direction y. Each of the two second band portions 323a has the first direction x as its longitudinal direction. The two second band portions 323a are arranged parallel to each other in a planar view. In the illustrated example, the end portion connected to the fourth joint 323 of the second main body portion 321 described above is bifurcated and each is connected to a corresponding one of the two second band portions 323a.
- the end of the second body 321 connected to the fourth joint 323 may not be bifurcated, and the fourth joint 323 may be one rectangular portion (a configuration in which two second strip portions 323a are connected).
- the area of the fourth joint 323 in a plan view (the total area of the two second strip portions 323a) is, for example, 10% to 100% of the area of the second principal surface electrode 221 in a plan view.
- the semiconductor device A10 further includes a fourth bonding layer 36.
- the fourth bonding layer 36 is interposed between the second main surface electrode 221 of the second semiconductor element 22 and the two second strip portions 323a of the fourth bonding portion 323.
- the fourth bonding layer 36 bonds the second main surface electrode 221 of the second semiconductor element 22 to the fourth bonding portion 323 (each of the two second strip portions 323a).
- the fourth bonding layer 36 is conductive.
- the fourth bonding layer 36 is, for example, solder.
- the fourth bonding layer 36 may be a sintered metal.
- Each of the pair of first connection members 41A, 41B and the pair of second connection members 42A, 42B is, for example, a bonding wire.
- the composition of each of the pair of first connection members 41A, 41B and the pair of second connection members 42A, 42B includes gold.
- the composition of each of the pair of first connection members 41A, 41B and the pair of second connection members 42A, 42B may include copper and may include aluminum (Al).
- the first connection member 41A is joined to the principal surface electrode 212 of the first semiconductor element 21 and the covering portion 171A of the fourth terminal lead 171, as shown in FIG. 3. This allows the fourth terminal lead 171 to be electrically connected to the principal surface electrode 212 of the first semiconductor element 21.
- the first connection member 41B is joined to the principal surface electrode 222 of the second semiconductor element 22 and the covering portion 172A of the fifth terminal lead 172, as shown in FIG. 3. This allows the fifth terminal lead 172 to be electrically connected to the principal surface electrode 222 of the second semiconductor element 22.
- the second connection member 42A is joined to the first main surface electrode 211 of the first semiconductor element 21 and the covering portion 181A of the sixth terminal lead 181 as shown in FIG. 3. This allows the sixth terminal lead 181 to be electrically connected to the first main surface electrode 211 of the first semiconductor element 21.
- the second connection member 42B is joined to the second main surface electrode 221 of the second semiconductor element 22 and the covering portion 182A of the seventh terminal lead 182 as shown in FIG. 3. This allows the seventh terminal lead 182 to be electrically connected to the second main surface electrode 221 of the second semiconductor element 22.
- the first heat dissipation member 60A is a member for promoting heat dissipation from the first semiconductor element 21.
- the first heat dissipation member 60A includes a metal such as Al (aluminum), Cu (copper), or stainless steel. There are no limitations on the specific configuration of the first heat dissipation member 60A, and in this embodiment, it has a first main body portion 61A and a plurality of first protrusions 62A.
- the first body portion 61A has a first heat dissipation main surface 611A and a second heat dissipation main surface 611B.
- the first heat dissipation main surface 611A faces the same side (upward) as the main surface 101 in the thickness direction z.
- the first heat dissipation back surface 612A faces the opposite side to the first heat dissipation main surface 611A in the thickness direction z.
- the first heat dissipation main surface 611A faces the back surface 102 of the first die pad 10A. In the illustrated example, the first heat dissipation main surface 611A is larger than the back surface 102 of the first die pad 10A when viewed in the thickness direction z.
- the first heat dissipation surface 611A and the back surface 102 of the first die pad 10A are electrically connected by a first bonding layer 69A.
- the specific configuration of the first bonding layer 69A is not limited in any way.
- the first bonding layer 69A is, for example, solder, Ag paste, Ag sintered material, or a solid-phase diffusion bonding layer.
- the first bonding layer 69A may be integrated with either or both of the first die pad 10A and the first body portion 61A.
- the multiple first protrusions 62A protrude in the thickness direction z from the first heat dissipation back surface 612A of the first main body portion 61A.
- the specific configuration of the multiple first protrusions 62A is not limited in any way.
- the multiple first protrusions 62A are each a plate-shaped portion along the first direction x.
- the first protrusions 62A may be, for example, a columnar portion protruding in the thickness direction z.
- the multiple first protrusions 62A are exposed to the cooling fluid space 8.
- the cooling fluid space 8 is a space in which a cooling fluid for cooling the semiconductor device A10 is present.
- a cooling fluid that is non-conductive and insulating is used.
- examples of such cooling fluids include gases such as air, oils, and liquids such as fluorine-based inert liquids.
- the second heat dissipation member 60B is a member for promoting heat dissipation from the second semiconductor element 22.
- the second heat dissipation member 60B includes a metal such as Al (aluminum), Cu (copper), or stainless steel. There are no limitations on the specific configuration of the second heat dissipation member 60B, and in this embodiment, it has a second main body portion 61B and a plurality of second protrusions 62B.
- the second body portion 61B has a second heat dissipation main surface 611B and a second heat dissipation main surface 611B.
- the second heat dissipation main surface 611B faces the same side (upward) as the main surface 101 in the thickness direction z.
- the second heat dissipation back surface 612B faces the opposite side to the second heat dissipation main surface 611B in the thickness direction z.
- the second heat dissipation main surface 611B faces the back surface 102 of the second die pad 10B.
- the second heat dissipation main surface 611B is larger than the back surface 102 of the second die pad 10B when viewed in the thickness direction z.
- the second heat dissipation surface 611B and the back surface 102 of the second die pad 10B are electrically connected by a second bonding layer 69B.
- the second bonding layer 69B is, for example, solder, Ag paste, Ag sintered material, or a solid-phase diffusion bonding layer.
- the second bonding layer 69B may be integrated with either or both of the second die pad 10B and the second body portion 61B.
- the multiple second protrusions 62B protrude in the thickness direction z from the second heat dissipation back surface 612B of the second main body portion 61B, similar to the multiple first protrusions 62A shown in FIG. 8.
- the specific configuration of the multiple second protrusions 62B is not limited in any way.
- the multiple second protrusions 62B are each a plate-shaped portion extending along the first direction x.
- the second protrusions 62B may be, for example, a columnar portion protruding in the thickness direction z.
- the multiple second protrusions 62B are exposed to the cooling fluid space 8 described above. In the case of the multiple second protrusions 62B of this embodiment, it is reasonable for the cooling fluid to flow along the first direction x.
- the insulating part 70 insulates the first heat dissipation member 60A from the second heat dissipation member 60B.
- the insulating part 70 is interposed between the first heat dissipation member 60A and the second heat dissipation member 60B.
- the insulating part 70 in this embodiment is separate from the sealing resin 50.
- the material of the insulating part 70 is not limited in any way and includes, for example, insulating resin. Examples of insulating resins include PPS (Poly Phenylene Sulfide) resin and PBT (Poly Butylene Terephthalate) resin.
- the insulating part 70 has an insulating main surface 71 and an insulating back surface 72.
- the insulating main surface 71 faces the same side as the first heat dissipation main surface 611A and the second heat dissipation main surface 611B in the thickness direction z.
- the first heat dissipation main surface 611A and the second heat dissipation main surface 611B are exposed from the insulating main surface 71.
- the insulating back surface 72 faces the opposite side to the insulating main surface 71 in the thickness direction z.
- a plurality of first protrusions 62A and a plurality of second protrusions 62B protrude from the insulating back surface 72.
- the insulating part 70 has a groove portion 77.
- the groove portion 77 is recessed from the insulating main surface 71 in the thickness direction z and extends in the second direction y. When viewed along the thickness direction z, the groove portion 77 is located between the first main heat dissipation surface 611A and the second main heat dissipation surface 611B. When viewed along the thickness direction z, the groove portion 77 overlaps with the groove portion 57. Note that the insulating portion 70 may be configured without the groove portion 77.
- the manufacturing method of the semiconductor device A10 is not limited in any way.
- a process is performed in which the first die pad 10A, the second die pad 10B, the first semiconductor element 21, the second semiconductor element 22, the multiple terminal leads 13, the first conductive member 31, the second conductive member 32, at least a portion of the first connecting members 41A and 41B, and at least a portion of the second connecting members 42A and 42B are covered with the sealing resin 50.
- a process is performed in which a portion of the first heat dissipation member 60A and a portion of the second heat dissipation member 60B are covered with the insulating portion 70.
- the first heat dissipation member 60A, the second heat dissipation member 60B, and the insulating section 70 may be configured to have parts other than those shown in the figure so that the cooling fluid space 8 is configured to allow the cooling fluid to flow appropriately.
- a cooler or the like through which the cooling fluid flows may be configured by combining parts (not shown) other than the first heat dissipation member 60A, the second heat dissipation member 60B, and the insulating section 70.
- the semiconductor device A10 configured as described above, the first principal surface electrode 211 of the first semiconductor element 21 and the back surface electrode 223 of the second semiconductor element 22 are electrically connected. Therefore, the semiconductor device A10 forms a half-bridge circuit using two transistors (the first semiconductor element 21 and the second semiconductor element 22).
- Vehicle B is, for example, an electric vehicle (EV).
- EV electric vehicle
- vehicle B is equipped with an on-board charger 81, a storage battery 82, and a drive system 83.
- Power is supplied to the on-board charger 81 wirelessly from a power supply facility (not shown) installed outdoors. Alternatively, power may be supplied from the power supply facility to the on-board charger 81 via a wired connection.
- the on-board charger 81 is configured with a step-up DC-DC converter. The voltage of the power supplied to the on-board charger 81 is stepped up by the converter and then supplied to the storage battery 82. The stepped-up voltage is, for example, 600V.
- the drive system 83 drives the vehicle B.
- the drive system 83 has an inverter 831 and a drive source 832.
- the semiconductor device A10 constitutes part of the inverter 831.
- the power stored in the storage battery 82 is supplied to the inverter 831.
- the power supplied from the storage battery 82 to the inverter 831 is DC power.
- a step-up DC-DC converter may be further provided between the storage battery 82 and the inverter 831.
- the inverter 831 converts DC power into AC power.
- the inverter 831 including the semiconductor device A10 is conducted to the drive source 832.
- the drive source 832 has an AC motor and a transmission.
- the AC motor rotates and the rotation is transmitted to the transmission.
- the transmission rotates the drive shaft of the vehicle B after appropriately reducing the rotation speed transmitted from the AC motor. This drives vehicle B.
- semiconductor device A10 in inverter 831 is necessary to output AC power with an appropriate frequency change to correspond to the required rotation speed of the AC motor.
- the functions and effects of the semiconductor device A10 according to the first embodiment are as follows:
- the first heat dissipation member 60A and the second heat dissipation member 60B are insulated from each other. Therefore, even if the first die pad 10A is conductively joined to the first heat dissipation member 60A and the second die pad 10B is conductively joined to the second heat dissipation member 60B, it is possible to avoid inappropriate electrical connection between the first die pad 10A and the second die pad 10B. Therefore, it is not necessary to interpose an insulator between the first die pad 10A and the first heat dissipation member 60A, and between the second die pad 10B and the second heat dissipation member 60B.
- the multiple first protrusions 62A and multiple second protrusions 62B are exposed to the cooling fluid space 8.
- the cooling fluid space 8 contains an insulating cooling fluid. This allows heat to be dissipated more efficiently from the multiple first protrusions 62A and multiple second protrusions 62B while avoiding undue electrical conductivity between the first heat dissipation member 60A and the second heat dissipation member 60B.
- the insulating portion 70 is separate from the sealing resin 50. Therefore, after forming the sealing resin 50, it is possible to electrically connect the first heat dissipation member 60A and the second heat dissipation member 60B, which are integrated by the insulating portion 70, to the first die pad 10A and the second die pad 10B. This is favorable for improving manufacturing efficiency.
- the semiconductor device A10 includes a first semiconductor element 21, a second semiconductor element 22, and a sealing resin 50.
- the sealing resin 50 covers the first semiconductor element 21 and the second semiconductor element 22.
- the semiconductor device A10 has two semiconductor elements (the first semiconductor element 21 and the second semiconductor element 22) packaged together using a single sealing resin 50. Therefore, the semiconductor device A10 can reduce the mounting area on the circuit board on which the semiconductor device A10 is mounted.
- First Modification of First Embodiment shows a first modified example of the semiconductor device A10.
- the semiconductor device A11 of this modified example is different from the semiconductor device A10 described above in that the semiconductor device A11 includes a plurality of first die pads 10A, a plurality of second die pads 10B, a plurality of sealing resins 50, a plurality of first heat dissipation members 60A, and a plurality of second heat dissipation members 60B.
- the mutual configuration of the one first die pad 10A, the one second die pad 10B, the one first body portion 61A, and the one second heat dissipation member 60B is the same as that of the semiconductor device A10 described above.
- the one first die pad 10A and the one second die pad 10B are covered with one sealing resin 50.
- three sealing resins 50 are lined up at a distance in the first direction x.
- the three first heat dissipation members 60A and the three second heat dissipation members 60B are arranged alternately in the first direction x, corresponding to the three first die pads 10A and the three second die pads 10B.
- the insulating section 70 insulates the three first heat dissipation members 60A and the three second heat dissipation members 60B from each other.
- This modified example also promotes heat dissipation.
- the numbers of the first die pad 10A, the second die pad 10B, the first heat dissipation members 60A, the second heat dissipation members 60B, etc. are not limited in any way.
- the semiconductor device A11 is suitable for use as an inverter corresponding to three phases, for example, U phase, V phase, and W phase.
- Second Modification of First Embodiment shows a second modification of the semiconductor device A 10.
- the sealing resin 50 and the insulating portion 70 are integrally formed.
- the sealing resin 50 and the insulating portion 70 are formed in one step, for example by die molding.
- This modified example also promotes heat dissipation.
- the sealing resin 50 and the insulating section 70 may be separate bodies or may be formed integrally.
- 15 and 16 show a semiconductor device A13 according to a third modification of the first embodiment.
- the semiconductor device A13 is different from the semiconductor device A10 in the following respect: the first semiconductor element 21 of the semiconductor device A13 is a diode rather than a transistor.
- the first semiconductor element 21 of the semiconductor device A13 has a first principal surface electrode 211 and a back surface electrode 213. As shown in FIG. 15, the first semiconductor element 21 of the semiconductor device A13 does not have a principal surface electrode 212. As shown in FIG. 16, the first semiconductor element 21 of the semiconductor device A13 is a diode, in which the first principal surface electrode 211 is, for example, an anode electrode, and the back surface electrode 213 is, for example, a cathode electrode.
- the semiconductor device A13 does not include either the first connection member 41A or the pair of second connection members 42A, 42B.
- the fourth terminal lead 171, the sixth terminal lead 181, and the seventh terminal lead 182 are not electrically connected to either the first semiconductor element 21 or the second semiconductor element 22. Therefore, in the semiconductor device A13, the fourth terminal lead 171, the sixth terminal lead 181, and the seventh terminal lead 182 are non-connect terminals.
- the semiconductor device A13 does not include either of the pair of second connection members 42A, 42B, but in a configuration different from this example, the semiconductor device A13 may include a pair of second connection members 42A, 42B similar to the semiconductor device A10.
- the semiconductor device A13 As shown in FIG. 16, in the semiconductor device A13, the first principal surface electrode 211 (anode electrode) of the first semiconductor element 21 and the back surface electrode 223 (drain electrode) of the second semiconductor element 22 are electrically connected.
- the high voltage side is a diode and the low voltage side is a transistor.
- the semiconductor device A13 is used, for example, as a boost chopper circuit.
- FIG. 17 and 18 show a semiconductor device A14 according to a fourth modification of the first embodiment.
- the semiconductor device A14 is different from the semiconductor device A10 in the following respect: the second semiconductor element 22 of the semiconductor device A14 is a diode rather than a transistor.
- the second semiconductor element 22 of the semiconductor device A14 has a second principal surface electrode 221 and a back surface electrode 223. As shown in FIG. 17, the second semiconductor element 22 of the semiconductor device A14 does not have a principal surface electrode 222. As shown in FIG. 18, the second semiconductor element 22 of the semiconductor device A14 is a diode, in which the second principal surface electrode 221 is, for example, an anode electrode, and the back surface electrode 223 is, for example, a cathode electrode.
- the semiconductor device A14 does not include either the first connection member 41B or the pair of second connection members 42A, 42B.
- the fifth terminal lead 172, the sixth terminal lead 181, and the seventh terminal lead 182 are not electrically connected to either the first semiconductor element 21 or the second semiconductor element 22. Therefore, in the semiconductor device A14, the fifth terminal lead 172, the sixth terminal lead 181, and the seventh terminal lead 182 are non-connect terminals.
- the semiconductor device A14 does not include either of the pair of second connection members 42A, 42B, but in a configuration different from this example, the semiconductor device A14 may include a pair of second connection members 42A, 42B similar to the semiconductor device A10.
- the semiconductor device A14 As shown in FIG. 18, in the semiconductor device A14, the first principal surface electrode 211 (source electrode) of the first semiconductor element 21 and the back surface electrode 223 (cathode electrode) of the second semiconductor element 22 are electrically connected.
- the high voltage side is a transistor and the low voltage side is a diode.
- the semiconductor device A14 is used, for example, as a step-down chopper circuit.
- each of the first semiconductor element 21 and the second semiconductor element 22 of the semiconductor device A15 is a diode rather than a transistor.
- the first semiconductor element 21 of the semiconductor device A15 has a first main surface electrode 211 and a back surface electrode 213. As shown in FIG. 19, the first semiconductor element 21 of the semiconductor device A15 does not have a main surface electrode 212. As shown in FIG. 20, the first semiconductor element 21 of the semiconductor device A15 is a diode, the first main surface electrode 211 is an anode electrode, and the back surface electrode 213 is a cathode electrode.
- the second semiconductor element 22 of the semiconductor device A15 has a second main surface electrode 221 and a back surface electrode 223. As shown in FIG. 19, the second semiconductor element 22 of the semiconductor device A15 does not have a main surface electrode 222. As shown in FIG. 20, the second semiconductor element 22 of the semiconductor device A15 is a diode, the second main surface electrode 221 is an anode electrode, and the back surface electrode 223 is a cathode electrode.
- the semiconductor device A15 does not have either a pair of first connection members 41A, 41B or a pair of second connection members 42A, 42B.
- the fourth terminal lead 171, the fifth terminal lead 172, the sixth terminal lead 181, and the seventh terminal lead 182 are not electrically connected to either the first semiconductor element 21 or the second semiconductor element 22. Therefore, in the semiconductor device A15, the fourth terminal lead 171, the fifth terminal lead 172, the sixth terminal lead 181, and the seventh terminal lead 182 are non-connect terminals.
- the semiconductor device A15 does not have either of the pair of second connection members 42A, 42B, but in a configuration different from this example, the semiconductor device A15 may have a pair of second connection members 42A, 42B similar to the semiconductor device A10.
- the semiconductor device A15 As shown in FIG. 20, in the semiconductor device A15, the first principal surface electrode 211 (anode electrode) of the first semiconductor element 21 and the back surface electrode 223 (cathode electrode) of the second semiconductor element 22 are electrically connected. In the semiconductor device A15, both the high voltage side and the low voltage side are diodes with respect to the power supply voltage (DC voltage) applied between the first terminal lead 14 and the second terminal lead 15.
- the semiconductor device A15 is a diode bridge circuit.
- the semiconductor device of the present disclosure can configure four types of power conversion circuits (bridge circuit using transistors, step-up chopper circuit, step-down chopper circuit, and bridge circuit using diodes) by combining the first semiconductor element 21 and the second semiconductor element 22.
- the configuration of each terminal lead 13 and the sealing resin 50 are common to each semiconductor device A10 and the semiconductor devices A13 to A15. Therefore, the semiconductor device of the present disclosure can configure any of the four types of power conversion circuits while keeping the appearance of the package the same.
- the semiconductor device of the present disclosure can utilize the configuration of each terminal lead 13 and the sealing resin 50 as it is, even if the first semiconductor element 21 and the second semiconductor element 22 are different in terms of whether they are transistors or diodes. As a result, the semiconductor device of the present disclosure can share the package structure regardless of which of the four types of power conversion circuits is used, which is preferable in terms of improving productivity.
- Second embodiment 21 and 22 show a semiconductor device according to a second embodiment of the present disclosure.
- the semiconductor device A20 of this embodiment is shown.
- the semiconductor device A20 differs from the semiconductor device A10 described above in terms of the conductive relationship between the first semiconductor element 21 and the second semiconductor element 22.
- the reference numerals of the respective parts of the first conductive member 31 are defined independently of the semiconductor device A10.
- the first conductive member 31 interconnects the first main surface electrode 211 of the first semiconductor element 21, the second main surface electrode 221 of the second semiconductor element 22, and the first terminal lead 14.
- the first conductive member 31 is a metal plate.
- the first conductive member 31 is a metal clip.
- the composition of the first conductive member 31 includes, for example, copper.
- the first conductive member 31 is covered with a sealing resin 50.
- the first conductive member 31 includes a first joint 316, a second joint 317, a third joint 318, a first connecting portion 314, and a second connecting portion 315.
- the first bonding portion 316 is bonded to the first principal surface electrode 211 of the first semiconductor element 21.
- the first bonding portion 316 includes two strip portions 316a.
- the longitudinal direction of each of the two strip portions 316a is the first direction x.
- the two strip portions 316a are arranged parallel to each other in a plan view. Note that the first bonding portion 316 does not have to be separated into two strip portions 316a.
- the second bonding portion 317 is bonded to the second principal surface electrode 221 of the second semiconductor element 22.
- the second bonding portion 317 includes two strip portions 317a.
- the longitudinal direction of each of the two strip portions 317a is the first direction x.
- the two strip portions 317a are arranged parallel to each other in a plan view. Note that the second bonding portion 317 does not have to be separated into two strip portions 317a.
- the third joint portion 318 is joined to the covering portion 14A of the first terminal lead 14 as shown in FIG. 21.
- the third joint portion 318 extends in the first direction x.
- the first connecting portion 314 is connected to the first bonding portion 316 and the second bonding portion 317.
- the first connecting portion 314 is strip-shaped extending in the first direction x in a plan view.
- the second connecting portion 315 is connected to the first connecting portion 314 and the third joint portion 318.
- the second connecting portion 315 is strip-shaped extending in the second direction y in a plan view.
- the second connecting portion 315 extends from the first connecting portion 314 in the second direction y and is connected to the third joint portion 318.
- the second connecting portion 315 is connected to the center of the main body portion 314a of the first connecting portion 314 in the first direction x.
- the semiconductor device A20 configured as described above, the first principal surface electrode 211 of the first semiconductor element 21 and the second principal surface electrode 221 of the second semiconductor element 22 are electrically connected to each other and are also commonly connected to the first terminal lead 14.
- the semiconductor device A20 forms a circuit (a source common-connected circuit) in which the source electrodes of the two MOSFETs are commonly connected to one terminal (the first terminal lead 14).
- This embodiment also promotes heat dissipation from the semiconductor device A20.
- the configuration of the electrical circuitry provided in the semiconductor device according to the present disclosure is not limited in any way.
- First modified example of the second embodiment 23 and 24 show a semiconductor device A21 according to a first modification of the second embodiment.
- the semiconductor device A21 is different from the semiconductor device A20 in the following respect: the first semiconductor element 21 of the semiconductor device A21 is a diode, not a transistor.
- the first semiconductor element 21 of the semiconductor device A21 has a first principal surface electrode 211 and a back surface electrode 213. As shown in FIG. 23, the first semiconductor element 21 of the semiconductor device A21 does not have a principal surface electrode 212. As shown in FIG. 24, the first semiconductor element 21 of the semiconductor device A21 is a diode, in which the first principal surface electrode 211 is, for example, an anode electrode, and the back surface electrode 213 is, for example, a cathode electrode.
- the semiconductor device A21 does not include either the first connecting member 41A or the second connecting member 42A.
- the fourth terminal lead 171 and the sixth terminal lead 181 are not electrically connected to either the first semiconductor element 21 or the second semiconductor element 22, respectively. Therefore, in the semiconductor device A21, the fourth terminal lead 171 and the sixth terminal lead 181 are each a non-connect terminal.
- the semiconductor device A21 does not further need to include the second connecting member 42B. In this case, the seventh terminal lead 182 is also a non-connect terminal.
- the first principal surface electrode 211 (anode electrode) of the first semiconductor element 21 and the second principal surface electrode 221 (source electrode) of the second semiconductor element 22 are electrically connected.
- the anode electrode of the diode and the source electrode of the MOSFET are commonly connected to the first terminal lead 14 in the circuit configuration.
- Second Modification of Second Embodiment 25 and 26 show a semiconductor device A22 according to a second modification of the second embodiment.
- the semiconductor device A22 is different from the semiconductor device A20 in the following respect: each of the first semiconductor element 21 and the second semiconductor element 22 of the semiconductor device A22 is a diode rather than a transistor.
- the first semiconductor element 21 of the semiconductor device A22 has a first main surface electrode 211 and a back surface electrode 213. As shown in FIG. 25, the first semiconductor element 21 of the semiconductor device A22 does not have a main surface electrode 212. As shown in FIG. 26, the first semiconductor element 21 of the semiconductor device A22 is a diode, the first main surface electrode 211 is an anode electrode, and the back surface electrode 213 is a cathode electrode.
- the second semiconductor element 22 of the semiconductor device A22 has a second main surface electrode 221 and a back surface electrode 223. As shown in FIG. 25, the second semiconductor element 22 of the semiconductor device A22 does not have a main surface electrode 222. As shown in FIG. 26, the second semiconductor element 22 of the semiconductor device A22 is a diode, the second main surface electrode 221 is an anode electrode, and the back surface electrode 223 is a cathode electrode.
- the semiconductor device A22 does not have a pair of first connecting members 41A, 41B or a pair of second connecting members 42A, 42B.
- the fourth terminal lead 171, the fifth terminal lead 172, the sixth terminal lead 181, and the seventh terminal lead 182 are not electrically connected to either the first semiconductor element 21 or the second semiconductor element 22. Therefore, in the semiconductor device A22, the fourth terminal lead 171, the fifth terminal lead 172, the sixth terminal lead 181, and the seventh terminal lead 182 are each a non-connect terminal.
- the semiconductor device A22 As shown in FIG. 26, in the semiconductor device A22, the first principal surface electrode 211 (anode electrode) of the first semiconductor element 21 and the second principal surface electrode 221 (anode electrode) of the second semiconductor element 22 are electrically connected.
- the semiconductor device A22 has a circuit configuration in which the anode electrodes of the two diodes are commonly connected to the first terminal lead 14.
- the semiconductor devices A21-A22 have a common configuration with the semiconductor device A20 and thus achieve the same effects as the semiconductor device A20.
- the semiconductor device of the present disclosure can configure, for example, three types of circuits (a circuit in which the source electrodes of two MOSFETs are commonly connected, a circuit in which the source electrode of a MOSFET and the anode electrode of a diode are commonly connected, and a circuit in which the anode electrodes of two diodes are commonly connected) in addition to the four types of circuits in the first embodiment by combining the first semiconductor element 21 and the second semiconductor element 22.
- the configuration of each terminal lead 13 and the sealing resin 50 are common to each of the semiconductor devices A20 to A22.
- the semiconductor device of the present disclosure can configure any of a plurality of types of circuits while keeping the appearance of the package the same. Furthermore, the semiconductor device of the present disclosure can utilize the configuration of each terminal lead 13 and the sealing resin 50 as it is, even if the first semiconductor element 21 and the second semiconductor element 22 are different in terms of whether they are transistors or diodes. As a result, the semiconductor device of the present disclosure can standardize the package structure regardless of the plurality of types of circuits, which is preferable in terms of improving productivity.
- the semiconductor device according to the present invention is not limited to the above-mentioned embodiment.
- the specific configuration of each part of the semiconductor device according to the present invention can be freely designed in various ways.
- Appendix 1 A first die pad; A second die pad; a first semiconductor element mounted on the first die pad; a second semiconductor element mounted on the second die pad; a sealing resin that covers a portion of the first die pad, a portion of the second die pad, the first semiconductor element, and the second semiconductor element; a first heat dissipation member electrically connected to the first die pad; a second heat dissipation member electrically connected to the second die pad; the semiconductor device further comprising: an insulating portion that exposes a portion of the first heat dissipation member and a portion of the second heat dissipation member and insulates the first heat dissipation member from the second heat dissipation member.
- Appendix 2 The semiconductor device according to claim 1, wherein the sealing resin and the insulating portion are separate bodies. Appendix 3. 2. The semiconductor device according to claim 1, wherein the sealing resin and the insulating portion are integrally formed. Appendix 4. 4. The semiconductor device according to claim 1, wherein the first heat dissipation member includes a first body portion that is conductively joined to the first die pad, and a plurality of first protrusions that protrude from the first body portion on a side opposite the first die pad. Appendix 5. 5. The semiconductor device of claim 4, wherein the first protrusions are exposed and include a cooling fluid space for receiving an insulating cooling fluid. Appendix 6. 5.
- the second heat dissipation member includes a second body portion that is conductively joined to the second die pad, and a plurality of second protrusions that protrude from the second body portion on a side opposite the second die pad.
- Appendix 7. The semiconductor device of claim 6, wherein the plurality of second protrusions are exposed and include a cooling fluid space for the presence of an insulating cooling fluid.
- Appendix 8. The semiconductor device according to claim 1, wherein the first die pad and the second die pad are aligned in a first direction intersecting their respective thickness directions. Appendix 9. 9.
- Appendix 10. 10. The semiconductor device according to claim 9, further comprising a second terminal lead connected to the first die pad and protruding in the second direction.
- Appendix 11. 11. The semiconductor device according to claim 10, further comprising a third terminal lead connected to the second die pad and protruding in the second direction.
- Appendix 13. 13 The semiconductor device according to claim 1, wherein at least one of the first semiconductor element and the second semiconductor element is a switching element.
- Appendix 14 14. The semiconductor device according to claim 13, wherein the first semiconductor element and the second semiconductor element form a half-bridge circuit. Appendix 15. 13. The semiconductor device according to claim 1, wherein at least one of the first semiconductor element and the second semiconductor element is a diode. Appendix 16. 16. The semiconductor device according to claim 1, wherein the insulating portion includes a resin. Appendix 17. A driving source; The semiconductor device according to claim 1, The semiconductor device is electrically connected to the drive source.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、半導体装置および車両に関する。 The present invention relates to a semiconductor device and a vehicle.
特許文献1には、第1基材、第1基材に搭載された半導体素子、および封止樹脂を備える半導体装置が開示されている。半導体装置が使用される場合、第1基材が、冷却器に取り付けられる場合がある。
第1基材と冷却器との取り付け部分に、絶縁体等が介在すると、放熱が低減するおそれがある。 If an insulator or other material is placed between the first base material and the cooler, heat dissipation may be reduced.
本開示は、従来より改良が施された半導体装置を提供することを一の課題とする。特に本開示は、上記した事情を鑑み、放熱を促進することが可能な半導体装置および車両を提供することを一の課題とする。 An object of the present disclosure is to provide a semiconductor device that is an improvement over conventional devices. In particular, in view of the above-mentioned circumstances, an object of the present disclosure is to provide a semiconductor device and a vehicle that are capable of promoting heat dissipation.
本開示の第1の側面によって提供される半導体装置は、第1ダイパッドと、第2ダイパッドと、前記第1ダイパッドに搭載された第1半導体素子と、前記第2ダイパッドに搭載された第2半導体素子と、前記第1ダイパッドの一部および前記第2ダイパッドの一部と前記第1半導体素子および前記第2半導体素子とを覆う封止樹脂と、を備え、前記第1ダイパッドに導通接合された第1放熱部材と、前記第2ダイパッドに導通接合された第2放熱部材と、前記第1放熱部材の一部および前記第2放熱部材の一部を露出させ、且つ前記第1放熱部材および前記第2放熱部材を絶縁する絶縁部と、をさらに備える。 The semiconductor device provided by the first aspect of the present disclosure comprises a first die pad, a second die pad, a first semiconductor element mounted on the first die pad, a second semiconductor element mounted on the second die pad, and a sealing resin covering a portion of the first die pad, a portion of the second die pad, the first semiconductor element, and the second semiconductor element, and further comprises a first heat dissipation member conductively joined to the first die pad, a second heat dissipation member conductively joined to the second die pad, and an insulating portion that exposes a portion of the first heat dissipation member and a portion of the second heat dissipation member and insulates the first heat dissipation member and the second heat dissipation member.
本開示の第2の側面によって提供される車両は、駆動源と、本発明の第1の側面によって提供される半導体装置と、を備える。前記半導体装置は、前記駆動源に導通している。 The vehicle provided by the second aspect of the present disclosure includes a drive source and a semiconductor device provided by the first aspect of the present invention. The semiconductor device is electrically connected to the drive source.
上記構成によれば、放熱を促進することが可能な半導体装置および車両を提供することができる。 The above configuration makes it possible to provide a semiconductor device and a vehicle that can promote heat dissipation.
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the present disclosure will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。 Below, a preferred embodiment of the present invention will be described in detail with reference to the drawings.
本開示における「第1」、「第2」、「第3」等の用語は、単に識別のために用いたものであり、それらの対象物に順列を付することを意図していない。 Terms such as "first," "second," and "third" in this disclosure are used merely for identification purposes and are not intended to assign any rank to their objects.
本開示において、「ある物Aがある物Bに形成されている」および「ある物Aがある物B上に形成されている」とは、特段の断りのない限り、「ある物Aがある物Bに直接形成されていること」、および、「ある物Aとある物Bとの間に他の物を介在させつつ、ある物Aがある物Bに形成されていること」を含む。同様に、「ある物Aがある物Bに配置されている」および「ある物Aがある物B上に配置されている」とは、特段の断りのない限り、「ある物Aがある物Bに直接配置されていること」、および、「ある物Aとある物Bとの間に他の物を介在させつつ、ある物Aがある物Bに配置されていること」を含む。同様に、「ある物Aがある物B上に位置している」とは、特段の断りのない限り、「ある物Aがある物Bに接して、ある物Aがある物B上に位置していること」、および、「ある物Aとある物Bとの間に他の物が介在しつつ、ある物Aがある物B上に位置していること」を含む。また、「ある物Aがある物Bにある方向に見て重なる」とは、特段の断りのない限り、「ある物Aがある物Bのすべてに重なること」、および、「ある物Aがある物Bの一部に重なること」を含む。また、本開示において「ある面Aが方向B(の一方側または他方側)を向く」とは、面Aの方向Bに対する角度が90°である場合に限定されず、面Aが方向Bに対して傾いている場合を含む。 In this disclosure, "an object A is formed on an object B" and "an object A is formed on an object B" include "an object A is formed directly on an object B" and "an object A is formed on an object B with another object interposed between the object A and the object B" unless otherwise specified. Similarly, "an object A is disposed on an object B" and "an object A is disposed on an object B" include "an object A is disposed directly on an object B" and "an object A is disposed on an object B with another object interposed between the object A and the object B" unless otherwise specified. Similarly, "an object A is located on an object B" includes "an object A is located on an object B in contact with an object B" and "an object A is located on an object B with another object interposed between the object A and the object B" unless otherwise specified. Additionally, unless otherwise specified, "an object A overlaps an object B when viewed in a certain direction" includes "an object A overlaps the entire object B" and "an object A overlaps a part of an object B." Additionally, in this disclosure, "a surface A faces in direction B (on one side or the other side)" is not limited to the case where the angle of surface A with respect to direction B is 90 degrees, but also includes the case where surface A is tilted with respect to direction B.
第1実施形態:
図1~図11は、本開示の第1実施形態にかかる半導体装置を示している。本実施形態の半導体装置A10は、第1ダイパッド10A、第2ダイパッド10B、複数の端子リード13、第1半導体素子21、第2半導体素子22、第1導通部材31、第2導通部材32、一対の第1接続部材41A,41B、一対の第2接続部材42A,42B、封止樹脂50、第1放熱部材60A、第2放熱部材60Bおよび絶縁部70を備える。複数の端子リード13は、第1端子リード14、第2端子リード15、第3端子リード16、第4端子リード171、第5端子リード172、第6端子リード181および第7端子リード182を含む。
First embodiment:
1 to 11 show a semiconductor device according to a first embodiment of the present disclosure. The semiconductor device A10 of this embodiment includes a
説明の便宜上、半導体装置A10の厚さ方向を「厚さ方向z」という。以下の説明では、厚さ方向zの一方を上方といい、他方を下方ということがある。なお、「上」、「下」、「上方」、「下方」、「上面」および「下面」などの記載は、厚さ方向zにおける各部品等の相対的位置関係を示すものであり、必ずしも重力方向との関係を規定する用語ではない。また、「平面視」とは、厚さ方向zに見たときをいう。厚さ方向zに対して交差する1つの方向を「第1方向x」という。厚さ方向zおよび第1方向xに交差する方向を「第2方向y」という。本実施形態においては、第1方向x、第2方向yおよび厚さ方向zは、互いに直交している。 For ease of explanation, the thickness direction of the semiconductor device A10 is referred to as the "thickness direction z." In the following explanation, one side of the thickness direction z may be referred to as the upper side, and the other side as the lower side. Note that the terms "upper," "lower," "upper," "lower," "top surface," and "bottom surface" indicate the relative positional relationship of each component in the thickness direction z, and do not necessarily define the relationship with the direction of gravity. Furthermore, "planar view" refers to the view in the thickness direction z. A direction that intersects with the thickness direction z is referred to as the "first direction x." A direction that intersects with the thickness direction z and the first direction x is referred to as the "second direction y." In this embodiment, the first direction x, the second direction y, and the thickness direction z are mutually perpendicular.
本開示に係る半導体装置の具体的な構造および用途は、何ら限定されない。半導体装置A10は、たとえば、複数の端子リード13のうちの第1端子リード14および第2端子リード15に印加された直流の電源電圧を、第1半導体素子21および第2半導体素子22により交流電圧に変換する。変換された交流電圧は、複数の端子リード13のうちの第3端子リード16からモータなどの電力供給対象に入力される。半導体装置A10は、たとえばインバータといった電力変換回路に使用される。
The specific structure and use of the semiconductor device according to the present disclosure are not limited in any way. The semiconductor device A10 converts, for example, a DC power supply voltage applied to a first
第1ダイパッド10Aおよび第2ダイパッド10Bは、図3および図7に示すように、第1方向xにおいて互いに離れて位置する。第1ダイパッド10Aは、第2ダイパッド10B、および複数の端子リード13とともに、同一のリードフレームから構成されている。当該リードフレームの組成は、銅(Cu)、または銅合金である。このため、第1ダイパッド10A、第2ダイパッド10B、および複数の端子リード13の組成は、銅を含む。第1ダイパッド10Aおよび第2ダイパッド10Bの各々は、たとえば平面視において矩形状である。
The
第1ダイパッド10Aおよび第2ダイパッド10Bはそれぞれ、主面101および裏面102を有する。以下で説明する主面101および裏面102は、特段の断りがない限り、第1ダイパッド10Aおよび第2ダイパッド10Bで共通する。主面101は、厚さ方向z(上方)を向く。主面101は、封止樹脂50に覆われている。第1ダイパッド10Aの主面101には、第1半導体素子21が搭載されている。第1ダイパッド10Aの裏面102は、厚さ方向zにおいて第1半導体素子21が位置する側とは反対側を向く。第2ダイパッド10Bの主面101には、第2半導体素子22が搭載されている。第2ダイパッド10Bの裏面102は、厚さ方向zにおいて第2半導体素子22が位置する側とは反対側を向く。裏面102は、封止樹脂50から露出している。裏面102には、たとえば錫(Sn)めっきが施されている。
The
封止樹脂50は、図1~図8に示すように、第1半導体素子21と、第2半導体素子22と、第1導通部材31と、第2導通部材32と、第1ダイパッド10Aおよび第2ダイパッド10Bの各々の少なくとも一部ずつとを覆う。さらに封止樹脂50は、複数の端子リード13の各々の一部を覆う。封止樹脂50は、電気絶縁性を有する。封止樹脂50は、たとえば黒色のエポキシ樹脂を含む。封止樹脂50は、樹脂主面51、樹脂裏面52、一対の第1側面53、第2側面54、第3側面55、複数の凹部56、溝部57および複数の凹部581,582を有する。
As shown in Figures 1 to 8, the sealing
図7に示すように、樹脂主面51は、厚さ方向zにおいて第1ダイパッド10Aおよび第2ダイパッド10Bの各主面101と同じ側を向く。図7および図8に示すように、樹脂裏面52は、厚さ方向zにおいて樹脂主面51とは反対側を向く。図4に示すように、樹脂裏面52から、第1ダイパッド10Aおよび第2ダイパッド10Bの各裏面102が露出している。
As shown in FIG. 7, the resin
図2、図4および図5に示すように、一対の第1側面53は、第1方向xにおいて互いに離れて位置する。一対の第1側面53は、第1方向xを向き、かつ第2方向yに延びている。一対の第1側面53は、樹脂主面51および樹脂裏面52に繋がる。
As shown in Figures 2, 4, and 5, the pair of first side surfaces 53 are positioned apart from each other in the first direction x. The pair of first side surfaces 53 face the first direction x and extend in the second direction y. The pair of first side surfaces 53 are connected to the resin
図2、図4および図6に示すように、第2側面54および第3側面55は、第2方向yにおいて互いに離れて位置する。第2側面54および第3側面55は、第2方向yにおいて互いに反対側を向き、かつ第1方向xに延びている。第2側面54および第3側面55は、樹脂主面51および樹脂裏面52に繋がる。図5に示すように、第3側面55から複数の端子リード13が露出している。
As shown in Figures 2, 4 and 6, the
図2、図4および図5に示すように、複数の凹部56は、第3側面55から第2方向yに凹むとともに、厚さ方向zにおいて樹脂主面51から樹脂裏面52に至っている。第1方向xにおいて、複数の凹部56は、第7端子リード182と第3端子リード16との間、第3端子リード16と第1端子リード14との間、第1端子リード14と第2端子リード15との間、および、第2端子リード15と第6端子リード181との間に対して個別に位置する。
As shown in Figures 2, 4 and 5, the
図4、図5、図7および図8に示すように、溝部57は、樹脂裏面52から厚さ方向zに凹むとともに、第2方向yに沿って延びる。溝部57の第2方向yの両側は、第2側面54および第3側面55に繋がる。厚さ方向zに沿って視て、溝部57は、第1ダイパッド10Aの裏面102と、第2ダイパッド10Bの裏面102とを分断する。なお、封止樹脂50は、溝部57を有さない構成であってよい。
As shown in Figures 4, 5, 7 and 8, the
図5、図6、図7および図8に示すように、複数の凹部581,582の各々は、樹脂主面51から厚さ方向zに凹む。複数の凹部581,582の各平面視形状は、特に限定されないが、図示された例では、円形である。複数の凹部581の各々は、平面視において、第1ダイパッド10Aに重なる。図示された例では、複数の凹部581は、平面視における第1ダイパッド10Aの四隅近傍にそれぞれ個別に位置する。複数の凹部582の各々は、平面視において、第2ダイパッド10Bに重なる。図示された例では、複数の凹部582は、平面視における第2ダイパッド10Bの四隅近傍にそれぞれ個別に位置する。複数の凹部581,582の各々は、平面視において、第1導通部材31および第2導通部材32のいずれにも重ならない。さらに、複数の凹部581,582の各々は、平面視において、一対の第1接続部材41A,41Bおよび一対の第2接続部材42A,42Bのいずれにも重ならない。複数の凹部581は、半導体装置A10の製造時において、第1ダイパッド10Aを固定するためのピンによって形成されるものである。当該ピンは、封止樹脂50を形成する前の段階において、第1ダイパッド10Aに押し当てられ、第1ダイパッド10Aを固定する。この状態で、封止樹脂50の形成が開始される。そして、当該ピンは、封止樹脂50の形成が完了する前に引き抜かれる。これにより、当該ピンが配置されていた領域の少なくとも一部に封止樹脂50が形成されるので、第1ダイパッド10Aの主面101が封止樹脂50に覆われる。複数の凹部581は、このような封止樹脂50の成形過程によって形成される痕である。複数の凹部582も同様に、半導体装置A10の製造時において、第2ダイパッド10Bを固定するためのピンによって形成されるものである。複数の凹部582は、封止樹脂50の成形過程によって形成される痕である。なお、50は、複数の凹部581,582を有さない構成であってよい。
5, 6, 7 and 8, each of the
封止樹脂50は、図1、図2および図4に示すように、さらに複数の痕跡589を有する。複数の痕跡589は、たとえば封止樹脂50の形成時において、封止樹脂50を金型から取り出すためのエジェクタピンが押し付けられた痕である。複数の痕跡589はそれぞれ、樹脂主面51または樹脂裏面52のいずれかから窪む。なお、封止樹脂50に、複数の痕跡589のいずれも形成されていなくてよい。また、図4に示すように、第1ダイパッド10Aの裏面102および第2ダイパッド10Bの裏面102はそれぞれ、痕跡109を有する。第1ダイパッド10Aに形成された痕跡109および第2ダイパッド10Bに形成された痕跡109はそれぞれ、先述のエジェクタピンが押し付けられた痕である。第1ダイパッド10Aに形成された痕跡109は、第1ダイパッド10Aの裏面102から窪み、第2ダイパッド10Bに形成された痕跡109は、第2ダイパッド10Bの裏面102から窪む。なお、第1ダイパッド10Aおよび第2ダイパッド10Bのいずれにも、痕跡109が形成されていなくてよい。複数の痕跡589および複数の痕跡109の各深さはそれぞれ、たとえば、複数の凹部581の各深さより小さいが、反対に大きくてよいし、同じであってよい。なお、封止樹脂50は、複数の痕跡589を有さない構成であってよい。
1, 2 and 4, the sealing
図3および図4に示すように、第1ダイパッド10Aおよび第2ダイパッド10Bは、第1端面111、第2端面112、第3端面113および第4端面114を有する。第1端面111、第2端面112、第3端面113および第4端面114は、封止樹脂50に覆われている。第1端面111は、第1方向xを向き、かつ第2方向yに延びている。第1端面111は、封止樹脂50の一対の第1側面53から最も近くに位置する。第2端面112は、第2方向yを向き、かつ第1方向xに延びている。第2端面112は、封止樹脂50の第2側面54から最も近くに位置する。第3端面113は、第2方向yにおいて第2端面112とは反対側を向き、かつ第1方向xに延びている。第3端面113は、封止樹脂50の第3側面55から最も近くに位置する。第4端面114は、第1方向xにおいて第1端面111とは反対側を向き、かつ第2方向yに延びている。図7に示すように、第1ダイパッド10Aの第4端面114と、第2ダイパッド10Bの第4端面114との間には、溝部57が位置する。
3 and 4, the
図3および図4に示すように、第1ダイパッド10Aおよび第2ダイパッド10Bは、第2隅部端面122を有する。第2隅部端面122は、第1端面111と第3端面113との間に位置し、かつ第1ダイパッド10Aおよび第2ダイパッド10Bのいずれかの隅部に位置する。第2隅部端面122は、封止樹脂50に覆われ、かつ第1端面111および第3端面113に対して傾斜した平面である。
As shown in Figures 3 and 4, the
図3および図4に示すように、第1ダイパッド10Aおよび第2ダイパッド10Bは、第3隅部端面123を有する。第3隅部端面123は、第2端面112と第4端面114との間に位置し、かつ第1ダイパッド10Aおよび第2ダイパッド10Bのいずれかの隅部に位置する。第3隅部端面123は、封止樹脂50に覆われ、かつ第2端面112および第4端面114に対して傾斜した平面である。
As shown in Figures 3 and 4, the
図3および図4に示すように、第1ダイパッド10Aおよび第2ダイパッド10Bは、第4隅部端面124を有する。第4隅部端面124は、第3端面113と第4端面114との間に位置し、かつ第1ダイパッド10Aおよび第2ダイパッド10Bのいずれかの隅部に位置する。第4隅部端面124は、封止樹脂50に覆われ、かつ第3端面113および第4端面114に対して傾斜した平面である。
As shown in Figures 3 and 4, the
第1半導体素子21および第2半導体素子22の各々は、たとえばトランジスタ等のスイッチング素子である。図11に示すように、半導体装置A10における当該トランジスタは、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)であるが、この他、バイポーラトランジスタおよびIGBT(Insulated Gate Bipolar Transistor)などであってよい。なお、図11の回路においては、第1半導体素子21および第2半導体素子22の各々に内蔵される寄生ダイオード成分も図示している。第1半導体素子21および第2半導体素子22の各々は、たとえば、nチャネル型であるが、pチャネル型であってよい。第1半導体素子21および第2半導体素子22の各々は、化合物半導体基板を含む。当該化合物半導体基板の組成は、ケイ素(Si)または炭化ケイ素(SiC)を含む。
Each of the
第1半導体素子21は、図3および図7に示すように、第1ダイパッド10Aに搭載される。好ましくは、平面視において、第1半導体素子21の重心は、第1ダイパッド10Aの中心部に重なる。
The
第1半導体素子21は、第1主面21aおよび第1裏面21bを有する。第1主面21aおよび第1裏面21bは、厚さ方向zに互いに離間する。第1主面21aは、第1ダイパッド10Aの主面101と同じ方向を向く。第1裏面21bは、厚さ方向zにおいて第1主面21aと反対側を向き、第1ダイパッド10Aの主面101に対向する。
The
第1半導体素子21は、図3および図7に示すように、第1ダイパッド10Aに搭載されている。図9に示すように、第1半導体素子21は、第1主面電極211、主面電極212および裏面電極213を有する。
The
第1主面電極211は、第1主面21aに配置される。第1主面電極211には、第1半導体素子21により変換された後の電力に対応する電流が流れる。第1半導体素子21がMOSFETである例において、第1主面電極211は、たとえばソース電極である。第1主面電極211は、複数の金属めっき層を含む。第1主面電極211は、ニッケル(Ni)めっき層と、当該ニッケルめっき層の上に積層された金(Au)めっき層を含む。この他、第1主面電極211は、ニッケルめっき層と、当該ニッケルめっき層の上に積層されたパラジウム(Pd)めっき層と、当該パラジウムめっき層の上に積層された金めっき層を含みうる。
The first
主面電極212は、第1主面21aに配置される。主面電極212には、第1半導体素子21を駆動するための第1駆動信号(ゲート電圧)が印加される。第1半導体素子21がMOSEFTである例において、主面電極212は、たとえばゲート電極である。平面視において、主面電極212の面積は、第1主面電極211の面積より小である。
The
裏面電極213は、第1裏面21bに配置される。裏面電極213は、第1ダイパッド10Aの主面101に対向して設けられている。裏面電極213には、第1半導体素子21により変換される前の電力に対応する電流が流れる。第1半導体素子21がMOSFETである例において、裏面電極213は、たとえばドレイン電極である。
The
第2半導体素子22は、第2ダイパッド10Bの主面101に搭載される。好ましくは、平面視において、第2半導体素子22の重心は、第2ダイパッド10Bの中心部に重なる。
The
第2半導体素子22は、第2主面22aおよび第2裏面22bを有する。第2主面22aおよび第2裏面22bは、厚さ方向zに互いに離間する。第2主面22aは、第2ダイパッド10Bの主面101と同じ方向を向く。第2裏面22bは、厚さ方向zにおいて第2主面22aと反対側を向き、第2ダイパッド10Bの主面101に対向する。
The
第2半導体素子22は、図3および図7に示すように、第2ダイパッド10Bに搭載されている。図10に示すように、第2半導体素子22は、第2主面電極221、主面電極222および裏面電極223を有する。
The
第2主面電極221は、第2主面22aに配置される。第2主面電極221には、第2半導体素子22により変換された後の電力に対応する電流が流れる。第2半導体素子22がMOSFETである例において、第2主面電極221は、たとえばソース電極である。第2主面電極221は、第1主面電極211と同様に、複数の金属めっき層を含む。第2主面電極221は、ニッケル(Ni)めっき層と、当該ニッケルめっき層の上に積層された金(Au)めっき層を含む。この他、第2主面電極221は、ニッケルめっき層と、当該ニッケルめっき層の上に積層されたパラジウム(Pd)めっき層と、当該パラジウムめっき層の上に積層された金めっき層を含む場合でよい。
The second
主面電極222は、第2主面22aに配置される。主面電極222には、第2半導体素子22を駆動するための第2駆動信号(ゲート電圧)が印加される。第2半導体素子22がMOSEFTである例において、主面電極222は、たとえばゲート電極である。平面視において、主面電極222の面積は、第2主面電極221の面積より小である。
The
裏面電極223は、第2裏面22bに配置される。裏面電極223は、第2ダイパッド10Bの主面101に対向して設けられている。裏面電極223には、第2半導体素子22により変換される前の電力に対応する電流が流れる。第2半導体素子22がMOSFETである例において、裏面電極223は、たとえばドレイン電極である。
The
半導体装置A10は、2つのダイボンディング層231,232をさらに備える。2つのダイボンディング層231,232の各々は、導電性を有する。各ダイボンディング層231,232は、たとえばはんだである。この他、各ダイボンディング層231,232は、焼結金属でよい。
The semiconductor device A10 further includes two
ダイボンディング層231は、図7および図9に示すように、第1ダイパッド10Aの主面101と第1半導体素子21の裏面電極213との間に介在する。ダイボンディング層231は、第1ダイパッド10Aの主面101と、第1半導体素子21の裏面電極213とを接合する。これにより、第1半導体素子21の裏面電極213は、第1ダイパッド10Aに導通する。
As shown in Figures 7 and 9, the
ダイボンディング層232は、図7、図8および図10に示すように、第2ダイパッド10Bの主面101と第2半導体素子22の裏面電極223との間に介在する。ダイボンディング層232は、第2ダイパッド10Bの主面101と第2半導体素子22の裏面電極223とを接合する。これにより、第2半導体素子22の裏面電極223は、第2ダイパッド10Bに導通する。
As shown in Figures 7, 8 and 10, the
複数の端子リード13は、図3に示すように、第2方向yにおいて第1ダイパッド10Aおよび第2ダイパッド10Bに対して第2端面112が向く側とは反対側に位置する。複数の端子リード13の少なくともいずれかは、第1半導体素子21または第2半導体素子22のいずれかに導通している。複数の端子リード13は、第1方向xに沿って配列されている。複数の端子リード13は、第1端子リード14、第2端子リード15、第3端子リード16、第4端子リード171、第5端子リード172、第6端子リード181および第7端子リード182を含む。
As shown in FIG. 3, the multiple terminal leads 13 are located on the side opposite to the side where the
第1端子リード14は、図3に示すように、第2方向yにおいて第1ダイパッド10Aおよび第2ダイパッド10Bから離れて位置し、かつ第1方向xにおいて第2端子リード15と第3端子リード16との間に位置する。第1端子リード14は、第2方向yに沿って延びている。第1端子リード14は、第2半導体素子22の第2主面電極221に導通している。第1端子リード14は、被覆部14Aおよび露出部14Bを含む。図8に示すように、被覆部14Aは、封止樹脂50に覆われている。図2、図3、図4および図5に示すように、露出部14Bは、被覆部14Aに繋がり、且つ封止樹脂50の第3側面55から露出している。露出部14Bは、第2方向yにおいて第1ダイパッド10Aおよび第2ダイパッド10Bから遠ざかる側に延びている。露出部14Bの表面には、たとえば錫めっきが施されている。
As shown in FIG. 3, the first
第2端子リード15は、図3に示すように、第2方向yに沿って延びる部分を含むとともに、第1ダイパッド10Aに繋がっている。このため、第2端子リード15は、第1ダイパッド10Aを介して、第1半導体素子21の裏面電極213に導通する。第2端子リード15は、電力変換対象となる直流の電源電圧が印加されるP端子(正極)である。第2端子リード15は、被覆部15Aおよび露出部15Bを含む。被覆部15Aは、第1ダイパッド10Aの第3端面113に繋がっており、かつ封止樹脂50に覆われている。第1方向xに沿って視て、被覆部15Aは、屈曲している。図2、図3、図4および図5に示すように、露出部15Bは、被覆部15Aに繋がり、かつ封止樹脂50の第3側面55から露出している。露出部15Bは、第2方向yにおいて第1ダイパッド10Aから遠ざかる側に延びている。露出部15Bの表面には、たとえば錫めっきが施されている。
As shown in FIG. 3, the second
第3端子リード16は、図3に示すように、第2方向yに沿って延びる部分を含むとともに、第2ダイパッド10Bに繋がっている。このため、第3端子リード16は、第2ダイパッド10Bを介して第2半導体素子22の裏面電極223に導通する。第3端子リード16から、第1半導体素子21および第2半導体素子22により変換された交流電力が出力される。第3端子リード16は、被覆部16Aおよび露出部16Bを含む。被覆部16Aは、第2ダイパッド10Bの第3端面113に繋がり、かつ封止樹脂50に覆われている。第1方向xに沿って視て、被覆部16Aは、第2端子リード15の被覆部15Aと同様に屈曲している。図2、図3、図4および図5に示すように、露出部16Bは、被覆部16Aに繋がり、かつ封止樹脂50の第3側面55から露出している。露出部16Bは、第2方向yにおいて第2ダイパッド10Bから遠ざかる側に延びている。露出部16Bの表面には、たとえば錫めっきが施されている。
As shown in FIG. 3, the third
第4端子リード171は、図3に示すように、第2方向yにおいて第1ダイパッド10Aから離れて位置し、かつ第1方向xの一方側に位置する。第5端子リード172は、図3に示すように、第2方向yにおいて第2ダイパッド10Bから離れて位置し、且つ第1方向xの他方側に位置する。第4端子リード171は、第1半導体素子21の主面電極212(ゲート電極)に導通している。第4端子リード171には、第1半導体素子21が駆動するための駆動信号(ゲート電圧)が印加される。第5端子リード172は、第2半導体素子22の主面電極222(ゲート電極)に導通している。第5端子リード172には、第2半導体素子22が駆動するための駆動信号(ゲート電圧)が印加される。
As shown in FIG. 3, the fourth
図3に示すように、第4端子リード171は、被覆部171Aおよび露出部171Bを含む。被覆部171Aは、封止樹脂50に覆われている。図2、図3、図4および図5に示すように、露出部171Bは、被覆部171Aに繋がり、かつ封止樹脂50の第3側面55から露出している。露出部171Bは、第2方向yにおいて第1ダイパッド10Aから遠ざかる側に延びている。露出部171Bの表面には、たとえば錫めっきが施されている。
As shown in FIG. 3, the fourth
図3に示すように、第5端子リード172は、被覆部172Aおよび露出部172Bを含む。被覆部172Aは、封止樹脂50に覆われている。図2、図3、図4および図5に示すように、露出部172Bは、被覆部172Aにつながり、かつ封止樹脂50から露出している。露出部172Bは、第2方向yにおいて第2ダイパッド10Bから遠ざかる側に延びている。露出部172Bの表面には、たとえば錫めっきが施されている。
As shown in FIG. 3, the fifth
第6端子リード181は、図3に示すように、第2方向yにおいて第1ダイパッド10Aから離れて位置し、かつ第1方向xにおいて第2端子リード15と第4端子リード171との間に位置する。第7端子リード182は、図3に示すように、第2方向yにおいて第2ダイパッド10Bから離れて位置し、かつ第1方向xにおいて第3端子リード16と第5端子リード172との間に位置する。第6端子リード181は、第1半導体素子21の第1主面電極211(ソース電極)に導通している。第6端子リード181には、第1半導体素子21の第1主面電極211に流れる電流に応じた電圧が印加される。第7端子リード182は、第2半導体素子22の第2主面電極221(ソース電極)に導通している。第7端子リード182には、第2半導体素子22の第2主面電極221(ソース電極)に流れる電流に応じた電圧が印加される。
As shown in FIG. 3, the sixth
図3に示すように、第6端子リード181は、被覆部181Aおよび露出部181Bを含む。被覆部181Aは、封止樹脂50に覆われている。図2、図3、図4および図5に示すように、露出部181Bは、被覆部181Aにつながり、かつ封止樹脂50の第3側面55から露出している。露出部181Bは、第2方向yにおいて第1ダイパッド10Aから遠ざかる側に延びている。露出部181Bの表面には、たとえば錫めっきが施されている。
As shown in FIG. 3, the sixth
図3に示すように、第7端子リード182は、被覆部182Aおよび露出部182Bを含む。被覆部182Aは、封止樹脂50に覆われている。図2、図3、図4および図5に示すように、露出部182Bは、被覆部182Aにつながり、かつ封止樹脂50の第3側面55から露出している。露出部182Bは、第2方向yにおいて第2ダイパッド10Bから遠ざかる側に延びている。露出部182Bの表面には、たとえば錫めっきが施されている。
As shown in FIG. 3, the seventh
図5に示すように、半導体装置A10において、第1端子リード14の露出部14B、第2端子リード15の露出部15Bおよび第3端子リード16の露出部16Bの高さは、いずれも同一である。さらに、これらの各厚さは、いずれも同一である。このため、第1方向xに沿って視て、第1端子リード14の少なくとも一部(露出部14B)が、第2端子リード15および第3端子リード16の各々に重なる(図6参照)。
As shown in FIG. 5, in the semiconductor device A10, the heights of the exposed
第1導通部材31は、図3に示すように、第1半導体素子21の第1主面電極211と第2ダイパッド10Bとに接合されている。これにより、第1主面電極211は、第2ダイパッド10B、および第2半導体素子22の裏面電極223に導通している。第1導通部材31の組成は、銅を含む。半導体装置A10においては、第1導通部材31は、金属クリップである。第1導通部材31は、第1本体部311、第1接合部312、および第2接合部313を有する。
As shown in FIG. 3, the first
図3に示すように、第1本体部311は、第1導通部材31の主要部をなしている。第1本体部311は、第1方向xに延びている。図示された例では、第1本体部311は、平面視において、第1半導体素子21と第2半導体素子22との間で直線状に延びる。第1本体部311は、第1ダイパッド10Aと第2ダイパッド10Bとの間を跨いでいる。図示された例では、第1本体部311の第1接合部312に繋がる側の端部は、二股に分かれている。
As shown in FIG. 3, the
図3、図4および図9に示すように、第1接合部312は、第1半導体素子21の第1主面電極211に接合されている。第1接合部312は、2つの第1帯状部312aを含む。図3および図4に示すように、2つの第1帯状部312aは、第2方向yにおいて互いに離れて位置する。2つの第1帯状部312aの各々は、第1方向xを長手方向とする。2つの第1帯状部312aは、平面視において、互いに平行に配置される。図示された例では、先述の第1本体部311の第1接合部312に繋がる端部は、二股に分かれて、2つの第1帯状部312aのうちの対応する1つにそれぞれ繋がる。この例とは異なり、第1本体部311の第1接合部312に繋がる端部が二股に分かれておらず、第1接合部312が1つの矩形状の部位(2つの第1帯状部312aが連結された構成)であってよい。平面視における第1接合部312の面積(2つの第1帯状部312aの各面積合計)は、平面視における第1主面電極211の面積のたとえば10%以上100%以下である。
As shown in Figures 3, 4 and 9, the first joint 312 is joined to the first
図3に示すように、第2接合部313は、第2ダイパッド10Bに接合されている。第2接合部313は、第2方向yに延びている。第2接合部313は、第1本体部311に繋がる。第2接合部313は、第1本体部311を間に挟んで第1接合部312とは反対側に位置する。
As shown in FIG. 3, the
半導体装置A10は、図7および図9に示すように、第1接合層33をさらに備える。第1接合層33は、第1半導体素子21の第1主面電極211と、第1接合部312の2つの第1帯状部312aとの間に介在している。第1接合層33は、第1主面電極211と、第1接合部312(2つの第1帯状部312a)とを接合する。第1接合層33は、導電性を有する。第1接合層33は、たとえばはんだである。この他、第1接合層33は、焼結金属でよい。
As shown in Figures 7 and 9, the semiconductor device A10 further includes a
半導体装置A10は、図7に示すように、第2接合層34をさらに備える。第2接合層34は、第2ダイパッド10Bと、第2接合部313との間に介在している。第2接合層34は、第2ダイパッド10Bと第2接合部313とを接合する。第2接合層34は、導電性を有する。第2接合層34は、たとえばはんだである。この他、第2接合層34は、焼結金属でよい。
As shown in FIG. 7, the semiconductor device A10 further includes a
第2導通部材32は、図3に示すように、第2半導体素子22の第2主面電極221と、第1端子リード14の被覆部14Aとに導通接合されている。これにより、第2主面電極221は、第1端子リード14に導通している。第2導通部材32の組成は、銅を含む。半導体装置A10においては、第2導通部材32は、金属クリップである。第2導通部材32は、第2本体部321、第3接合部322、および第4接合部323を有する。
As shown in FIG. 3, the second
図3に示すように、第2本体部321は、第2導通部材32の主要部をなしている。厚さ方向zに沿って視て、第2本体部321は、鉤状に屈曲している。厚さ方向zに沿って視て、第1本体部311は、第2ダイパッド10Bの主面101に重なっている。
As shown in FIG. 3, the
図3に示すように、第3接合部322は、第1端子リード14の被覆部14Aに接合されている。第3接合部322は、第1方向xに延びている。第3接合部322は、第2本体部321に繋がる。第3接合部322は、第2本体部321を間に挟んで第4接合部323とは反対側に位置する。
As shown in FIG. 3, the third joint 322 is joined to the covering
図3および図10に示すように、第4接合部323は、第2半導体素子22の第2主面電極221に接合されている。第4接合部323は、2つの第2帯状部323aを含む。図3および図8に示すように、2つの第2帯状部323aは、第2方向yにおいて互いに離れて位置する。2つの第2帯状部323aの各々は、第1方向xを長手方向とする。2つの第2帯状部323aは、平面視において、互いに平行に配置される。図示された例では、先述の第2本体部321の第4接合部323に繋がる端部は、二股に分かれて、2つの第2帯状部323aのうちの対応する1つにそれぞれ繋がる。この例とは異なり、第2本体部321の第4接合部323に繋がる端部が二股に分かれておらず、第4接合部323が1つの矩形状の部位(2つの第2帯状部323aが連結された構成)であってよい。平面視における第4接合部323の面積(2つの第2帯状部323aの各面積合計)は、平面視における第2主面電極221の面積のたとえば10%以上100%以下である。
As shown in Figures 3 and 10, the fourth joint 323 is joined to the second
半導体装置A10は、図7および図10に示すように、第4接合層36をさらに備える。第4接合層36は、第2半導体素子22の第2主面電極221と、第4接合部323の2つの第2帯状部323aとの間に介在している。第4接合層36は、第2半導体素子22の第2主面電極221と、第4接合部323(2つの第2帯状部323aの各々)とを接合する。第4接合層36は、導電性を有する。第4接合層36は、たとえばはんだである。この他、第4接合層36は、焼結金属でよい。
As shown in Figures 7 and 10, the semiconductor device A10 further includes a
一対の第1接続部材41A,41Bおよび一対の第2接続部材42A,42Bの各々は、たとえばボンディングワイヤである。一対の第1接続部材41A,41Bおよび一対の第2接続部材42A,42Bの各組成は、金を含む。この他、一対の第1接続部材41A,41Bおよび一対の第2接続部材42A,42Bの各組成は、銅を含みうるし、アルミニウム(Al)を含みうる。
Each of the pair of
第1接続部材41Aは、図3に示すように、第1半導体素子21の主面電極212と、第4端子リード171の被覆部171Aとに接合されている。これにより、第4端子リード171は、第1半導体素子21の主面電極212に導通する。第1接続部材41Bは、図3に示すように、第2半導体素子22の主面電極222と、第5端子リード172の被覆部172Aとに接合されている。これにより、第5端子リード172は、第2半導体素子22の主面電極222に導通する。
The
第2接続部材42Aは、図3に示すように、第1半導体素子21の第1主面電極211と、第6端子リード181の被覆部181Aとに接合されている。これにより、第6端子リード181は、第1半導体素子21の第1主面電極211に導通する。第2接続部材42Bは、図3に示すように、第2半導体素子22の第2主面電極221と、第7端子リード182の被覆部182Aとに接合されている。これにより、第7端子リード182は、第2半導体素子22の第2主面電極221に導通する。
The
第1放熱部材60Aは、第1半導体素子21からの放熱を促進するための部材である。第1放熱部材60Aは、たとえばAl(アルミニウム)、Cu(銅)、ステンレス等の金属を含む。第1放熱部材60Aの具体的構成は何ら限定されず、本実施形態においては、第1本体部61Aおよび複数の第1突起62Aを有する。
The first
図4~図8に示すように、第1本体部61Aは、第1放熱主面611Aおよび第2放熱主面611Bを有する。第1放熱主面611Aは、厚さ方向zにおいて主面101と同じ側(上方側)を向く。第1放熱裏面612Aは、厚さ方向zにおいて第1放熱主面611Aとは反対側を向く。第1放熱主面611Aは、第1ダイパッド10Aの裏面102と対向している。図示された例においては、第1放熱主面611Aは、厚さ方向zに視て第1ダイパッド10Aの裏面102より大きい。
As shown in Figures 4 to 8, the
第1放熱主面611Aと第1ダイパッド10Aの裏面102とは、第1接合層69Aによって導通接合されている。第1接合層69Aの具体的構成は何ら限定されない。第1接合層69Aは、たとえば、はんだ、Agペースト、Ag焼結材、あるいは固相拡散接合層である。なお、第1放熱主面611Aと第1ダイパッド10Aの裏面102との導通接合の手法によっては、第1接合層69Aは、第1ダイパッド10Aおよび第1本体部61Aのいずれか一方または双方と一体化した態様となる場合がある。
The first
複数の第1突起62Aは、第1本体部61Aの第1放熱裏面612Aから厚さ方向zに突出している。複数の第1突起62Aの具体的構成は、何ら限定されない。図示された例においては、複数の第1突起62Aは、各々が第1方向xに沿った板状の部位である。本例とは異なり、第1突起62Aは、たとえば厚さ方向zに突出する柱状の部位であってよい。
The multiple
複数の第1突起62Aは、冷却流体空間8に曝されている。冷却流体空間8は、半導体装置A10を冷却するための冷却流体が存在する空間である。本開示における冷却流体は、導電性を有さない、絶縁性のものが採用される。このような冷却流体としては、たとえば空気等の気体、オイル、フッ素系不活性液体等の液体、が挙げられる。本実施形態の複数の第1突起62Aの場合、冷却流体は、第1方向xに沿って流れる構成が合理的である。
The multiple
第2放熱部材60Bは、第2半導体素子22からの放熱を促進するための部材である。第2放熱部材60Bは、たとえばAl(アルミニウム)、Cu(銅)、ステンレス等の金属を含む。第2放熱部材60Bの具体的構成は何ら限定されず、本実施形態においては、第2本体部61Bおよび複数の第2突起62Bを有する。
The second
図4~図7に示すように、第2本体部61Bは、第2放熱主面611Bおよび第2放熱主面611Bを有する。第2放熱主面611Bは、厚さ方向zにおいて主面101と同じ側(上方側)を向く。第2放熱裏面612Bは、厚さ方向zにおいて第2放熱主面611Bとは反対側を向く。第2放熱主面611Bは、第2ダイパッド10Bの裏面102と対向している。図示された例においては、第2放熱主面611Bは、厚さ方向zに視て第2ダイパッド10Bの裏面102より大きい。
As shown in Figures 4 to 7, the
第2放熱主面611Bと第2ダイパッド10Bの裏面102とは、第2接合層69Bによって導通接合されている。第2接合層69Bの具体的構成は何ら限定されない。第2接合層69Bは、たとえば、はんだ、Agペースト、Ag焼結材、あるいは固相拡散接合層である。なお、第2放熱主面611Bと第2ダイパッド10Bの裏面102との導通接合の手法によっては、第2接合層69Bは、第2ダイパッド10Bおよび第2本体部61Bのいずれか一方または双方と一体化した態様となる場合がある。
The second
複数の第2突起62Bは、図8に示す複数の第1突起62Aと同様に、第2本体部61Bの第2放熱裏面612Bから厚さ方向zに突出している。複数の第2突起62Bの具体的構成は、何ら限定されない。図示された例においては、複数の第2突起62Bは、各々が第1方向xに沿った板状の部位である。本例とは異なり、第2突起62Bは、たとえば厚さ方向zに突出する柱状の部位であってよい。
The multiple
複数の第2突起62Bは、上述の冷却流体空間8に曝されている。本実施形態の複数の第2突起62Bの場合、冷却流体は、第1方向xに沿って流れる構成が合理的である。
The multiple
絶縁部70は、第1放熱部材60Aと第2放熱部材60Bとを絶縁している。絶縁部70は、第1放熱部材60Aと第2放熱部材60Bとの間に介在している。図3~図8に示すように、本実施形態の絶縁部70は、封止樹脂50とは別体である。絶縁部70の材質は何ら限定されず、たとえば絶縁性の樹脂を含む。絶縁性の樹脂としては、たとえばPPS(Poly Phenylene Sulfide)樹脂、PBT(Poly Butylene Terephthalate)樹脂等が挙げられる。
The insulating
絶縁部70は、絶縁主面71および絶縁裏面72を有する。絶縁主面71は、厚さ方向zにおいて第1放熱主面611Aおよび第2放熱主面611Bと同じ側を向く面である。第1放熱主面611Aおよび第2放熱主面611Bは、絶縁主面71から露出している。絶縁裏面72は、厚さ方向zにおいて絶縁主面71とは反対側を向く面である。絶縁裏面72からは、複数の第1突起62Aおよび複数の第2突起62Bが突出している。また、第1放熱裏面612Aの一部および第2放熱裏面612Bの一部が、絶縁裏面72から露出していてよい。また、図示された例においては、絶縁部70は、溝部77を有する。溝部77は、絶縁主面71から厚さ方向zに凹むとともに、第2方向yに延びる。厚さ方向zに沿って視て、溝部77は、第1放熱主面611Aおよび第2放熱主面611Bの間に位置する。また、溝部77は、厚さ方向zに沿って視て、溝部57と重なる。なお、絶縁部70は、溝部77を有さない構成であってよい。
The insulating
半導体装置A10の製造方法は、何ら限定されない。たとえば、第1ダイパッド10A、第2ダイパッド10B、第1半導体素子21、第2半導体素子22、複数の端子リード13、第1導通部材31、第2導通部材32、第1接続部材41A,41Bの少なくとも一部および第2接続部材42A,42Bの少なくとも一部を封止樹脂50によって覆う工程を行う。また、第1放熱部材60Aの一部および第2放熱部材60Bの一部を絶縁部70によって覆う工程を行う。この後に、第1ダイパッド10Aの裏面102と第1放熱主面611Aとを導通接合する工程、および第2ダイパッド10Bの裏面102と第2放熱主面611Bとを導通接合する工程、を行ってよい。
The manufacturing method of the semiconductor device A10 is not limited in any way. For example, a process is performed in which the
冷却流体空間8が冷却流体を適切に流動させる構成となるように、第1放熱部材60A、第2放熱部材60Bおよび絶縁部70は、図示された部位以外の部位を有する構成であってよい。また、第1放熱部材60A、第2放熱部材60Bおよび絶縁部70以外の部材(図示略)が組み合わされることにより、冷却流体が流動する冷却器等が構成されていてよい。
The first
以上のように構成された半導体装置A10は、図11に示すように、第1半導体素子21の第1主面電極211と第2半導体素子22の裏面電極223とが、電気的に接続されている。したがって、半導体装置A10は、2つのトランジスタ(第1半導体素子21および第2半導体素子22)によるハーフブリッジ回路を構成する。
As shown in FIG. 11, in the semiconductor device A10 configured as described above, the first
次に、図12に基づき、本開示に係る半導体装置A10が搭載された車両Bについて説明する。車両Bは、たとえば電気自動車(EV)である。 Next, a vehicle B equipped with a semiconductor device A10 according to the present disclosure will be described with reference to FIG. 12. Vehicle B is, for example, an electric vehicle (EV).
図49に示すように、車両Bは、車載充電器81、蓄電池82および駆動系統83を備える。車載充電器81には、屋外に設置された給電施設(図示略)から無線により電力が供給される。この他、給電施設から車載充電器81への電力の供給手段は、有線でよい。車載充電器81には、昇圧型のDC-DCコンバータが構成されている。車載充電器81に供給された電力の電圧は、当該コンバータにより昇圧された後、蓄電池82に給電される。昇圧された電圧は、たとえば600Vである。
As shown in FIG. 49, vehicle B is equipped with an on-
駆動系統83は、車両Bを駆動する。駆動系統83は、インバータ831および駆動源832を有する。半導体装置A10は、インバータ831の一部を構成する。蓄電池82に蓄えられた電力は、インバータ831に給電される。蓄電池82からインバータ831に給電される電力は、直流電力である。この他、図24に示す電力系統とは異なり、蓄電池82とインバータ831との間に昇圧型のDC-DCコンバータをさらに設けてよい。インバータ831は、直流電力を交流電力に変換する。半導体装置A10を含めたインバータ831は、駆動源832に導通している。駆動源832は、交流モータおよび変速機を有する。インバータ831によって変換された交流電力が駆動源832に供給されると、交流モータが回転するとともに、その回転が変速機に伝達される。変速機は、交流モータから伝達された回転数を適宜減じた上で、車両Bの駆動軸を回転させる。これにより、車両Bが駆動する。車両Bの駆動にあたっては、アクセルペダルの変動量などの情報に基づき交流モータの回転数を自在に操作する必要がある。そこで、インバータ831における半導体装置A10は、要求される交流モータの回転数に対応させるべく、周波数が適宜変化された交流電力を出力するために必要である。
The
第1実施形態にかかる半導体装置A10の作用および効果は、次の通りである。 The functions and effects of the semiconductor device A10 according to the first embodiment are as follows:
半導体装置A10においては、第1放熱部材60Aと第2放熱部材60Bとが互いに絶縁されている。このため、第1放熱部材60Aに第1ダイパッド10Aが導通接合され、第2放熱部材60Bに第2ダイパッド10Bが導通接合されても、第1ダイパッド10Aと第2ダイパッド10Bとが不当に導通することを回避可能である。このため、第1ダイパッド10Aと第1放熱部材60Aとの間、および第2ダイパッド10Bと第2放熱部材60Bとの間に、絶縁物を介在させる必要がない。これにより、第1半導体素子21からの熱を第1ダイパッド10Aおよび第1放熱部材60Aを介してより効率よく放熱可能であり、第2半導体素子22からの熱を第2ダイパッド10Bおよび第2放熱部材60Bを介してより効率よく放熱可能である。したがって、半導体装置A10の放熱を促進することができる。
In the semiconductor device A10, the first
複数の第1突起62Aおよび複数の第2突起62Bは、冷却流体空間8に曝されている。冷却流体空間8は、絶縁性の冷却流体が存在する。このため、第1放熱部材60Aと第2放熱部材60Bとが不当に導通することを回避しつつ、複数の第1突起62Aおよび複数の第2突起62Bからより効率よく放熱させることができる。
The multiple
絶縁部70は、封止樹脂50とは別体である。このため、封止樹脂50を形成した後に、絶縁部70によって一体化された第1放熱部材60Aおよび第2放熱部材60Bと、第1ダイパッド10Aおよび第2ダイパッド10Bとを導通接合させることが可能である。これは、製造効率の向上に好ましい。
The insulating
半導体装置A10は、第1半導体素子21、第2半導体素子22、および、封止樹脂50を備える。封止樹脂50は、第1半導体素子21および第2半導体素子22を覆う。この構成によれば、半導体装置A10は、2つの半導体素子(第1半導体素子21および第2半導体素子22)が1つの封止樹脂50により1パッケージ化される。したがって、半導体装置A10は、当該半導体装置A10を実装する回路基板への実装面積を削減することが可能となる。
The semiconductor device A10 includes a
以下に、本開示の半導体装置の他の実施形態および変形例について、説明する。各実施形態および各変形例における各部の構成は、技術的な矛盾が生じない範囲において相互に組み合わせ可能である。 Other embodiments and modifications of the semiconductor device of the present disclosure are described below. The configurations of the various parts in each embodiment and each modification can be combined with each other to the extent that no technical contradictions arise.
第1実施形態 第1変形例:
図13は、半導体装置A10の第1変形例を示している。本変形例の半導体装置A11は、複数の第1ダイパッド10A、複数の第2ダイパッド10B、複数の封止樹脂50、複数の第1放熱部材60Aおよび複数の第2放熱部材60Bを備える点が、上述の半導体装置A10と異なっている。
First Modification of First Embodiment:
13 shows a first modified example of the semiconductor device A10. The semiconductor device A11 of this modified example is different from the semiconductor device A10 described above in that the semiconductor device A11 includes a plurality of
1つの第1ダイパッド10A、1つの第2ダイパッド10B、1つの第1本体部61Aおよび1つの第2放熱部材60Bの相互の構成は、上述の半導体装置A10と同様である。1つの第1ダイパッド10Aおよび1つの第2ダイパッド10Bが、1つの封止樹脂50に覆われている。同図においては、3つの封止樹脂50が第1方向xに離れて並んでいる。
The mutual configuration of the one
3つの第1放熱部材60Aと3つの第2放熱部材60Bとは、第1方向xに交互に配置されており、3つの第1ダイパッド10Aおよび3つの第2ダイパッド10Bに対応した配置である。絶縁部70は、3つの第1放熱部材60Aおよび3つの第2放熱部材60Bを相互に絶縁している。
The three first
本変形例によっても、放熱を促進することができる。また、本変形例から理解されるように、第1ダイパッド10A、第2ダイパッド10B、第1放熱部材60Aおよび第2放熱部材60B等の個数は、何ら限定されない。半導体装置A11は、たとえばU相、V相、W相の三相に対応したインバータとして用いるのに適している。
This modified example also promotes heat dissipation. As can be understood from this modified example, the numbers of the
第1実施形態 第2変形例:
図14は、半導体装置A10の第2変形例を示している。本変形例の半導体装置A12においては、封止樹脂50と絶縁部70とが一体的に形成されている。
Second Modification of First Embodiment:
14 shows a second modification of the semiconductor device A 10. In the semiconductor device A12 of this modification, the sealing
半導体装置A12の製造においては、たとえば第1ダイパッド10Aと第1放熱部材60Aとの導通接合と、第2ダイパッド10Bと第2放熱部材60Bとの導通接合とを終えた後に、封止樹脂50および絶縁部70をたとえば金型成型によって一括して形成する。
In manufacturing the semiconductor device A12, for example, after completing the conductive joining between the
本変形例によっても、放熱を促進することができる。また、本変形例から理解されるように、封止樹脂50と絶縁部70とは、別体であってよいし、一体的に形成されていてよい。
This modified example also promotes heat dissipation. As can be seen from this modified example, the sealing
第1実施形態 第3変形例:
図15および図16は、第1実施形態の第3変形例にかかる半導体装置A13を示している。半導体装置A13は、半導体装置A10と比較して、次の点で異なる。それは、半導体装置A13の第1半導体素子21は、トランジスタではなくダイオードである。
Third Modification of First Embodiment:
15 and 16 show a semiconductor device A13 according to a third modification of the first embodiment. The semiconductor device A13 is different from the semiconductor device A10 in the following respect: the
半導体装置A13の第1半導体素子21は、第1主面電極211および裏面電極213を有する。半導体装置A13の第1半導体素子21は、図15に示すように、主面電極212を有していない。図16に示すように、半導体装置A13の第1半導体素子21は、ダイオードであって、第1主面電極211は、たとえばアノード電極であり、裏面電極213は、たとえばカソード電極である。
The
図15に示すように、半導体装置A13は、第1接続部材41Aおよび一対の第2接続部材42A,42Bのいずれも備えていない。この構成では、図15および図16に示すように、第4端子リード171、第6端子リード181および第7端子リード182はそれぞれ、第1半導体素子21および第2半導体素子22のいずれにも導通しない。したがって、半導体装置A13では、第4端子リード171、第6端子リード181および第7端子リード182はそれぞれ、ノンコネクト端子である。なお、図15に示す例では、半導体装置A13は、一対の第2接続部材42A,42Bのいずれも備えていないが、この例とは異なる構成において、半導体装置A13は、半導体装置A10と同様の一対の第2接続部材42A,42Bを備えていてよい。
As shown in FIG. 15, the semiconductor device A13 does not include either the
半導体装置A13は、図16に示すように、第1半導体素子21の第1主面電極211(アノード電極)と第2半導体素子22の裏面電極223(ドレイン電極)とが、電気的に接続されている。半導体装置A13では、第1端子リード14および第2端子リード15間に印加される電源電圧(直流電圧)に対して、高電圧側がダイオード、低電圧側がトランジスタとなる。半導体装置A13は、たとえば昇圧型のチョッパー回路として用いられる。
As shown in FIG. 16, in the semiconductor device A13, the first principal surface electrode 211 (anode electrode) of the
第1実施形態 第4変形例:
図17および図18は、第1実施形態の第4変形例にかかる半導体装置A14を示している。半導体装置A14は、半導体装置A10と比較して、次の点で異なる。それは、半導体装置A14の第2半導体素子22は、トランジスタではなくダイオードである。
Fourth Modification of First Embodiment:
17 and 18 show a semiconductor device A14 according to a fourth modification of the first embodiment. The semiconductor device A14 is different from the semiconductor device A10 in the following respect: the
半導体装置A14の第2半導体素子22は、第2主面電極221および裏面電極223を有する。半導体装置A14の第2半導体素子22は、図17に示すように、主面電極222を有していない。図18に示すように、半導体装置A14の第2半導体素子22は、ダイオードであって、第2主面電極221は、たとえばアノード電極であり、裏面電極223は、たとえばカソード電極である。
The
図17に示すように、半導体装置A14は、第1接続部材41Bおよび一対の第2接続部材42A,42Bのいずれも備えていない。この構成では、図17および図18に示すように、第5端子リード172、第6端子リード181および第7端子リード182はそれぞれ、第1半導体素子21および第2半導体素子22のいずれにも導通しない。したがって、半導体装置A14では、第5端子リード172、第6端子リード181および第7端子リード182はそれぞれ、ノンコネクト端子である。なお、図17に示す例では、半導体装置A14は、一対の第2接続部材42A,42Bのいずれも備えていないが、この例とは異なる構成において、半導体装置A14は、半導体装置A10と同様の一対の第2接続部材42A,42Bを備えていてよい。
17, the semiconductor device A14 does not include either the
半導体装置A14は、図18に示すように、第1半導体素子21の第1主面電極211(ソース電極)と第2半導体素子22の裏面電極223(カソード電極)とが、電気的に接続されている。半導体装置A14では、第1端子リード14および第2端子リード15間に印加される直流電圧に対して、高電圧側がトランジスタ、低電圧側がダイオードとなる。半導体装置A14は、たとえば降圧型のチョッパー回路として用いられる。
As shown in FIG. 18, in the semiconductor device A14, the first principal surface electrode 211 (source electrode) of the
第1実施形態 第5変形例:
図19および図20は、第1実施形態の第5変形例にかかる半導体装置A15を示している。半導体装置A15は、半導体装置A10と比較して、次の点で異なる。それは、半導体装置A15の第1半導体素子21および第2半導体素子22の各々が、トランジスタではなくダイオードである。
Fifth Modification of First Embodiment:
19 and 20 show a semiconductor device A15 according to a fifth modified example of the first embodiment. The semiconductor device A15 is different from the semiconductor device A10 in the following respect. That is, each of the
半導体装置A15の第1半導体素子21は、第1主面電極211および裏面電極213を有する。半導体装置A15の第1半導体素子21は、図19に示すように、主面電極212を有していない。図20に示すように、半導体装置A15の第1半導体素子21は、ダイオードであって、第1主面電極211は、アノード電極であり、裏面電極213は、カソード電極である。また、半導体装置A15の第2半導体素子22は、第2主面電極221および裏面電極223を有する。半導体装置A15の第2半導体素子22は、図19に示すように、主面電極222を有していない。図20に示すように、半導体装置A15の第2半導体素子22は、ダイオードであって、第2主面電極221は、アノード電極であり、裏面電極223は、カソード電極である。
The
図19に示すように、半導体装置A15は、一対の第1接続部材41A,41Bおよび一対の第2接続部材42A,42Bのいずれも備えていない。この構成では、図19および図20に示すように、第4端子リード171、第5端子リード172、第6端子リード181および第7端子リード182はそれぞれ、第1半導体素子21および第2半導体素子22のいずれにも導通しない。したがって、半導体装置A15では、第4端子リード171、第5端子リード172、第6端子リード181および第7端子リード182はそれぞれ、ノンコネクト端子である。なお、図19に示す例では、半導体装置A15は、一対の第2接続部材42A,42Bのいずれも備えていないが、この例とは異なる構成において、半導体装置A15は、半導体装置A10と同様の一対の第2接続部材42A,42Bを備えていてよい。
19, the semiconductor device A15 does not have either a pair of
半導体装置A15は、図20に示すように、第1半導体素子21の第1主面電極211(アノード電極)と第2半導体素子22の裏面電極223(カソード電極)とが、電気的に接続されている。半導体装置A15では、第1端子リード14および第2端子リード15間に印加される電源電圧(直流電圧)に対して、高電圧側および低電圧側の両方がダイオードである。半導体装置A15は、ダイオードのブリッジ回路である。
As shown in FIG. 20, in the semiconductor device A15, the first principal surface electrode 211 (anode electrode) of the
これらの変形例によっても、半導体装置A10と同様の効果を奏する。 These modified examples also provide the same effects as semiconductor device A10.
上記半導体装置A10および半導体装置A13~A15から理解されるように、本開示の半導体装置は、第1半導体素子21と第2半導体素子22と組み合わせにより、4種類の電力変換回路(トランジスタによるブリッジ回路、昇圧型のチョッパー回路、降圧型のチョッパー回路、ダイオードによるブリッジ回路)を構成できる。一方で、各端子リード13および封止樹脂50などの構成は、各半導体装置A10および半導体装置A13~A15で共通する。したがって、本開示の半導体装置は、パッケージの外観が同じまま、4種類の電力変換回路のいずれかを構成することが可能である。また、本開示の半導体装置は、第1半導体素子21および第2半導体素子22の各々がトランジスタであるかダイオードであるかで異なっていても、各端子リード13および封止樹脂50の構成をそのまま活用できる。これにより、本開示の半導体装置は、先述の4種類の電力変換回路のいずれであっても、パッケージ構造を共通化することができるので、生産性の向上において、好ましい。
As can be seen from the above semiconductor device A10 and semiconductor devices A13 to A15, the semiconductor device of the present disclosure can configure four types of power conversion circuits (bridge circuit using transistors, step-up chopper circuit, step-down chopper circuit, and bridge circuit using diodes) by combining the
第2実施形態:
図21および図22は、本開示の第2実施形態にかかる半導体装置を示している。本実施形態の半導体装置A20を示している。半導体装置A20は、第1半導体素子21および第2半導体素子22の導通関係が、上述の半導体装置A10と異なっている。また、半導体装置A20以降の説明においては、第1導通部材31の各部の符号を、半導体装置A10とは独立して定義している。
Second embodiment:
21 and 22 show a semiconductor device according to a second embodiment of the present disclosure. The semiconductor device A20 of this embodiment is shown. The semiconductor device A20 differs from the semiconductor device A10 described above in terms of the conductive relationship between the
第1導通部材31は、図21に示すように、第1半導体素子21の第1主面電極211と、第2半導体素子22の第2主面電極221と、第1端子リード14とを互いに導通させる。第1導通部材31は、金属製の板材である。第1導通部材31は、金属クリップである。第1導通部材31の組成は、たとえば銅を含む。第1導通部材31は、封止樹脂50に覆われている。第1導通部材31は、第1接合部316、第2接合部317、第3接合部318、第1連結部314および第2連結部315を含む。
21, the first
第1接合部316は、図21に示すように、第1半導体素子21の第1主面電極211に接合されている。第1接合部316は、2つの帯状部316aを含む。2つの帯状部316aの各々は、第1方向xを長手方向とする。2つの帯状部316aは、平面視において、互いに平行に配置される。なお、第1接合部316は、2つの帯状部316aに分離されていなくてよい。
As shown in FIG. 21, the
第2接合部317は、図21に示すように、第2半導体素子22の第2主面電極221に接合されている。第2接合部317は、2つの帯状部317aを含む。2つの帯状部317aの各々は、第1方向xを長手方向とする。2つの帯状部317aは、平面視において、互いに平行に配置される。なお、第2接合部317は、2つの帯状部317aに分離されていなくてよい。
As shown in FIG. 21, the
第3接合部318は、図21に示すように、第1端子リード14の被覆部14Aに接合されている。第3接合部318は、第1方向xに延びている。
The third
第1連結部314は、図21に示すように、第1接合部316と第2接合部317とに繋がる。半導体装置A20では、第1連結部314は、平面視において、第1方向xに延びる帯状である。
As shown in FIG. 21, the first connecting
第2連結部315は、図21に示すように、第1連結部314と第3接合部318とに繋がる。半導体装置A20では、第2連結部315は、平面視において、第2方向yに延びる帯状である。第2連結部315は、第1連結部314から第2方向yに延び、第3接合部318に繋がる。本実施形態では、第2連結部315は、第1連結部314の本体部314aのうち、第1方向xの中央に繋がる。
As shown in FIG. 21, the second connecting
以上のように構成された半導体装置A20は、図22に示すように、第1半導体素子21の第1主面電極211と第2半導体素子22の第2主面電極221とが、互いに電気的に接続され、且つ、第1端子リード14に共通に接続されている。第1半導体素子21および第2半導体素子22の両方がMOSFETである例において、半導体装置A20は、2つのMOSFETの各ソース電極が、1つの端子(第1端子リード14)に共通に接続された回路(ソースコモン接続された回路)を構成する。
As shown in FIG. 22, in the semiconductor device A20 configured as described above, the first
本実施形態によっても、半導体装置A20の放熱を促進することができる。本実施形態から理解されるように、本開示に係る半導体装置が具備する電気回路の構成は、何ら限定されない。 This embodiment also promotes heat dissipation from the semiconductor device A20. As can be understood from this embodiment, the configuration of the electrical circuitry provided in the semiconductor device according to the present disclosure is not limited in any way.
第2実施形態 第1変形例:
図23および図24は、第2実施形態の第1変形例にかかる半導体装置A21を示している。半導体装置A21は、半導体装置A20と比較して、次の点で異なる。それは、半導体装置A21の第1半導体素子21は、トランジスタではなくダイオードである。
First modified example of the second embodiment:
23 and 24 show a semiconductor device A21 according to a first modification of the second embodiment. The semiconductor device A21 is different from the semiconductor device A20 in the following respect: the
半導体装置A21の第1半導体素子21は、第1主面電極211および裏面電極213を有する。半導体装置A21の第1半導体素子21は、図23に示すように、主面電極212を有していない。図24に示すように、半導体装置A21の第1半導体素子21は、ダイオードであって、第1主面電極211は、たとえばアノード電極であり、裏面電極213は、たとえばカソード電極である。
The
図23に示すように、半導体装置A21は、第1接続部材41Aおよび第2接続部材42Aのいずれも備えていない。この構成では、図23および図24に示すように、第4端子リード171および第6端子リード181はそれぞれ、第1半導体素子21および第2半導体素子22のいずれにも導通しない。したがって、半導体装置A21では、第4端子リード171および第6端子リード181はそれぞれ、ノンコネクト端子である。なお、図23および図24に示す例とは異なり、半導体装置A21は、さらに、第2接続部材42Bを備えていなくてよい。この場合、第7端子リード182も、ノンコネクト端子となる。
As shown in FIG. 23, the semiconductor device A21 does not include either the first connecting
半導体装置A21は、図24に示すように、第1半導体素子21の第1主面電極211(アノード電極)と第2半導体素子22の第2主面電極221(ソース電極)とが、電気的に接続されている。つまり、半導体装置A15では、ダイオードのアノード電極と、MOSFETのソース電極とが、第1端子リード14に共通に接続された回路構成となる。
As shown in FIG. 24, in the semiconductor device A21, the first principal surface electrode 211 (anode electrode) of the
第2実施形態 第2変形例:
図25および図26は、第2実施形態の第2変形例にかかる半導体装置A22を示している。半導体装置A22は、半導体装置A20と比較して、次の点で異なる。それは、半導体装置A22の第1半導体素子21および第2半導体素子22の各々が、トランジスタではなくダイオードである。
Second Modification of Second Embodiment:
25 and 26 show a semiconductor device A22 according to a second modification of the second embodiment. The semiconductor device A22 is different from the semiconductor device A20 in the following respect: each of the
半導体装置A22の第1半導体素子21は、第1主面電極211および裏面電極213を有する。半導体装置A22の第1半導体素子21は、図25に示すように、主面電極212を有していない。図26に示すように、半導体装置A22の第1半導体素子21は、ダイオードであって、第1主面電極211は、アノード電極であり、裏面電極213は、カソード電極である。また、半導体装置A22の第2半導体素子22は、第2主面電極221および裏面電極223を有する。半導体装置A22の第2半導体素子22は、図25に示すように、主面電極222を有していない。図26に示すように、半導体装置A22の第2半導体素子22は、ダイオードであって、第2主面電極221は、アノード電極であり、裏面電極223は、カソード電極である。
The
図25に示すように、半導体装置A22は、一対の第1接続部材41A,41Bおよび一対の第2接続部材42A,42Bのいずれも備えていない。この構成では、図25および図26に示すように、第4端子リード171、第5端子リード172、第6端子リード181および第7端子リード182はそれぞれ、第1半導体素子21および第2半導体素子22のいずれにも導通しない。したがって、半導体装置A22では、第4端子リード171、第5端子リード172、第6端子リード181および第7端子リード182はそれぞれ、ノンコネクト端子である。
As shown in FIG. 25, the semiconductor device A22 does not have a pair of first connecting
半導体装置A22は、図26に示すように、第1半導体素子21の第1主面電極211(アノード電極)と第2半導体素子22の第2主面電極221(アノード電極)とが、電気的に接続されている。つまり、半導体装置A22は、2つのダイオードの各アノード電極が、第1端子リード14に共通に接続された回路構成となる。半導体装置A21~A22は、半導体装置A20と共通する構成により、半導体装置A20と同様の効果を奏する。
As shown in FIG. 26, in the semiconductor device A22, the first principal surface electrode 211 (anode electrode) of the
半導体装置A20~A22から理解されるように、本開示の半導体装置は、第1半導体素子21と第2半導体素子22との組み合わせにより、たとえば第1実施形態における4種の回路に加えて、3種類の回路(2つのMOSFETの各ソース電極が共通に接続された回路、MOSFETのソース電極とダイオードのアノード電極とが共通に接続された回路、および、2つのダイオードの各アノード電極が共通に接続された回路)を構成できる。一方で、各端子リード13および封止樹脂50などの構成は、各半導体装置A20~A22で共通する。したがって、本開示の半導体装置は、パッケージの外観が同じまま、複数種類の回路のいずれかを構成することが可能である。また、本開示の半導体装置は、第1半導体素子21および第2半導体素子22の各々がトランジスタであるかダイオードであるかで異なっていても、各端子リード13および封止樹脂50の構成をそのまま活用できる。これにより、本開示の半導体装置は、複数種類の回路のいずれであっても、パッケージ構造を共通化することができるので、生産性の向上において、好ましい。
As can be seen from the semiconductor devices A20 to A22, the semiconductor device of the present disclosure can configure, for example, three types of circuits (a circuit in which the source electrodes of two MOSFETs are commonly connected, a circuit in which the source electrode of a MOSFET and the anode electrode of a diode are commonly connected, and a circuit in which the anode electrodes of two diodes are commonly connected) in addition to the four types of circuits in the first embodiment by combining the
本発明に係る半導体装置は、上述した実施形態に限定されるものではない。本発明に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。 The semiconductor device according to the present invention is not limited to the above-mentioned embodiment. The specific configuration of each part of the semiconductor device according to the present invention can be freely designed in various ways.
本開示は、以下の付記に記載された実施形態を含む。
付記1.
第1ダイパッドと、
第2ダイパッドと、
前記第1ダイパッドに搭載された第1半導体素子と、
前記第2ダイパッドに搭載された第2半導体素子と、
前記第1ダイパッドの一部および前記第2ダイパッドの一部と前記第1半導体素子および前記第2半導体素子とを覆う封止樹脂と、を備え、
前記第1ダイパッドに導通接合された第1放熱部材と、
前記第2ダイパッドに導通接合された第2放熱部材と、
前記第1放熱部材の一部および前記第2放熱部材の一部を露出させ、且つ前記第1放熱部材および前記第2放熱部材を絶縁する絶縁部と、をさらに備える、半導体装置。
付記2.
前記封止樹脂と前記絶縁部とは、別体である、付記1に記載の半導体装置。
付記3.
前記封止樹脂と前記絶縁部とは、一体的に形成されている、付記1に記載の半導体装置。
付記4.
前記第1放熱部材は、前記第1ダイパッドに導通接合された部分である第1本体部と、前記第1本体部から前記第1ダイパッドとは反対側に突出する複数の第1突起と、を含む、付記1ないし3のいずれかに記載の半導体装置。
付記5.
前記複数の第1突起が曝され、絶縁冷却流体を存在させるための冷却流体空間を備える、付記4に記載の半導体装置。
付記6.
前記第2放熱部材は、前記第2ダイパッドに導通接合された部分である第2本体部と、前記第2本体部から前記第2ダイパッドとは反対側に突出する複数の第2突起と、を含む、付記1ないし4のいずれかに記載の半導体装置。
付記7.
前記複数の第2突起が曝され、絶縁冷却流体を存在させるための冷却流体空間を備える、付記6に記載の半導体装置。
付記8.
前記第1ダイパッドおよび前記第2ダイパッドは、各々の厚さ方向と交差する第1方向に並んでいる、付記1ないし7のいずれかに記載の半導体装置。
付記9.
前記第1ダイパッドおよび前記第2ダイパッドから離れており、前記厚さ方向および前記第1方向のいずれに対しても交差する第2方向に突出する第1端子リードをさらに備える、付記8に記載の半導体装置。
付記10.
前記第1ダイパッドに繋がり、且つ前記第2方向に突出する第2端子リードをさらに備える、付記9に記載の半導体装置。
付記11.
前記第2ダイパッドに繋がり、且つ前記第2方向に突出する第3端子リードをさらに備える、付記10に記載の半導体装置。
付記12.
前記第1端子リードは、前記第1方向において前記第2端子リードと前記第3端子リードとの間に位置する、付記11に記載の半導体装置。
付記13.
前記第1半導体素子および前記第2半導体素子の少なくともいずれかは、スイッチング素子である、付記1ないし12のいずれかに記載の半導体装置。
付記14.
前記第1半導体素子および前記第2半導体素子は、ハーフブリッジ回路を構成している、付記13に記載の半導体装置。
付記15.
前記第1半導体素子および前記第2半導体素子の少なくともいずれかは、ダイオードである、付記1ないし12のいずれかに記載の半導体装置。
付記16.
前記絶縁部は、樹脂を含む、付記1ないし15のいずれかに記載の半導体装置。
付記17.
駆動源と、
付記1に記載の半導体装置と、を備え、
前記半導体装置は、前記駆動源に導通している、車両。
The present disclosure includes the embodiments described in the appended claims below.
A first die pad;
A second die pad;
a first semiconductor element mounted on the first die pad;
a second semiconductor element mounted on the second die pad;
a sealing resin that covers a portion of the first die pad, a portion of the second die pad, the first semiconductor element, and the second semiconductor element;
a first heat dissipation member electrically connected to the first die pad;
a second heat dissipation member electrically connected to the second die pad;
the semiconductor device further comprising: an insulating portion that exposes a portion of the first heat dissipation member and a portion of the second heat dissipation member and insulates the first heat dissipation member from the second heat dissipation member.
Appendix 2.
2. The semiconductor device according to
Appendix 3.
2. The semiconductor device according to
Appendix 4.
4. The semiconductor device according to
Appendix 5.
5. The semiconductor device of claim 4, wherein the first protrusions are exposed and include a cooling fluid space for receiving an insulating cooling fluid.
Appendix 6.
5. The semiconductor device according to
Appendix 7.
7. The semiconductor device of claim 6, wherein the plurality of second protrusions are exposed and include a cooling fluid space for the presence of an insulating cooling fluid.
8. The semiconductor device according to
9. The semiconductor device described in
Appendix 10.
10. The semiconductor device according to
11. The semiconductor device according to claim 10, further comprising a third terminal lead connected to the second die pad and protruding in the second direction.
Appendix 12.
12. The semiconductor device according to
13. The semiconductor device according to
14. The semiconductor device according to
13. The semiconductor device according to
16. The semiconductor device according to
Appendix 17.
A driving source;
The semiconductor device according to
The semiconductor device is electrically connected to the drive source.
A10~A15,A17,A20~A22:半導体装置
8:冷却流体空間 10A:第1ダイパッド
10B:第2ダイパッド 13:端子リード
14:第1端子リード 14A:被覆部
14B:露出部 15:第2端子リード
15A:被覆部 15B:露出部
16:第3端子リード 16A:被覆部
16B:露出部 21:第1半導体素子
21a:第1主面 21b:第1裏面
22:第2半導体素子 22a:第2主面
22b:第2裏面 31:第1導通部材
32:第2導通部材 33:第1接合層
34:第2接合層 36:第4接合層
41A:第1接続部材 41B:第1接続部材
42A:第2接続部材 42B:第2接続部材
50:封止樹脂 51:樹脂主面
52:樹脂裏面 53:第1側面
54:第2側面 55:第3側面
56:凹部 57:溝部
60A:第1放熱部材 60B:第2放熱部材
61A:第1本体部 61B:第2本体部
62A:第1突起 62B:第2突起
69A:第1接合層 69B:第2接合層
70:絶縁部 71:絶縁主面
72:絶縁裏面 77:溝部
81:車載充電器 82:蓄電池
83:駆動系統 101:主面
102:裏面 109:痕跡
111:第1端面 112:第2端面
113:第3端面 114:第4端面
122:第2隅部端面 123:第3隅部端面
124:第4隅部端面 171:第4端子リード
171A:被覆部 171B:露出部
172:第5端子リード 172A:被覆部
172B:露出部 181:第6端子リード
181A:被覆部 181B:露出部
182:第7端子リード 182A:被覆部
182B:露出部 211:第1主面電極
212:主面電極 213:裏面電極
221:第2主面電極 222:主面電極
223:裏面電極 231:ダイボンディング層
232:ダイボンディング層 311:第1本体部
311a:帯状部 312:第1接合部
312a:第1帯状部 313:第2接合部
314:第1連結部 314a:本体部
315:第2連結部 321:第2本体部
322:第3接合部 323:第4接合部
323a:第2帯状部 581:凹部
582:凹部 589:痕跡
611A:第1放熱主面 611B:第2放熱主面
612A:第1放熱裏面 612B:第2放熱裏面
831:インバータ 832:駆動源
B:車両 x:第1方向
y:第2方向 z:厚さ方向
A10 to A15, A17, A20 to A22: Semiconductor device 8: Cooling fluid space 10A: First die pad 10B: Second die pad 13: Terminal lead 14: First terminal lead 14A: Covered portion 14B: Exposed portion 15: Second terminal lead 15A: Covered portion 15B: Exposed portion 16: Third terminal lead 16A: Covered portion 16B: Exposed portion 21: First semiconductor element 21a: First main surface 21b: First back surface 22: Second semiconductor element 22a: Second main surface 22b: Second back surface 31: First conductive member 32: Second conductive member 33: First bonding layer 34: Second bonding layer 36: Fourth bonding layer 41A: First connecting member 41B: First connecting member 42A: Second connecting member 42B: Second connecting member 50: Sealing resin 51: Resin main surface 52: Resin back surface 53: First side surface 54: Second side surface 55: Third side surface 56: Recess 57: Groove 60A: First heat dissipation member 60B: Second heat dissipation member 61A: First main body portion 61B: Second main body portion 62A: First protrusion 62B: Second protrusion 69A: First bonding layer 69B: Second bonding layer 70: Insulating portion 71: Insulating main surface 72: Insulating back surface 77: Groove 81: On-board charger 82: Storage battery 83: Drive system 101: Main surface 102: Back surface 109: Trace 111: First end surface 112: Second end surface 113: Third end surface 114: Fourth end surface 122: Second corner end surface 123: Third corner end surface 124: Fourth corner end surface [0033] 171: fourth terminal lead 171A: covering portion 171B: exposed portion 172: fifth terminal lead 172A: covering portion 172B: exposed portion 181: sixth terminal lead 181A: covering portion 181B: exposed portion 182: seventh terminal lead 182A: covering portion 182B: exposed portion 211: first principal surface electrode 212: principal surface electrode 213: rear surface electrode 221: second principal surface electrode 222: principal surface electrode 223: rear surface electrode 231: die bonding layer 232: die bonding layer 311: first main body portion 311a: strip portion 312: first bonding portion 312a: first strip portion 313: second bonding portion 314: first connecting portion 314a: main body portion 315: second connecting portion 321: second main body portion 322: third bonding portion 323: Fourth joint portion 323a: Second band-shaped portion 581: Recess 582: Recess 589: Trace 611A: First heat dissipation main surface 611B: Second heat dissipation main surface 612A: First heat dissipation back surface 612B: Second heat dissipation back surface 831: Inverter 832: Driving source B: Vehicle x: First direction y: Second direction z: Thickness direction
Claims (17)
第2ダイパッドと、
前記第1ダイパッドに搭載された第1半導体素子と、
前記第2ダイパッドに搭載された第2半導体素子と、
前記第1ダイパッドの一部および前記第2ダイパッドの一部と前記第1半導体素子および前記第2半導体素子とを覆う封止樹脂と、を備え、
前記第1ダイパッドに導通接合された第1放熱部材と、
前記第2ダイパッドに導通接合された第2放熱部材と、
前記第1放熱部材の一部および前記第2放熱部材の一部を露出させ、且つ前記第1放熱部材および前記第2放熱部材を絶縁する絶縁部と、をさらに備える、半導体装置。 A first die pad;
A second die pad;
a first semiconductor element mounted on the first die pad;
a second semiconductor element mounted on the second die pad;
a sealing resin that covers a portion of the first die pad, a portion of the second die pad, the first semiconductor element, and the second semiconductor element;
a first heat dissipation member electrically connected to the first die pad;
a second heat dissipation member electrically connected to the second die pad;
the semiconductor device further comprising: an insulating portion that exposes a portion of the first heat dissipation member and a portion of the second heat dissipation member and insulates the first heat dissipation member from the second heat dissipation member.
請求項1に記載の半導体装置と、を備え、
前記半導体装置は、前記駆動源に導通している、車両。 A driving source;
The semiconductor device according to claim 1,
The semiconductor device is electrically connected to the drive source.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023-074865 | 2023-04-28 | ||
| JP2023074865 | 2023-04-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2024225036A1 true WO2024225036A1 (en) | 2024-10-31 |
Family
ID=93256381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2024/014530 Pending WO2024225036A1 (en) | 2023-04-28 | 2024-04-10 | Semiconductor device and vehicle |
Country Status (1)
| Country | Link |
|---|---|
| WO (1) | WO2024225036A1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11243166A (en) * | 1998-02-24 | 1999-09-07 | Fuji Electric Co Ltd | Resin-sealed semiconductor device |
| WO2019098368A1 (en) * | 2017-11-20 | 2019-05-23 | ローム株式会社 | Semiconductor device |
| JP2020191381A (en) * | 2019-05-22 | 2020-11-26 | 株式会社ジェイテクト | Semiconductor device and manufacturing method for semiconductor device |
| WO2021079913A1 (en) * | 2019-10-24 | 2021-04-29 | ローム株式会社 | Semiconductor device |
-
2024
- 2024-04-10 WO PCT/JP2024/014530 patent/WO2024225036A1/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11243166A (en) * | 1998-02-24 | 1999-09-07 | Fuji Electric Co Ltd | Resin-sealed semiconductor device |
| WO2019098368A1 (en) * | 2017-11-20 | 2019-05-23 | ローム株式会社 | Semiconductor device |
| JP2020191381A (en) * | 2019-05-22 | 2020-11-26 | 株式会社ジェイテクト | Semiconductor device and manufacturing method for semiconductor device |
| WO2021079913A1 (en) * | 2019-10-24 | 2021-04-29 | ローム株式会社 | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7851908B2 (en) | Semiconductor device | |
| EP2624297B1 (en) | Power semiconductor module and method for manufacturing same | |
| US9129931B2 (en) | Power semiconductor module and power unit device | |
| US9088226B2 (en) | Power module for converting DC to AC | |
| JP2002095268A (en) | Power converter | |
| JP2004040899A (en) | Semiconductor module and power conversion device | |
| US20240429138A1 (en) | Semiconductor device | |
| JP6667737B1 (en) | Semiconductor module and power converter | |
| JP3673776B2 (en) | Semiconductor module and power conversion device | |
| US20240429139A1 (en) | Semiconductor device | |
| WO2024247629A1 (en) | Semiconductor device and vehicle | |
| WO2024225036A1 (en) | Semiconductor device and vehicle | |
| CN114050134A (en) | Semiconductor circuit having a plurality of transistors | |
| US20240429154A1 (en) | Semiconductor device | |
| US20250210532A1 (en) | Semiconductor device | |
| WO2024209899A1 (en) | Semiconductor device and vehicle | |
| US20240203928A1 (en) | Metal wiring board | |
| US20240203929A1 (en) | Semiconductor module | |
| WO2025164225A1 (en) | Semiconductor device | |
| WO2024257549A1 (en) | Semiconductor device and vehicle | |
| WO2024247579A1 (en) | Semiconductor device and vehicle | |
| JP2025098863A (en) | Semiconductor device and vehicle | |
| WO2025169688A1 (en) | Semiconductor device | |
| WO2024219218A1 (en) | Semiconductor device and vehicle | |
| WO2024203066A1 (en) | Semiconductor device and vehicle |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 24796792 Country of ref document: EP Kind code of ref document: A1 |
|
| ENP | Entry into the national phase |
Ref document number: 2025516703 Country of ref document: JP Kind code of ref document: A |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 2025516703 Country of ref document: JP |