[go: up one dir, main page]

WO2024176038A1 - 表示システム - Google Patents

表示システム Download PDF

Info

Publication number
WO2024176038A1
WO2024176038A1 PCT/IB2024/051302 IB2024051302W WO2024176038A1 WO 2024176038 A1 WO2024176038 A1 WO 2024176038A1 IB 2024051302 W IB2024051302 W IB 2024051302W WO 2024176038 A1 WO2024176038 A1 WO 2024176038A1
Authority
WO
WIPO (PCT)
Prior art keywords
light
layer
display
insulator
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/IB2024/051302
Other languages
English (en)
French (fr)
Inventor
塚本洋介
桑原佑介
小野谷茂
丸山純矢
池田寿雄
初見亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to KR1020257023596A priority Critical patent/KR20250155511A/ko
Priority to JP2025501900A priority patent/JPWO2024176038A1/ja
Priority to CN202480007796.5A priority patent/CN120604288A/zh
Publication of WO2024176038A1 publication Critical patent/WO2024176038A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/02—Viewing or reading apparatus
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/366—Image reproducers using viewer tracking
    • H04N13/383—Image reproducers using viewer tracking for tracking with gaze detection, i.e. detecting the lines of sight of the viewer's eyes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Definitions

  • One aspect of the present invention relates to a display device.
  • One aspect of the present invention relates to a system having a display device.
  • One aspect of the present invention relates to an electronic device having a display device.
  • one embodiment of the present invention is not limited to the above technical field.
  • Examples of technical fields of one embodiment of the present invention disclosed in this specification and the like include semiconductor devices, display devices, light-emitting devices, power storage devices, memory devices, electronic devices, lighting devices, input devices, input/output devices, driving methods thereof, and manufacturing methods thereof.
  • a semiconductor device refers to any device that can function by utilizing semiconductor characteristics.
  • HMDs Head Mounted Displays
  • XR Extended Reality or Cross Reality
  • VR virtual reality
  • AR augmented reality
  • HMDs can display images 360 degrees around the user in response to the user's head movements, line of sight, or operations, allowing the user to experience a high level of immersion and realism.
  • the HMD is configured so that the user can view an image that is displayed on the display device and is enlarged by optical components or the like.
  • the inclusion of optical components may result in an increase in the size of the housing, or the user may easily see the pixels and feel a strong sense of graininess, so there is a demand for high-definition and compact display devices.
  • an HMD with fine pixels has been disclosed by using transistors that can be driven at high speed (see Patent Document 1).
  • An object of one embodiment of the present invention is to provide a semiconductor device, display device, electronic device, or display system with low power consumption.
  • An object of one embodiment of the present invention is to provide a semiconductor device, display device, electronic device, or display system that can reduce the amount of data transmission.
  • An object of one embodiment of the present invention is to provide a semiconductor device, display device, electronic device, or display system with excellent drawing processing capabilities.
  • Another object of one embodiment of the present invention is to provide a novel semiconductor device, display device, electronic device, or display system.
  • Another object of one embodiment of the present invention is to alleviate at least one of the problems of the prior art.
  • the image generation unit has a function of generating first image data based on the posture information, a function of generating resolution information for each block based on the coordinate information, and a function of outputting the first image data and the resolution information to the data generation unit.
  • the data generation unit has a function of generating second image data by performing thinning processing on the first image data for each block based on the resolution information, and outputting it to the display module.
  • the circuit unit has a function of generating third image data that has been subjected to an interpolation process to fill in missing data in blocks that have been subjected to a thinning process of the second image data, and outputting the third image data to the display unit.
  • the display unit has a function of displaying an image based on the third image data.
  • the optical system located between the display module and the user.
  • the optical system it is preferable for the optical system to have a pancake lens.
  • the optical system has one or more lenses and two or more reflectors.
  • the gaze detection unit has a light source that emits infrared light and a camera that is sensitive to infrared light.
  • the camera is provided in a position that allows an image of the user's eyes to be captured from diagonally below.
  • the display unit has a pixel circuit
  • the pixel circuit has a transistor including an oxide semiconductor in a semiconductor layer in which a channel is formed.
  • the display module further has a plurality of driving circuits, and the driving circuits have a gate driver circuit and a source driver circuit. It is also preferable that the display unit and the driving circuits are provided on the same substrate and overlap each other.
  • the source driver circuit has a transistor containing silicon in a semiconductor layer in which a channel is formed.
  • a novel semiconductor device, display device, electronic device, or display system can be provided. Furthermore, according to one aspect of the present invention, at least one of the problems of the prior art can be at least alleviated.
  • FIGS. 1A and 1B are diagrams illustrating an example of the configuration of a display system.
  • 2A to 2C are diagrams illustrating an example of the configuration of a display system.
  • FIG. 3 is a diagram illustrating an example of a method of operating the display system.
  • 4A and 4B are diagrams illustrating a configuration example of a display device.
  • FIG. 5 is a diagram illustrating an example of the configuration of a display device.
  • 6A and 6B are diagrams illustrating a configuration example of a display device.
  • 7A to 7D are diagrams illustrating a configuration example of a display device.
  • 8A to 8C are diagrams illustrating a configuration example of a display device.
  • 9A to 9C are diagrams illustrating a configuration example of a display device.
  • 10A and 10B are diagrams illustrating an example of the operation of the display device.
  • 11A to 11C are perspective views of a display module.
  • 12A and 12B are diagrams illustrating a configuration example of a display device.
  • 13A to 13D are diagrams illustrating examples of the configuration of a pixel circuit.
  • 14A to 14D are diagrams illustrating examples of the configuration of a pixel circuit.
  • FIG. 15 is a timing chart illustrating a method of driving the display device.
  • 16A and 16B are diagrams illustrating an example of the configuration of an electronic device.
  • 17A and 17B are diagrams illustrating an example of the configuration of an electronic device.
  • FIG. 18 is a diagram illustrating an example of the operation of the electronic device.
  • 19A and 19B are schematic diagrams illustrating an example of the configuration of an electronic device.
  • 20A and 20B are schematic diagrams illustrating an example of the configuration of an electronic device.
  • 21A and 21B are schematic diagrams illustrating a configuration example of an electronic device.
  • Fig. 22A is a diagram for explaining a sub-display section, and Fig. 22B1 to Fig. 22B7 are diagrams for explaining examples of pixel configurations.
  • 23A to 23D are diagrams illustrating configuration examples of light-emitting elements.
  • 24A to 24D are diagrams illustrating configuration examples of light-emitting elements.
  • 25A to 25D are diagrams showing configuration examples of light-emitting elements.
  • 26A and 26B are diagrams illustrating an example of the configuration of a light-emitting element.
  • FIG. 27 is a diagram showing an example of the configuration of a display device.
  • FIG. 28 is a diagram showing an example of the configuration of a display device.
  • 29A to 29C are diagrams showing configuration examples of a semiconductor device.
  • 30A to 30D are diagrams showing configuration examples of a semiconductor device.
  • FIG. 31A is a schematic diagram of an electronic device according to an example, and FIG. 31B is a photograph of the electronic device.
  • the display system of one embodiment of the present invention can be applied to a wearable display device that can be worn on the user's head.
  • the display system has a function of detecting where the user is gazing at on an image, displaying a high-resolution image at or near the gaze point, and displaying a low-resolution image in an area away from the gaze point. This makes it possible to reduce the amount of image data, thereby reducing the power consumption required for data transmission.
  • the display unit that displays the image is preferably divided into a number of blocks, with the resolution and frame frequency being able to be set for each block.
  • the number of blocks is made smaller than the number of pixels the display unit has. This means that the only setting data required to set the resolution and frame frequency is the number of blocks, making it possible to vary the resolution and frame frequency quickly and efficiently.
  • FIG. 1A shows a schematic diagram of a display system 500 according to one embodiment of the present invention.
  • the display system 500 includes a gaze detection unit 501, a posture detection unit 502, a coordinate detection unit 503, an image generation unit 504, a data generation unit 505, a display module 506, and an optical system 507.
  • the gaze detection unit 501, the posture detection unit 502, the display module 506, and the optical system 507 are housed inside a housing having a wearable device that can be fixed to the user's head.
  • the coordinate detection unit 503, the image generation unit 504, and the data generation unit may each be housed within the housing, or may be provided separately from the housing.
  • the display module 506 has a display section 515 and a circuit section 516.
  • FIG. 1B shows a schematic diagram of the display module 506.
  • the display unit 515 has a plurality of pixels arranged in a matrix.
  • FIG. 1B shows an enlarged view of the display unit 515.
  • pixels 520R that emit red light, pixels 520G that emit green light, and pixels 520B that emit blue light are each periodically arranged.
  • the display unit 515 is also divided into a number of blocks 521.
  • Each block also called a section
  • Each block is provided with its own independent driver circuit (e.g., a source driver circuit and a gate driver circuit) and can be driven individually.
  • driver circuit e.g., a source driver circuit and a gate driver circuit
  • the display resolution can be set for each block. For example, a block 521 close to the gaze point can display an image at the same display resolution as the pixel resolution, while a block 521 far from the gaze point can display an image at a display resolution lower than the pixel resolution. This reduces the amount of image data transmitted, and therefore the power consumption required for data transmission.
  • pixel resolution refers to the total number of pixels that the display unit has
  • display resolution refers to the resolution of the image (image data) displayed on the display unit.
  • the display unit cannot display images with a display resolution higher than the pixel resolution.
  • the display unit can display images with a display resolution lower than the pixel resolution. Note that pixel resolution or display resolution may sometimes simply be referred to as resolution.
  • the gaze detection unit 501 has a function of capturing an image of the user's eye 551 and its vicinity, and outputting the captured data to the coordinate detection unit 503 as image information.
  • the gaze detection unit 501 has an imaging unit 511 and a light source 512. It is preferable to use a light-emitting element that emits infrared light for the light source 512, since this allows imaging without being seen by the user. Also, a camera that is sensitive to infrared light can be used for the imaging unit 511.
  • the imaging unit 511 is placed in a position where it can image the user's eye 551 from diagonally below.
  • part of the eye 551 may be blocked by the eyebrows, eyelashes, upper eyelid, hair, etc., making it impossible to clearly image the pupil.
  • the position of the imaging unit 511 is not limited to this and can be changed as appropriate depending on the specifications of the housing, etc.
  • the posture detection unit 502 has a function of detecting the orientation of the user's head and outputting it as posture information to the image generation unit 504. For example, it is preferable to use a motion sensor using an acceleration sensor as the posture detection unit 502, since this can be easily miniaturized.
  • the coordinate detection unit 503 has a function of estimating the user's gaze based on the image information input from the gaze detection unit 501, calculating the coordinates of the gaze point on the display unit of the display module 506 from the direction of the gaze, and outputting the coordinate information to the image generation unit 504.
  • the image generation unit 504 has a function of generating first image data according to the movement of the user's head based on the posture information input from the posture detection unit 502, and outputting the first image data to the data generation unit 505.
  • the first image data can be generated using image data captured by an omnidirectional camera or image data generated by computer graphics.
  • the first image data is an image with a resolution that matches the pixel resolution of the display unit 515.
  • the image generation unit 504 also has a function of generating resolution information including information on the display resolution for each block 521 of the display unit 515 based on the coordinate information input from the coordinate detection unit 503, and outputting the information to the data generation unit 505.
  • the display resolution of block 521 including the gaze point and surrounding blocks 521 can be set to be equal to the pixel resolution, while blocks 521 located further out can have a display resolution of 1/n (n is an integer of 2 or more) of the pixel resolution. It is preferable that the user can set the rate at which the display resolution is reduced, the range of blocks for which the display resolution is reduced, etc. For example, the user can set all display resolutions to be equal to the pixel resolution regardless of the gaze point.
  • the data generation unit 505 generates second image data by performing thinning processing (also called down-conversion) on each block of the first image data input from the image generation unit 504 based on the resolution information, and outputs the data to the circuit unit 516 of the display module 506. For example, the second image data that has been thinned out even by one block will have a smaller amount of information (amount of data) than the first image data. This makes it possible to reduce the amount of data transmitted from the data generation unit 505 to the display module 506, thereby reducing power consumption.
  • thinning processing also called down-conversion
  • one or more of the coordinate detection unit 503, image generation unit 504, and data generation unit 505 may be configured by a computer and a program executable by the computer.
  • they may be realized by a calculation device such as a general-purpose CPU and a program executed by the calculation device.
  • a SoC System on Chip
  • they may be realized in a customizable manner by an FPGA.
  • the second image data can be transmitted from the data generation unit 505 to the display module 506 via a wired or wireless connection.
  • the circuit unit 516 has a function of generating third image data by performing an interpolation process (also called up-conversion) on the second image data input from the data generation unit 505 to interpolate the missing data of the blocks 521 that have been thinned out, and outputting the third image data to the display unit 515.
  • an interpolation process also called up-conversion
  • the display unit 515 has a function of displaying an image based on the third image data input from the circuit unit 516. This allows the display unit 515 to display an image with a higher resolution the closer it is to the gaze point, and a lower resolution the farther it is from the gaze point.
  • the optical system 507 is located between the user's eyes 551 and the display unit 515, and has functions such as enlarging the image displayed on the display unit 515, enlarging the field of view (FOV), and adjusting the focus.
  • the optical system 507 can be configured to have at least one lens, reflector, light guide, polarizer, or diffuser.
  • Figures 2A to 2C each show a more specific example configuration of the optical system 507.
  • the optical system 507A shown in FIG. 2A has a pair of lens groups 531.
  • the lens group 531 is located between the display module 506 and the user's eyes 551.
  • the lens group 531 can be configured by combining a convex lens, a concave lens, a Fresnel lens, etc.
  • a catadioptric system also called a pancake lens
  • a reflective polarizer or the like it is preferable to apply to the lens group 531, since this makes it possible to make the lens group 531 thin and lightweight.
  • the optical system 507B shown in FIG. 2B has a pair of lens groups 532, a lens 533, a reflector 534, and a reflector 535.
  • the light of an image displayed on the display unit of the display module 506 is reflected by the reflector 535, passes through the lens 533, is reflected by the reflector 534, passes through the lens group 532, and reaches the eye 551.
  • the degree of freedom in design is increased.
  • a lens 533 that functions as a relay lens between the two reflectors (reflectors 534 and 535) the degree of freedom in design can be further increased.
  • the display module 506 is positioned in front of the eye 551, but by changing the orientation of the reflectors and the number of reflectors, the display module can be positioned in various positions.
  • the optical system 507C shown in FIG. 2C has a light guide plate 537, and a pair of lenses 536, reflectors 538, and reflectors 539. Note that here, there is one light guide plate 537, but it may be separate for each eye.
  • the light emitted from the display module 506 passes through the lens 536, is reflected by the reflector 538, is guided inside the light guide plate 537, and is then reflected by the reflector 539 to reach the eye 551.
  • This configuration there is no need to provide a lens in front of the eye 551, making it possible to create a thin and lightweight device.
  • step S01 the gaze detection unit 501 captures an image of the user's eye 551 and its vicinity, and outputs the image information to the coordinate detection unit 503.
  • step S02 the coordinate detection unit 503 calculates viewpoint coordinates from the image information and outputs them to the image generation unit 504 as coordinate information.
  • step S03 the posture detection unit 502 detects the orientation of the user's head and outputs it to the image generation unit 504 as posture information.
  • step S04 the image generation unit 504 generates first image data based on the orientation information. Also, based on the coordinate information, it generates resolution information for each block 521. Then, it outputs the first image data and the resolution information to the data generation unit 505.
  • step S05 the data generation unit 505 generates second image data by performing thinning processing on the first data for each block based on the resolution information, and outputs the generated second image data to the display module 506.
  • the resolution information may also be output to the display module 506. At this time, by transmitting the resolution information during the blank period between the frames, it is possible to prevent delays in data transmission.
  • step S06 the circuit unit 516 generates third image data that has been subjected to an interpolation process to fill in the missing data in the blocks that have been subjected to the thinning process of the second image data, and outputs the third image data to the display unit 515.
  • the interpolation process may be performed based on the resolution information input from the data generation unit 505.
  • step S07 the display unit 515 displays an image based on the third image data.
  • the above is an example of how the display system operates over one frame period.
  • the amount of data transmission can be reduced, making it possible to display high-quality moving images with low power consumption.
  • the amount of data transmission can be reduced, it is possible to increase the frame frequency, making it possible to display smooth moving images.
  • This embodiment can be implemented by combining at least a portion of it with other embodiments described in this specification.
  • the pixel density (resolution) of the display unit 13 is preferably 1000 ppi or more and 10000 ppi or less. For example, it may be 2000 ppi or more and 6000 ppi or less, or 3000 ppi or more and 5000 ppi or less.
  • the display unit 13 can support various screen ratios, such as 1:1 (square), 4:3, 16:9, and 16:10.
  • a display element may sometimes be referred to as "device.”
  • a display element, a light-emitting element, and a liquid crystal element may be referred to as a display device, a light-emitting device, and a liquid crystal device, for example.
  • Display device 10A receives various signals and power supply potentials from the outside via terminal section 14, and can display images using display elements provided in display section 13.
  • Various elements can be used as the display elements.
  • Representative examples include light-emitting elements that have the function of emitting light, such as organic EL elements and LED elements, liquid crystal elements, and MEMS (Micro Electro Mechanical Systems) elements.
  • a number of layers are provided between substrate 11 and substrate 12, and each layer is provided with transistors for performing circuit operations or display elements for emitting light.
  • pixel circuits having the function of controlling the operation of the display elements are provided.
  • drive circuits having the function of controlling the pixel circuits are provided.
  • the functional circuit corresponds to the circuit section illustrated in embodiment 1.
  • FIG. 4B shows a perspective view that illustrates the configuration of each layer provided between substrate 11 and substrate 12 of display device 10A.
  • a layer 20 is provided on the substrate 11.
  • the layer 20 has a driving circuit 30, a functional circuit 40, and an input/output circuit 80.
  • the layer 20 has a transistor 21 (also called a "Si transistor” or “SiFET”) having silicon in a channel formation region 22.
  • the substrate 11 is, for example, a silicon substrate.
  • a silicon substrate is preferable because it has higher thermal conductivity than a glass substrate.
  • the transistor 21 can be, for example, a transistor having single crystal silicon in the channel formation region (also called a "c-Si transistor").
  • a transistor having single crystal silicon in the channel formation region is used as the transistor provided in the layer 20
  • the on-current of the transistor can be increased. This is preferable because the circuit in the layer 20 can be driven at high speed.
  • the display device 10A can be formed in which an accelerator such as a CPU or GPU, an application processor, etc. are integrally provided with the display unit.
  • a transistor having polycrystalline silicon in a channel formation region may be provided in layer 20.
  • Low temperature polysilicon LTPS: Low Temperature Poly Silicon
  • LTPS transistor a transistor having LTPS in a channel formation region
  • OS transistor may be provided in layer 20 as necessary.
  • the driving circuit 30 has, for example, a gate driver circuit (also called a “scanning line driving circuit"), a source driver circuit (also called a "video signal line driving circuit”), and the like.
  • the driving circuit 30 may have an arithmetic circuit, a memory circuit, a power supply circuit, and the like.
  • the gate driver circuit, the source driver circuit, and other circuits can be arranged overlapping the display unit 13, the width of the non-display area (also called a frame) existing on the periphery of the display unit 13 of the display device 10A can be made extremely narrow compared to the case where these circuits and the display unit 13 are arranged side by side, and the display device 10A can be made smaller.
  • the functional circuit 40 has, for example, the function of an application processor for controlling each circuit in the display device 10A and generating signals for controlling each circuit.
  • the functional circuit 40 may also have a circuit for correcting image data such as an accelerator such as a CPU or GPU.
  • the functional circuit 40 may also have an LVDS (Low Voltage Differential Signaling) circuit, a MIPI (Mobile Industry Processor Interface) circuit, and a D/A (Digital to Analog) conversion circuit, which function as an interface for receiving image data from outside the display device 10A.
  • the functional circuit 40 may also have a circuit for compressing and expanding image data, a power supply circuit, etc. It is also possible to use an external arithmetic device instead of the functional circuit 40 without providing the functional circuit 40 in the display device 10A. In addition, some of the functions of the functional circuit 40 may be provided on the layer 50 side.
  • the layer 50 is provided on the layer 20.
  • the layer 50 has a pixel circuit group 55 including a plurality of pixel circuits 51.
  • the layer 50 may be provided with an OS transistor.
  • the pixel circuit 51 may be configured to include an OS transistor.
  • the layer 50 may be provided by stacking on the layer 20.
  • a Si transistor may be provided in layer 50.
  • pixel circuit 51 may be configured to include a transistor having single crystal silicon or polycrystalline silicon in the channel formation region.
  • LTPS may be used as the polycrystalline silicon.
  • layer 50 may be formed on another substrate and bonded to layer 20.
  • layer 50 may be formed on another substrate, and only layer 50 may be transferred from the substrate onto layer 20.
  • layer 50 may be formed on another substrate, layer 50 may be peeled off from the substrate, and layer 50 may be provided on a flexible substrate (substrate with flexibility).
  • the pixel circuit 51 may be composed of multiple types of transistors using different semiconductor materials.
  • the transistors may be provided in different layers for each type of transistor.
  • the Si transistors and the OS transistors may be provided in a stacked state. By providing the transistors in a stacked state, the area occupied by the pixel circuit 51 is reduced. This can improve the resolution of the display device 10A.
  • LTPO a configuration in which LTPS transistors and OS transistors are combined may be referred to as LTPO.
  • the transistor 52 which is an OS transistor
  • Such an OS transistor has a characteristic of having a very low off-state current. Therefore, it is preferable to use an OS transistor as a transistor provided in a pixel circuit, in particular, because analog data written to the pixel circuit can be retained for a long period of time.
  • the functional circuit 40 when used as a CPU and an OS transistor is used for the CPU, it can be a normally-off CPU (also called a "NoffCPU" (registered trademark)).
  • the NoffCPU can stop the power supply to circuits in the NoffCPU that do not need to operate, and put the circuits into a standby state. When the power supply is stopped, the circuits that are in a standby state do not consume power. Therefore, the NoffCPU can minimize power consumption.
  • Layer 60 is provided on layer 50.
  • Substrate 12 is provided on layer 60.
  • Substrate 12 is preferably a light-transmitting substrate or a layer made of a light-transmitting material.
  • a plurality of light-emitting elements 61 are provided on layer 60.
  • Layer 60 can be configured to be stacked on layer 50.
  • As light-emitting element 61 for example, an organic electroluminescence element (also called organic EL element) can be used.
  • light-emitting element 61 is not limited to this, and for example, an inorganic EL element made of an inorganic material can be used. Note that "organic EL element” and “inorganic EL element” may be collectively called “EL element”.
  • Light-emitting element 61 may have an inorganic compound such as quantum dots.
  • quantum dots can be used in the light-emitting layer to function as a light-emitting material.
  • the display device 10A can have a stacked structure of the light-emitting element 61, the pixel circuit 51, the driver circuit 30, and the functional circuit 40, and therefore the aperture ratio (effective display area ratio) of the pixel can be extremely high.
  • the aperture ratio of the pixel can be 40% or more and less than 100%, preferably 50% or more and 95% or less, and more preferably 60% or more and 95% or less.
  • the pixel circuits 51 can be arranged at an extremely high density, and the resolution of the pixel can be extremely high.
  • the pixel 230 can be arranged at a resolution of 2000 ppi or more, preferably 3000 ppi or more, more preferably 5000 ppi or more, and even more preferably 6000 ppi or more, and 20000 ppi or less, or 30000 ppi or less.
  • Such a display device 10A has extremely high resolution, it is suitable for head-mounted displays or glasses-type VR or AR devices. For example, even in a configuration in which the display unit of the display device 10A is viewed through an optical component such as a lens, the display device 10A has an extremely high-resolution display unit, so that even if the display unit is enlarged with a lens, the pixels are not visible, providing a highly immersive display.
  • the diagonal size of the display unit 13 may be 0.1 inches to 5.0 inches, preferably 0.5 inches to 2.0 inches, and more preferably 1 inch to 1.7 inches.
  • the diagonal size of the display unit 13 may be 1.5 inches or close to 1.5 inches.
  • the display device 10A can be applied to devices other than wearable electronic devices.
  • the diagonal size of the display unit 13 may exceed 2.0 inches.
  • the configuration of the transistors used in the pixel circuit 51 may be appropriately selected according to the diagonal size of the display unit 13.
  • the diagonal size of the display unit 13 is preferably 0.1 inches or more and 3 inches or less.
  • the diagonal size of the display unit 13 is preferably 0.1 inches or more and 30 inches or less, and more preferably 1 inch or more and 30 inches or less.
  • the diagonal size of the display unit 13 is preferably 0.1 inches or more and 50 inches or less, and more preferably 1 inch or more and 50 inches or less.
  • the diagonal size of the display unit 13 is preferably 0.1 inches or more and 200 inches or less, and more preferably 50 inches or more and 100 inches or less.
  • Display devices using single crystal Si transistors are very difficult to enlarge because it is difficult to enlarge the single crystal Si substrate.
  • LTPS transistors when LTPS transistors are used in a display device, it is difficult to accommodate larger sizes (typically, screen sizes exceeding 30 inches in diagonal size) because a laser crystallization device is used in the manufacturing process.
  • OS transistors are not restricted by the use of a laser crystallization device in the manufacturing process, and can be manufactured at a relatively low process temperature (typically 450°C or lower), so they can accommodate display devices with relatively large areas (typically, diagonal sizes of 50 inches to 100 inches).
  • LTPO can accommodate diagonal sizes of the display area (typically, 1 inch to 50 inches) in the area between when LTPS transistors are used and when OS transistors are used.
  • FIG. 5 is a block diagram illustrating the pixel circuit 51 in the display device 10A, the multiple wirings that connect the drive circuit 30 and the function circuit 40, and the bus wiring within the display device 10A.
  • the layer 50 has a plurality of pixel circuits 51 arranged in a matrix.
  • the layer 20 includes a drive circuit 30, a function circuit 40, and an input/output circuit 80.
  • the drive circuit 30 includes, as an example, a source driver circuit 31, a digital-to-analog converter (DAC) 32, a gate driver circuit 33, a level shifter 34, an amplifier circuit 35, an inspection circuit 36, an image generation circuit 37, and an image distribution circuit 38.
  • the function circuit 40 includes, as an example, a memory circuit (also called a "memory device”) 41, a GPU (also called an "AI accelerator") 42, an EL correction circuit 43, a timing generation circuit 44, a CPU 45, a sensor controller 46, a power supply circuit 47, a temperature sensor 48, and a brightness correction circuit 49.
  • the function circuit 40 has the function of an application processor.
  • the input/output circuit 80 supports transmission methods such as LVDS (Low Voltage Differential Signaling), and has a function of distributing control signals and image data input via the terminal unit 14 to the drive circuit 30 and the function circuit 40.
  • the input/output circuit 80 also has a function of outputting information from the display device 10A to the outside via the terminal unit 14.
  • FIG. 5 illustrates a configuration in which the circuits included in the drive circuit 30, the circuits included in the functional circuit 40, and the input/output circuit 80 are each electrically connected to the bus wiring BSL.
  • the source driver circuit 31 has a function of transmitting image data to the pixel circuit 51 of the pixel 230. Therefore, the source driver circuit 31 is electrically connected to the pixel circuit 51 via a wiring SL (also called a "video signal line"). Note that multiple source driver circuits 31 may be provided.
  • the digital-to-analog conversion circuit 32 has a function of converting image data that has been digitally processed by a GPU, a correction circuit, etc., described below, into analog data.
  • the image data converted into analog data is amplified by an amplifier circuit 35, such as an operational amplifier, and transmitted to the pixel circuit 51 via the source driver circuit 31. Note that the image data may be transmitted in the order of the source driver circuit 31, the digital-to-analog conversion circuit 32, and the pixel circuit 51.
  • the digital-to-analog conversion circuit 32 and the amplifier circuit 35 may also be included in the source driver circuit 31.
  • the gate driver circuit 33 has a function of selecting a pixel circuit in the pixel circuit 51 to which image data is to be sent. Therefore, the gate driver circuit 33 is electrically connected to the pixel circuit 51 via a wiring GL (also called a "scanning line"). Note that multiple gate driver circuits 33 may be provided in correspondence with the source driver circuits 31.
  • the level shifter 34 has the function of converting signals input to the source driver circuit 31, the digital-to-analog conversion circuit 32, the gate driver circuit 33, etc., to an appropriate level, for example.
  • the memory circuit 41 has a function of storing image data to be displayed in the pixel circuit 51.
  • the memory circuit 41 can be configured to store image data as digital data or analog data.
  • the memory circuit 41 When storing image data in the memory circuit 41, it is preferable that the memory circuit 41 is a non-volatile memory. In this case, for example, a NAND type memory can be used as the memory circuit 41.
  • the memory circuit 41 is a volatile memory.
  • an SRAM or a DRAM can be used as the memory circuit 41.
  • the GPU 42 has a function of performing processing to output image data read from the memory circuit 41 to the pixel circuit 51.
  • the GPU 42 is configured to perform pipeline processing in parallel, so that the image data to be output to the pixel circuit 51 can be processed at high speed.
  • the GPU 42 can also function as a decoder for restoring an encoded image.
  • Function circuit 40 may also include multiple circuits capable of improving the display quality of display device 10A. Such circuits may include, for example, a correction circuit (color adjustment, dimming) that detects color unevenness in the displayed image and corrects the color unevenness to create an optimal image. For example, when a light-emitting device using an organic EL is applied to the display element, function circuit 40 may be provided with an EL correction circuit that corrects image data according to the characteristics of the light-emitting device. As an example, function circuit 40 includes EL correction circuit 43.
  • a correction circuit color adjustment, dimming
  • artificial intelligence may be used for the image correction described above.
  • the current flowing through the pixel circuit (or the voltage applied to the pixel circuit) may be monitored and acquired, and the displayed image may be acquired by an image sensor or the like, and the current (or voltage) and the image may be treated as input data for an artificial intelligence calculation (e.g., an artificial neural network), and the output result may be used to determine whether or not the image needs to be corrected.
  • an artificial intelligence calculation e.g., an artificial neural network
  • artificial intelligence calculations can be applied not only to image correction, but also to up-conversion processing that increases the resolution of image data.
  • the GPU 42 in FIG. 5 illustrates blocks for performing various correction calculations (color unevenness correction 42a, up-conversion 42b, etc.).
  • Algorithms for upconverting image data can be selected from the Nearest Neighbor method, Bilinear method, Bicubic method, RAISR (Rapid and Accurate Image Super-Resolution) method, ANR (Anchored Neighborhood Regression) method, A+ method, SRCNN (Super-Resolution Convolutional Neural Network) method, etc.
  • the upconversion process may be configured to use different algorithms for each specific area of the display unit 13. For example, the user's point of gaze on the display unit 13 may be detected, and upconversion process of the point of gaze and the area near the point of gaze may be performed using an algorithm with a slower processing speed but higher accuracy, while upconversion process of areas other than the detected area may be performed using an algorithm with a faster processing speed but lower accuracy. With this configuration, the time required for upconversion process can be shortened. Also, the power consumption required for upconversion process can be reduced.
  • down-conversion processing may be performed to reduce the resolution of image data. If the resolution of the image data is greater than the resolution of the display unit 13, a portion of the image data may not be displayed on the display unit 13. In such a case, down-conversion processing can be performed to display the entire image data on the display unit 13.
  • the timing generation circuit 44 has, as an example, a function for controlling the drive frequency (sometimes called the "frame frequency,” “frame rate,” or “refresh rate”) at which an image is displayed. For example, when display device 10A displays a still image, the drive frequency can be lowered by the timing generation circuit 44, thereby reducing the power consumption of display device 10A.
  • a drive that reduces the power consumption of the display device by driving with a lowered drive frequency may be referred to as an idling stop (IDS) drive.
  • IDS idling stop
  • the CPU 45 has a function to perform general-purpose processing such as, for example, running an operating system, controlling data, performing various calculations, and running programs.
  • the CPU 45 has a role to execute commands such as writing or reading image data in the memory circuit 41, correcting image data, and operating the sensor described below.
  • the CPU 45 may have a function to send a control signal to at least one of the circuits included in the functional circuit 40.
  • the sensor controller 46 has, as an example, a function for controlling the sensor. Also, in FIG. 5, wiring SNCL is illustrated as wiring for electrically connecting to the sensor.
  • the sensor may be, for example, a touch sensor that may be provided on the display unit 13.
  • the sensor may be, for example, an illuminance sensor.
  • the power supply circuit 47 has a function of generating voltages to be supplied to the pixel circuits 51, the drive circuit 30, the function circuit 40, etc., as one example.
  • the power supply circuit 47 may also have a function of selecting the circuit to which the voltage is to be supplied. For example, the power supply circuit 47 can reduce the power consumption of the entire display device 10A by stopping the supply of voltage to the CPU 45, the GPU 42, etc., during the period when a still image is being displayed.
  • the display device can have a stacked structure of a display element, a pixel circuit, a driver circuit, and a functional circuit 40.
  • the driver circuit and the functional circuit which are peripheral circuits, can be arranged to overlap with the pixel circuit, and the width of the frame can be made extremely narrow, so that a display device with a small size can be obtained.
  • the display device according to one embodiment of the present invention can have a stacked structure, so that wiring connecting the circuits can be shortened, and therefore a display device with a reduced weight can be obtained.
  • the display device according to one embodiment of the present invention can have a display portion with improved pixel resolution, so that a display device with excellent display quality can be obtained.
  • ⁇ Display device 10B> 6A and 6B are perspective views of a display device 10B, which is a modification of the display device 10A.
  • Fig. 6B is a perspective view for explaining the configuration of each layer of the display device 10B. In order to reduce repetition of explanation, differences from the display device 10A will be mainly explained.
  • FIG. 7A shows an example of the configuration of pixel circuit group 55 of display device 10B.
  • FIG. 7B shows an example of the configuration of drive circuit 30 of display device 10B.
  • Partitions 59 and 39 are arranged in a matrix of m rows and n columns (m and n are integers of 2 or more).
  • partition 59 in the first row and first column is indicated as partition 59[1,1]
  • partition 59 in the mth row and nth column is indicated as partition 59[m,n].
  • partition 39 in the first row and first column is indicated as partition 39[1,1]
  • partition 39 in the mth row and nth column is indicated as partition 39[m,n].
  • sub-display section 19 in the first row and first column may be indicated as sub-display section 19[1,1].
  • Sub-display section 19[1,1] includes partition 59[1,1] and partition 39[1,1].
  • FIGS. 7A and 7B show the case where m is 4 and n is 8. That is, the pixel circuit group 55 and the drive circuit 30 are each divided into 32. Therefore, the display unit 13 is divided into 32.
  • Each of the multiple sections 59 has multiple pixel circuits 51, multiple wirings SL, and multiple wirings GL.
  • one of the multiple pixel circuits 51 is electrically connected to at least one of the multiple wirings SL and at least one of the multiple wirings GL.
  • section 59[i,j] (i is an integer between 1 and m, and j is an integer between 1 and n) and section 39[i,j] are provided to overlap.
  • the source driver circuit 31[i,j] of section 39[i,j] is electrically connected to the wiring SL of section 59[i,j].
  • the gate driver circuit 33[i,j] of section 39[i,j] is electrically connected to the wiring GL of section 59[i,j].
  • the source driver circuit 31[i,j] and the gate driver circuit 33[i,j] have the function of controlling the multiple pixel circuits 51 of section 59[i,j].
  • connection distance (wiring length) between the pixel circuit 51 in section 59[i,j] and the source driver circuit 31 and gate driver circuit 33 in section 39[i,j] can be made extremely short.
  • wiring resistance and parasitic capacitance are reduced, so the time required for charging and discharging is shortened, enabling high-speed driving to be achieved. Also, power consumption can be reduced. Also, a smaller and lighter device can be achieved.
  • the timing generation circuit 441, the input/output circuit 442, and the memory circuit 443 may be collectively referred to as the "local controller.”
  • the local controller may have circuits other than the timing generation circuit 441, the input/output circuit 442, and the memory circuit 443.
  • the local controller may not have one or more of the timing generation circuit 441, the input/output circuit 442, and the memory circuit 443.
  • timing generation circuit 441 in the section 39[i,j] is shown as timing generation circuit 441[i,j].
  • the input/output circuit 442 in the section 39[i,j] is shown as input/output circuit 442[i,j].
  • the memory circuit 443 in the section 39[i,j] is shown as memory circuit 443[i,j].
  • the functional circuit 40 supplies the input/output circuit 442[i,j] with operation parameters such as setting signals for the scanning direction and drive frequency of the gate driver circuit 33[i,j], and the number of pixels to be thinned out in image data when reducing the resolution (the number of pixels that are not rewritten when the image data is rewritten).
  • the timing generation circuit 441[i,j] has a function of determining the drive frequency of the section 39[i,j] in accordance with the operation parameters.
  • the timing generation circuit 441[i,j] has a function of determining the drive frequency of the sub-display unit 19 in the i-th row and j-th column in accordance with the operation parameters.
  • the operation of the source driver circuit 31[i,j] and the gate driver circuit 33[i,j] is controlled by the timing generation circuit 441[i,j].
  • the memory circuit 443[i,j] has a function of storing operating parameters such as resolution and drive frequency supplied to the section 39[i,j].
  • the memory circuit 443[i,j] also has a function of storing image data of an image to be displayed on the sub-display section 19[1,1]. In other words, the memory circuit 443[i,j] functions as a frame memory.
  • the memory circuit 443 may be a flash memory, MRAM, PRAM, ReRAM, FeRAM, DRAM, or SRAM. Alternatively, the memory circuit 443 may be a DOSRAM (registered trademark), NOSRAM (registered trademark), or the like.
  • DOSRAM registered trademark
  • NOSRAM registered trademark
  • each sub-display unit 19 by providing a memory circuit 443 for each sub-display unit 19, it is possible to rewrite the image data for each sub-display unit 19. For example, if a change occurs in part of the image data, it is only necessary to rewrite the image data for the sub-display unit 19 corresponding to the area where the change occurred. In other words, since there is no need to transmit image data for the entire display unit 13, the amount of image data transmitted can be reduced. This makes it possible to achieve power savings when transmitting data.
  • the input/output circuit 442 has a function of outputting information photoelectrically converted by the light receiving element to the functional circuit 40.
  • the functional circuit 40 may not be provided in the display device 10B, and an external device capable of functioning as the functional circuit 40 may be connected to the display device 10B. Signals may be input/output between the external device and the display device 10B via the terminal unit 14.
  • circuits other than the timing generation circuit 441, the input/output circuit 442, and the memory circuit 443 may be provided for each section 39.
  • the display device 10B has a configuration in which each section 39 has a source driver circuit 31 and a gate driver circuit 33. Therefore, the display unit 13 can be divided into sections 59 corresponding to the sections 39, and image data can be rewritten. For example, it is possible to rewrite image data only in sections of the display unit 13 where changes have occurred in the image, and to retain image data in sections where no changes have occurred, thereby reducing power consumption.
  • one of the display unit 13 divided into sections 59 may be referred to as a sub-display unit 19.
  • the sub-display unit 19 can also be said to be part of the display unit 13 divided into sections 39.
  • the display unit 13 is made up of multiple sub-display units 19. Therefore, it can also be said that the display unit 13 has multiple sub-display units 19.
  • the display device 10B described using Figures 6A, 6B, and 7A to 7C a case is shown in which the display unit 13 is divided into 32 sub-display units 19 in 4 rows and 8 columns.
  • the number of sub-display units 19 that the display unit 13 has is not limited to this.
  • the sub-display unit 19 Similar to the display unit 13, the sub-display unit 19 also has multiple pixels 230.
  • the sub-display unit 19 is controlled for each section 59, and each section 59 is controlled by a corresponding section 39.
  • the image display operation in one sub-display unit 19 is performed by multiple light-emitting elements 61, one section 59, and one section 39 working together.
  • the "sub-display unit 19" may include multiple light-emitting elements 61, one section 59, and one section 39.
  • one sub-display unit 19 is shown as a vertically long rectangle when the display unit 13 is viewed from the Z direction, but the planar shape of the sub-display unit 19 is not limited to this.
  • the planar shape of one sub-display unit 19 may differ depending on the shape of the display unit 13 and the number of divisions.
  • the planar shape of the sub-display unit 19 may be a horizontally long rectangle.
  • the planar shape of the sub-display unit 19 may be a square.
  • the display unit 13 may be configured to combine a vertically long sub-display unit 19, a horizontally long sub-display unit 19, and a square sub-display unit 19.
  • the display device 10B can arbitrarily set the drive frequency for image display for each sub-display unit 19 by using the timing generation circuit 44 of the functional circuit 40.
  • the functional circuit 40 has a function of controlling the operation of each of the multiple sections 39 and the multiple sections 59. In other words, the functional circuit 40 has a function of controlling the drive frequency and operation timing of each of the multiple sub-display units 19 arranged in a matrix.
  • the functional circuit 40 also has a function of adjusting synchronization between the sub-display units.
  • power consumption can be reduced by detecting the user's gaze point on the display unit 13 and varying the drive frequency for each sub-display unit 19 in response to the movement of the gaze point (in response to the movement of the user's line of sight).
  • FIG. 9A shows a display unit 13 having sub-display units 19 arranged in 4 rows and 8 columns.
  • FIG. 9A shows a first region S1 to a third region S3 centered on a gaze point G on the display unit 13.
  • Each of the multiple sub-display units 19 is assigned to either a first region 29A that overlaps with the first region S1 or the second region S2, or a second region 29B that overlaps with the third region S3. That is, each of the multiple sections 39 is assigned to either the first region 29A or the second region 29B.
  • the first region 29A includes an area that overlaps with the gaze point G.
  • the second region 29B includes a sub-display unit 19 located outside the first region 29A. (See FIG. 9B)
  • the second area 29B is an area that overlaps with the third area S3, which includes the stable fixation field, the induced field, and the auxiliary field, and is an area where the user's ability to distinguish is low. Therefore, even if the number of times image data is rewritten per unit time (hereinafter also referred to as the "number of times image is rewritten") is less in the second area 29B than in the first area 29A during image display, the actual display quality (hereinafter also referred to as the "actual display quality”) perceived by the user is less degraded.
  • the driving frequency (also referred to as the "second driving frequency”) of the sub-display unit 19 included in the second area 29B is lower than the driving frequency (also referred to as the "first driving frequency") of the sub-display unit 19 included in the first area 29A, the actual display quality is less degraded.
  • Lowering the drive frequency can reduce the power consumption of the display device.
  • lowering the drive frequency also reduces the display quality.
  • the display quality when displaying moving images is reduced.
  • by making the second drive frequency lower than the first drive frequency it is possible to reduce the power consumption in areas where the user's visibility is low, while suppressing the substantial degradation of the display quality.
  • the first drive frequency may be 30 Hz or more and 500 Hz or less, preferably 60 Hz or more and 500 Hz or less.
  • the second drive frequency is preferably equal to or less than the first drive frequency, more preferably equal to or less than 1/2 the first drive frequency, and even more preferably equal to or less than 1/5 the first drive frequency. Note that the unit of drive frequency (frame rate) may be "fps" instead of "Hz".
  • the area farther from the first area 29A may be set as the third area 29C (see FIG. 9C), and the drive frequency (also referred to as the "third drive frequency") of the sub-display units 19 included in the third area 29C may be set lower than that of the second area 29B.
  • the third drive frequency is preferably equal to or lower than the second drive frequency, more preferably equal to or lower than 1/2 the second drive frequency, and even more preferably equal to or lower than 1/5 the second drive frequency.
  • a transistor with an extremely low off-state current As the transistor that constitutes pixel circuit 51.
  • an OS transistor As the transistor that constitutes pixel circuit 51. Since OS transistors have an extremely low off-state current, they can hold image data supplied to pixel circuit 51 for a long period of time.
  • an OS transistor as transistor 52A.
  • the video scene displayed on the display unit 13 changes, an image with significantly different brightness, contrast, or color tone than the previous image may be displayed.
  • a difference occurs in the timing of image switching between the first area 29A and an area with a lower drive frequency than the first area 29A, which may result in a significant difference in brightness, contrast, or color tone between the two areas, compromising the actual display quality.
  • the image data in areas other than the first area 29A is first rewritten at the same drive frequency as the first area 29A, and then the drive frequency of the areas other than the first area 29A is lowered.
  • the image data in areas other than the first area 29A may be rewritten at the same drive frequency as the first area 29A, and if it is determined that the amount of change is within the certain amount, the drive frequency in areas other than the first area 29A may be reduced. Furthermore, if it is determined that the amount of change in the gaze point G is small, the drive frequency in areas other than the first area 29A may be further reduced.
  • the second drive frequency and the third drive frequency must both be an integer fraction of the first drive frequency.
  • the second drive frequency and the third drive frequency can be set to any value, not limited to an integer division of the first drive frequency.
  • the degree of freedom in setting the drive frequency can be increased. Therefore, the actual deterioration of the display quality can be reduced.
  • the areas set on the display unit 13 are not limited to the three areas of the first area 29A, the second area 29B, and the third area 29C. Four or more areas may be set on the display unit 13. By setting multiple areas on the display unit 13 and gradually lowering the drive frequency, it is possible to further reduce the actual degradation of the display quality.
  • the image displayed in the first area 29A may be subjected to the above-mentioned upconversion process.
  • the display quality can be improved.
  • the image displayed in an area other than the first area 29A may be subjected to the above-mentioned upconversion process.
  • the actual decrease in display quality when the drive frequency in an area other than the first area 29A is reduced can be reduced.
  • down-conversion processing may be performed on the image displayed in the area other than the first area 29A depending on the purpose. For example, by rewriting the image displayed in the area other than the first area 29A every few rows, every few columns, or every few pixels, high-speed rewriting and reduced power consumption can be achieved.
  • the upconversion process, downconversion process, and foveated rendering process associated with the display method exemplified here correspond to the interpolation process for filling in missing data exemplified in the first embodiment.
  • processing can be used as a method for restoring image data from which data has been thinned out for each area (block).
  • FIG. 10A shows some of the pixel circuits 51 included in the first area 29A.
  • FIG. 10A illustrates 36 pixel circuits 51 arranged in a matrix of 6 rows and 6 columns.
  • One image data is written to one pixel circuit 51.
  • 36 image data represented by image data A1 to A6, image data B1 to B6, image data C1 to C6, image data D1 to D6, image data E1 to E6, and image data F1 to F6 are written to the 36 pixel circuits 51 shown in FIG. 10A.
  • FIG. 10B shows some of the pixel circuits 51 included in the second area 29B.
  • four adjacent pixel circuits 51 are used as one pixel circuit.
  • the four pixel circuits 51 used as one pixel circuit are shown as pixel circuits 51a. The same image data can be written to the four pixel circuits 51 included in pixel circuit 51a.
  • image data A1 can be written to the four pixel circuits 51 included in pixel circuit 51a.
  • image data A2, image data B1, and image data B2 are not used, so the amount of image data sent to the sub-display unit 19 (section 39) can be reduced.
  • image data C1 when writing image data C1 to the four pixel circuits 51 included in pixel circuit 51a, image data C2, image data D1, and image data D2 are not used. Therefore, the amount of image data sent to the sub-display unit 19 (section 39) can be reduced.
  • the resolution of the sub-display unit 19 included in the first area 29A is 480 x 720 pixels
  • the resolution of the sub-display unit 19 included in the second area 29B can be considered to be 240 x 360 pixels. Therefore, the amount of image data sent to the sub-display unit 19 (section 39) included in the second area 29B will be 1/4 of that of the first area 29A.
  • the resolution can be considered to be 160 x 240 pixels.
  • the amount of image data sent to the sub-display unit 19 (section 39) included in the second area 29B is 1/9 of that of the first area 29A.
  • the amount of image data sent to the sub-display unit 19 can be reduced. Because the amount of image data used to display an image is reduced, the burden on the circuits included in the section 39, such as the input/output circuit 442, memory circuit 443, and drive circuit, can be reduced.
  • the source driver circuit writes image data to all pixels in one row simultaneously while the gate driver circuit selects the pixels in one row.
  • the source driver circuit needs to write image data to 4000 pixels while the gate driver circuit selects the pixels in one row.
  • the frame frequency is 120 Hz
  • the time for one frame is approximately 8.3 msec. Therefore, the gate driver circuit needs to select 2000 rows of pixels in approximately 8.3 msec, and the time for selecting one row of pixels, that is, the time for writing image data per pixel, is approximately 4.17 ⁇ sec.
  • the higher the resolution of the display section and the higher the frame frequency the more difficult it becomes to ensure sufficient time for rewriting image data.
  • the display section 13 is divided into four in the row direction. Therefore, in one sub-display section 19, the time it takes to write image data per pixel can be four times longer than when the display section 13 is not divided. According to one aspect of the present invention, even when the frame frequency is set to 240 Hz or even 360 Hz, it is easy to ensure the time required to rewrite image data, thereby realizing a display device with high display quality.
  • the display unit 13 is divided into four in the row direction, so the length of the wiring SL that electrically connects the source driver circuit and the pixel circuit is reduced to one-quarter. As a result, the resistance value and parasitic capacitance of the wiring SL are each reduced to one-quarter, and the time required to write (rewrite) image data can be shortened.
  • the display unit 13 is divided into eight in the column direction, so the length of the wiring GL that electrically connects the gate driver circuit and the pixel circuit is reduced to one-eighth.
  • the resistance value and parasitic capacitance of the wiring GL are each reduced to one-eighth, improving signal degradation and delay and making it easier to ensure the time required for rewriting image data.
  • the display device 10B With the display device 10B according to one embodiment of the present invention, it is easy to ensure sufficient time for writing image data, and therefore high-speed rewriting of the displayed image can be realized. This makes it possible to realize a display device with high display quality. In particular, it makes it possible to realize a display device that excels in displaying moving images.
  • Example of display module configuration Next, a configuration example of a display module including the display device 10 (the display device 10A or the display device 10B) will be described.
  • FIGS. 11A to 11C are perspective views of the display module 300.
  • the display module 300 has a structure in which an FPC 304 (Flexible Printed Circuit) is provided on the terminal portion 14 of the display device 10A.
  • the FPC 304 has a structure in which wiring is provided on a film made of an insulating material.
  • the FPC 304 is flexible.
  • the FPC 304 functions as wiring for supplying video signals, control signals, power supply potential, and the like from the outside to the display device 10A.
  • An IC may also be mounted on the FPC 304.
  • the display module 300 shown in FIG. 11B has a configuration in which a display device 10A is provided on a printed wiring board 301.
  • the printed wiring board 301 has a structure in which wiring is provided inside or on the surface, or both inside and on the surface, of a substrate made of an insulating material.
  • the terminal portion 14 of the display device 10A and the terminal portion 302 of the printed wiring board 301 are electrically connected via a wire 303.
  • the wire 303 can be formed by wire bonding.
  • ball bonding or wedge bonding can be used as the wire bonding.
  • the electrical connection between the display device 10A and the printed wiring board 301 may be achieved by a method other than wire bonding.
  • the electrical connection between the display device 10A and the printed wiring board 301 may be achieved by an anisotropic conductive adhesive or bumps.
  • the terminal portion 302 of the printed wiring board 301 is electrically connected to the FPC 304.
  • the terminal portion 14 and the FPC 304 may be electrically connected via the printed wiring board 301.
  • the spacing (pitch) of the multiple electrodes in the terminal portion 14 can be converted to the spacing of the multiple electrodes in the terminal portion 302 using wiring formed on the printed wiring board 301. In other words, even when the pitch of the electrodes in the terminal portion 14 is different from the pitch of the electrodes in the FPC 304, the electrodes of both can be electrically connected.
  • various elements such as resistor elements, capacitor elements, and semiconductor elements can be provided on the printed wiring board 301.
  • the terminal portion 302 may be electrically connected to a connection portion 305 provided on the underside of the printed wiring board 301 (the side on which the display device 10A is not provided).
  • the connection portion 305 a socket-type connection portion, the display module 300 can be easily attached to and detached from other devices.
  • ⁇ Example of pixel circuit configuration> 12A and 12B show a configuration example of a pixel circuit 51 and a light-emitting element 61 connected to the pixel circuit 51.
  • Fig. 12A is a diagram showing the connections of the elements
  • Fig. 12B is a diagram showing a schematic hierarchical relationship between a layer 20 including a driver circuit, a layer 50 including a plurality of transistors included in the pixel circuit, and a layer 60 including a light-emitting element.
  • the pixel circuit 51 shown as an example in FIG. 12A and FIG. 12B includes a transistor 52A, a transistor 52B, a transistor 52C, and a capacitor 53.
  • the transistors 52A, 52B, and 52C can be OS transistors.
  • Each of the OS transistors 52A, 52B, and 52C preferably includes a backgate electrode.
  • the backgate electrode can be configured to receive the same signal as the gate electrode, or the backgate electrode can be configured to receive a signal different from the gate electrode.
  • Transistor 52B has a gate electrode electrically connected to transistor 52A, a first electrode electrically connected to light-emitting element 61, and a second electrode electrically connected to wiring ANO.
  • Wiring ANO is a wiring for providing a potential for supplying a current to light-emitting element 61.
  • Transistor 52A has a first terminal electrically connected to the gate electrode of transistor 52B, a second terminal electrically connected to the wiring SL that functions as a source line, and a gate electrode that has the function of controlling the conductive state or non-conductive state based on the potential of the wiring GL1 that functions as a gate line.
  • the transistor 52C has a first terminal electrically connected to the wiring V0, a second terminal electrically connected to the light-emitting element 61, and a gate electrode that has a function of controlling the conductive state or non-conductive state based on the potential of the wiring GL2 that functions as a gate line.
  • the wiring V0 is a wiring for providing a reference potential and a wiring for outputting the current flowing through the pixel circuit 51 to the drive circuit 30 or the functional circuit 40.
  • Capacitor 53 has a conductive film electrically connected to the gate electrode of transistor 52B and a conductive film electrically connected to the second electrode of transistor 52C.
  • the light-emitting element 61 has a first electrode electrically connected to the first electrode of the transistor 52B and a second electrode electrically connected to the wiring VCOM.
  • the wiring VCOM is a wiring for providing a potential for supplying a current to the light-emitting element 61.
  • a current value that can be used to set pixel parameters can be output from the wiring V0.
  • the wiring V0 can function as a monitor line for outputting the current flowing through the transistor 52B or the current flowing through the light-emitting element 61 to the outside.
  • the current output to the wiring V0 is converted to a voltage by a source follower circuit or the like and output to the outside. Alternatively, it can be converted to a digital signal by an A-D converter or the like and output to the functional circuit 40, etc.
  • the light-emitting element described in one embodiment of the present invention is a self-emitting display element such as an organic EL element (also called an OLED (Organic Light Emitting Diode)).
  • the light-emitting element electrically connected to the pixel circuit can be a self-emitting light-emitting element such as an LED (Light Emitting Diode), a micro LED, a QLED (Quantum-dot Light Emitting Diode), a semiconductor laser, etc.
  • the wiring electrically connecting the pixel circuit 51 and the drive circuit 30 can be shortened, and the wiring resistance of the wiring can be reduced. Therefore, data can be written at high speed, and the display device 10A can be driven at high speed. As a result, even if the display device 10A has a large number of pixel circuits 51, a sufficient frame period can be secured, and the pixel density of the display device 10A can be increased. In addition, by increasing the pixel density of the display device 10A, the resolution of the image displayed by the display device 10A can be increased. For example, the pixel density of the display device 10A can be 1000 ppi or more, 5000 ppi or more, or 7000 ppi or more. Therefore, the display device 10A can be used as a display device for AR or VR, for example, and can be suitably applied to electronic devices such as HMDs in which the display unit is close to the user.
  • FIG. 12A and FIG. 12B show an example of pixel circuit 51 having a total of three transistors, one embodiment of the present invention is not limited to this. Below, an example of the configuration of a pixel circuit that can be applied to pixel circuit 51 and an example of a driving method will be described.
  • the pixel circuit 51A shown in FIG. 13A includes a transistor 52A, a transistor 52B, and a capacitor 53.
  • FIG. 13A also shows a light-emitting element 61 connected to the pixel circuit 51A.
  • the pixel circuit 51A is electrically connected to wiring SL, wiring GL, wiring ANO, and wiring VCOM.
  • the pixel circuit 51A has a configuration in which the transistor 52C is removed from the pixel circuit 51 shown in FIG. 12A, and wiring GL1 and wiring GL2 are replaced with wiring GL.
  • the gate of transistor 52A is electrically connected to wiring GL, one of its source and drain is electrically connected to wiring SL, and the other is electrically connected to the gate of transistor 52B and one electrode of capacitor C1.
  • One of the source and drain of transistor 52B is electrically connected to wiring ANO, and the other is electrically connected to the anode of light-emitting element 61.
  • the other electrode of capacitor C1 is electrically connected to the anode of light-emitting element 61.
  • the cathode of light-emitting element 61 is electrically connected to wiring VCOM.
  • the pixel circuit 51B shown in FIG. 13B has a configuration in which a transistor 52C is added to the pixel circuit 51A. In addition, the pixel circuit 51B is electrically connected to the wiring V0.
  • Pixel circuit 51C shown in FIG. 13C is an example in which transistors having a pair of gates electrically connected are used as transistors 52A and 52B of pixel circuit 51A.
  • Pixel circuit 51D shown in FIG. 13D is an example in which the same transistor is used in pixel circuit 51B. This can increase the current that the transistor can pass. Note that, although transistors having a pair of gates electrically connected are used for all transistors here, this is not limited to this. Furthermore, transistors having a pair of gates that are electrically connected to different wirings may also be used. For example, reliability can be improved by using a transistor in which one of the gates is electrically connected to a source.
  • the pixel circuit 51E shown in FIG. 14A has a configuration in which a transistor 52D is added to the pixel circuit 51B described above.
  • the pixel circuit 51E is also electrically connected to wirings GL1, GL2, and GL3 that function as gate lines. Note that in this embodiment and the like, the wirings GL1, GL2, and GL3 may be collectively referred to as wirings GL. Therefore, the number of wirings GL is not limited to one, and may be multiple.
  • the gate of transistor 52D is electrically connected to wiring GL3, one of the source and drain is electrically connected to the gate of transistor 52B, and the other is electrically connected to wiring V0.
  • the gate of transistor 52A is electrically connected to wiring GL1, and the gate of transistor 52C is electrically connected to wiring GL2.
  • transistor 52B By simultaneously turning on transistors 52C and 52D, the source and gate of transistor 52B have the same potential, and transistor 52B can be turned off. This makes it possible to forcibly cut off the current flowing through light-emitting element 61.
  • This type of pixel circuit is suitable for use in a display method in which display periods and off periods are alternated.
  • the pixel circuit 51F shown in FIG. 14B is an example in which a capacitance 53A is added to the pixel circuit 51E.
  • the capacitance 53A functions as a storage capacitance.
  • Pixel circuit 51G shown in FIG. 14C and pixel circuit 51H shown in FIG. 14D are examples of pixel circuit 51E and pixel circuit 51F, respectively, to which a transistor having a pair of gates is applied.
  • Transistors 52A, 52C, and 52D are transistors in which a pair of gates are electrically connected, and transistor 52B is a transistor in which one gate is electrically connected to its source.
  • FIG. 15 shows a timing chart relating to a method of driving a display device to which pixel circuit 51E is applied.
  • the diagram shows the transition of the potential of wiring GL1[k], wiring GL2[k], and wiring GL3[k], which are gate lines in the kth row, and wiring GL1[k+1], wiring GL2[k+1], and wiring GL3[k+1], which are gate lines in the k+1th row.
  • FIG. 15 also shows the timing of a signal provided to wiring SL, which functions as a source line.
  • an example of a driving method is shown in which one horizontal period is divided into a light-on period and a light-off period.
  • the horizontal period of the kth row and the horizontal period of the k+1th row are shifted by the selection period of the gate line.
  • a high-level potential is applied to the wiring GL1[k] and the wiring GL2[k], and a source signal is applied to the wiring SL.
  • a source signal is applied to the wiring SL.
  • a low-level potential is applied to the wiring GL1[k] and the wiring GL2[k], bringing the transistors 52A and 52C into a non-conducting state, and the gate potential of the transistor 52B is held.
  • the off period will be described.
  • a high-level potential is applied to the wiring GL2[k] and the wiring GL3[k].
  • the transistors 52C and 52D are turned on, and the same potential is supplied to the source and gate of the transistor 52B, causing almost no current to flow through the transistor 52B.
  • This turns off the light-emitting element 61.
  • All the sub-pixels located in the kth row are turned off.
  • the sub-pixels in the kth row are maintained in the off state until the next lighting period.
  • the k+1th row goes into an off period, and all sub-pixels in the k+1th row go into an off state, as described above.
  • a driving method in which the display is not constantly lit during one horizontal period, but rather there is an off period during one horizontal period can also be called duty driving.
  • duty driving it is possible to reduce the afterimage phenomenon when displaying moving images, thereby realizing a display device with high video display performance.
  • so-called VR sickness can be alleviated by reducing the afterimage.
  • the ratio of the on period to one horizontal period can be called the duty ratio.
  • a duty ratio of 50% means that the on period and the off period are the same length.
  • the duty ratio can be freely set and can be adjusted as appropriate within a range of, for example, higher than 0% and less than 100%.
  • 16A shows a perspective view of a glasses-type (goggle-type) electronic device 100 as an example of a wearable electronic device.
  • a pair of display devices 10 (a display device 10_L and a display device 10_R), a motion detection unit 101, a gaze detection unit 102, a calculation unit 103, and a communication unit 104 are provided in a housing 105.
  • the display device 10 provided in the electronic device 100 the display device 10A or the display device 10B described in the above embodiment can be used.
  • the calculation unit 103 may have the functions of the image generation unit and the data generation unit exemplified in the first embodiment. Also, either the gaze detection unit 102 or the calculation unit 103 may have the functions of the coordinate detection unit exemplified in the first embodiment.
  • 16B is a block diagram of the electronic device 100 of FIG. 16A.
  • the electronic device 100 has a display device 10_L, a display device 10_R, a motion detection unit 101, a gaze detection unit 102, a calculation unit 103, and a communication unit 104, and transmits and receives various signals to and from each other via a bus wiring BW.
  • the display device 10_L and the display device 10_R each have a plurality of pixels 230, a drive circuit 30, and a function circuit 40. Note that the function circuit 40 may not be provided in one or both of the display device 10_L and the display device 10_R, and the calculation unit 103 may be used as the function circuit 40.
  • One pixel 230 includes one light-emitting element 61 and one pixel circuit 51.
  • the display device 10_L and the display device 10_R each include a plurality of light-emitting elements 61 and a plurality of pixel circuits 51.
  • the motion detection unit 101 has a function of detecting the movement of the housing 105, that is, the movement of the head of the user wearing the electronic device 100.
  • the motion detection unit 101 may use, for example, a motion sensor using MEMS technology.
  • the motion sensor may be a three-axis motion sensor or a six-axis motion sensor.
  • first information or "motion information.”
  • the gaze detection unit 102 has a function of acquiring information about the user's gaze. Specifically, it has a function of detecting the user's gaze.
  • the user's gaze may be acquired, for example, by an eye tracking method such as the Pupil Center Corneal Reflection method or the Bright/Dark Pupil Effect method. Alternatively, it may be acquired by an eye tracking method using a laser or ultrasound.
  • the calculation unit 103 has a function of calculating the user's gaze point using the gaze detection result in the gaze detection unit 102. In other words, it is possible to know which object the user is gazing at in the images displayed on the display devices 10_L and 10_R. It is also possible to know whether the user is gazing at a part other than the screen. Note that in this specification, the information regarding the user's gaze obtained by the gaze detection unit 102 (gaze detection result) may be referred to as "second information" or "gaze information”.
  • the calculation unit 103 has a function of performing drawing processing (calculation processing of image data) according to the movement of the housing 105.
  • the drawing processing according to the movement of the housing 105 in the calculation unit 103 is performed using the first information and image data input from the outside via the communication unit 104.
  • 360-degree omnidirectional image data can be used as the image data.
  • the 360-degree omnidirectional image data may be, for example, image data captured by an omnidirectional camera (omnidirectional camera, 360° camera), or may be image data generated by computer graphics or the like.
  • the calculation unit 103 has a function of converting the 360-degree omnidirectional image data into image data that can be displayed on the display device 10_L and the display device 10_R according to the first information.
  • the calculation unit 103 also has a function of using the second information to determine the size and shape of multiple areas to be set on the display unit of each of the display devices 10_L and 10_R. Specifically, the calculation unit 103 calculates a gaze point on the display unit according to the second information, and sets the first area S1 to the third area S3, etc. on the display unit based on the gaze point.
  • calculation unit 103 in addition to a central processing unit (CPU: Central Processing Unit), other microprocessors such as a DSP (Digital Signal Processor) and a GPU (Graphics Processing Unit) can be used alone or in combination. These microprocessors may also be realized by a PLD (Programmable Logic Device) such as an FPGA (Field Programmable Gate Array) or an FPAA (Field Programmable Analog Array).
  • CPU Central Processing Unit
  • DSP Digital Signal Processor
  • GPU Graphics Processing Unit
  • PLD Programmable Logic Device
  • FPGA Field Programmable Gate Array
  • FPAA Field Programmable Analog Array
  • the calculation unit 103 performs various data processing and program control by interpreting and executing commands from various programs using the processor.
  • the programs that can be executed by the processor may be stored in a memory area of the processor, or may be stored in a separately provided storage unit.
  • the storage unit for example, a storage device using non-volatile storage elements such as flash memory, MRAM (Magnetoresistive Random Access Memory), PRAM (Phase change RAM), ReRAM (Resistive RAM), and FeRAM (Ferroelectric RAM), or a storage device using volatile storage elements such as DRAM (Dynamic RAM) and SRAM (Static RAM) may be used.
  • the communication unit 104 has the function of communicating with external devices wirelessly or via wires to obtain various data such as image data.
  • the communication unit 104 may be provided with, for example, a high-frequency circuit (RF circuit) and transmit and receive RF signals.
  • the high-frequency circuit is a circuit that converts between electromagnetic signals and electrical signals in a frequency band determined by the legislation of each country, and uses the electromagnetic signals to communicate wirelessly with other communication devices.
  • communication standards such as LTE (Long Term Evolution), GSM (Global System for Mobile Communication: registered trademark), EDGE (Enhanced Data Rates for GSM Evolution), CDMA2000 (Code Division Multiple Access 2000), WCDMA (Wideband Code Division Multiple Access: registered trademark), or IEEE communication standard specifications such as Wi-Fi (registered trademark), Bluetooth (registered trademark), and ZigBee (registered trademark) can be used as communication protocols or communication technologies.
  • LTE Long Term Evolution
  • GSM Global System for Mobile Communication: registered trademark
  • EDGE Enhanced Data Rates for GSM Evolution
  • CDMA2000 Code Division Multiple Access 2000
  • WCDMA Wideband Code Division Multiple Access: registered trademark
  • IEEE communication standard specifications such as Wi-Fi (registered trademark), Bluetooth (registered trademark), and ZigBee (registered trademark)
  • 3G third generation mobile communication system
  • 4G fourth generation mobile communication system
  • 5G fifth generation mobile communication system defined by the International Telecommunications Union (ITU)
  • ITU International Telecommunications Union
  • the communication unit 104 may also have external ports such as a terminal for connecting to a LAN (Local Area Network), a terminal for receiving digital broadcasts, and a terminal for connecting an AC adapter.
  • a terminal for connecting to a LAN Local Area Network
  • a terminal for receiving digital broadcasts and a terminal for connecting an AC adapter.
  • Each of the display devices 10_L and 10_R has a plurality of light-emitting elements 61, a plurality of pixel circuits 51, a drive circuit 30, and a functional circuit 40.
  • the pixel circuit 51 has a function of controlling the light emission of the light-emitting elements 61.
  • the drive circuit 30 has a function of controlling the pixel circuit 51.
  • the functional circuit 40 may not be provided in one or both of the display devices 10_L and 10_R, and the calculation unit 103 may be used as the functional circuit 40.
  • the information on the multiple regions in the display unit of the display device determined by the calculation unit 103 is used for driving the display unit to have different resolutions for each region.
  • the functional circuit 40 has a function of controlling the drive circuit 30 to perform a high-resolution display in regions close to the gaze point, and to control the drive circuit 30 to perform a low-resolution display in regions farther from the gaze point.
  • a low-resolution display can be achieved by rewriting image data every other pixel or every few pixels. Reducing the number of pixels for which image data is rewritten can reduce the power consumption of the display device. Also, pixels that are not being rewritten may emit light, but it is preferable that they do not emit light. Stopping the emission of light from pixels that are not being rewritten can reduce the power consumption of the display device.
  • a calculation unit 103 may be provided separately from the functional circuit 40.
  • the calculation unit 103 it is possible to have the calculation unit 103 take on high-load calculation processes such as drawing processing according to the movement of the housing 105 and determining multiple areas (first area S1 to third area S3) according to the gaze point, which will be described later.
  • the function circuit 40 take on the process of controlling the drive circuit 30, it is possible to reduce the size of the circuit and the power consumption.
  • the function of outputting a control signal for the drive circuit 30 can be separated from the calculation unit 103 and performed by the functional circuit 40. Therefore, the load is not concentrated on one calculation unit, and the load on the calculation unit can be suppressed. Therefore, it is possible to reduce the power consumption overall.
  • the electronic device 100 may also be provided with a sensor 125.
  • the sensor 125 may have a function of acquiring information on one or more of the user's vision, hearing, touch, taste, and smell. More specifically, the sensor 125 may have a function of detecting or measuring information on one or more of the following: force, displacement, position, speed, acceleration, angular velocity, rotation speed, distance, light, magnetism, temperature, sound, time, electric field, current, voltage, power, radiation, humidity, gradient, vibration, odor, and infrared light.
  • the electronic device 100 may be provided with one or more sensors 125.
  • the sensor 125 may be used to measure the surrounding temperature, humidity, illuminance, odor, etc.
  • the sensor 125 may also be used to obtain information for personal authentication using, for example, a fingerprint, palm print, iris, retina, pulse shape (including vein shape and artery shape), or face.
  • the sensor 125 may also be used to measure the number of times the user blinks, eyelid behavior, pupil size, body temperature, pulse rate, or oxygen saturation in the blood, and detect the user's fatigue level and health condition, etc.
  • the electronic device 100 may detect the user's fatigue level and health condition, etc., and display a warning, etc. on the display device 10.
  • the operation of electronic device 100 may also be controlled by detecting the movement of the user's line of sight and eyelids. Since the user does not need to touch electronic device 100 to operate it, input operations can be performed without holding anything in both hands (both hands are free).
  • the electronic device 100 may also be provided with an imaging device 129 for capturing images of the surroundings.
  • the imaging device 129 may capture images of the surroundings and display them on the display device 10. Other information may be superimposed on the image captured by the imaging device 129 and displayed on the display device 10.
  • FIG. 17A is a perspective view showing electronic device 100.
  • housing 105 of electronic device 100 has, in addition to a pair of display devices 10_L, 10_R, and a calculation unit 103, a mounting unit 106, a cushioning member 107, a pair of lenses 108, and the like, as an example.
  • the pair of display devices 10_L and 10_R are each provided in a position inside housing 105 that can be viewed through lens 108.
  • the housing 105 shown in FIG. 17A is also provided with an input terminal 109 and an output terminal 110.
  • the input terminal 109 can be connected to a cable that supplies an image signal (image data) from a video output device or the like, or power for charging a battery (not shown) provided within the housing 105.
  • the output terminal 110 functions as an audio output terminal, for example, and can be connected to earphones, headphones, etc.
  • the housing 105 has a mechanism capable of adjusting the left-right positions of the lens 108 and the display devices 10_L and 10_R so that they are optimally positioned according to the position of the user's eyes. It is also preferable that the housing 105 has a mechanism for adjusting the focus by changing the distance between the lens 108 and the display devices 10_L and 10_R.
  • the cushioning member 107 is the part that comes into contact with the user's face (forehead, cheeks, etc.).
  • the cushioning member 107 comes into close contact with the user's face, preventing the intrusion of external light (light leakage), and enhancing the sense of immersion.
  • a soft material for the cushioning member 107 so that it comes into close contact with the user's face when the user wears the electronic device 100. Using such a material is preferable because it feels good on the skin and does not make the user feel cold when worn in cold seasons.
  • the electronic device may further include an earphone 106A.
  • the earphone 106A includes a communication unit (not shown) and has a wireless communication function.
  • the earphone 106A can output audio data using the wireless communication function.
  • the earphone 106A may also include a vibration mechanism to function as a bone conduction earphone.
  • the earphone 106A can be directly connected to the mounting section 106 or connected by wire, like the earphone 106B shown in FIG. 17B.
  • the earphone 106B and the mounting section 106 may have a magnet. This allows the earphone 106B to be fixed to the mounting section 106 by magnetic force, which is preferable as it makes storage easier.
  • FIG. 18 is a flowchart for explaining an example of the operation of the electronic device 100.
  • the motion detection unit 101 acquires the first information (information regarding the motion of the housing 105) (step E11).
  • the gaze detection unit 102 acquires second information (information relating to the user's gaze) (step E12).
  • the calculation unit 103 performs a drawing process of 360-degree omnidirectional image data based on the first information (step E13).
  • Step E13 will now be described with a specific example.
  • the schematic diagram shown in FIG. 19A illustrates a user 112 positioned at the center of 360-degree omnidirectional image data 111.
  • the user can view an image 114A in a direction 113A displayed on the display device 10 of the electronic device 100.
  • the schematic diagram shown in FIG. 19B shows how user 112 moves his/her head from the schematic diagram in FIG. 19A to view image 114B in direction 113B.
  • image 114A changes to image 114B in response to the movement of the housing of electronic device 100
  • user 112 can recognize the space represented by image data 111 in all 360 degrees directions.
  • the housing of the electronic device 100 moves in response to the movement of the head of the user 112.
  • the calculation unit 103 determines, based on the second information, a number of regions corresponding to the gaze point G for the display unit area of the display device (step E14). For example, as shown in FIG. 20A, a first region S1 including the gaze point G is determined, and a second region S2 adjacent to the first region S1 is determined. The outside of the second region is defined as a third region S3.
  • Step E14 will be explained using a specific example.
  • the discriminative visual field is the area where visual functions such as visual acuity and color discrimination are at their best, and refers to the area within approximately 5° of the center of the visual field (including the point of gaze).
  • the effective visual field is the area in which specific information can be instantly identified by eye movement alone, and refers to the adjacent area outside the discriminative visual field, within approximately 30° horizontally and 20° vertically of the center of the visual field (point of gaze).
  • the stable gaze field is the area in which specific information can be identified effortlessly with head movement, and refers to the adjacent area outside the effective visual field, within approximately 90° horizontally and 70° vertically of the center of the visual field.
  • the induced visual field is the area in which the presence of a specific object can be detected, but the ability to identify it is low, and refers to the adjacent area outside the stable gaze field, within approximately 100° horizontally and 85° vertically of the center of the visual field.
  • the auxiliary visual field is an area where the ability to distinguish specific objects is extremely low and the presence of stimuli can be recognized, and refers to an area adjacent to and outside the induced visual field, within approximately 100°-200° horizontally and approximately 85°-130° vertically from the center of the visual field.
  • the image quality of image 114 is important from the discrimination field to the usable field.
  • the image quality of the discrimination field is crucial.
  • FIG. 20A is a schematic diagram showing a state in which a user 112 is observing an image 114 displayed on a display unit of a display device 10 provided in an electronic device 100 from the front (image display surface).
  • the image 114 shown in FIG. 20A also corresponds to the display unit.
  • the area on the image 114 that includes the discriminative visual field is referred to as the "first area S1,” and the area that includes the effective visual field is referred to as the "second area S2.”
  • the area that includes the stable fixation visual field, induced visual field, or auxiliary visual field is referred to as the "third area S3.”
  • the boundary (contour) between the first region S1 and the second region S2 is shown as a curved line, but is not limited to this.
  • the boundary (contour) between the first region S1 and the second region S2 may be a rectangle or a polygon. It may also be a shape that combines straight lines and curves.
  • the display section of the display device 10 may also be divided into two regions, with the region that includes the discriminatory visual field and the effective visual field being the first region S1, and the other region being the second region S2. In this case, the third region S3 is not formed.
  • FIG. 21A is a top view of image 114 displayed on the display unit of display device 10 of electronic device 100
  • FIG. 21B is a side view of image 114 displayed on the display unit of display device 10 of electronic device 100.
  • the horizontal angle of first region S1 is indicated as “angle ⁇ x1” and the horizontal angle of second region S2 is indicated as “angle ⁇ x2" (see FIG. 21A).
  • the vertical angle of first region S1 is indicated as “angle ⁇ y1” and the vertical angle of second region S2 is indicated as “angle ⁇ y2" (see FIG. 21B).
  • the angle ⁇ x1 for example, by setting the angle ⁇ x1 to 10° and the angle ⁇ y1 to 10°, the area of the first region S1 can be increased. In this case, part of the effective visual field is included in the first region S1. Furthermore, by setting the angle ⁇ x2 to 45° and the angle ⁇ y2 to 35°, the area of the second region S2 can be increased. In this case, part of the stable fixation field is included in the second region S2.
  • the position of the gaze point G fluctuates slightly due to fluctuations in the line of sight 113. For this reason, it is preferable that the angles ⁇ x1 and ⁇ y1 are each greater than or equal to 5° and less than 20°.
  • the gaze point G When the gaze 113 of the user 112 moves, the gaze point G also moves. Therefore, the first area S1 and the second area S2 also move. For example, when the amount of change in the gaze 113 exceeds a certain amount, it is determined that the gaze 113 has moved. That is, when the amount of change in the gaze point G exceeds a certain amount, it is determined that the gaze point G has moved. Also, when the amount of change in the gaze 113 falls below a certain amount, it is determined that the movement of the gaze 113 has stopped, and the first area S1 to the third area S3 are determined. That is, when the amount of change in the gaze point G falls below a certain amount, it is determined that the movement of the gaze point G has stopped, and the first area S1 to the third area S3 are determined.
  • the drive circuit 30 is controlled according to the multiple regions (first region S1 to third region S3) (step E15). For example, the drive frequency is adjusted according to the multiple regions.
  • pixel 230 in row p, column 1 is indicated as pixel 230[p,1]
  • pixel 230 in row 1 is indicated as pixel 230[p,1]
  • column q is indicated as pixel 230[1,q]
  • pixel 230 in row p, column q is indicated as pixel 230[p,q].
  • the circuit included in the gate driver circuit 33 functions, for example, as a scanning line driving circuit.
  • the circuit included in the source driver circuit 31 functions, for example, as a signal line driving circuit.
  • an OS transistor may be used as the transistor constituting the pixel 230, and a Si transistor may be used as the transistor constituting the driver circuit.
  • OS transistors have a low off-state current, and therefore power consumption can be reduced.
  • Si transistors have a higher operating speed than OS transistors, and therefore are suitable for use in the driver circuit.
  • OS transistors may be used as both the transistor constituting the pixel 230 and the transistor constituting the driver circuit.
  • Si transistors may be used as both the transistor constituting the pixel 230 and the transistor constituting the driver circuit.
  • Si transistors may be used as the transistor constituting the pixel 230, and OS transistors may be used as the transistor constituting the driver circuit.
  • both Si transistors and OS transistors may be used for the transistors that make up the pixel 230.Also, both Si transistors and OS transistors may be used for the transistors that make up the driver circuit.
  • the pixel 230 arranged in the rth row (r is an arbitrary number, and in this embodiment, etc., is an integer between 1 and p) is electrically connected to the gate driver circuit 33 via the rth line GL.
  • the pixel 230 arranged in the sth column (s is an arbitrary number, and in this embodiment, etc., is an integer between 1 and q) is electrically connected to the source driver circuit 31 via the sth line SL.
  • the pixel 230 in the rth row and sth column is shown as pixel 230[r, s].
  • the number of wirings GL electrically connected to the pixels 230 included in one row is not limited to one.
  • the number of wirings SL electrically connected to the pixels 230 included in one column is not limited to one.
  • the wirings GL and SL are just examples, and the wirings connected to the pixels 230 are not limited to the wirings GL and SL.
  • a full-color display can be achieved by arranging a pixel 230 that controls red light, a pixel 230 that controls green light, and a pixel 230 that controls blue light in a striped pattern, collectively functioning as one pixel 240, and controlling the amount of light emitted by each pixel 230 (light emission brightness).
  • each of the three pixels 230 functions as a sub-pixel. That is, each of the three sub-pixels controls the amount of light emitted, etc., of red light, green light, or blue light (see FIG. 22B1).
  • the color of light controlled by each of the three sub-pixels is not limited to a combination of red (R), green (G), and blue (B), but may also be cyan (C), magenta (M), and yellow (Y) (see FIG. 22B2).
  • a display unit 13 capable of full-color display at so-called 2K resolution can be realized.
  • a display unit 13 capable of full-color display at so-called 4K resolution can be realized.
  • a display unit 13 capable of full-color display at so-called 8K resolution can be realized.
  • the arrangement of the three pixels 230 constituting one pixel 240 may also be a delta arrangement (see FIG. 22B3). Specifically, the three pixels 230 constituting one pixel 240 may be arranged so that a line connecting the center points of each of the three pixels 230 constituting one pixel 240 forms a triangle.
  • the arrangement of the three pixels 230 constituting one pixel 240 may also be an S-stripe arrangement (see FIG. 22B4). Note that the arrangement of the pixels 230 is not limited to the stripe arrangement, delta arrangement, and S-stripe arrangement.
  • the arrangement of the pixels 230 may also be a zigzag arrangement, a Bayer arrangement, or a Pentile arrangement.
  • each of the three sub-pixels does not have to be the same. If the luminous efficiency and reliability differ depending on the luminous color, the area of the sub-pixel may be changed for each luminous color (see FIG. 22B4).
  • a subpixel that controls white light may be added to three subpixels that control red, green, and blue light respectively (see FIG. 22B5).
  • a subpixel that controls white light By adding a subpixel that controls white light, the brightness of the display area can be increased.
  • a subpixel that controls yellow light may also be added to three subpixels that control red, green, and blue light respectively (see FIG. 22B6).
  • a subpixel that controls white light may also be added to three subpixels that control cyan, magenta, and yellow light respectively (see FIG. 22B7).
  • the display device can reproduce color gamuts of various standards.
  • the PAL Phase Alternating Line
  • NTSC National Television System Committee
  • sRGB standard RGB
  • Adobe RGB Adobe RGB standard widely used in display devices for electronic devices such as personal computers, digital cameras, and printers
  • ITU-R BT the color gamut of the International Telecommunication Union Radiocommunication Sector Broadcasting Service (Television) 709 (International Telecommunication Union Radiocommunication Sector Broadcasting Service (Television) 709) standard, the Digital Cinema Initiatives P3 (DCI-P3) standard used in digital cinema projection, and the ITU-R BT. 2020 (REC. 2020 (Recommendation 2020)) standard used in UHDTV (Ultra High Definition Television, also known as Super Hi-Vision).
  • a light-emitting element 61 that can be used in a display device according to one embodiment of the present invention will be described.
  • the light-emitting element 61 includes an EL layer 172 between a pair of electrodes (conductor 171, conductor 173).
  • the EL layer 172 can be composed of multiple layers, such as a layer 4420, a light-emitting layer 4411, and a layer 4430.
  • the layer 4420 can include, for example, a layer including a substance with high electron injection properties (electron injection layer) and a layer including a substance with high electron transport properties (electron transport layer).
  • the light-emitting layer 4411 includes, for example, a light-emitting compound.
  • the layer 4430 can include, for example, a layer including a substance with high hole injection properties (hole injection layer) and a layer including a substance with high hole transport properties (hole transport layer).
  • a structure including layer 4420, light-emitting layer 4411, and layer 4430 disposed between a pair of electrodes can function as a single light-emitting unit, and in this specification and elsewhere, the structure in FIG. 23A is referred to as a single structure.
  • the light-emitting element 61 shown in FIG. 23B includes a layer 4430-1 on the conductor 171, a layer 4430-2 on the layer 4430-1, a light-emitting layer 4411 on the layer 4430-2, a layer 4420-1 on the light-emitting layer 4411, a layer 4420-2 on the layer 4420-1, and a conductor 173 on the layer 4420-2.
  • the layer 4430-1 functions as a hole injection layer
  • the layer 4430-2 functions as a hole transport layer
  • the layer 4420-1 functions as an electron transport layer
  • the layer 4420-2 functions as an electron injection layer
  • the layer 4420-2 functions as a hole injection layer
  • tandem structure As shown in FIG. 23D, a configuration in which multiple light-emitting units (EL layer 172a, EL layer 172b) are connected in series via an intermediate layer (charge generating layer) 4440 is referred to as a tandem structure or stack structure in this specification. Note that a tandem structure can be used to realize a light-emitting element capable of emitting light with high brightness.
  • the luminescent color of the EL layer 172a and the EL layer 172b may be the same.
  • the luminescent color of the EL layer 172a and the EL layer 172b may both be green.
  • a full-color display can be realized by using a light-emitting element 61 that emits red light (R), a light-emitting element 61 that emits green light (G), and a light-emitting element 61 that emits blue light (B) as sub-pixels and configuring one pixel with these three sub-pixels.
  • R red light
  • G green light
  • B blue light
  • each light-emitting element 61 may be in a tandem structure.
  • the EL layer 172a and the EL layer 172b of the R sub-pixel each have a material capable of emitting red light
  • the EL layer 172a and the EL layer 172b of the G sub-pixel each have a material capable of emitting green light
  • the EL layer 172a and the EL layer 172b of the B sub-pixel each have a material capable of emitting blue light.
  • the material of the light-emitting layer 4411 and the light-emitting layer 4412 may be the same.
  • the light-emitting color of the light-emitting element can be red, green, blue, cyan, magenta, yellow, or white, depending on the material that constitutes the EL layer 172.
  • the color purity can be further improved by providing the light-emitting element with a microcavity structure.
  • the light-emitting layer may contain two or more luminescent materials that emit light of R (red), G (green), B (blue), Y (yellow), O (orange), etc. It is preferable that a light-emitting element that emits white light has a configuration in which the light-emitting layer contains two or more types of luminescent materials. To obtain white light emission, it is sufficient to select luminescent materials such that the respective emissions of the two or more luminescent materials are in a complementary color relationship. For example, by making the luminescent color of the first luminescent layer and the luminescent color of the second luminescent layer complementary colors, it is possible to obtain a light-emitting element that emits white light as a whole. The same applies to a light-emitting element that has three or more luminescent layers.
  • the light-emitting layer preferably contains two or more luminescent materials that emit light of R (red), G (green), B (blue), Y (yellow), O (orange), etc.
  • the light-emitting layer contains two or more luminescent materials, and the light emitted by each luminescent material contains spectral components of two or more of the colors R, G, and B.
  • a material that emits near-infrared light can also be used as the luminescent material.
  • Light-emitting substances include substances that emit fluorescence (fluorescent materials), substances that emit phosphorescence (phosphorescent materials), and substances that exhibit thermally activated delayed fluorescence (thermally activated delayed fluorescence (TADF) materials).
  • Light-emitting substances that can be used in EL elements include not only organic compounds but also inorganic compounds (such as quantum dot materials).
  • FIG. 24A shows a schematic top view of a portion of a display unit having multiple light-emitting elements 61.
  • the display unit has multiple light-emitting elements 61R that emit red light, multiple light-emitting elements 61G that emit green light, and multiple light-emitting elements 61B that emit blue light.
  • the symbols R, G, and B are added within the light-emitting region of each light-emitting element to easily distinguish between the light-emitting elements.
  • FIG. 24A illustrates a configuration having three light-emitting colors, red (R), green (G), and blue (B), but this is not limiting. For example, a configuration having four or more colors may be used.
  • Light-emitting elements 61R, 61G, and 61B are each arranged in a matrix.
  • Figure 24A shows a so-called stripe arrangement in which light-emitting elements of the same color are arranged in one direction, but the arrangement of the light-emitting elements is not limited to this.
  • the light-emitting element 61R, the light-emitting element 61G, and the light-emitting element 61B it is preferable to use an organic EL device such as an OLED (organic light-emitting diode) or a QOLED (quantum-dot organic light-emitting diode).
  • organic EL device such as an OLED (organic light-emitting diode) or a QOLED (quantum-dot organic light-emitting diode).
  • the light-emitting substance possessed by the EL element include a substance that emits fluorescence (fluorescent material) and a substance that exhibits thermally activated delayed fluorescence (thermally activated delayed fluorescence (TADF) material).
  • TADF thermally activated delayed fluorescence
  • the light-emitting substance possessed by the EL element not only organic compounds but also inorganic compounds (such as quantum dot materials) can be used.
  • FIG. 24B is a schematic cross-sectional view corresponding to dashed line A1-A2 in FIG. 24A.
  • FIG. 24B shows cross sections of light-emitting element 61R, light-emitting element 61G, and light-emitting element 61B.
  • Light-emitting element 61R, light-emitting element 61G, and light-emitting element 61B are each provided on insulator 363 and have conductor 171 functioning as a pixel electrode and conductor 173 functioning as a common electrode.
  • insulator 363 one or both of an inorganic insulating film and an organic insulating film can be used.
  • inorganic insulating films include oxide insulating films and nitride insulating films such as a silicon oxide film, a silicon oxynitride film, a silicon nitride oxide film, a silicon nitride film, an aluminum oxide film, an aluminum oxynitride film, and a hafnium oxide film.
  • the light-emitting element 61R has an EL layer 172R between the conductor 171 functioning as a pixel electrode and the conductor 173 functioning as a common electrode.
  • the EL layer 172R has a light-emitting organic compound that emits light having a peak at least in the red wavelength range.
  • the EL layer 172G of the light-emitting element 61G has a light-emitting organic compound that emits light having a peak at least in the green wavelength range.
  • the EL layer 172B of the light-emitting element 61B has a light-emitting organic compound that emits light having a peak at least in the blue wavelength range.
  • EL layer 172R, EL layer 172G, and EL layer 172B may each have one or more of an electron injection layer, an electron transport layer, a hole injection layer, and a hole transport layer in addition to a layer containing a light-emitting compound (light-emitting layer).
  • the conductor 171 functioning as a pixel electrode is provided for each light-emitting element.
  • the conductor 173 functioning as a common electrode is provided as a continuous layer common to each light-emitting element.
  • a conductive film having translucency to visible light is used for either the conductor 171 functioning as a pixel electrode or the conductor 173 functioning as a common electrode, and a conductive film having reflectivity is used for the other.
  • the light-emitting element 61R is a top-emission type
  • the light 175R emitted from the light-emitting element 61R is emitted toward the conductor 173.
  • the light-emitting element 61R is a top-emission type
  • the light 175G emitted from the light-emitting element 61G is emitted toward the conductor 173.
  • the light-emitting element 61B is a top-emission type
  • the light 175B emitted from the light-emitting element 61B is emitted toward the conductor 173.
  • An insulator 272 is provided to cover the end of the conductor 171 that functions as a pixel electrode.
  • the end of the insulator 272 is preferably tapered.
  • the insulator 272 can be made of a material similar to that which can be used for the insulator 363.
  • the insulator 272 is provided to prevent adjacent light-emitting elements 61 from unintentionally shorting electrically and causing erroneous light emission. In addition, when a metal mask is used to form the EL layer 172, the insulator 272 also functions to prevent the metal mask from coming into contact with the conductor 171.
  • EL layer 172R, EL layer 172G, and EL layer 172B each have a region that contacts the top surface of conductor 171, which functions as a pixel electrode, and a region that contacts the surface of insulator 272.
  • the ends of EL layer 172R, EL layer 172G, and EL layer 172B are located on insulator 272.
  • a gap is provided between two EL layers between light-emitting elements of different colors.
  • EL layer 172R, EL layer 172G, and EL layer 172B are provided so as not to be in contact with each other. This makes it possible to preferably prevent current from flowing through two adjacent EL layers and causing unintended light emission (also known as crosstalk). This makes it possible to increase contrast and realize a display device with high display quality.
  • EL layer 172R, EL layer 172G, and EL layer 172B can be separately produced by a vacuum deposition method using a shadow mask such as a metal mask. Alternatively, they may be separately produced by a photolithography method. By using the photolithography method, it is possible to produce a high-definition display device that is difficult to achieve when using a metal mask.
  • a device fabricated using a metal mask or FMM may be referred to as a device with an MM (metal mask) structure.
  • a device fabricated without using a metal mask or FMM may be referred to as a device with an MML (metal maskless) structure.
  • Display devices with an MML structure are fabricated without using a metal mask, so they have a higher degree of design freedom in terms of pixel arrangement, pixel shape, etc. than display devices with an MM structure.
  • a protective layer 271 is provided on the conductor 173, which functions as a common electrode, to cover the light-emitting elements 61R, 61G, and 61B.
  • the protective layer 271 has the function of preventing impurities such as water from diffusing from above to each light-emitting element.
  • the protective layer 271 may have, for example, a single layer structure or a laminated structure including at least an inorganic insulating film.
  • the inorganic insulating film include oxide films or nitride films such as a silicon oxide film, a silicon oxynitride film, a silicon nitride oxide film, a silicon nitride film, an aluminum oxide film, an aluminum oxynitride film, and a hafnium oxide film.
  • a semiconductor material such as indium gallium oxide or indium gallium zinc oxide (IGZO) may be used as the protective layer 271.
  • the protective layer 271 may be formed by an ALD (Atomic Layer Deposition) method, a CVD (Chemical Vapor Deposition) method, or a sputtering method.
  • ALD Atomic Layer Deposition
  • CVD Chemical Vapor Deposition
  • sputtering method a method for forming an inorganic insulating film.
  • the present invention is not limited to this.
  • the protective layer 271 may have a laminated structure of an inorganic insulating film and an organic insulating film.
  • a nitroxide refers to a compound that contains more nitrogen than oxygen.
  • an oxynitride refers to a compound that contains more oxygen than nitrogen.
  • the content of each element can be measured, for example, using Rutherford backscattering spectrometry (RBS).
  • indium gallium zinc oxide When indium gallium zinc oxide is used as the protective layer 271, it can be processed using a wet etching method or a dry etching method.
  • a chemical solution such as oxalic acid, phosphoric acid, or a mixed chemical solution (for example, a mixed chemical solution of phosphoric acid, acetic acid, nitric acid, and water (also called an aluminum mixed acid etching solution)) can be used.
  • the structure shown in FIG. 24B may also be referred to as the SBS structure described below.
  • FIG. 24C shows an example different from the above. Specifically, FIG. 24C has a light-emitting element 61W that emits white light.
  • the light-emitting element 61W has an EL layer 172W that emits white light between a conductor 171 that functions as a pixel electrode and a conductor 173 that functions as a common electrode.
  • the EL layer 172W can be configured, for example, by stacking two or more light-emitting layers selected so that the emitted colors are complementary to each other.
  • a stacked EL layer may also be used in which a charge generating layer is sandwiched between the light-emitting layers.
  • Figure 24C shows three light-emitting elements 61W lined up.
  • a colored layer 264R is provided on the top of the left light-emitting element 61W.
  • the colored layer 264R functions as a bandpass filter that transmits red light.
  • a colored layer 264G that transmits green light is provided on the top of the center light-emitting element 61W
  • a colored layer 264B that transmits blue light is provided on the top of the right light-emitting element 61W. This allows the display device to display color images.
  • the EL layer 172W and the conductor 173 functioning as a common electrode are separated. This makes it possible to prevent unintended light emission in two adjacent light-emitting elements 61W due to current flowing through the EL layer 172W.
  • a stacked EL layer in which a charge generating layer is provided between two light-emitting layers is used as the EL layer 172W.
  • the higher the resolution i.e., the smaller the distance between adjacent pixels, the more pronounced the effect of crosstalk becomes, resulting in a decrease in contrast. Therefore, by using such a configuration, a display device that combines high resolution and high contrast can be realized.
  • the separation of the EL layer 172W and the conductor 173 that functions as a common electrode is preferably performed by photolithography. This allows the spacing between the light-emitting elements to be narrowed, making it possible to realize a display device with a higher aperture ratio than when a shadow mask such as a metal mask is used.
  • a colored layer may be provided between the conductor 171, which functions as a pixel electrode, and the insulator 363.
  • FIG. 24D shows an example different from the above. Specifically, FIG. 24D shows a configuration in which no insulator 272 is provided between light-emitting element 61R, light-emitting element 61G, and light-emitting element 61B. With this configuration, a display device with a high aperture ratio can be obtained. Furthermore, by not providing insulator 272, unevenness of light-emitting element 61 is reduced, improving the viewing angle of the display device. Specifically, the viewing angle can be set to 150 degrees or more and less than 180 degrees, preferably 160 degrees or more and less than 180 degrees.
  • protective layer 271 covers the side surfaces of EL layer 172R, EL layer 172G, and EL layer 172B. This configuration makes it possible to suppress impurities (typically water, etc.) that may enter from the side surfaces of EL layer 172R, EL layer 172G, and EL layer 172B. In addition, leakage current between adjacent light-emitting elements 61 is reduced, improving saturation and contrast ratio and reducing power consumption.
  • impurities typically water, etc.
  • the shapes of conductor 171, EL layer 172R, and conductor 173 are roughly the same in plan view.
  • This structure can be formed all at once using a resist mask or the like after conductor 171, EL layer 172R, and conductor 173 are formed.
  • This process can also be called self-aligned patterning, since EL layer 172R and conductor 173 are processed using conductor 173 as a mask.
  • EL layer 172R has been described here, EL layer 172G and EL layer 172B can also be configured in a similar manner.
  • protective layer 273 is further provided on protective layer 271.
  • protective layer 271 is formed using an apparatus capable of depositing a film with high coverage (typically, an ALD apparatus, etc.)
  • protective layer 273 is formed using an apparatus capable of depositing a film with lower coverage than protective layer 271 (typically, a sputtering apparatus, etc.), whereby region 275 can be provided between protective layer 271 and protective layer 273.
  • region 275 is located between EL layer 172R and EL layer 172G, and between EL layer 172G and EL layer 172B.
  • region 275 contains one or more selected from air, nitrogen, oxygen, carbon dioxide, and Group 18 elements (typically helium, neon, argon, xenon, krypton, etc.). Region 275 may also contain, for example, a gas used when forming protective layer 273. For example, when protective layer 273 is formed by sputtering, region 275 may contain one or more of the above Group 18 elements. Note that when region 275 contains a gas, the gas can be identified by gas chromatography or the like. Alternatively, when protective layer 273 is formed by sputtering, the gas used during sputtering may also be contained in protective layer 273. In this case, when protective layer 273 is analyzed by energy dispersive X-ray analysis (EDX analysis) or the like, elements such as argon may be detected.
  • EDX analysis energy dispersive X-ray analysis
  • the refractive index of region 275 is lower than that of protective layer 271
  • the light emitted from EL layer 172R, EL layer 172G, or EL layer 172B is reflected at the interface between protective layer 271 and region 275. This may prevent the light emitted from EL layer 172R, EL layer 172G, or EL layer 172B from entering adjacent pixels. This prevents the different emitted colors from being mixed in with each other from neighboring pixels, thereby improving the display quality of the display device.
  • the distance between the light emitting elements can be narrowed.
  • the distance between the light emitting elements can be 1 ⁇ m or less, preferably 500 nm or less, more preferably 200 nm or less, 100 nm or less, 90 nm or less, 70 nm or less, 50 nm or less, 30 nm or less, 20 nm or less, 15 nm or less, or 10 nm or less.
  • the distance between the side of EL layer 172R and the side of EL layer 172G, or the distance between the side of EL layer 172G and the side of EL layer 172B has an area of 1 ⁇ m or less, preferably an area of 0.5 ⁇ m (500 nm) or less, and more preferably an area of 100 nm or less.
  • region 275 contains gas, it is possible to isolate the light emitting elements while suppressing color mixing or crosstalk of the light from each light emitting element.
  • the region 275 may be empty or may be filled with a filler.
  • the filler include epoxy resin, acrylic resin, silicone resin, phenolic resin, polyimide resin, imide resin, PVC (polyvinyl chloride) resin, PVB (polyvinyl butyral) resin, and EVA (ethylene vinyl acetate) resin.
  • a photoresist may be used as the filler.
  • the photoresist used as the filler may be a positive photoresist or a negative photoresist.
  • FIG. 25A shows an example different from the above. Specifically, the configuration shown in FIG. 25A differs from the configuration shown in FIG. 24D in the configuration of the insulator 363.
  • the insulator 363 has a recess formed by removing a part of the upper surface when processing the light-emitting elements 61R, 61G, and 61B.
  • a protective layer 271 is formed in the recess.
  • the lower surface of the protective layer 271 has a region located lower than the lower surface of the conductor 171. By having this region, impurities (typically water, etc.) that may enter the light-emitting elements 61R, 61G, and 61B from below can be suitably suppressed.
  • the recess can be formed when removing impurities (also called residues) that may adhere to the side surfaces of each light-emitting element during processing of the light-emitting elements 61R, 61G, and 61B by wet etching or the like. After removing the residues, the side surfaces of each light-emitting element are covered with the protective layer 271 to provide a highly reliable display device.
  • impurities also called residues
  • FIG. 25B shows an example different from the above.
  • the configuration shown in FIG. 25B has an insulator 276 and a microlens array 277 in addition to the configuration shown in FIG. 25A.
  • the insulator 276 functions as an adhesive layer.
  • the microlens array 277 can collect the light emitted from the light-emitting element 61R, the light-emitting element 61G, and the light-emitting element 61B. This can improve the light extraction efficiency of the display device.
  • a user views the display surface of the display device from the front of the display surface, a bright image can be viewed, which is preferable.
  • curing adhesives such as a photocuring adhesive such as an ultraviolet curing adhesive, a reaction curing adhesive, a heat curing adhesive, and an anaerobic adhesive can be used as the insulator 276.
  • these adhesives include epoxy resin, acrylic resin, silicone resin, phenol resin, polyimide resin, imide resin, PVC (polyvinyl chloride) resin, PVB (polyvinyl butyral) resin, and EVA (ethylene vinyl acetate) resin.
  • materials with low moisture permeability such as epoxy resin are preferable.
  • Two-part mixed resins may also be used.
  • Adhesive sheets, etc. may also be used.
  • FIG. 25C shows an example different from the above.
  • the configuration shown in FIG. 25C has three light-emitting elements 61W instead of the light-emitting elements 61R, 61G, and 61B in the configuration shown in FIG. 25A.
  • an insulator 276 is provided above the three light-emitting elements 61W, and colored layers 264R, 264G, and 264B are provided above the insulator 276.
  • a colored layer 264R that transmits red light is provided at a position overlapping the left light-emitting element 61W
  • a colored layer 264G that transmits green light is provided at a position overlapping the center light-emitting element 61W
  • a colored layer 264B that transmits blue light is provided at a position overlapping the right light-emitting element 61W.
  • the configuration shown in FIG. 25C is also a modified example of the configuration shown in FIG. 24C.
  • FIG. 25D shows an example different from the above. Specifically, in the configuration shown in FIG. 25D, protective layer 271 is provided adjacent to the side surfaces of conductor 171 and EL layer 172. Conductor 173 is provided as a continuous layer common to each light-emitting element. In the configuration shown in FIG. 25D, region 275 is preferably filled with a filling material.
  • the color purity of the emitted color can be increased.
  • the product (optical distance) of the distance d between the conductors 171 and 173 and the refractive index n of the EL layer 172 should be configured to be m times half the wavelength ⁇ (m is an integer equal to or greater than 1).
  • the distance d can be calculated using Equation 1.
  • the distance d of the light-emitting element 61 with the microcavity structure is determined according to the wavelength (emission color) of the emitted light.
  • the distance d corresponds to the thickness of the EL layer 172. Therefore, the EL layer 172G may be provided thicker than the EL layer 172B, and the EL layer 172R may be provided thicker than the EL layer 172G.
  • the distance d is the distance from the reflective area of the conductor 171, which functions as a reflective electrode, to the reflective area of the conductor 173, which functions as an electrode (semi-transmissive/semi-reflective electrode) that is transparent and reflective to the emitted light.
  • the conductor 171 is a laminate of silver and ITO (Indium Tin Oxide), a transparent conductive film, and the ITO is on the EL layer 172 side
  • the distance d can be set according to the emitted color by adjusting the film thickness of the ITO. In other words, even if the thicknesses of the EL layers 172R, 172G, and 172B are the same, the distance d suitable for the emitted color can be obtained by changing the thickness of the ITO.
  • the light-emitting element 61 is composed of a hole injection layer, a hole transport layer, a light-emitting layer, an electron transport layer, an electron injection layer, etc. Detailed configuration examples of the light-emitting element 61 will be described in other embodiments.
  • the reflectance of the conductor 173 is greater than the transmittance.
  • the light transmittance of the conductor 173 is preferably 2% to 50%, more preferably 2% to 30%, and even more preferably 2% to 10%.
  • FIG. 26A shows an example different from the above.
  • the EL layer 172 extends beyond the end of the conductor 171 in each of the light-emitting element 61R, the light-emitting element 61G, and the light-emitting element 61B.
  • the EL layer 172R extends beyond the end of the conductor 171.
  • the EL layer 172G extends beyond the end of the conductor 171.
  • the EL layer 172B extends beyond the end of the conductor 171.
  • the EL layer 172 and the protective layer 271 have an overlapping region with the insulator 270 interposed therebetween. Furthermore, in the region between adjacent light-emitting elements 61, an insulator 278 is provided on the protective layer 271.
  • Examples of the insulator 278 include epoxy resin, acrylic resin, silicone resin, phenol resin, polyimide resin, imide resin, PVC (polyvinyl chloride) resin, PVB (polyvinyl butyral) resin, and EVA (ethylene vinyl acetate) resin.
  • Photoresist may also be used as the insulator 278.
  • the photoresist used as the insulator 278 may be a positive photoresist or a negative photoresist.
  • a common layer 174 is provided on the light-emitting element 61R, the light-emitting element 61G, the light-emitting element 61B, and the insulator 278, and a conductor 173 is provided on the common layer 174.
  • the common layer 174 has a region in contact with the EL layer 172R, a region in contact with the EL layer 172G, and a region in contact with the EL layer 172B.
  • the common layer 174 is shared by the light-emitting element 61R, the light-emitting element 61G, and the light-emitting element 61B.
  • the common layer 174 may be one or more of a hole injection layer, a hole transport layer, a hole blocking layer, an electron blocking layer, an electron transport layer, and an electron injection layer.
  • the common layer 174 may be a carrier injection layer (a hole injection layer or an electron injection layer).
  • the common layer 174 may also be said to be a part of the EL layer 172.
  • the common layer 174 may be provided as necessary. When the common layer 174 is provided, it is not necessary to provide a layer having the same function as the common layer 174 among the layers included in the EL layer 172.
  • a protective layer 273 is provided on the conductor 173, and an insulator 276 is provided on the protective layer 273.
  • FIG. 26B shows an example different from the above. Specifically, the configuration shown in FIG. 26B has three light-emitting elements 61W instead of the light-emitting elements 61R, 61G, and 61B in the configuration shown in FIG. 26A. Also, an insulator 276 is provided above the three light-emitting elements 61W, and colored layers 264R, 264G, and 264B are provided above the insulator 276.
  • a colored layer 264R that transmits red light is provided at a position overlapping the left light-emitting element 61W
  • a colored layer 264G that transmits green light is provided at a position overlapping the center light-emitting element 61W
  • a colored layer 264B that transmits blue light is provided at a position overlapping the right light-emitting element 61W. This allows the semiconductor device to display a color image.
  • the configuration shown in FIG. 26B is also a modified example of the configuration shown in FIG. 25C.
  • Display Device Configuration Example 1 shows a cross-sectional view of a display device 600A.
  • the display device 600A is an example of a display device to which an MML (metal maskless) structure is applied.
  • the display device 600A has a light-emitting device fabricated without using a fine metal mask.
  • the island-shaped light-emitting layers in the light-emitting devices of a display device to which the MML structure is applied are formed by depositing a light-emitting layer over one surface and then processing it using photolithography. This makes it possible to realize high-definition display devices or display devices with a high aperture ratio, which have been difficult to achieve until now. Furthermore, since the light-emitting layers can be made differently for each color, it is possible to realize a display device that is extremely vivid, has high contrast, and has high display quality.
  • a display device is composed of three types of light-emitting devices, one that emits blue light, one that emits green light, and one that emits red light
  • the deposition of the light-emitting layer and processing by photolithography can be repeated three times to form three types of island-shaped light-emitting layers.
  • Devices with an MML structure can be manufactured without using a metal mask, and therefore can exceed the upper limit of fineness resulting from the alignment accuracy of the metal mask. Furthermore, when devices are manufactured without using a metal mask, the equipment required for manufacturing the metal mask and the process of cleaning the metal mask are unnecessary. Furthermore, since the same or similar equipment as that used to manufacture transistors can be used for photolithography processing, there is no need to introduce special equipment to manufacture devices with an MML structure. In this way, the MML structure makes it possible to keep manufacturing costs low, making it suitable for mass production of devices.
  • a display device to which the MML structure is applied for example, there is no need to artificially increase the resolution by applying a special pixel arrangement such as a pentile arrangement, so it is possible to realize a display device with high resolution (for example, 500 ppi or more, 1000 ppi or more, 2000 ppi or more, 3000 ppi or more, or 5000 ppi or more) with a so-called stripe arrangement in which R, G, and B sub-pixels are each arranged in one direction.
  • a special pixel arrangement such as a pentile arrangement
  • the sacrificial layer may remain in the completed display device, or may be removed during the manufacturing process.
  • the sacrificial layer 618a shown in Figures 27 and 28 is part of the sacrificial layer that was provided on the light-emitting layer.
  • the display device 600A shown in FIG. 27 is a schematic cross-sectional view of a display device (semiconductor device) according to one embodiment of the present invention.
  • the display device 600A has a configuration in which a pixel circuit, a driver circuit, and the like are provided on a substrate 410.
  • a wiring layer 670 is also illustrated in the display device 600A shown in FIG. 27, in addition to the element layer 620, the element layer 630, and the element layer 660.
  • the wiring layer 670 is a layer in which wiring is provided.
  • the element layer 630 is preferably provided with a pixel circuit of the display device.
  • the element layer 620 is preferably provided with a driver circuit of the display device (one or both of a gate driver and a source driver).
  • the element layer 620 may also be provided with one or more types of circuits such as an arithmetic circuit and a memory circuit.
  • the element layer 620 has, as an example, a substrate 410, on which a transistor 400d is formed.
  • a wiring layer 670 is provided above the transistor 400d, and the wiring layer 670 has wiring that electrically connects the transistor 400d to a conductive layer or a transistor (conductor 514 in FIG. 27) provided in the element layer 630.
  • An element layer 630 and an element layer 660 are provided above the wiring layer 670, and the element layer 630 has, as an example, a transistor MTCK.
  • the element layer 660 has a light-emitting device 650 (light-emitting device 650R, light-emitting device 650G, and light-emitting device 650B in FIG. 27) and the like.
  • Transistor 400d is an example of a transistor included in element layer 620.
  • Transistor MTCK is an example of a transistor included in element layer 630.
  • the light-emitting devices (light-emitting device 650R, light-emitting device 650G, and light-emitting device 650B) are an example of a light-emitting device included in element layer 660.
  • the substrate 410 may be a semiconductor substrate (for example, a single crystal substrate made of silicon or germanium).
  • the substrate 410 may be, for example, an SOI (Silicon On Insulator) substrate, a glass substrate, a quartz substrate, a plastic substrate, a sapphire glass substrate, a metal substrate, a stainless steel substrate, a substrate having stainless steel foil, a tungsten substrate, a substrate having tungsten foil, a flexible substrate, a laminated film, paper containing a fibrous material, or a base film.
  • the substrate 410 is described as a semiconductor substrate having silicon as a material. Therefore, the transistors included in the element layer 620 may be Si transistors.
  • the transistor 400d has an element isolation layer 412, a conductor 416, an insulator 415, an insulator 417, a semiconductor region 413 made of a part of the substrate 410, and a low-resistance region 414a and a low-resistance region 414b that function as a source region or a drain region.
  • the transistor 400d is a Si transistor. Note that although FIG. 27 shows a configuration in which one of the source and drain of the transistor 400d is electrically connected to the conductor 514 provided in the element layer 630 via the conductor 428, the conductor 430, and the conductor 456, the electrical connection configuration of the display device of one embodiment of the present invention is not limited thereto.
  • the transistor 400d can be made into a Fin type by, for example, configuring the top surface and the side surface in the channel width direction of the semiconductor region 413 to be covered by the conductor 416 via the insulator 415 that functions as a gate insulator.
  • the effective channel width can be increased, and the on characteristics of the transistor 400d can be improved.
  • the contribution of the electric field of the gate electrode can be increased, and therefore the off characteristics of the transistor 400d can be improved.
  • the transistor 400d may be a planar type instead of a Fin type.
  • the transistor 400d may be either a p-channel type or an n-channel type. Alternatively, multiple transistors 400d may be provided, and both p-channel and n-channel types may be used.
  • the region in which the channel of the semiconductor region 413 is formed, the region nearby, and the low resistance region 414a and low resistance region 414b that become the source region or drain region preferably contain silicon, specifically, single crystal silicon.
  • each of the above-mentioned regions may be formed using, for example, germanium, silicon germanium, gallium arsenide, aluminum gallium arsenide, or gallium nitride.
  • a configuration using silicon in which the effective mass is controlled by applying stress to the crystal lattice and changing the lattice spacing may also be used.
  • the transistor 400d may be, for example, a HEMT (High Electron Mobility Transistor) using gallium arsenide and aluminum gallium arsenide.
  • HEMT High Electron Mobility Transistor
  • the conductor 416 that functions as the gate electrode can be a semiconductor material such as silicon containing an element that imparts n-type conductivity, such as arsenic or phosphorus, or an element that imparts p-type conductivity, such as boron or aluminum.
  • the conductor 416 can be a conductive material such as a metal material, an alloy material, or a metal oxide material.
  • the work function is determined by the material of the conductor, so the threshold voltage of the transistor can be adjusted by selecting the material of the conductor. Specifically, it is preferable to use one or both of titanium nitride and tantalum nitride as the conductor. Furthermore, in order to achieve both conductivity and embeddability, it is preferable to use one or both of tungsten and aluminum as a laminated material for the conductor, and in particular, it is preferable to use tungsten in terms of heat resistance.
  • the element isolation layer 412 is provided to isolate multiple transistors formed on the substrate 410 from each other.
  • the element isolation layer can be formed, for example, by using a LOCOS (Local Oxidation of Silicon) method, a STI (Shallow Trench Isolation) method, or a mesa isolation method.
  • LOCOS Local Oxidation of Silicon
  • STI Shallow Trench Isolation
  • an insulator 420 and an insulator 422 are stacked in this order from the substrate 410 side.
  • the insulator 420 and the insulator 422 for example, one or more selected from silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, aluminum oxide, aluminum oxynitride, aluminum nitride oxide, and aluminum nitride may be used.
  • the insulator 422 may function as a planarizing film that planarizes steps caused by the insulator 420 and the transistor 400d covered by the insulator 422.
  • the top surface of the insulator 422 may be planarized by a planarization process using a chemical mechanical polishing (CMP) method to improve the planarity.
  • CMP chemical mechanical polishing
  • a conductor 428 is embedded in the insulator 420 and the insulator 422, and connects to the transistor MTCK and the like that are provided above the insulator 422.
  • the conductor 428 functions as a plug or wiring.
  • a wiring layer 670 is provided on the transistor 400d.
  • the wiring layer 670 includes, for example, an insulator 424, an insulator 426, a conductor 430, an insulator 450, an insulator 452, an insulator 454, and a conductor 456.
  • Insulators 424 and 426 are stacked in this order on insulator 422 and conductor 428. In addition, openings are formed in insulators 424 and 426 in the areas where they overlap conductor 428. Conductor 430 is embedded in the openings.
  • Insulators 450, 452, and 454 are stacked in this order on insulator 426 and conductor 430. In the area overlapping with conductor 430, openings are formed in insulators 450, 452, and 454. Conductor 456 is embedded in the openings.
  • Conductor 430 and conductor 456 function as plugs or wiring that connect to transistor 400d.
  • the insulators 424 and 450 are preferably made of an insulator having a barrier property against one or more selected from hydrogen, oxygen, and water, similar to the insulator 592 described later.
  • the insulators 426, 452, and 454 it is preferable to use an insulator having a relatively low dielectric constant in order to reduce the parasitic capacitance generated between wirings, similar to the insulator 594 described later.
  • the insulators 426, 452, and 454 function as an interlayer insulating film and a planarizing film.
  • the insulators 426, 452, and 454 include an insulator having a barrier property against one or more selected from hydrogen, oxygen, and water.
  • tantalum nitride As a conductor having a barrier property against hydrogen, for example, tantalum nitride may be used.
  • tantalum nitride by stacking tantalum nitride and highly conductive tungsten, it is possible to suppress diffusion of hydrogen from the transistor 400d while maintaining the conductivity of the wiring.
  • the tantalum nitride layer having a barrier property against hydrogen be in contact with the insulator 450 having a barrier property against hydrogen.
  • an insulator 513 is provided above the insulator 454 and the conductor 456. Furthermore, an insulator IS1 is provided on the insulator 513. Furthermore, a conductor functioning as a plug or wiring is embedded in the insulator IS1 and the insulator 513. This allows the transistor 400d to be electrically connected to the conductor 514 provided in the element layer 630. Alternatively, one of the source or drain of the transistor MTCK and one of the source or drain of the transistor 400d may be electrically connected.
  • the transistor MTCK is provided on the insulator IS1. Also, on the transistor MTCK, an insulator IS3, an insulator 574, and an insulator 581 are stacked in this order. Also, a conductor MPG that functions as a plug or wiring is embedded in the insulator IS3, the insulator 574, and the insulator 581.
  • the transistor MTCK and the insulators, conductors, and semiconductors around it will be described later in this embodiment.
  • the insulator 574 preferably has a function of suppressing the diffusion of impurities such as water and hydrogen (e.g., hydrogen atoms and/or hydrogen molecules).
  • the insulator 574 preferably functions as a barrier insulating film that suppresses the impurities from entering the transistor MTCK.
  • the insulator 574 also preferably has a function of suppressing the diffusion of oxygen (e.g., oxygen atoms and/or oxygen molecules).
  • the insulator 574 preferably has lower oxygen permeability than the insulators IS2 and IS3.
  • the insulator 574 preferably functions as a barrier insulating film that suppresses the diffusion of impurities such as water and hydrogen. Therefore, the insulator 574 is preferably made of an insulating material that has a function of suppressing the diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitrogen oxide molecules (e.g., N 2 O, NO, and NO 2 ), and copper atoms (through which the above impurities are unlikely to permeate). Alternatively, it is preferable to use an insulating material that has a function of suppressing the diffusion of oxygen (e.g., oxygen atoms and/or oxygen molecules) (through which the above oxygen is unlikely to permeate).
  • oxygen e.g., oxygen atoms and/or oxygen molecules
  • Insulators having the function of suppressing the permeation of impurities such as water and hydrogen and oxygen may be, for example, insulators containing one or more selected from boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, yttrium, zirconium, lanthanum, neodymium, hafnium, and tantalum, used in a single layer or in a multilayer.
  • insulators having the function of suppressing the permeation of impurities such as water and hydrogen and oxygen may be, for example, metal oxides such as aluminum oxide, magnesium oxide, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, hafnium oxide, and tantalum oxide.
  • insulators having the function of suppressing the permeation of impurities such as water and hydrogen and oxygen may be, for example, oxides containing aluminum and hafnium (hafnium aluminate).
  • Examples of insulators that have the function of suppressing the permeation of impurities such as water and hydrogen, and oxygen include metal nitrides such as aluminum nitride, aluminum titanium nitride, titanium nitride, silicon oxynitride, and silicon nitride.
  • the insulator 574 it is preferable to use aluminum oxide or silicon nitride for the insulator 574. This can prevent impurities such as water and hydrogen from diffusing from above the insulator 574 to the transistor MTCK. Alternatively, it can prevent oxygen contained in the insulator IS3, etc. from diffusing above the insulator 574.
  • the insulator 581 is a film that functions as an interlayer film, and preferably has a lower dielectric constant than the insulator 574.
  • the relative dielectric constant of the insulator 581 is preferably less than 4, and more preferably less than 3.
  • the relative dielectric constant of the insulator 581 is preferably 0.7 times or less, and more preferably 0.6 times or less, the relative dielectric constant of the insulator 574.
  • the insulator 581 has a reduced concentration of impurities such as water and hydrogen in the film.
  • impurities such as water and hydrogen in the film.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, or silicon nitride can be used for the insulator 581.
  • silicon oxide to which fluorine has been added, silicon oxide to which carbon has been added, silicon oxide to which carbon and nitrogen have been added, or silicon oxide having vacancies can be used for the insulator 581.
  • silicon oxide and silicon oxynitride are preferable because they are thermally stable.
  • materials such as silicon oxide, silicon oxynitride, and silicon oxide having vacancies are preferable because they can easily form a region containing oxygen that is desorbed by heating.
  • a resin can be used for the insulator 581.
  • the material that can be used for the insulator 581 may be an appropriate combination of the above-mentioned materials.
  • Insulators 592 and 594 are layered in this order on insulators 574 and 581.
  • the insulator 592 is preferably an insulating film (referred to as a barrier insulating film) having a barrier property that prevents impurities such as water and hydrogen from diffusing from the substrate 410 and the transistor MTCK to a region above the insulator 592 (e.g., a region where the light-emitting device 650R, the light-emitting device 650G, and the light-emitting device 650B are provided). Therefore, the insulator 592 is preferably an insulating material having a function of suppressing the diffusion of impurities such as hydrogen atoms, hydrogen molecules, and water molecules (the impurities are unlikely to permeate through the insulating material).
  • a barrier insulating film referred to as a barrier insulating film having a barrier property that prevents impurities such as water and hydrogen from diffusing from the substrate 410 and the transistor MTCK to a region above the insulator 592 (e.g., a region where the light-emitting device 650R
  • the insulator 592 is preferably an insulating material having a function of suppressing the diffusion of impurities such as nitrogen atoms, nitrogen molecules, nitrogen oxide molecules (e.g., N 2 O, NO, and NO 2 ), and copper atoms (the oxygen is unlikely to permeate through the insulating material).
  • the insulator 592 is preferably an insulating material having a function of suppressing the diffusion of oxygen (e.g., one or both of oxygen atoms and oxygen molecules).
  • An example of a film that has barrier properties against hydrogen is silicon nitride formed by the CVD method.
  • the amount of desorption of hydrogen can be analyzed by, for example, thermal desorption spectrometry (TDS).
  • TDS thermal desorption spectrometry
  • the amount of desorption of hydrogen from the insulator 424 may be 10 ⁇ 10 15 atoms/cm 2 or less, preferably 5 ⁇ 10 15 atoms/cm 2 or less, calculated as hydrogen atoms per area of the insulator 424, when the film surface temperature is in the range of 50° C. to 500 ° C., as measured by TDS .
  • insulator 594 is preferably an interlayer film with a low dielectric constant. For this reason, materials that can be used for insulator 581 can be used for insulator 594.
  • the insulator 594 has a lower dielectric constant than the insulator 592.
  • the relative dielectric constant of the insulator 594 is preferably less than 4, and more preferably less than 3.
  • the relative dielectric constant of the insulator 594 is preferably 0.7 times or less, and more preferably 0.6 times or less, the relative dielectric constant of the insulator 592.
  • a conductor MPG that functions as a plug or wiring is embedded in the insulator GI1 and the insulator IS3, and a conductor 596 that functions as a plug or wiring is embedded in the insulator 592 and the insulator 594.
  • the conductor MPG and the conductor 596 are electrically connected to a light-emitting device or the like that is provided above the insulator 594.
  • the same reference numeral may be given to multiple structures.
  • the wiring and the plug that connects to the wiring may be one body. That is, there are cases where a part of the conductor functions as the wiring, and cases where a part of the conductor functions as the plug.
  • the materials for each plug and wiring can be one or more conductive materials selected from metal materials, alloy materials, metal nitride materials, and metal oxide materials, either in a single layer or in a laminated layer. It is preferable to use a high melting point material such as tungsten or molybdenum that has both heat resistance and conductivity, and tungsten is preferably used. Alternatively, it is preferable to form the wiring from a low resistance conductive material such as aluminum or copper. By using a low resistance conductive material, the wiring resistance can be reduced.
  • Insulator 598 and insulator 599 are formed in order on insulator 594 and conductor 596.
  • the insulator 598 is an insulator having barrier properties against one or more selected from hydrogen, oxygen, and water, similar to the insulator 592.
  • the insulator 599 is an insulator having a relatively low dielectric constant, similar to the insulator 594, in order to reduce the parasitic capacitance that occurs between wirings.
  • the insulator 599 functions as an interlayer insulating film and a planarizing film.
  • a light-emitting device 650 and a connection portion 640 are formed on the insulator 599.
  • the detailed configuration of the light-emitting device will be described in detail in embodiment 5.
  • connection portion 640 may be called a cathode contact portion, and is electrically connected to the cathode electrodes of the light-emitting devices 650R, 650G, and 650B.
  • connection portion 640 shown in FIG. 27 a conductor formed in the same process and from the same material as the conductors 611a to 611c is electrically connected to the common electrode 615 described later. Note that FIG. 27 shows an example in which the conductor is electrically connected to the common electrode 615 via the common layer 614 described later, but the conductor and the common electrode 615 may be in direct contact.
  • connection portion 640 may be provided so as to surround the four sides of the display portion in a plan view, or may be provided within the display portion (e.g., between adjacent light-emitting devices 650) (not shown).
  • Light-emitting device 650R has conductor 611a as a pixel electrode.
  • light-emitting device 650G has conductor 611b as a pixel electrode
  • light-emitting device 650B has conductor 611c as a pixel electrode.
  • Conductor 611a, conductor 611b, and conductor 611c are each connected to conductor 596 embedded in insulator 594 via a conductor (plug) embedded in insulator 599.
  • Light-emitting device 650R has layer 613a, a common layer 614 on layer 613a, and a common electrode 615 on common layer 614.
  • Light-emitting device 650G has layer 613b, a common layer 614 on layer 613b, and a common electrode 615 on common layer 614.
  • Light-emitting device 650B has layer 613c, a common layer 614 on layer 613c, and a common electrode 615 on common layer 614.
  • the display device 600A employs an SBS structure.
  • the SBS structure allows the materials and configuration to be optimized for each light-emitting device, allowing greater freedom in the selection of materials and configurations, making it easier to improve brightness and reliability.
  • the display device 600A is also a top emission type.
  • a top emission type allows transistors and the like to be arranged so as to overlap the light emitting region of the light emitting device, so the aperture ratio of the pixel can be increased compared to a bottom emission type.
  • layer 613a is formed so as to cover the upper and side surfaces of conductor 611a.
  • layer 613b is formed so as to cover the upper and side surfaces of conductor 611b.
  • layer 613c is formed so as to cover the upper and side surfaces of conductor 611c. Therefore, the entire area in which conductors 611a, 611b, and 611c are provided can be used as the light-emitting areas of light-emitting device 650R, light-emitting device 650G, and light-emitting device 650B, thereby increasing the aperture ratio of the pixel.
  • layer 613a and common layer 614 can be collectively referred to as the EL layer.
  • layer 613b and common layer 614 can be collectively referred to as the EL layer.
  • layer 613c and common layer 614 can be collectively referred to as the EL layer.
  • the configuration of the light-emitting device of this embodiment may be a single structure or a tandem structure.
  • Layers 613a, 613b, and 613c are processed into island shapes by photolithography. Therefore, at the ends of layers 613a, 613b, and 613c, the angle between the top surface and the side surface is close to 90 degrees.
  • an organic film formed using FMM Fine Metal Mask
  • the top surface is formed in a slope over a range of 1 ⁇ m to 10 ⁇ m to the end, resulting in a shape in which it is difficult to distinguish between the top surface and the side surface.
  • top and side surfaces of layers 613a, 613b, and 613c are clearly distinguished. As a result, in adjacent layers 613a and 613b, one side surface of layer 613a and one side surface of layer 613b are arranged opposite each other. This is the same for any combination of layers 613a, 613b, and 613c.
  • Layer 613a, layer 613b, and layer 613c each have at least a light-emitting layer.
  • layer 613a has a light-emitting layer that emits red light
  • layer 613b has a light-emitting layer that emits green light
  • layer 613c has a light-emitting layer that emits blue light.
  • each light-emitting layer can be of a color other than cyan, magenta, yellow, or white.
  • Layer 613a, layer 613b, and layer 613c preferably have a light-emitting layer and a carrier transport layer (electron transport layer or hole transport layer) on the light-emitting layer. Since the surfaces of layers 613a, 613b, and 613c may be exposed during the manufacturing process of the display device, providing a carrier transport layer on the light-emitting layer can prevent the light-emitting layer from being exposed to the outermost surface and reduce damage to the light-emitting layer. This can improve the reliability of the light-emitting device.
  • a carrier transport layer electron transport layer or hole transport layer
  • the common layer 614 has, for example, an electron injection layer or a hole injection layer.
  • the common layer 614 may have a stack of an electron transport layer and an electron injection layer, or a stack of a hole transport layer and a hole injection layer.
  • the common layer 614 is shared by the light-emitting device 650R, the light-emitting device 650G, and the light-emitting device 650B.
  • the common layer 614 does not have to be provided, and the entire EL layer of the light-emitting device may be provided in an island shape, like the layer 613a, the layer 613b, and the layer 613c.
  • the common electrode 615 is shared by the light-emitting devices 650R, 650G, and 650B. Furthermore, as shown in FIG. 27, the common electrode 615 shared by the multiple light-emitting devices is electrically connected to a conductor included in the connection portion 640.
  • the insulator 625 preferably has a function as a barrier insulating layer against water and/or oxygen.
  • the insulator 625 preferably has a function of suppressing the diffusion of water and/or oxygen.
  • the insulator 625 preferably has a function of capturing or fixing (also referred to as gettering) water and/or oxygen.
  • the insulator 625 has a function as a barrier insulating layer or a gettering function, it is possible to suppress the intrusion of impurities (typically, water and/or oxygen) that may diffuse from the outside into each light-emitting device. With this structure, a highly reliable light-emitting device and further a highly reliable display device can be provided.
  • the insulator 625 has a low impurity concentration. This can prevent impurities from entering the EL layer from the insulator 625 and causing deterioration of the EL layer. Furthermore, by lowering the impurity concentration in the insulator 625, it is possible to improve the barrier properties against water and/or oxygen. For example, it is desirable that the insulator 625 has a sufficiently low hydrogen concentration or a sufficiently low carbon concentration, or preferably both.
  • an insulating layer containing an organic material can be suitably used.
  • the organic material it is preferable to use a photosensitive organic resin, for example, a photosensitive resin composition containing an acrylic resin.
  • acrylic resin does not only refer to polymethacrylic acid ester or methacrylic resin, but may refer to acrylic polymers in a broad sense.
  • the organic materials that can be used for the insulator 627 are not limited to those mentioned above.
  • the insulator 627 may be made of acrylic resin, polyimide resin, epoxy resin, imide resin, polyamide resin, polyimideamide resin, silicone resin, siloxane resin, benzocyclobutene resin, phenol resin, or precursors of these resins.
  • the insulator 627 may be made of organic materials such as polyvinyl alcohol (PVA), polyvinyl butyral (PVB), polyvinylpyrrolidone, polyethylene glycol, polyglycerin, pullulan, water-soluble cellulose, or alcohol-soluble polyamide resin.
  • the insulator 627 may be made of a photoresist, for example, as a photosensitive resin. Examples of photosensitive resins include positive-type materials and negative-type materials.
  • the insulator 627 may be made of a material that absorbs visible light. By absorbing light emitted from the light-emitting device with the insulator 627, it is possible to suppress leakage of light from the light-emitting device to an adjacent light-emitting device through the insulator 627 (stray light). This makes it possible to improve the display quality of the display device. In addition, since the display quality can be improved without using a polarizing plate in the display device, it is possible to reduce the weight and thickness of the display device.
  • Materials that absorb visible light include materials containing pigments such as black, materials containing dyes, resin materials with light absorbing properties (e.g., polyimide), and resin materials that can be used in color filters (color filter materials).
  • resin materials with light absorbing properties e.g., polyimide
  • color filter materials resin materials that can be used in color filters
  • by mixing three or more colors of color filter materials it is possible to create a resin layer that is black or close to black.
  • the insulator 627 can be formed using a wet film formation method such as spin coating, dipping, spray coating, inkjet, dispensing, screen printing, offset printing, doctor knife method, slit coating, roll coating, curtain coating, or knife coating.
  • a wet film formation method such as spin coating, dipping, spray coating, inkjet, dispensing, screen printing, offset printing, doctor knife method, slit coating, roll coating, curtain coating, or knife coating.
  • the insulator 627 is formed at a temperature lower than the heat resistance temperature of the EL layer.
  • the substrate temperature when forming the insulator 627 is typically 200°C or less, preferably 180°C or less, more preferably 160°C or less, more preferably 150°C or less, and more preferably 140°C or less.
  • the insulator 627 preferably has a tapered shape on the side.
  • the side end of the insulator 627 into a forward tapered shape (less than 90°, preferably 60° or less, and more preferably 45° or less)
  • the common layer 614 and common electrode 615 provided on the side end of the insulator 627 can be formed with good coverage without causing discontinuities or localized thinning. This can improve the in-plane uniformity of the common layer 614 and common electrode 615, thereby improving the display quality of the display device.
  • the upper surface of the insulator 627 preferably has a convex curved shape.
  • the convex curved shape of the upper surface of the insulator 627 is preferably a shape that bulges gently toward the center.
  • it is preferable that the convex curved portion at the center of the upper surface of the insulator 627 is smoothly connected to the tapered portion at the end of the side surface.
  • Insulator 627 is also formed in the region between the two EL layers (e.g., the region between layers 613a and 613b). At this time, a portion of insulator 627 is disposed in a position sandwiched between a side edge of one EL layer (e.g., layer 613a) and a side edge of the other EL layer (e.g., layer 613b).
  • one end of the insulator 627 overlaps with the conductor 611a that functions as a pixel electrode, and the other end of the insulator 627 overlaps with the conductor 611b that functions as a pixel electrode.
  • the end of the insulator 627 can be formed on a flat or approximately flat region of the layer 613a (layer 613b). Therefore, it becomes relatively easy to process the tapered shape of the insulator 627 as described above.
  • the insulator 627 or the like it is possible to prevent the formation of discontinuities and locally thin areas in the common layer 614 and common electrode 615 from the flat or roughly flat area of the layer 613a to the flat or roughly flat area of the layer 613b. This makes it possible to prevent connection failures caused by discontinuities and increases in electrical resistance caused by locally thin areas in the common layer 614 and common electrode 615 between the light-emitting devices.
  • the display device of this embodiment can narrow the distance between light-emitting devices.
  • the distance between light-emitting devices, between EL layers, or between pixel electrodes can be less than 10 ⁇ m, 8 ⁇ m or less, 5 ⁇ m or less, 3 ⁇ m or less, 2 ⁇ m or less, 1 ⁇ m or less, 500 nm or less, 200 nm or less, 100 nm or less, 90 nm or less, 70 nm or less, 50 nm or less, 30 nm or less, 20 nm or less, 15 nm or less, or 10 nm or less.
  • the display device of this embodiment has an area where the distance between two adjacent island-shaped EL layers is 1 ⁇ m or less, preferably an area where the distance is 0.5 ⁇ m (500 nm) or less, and more preferably an area where the distance is 100 nm or less. In this way, by narrowing the distance between each light-emitting device, a display device with high definition and large aperture ratio can be provided.
  • a protective layer 631 is provided on the light-emitting device 650.
  • the protective layer 631 is a film that functions as a passivation film that protects the light-emitting device 650.
  • impurities such as water and oxygen are prevented from entering the light-emitting device, and the reliability of the light-emitting device 650 can be improved.
  • aluminum oxide, silicon nitride, or silicon oxynitride can be used for the protective layer 631.
  • the protective layer 631 and the substrate 610 are bonded via an adhesive layer 607.
  • a solid sealing structure or a hollow sealing structure can be applied to seal the light-emitting device.
  • the space between the substrate 410 and the substrate 610 is filled with an adhesive layer 607, and a solid sealing structure is applied.
  • the space may be filled with an inert gas (such as nitrogen or argon) and a hollow sealing structure may be applied.
  • the adhesive layer 607 may be provided so as not to overlap with the light-emitting device.
  • the space may also be filled with a resin different from the adhesive layer 607 provided in a frame shape.
  • various types of curing adhesives can be used, such as ultraviolet-curing photocuring adhesives, reaction-curing adhesives, heat-curing adhesives, and anaerobic adhesives.
  • these adhesives include epoxy resins, acrylic resins, silicone resins, phenolic resins, polyimide resins, imide resins, PVC (polyvinyl chloride) resins, PVB (polyvinyl butyral) resins, and EVA (ethylene vinyl acetate) resins.
  • epoxy resins with low moisture permeability are preferred.
  • Two-part mixed resins may also be used.
  • An adhesive sheet may also be used.
  • Display device 600A is a top emission type. Light emitted by the light emitting device is emitted towards substrate 610. For this reason, it is preferable to use a material that is highly transparent to visible light for substrate 610. For example, a substrate that is highly transparent to visible light may be selected for substrate 610 from among the substrates that can be used for substrate 410.
  • the pixel electrode contains a material that reflects visible light
  • the opposing electrode (common electrode 615) contains a material that transmits visible light.
  • the display device of one embodiment of the present invention may be a bottom emission type in which light emitted from a light-emitting device is emitted toward the substrate 410, rather than a top emission type.
  • a substrate that has high transparency to visible light may be selected as the substrate 410.
  • the element layer 630 of the display device 600A in FIG. 27 includes a transistor MTCK, but this is not limited thereto.
  • the structure of the transistor included in the display device of one embodiment of the present invention is not particularly limited.
  • One or more types of transistors can be used in the display device of one embodiment of the present invention.
  • one or more of the transistor MTCK shown in FIG. 29 and the transistor 800 shown in FIG. 30 can be used.
  • One or both of an OS transistor and a Si transistor can be used in the display device of one embodiment of the present invention.
  • FIG. 28 shows a cross-sectional view of the display device 600B.
  • the display device 600B can be a flexible display device (also called a flexible display) by using flexible substrates for the substrate 541 and the substrate 610.
  • the substrate 541 is attached to the insulating layer 545 by an adhesive layer 543.
  • the substrate 610 is attached to the protective layer 631 by an adhesive layer 607. An example of a method for manufacturing a flexible device will be described later in this embodiment.
  • the element layer 660 of the display device 600B differs from the element layer 660 of the display device 600A mainly in that the same configuration is applied to the layers 613a, 613b, and 613c, and further in that the colored layers 628R, 628G, and 628B are provided.
  • Layers 613a, 613b, and 613c are formed in the same process and with the same material. Furthermore, layers 613a, 613b, and 613c are separated from one another.
  • leakage current sometimes called lateral leakage current, horizontal leakage current, or lateral leakage current
  • the light-emitting devices 650R, 650G, and 650B shown in FIG. 28 emit white light.
  • the white light emitted by the light-emitting devices 650R, 650G, and 650B passes through the colored layers 628R, 628G, and 628B, thereby obtaining light of a desired color.
  • a light-emitting device that is configured to emit white light may emit light of a specific wavelength, such as red, green, or blue, with the light being enhanced.
  • the light emitted by light-emitting device 650R is extracted as red light to the outside of display device 600B via colored layer 628R.
  • the light emitted by light-emitting device 650G is extracted as green light to the outside of display device 600B via colored layer 628G.
  • the light emitted by light-emitting device 650B is extracted as blue light to the outside of display device 600B via colored layer 628B.
  • tandem structure for a light-emitting device that emits white light.
  • An example of the configuration of a light-emitting device with a tandem structure will be described in detail in embodiment 5.
  • the light-emitting devices 650R, 650G, and 650B shown in FIG. 28 emit blue light.
  • the layers 613a, 613b, and 613c each have one or more light-emitting layers that emit blue light.
  • the blue light emitted by the light-emitting device 650B can be extracted.
  • a color conversion layer is provided between the light-emitting device 650R and the colored layer 628R, and between the light-emitting device 650G and the colored layer 628G, so that the blue light emitted by the light-emitting device 650R or the light-emitting device 650G can be converted into light with a longer wavelength, and red or green light can be extracted.
  • the colored layer absorbs light other than the desired color, and the color purity of the light that the subpixel emits can be increased.
  • the colored layers are colored layers that selectively transmit light in a specific wavelength range and absorb light in other wavelength ranges.
  • a red (R) color filter that transmits light in the red wavelength range
  • a green (G) color filter that transmits light in the green wavelength range
  • a blue (B) color filter that transmits light in the blue wavelength range
  • R red
  • G green
  • B blue
  • metal materials, resin materials, pigments, and dyes can be used.
  • the colored layers are formed at the desired positions by a printing method, an inkjet method, an etching method using photolithography, or the like.
  • the element layer 630 of the display device 600B has a similar configuration to the element layer 630 of the display device 600A, so a detailed description will be omitted.
  • Display device 600B differs from display device 600A in that it does not have element layer 620 but has element layer 635.
  • Element layer 635 has the same configuration as element layer 630.
  • At least a part of the transistors in the element layer 635 is electrically connected to the conductive layer or the transistors in the element layer 630 via plugs, wiring, etc. Note that a wiring layer 670 may be provided between the element layer 630 and the element layer 635.
  • the element layer 635 is provided with one or both of a pixel circuit and a driver circuit of a display device.
  • element layer 630 and element layer 635 an example in which two element layers having OS transistors are stacked (element layer 630 and element layer 635) is shown, but the number of stacked element layers is not limited to this, and may be three or more layers.
  • the bottom layer is used for the driver circuit (either or both of the gate driver and source driver) of the display device
  • the top layer is used for the pixel circuit of the display device
  • the layers located between are used for the pixel circuit or driver circuit, respectively.
  • Si transistors are typically formed on single crystal Si wafers, making it difficult to make them flexible.
  • a display device is constructed using only OS transistors without using Si transistors, a flexible configuration can be made using a relatively simple manufacturing process.
  • FIG. 29A to 29C show an example of a semiconductor device (e.g., a pixel circuit or a driving circuit) including a transistor MTCK.
  • FIG. 29A shows a schematic plan view of the transistor MTCK.
  • FIG. 29B is a schematic cross-sectional view corresponding to the portion of the dashed line A1-A2 shown in FIG. 29A, and is also a schematic cross-sectional view of the transistor MTCK.
  • FIG. 29C is a schematic cross-sectional view corresponding to the portion of the dashed line A3-A4 shown in FIG. 29A, and is also a schematic cross-sectional view of the transistor MTCK.
  • the direction of the dashed line A1-A2 is the X direction
  • the direction of the dashed line A3-A4 is the Y direction.
  • the direction perpendicular to the X and Y directions is the Z direction.
  • the X and Y directions can be perpendicular to each other.
  • the definitions of the X, Y, and Z directions may be the same or different in the following drawings.
  • the right side may be called the X direction, the left side the -X direction, the upper side the Y direction, and the lower side the -Y direction.
  • the right side may be called the X direction, the left side the -X direction, the upper side the Z direction, and the lower side the -Z direction.
  • the right side may be called the -Y direction, the left side the +Y direction, the upper side the Z direction, and the lower side the -Z direction.
  • the transistor MTCK shown in Figures 29A to 29C has insulators IS1 to IS3, an insulator GI1, conductors ME1 to ME3, and a semiconductor SC1.
  • the insulator IS1 functions as a base film for providing the source, drain, and channel formation regions of the transistor MTCK thereon, for example.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, or silicon nitride can be used.
  • silicon oxide to which fluorine has been added, silicon oxide to which carbon has been added, silicon oxide to which carbon and nitrogen have been added, or silicon oxide having vacancies can be used.
  • silicon oxide and silicon oxynitride are preferable because they are thermally stable.
  • the insulator IS1 can be a resin.
  • the material used for the insulator IS1 may be an appropriate combination of the insulating materials described above.
  • the conductor ME1 is a conductor (which may be referred to as a terminal, wiring, etc.) that functions as one of the source and drain in the transistor MTCK.
  • the conductor ME2 is a conductor (which may be referred to as a terminal, wiring, etc.) that functions as the other of the source and drain in the transistor MTCK.
  • the conductor ME1 is provided as a wiring extending in the Y direction, as an example.
  • the conductor ME2 is provided as a wiring extending in the X direction, as an example.
  • the conductors ME1, ME2, and ME3 are preferably made of, for example, a metal element selected from aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, iridium, strontium, and lanthanum, or an alloy containing two or more of the above-mentioned metal elements, or an alloy combining two or more of the above-mentioned metal elements.
  • a metal element selected from aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, iridium, strontium, and lanthanum, or an alloy containing two or more
  • the conductive film ME1, conductor ME2, and conductor ME3 are preferably made of, for example, tantalum nitride, titanium nitride, tungsten, a nitride containing titanium and aluminum, a nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, an oxide containing strontium and ruthenium, or an oxide containing lanthanum and nickel.
  • Tantalum nitride, titanium nitride, nitrides containing titanium and aluminum, nitrides containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxides containing strontium and ruthenium, and oxides containing lanthanum and nickel are preferred because they are conductive materials that are difficult to oxidize, or materials that maintain their conductivity even when they absorb oxygen.
  • the conductor may be, for example, a semiconductor with high electrical conductivity, such as polycrystalline silicon containing an impurity element (e.g., phosphorus or arsenic), or a silicide (e.g., nickel silicide).
  • oxide conductors may be used for conductors ME1, ME2, and ME3.
  • oxide conductors include indium oxide, zinc oxide, In-Sn oxide (ITO), In-Zn oxide (also referred to as IZO (registered trademark)), In-W oxide, In-W-Zn oxide, In-Ti oxide, In-Ti-Sn oxide, In-Sn-Si oxide (also referred to as ITO containing silicon, ITSO), zinc oxide doped with gallium, and In-Ga-Zn oxide.
  • Conductive oxides containing indium are particularly preferred due to their high conductivity.
  • a layered structure may be used that combines the above-mentioned material containing a metal element and a conductive material containing oxygen.
  • a specific layered structure of a conductive film may be, for example, a layered structure of indium oxide and a metal film containing ruthenium.
  • a layered structure may be used that combines the above-mentioned material containing a metal element and a conductive material containing nitrogen.
  • a layered structure may be used that combines the above-mentioned material containing a metal element, a conductive material containing oxygen, and a conductive material containing nitrogen.
  • the insulator IS2 functions as an interlayer film that separates the source and drain in the transistor MTCK.
  • a material applicable to the insulator IS1 can be used for the insulating film IS2.
  • the semiconductor SC1 is a metal oxide that functions as an oxide semiconductor
  • the carrier concentration of the metal oxide decreases at the interface and near the interface of the semiconductor SC1 that is in contact with the insulator IS2, and the interface and near the interface of the semiconductor SC1 become i-type or substantially i-type. Therefore, the interface and near the interface of the semiconductor SC1 can function as a channel formation region in the transistor MTCK.
  • the semiconductor SC1 can be, for example, a metal oxide that functions as an oxide semiconductor.
  • the transistor MTCK is an OS transistor.
  • the metal oxide preferably contains at least indium or zinc.
  • the metal oxide contains indium and zinc.
  • the element M is contained.
  • the element M one or more selected from aluminum, gallium, silicon, yttrium, tin, copper, vanadium, beryllium, boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, cobalt, and antimony can be used.
  • the element M is one or more of aluminum, gallium, yttrium, and tin. It is further preferable that the element M contains one or both of gallium and tin.
  • metal oxides include indium oxide, gallium oxide, zinc oxide, indium zinc oxide (also referred to as IZO (registered trademark)), indium tin oxide, indium titanium oxide, indium gallium oxide, indium gallium aluminum oxide, indium gallium tin oxide, gallium zinc oxide (also referred to as GZO), aluminum zinc oxide (also referred to as AZO), indium aluminum zinc oxide (also referred to as IAZO), indium tin zinc oxide (also referred to as ITZO (registered trademark)), indium titanium zinc oxide, indium gallium zinc oxide (also referred to as IGZO), indium gallium tin zinc oxide (also referred to as IGZTO), and indium gallium aluminum zinc oxide.
  • indium tin oxide, gallium tin oxide, and aluminum tin oxide containing silicon are also included.
  • a material that does not contain Zn such as indium oxide
  • compatibility with the LSI manufacturing process is increased, which is preferable.
  • a material that contains Zn it is easier to increase the crystallinity, which is preferable.
  • the semiconductor SC1 is a metal oxide that functions as an oxide semiconductor, it is preferable to form it using the ALD (Atomic Layer Deposition) method. As shown in Figures 29B and 29C, when forming the semiconductor SC1 in a region having a step, the ALD method can be used to form the semiconductor SC1 with good coverage.
  • ALD Atomic Layer Deposition
  • the microwave treatment refers to a treatment using a device having a power source that generates high-density plasma using microwaves, for example.
  • a crystalline metal oxide layer for the semiconductor SC1 It is preferable to use a crystalline metal oxide layer for the semiconductor SC1.
  • a metal oxide layer having a CAAC (c-axis aligned crystal) structure, a polycrystalline structure, a nano-crystalline (nc: nano-crystal) structure, or the like can be used.
  • CAAC c-axis aligned crystal
  • nc nano-crystalline
  • the density of defect levels in the semiconductor SC1 can be reduced, and a highly reliable semiconductor device can be realized.
  • In-Ga-Zn oxide for the semiconductor SC1.
  • it is more preferable to use a metal oxide having a composition of In:Ga:Zn 1:1:1 [atomic ratio] or a composition close thereto, a composition of 4:2:3 [atomic ratio] or a composition close thereto, or a composition of 3:1:2 [atomic ratio] or a composition close thereto.
  • the semiconductor SC1 preferably has a laminated structure of multiple oxide layers with different atomic ratios of each metal atom.
  • a first metal oxide and a second metal oxide formed on the first metal oxide as metal oxides.
  • each metal oxide contains at least indium (In) and element M
  • the ratio of the number of atoms of element M contained in the first metal oxide to the number of atoms of all elements constituting the first metal oxide is higher than the ratio of the number of atoms of element M contained in the second metal oxide to the number of atoms of all elements constituting the second metal oxide.
  • the atomic ratio of element M contained in the first metal oxide to In is higher than the atomic ratio of element M contained in the second metal oxide to In.
  • the main carrier path is the second metal oxide.
  • an opening KK1 is formed in the region of the insulator IS2 where the transistor MTCK is provided, and the side surface is approximately perpendicular to the X-Y plane (taper angle is 70° or more and 110° or less). Furthermore, the semiconductor SC1 including the channel formation region of the transistor MTCK is provided so as to be in contact with the conductors ME1 and ME2 through the opening KK1.
  • an insulator GI1 is provided on the semiconductor SC1. Specifically, in a plan view, the insulator GI1 is positioned so as to overlap above the channel formation region included in the semiconductor SC1. The insulator GI1 functions as a gate insulating film in the transistor MTCK.
  • the insulator GI1 it is preferable to use a single layer or a laminate of an insulator containing a so-called high-k material such as aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ), or (Ba, Sr)TiO 3 (BST).
  • a so-called high-k material such as aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ), or (Ba, Sr)TiO 3 (BST).
  • a so-called high-k material such as aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ), or (Ba, Sr)TiO 3 (BST).
  • insulator GI1 a material that can be used for the insulator IS1 may be applied.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, or silicon nitride may be used.
  • the conductor ME3 is provided on the insulator GI1 so as to fill the opening KK1.
  • the conductor ME3 is a conductor (which may also be referred to as a terminal, wiring, etc.) that functions as a gate in the transistor MTCK.
  • the conductor ME3 is provided as wiring extending in the Y direction, as an example.
  • the insulator IS3 is, for example, a film that functions as an interlayer film. Therefore, it is preferable that the insulator IS3 has an insulating material with a low relative dielectric constant. By using an insulating material with a low relative dielectric constant as the interlayer film, the parasitic capacitance that occurs between wirings can be reduced.
  • insulator IS1 a material that can be used for the insulator IS1 can be used as the insulator IS3.
  • the transistor MTCK shown in Figures 29A to 29C the conductor ME1 functioning as either the source or the drain is located below the insulator IS2, which serves as the interlayer film, and the conductor ME2 functioning as the other of the source or the drain is located above the insulator IS2. Therefore, the transistor MTCK is configured such that the channel formation region is provided along the opening of the insulator IS2.
  • the source and drain are located at different heights, and the current flowing through the semiconductor layer flows in the height direction.
  • the channel length direction can be said to have a height (vertical) component, so the transistor MTCK can also be called a VFET (Vertical Field Effect Transistor), vertical transistor, vertical channel transistor, vertical channel transistor, etc.
  • VFET Vertical Field Effect Transistor
  • the area occupied by the transistor can be made smaller than when the channel formation region of the transistor is provided along the X-Y plane. Therefore, by forming a circuit using one or both of the transistors MTCK, the area of the circuit can be made smaller. As a result, this can lead to the miniaturization of a semiconductor device or display device including the circuit.
  • FIG. 30A shows a top view of the transistor 800.
  • FIG. 30B shows a cross-sectional view between dashed and dotted lines A1-A2 in FIG. 30A.
  • FIG. 30B is also a cross-sectional view of the transistor 800 in the channel length direction.
  • FIG. 30C shows a cross-sectional view between dashed and dotted lines A3-A4 in FIG. 30A.
  • FIG. 30C is also a cross-sectional view of the transistor 800 in the channel width direction.
  • FIG. 30D shows a cross-sectional view between dashed and dotted lines A5-A6 in FIG. 30A.
  • FIG. 30D is also a cross-sectional view of the transistor 800 in the channel width direction. Note that some elements are omitted in the top view of FIG. 30A for clarity.
  • the transistor 800 has a conductor 805 (conductor 805a and conductor 805b) embedded in the insulator 816, an insulator 821 on the insulator 816 and the conductor 805, an insulator 822 on the insulator 821, an insulator 824 on the insulator 822, an oxide 820 (oxide 820a and oxide 820b) on the insulator 824, a conductor 842a (conductor 842a1 and conductor 842a2) and a conductor 842b (conductor 842b1 and conductor 842b2) on the oxide 820, an insulator 871a on the conductor 842a, an insulator 871b on the conductor 842b, an insulator 850 on the oxide 820, and a conductor 860 (conductor 860a and conductor 860b) on the insulator 850.
  • a conductor 805 conductor 805a and conductor 805b
  • An insulator 875 is provided on the insulators 871a and 871b, and an insulator 885 is provided on the insulator 875.
  • the insulators 855, 850, and conductor 860 are disposed inside openings provided in the insulators 885 and 875.
  • An insulator 882 is provided on the insulator 885 and the conductor 860.
  • An insulator 883 is provided on the insulator 882.
  • An insulator 815 is provided below the insulator 816 and the conductor 805.
  • An insulator 855 is provided between the insulator 842a2, the conductor 842b2, the insulator 871a, the insulator 871b, the insulator 875, and the insulator 885 and the insulator 850.
  • insulator 815, insulator 816, conductor 805, insulator 821, insulator 822, insulator 824, oxide 820, conductor 842a, conductor 842b, insulator 871a, insulator 871b, insulator 875, insulator 885, insulator 855, insulator 850, conductor 860, insulator 882, and insulator 883 may each have a single layer structure or a laminated structure.
  • the oxide 820 has a region that functions as a channel formation region.
  • the conductor 860 has a region that functions as a first gate electrode (upper gate electrode).
  • the insulator 850 has a region that functions as a first gate insulator.
  • the conductor 805 has a region that functions as a second gate electrode (lower gate electrode).
  • the insulators 824, 822, and 821 each have a region that functions as a second gate insulator.
  • the conductor 842a has a region that functions as either a source electrode or a drain electrode.
  • the conductor 842b has a region that functions as the other of the source electrode or the drain electrode.
  • the oxide 820 preferably has an oxide 820a on the insulator 824 and an oxide 820b on the oxide 820a.
  • the oxide 820a below the oxide 820b, the diffusion of impurities from a structure formed below the oxide 820a to the oxide 820b can be suppressed.
  • the oxide 820 may have a single layer structure of the oxide 820b, or may have a stacked structure of three or more layers.
  • a channel formation region and a source region and a drain region are formed, sandwiching the channel formation region. At least a portion of the channel formation region overlaps with the conductor 860.
  • the source region overlaps with the conductor 842a, and the drain region overlaps with the conductor 842b. Note that the source region and the drain region can be interchanged.
  • the channel formation region is a high-resistance region with a low carrier concentration because it has fewer oxygen vacancies or a lower impurity concentration than the source and drain regions. Therefore, the channel formation region can be said to be i-type (intrinsic) or substantially i-type.
  • the source and drain regions are low-resistance regions with high carrier concentrations due to a large amount of oxygen vacancies or a high concentration of impurities such as hydrogen, nitrogen, and metal elements.
  • the source and drain regions are n-type regions (low-resistance regions) with a high carrier concentration compared to the channel formation region.
  • channel formation region, source region, and drain region may each be formed with not only oxide 820b but also oxide 820a.
  • concentrations of metal elements and impurity elements such as hydrogen and nitrogen detected in each region may change continuously within each region, not necessarily in a gradual manner from region to region. In other words, the concentrations of metal elements and impurity elements such as hydrogen and nitrogen may decrease in the region closer to the channel formation region.
  • oxide 820 oxide 820a and oxide 820b.
  • the oxide 820 preferably has a layered structure of multiple oxide layers with different chemical compositions.
  • the atomic ratio of element M to the main component metal element in the oxide 820a is preferably greater than that in the oxide 820b.
  • the atomic ratio of element M to In in the oxide 820a is preferably greater than that in the oxide 820b. This configuration can suppress the diffusion of impurities and oxygen from structures formed below the oxide 820a to the oxide 820b.
  • the atomic ratio of In to element M in oxide 820b is larger than that in oxide 820a.
  • oxide 820a and oxide 820b have a common element other than oxygen as a main component, the defect state density at the interface between oxide 820a and oxide 820b can be reduced. As a result, the effect of interface scattering on carrier conduction is reduced, and the transistor 800 can obtain a large on-current and high frequency characteristics.
  • the composition close to these includes a range of ⁇ 30% of the desired atomic ratio.
  • Gallium is preferably used as the element M.
  • the oxide 820b may be a metal oxide that can be used for the oxide 820a.
  • the composition of the metal oxide that can be used for the oxide 820a and the oxide 820b is not limited to the above.
  • a metal oxide that can be used for the oxide 820a may be applied to the oxide 820b
  • a metal oxide that can be used for the oxide 820b may be applied to the oxide 820a.
  • the above atomic ratio is not limited to the atomic ratio of the formed metal oxide film, but may be the atomic ratio of the sputtering target used to form the metal oxide film.
  • the oxide 820b is preferably crystalline.
  • Materials that can be used for the conductors, insulators, and oxide semiconductors of the transistor 800 include the various materials that can be used for the conductors ME1 to ME3 described above. Representative examples are described below.
  • the conductor 842a has a layered structure of conductors 842a1 and 842a2, and the conductor 842b has a layered structure of conductors 842b1 and 842b2.
  • the conductors 842a1 and 842b1 in contact with the oxide 820b are preferably conductors that are difficult to oxidize, such as metal nitrides. This can prevent the conductors 842a and 842b from being excessively oxidized by the oxygen contained in the oxide 820b.
  • the conductors 842a2 and 842b2 are preferably conductors such as metal layers that have higher conductivity than the conductors 842a1 and 842b1. This allows the conductors 842a and 842b to function as wiring or electrodes with high conductivity.
  • tantalum nitride or titanium nitride can be used as the conductor 842a1 and the conductor 842b1, and tungsten can be used as the conductor 842a2 and the conductor 842b2.
  • the openings in insulator 885 and insulator 875 overlap the region between conductor 842a2 and conductor 842b2.
  • the side of the opening in insulator 885 coincides or roughly coincides with the side of conductor 842a2 and the side of conductor 842b2.
  • parts of conductors 842a1 and 842b1 are formed to protrude into the opening.
  • a part of the upper surface of conductor 842a1 contacts conductor 842a2, and a part of the upper surface of conductor 842b1 contacts conductor 842b2.
  • insulator 855 contacts another part of the upper surface of conductor 842a1, another part of the upper surface of conductor 842b1, the side of conductor 842a2, and the side of conductor 842b2 within the opening. Additionally, the insulator 850 contacts the top surface of the oxide 820, the side surface of the conductor 842a1, the side surface of the conductor 842b1, and the side surface of the insulator 855.
  • the insulator 855 is preferably an insulator that is difficult to oxidize, such as a nitride.
  • the insulator 855 is formed by anisotropic etching in contact with the sidewall of an opening (here, the sidewall of the opening corresponds to, for example, the side surface of the insulator 885, etc.) provided in the insulator 885, etc.
  • the insulator 855 is formed in contact with the side surface of the conductor 842a2 and the side surface of the conductor 842b2, and has the function of protecting the conductor 842a2 and the conductor 842b2.
  • the conductor 842a1 and the conductor 842b1 are separated and before the insulator 850 is formed.
  • the insulator 855 is formed in contact with the side surface of the conductor 842a2 and the side surface of the conductor 842b2, the conductor 842a2 and the conductor 842b2 can be prevented from being excessively oxidized.
  • silicon nitride can be used as the insulator 855.
  • the insulator 850 preferably has a function of capturing or fixing hydrogen. This can reduce the hydrogen concentration in the channel formation region of the oxide 820b. Thus, VOH in the channel formation region can be reduced and the channel formation region can be made i-type or substantially i-type.
  • the insulator 850 functions as a gate insulator.
  • the insulator 850 is provided in an opening formed in the insulator 885 together with the insulator 855 and the conductor 860.
  • the thickness of the insulator 850 is thin.
  • the thicknesses of the layers constituting the insulator 850 are preferably 0.1 nm or more and 10 nm or less, more preferably 0.1 nm or more and 5.0 nm or less, more preferably 0.5 nm or more and 5.0 nm or less, more preferably 1.0 nm or more and less than 5.0 nm, and even more preferably 1.0 nm or more and 3.0 nm or less.
  • each layer constituting the insulator 850 may have a region with the above thickness in at least a portion.
  • the insulator 850 is preferably formed by the ALD method.
  • ALD methods include Thermal ALD (thermal ALD), in which the reaction between the precursor and reactant is carried out using only thermal energy, and PEALD (plasma enhanced ALD), in which a plasma-excited reactant is used.
  • the PEALD method may be preferable because it uses plasma, which allows film formation at a lower temperature.
  • the thickness of the insulator 855 is preferably 0.5 nm or more and 20 nm or less, more preferably 0.5 nm or more and 10 nm or less, and even more preferably 0.5 nm or more and 3 nm or less.
  • the insulator 855 only needs to have a region with the above thickness in at least a portion. If the thickness of the insulator 855 is made excessively thick, the deposition time of the insulator 855 by the ALD method will increase and productivity will decrease, so the thickness of the insulator 855 is preferably within the above range.
  • the insulators 815, 821, 822, 882, and 883 each preferably have an insulator that has a function of suppressing the diffusion of impurities such as water and hydrogen, and oxygen.
  • impurities such as water and hydrogen, and oxygen.
  • the insulators 883 and 821 are preferably made of silicon nitride or the like, which has a higher hydrogen barrier property.
  • the insulator 882 is preferably made of aluminum oxide or the like, which has a high ability to capture or fix hydrogen.
  • the insulator 822 is preferably made of hafnium oxide or the like, which is a high dielectric constant (high-k) material and has a high ability to capture or fix hydrogen.
  • the conductor 805 is disposed so as to overlap the oxide 820 and the conductor 860.
  • the conductor 805 is preferably provided by being embedded in an opening formed in the insulator 816.
  • the conductor 805 is also preferably provided extending in the channel width direction, as shown in Figures 30A and 30C. With this configuration, the conductor 805 functions as wiring when multiple transistors are provided.
  • the conductor 805 has conductor 805a and conductor 805b.
  • Conductor 805a is provided in contact with the bottom surface and side wall of the opening.
  • Conductor 805b is provided so as to fill the recess of conductor 805a formed along the opening.
  • the height of the upper surface of conductor 805 coincides or approximately coincides with the height of the upper surface of insulator 816.
  • a conductive material having a function of reducing hydrogen diffusion for the conductor 805a By using a conductive material having a function of reducing hydrogen diffusion for the conductor 805a, it is possible to prevent impurities such as hydrogen contained in the conductor 805b from diffusing to the oxide 820 via the insulator 816, etc.
  • a conductive material having a function of suppressing oxygen diffusion for the conductor 805a it is possible to suppress the conductor 805b from being oxidized and its conductivity from decreasing.
  • Examples of conductive materials having a function of suppressing oxygen diffusion include titanium, titanium nitride, tantalum, tantalum nitride, ruthenium, and ruthenium oxide.
  • the conductor 805a can have a single layer structure or a multilayer structure of the above conductive materials.
  • the conductor 805a preferably has titanium nitride.
  • the conductor 805b is made of a conductive material containing tungsten, copper, or aluminum as a main component.
  • the conductor 805b contains tungsten.
  • the conductor 805 can function as a second gate electrode.
  • the threshold voltage (Vth) of the transistor 800 can be controlled by changing the potential applied to the conductor 805 independently of the potential applied to the conductor 860.
  • applying a negative potential to the conductor 805 can increase the Vth of the transistor 800 and reduce the off-current. Therefore, applying a negative potential to the conductor 805 can reduce the drain current when the potential applied to the conductor 860 is 0 V, compared to when no negative potential is applied.
  • the insulator 824 in contact with the oxide 820 preferably comprises, for example, silicon oxide or silicon oxynitride. This allows oxygen to be supplied from the insulator 824 to the oxide 820, reducing oxygen deficiency.
  • the insulator 824 is preferably processed into an island shape, similar to the oxide 820. As a result, when multiple transistors 800 are provided, each transistor 800 will have an insulator 824 of approximately the same size. As a result, the amount of oxygen supplied from the insulator 824 to the oxide 820 in each transistor 800 will be approximately the same. This makes it possible to suppress variation in the electrical characteristics of the transistors 800 within the substrate surface. However, this is not limited to the above, and the insulator 824 may also be configured not to be patterned, similar to the insulator 822.
  • a conductive material that is resistant to oxidation or a conductive material that has the function of suppressing the diffusion of oxygen As conductor 842a, conductor 842b, and conductor 860.
  • conductive materials include conductive materials that contain nitrogen and conductive materials that contain oxygen. This can suppress a decrease in the conductivity of conductor 842a, conductor 842b, and conductor 860.
  • the insulators 871a and 871b are inorganic insulators that function as etching stoppers when the conductors 842a2 and 842b2 are processed, and protect the conductors 842a2 and 842b2. Furthermore, since the insulators 871a and 871b are in contact with the conductors 842a2 and 842b2, it is preferable that the insulators 871a and 871b are inorganic insulators that are unlikely to oxidize the conductors 842a and 842b. It is preferable that the insulators 871a and 871b have a layered structure of, for example, a nitride insulator and an oxide insulator.
  • the conductor 860 preferably has a conductor 860a and a conductor 860b arranged on the conductor 860a.
  • the conductor 860a is preferably arranged so as to surround the bottom and side surfaces of the conductor 860b.
  • the conductor 860a has a function of suppressing the diffusion of oxygen, so that the conductor 860b can be prevented from being oxidized by oxygen contained in the insulator 885, etc., and the conductivity can be prevented from decreasing.
  • titanium, titanium nitride, tantalum, tantalum nitride, ruthenium, ruthenium oxide, etc. are preferably used as the conductive material that has a function of suppressing the diffusion of oxygen.
  • the conductor 860b is preferably a conductor with high conductivity.
  • the conductor 860b may be a conductive material containing tungsten, copper, or aluminum as a main component.
  • the conductor 860b may also have a layered structure, for example, a layered structure of titanium or titanium nitride and the above-mentioned conductive material.
  • the insulators 816 and 885 each have a lower dielectric constant than the insulator 822.
  • the parasitic capacitance that occurs between wirings can be reduced.
  • FIG. 31A A schematic diagram of a prototype electronic device 90 is shown in Figure 31A.
  • the electronic device 90 has a housing 91, an articulated arm 93, a handle 98R, a handle 98L, and a cushioning member 96.
  • the housing 91 is connected to a support rod 97 via the articulated arm 93.
  • the cushioning member 96 is a part that comes into contact with the user's face (forehead, cheeks, etc.) and blocks ambient light (external light).
  • the cushioning member 96 blocks external light, allowing the user to concentrate on the image and ensuring the contrast of the image, thereby enhancing the sense of immersion.
  • the housing 91 is provided with a pair of lenses 94 and a pair of cameras 95 for eye tracking. Although not shown here, the inside of the housing 91 is also provided with a pair of display modules and an acceleration sensor for motion sensing.
  • the housing 91 is also connected via a cable to a computer and a circuit module equipped with an FPGA.
  • the computer executes a program as the coordinate detection unit and image generation unit exemplified in the first embodiment.
  • the circuit module also executes a program having the function of a data generation unit.
  • Electronic device 90 is designed to be pulled up to the head using handles 98R and 98L and used by peering through it.
  • Electronic device 90 is held by articulated arm 93. It is therefore hygienic as it can be used hands-free, and since it can be used without feeling its weight, it can be enjoyed by people of all sizes, from children to the elderly. For example, it is suitable for use by an unspecified number of people, such as in demonstrations at exhibitions and for entertainment purposes at tourist spots. In medical applications, not only does it reduce the physical burden on doctors as there is no need to support the weight of the goggles on the head, but it is also safe from a hygienic standpoint as doctors can use it hands-free during surgery.
  • Figure 31B shows a photograph of the prototype electronic device as seen from the front.
  • a camera 95 is attached below the lens 94.
  • a pair of infrared LEDs 99 are arranged on either side of the lens 94.
  • the housing 91 is also provided with an eye-width adjustment mechanism 81, which allows the distance between the pair of lenses 94 to be adjusted.
  • the specifications of the display module placed inside the housing 91 are as follows. Two display modules were installed inside the housing 91.
  • 81 Interpupillary distance adjustment mechanism, 90: Electronic device, 91: Housing, 93: Articulated arm, 94: Lens, 95: Camera, 96: Cushioning member, 97: Support rod, 98L: Handle, 98R: Handle, 99: Infrared LED, 500: Display system, 501: Gaze detection unit, 502: Posture detection unit, 503: Coordinate detection unit, 504: Image generation unit, 505: Data generation unit, 506: Display module, 507A: Optical system, 507B: Optical system, 507C: Optical system, 507: Optical system, 511: Imaging section, 512: Light source, 513: Insulator, 514: Conductor, 515: Display section, 516: Circuit section, 520B: Pixel, 520G: Pixel, 520R: Pixel, 521: Block, 531: Lens group, 532: Lens group, 533: Lens, 534: Reflector, 535: Reflector, 536: Lens, 537: Light guide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

低消費電力な表示システムを提供する。データの伝送量を削減可能な表示システムを提供する。 表示システムの表示モジュールは、回路部と、複数のブロックに分割された表示部を有する。視線検出部がユーザの目及びその近傍を撮像し、座標検出部が注視点の座標情報を生成する。姿勢検出部がユーザの頭部の向きを検出する。画像生成部が姿勢情報に基づいて第１の画像データを生成し、座標情報に基づいてブロックごとの解像度情報を生成する。データ生成部が解像度情報に基づいて第１の画像データに対してブロックごとに間引き処理を行った第２の画像データを生成し、表示モジュールに伝送する。回路部は、第２のデータの間引き処理が行われたブロックの欠落データを補間する補間処理を行った第３のデータを生成し、表示部は、第３のデータに基づいて画像を表示する。

Description

表示システム
　本発明の一態様は、表示装置に関する。本発明の一態様は、表示装置を有するシステムに関する。本発明の一態様は、表示装置を有する電子機器に関する。
　なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。半導体装置は、半導体特性を利用することで機能しうる装置全般を指す。
　近年、表示装置を有する電子機器が普及している。特に、仮想現実（ＶＲ：Ｖｉｒｔｕａｌ　Ｒｅａｌｉｔｙ）、拡張現実（ＡＲ：Ａｕｇｍｅｎｔｅｄ　Ｒｅａｌｉｔｙ）等のＸＲ（Ｅｘｔｅｎｄｅｄ　ＲｅａｌｉｔｙまたはＣｒｏｓｓ　Ｒｅａｌｉｔｙ）用途に適したＨＭＤ（Ｈｅａｄ　Ｍｏｕｎｔｅｄ　Ｄｉｓｐｌａｙ）などの電子機器が注目されている。ＨＭＤは、ユーザの頭部の動き、ユーザの視線あるいは操作に応じてユーザの周囲３６０度に亘って映像を表示することが可能なため、ユーザは高い没入感・臨場感を得ることができる。
　また、ＨＭＤは、表示装置に表示される画像が光学部材などによって拡大された画像をユーザが視認する構成となる。この場合、光学部材を備えることによる筐体の大型化の可能性、またはユーザが画素を視認しやすく粒状感を強く感じてしまう可能性があることから、表示装置には高精細化および小型化が求められる。例えば、高速駆動が可能なトランジスタを用いることにより、微細な画素を有するＨＭＤが開示されている（特許文献１を参照）。
特開２０００−２８５６号公報
　表示装置の高精細化、高解像度化が進むことで、消費電力の増大、データ量の増大、演算量の増大などが問題となる場合がある。
　本発明の一態様は、低消費電力な半導体装置、表示装置、電子機器、または表示システムを提供することを課題の一とする。本発明の一態様は、データの伝送量を削減可能な半導体装置、表示装置、電子機器、または表示システムを提供することを課題の一とする。本発明の一態様は、描画処理能力に優れた半導体装置、表示装置、電子機器、または表示システムを提供することを課題の一とする。
　また、本発明の一態様は、新規な半導体装置、表示装置、電子機器、または表示システムを提供することを課題の一とする。本発明の一態様は、先行技術の問題点の少なくとも一を、少なくとも軽減することを課題の一とする。
　なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
　本発明の一態様は、表示モジュールと、視線検出部と、姿勢検出部と、座標検出部と、画像生成部と、データ生成部と、を有する表示システムである。表示モジュールは、複数のブロックに分割された表示部と、回路部と、を有する。視線検出部は、ユーザの目及びその近傍を撮像し、画像情報を座標検出部に出力する機能を有する。座標検出部は、画像情報から注視点の座標情報を生成し、画像生成部に出力する機能を有する。姿勢検出部は、ユーザの頭部の向きを検出し、姿勢情報として画像生成部に出力する機能を有する。画像生成部は、姿勢情報に基づいて第１の画像データを生成する機能と、座標情報に基づいてブロックごとの解像度情報を生成する機能と、第１の画像データ及び解像度情報をデータ生成部に出力する機能と、を有する。データ生成部は、解像度情報に基づいて第１の画像データに対してブロックごとに間引き処理を行った第２の画像データを生成し、表示モジュールに出力する機能を有する。回路部は、第２の画像データの間引き処理が行われたブロックの欠落データを補間する補間処理を行った第３の画像データを生成し、表示部に出力する機能を有する。表示部は、第３の画像データに基づいて画像を表示する機能を有する。
　また、上記において、さらに表示モジュールとユーザとの間に位置する光学系を有することが好ましい。このとき、光学系は、パンケーキレンズを有することが好ましい。
　または、上記において、光学系は、１以上のレンズと、２以上の反射板と、を有することが好ましい。
　また、上記において、視線検出部は、赤外光を発する光源と、赤外光に感度を有するカメラと、を有することが好ましい。このとき、カメラは、ユーザの目を斜め下方から撮像可能な位置に設けられることが好ましい。
　また、上記において、表示部は画素回路を有し、当該画素回路は、チャネルが形成される半導体層に酸化物半導体を含むトランジスタを有することが好ましい。
　また、上記において、表示モジュールは、さらに複数の駆動回路を有し、当該駆動回路は、ゲートドライバ回路及びソースドライバ回路を有することが好ましい。また、表示部と、駆動回路とは、同一基板上に設けられ、且つ、互いに重畳して設けられることが好ましい。
　また、上記において、ソースドライバ回路は、チャネルが形成される半導体層にシリコンを含むトランジスタを有することが好ましい。
　本発明の一態様によれば、低消費電力な半導体装置、表示装置、電子機器、または表示システムを提供できる。または、データの伝送量を削減可能な半導体装置、表示装置、電子機器、または表示システムを提供できる。または、描画処理能力に優れた半導体装置、表示装置、電子機器、または表示システムを提供できる。
　また、本発明の一態様によれば、新規な半導体装置、表示装置、電子機器、または表示システムを提供できる。また、本発明の一態様によれば、先行技術の問題点の少なくとも一を、少なくとも軽減できる。
　なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
図１Ａ及び図１Ｂは、表示システムの構成例を説明する図である。
図２Ａ乃至図２Ｃは、表示システムの構成例を説明する図である。
図３は、表示システムの動作方法例を説明する図である。
図４Ａ及び図４Ｂは、表示装置の構成例を説明する図である。
図５は、表示装置の構成例を説明する図である。
図６Ａ及び図６Ｂは、表示装置の構成例を説明する図である。
図７Ａ乃至図７Ｄは、表示装置の構成例を説明する図である。
図８Ａ乃至図８Ｃは、表示装置の構成例を説明する図である。
図９Ａ乃至図９Ｃは、表示装置の構成例を説明する図である。
図１０Ａ及び図１０Ｂは、表示装置の動作例を説明する図である。
図１１Ａ乃至図１１Ｃは、表示モジュールの斜視図である。
図１２Ａ及び図１２Ｂは、表示装置の構成例を説明する図である。
図１３Ａ乃至図１３Ｄは、画素回路の構成例を説明する図である。
図１４Ａ乃至図１４Ｄは、画素回路の構成例を説明する図である。
図１５は、表示装置の駆動方法を説明するタイミングチャートである。
図１６Ａ及び図１６Ｂは、電子機器の構成例を説明する図である。
図１７Ａ及び図１７Ｂは、電子機器の構成例を説明する図である。
図１８は、電子機器の動作例を説明する図である。
図１９Ａ及び図１９Ｂは、電子機器の構成例を説明する模式図である。
図２０Ａ及び図２０Ｂは、電子機器の構成例を説明する模式図である。
図２１Ａ及び図２１Ｂは、電子機器の構成例を説明する模式図である。
図２２Ａは、副表示部を説明する図である。図２２Ｂ１乃至図２２Ｂ７は、画素の構成例を説明する図である。
図２３Ａ乃至図２３Ｄは、発光素子の構成例を説明する図である。
図２４Ａ乃至図２４Ｄは、発光素子の構成例を説明する図である。
図２５Ａ乃至図２５Ｄは、発光素子の構成例を示す図である。
図２６Ａ及び図２６Ｂは、発光素子の構成例を説明する図である。
図２７は、表示装置の構成例を示す図である。
図２８は、表示装置の構成例を示す図である。
図２９Ａ乃至図２９Ｃは、半導体装置の構成例を示す図である。
図３０Ａ乃至図３０Ｄは、半導体装置の構成例を示す図である。
図３１Ａは、実施例に係る電子機器の模式図であり、図３１Ｂは、電子機器の写真である。
　以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
　なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチングパターンを同じくし、特に符号を付さない場合がある。
　なお、本明細書で説明する各図において、各構成要素の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
　なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
（実施の形態１）
　本実施の形態では、本発明の一態様の表示システムについて説明する。
　本発明の一態様の表示システムは、ユーザの頭部に装着可能な、装着型の表示装置に適用することができる。表示システムは、ユーザが画像のどこに注視しているかを検出し、その注視点及びその近傍では高解像度の画像を表示し、注視点から離れた領域では低解像度の画像を表示する機能を有する。これにより、画像データのデータ量が削減可能であるため、データの伝送にかかる消費電力を低減することができる。
　画像を表示する表示部は、複数のブロックに区分けされ、ブロックごとに解像度及びフレーム周波数が設定可能な構成を有することが好ましい。このときブロックの数は、表示部が有する画素の数より小さくする。これにより、解像度及びフレーム周波数を設定するための設定データは、ブロックの数だけでよいため、高速で効率的に、解像度及びフレーム周波数を可変にできる。
　以下では、より具体的な構成例について、図面を参照して説明する。
　図１Ａに、本発明の一態様の表示システム５００の概略図を示す。表示システム５００は、視線検出部５０１、姿勢検出部５０２、座標検出部５０３、画像生成部５０４、データ生成部５０５、表示モジュール５０６、及び光学系５０７を有する。
　ここでは示さないが、少なくとも視線検出部５０１、姿勢検出部５０２、表示モジュール５０６、及び光学系５０７は、ユーザの頭部に固定可能な装着具を有する筐体の内部に収められていることが好ましい。また、座標検出部５０３、画像生成部５０４、及びデータ生成部は、それぞれ当該筐体内に収められていてもよいし、筐体とは別に設けられていてもよい。
　表示モジュール５０６は、表示部５１５と、回路部５１６を有する。
　図１Ｂには、表示モジュール５０６の概略図を示している。表示部５１５は、マトリクス状に配列した複数の画素を有する。図１Ｂ中には表示部５１５の拡大図を示している。表示部５１５には、赤色の光を呈する画素５２０Ｒ、緑色の光を呈する画素５２０Ｇ、及び青色の光を呈する画素５２０Ｂが、それぞれ周期的に配列されている。
　また、表示部５１５は、複数のブロック５２１に区分けされている。各ブロック（区画ともいう）は、それぞれ独立に駆動回路（例えばソースドライバ回路及びゲートドライバ回路）が設けられ、個別に駆動することができる。具体的には、ブロックごとにフレーム周波数を異ならせることが可能である。これにより、ユーザの注視点に近いブロック５２１はフレーム周波数を高めることで臨場感を高め、注視点から遠いブロック５２１はフレーム周波数を低くすることで、ドライバの消費電力を低減することができる。これにより、低い消費電力と、高い臨場感を兼ね備えた表示システムを実現できる。
　また、ブロックごとに表示解像度を設定することができる。例えば、注視点に近いブロック５２１は、画素解像度と同じ表示解像度で画像を表示し、注視点から遠いブロック５２１では、画素解像度よりも低い表示解像度で画像を表示することができる。これにより、画像データの伝送量を削減できるため、データ伝送にかかる消費電力を低減することができる。
　ここで、本明細書等において、画素解像度は表示部が有する全画素数を指し、表示解像度は表示部で表示する画像（画像データ）の解像度を指す。表示部は画素解像度よりも高い表示解像度の画像は表示することはできない。一方、表示部は画素解像度よりも低い表示解像度の画像は表示することができる。なお、画素解像度または表示解像度について、単に解像度と呼ぶ場合もある。
　視線検出部５０１は、ユーザの目５５１及びその近傍を撮像し、撮像したデータを画像情報として座標検出部５０３に出力する機能を有する。視線検出部５０１は、撮像部５１１と、光源５１２を有する。光源５１２には、赤外光を発する発光素子を用いると、ユーザに視認されることなく撮像することができるため好ましい。また撮像部５１１には、赤外光に感度を有するカメラを用いることができる。
　ここで、図１Ａに示すように、撮像部５１１は、ユーザの目５５１を斜め下方から撮像可能な位置に配置されることが好ましい。例えばユーザの目５５１を上方から撮像する場合では、人によっては眉、まつげ、上まぶた、髪の毛などによって目５５１の一部が遮蔽され、瞳孔を明瞭に撮像できない場合がある。しかしながら、斜め下方から撮像することで、このような不具合の発生頻度を低減することができる。なお、撮像部５１１の位置はこれに限られず、筐体の仕様などに応じて適宜変更することができる。
　姿勢検出部５０２は、ユーザの頭部の向きを検出し、姿勢情報として画像生成部５０４に出力する機能を有する。姿勢検出部５０２としては、例えば加速度センサを用いたモーションセンサを用いると、小型化が容易であるため好ましい。
　座標検出部５０３は、視線検出部５０１から入力された画像情報に基づいて、ユーザの視線を推定し、その視線の向きから表示モジュール５０６の表示部上の注視点の座標を算出し、座標情報として画像生成部５０４に出力する機能を有する。
　画像生成部５０４は、姿勢検出部５０２から入力された姿勢情報に基づいて、ユーザの頭部の動きに応じた第１の画像データを生成し、データ生成部５０５に出力する機能を有する。例えば、全方位カメラなどにより撮影された画像データ、またはコンピュータグラフィックによって生成される画像データを用いて、第１の画像データを生成することができる。ここで、第１の画像データは、表示部５１５の画素解像度に合わせた解像度の画像である。
　また、画像生成部５０４は、座標検出部５０３から入力された座標情報に基づいて、表示部５１５のブロック５２１ごとの表示解像度の情報を含む解像度情報を生成し、データ生成部５０５に出力する機能を有する。
　例えば、注視点を含むブロック５２１及びその周辺のブロック５２１は表示解像度を画素解像度と等しくし、それよりも外側に位置するブロック５２１は、表示解像度を画素解像度の１／ｎ（ｎは２以上の整数）とすることができる。表示解像度を低下させる割合、表示解像度を低下させるブロックの範囲などは、ユーザが設定可能であることが好ましい。例えば、ユーザの設定により、注視点に寄らず全ての表示解像度を画素解像度と等しくすることもできる。
　データ生成部５０５は、画像生成部５０４から入力された第１の画像データに対して、解像度情報をもとに、ブロックごとに間引き処理（ダウンコンバートともいう）を行った第２の画像データを生成し、表示モジュール５０６の回路部５１６に出力する。例えば、１ブロックでも間引き処理を行った第２の画像データは、第１の画像データよりも情報量（データ量）が小さくなる。これにより、データ生成部５０５から表示モジュール５０６へのデータの伝送量を削減することができ、消費電力を低減することができる。
　ここで、座標検出部５０３、画像生成部５０４、及びデータ生成部５０５のうちの１つ以上は、コンピュータと、当該コンピュータによって実行可能なプログラムによって構成されていてもよい。すなわち、汎用のＣＰＵなどの演算装置と、これによって実行されるプログラムにより実現されてもよい。または、専用に設計されたアプリケーションプロセッサに代表されるＳｏＣ（Ｓｙｓｔｅｍ　ｏｎ　Ｃｈｉｐ）によって実現されてもよい。または、ＦＰＧＡによってカスタマイズ可能に実現されてもよい。
　データ生成部５０５から表示モジュール５０６への第２の画像データの伝送は、有線、または無線で行うことができる。
　回路部５１６は、データ生成部５０５から入力された第２の画像データに対して、間引き処理が行われたブロック５２１の欠落データを補間する補間処理（アップコンバートともいう）を行った第３の画像データを生成し、表示部５１５に出力する機能を有する。
　表示部５１５は、回路部５１６から入力された第３の画像データに基づいて、画像を表示する機能を有する。これにより、表示部５１５は、注視点に近いほど高解像度であり、且つ注視点から離れるほど低解像度の画像を表示することができる。
　光学系５０７は、ユーザの目５５１と表示部５１５との間に位置し、表示部５１５に表示される画像の拡大、視野（ＦＯＶ：Ｆｉｅｌｄ　Ｏｆ　Ｖｉｅｗ）の拡大、焦点の調整などを行う機能を有する。光学系５０７は、少なくとも１つ以上のレンズ、反射板、導光板、偏光板、または拡散板を有する構成とすることができる。
　図２Ａ乃至図２Ｃには、それぞれ光学系５０７のより具体的な構成例を示している。
　図２Ａに示す光学系５０７Ａは一対のレンズ群５３１を有する。レンズ群５３１は、表示モジュール５０６とユーザの目５５１との間に位置する。レンズ群５３１は、凸レンズ、凹レンズ、フレネルレンズなどを組み合わせた構成とすることができる。特に、レンズ群５３１に反射偏光板などを用いた反射屈折光学系（パンケーキレンズともいう）を適用することで、レンズ群５３１の厚さを薄く、軽量にできるため好ましい。
　図２Ｂに示す光学系５０７Ｂは、それぞれ一対のレンズ群５３２、レンズ５３３、反射板５３４、及び反射板５３５を有する。表示モジュール５０６の表示部に表示された画像の光は、反射板５３５で反射され、レンズ５３３を透過し、反射板５３４で反射され、レンズ群５３２を透過して目５５１に届く。２枚の反射板（反射板５３４及び反射板５３５）による反射を用いることで、表示モジュール５０６を、レンズ群５３２の光軸の延長線上に配置する必要がなくなるため、設計の自由度が高まる。また、２枚の反射板（反射板５３４及び反射板５３５）の間に、リレーレンズとして機能するレンズ５３３を配置することで、より設計の自由度を高めることができる。
　ここでは、目５５１の前方に表示モジュール５０６を配置した構成としたが、反射板の向き、及び反射板の数を変更することにより、様々な位置に表示モジュールを配置することができる。
　図２Ｃに示す光学系５０７Ｃは、導光板５３７と、それぞれ一対のレンズ５３６、反射板５３８、及び反射板５３９を有する。なお、ここでは導光板５３７を１つとしたが、片目ずつに分かれていてもよい。
　表示モジュール５０６から発せられた光は、レンズ５３６を透過し、反射板５３８で反射し、導光板５３７の内部を導光したのち、反射板５３９で反射して目５５１に到達する。このような構成とすることで、目５５１の前にレンズを設ける必要がないため、薄型且つ軽量な機器とすることができる。
　反射板５３９にハーフミラーを用いた場合は、反射板５３９を透過した現実の像と、反射板５３９で反射した画像を重ねて見ることができる。
　続いて、表示システム５００の動作方法例について、図３を用いて説明する。ここでは、１フレーム期間の動作にかかるフローについて説明する。実際には、画像を表示している期間、以下で説明するフローが繰り返されることで、動画像を表示することができる。
　ステップＳ０１において、視線検出部５０１が、ユーザの目５５１及びその近傍の画像を撮像し、画像情報として座標検出部５０３に出力する。
　続いて、ステップＳ０２において、座標検出部５０３は、画像情報から視点座標を算出し、座標情報として画像生成部５０４に出力する。
　また、ステップＳ０１及びステップＳ０２と並行して、ステップＳ０３において、姿勢検出部５０２が、ユーザの頭部の向きを検出し、姿勢情報として画像生成部５０４に出力する。
　続いて、ステップＳ０４において、画像生成部５０４は姿勢情報に基づいて第１の画像データを生成する。また座標情報に基づいて、ブロック５２１ごとの解像度情報を生成する。そして、第１の画像データと、解像度情報とをデータ生成部５０５に出力する。
　続いて、ステップＳ０５において、データ生成部５０５は、解像度情報に基づいて、第１のデータに対してブロックごとに間引き処理を行った第２の画像データを生成し、表示モジュール５０６に出力する。このとき、第２の画像データに加えて解像度情報も表示モジュール５０６に出力してもよい。このとき、そのフレーム間のブランク期間に解像度情報を送信することで、データ伝送の遅延が生じることを防ぐことができる。
　続いて、ステップＳ０６において、回路部５１６は、第２の画像データの間引き処理が行われたブロックの欠落データを補間する補間処理を行った第３の画像データを生成し、表示部５１５に出力する。このとき、補間処理はデータ生成部５０５から入力された解像度情報に基づいて行ってもよい。
　続いて、ステップＳ０７において、表示部５１５は、第３の画像データに基づいて画像を表示する。
　以上が１フレーム期間における表示システムの動作方法の例である。上述のステップを繰り返すことにより、データ伝送量が削減でき、低い消費電力で高品質な動画像を表示することができる。また、データ伝送量が削減できることから、フレーム周波数を高めることが可能となり、滑らかな動画像を表示することが可能となる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
　本実施の形態では、本発明の一態様の表示システムに用いることのできる表示装置について説明する。以下で例示する表示装置は、例えば実施の形態１で例示した表示モジュールに適用することができる。
＜表示装置１０Ａ＞
　図４Ａは、本発明の一態様に係る表示装置１０Ａの斜視図である。表示装置１０Ａは、基板１１、基板１２を有する。表示装置１０Ａは、基板１１と基板１２との間に表示部１３を有する。表示部１３は、複数の画素２３０を有する。画素２３０は、画素回路５１および発光素子６１を有する。表示部１３は、表示装置１０Ａにおける画像を表示する領域である。
　また、画素２３０を１９２０×１０８０画素のマトリクス状に配置すると、いわゆるフルハイビジョン（「２Ｋ解像度」、「２Ｋ１Ｋ」、または「２Ｋ」などとも言われる。）の解像度で表示可能な表示部１３を実現できる。また、例えば、画素２３０を３８４０×２１６０画素のマトリクス状に配置すると、いわゆるウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、または「４Ｋ」などとも言われる。）の解像度で表示可能な表示部１３を実現できる。また、例えば、画素２３０を７６８０×４３２０画素のマトリクス状に配置すると、いわゆるスーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、または「８Ｋ」などとも言われる。）の解像度で表示可能な表示部１３を実現できる。画素２３０を増やすことで、１６Ｋさらには３２Ｋの解像度で表示可能な表示部１３を実現することも可能である。
　また、表示部１３の画素密度（精細度）は、１０００ｐｐｉ以上１００００ｐｐｉ以下が好ましい。例えば、２０００ｐｐｉ以上６０００ｐｐｉ以下であってもよいし、３０００ｐｐｉ以上５０００ｐｐｉ以下であってもよい。
　なお、表示部１３の画面比率（アスペクト比）については、特に限定はない。表示部１３は、例えば、１：１（正方形）、４：３、１６：９、１６：１０など様々な画面比率に対応することができる。
　なお、本明細書等において、素子という用語を「デバイス」と言い換えることができる場合がある。例えば、表示素子、発光素子、および液晶素子は、例えば表示デバイス、発光デバイス、および液晶デバイスと言い換えることができる。
　表示装置１０Ａは、端子部１４を介して外部より各種信号および電源電位が入力され、表示部１３に設けられた表示素子を用いて画像表示を行うことができる。表示素子としては様々な素子を用いることができる。代表的には、有機ＥＬ素子およびＬＥＤ素子などの光を射出する機能を有する発光素子、液晶素子、またはＭＥＭＳ（Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍｓ）素子などを適用できる。
　基板１１と基板１２との間には、複数の層が設けられ、各層には回路動作を行うためのトランジスタ、または光を射出する表示素子が設けられる。複数の層においては、表示素子の動作を制御する機能を有する画素回路、画素回路を制御する機能を有する駆動回路、駆動回路を制御する機能を有する機能回路等が設けられる。
　機能回路は、実施の形態１で例示した回路部に相当する。
　図４Ｂに、表示装置１０Ａの、基板１１と基板１２との間に設けられる各層の構成を模式的に示した斜視図を示す。
　基板１１上には、層２０が設けられる。層２０は、駆動回路３０、機能回路４０、および入出力回路８０を有する。層２０は、チャネル形成領域２２にシリコンを有するトランジスタ２１（「Ｓｉトランジスタ」または「ＳｉＦＥＴ」ともいう）を有する。基板１１は、一例としては、シリコン基板である。シリコン基板は、ガラス基板と比較して熱伝導性が高いため好ましい。駆動回路３０、機能回路４０、および入出力回路８０を同じ層に設けることで、駆動回路３０、機能回路４０、および入出力回路８０を電気的に接続する配線を短くすることができる。よって、機能回路４０が駆動回路３０を制御するための制御信号の充放電時間が短くなり、消費電力を低減できる。また、入出力回路８０が、機能回路４０および駆動回路３０に信号を供給する時のための充放電時間が短くなり、消費電力を低減できる。
　トランジスタ２１は、例えばチャネル形成領域に単結晶シリコンを有するトランジスタ（「ｃ−Ｓｉトランジスタ」ともいう。）とすることができる。特に、層２０に設けられるトランジスタとして、チャネル形成領域に単結晶シリコンを有するトランジスタを用いると、当該トランジスタのオン電流を大きくすることができる。よって、層２０が有する回路を高速に駆動させることができるため、好ましい。またＳｉトランジスタは、チャネル長が３ｎｍ以上１０ｎｍ以下といった微細加工で形成することができるため、ＣＰＵ、ＧＰＵなどのアクセラレータ、アプリケーションプロセッサなどが表示部と一体に設けられた表示装置１０Ａとすることができる。
　また、層２０に、チャネル形成領域に多結晶シリコンを有するトランジスタ（「Ｐｏｌｙ−Ｓｉトランジスタ）ともいう。）を設けてもよい。多結晶シリコンとして、低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｐｏｌｙ　Ｓｉｌｉｃｏｎ）を用いてもよい。なお、チャネル形成領域にＬＴＰＳを有するトランジスタを「ＬＴＰＳトランジスタ」ともいう。また、必要に応じて層２０にＯＳトランジスタを設けてもよい。
　駆動回路３０として、シフトレジスタ、レベルシフタ、インバータ、ラッチ、アナログスイッチ、および論理回路等の様々な回路を用いることができる。駆動回路３０は、例えば、ゲートドライバ回路（「走査線駆動回路」ともいう。）、ソースドライバ回路（「映像信号線駆動回路」ともいう。）等を有する。この他に、演算回路、メモリ回路、および電源回路等を有していてもよい。ゲートドライバ回路、ソースドライバ回路、およびその他の回路を、表示部１３に重ねて配置することが可能となるため、これら回路と、表示部１３とを並べて配置する場合と比較して、表示装置１０Ａの表示部１３の外周に存在する非表示領域（額縁ともいう）の幅を極めて狭くすることができ、表示装置１０Ａの小型化が実現できる。
　機能回路４０は、例えば、表示装置１０Ａにおける各回路の制御、および各回路を制御するための信号を生成するためのアプリケーションプロセッサの機能を有する。また機能回路４０は、ＣＰＵ、ＧＰＵなどのアクセラレータなどの画像データを補正するための回路を有していてもよい。また機能回路４０は、画像データ等を表示装置１０Ａの外部から受信するためのインターフェースとしての機能を有するＬＶＤＳ（Ｌｏｗ　Ｖｏｌｔａｇｅ　Ｄｉｆｆｅｒｅｎｔｉａｌ　Ｓｉｇｎａｌｉｎｇ）回路、ＭＩＰＩ（Ｍｏｂｉｌｅ　Ｉｎｄｕｓｔｒｙ　Ｐｒｏｃｅｓｓｏｒ　Ｉｎｔｅｒｆａｃｅ）回路、およびＤ／Ａ（Ｄｉｇｉｔａｌ　ｔｏ　Ａｎａｌｏｇ）変換回路等を有していてもよい。また機能回路４０は、画像データを圧縮・伸長するための回路、および電源回路等を有していてもよい。なお、表示装置１０Ａに機能回路４０を設けず、機能回路４０に換えて外部の演算装置などを用いてもよい。また、機能回路４０の機能の一部を、層５０側に設けてもよい。
　層２０上には、層５０が設けられる。層５０は、複数の画素回路５１を含む画素回路群５５を有する。層５０にＯＳトランジスタを設けてもよい。画素回路５１はＯＳトランジスタを含んで構成してもよい。なお層５０は、層２０上に積層して設けることができる。
　層５０にＳｉトランジスタを設けてもよい。例えば、画素回路５１をチャネル形成領域に単結晶シリコンまたは多結晶シリコンを有するトランジスタを含んで構成してもよい。多結晶シリコンとしては、ＬＴＰＳを用いてもよい。例えば、別の基板に層５０を形成し、層２０と貼り合わせてもよい。または、別の基板に層５０を形成し、該基板から層５０のみを層２０上に転載してもよい。あるいは、別の基板に層５０を形成し、該基板から層５０を剥離し、層５０を可撓性のある基板（フレキシブル性のある基板）に設けてもよい。
　また、例えば、画素回路５１を、異なる半導体材料を用いた複数種類のトランジスタで構成してもよい。画素回路５１が、異なる半導体材料を用いた複数種類のトランジスタで構成される場合、トランジスタの種類毎に異なる層にトランジスタを設けてもよい。例えば、画素回路５１が、Ｓｉトランジスタと、ＯＳトランジスタで構成される場合、ＳｉトランジスタとＯＳトランジスタを重ねて設けてもよい。トランジスタを重ねて設けることで、画素回路５１の占有面積が低減される。よって、表示装置１０Ａの精細度を高めることができる。なお、ＬＴＰＳトランジスタとＯＳトランジスタを、組み合わせる構成をＬＴＰＯと呼称する場合がある。
　ＯＳトランジスタであるトランジスタ５２として、チャネル形成領域５４にインジウム、亜鉛の少なくとも一を含む酸化物を有するトランジスタを用いることが好ましい。このようなＯＳトランジスタは、オフ電流が非常に低いという特性を有する。よって、特に画素回路に設けられるトランジスタとしてＯＳトランジスタを用いると、画素回路に書き込まれたアナログデータを長期間保持することができるため好ましい。
　また、機能回路４０をＣＰＵとして用い、当該ＣＰＵにＯＳトランジスタを用いると、ノーマリオフＣＰＵ（「ＮｏｆｆＣＰＵ」（登録商標）ともいう。）とすることができる。ＮｏｆｆＣＰＵは、ＮｏｆｆＣＰＵ内の動作不要な回路への電力供給を停止し、当該回路を待機状態にすることができる。電力供給が停止され、待機状態になった回路では電力が消費されない。よって、ＮｏｆｆＣＰＵは、電力使用量を最小限にすることができる。
　層５０上には、層６０が設けられる。層６０上には、基板１２が設けられる。基板１２は、透光性を有する基板あるいは透光性を有する材料でなる層であることが好ましい。層６０には、複数の発光素子６１が設けられる。なお層６０は、層５０上に積層して設ける構成とすることができる。発光素子６１としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子６１は、これに限定されず、例えば無機材料からなる無機ＥＬ素子を用いても良い。なお、「有機ＥＬ素子」と「無機ＥＬ素子」をまとめて「ＥＬ素子」と呼ぶ場合がある。発光素子６１は、量子ドットなどの無機化合物を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料として機能させることもできる。
　図４Ｂに示すように本発明の一態様の表示装置１０Ａは、発光素子６１と、画素回路５１と、駆動回路３０および機能回路４０と、を積層した構成とすることができるため、画素の開口率（有効表示面積比）を極めて高くすることができる。例えば画素の開口率は、４０％以上１００％未満、好ましくは５０％以上９５％以下、より好ましくは６０％以上９５％以下とすることができる。また、画素回路５１を極めて高密度に配置することが可能で、画素の精細度を極めて高くすることができる。例えば、表示装置１０Ａの表示部１３では、２０００ｐｐｉ以上、好ましくは３０００ｐｐｉ以上、より好ましくは５０００ｐｐｉ以上、さらに好ましくは６０００ｐｐｉ以上であって、２００００ｐｐｉ以下、または３００００ｐｐｉ以下の精細度で、画素２３０を配置することが可能となる。
　このような表示装置１０Ａは、極めて高精細であることから、ヘッドマウントディスプレイもしくはメガネ型の、ＶＲ機器またはＡＲ機器などに好適である。例えば、レンズ等の光学部材を通して表示装置１０Ａの表示部を視認する構成の場合であっても、表示装置１０Ａは極めて高精細な表示部を有するためにレンズで表示部を拡大しても画素が視認されず、没入感の高い表示を行うことができる。
　なお、表示装置１０Ａをヘッドマウントディスプレイもしくはメガネ型などの装着型の電子機器の表示装置として用いる場合、表示部１３の対角サイズは、０．１インチ以上５．０インチ以下、好ましくは０．５インチ以上２．０インチ以下、さらに好ましくは、１インチ以上１．７インチ以下とすればよい。例えば、表示部１３の対角サイズを１．５インチ、または１．５インチ近傍にしてもよい。表示部１３の対角サイズを２．０インチ以下とすることで、露光装置（代表的にはスキャナー装置）の１回の露光処理で処理することが可能となるため、表示装置の生産性が向上する。
　また、本発明の一態様に係る表示装置１０Ａは、装着型の電子機器以外にも適用できる。この場合、表示部１３の対角サイズは２．０インチを越えてもかまわない。表示部１３の対角サイズに応じて、画素回路５１に用いるトランジスタの構成を適宜選択してもよい。例えば、画素回路５１に単結晶Ｓｉトランジスタを用いる場合、表示部１３の対角サイズは０．１インチ以上３インチ以下が好ましい。また、画素回路５１にＬＴＰＳトランジスタを用いる場合、表示部１３の対角サイズは０．１インチ以上３０インチ以下が好ましく、１インチ以上３０インチ以下がより好ましい。また、画素回路５１にＬＴＰＯを用いる場合、表示部１３の対角サイズは０．１インチ以上５０インチ以下が好ましく１インチ以上５０インチ以下がより好ましい。また、画素回路５１にＯＳトランジスタを用いる場合、表示部１３の対角サイズは０．１インチ以上２００インチ以下が好ましく、５０インチ以上１００インチ以下がより好ましい。
　単結晶Ｓｉトランジスタを用いた表示装置は、単結晶Ｓｉ基板の大型化が困難であるため、大型化が非常に困難である。また、表示装置にＬＴＰＳトランジスタを用いる場合は、製造工程にてレーザ結晶化装置を用いるため、大型化（代表的には、対角サイズにて３０インチを超える画面サイズ）への対応が難しい。一方でＯＳトランジスタは、製造工程にてレーザ結晶化装置などを用いる制約がない、または比較的低温のプロセス温度（代表的には４５０℃以下）で製造することが可能なため、比較的大面積（代表的には、対角サイズにて５０インチ以上１００インチ以下）の表示装置まで対応することが可能である。また、ＬＴＰＯについては、ＬＴＰＳトランジスタを用いる場合と、ＯＳトランジスタを用いる場合との間の領域の表示部の対角サイズ（代表的には、１インチ以上５０インチ以下）に対応することが可能となる。
　駆動回路３０および機能回路４０の具体的な構成例について、図５を参照して説明する。図５は、表示装置１０Ａにおける画素回路５１、駆動回路３０および機能回路４０を接続する複数の配線、および表示装置１０Ａ内のバス配線等を図示して示すブロック図である。
　図５に示す表示装置１０Ａにおいて、層５０は、複数の画素回路５１がマトリクス状に配置されている。
　また、図５に示す表示装置１０Ａにおいて、層２０は、駆動回路３０、機能回路４０、および入出力回路８０が配置されている。駆動回路３０は、一例として、ソースドライバ回路３１、デジタルアナログ変換回路（ＤＡＣ：Ｄｉｇｉｔａｌ　Ａｎａｌｏｇ　Ｃｏｎｖｅｒｔｅｒ）３２、ゲートドライバ回路３３、レベルシフタ３４、増幅回路３５、検査回路３６、映像生成回路３７、および映像分配回路３８を有する。機能回路４０は、一例として、記憶回路（「記憶装置」ともいう。）４１、ＧＰＵ（「ＡＩアクセラレータ」ともいう。）４２、ＥＬ補正回路４３、タイミング生成回路４４、ＣＰＵ４５、センサコントローラ４６、電源回路４７、温度センサ４８、および輝度補正回路４９を有する。機能回路４０は、アプリケーションプロセッサの機能を有する。
　入出力回路８０は、ＬＶＤＳ（Ｌｏｗ　Ｖｏｌｔａｇｅ　Ｄｉｆｆｅｒｅｎｔｉａｌ　Ｓｉｇｎａｌｉｎｇ）などの伝送方式に対応し、入出力回路８０は端子部１４を介して入力される制御信号および画像データなどを、駆動回路３０および機能回路４０に振り分ける機能を有する。また、入出力回路８０は、表示装置１０Ａの情報を、端子部１４を介して外部に出力する機能を有する。
　また、図５では、駆動回路３０に含まれる回路、機能回路４０に含まれる回路、および入出力回路８０のそれぞれが、バス配線ＢＳＬと電気的に接続する構成を例示している。
　ソースドライバ回路３１は、一例として、画素２３０が有する画素回路５１に対して、画像データを送信する機能を有する。そのため、ソースドライバ回路３１は、配線ＳＬ（「映像信号線」ともいう。）を介して、画素回路５１に電気的に接続されている。なおソースドライバ回路３１は、複数設けてもよい。
　デジタルアナログ変換回路３２は、一例として、後述するＧＰＵ、補正回路などによってデジタル処理された画像データをアナログデータに変換する機能を有する。アナログデータに変換された画像データはオペアンプなどの増幅回路３５により増幅され、ソースドライバ回路３１を介して、画素回路５１に送信される。なお、ソースドライバ回路３１、デジタルアナログ変換回路３２、画素回路５１の順に画像データが送信される構成としてもよい。また、デジタルアナログ変換回路３２および増幅回路３５は、ソースドライバ回路３１に含まれていてもよい。
　ゲートドライバ回路３３は、一例として、画素回路５１において、画像データの送信先となる画素回路を選択する機能を有する。そのため、ゲートドライバ回路３３は、配線ＧＬ（「走査線」ともいう。）を介して、画素回路５１に電気的に接続されている。なおゲートドライバ回路３３は、ソースドライバ回路３１と対応して、複数設けてもよい。
　レベルシフタ３４は、一例として、ソースドライバ回路３１、デジタルアナログ変換回路３２、ゲートドライバ回路３３などに対して入力される信号を適切なレベルに変換する機能を有する。
　記憶回路４１は、一例として、画素回路５１に表示させる画像データを保存する機能を有する。なお、記憶回路４１は、画像データをデジタルデータまたはアナログデータとして保存する構成とすることができる。
　また、記憶回路４１に画像データを保存する場合、記憶回路４１としては不揮発性メモリとすることが好ましい。この場合、記憶回路４１としては、例えば、ＮＡＮＤ型メモリなどを適用することができる。
　また、記憶回路４１にＧＰＵ４２、ＥＬ補正回路４３、ＣＰＵ４５などで生じる一時データを保存する場合、記憶回路４１としては揮発性メモリとすることが好ましい。この場合、記憶回路４１としては、例えば、ＳＲＡＭまたはＤＲＡＭなどを適用することができる。
　ＧＰＵ４２は、一例として、記憶回路４１から読み出された画像データを、画素回路５１に出力するための処理を行う機能を有する。特に、ＧＰＵ４２は、並列にパイプライン処理を行う構成となっているため、画素回路５１に出力する画像データを高速に処理することができる。また、ＧＰＵ４２は、エンコードされた画像を復元するためのデコーダとしての機能も有することができる。
　また、機能回路４０には、表示装置１０Ａの表示品位を高めることができる回路が複数含まれていてもよい。当該回路としては、例えば、表示される画像の色ムラを検出して、当該色ムラを補正して最適な画像にする補正回路（調色、調光）を設けてもよい。例えば、表示素子に有機ＥＬが用いられた発光デバイスが適用されている場合、機能回路４０に、該発光デバイスの特性に応じて画像データを補正するＥＬ補正回路を設けてもよい。機能回路４０には、一例として、ＥＬ補正回路４３を含めている。
　また、上記で説明した画像補正には、人工知能を用いてもよい。例えば、画素回路に流れる電流（または画素回路に印加される電圧）をモニタリングして取得し、表示された画像をイメージセンサなどで取得し、電流（または電圧）と画像を人工知能の演算（例えば、人工ニューラルネットワークなど）の入力データとして扱い、その出力結果で当該画像の補正の有無を判断させてもよい。
　また、人工知能の演算は、画像補正だけでなく、画像データの解像度を高めるアップコンバート処理にも適用できる。一例として、図５のＧＰＵ４２は、各種補正の演算（色ムラ補正４２ａ、アップコンバート４２ｂなど）を行うためのブロックを図示している。
　画像データのアップコンバート処理を行なうためのアルゴリズムとしては、Ｎｅａｒｅｓｔ　ｎｅｉｇｈｂｏｒ法、Ｂｉｌｉｎｅａｒ法、Ｂｉｃｕｂｉｃ法、ＲＡＩＳＲ（Ｒａｐｉｄ　ａｎｄ　Ａｃｃｕｒａｔｅ　Ｉｍａｇｅ　Ｓｕｐｅｒ−Ｒｅｓｏｌｕｔｉｏｎ）法、ＡＮＲ（Ａｎｃｈｏｒｅｄ　Ｎｅｉｇｈｂｏｒｈｏｏｄ　Ｒｅｇｒｅｓｓｉｏｎ）法、Ａ＋法、ＳＲＣＮＮ（Ｓｕｐｅｒ−Ｒｅｓｏｌｕｔｉｏｎ　Ｃｏｎｖｏｌｕｔｉｏｎａｌ　Ｎｅｕｒａｌ　Ｎｅｔｗｏｒｋ）法などから選択して行うことができる。
　アップコンバート処理は、表示部１３の特定の領域ごとにアップコンバート処理に用いるアルゴリズムを変える構成としてもよい。例えば、ユーザの表示部１３上の注視点を検出し、注視点および注視点近傍の領域のアップコンバート処理を、処理速度が遅いが高精度なアルゴリズムで行ない、当該領域以外の領域のアップコンバート処理を、処理速度は速いが低精度なアルゴリズムで行なえばよい。当該構成とすることで、アップコンバート処理に必要な時間を短縮できる。また、アップコンバート処理に必要な消費電力を低減できる。
　また、アップコンバート処理に限らず、画像データの解像度を下げるダウンコンバート処理を行なってもよい。画像データの解像度が表示部１３の解像度よりも大きい場合、画像データの一部が表示部１３に表示されない場合がある。このような場合、ダウンコンバート処理を行なうことで、当該画像データ全体を表示部１３に表示できる。
　タイミング生成回路４４は、一例として、画像を表示させる駆動周波数（「フレーム周波数」、「フレームレート」、または「リフレッシュレート」などと呼ぶ場合がある。）を制御する機能を有する。例えば、表示装置１０Ａで静止画を表示させる場合、タイミング生成回路４４によって駆動周波数を下げることで、表示装置１０Ａの消費電力を低減できる。駆動周波数を低下させた駆動により、表示装置の消費電力を低減する駆動をアイドリングストップ（ＩＤＳ）駆動と呼称してもよい。
　ＣＰＵ４５は、一例として、オペレーティングシステムの実行、データの制御、各種演算、およびプログラムの実行など、汎用の処理を行う機能を有する。ＣＰＵ４５は、例えば、記憶回路４１における画像データの書き込み動作または読み出し動作、画像データの補正動作、後述するセンサへの動作、などの命令を行う役割を有する。また、例えば、ＣＰＵ４５は、機能回路４０に含まれる回路の少なくとも一に制御信号を送信する機能を有してもよい。
　センサコントローラ４６は、一例として、センサを制御する機能を有する。また、図５では、当該センサに電気的に接続するための配線として、配線ＳＮＣＬを図示している。
　当該センサとしては、例えば、表示部１３に備えることができるタッチセンサとすることができる。または、当該センサとしては、例えば、照度センサとすることができる。
　電源回路４７は、一例として、画素回路５１、駆動回路３０、および機能回路４０などに供給する電圧を生成する機能を有する。なお、電源回路４７は、電圧を供給する回路を選択する機能を有してもよい。例えば、電源回路４７は、静止画を表示させている期間では、ＣＰＵ４５、ＧＰＵ４２などに対しての電圧供給を停止することによって、表示装置１０Ａ全体の消費電力を低減することができる。
　以上説明したように本発明の一態様に係る表示装置は、表示素子と、画素回路と、駆動回路および機能回路４０と、を積層した構成とすることができる。周辺回路である駆動回路および機能回路を画素回路と重ねて配置することができ、額縁の幅を極めて狭くすることができるため、小型化が図られた表示装置とすることができる。また本発明の一態様の表示装置は、各回路を積層した構成とすることにより、各回路間を接続する配線を短くすることができるため、軽量化が図られた表示装置とすることができる。また本発明の一態様に係る表示装置は、画素の精細度が高められた表示部を有することができるため、表示品位に優れた表示装置とすることができる。
＜表示装置１０Ｂ＞
　図６Ａおよび図６Ｂに表示装置１０Ａの変形例である表示装置１０Ｂの斜視図を示す。図６Ｂは表示装置１０Ｂが有する各層の構成を説明するための斜視図である。説明の繰り返しを減らすため、主に表示装置１０Ａと異なる点について説明する。
　表示装置１０Ｂは、複数の画素回路５１（図６Ａおよび図６Ｂに図示せず）を含む画素回路群５５と駆動回路３０が重ねて設けられている。表示装置１０Ｂにおいて、画素回路群５５は複数の区画５９に分けられ、駆動回路３０は複数の区画３９に分けられる。複数の区画３９はそれぞれがソースドライバ回路３１とゲートドライバ回路３３を有する（図６Ａおよび図６Ｂに図示せず）。
　図７Ａに、表示装置１０Ｂが有する画素回路群５５の構成例を示す。図７Ｂに、表示装置１０Ｂが有する駆動回路３０の構成例を示す。区画５９および区画３９は、それぞれｍ行ｎ列（ｍおよびｎは、それぞれ２以上の整数。）のマトリクス状に配置されている。本明細書等において、１行１列目の区画５９を区画５９［１，１］と示し、ｍ行ｎ列目の区画５９を区画５９［ｍ，ｎ］と示す。同様に、１行１列目の区画３９を区画３９［１，１］と示し、ｍ行ｎ列目の区画３９を区画３９［ｍ，ｎ］と示す。同様に、１行１列目の副表示部１９を副表示部１９［１，１］と示す場合がある。副表示部１９［１，１］は、区画５９［１，１］と区画３９［１，１］を含む。図７Ａおよび図７Ｂは、ｍが４で、ｎが８の場合を示している。すなわち、画素回路群５５と駆動回路３０が、それぞれ３２分割されている。よって、表示部１３が３２分割されている。
　複数の区画５９のそれぞれは、複数の画素回路５１、複数の配線ＳＬ、および複数の配線ＧＬを有する。複数の区画５９のそれぞれにおいて、複数の画素回路５１の一は、複数の配線ＳＬの少なくとも一、および複数の配線ＧＬの少なくとも一と、電気的に接続される。
　区画５９の一と区画３９の一は重ねて設けられる（図７Ｃ参照。）。例えば、区画５９［ｉ，ｊ］（ｉは１以上ｍ以下の整数。ｊは１以上ｎ以下の整数。）と区画３９［ｉ，ｊ］は重ねて設けられる。区画３９［ｉ，ｊ］が有するソースドライバ回路３１［ｉ，ｊ］は、区画５９［ｉ，ｊ］が有する配線ＳＬと電気的に接続する。区画３９［ｉ，ｊ］が有するゲートドライバ回路３３［ｉ，ｊ］は、区画５９［ｉ，ｊ］が有する配線ＧＬと電気的に接続する。ソースドライバ回路３１［ｉ，ｊ］およびゲートドライバ回路３３［ｉ，ｊ］は、区画５９［ｉ，ｊ］が有する複数の画素回路５１を制御する機能を有する。
　区画５９［ｉ，ｊ］と区画３９［ｉ，ｊ］を重ねて設けることで、区画５９［ｉ，ｊ］が有する画素回路５１と、区画３９［ｉ，ｊ］が有するソースドライバ回路３１およびゲートドライバ回路３３との接続距離（配線長）を極めて短くできる。その結果、配線抵抗および寄生容量が減るため、充放電にかかる時間が少なくなり、高速駆動が実現できる。また、消費電力を低減できる。また、小型化および軽量化が実現できる。
　また、区画３９毎にタイミング生成回路（タイミング生成回路４４１）、入出力回路（入出力回路４４２）、および記憶回路（記憶回路４４３）を設けてもよい（図７Ｄ参照）。入出力回路４４２としては、例えば、Ｉ２Ｃ（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）インターフェースなどを用いることができる。
　なお、タイミング生成回路４４１、入出力回路４４２、および記憶回路４４３をまとめて「ローカルコントローラ」と呼ぶ場合がある。なお、ローカルコントローラは、タイミング生成回路４４１、入出力回路４４２、および記憶回路４４３以外の回路を有してもよい。また、ローカルコントローラは、タイミング生成回路４４１、入出力回路４４２、および記憶回路４４３の１つまたは複数を備えなくてもよい。
　図７Ｃおよび図７Ｄでは、区画３９［ｉ，ｊ］が有するタイミング生成回路４４１を、タイミング生成回路４４１［ｉ，ｊ］と示している。また、区画３９［ｉ，ｊ］が有する入出力回路４４２を入出力回路４４２［ｉ，ｊ］と示している。また、区画３９［ｉ，ｊ］が有する記憶回路４４３を記憶回路４４３［ｉ，ｊ］と示している。
　例えば、機能回路４０は、入出力回路４４２［ｉ，ｊ］に、ゲートドライバ回路３３［ｉ，ｊ］の走査方向および駆動周波数の設定信号、ならびに、解像度を低くする際の画像データ間引き画素数（画像データの書き換え時に、書き換えを行なわない画素の数）などの動作パラメータを供給する。タイミング生成回路４４１［ｉ，ｊ］は、当該動作パラメータに従って区画３９［ｉ，ｊ］の駆動周波数を決定する機能を有する。すなわち、タイミング生成回路４４１［ｉ，ｊ］は、当該動作パラメータに従って、ｉ行ｊ列目の副表示部１９の駆動周波数を決定する機能を有する。ソースドライバ回路３１［ｉ，ｊ］およびゲートドライバ回路３３［ｉ，ｊ］の動作は、タイミング生成回路４４１［ｉ，ｊ］によって制御される。
　記憶回路４４３［ｉ，ｊ］は、区画３９［ｉ，ｊ］に供給された、解像度および駆動周波数などの動作パラメータを記憶する機能を有する。また、記憶回路４４３［ｉ，ｊ］は、副表示部１９［１，１］に表示する画像の画像データを記憶する機能を有する。すなわち、記憶回路４４３［ｉ，ｊ］は、フレームメモリとして機能する。
　記憶回路４４３として、フラッシュメモリ、ＭＲＡＭ、ＰＲＡＭ、ＲｅＲＡＭ、ＦｅＲＡＭ、ＤＲＡＭ、またはＳＲＡＭなどを用いてもよい。または、記憶回路４４３として、ＤＯＳＲＡＭ（登録商標）、およびＮＯＳＲＡＭ（登録商標）などを用いてもよい。副表示部１９毎に（区画３９毎に）フレームメモリとして機能する記憶回路４４３を設けることで、静止画を表示する場合に副表示部１９に画像データの送信を停止しても、記憶回路４４３に記憶された画像データを用いて静止画の表示を継続できる。
　また、副表示部１９毎に記憶回路４４３を設けることで、副表示部１９毎に画像データの書き換えが可能である。例えば、画像データの一部に変化が生じた場合に、変化があった領域に対応する副表示部１９の画像データのみを書き換えればよい。すなわち、表示部１３全体の画像データを送信する必要がないため、画像データの送信量を低減できる。よって、データ送信時の省電力化が実現できる。
　なお、副表示部１９が受光素子を有する場合、入出力回路４４２は、受光素子で光電変換された情報を機能回路４０に出力する機能を有する。なお、機能回路４０を表示装置１０Ｂに設けず、機能回路４０として機能できる外部機器を表示装置１０Ｂと接続してもよい。当該外部機器と表示装置１０Ｂ間の信号の入出力は、端子部１４を介して行うことができる。
　また、区画３９毎にタイミング生成回路４４１、入出力回路４４２、および記憶回路４４３以外の回路を設けてもよい。
　表示装置１０Ｂは、区画３９毎にソースドライバ回路３１およびゲートドライバ回路３３を有する構成である。よって、区画３９に対応する区画５９毎に表示部１３を分割し、画像データの書き換えを行うことができる。例えば、表示部１３のうち、画像に変化が生じた区画のみ画像データを書き換え、変化のない区画は画像データを保持することが可能となり、消費電力の低減が実現できる。
　本明細書などでは、区画５９毎に分割された表示部１３の１つを副表示部１９と呼ぶ場合がある。また、１つの区画５９は１つの区画３９で制御されるため、副表示部１９は、区画３９毎に分割された表示部１３の一部とも言える。表示部１３は複数の副表示部１９で構成されている。よって、表示部１３は複数の副表示部１９を有するとも言える。図６Ａ、図６Ｂ、および図７Ａ乃至図７Ｃを用いて説明した表示装置１０Ｂでは、表示部１３が４行８列の３２個の副表示部１９に分割される場合を示している。ただし、表示部１３が有する副表示部１９の数はこれに限定されない。
　表示部１３と同様に、副表示部１９も複数の画素２３０を有する。また、副表示部１９は、区画５９毎に制御され、１つの区画５９は、対応する１つの区画３９によって制御される。すなわち、１つの副表示部１９における画像表示動作は、複数の発光素子６１と、１つの区画５９と、１つの区画３９が一体となって行われる。このため、本明細書などにおいて、明示した場合を除き、「副表示部１９」に、複数の発光素子６１と、１つの区画５９と、１つの区画３９と、が含まれる場合がある。
　また、図６Ａでは、表示部１３をＺ方向から見た時に１つの副表示部１９が縦長の長方形で示されるが、副表示部１９の平面形状はこれに限定されない。１つの副表示部１９の平面形状は、表示部１３の形状と分割数によって異なる場合がある。例えば、図８Ａに示すように、副表示部１９の平面形状は横長の長方形であってもよい。また、図８Ｂに示すように、副表示部１９の平面形状は正方形であってもよい。また、図８Ｃに示すように、表示部１３は、縦長の副表示部１９、横長の副表示部１９、および正方形の副表示部１９が組み合わされた構成であってもよい。
　また、表示装置１０Ｂは、機能回路４０が有するタイミング生成回路４４によって、画像表示時の駆動周波数を副表示部１９毎に任意に設定できる。機能回路４０は、複数の区画３９および複数の区画５９それぞれの動作を制御する機能を有する。すなわち、機能回路４０は、マトリクス状に配置された複数の副表示部１９それぞれの駆動周波数および動作タイミングを制御する機能を有する。また、機能回路４０は、副表示部間の同期調整を行なう機能を有する。
　例えば、ユーザの表示部１３上の注視点を検出し、注視点の移動に応じて（ユーザの視線の動きに応じて）副表示部１９毎の駆動周波数を異ならせることで、低消費電力化を図ることができる。
　図９Ａに、４行８列の副表示部１９を有する表示部１３を示す。図９Ａでは、表示部１３上の注視点Ｇを中心にする第１領域Ｓ１乃至第３領域Ｓ３を示している。複数の副表示部１９のそれぞれを、第１領域Ｓ１または第２領域Ｓ２と重なる第１区域２９Ａと、第３領域Ｓ３と重なる第２区域２９Ｂのいずれかに振り分ける。すなわち、複数の区画３９のそれぞれを、第１区域２９Ａまたは第２区域２９Ｂに振り分ける。第１区域２９Ａは、注視点Ｇと重なる領域を含む。また、第２区域２９Ｂは第１区域２９Ａの外側に位置する副表示部１９を含む。（図９Ｂ参照）。
　上記各区画は、実施の形態１で例示したブロックに相当する。
　複数の区画３９それぞれが有する駆動回路（ソースドライバ回路３１およびゲートドライバ回路３３）の動作は機能回路４０により制御される。例えば、第２区域２９Ｂは、後述する安定注視野、誘導視野、および補助視野が含まれる第３領域Ｓ３と重なる区域であり、ユーザの識別力が低い区域である。よって、画像表示時において、単位時間当たりの画像データの書き換え回数（以下、「画像書き換え回数」ともいう。）を、第１区域２９Ａより第２区域２９Ｂを少なくしても、ユーザが感じる実質的な表示品位（以下、「実質的な表示品位」ともいう。）の低下は少ない。すなわち、第２区域２９Ｂに含まれる副表示部１９の駆動周波数（「第２駆動周波数」ともいう。）を第１区域２９Ａに含まれる副表示部１９の駆動周波数（「第１駆動周波数」ともいう。）よりも低くしても、実質的な表示品位の低下は少ない。
　駆動周波数を低くすると、表示装置の消費電力を低減できる。その一方で、駆動周波数を低くすると、表示品位も低下する。特に、動画表示時の表示品位が低下する。本発明の一態様によれば、第２駆動周波数を第１駆動周波数よりも低くすることで、ユーザの視認性が低い区域の消費電力を低減しつつ、実質的な表示品位の低下を抑制できる。本発明の一態様によれば、表示品位の維持と消費電力の低減を両立できる。
　第１駆動周波数は、３０Ｈｚ以上５００Ｈｚ以下、好ましくは６０Ｈｚ以上５００Ｈｚ以下とすればよい。第２駆動周波数は第１駆動周波数以下が好ましく、第１駆動周波数の１／２以下がより好ましく、第１駆動周波数の１／５以下がより好ましい。なお、駆動周波数（フレームレート）の単位は、「Ｈｚ」に代えて「ｆｐｓ」を用いる場合がある。
　また、第３領域Ｓ３に重なる副表示部１９のうち、第１区域２９Ａからより遠い区域を第３区域２９Ｃとして設定し（図９Ｃ参照）、第３区域２９Ｃに含まれる副表示部１９の駆動周波数（「第３駆動周波数」ともいう。）を第２区域２９Ｂよりも低くしてもよい。第３駆動周波数は第２駆動周波数以下が好ましく、第２駆動周波数の１／２以下がより好ましく、第２駆動周波数の１／５以下がより好ましい。画像書き換え回数を著しく少なくすることで、消費電力をさらに低減できる。また、必要に応じて、画像データの書き換えを停止してもよい。画像データの書き換えを停止することで、消費電力をさらに低減できる。
　このような駆動方法を行なう場合、画素回路５１を構成するトランジスタにオフ電流が極めて少ないトランジスタを用いると好適である。例えば、画素回路５１を構成するトランジスタにＯＳトランジスタを用いると好適である。ＯＳトランジスタはオフ電流が著しく低いため、画素回路５１に供給された画像データを長期間保持できる。特にトランジスタ５２ＡにＯＳトランジスタを用いると好適である。
　また、表示部１３に表示する映像シーンが変わる場合など、直前の画像よりも明るさ、コントラスト、または色調などが大きく異なる画像が表示される場合がある。このような場合、第１区域２９Ａと、第１区域２９Ａよりも駆動周波数が低い区域の間で、画像が切り換わるタイミングにずれが生じるため、両区域間の間で明るさ、コントラスト、または色調などが大きく異なり、実質的な表示品位が損なわれる恐れがある。このように映像シーンが変わる場合などでは、一旦、第１区域２９Ａ以外の区域も第１区域２９Ａと同じ駆動周波数で画像データの書き換えを行ない、その後に第１区域２９Ａ以外の区域の駆動周波数を低下させればよい。
　また、注視点Ｇの変動量が一定量を越えたと判断した場合、第１区域２９Ａ以外の区域も第１区域２９Ａと同じ駆動周波数で画像データの書き換えを行ない、変動量が一定量以内であると判断した場合に、第１区域２９Ａ以外の区域の駆動周波数を低下させてもよい。また、注視点Ｇの変動量が少ないと判断した場合、第１区域２９Ａ以外の区域の駆動周波数をさらに低下させてもよい。
　また、表示装置１０Ｂが、画像データを保持するフレームメモリを有さない場合、もしくは、表示部１３全体に対して１つのフレームメモリを有する場合、第２駆動周波数および第３駆動周波数は、どちらも第１駆動周波数の整数分の１にする必要がある。
　複数の副表示部１９それぞれに対応するフレームメモリを設けることで、第２駆動周波数および第３駆動周波数を第１駆動周波数の整数分の１に限らず、任意の値に設定できる。第２駆動周波数および第３駆動周波数を任意の値に設定することによって、駆動周波数の設定自由度を高めることができる。よって、実質的な表示品位の低下を低減できる。
　なお、表示部１３に設定する区域は、第１区域２９Ａ、第２区域２９Ｂ、および第３区域２９Ｃの３つに限定されない。表示部１３に４以上の区域を設定してもよい。表示部１３に複数の区域を設定し、段階的に駆動周波数を低くすることで、実質的な表示品位の低下をより少なくすることができる。
　また、第１区域２９Ａに表示する画像に対して、前述したアップコンバート処理を行なってもよい。第１区域２９Ａにアップコンバート処理された画像を表示することで、表示品位を高めることができる。また、第１区域２９Ａ以外の区域に表示する画像に対して、前述したアップコンバート処理を行なってもよい。第１区域２９Ａ以外の区域にアップコンバート処理された画像を表示することで、第１区域２９Ａ以外の区域の駆動周波数を低下させた場合の実質的な表示品位の低下をより少なくすることができる。
　なお、第１区域２９Ａに表示する画像のアップコンバート処理を高精度なアルゴリズムで行ない、第１区域２９Ａ以外の区域に表示する画像のアップコンバート処理を低精度なアルゴリズムで行なってもよい。このような場合においても、第１区域２９Ａ以外の区域の駆動周波数を低下させた場合の実質的な表示品位の低下をより少なくすることができる。
　また、画像データの解像度が表示部１３の解像度よりも大きい場合、もしくは、高速書き換えと消費電力の低減を優先させたい場合など、目的などに応じて第１区域２９Ａ以外の区域に表示する画像に、ダウンコンバート処理を行なってもよい。例えば、第１区域２９Ａ以外の区域に表示する画像の書き換えを数行おき、数列おき、または数画素おきに行うことにより、高速書き換えと消費電力の低減が実現できる。
　また、注視点を含む第１区域２９Ａに表示する画像の解像度よりも、第１区域２９Ａ以外の区域に表示する画像の解像度を低く（情報量を少なく）することで、映像信号生成（レンダリング）時の負荷が軽減される。このような処理を、「フォービエイテッド・レンダリング（Ｆｏｖｅａｔｅｄ　Ｒｅｎｄｅｒｉｎｇ）」ともいう。第１区域２９Ａ以外の区域の駆動周波数の低減とフォービエイテッド・レンダリングを組み合わせて行うことで、表示品位の低下を抑えながら、さらなる消費電力の低減が実現できる。
　フォービエイテッド・レンダリングの一例について、図１０Ａおよび図１０Ｂを用いて説明する。一例として、第１区域２９Ａでは通常の解像度で画像を表示し、第２区域２９Ｂでは通常の半分の解像度で画像を表示する場合を説明する。
　ここで例示する表示方法に伴うアップコンバート処理、ダウンコンバート処理、及びフォービエイテッド・レンダリング処理などは、実施の形態１で例示した欠落データを補間するための補間処理に相当する。特に、データが間引かれた画像データを各区域（ブロック）ごとに復元する手法として、このような処理を用いることができる。
　図１０Ａに、第１区域２９Ａに含まれる複数の画素回路５１の一部を示す。図１０Ａでは６行６列のマトリクス状に配置された３６個の画素回路５１を例示している。１つの画素回路５１には、１つの画像データが書き込まれる。図１０Ａに示す３６個の画素回路５１には、画像データＡ１乃至画像データＡ６、画像データＢ１乃至画像データＢ６、画像データＣ１乃至画像データＣ６、画像データＤ１乃至画像データＤ６、画像データＥ１乃至画像データＥ６、および画像データＦ１乃至画像データＦ６で示す３６個の画像データが書き込まれるものとする。
　図１０Ｂに、第２区域２９Ｂに含まれる複数の画素回路５１の一部を示す。第２区域２９Ｂでは、隣接する４つの画素回路５１を一つの画素回路として用いる。図１０Ｂでは、一つの画素回路として用いる４つの画素回路５１を画素回路５１ａと示している。画素回路５１ａに含まれる４つの画素回路５１には、同じ画像データを書き込めばよい。
　例えば、画素回路５１ａに含まれる４つの画素回路５１に画像データＡ１を書き込めばよい。この場合、画像データＡ２、画像データＢ１、および画像データＢ２は使用しないため、副表示部１９（区画３９）に送信する画像データの情報量を低減できる。
　同様に、画素回路５１ａに含まれる４つの画素回路５１に画像データＣ１を書き込む場合、画像データＣ２、画像データＤ１、および画像データＤ２は使用しない。よって、副表示部１９（区画３９）に送信する画像データの情報量を低減できる。
　例えば、第１区域２９Ａに含まれる副表示部１９の解像度が４８０×７２０画素である場合、第２区域２９Ｂに含まれる副表示部１９の解像度を２４０×３６０画素と見なすことができる。よって、第２区域２９Ｂに含まれる副表示部１９（区画３９）に送信する画像データの情報量は、第１区域２９Ａの１／４となる。
　また、隣接する９つの画素回路５１を一つの画素回路として用いることで、解像度を１６０×２４０画素と見なすことができる。この場合、第２区域２９Ｂに含まれる副表示部１９（区画３９）に送信する画像データの情報量は、第１区域２９Ａの１／９となる。
　上記のとおり、副表示部１９の見かけ上の解像度を低くすることによって、副表示部１９に送信する画像データの情報量を低減できる。画像表示に用いる画像データの情報量が減るため、入出力回路４４２、記憶回路４４３、駆動回路などの区画３９に含まれる回路の負担を低減できる。
　また、副表示部１９毎に行う画像データの書き換えを、全ての副表示部１９で同時に行うことで、高速書き換えが実現できる。すなわち、区画３９毎に行う画像データの書き換えを、全ての区画３９で同時に行うことで、高速書き換えが実現できる。
　一般に、ソースドライバ回路は、線順次駆動の場合、ゲートドライバ回路が１行分の画素を選択している間に、１行分の全ての画素に、同時に画像データを書き込む。例えば、表示部１３が複数の副表示部１９に分割されておらず、解像度が４０００×２０００画素である場合、ゲートドライバ回路が１行分の画素を選択している間に、ソースドライバ回路は４０００個の画素に画像データを書き込む必要がある。フレーム周波数が１２０Ｈｚの場合、１フレームの時間は約８．３ｍｓｅｃである。よって、ゲートドライバ回路は２０００行の画素を約８．３ｍｓｅｃで選択する必要があり、１行分の画素が選択される時間、つまり、１画素当たりの画像データの書き込み時間は約４．１７μｓｅｃとなる。すなわち、表示部の解像度が高くなるほど、また、フレーム周波数が高くなるほど、十分な画像データの書き換え時間の確保が難しくなる。
　本実施の形態で例示した表示装置１０Ｂは、表示部１３が行方向に４分割されている。よって、１つの副表示部１９において、１画素当たりの画像データの書き込み時間を、表示部１３が分割されていない場合より４倍長くできる。本発明の一態様によれば、フレーム周波数を２４０Ｈｚ、さらには３６０Ｈｚにした場合でも画像データの書き換え時間の確保が容易になるため、表示品位の高い表示装置が実現できる。
　また、本実施の形態で例示した表示装置１０Ｂは、表示部１３が行方向に４分割されているため、ソースドライバ回路と画素回路を電気的に接続する配線ＳＬの長さが４分の１になる。このため、配線ＳＬの抵抗値および寄生容量がそれぞれ４分の１になり、画像データの書き込み（書き換え）に必要な時間を短くすることができる。
　加えて、本実施の形態で例示した表示装置１０Ｂは、表示部１３が列方向に８分割されているため、ゲートドライバ回路と画素回路を電気的に接続する配線ＧＬの長さが８分の１になる。このため、配線ＧＬの抵抗値および寄生容量がそれぞれ８分の１になり、信号の劣化および遅延が改善し、画像データの書き換え時間の確保が容易になる。
　本発明の一態様に係る表示装置１０Ｂによれば、十分な画像データの書き込み時間の確保が容易であるため、表示画像の高速書き換えが実現できる。よって、表示品位の高い表示装置が実現できる。特に、動画表示に優れた表示装置が実現できる。
＜表示モジュールの構成例＞
　続いて、表示装置１０（表示装置１０Ａまたは表示装置１０Ｂ）を含む表示モジュールの構成例について説明する。
　図１１Ａ乃至図１１Ｃは、表示モジュール３００の斜視図である。表示モジュール３００は、表示装置１０Ａの端子部１４にＦＰＣ３０４（ＦＰＣ：Ｆｌｅｘｉｂｌｅ　ｐｒｉｎｔｅｄ　ｃｉｒｃｕｉｔ）を備えた構造を有する。ＦＰＣ３０４は絶縁体でできたフィルムに配線を備えた構造を有する。また、ＦＰＣ３０４は、可撓性を有する。ＦＰＣ３０４は、外部から表示装置１０Ａにビデオ信号、制御信号、および電源電位などを供給するための配線として機能する。また、ＦＰＣ３０４上にＩＣが実装されていてもよい。
　図１１Ｂに示す表示モジュール３００は、プリント配線板３０１上に表示装置１０Ａを備える構成を有する。プリント配線板３０１は、絶縁体でできた基板の内部または表面、もしくは、内部と表面に配線を備えた構造を有する。
　図１１Ｂに示す表示モジュール３００では、表示装置１０Ａの端子部１４と、プリント配線板３０１の端子部３０２がワイヤ３０３を介して電気的に接続している。ワイヤ３０３はワイヤボンディングで形成できる。また、ワイヤボンディングとしては、ボールボンディングまたはウェッジボンディングを用いることができる。
　ワイヤ３０３の形成後、樹脂材料などでワイヤ３０３を覆ってもよい。なお、表示装置１０Ａとプリント配線板３０１の電気的な接続は、ワイヤボンディング以外の方法で行なってもよい。例えば、表示装置１０Ａとプリント配線板３０１の電気的な接続を、異方性導電接着剤またはバンプなどで実現してもよい。
　また、図１１Ｂに示す表示モジュール３００は、プリント配線板３０１の端子部３０２がＦＰＣ３０４と電気的に接続している。例えば、表示装置１０Ａの端子部１４が備える電極のピッチと、ＦＰＣ３０４が備える電極のピッチが異なる場合は、プリント配線板３０１を介して、端子部１４とＦＰＣ３０４を電気的に接続してもよい。具体的には、プリント配線板３０１に形成された配線を用いて、端子部１４が備える複数の電極の間隔（ピッチ）を、端子部３０２が備える複数の電極の間隔に変換できる。すなわち、端子部１４が備える電極のピッチとＦＰＣ３０４が備える電極のピッチが異なる場合においても、両者の電極の電気的な接続を実現できる。
　また、プリント配線板３０１には、抵抗素子、容量素子、半導体素子などの様々な素子を設けることができる。
　また、図１１Ｃに示す表示モジュール３００のように、端子部３０２をプリント配線板３０１の下面（表示装置１０Ａが設けられていない側の面）に設けられた接続部３０５と電気的に接続してもよい。例えば、接続部３０５をソケット形式の接続部にすることで、表示モジュール３００と他の機器との脱着を容易に行える。
＜画素回路の構成例＞
　図１２Ａおよび図１２Ｂでは、画素回路５１の構成例、および画素回路５１に接続される発光素子６１について示す。図１２Ａは各素子の接続を示す図、図１２Ｂは、駆動回路を備える層２０、画素回路が有する複数のトランジスタを備える層５０、発光素子を備える層６０の上下関係を模式的に示す図である。
　図１２Ａおよび図１２Ｂに一例として示す画素回路５１は、トランジスタ５２Ａ、トランジスタ５２Ｂ、トランジスタ５２Ｃ、および容量５３を備える。トランジスタ５２Ａ、トランジスタ５２Ｂ、トランジスタ５２Ｃは、ＯＳトランジスタで構成することができる。トランジスタ５２Ａ、トランジスタ５２Ｂ、トランジスタ５２Ｃの各ＯＳトランジスタは、バックゲート電極を備えていることが好ましく、この場合、バックゲート電極にゲート電極と同じ信号を与える構成、バックゲート電極にゲート電極と異なる信号を与える構成とすることができる。
　トランジスタ５２Ｂは、トランジスタ５２Ａと電気的に接続されるゲート電極と、発光素子６１と電気的に接続される第１の電極と、配線ＡＮＯと電気的に接続される第２の電極と、を備える。配線ＡＮＯは、発光素子６１に電流を供給するための電位を与えるための配線である。
　トランジスタ５２Ａは、トランジスタ５２Ｂのゲート電極と電気的に接続される第１の端子と、ソース線として機能する配線ＳＬと電気的に接続される第２の端子と、ゲート線として機能する配線ＧＬ１の電位に基づいて、導通状態または非導通状態を制御する機能を有するゲート電極と、を備える。
　トランジスタ５２Ｃは、配線Ｖ０と電気的に接続される第１の端子と、発光素子６１と電気的に接続される第２の端子と、ゲート線として機能する配線ＧＬ２の電位に基づいて、導通状態または非導通状態を制御する機能を有するゲート電極と、を備える。配線Ｖ０は、基準電位を与えるための配線、および画素回路５１を流れる電流を駆動回路３０または機能回路４０に出力するための配線である。
　容量５３は、トランジスタ５２Ｂのゲート電極と電気的に接続される導電膜と、トランジスタ５２Ｃの第２の電極と電気的に接続される導電膜を備える。
　発光素子６１は、トランジスタ５２Ｂの第１の電極に電気的に接続される第１の電極と、配線ＶＣＯＭに電気的に接続される第２の電極と、を備える。配線ＶＣＯＭは、発光素子６１に電流を供給するための電位を与えるための配線である。
　これにより、トランジスタ５２Ｂのゲート電極に与えられる画像信号に応じて発光素子６１が射出する光の強度を制御することができる。またトランジスタ５２Ｃを介して与えられる配線Ｖ０の基準電位によって、トランジスタ５２Ｂのゲート−ソース間電圧のばらつきを抑制することができる。
　また配線Ｖ０から、画素パラメータの設定に用いることのできる電流値を出力することができる。より具体的には、配線Ｖ０は、トランジスタ５２Ｂに流れる電流、または発光素子６１に流れる電流を、外部に出力するためのモニター線として機能させることができる。配線Ｖ０に出力された電流は、ソースフォロア回路などにより電圧に変換され、外部に出力される。または、Ａ−Ｄコンバータなどによりデジタル信号に変換され、機能回路４０等に出力することができる。
　なお本発明の一態様で説明する発光素子は、有機ＥＬ素子（ＯＬＥＤ（Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）ともいう）などの自発光型の表示素子をいう。なお画素回路に電気的に接続される発光素子は、ＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、マイクロＬＥＤ、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、半導体レーザ等の、自発光型の発光素子とすることが可能である。
　なお図１２Ｂに一例として示す構成では、画素回路５１と、駆動回路３０と、を電気的に接続する配線を短くすることができるため、当該配線の配線抵抗を小さくすることができる。よって、データの書き込みを高速に行うことができるため、表示装置１０Ａを高速に駆動させることができる。これにより、表示装置１０Ａが有する画素回路５１を多くしても十分なフレーム期間を確保することができるため、表示装置１０Ａの画素密度を高めることができる。また、表示装置１０Ａの画素密度を高めることにより、表示装置１０Ａにより表示される画像の精細度を高めることができる。例えば、表示装置１０Ａの画素密度を、１０００ｐｐｉ以上とすることができ、または５０００ｐｐｉ以上とすることができ、または７０００ｐｐｉ以上とすることができる。よって、表示装置１０Ａは、例えばＡＲ、またはＶＲ用の表示装置とすることができ、ＨＭＤ等、表示部とユーザの距離が近い電子機器に好適に適用することができる。
　なお図１２Ａおよび図１２Ｂでは、計３つのトランジスタを有する画素回路５１を一例として示したが本発明の一態様はこれに限らない。以下では、画素回路５１に適用可能な画素回路の構成例、および駆動方法例について説明する。
　図１３Ａに示す画素回路５１Ａは、トランジスタ５２Ａ、トランジスタ５２Ｂ、および容量５３を図示している。また図１３Ａでは、画素回路５１Ａに接続される発光素子６１を図示している。また、画素回路５１Ａには、配線ＳＬ、配線ＧＬ、配線ＡＮＯ、および配線ＶＣＯＭが電気的に接続されている。画素回路５１Ａは、図１２Ａに示す画素回路５１からトランジスタ５２Ｃを除き、かつ、配線ＧＬ１および配線ＧＬ２を配線ＧＬに置き換えた構成を有している。
　トランジスタ５２Ａは、ゲートが配線ＧＬと、ソースおよびドレインの一方が配線ＳＬと、他方がトランジスタ５２Ｂのゲート、および容量Ｃ１の一方の電極と、それぞれ電気的に接続されている。トランジスタ５２Ｂは、ソースおよびドレインの一方が配線ＡＮＯと、他方が発光素子６１のアノードと、それぞれ電気的に接続されている。容量Ｃ１は、他方の電極が発光素子６１のアノードと電気的に接続されている。発光素子６１は、カソードが配線ＶＣＯＭと電気的に接続されている。
　図１３Ｂに示す画素回路５１Ｂは、画素回路５１Ａに、トランジスタ５２Ｃを追加した構成である。また画素回路５１Ｂには、配線Ｖ０が電気的に接続されている。
　図１３Ｃに示す画素回路５１Ｃは、上記画素回路５１Ａのトランジスタ５２Ａおよびトランジスタ５２Ｂに、一対のゲートが電気的に接続されたトランジスタを適用した場合の例である。また、図１３Ｄに示す画素回路５１Ｄは、画素回路５１Ｂに当該トランジスタを適用した場合の例である。これにより、トランジスタが流すことのできる電流を増大させることができる。なお、ここでは全てのトランジスタに、一対のゲートが電気的に接続されたトランジスタを適用したが、これに限られない。また、一対のゲートを有し、且つこれらが異なる配線と電気的に接続されるトランジスタを適用してもよい。例えば、ゲートの一方とソースとが電気的に接続されたトランジスタを用いることで、信頼性を高めることができる。
　図１４Ａに示す画素回路５１Ｅは、上記の画素回路５１Ｂに、トランジスタ５２Ｄを追加した構成である。また、画素回路５１Ｅには、ゲート線として機能する配線ＧＬ１、配線ＧＬ２、および配線ＧＬ３が電気的に接続されている。なお、本実施の形態などにおいて、配線ＧＬ１、配線ＧＬ２、および配線ＧＬ３をまとめて配線ＧＬと呼ぶ場合がある。よって、配線ＧＬは１本に限らず、複数本の場合がある。
　トランジスタ５２Ｄは、ゲートが配線ＧＬ３と、ソースおよびドレインの一方がトランジスタ５２Ｂのゲートと、他方が配線Ｖ０と、それぞれ電気的に接続されている。また、トランジスタ５２Ａのゲートが配線ＧＬ１と、トランジスタ５２Ｃのゲートが配線ＧＬ２と、それぞれ電気的に接続されている。
　トランジスタ５２Ｃとトランジスタ５２Ｄを同時に導通状態とさせることで、トランジスタ５２Ｂのソースとゲートが同電位となり、トランジスタ５２Ｂを非導通状態とすることができる。これにより、発光素子６１に流れる電流を強制的に遮断することができる。このような画素回路は、表示期間と消灯期間を交互に設ける表示方法を用いる場合に適している。
　図１４Ｂに示す画素回路５１Ｆは、上記画素回路５１Ｅに容量５３Ａを追加した場合の例である。容量５３Ａは保持容量として機能する。
　図１４Ｃに示す画素回路５１Ｇ、および図１４Ｄに示す画素回路５１Ｈは、それぞれ上記画素回路５１Ｅまたは画素回路５１Ｆに、一対のゲートを有するトランジスタを適用した場合の例である。トランジスタ５２Ａ、トランジスタ５２Ｃ、トランジスタ５２Ｄには、一対のゲートが電気的に接続されたトランジスタが適用され、トランジスタ５２Ｂには、一方のゲートがソースと電気的に接続されたトランジスタが適用されている。
　次いで画素回路５１Ｅが適用された表示装置の駆動方法の一例について説明する。なお、画素回路５１Ｆ、５１Ｇ、および５１Ｈが適用された表示装置についても、同様の駆動方法を適用できる。
　図１５に、画素回路５１Ｅが適用された表示装置の駆動方法にかかるタイミングチャートを示す。ここでは、ｋ行目のゲート線である配線ＧＬ１［ｋ］、配線ＧＬ２［ｋ］および配線ＧＬ３［ｋ］、並びにｋ＋１行目のゲート線である配線ＧＬ１［ｋ＋１］、配線ＧＬ２［ｋ＋１］、配線ＧＬ３［ｋ＋１］の電位の推移を示している。また、図１５には、ソース線として機能する配線ＳＬに与えられる信号のタイミングを示している。
　ここでは、一水平期間を点灯期間と、消灯期間と、に分けて表示する駆動方法の例を示している。また、ｋ行目の水平期間と、ｋ＋１行目の水平期間とは、ゲート線の選択期間だけずれている。
　ｋ行目の点灯期間において、まず配線ＧＬ１［ｋ］および配線ＧＬ２［ｋ］にハイレベル電位が与えられ、配線ＳＬにソース信号が与えられる。これにより、トランジスタ５２Ａとトランジスタ５２Ｃが導通状態となり、配線ＳＬからトランジスタ５２Ｂのゲートにソース信号に対応する電位が書き込まれる。その後、配線ＧＬ１［ｋ］および配線ＧＬ２［ｋ］にローレベル電位が与えられることで、トランジスタ５２Ａとトランジスタ５２Ｃが非導通状態となり、トランジスタ５２Ｂのゲート電位が保持される。
　続いて、ｋ＋１行目の点灯期間に遷移し、上記と同様の動作によりデータが書き込まれる。
　続いて、消灯期間について説明する。ｋ行目の消灯期間において、配線ＧＬ２［ｋ］と配線ＧＬ３［ｋ］にハイレベル電位が与えられる。これにより、トランジスタ５２Ｃとトランジスタ５２Ｄが導通状態となるため、トランジスタ５２Ｂのソースとゲートに同電位が供給されることで、トランジスタ５２Ｂにはほとんど電流が流れなくなる。これにより、発光素子６１が消灯する。ｋ行目に位置する全ての副画素が消灯することになる。ｋ行目の副画素は、次の点灯期間まで消灯状態が維持される。
　続いて、ｋ＋１行目の消灯期間に遷移し、上記と同様にｋ＋１行目の副画素全てが消灯状態となる。
　このように、一水平期間中常時点灯しているのではなく、一水平期間中に消灯期間を設ける駆動方法をデューティ駆動とも呼ぶことができる。デューティ駆動を用いることで、動画を表示する際の残像現象を低減することができるため、動画表示性能の高い表示装置を実現できる。特にＶＲ機器などでは、残像を低減することで、いわゆるＶＲ酔いを軽減することができる。
　デューティ駆動において、一水平期間に対する点灯期間の割合を、デューティ比と呼ぶことができる。例えばデューティ比が５０％のとき、点灯期間と消灯期間が同じ長さであることを意味する。なお、デューティ比は自由に設定することが可能であり、例えば０％より高く、１００％以下の範囲で適宜調整することができる。
　本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせることができる。
（実施の形態３）
　本実施の形態では、本発明の一態様に係る表示装置を適用可能な電子機器の一例について説明する。本発明の一態様に係る表示装置は、例えば、ＶＲまたはＡＲ用途の装着型の電子機器に好適に用いることができる。
＜電子機器の構成例＞
　図１６Ａに、装着型の電子機器の一例としてメガネ型（ゴーグル型）の電子機器１００の斜視図を示す。図１６Ａに示す電子機器１００では、一対の表示装置１０（表示装置１０＿Ｌおよび表示装置１０＿Ｒ）、動き検出部１０１、視線検出部１０２、演算部１０３、および通信部１０４を筐体１０５内に備える様子を図示している。電子機器１００が備える表示装置１０として、上記実施の形態に示す表示装置１０Ａまたは表示装置１０Ｂを用いることができる。
　ここで、演算部１０３は、実施の形態１で例示した画像生成部及びデータ生成部としての機能を有していてもよい。また、実施の形態１で例示した座標検出部の機能を、視線検出部１０２、または演算部１０３のいずれかが有していてもよい。
　図１６Ｂは、図１６Ａの電子機器１００のブロック図である。電子機器１００は、図１６Ａと同様に表示装置１０＿Ｌ、表示装置１０＿Ｒ、動き検出部１０１、視線検出部１０２、演算部１０３、および通信部１０４を有し、バス配線ＢＷを介して相互に各種信号を送受信する。表示装置１０＿Ｌ、表示装置１０＿Ｒはそれぞれ、複数の画素２３０、駆動回路３０および機能回路４０を有する。なお、表示装置１０＿Ｌおよび表示装置１０＿Ｒの一方または双方に機能回路４０を設けず、演算部１０３を機能回路４０として用いてもよい。１つの画素２３０は、１つの発光素子６１と１つの画素回路５１を含む。よって、表示装置１０＿Ｌ、表示装置１０＿Ｒはそれぞれ、複数の発光素子６１および複数の画素回路５１を含む。
　動き検出部１０１は、筐体１０５の動き、すなわち電子機器１００を装着したユーザの頭部の動きを検出する機能を有する。動き検出部１０１は、例えばＭＥＭＳ技術を用いたモーションセンサを用いることができる。モーションセンサとしては、３軸モーションセンサ、あるいは６軸モーションセンサなど用いることができる。本明細書等において、動き検出部１０１で検出される筐体１０５の動きに関する情報を、「第１情報」または「動き情報」という場合がある。
　視線検出部１０２は、ユーザの視線に関する情報を取得する機能を有する。具体的には、ユーザの視線を検出する機能を有する。ユーザの視線は、例えば、瞳孔角膜反射（Ｐｕｐｉｌ　Ｃｅｎｔｅｒ　Ｃｏｒｎｅａｌ　Ｒｅｆｌｅｃｔｉｏｎ）法、または明／暗瞳孔（Ｂｒｉｇｈｔ／Ｄａｒｋ　Ｐｕｐｉｌ　Ｅｆｆｅｃｔ）法などの視線計測（アイトラッキング）法で取得すればよい。または、レーザまたは超音波などを用いた視線計測方法で取得してもよい。
　演算部１０３は、視線検出部１０２における視線の検出結果を用いて、ユーザの注視点を算出する機能を有する。すなわち、ユーザが表示装置１０＿Ｌおよび表示装置１０＿Ｒに表示される画像のどのオブジェクトを注視しているかを知ることがきる。また、ユーザが画面以外の部位を注視しているか否かを知ることができる。なお、本明細書等において、視線検出部１０２が得たユーザの視線に関する情報（視線の検出結果）を、「第２情報」または「視線情報」という場合がある。
　演算部１０３は、筐体１０５の動きに応じた描画処理（画像データの演算処理）を行う機能を有する。演算部１０３において筐体１０５の動きに応じた描画処理は、第１情報、および通信部１０４を介して外部より入力される画像データを用いて行われる。該画像データとしては、例えば、３６０度全方位の画像データを用いることができる。３６０度全方位の画像データは、例えば全天球カメラ（全方位カメラ、３６０°カメラ）で撮影した画像データであってもよく、あるいはコンピュータグラフィックスなどによって生成される画像データであってもよい。演算部１０３は、第１情報に応じて３６０度全方位の画像データを、表示装置１０＿Ｌおよび表示装置１０＿Ｒに表示可能な画像データに変換する機能を有する。
　また演算部１０３は、第２情報を用いて、表示装置１０＿Ｌおよび表示装置１０＿Ｒそれぞれの表示部に設定する複数の領域の大きさおよび形状を決定する機能を有する。具体的には、演算部１０３は、第２情報に応じて表示部上の注視点を算出し、当該注視点を基準にして、表示部に第１領域Ｓ１乃至第３領域Ｓ３等を設定する。
　演算部１０３としては、中央演算処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）のほか、ＤＳＰ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）などの他のマイクロプロセッサを単独で、または組み合わせて用いることができる。またこれらマイクロプロセッサをＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）またはＦＰＡＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ａｎａｌｏｇ　Ａｒｒａｙ）といったＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ　Ｌｏｇｉｃ　Ｄｅｖｉｃｅ）によって実現した構成としてもよい。
　演算部１０３は、プロセッサにより種々のプログラムからの命令を解釈し実行することで、各種のデータ処理およびプログラム制御を行う。プロセッサにより実行しうるプログラムは、プロセッサが有するメモリ領域に格納されていてもよいし、別途設けられる記憶部に格納されていてもよい。記憶部としては、例えば、フラッシュメモリ、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、ＰＲＡＭ（Ｐｈａｓｅ　ｃｈａｎｇｅ　ＲＡＭ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ　ＲＡＭ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　ＲＡＭ）などの不揮発性の記憶素子が適用された記憶装置、またはＤＲＡＭ（Ｄｙｎａｍｉｃ　ＲＡＭ）およびＳＲＡＭ（Ｓｔａｔｉｃ　ＲＡＭ）などの揮発性の記憶素子が適用された記憶装置等を用いてもよい。
　通信部１０４は、画像データ等の各種データを取得するために無線または有線によって外部機器と通信を行う機能を有する。通信部１０４は、例えば高周波回路（ＲＦ回路）を設け、ＲＦ信号の送受信を行えばよい。高周波回路は、各国法制により定められた周波数帯域の電磁信号と電気信号とを相互に変換し、当該電磁信号を用いて無線で他の通信機器との間で通信を行うための回路である。無線通信を行う場合、通信プロトコルまたは通信技術として、ＬＴＥ（Ｌｏｎｇ　Ｔｅｒｍ　Ｅｖｏｌｕｔｉｏｎ）、ＧＳＭ（Ｇｌｏｂａｌ　Ｓｙｓｔｅｍ　ｆｏｒ　Ｍｏｂｉｌｅ　Ｃｏｍｍｕｎｉｃａｔｉｏｎ：登録商標）、ＥＤＧＥ（Ｅｎｈａｎｃｅｄ　Ｄａｔａ　Ｒａｔｅｓ　ｆｏｒ　ＧＳＭ　Ｅｖｏｌｕｔｉｏｎ）、ＣＤＭＡ２０００（Ｃｏｄｅ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅ　Ａｃｃｅｓｓ　２０００）、ＷＣＤＭＡ（Ｗｉｄｅｂａｎｄ　Ｃｏｄｅ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅ　Ａｃｃｅｓｓ：登録商標）などの通信規格、またはＷｉ−Ｆｉ（登録商標）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＺｉｇＢｅｅ（登録商標）等のＩＥＥＥにより通信規格化された仕様を用いることができる。また、国際電気通信連合（ＩＴＵ）が定める第３世代移動通信システム（３Ｇ）、第４世代移動通信システム（４Ｇ）、または第５世代移動通信システム（５Ｇ）などを用いることもできる。
　また通信部１０４において、ＬＡＮ（Ｌｏｃａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）接続用端子、デジタル放送の受信用端子、ＡＣアダプタを接続する端子等の外部ポートを有していてもよい。
　表示装置１０＿Ｌ、表示装置１０＿Ｒはそれぞれ、複数の発光素子６１、複数の画素回路５１、駆動回路３０、および機能回路４０を有する。画素回路５１は、発光素子６１の発光を制御する機能を有する。駆動回路３０は、画素回路５１を制御する機能を有する。なお、表示装置１０＿Ｌおよび表示装置１０＿Ｒの一方または双方に機能回路４０を設けず、演算部１０３を機能回路４０として用いてもよい。
　演算部１０３で決定された表示装置の表示部における複数の領域の情報は、領域ごとに解像度を異ならせる駆動などに用いられる。機能回路４０は、注視点に近い領域で、解像度の高い表示を行うよう駆動回路３０の制御を行い、注視点より遠い領域で解像度の低い表示を行うように駆動回路３０の制御を行う機能を有する。
　例えば、画像データの書き換えを１画素おき、または複数画素おきに行うことで、解像度の低い表示を実現できる。画像データの書き換えを行なう画素を減らすことで、表示装置の消費電力を低減できる。また、書き換えを行わない画素は発光してもよいが、発光しないことが好ましい。書き換えを行わない画素の発光を停止することで、表示装置の消費電力を低減できる。
　本発明の一態様のように、機能回路４０とは別に演算部１０３を設けてもよい。演算部１０３を備えることで、筐体１０５の動きに応じた描画処理、および注視点に応じて後述する複数の領域（第１領域Ｓ１乃至第３領域Ｓ３）を決定するといった負荷の大きい演算処理を、演算部１０３に担わせることができる。一方で、駆動回路３０を制御する処理を機能回路４０に担わせることで、回路の小型化および低消費電力化を図ることができる。特に装着型の電子機器では、ユーザの頭部の動き、視線の動きなどを短期間で検出する必要があるため、高速な演算処理が必要であり、演算のための消費電力が大きくなる。一方、本発明の一態様では、駆動回路３０の制御信号を出力する機能を演算部１０３から分離し、機能回路４０で行なうことができる。そのため、負荷が１つの演算部に集中することなく、演算部の負荷を抑制できる。よって、全体として低消費電力化を図ることができる。
　また、電子機器１００にセンサ１２５を設けてもよい。センサ１２５は、ユーザの視覚、聴覚、触覚、味覚、および嗅覚、のいずれか一または複数の情報を取得する機能を有すればよい。より具体的には、センサ１２５は、力、変位、位置、速度、加速度、角速度、回転数、距離、光、磁気、温度、音声、時間、電場、電流、電圧、電力、放射線、湿度、傾度、振動、におい、および赤外線、のいずれか一または複数の情報を検知する機能、または測定する機能を有すればよい。電子機器１００は、１または複数のセンサ１２５を備えてもよい。
　センサ１２５を用いて、周囲の温度、湿度、照度、臭気などを計測してもよい。また、センサ１２５を用いて、例えば、指紋、掌紋、虹彩、網膜、脈形状（静脈形状、動脈形状を含む）、または顔などを用いた個人認証のための情報を取得してもよい。また、センサ１２５を用いて、ユーザの瞬き回数、瞼の挙動、瞳孔の大きさ、体温、脈拍、または血液中の酸素飽和度などを計測し、ユーザの疲労度および健康状態などを検出してもよい。電子機器１００は、ユーザの疲労度および健康状態などを検知して、表示装置１０に警告などを表示してもよい。
　また、ユーザの視線および瞼の動きを検出して、電子機器１００の動作を制御してもよい。ユーザは、電子機器１００に触れて操作する必要がないため、両手に何も持たない状態（両手がフリーの状態）で、入力操作などを実現できる。
　また、電子機器１００に、周囲を撮像するための撮像装置１２９を設けてもよい。撮像装置１２９で周囲の状況を撮像し、表示装置１０に表示してもよい。撮像装置１２９で取得した映像に他の情報などを重ねて表示装置１０に表示してもよい。
　また図１７Ａは、電子機器１００を示す斜視図である。図１７Ａにおいて電子機器１００の筐体１０５は、一対の表示装置１０＿Ｌ、表示装置１０＿Ｒおよび演算部１０３の他、一例として、装着部１０６、緩衝部材１０７、一対のレンズ１０８等を有する。一対の表示装置１０＿Ｌ、表示装置１０＿Ｒは、筐体１０５の内部の、レンズ１０８を通して視認できる位置にそれぞれ設けられている。
　また図１７Ａに示す筐体１０５には、入力端子１０９と、出力端子１１０とが設けられている。入力端子１０９には映像出力機器等からの画像信号（画像データ）、または筐体１０５内に設けられるバッテリ（図示せず）を充電するための電力等を供給するケーブルを接続することができる。出力端子１１０としては、例えば音声出力端子として機能し、イヤフォン、ヘッドフォン等を接続することができる。
　また、筐体１０５は、レンズ１０８および表示装置１０＿Ｌ、表示装置１０＿Ｒが、ユーザの目の位置に応じて最適な位置となるように、これらの左右の位置を調整可能な機構を有していることが好ましい。また、レンズ１０８と表示装置１０＿Ｌ、表示装置１０＿Ｒとの距離を変えることで、ピントを調整する機構を有していることが好ましい。
　緩衝部材１０７は、ユーザの顔（額、頬など）に接触する部分である。緩衝部材１０７がユーザの顔と密着することにより、外光の侵入（光漏れ）を防ぐことができ、より没入感を高めることができる。緩衝部材１０７は、ユーザが電子機器１００を装着した際にユーザの顔に密着するよう、緩衝部材１０７としては柔らかな素材を用いることが好ましい。このような素材を用いると、肌触りが良いことに加え、寒い季節などに装着した際に、ユーザに冷たさを感じさせないため好ましい。緩衝部材１０７または装着部１０６などの、ユーザの肌に触れる部材は、取り外し可能な構成とすると、クリーニングまたは交換が容易となるため好ましい。
　本発明の一態様の電子機器は、さらに、イヤフォン１０６Ａを有していてもよい。イヤフォン１０６Ａは、通信部（図示しない）を有し、無線通信機能を有する。イヤフォン１０６Ａは、無線通信機能により、音声データを出力することができる。なおイヤフォン１０６Ａは、骨伝導イヤフォンとして機能するために振動機構を有していてもよい。
　またイヤフォン１０６Ａは、図１７Ｂに図示するイヤフォン１０６Ｂのように、装着部１０６に直接接続、または有線接続されている構成とすることができる。また、イヤフォン１０６Ｂおよび装着部１０６はマグネットを有していてもよい。これにより、イヤフォン１０６Ｂを装着部１０６に磁力によって固定することができ、収納が容易となり好ましい。
＜電子機器の動作例＞
　電子機器１００の動作例について、図面を用いて説明する。図１８は、電子機器１００の動作例を説明するためのフローチャートである。
　動き検出部１０１において、第１情報（筐体１０５の動きに関する情報）を取得する（ステップＥ１１）。
　視線検出部１０２において、第２情報（ユーザの視線に関する情報）を取得する（ステップＥ１２）。
　演算部１０３において、第１情報を基に３６０度全方位の画像データの描画処理を行う（ステップＥ１３）。
　ステップＥ１３について、具体例を挙げて説明する。図１９Ａに示す模式図は、３６０度全方位の画像データ１１１の中心に位置するユーザ１１２を図示している。ユーザは電子機器１００の表示装置１０に表示される方向１１３Ａにある画像１１４Ａを視認できる。
　また図１９Ｂに示す模式図は、図１９Ａの模式図からユーザ１１２が頭部を動かして、方向１１３Ｂにある画像１１４Ｂを視認する様子を表している。ユーザ１１２は電子機器１００の筐体の動きに応じて、画像１１４Ａが画像１１４Ｂに変化することで、３６０度全方位の画像データ１１１で表される空間を認識することができる。
　図１９Ａ、図１９Ｂに図示するように、ユーザ１１２の頭部の動きに応じて電子機器１００の筐体が動くことになる。３６０度全方位の画像データ１１１から得られる画像は、電子機器１００の動きに応じて高い描画処理能力で処理された画像であるほどユーザ１１２は実世界の空間に即した仮想空間を認識することができる。
　演算部１０３において、第２情報を基に表示装置における表示部の領域について、注視点Ｇに応じた複数の領域を決定する（ステップＥ１４）。例えば、図２０Ａに示すように、注視点Ｇを含む第１領域Ｓ１を決定し、第１領域Ｓ１に隣接する第２領域Ｓ２を決定する。また、第２領域の外側を第３領域Ｓ３とする。
　ステップＥ１４について、具体例を挙げて説明する。
　一般に、人間の視野は、個人差はあるが、大きく次の５つに分類される。弁別視野とは、視力、色の識別などの視機能が最も優れている領域であり、視野の中心の約５°以内の領域（注視点を含む領域）を指す。有効視野とは、眼球運動だけで瞬時に特定情報を識別できる領域であり、視野の中心（注視点）の水平約３０°以内、垂直約２０°以内で、弁別視野の外側で隣接する領域を指す。安定注視野とは、頭部運動を伴って無理なく特定情報を識別できる領域であり、視野の中心の水平約９０°以内、垂直約７０°以内で、有効視野の外側で隣接する領域を指す。誘導視野とは、特定対象の存在はわかるが、識別能力は低い領域であり、視野の中心の水平約１００°以内、垂直約８５°以内で、安定注視野の外側で隣接する領域を指す。補助視野とは、特定対象の識別能力が著しく低く、刺激の存在がわかる程度の領域であり、視野の中心の水平約１００°~２００°以内、垂直約８５°~１３０°以内で、誘導視野の外側で隣接する領域を指す。
　上記のことから、画像１１４において、弁別視野から有効視野までの画質が重要であることがわかる。特に、弁別視野の画質が肝要である。
　図２０Ａは、ユーザ１１２が、電子機器１００が備える表示装置１０の表示部に表示される画像１１４を正面（画像表示面）から観察している様子を示す模式図である。図２０Ａに図示する画像１１４は、表示部にも対応する。また画像１１４上に、ユーザ１１２の視線１１３の先にある注視点Ｇを示している。本明細書等では、画像１１４上の弁別視野が含まれる領域を「第１領域Ｓ１」、有効視野が含まれる領域を「第２領域Ｓ２」とする。また、安定注視野、誘導視野、または補助視野が含まれる領域を「第３領域Ｓ３」とする。
　なお図２０Ａでは、第１領域Ｓ１および第２領域Ｓ２の境界（輪郭）を曲線で示しているが、これに限定されない。図２０Ｂに示すように、第１領域Ｓ１および第２領域Ｓ２の境界（輪郭）を矩形としてもよいし、多角形としてもよい。また、直線と曲線が組み合わされた形状であってもよい。また表示装置１０の表示部を２つの領域に分け、弁別視野と有効視野が含まれる領域を第１領域Ｓ１とし、その他の領域を第２領域Ｓ２としてもよい。この場合、第３領域Ｓ３は形成されない。
　図２１Ａは、電子機器１００の表示装置１０の表示部に表示される画像１１４を上から見た図であり、図２１Ｂは電子機器１００の表示装置１０の表示部に表示される画像１１４を横から見た図である。本明細書等では、第１領域Ｓ１の水平方向の角度を「角度θｘ１」、第２領域Ｓ２の水平方向の角度を「角度θｘ２」と示す（図２１Ａ参照。）。また、本明細書等では、第１領域Ｓ１の垂直方向の角度を「角度θｙ１」、第２領域Ｓ２の垂直方向の角度を「角度θｙ２」と示す（図２１Ｂ参照。）。
　例えば、角度θｘ１を１０°、角度θｙ１を１０°に設定することで、第１領域Ｓ１の面積を広げることができる。この場合、第１領域Ｓ１に有効視野の一部が含まれる。また、例えば、角度θｘ２を４５°、角度θｙ２を３５°に設定することで、第２領域Ｓ２の面積を広げることができる。この場合、第２領域Ｓ２に安定注視野の一部が含まれる。
　なお、注視点Ｇの位置は、視線１１３のゆらぎにより多少変動する。このため、角度θｘ１と角度θｙ１は、それぞれ５°以上２０°未満が好ましい。第１領域Ｓ１の面積を弁別視野よりも広く設定することで、表示装置１０の動作が安定し、画像の視認性が向上する。
　ユーザ１１２の視線１１３が移動すると、注視点Ｇも移動する。よって、第１領域Ｓ１および第２領域Ｓ２も移動する。例えば、視線１１３の変動量が一定量を超えた場合、視線１１３が移動したと判断する。すなわち、注視点Ｇの変動量が一定量を超えた場合、注視点Ｇが移動したと判断する。また、視線１１３の変動量が一定量以下になった場合、視線１１３の移動が停止したと判断し、第１領域Ｓ１乃至第３領域Ｓ３が決定される。すなわち、注視点Ｇの変動量が一定量以下になった場合、注視点Ｇの移動が停止したと判断し、第１領域Ｓ１乃至第３領域Ｓ３が決定される。
　機能回路４０において、複数の領域（第１領域Ｓ１乃至第３領域Ｓ３）に応じた駆動回路３０の制御を行う（ステップＥ１５）。例えば、複数の領域に応じ駆動周波数を調整する。
　以上が、電子機器の動作例の説明である。
　本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせることができる。
（実施の形態４）
　本実施の形態では、ｐ行ｑ列（ｐおよびｑは、それぞれ２以上の整数）のマトリクス状に配置された複数の画素２３０を有する副表示部１９の構成例について説明する。図２２Ａは、副表示部１９を説明するブロック図である。
　図２２Ａでは、ｐ行１列目の画素２３０を画素２３０［ｐ，１］と示し、１行ｑ列目の画素２３０を画素２３０［１，ｑ］と示し、ｐ行ｑ列目の画素２３０を画素２３０［ｐ，ｑ］と示している。
　ゲートドライバ回路３３に含まれる回路は、例えば走査線駆動回路として機能する。ソースドライバ回路３１に含まれる回路は、例えば信号線駆動回路として機能する。
　例えば、画素２３０を構成するトランジスタにＯＳトランジスタを用い、駆動回路を構成するトランジスタにＳｉトランジスタを用いてもよい。ＯＳトランジスタはオフ電流が低いため、消費電力を低減できる。また、ＳｉトランジスタはＯＳトランジスタよりも動作速度が速いため、駆動回路に用いると好適である。また、表示装置によっては、画素２３０を構成するトランジスタと駆動回路を構成するトランジスタの双方にＯＳトランジスタを用いてもよい。また、表示装置によっては、画素２３０を構成するトランジスタと駆動回路を構成するトランジスタの双方にＳｉトランジスタを用いてもよい。また、表示装置によっては、画素２３０を構成するトランジスタにＳｉトランジスタを用い、駆動回路を構成するトランジスタにＯＳトランジスタを用いてもよい。
　また、画素２３０を構成するトランジスタに、ＳｉトランジスタとＯＳトランジスタの双方を用いてもよい。また、駆動回路を構成するトランジスタに、ＳｉトランジスタとＯＳトランジスタの双方を用いてもよい。
　また、図２２Ａでは、各々が略平行に配設され、かつ、ゲートドライバ回路３３によって電位が制御されるｐ本の配線ＧＬと、各々が略平行に配設され、かつ、ソースドライバ回路３１によって電位が制御されるｑ本の配線ＳＬと、を示している。例えば、ｒ行目（ｒは任意の数を示し、本実施の形態などでは１以上ｐ以下の整数である。）に配置されている画素２３０は、ｒ行目の配線ＧＬを介してゲートドライバ回路３３と電気的に接続される。また、ｓ列目（ｓは任意の数を示し、本実施の形態などでは１以上ｑ以下の整数である。）に配置されている画素２３０は、ｓ列目の配線ＳＬを介してソースドライバ回路３１と電気的に接続される。図２２Ａでは、ｒ行ｓ列目の画素２３０を画素２３０［ｒ，ｓ］と示している。
　なお、１つの行に含まれる画素２３０と電気的に接続する配線ＧＬは１本とは限らない。また、１つの列に含まれる画素２３０と電気的に接続する配線ＳＬは１本とは限らない。また、配線ＧＬと配線ＳＬは一例であり、画素２３０と接続する配線は、配線ＧＬと配線ＳＬに限らない。
　赤色光を制御する画素２３０、緑色光を制御する画素２３０、および青色光を制御する画素２３０をストライプ状に配置し、これらをまとめて１つの画素２４０として機能させ、それぞれの画素２３０の発光量（発光輝度）を制御することで、フルカラー表示が実現できる。言い換えると、当該３つの画素２３０はそれぞれが副画素として機能する。すなわち、３つの副画素は、それぞれが赤色光、緑色光、または青色光の、発光量などを制御する（図２２Ｂ１参照。）。なお、３つの副画素それぞれが制御する光の色は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の組み合わせに限らず、シアン（Ｃ）、マゼンタ（Ｍ）、黄（Ｙ）であってもよい（図２２Ｂ２参照。）。
　画素２４０を１９２０×１０８０のマトリクス状に配置すると、いわゆる２Ｋ解像度でフルカラー表示可能な表示部１３を実現できる。また、例えば、画素２４０を３８４０×２１６０のマトリクス状に配置すると、いわゆる４Ｋ解像度でフルカラー表示可能な表示部１３を実現できる。また、例えば、画素２４０を７６８０×４３２０のマトリクス状に配置すると、いわゆる８Ｋ解像度でフルカラー表示可能な表示部１３を実現できる。画素２４０を増やすことで、１６Ｋさらには３２Ｋの解像度でフルカラー表示可能な表示部１３を実現することも可能である。
　また、１つの画素２４０を構成する３つの画素２３０の配置は、デルタ配置でもよい（図２２Ｂ３参照。）。具体的には、１つの画素２４０を構成する３つの画素２３０それぞれの中心点を結ぶ線が、三角形になるように配置してもよい。また、１つの画素２４０を構成する３つの画素２３０の配置は、Ｓストライプ配置でもよい（図２２Ｂ４参照。）。なお、画素２３０の配置は、ストライプ配置、デルタ配置、およびＳストライプ配置に限らない。画素２３０の配置を、ジグザグ配置、ベイヤー配置、またはペンタイル配置にしてもよい。
　また、３つの副画素（画素２３０）それぞれの面積は同じでなくてもよい。発光色によって発光効率および信頼性などが異なる場合、発光色毎に副画素の面積を変えてもよい（図２２Ｂ４参照。）。
　また、４つの副画素をまとめて１つの画素として機能させてもよい。例えば、赤色光、緑色光、青色光をそれぞれ制御する３つの副画素に、白色光を制御する副画素を加えてもよい（図２２Ｂ５参照。）。白色光を制御する副画素を加えることで、表示領域の輝度を高めることができる。また、赤色光、緑色光、青色光をそれぞれ制御する３つの副画素に、黄色光を制御する副画素を加えてもよい（図２２Ｂ６参照。）。また、シアン色光、マゼンタ色光、黄色光をそれぞれ制御する３つの副画素に、白色光を制御する副画素を加えてもよい（図２２Ｂ７参照。）。
　１つの画素として機能させる副画素の数を増やし、赤、緑、青、シアン、マゼンタ、および黄などの光を制御する副画素を適宜組み合わせて用いることにより、中間調の再現性を高めることができる。よって、表示品位を高めることができる。
　また、本発明の一態様の表示装置は、さまざまな規格の色域を再現できる。例えば、テレビ放送で使われるＰＡＬ（Ｐｈａｓｅ　Ａｌｔｅｒｎａｔｉｎｇ　Ｌｉｎｅ）規格およびＮＴＳＣ（Ｎａｔｉｏｎａｌ　Ｔｅｌｅｖｉｓｉｏｎ　Ｓｙｓｔｅｍ　Ｃｏｍｍｉｔｔｅｅ）規格、パーソナルコンピュータ、デジタルカメラ、プリンタなどの電子機器に用いる表示装置で広く使われているｓＲＧＢ（ｓｔａｎｄａｒｄ　ＲＧＢ）規格およびＡｄｏｂｅ　ＲＧＢ規格、ＨＤＴＶ（Ｈｉｇｈ　Ｄｅｆｉｎｉｔｉｏｎ　Ｔｅｌｅｖｉｓｉｏｎ、ハイビジョンともいう）で使われるＩＴＵ−Ｒ　ＢＴ．７０９（Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ　Ｕｎｉｏｎ　Ｒａｄｉｏｃｏｍｍｕｎｉｃａｔｉｏｎ　Ｓｅｃｔｏｒ　Ｂｒｏａｄｃａｓｔｉｎｇ　Ｓｅｒｖｉｃｅ（Ｔｅｌｅｖｉｓｉｏｎ）　７０９）規格、デジタルシネマ映写で使われるＤＣＩ−Ｐ３（Ｄｉｇｉｔａｌ　Ｃｉｎｅｍａ　Ｉｎｉｔｉａｔｉｖｅｓ　Ｐ３）規格、ＵＨＤＴＶ（Ｕｌｔｒａ　Ｈｉｇｈ　Ｄｅｆｉｎｉｔｉｏｎ　Ｔｅｌｅｖｉｓｉｏｎ、スーパーハイビジョンともいう）で使われるＩＴＵ−Ｒ　ＢＴ．２０２０（ＲＥＣ．２０２０（Ｒｅｃｏｍｍｅｎｄａｔｉｏｎ　２０２０））規格などの色域を再現することができる。
＜発光素子の構成例＞
　本発明の一態様に係る表示装置に用いることができる発光素子６１について説明する。
　図２３Ａに示すように、発光素子６１は、一対の電極（導電体１７１、導電体１７３）の間に、ＥＬ層１７２を備える。ＥＬ層１７２は、層４４２０、発光層４４１１、層４４３０などの複数の層で構成することができる。層４４２０は、例えば電子注入性の高い物質を含む層（電子注入層）および電子輸送性の高い物質を含む層（電子輸送層）などを備えることができる。発光層４４１１は、例えば発光性の化合物を備える。層４４３０は、例えば正孔注入性の高い物質を含む層（正孔注入層）および正孔輸送性の高い物質を含む層（正孔輸送層）を備えることができる。
　一対の電極間に設けられた層４４２０、発光層４４１１および層４４３０を備える構成は単一の発光ユニットとして機能することができ、本明細書などでは図２３Ａの構成をシングル構造と呼ぶ。
　また、図２３Ｂは、図２３Ａに示す発光素子６１が備えるＥＬ層１７２の変形例である。具体的には、図２３Ｂに示す発光素子６１は、導電体１７１上の層４４３０−１と、層４４３０−１上の層４４３０−２と、層４４３０−２上の発光層４４１１と、発光層４４１１上の層４４２０−１と、層４４２０−１上の層４４２０−２と、層４４２０−２上の導電体１７３と、を備える。例えば、導電体１７１を陽極とし、導電体１７３を陰極とした場合、層４４３０−１が正孔注入層として機能し、層４４３０−２が正孔輸送層として機能し、層４４２０−１が電子輸送層として機能し、層４４２０−２が電子注入層として機能する。または、導電体１７１を陰極とし、導電体１７３を陽極とした場合、層４４３０−１が電子注入層として機能し、層４４３０−２が電子輸送層として機能し、層４４２０−１が正孔輸送層として機能し、層４４２０−２が正孔注入層として機能する。このような層構造とすることで、発光層４４１１に効率よくキャリアを注入し、発光層４４１１内におけるキャリアの再結合の効率を高めることが可能となる。
　なお、図２３Ｃに示すように層４４２０と層４４３０との間に複数の発光層（発光層４４１１、発光層４４１２、発光層４４１３）が設けられる構成も、シングル構造の一例である。
　また、図２３Ｄに示すように、複数の発光ユニット（ＥＬ層１７２ａ、ＥＬ層１７２ｂ）が中間層（電荷発生層）４４４０を介して直列に接続された構成を、本明細書などではタンデム構造またはスタック構造と呼ぶ。なお、タンデム構造とすることで、高輝度発光が可能な発光素子が実現できる。
　また、発光素子６１を図２３Ｄに示すタンデム構造にする場合、ＥＬ層１７２ａとＥＬ層１７２ｂそれぞれの発光色を同じにしてもよい。例えば、ＥＬ層１７２ａおよびＥＬ層１７２ｂの発光色を、どちらも緑色にしてもよい。
　なお、赤色光（Ｒ）を発する発光素子６１、緑色光（Ｇ）を発する発光素子６１、および青色光（Ｂ）を発する発光素子６１をそれぞれ副画素として用いて、これら３つの副画素で１つの画素を構成することで、フルカラー表示が実現できる。１つの画素がＲ、Ｇ、Ｂの３種類の副画素を含む場合、それぞれの発光素子６１をタンデム構造としてもよい。具体的には、Ｒの副画素のＥＬ層１７２ａ、およびＥＬ層１７２ｂは、それぞれ、赤色発光が可能な材料を有し、Ｇの副画素のＥＬ層１７２ａ、およびＥＬ層１７２ｂは、それぞれ、緑色発光が可能な材料を有し、Ｂの副画素のＥＬ層１７２ａ、およびＥＬ層１７２ｂは、それぞれ、青色発光が可能な材料を備える。言い換えると、発光層４４１１と発光層４４１２の材料が同じでもよい。ＥＬ層１７２ａとＥＬ層１７２ｂの発光色を同じにすることで、単位発光輝度あたりの電流密度を低減できる。よって、発光素子６１の信頼性を高めることができる。
　発光素子の発光色は、ＥＬ層１７２を構成する材料によって、赤、緑、青、シアン、マゼンタ、黄または白などとすることができる。また、発光素子にマイクロキャビティ構造を付与することにより色純度をさらに高めることができる。
　発光層には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）などの発光を示す発光物質を２以上含んでもよい。白色の光を発する発光素子は、発光層に２種類以上の発光物質を含む構成とすることが好ましい。白色発光を得るには、２以上の発光物質の各々の発光が補色の関係となるような発光物質を選択すればよい。例えば、第１の発光層の発光色と第２の発光層の発光色を補色の関係になるようにすることで、発光素子全体として白色発光する発光素子を得ることができる。また、発光層を３つ以上備える発光素子の場合も同様である。
　発光層には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）等の発光を示す発光物質を２以上含むことが好ましい。または、発光物質を２以上有し、それぞれの発光物質の発光は、Ｒ、Ｇ、Ｂのうち２以上の色のスペクトル成分を含むことが好ましい。また、発光物質として、近赤外光を発する物質を用いることもできる。
　発光物質としては、蛍光を発する物質（蛍光材料）、燐光を発する物質（燐光材料）、熱活性化遅延蛍光を示す物質（熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ　Ａｃｔｉｖａｔｅｄ　Ｄｅｌａｙｅｄ　Ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料）などが挙げられる。ＥＬ素子が有する発光物質としては、有機化合物だけでなく、無機化合物（量子ドット材料など）を用いることができる。
＜発光素子の形成方法＞
　以下では、発光素子６１の形成方法の一例について説明する。
　図２４Ａに、発光素子６１を複数有する表示部の一部における上面概略図を示す。表示部は、赤色を呈する発光素子６１Ｒ、緑色を呈する発光素子６１Ｇ、および青色を呈する発光素子６１Ｂをそれぞれ複数有する。図２４Ａでは、各発光素子の区別を簡単にするため、各発光素子の発光領域内にＲ、Ｇ、Ｂの符号を付している。また、図２４Ａでは、赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）の３つの発光色を有する構成について例示したがこれに限定されない。例えば、４つ以上の色を有する構成としてもよい。
　発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂは、それぞれマトリクス状に配列している。図２４Ａは、一方向に同一の色の発光素子を配置する、いわゆるストライプ配置を示しているが、発光素子の配置方法はこれに限定されない。
　発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂとしては、ＯＬＥＤ（Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、またはＱＯＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ　Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）などの有機ＥＬデバイスを用いることが好ましい。ＥＬ素子が有する発光物質としては、蛍光を発する物質（蛍光材料）、熱活性化遅延蛍光を示す物質（熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ　ａｃｔｉｖａｔｅｄ　ｄｅｌａｙｅｄ　ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料）などが挙げられる。ＥＬ素子が有する発光物質としては、有機化合物だけでなく、無機化合物（量子ドット材料など）を用いることができる。
　図２４Ｂは、図２４Ａ中の一点鎖線Ａ１−Ａ２に対応する断面概略図である。図２４Ｂには、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの断面を示している。発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂは、それぞれ絶縁体３６３上に設けられ、画素電極として機能する導電体１７１、および共通電極として機能する導電体１７３を有する。絶縁体３６３としては、無機絶縁膜および有機絶縁膜の一方または双方を用いることができる。絶縁体３６３として、無機絶縁膜を用いることが好ましい。無機絶縁膜としては、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜などの酸化物絶縁膜および窒化物絶縁膜が挙げられる。
　発光素子６１Ｒは、画素電極として機能する導電体１７１と共通電極として機能する導電体１７３との間に、ＥＬ層１７２Ｒを有する。ＥＬ層１７２Ｒは、少なくとも赤色の波長域にピークを有する光を発する発光性の有機化合物を有する。発光素子６１Ｇが有するＥＬ層１７２Ｇは、少なくとも緑色の波長域にピークを有する光を発する発光性の有機化合物を有する。発光素子６１Ｂが有するＥＬ層１７２Ｂは、少なくとも青色の波長域にピークを有する光を発する発光性の有機化合物を有する。
　ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂは、それぞれ発光性の化合物を含む層（発光層）のほかに、電子注入層、電子輸送層、正孔注入層、および正孔輸送層のうち、一以上を有していてもよい。
　画素電極として機能する導電体１７１は、発光素子毎に設けられている。また、共通電極として機能する導電体１７３は、各発光素子に共通な一続きの層として設けられている。画素電極として機能する導電体１７１と共通電極として機能する導電体１７３のいずれか一方に可視光に対して透光性を有する導電膜を用い、他方に反射性を有する導電膜を用いる。画素電極として機能する導電体１７１を透光性、共通電極として機能する導電体１７３を反射性とすることで、下面射出型（ボトムエミッション型）の表示装置とすることができ、反対に画素電極として機能する導電体１７１を反射性、共通電極として機能する導電体１７３を透光性とすることで、上面射出型（トップエミッション型）の表示装置とすることができる。なお、画素電極として機能する導電体１７１と共通電極として機能する導電体１７３の双方を透光性とすることで、両面射出型（デュアルエミッション型）の表示装置とすることもできる。
　例えば、発光素子６１Ｒがトップエミッション型である場合、発光素子６１Ｒから射出される光１７５Ｒは、導電体１７３側に射出される。発光素子６１Ｒがトップエミッション型である場合、発光素子６１Ｇから射出される光１７５Ｇは、導電体１７３側に射出される。発光素子６１Ｂがトップエミッション型である場合、発光素子６１Ｂから射出される光１７５Ｂは、導電体１７３側に射出される。
　画素電極として機能する導電体１７１の端部を覆って、絶縁体２７２が設けられている。絶縁体２７２の端部は、テーパー形状であることが好ましい。絶縁体２７２には、絶縁体３６３に用いることができる材料と同様の材料を用いることができる。
　絶縁体２７２は、隣接する発光素子６１が意図せず電気的に短絡し、誤発光することを防ぐために設ける。また、ＥＬ層１７２の形成にメタルマスクを用いる場合、メタルマスクが導電体１７１に接触しないようにする機能も有する。
　ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂは、それぞれ画素電極として機能する導電体１７１の上面に接する領域と、絶縁体２７２の表面に接する領域と、を有する。また、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂの端部は、絶縁体２７２上に位置する。
　図２４Ｂに示すように、異なる色の発光素子間において、２つのＥＬ層の間に隙間が設けられている。このように、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂが、互いに接しないように設けられていることが好ましい。これにより、隣接する２つのＥＬ層を介して電流が流れ、意図しない発光が生じること（クロストークともいう）を好適に防ぐことができる。そのため、コントラストを高めることができ、表示品位の高い表示装置を実現できる。
　ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂは、メタルマスクなどのシャドーマスクを用いた真空蒸着法などにより、作り分けることができる。または、フォトリソグラフィ法により、これらを作り分けてもよい。フォトリソグラフィ法を用いることで、メタルマスクを用いた場合では実現することが困難である高い精細度の表示装置を実現することができる。
　なお、本明細書等において、メタルマスク、またはＦＭＭ（ファインメタルマスク、高精細なメタルマスク）を用いて作製されるデバイスをＭＭ（メタルマスク）構造のデバイスと呼称する場合がある。また、本明細書等において、メタルマスク、またはＦＭＭを用いることなく作製されるデバイスをＭＭＬ（メタルマスクレス）構造のデバイスと呼称する場合がある。ＭＭＬ構造の表示装置は、メタルマスクを用いずに作製するため、ＭＭ構造の表示装置よりも画素配置および画素形状などの設計自由度が高い。
　また、共通電極として機能する導電体１７３上には、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂを覆って、保護層２７１が設けられている。保護層２７１は、上方から各発光素子に水などの不純物が拡散することを防ぐ機能を有する。
　保護層２７１としては、例えば、少なくとも無機絶縁膜を含む単層構造または積層構造とすることができる。無機絶縁膜としては、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜などの酸化物膜または窒化物膜が挙げられる。または、保護層２７１としてインジウムガリウム酸化物、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）などの半導体材料を用いてもよい。なお、保護層２７１としては、ＡＬＤ（Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、およびスパッタリング法を用いて形成すればよい。なお、保護層２７１として、無機絶縁膜を含む構成について例示したがこれに限定されない。例えば、保護層２７１として、無機絶縁膜と、有機絶縁膜との積層構造としてもよい。
　なお、本明細書中において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ　Ｂａｃｋｓｃａｔｔｅｒｉｎｇ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。
　保護層２７１として、インジウムガリウム亜鉛酸化物を用いる場合、ウェットエッチング法、またはドライエッチング法を用いて加工することができる。例えば、保護層２７１として、ＩＧＺＯを用いる場合、シュウ酸、リン酸、または混合薬液（例えば、リン酸、酢酸、硝酸、および水の混合薬液（混酸アルミニウムエッチング液ともいう））などの薬液を用いることができる。なお、当該混酸アルミニウムエッチング液は、体積比にて、リン酸：酢酸：硝酸：水＝５３．３：６．７：３．３：３６．７およびその近傍の配合とすることができる。
　なお、図２４Ｂに示す構造を、後述するＳＢＳ構造と呼称してもよい。
　図２４Ｃには、上記とは異なる例を示している。具体的には、図２４Ｃでは、白色の光を呈する発光素子６１Ｗを有する。発光素子６１Ｗは、画素電極として機能する導電体１７１と共通電極として機能する導電体１７３との間に白色の光を呈するＥＬ層１７２Ｗを有する。
　ＥＬ層１７２Ｗとしては、例えば、それぞれの発光色が補色の関係になるように選択された、２以上の発光層を積層した構成とすることができる。また、発光層間に電荷発生層を挟持した、積層型のＥＬ層を用いてもよい。
　図２４Ｃには、３つの発光素子６１Ｗを並べて示している。左の発光素子６１Ｗの上部には着色層２６４Ｒが設けられている。着色層２６４Ｒは、赤色の光を透過するバンドパスフィルタとして機能する。同様に、中央の発光素子６１Ｗの上部には緑色の光を透過する着色層２６４Ｇが設けられ、右の発光素子６１Ｗの上部には、青色の光を透過する着色層２６４Ｂが設けられている。これにより、表示装置はカラーの画像を表示することができる。
　ここで、隣接する２つの発光素子６１Ｗ間において、ＥＬ層１７２Ｗと、共通電極として機能する導電体１７３とがそれぞれ分離されている。これにより、隣接する２つの発光素子６１Ｗにおいて、ＥＬ層１７２Ｗを介して電流が流れて意図しない発光が生じることを防ぐことができる。特に、ＥＬ層１７２Ｗとして、２つの発光層の間に電荷発生層が設けられる積層型のＥＬ層を用いた場合では、精細度が高いほど、すなわち隣接画素間の距離が小さいほど、クロストークの影響が顕著となり、コントラストが低下してしまうといった問題がある。そのため、このような構成とすることで、高い精細度と、高いコントラストを兼ね備える表示装置を実現できる。
　ＥＬ層１７２Ｗおよび共通電極として機能する導電体１７３の分離は、フォトリソグラフィ法により行うことが好ましい。これにより、発光素子間の間隔を狭めることができるため、例えばメタルマスク等のシャドーマスクを用いた場合と比較して、高い開口率の表示装置を実現することができる。
　なお、ボトムエミッション型の発光素子の場合は、画素電極として機能する導電体１７１と絶縁体３６３との間に、着色層を設ければよい。
　図２４Ｄには、上記とは異なる例を示している。具体的には、図２４Ｄは、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの間に絶縁体２７２が設けられていない構成である。当該構成とすることで、開口率の高い表示装置とすることができる。また、絶縁体２７２を設けないことで、発光素子６１の凹凸が低減されるため、表示装置の視野角が向上する。具体的には、視野角を１５０度以上１８０度未満、好ましくは１６０度以上１８０度未満にできる。
　また、保護層２７１は、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂの側面を覆っている。当該構成とすることで、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂの側面から入り込みうる不純物（代表的には水など）を抑制することができる。また、隣接する発光素子６１間のリーク電流が低減されるため、彩度およびコントラスト比が向上し、かつ、消費電力が低減する。
　また、図２４Ｄに示す構成においては、導電体１７１、ＥＬ層１７２Ｒ、および導電体１７３の平面視における形状が概略一致する。このような構造は、導電体１７１、ＥＬ層１７２Ｒ、および導電体１７３を形成したのち、レジストマスクなどを用いて一括して形成することができる。このようなプロセスは、導電体１７３をマスクとして、ＥＬ層１７２Ｒ、および導電体１７３を加工することから、セルフアラインパターニングと呼称することもできる。なお、ここではＥＬ層１７２Ｒについて説明したが、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂについても同様の構成とすることができる。
　また、図２４Ｄにおいては、保護層２７１上に、さらに保護層２７３が設けられる構造である。例えば、保護層２７１を被覆性の高い膜を成膜可能な装置（代表的にはＡＬＤ装置など）を用いて形成し、保護層２７３を保護層２７１よりも被覆性の低い膜が成膜される装置（代表的には、スパッタリング装置など）にて形成することにより、保護層２７１と、保護層２７３との間に領域２７５を設けることができる。なお、別言すると、領域２７５は、ＥＬ層１７２ＲとＥＬ層１７２Ｇとの間、およびＥＬ層１７２ＧとＥＬ層１７２Ｂとの間に位置する。
　なお、領域２７５は、例えば空気、窒素、酸素、二酸化炭素、および第１８族元素（代表的には、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等）の中から選ばれるいずれか一または複数を有する。また、領域２７５には、例えば保護層２７３の成膜時に用いる気体が含まれる場合がある。例えば、スパッタリング法により保護層２７３を成膜する場合、領域２７５には上記の第１８族元素のいずれか一または複数が含まれる場合がある。なお、領域２７５に気体が含まれる場合、ガスクロマトグラフィー法等により気体の同定等を行うことができる。または、スパッタリング法により保護層２７３を成膜する場合、保護層２７３の膜中にもスパッタリング時に用いたガスが含まれる場合がある。この場合、保護層２７３をエネルギー分散型Ｘ線分析（ＥＤＸ分析）等により解析した際に、アルゴン等の元素が検出される場合がある。
　また、領域２７５の屈折率が、保護層２７１の屈折率より低い場合、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、またはＥＬ層１７２Ｂから発せられる光が、保護層２７１と領域２７５との界面で反射する。これにより、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、またはＥＬ層１７２Ｂから発せられる光が、隣接する画素に入射することを抑制できる場合がある。これにより、近隣画素からの異なる発光色の混入が抑制できるため、表示装置の表示品位を高めることができる。
　なお、図２４Ｄに示す構成の場合、発光素子６１Ｒと発光素子６１Ｇとの間の領域、または、発光素子６１Ｇと発光素子６１Ｂとの間の領域（以下では、単に発光素子間の距離とする）を狭くすることができる。具体的には、発光素子間の距離を、１μｍ以下、好ましくは５００ｎｍ以下、さらに好ましくは、２００ｎｍ以下、１００ｎｍ以下、９０ｎｍ以下、７０ｎｍ以下、５０ｎｍ以下、３０ｎｍ以下、２０ｎｍ以下、１５ｎｍ以下、または１０ｎｍ以下とすることができる。別言すると、ＥＬ層１７２Ｒの側面とＥＬ層１７２Ｇの側面との間隔、またはＥＬ層１７２Ｇの側面とＥＬ層１７２Ｂの側面との間隔が１μｍ以下の領域を有し、好ましくは０．５μｍ（５００ｎｍ）以下の領域を有し、さらに好ましくは１００ｎｍ以下の領域を有する。
　また、例えば、領域２７５が気体を有する場合、発光素子の間を素子分離しつつ、且つ各発光素子からの光の混色またはクロストークなどを抑制できる。
　また、領域２７５は空間であってもよいし、充填材で埋めてもよい。充填材としては、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラール）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。また、充填材として、フォトレジストを用いてもよい。充填材として用いるフォトレジストは、ポジ型のフォトレジストであってもよいし、ネガ型のフォトレジストであってもよい。
　図２５Ａには、上記とは異なる例を示している。具体的には、図２５Ａに示す構成は、図２４Ｄに示す構成と、絶縁体３６３の構成が異なる。絶縁体３６３は、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの加工の際に、上面の一部が削れ、凹部を有する。また、当該凹部には、保護層２７１が形成される。別言すると、断面視において、導電体１７１の下面よりも保護層２７１の下面の方が下に位置する領域を有する。当該領域を有することで、下方から発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂに入り込みうる不純物（代表的には、水など）を好適に抑制することができる。なお、上記の凹部としては、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの加工の際に各発光素子の側面に付着しうる不純物（残渣物ともいう）をウェットエッチングなどにより除去する際に形成されうる。上記の残渣物を除去したのち、各発光素子の側面を保護層２７１で覆うことにより、信頼性の高い表示装置とすることができる。
　また、図２５Ｂには、上記とは異なる例を示している。具体的には、図２５Ｂに示す構成は、図２５Ａに示す構成に加え、絶縁体２７６と、マイクロレンズアレイ２７７と、を有する。絶縁体２７６は、接着層としての機能を有する。なお、絶縁体２７６の屈折率がマイクロレンズアレイ２７７の屈折率よりも低い場合、マイクロレンズアレイ２７７は、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂから発せられる光を集光することができる。これにより、表示装置の光取り出し効率を高めることができる。特に、ユーザが表示装置の表示面の正面から当該表示面を見る場合において、明るい画像を視認することができ、好適である。なお、絶縁体２７６としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤等の各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラール）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。
　また、図２５Ｃには、上記とは異なる例を示している。具体的には、図２５Ｃに示す構成は、図２５Ａに示す構成における発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂに替えて、３つの発光素子６１Ｗを有する。また、３つの発光素子６１Ｗの上方に絶縁体２７６を有し、絶縁体２７６の上方に着色層２６４Ｒ、着色層２６４Ｇ、および着色層２６４Ｂを有する。具体的には、左の発光素子６１Ｗと重なる位置に赤色の光を透過する着色層２６４Ｒが設けられ、中央の発光素子６１Ｗと重なる位置に緑色の光を透過する着色層２６４Ｇが設けられ、右の発光素子６１Ｗと重なる位置に青色の光を透過する着色層２６４Ｂが設けられている。これにより、半導体装置はカラーの画像を表示することができる。図２５Ｃに示す構成は、図２４Ｃに示す構成の変形例でもある。
　また、図２５Ｄには、上記とは異なる例を示している。具体的には、図２５Ｄに示す構成は、保護層２７１が導電体１７１およびＥＬ層１７２の側面に隣接して設けられている。また、導電体１７３は、各発光素子に共通な一続きの層として設けられている。また、図２５Ｄに示す構成では、領域２７５が充填材で埋められていることが好ましい。
　発光素子６１に微小光共振器（マイクロキャビティ）構造を付与することにより発光色の色純度を高めることができる。発光素子６１にマイクロキャビティ構造を付与するには、導電体１７１と導電体１７３間の距離ｄとＥＬ層１７２の屈折率ｎの積（光学距離）が、波長λの２分の１のｍ倍（ｍは１以上の整数）になるように構成すればよい。距離ｄは数式１で求めることができる。
　ｄ＝ｍ×λ／（２×ｎ）　　　数式１。
　数式１より、マイクロキャビティ構造の発光素子６１は、発光する光の波長（発光色）に応じて距離ｄが決定される。距離ｄは、ＥＬ層１７２の厚さに相当する。よって、ＥＬ層１７２ＧはＥＬ層１７２Ｂよりも厚く設けられ、ＥＬ層１７２ＲはＥＬ層１７２Ｇよりも厚く設けられる場合がある。
　なお、厳密には、距離ｄは、反射電極として機能する導電体１７１における反射領域から、発光する光に対する透過性および反射性を有する電極（半透過・半反射電極）として機能する導電体１７３における反射領域までの距離である。例えば、導電体１７１が銀と透明導電膜であるＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）の積層であり、ＩＴＯがＥＬ層１７２側にある場合、ＩＴＯの膜厚を調整することで発光色に応じた距離ｄを設定できる。すなわち、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂの厚さが同じであっても、該ＩＴＯの厚さを変えることで、発光色に適した距離ｄを得ることができる。
　しかしながら、導電体１７１および導電体１７３における反射領域の位置を厳密に決定することが困難な場合がある。この場合、導電体１７１と導電体１７３の任意の位置を反射領域と仮定することで、充分にマイクロキャビティの効果を得ることができるものとする。
　発光素子６１は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などにより構成される。発光素子６１の詳細な構成例については、他の実施の形態で説明する。マイクロキャビティ構造において光の取り出し効率を高めるため、反射電極として機能する導電体１７１から発光層までの光学距離をλ／４の奇数倍にすることが好ましい。当該光学距離を実現するため、発光素子６１を構成する各層の厚さを適宜調整することが好ましい。
　また、光を導電体１７３側から射出する場合は、導電体１７３の反射率が透過率よりも大きいことが好ましい。導電体１７３の光の透過率を好ましくは２％以上５０％以下、より好ましくは２％以上３０％以下、さらに好ましくは２％以上１０％以下にするとよい。導電体１７３の透過率を小さく（反射率を大きく）することで、マイクロキャビティの効果を高めることができる。
　図２６Ａには、上記とは異なる例を示している。具体的には、図２６Ａに示す構成は、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂのそれぞれにおいて、ＥＬ層１７２が導電体１７１の端部を越えて延在している。例えば、発光素子６１ＲにおいてＥＬ層１７２Ｒが導電体１７１の端部を越えて延在している。また、発光素子６１ＧにおいてＥＬ層１７２Ｇが導電体１７１の端部を越えて延在している。発光素子６１ＢにおいてＥＬ層１７２Ｂが導電体１７１の端部を越えて延在している。
　また、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂのそれぞれにおいて、ＥＬ層１７２と保護層２７１は、絶縁体２７０を介して重なる領域を有する。また、隣接する発光素子６１の間の領域において、保護層２７１の上に絶縁体２７８が設けられている。
　絶縁体２７８としては、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラール）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。また、絶縁体２７８として、フォトレジストを用いてもよい。絶縁体２７８として用いるフォトレジストは、ポジ型のフォトレジストであってもよいし、ネガ型のフォトレジストであってもよい。
　また、発光素子６１Ｒ、発光素子６１Ｇ、発光素子６１Ｂ、および絶縁体２７８の上に共通層１７４が設けられ、共通層１７４上に導電体１７３が設けられている。共通層１７４は、ＥＬ層１７２Ｒと接する領域と、ＥＬ層１７２Ｇと接する領域と、ＥＬ層１７２Ｂと接する領域と、を有する。共通層１７４は、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂで共有されている。
　共通層１７４としては、正孔注入層、正孔輸送層、正孔ブロック層、電子ブロック層、電子輸送層、および電子注入層のうち１つ以上を適用することができる。例えば、共通層１７４は、キャリア注入層（正孔注入層または電子注入層）であってもよい。また、共通層１７４は、ＥＬ層１７２の一部と言うこともできる。なお、共通層１７４は必要に応じて設ければよい。共通層１７４を設ける場合、ＥＬ層１７２に含まれる層のうち、共通層１７４と同じ機能を有する層を設けなくてもよい。
　また、導電体１７３上に保護層２７３が設けられ、保護層２７３上に絶縁体２７６が設けられている。
　また、図２６Ｂには、上記とは異なる例を示している。具体的には、図２６Ｂに示す構成は、図２６Ａに示す構成における発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂに替えて、３つの発光素子６１Ｗを有する。また、３つの発光素子６１Ｗの上方に絶縁体２７６を有し、絶縁体２７６の上方に着色層２６４Ｒ、着色層２６４Ｇ、および着色層２６４Ｂを有する。具体的には、左の発光素子６１Ｗと重なる位置に赤色の光を透過する着色層２６４Ｒが設けられ、中央の発光素子６１Ｗと重なる位置に緑色の光を透過する着色層２６４Ｇが設けられ、右の発光素子６１Ｗと重なる位置に青色の光を透過する着色層２６４Ｂが設けられている。これにより、半導体装置はカラーの画像を表示することができる。図２６Ｂに示す構成は、図２５Ｃに示す構成の変形例でもある。
　本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせることができる。
（実施の形態５）
　本実施の形態では、本発明の一態様の表示装置について説明する。以下で例示する表示装置は、上記実施の形態で例示した電子機器が有する表示装置に適用することができる。
［表示装置の構成例１］
　図２７に、表示装置６００Ａの断面図を示す。表示装置６００Ａは、ＭＭＬ（メタルマスクレス）構造が適用された表示装置の一例である。つまり、表示装置６００Ａは、ファインメタルマスクを用いずに作製された発光デバイスを有する。
　ＭＭＬ構造が適用された表示装置が有する発光デバイスにおける島状の発光層は、発光層を一面に成膜した後、フォトリソグラフィ法を用いて加工することで形成される。したがって、これまで実現が困難であった高精細な表示装置または高開口率の表示装置を実現することができる。さらに、発光層を各色で作り分けることができるため、極めて鮮やかでコントラストが高く、表示品位の高い表示装置を実現できる。例えば、表示装置が、青色の光を発する発光デバイス、緑色の光を発する発光デバイス、及び赤色の光を発する発光デバイスの３種類で構成される場合、発光層の成膜、及び、フォトリソグラフィによる加工を３回繰り返すことで、３種類の島状の発光層を形成することができる。
　ＭＭＬ構造のデバイスは、メタルマスクを用いることなく製造することができるため、メタルマスクの合わせ精度に起因する精細度の上限を超えることができる。また、メタルマスクを用いずにデバイスを作製する場合、メタルマスクの製造に係る設備、及び、メタルマスクの洗浄工程を不要にすることができる。また、フォトリソグラフィによる加工には、トランジスタを作製する際に用いる装置と共通または同様の装置を用いることができるため、ＭＭＬ構造のデバイスを作製するために特別な装置を導入する必要はない。このように、ＭＭＬ構造は、製造コストを低く抑えることが可能となるため、デバイスの大量生産に適している。
　ＭＭＬ構造が適用された表示装置では、例えば、ペンタイル配列などの特殊な画素配列を適用し疑似的に精細度を高める必要がないため、Ｒ、Ｇ、Ｂの副画素をそれぞれ一方向に配列させた、いわゆるストライプ配列で、かつ、高精細（例えば５００ｐｐｉ以上、１０００ｐｐｉ以上、２０００ｐｐｉ以上、３０００ｐｐｉ以上、または５０００ｐｐｉ以上）の表示装置を実現することができる。
　また、発光層上に犠牲層を設けることで、表示装置の作製工程中に発光層が受けるダメージを低減し、発光デバイスの信頼性を高めることができる。なお、犠牲層は、完成した表示装置に残存していてもよく、作製工程中に除去されていてもよい。例えば、図２７及び図２８に示す犠牲層６１８ａは、発光層上に設けられていた犠牲層の一部である。
　また、エリアマスクを用いた成膜工程と、レジストマスクを用いた加工工程と、を採用することで、比較的簡単なプロセスにて発光デバイスを作製することができる。
　図２７に示す表示装置６００Ａは、本発明の一態様の表示装置（半導体装置）の断面概略図である。表示装置６００Ａは、基板４１０上に画素回路、駆動回路などが設けられた構成となっている。なお、図２７の表示装置６００Ａでは、素子層６２０、素子層６３０、及び素子層６６０に加えて、配線層６７０についても図示している。配線層６７０は、配線が設けられる層である。
　素子層６３０には、表示装置の画素回路が設けられることが好ましい。素子層６２０には、表示装置の駆動回路（ゲートドライバ及びソースドライバのうち一方または双方）が設けられることが好ましい。また、素子層６２０には、演算回路、記憶回路などの各種回路が１種以上設けられていてもよい。
　素子層６２０は、一例として、基板４１０を有し、基板４１０上には、トランジスタ４００ｄが形成されている。また、トランジスタ４００ｄの上方には、配線層６７０が設けられており、配線層６７０には、トランジスタ４００ｄを、素子層６３０に設けられた導電層またはトランジスタなど（図２７では導電体５１４）と電気的に接続する配線が設けられている。また、配線層６７０の上方には、素子層６３０、及び素子層６６０が設けられており、素子層６３０は、一例として、トランジスタＭＴＣＫなどを有する。素子層６６０は、発光デバイス６５０（図２７では、発光デバイス６５０Ｒ、発光デバイス６５０Ｇ、及び発光デバイス６５０Ｂ）などを有する。
　トランジスタ４００ｄは、素子層６２０に含まれているトランジスタの一例である。また、トランジスタＭＴＣＫは、素子層６３０に含まれるトランジスタの一例である。また、発光デバイス（発光デバイス６５０Ｒ、発光デバイス６５０Ｇ、及び発光デバイス６５０Ｂ）は、素子層６６０に含まれる発光デバイスの一例である。
　基板４１０には、例えば、半導体基板（例えば、シリコンまたはゲルマニウムを材料とした単結晶基板）を用いることができる。また、基板４１０には、半導体基板以外としては、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板、ガラス基板、石英基板、プラスチック基板、サファイアガラス基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フィルムを用いることができる。なお、本実施の形態では、基板４１０は、シリコンを材料として有する半導体基板として説明する。そのため、素子層６２０に含まれるトランジスタは、Ｓｉトランジスタとすることができる。
　トランジスタ４００ｄは、素子分離層４１２と、導電体４１６と、絶縁体４１５と、絶縁体４１７と、基板４１０の一部からなる半導体領域４１３と、ソース領域またはドレイン領域として機能する低抵抗領域４１４ａ及び低抵抗領域４１４ｂと、を有する。このため、トランジスタ４００ｄは、Ｓｉトランジスタとなっている。なお、図２７では、トランジスタ４００ｄのソースまたはドレインの一方が、導電体４２８を介して、導電体４３０、導電体４５６を介して、素子層６３０に設けられた導電体５１４と電気的に接続されている構成を示しているが、本発明の一態様の表示装置の電気的な接続構成は、これに限定されない。
　トランジスタ４００ｄは、例えば、半導体領域４１３の上面及びチャネル幅方向の側面が、ゲート絶縁体として機能する絶縁体４１５を介して導電体４１６に覆う構成にすることによって、Ｆｉｎ型にすることができる。トランジスタ４００ｄをＦｉｎ型にすることにより、実効上のチャネル幅が増大することができ、トランジスタ４００ｄのオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ４００ｄのオフ特性を向上させることができる。また、トランジスタ４００ｄは、Ｆｉｎ型でなくプレーナー型としてもよい。
　なお、トランジスタ４００ｄは、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。またはトランジスタ４００ｄを複数設け、ｐチャネル型、及びｎチャネル型の双方を用いてもよい。
　半導体領域４１３のチャネルが形成される領域と、その近傍の領域と、ソース領域またはドレイン領域となる低抵抗領域４１４ａ及び低抵抗領域４１４ｂと、には、シリコンを含むことが好ましく、具体的には、単結晶シリコンを含むことが好ましい。または、上述した各領域は、例えば、ゲルマニウム、シリコンゲルマニウム、ヒ化ガリウム、ヒ化アルミニウムガリウム、または窒化ガリウムを用いて形成されてもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。または、トランジスタ４００ｄは、例えば、ヒ化ガリウムとヒ化アルミニウムガリウムを用いたＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
　ゲート電極として機能する導電体４１６には、ヒ素、またはリンといったｎ型の導電性を付与する元素、もしくはホウまたはアルミニウムといったｐ型の導電性を付与する元素を含むシリコンなどの半導体材料を用いることができる。または、導電体４１６には、例えば、金属材料、合金材料、または金属酸化物材料といった導電性材料を用いることができる。
　なお、導電体の材料によって仕事関数が決まるため、当該導電体の材料を選択することで、トランジスタのしきい値電圧を調整することができる。具体的には、導電体に窒化チタン、及び窒化タンタルの一方または双方の材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステン及びアルミニウムの一方または双方の金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
　素子分離層４１２は、基板４１０上に形成されている複数のトランジスタ同士を分離するために設けられている。素子分離層は、例えば、ＬＯＣＯＳ（Ｌｏｃａｌ　Ｏｘｉｄａｔｉｏｎ　ｏｆ　Ｓｉｌｉｃｏｎ）法、ＳＴＩ（Ｓｈａｌｌｏｗ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ）法、またはメサ分離法を用いて形成することができる。
　図２７に示すトランジスタ４００ｄ上には、絶縁体４２０及び絶縁体４２２が、基板４１０側から順に積層して設けられている。
　絶縁体４２０及び絶縁体４２２として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、及び窒化アルミニウムから選ばれた一以上を用いればよい。
　絶縁体４２２は、絶縁体４２０及び絶縁体４２２に覆われているトランジスタ４００ｄなどによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体４２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法を用いた平坦化処理により平坦化されていてもよい。
　絶縁体４２０及び絶縁体４２２には、絶縁体４２２より上方に設けられているトランジスタＭＴＣＫなどと接続する導電体４２８が埋め込まれている。なお、導電体４２８は、プラグまたは配線としての機能を有する。
　表示装置６００Ａでは、トランジスタ４００ｄ上に配線層６７０が設けられている。配線層６７０は、例えば、絶縁体４２４と、絶縁体４２６と、導電体４３０と、絶縁体４５０と、絶縁体４５２と、絶縁体４５４と、導電体４５６と、を有する。
　絶縁体４２２上及び導電体４２８上には、絶縁体４２４と絶縁体４２６とが順に積層して設けられている。また、導電体４２８に重なる領域において、絶縁体４２４と絶縁体４２６とには、開口が形成されている。また、当該開口には導電体４３０が埋め込まれている。
　また、絶縁体４２６上、及び導電体４３０上には、絶縁体４５０と絶縁体４５２と絶縁体４５４とが順に積層して設けられている。また、導電体４３０に重なる領域において、絶縁体４５０と絶縁体４５２と絶縁体４５４とには、開口が形成されている。また、当該開口には導電体４５６が埋め込まれている。
　導電体４３０及び導電体４５６は、トランジスタ４００ｄと接続するプラグまたは配線としての機能を有する。
　なお、例えば、絶縁体４２４及び絶縁体４５０は、後述する絶縁体５９２と同様に、水素、酸素、及び水から選ばれた一以上に対するバリア性を有する絶縁体を用いることが好ましい。また、絶縁体４２６、絶縁体４５２、及び絶縁体４５４としては、後述する絶縁体５９４と同様に、配線間に生じる寄生容量を低減するために、比誘電率が比較的低い絶縁体を用いることが好ましい。また、絶縁体４２６、絶縁体４５２、及び絶縁体４５４は、層間絶縁膜及び平坦化膜としての機能を有する。また、絶縁体４２６、絶縁体４５２、及び絶縁体４５４は、水素、酸素、及び水から選ばれた一以上に対するバリア性を有する絶縁体を含むことが好ましい。
　なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタルを用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ４００ｄからの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体４５０と接する構造であることが好ましい。
　また、絶縁体４５４及び導電体４５６の上方には、絶縁体５１３が設けられている。また、絶縁体５１３上には、絶縁体ＩＳ１が設けられている。また、絶縁体ＩＳ１及び絶縁体５１３には、プラグまたは配線として機能する導電体が埋め込まれている。これにより、トランジスタ４００ｄを、素子層６３０に設けられた導電体５１４と電気的に接続することができる。または、トランジスタＭＴＣＫのソースまたはドレインの一方とトランジスタ４００ｄのソースまたはドレインの一方とを電気的に接続してもよい。
　絶縁体ＩＳ１上には、トランジスタＭＴＣＫが設けられている。また、トランジスタＭＴＣＫ上には、絶縁体ＩＳ３、絶縁体５７４、及び絶縁体５８１がこの順に積層して設けられている。また、絶縁体ＩＳ３と絶縁体５７４と絶縁体５８１とには、プラグまたは配線として機能する導電体ＭＰＧが埋め込まれている。なお、トランジスタＭＴＣＫとその周辺の絶縁体、導電体、及び半導体については、本実施の形態内で後述する。
　絶縁体５７４は、水及び水素（例えば、水素原子及び水素分子の一方または双方）といった不純物の拡散を抑制する機能を有することが好ましい。つまり、絶縁体５７４は、当該不純物がトランジスタＭＴＣＫに混入することを抑制するバリア絶縁膜として機能することが好ましい。また、絶縁体５７４は、酸素（例えば、酸素原子及び酸素分子の一方または双方）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体５７４は、絶縁体ＩＳ２及び絶縁体ＩＳ３より酸素透過性が低いことが好ましい。
　そのため、絶縁体５７４は、水及び水素といった不純物の拡散を抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体５７４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（例えば、Ｎ２Ｏ、ＮＯ、及びＮＯ２）、及び銅原子といった不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、及び酸素分子の一方または双方）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。
　水及び水素といった不純物と、酸素と、の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、及びタンタルから選ばれた一以上を含む絶縁体を、単層で、または積層で用いればよい。具体的には、水及び水素といった不純物と、酸素と、の透過を抑制する機能を有する絶縁体としては、例えば、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、及び酸化タンタルといった金属酸化物が挙げられる。また、水及び水素といった不純物と、酸素と、の透過を抑制する機能を有する絶縁体としては、例えば、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）が挙げられる。また、水及び水素といった不純物と、酸素と、の透過を抑制する機能を有する絶縁体としては、例えば、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化酸化シリコン、及び窒化シリコンといった金属窒化物が挙げられる。
　特に、絶縁体５７４には、酸化アルミニウム、または窒化シリコンを用いることが好ましい。これにより、水及び水素といった不純物が絶縁体５７４の上方からトランジスタＭＴＣＫに拡散することを抑制できる。または、絶縁体ＩＳ３等に含まれる酸素が、絶縁体５７４の上方に、拡散することを抑制できる。
　絶縁体５８１は、層間膜として機能する膜であって、絶縁体５７４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５８１の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体５８１の比誘電率は、絶縁体５７４の比誘電率の、０．７倍以下が好ましく、０．６倍以下がより好ましい。絶縁体５８１を誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
　また、絶縁体５８１は、膜中の水及び水素といった不純物の濃度が低減されていることが好ましい。この場合、絶縁体５８１には、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、または窒化シリコンを用いることができる。また、絶縁体５８１には、例えば、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素と窒素を添加した酸化シリコン、または空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、及び空孔を有する酸化シリコンといった材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。また、絶縁体５８１には、樹脂を用いることができる。また、絶縁体５８１に適用できる材料は、上述した材料を適宜組み合わせたものとしてもよい。
　絶縁体５７４上及び絶縁体５８１上には、絶縁体５９２、及び絶縁体５９４がこの順に積層して設けられている。
　また、絶縁体５９２には、基板４１０、トランジスタＭＴＣＫから、絶縁体５９２より上方の領域（例えば、発光デバイス６５０Ｒ、発光デバイス６５０Ｇ、及び発光デバイス６５０Ｂなどが設けられている領域）に、水、及び水素といった不純物が拡散しないようなバリア性を有する絶縁膜（バリア性絶縁膜と呼称する）を用いることが好ましい。したがって、絶縁体５９２は、水素原子、水素分子、及び水分子といった不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。また、状況によっては、絶縁体５９２は、窒素原子、窒素分子、酸化窒素分子（例えば、Ｎ２Ｏ、ＮＯ、及びＮＯ２）、及び銅原子といった不純物の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、及び酸素分子の一方または双方）の拡散を抑制する機能を有することが好ましい。
　水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。
　水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて分析することができる。例えば、絶縁体４２４の水素の脱離量は、ＴＤＳにおいて、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体４２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
　絶縁体５９４は、絶縁体５８１と同様に、誘電率が低い層間膜とすることが好ましい。このため、絶縁体５９４には、絶縁体５８１に適用できる材料を用いることができる。
　なお、絶縁体５９４は、絶縁体５９２よりも誘電率が低いことが好ましい。例えば、絶縁体５９４の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体５９４の比誘電率は、絶縁体５９２の比誘電率の、０．７倍以下が好ましく、０．６倍以下がより好ましい。絶縁体５９４を誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
　また、絶縁体ＧＩ１及び絶縁体ＩＳ３には、プラグまたは配線として機能する導電体ＭＰＧが埋め込まれ、絶縁体５９２及び絶縁体５９４には、プラグまたは配線として機能する導電体５９６が埋め込まれている。特に、導電体ＭＰＧ及び導電体５９６は、絶縁体５９４より上方に設けられている発光デバイスなどと電気的に接続されている。また、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、及び導電体の一部がプラグとして機能する場合もある。
　各プラグ、及び配線（例えば、導電体ＭＰＧ、導電体４２８、導電体４３０、導電体４５６、導電体５１４、及び導電体５９６）の材料としては、金属材料、合金材料、金属窒化物材料、及び金属酸化物材料から選ばれた一以上の導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステン、またはモリブデンといった高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウム、または銅といった低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
　絶縁体５９４上及び導電体５９６上には、絶縁体５９８及び絶縁体５９９が順に形成されている。
　絶縁体５９８は、一例として、絶縁体５９２と同様に、水素、酸素、及び水から選ばれた一以上に対するバリア性を有する絶縁体を用いることが好ましい。また、絶縁体５９９としては、絶縁体５９４と同様に、配線間に生じる寄生容量を低減するために、比誘電率が比較的低い絶縁体を用いることが好ましい。また、絶縁体５９９は、層間絶縁膜及び平坦化膜としての機能を有する。
　絶縁体５９９上には、発光デバイス６５０及び接続部６４０が形成されている。なお、発光デバイスの詳細な構成については、実施の形態５にて詳述する。
　接続部６４０は、カソードコンタクト部と呼ばれる場合があり、発光デバイス６５０Ｒ、発光デバイス６５０Ｇ、及び発光デバイス６５０Ｂのそれぞれのカソード電極に電気的に接続されている。図２７に示す接続部６４０では、導電体６１１ａ乃至導電体６１１ｃと同一の工程、同一の材料で形成された導電体が、後述する共通電極６１５と、電気的に接続されている。なお、図２７では、当該導電体が、後述する共通層６１４を介して、共通電極６１５と電気的に接続される例を示すが、当該導電体と共通電極６１５とが直接接していてもよい。
　なお、接続部６４０は、平面視において表示部の四辺を囲むように設けられてもよく、または、表示部内（例えば、隣り合う発光デバイス６５０同士の間）に設けられてもよい（図示しない）。
　発光デバイス６５０Ｒは、画素電極として、導電体６１１ａを有する。同様に、発光デバイス６５０Ｇは、画素電極として、導電体６１１ｂを有し、発光デバイス６５０Ｂは、画素電極として、導電体６１１ｃを有する。
　導電体６１１ａ、導電体６１１ｂ、導電体６１１ｃは、それぞれ、絶縁体５９９に埋め込まれた導電体（プラグ）を介して、絶縁体５９４に埋め込まれている導電体５９６と接続されている。
　発光デバイス６５０Ｒは、層６１３ａと、層６１３ａ上の共通層６１４と、共通層６１４上の共通電極６１５と、を有する。また、発光デバイス６５０Ｇは、層６１３ｂと、層６１３ｂ上の共通層６１４と、共通層６１４上の共通電極６１５と、を有する。また、発光デバイス６５０Ｂは、層６１３ｃと、層６１３ｃ上の共通層６１４と、共通層６１４上の共通電極６１５と、を有する。
　表示装置６００Ａには、ＳＢＳ構造が適用されている。ＳＢＳ構造は、発光デバイスごとに材料及び構成を最適化することができるため、材料及び構成の選択の自由度が高まり、輝度の向上及び信頼性の向上を図ることが容易となる。
　また、表示装置６００Ａは、トップエミッション型である。トップエミッション型は、トランジスタ等を発光デバイスの発光領域と重ねて配置できるため、ボトムエミッション型に比べて画素の開口率を高めることができる。
　なお、層６１３ａは、導電体６１１ａの上面及び側面を覆うように形成されている。同様に、層６１３ｂは、導電体６１１ｂの上面及び側面を覆うように形成されている。また、同様に、層６１３ｃは、導電体６１１ｃの上面及び側面を覆うように形成されている。したがって、導電体６１１ａ、導電体６１１ｂ、及び導電体６１１ｃが設けられている領域全体を、発光デバイス６５０Ｒ、発光デバイス６５０Ｇ、及び発光デバイス６５０Ｂの発光領域として用いることができるため、画素の開口率を高めることができる。
　発光デバイス６５０Ｒにおいて、層６１３ａと共通層６１４をまとめてＥＬ層と呼ぶことができる。また、同様に、発光デバイス６５０Ｇにおいて、層６１３ｂと共通層６１４をまとめてＥＬ層と呼ぶこともできる。また、同様に、発光デバイス６５０Ｂにおいて、層６１３ｃと共通層６１４をまとめてＥＬ層と呼ぶことができる。
　本実施の形態の発光デバイスの構成に、特に限定はなく、シングル構造であってもタンデム構造であってもよい。
　層６１３ａ、層６１３ｂ、及び層６１３ｃは、フォトリソグラフィ法により島状に加工されている。そのため、層６１３ａ、層６１３ｂ、及び層６１３ｃは、それぞれその端部において、上面と側面との成す角が９０度に近い形状となる。一方、例えば、ＦＭＭ（Ｆｉｎｅ　Ｍｅｔａｌ　Ｍａｓｋ）を用いて形成された有機膜は、その厚さが端部に近いほど徐々に薄くなる傾向があり、例えば端部まで１μｍ以上１０μｍ以下の範囲にわたって、上面がスロープ状に形成されるため、上面と側面の区別が困難な形状となる。
　層６１３ａ、層６１３ｂ、及び層６１３ｃは、上面と側面の区別が明瞭となる。これにより、隣接する層６１３ａと層６１３ｂにおいて、層６１３ａの側面の一と、層６１３ｂの側面の一は、互いに対向して配置される。これは、層６１３ａ、層６１３ｂ、及び層６１３ｃのうちいずれの組み合わせにおいても同様である。
　層６１３ａ、層６１３ｂ、及び層６１３ｃは、少なくとも発光層を有する。例えば、層６１３ａが、赤色の光を発する発光層を有し、層６１３ｂが緑色の光を発する発光層を有し、層６１３ｃが、青色の光を発する発光層を有する構成であると好ましい。また、それぞれの発光層は、上記以外の色としては、シアン、マゼンタ、黄、または白を適用することができる。
　層６１３ａ、層６１３ｂ、及び層６１３ｃは、発光層と、発光層上のキャリア輸送層（電子輸送層または正孔輸送層）と、を有することが好ましい。層６１３ａ、層６１３ｂ、及び層６１３ｃの表面は、表示装置の作製工程中に露出する場合があるため、キャリア輸送層を発光層上に設けることで、発光層が最表面に露出することを抑制し、発光層が受けるダメージを低減することができる。これにより、発光デバイスの信頼性を高めることができる。
　共通層６１４は、例えば電子注入層、または正孔注入層を有する。または、共通層６１４は、電子輸送層と電子注入層とを積層して有していてもよく、正孔輸送層と正孔注入層とを積層して有していてもよい。共通層６１４は、発光デバイス６５０Ｒ、発光デバイス６５０Ｇ、及び発光デバイス６５０Ｂで共有されている。なお、共通層６１４は設けられていなくてもよく、発光デバイスが有するＥＬ層全体が、層６１３ａ、層６１３ｂ、及び層６１３ｃのように、島状に設けられていてもよい。
　また、共通電極６１５は、発光デバイス６５０Ｒ、発光デバイス６５０Ｇ、及び発光デバイス６５０Ｂで共有されている。また、図２７に示すように、複数の発光デバイスが共通して有する共通電極６１５は、接続部６４０に含まれている導電体に電気的に接続される。
　絶縁体６２５は、水及び酸素の一方または双方に対するバリア絶縁層としての機能を有することが好ましい。また、絶縁体６２５は、水及び酸素の一方または双方の拡散を抑制する機能を有することが好ましい。また、絶縁体６２５は、水及び酸素の一方または双方を捕獲、または固着する（ゲッタリングともいう）機能を有することが好ましい。絶縁体６２５が、バリア絶縁層としての機能、またはゲッタリング機能を有することで、外部から各発光デバイスに拡散しうる不純物（代表的には、水及び酸素の一方または双方）の侵入を抑制することが可能な構成となる。当該構成とすることで、信頼性の高い発光デバイス、さらには、信頼性の高い表示装置を提供することができる。
　また、絶縁体６２５は、不純物濃度が低いことが好ましい。これにより、絶縁体６２５からＥＬ層に不純物が混入し、ＥＬ層が劣化することを抑制することができる。また、絶縁体６２５において、不純物濃度を低くすることで、水及び酸素の一方または双方に対するバリア性を高めることができる。例えば、絶縁体６２５は、水素濃度及び炭素濃度の一方、好ましくは双方が十分に低いことが望ましい。
　絶縁体６２７としては、有機材料を有する絶縁層を好適に用いることができる。有機材料としては、感光性の有機樹脂を用いることが好ましく、例えば、アクリル樹脂を含む感光性の樹脂組成物を用いればよい。なお、本明細書などにおいて、アクリル樹脂とは、ポリメタクリル酸エステル、またはメタクリル樹脂だけを指すものではなく、広義のアクリル系ポリマー全体を指す場合がある。
　絶縁体６２７に用いることができる有機材料は上記に限られるものではない。例えば、絶縁体６２７には、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、イミド樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シリコーン樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂、またはこれら樹脂の前駆体を適用することができる場合がある。また、絶縁体６２７として、ポリビニルアルコール（ＰＶＡ）、ポリビニルブチラール（ＰＶＢ）、ポリビニルピロリドン、ポリエチレングリコール、ポリグリセリン、プルラン、水溶性のセルロース、またはアルコール可溶性のポリアミド樹脂といった有機材料を適用することができる場合がある。また、絶縁体６２７には、例えば、感光性の樹脂として、フォトレジストを用いることができる場合がある。なお、感光性の樹脂としては、ポジ型の材料、またはネガ型の材料が挙げられる。
　絶縁体６２７には可視光を吸収する材料を用いてもよい。絶縁体６２７が発光デバイスからの発光を吸収することで、発光デバイスから絶縁体６２７を介して隣接する発光デバイスに光が漏れること（迷光）を抑制することができる。これにより、表示装置の表示品位を高めることができる。また、表示装置に偏光板を用いなくても、表示品位を高めることができるため、表示装置の軽量化及び薄型化を図ることができる。
　可視光を吸収する材料としては、黒色などの顔料を含む材料、染料を含む材料、光吸収性を有する樹脂材料（例えば、ポリイミド）、及び、カラーフィルタに用いることのできる樹脂材料（カラーフィルタ材料）が挙げられる。特に、２色、または３色以上のカラーフィルタ材料を積層または混合した樹脂材料を用いると、可視光の遮蔽効果を高めることができるため好ましい。特に３色以上のカラーフィルタ材料を混合させることで、黒色または黒色近傍の樹脂層とすることが可能となる。
　絶縁体６２７は、例えば、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ法、スリットコート、ロールコート、カーテンコート、またはナイフコートといった湿式の成膜方法を用いて形成することができる。特に、スピンコートにより、絶縁体６２７となる有機絶縁膜を形成することが好ましい。
　絶縁体６２７は、ＥＬ層の耐熱温度よりも低い温度で形成する。絶縁体６２７を形成する際の基板温度としては、代表的には、２００℃以下、好ましくは１８０℃以下、より好ましくは１６０℃以下、より好ましくは１５０℃以下、より好ましくは１４０℃以下である。
　なお、絶縁体６２７は、側面にテーパー形状を有していることが好ましい。絶縁体６２７の側面端部を順テーパー形状（９０°未満であり、６０°以下が好ましく、４５°以下がより好ましい）にすることで、絶縁体６２７の側面端部上に設けられる、共通層６１４及び共通電極６１５に、段切れ、または局所的な薄膜化などを生じさせることなく、被覆性良く成膜することができる。これにより、共通層６１４及び共通電極６１５の面内均一性を向上させることができ、表示装置の表示品位を向上させることができる。
　また、表示装置の断面視において、絶縁体６２７の上面は凸曲面形状を有することが好ましい。絶縁体６２７の上面の凸曲面形状は、中心に向かってなだらかに膨らんだ形状であることが好ましい。また、絶縁体６２７上面の中心部の突曲面部が、側面端部のテーパー部に滑らかに接続される形状であることが好ましい。絶縁体６２７をこのような形状にすることで、絶縁体６２７上全体で、共通層６１４及び共通電極６１５を被覆性良く成膜することができる。
　また、絶縁体６２７は、二つのＥＬ層の間の領域（例えば、層６１３ａと層６１３ｂとの間の領域）に形成される。このとき、絶縁体６２７の一部が、一方のＥＬ層（例えば、層６１３ａ）の側面端部と、もう一方のＥＬ層（例えば、層６１３ｂ）の側面端部に挟まれる位置に配置されることになる。
　また、絶縁体６２７の一方の端部が画素電極として機能する導電体６１１ａと重なり、絶縁体６２７の他方の端部が画素電極として機能する導電体６１１ｂと重なることが好ましい。このような構造にすることで、絶縁体６２７の端部を層６１３ａ（層６１３ｂ）の平坦または概略平坦な領域の上に形成することができる。よって、絶縁体６２７のテーパー形状を、上記の通り加工することが比較的容易になる。
　以上のように、絶縁体６２７などを設けることにより、層６１３ａの平坦または概略平坦な領域から層６１３ｂの平坦または概略平坦な領域まで、共通層６１４及び共通電極６１５に段切れ箇所、及び局所的に膜厚が薄い箇所が形成されるのを防ぐことができる。よって、各発光デバイス間において、共通層６１４及び共通電極６１５に、段切れ箇所に起因する接続不良、及び局所的に膜厚が薄い箇所に起因する電気抵抗の上昇が発生するのを抑制することができる。
　本実施の形態の表示装置は、発光デバイス間の距離を狭くすることができる。具体的には、発光デバイス間の距離、ＥＬ層間の距離、または画素電極間の距離を、１０μｍ未満、８μｍ以下、５μｍ以下、３μｍ以下、２μｍ以下、１μｍ以下、５００ｎｍ以下、２００ｎｍ以下、１００ｎｍ以下、９０ｎｍ以下、７０ｎｍ以下、５０ｎｍ以下、３０ｎｍ以下、２０ｎｍ以下、１５ｎｍ以下、または１０ｎｍ以下とすることができる。別言すると、本実施の形態の表示装置は、隣接する２つの島状のＥＬ層の間隔が１μｍ以下の領域を有し、好ましくは０．５μｍ（５００ｎｍ）以下の領域を有し、さらに好ましくは１００ｎｍ以下の領域を有する。このように、各発光デバイス間の距離を狭めることで、高い精細度と、大きな開口率を有する表示装置を提供することができる。
　発光デバイス６５０上には、保護層６３１が設けられている。保護層６３１は、発光デバイス６５０を保護するパッシベーション膜として機能する膜である。発光デバイスを覆う保護層６３１を設けることで、発光デバイスに水及び酸素といった不純物が入り込むことを抑制し、発光デバイス６５０の信頼性を高めることができる。保護層６３１には、例えば、酸化アルミニウム、窒化シリコン、または窒化酸化シリコンを用いることができる。
　保護層６３１と、基板６１０と、は接着層６０７を介して接着されている。発光デバイスの封止には、固体封止構造または中空封止構造などが適用できる。図２７では、基板４１０と基板６１０との間の空間が、接着層６０７で充填されており、固体封止構造が適用されている。または、当該空間を不活性ガス（窒素またはアルゴンなど）で充填し、中空封止構造を適用してもよい。このとき、接着層６０７は、発光デバイスと重ならないように設けられていてもよい。また、当該空間を、枠状に設けられた接着層６０７とは異なる樹脂で充填してもよい。
　接着層６０７には、紫外線硬化型の光硬化型接着剤、反応硬化型接着剤、または熱硬化型接着剤、嫌気型接着剤といった各種硬化型接着剤を用いることができる。これら接着剤としては、例えば、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラール）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂が挙げられる。特に、エポキシ樹脂の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シートを用いてもよい。
　表示装置６００Ａは、トップエミッション型である。発光デバイスが発する光は、基板６１０側に射出される。そのため、基板６１０には、可視光に対する透過性が高い材料を用いることが好ましい。例えば、基板６１０には、基板４１０に適用できる基板のうち、可視光に対する透過性が高い基板を選択すればよい。画素電極は可視光を反射する材料を含み、対向電極（共通電極６１５）は可視光を透過する材料を含む。
　なお、本発明の一態様の表示装置は、トップエミッション型ではなく、発光デバイスが発する光が基板４１０側に射出されるボトムエミッション型としてもよい。なお、この場合、基板４１０には、可視光に対する透過性が高い基板を選択すればよい。
　また、図２７の表示装置６００Ａの素子層６３０は、トランジスタＭＴＣＫが含まれている構成となっているが、これに限られない。本発明の一態様の表示装置が有するトランジスタの構成は特に限定されない。また、本発明の一態様の表示装置には、１種または複数種のトランジスタを用いることができる。例えば、図２９に示すトランジスタＭＴＣＫ、及び図３０に示すトランジスタ８００のうち、一つまたは複数を用いることができる。また、本発明の一態様の表示装置には、ＯＳトランジスタとＳｉトランジスタのうち一方または双方を用いることができる。
［表示装置の構成例２］
　図２８に、表示装置６００Ｂの断面図を示す。
　表示装置６００Ｂは、基板５４１及び基板６１０に可撓性を有する基板を用いることで、可撓性を有する表示装置（フレキシブルディスプレイともいう）とすることができる。基板５４１は、接着層５４３によって絶縁層５４５と貼り合わされている。基板６１０は、接着層６０７によって保護層６３１と貼り合わされている。なお、可撓性を有するデバイスの作製方法例を本実施の形態内で後述する。
　表示装置６００Ｂの素子層６６０は、層６１３ａ、層６１３ｂ、及び層６１３ｃに、同一の構成を適用し、さらに、着色層６２８Ｒ、着色層６２８Ｇ、及び着色層６２８Ｂを設けた点で、主に、表示装置６００Ａの素子層６６０と異なる。
　層６１３ａ、層６１３ｂ、及び層６１３ｃは、同一の工程、同一の材料で形成される。また、層６１３ａ、層６１３ｂ、及び層６１３ｃは、互いに離隔されている。ＥＬ層を発光デバイスごとに島状に設けることで、隣接する発光デバイス間のリーク電流（横方向リーク電流、横リーク電流、またはラテラルリーク電流と呼称する場合がある）を抑制することができる。これにより、クロストークに起因した意図しない発光を防ぐことができ、且つ隣接する発光デバイス間の色の混色を抑制することができるため、コントラストの極めて高い表示装置を実現できる。
　例えば、図２８に示す発光デバイス６５０Ｒ、６５０Ｇ、６５０Ｂは、白色の光を発する。発光デバイス６５０Ｒ、６５０Ｇ、６５０Ｂが発する白色の光が、着色層６２８Ｒ、着色層６２８Ｇ、及び着色層６２８Ｂを透過することで、所望の色の光を得ることができる。
　なお、マイクロキャビティ構造を適用することで、白色の光を発する構成の発光デバイスは、赤色、緑色、または青色などの特定の波長の光が強められて発光する場合もある。
　発光デバイス６５０Ｒの発光は、着色層６２８Ｒを介して表示装置６００Ｂの外部に赤色の光として取り出される。同様に、発光デバイス６５０Ｇの発光は、着色層６２８Ｇを介して表示装置６００Ｂの外部に緑色の光として取り出される。発光デバイス６５０Ｂの発光は、着色層６２８Ｂを介して表示装置６００Ｂの外部に青色の光として取り出される。
　白色の光を発する発光デバイスには、タンデム構造を用いることが好ましい。タンデム構造の発光デバイスの構成例については、実施の形態５で詳述する。
　または、例えば、図２８に示す発光デバイス６５０Ｒ、６５０Ｇ、６５０Ｂは、青色の光を発する。このとき、層６１３ａ、層６１３ｂ、及び層６１３ｃは、青色の光を発する発光層を１層以上有する。青色の光を呈する副画素においては、発光デバイス６５０Ｂが発する青色の光を取り出すことができる。また、赤色の光を呈する副画素及び緑色の光を呈する副画素においては、発光デバイス６５０Ｒと着色層６２８Ｒの間、及び、発光デバイス６５０Ｇと着色層６２８Ｇの間に、色変換層を設けることで、発光デバイス６５０Ｒまたは発光デバイス６５０Ｇが発する青色の光をより長波長の光に変換し、赤色または緑色の光を取り出すことができる。色変換層を透過した光を、着色層を介して取り出すことで、所望の色の光以外を着色層で吸収し、副画素が呈する光の色純度を高めることができる。
　着色層は特定の波長域の光を選択的に透過し、他の波長域の光を吸収する有色層である。例えば、赤色の波長域の光を透過する赤色（Ｒ）のカラーフィルタ、緑色の波長域の光を透過する緑色（Ｇ）のカラーフィルタ、青色の波長域の光を透過する青色（Ｂ）のカラーフィルタなどを用いることができる。各着色層には、金属材料、樹脂材料、顔料、染料のうち一つまたは複数を用いることができる。着色層は、印刷法、インクジェット法、フォトリソグラフィ法を用いたエッチング方法などでそれぞれ所望の位置に形成する。
　表示装置６００Ｂの素子層６３０は、表示装置６００Ａの素子層６３０と同様の構成を有するため、詳細な説明は省略する。
　表示装置６００Ｂは、素子層６２０を有さず、素子層６３５を有する点で、表示装置６００Ａと異なる。素子層６３５は、素子層６３０と同様の構成を有する。
　素子層６３５が有するトランジスタの少なくとも一部は、プラグ及び配線等を介して、素子層６３０が有する導電層またはトランジスタと電気的に接続される。なお、素子層６３０と素子層６３５の間に、配線層６７０が設けられていてもよい。
　素子層６３５には、表示装置の画素回路及び駆動回路の一方または双方が設けられることが好ましい。
　図２８では、ＯＳトランジスタを有する素子層を２層積層する例（素子層６３０及び素子層６３５）を示すが、素子層の積層数はこれに限られず、３層以上としてもよい。例えば、ＯＳトランジスタを有する素子層を３層以上積層する場合は、一番下の層を、表示装置の駆動回路（ゲートドライバ及びソースドライバの一方または双方）に用い、一番上の層を、表示装置の画素回路に用い、その間に位置する層は、それぞれ、画素回路または駆動回路に用いることが好ましい。
　なお、Ｓｉトランジスタは、代表的には、単結晶Ｓｉウェハ上に形成されるため、可撓性を有する構成とするのが困難である。一方で、図２８に示すように、Ｓｉトランジスタを用いずに、ＯＳトランジスタのみで表示装置を構成する場合、比較的簡単な製造プロセスにて、可撓性を有する構成とすることができる。
［トランジスタの構成例１］
　図２９Ａ乃至図２９Ｃは、トランジスタＭＴＣＫを含む半導体装置（例えば、画素回路または駆動回路を指す）の一例を示している。特に、図２９Ａは、トランジスタＭＴＣＫの平面模式図を示している。また、図２９Ｂは、図２９Ａに示す一点鎖線Ａ１−Ａ２の部位に対応する断面模式図であり、トランジスタＭＴＣＫの断面模式図でもある。また、図２９Ｃは、図２９Ａに示す一点鎖線Ａ３−Ａ４の部位に対応する断面模式図であり、トランジスタＭＴＣＫの断面模式図でもある。
　なお、図２９Ａ乃至図２９Ｃにおいて、一点鎖線Ａ１−Ａ２の方向をＸ方向とし、一点鎖線Ａ３−Ａ４の方向をＹ方向とする。また、Ｘ方向及びＹ方向に垂直な方向をＺ方向とする。また、Ｘ方向とＹ方向は互いに垂直な方向とすることができる。また、Ｘ方向、Ｙ方向、及びＺ方向の定義は、以降の図面においても同様の場合があり、また異なる場合がある。また、図２９Ａ等における平面模式図の説明において、右側をＸ方向、左側を−Ｘ方向、上側をＹ方向、下側を−Ｙ方向という場合がある。また、図２９Ｂ等における断面模式図の説明において、右側をＸ方向、左側を−Ｘ方向、上側をＺ方向、下側を−Ｚ方向という場合がある。また、図２９Ｃといった断面模式図の説明において、右側を−Ｙ方向、左側を＋Ｙ方向、上側をＺ方向、下側を−Ｚ方向という場合がある。
　図２９Ａ乃至図２９Ｃに示すトランジスタＭＴＣＫは、絶縁体ＩＳ１乃至絶縁体ＩＳ３と、絶縁体ＧＩ１と、導電体ＭＥ１乃至導電体ＭＥ３と、半導体ＳＣ１と、を有する。
　絶縁体ＩＳ１は、一例として、その上方にトランジスタＭＴＣＫのソース、ドレイン、及びチャネル形成領域を設けるための下地膜として機能する。絶縁体ＩＳ１には、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、または窒化シリコンを用いることができる。または、絶縁体ＩＳ１には、例えば、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素と窒素を添加した酸化シリコン、または空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、及び空孔を有する酸化シリコンといった材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。または、絶縁体ＩＳ１には、例えば、樹脂を用いることができる。また、絶縁体ＩＳ１に用いる材料は、上述した絶縁材料を適宜組み合わせたものとしてもよい。
　導電体ＭＥ１は、トランジスタＭＴＣＫにおいて、ソースまたはドレインの一方として機能する導電体（端子、配線などと言い換える場合がある）である。また、導電体ＭＥ２は、トランジスタＭＴＣＫにおいて、ソースまたはドレインの他方として機能する導電体（端子、配線などと言い換える場合がある）である。
　なお、図２９Ａ乃至図２９Ｃでは、導電体ＭＥ１は、一例として、配線として、Ｙ方向に延在するように設けられている。また、導電体ＭＥ２は、一例として、配線として、Ｘ方向に延在するように設けられている。
　導電体ＭＥ１、導電体ＭＥ２、及び導電体ＭＥ３には、例えば、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、及びランタンから選ばれた金属元素、または上述した金属元素から選ばれた二以上を成分とする合金、または上述した金属元素から選ばれた二以上を組み合わせた合金を用いることが好ましい。また、導電膜ＭＥ１、導電体ＭＥ２、及び導電体ＭＥ３には、例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、またはランタンとニッケルを含む酸化物を用いることが好ましい。窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、及びランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、導電体には、例えば、不純物元素（例えば、リンまたはヒ素）を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、またはシリサイド（例えば、ニッケルシリサイド）を用いてもよい。
　また、導電体ＭＥ１、導電体ＭＥ２、及び導電体ＭＥ３には、酸化物導電体を用いてもよい。酸化物導電体としては、例えば、酸化インジウム、酸化亜鉛、Ｉｎ−Ｓｎ酸化物（ＩＴＯ）、Ｉｎ−Ｚｎ酸化物（ＩＺＯ（登録商標）とも記す）、Ｉｎ−Ｗ酸化物、Ｉｎ−Ｗ−Ｚｎ酸化物、Ｉｎ−Ｔｉ酸化物、Ｉｎ−Ｔｉ−Ｓｎ酸化物、Ｉｎ−Ｓｎ−Ｓｉ酸化物（シリコンを含むＩＴＯ、ＩＴＳＯともいう）、ガリウムを添加した酸化亜鉛、及びＩｎ−Ｇａ−Ｚｎ酸化物が挙げられる。特にインジウムを含む導電性酸化物は、導電性が高いため好ましい。
　また、上記の材料で形成される導電膜を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。具体的な導電膜の積層構造としては、例えば、インジウム酸化物と、ルテニウムを含む金属膜との積層構造などが挙げられる。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
　また、絶縁体ＩＳ２は、一例として、トランジスタＭＴＣＫにおいて、ソースとドレインとを隔てる層間膜として機能する。絶縁膜ＩＳ２には、例えば、絶縁体ＩＳ１に適用できる材料を用いることができる。半導体ＳＣ１が酸化物半導体として機能する金属酸化物の場合、酸化シリコン、酸化窒化シリコン、または空孔を有する酸化シリコンを用いることが好ましい。これらの材料は、加熱により脱離する酸素を含む領域を容易に形成することができ、脱離した当該酸素を当該金属酸化物に供給することができる。これにより、絶縁体ＩＳ２に接触している、半導体ＳＣ１の界面、及び界面近傍において、当該金属酸化物のキャリア濃度が低下して、半導体ＳＣ１の界面、及び界面近傍がｉ型または実質的にｉ型となる。したがって、半導体ＳＣ１の界面、及び界面近傍がトランジスタＭＴＣＫにおけるチャネル形成領域として機能させることができる。
　半導体ＳＣ１は、例えば、酸化物半導体として機能する金属酸化物とすることができる。この場合、トランジスタＭＴＣＫは、ＯＳトランジスタとなる。当該金属酸化物としては、一例として、少なくともインジウムまたは亜鉛を含むことが好ましい。特に、インジウム及び亜鉛を含むことが好ましい。また、これらに加えて、元素Ｍが含まれていることが好ましい。元素Ｍとして、アルミニウム、ガリウム、シリコン、イットリウム、スズ、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、コバルト、及びアンチモンから選ばれた一以上を用いることができる。特に、元素Ｍは、アルミニウム、ガリウム、イットリウム、またはスズの一以上とすることが好ましい。また、元素Ｍは、ガリウム及びスズの一方または双方を有することがさらに好ましい。
　より具体的には、金属酸化物として、インジウム酸化物、ガリウム酸化物、亜鉛酸化物、インジウム亜鉛酸化物（ＩＺＯ（登録商標）とも記す）、インジウムスズ酸化物、インジウムチタン酸化物、インジウムガリウム酸化物、インジウムガリウムアルミニウム酸化物、インジウムガリウムスズ酸化物、ガリウム亜鉛酸化物（ＧＺＯとも記す）、アルミニウム亜鉛酸化物（ＡＺＯとも記す）、インジウムアルミニウム亜鉛酸化物（ＩＡＺＯとも記す）、インジウムスズ亜鉛酸化物（ＩＴＺＯ（登録商標）とも記す）、インジウムチタン亜鉛酸化物、インジウムガリウム亜鉛酸化物（ＩＧＺＯとも記す）、インジウムガリウムスズ亜鉛酸化物（ＩＧＺＴＯとも記す）、及び、インジウムガリウムアルミニウム亜鉛酸化物などが挙げられる。また、シリコンを含むインジウムスズ酸化物、ガリウムスズ酸化物、及び、アルミニウムスズ酸化物などが挙げられる。酸化インジウムのようにＺｎを有さない材料とすることで、ＬＳＩの製造プロセスとの親和性が高まるため好ましい。一方で、Ｚｎを含む材料とすることで、結晶性を高くしやすいため好ましい。
　なお、半導体ＳＣ１が、酸化物半導体として機能する金属酸化物である場合、ＡＬＤ（Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成すると好適である。図２９Ｂ、及び図２９Ｃに示すように、段差を有する領域に半導体ＳＣ１を形成する際には、ＡＬＤ法を用いると、被覆性よく形成することができる。
　また、半導体ＳＣ１に酸化物半導体として機能する金属酸化物を用いる場合、金属酸化物の成膜中、または成膜後に、酸素を含む雰囲気でマイクロ波処理を行うことで、当該金属酸化物中の不純物濃度を低減させる処理を行うと好ましい。なお、不純物としては、特に、水素、及び炭素が挙げられる。また、マイクロ波処理を行うことで、金属酸化物の結晶性を高めることができる場合がある。ここで、マイクロ波処理とは、例えばマイクロ波を用いて高密度プラズマを発生させる電源を有する装置を用いた処理のことを指す。
　なお、半導体ＳＣ１に、結晶性を有する金属酸化物層を用いることが好ましい。例えば、ＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌ）構造、多結晶構造、微結晶（ｎｃ：ｎａｎｏ−ｃｒｙｓｔａｌ）構造等を有する金属酸化物層を用いることができる。結晶性を有する金属酸化物層を半導体ＳＣ１に用いることにより、半導体ＳＣ１中の欠陥準位密度を低減でき、信頼性の高い半導体装置を実現できる。
　半導体ＳＣ１には、一例としては、Ｉｎ−Ｇａ−Ｚｎ酸化物を用いることが好ましい。特に、Ｉｎ−Ｇａ−Ｚｎ酸化物としては、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］若しくはその近傍の組成、４：２：３［原子数比］若しくはその近傍の組成、または３：１：２［原子数比］若しくはその近傍の組成の金属酸化物とすることが、より好ましい。また、半導体膜ＳＣ１Ａには、別の一例として、Ｉｎ−Ｚｎ酸化物を用いることが好ましい。特に、Ｉｎ−Ｚｎ酸化物としては、Ｉｎ：Ｚｎ＝４：１［原子数比］若しくはその近傍の組成の金属酸化物とすることがより好ましい。
　半導体ＳＣ１は、例えば、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。例えば、金属酸化物として、第１の金属酸化物と、第１の金属酸化物上に形成される第２の金属酸化物を考える。それぞれの金属酸化物が、少なくともインジウム（Ｉｎ）と、元素Ｍと、を含む場合、第１の金属酸化物を構成する全元素の原子数に対する、第１の金属酸化物に含まれる元素Ｍの原子数の割合が、第２の金属酸化物を構成する全元素の原子数に対する、第２の金属酸化物に含まれる元素Ｍの原子数の割合より高いことが好ましい。また、第１の金属酸化物に含まれる元素Ｍの、Ｉｎに対する原子数比が、第２の金属酸化物に含まれる元素Ｍの、Ｉｎに対する原子数比より大きいことが好ましい。
　具体的には、第１の金属酸化物として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、１：３：２［原子数比］、または１：１：０．５［原子数比］若しくはこれらの近傍の組成の金属酸化物を用いればよい。また、第２の金属酸化物として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］、４：２：３［原子数比］、または３：１：２［原子数比］若しくはこれらの近傍の組成の金属酸化物を用いればよい。なお、近傍の組成とは、所望の原子数比の±３０％の範囲を含む。
　このとき、キャリアの主たる経路は第２の金属酸化物となる。第１の金属酸化物を上述した構成とすることで、第１の金属酸化物と第２の金属酸化物との界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタは高いオン電流、及び高い周波数特性を得ることができる。
　また、絶縁体ＩＳ２の、トランジスタＭＴＣＫが設けられる領域には、側面がＸ−Ｙ平面に対して概略垂直（テーパー角が７０°以上１１０°以下）になっている開口ＫＫ１が形成されている。また、トランジスタＭＴＣＫのチャネル形成領域を含む半導体ＳＣ１は、開口ＫＫ１を介して、導電体ＭＥ１と導電体ＭＥ２とに接触するように設けられている。
　また、トランジスタＭＴＣＫにおいて、半導体ＳＣ１上には、絶縁体ＧＩ１が設けられている。具体的には、平面視において、半導体ＳＣ１に含まれるチャネル形成領域の上方に絶縁体ＧＩ１が重なるように位置している。絶縁体ＧＩ１は、トランジスタＭＴＣＫにおけるゲート絶縁膜として機能する。
　絶縁体ＧＩ１には、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）といったいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。または、絶縁体ＧＩ１には、比誘電率の高い絶縁体として、アルミニウムとハフニウムとを有する酸化物もしくは酸化窒化物、シリコンとハフニウムとを有する酸化物、酸化窒化物、もしくは窒化物を用いてもよい。また、絶縁体ＧＩ１には、絶縁体ＩＳ１に用いることができる材料を適用してもよい。例えば、絶縁体ＧＩ１には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、または窒化シリコンを用いてもよい。
　また、トランジスタＭＴＣＫにおいて、導電体ＭＥ３は、開口ＫＫ１を埋めるように絶縁体ＧＩ１上に設けられている。導電体ＭＥ３は、トランジスタＭＴＣＫにおける、ゲートとして機能する導電体（端子、配線などと言い換える場合がある）である。
　なお、図２９Ａ乃至図２９Ｃでは、導電体ＭＥ３は、一例として、配線として、Ｙ方向に延在するように設けられている。
　絶縁体ＩＳ３は、一例として、層間膜として機能する膜である。そのため、絶縁体ＩＳ３は、比誘電率が低い絶縁材料を有することが好ましい。比誘電率が低い絶縁材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
　絶縁体ＩＳ３としては、例えば、絶縁体ＩＳ１に適用できる材料を用いることができる。
　上記のとおり、図２９Ａ乃至図２９Ｃに示すトランジスタＭＴＣＫは、層間膜となる絶縁体ＩＳ２の下方にソースまたはドレインの一方として機能する導電体ＭＥ１が位置し、絶縁体ＩＳ２の上方にソースまたはドレインの他方として機能する導電体ＭＥ２が位置している。このため、トランジスタＭＴＣＫは、チャネル形成領域が、絶縁体ＩＳ２の開口に沿って設けられる構成となっている。
　トランジスタＭＴＣＫは、ソースとドレインとが、異なる高さに位置し、半導体層を流れる電流は、高さ方向に流れる。すなわち、チャネル長方向が高さ方向（縦方向）の成分を有するといえるため、トランジスタＭＴＣＫは、ＶＦＥＴ（Ｖｅｒｔｉｃａｌ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）、縦型トランジスタ、縦型チャネルトランジスタ、縦チャネル型トランジスタなどとも呼ぶことができる。
　図２９Ａ乃至図２９Ｃに示すとおり、トランジスタのチャネル形成領域を層間膜として機能する絶縁体の開口の側面に沿って設けることによって、トランジスタのチャネル形成領域をＸ−Ｙ平面に沿って設けた場合よりも、トランジスタの占有面積を小さくすることができる。このため、トランジスタＭＴＣＫの一方または双方を用いて回路を形成することによって、当該回路の面積を小さくすることができる。また、その結果として、当該回路を含む半導体装置、または表示装置の小型化に繋げることができる。
［トランジスタの構成例２］
　図３０Ａに、トランジスタ８００の上面図を示す。図３０Ｂに、図３０Ａにおける一点鎖線Ａ１−Ａ２間の断面図を示す。図３０Ｂは、トランジスタ８００のチャネル長方向の断面図でもある。図３０Ｃに、図３０Ａにおける一点鎖線Ａ３−Ａ４間の断面図を示す。図３０Ｃは、トランジスタ８００のチャネル幅方向の断面図でもある。図３０Ｄに、図３０Ａにおける一点鎖線Ａ５−Ａ６間の断面図を示す。図３０Ｄは、トランジスタ８００のチャネル幅方向の断面図でもある。なお、図３０Ａの上面図では、図の明瞭化のために一部の要素を省いている。
　トランジスタ８００は、絶縁体８１６に埋め込まれるように設けられた導電体８０５（導電体８０５ａ及び導電体８０５ｂ）と、絶縁体８１６及び導電体８０５上の絶縁体８２１と、絶縁体８２１上の絶縁体８２２と、絶縁体８２２上の絶縁体８２４と、絶縁体８２４上の酸化物８２０（酸化物８２０ａ及び酸化物８２０ｂ）と、酸化物８２０上の、導電体８４２ａ（導電体８４２ａ１及び導電体８４２ａ２）及び導電体８４２ｂ（導電体８４２ｂ１及び導電体８４２ｂ２）と、導電体８４２ａ上の絶縁体８７１ａと、導電体８４２ｂ上の絶縁体８７１ｂと、酸化物８２０上の絶縁体８５０と、絶縁体８５０上の導電体８６０（導電体８６０ａ及び導電体８６０ｂ）と、を有する。
　絶縁体８７１ａ、８７１ｂ上には、絶縁体８７５が設けられ、絶縁体８７５上には絶縁体８８５が設けられている。絶縁体８５５、絶縁体８５０、及び導電体８６０は、絶縁体８８５及び絶縁体８７５に設けられた開口の内部に配置されている。また、絶縁体８８５上及び導電体８６０上に絶縁体８８２が設けられている。また、絶縁体８８２上に絶縁体８８３が設けられている。また、絶縁体８１６及び導電体８０５の下に絶縁体８１５が設けられている。また、導電体８４２ａ２、導電体８４２ｂ２、絶縁体８７１ａ、絶縁体８７１ｂ、絶縁体８７５、及び絶縁体８８５と、絶縁体８５０の間に、絶縁体８５５が設けられている。
　なお、絶縁体８１５、絶縁体８１６、導電体８０５、絶縁体８２１、絶縁体８２２、絶縁体８２４、酸化物８２０、導電体８４２ａ、導電体８４２ｂ、絶縁体８７１ａ、絶縁体８７１ｂ、絶縁体８７５、絶縁体８８５、絶縁体８５５、絶縁体８５０、導電体８６０、絶縁体８８２、及び、絶縁体８８３は、それぞれ、単層構造であってもよく、積層構造であってもよい。
　酸化物８２０は、チャネル形成領域として機能する領域を有する。また、導電体８６０は、第１のゲート電極（上側のゲート電極）として機能する領域を有する。絶縁体８５０は、第１のゲート絶縁体として機能する領域を有する。また、導電体８０５は、第２のゲート電極（下側のゲート電極）として機能する領域を有する。絶縁体８２４、絶縁体８２２、及び絶縁体８２１は、それぞれ、第２のゲート絶縁体として機能する領域を有する。
　導電体８４２ａは、ソース電極またはドレイン電極の一方として機能する領域を有する。導電体８４２ｂは、ソース電極またはドレイン電極の他方として機能する領域を有する。
　酸化物８２０は、絶縁体８２４上の酸化物８２０ａと、酸化物８２０ａ上の酸化物８２０ｂと、を有することが好ましい。酸化物８２０ｂ下に酸化物８２０ａを有することで、酸化物８２０ａよりも下方に形成された構造物から、酸化物８２０ｂへの不純物の拡散を抑制できる。なお、酸化物８２０は酸化物８２０ｂの単層構造であってもよく、３層以上の積層構造としてもよい。
　酸化物８２０ｂには、チャネル形成領域と、チャネル形成領域を挟むように設けられるソース領域及びドレイン領域と、が形成される。チャネル形成領域の少なくとも一部は、導電体８６０と重なる。ソース領域は導電体８４２ａと重なり、ドレイン領域は導電体８４２ｂと重なる。なお、ソース領域とドレイン領域は互いに入れ替えることができる。
　チャネル形成領域は、ソース領域及びドレイン領域よりも、酸素欠損が少ない、または不純物濃度が低いため、キャリア濃度が低い高抵抗領域である。よって、チャネル形成領域は、ｉ型（真性）または実質的にｉ型であるということができる。
　また、ソース領域及びドレイン領域は、酸素欠損が多い、または水素、窒素、金属元素などの不純物濃度が高いため、キャリア濃度が高い低抵抗領域である。すなわち、ソース領域及びドレイン領域は、チャネル形成領域と比較してキャリア濃度が高い、ｎ型の領域（低抵抗領域）である。
　なお、チャネル形成領域、ソース領域、及び、ドレイン領域は、それぞれ、酸化物８２０ｂだけでなく、酸化物８２０ａまで形成されていてもよい。
　また、酸化物８２０において、各領域の境界を明確に検出することが困難な場合がある。各領域内で検出される金属元素、並びに、水素、及び窒素などの不純物元素の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化していてもよい。つまり、チャネル形成領域に近い領域であるほど、金属元素、並びに、水素、及び窒素などの不純物元素の濃度が減少していてもよい。
　酸化物８２０（酸化物８２０ａ及び酸化物８２０ｂ）には、酸化物半導体を用いることが好ましい。
　酸化物８２０は、化学組成が異なる複数の酸化物層の積層構造を有することが好ましい。例えば、酸化物８２０ａは主成分である金属元素に対する元素Ｍの原子数比が、酸化物８２０ｂより、大きいことが好ましい。また、酸化物８２０ａはＩｎに対する元素Ｍの原子数比が、酸化物８２０ｂより大きいことが好ましい。当該構成にすることで、酸化物８２０ａよりも下方に形成された構造物からの、酸化物８２０ｂに対する、不純物及び酸素の拡散を抑制できる。
　また、酸化物８２０ｂは、元素Ｍに対するＩｎの原子数比が、酸化物８２０ａより大きいことが好ましい。当該構成することで、トランジスタ８００は大きいオン電流、及び高い周波数特性を得ることができる。
　また、酸化物８２０ａ及び酸化物８２０ｂが、酸素以外に共通の元素を主成分として有することで、酸化物８２０ａ及び酸化物８２０ｂの界面における欠陥準位密度を低減できる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ８００は大きいオン電流、及び高い周波数特性を得ることができる。
　具体的には、酸化物８２０ａとして、Ｉｎ：Ｍ：Ｚｎ＝１：３：２［原子数比］、Ｉｎ：Ｍ：Ｚｎ＝１：３：４［原子数比］、またはＩｎ：Ｍ：Ｚｎ＝１：１：０．５［原子数比］もしくはこれらの近傍の組成の金属酸化物を用いることができる。また、酸化物８２０ｂとして、Ｉｎ：Ｍ：Ｚｎ＝１：１：１［原子数比］、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２［原子数比］、Ｉｎ：Ｍ：Ｚｎ＝１：１：２［原子数比］、またはＩｎ：Ｍ：Ｚｎ＝４：２：３［原子数比］もしくはこれらの近傍の組成の金属酸化物を用いることができる。なお、近傍の組成とは、所望の原子数比の±３０％の範囲を含む。また、元素Ｍとして、ガリウムを用いることが好ましい。また、酸化物８２０が酸化物８２０ｂの単層である場合、酸化物８２０ｂには、酸化物８２０ａに用いることができる金属酸化物を適用してもよい。なお、酸化物８２０ａ、及び酸化物８２０ｂに用いることのできる金属酸化物の組成については、上記に限定されない。例えば、酸化物８２０ａに用いることのできる金属酸化物を酸化物８２０ｂに適用してもよく、酸化物８２０ｂに用いることのできる金属酸化物を酸化物８２０ａに適用してもよい。
　なお、金属酸化物をスパッタリング法により成膜する場合、上記の原子数比は、成膜された金属酸化物の原子数比に限られず、金属酸化物の成膜に用いるスパッタリングターゲットの原子数比であってもよい。
　酸化物８２０ｂは、結晶性を有することが好ましい。特に、酸化物８２０ｂとして、ＣＡＡＣ−ＯＳを用いることが好ましい。これによりソース電極またはドレイン電極による、酸化物８２０ｂからの酸素の引き抜きを抑制できる。また、熱処理を行っても、酸化物８２０ｂから酸素が引き抜かれることを低減できるため、トランジスタ８００は、製造工程における高い温度（所謂サーマルバジェット）に対して安定である。
　トランジスタ８００が有する各導電体、各絶縁体、及び酸化物半導体に用いることができる材料としては、前述の、導電体ＭＥ１乃至導電体ＭＥ３に用いることができる各種材料が挙げられる。また、以下では、代表例について説明する。
　導電体８４２ａは、導電体８４２ａ１と導電体８４２ａ２の積層構造であり、導電体８４２ｂは、導電体８４２ｂ１と導電体８４２ｂ２の積層構造である。酸化物８２０ｂに接する導電体８４２ａ１及び導電体８４２ｂ１は、金属窒化物などの酸化しにくい導電体であることが好ましい。これにより、酸化物８２０ｂに含まれる酸素によって、導電体８４２ａ及び導電体８４２ｂが過剰に酸化されることを防ぐことができる。また、導電体８４２ａ２及び導電体８４２ｂ２は、導電体８４２ａ１及び導電体８４２ｂ１より導電性が高い、金属層などの導電体であることが好ましい。これにより、導電体８４２ａ及び導電体８４２ｂを、導電性が高い配線または電極として機能させることができる。
　例えば、導電体８４２ａ１及び導電体８４２ｂ１として、窒化タンタルまたは窒化チタンを用い、導電体８４２ａ２及び導電体８４２ｂ２として、タングステンを用いることができる。
　絶縁体８８５及び絶縁体８７５に設けられた開口は、導電体８４２ａ２と導電体８４２ｂ２の間の領域と重畳する。平面視において、絶縁体８８５の開口の側面は、導電体８４２ａ２の側面、及び導電体８４２ｂ２の側面と一致または概略一致する。また、導電体８４２ａ１及び導電体８４２ｂ１の一部は、上記開口内に突出するように形成されている。ここで、導電体８４２ａ１の上面の一部が、導電体８４２ａ２に接し、導電体８４２ｂ１の上面の一部が、導電体８４２ｂ２に接する。よって、絶縁体８５５は、上記開口内で、導電体８４２ａ１の上面の他の一部、導電体８４２ｂ１の上面の他の一部、導電体８４２ａ２の側面、及び導電体８４２ｂ２の側面に接する。また、絶縁体８５０は、酸化物８２０の上面、導電体８４２ａ１の側面、導電体８４２ｂ１の側面、及び絶縁体８５５の側面に接する。
　絶縁体８５５は、窒化物などの酸化しにくい絶縁体であることが好ましい。絶縁体８５５は異方性エッチングを用いて、絶縁体８８５などに設けられた開口の側壁（ここで、開口の側壁とは、例えば、絶縁体８８５等の側面に対応する。）に接して形成される。絶縁体８５５は、導電体８４２ａ２の側面、及び導電体８４２ｂ２の側面に接して形成されており、導電体８４２ａ２、及び導電体８４２ｂ２を保護する機能を有する。酸化物８２０ｂに酸素を供給するため、導電体８４２ａ１と導電体８４２ｂ１を分断した後で、絶縁体８５０を成膜する前に、酸素を含む雰囲気で熱処理を行うことが好ましい。このとき、絶縁体８５５が、導電体８４２ａ２の側面、及び導電体８４２ｂ２の側面に接して形成されていることで、導電体８４２ａ２及び導電体８４２ｂ２が過剰に酸化されることを防ぐことができる。例えば、絶縁体８５５として、窒化シリコンを用いることができる。
　絶縁体８５０は、水素を捕獲または水素を固着する機能を有することが好ましい。これにより、酸化物８２０ｂのチャネル形成領域中の水素濃度を低減できる。よって、チャネル形成領域中のＶＯＨを低減し、チャネル形成領域をｉ型または実質的にｉ型とすることができる。
　絶縁体８５０は、ゲート絶縁体として機能する。絶縁体８５０は、絶縁体８５５及び導電体８６０とともに、絶縁体８８５に形成された開口に設ける。トランジスタ８００の微細化を図るにあたって、絶縁体８５０の膜厚は薄いことが好ましい。絶縁体８５０を構成する層の膜厚は、それぞれ、０．１ｎｍ以上１０ｎｍ以下が好ましく、０．１ｎｍ以上５．０ｎｍ以下がより好ましく、０．５ｎｍ以上５．０ｎｍ以下がより好ましく、１．０ｎｍ以上５．０ｎｍ未満がより好ましく、１．０ｎｍ以上３．０ｎｍ以下がさらに好ましい。なお、絶縁体８５０を構成する各層は、少なくとも一部において、上記のような膜厚の領域を有していればよい。
　絶縁体８５０は、ＡＬＤ法を用いて成膜することが好ましい。ＡＬＤ法は、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱ＡＬＤ（Ｔｈｅｒｍａｌ　ＡＬＤ）法、プラズマ励起されたリアクタントを用いるＰＥＡＬＤ（Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＡＬＤ）法などがある。ＰＥＡＬＤ法では、プラズマを利用することで、より低温での成膜が可能となり好ましい場合がある。
　絶縁体８５５の膜厚は、０．５ｎｍ以上２０ｎｍ以下が好ましく、０．５ｎｍ以上１０ｎｍ以下がより好ましく、０．５ｎｍ以上３ｎｍ以下がより好ましい。絶縁体８５５を上記のような膜厚にすることで、導電体８４２ａ２及び導電体８４２ｂ２が過剰に酸化されることを抑制できる。なお、絶縁体８５５は、少なくとも一部において、上記のような膜厚の領域を有していればよい。絶縁体８５５の膜厚を過剰に厚くすると、ＡＬＤ法による絶縁体８５５の成膜時間が長くなり、生産性が低下するため、絶縁体８５５の膜厚は上記の範囲程度にすることが好ましい。
　絶縁体８１５、絶縁体８２１、絶縁体８２２、絶縁体８８２、及び絶縁体８８３は、それぞれ、水、水素などの不純物、及び酸素の拡散を抑制する機能を有する絶縁体を有することが好ましい。例えば、酸化アルミニウム、酸化マグネシウム、酸化ハフニウム、酸化ジルコニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）、ハフニウム及びジルコニウムを含む酸化物（ハフニウムジルコニウム酸化物）、酸化ガリウム、窒化シリコン、または窒化酸化シリコンなどを用いることができる。例えば、絶縁体８８３及び絶縁体８２１は、より水素バリア性が高い、窒化シリコンなどを用いることが好ましい。また、例えば、絶縁体８８２は、水素を捕獲または水素を固着する能力が高い、酸化アルミニウムなどを用いることが好ましい。また、例えば、絶縁体８２２は、水素を捕獲または水素を固着する能力が高く、高誘電率（ｈｉｇｈ−ｋ）材料である、酸化ハフニウムなどを用いることが好ましい。
　導電体８０５は、酸化物８２０及び導電体８６０と重なるように配置する。ここで、導電体８０５は、絶縁体８１６に形成された開口部に埋め込まれて設けることが好ましい。また、導電体８０５は、図３０Ａ及び図３０Ｃに示すように、チャネル幅方向に延在して設けられることが好ましい。このような構成にすることで、複数のトランジスタを設ける場合に、導電体８０５は配線として機能する。
　図３０Ｂ及び図３０Ｃに示すように、導電体８０５は、導電体８０５ａ及び導電体８０５ｂを有することが好ましい。導電体８０５ａは、上記開口部の底面及び側壁に接して設けられる。導電体８０５ｂは、上記開口部に沿って形成された導電体８０５ａ凹部を埋め込むように設けられる。ここで、導電体８０５の上面の高さは、絶縁体８１６の上面の高さと一致または概略一致する。
　導電体８０５ａに、水素の拡散を低減する機能を有する導電性材料を用いることにより、導電体８０５ｂに含まれる水素などの不純物が、絶縁体８１６等を介して、酸化物８２０に拡散することを防ぐことができる。また、導電体８０５ａに、酸素の拡散を抑制する機能を有する導電性材料を用いることにより、導電体８０５ｂが酸化して導電率が低下することを抑制できる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、及び、酸化ルテニウムが挙げられる。導電体８０５ａは、上記導電性材料の単層構造または積層構造とすることができる。例えば、導電体８０５ａは、窒化チタンを有することが好ましい。
　また、導電体８０５ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。例えば、導電体８０５ｂは、タングステンを有することが好ましい。
　導電体８０５は、第２のゲート電極として機能することができる。その場合、導電体８０５に印加する電位を、導電体８６０に印加する電位と連動させず、独立して変化させることで、トランジスタ８００のしきい値電圧（Ｖｔｈ）を制御することができる。特に、導電体８０５に負の電位を印加することにより、トランジスタ８００のＶｔｈをより大きくし、オフ電流を低減することが可能となる。したがって、導電体８０５に負の電位を印加したほうが、印加しない場合よりも、導電体８６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
　酸化物８２０と接する絶縁体８２４は、例えば、酸化シリコンまたは酸化窒化シリコンを有することが好ましい。これにより、絶縁体８２４から酸化物８２０に酸素を供給し、酸素欠損を低減することができる。
　絶縁体８２４は、酸化物８２０と同様に、島状に加工することが好ましい。これにより、複数のトランジスタ８００を設ける場合、各トランジスタ８００が、ほぼ同程度の大きさの絶縁体８２４を有することになる。これにより、各トランジスタ８００において、絶縁体８２４から酸化物８２０に供給される酸素の量が、同程度になる。よって、基板面内でトランジスタ８００の電気特性のばらつきを抑制できる。ただし、これに限られず、絶縁体８２２と同様に、絶縁体８２４をパターン形成しない構成にすることもできる。
　導電体８４２ａ、導電体８４２ｂ、及び導電体８６０として、それぞれ、酸化しにくい導電性材料、または、酸素の拡散を抑制する機能を有する導電性材料を用いることが好ましい。当該導電性材料として、例えば、窒素を含む導電性材料、及び酸素を含む導電性材料が挙げられる。これにより、導電体８４２ａ、導電体８４２ｂ、及び導電体８６０の導電率が低下することを抑制できる。
　絶縁体８７１ａ及び絶縁体８７１ｂは、導電体８４２ａ２及び導電体８４２ｂ２の加工時にエッチングストッパとして機能し、導電体８４２ａ２及び導電体８４２ｂ２を保護する無機絶縁体である。また、絶縁体８７１ａ及び絶縁体８７１ｂは、導電体８４２ａ２及び導電体８４２ｂ２に接するため、導電体８４２ａ、８４２ｂを酸化させにくい、無機絶縁体であることが好ましい。絶縁体８７１ａ及び絶縁体８７１ｂは、例えば、窒化物絶縁体と、酸化物絶縁体との積層構造であることが好ましい。
　導電体８６０は、導電体８６０ａと、導電体８６０ａの上に配置された導電体８６０ｂと、を有することが好ましい。例えば、導電体８６０ａは、導電体８６０ｂの底面及び側面を包むように配置されることが好ましい。このとき、導電体８６０ａとして、酸化しにくい導電性材料、または、酸素の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体８６０ａが酸素の拡散を抑制する機能を有することにより、絶縁体８８５などに含まれる酸素により、導電体８６０ｂが酸化して導電率が低下することを抑制できる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化ルテニウムなどを用いることが好ましい。
　導電体８６０ｂは、導電性が高い導電体を用いることが好ましい。例えば、導電体８６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体８６０ｂは積層構造としてもよく、例えば、チタン、または窒化チタンと上記導電性材料との積層構造としてもよい。
　絶縁体８１６及び絶縁体８８５は、それぞれ、絶縁体８２２よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減できる。
　本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせることができる。
　本実施例では、本発明の一態様の表示システムが適用された電子機器を試作した。
　試作した電子機器９０の模式図を図３１Ａに示す。電子機器９０は、筐体９１、多関節アーム９３、取っ手９８Ｒ、取っ手９８Ｌ、及び緩衝部材９６などを有する。筐体９１は、多関節アーム９３を介して、支持棒９７と接続されている。緩衝部材９６は、ユーザの顔（額、頬など）に接触して周辺光（外光）を遮光する部分である。緩衝部材９６により外光が見えなくなるため、映像に集中できるだけでなく映像のコントラストが確保できることで、没入感を高めることができる。
　筐体９１には一対のレンズ９４、及びアイトラッキング用の一対のカメラ９５が設けられている。また、ここでは示さないが、筐体９１の内部には、一対の表示モジュールと、モーションセンシングのための加速度センサなどが設けられている。また、筐体９１はケーブルを介してコンピュータ、及びＦＰＧＡを備える回路モジュールと接続されている。コンピュータは、実施の形態１で例示した座標検出部及び画像生成部としてのプログラムを実行する。また、回路モジュールはデータ生成部としての機能を有するプログラムを実行する。
　電子機器９０は、取っ手９８Ｒと取っ手９８Ｌによって頭部に引き寄せ、覗くように使用することを想定した機器である。また電子機器９０は多関節アーム９３によって保持される。したがって、ハンズフリーで使用できるため衛生的であり、また、重量を感じることなく使用することができるため、子供からお年寄りまで体格に関わらず楽しむことができる。例えば、展示会などでのデモンストレーション、観光地などのエンターテインメント用途など、不特定多数の人が使用する場合に好適である。また医療用途では、ゴーグルの重量を頭部で支える必要がないため医師の肉体的な負担が減るだけでなく、医師が手術時にハンズフリーで使用可能であることから衛生面においても安全である。
　図３１Ｂには、試作した電子機器の正面側から見たときの写真を示している。
　レンズ９４の下方にはカメラ９５が取り付けられている。またレンズ９４を挟むように、一対の赤外光ＬＥＤ９９が配置されている。また、筐体９１には眼幅調整機構８１が設けられており、一対のレンズ９４の間隔を調整することができる。
　筐体９１の内部に配置した表示モジュールの仕様は以下のとおりである。筐体９１の内部に、当該表示モジュールを２枚搭載した。
Figure JPOXMLDOC01-appb-T000001
　試作した電子機器において、アイトラッキングにより測定された注視点の座標に合わせて、３２に分割された表示部ごとに解像度を変化させる、フォービエイテッド・レンダリングの動作を確認できた。
　本実施例で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせることができる。
８１：眼幅調整機構、９０：電子機器、９１：筐体、９３：多関節アーム、９４：レンズ、９５：カメラ、９６：緩衝部材、９７：支持棒、９８Ｌ：取っ手、９８Ｒ：取っ手、９９：赤外光ＬＥＤ、５００：表示システム、５０１：視線検出部、５０２：姿勢検出部、５０３：座標検出部、５０４：画像生成部、５０５：データ生成部、５０６：表示モジュール、５０７Ａ：光学系、５０７Ｂ：光学系、５０７Ｃ：光学系、５０７：光学系、５１１：撮像部、５１２：光源、５１３：絶縁体、５１４：導電体、５１５：表示部、５１６：回路部、５２０Ｂ：画素、５２０Ｇ：画素、５２０Ｒ：画素、５２１：ブロック、５３１：レンズ群、５３２：レンズ群、５３３：レンズ、５３４：反射板、５３５：反射板、５３６：レンズ、５３７：導光板、５３８：反射板、５３９：反射板、５４１：基板、５４３：接着層、５４５：絶縁層、５５１：目、

Claims (8)

  1. 　表示モジュールと、視線検出部と、姿勢検出部と、座標検出部と、画像生成部と、データ生成部と、を有し、
    　前記表示モジュールは、複数のブロックに分割された表示部と、回路部と、を有し、
    　前記視線検出部は、ユーザの目及びその近傍を撮像し、画像情報を前記座標検出部に出力する機能を有し、
    　前記座標検出部は、前記画像情報から注視点の座標情報を生成し、前記画像生成部に出力する機能を有し、
    　前記姿勢検出部は、前記ユーザの頭部の向きを検出し、姿勢情報として前記画像生成部に出力する機能を有し、
    　前記画像生成部は、前記姿勢情報に基づいて第１の画像データを生成する機能と、前記座標情報に基づいて前記ブロックごとの解像度情報を生成する機能と、前記第１の画像データ及び前記解像度情報を前記データ生成部に出力する機能と、を有し、
    　前記データ生成部は、前記解像度情報に基づいて前記第１の画像データに対して前記ブロックごとに間引き処理を行った第２の画像データを生成し、前記表示モジュールに出力する機能を有し、
    　前記回路部は、前記第２の画像データの間引き処理が行われた前記ブロックの欠落データを補間する補間処理を行った第３の画像データを生成し、前記表示部に出力する機能を有し、
    　前記表示部は、前記第３の画像データに基づいて画像を表示する機能を有する、
    　表示システム。
  2. 　請求項１において、さらに光学系を有し、
    　前記光学系は、前記表示モジュールと、前記ユーザとの間に位置し、
    　前記光学系は、パンケーキレンズを有する、
    　表示システム。
  3. 　請求項１において、さらに光学系を有し、
    　前記光学系は、前記表示モジュールと、前記ユーザとの間に位置し、
    　前記光学系は、１以上のレンズと、２以上の反射板と、を有する、
    　表示システム。
  4. 　請求項１において、
    　前記視線検出部は、赤外光を発する光源と、赤外光に感度を有するカメラと、を有する、
    　表示システム。
  5. 　請求項４において、
    　前記カメラは、前記ユーザの目を斜め下方から撮像可能な位置に設けられる、
    　表示システム。
  6. 　請求項１において、
    　前記表示部は、画素回路を有し、
    　前記画素回路は、チャネルが形成される半導体層に酸化物半導体を含むトランジスタを有する、
    　表示システム。
  7. 　請求項６において、
    　前記表示モジュールは、さらに複数の駆動回路を有し、
    　前記駆動回路は、ゲートドライバ回路及びソースドライバ回路を有し、
    　前記表示部と、前記駆動回路とは、同一基板上に設けられ、且つ、互いに重畳して設けられる、
    　表示システム。
  8. 　請求項７において、
    　前記ソースドライバ回路は、チャネルが形成される半導体層にシリコンを含むトランジスタを有する、
    　表示システム。
PCT/IB2024/051302 2023-02-20 2024-02-13 表示システム Ceased WO2024176038A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020257023596A KR20250155511A (ko) 2023-02-20 2024-02-13 표시 시스템
JP2025501900A JPWO2024176038A1 (ja) 2023-02-20 2024-02-13
CN202480007796.5A CN120604288A (zh) 2023-02-20 2024-02-13 显示系统

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023-024456 2023-02-20
JP2023024456 2023-02-20

Publications (1)

Publication Number Publication Date
WO2024176038A1 true WO2024176038A1 (ja) 2024-08-29

Family

ID=92500302

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2024/051302 Ceased WO2024176038A1 (ja) 2023-02-20 2024-02-13 表示システム

Country Status (4)

Country Link
JP (1) JPWO2024176038A1 (ja)
KR (1) KR20250155511A (ja)
CN (1) CN120604288A (ja)
WO (1) WO2024176038A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018211673A1 (ja) * 2017-05-18 2018-11-22 株式会社ソニー・インタラクティブエンタテインメント 画像生成装置、画像表示システム、および画像生成方法
US20190180672A1 (en) * 2016-08-16 2019-06-13 Apple Inc. Foveated Display
JP2023016007A (ja) * 2021-07-20 2023-02-01 株式会社半導体エネルギー研究所 表示装置および電子装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000002856A (ja) 1998-02-25 2000-01-07 Semiconductor Energy Lab Co Ltd 情報処理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190180672A1 (en) * 2016-08-16 2019-06-13 Apple Inc. Foveated Display
WO2018211673A1 (ja) * 2017-05-18 2018-11-22 株式会社ソニー・インタラクティブエンタテインメント 画像生成装置、画像表示システム、および画像生成方法
JP2023016007A (ja) * 2021-07-20 2023-02-01 株式会社半導体エネルギー研究所 表示装置および電子装置

Also Published As

Publication number Publication date
JPWO2024176038A1 (ja) 2024-08-29
CN120604288A (zh) 2025-09-05
KR20250155511A (ko) 2025-10-30

Similar Documents

Publication Publication Date Title
JP7768909B2 (ja) 眼鏡型またはゴーグル型の電子機器
KR20240033247A (ko) 전자 장치
JP7778722B2 (ja) 表示システム
WO2024201262A1 (ja) 半導体装置及び半導体装置の作製方法
WO2024141879A1 (ja) 半導体装置
US12449898B2 (en) Electronic device
WO2024176038A1 (ja) 表示システム
WO2022153146A1 (ja) 表示装置および電子機器
TWI899425B (zh) 半導體裝置及電子裝置
US20240402489A1 (en) Electronic device
US12499828B2 (en) Electronic device
US20250123483A1 (en) Electronic device
WO2024141889A1 (ja) 電子機器
WO2024141887A1 (ja) 半導体装置
WO2024141865A1 (ja) 半導体装置、及び、半導体装置の作製方法
WO2024161260A1 (ja) 半導体装置、及び、半導体装置の作製方法
JP2024158715A (ja) 半導体装置、及び、半導体装置の作製方法
WO2025233764A1 (ja) 表示装置
WO2024121683A1 (ja) 半導体装置
WO2024154034A1 (ja) 表示装置
CN116802726A (zh) 半导体装置及电子设备
WO2022123390A1 (ja) 表示システムの動作方法
JP2025139661A (ja) 表示装置、画像データの処理方法
KR20250036823A (ko) 전자 기기
WO2024165955A1 (ja) 電子機器、およびその動作方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24759833

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2025501900

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202480007796.5

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 202480007796.5

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWP Wipo information: published in national office

Ref document number: 1020257023596

Country of ref document: KR