WO2023190336A1

WO2023190336A1 - 発光素子並びにその製造方法および製造装置

Info

Publication number: WO2023190336A1
Application number: PCT/JP2023/012194
Authority: WO
Inventors: 佳伸川口; 剛神川; 賢太郎村川
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2022-03-28
Filing date: 2023-03-27
Publication date: 2023-10-05
Anticipated expiration: 2024-09-28
Also published as: US20250212575A1; JPWO2023190336A1; DE112023001598T5

Abstract

発光素子は、第１側面を有し、第１型導電性を有する第１型半導体部と、第１型半導体部の下方に位置する活性部と、第２型導電性を有し、活性部の下方から前記第１型半導体部の側方に至るように配された第２型半導体部と、を含む発光体と、（ｉｉ）導電性接合材と、（ｉｉｉ）発光体の下方に位置し、第１型半導体部が活性部よりも上側に位置するように、導電性接合材を介して発光体を支持する支持体と、を備えている。

Description

発光素子並びにその製造方法および製造装置

　本開示は発光素子等に関する。

　一般に、発光ダイオード等の発光素子は、個片化された発光体（ダイと称されることがある）を基板等の支持体に実装して製造されることがある。例えば、成長用基板上で半導体層を積層して形成された発光体の表面側の電極と支持体の電極とを、はんだ等の導電性接合材を介して接合する（いわゆるフリップチップボンディングする）実装方式が知られている（特許文献１を参照）。このような実装方式は「ジャンクションダウン実装」とも称される。

日本国特開２０１２－１５１１８２号公報

　本開示の一態様における発光素子は、第１側面を有し、第１型導電性を有する第１型半導体部と、前記第１型半導体部の下方に位置する活性部と、第２型導電性を有し、前記活性部の下方から前記第１型半導体部の側方に至るように配された第２型半導体部と、を含む発光体と、導電性接合材と、前記発光体の下方に位置し、前記第１型半導体部が前記活性部よりも上側に位置するように、前記導電性接合材を介して前記発光体を支持する支持体と、を備えている。

　また、本開示の一態様における発光素子の製造方法は、ベース基板上に第１側面を有する第１型半導体部が形成された半導体基板を準備する工程と、前記第１型半導体部の上方に活性部を形成する工程と、前記活性部の上方から前記第１型半導体部の側方に至るように配された第２型半導体部を形成する工程と、支持基板を準備する工程と、前記第１型半導体部、前記活性部、および前記第２型半導体部それぞれの少なくとも一部を含む発光体を、前記第１型半導体部が前記活性部よりも上側に位置するように、導電性接合材を介して前記支持基板に接合する工程とを含む。

　また、本開示の一態様における発光素子の製造方法は、ベース基板上に第１型半導体部、活性部および第２型半導体部がこの順に形成された半導体基板を準備する工程と、前記第１型半導体部、前記活性部および前記第２型半導体部の少なくとも１つの側面に絶縁膜を形成する工程と、支持基板を準備する工程と、前記第１型半導体部、前記活性部、および前記第２型半導体部それぞれの少なくとも一部を含む発光体を、前記第１型半導体部が前記活性部よりも上側に位置するように、導電性接合材を介して前記支持基板に接合する工程とを含む。

本開示の一実施形態における発光素子の構成を概略的に示す断面図である。発光体を支持体にジャンクションダウン実装するプロセスの一例について模式的に説明するための斜視図である。本開示の一実施形態における発光素子の製造方法の一例を示す断面図である。本開示の一実施形態における発光素子の製造方法の一例を概略的に示す平面図である。本開示の一実施形態における発光素子の製造方法の一例を示すフローチャートである。本開示の一実施形態における発光素子の製造装置の一例を示すブロック図である。本開示の一実施形態の別構成例における発光素子を示す断面図である。本開示の一実施形態の別構成例における発光素子を示す断面図である。本開示の一実施形態の別構成例における発光素子を示す断面図である。実施例１における発光体の構成を示す斜視図である。光共振器の構成を示す斜視図である。活性部の構成を示す平面図である。活性部の構成を示す平面図である。実施例１における発光体の構成を示す断面図である。実施例１における発光素子の製造方法を概略的に示すフローチャートである。実施例１における発光素子に含まれる発光体の製造方法を概略的に示す平面図である。実施例１における発光素子の製造方法を概略的に示す断面図である。実施例１における発光素子の製造方法を概略的に示す断面図である。テンプレート基板の構成例を示す断面図である。支持基板の構成の一例を示す平面図である。支持基板に複数の発光体が接合された状態の発光基板を模式的に示す斜視図である。分断後のバー状の発光基板の一例を示す斜視図である。実施例１における発光素子の構成を示す斜視図である。実施例１における発光素子の構成を示す断面図である。実施例１の別例における発光素子の構成を示す斜視図である。実施例１の別例における発光素子の構成を示す断面図である。実施例１の別例における発光素子の製造方法を概略的に示す断面図である。実施例２における発光素子の製造方法を概略的に示すフローチャートである。実施例２における発光素子の製造方法を概略的に示す断面図である。実施例２における発光素子の製造方法を概略的に示す平面図である。実施例２の別例における発光素子の製造方法を概略的に示す平面図である。ベース半導体部の横方向成長の一例を示す断面図である。実施例３における発光素子の製造方法を概略的に示す断面図である。実施例４における発光素子の製造方法を概略的に示すフローチャートである。実施例４における発光素子の製造方法を概略的に示す断面図である。実施例４における発光素子の製造方法を概略的に示す断面図である。実施例５における発光体の構成を示す斜視図である。実施例５における発光体の部分断面図である。実施例５における発光体の部分平面図である。実施例５における発光素子の製造方法を概略的に示す平面図である。実施例５の別例における発光素子の製造方法を概略的に示す平面図である。実施例６における発光素子の製造方法を概略的に示す平面図である。

　以下、本開示の実施の形態について図面を参照して説明する。なお、以下の記載は本開示の趣旨をよりよく理解させるためのものであり、特に指定のない限り、本開示を限定するものではない。本明細書において特記しない限り、数値範囲を表す「Ａ～Ｂ」は、「Ａ以上Ｂ以下」を意味する。また、本出願における各図面に記載した構成の形状および寸法（長さ、幅等）は、実際の形状および寸法を必ずしも反映させたものではなく、図面の明瞭化および簡略化のために適宜変更している。換言すれば、図面において、各部材のサイズ等を適宜誇張して示している場合がある。

　〔発光素子〕
　図１は、本開示の一実施形態における発光素子の構成を概略的に示す断面図である。図１に示すように、本実施形態における発光素子３０は、発光体２０と、導電性を有する接合材（導電性接合材）ＣＡと、接合材ＣＡを介して発光体２０を支持する支持体ＳＴ（例えばサブマウント）とを備えている。

　発光体２０は、（ｉ）第１側面ＦＳを有し、第１型導電性を有する第１型半導体部Ｓ１と、（ｉｉ）第１型半導体部Ｓ１の下方に位置する活性部ＡＰと、（ｉｉｉ）第２型導電性を有し、活性部ＡＰの下方から第１型半導体部Ｓ１の側方に至るように配された第２型半導体部Ｓ２と、を含む。ここでは、発光体２０から支持体ＳＴへの方向を下方向（Ｚ１軸方向負側）とする。支持体ＳＴは、発光体２０の下方に位置し、第１型半導体部Ｓ１が活性部ＡＰよりも上側に位置するように、接合材ＣＡを介して発光体２０を支持する。

　第１型半導体部Ｓ１が第１型半導体層であってよく、第２型半導体部Ｓ２が第２型半導体層であってよく、活性部ＡＰが活性層であってもよい。発光体２０は例えば半導体レーザダイオード（端面発光型または面発光型のレーザダイオード）であってよく、発光ダイオードであってもよい。第１型半導体部Ｓ１はｎ型導電性を有していてよく、第２型半導体部Ｓ２はｐ型導電性を有していてよい。これに限定されず、第１型半導体部Ｓ１がｐ型導電性を有し、第２型半導体部Ｓ２がｎ型導電性を有していてもよい。

　第１型半導体部Ｓ１および第２型半導体部Ｓ２は、窒化物半導体（例えば、ＧａＮ系半導体）を含んでいてよい。窒化物半導体は、例えば、ＡｌｘＧａyＩｎｚＮ（０≦ｘ≦１；０≦ｙ≦１；０≦ｚ≦１；ｘ＋ｙ＋ｚ＝１）と表すことができ、具体例として、ＧａＮ系半導体、ＡｌＮ（窒化アルミニウム）、ＩｎＡｌＮ（窒化インジウムアルミニウム）、ＩｎＮ（窒化インジウム）を挙げることができる。ＧａＮ系半導体とは、ガリウム原子（Ｇａ）および窒素原子（Ｎ）を含む半導体であり、典型的な例として、ＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、ＩｎＧａＮを挙げることができる。

　第１型半導体部Ｓ１は、ノンドープ型（ｉ型）の半導体部を含んでいてもよい。第１型半導体部Ｓ１は、ドープ型の半導体部を含んでいてよい。第１型半導体部Ｓ１における活性部ＡＰと接する部分はドナーを含むｎ型の半導体部であってよい。第２型半導体部Ｓ２は、ノンドープ型（ｉ型）の半導体部を含んでいてもよい。例えば、第２型半導体部Ｓ２における活性部ＡＰと接する部分が、ノンドープ型（ｉ型）の半導体部となっていてもよい。

　第１型半導体部Ｓ１と支持体ＳＴとの間において、発光体２０の第１型半導体部Ｓ１、活性部ＡＰ、および第２型半導体部Ｓ２が積層している方向をＺ１軸方向とする。第１型半導体部Ｓ１のＺ１軸方向における厚さは、第２型半導体部Ｓ２のＺ１軸方向における厚さよりも大きい。第１型半導体部Ｓ１は、結晶成長用基板を含んでいてもよく、この場合、第１型半導体部Ｓ１のＺ１軸方向における厚さは、第２型半導体部Ｓ２のＺ１軸方向における厚さよりも大幅に大きい。

　本実施形態における発光素子３０では、両面電極構造を有する発光体２０（ダイ）が、支持体ＳＴ（搭載基板等）にジャンクションダウン実装（フェイスダウン実装）されている。ジャンクションダウン実装とは、支持体ＳＴと第１型半導体部Ｓ１との間に活性部ＡＰが位置するように、発光体２０を支持体ＳＴに実装する形式である。一般に、ジャンクションダウン実装には放熱性を高めることができるという利点がある。発熱部であると考えられる活性部ＡＰを、放熱部材としても機能する支持体ＳＴに近づけられるためである。

　発光体２０は、第２型半導体部Ｓ２の下方に位置する第１電極Ｅ１と、第１型半導体部Ｓ１の上方に位置する第２電極Ｅ２とを有していてよい。支持体ＳＴは、基体部ＢＰと、基体部ＢＰの上方に位置する第１パッド部Ｐ１および第２パッド部Ｐ２を有していてよい。基体部ＢＰは、支持体ＳＴの本体部（例えば基板）であってよい。第１パッド部Ｐ１と第１電極Ｅ１とは接合材ＣＡを介して互いに電気的に接続されていてよい。第２パッド部Ｐ２と第２電極Ｅ２とは、ワイヤまたは導電膜等（図示省略）によって互いに電気的に接続されていてよい。

　第１型半導体部Ｓ１の第１側面ＦＳは、第１型半導体部Ｓ１の幅方向（Ｘ軸方向）に向かい合う２つの側面の一方であってよい。第１型半導体部Ｓ１の幅方向（Ｘ軸方向）は窒化物半導体結晶のａ軸方向であってよい。発光体２０が両面電極構造を有する場合、第１側面ＦＳは、第１型半導体部Ｓ１におけるＸ軸方向に向かい合う２つの側面のうち第２パッド部Ｐ２から遠い側の側面であってよい。第２型半導体部Ｓ２は、第１型半導体部Ｓ１よりも厚みが小さくてよい。第２型半導体部Ｓ２は、少なくとも一部が第１側面ＦＳに接していてよい。

　接合材ＣＡは、流動性を有していてよく、第１側面ＦＳの側方に位置する第２型半導体部Ｓ２に沿って遡上していてよい。発光素子３０は、図１に示す例に限定されず、第２型半導体部Ｓ２に沿って接合材ＣＡが遡上していなくてもよい。

　第２型半導体部Ｓ２に沿って遡上する接合材ＣＡのＺ１軸方向正側（支持体ＳＴから遠い側）における端部をＥＰ１と称する。図１に示すようなＹ軸方向に直交する断面において、第２型半導体部Ｓ２の下側（Ｚ１軸方向負側）表面における第１側面ＦＳ側の端点をＥＰ２と称する。Ｚ１軸方向における、上記端部ＥＰ２の位置を基準として、上記端部ＥＰ２よりも上側の上記端部ＥＰ１の位置を接合材ＣＡの遡上高さＨ１と称する。

　本実施形態における発光素子３０では、遡上高さＨ１が第１型半導体部Ｓ１の下面レベルＬＶを超えていてよい。下面レベルＬＶは、Ｚ１軸方向における、第１型半導体部Ｓ１と活性部ＡＰとの境界の位置に対応する。

　第１型半導体部Ｓ１および活性部ＡＰの積層方向に対応するＺ１軸方向に沿って発光素子３０を視ることを「平面視」と呼ぶことができる。平面視において、発光体２０の幅方向（Ｘ軸方向）における接合材ＣＡの２つの端部をそれぞれエッジＥＤ１およびエッジＥＤ２とする。エッジＥＤ１は、接合材ＣＡにおける第１側面ＦＳ側の端部である。発光素子３０は、平面視において、エッジＥＤ１およびエッジＥＤ２の少なくともいずれかの一部が、発光体２０からはみ出していてよい。本実施形態における発光素子３０は、発光体２０のＸ軸方向における幅Ｗ１よりも、Ｘ軸方向におけるエッジＥＤ１とエッジＥＤ２との距離である接合材ＣＡの幅Ｗ２の方が大きくてよい。

　本実施形態における発光素子３０について、本開示の知見の概略的な説明と併せて、さらに詳細に説明すれば以下のとおりである。

　一般に、例えば発光素子の一種である端面発光型レーザダイオード（以下、レーザ素子）は、以下のようにして形成されることがある。先ず、成長用基板（例えばｎ型半導体を含む基板）上に各種の半導体層を積層し、リッジ構造および電極等を形成する。これにより、デバイス構造を有するレーザウエハを作製する。そして、例えば成長用基板を研磨して薄化した後、レーザウエハを劈開（一次劈開）することによって細長い直方体形状のレーザバーを形成する。次いで、レーザバーの共振器端面にコーティングを施した後、レーザバーを劈開（二次劈開）して分断する。これによりレーザ体（発光体）を形成する。その後、レーザ体をサブマウントに実装してレーザ素子を製造する。

　上記のような一般的な手法により製造される従来のレーザ素子について以下のことが言える。本実施形態の発光素子３０の部材名称および符号を用いて説明すれば、従来のレーザ素子では、レーザバーの分割（劈開）によってレーザ体の幅方向における側面が形成される。この場合、レーザ体の第１側面ＦＳが露出する。そのため、接合材ＣＡが遡上して第１側面ＦＳに接触すると、第１型半導体部Ｓ１と第１電極Ｅ１との間に短絡が生じ得る。このことは、レーザ体を支持体ＳＴにジャンクションダウン実装する場合に、より一層生じ易くなる。これは、第１型半導体部Ｓ１の下面レベルＬＶと支持体ＳＴとの距離が小さくなり、その結果、接合材ＣＡの遡上高さＨ１が下面レベルＬＶを超えやすくなるためである。

　従来、上記のような問題に対して、例えば、接合材ＣＡの幅よりもレーザ体の幅を大幅に広くする、または、接合材ＣＡ若しくは第１電極Ｅ１の幅を狭くする、といった対策が講じられることがある。しかしながら、レーザ体を小型化すると、接合材ＣＡの幅を狭くするほど、レーザ体とサブマウントとの間に接合不良を生じる可能性が高くなる。そのため、接合材ＣＡの幅を狭くすることには限界がある。また、接合材ＣＡまたは第１電極Ｅ１の幅を狭くしたとしても、ジャンクションダウン実装時に、接合材ＣＡにはレーザ体の側面方向に向かうように変形が生じる。これは、レーザ体と支持体ＳＴとに荷重を掛けて接合する際に、接合材ＣＡが押圧されて変形するためである。その結果、接合材ＣＡがレーザ体の側面を遡上する（レーザ体の側面に回り込む）可能性がある。

　或いは、ジャンクションアップ実装とすることによれば、第１型半導体部Ｓ１の厚さが比較的厚いことから、接合材ＣＡが遡上してもｐ－ｎ短絡が比較的生じ難くなる。しかし、そのような対策は、本実施形態における発光素子３０のようにジャンクションダウン実装を行うことを前提とする場合には適用できない。

　また、レーザバーを分割した後の従来のレーザ体に対して、第１側面ＦＳを保護する絶縁膜を形成することも理論上は考えられる。しかし、レーザ体の電極を覆うことなく第１側面ＦＳを覆うように絶縁膜を多数のレーザ体に対して一括で形成することは、プロセス的に非常に困難である。

　本実施形態における発光素子３０について、図２および図３を参照して、さらに説明すれば以下のとおりである。図２は、発光体を支持体にジャンクションダウン実装するプロセスの一例について模式的に説明するための斜視図である。図３は、本実施形態における発光素子の製造方法の一例を示す断面図である。図２では、図示の平明化のために、発光体２０の構造を簡略化して示しているとともに、接合材ＣＡにハッチングを付している。

　図２に示すように、支持体ＳＴ上における発光体２０が実装される位置に対応して、第１パッド部Ｐ１上に接合材ＣＡが配置される。支持体ＳＴは後述する支持基板ＳＫ（図１７等参照）の一部分であってもよい。接合材ＣＡは、加熱流動性、加圧硬化性、熱硬化性、および光硬化性の少なくとも１つを有する導電性材料で構成されていてよい。

　発光体２０を接合する前の時点において、第１パッド部Ｐ１上に配置された接合材ＣＡは、或る程度の厚さ（Ｚ１軸方向における高さ）を有する。接合材ＣＡの厚さは、第２型半導体部Ｓ２の厚さよりも大きくてよい。例えば、接合材ＣＡの厚さは約５μｍであり、第２型半導体部Ｓ２の厚さは約０．５μｍであり得る。接合材ＣＡは、第１パッド部Ｐ１との濡れ性の方が、基体部ＢＰとの濡れ性よりも大きい。発光体２０を支持体ＳＴにジャンクションダウン実装する際、接合材ＣＡは第１パッド部Ｐ１上に濡れ広がる。

　発光体２０の幅Ｗ１は例えば１２０μｍ以下であってよく、１００μｍ以下であってよく、８０μｍ以下であってよく、６０μｍ以下であってよい。発光体２０の幅Ｗ１の下限は特に限定されないが、幅Ｗ１は、例えば４０μｍ以上であってよい。接合材ＣＡの幅Ｗ３は、接合不良の可能性を低減する観点から、例えば１０μｍ以上であってよい。接合材ＣＡの幅Ｗ３は、幅Ｗ１よりも小さくてよく、幅Ｗ１と同等であってもよく、幅Ｗ１より大きくてもよい。

　発光体２０を支持体ＳＴに接合する前の時点において、発光体２０は、例えば一般的な保持手段（コレット等）によって保持されていてもよく、成長用基板によって保持されていてもよい（例えば図３を参照）。発光体２０におけるＸ軸方向に向かい合う２つの側面を側面２０Ｔ１・２０Ｔ２と称し、発光体２０におけるＹ軸方向の端面を端面２０Ｆと称する。以下では側面２０Ｔ１・２０Ｔ２を側面２０Ｔと総称することがある。

　発光素子３０では、発光体２０の側面２０Ｔに沿って接合材ＣＡが遡上し得る。図２に示す例では、側面２０Ｔ１に沿って接合材ＣＡが遡上するとともに、側面２０Ｔ２に沿って接合材ＣＡが遡上し得る。本実施形態における発光素子３０では、遡上した接合材ＣＡと第１型半導体部Ｓ１（の第１側面ＦＳ）との間に第２型半導体部Ｓ２が存在する（図１を参照）。そのため、第１電極Ｅ１と第１型半導体部Ｓ１とが接合材ＣＡを介して短絡する可能性を効果的に低減することができる。

　また、発光体２０が例えば半導体レーザダイオードである場合、端面２０Ｆには共振器端面が形成されており、第２型半導体部Ｓ２によって覆われていない。発光素子３０は、Ｙ軸方向において第１パッド部Ｐ１に対して端面２０Ｆが出っ張る（せり出す）位置となるように、発光体２０が支持体ＳＴにジャンクションダウン実装されていてもよい。第１パッド部Ｐ１は薄厚のため図２では第１パッド部Ｐ１の端面についての図示を省略している。発光素子３０は、Ｙ軸方向において、第１パッド部Ｐ１の端面から発光体２０の端面２０Ｆまでの距離Ｌ１０を有していてよく、この場合、接合材ＣＡが端面２０Ｆに沿って遡上する可能性を低減できる。

　なお、発光体２０は、２つの側面２０Ｔのうち第２パッド部Ｐ２に近い側（Ｘ軸方向負側）の側面２０Ｔ２が、Ｘ軸方向において第１パッド部Ｐ１に対してせり出す位置になっていてもよい。この場合、側面２０Ｔ２に沿って接合材ＣＡが遡上する可能性を低減し得る。その一方で、接合材ＣＡは、側面２０Ｔ１に沿って遡上し得る。

　接合材ＣＡは、流動性を有していてよく、典型的にははんだであってよい。接合材ＣＡは、例えばはんだパンプであってよく、印刷、蒸着、またはスパッタにより成膜されたはんだ薄膜であってもよい。

　流動性を有する接合材ＣＡを用いることにより、例えば、以下のような利点がある。すなわち、図３に示すように、複数の発光体２０を有する半導体基板１０と、支持基板ＳＫとを用いて、２個以上の発光体２０を１個の支持基板ＳＫに１回の工程で同時に転写する場合がある。後述する実施例において詳細に説明するが、半導体基板１０は、主基板１と、下地部４と、複数の発光体２０とを有していてよい。図３に示す例では、発光体２０に含まれる第１型半導体部Ｓ１の少なくとも一部は、ＥＬＯ（Epitaxial Lateral Overgrowth）法によって形成されていてよい。

　発光体２０と下地部４との境界から、第１電極Ｅ１における支持基板ＳＫ側の表面までの距離を各発光体２０の高さＨ２とする。複数の発光体２０は、それぞれ高さＨ２が多少異なり得る。接合材ＣＡが流動性を有することによって、高さＨ２に違いを有する場合であっても、２個以上の発光体２０を、ベース基板ＢＫから離隔して支持基板ＳＫに一度に転写し易くできる。支持基板ＳＫに発光体２０を転写した後、基体部ＢＰを分割してもよい。これにより、支持体ＳＴに少なくとも１つの発光体２０がジャンクションダウン実装された発光素子３０を形成できる。

　接合材ＣＡが流動性を有する場合、発光体２０と支持基板ＳＫとを互いに近接させて荷重を印加した際に、接合材ＣＡの存在範囲の制御性は低下し得る。発光体２０の幅Ｗ１が小さい場合等には、接合材ＣＡが発光体２０の側面２０Ｔを遡上し易くなる。接合材ＣＡの幅Ｗ３を狭くすると、接合力の低下および実装精度（位置合わせ）の高度化が要求される等により、転写歩留まりが低下し得る。

　本実施形態における発光素子３０では、接合材ＣＡが発光体２０の側面２０Ｔを遡上した場合であっても、遡上した接合材ＣＡと第１型半導体部Ｓ１（の第１側面ＦＳ）との間に第２型半導体部Ｓ２が存在する（図１を参照）。そのため、接合材ＣＡの幅Ｗ３の大きさを確保しつつ、第１電極Ｅ１と第１型半導体部Ｓ１とが接合材ＣＡを介して短絡する可能性を効果的に低減することができる。

　また、本実施形態における発光素子３０では、接合材ＣＡが発光体２０の側面２０Ｔを遡上している（側面２０Ｔに回り込んでいる）ことにより、以下のような利点も有する。すなわち、接合材ＣＡを介した支持基板ＳＫと発光体２０との接合力を向上させることができるとともに、発光体２０を接合材ＣＡによって抑え込むことができる。接合材ＣＡが側面２０Ｔの一部に接することによって発光体２０を少なくとも部分的に抱える形（ホールドするような形）となる場合、支持基板ＳＫと発光体２０との接合強度が向上する。このため、ベース基板ＢＫから発光体２０を離隔する際に、接合材ＣＡと発光体２０とが分離し難く、したがって、ベース基板ＢＫから発光体２０を離隔させ易くなる。また、発光体２０の放熱性を向上させ易くできる。接合材ＣＡの遡上高さＨ１が第１型半導体部Ｓ１の下面レベルＬＶを超えることによって、上記のような効果がさらに顕著となる。

　〔発光素子の製造方法〕
　図４は、本実施形態における発光素子の製造方法の一例を概略的に示す平面図である。図５は、本実施形態における発光素子の製造方法の一例を示すフローチャートである。図４に示す例では、発光体２０は両面電極構造を有するレーザ体であってよい。その他の各種の発光体２０の製造方法については実施例として後述する。図４では、図示の平明化のために、平面図における各部材について、図１等に示す断面図の各部材と同一のハッチングを付している。

　図４および図５に示すように、本実施形態における発光素子３０の製造方法は、ベース基板ＢＫ上に第１側面ＦＳを有する第１型半導体部Ｓ１が形成された半導体基板１０を準備する工程と、第１型半導体部Ｓ１の上方に活性部ＡＰを形成する工程と、活性部ＡＰの上方から第１型半導体部Ｓ１の側方に至るように配された第２型半導体部Ｓ２を形成する工程と、を含む。

　図４では、ベース基板ＢＫ上に第１型半導体部Ｓ１等の層が積層されており、この積層方向を上方向（Ｚ２軸方向正側）とする。Ｚ２軸は前述の図１等に記載のＺ１軸に対して向きが反転していてよい。例えば図３に示すようなジャンクションダウン実装をする場合、支持基板ＳＫに対して半導体基板１０の上下が反転する。このことに対応して、本明細書における以下の説明では、説明の対象に応じて、Ｘ－Ｙ－Ｚ１軸およびＸ－Ｙ－Ｚ２軸を使い分けることがある。Ｘ－Ｙ－Ｚ軸それぞれにおける正負の向きは本質的な意味を必ずしも有しないが、説明の便宜上、本明細書では、Ｘ軸を回転軸にして半導体基板１０を反転させて支持基板ＳＫにジャンクションダウン実装することとし、Ｘ軸およびＹ軸を共通して用いる。

　半導体基板１０は、Ｘ軸方向に並べて配された複数のバー状の第１型半導体部Ｓ１を有していてよい。第１型半導体部Ｓ１は、Ｙ軸方向を長手方向とする長手形状を有していてよい。第１型半導体部Ｓ１は、ＥＬＯ法によって形成された横方向成長部と、当該横方向成長部の上方に一般的なエピタキシャル成長によって形成された縦方向成長部（リグロース部）とを含んでいてもよい。

　半導体基板１０は、隣接する第１型半導体部Ｓ１の間にギャップＧＰを有していてよい。ギャップＧＰに入り込むように第２型半導体部Ｓ２が形成される条件とすることにより、第１側面ＦＳの少なくとも一部を覆うように第２型半導体部Ｓ２を形成することができる。

　ギャップＧＰは、ＥＬＯ法によって第１型半導体部Ｓ１の少なくとも一部を形成する場合に、ＥＬＯ法により成長する隣り合う結晶体が互いに会合する前に横方向成長を停止させることにより形成された空間であってよい。或いは、ギャップＧＰは、プレート状に形成された第１型半導体部Ｓ１をエッチングすることにより形成されたトレンチであってもよい。また、ベース基板ＢＫは、第１型半導体部Ｓ１を形成するために用いられる成長用基板であってよい。ベース基板ＢＫは、支持基板ＳＫに発光体２０を転写する際に、発光体２０が離隔可能となっていればよい。ベース基板ＢＫは、例えば、ベース基板ＢＫがＳｉ基板あるいはＳｉＣ基板とシード層（例えば、ＧａＮ系半導体）とを含んでいてもよいし、ベース基板ＢＫがＧａＮ系の自立基板（単結晶基板）であってもよい。

　第１型半導体部Ｓ１は、Ｘ軸方向に向かい合う２つの側面の一方である第１側面ＦＳと、他方である第２側面ＳＳとを有していてよい。第１側面ＦＳおよび第２側面ＳＳは、第１型半導体部Ｓ１の形成時の側面であって、窒化物半導体の結晶面にて構成されていてよい。本明細書において、結晶成長により自然に発生した面を「結晶面」と称し、エッチング等の加工により形成された面を「加工面」と称することがある。結晶の劈開によって生じた面は「劈開面」と称する。

　第２型半導体部Ｓ２は、活性部ＡＰの上方から、第１型半導体部Ｓ１における第１側面ＦＳの側の側方に至るように配されているとともに、活性部ＡＰの上方から、第１型半導体部Ｓ１における第２側面ＳＳの側の側方に至るように配されていてよい。

　発光体２０がレーザ体である場合、第２型半導体部Ｓ２にリッジ部（図示省略）が形成されていてよく、平面視において当該リッジ部と重なるように第１電極Ｅ１が形成されていてよい。本明細書において、「２つの部材が重なる」とは、各部材の厚み方向に視る平面視（透視的平面視を含む）において一方の部材の少なくとも一部が他の部材に重なることを意味しており、これらの部材が互いに接触していてもよいし、互いに接触していなくてもよい。

　第１電極Ｅ１は、コンタクト電極および補助電極（パッド電極と称されることもある）を有していてもよい。第２型半導体部Ｓ２の上方に、Ｙ軸方向に並ぶ複数の第１電極Ｅ１を形成してもよい。第１型半導体部Ｓ１、活性部ＡＰ、第２型半導体部Ｓ２、および第１電極Ｅ１を含む長手形状の積層体ＬＢに複数の開溝部ＧＳを形成する。これにより、積層体ＬＢを複数の発光体２０に分割する。開溝部ＧＳは、積層体ＬＢの劈開によって形成された間隙空間であってよく、積層体ＬＢをエッチングすることによって形成された間隙空間であってもよい。

　本実施形態における発光素子３０の製造方法では、さらに、支持基板ＳＫを準備する工程と、第１型半導体部Ｓ１、活性部ＡＰ、および第２型半導体部Ｓ２それぞれの少なくとも一部を含む発光体２０を、第１型半導体部Ｓ１が活性部ＡＰよりも上側に位置するように、接合材（導電性接合材）ＣＡを介して支持基板ＳＫに接合する工程とを含む。これらの工程については、前述の説明および図３等を参照して理解することができるため繰り返して説明することは省略する。発光体２０が両面電極構造である場合、発光体２０を支持基板ＳＫに転写した後、発光体２０における第１電極Ｅ１が設けられている側とは反対側の面に、第１型半導体部Ｓ１と電気的に接続する第２電極Ｅ２を形成することができる。その後、第２電極Ｅ２と第２パッド部Ｐ２とを導電膜等を用いて電気的に接続することができる。

　〔製造装置〕
　図６は、本実施形態における発光素子の製造装置の一例を示すブロック図である。図６の製造装置４０は、半導体基板１０を準備する装置４０Ａ、活性部ＡＰを形成する装置４０Ｂ、第２型半導体部Ｓ２を形成する装置４０Ｃ、支持基板ＳＫを準備する装置４０Ｄ、発光体２０を支持基板ＳＫに接合する装置４０Ｅ、および装置４０Ａ～４０Ｅを制御する装置４０Ｆを有していてもよい。また、製造装置４０は、後述する実施例において説明する各種の具体的な工程を実行するための装置を適宜含んでいてよい。

　装置４０Ｂおよび装置４０Ｃには例えばＭＯＣＶＤ（Metal-Organic Chemical Vapor Deposition）装置を用いることができる。製造装置４０は、スパッタ装置またはフォトリソグラフィ装置を適宜用いてよい。

　装置４０Ｆがプロセッサおよびメモリを含んでいてもよい。装置４０Ｆは、例えば、内蔵メモリ、通信可能な通信装置、またはアクセス可能なネットワーク上に格納されたプログラムを実行することで装置４０Ａ～４０Ｅを制御する構成でもよい。

　予め準備した半導体基板１０を用いる場合、製造装置４０は装置４０Ａを含んでいなくてよい。予め準備した支持基板ＳＫを用いる場合、製造装置４０は装置４０Ｄを含んでいなくてよい。

　〔別構成例〕
　図７Ａは本開示の一実施形態の別構成例における発光素子を示す断面図である。図７Ａに示すように、発光素子３０では、活性部ＡＰが第１型半導体部Ｓ１の下方から第１型半導体部Ｓ１の側方に至るように配されていてもよい。また、発光素子３０では、活性部ＡＰが第１型半導体部Ｓ１の下方から、第１型半導体部Ｓ１における第１側面ＦＳの側の側方に至るとともに第２側面ＳＳの側の側方に至るように配されていてもよい。活性部ＡＰの膜厚は非常に薄いため、図７Ａでは活性部ＡＰの厚さを誇張して示している。

　図７Ｂは本開示の一実施形態の別構成例における発光素子３０を示す断面図である。発光体２０は、第２型半導体部Ｓ２にリッジ部ＲＪが形成されていてよい。リッジ部ＲＪは、平面視で第１電極Ｅ１と重なる位置であってよく、第１電極Ｅ１は第１コンタクト電極Ｅ１１および第１補助電極Ｅ１２を含んでいてよい。発光素子３０では、リッジ部ＲＪの両側に絶縁膜ＤＦが設けられていてよく、絶縁膜ＤＦがリッジ部ＲＪを除く第２型半導体部Ｓ２の下方から第１型半導体部Ｓ１の側方に至るように配されていてもよい。また、発光素子３０では、絶縁膜ＤＦがリッジ部ＲＪを除く第２型半導体部Ｓ２の下方から、第１型半導体部Ｓ１における第１側面ＦＳの側の側方に至るとともに第２側面ＳＳの側の側方に至るように配されていてもよい。リッジ部ＲＪの両側に位置する絶縁膜ＤＦと、第１型半導体部Ｓ１の側方に位置する絶縁膜ＤＦとは互いに一体に（連続的に）形成されていてもよく、別個に形成されていてもよい。例えば、リッジ部ＲＪの両側および第２型半導体部Ｓ２の下側表面に絶縁膜ＤＦ（第１の絶縁膜）を形成した後、第１型半導体部Ｓ１の側方に位置する絶縁膜ＤＦ（第２の絶縁膜）を形成してもよい。

　発光素子３０は、第１側面ＦＳと絶縁膜ＤＦとの間に第２型半導体部Ｓ２が存在していてもよく、第２型半導体部Ｓ２が存在しなくてもよい。図７Ｂに示す例の発光素子３０は、仮に第１側面ＦＳの側方に第２型半導体部Ｓ２が存在しない場合であっても、第１側面ＦＳと接合材ＣＡとの間に絶縁膜ＤＦが存在する。これにより、第１電極Ｅ１と第１型半導体部Ｓ１とが接合材ＣＡを介して短絡する可能性を効果的に低減することができる。発光素子３０は、発光体２０が例えば発光ダイオードであり、図７Ｂに示す例においてリッジ部ＲＪを有さない構成であってもよい。

　図７Ｃは本開示の一実施形態の別構成例における発光素子３０を示す断面図である。第２型半導体部Ｓ２は、活性部ＡＰの下方から第１型半導体部Ｓ１の側方に至るように配されていればよく、第１型半導体部Ｓ１の側方において、第１側面ＦＳの全面にわたって位置していてもよく（図１参照）、第１側面ＦＳの一部を覆うように位置していてもよい。つまり、第１側面ＦＳは、その側方に第２型半導体部Ｓ２が位置していない部分があってよく、例えば第１側面ＦＳの一部が露出していてもよい。図７Ｃに示すようなＹ軸方向に直交する断面において、第１型半導体部Ｓ１の側方に位置する第２型半導体部Ｓ２のＺ１軸方向の高さを形成高さＨ３と称する。第１型半導体部Ｓ１の側方に位置する第２型半導体部Ｓ２のＺ１軸方向の上方の端部をＥＰ３と称し、形成高さＨ３は、Ｚ１軸方向における、第２型半導体部Ｓ２の下側の端部ＥＰ２の位置を基準として、上記端部ＥＰ２よりも上側の上記端部ＥＰ３の高さ位置である。

　本実施形態では、第２型半導体部Ｓ２が活性部ＡＰの下方から第１型半導体部Ｓ１の側方に至っている。すなわち、第２型半導体部Ｓ２が、活性部ＡＰの下方と、第１側面ＦＳの少なくとも一部の側方とに位置する。第２型半導体部Ｓ２が、活性部ＡＰの下方から端部ＥＰ３まで連続していてもよい。

　発光素子３０では、上記形成高さＨ３の大きさが、Ｚ１軸方向における第１型半導体部Ｓ１、活性部ＡＰ、および第２型半導体部Ｓ２の厚みの和Ｔ１よりも小さくてもよい。発光素子３０は、第２型半導体部Ｓ２の回り込み部分の到達位置（端部ＥＰ３の位置）が、接合材ＣＡの遡上位置（端部ＥＰ１の位置）よりも上方となっている。例えば、発光素子３０では、図７Ｃに示すようなＹ軸方向に直交する断面において、端部ＥＰ３の位置が、第１側面ＦＳの中央よりも上方であってよく、第１側面ＦＳの４分の１高さよりも上方であってよい。発光素子３０は、接合材ＣＡの遡上高さＨ１よりも第２型半導体部Ｓ２の形成高さＨ３が大きいことにより、第１電極Ｅ１と第１型半導体部Ｓ１とが接合材ＣＡを介して短絡する可能性を効果的に低減することができる。発光素子３０は、図７Ｃに示す例において、第１側面ＦＳの側方が絶縁膜ＤＦ（図７Ｂ参照）によって覆われていてもよい。発光素子３０は、第２側面ＳＳの側における構成（各部の配置関係）が、第１側面ＦＳについて上記したことと同じ構成となっていてよい。

　〔実施例１〕
　以下、本開示の一実施例について詳細に説明する。以下では、本開示の複数の実施例の各構成について図中同一または相当部分には同一符号を付して説明するが、格別の記載なき限り、上述した実施形態および後述する異なる実施例にて開示された技術的手段を適宜組み合わせて得られる形態についても、本開示の技術的範囲に含まれる。

　実施例１では、発光体２０が片面２電極構造を有するレーザ体（半導体レーザチップ）であり、発光素子３０がレーザ素子である例について説明する。以下では、説明の平明化のために、先ず発光体２０の構成について説明し、その後、発光素子３０についてその製造方法の説明と併せて説明する。

　（発光体）
　図８は、実施例１における発光体の構成を示す斜視図である。図９は、光共振器の構成を示す斜視図である。図１０Ａおよび図１０Ｂは活性部の構成を示す平面図である。図１１は、実施例１における発光体の構成を示す断面図である。

　図８～１１に示すように、実施例１における発光体２０は、第１型半導体部Ｓ１と、第１型半導体部Ｓ１の上方に位置する活性部ＡＰと、活性部ＡＰの上方から第１型半導体部Ｓ１の側方に至るように配された第２型半導体部Ｓ２とを含んでいてよい。第２型半導体部Ｓ２は、第１型半導体部Ｓ１の第１側面ＦＳの少なくとも一部を覆っていてよい。

　第１型半導体部Ｓ１、活性部ＡＰ、および第２型半導体部Ｓ２はそれぞれ窒化物半導体（例えばＧａＮ系半導体）を含んでいてよい。図８等では、Ｘ方向が窒化物半導体結晶（ウルツ鉱型構造）の＜１１－２０＞方向（ａ軸方向）、Ｙ方向が窒化物半導体結晶の＜１－１００＞方向（ｍ軸方向）、Ｚ２方向が窒化物半導体結晶の＜０００１＞方向（ｃ軸方向）である。第１型半導体部Ｓ１のａ軸方向に向かい合う２つの側面の一方である第１側面ＦＳと、他方である第２側面ＳＳとを有する。第２型半導体部Ｓ２は、活性部ＡＰの上方から、第１型半導体部Ｓ１における第１側面ＦＳの側の側方に至るとともに第２側面ＳＳの側の側方に至るように配されている。

　発光体２０は、リッジ構造（リッジ導波路構造）を有するレーザ体であり、第２型半導体部Ｓ２はリッジ部ＲＪを含む。発光体２０は、第１型半導体部Ｓ１、活性部ＡＰ、および第２型半導体部Ｓ２それぞれの少なくとも一部を含み、一対の共振器端面Ｆ１・Ｆ２を含む光共振器ＬＫを有する。第１型半導体部Ｓ１の第１側面ＦＳは、第１側面ＦＳの反対側に位置する第１型半導体部Ｓ１の第２側面よりもリッジ部ＲＪに近い。

　発光体２０は、アノードである第１電極Ｅ１と、カソードである第２電極Ｅ２とを備えていてよい。第１電極Ｅ１は第１コンタクト電極Ｅ１１と第１補助電極Ｅ１２とを含んでいてよい。図示を省略するが、第２電極Ｅ２は第２コンタクト電極および第２補助電極を含んでいてよい。

　第１型半導体部Ｓ１は、ベース半導体部Ｓ１１と、第１型部Ｓ１２とを含んでいてよい。ベース半導体部Ｓ１１は、ＥＬＯ法を用いて形成された部分を含んでいてよい。第１型部Ｓ１２は、ＥＬＯ法によってベース半導体部Ｓ１１を形成した後、ベース半導体部Ｓ１１の上方に例えばＭＯＣＶＤ法によってさらに形成された、第１型導電性を有する結晶部であってよい。ベース半導体部Ｓ１１と第１型部Ｓ１２とは互いに同型の導電性を有していてよい。実施例１では、第１型半導体部Ｓ１はドナーを有するｎ型半導体部を含み、第２型半導体部Ｓ２はアクセプタを有するｐ型半導体部を含む。

　第１型半導体部Ｓ１は、第１部（中央部）Ｂ１と、厚み方向（Ｚ２方向）に伸びた貫通転位ＫＤの密度（貫通転位密度）が第１部Ｂ１よりも小さい第２部（ウイング部）Ｂ２および第３部Ｂ３と、を含む。第２部（ウイング）Ｂ２は、ａ軸方向において第１部（中央部）Ｂ１よりも第１側面ＦＳに近い。第３部Ｂ３、第１部Ｂ１および第２部Ｂ２は、Ｘ方向にこの順に並び、第１部Ｂ１は、第３部Ｂ３および第２部Ｂ２の間に位置する。第１部Ｂ１は、ＥＬＯ法にてベース半導体部Ｓ１１を形成した際、マスクの開口部上に位置していた部分である（後述）。第２部Ｂ２および第３部Ｂ３の貫通転位密度は、第１部Ｂ１の貫通転位密度の１／５以下（例えば、５×１０^６／ｃｍ^２以下）であってよい。貫通転位は、第１型半導体部Ｓ１および第２型半導体部Ｓ２の表面または表面に平行な断面について、例えばＣＬ（Cathode Luminescence）測定を行うことにより観察可能である。

　第１型半導体部Ｓ１における第１型部Ｓ１２は、ベース半導体部Ｓ１１から上方に向かって、第１コンタクト部Ｓ１２１、第１クラッド部Ｓ１２２、および第１光ガイド部Ｓ１２３がこの順に形成されて成っていてよい。第２型半導体部Ｓ２は、活性部ＡＰから上方に向かって、第２光ガイド部Ｓ２１、電子ブロッキング部Ｓ２２、第２光クラッド部Ｓ２３、および第２コンタクト部Ｓ２４がこの順に形成されて成っていてよい。第２コンタクト部Ｓ２４上に第１コンタクト電極Ｅ１１が形成されていてよい。第１型部Ｓ１２に含まれる各部、活性部ＡＰ、および第２型半導体部Ｓ２に含まれる各部は、それぞれ層形状であってよい（例えば活性部ＡＰは活性層であってよい）。

　実施例１では、第２電極Ｅ２は、第１型半導体部Ｓ１に対して第１電極Ｅ１と同じ側に設けられる。第２電極Ｅ２は第１型半導体部Ｓ１と接触し、平面視において第１および第２電極Ｅ１・Ｅ２は重ならない。具体的には、第１型半導体部Ｓ１は活性部ＡＰおよび第２型半導体部Ｓ２よりもＸ方向の幅が大きく、第１型半導体部Ｓ１の露出部分に第２電極Ｅ２が形成されてよい。第１型半導体部Ｓ１、活性部ＡＰ、および第２型半導体部Ｓ２の一部をエッチング等で掘り込むことで、ベース半導体部Ｓ１１を露出させてもよい。また、第１型部Ｓ１２の第１コンタクト部Ｓ１２１を露出させてもよく、この場合、第１コンタクト部Ｓ１２１と接するように第２電極Ｅ２を設けてもよい。

　第１電極Ｅ１は、光共振器ＬＫの共振器長Ｌ１の方向（Ｙ方向）を長手方向とする形状を有する。第１電極Ｅ１のＹ方向の長さが共振器長Ｌ１よりも小さくてよく、この場合、積層体ＬＢ（図４参照）に開溝部ＧＳを形成して分割するときに第１電極Ｅ１がその妨げにならない。このことは第２電極Ｅ２についても同じであってよく、第２電極Ｅ２のＹ方向の長さが共振器長Ｌ１よりも小さくてよい。

　光共振器ＬＫは、例えば、第１型部Ｓ１２、活性部ＡＰ、第２光ガイド部Ｓ２１、電子ブロッキング部Ｓ２２、および第２光クラッド部Ｓ２３それぞれにおける、平面視で第１コンタクト電極Ｅ１１と重なる部分を含んでいてよい。

　一対の共振器端面Ｆ１・Ｆ２間の距離である共振器長Ｌ１は、２００〔μｍ〕以下であってよく、１５０〔μｍ〕以下であってよく、１００〔μｍ〕以下であってよい。共振器長Ｌ１の下限は、光共振器ＬＫが機能できる長さであればよく、特に限定されないが、例えば５０〔μｍ〕であってよい。

　一対の共振器端面Ｆ１・Ｆ２の少なくとも一方が、積層体ＬＢ（図４参照）を劈開することにより形成された発光体２０の端面２０Ｆに含まれていてよい。一対の共振器端面Ｆ１・Ｆ２のそれぞれが、窒化物半導体結晶（例えばＧａＮ系半導体結晶）のｍ面により形成されていてよい。

　発光体２０は、支持基板ＳＫ（図３参照）に転写された後に、共振器端面Ｆ１・Ｆ２それぞれを覆う反射鏡膜ＵＦ（例えば、誘電体膜）が形成されていてよい。光反射面側の共振器端面Ｆ２の光反射率は、共振器端面Ｆ１の光反射率よりも大きい。図８では図示していないが、反射鏡膜ＵＦは、第１型半導体部Ｓ１および第２型半導体部Ｓ２の劈開面（ｍ面）全体に形成することができる。

　光共振器ＬＫでは、活性部ＡＰ、第１光ガイド部Ｓ１２３、第１クラッド部Ｓ１２２の順に屈折率（光屈折率）が小さくなり、かつ、活性部ＡＰ、第２光ガイド部Ｓ２１、第２光クラッド部Ｓ２３の順に屈折率が小さくなる。したがって、第１電極Ｅ１から供給される正孔と第２電極Ｅ２から供給される電子とが活性部ＡＰ内で結合して生じた光は、光共振器ＬＫ（特に、活性部ＡＰ）内に閉じ込められ、活性部ＡＰにおける誘導放出および帰還作用によってレーザ発振が生じる。レーザ発振によって生じたレーザ光は、出射面側の共振器端面Ｆ１の光出射領域ＥＡから出射する。

　第２型半導体部Ｓ２は、平面視で第１コンタクト電極Ｅ１１と重なるリッジ部ＲＪ（畝部）を含み、リッジ部ＲＪには、第２光クラッド部Ｓ２３および第２コンタクト部Ｓ２４が含まれていてよい。リッジ部ＲＪはＹ方向を長手方向とする形状であり、リッジ部ＲＪの側面を覆うように、絶縁膜ＤＦが設けられる。第１コンタクト電極Ｅ１１のＸ方向の両端部が、平面視で絶縁膜ＤＦと重なっていてもよい。第１補助電極Ｅ１２は、平面視で第１電極Ｅ１および絶縁膜ＤＦと重なるように位置していてよい。絶縁膜ＤＦの屈折率は、第２光ガイド部Ｓ２１および第２光クラッド部Ｓ２３の屈折率よりも小さい。リッジ部ＲＪおよび絶縁膜ＤＦを設けることで、第１電極Ｅ１および第１型半導体部Ｓ１間の電流経路がアノード側で狭窄され、共振器ＬＫ内で効率的に発光させることができる。

　リッジ部ＲＪは、平面視において第１型半導体部Ｓ１の第２部Ｂ２（低転位部）と重なり、第１部Ｂ１と重ならない。こうすれば、第１電極Ｅ１から第２型半導体部Ｓ２および第１型半導体部Ｓ１を経て第２電極Ｅ２に到る電流経路は、平面視で第２部Ｂ２と重なる部分（貫通転位が少ない部分）に形成され、活性部ＡＰにおける発光効率が高められる。貫通転位は非発光再結合中心として作用するためである。

　実施例１における発光体２０は、片面２電極構造を有することにより、例えば支持基板ＳＫ（図３参照）にジャンクションダウン実装をする場合に、接合材ＣＡの幅に対する接合部分のサイズが比較的小さくなる。そのため、平面視において、発光体２０から接合材ＣＡのエッジＥＤ１がはみ出し易くなる。その結果、第１側面ＦＳを接合材ＣＡが遡上し易くなり得る。

　複数の第１型半導体部Ｓ１の間に形成されるギャップＧＰに第２型半導体部Ｓ２の成膜の原料が入り込むことにより、第１側面ＦＳの側方における第２型半導体部Ｓ２を形成することができる。成膜条件およびギャップＧＰの大きさ等を変更することによって、第１側面ＦＳの側方に第２型半導体部Ｓ２を形成し易くできる。第１側面ＦＳの側方における第２型半導体部Ｓ２は、活性部ＡＰ上に第２型半導体部Ｓ２に含まれる各部を形成する際に同時に形成されてよく、第２光ガイド部Ｓ２１、電子ブロッキング部Ｓ２２等に対応する層を含む多層膜となっていてよい。

　図１１に示す断面において、Ｚ２方向における第２型半導体部Ｓ２の高さをＨ１０と称する。高さＨ１０は、Ｚ２方向における第２型半導体部Ｓ２の最上部から最下部までの距離、換言すれば、第２コンタクト部Ｓ２４と第１コンタクト電極Ｅ１１との境界部から、第２光ガイド部Ｓ２１と活性部ＡＰとの境界部までの距離であってよい。また、Ｚ２方向における第１型半導体部Ｓ１の高さをＨ１１と称する。第１型半導体部Ｓ１におけるＺ２方向下側の表面、換言すれば活性部ＡＰから遠い側の表面（裏面）を下面ＵＳと称する。高さＨ１１は、Ｚ２方向における第１型半導体部Ｓ１の最上部から最下部までの距離、換言すれば、第１光ガイド部Ｓ１２３と活性部ＡＰとの境界部から、下面ＵＳまでの距離であってよい。仮に下面ＵＳの表面に多少の起伏を有する場合、下面ＵＳの表面を仮想的に平滑化した仮想平面の位置を、Ｚ２方向における下面ＵＳの位置とすることができる。

　第１型部Ｓ１２の第１側面ＦＳの側方に位置する第２型半導体部Ｓ２のＸ方向の厚さを幅Ｗ１１と称し、ベース半導体部Ｓ１１における下面ＵＳの近傍の第１側面ＦＳの側方に位置する第２型半導体部Ｓ２のＸ方向の厚さを幅Ｗ１２と称する。幅Ｗ１２は幅Ｗ１１よりも小さくてよい。これは、下面ＵＳに近づくほど第２型半導体部Ｓ２の成膜の原料が供給され難くなることに起因する。ここでいう「下面ＵＳの近傍」とは、下面ＵＳからの高さが上記高さＨ１１の１／１０以下の部分であってよい。

　第２型半導体部Ｓ２の厚み（高さＨ１０）は、第１型半導体部Ｓ１の厚み（高さＨ１１）よりも小さくてよい。活性部ＡＰは厚さが非常に薄いため、第１側面ＦＳに回り込んで形成されていなくてよく、この場合、第２型半導体部Ｓ２は、第１側面ＦＳに接していてもよい。また、図１１に示す例とは異なって、活性部ＡＰが第１側面ＦＳに回り込んで形成されていてもよい。

　高さＨ１０は、高さＨ１１の７５％以下であってよく、５０％以下であってよい。第１型半導体部Ｓ１、活性部ＡＰおよび第２型半導体部Ｓ２の厚みの和Ｔ１は、５０〔μｍ〕以下とすることができる。この厚みの和Ｔ１が大き過ぎると共振器長が２００μｍ以下となるように劈開することが難しくなり得る。

　第１型半導体部Ｓ１の第２部Ｂ２の厚み（上記高さＨ１１）に対する共振器長Ｌ１の比を、１～１００とすることができる。また、共振器長Ｌ１の方向と直交する方向を第１方向（Ｘ方向）、第２部Ｂ２のＸ方向のサイズを第２部Ｂ２の幅Ｗ１３とし、第２部Ｂ２の幅Ｗ１３に対する共振器長Ｌ１の比を、１～１００とすることができる。

　（発光素子の製造方法）
　図１２は、実施例１における発光素子の製造方法を概略的に示すフローチャートである。図１３は、実施例１における発光素子に含まれる発光体の製造方法を概略的に示す平面図である。図１４および図１５は、実施例１における発光素子の製造方法を概略的に示す断面図である。図１６は、テンプレート基板の構成例を示す断面図である。図１５において、上から下に処理の流れに沿って示す複数の図のうち最下段の図は、説明の便宜上、発光素子３０の端面を示す側面図となっている。

　実施例１の発光素子の製造方法では、図１２～図１５に示すように、先ず、半導体基板１０を準備する。半導体基板１０は、テンプレート基板７と、テンプレート基板７の上方にＸ方向に並べて配された複数のバー状のベース半導体部Ｓ１１とを含む。テンプレート基板７は、例えば、ベース基板ＢＫおよびストライプ状のマスク６を有する。マスク６は、ベース基板ＢＫの上方に形成され、開口部Ｋおよびマスク部５を有する。このような半導体基板１０に対して、ベース半導体部Ｓ１１の上方に第１型部Ｓ１２を形成することにより、第１型半導体部Ｓ１を有する半導体基板１０を準備してよい。また、テンプレート基板７の上方にベース半導体部Ｓ１１および第１型部Ｓ１２を連続的に成膜して、第１型半導体部Ｓ１を有する半導体基板１０を準備してもよい。

　以下では、テンプレート基板７に対してＥＬＯ法を用いてベース半導体部Ｓ１１を形成し、さらに第１型部Ｓ１２を形成することによって半導体基板１０を準備する例について説明するが、これに限定されない。ベース基板ＢＫに対して各種の処理を行って半導体基板１０を準備することができる。半導体基板１０を準備する具体的な方法は特に限定されず、半導体基板１０を形成する途中段階における半導体基板１０の半製品に対して処理を行うことにより実施例１の半導体基板１０を準備することも、本開示の範疇に入る。このことは、繰り返して説明することを省略するが、以下の実施例においても同様である。

　　（テンプレート基板）
　テンプレート基板７は、ベース基板ＢＫと、ベース基板ＢＫよりも上方に位置するマスク６とを有している。図１６に示すように、テンプレート基板７は、主基板１上に、シード部３およびマスク６がこの順に形成された構成でもよいし、主基板１上に、複層の下地部４（バッファ部２およびシード部３を含む）およびマスク６がこの順に形成された構成でもよい。シード部３が、平面視でマスク６の開口部Ｋと重なるように局所的に（例えば、ストライプ状に）形成されていてもよい。シード部３が６００℃以下の低温で形成された窒化物半導体を含んでいてもよい。こうすれば、シード部３の応力に起因する半導体基板１０（テンプレート基板７および第１型半導体部Ｓ１）の反りを低減することができる。シード部３をスパッタ装置（ＰＳＤ：pulse sputter deposition，ＰＬＤ: pulse laser deposition、等）を用いて成膜することもできる。スパッタ装置を用いると、低温成膜および大面積成膜が可能である、コストダウンを図ることができる、等のメリットがある。図１６に示すように、テンプレート基板７は、主基板１（例えば、ＳｉＣバルク結晶基板、ＧａＮバルク結晶基板）上にマスク６が形成された構成でもよい。

　上記のようにベース基板ＢＫは、少なくとも主基板１を含んでいてよい。ベース基板ＢＫは、主基板１および主基板１の上方に位置するシード部３を含んでいてよく、主基板１および主基板１の上方に位置する下地部４を含んでいてよい。主基板１には、ＧａＮ系半導体と異なる格子定数を有する異種基板を用いることができる。異種基板としては、単結晶のシリコン（Ｓｉ）基板、サファイア（Ａｌ_２Ｏ_３）基板、シリコンカーバイド（ＳｉＣ：炭化ケイ素）基板等を挙げることができる。主基板１の面方位は、例えば、シリコン基板の（１１１）面、サファイア基板の（０００１）面、ＳｉＣ基板の６Ｈ－ＳｉＣ（０００１）面である。これらは例示であって、主基板１は、第１型半導体部Ｓ１をＥＬＯ法で成長させることができる材質および面方位であればよい。主基板１に、ＳｉＣ（バルク結晶）基板、ＧａＮ（バルク結晶）基板、あるいはＡｌＮ（バルク結晶）基板を用いることもできる。

　図１６の下地部４として、主基板１側から順に、バッファ部２およびシード部３を設けることができる。例えば、主基板１にシリコン基板を用い、シード部３にＧａＮ系半導体を用いた場合、両者（主基板とシード部）が溶融し合うため、例えば、ＡｌＮ層およびＳｉＣ（炭化シリコン）層の少なくとも一方を含むバッファ部２を設けることで、溶融が低減される。バッファ部２が、シード部３の結晶性を高める効果、および、第１型半導体部Ｓ１の内部応力を緩和する効果の少なくとも一方を有していてもよい。シード部３と溶融し合わない主基板１を用いた場合には、バッファ部２を設けない構成も可能である。なお、図１６のように、シード部３がマスク部５の全体と重なる構成に限定されない。シード部３は開口部Ｋから露出すればよいため、シード部３を、マスク部５の一部または全部と重ならないように局所的に形成してもよい。

　マスク６の開口部Ｋは、シード部３を露出させ、第１型半導体部Ｓ１の成長を開始させる成長開始用ホールの機能を有し、マスク６のマスク部５は、ベース半導体部Ｓ１１を横方向成長させる選択成長用マスクの機能を有する。マスク６は、マスク層であってよく、マスク部５および開口部Ｋを含むマスクパターンであってよい。

　マスク６として、例えば、シリコン酸化膜（ＳｉＯｘ）、窒化チタン膜（ＴｉＮ等）、シリコン窒化膜（ＳｉＮｘ）、シリコン酸窒化膜（ＳｉＯＮ）、および高融点（例えば１０００度以上）をもつ金属膜のいずれか１つを含む単層膜、またはこれらの少なくとも２つを含む積層膜を用いることができる。

　例えば、シード部３上に、スパッタ法を用いて厚さ１００ｎｍ程度～４μｍ程度（好ましくは１５０ｎｍ程度～２μｍ程度）のシリコン酸化膜を全面形成し、シリコン酸化膜の全面にレジストを塗布する。その後、フォトリソグラフィ法を用いてレジストをパターニングし、ストライプ状の複数の開口部を持ったレジストを形成する。その後、フッ酸（ＨＦ）、バッファードフッ酸（ＢＨＦ）等のウェットエッチャントによってシリコン酸化膜の一部を除去して複数の開口部Ｋとし、レジストを有機洗浄で除去することでマスク６が形成される。別例として、シリコン窒化膜をスパッタ装置、もしくはＰＥＣＶＤ（Plasma
Enhanced Chemical Vapor Deposition）装置を用いて成膜してもよい。シリコン窒化膜は、シリコン酸化膜より薄くてもベース半導体部８の成膜温度（１０００℃程度）に耐えることができる。シリコン窒化膜の膜厚は、５ｎｍ～４μｍ程度とすることができる。

　長手形状（スリット状）の開口部Ｋは、Ｘ方向に周期的に配列することができる。開口部Ｋの幅を、０．１μｍ～２０μｍ程度としてもよい。開口部Ｋの幅が小さいほど、低欠陥部ＳＤ（第２部Ｂ２または第３部Ｂ３に対応）の幅（Ｘ方向のサイズ）を大きくすることができる。

　マスク部５のピンホール等の異常個所は、成膜後に有機洗浄などを行い、再度成膜装置に導入して同種膜を形成することで、異常個所を消滅させることができる。一般的なシリコン酸化膜（単層）を用い、このような再成膜方法を用いて良質なマスク６を形成することもできる。

　実施例１では、テンプレート基板７の一例として、主基板１に、（１１１）面を有するシリコン基板（例えば２インチＳｉ基板）を用い、バッファ部２に、ＡｌＮ層（３０ｎｍ～３００ｎｍ程度、例えば１５０ｎｍ）を用い、シード部３に、ＧａＮ系グレーデット層を用い、マスク６には、酸化シリコン膜（ＳｉＯ_２）と窒化シリコン膜（ＳｉＮ）とをこの順に形成した積層マスクを用いることができる。ＧａＮ系グレーデット層は、第１層であるＡｌ_０．６Ｇａ_０．４Ｎ層（例えば、３００ｎｍ）と、第２層であるＧａＮ層（例えば、１～２μｍ）とを含んでいてもよい。マスク６については、酸化シリコン膜および窒化シリコン膜それぞれの成膜にＣＶＤ法（プラズマ化学気相成長法）を用い、酸化シリコン膜の厚さを例えば０．３μｍ、窒化シリコン膜の厚さを例えば７０ｎｍとすることができる。マスク部５の幅（Ｘ方向のサイズ）は５０μｍ、開口部Ｋの幅（Ｘ方向のサイズ）は５μｍとすることができる。

　　（ベース半導体部）
　次に、実施例１では、ＥＬＯ法を用いて、テンプレート基板７上にベース半導体部Ｓ１１を形成する。実施例１では、ベース半導体部Ｓ１１をＧａＮ層とし、ＭＯＣＶＤ装置を用いてテンプレート基板７上に窒化ガリウム（ＧａＮ）のＥＬＯ成膜を行った。ＥＬＯ成膜条件の一例として、基板温度：１１２０℃、成長圧力：５０ｋＰａ、ＴＭＧ（トリメチルガリウム）：２２ｓｃｃｍ、ＮＨ_３：１５ｓｌｍ、Ｖ／ＩＩＩ＝６０００（ＩＩＩ族原料の供給量に対する、Ｖ族原料の供給量の比）を採用することができる。

　この場合、開口部Ｋに露出したシード部３（図１６参照）上にベース半導体部Ｓ１１が選択成長（縦方向成長）し、引き続いてマスク部５上に横方向成長する。そして、マスク部５上においてその両側から横方向成長するＧａＮ結晶膜同士が会合する前にこれらの横成長を停止させた。実施例１では、マスク部５上を互いに近づくように成長する半導体結晶（例えばＧａＮ系結晶）同士が会合する前に成長を止めることで、複数のベース半導体部Ｓ１１が形成される。これにより、Ｘ方向に隣り合うベース半導体部Ｓ１１の間にはギャップＧＰが形成される。Ｘ方向がＧａＮ系結晶の＜１１－２０＞方向（ａ軸方向）であり、Ｙ方向がＧａＮ系結晶の＜１－１００＞方向（ｍ軸方向）であり、Ｚ２方向がＧａＮ系結晶の＜０００１＞方向（ｃ軸方向）であってよい。

　実施例１におけるベース半導体部Ｓ１１の形成では、開口部Ｋから露出したシード部３上に、Ｚ方向（ｃ軸方向）に成長する縦成長層を形成し、その後、Ｘ方向（ａ軸方向）に成長する横成長層を形成する。この際、縦成長層の厚さを、１０μｍ以下、５μｍ以下、あるいは３μｍ以下とすることで、横成長層の厚さを低く抑え、横方向成膜レートを高めることができる。

　ベース半導体部Ｓ１１における低欠陥部ＳＤ（第２部Ｂ２または第３部Ｂ３に対応）の貫通転位密度は、ベース半導体部Ｓ１１における転位継承部ＨＤ（第１部Ｂ１に対応）の貫通転位密度の１／５以下（例えば、５×１０^６／ｃｍ^２以下）であってよい。ここでの貫通転位密度は、例えば、ベース半導体部Ｓ１１の表面をＣＬ測定する（例えば、黒点の数をカウントする）ことで求めることができる。転位密度は、〔個／ｃｍ^２〕の単位で表すことができ、本明細書では、「個」を省略して〔／ｃｍ^２〕と表すことがある。低欠陥部ＳＤの基底面転位の密度が５×１０^８／ｃｍ^２以下であってもよい。基底面転位が、ベース半導体部Ｓ１１のｃ面（Ｘ－Ｙ面）の面内方向に伸びる転位であってもよい。ここでの基底面転位密度は、例えば、ベース半導体部Ｓ１１を分割して低欠陥部ＳＤの側面を出し、この側面の転位密度をＣＬ測定することで得られる。

　ベース半導体部Ｓ１１の横幅（Ｘ方向のサイズ）は５３μｍ、低欠陥部ＳＤの幅（Ｘ方向のサイズ）は２４μｍ、ベース半導体部Ｓ１１の層厚（Ｚ方向のサイズ）は５μｍであった。ベース半導体部Ｓ１１のアスペクト比は、５３μｍ／５μｍ＝１０．６となり、非常に高いアスペクト比が実現された。マスク部５の幅は、第２型半導体部Ｓ２等の仕様に応じて設定することができる（例えば、１０μｍ～２００μｍ程度）。実施例１では、隣り合うベース半導体部Ｓ１１同士は会合しておらず、テンプレート基板７上に複数のバー状のベース半導体部Ｓ１１がＸ方向に並んで形成され、ギャップＧＰの横幅（Ｘ方向のサイズ）は約５μｍであった。

　　（第１型部・活性部・第２型半導体部）
　実施例１の発光素子の製造方法では、次いで、ベース半導体部Ｓ１１の上方に、第１型部Ｓ１２を形成する。これにより、第１型半導体部Ｓ１を形成する。第１型部Ｓ１２は、例えば、ｎ型ＧａＮ系半導体を含むバッファ層（リグロース部）を含んでいてよい。第１型部Ｓ１２は、例えばＭＯＣＶＤ法で形成することができる。第１型部Ｓ１２は、前述のように、第１コンタクト部Ｓ１２１、第１クラッド部Ｓ１２２、および第１光ガイド部Ｓ１２３を含む。第１コンタクト部Ｓ１２１には、例えばｎ型ＧａＮ層、第１クラッド部Ｓ１２２には、例えばｎ型ＡｌＧａＮ層、第１光ガイド部Ｓ１２３には、例えばｎ型ＧａＮ層を用いることができる。

　そして、第１型半導体部Ｓ１の上方に活性部ＡＰを形成する。活性部ＡＰは、例えばＭＯＣＶＤ法で形成することができる。活性部ＡＰには、例えばＩｎＧａＮ層を含むＭＱＷ（Multi-Quantum Well）構造を用いることができる。活性部ＡＰは、典型的には、５～６周期のＭＱＷ構造を有していてよい。

　実施例１の発光素子の製造方法では、活性部ＡＰの上方から第１型半導体部Ｓ１の側方に至るように配された第２型半導体部Ｓ２を形成する。第２型半導体部Ｓ２は、例えばＭＯＣＶＤ法で形成することができる。第２型半導体部Ｓ２は、前述のように、第２光ガイド部Ｓ２１、電子ブロッキング部Ｓ２２、第２光クラッド部Ｓ２３、および第２コンタクト部Ｓ２４を含む。第２光ガイド部Ｓ２１には、例えばｐ型ＧａＮ層、電子ブロッキング部Ｓ２２には、例えばｐ型ＡｌＧａＮ層、第２光クラッド部Ｓ２３には、例えばｐ型ＡｌＧａＮ層、第２コンタクト部Ｓ２４には、例えばｐ型ＧａＮ層を用いることができる。

　　（積層体）
　次いで、フォトリソグラフィ法を用いてリッジストライプ構造、すなわちリッジ部ＲＪを形成する。また、第２型半導体部Ｓ２、活性部ＡＰ、および第１型半導体部Ｓ１の一部をエッチング等で掘り込んで第１型半導体部Ｓ１の上面の一部を露出させる。第１型半導体部Ｓ１における表面が露出している部分は例えば第１コンタクト部Ｓ１２１であってよい。第１型半導体部Ｓ１の掘り込みによって形成された側面であって、第１型半導体部Ｓ１の第１側面ＦＳに対してＸ方向の反対側に位置する第１型半導体部Ｓ１の側面を第３側面ＴＳと称する。第１型半導体部Ｓ１における第２側面ＳＳは第２型半導体部Ｓ２によって覆われていてよく、第３側面ＴＳは第２型半導体部Ｓ２によって覆われていなくてよい。第１側面ＦＳおよび第２側面ＳＳは結晶面であってよく、これに対して、第３側面ＴＳは加工面である。

　そして、第２型半導体部Ｓ２の上面を部分的に覆うように（リッジ部ＲＪが露出するように）絶縁膜ＤＦを形成した後、リッジ部ＲＪの第２コンタクト部Ｓ２４上に第１コンタクト電極Ｅ１１を形成する。第１コンタクト電極Ｅ１１および絶縁膜ＤＦを覆うように第１補助電極Ｅ１２を形成する。また、第１型半導体部Ｓ１における表面が露出している部分の上面に第２電極Ｅ２を形成する。第２電極Ｅ２は第２コンタクト電極および第２補助電極を含んでいてもよい（図示省略）。

　第１電極Ｅ１（アノード）および第２電極Ｅ２（カソード）には、例えば、（ｉ）Ｎｉ、Ｒｈ、Ｐｄ，Ｃｒ、Ａｕ、Ｗ、Ｐｔ、Ｔｉ、およびＡｌの少なくとも１つを含む金属膜（合金膜でもよい）並びに（ｉｉ）Ｚｎ、Ｉｎ、およびＳｎの少なくとも１つを含む導電性酸化物膜、から選ばれる、単層膜または多層膜を用いることができる。リッジ部ＲＪを覆う絶縁膜ＤＦには、例えば、Ｓｉ、Ａｌ、Ｚｒ、Ｔｉ、Ｎｂ、Ｔａの酸化物若しくは窒化物を含む、単層膜または積層膜を用いることができる。

　第１コンタクト電極Ｅ１１（ｐコンタクト電極）は、例えば厚さ５０ｎｍのＰｄ膜であってよい。第１補助電極Ｅ１２は、例えば厚さ１００ｎｍのＴｉ膜と、厚さ２００ｎｍのＮｉ膜と、厚さ１００ｎｍのＡｕ膜とがこの順に形成された多層膜であってよい。第２電極Ｅ２の第２補助電極も第１補助電極Ｅ１２と同じ構成であってよく、例えば厚さ１００ｎｍのＴｉ膜がｎコンタクト電極を兼ねていてよい。

　絶縁膜ＤＦ、第１電極Ｅ１、および第２電極Ｅ２は、開溝部ＧＳを形成する部分、すなわちスクライブを行う位置を避けて形成されていてもよい。１つの絶縁膜ＤＦのＹ方向における長さ、１つの第１電極Ｅ１のＹ方向における長さ、および１つの第２電極Ｅ２のＹ方向における長さがそれぞれ共振器長Ｌ１よりも小さくてよい。

　このように、第１型半導体部Ｓ１、リッジ部ＲＪを含む第２型半導体部Ｓ２、並びに第１電極Ｅ１および第２電極Ｅ２、等を有する積層体ＬＢを形成する。これにより、複数のバー形状の積層体ＬＢを有する半導体基板１０を形成することができる。

　なお、第１型半導体部Ｓ１における例えばベース半導体部Ｓ１１が露出するまで第２型半導体部Ｓ２、活性部ＡＰ、および第１型半導体部Ｓ１を掘り込んで、ベース半導体部Ｓ１１上に第２電極Ｅ２を形成してもよい。

　　（レーザ体）
　実施例１の発光素子の製造方法では、次いで、テンプレート基板７上において積層体ＬＢの劈開（窒化物半導体層である第１および第２型半導体部Ｓ１・Ｓ２のｍ面劈開）を行い、一対の共振器端面Ｆ１・Ｆ２を有する発光体２０を形成する。積層体ＬＢがバー形状である場合、例えば、積層体ＬＢの長手方向（Ｙ方向）と直交する方向（Ｘ方向）に積層体ＬＢを劈開する。積層体ＬＢを分割して得られる複数の個片をそれぞれ発光体２０とすることができる。これにより、Ｙ方向に隣り合う発光体２０の間に空隙（開溝部ＧＳ）が形成される。

　実施例１では、積層体ＬＢにスクライブ（例えば、劈開起点となるスクライブ溝の形成）を行ってもよい。スクライブの具体的な方法は特に限定されないが、例えば、スクライバーを用いて、第２型半導体部Ｓ２における窒化物半導体結晶のｍ面に平行な向きの力を与えることにより、積層体ＬＢにスクライブを行ってよい。スクライバーは、ダイヤモンドスクライバーであってよく、レーザスクライバーであってもよい。

　実施例１では、積層体ＬＢをスクライビングすることで自然進行する劈開によって一対の共振器端面Ｆ１・Ｆ２を形成してもよい。ベース半導体部Ｓ１１は、ＧａＮ系半導体を含み、ベース基板ＢＫは、ＧａＮ系半導体よりも熱膨張係数の小さな材料で構成された主基板１を含む。例えば、ベース半導体部Ｓ１１はＧａＮを含み、ベース基板ＢＫは、Ｓｉ基板またはＳｉＣ基板を含んでいてよい。

　Ｓｉ基板等の異種基板上にＥＬＯ法によってベース半導体部Ｓ１１を形成する場合、成膜温度が例えば１０００℃以上の高温であり、成膜後に室温に降温することにより、ベース半導体部Ｓ１１に内部応力が発生する。この内部応力は、例えば主基板１とベース半導体部Ｓ１１との熱膨張係数差に起因する。

　主基板１の熱膨張係数がベース半導体部Ｓ１１の熱膨張係数よりも小さいと、ベース半導体部Ｓ１１に引張応力が生じる。例えば、主基板１がＳｉ基板であり、ベース半導体部Ｓ１１の構成材料がＧａＮであることにより、ベース半導体部Ｓ１１に引張応力が生じる。また、主基板１とベース半導体部Ｓ１１との格子定数差に起因して、ベース半導体部Ｓ１１にひずみが発生することによっても、ベース半導体部Ｓ１１に内部応力が発生し得る。このような積層体ＬＢをスクライブすると、ベース半導体部Ｓ１１の内部応力が開放されて劈開起点に引張歪みが発生することにより、自然発生的に劈開が進行する。

　例えば、積層体ＬＢの長手方向における１００μｍ間隔で積層体ＬＢにスクライブを行うことにより、発光体２０の共振器長Ｌ１を１００μｍとすることができる。スクライブを行うことによって、ベース半導体部Ｓ１１が有する内部応力により積層体ＬＢの劈開が自然進行し、積層体ＬＢを複数の個別の発光体２０に分離できる。このとき、主基板１は分割されない。また、マスク部５は、分割されなくてよく、積層体ＬＢの劈開の影響により分割されてもよい。マスク６の開口部Ｋの部分において、各積層体ＬＢのベース半導体部Ｓ１１とベース基板ＢＫとは化学的に結合している。そのため、発光体２０はベース基板ＢＫに保持され、ベース基板ＢＫ上において位置が保たれる。

　実施例１では、劈開によって発光体２０を形成することにより、例えばドライエッチングによって開溝部ＧＳを形成する場合に比べて、消失する積層体ＬＢの体積を小さくすることができる。そのため、半導体基板１０を効率的に（素子として）利用することができる。

　また、実施例１では、共振器端面Ｆ１・Ｆ２は、ｍ面劈開で形成されるため、平面性およびｃ面に対する垂直性（共振器端面Ｆ１・Ｆ２の平行性）に優れ、高反射膜コートによって高い光反射率を得ることができる。このため、ミラー損失が大きくなる２００μｍ以下の短共振器長であってもミラー損失を小さくすることができ、光利得が小さくなる２００μｍ以下の短共振器長においても安定的なレーザ発振が可能となる。光出射領域ＥＡにあたる箇所の共振器端面Ｆ１・Ｆ２は、低欠陥部ＳＤである第２部Ｂ２上に形成されることにより、劈開面の平面性が優れており、高い光反射率が実現される。

　　（支持基板）
　実施例１における発光素子の製造方法は、支持基板ＳＫを準備する工程を含む。準備される支持基板ＳＫは、発光体２０がジャンクションダウン実装可能であればよく、その具体的な構成は特に限定されないが、一例について説明すれば以下のとおりである。図１７は、支持基板の構成の一例を示す平面図である。

　図１７に示すように、支持基板ＳＫは、導電性を有するＴ字形状の第１パッド部Ｐ１および第２パッド部Ｐ２と、第１パッド部Ｐ１との接合層として機能する第１接合材ＣＡ１と、第２パッド部Ｐ２との接合層として機能する第２接合材ＣＡ２とを備えている。支持基板ＳＫにおける基板本体部ＢＳの材料としては、Ｓｉ、ＳｉＣ、ＡｌＮ等が挙げられる。第１接合材ＣＡ１および第２接合材ＣＡ２は、前述の接合材ＣＡに対応し、加熱流動性、加圧硬化性、熱硬化性、および光硬化性の少なくとも１つを有する導電性材料で構成されていてよい。第１接合材ＣＡ１および第２接合材ＣＡ２は、例えば、はんだであってよい。

　実施例１では、例えば、以下のようにして支持基板ＳＫを形成してよい。すなわち、基板本体部ＢＳとして４インチＳｉ基板を使用し、フォトリソグラフィ技術を利用して、ウエハプロセスにより第１パッド部Ｐ１および第２パッド部Ｐ２を形成する。複数の凹部ＨＬ（平面視で矩形）は、反応性イオンエッチング（ＲＩＥ）等により、深さ１００μｍとして、マトリクス状に設けることができる。そして、第１接合材ＣＡ１および第２接合材ＣＡ２を形成する。第１パッド部Ｐ１および第２パッド部Ｐ２はそれぞれ、厚さ１０ｎｍのＣｒ膜と厚さ２５ｎｍのＰｔ膜と厚さ１００ｎｍのＡｕ膜とが、基板本体部ＢＳ側からこの順に形成された多層膜であってよい。第１接合材ＣＡ１は例えば、厚さ３０００ｎｍのＡｕＳｎ膜と厚さ１００ｎｍのＡｕ膜とが、基板本体部ＢＳ側からこの順に形成されたＡｕＳｎ接合層であってよい。実施例１では、第２接合材ＣＡ２は、第１接合材ＣＡ１と同じ材質であって、第１接合材ＣＡ１よりも厚みが大きくてよい。

　支持基板ＳＫにおける基板本体部ＢＳの材質と、半導体基板１０におけるベース基板ＢＫの材質とは、互いに同質であってよく、例えばＳｉであってよい。この場合、支持基板ＳＫの熱膨張係数と、半導体基板１０の熱膨張係数とを同等にすることができる。これにより、支持基板ＳＫと半導体基板１０とのアライメントの精度が向上し、選択転写を行う際に加熱および冷却することによる温度変化の影響によって転写に不具合が生じる可能性を低減できる。

　　（発光素子）
　実施例１では、発光体２０を形成後に、マスク部５をフッ酸、バッファードフッ酸（ＢＨＦ）などを用いるエッチングによって除去してよい。つまり、支持基板ＳＫへのジャンクションダウン実装の前に、半導体基板１０のマスク部５を除去してよい。これにより、発光体２０をテンプレート基板７から離隔し易くできる。半導体基板１０は、ギャップＧＰを有することにより、マスク部５が部分的に露出している。そのため、マスク部５をエッチングにより除去し易い。

　ダイシング等によって半導体基板１０を適正なサイズに分割してもよく、例えば、１０ｍｍ角サイズに小片化してもよい。また、ダイシング等によって支持基板ＳＫを適正なサイズに分割してもよく、例えば、小片化した半導体基板１０と同じサイズとなるように、支持基板ＳＫを１０ｍｍ角サイズに小片化してもよい。

　その後、実施例１における発光素子の製造方法では、発光体２０を支持基板ＳＫにジャンクションダウン実装する。例えば、２個、３個おきなど、複数の発光体２０を跨ぐように、複数の発光体２０から選択された一部を、半導体基板１０から支持基板ＳＫに選択転写してよい。半導体基板１０では、テンプレート基板７上において、発光体２０同士の間にギャップＧＰを有するとともに開溝部ＧＳを有することにより、発光体２０が個々に分離されている。そのため、選択転写を容易に行うことができる。

　図１８は、支持基板に複数の発光体が接合された状態の発光基板（半導体レーザアレイ）を模式的に示す斜視図である。発光基板３１は、支持基板ＳＫと、複数の発光体２０とを備える。発光基板３１では、支持基板ＳＫ上に、複数の発光体２０が、共振器長の方向が揃うように、共振器長を規定する方向（Ｙ方向）およびこれに直交する方向（Ｘ方向）にマトリクス状に並べられていてよい。

　次に、発光体２０の共振器端面Ｆ１・Ｆ２に反射鏡膜ＵＦを形成する。反射鏡膜ＵＦは、反射率調整およびパッシベーション等のために形成される。２次元配置型の発光基板３１を用いて反射鏡膜ＵＦを形成してもよく、発光基板３１をバー状に分断した後、形成されたバー状の発光基板３１を用いて反射鏡膜ＵＦを形成してもよい。

　図１９は、分断後のバー状の発光基板の一例を示す斜視図である。図１８に示すような２次元配置型の発光基板３１を横分断（Ｘ方向に伸びる行ごとに分割）し、図１９に示すような一次元配置型（バー状）の発光基板３１とすることができる。一次元配置型とすることで、一対の共振器端面Ｆ１・Ｆ２への反射境膜ＵＦの形成が容易になる。

　支持基板ＳＫは、幅広部ＳＨと載置部ＳＢとを有している。発光体２０は、載置部ＳＢの幅方向（Ｙ方向）と共振器長の方向とが一致するように、載置部ＳＢの上方に位置している。発光基板３１は、平面視において、発光体２０の一対の共振器端面Ｆ１・Ｆ２が載置部ＳＢからはみ出していてよい。載置部ＳＢは、共振器長を規定する方向（Ｙ方向）に向かい合う２つの切り欠き部Ｃ１・Ｃ２の間に形成されており、共振器端面Ｆ１が切り欠き部Ｃ１上に位置し、共振器端面Ｆ２が切り欠き部Ｃ２上に位置する。切り欠き部Ｃ１・Ｃ２は、分断される前の支持基板ＳＫにおける凹部ＨＬに対応する部分である。切り欠き部Ｃ１・Ｃ２の形状は、例えば、Ｚ１方向に視る平面視において矩形とすることができる。支持基板ＳＫに切り欠き部Ｃ１・Ｃ２が設けられていることにより、一対の共振器端面Ｆ１・Ｆ２への反射境膜ＵＦの形成が容易になる。また、発光体２０の端面２０Ｆ（図２参照）を第１接合材ＣＡ１が遡上する可能性を効果的に低減できる。

　その後、発光基板３１をさらに分断してよい。これにより、１以上の発光体２０を支持体ＳＴにジャンクションダウン実装した複数の発光素子３０を形成できる。

　図２０は、実施例１における発光素子の構成を示す斜視図である。図２１は、実施例１における発光素子の構成を示す断面図である。図２０および図２１に示すように、発光素子３０は、発光体２０と、第１接合材ＣＡ１および第２接合材ＣＡ２と、第１型半導体部Ｓ１が活性部ＡＰよりも上側に位置するように、第１および第２接合材ＣＡ１・ＣＡ２を介して発光体２０を支持する支持体ＳＴとを備える。

　支持体ＳＴは、導電性の第１パッド部Ｐ１および第２パッド部Ｐ２を含み、第１電極Ｅ１は第１接合材ＣＡ１を介して第１パッド部Ｐ１に接続され、第２電極Ｅ２は第２接合材ＣＡ２を介して第２パッド部Ｐ２に接続される。支持体ＳＴの本体部である基体部ＢＰは、支持基板ＳＫにおける基板本体部ＢＳを分割した一部分に対応する。第２接合材ＣＡ２は第１接合材ＣＡ１よりも厚みが大きく、第１接合材ＣＡ１と第２接合材ＣＡ２との厚みの差は、第２型半導体部Ｓ２の厚み以上であってよい。これにより、第１および第２電極Ｅ１・Ｅ２と、同一平面に位置する第１および第２パッド部Ｐ１・Ｐ２とを接合し易くできる。発光素子３０は、ＣＯＳ(Chip on Submount)として機能する。

　第１パッド部Ｐ１は、幅広部ＳＨ上に位置し、Ｙ方向の長さが共振器長Ｌ１よりも大きい実装部Ｊ１と、載置部ＳＢ上に位置し、Ｙ方向の長さが共振器長Ｌ１よりも小さいコンタクト部Ｑ１とを含み、第２パッド部Ｐ２は、幅広部ＳＨ上に位置し、Ｙ方向の長さが共振器長Ｌ１よりも大きい実装部Ｊ２と、載置部ＳＢ上に位置し、Ｙ方向の長さが共振器長Ｌ１よりも小さいコンタクト部Ｑ２とを含む。コンタクト部Ｑ１・Ｑ２は、載置部ＳＢの上面にＸ方向に並び、コンタクト部Ｑ１上に第１接合材ＣＡ１が形成され、コンタクト部Ｑ２上に第２接合材ＣＡ２が形成される。第１接合材ＣＡ１は発光体２０の第１電極Ｅ１に接触し、第２接合材ＣＡ２は発光体２０の第２電極Ｅ２に接触する。第１接合材ＣＡ１および第２接合材ＣＡ２の材料として、ＡｕＳｉ、ＡｕＳｎ等のはんだを用いることができる。

　発光体２０の共振器端面Ｆ１・Ｆ２は、反射境膜ＵＦで覆われているが、支持体ＳＴの側面のうち、共振器端面Ｆ１・Ｆ２と平行な面（例えば、載置部ＳＢの側面）に反射鏡膜ＵＦと同材料で構成された誘電体膜ＳＦが形成されていてもよい。

　例えば、半導体基板１０から発光体２０を支持基板ＳＫにジャンクションダウン実装する際には、半導体基板１０および支持基板ＳＫを互いに接触させて荷重を掛ける。そして、第１接合材ＣＡ１および第２接合材ＣＡ２を溶融させて、一定時間保持した後、室温まで冷却する。これにより、半導体基板１０と支持基板ＳＫとが互いに接合された状態となる。具体的には、第１電極Ｅ１と第１パッド部Ｐ１とが第１接合材ＣＡ１によって接合され、第２電極Ｅ２と第２パッド部Ｐ２とが第２接合材ＣＡ２によって接合される。その後、半導体基板１０と支持基板ＳＫとを互いに遠ざけるように外力を加えることにより、半導体基板１０上の複数の発光体２０のうちの所期の発光体２０が、支持基板ＳＫに選択転写される。

　流動性を有する第１接合材ＣＡ１および第２接合材ＣＡ２は、第１パッド部Ｐ１および第２パッド部Ｐ２上に濡れ広がるとともに、発光体２０の側面２０Ｔを遡上し得る。発光素子３０は、第１型半導体部Ｓ１および活性部ＡＰの積層方向に発光素子３０を視る平面視において、第１接合材ＣＡ１のエッジＥＤ１の一部が発光体２０からはみ出していてよい。実施例１では、発光体２０が片面２電極構造であることにより、平面視において発光体２０よりもＸ方向の外側に第１接合材ＣＡ１がはみ出し易い。

　実施例１における発光素子３０では、第１側面ＦＳの側方に位置する第２型半導体部Ｓ２に沿って第１接合材ＣＡ１が遡上している。第１接合材ＣＡ１の遡上高さＨ１が、第１型半導体部Ｓ１の下面レベルＬＶを超えていてよい。発光体２０は、活性部ＡＰの下方から、第１型半導体部Ｓ１における第１側面ＦＳの側の側方に至るように第２型半導体部Ｓ２が配されている。発光素子３０は、接合材ＣＡの遡上高さＨ１よりも第２型半導体部Ｓ２の形成高さＨ３が大きい。これにより、発光素子３０は、第１接合材ＣＡ１が第１側面ＦＳに沿って遡上した場合であっても、第１接合材ＣＡ１と第１型半導体部Ｓ１とが互いに接触する可能性を効果的に低減できる。

　発光素子３０は、Ｘ方向における幅Ｗ１０が５０μｍ以下であってよく、２０μｍ以下であってよい。幅Ｗ１０は、第３側面ＴＳと、第１側面ＦＳの側方に位置する第２型半導体部Ｓ２の外表面とのＸ方向における距離であってよい。発光素子３０は、第３側面ＴＳと第１パッド部Ｐ１の端面ＰＥ１との間にＸ方向における距離Ｌ１１を有していてよく、この場合、第１接合材ＣＡ１が第３側面ＴＳを遡上しにくくできる。第３側面ＴＳは、少なくとも一部が絶縁膜ＤＦによって覆われていてよく、第３側面ＴＳの少なくとも一部が絶縁膜ＤＦと接していてよい。

　第１型半導体部Ｓ１は、Ｘ方向（窒化物半導体結晶のａ軸方向）において第１部（中央部）Ｂ１よりも第１側面ＦＳに近いとともに、第１部Ｂ１よりも貫通転位密度が小さい第２部（ウイング部）Ｂ２を有する。発光素子３０では、リッジ部ＲＪが平面視において第２部Ｂ２と重なり、一対の共振器端面Ｆ１・Ｆ２のそれぞれが窒化物半導体のｍ面である。活性部ＡＰは、第２部Ｂ２の下方に位置する光出射領域（発光部）ＥＡを含む。

　実施例１では、第１型半導体部Ｓ１は、下方に第２型半導体部Ｓ２が位置していない露出部ＥＳを有する。露出部ＥＳは、第１型半導体部Ｓ１の一部が掘り込まれることにより形成された部分であってよい。発光素子３０は、第２型半導体部Ｓ２の下方に第１電極（アノード）Ｅ１が設けられ、露出部ＥＳの下方に第２電極（カソード）Ｅ２が設けられている。

　発光素子３０では、第２型半導体部Ｓ２が、活性部ＡＰの下方から、第１型半導体部Ｓ１における第１側面ＦＳの側の側方に至るとともに第２側面ＳＳの側の側方に至るように配されていてよく、第２側面ＳＳの側方に位置する第２型半導体部Ｓ２に沿って第２接合材ＣＡ２が遡上していてよい。発光素子３０は、幅方向（Ｘ軸方向）における第２接合材ＣＡ２の２つの端部のうち、第１側面ＦＳから遠い側のエッジＥＤ３の一部が、平面視において発光体２０からはみ出していてよい。発光素子３０において、露出部ＥＳ側に位置する側面である第３側面ＴＳはエッチング等により形成された面であり、第２型半導体部Ｓ２によって覆われていなくてよい。

　（別構成例１）
　（１Ａ）
　実施例１では、積層体ＬＢを劈開することによって開溝部ＧＳを形成し、積層体ＬＢを複数の発光体２０に分割していた。これに限定されず、積層体ＬＢに複数のトレンチを形成することによって開溝部ＧＳを形成し、積層体ＬＢを複数の発光体２０に分割してもよい。

　例えば積層体ＬＢに対してドライエッチングを行うことにより開溝部ＧＳとしての複数のトレンチを形成できる。これにより、一対の共振器端面Ｆ１・Ｆ２（エッチドミラー）を形成することができる。第１電極Ｅ１および第２電極Ｅ２を形成した後にトレンチを形成してよく、トレンチを形成した後に第１電極Ｅ１および第２電極Ｅ２を形成してもよい。

　（１Ｂ）
　発光素子３０の別例では、活性部ＡＰが第１型半導体部Ｓ１の下方から第１型半導体部Ｓ１の側方に至るように配されていてよく、第１側面ＦＳの少なくとも一部を活性部ＡＰが覆っていてもよい。また、第１型半導体部Ｓ１の第２側面ＳＳの少なくとも一部を活性部ＡＰが覆っていてもよい。

　第１型半導体部Ｓ１上に活性部ＡＰを成膜する際に第１側面ＦＳおよび第２側面ＳＳに活性部ＡＰの原料が供給され得る。活性部ＡＰは膜厚が薄いため、第１型半導体部Ｓ１における第１側面ＦＳおよび第２側面ＳＳの表面上に活性部ＡＰは形成され難いが、第１側面ＦＳと第２型半導体部Ｓ２との間、または第２側面ＳＳと第２型半導体部Ｓ２との間に活性部ＡＰが存在し得る。

　（１Ｃ）
　発光素子３０の別例では、発光体２０は両面電極構造を有するレーザ体（半導体レーザチップ）であってよい。図２２は、実施例１の別例における発光素子の構成を示す斜視図である。図２３は、実施例１の別例における発光素子の構成を示す断面図である。

　図２２および図２３に示すように、実施例１の別例における発光素子３０では、第２型半導体部Ｓ２の下方に第１電極（アノード）Ｅ１が設けられ、第１型半導体部Ｓ１の上方に第２電極（カソード）Ｅ２が設けられていてよい。発光素子３０は、発光体２０は露出部ＥＳを有していなくてよい。また、第２型半導体部Ｓ２の下面を絶縁膜ＤＦが覆っていてよい。第２接合材ＣＡ２は、はんだであってよく、或いは導電性を有しない材質であってもよい。第２接合材ＣＡ２のエッジＥＤ３は平面視において発光体２０からはみ出していてもよい。第２接合材ＣＡ２が導電性を有する場合、第１型半導体部Ｓ１の第２側面ＳＳと、活性部ＡＰおよび第２型半導体部Ｓ２の側面と、を覆う絶縁膜Ｄ１が形成されていてよい。第２接合材ＣＡ２が導電性を有しない場合等には、絶縁膜Ｄ１が形成されていなくてもよい。第１型半導体部Ｓ１の裏面（支持体ＳＴから遠い側の面）に形成される第２電極Ｅ２は、例えば導電膜ＭＦを介して第２パッド部Ｐ２に接続されてよい。第２電極Ｅ２は、第２パッド部Ｐ２にワイヤボンディングされていてもよい。

　（１Ｄ）
　図２４は、実施例１の別例における発光素子の製造方法を概略的に示す断面図である。図２４に示すように、実施例１の別例では、例えばリッジ部ＲＪの側面を覆うように絶縁膜ＤＦを形成する際に、絶縁膜ＤＦを第２型半導体部Ｓ２の上方から第１型半導体部Ｓ１の側方に至るように形成してもよい。実施例１の別例における発光素子３０は、第１側面ＦＳ上に回り込んだ第２型半導体部Ｓ２の部分を覆う第１絶縁膜ＤＦ１を備えていてよい。第１絶縁膜ＤＦ１は第２型半導体部Ｓ２に接していてもよい。前述のように、第１側面ＦＳでは、第１側面ＦＳ上に第２型半導体部Ｓ２が位置していない部分があってよく、この場合、第１絶縁膜ＤＦ１と第１側面ＦＳとの間に第２型半導体部Ｓ２が存在していない部分があってよく、当該部分において第１絶縁膜ＤＦ１が第１側面ＦＳに接していてもよい。

　また、第２側面ＳＳ上に回り込んだ第２型半導体部Ｓ２の部分を覆うように第２絶縁膜ＤＦ２が形成されていてもよい。第２絶縁膜ＤＦ２と第２側面ＳＳとの間に第２型半導体部Ｓ２が存在していなくてもよく、当該部分において第２絶縁膜ＤＦ２が第２側面ＳＳに接していてもよい。

　第１絶縁膜ＤＦ１は、第２型半導体部Ｓ２の上方に絶縁膜ＤＦを形成した後で、絶縁膜ＤＦとは別個に形成されてもよい。発光体２０を支持基板ＳＫに転写するまでの間に第１絶縁膜ＤＦ１を形成することができる。第２絶縁膜ＤＦ２は、第１絶縁膜ＤＦ１と同じタイミングで形成されてよいし、第２絶縁膜ＤＦ２は形成されなくてもよい。

　絶縁膜ＤＦは、第２型半導体部Ｓ２の上方から第３側面ＴＳに至るように形成されていてもよい。第３側面ＴＳを第１接合材ＣＡ１が遡上した場合であっても、第１接合材ＣＡ１が第１型半導体部Ｓ１に接触する可能性を効果的に低減することができる。

　図示を省略するが、発光体２０が両面電極構造を有する場合においても、上記したことと同じ流れで第１絶縁膜ＤＦ１および第２絶縁膜ＤＦ２を形成することができる。

　また、以下のような効果も奏する。例えば、或る積層体ＬＢについてドライエッチングを行う際に、レジストによる保護が不十分等の要因から、隣りの積層体ＬＢにドライエッチングの影響が生じることがある。仮に第２型半導体部Ｓ２のみで第１側面ＦＳが覆われている場合、ドライエッチングの影響によって第１型半導体部Ｓ１が露出し得る。これに対して、第１側面ＦＳに絶縁膜ＤＦまたは第１絶縁膜ＤＦ１が形成されていることによれば、ドライエッチングによる意図しない影響が生じる可能性を効果的に低減することができる。

　（１Ｅ）
　ＥＬＯ法を用いてベース半導体部Ｓ１１を形成する場合、主基板１および主基板１上のマスク６を含むテンプレート基板７を用いてよく、テンプレート基板７が、マスク部５に対応する成長抑制領域（例えば、Ｚ方向の結晶成長を抑制する領域）と、開口部Ｋに対応するシード領域とを有してよい。例えば、成長抑制領域およびシード領域を有するテンプレート基板上に、ＥＬＯ法を用いてベース半導体部Ｓ１１を形成することもできる。

　〔実施例２〕
　図２５は実施例２における発光素子の製造方法を概略的に示すフローチャートである。図２６は、実施例２における発光素子の製造方法を概略的に示す断面図である。図２７は、実施例２における発光素子の製造方法を概略的に示す平面図である。

　実施例１では、低欠陥部ＳＤおよび転位継承部ＨＤを有する第１型半導体部Ｓ１上に第２型半導体部Ｓ２を形成することにより積層体ＬＢを形成していた。実施例２では、テンプレート基板７上に形成した第１型半導体部Ｓ１における開口部Ｋ上の部分（転位継承部ＨＤ）を除去し、低欠陥部ＳＤを有する第１型半導体部Ｓ１上に第２型半導体部Ｓ２を形成する。なお、実施例２では、両面電極構造を有する発光体２０を形成する例について説明するが、前述のように片面２電極構造を有する発光体２０を形成することもできる。例えば第１型半導体部Ｓ１の横幅を広く形成することにより、低欠陥部ＳＤを用いて片面２電極構造を有する発光体２０を形成することも可能である。

　図２５～図２７に示すように、先ず、半導体基板１０を準備する。半導体基板１０は、マスク部５上を互いに近づくように成長する複数の半導体結晶（例えばＧａＮ系結晶）同士が会合する前に成長を止めることにより形成された、複数のバー状の第１型半導体部Ｓ１を有していてよい。

　第１型半導体部Ｓ１とテンプレート基板７のベース基板ＢＫとの結合部（例えばシード部３との結合部：図１６参照）を除去するように、エッチングによって第１型半導体部Ｓ１に複数のトレンチＴＲを形成する。これにより、第１型半導体部Ｓ１を分割する。トレンチＴＲは、開口部Ｋの長手方向（Ｙ方向）に延びていてよい。実施例２では、トレンチＴＲによって、第１型半導体部Ｓ１のａ軸方向に向かい合う２つの側面の一方である第４側面ＦＴＳが形成されてよい。

　実施例２では、第１型半導体部Ｓ１は、マスク部５と緩やかに結合している状態となるので、活性部ＡＰおよび第２型半導体部Ｓ２を形成した後に、テンプレート基板７上で積層体ＬＢが位置変化しないようにアンカー膜ＡＦを形成してもよい。

　アンカー膜ＡＦは、第２型半導体部Ｓ２の側面若しくは第１型半導体部Ｓ１の側面、並びにマスク部５に接し、積層体ＬＢをテンプレート基板７に繋ぎ止める。アンカー膜ＡＦとしては、酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸窒化シリコン膜、酸化アルミニウム-シリコン膜、酸窒化アルミニウム膜、酸化ジルコニウム膜、酸化チタニウム膜、酸化タンタル膜などの誘電体膜等を用いることができる。

　後の工程における発光体２０の選択転写の際には、アンカー膜ＡＦの少なくとも一部がテンプレート基板７に残留してもよいし、発光体２０に付随してもよい。アンカー膜ＡＦは、導電性がないため、最終的にチップ上に残ったとしても電気的リーク等を引き起こすおそれはない。

　次いで、第１型半導体部Ｓ１の上方に活性部ＡＰとリッジ部ＲＪを有する第２型半導体部Ｓ２とを形成する。第２型半導体部Ｓ２は第４側面ＦＴＳの少なくとも一部に接していてよい。リッジ部ＲＪに絶縁膜ＤＦを形成した後、第１電極Ｅ１を形成する。そして、積層体ＬＢに開溝部ＧＳを形成する。これにより、積層体ＬＢは、複数の発光体２０に分割される。開溝部ＧＳは、劈開により生じた間隙空間であってよく、トレンチＴＲであってもよい。以降の工程は、前述の実施例１および別構成例１Ｃと同じであってよい。アンカー膜ＡＦおよびマスク部５は、発光体２０を支持基板ＳＫにジャンクションダウン実装する前に、除去されていてもよい。第１側面ＦＳを覆うようにアンカー膜ＡＦが位置している場合、第１接合材ＣＡ１と第１側面ＦＳとが接触する可能性を効果的に低減できる。

　（別構成例２）
　図２８は、実施例２の別例における発光素子の製造方法を概略的に示す平面図である。実施例２の別構成例では、ＥＬＯ法を用いて第１型半導体部Ｓ１を面状に形成した後、エッチング等により複数のバー状の第１型半導体部Ｓ１を形成してもよい。図２８に示すように、準備したテンプレート基板７の上方にＥＬＯ法で第１型半導体部Ｓ１を形成する。実施例２の別構成例では、マスク部５上を互いに近づくように成長する半導体結晶（例えばＧａＮ系結晶）同士がマスク部５上で会合した後に成長を止める。その後、会合部の半導体結晶を除去することで複数の第１型半導体部Ｓ１が形成される。

　会合は、隣り合う開口部Ｋのほぼ中央（マスク部５の中央部）で起こる。平面視で面状の第１型半導体部Ｓ１に対して、Ｙ方向に伸びる複数のトレンチＴＲを形成することで、複数のバー状の第１型半導体部Ｓ１が形成される。トレンチＴＲによって転位継承部ＨＤを除去してもよいし、除去しなくてもよい。トレンチＴＲは、マスク部５を除去して平面視においてベース基板ＢＫが露出するように形成してもよいし、マスク部５を残すように形成されてもよい。その後の工程は、上述の実施例２と同じであってよい。

　〔実施例３〕
　図２９は、ベース半導体部の横方向成長の一例を示す断面図である。図３０は、実施例３における発光素子の製造方法を概略的に示す断面図である。

　ＥＬＯ法によって形成されるベース半導体部Ｓ１１は、以下のように横方向成長させることができる。図２９に示すように、開口部Ｋから露出するシード部３（上層部のＧａＮ層）上に、イニシャル成長部ＳＬを形成し、その後、イニシャル成長部ＳＬからベース半導体部Ｓ１１を横方向成長させてよい。イニシャル成長部ＳＬは、ベース半導体部Ｓ１１の横方向成長の起点となる。ＥＬＯ成膜条件を適宜制御することによって、ベース半導体部Ｓ１１をＺ方向（ｃ軸方向）に成長させたり、Ｘ方向（ａ軸方向）に成長させたりする制御が可能である。

　ここでは、イニシャル成長部ＳＬのエッジが、マスク部５の上面に乗りあがる直前（マスク部５の側面上端に接している段階）、またはマスク部５の上面に乗り上がった直後のタイミングでイニシャル成長部ＳＬの成膜を止めてもよい（すなわち、このタイミングで、ＥＬＯ成膜条件を、ｃ軸方向成膜条件からａ軸方向成膜条件に切り替えてもよい）。こうすれば、イニシャル成長部ＳＬがマスク部５からわずかに突出している状態から横方向成膜を行なうため、ベース半導体部Ｓ１１の厚さ方向への成長に材料が消費されることを低減し、ベース半導体部Ｓ１１を高速で横方向成長させることができる。イニシャル成長部ＳＬは、例えば０．５μｍ以上４．０μｍ以下の厚さとすることができる。

　実施例３では、図３０に示すように、第１型半導体部Ｓ１におけるリッジ部ＲＪに近い方の側面である第１側面ＦＳに、リッジ部ＲＪの方に傾く第１傾斜面ＩＦＳが含まれていてよい。第２型半導体部Ｓ２は第１傾斜面ＩＦＳを覆っていてよい。また、第１型半導体部Ｓ１は、第２側面ＳＳに、リッジ部ＲＪの方に傾く第２傾斜面ＩＳＳが含まれていてよい。第２型半導体部Ｓ２は第２傾斜面ＩＳＳを覆っていてよい。

　実施例３では、第１傾斜面ＩＦＳを有することにより、第２型半導体部Ｓ２が活性部ＡＰの上方から第１型半導体部Ｓ１の側方に至るように形成され易くなる。また、第２型半導体部Ｓ２の上方から第１型半導体部Ｓ１の側方に至るように絶縁膜ＤＦを形成し易い。実施例３では、絶縁膜ＤＦが第２型半導体部Ｓ２の上方から、第１型半導体部Ｓ１の側方に至るように形成されていてよく、この場合、第１傾斜面ＩＦＳの少なくとも一部における法線方向の上方に絶縁膜ＤＦが位置していてよい。第１傾斜面ＩＦＳ上に形成された第２型半導体部Ｓ２の少なくとも一部を絶縁膜ＤＦが覆っていてもよい。また、絶縁膜ＤＦとは別個に形成された第１絶縁膜ＤＦ１が第１傾斜面ＩＦＳの少なくとも一部を覆っていてもよい。

　第１傾斜面ＩＦＳは結晶面であってよく、例えば窒化物半導体結晶の（１１－２２）面であってよく、（１１－２β）面（βは整数）であってよい。第１傾斜面ＩＦＳのＺ２軸方向における高さＨ４は、第１型半導体部Ｓ１の高さＨ１１（図１１参照）の０．１倍以上０．９倍以下であってよい。第１傾斜面ＩＦＳは、結晶面に限定されず、加工面であってもよい。

　実施例３では、第１型半導体部Ｓ１が第１傾斜面ＩＦＳを有することにより、第１傾斜面ＩＦＳに至るように絶縁膜ＤＦを形成し易くすることができる。第１傾斜面ＩＦＳに至るように絶縁膜ＤＦが形成されていることによれば、積層体ＬＢへのドライエッチングによる意図しない影響が生じる可能性を効果的に低減することができる。その結果、発光体２０を支持基板ＳＫにジャンクションダウン実装する際に、第１電極Ｅ１と第１型半導体部Ｓ１とが第１接合材ＣＡ１を介して短絡する可能性を効果的に低減することができる。

　〔実施例４〕
　図３１は実施例４における発光素子の製造方法を概略的に示すフローチャートである。図３２は実施例４における発光素子の製造方法を概略的に示す断面図である。図３３は実施例４における発光素子の製造方法を概略的に示す断面図である。

　図３１～図３３に示すように、実施例４における発光素子の製造方法では、ベース基板ＢＫ上に第１型半導体部Ｓ１、活性部ＡＰおよび第２型半導体部Ｓ２がこの順に形成された半導体基板を準備する工程と、第１型半導体部Ｓ１、活性部ＡＰおよび第２型半導体部Ｓ２の少なくとも１つの側面に絶縁膜（第１絶縁膜ＤＦ１）を形成する工程と、を含む。

　例えば成膜条件によっては、活性部ＡＰおよび第２型半導体部Ｓ２は第１側面ＦＳに回り込むように形成されない場合がある。実施例４では、第１側面ＦＳの側において、第１型半導体部Ｓ１、活性部ＡＰおよび第２型半導体部Ｓ２の少なくとも１つの側面を覆う第１絶縁膜ＤＦ１を形成する。また、第２側面ＳＳを覆う第２絶縁膜ＤＦ２を形成してもよい。

　実施例４における発光素子の製造方法では、さらに、支持基板ＳＫを準備する工程と、第１型半導体部Ｓ１、活性部ＡＰおよび第２型半導体部Ｓ２それぞれの少なくとも一部を含む発光体２０を、第１型半導体部Ｓ１が活性部ＡＰよりも上側に位置するように、第１接合材ＣＡ１・第２接合材ＣＡ２を介して支持基板ＳＫに接合する工程と、を含む。

　第２型半導体部Ｓ２、活性部ＡＰ、および第１型半導体部Ｓ１の一部をエッチング等で掘り込んで第１型半導体部Ｓ１の上面の一部を露出させる。これにより露出部ＥＳを形成する。第３側面ＴＳは絶縁膜が形成されていなくてよい。第２型半導体部Ｓ２にリッジ部ＲＪを形成する。その後、第１電極Ｅ１および第２電極Ｅ２を形成する。

　次いで、積層体ＬＢを分割して片面２電極構造を有する発光体２０を形成する。このように、実施例４における発光素子の製造方法は、第１絶縁膜ＤＦ１を形成した後において、活性部ＡＰを、活性部ＡＰの厚み方向に平行かつ第１側面ＦＳと交差する断面が出るように複数に分割する工程を含む。そして、発光体２０をベース基板ＢＫから分離する工程を行う。発光体２０を支持基板ＳＫにジャンクションダウン実装することにより発光素子３０を形成する。その他、各工程の詳細については、上述の実施例１～３を参照して理解できる。

　従来のように最終チップ切り出しの際にレーザ体の側面が形成される場合では、複数のレーザ体の側面に絶縁膜を一括して形成することが困難である。これに対して、実施例４では、ベース基板ＢＫ上において複数の発光体２０の側面に絶縁膜を一括して形成する（換言すればウエハレベルで絶縁膜を一括形成する）ことが可能となる。

　〔実施例５〕
　図３４は実施例５における発光体の構成を示す斜視図である。図３５Ａは実施例５における発光体の部分断面図である。図３５Ｂは実施例５における発光体の部分平面図である。図３６は実施例５における発光素子の製造方法を概略的に示す平面図である。

　実施例５における発光素子では、発光体２０は例えば発光ダイオードであってよい。図３４～図３６に示すように、発光体２０は、第１型半導体部Ｓ１、活性部ＡＰ、および第２型半導体部Ｓ２それぞれの少なくとも一部を含む。第２型半導体部Ｓ２は、活性部ＡＰの上方から、第１型半導体部Ｓ１の側方に至るように配されている。第２型半導体部Ｓ２は、第１型半導体部Ｓ１の第１側面ＦＳの少なくとも一部を覆っていてよい。活性部ＡＰは窒化物半導体を含み、活性部ＡＰのｃ軸方向に光を出射する。

　実施例５における発光素子の製造方法では、テンプレート基板７上に第１型半導体部Ｓ１を形成した後、第１型半導体部Ｓ１に複数のトレンチＴＲを形成してよい。第１型半導体部Ｓ１は、ベース半導体部Ｓ１１と、ベース半導体部Ｓ１１上に形成したリグロース層（例えば、ｎ型ＧａＮ系半導体を含むバッファ層）を含む第１型部Ｓ１２とを有していてよい。

　一般に、活性部ＡＰの形成後にドライエッチングにより素子分離すると、チップの側面がエッチャントのイオン原子により物理的、化学的なダメージを受けることがある。チップサイズが２０μｍ以下程度になると、チップの発光領域に対する側面ダメージの比率が上がる。そのため活性部ＡＰの側面ダメージが深刻となり得る。

　これに対し、実施例５では、活性部ＡＰの形成前に第１型半導体部Ｓ１を分割するためのトレンチＴＲを形成し、活性部ＡＰを形成した後は素子分割のエッチングを行わなくてよい。これにより、活性部ＡＰおよび第２型半導体部Ｓ２の側面の状態を高めることができる。

　活性部ＡＰが発光部ＬＳを含み、発光部ＬＳの全体が平面視で第２部Ｂ２（低欠陥部ＳＤ）と重なってもよい。活性部ＡＰへのエッチングダメージが避けられるため、発光部ＬＳの１つの辺のサイズＬｙが小さくてもよい。発光部ＬＳの１つの辺（例えば、隣接するトレンチＴＲに直交する辺）のサイズＬｙが、８０μｍ以下であってもよく、４０μｍ以下であってもよく、２０μｍ以下であってもよく、１０μｍ以下であってもよく、５μｍ以下であってもよい。

　第１型半導体部Ｓ１に対するエッチングがドライエッチングであり、このドライエッチングがマスク部５でストップしてもよい。この場合、マスク部５がエッチングストッパとして機能し、トレンチＴＲの底にマスク部５が露出する。この場合、必ずしもマスク部５の表面にてエッチングがストップする必要はなく、マスク部５中でエッチングがストップすればよい。マスク部５は、第１型半導体部Ｓ１よりもエッチングされにくい材料で形成され、エッチングをストップする役割を果たせれば、マスク部５の一部がエッチングされてもよい。

　ギャップＧＰおよびトレンチＴＲの空間に原料が入り込むことにより、活性部ＡＰの上方から、第１型半導体部Ｓ１における第１側面ＦＳの側の側方に至るとともに第２側面ＳＳの側の側方に至るように第２型半導体部Ｓ２を形成できる。実施例５では、第１型半導体部Ｓ１における、発光体２０の端面２０Ｆ（図２参照）の側の側方に至るように第２型半導体部Ｓ２が形成されていてもよい。

　その後、第２型半導体部Ｓ２、活性部ＡＰ、および第１型半導体部Ｓ１の一部をエッチング等で掘り込んで第１型半導体部Ｓ１の上面の一部を露出させる。第３側面ＴＳは第２型半導体部Ｓ２によって覆われていなくてよい。そして、第１電極Ｅ１および第２電極Ｅ２を形成する。これにより発光体２０を形成する。その後の工程は、上述の実施例１等と同じであってよい。

　（別構成例５）
　（５Ａ）
　実施例５の別例では、第１型半導体部Ｓ１、活性部ＡＰ、および第２型半導体部Ｓ２を形成した後に、開溝部ＧＳを形成することによって積層体ＬＢを複数の発光体２０に分割してもよい。開溝部ＧＳは劈開によって形成されてもよい。開溝部ＧＳはエッチングによって形成されたトレンチＴＲであってもよい。

　（５Ｂ）
　図３７は、実施例５の別例における発光素子の製造方法を概略的に示す平面図である。図３７に示すように、第１型半導体部Ｓ１に形成される複数のトレンチＴＲの少なくとも１つによって、第１型半導体部Ｓ１における開口部Ｋ上の部分（転位継承部ＨＤ）を除去し、低欠陥部ＳＤを有する第１型半導体部Ｓ１上に活性部ＡＰおよび第２型半導体部Ｓ２を形成する。

　活性部ＡＰおよび第２型半導体部Ｓ２を形成した後に、テンプレート基板７上で積層体ＬＢが位置変化しないようにアンカー膜ＡＦを形成してもよい。例えば、レジストマスクを用いて、アンカー膜ＡＦを全面にスパッタやＥＢ（Electron Beem Deposition）法で成膜し、その後にレジストマスクを除去することでアンカー膜ＡＦの不要部分をリフトオフすることができる。

　（５Ｃ）
　実施例５では、発光素子３０が活性部ＡＰのｃ軸方向に光を出射するＬＥＤ素子を例示して説明したが、これに限定されず、実施例５の別例では、発光素子３０は、活性部ＡＰのｃ軸方向に光を出射する面発光型の半導体レーザ素子（ＶＣＳＥＬ：a vertical cavity surface emitting laser element）であってもよい。

　〔実施例６〕
　図３８は実施例６における発光素子の製造方法を概略的に示す平面図である。実施例１等では、ＥＬＯ法によってベース半導体部Ｓ１１を形成していた。これに限定されず、本開示の一実施例における発光素子の製造方法では、ベース基板ＢＫとして例えばサファイア基板を用いてもよく、サファイア基板の上方に、窒化物半導体を含む半導体層が面状に形成されていてよい。半導体基板１０は、ＧａＮ基板上にマスク６を有していなくてもよい。

　本明細書では、ＥＬＯ法により形成したベース半導体部Ｓ１１と区別するために、一般的な手法にて形成される半導体部を半導体部ＳＧと称する。半導体部ＳＧは、例えば、成長用基板上において縦方向にエピタキシャル成長させた一般的な窒化物半導体を含む半導体層である。

　図３８に示すように、例えば、半導体基板１０における半導体部ＳＧの一部をエッチングにより除去することによって、複数のバー状の半導体部ＳＧを形成することができる。半導体部ＳＧを第１型半導体部Ｓ１として用いてもよいし、半導体部ＳＧ上に第１型部Ｓ１２を適宜形成することにより半導体部ＳＧと第１型部Ｓ１２とを含む第１型半導体部Ｓ１を形成してもよい。これにより第１型半導体部Ｓ１は第１側面ＦＳを有する。

　次いで、第１型半導体部Ｓ１の上方に活性部ＡＰを形成する。その後、活性部ＡＰの上方から第１型半導体部Ｓ１の側方に至るように配された第２型半導体部Ｓ２を形成する。発光体２０が例えばレーザ体である場合、リッジ部ＲＪを形成するとともに、第２型半導体部Ｓ２、活性部ＡＰ、および第１型半導体部Ｓ１の一部をエッチング等で掘り込んで第１型半導体部Ｓ１の上面の一部を露出させる。そして第１電極Ｅ１および第２電極Ｅ２を形成する。その後の工程は、上述の実施例１等と同様に行うことができる。そのため図示をして詳細に説明することは省略する。

　ベース基板ＢＫからの発光体２０の剥離は、種々の方法により行ってよく、例えばレーザリフトオフ法により行ってよい。また、ベース基板ＢＫと半導体部ＳＧとの間に、機械的な剥離を容易にするための脆弱層（窒化ホウ素）を形成していてもよい。光電気化学エッチングによるリフトオフを可能にする犠牲層（ＩｎＧａＮ）を形成していてもよい。

　〔附記事項〕
　以上、本開示に係る発明について、諸図面および実施例に基づいて説明してきた。しかし、本開示に係る発明は上述した各実施形態および実施例に限定されるものではない。すなわち、本開示に係る発明は本開示で示した範囲で種々の変更が可能であり、異なる実施形態および実施例にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本開示に係る発明の技術的範囲に含まれる。つまり、当業者であれば本開示に基づき種々の変形または修正を行うことが容易であることに注意されたい。また、これらの変形または修正は本開示の範囲に含まれることに留意されたい。

１　主基板
５　マスク部
６　マスク
７　テンプレート基板
１０　半導体基板
２０　発光体
３０　発光素子
ＡＰ　活性部
ＢＫ　ベース基板
ＣＡ　接合材（導電性接合材）
ＣＡ１　第１接合材（導電性接合材）
ＣＡ２　第２接合材（導電性接合材）
ＤＦ　絶縁膜
Ｅ１　第１電極
Ｅ２　第２電極
ＦＳ　第１側面
Ｓ１　第１型半導体部
Ｓ１１　ベース半導体部
Ｓ１２　第１型部
Ｓ２　第２型半導体部
ＳＳ　第２側面
ＳＴ　支持体

Claims

　第１側面を有し、第１型導電性を有する第１型半導体部と、前記第１型半導体部の下方に位置する活性部と、第２型導電性を有し、前記活性部の下方から前記第１型半導体部の側方に至るように配された第２型半導体部と、を含む発光体と、
　導電性接合材と、
　前記発光体の下方に位置し、前記第１型半導体部が前記活性部よりも上側に位置するように、前記導電性接合材を介して前記発光体を支持する支持体と、を備える発光素子。
　前記第２型半導体部は、前記第１型半導体部よりも厚みが小さい、請求項１に記載の発光素子。
　前記第２型半導体部は、前記第１側面に接する、請求項１または２に記載の発光素子。
　前記導電性接合材は、加熱流動性、加圧硬化性、熱硬化性、および光硬化性の少なくとも１つを有する導電性材料で構成される、請求項１～３のいずれか１項に記載の発光素子。
　前記第１型半導体部および前記活性部の積層方向に発光素子を視る平面視において、前記導電性接合材のエッジの一部が前記発光体からはみ出している、請求項１～４のいずれか１項に記載の発光素子。
　前記導電性接合材が、前記第２型半導体部に沿って遡上している、請求項１～５のいずれか１項に記載の発光素子。
　前記導電性接合材の遡上高さが、前記第１型半導体部の下面レベルを超える、請求項６に記載の発光素子。
　前記第１型半導体部はｎ型半導体部であり、前記第２型半導体部はｐ型半導体部である、請求項１～７のいずれか１項に記載の発光素子。
　前記第１側面は、前記第１型半導体部のａ軸方向に向かい合う２つの側面の一方である、請求項１～８のいずれか１項に記載の発光素子。
　前記第１型半導体部は、前記２つの側面の他方である第２側面を有し、
　前記第２型半導体部は、前記活性部の下方から、前記第１型半導体部における前記第１側面の側の側方に至るとともに前記第２側面の側の側方に至るように配されている、請求項９に記載の発光素子。
　前記第１側面に傾斜面が含まれ、
　前記第２型半導体部は前記傾斜面を覆う、請求項１～１０のいずれか１項に記載の発光素子。
　前記活性部は窒化物半導体を含み、
　前記第２型半導体部はリッジを含み、
　前記発光体は、前記第１型半導体部、前記活性部、および前記第２型半導体部それぞれの少なくとも一部を含み、一対の共振器端面を含む光共振器を有する、請求項１～１１のいずれか１項に記載の発光素子。
　前記第１側面は、その反対側の第２側面よりも前記リッジに近い、請求項１２に記載の発光素子。
　前記第１型半導体部および前記第２型半導体部は窒化物半導体を含み、
　前記第１型半導体部は、ａ軸方向における中央部よりも前記第１側面に近いとともに前記中央部よりも貫通転位密度が小さいウイング部を有し、
　前記リッジは、平面視において前記ウイング部と重なり、
　前記一対の共振器端面のそれぞれが窒化物半導体のｍ面である、請求項１２または１３に記載の発光素子。
　前記活性部は、前記ウイング部の下方に位置する発光部を含む、請求項１４に記載の発光素子。
　前記活性部は窒化物半導体を含み、
　前記活性部のｃ軸方向に光を出射する、請求項１～１１のいずれか１項に記載の発光素子。
　前記第１側面上に回り込んだ前記第２型半導体部の部分を覆う絶縁膜を備える、請求項１～１６のいずれか１項に記載の発光素子。
　前記第１型半導体部が窒化物半導体を含み、
　前記第１側面が結晶面で構成される、請求項１～１７のいずれか１項に記載の発光素子。
　前記第１型半導体部は、ＧａＮ系半導体を含む、請求項１～１８のいずれか１項に記載の発光素子。
　前記第２型半導体部の下方にアノードが設けられ、
　前記第１型半導体部の上方にカソードが設けられている、請求項８に記載の発光素子。
　前記第１型半導体部は、下方に前記第２型半導体部が位置していない露出部を有し、
　前記第２型半導体部の下方にアノードが設けられ、
　前記露出部の下方にカソードが設けられている、請求項８に記載の発光素子。
　ベース基板上に第１側面を有する第１型半導体部が形成された半導体基板を準備する工程と、
　前記第１型半導体部の上方に活性部を形成する工程と、
　前記活性部の上方から前記第１型半導体部の側方に至るように配された第２型半導体部を形成する工程と、
　支持基板を準備する工程と、
　前記第１型半導体部、前記活性部、および前記第２型半導体部それぞれの少なくとも一部を含む発光体を、前記第１型半導体部が前記活性部よりも上側に位置するように、導電性接合材を介して前記支持基板に接合する工程とを含む、発光素子の製造方法。
　ベース基板上に第１型半導体部、活性部および第２型半導体部がこの順に形成された半導体基板を準備する工程と、
　前記第１型半導体部、前記活性部および前記第２型半導体部の少なくとも１つの側面に絶縁膜を形成する工程と、
　支持基板を準備する工程と、
　前記第１型半導体部、前記活性部、および前記第２型半導体部それぞれの少なくとも一部を含む発光体を、前記第１型半導体部が前記活性部よりも上側に位置するように、導電性接合材を介して前記支持基板に接合する工程とを含む、発光素子の製造方法。
　前記発光体を前記ベース基板から分離する工程を含む、請求項２２または２３に記載の発光素子の製造方法。
　前記第２型半導体部を形成した後に、前記活性部を、前記活性部の厚み方向に平行かつ前記第１側面と交差する断面が出るように複数に分割する工程を含む、請求項２２に記載の発光素子の製造方法。
　前記絶縁膜を形成した後に、前記活性部を、前記活性部の厚み方向に平行かつ前記側面と交差する断面が出るように複数に分割する工程を含む、請求項２３に記載の発光素子の製造方法。
　請求項２２～２６のいずれか１項に記載の各工程を行う、発光素子の製造装置。