WO2021256162A1

WO2021256162A1 - 撮像素子、撮像装置及び撮像システム

Info

Publication number: WO2021256162A1
Application number: PCT/JP2021/019284
Authority: WO
Inventors: 貴幸西谷; 宗吾太田; 康夫三宅; 好弘佐藤; 佳壽子西村; 努小林
Original assignee: Panasonic Intellectual Property Management Co Ltd
Current assignee: Panasonic Intellectual Property Management Co Ltd
Priority date: 2020-06-18
Filing date: 2021-05-21
Publication date: 2021-12-23
Anticipated expiration: 2022-12-18
Also published as: CN115668502A; US20230085674A1; JPWO2021256162A1

Abstract

撮像素子１００ａは、半導体基板１０９と、第１光電変換部２１と、第２光電変換部２２と、を備える。半導体基板１０９には、電荷蓄積領域１０８が設けられている。第２光電変換部２２は、第１光電変換部２１と半導体基板１０９の間に位置する。第１光電変換部２１は、第１対向電極１０２と、第１画素電極１０４と、第１光電変換層１０３と、を含む。第１光電変換層１０３は、第１対向電極１０２と第１画素電極１０４の間に位置する。第２光電変換部２２は、第２対向電極１０５と、第２画素電極１０７と、第２光電変換層１０６と、を含む。第２光電変換層１０６は、第２対向電極１０５と第２画素電極１０７の間に位置する。電荷蓄積領域１０８は、第１画素電極１０４及び第２画素電極１０７と電気的に接続されている。

Description

撮像素子、撮像装置及び撮像システム

　本開示は、撮像素子、撮像装置及び撮像システムに関する。

　種々の撮像素子が知られている。例えば、１画素において、Ｒ，Ｇ，Ｂの各波長にそれぞれ対応する光電変換層が３層積層された撮像素子が提案されている。

国際公開第２０１６／００２５７６号

　本開示は、撮像素子を小型化するのに役立ちうる技術を提供する。

　本開示は、
　電荷蓄積領域が設けられた半導体基板と、
　第１対向電極と、第１画素電極と、前記第１対向電極と前記第１画素電極の間に位置する第１光電変換層と、を含む第１光電変換部と、
　第２対向電極と、第２画素電極と、前記第２対向電極と前記第２画素電極の間に位置する第２光電変換層と、を含む第２光電変換部であって、前記第１光電変換部と前記半導体基板の間に位置する第２光電変換部と、を備え、
　前記電荷蓄積領域は、前記第１画素電極及び前記第２画素電極と電気的に接続されている、
　撮像素子を提供する。

　本開示に係る技術は、撮像素子を小型化するのに役立ちうる。

図１Ａは、第１の実施形態に係る撮像装置の構成図である。図１Ｂは、第１の実施形態に係る撮像素子の断面図である。図１Ｃは、第１の実施形態に係る撮像素子の製造方法の工程図である。図１Ｄは、第１の実施形態に係る撮像素子の製造方法の工程図である。図１Ｅは、第１の実施形態に係る撮像素子の製造方法の工程図である。図１Ｆは、第１の実施形態に係る撮像素子の製造方法の工程図である。図２Ａは、第２の実施形態の一例に係る撮像素子の断面図である。図２Ｂは、図２Ａの可変電圧源の出力波形を示すタイミング図である。図２Ｃは、第２の実施形態の別例に係る撮像素子の断面図である。図２Ｄは、図２Ｃの可変電圧源の出力波形を示すタイミング図である。図３は、第３の実施形態の一例に係る撮像素子の断面図である。図４Ａは、第４の実施形態の電極構造の上面図である。図４Ｂは、第４の実施形態の電極構造の上面図である。図４Ｃは、第４の実施形態の電極構造の上面図である。図４Ｄは、第４の実施形態の画素レイヤの配列の説明図である。図４Ｅは、第４の実施形態の櫛部の電圧波形を示すタイミング図である。図５は、第５の実施形態の櫛部の電圧波形を示すタイミング図である。図６Ａは、第６の実施形態の第１の例に係る画素レイヤの説明図である。図６Ｂは、第６の実施形態の第２の例に係る画素レイヤの説明図である。図６Ｃは、第６の実施形態の第３の例に係る画素レイヤの説明図である。図７Ａは、第７の実施形態に係る撮像システムの構成図である。図７Ｂは、第７の実施形態に係る２つのフレームにおける画素レイヤの説明図である。図７Ｃは、第７の実施形態に係る合成フレームの説明図である。図８Ａは、第８の実施形態の電極構造の上面図である。図８Ｂは、第８の実施形態の画素レイヤの説明図である。図９は、第９の実施形態に係る撮像素子の断面図である。図１０は、第１０の実施形態に係る撮像素子の断面図である。図１１Ａは、第１１の実施形態に係る撮像素子の断面図である。図１１Ｂは、第１１の実施形態に１つの画素の上面図である。図１１Ｃは、第１１の実施形態に複数の画素の上面図である。図１２は、第１２の実施形態に係る撮像素子の断面図である。図１３は、表面照射型の撮像素子の模式図である。図１４は、裏面照射型の撮像素子の模式図である。図１５は、特定プラグの配置例を示す上面図である。図１６は、特定プラグの配置例を示す上面図である。図１７は、特定プラグの形状例を示す断面図である。

　（本開示の基礎となった知見）
　一例に係る撮像素子は、光電変換層と、画素電極と、プラグと、半導体基板と、を含む。半導体基板には、電荷蓄積領域及び読み出し回路が設けられている。光電変換層は、画素電極に接続されている。画素電極は、プラグに接続されている。プラグは、電荷蓄積領域に接続されている。光電変換層において、光が電荷に変換される。電荷は、画素電極により収集され、プラグを介して電荷蓄積領域に送られ、電荷蓄積領域で一旦蓄積され、その後、読み出し回路により信号として読み出される。

　また、上述のように、１画素において、Ｒ，Ｇ，Ｂの各波長にそれぞれ対応する光電変換層が３層積層された撮像素子が提案されている。このような撮像素子によれば、１つの画素で複数の信号を取得しうる。

　１つの画素で複数の信号を取得可能な撮像素子を構成する場合、光電変換層の他、画素電極、プラグ、電荷蓄積領域及び読み出し回路も複数設けることが考えられる。しかし、そのようにすることは、撮像素子を小型化する観点から不利である。

　そこで、本発明者らは、撮像素子を小型化するのに役立ちうる技術を検討した。

　（本開示に係る一態様の概要）
　本開示の第１態様に係る撮像素子は、
　電荷蓄積領域が設けられた半導体基板と、
　第１対向電極と、第１画素電極と、前記第１対向電極と前記第１画素電極の間に位置する第１光電変換層と、を含む第１光電変換部と、
　第２対向電極と、第２画素電極と、前記第２対向電極と前記第２画素電極の間に位置する第２光電変換層と、を含む第２光電変換部であって、前記第１光電変換部と前記半導体基板の間に位置する第２光電変換部と、を備え、
　前記電荷蓄積領域は、前記第１画素電極及び前記第２画素電極と電気的に接続されている。

　第１態様に係る技術は、撮像素子を小型化するのに役立ちうる。

　本開示の第２態様において、例えば、第１態様に係る撮像素子は、特定プラグを備えていてもよく、
　前記特定プラグは、前記第１画素電極、前記第２画素電極及び前記電荷蓄積領域を電気的に接続していてもよい。

　第２態様に係る技術は、撮像素子を小型化するのに役立ちうる。

　本開示の第３態様において、例えば、第２態様に係る撮像素子は、
　前記特定プラグは、第１部分及び第２部分を含んでいてもよく、
　前記特定プラグにおいて、前記第１部分は、前記第２画素電極から前記第１画素電極に向かって延びていてもよく、
　前記特定プラグにおいて、前記第２部分は、前記第２画素電極から前記電荷蓄積領域に向かって延びていてもよく、
　平面視において、前記第１部分における前記第２画素電極側の端部と、前記第２部分における前記第２画素電極側の端部とは、互いに離間していてもよい。

　第３態様によれば、特定プラグの配置の自由度を高めることができる。

　本開示の第４態様において、例えば、第２態様又は第３態様に係る撮像素子では、
　前記特定プラグは、前記第２対向電極とは電気的に分離されていてもよい。

　第４態様によれば、第２光電変換部が適切に動作しうる。

　本開示の第５態様において、例えば、第２から第４態様のいずれか１つに係る撮像素子では、
　前記第２光電変換層の厚さ方向に垂直な断面において、前記特定プラグは、前記第２光電変換層の外輪郭よりも外側に位置していてもよい。

　第５態様によれば、第２光電変換層に貫通孔を設ける必要がない。このことは、撮像素子の製造を容易とし、そのため撮像素子の信頼性を高めうる。

　本開示の第６態様において、例えば、第２から第５態様のいずれか１つに係る撮像素子では、
　前記特定プラグは、第１部分を含んでいてもよく、
　前記第１部分は、前記第１画素電極から前記第２画素電極まで延びていてもよく、
　前記電荷蓄積領域と、前記特定プラグと、前記第１光電変換部と、前記第２光電変換部と、を備える画素が複数存在していてもよく、
　前記複数の画素は、第１画素及び第２画素を含んでいてもよく、
　平面視において、
　　前記第１画素及び前記第２画素は、第１方向に隣り合っていてもよく、
　　前記第１画素の前記第１部分の第２方向の位置と、前記第２画素の前記第１部分の前記第２方向の位置とは、同じであってもよい。

　第６態様の第１画素及び第２画素の特定プラグの第１部分の配置の仕方は、第１画素及び第２画素を均一に製造する観点から有利である。

　本開示の第７態様において、例えば、第２から第５態様のいずれか１つに係る撮像素子では、
　前記特定プラグは、第１部分を含んでいてもよく、
　前記第１部分は、前記第１画素電極から前記第２画素電極まで延びていてもよく、
　前記電荷蓄積領域と、前記特定プラグと、前記第１光電変換部と、前記第２光電変換部と、を備える画素が複数存在していてもよく、
　前記複数の画素は、第１画素及び第２画素を含んでいてもよく、
　平面視において、
　　前記第１画素及び前記第２画素は、第１方向に隣り合っていてもよく、
　　前記第１画素の前記第１部分の第２方向の位置と、前記第２画素の前記第１部分の前記第２方向の位置とは、異なっていてもよい。

　第７態様によれば、第１部分の配置の自由度を高めることができる。

　本開示の第８態様において、例えば、第２から第７態様のいずれか１つに係る撮像素子では、
　前記特定プラグは、第１部分及び第２部分を含んでいてもよく、
　前記第１部分は、前記第１画素電極から前記第２画素電極まで延びていてもよく、
　前記特定プラグにおいて、前記第２部分は、前記第２画素電極から前記電荷蓄積領域に向かって延びていてもよく、
　前記第１部分の断面積は、前記第１部分の前記第２画素電極側の端部を含む領域において、前記第１画素電極から前記第２画素電極に近づくにつれて連続的に小さくなってもよく、
　前記第２部分における前記第２画素電極側の端部の断面積は、前記第１部分における前記第２画素電極側の端部の断面積に比べて大きくてもよい。

　第８態様は、特定プラグの断面積の全体的な均一性を高めるのに寄与しうる。

　本開示の第９態様において、例えば、第８態様に係る撮像素子では、
　前記第１部分の断面積は、前記第１画素電極側の端部から前記第２画素電極側の端部にかけて、前記第１画素電極から前記第２画素電極に近づくにつれて連続的に小さくなってもよい。

　第９態様の第１部分の断面積の変化の仕方は、第１部分の断面積の変化の仕方の具体例である。

　本開示の第１０態様において、例えば、第８態様又は第９態様に係る撮像素子では、
　前記第１部分の前記第２画素電極側の端部の断面積に対する前記第２部分の前記第２画素電極側の端部の断面積の比率は、１よりも大きく１．２よりも小さくてもよい。

　第１０態様の断面積の比率は、断面積の比率の具体例である。

　本開示の第１１態様において、例えば、第２から第１０態様のいずれか１つに係る撮像素子では、
　前記特定プラグにおける前記第１画素電極から前記第２画素電極までの部分の長さを第１長さと定義し、
　前記特定プラグにおける前記第２画素電極から前記半導体基板までの部分の長さを第２長さと定義したとき、
　前記第１長さは、前記第２長さよりも長くてもよい。

　第１１態様は、第１画素電極及び第２画素電極間のカップリングを抑制する観点から有利である。

　本開示の第１２態様において、例えば、第２から第１０態様のいずれか１つに係る撮像素子では、
　前記特定プラグにおける前記第１画素電極から前記第２画素電極までの部分の長さを第１長さと定義し、
　前記特定プラグにおける前記第２画素電極から前記半導体基板までの部分の長さを第２長さと定義したとき、
　前記第１長さは、前記第２長さよりも短くてもよい。

　第１２態様によれば、第１画素電極から電荷蓄積領域までの電気経路の寄生容量と、第２画素電極から電荷蓄積領域までの電気経路の寄生容量と、の差を小さくし易い。

　本開示の第１３態様において、例えば、第２から第１２態様のいずれか１つに係る撮像素子では、
　前記特定プラグにおける前記第１画素電極から前記第２画素電極までの部分の長さを第１長さと定義し、
　前記特定プラグにおける前記第２画素電極から前記半導体基板までの部分の長さを第２長さと定義し、
　前記特定プラグにおける前記半導体基板の内部を延びる部分の長さを第３長さと定義したとき、
　前記第３長さは、前記第１長さ又は前記第２長さよりも長くてもよい。

　第１３態様は、半導体基板内にフォトダイオード等の素子を配置する観点から有利でありうる。

　本開示の第１４態様において、例えば、第１３態様に係る撮像素子では、
　前記第３長さは、前記第１長さ及び前記第２長さの合計よりも長くてもよい。

　第１４態様は、半導体基板内にフォトダイオード等の素子を配置する観点から有利でありうる。

　本開示の第１５態様において、例えば、第１から第１４態様のいずれか１つに係る撮像素子は、裏面照射型であってもよい。

　第１５態様の撮像素子は、撮像素子の具体例である。

　本開示の第１６態様において、例えば、第１から第１５態様のいずれか１つに係る撮像素子では、
　前記第１光電変換層は、光電変換により第１電荷を生成してもよく、
　前記第２光電変換層は、光電変換により第２電荷を生成してもよく、
　前記第１画素電極は、前記第１電荷を前記第１光電変換層に蓄積させる第１蓄積電極と、第１読み出し電極とを含んでいてもよく、
　前記第２画素電極は、前記第２電荷を前記第２光電変換層に蓄積させる第２蓄積電極と、第２読み出し電極とを含んでいてもよく、
　前記電荷蓄積領域は、前記第１読み出し電極及び前記第２読み出し電極と電気的に接続されていてもよい。

　第１６態様の撮像素子の構成は、撮像素子の構成例である。

　本開示の第１７態様において、例えば、第１から第１６態様のいずれか１つに係る撮像素子では、
　前記第１光電変換層は、第１波長域の光を光電変換してもよく、
　前記第２光電変換層は、第２波長域の光を光電変換してもよい。

　第１７態様によれば、１つの特定プラグ及び１つの電荷蓄積領域を用いて、第１及び第２波長域の光の情報を出力することができる。

　本開示の第１８態様に係る撮像装置は、
　第１から第１７態様のいずれか１つに係る撮像素子と、
　前記第１対向電極及び前記第２対向電極の電圧を調整する電圧供給回路と、を備える。

　第１８態様によれば、光に対する第１光電変換層の感度及び光に対する第２光電変換層の感度を調整できる。

　本開示の第１９態様において、例えば、第１８態様に係る撮像装置では、
　前記電圧供給回路は、前記第１対向電極及び前記第２対向電極に接続された可変電圧源を有していてもよい。

　第１９態様によれば、電圧供給回路をシンプルに構成し易い。

　本開示の第２０態様において、例えば、第１８態様に係る撮像装置では、
　前記電圧供給回路は、
　　前記第２対向電極に接続された第１可変電圧源と、
　　前記第１対向電極に接続された第２可変電圧源と、を有していてもよい。

　第２０態様によれば、第１光電変換層及び第２光電変換層の電圧制御の自由度を高めることができる。

　本開示の第２１態様において、例えば、第１８から第２０態様のいずれか１つに係る撮像装置では、
　前記電圧供給回路は、前記第１対向電極及び前記第２対向電極の電圧を調整することにより、
　　前記第１光電変換層における光電変換が許可されかつ前記第２光電変換層における光電変換が禁止された第１状態と、
　　前記第１光電変換層における光電変換が禁止されかつ前記第２光電変換層における光電変換が許可された第２状態と、を実現してもよい。

　第２１態様によれば、第１状態と第２状態とを切り替えることができる。

　本開示の第２２態様において、例えば、第２１態様に係る撮像装置では、
　前記電荷蓄積領域と、前記第１光電変換部と、前記第２光電変換部と、を備える画素が複数存在していてもよく、
　前記複数の画素は、第１画素及び第２画素を含んでいてもよく、
　第１時刻において、
　　前記第１画素において前記第１状態が実現されてもよく、
　　前記第２画素において前記第２状態が実現されてもよい。

　第２２態様は、信号電荷の読み出しの自由度向上に貢献しうる。

　本開示の第２３態様において、例えば、第２２態様に係る撮像装置では、
　第２時刻において、
　　前記第１画素において前記第２状態が実現されてもよく、
　　前記第２画素において前記第１状態が実現されてもよい。

　第２３態様は、信号電荷の読み出しの自由度向上に貢献しうる。

　本開示の第２４態様において、例えば、第１から第１７態様のいずれか１つに係る撮像素子は、第３対向電極と、第３画素電極と、前記第３対向電極と前記第３画素電極の間に位置する第３光電変換層と、を含む第３光電変換部であって、前記第２光電変換部と前記半導体基板の間に位置する第３光電変換部と、をさらに備えていてもよく、
　前記第１光電変換層は、第１波長域の光を光電変換してもよく、
　前記第２光電変換層は、第２波長域の光を光電変換してもよく、
　前記第３光電変換層は、第３波長域の光を光電変換してもよく、
　前記電荷蓄積領域と、前記第１光電変換部と、前記第２光電変換部と、前記第３光電変換部と、を備える画素が複数存在してもよく、
　前記複数の画素は、第１画素、第２画素、第３画素及び第４画素を含んでいてもよく、
　前記第１画素、前記第２画素、前記第３画素及び前記第４画素は、画素レイヤを構成していてもよく、
　平面視において、
　　前記第１画素及び前記第２画素は、第１方向に隣り合っていてもよく、
　　前記第３画素及び前記第４画素は、前記第１方向に隣り合っていてもよく、
　　前記第１画素及び前記第３画素は、第２方向に隣り合っていてもよく、
　　前記第２画素及び前記第４画素は、前記第２方向に隣り合っていてもよい。

　第２４態様によれば、隣り合う４つの画素のそれぞれに、第１光電変換層、第２光電変換層及び第３光電変換層の少なくとも１つに由来する感度を与えることができる。そして、これらの画素が構成する画素レイヤにより、様々な撮像が実現されうる。

　本開示の第２５態様に係る撮像装置は、
　第２４態様に係る撮像素子と、
　電圧供給回路と、を備え、
　前記電圧供給回路により前記第１画素、前記第２画素、前記第３画素及び前記第４画素のそれぞれにおける前記第１対向電極、前記第２対向電極及び前記第３対向電極の電圧を変化させることによって、
　　第１期間において前記第１画素が呈していた光に対する感度を、前記第１期間に続く第２期間において前記第２画素が呈し、前記第２期間に続く第３期間において前記第４画素が呈し、前記第３期間に続く第４期間において前記第３画素が呈するようにし、
　　前記第１期間において前記第２画素が呈していた光に対する感度を、前記第２期間において前記第４画素が呈し、前記第３期間において前記第３画素が呈し、前記第４期間において前記第１画素が呈するようにし、
　　前記第１期間において前記第４画素が呈していた光に対する感度を、前記第２期間において前記第３画素が呈し、前記第３期間において前記第１画素が呈し、前記第４期間において前記第２画素が呈するようにし、
　　前記第１期間において前記第３画素が呈していた光に対する感度を、前記第２期間において前記第１画素が呈し、前記第３期間において前記第２画素が呈し、前記第４期間において前記第４画素が呈するようにする、レイヤ回転を実行してもよい。

　第２５態様は、鮮明な画像を得るのに役立ちうる。また、電圧変化によるレイヤ回転は、撮像素子のサイズの大幅増を引き起こし難い。このことは、撮像素子の小型化に役立ちうる。

　本開示の第２６態様に係る撮像システムは、
　第２４態様に係る撮像素子、又は、第２５態様に係る撮像装置と、
　信号処理装置と、を備え、
　前記画素レイヤが複数存在し、
　前記複数の画素レイヤのそれぞれにおいて、前記第１画素が感度を有する光の波長域、前記第２画素が感度を有する光の波長域、前記第３画素が感度を有する光の波長域及び前記第４画素が感度を有する光の波長域の少なくとも１つが、あるフレームを生成するときと別のフレームを生成するときとで異なり、
　前記信号処理装置は、前記あるフレームと前記別のフレームとが合成された合成フレームを生成し、
　前記合成フレームのある領域では、前記あるフレームに基づく像が現れ、
　前記合成フレームの別の領域では、前記別のフレームに基づく像が現れる。

　第２６態様によれば、ある領域と別の領域とで、強調される色に差をつけることができる。

　本開示の第２７態様に係る撮像装置は、
　撮像素子と、電圧供給回路と、を備え、
　前記撮像素子では、
　　第１光電変換部と、第２光電変換部と、第３光電変換部と、がこの順に積層され、
　　前記第１光電変換部は、第１対向電極と、第１画素電極と、前記第１対向電極と前記第１画素電極の間に位置する第１光電変換層と、を含み、
　　前記第２光電変換部は、第２対向電極と、第２画素電極と、前記第２対向電極と前記第２画素電極の間に位置する第２光電変換層と、を含み、
　　前記第３光電変換部は、第３対向電極と、第３画素電極と、前記第３対向電極と前記第３画素電極の間に位置する第３光電変換層と、を含み、
　　前記第１光電変換層は、第１波長域の光を光電変換し、
　　前記第２光電変換層は、第２波長域の光を光電変換し、
　　前記第３光電変換層は、第３波長域の光を光電変換し、
　　前記第１光電変換部と、前記第２光電変換部と、前記第３光電変換部と、を備える画素が複数存在し、
　　前記複数の画素は、第１画素、第２画素、第３画素及び第４画素を含み、
　　前記第１画素、前記第２画素、前記第３画素及び前記第４画素は、画素レイヤを構成し、
　　平面視において、
　　　前記第１画素及び前記第２画素は、第１方向に隣り合っており、
　　　前記第３画素及び前記第４画素は、前記第１方向に隣り合っており、
　　　前記第１画素及び前記第３画素は、第２方向に隣り合っており、
　　　前記第２画素及び前記第４画素は、前記第２方向に隣り合っており、
　　前記撮像装置では、
　　前記電圧供給回路により前記第１画素、前記第２画素、前記第３画素及び前記第４画素のそれぞれにおける前記第１対向電極、前記第２対向電極及び前記第３対向電極の電圧を変化させることによって、
　　　第１期間において前記第１画素が呈していた光に対する感度を、前記第１期間に続く第２期間において前記第２画素が呈し、前記第２期間に続く第３期間において前記第４画素が呈し、前記第３期間に続く第４期間において前記第３画素が呈するようにし、
　　　前記第１期間において前記第２画素が呈していた光に対する感度を、前記第２期間において前記第４画素が呈し、前記第３期間において前記第３画素が呈し、前記第４期間において前記第１画素が呈するようにし、
　　　前記第１期間において前記第４画素が呈していた光に対する感度を、前記第２期間において前記第３画素が呈し、前記第３期間において前記第１画素が呈し、前記第４期間において前記第２画素が呈するようにし、
　　　前記第１期間において前記第３画素が呈していた光に対する感度を、前記第２期間において前記第１画素が呈し、前記第３期間において前記第２画素が呈し、前記第４期間において前記第４画素が呈するようにする、レイヤ回転を実行する。

　第２７態様は、鮮明な画像を得るのに役立ちうる。また、電圧変化によるレイヤ回転は、撮像素子のサイズの大幅増を引き起こし難い。このことは、撮像素子の小型化に役立ちうる。

　本開示の第２８態様に係る撮像素子では、
　特定電極を備える画素が複数存在し、
　前記複数の画素は、第１画素、第２画素、第３画素及び第４画素を含み、
　前記第１画素、前記第２画素、前記第３画素及び前記第４画素は、画素レイヤを構成し、
　平面視において、
　　前記第１画素及び前記第２画素は、第１方向に隣り合っており、
　　前記第３画素及び前記第４画素は、前記第１方向に隣り合っており、
　　前記第１画素及び前記第３画素は、第２方向に隣り合っており、
　　前記第２画素及び前記第４画素は、前記第２方向に隣り合っており、
　隙間を介して前記第２方向に噛み合い前記第１方向に延びる第１櫛部及び第２櫛部と、隙間を介して前記第２方向に噛み合い前記第１方向に延びる第３櫛部及び第４櫛部と、を有する特定電極構造が設けられ、
　前記特定電極構造の前記第１櫛部における複数の歯部のうちの１つが、前記第１画素の前記特定電極を構成し、
　前記特定電極構造の前記第２櫛部における複数の歯部のうちの１つが、前記第２画素の前記特定電極を構成し、
　前記特定電極構造の前記第３櫛部における複数の歯部のうちの１つが、前記第３画素の前記特定電極を構成し、
　前記特定電極構造の前記第４櫛部における複数の歯部のうちの１つが、前記第４画素の前記特定電極を構成し、
　前記画素レイヤは複数存在し、
　前記複数の画素レイヤは、前記第１方向に並ぶ。

　第２８態様では、櫛部により、画素レイヤを跨いで分布し互いに対応する複数の特定電極の電圧をまとめて調整できる。櫛形状を活かしてまとめて電圧を調整する構成は、撮像素子の小型化に寄与しうる。

　第２８態様の撮像素子は、例えば、第２５態様及び第２７態様のレイヤ回転を実行するのに利用可能である。

　なお、第２８態様の特定電極は、第１態様等に記載の第１対向電極、第２対向電極又は第３対向電極として利用できる。第２８態様の特定電極を３つ設けてそれらにより第１対向電極、第２対向電極及び第３対向電極を構成し、特定電極構造を３つ設けてそれらにより第１電極構造、第２電極構造及び第３電極構造を構成してもよい。

　本開示の第２９態様に係る撮像素子は、
　電荷蓄積領域が設けられた半導体基板と、
　光電変換により第１電荷を生成する第１光電変換部と、
　光電変換により第２電荷を生成する第２光電変換部と、を備え、
　前記第１光電変換部から前記電荷蓄積領域に前記第１電荷を伝送する経路と、
　前記第２光電変換部から前記電荷蓄積領域に前記第２電荷を伝送する経路と、が設けられている。

　第２９態様に係る技術は、撮像素子を小型化するのに役立ちうる。

　特に矛盾がない限り、第１から第２９態様の技術は、相互に組み合わせ可能である。

　以下、図面を参照しながら、本開示による実施形態を説明する。

　以下、実施形態に係る撮像素子、撮像装置及び撮像システムを、図面を参照しながら説明する。

　必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明、実質的に同一の構成に対する重複説明等は、省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。なお、添付図面及び以下の説明は当業者が本開示に係る技術を十分に理解するためのものであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。

　図面において、実質的に同一の構成、動作、及び効果を表す要素については、同一の符号を付す。また、以下において記述される数値は、すべて本開示に係る技術を具体的に説明するために例示するものであり、本開示に係る技術は例示された数値に制限されない。さらに、構成要素間の接続関係は、本開示に係る技術を具体的に説明するために例示するものであり、本開示に係る技術の機能を実現する接続関係はこれに限定されない。

　本明細書では、第１、第２、第３・・・という序数詞を用いることがある。ある要素に序数詞が付されている場合に、より若番の同種類の要素が存在することは必須ではない。必要に応じて序数詞の番号を変更することができる。

　本明細書において、「平面視」とは、半導体基板に垂直な方向から見たときのことを言う。本明細書において、「上方」、「下方」、「上面」及び「下面」等の用語は、あくまでも部材間の相互の配置を指定するために用いており、撮像装置の使用時における姿勢を限定する意図で用いられているのではない。

　本明細書において、「透光性を有する」とは、特定の波長域の光の透過率が４０％以上であることを意味する。可視光の波長域は、例えば、４００ｎｍから７８０ｎｍである。近赤外光の波長域は、例えば、７８０ｎｍから２０００ｎｍである。透過率は、日本産業規格ＪＩＳ　Ｒ３１０６（１９９８）に規定された方法によって算出されうる。

　（第１の実施形態）
　図１Ａは、本開示の第１の実施形態に係る撮像装置１９９の構成を示している。撮像装置１９９は、撮像素子１００を備えている。撮像素子１００は、半導体基板１０９を備えている。撮像素子１００では、半導体基板１０９を用いて、複数の画素１０が設けられている。

　半導体基板１０９は、例えば、Ｓｉ基板である。半導体基板１０９には、各種の電子回路が設けられうる。

　各画素１０は、光電変換領域１２を含む。光電変換領域１２は、光の入射を受けて正の電荷及び負の電荷、典型的には、正孔－電子対を発生させる。図１Ａでは、各画素１０の光電変換領域１２が空間的に互いに分離されて示されている。ただし、これは説明の便宜に過ぎない。複数の画素１０の光電変換領域１２は、互いに間隔を空けずに半導体基板１０９の上に連続的に配置されうる。

　図１Ａにおいて、画素１０は、ｍ行ｎ列の複数の行及び複数の列に並べられている。ｍ及びｎは、互いに独立して、１以上の整数を表す。画素１０は、例えば２次元に並べられることによって、撮像領域を形成する。撮像装置１９９を平面視したとき、撮像素子１００は、光電変換層が存在する領域として規定されうる。

　画素１０の数及び配置は、特に限定されない。図１Ａでは、各画素１０の中心が正方格子の格子点上に位置している。各画素１０の中心が、三角格子、六角格子等の格子点上に位置するように、複数の画素１０が配置されていてもよい。画素１０を１次元に並べることによって、撮像素子１００をラインセンサとして使用しうる。

　撮像装置１９９は、半導体基板１０９に設けられた周辺回路を有する。

　周辺回路は、垂直走査回路５２及び水平信号読み出し回路５４を含む。周辺回路は、制御回路５６及び電圧供給回路２００を含みうる。周辺回路は、信号処理回路、出力回路等をさらに含んでいてもよい。各回路は、半導体基板１０９に設けられている。周辺回路の一部は、画素１０が形成された半導体基板１０９とは異なる他の基板に設けられることもありうる。

　垂直走査回路５２は、行走査回路とも呼ばれる。複数の画素１０の各行に対応してアドレス信号線４４が設けられ、アドレス信号線４４が垂直走査回路５２に接続されている。複数の画素１０の各行に対応して設けられた信号線は、アドレス信号線４４に限定されず、垂直走査回路５２には、複数の画素１０の行毎に複数の種類の信号線が接続されうる。水平信号読み出し回路５４は、列走査回路とも呼ばれる。複数の画素１０の各列に対応して垂直信号線４５が設けられ、垂直信号線４５が水平信号読み出し回路５４に接続されている。

　制御回路５６は、撮像装置１９９の外部から与えられた指令データ、クロック等を受け取って撮像装置１９９の全体を制御する。典型的には、制御回路５６は、タイミングジェネレータを有し、垂直走査回路５２、水平信号読み出し回路５４、電圧供給回路２００等に駆動信号を供給する。制御回路５６は、例えば、１以上のプロセッサを含むマイクロコントローラによって実現されうる。制御回路５６の機能は、汎用の処理回路とソフトウェアとの組み合わせによって実現されてもよいし、このような処理に特化したハードウェアによって実現されてもよい。

　電圧供給回路２００は、少なくとも１つの電圧線４８を介して、各画素１０に所定の電圧を供給する。電圧供給回路２００は、特定の電源回路に限定されず、バッテリー等の電源から供給された電圧を所定の電圧に変換する回路であってもよいし、所定の電圧を生成する回路であってもよい。電圧供給回路２００は、上述の垂直走査回路５２の一部であってもよい。周辺回路を構成するこれらの回路は、撮像素子１００の外側の周辺領域Ｒ２に配置されうる。

　図１Ｂは、本実施形態の撮像素子１００の具体例である撮像素子１００ａの断面を示している。

　撮像素子１００ａは、半導体基板１０９と、第１光電変換部２１と、第２光電変換部２２と、を備えている。半導体基板１０９には、電荷蓄積領域１０８が設けられている。第１光電変換部２１及び第２光電変換部２２は、光電変換領域１２に含まれている。第２光電変換部２２は、第１光電変換部２１と半導体基板１０９の間に位置している。図１Ｂの例では、各画素１０が、電荷蓄積領域１０８が設けられた半導体基板１０９と、第１光電変換部２１と、第２光電変換部２２と、を備えている。

　第１光電変換部２１は、第１対向電極１０２と、第１画素電極１０４と、第１光電変換層１０３と、を含んでいる。第１光電変換層１０３は、第１対向電極１０２と第１画素電極１０４の間に位置している。第１対向電極１０２は、第１光電変換層１０３に電気的に接続されている。第１画素電極１０４は、第１光電変換層１０３に電気的に接続されている。

　第２光電変換部２２は、第２対向電極１０５と、第２画素電極１０７と、第２光電変換層１０６と、を含んでいる。第２光電変換層１０６は、第２対向電極１０５と第２画素電極１０７の間に位置している。第２対向電極１０５は、第２光電変換層１０６に電気的に接続されている。第２画素電極１０７は、第２光電変換層１０６に電気的に接続されている。

　半導体基板１０９の厚さ方向に沿って、電荷蓄積領域１０８と、第２画素電極１０７と、第２光電変換層１０６と、第２対向電極１０５と、第１画素電極１０４と、第１光電変換層１０３と、第１対向電極１０２とが、この順に並んでいる。

　電荷蓄積領域１０８は、第１画素電極１０４及び第２画素電極１０７と電気的に接続されている。この構成は、撮像素子１００ａの小型化に役立ちうる。具体的には、第１画素電極１０４及び第２画素電極１０７が別々の電荷蓄積領域に接続されている構成に比べて、必要な電荷蓄積領域の数が少ない。そのため、第１画素電極１０４及び第２画素電極１０７の両方が１つの共通した電荷蓄積領域１０８に電気的に接続されている構成は、撮像素子１００ａの小型化に役立ちうる。

　図１Ｂの例では、第１光電変換部２１における光電変換により生成された電荷も、第２光電変換部２２における光電変換により生成された電荷も、一旦電荷蓄積領域１０８に蓄積され、その後、信号として読み出される。

　図１Ｂの例では、各画素１０において、電荷蓄積領域１０８は、第１画素電極１０４及び第２画素電極１０７と電気的に接続されている。この構成は、画素１０を小型化するのに役立ちうる。具体的には、図１Ｂの例では、各画素１０において、第１光電変換部２１における光電変換により生成された電荷も、第２光電変換部２２における光電変換により生成された電荷も、一旦電荷蓄積領域１０８に蓄積され、その後、信号として読み出される。この構成は、１つの画素１０で複数の信号を取得する場合において、画素１０を小型化するのに役立ちうる。

　図１Ｂの例では、第１光電変換層１０３で生成され電荷蓄積領域１０８に蓄積された電荷を電荷蓄積領域１０８から読み出す第１読出しのタイミングと、第２光電変換層１０６で生成され電荷蓄積領域１０８に蓄積された電荷を電荷蓄積領域１０８から読み出す第２読出しのタイミングと、が異なる。なお、この例では、第１光電変換層１０３から電荷蓄積領域１０８への電荷の転送にトリガーは不要であり、第１光電変換層１０３が露光されると光電変換層１０３から電荷蓄積領域１０８へと電荷が直ちに転送される。この点は、第２光電変換層１０６についても同様である。なお、この文脈において、光電変換層が露光されるとは、光電変換可能な状態にある光電変換層が光に曝されることを指す。具体的には、図１Ｂの例では、光電変換層１０３，１０６が露光されるとは、対向電極１０２，１０５に適切な電圧が印加された状態で、光電変換層１０３，１０６が光に曝されることを指す。

　第１読出しの後に第２読出しを行う場合、第１読出しの後かつ第２読出しの前に、第２光電変換層１０６にて光電変換が行われる。第２読出しの後に第１読出しを行う場合、第２読出しの後かつ第１読出しの前に、第１光電変換層１０３にて光電変換が行われる。

　具体的には、各画素１０において、上記のような光電変換及び読出しがなされる。

　図１Ｂの例では、撮像素子１００ａは、特定プラグ１１０を備えている。特定プラグ１１０は、第１画素電極１０４、第２画素電極１０７及び電荷蓄積領域１０８を電気的に接続している。具体的には、各画素１０が、特定プラグ１１０を備えている。

　特定プラグ１１０は、第１画素電極１０４及び電荷蓄積領域１０８の電気的接続と、第２画素電極１０７及び電荷蓄積領域１０８の電気的接続と、に共通して用いられている。特定プラグ１１０を、共通プラグを称することが可能である。

　仮に、１つの画素１０内において、画素電極１０４及び１０７のそれぞれに、互いに異なるプラグを接続し、それらのプラグを半導体基板１０９に向かって延ばしたとする。その場合、それらのプラグの間でカップリング及びクロストークが発生しうる。これに対し、本実施形態では、画素電極１０４及び１０７の２つの電極に、１つの共通した特定プラグ１１０が接続され、その特定プラグ１１０が半導体基板１０９に向かって延びている。この構成は、カップリング及びクロストークを抑制する観点から有利である。

　特定プラグ１１０は、例えば、ビアホール等の孔の中に充填された導体である。

　特定プラグ１１０は、ひとつながりの部材であってもよく、互いに離間した複数の部材を有していてもよい。

　本実施形態では、撮像素子１００ａでは、第１光電変換部２１から電荷蓄積領域１０８に第１電荷を伝送する経路と、第２光電変換部２２から電荷蓄積領域１０８に第２電荷を伝送する経路と、が設けられているとも言える。なお、これらの経路が設けられているという表現は、これらの経路が部分的に重複していてもよいことを意図した表現である。

　以下、撮像素子１００ａの構成要素について、さらに説明する。

　光電変換層１０３及び１０６は、光電変換材料によって構成されている。光電変換材料は、典型的には、有機材料である。ただし、光電変換材料は、無機材料であってもよい。典型的には、光電変換層１０３及び１０６は、膜形状を有している。

　第１画素電極１０４は、可視光及び／又は近赤外光に対する透光性を有する透明電極である。第２画素電極１０７は、可視光及び／又は近赤外光に対する透光性を有さない非透明電極であってもよく、可視光及び／又は近赤外光に対する透光性を有する透明電極であってもよい。第２画素電極１０７は、透光性を有さない場合、電荷蓄積領域１０８に光が当たることを防止できる。このことは、ノイズを低減する観点から有利である。一方、第２画素電極１０７は、透光性を有する場合、第１画素電極１０４と同じ材料で作製されうる。このことは、製造コストを削減する観点から有利である。

　対向電極１０２及び１０５は、それぞれ、可視光及び／又は近赤外光に対する透光性を有する透明電極でありうる。

　画素電極１０４及び１０７並びに対向電極１０２及び１０５を構成しうる透明電極及び非透明電極は、特に限定されない。透明電極は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）のような透明導電性酸化物で作られうる。非透明電極の材料としては、金属、金属酸化物、金属窒化物、導電性ポリシリコン等が挙げられる。

　第１光電変換層１０３は、第１波長域の光を光電変換する。第２光電変換層１０６は、第２波長域の光を光電変換する。このことは、１つの特定プラグ１１０及び１つの電荷蓄積領域１０８を用いて第１及び第２波長域の光の情報を出力することを可能にする。

　本実施形態では、第１波長域の光に対応する電荷が、第１光電変換層１０３で生じ、第１画素電極１０４により収集されうる。具体的には、第１画素電極１０４により収集される電荷の量は、第１対向電極１０２に印加される電圧に依存する。第２波長域の光に対応する電荷が、第２光電変換層１０６で生じ、第２画素電極１０７により収集される。具体的には、第２画素電極１０７により収集される電荷の量は、第２対向電極１０５に印加される電圧に依存する。

　典型的には、第１波長域と、第２波長域とは、互いに異なる波長域である。ここで、２つの波長域が互いに異なるとは、２つの波長域が重複部を有さない態様のみならず、２つの波長域が重複部を有しているものの互いに異なる中心波長を有する態様を包含する概念である。

　図１Ｂの例では、第１光電変換層１０３への電圧の印加は、第１対向電極１０２と第１画素電極１０４の間に電位差を印加することにより、具体的には第１対向電極１０２に電圧を印加することによりなされる。第２光電変換層１０６への電圧の印加は、第２対向電極１０５と第２画素電極１０７の間に電位差を印加することにより、具体的には第２対向電極１０５に電圧を印加することによりなされる。

　図１Ｂの例では、撮像素子１００ａは、カラーフィルタ１０１ｒ及び１０１ｇを備えている。カラーフィルタ１０１ｒを透過した光は、ある画素１０に属する第１光電変換層１０３に入射する。カラーフィルタ１０１ｇを透過した光は、別の画素１０に属する第１光電変換層１０３に入射する。

　本実施形態では、カラーフィルタ１０１ｇは、緑色の光を透過させるフィルタである。カラーフィルタ１０１ｒは、赤色の光を透過させるフィルタである。第１光電変換層１０３は、可視光に対する感度を有する。第２光電変換層１０６は、赤外光に対する感度を有する。

　ただし、カラーフィルタ１０１ｒが透過させる光の色は、特に限定されない。カラーフィルタ１０１ｒが透過させる光の色は、緑色であってもよく、赤色であってもよく、青色であってもよい。これらの点は、カラーフィルタ１０１ｇについても同様である。

　カラーフィルタ１０１ｒ及び１０１ｇは、省略可能である。この省略を行う場合において、後述の第２の実施形態に示すように、第１光電変換層１０３として、緑色、赤色、青色等の光あるいは赤外光に対する感度を有する光電変換層を用いることができる。このようにしても、第１光電変換層１０３が第１波長域の光を光電変換する構成を実現できる。

　第２光電変換層１０６として、緑色、赤色、青色等の光に対する感度を有する光電変換層を用いてもよい。

　実施形態では、第１光電変換部２１が（具体的には第１光電変換層１０３が）光電変換により生成する電荷を、第１電荷と称することがある。第２光電変換部２２が（具体的には第２光電変換層１０６が）光電変換により生成する電荷を、第２電荷と称することがある。後述の第３光電変換部２３が（具体的には第３光電変換層１１３が）光電変換により生成する電荷を、第３電荷と称することがある。また、後述の第４光電変換部２４が（具体的には第４光電変換層１２０が）光電変換により生成する電荷を、第４電荷と称することがある。

　電荷蓄積領域１０８は、画素１０の一部であってもよい。図１Ｂの例では、電荷蓄積領域１０８は、ｎ型又はｐ型の不純物領域である。

　半導体基板１０９には、電荷蓄積領域１０８に蓄積された電荷を読み出したり、蓄積された電荷をリセットしたりするための一又は複数のトランジスタが設けられていてもよい。

　半導体基板１０９と第２画素電極１０７との間には、第２絶縁層３２が設けられている。第２対向電極１０５と第１画素電極１０４との間には、第１絶縁層３１が設けられている。絶縁層３１及び３２は、ＳｉＯ₂等の絶縁材料によって構成されている。

　本実施形態では、特定プラグ１１０は、第１部分１１０ａと、第２部分１１０ｂと、を含んでいる。特定プラグ１１０において、第１部分１１０ａは、第２画素電極１０７から第１画素電極１０４に向かって延びている。具体的には、本実施形態では、第１部分１１０ａは、第１画素電極１０４から第２画素電極１０７まで延びている。特定プラグ１１０において、第２部分１１０ｂは、第２画素電極１０７から電荷蓄積領域１０８に向かって延びている。

　ここで、特定プラグ１１０において第２部分１１０ｂが第２画素電極１０７から電荷蓄積領域１０８に向かって延びているという表現について説明する。この表現は、第２部分１１０ｂが第２画素電極１０７から電荷蓄積領域１０８に向かって一直線に延びている態様のみを指すと限定して解釈されるべきではない。この表現は、後述の図２Ａのように、第２部分１１０ｂが屈曲しながら電荷蓄積領域１０８に向かって延びている態様も包含する。また、この表現は、後述の図３のように、第２部分１１０ｂが電荷蓄積領域１０８に向かって延びているが別の要素（図３の例では第３画素電極１１４）に接続されている態様も包含する。一般化すると、この表現は、特定プラグ１１０において、第２部分１１０ｂが延びる方向が、電荷蓄積領域１０８に近づく方向であることを意味する。

　同様に、特定プラグ１１０において第１部分１１０ａが第２画素電極１０７から第１画素電極１０４に向かって延びているという表現は、特定プラグ１１０において、第１部分１１０ａが延びる方向が、第１画素電極１０４に近づく方向であることを意味する。同様に、後述の、特定プラグ１１０において第３部分１１０ｃが第３画素電極１１４から電荷蓄積領域１０８に向かって延びているという表現は、特定プラグ１１０において、第３部分１１０ｃが延びる方向が、電荷蓄積領域１０８に近づく方向であることを意味する。

　図１Ｂの例では、第１部分１１０ａは、第１画素電極１０４及び第２画素電極１０７を電気的に接続している。第２部分１１０ｂは、第２画素電極１０７及び電荷蓄積領域１０８を電気的に接続している。

　図１Ｂの例では、平面視において、第１部分１１０ａにおける第２画素電極１０７側の端部と、第２部分１１０ｂにおける第２画素電極１０７側の端部とは、互いに重複している。具体的には、図１Ｂの例では、平面視において、第１部分１１０ａ及び第２部分１１０ｂは互いに重複している。

　図１Ｂの例では、特定プラグ１１０は、全体として直線状に、半導体基板１０９の厚さ方向に沿って延びている。具体的には、第１部分１１０ａ及び第２部分１１０ｂは、直線状であり、上記厚さ方向に沿って延びている。

　特定プラグ１１０は、第２対向電極１０５とは電気的に分離されている。このため、第２光電変換部２２が適切に動作しうる。

　具体的には、第２対向電極１０５及び第２光電変換層１０６には、それぞれ、貫通孔が設けられている。特定プラグ１１０は、それらの貫通孔を通っている。

　特定プラグ１１０は、導電性材料で作られている。導電性材料としては、金属、金属酸化物、金属窒化物、導電性ポリシリコン等が挙げられる。特定プラグ１１０に関するこれらの説明は、第１部分１１０ａ及び第２部分１１０ｂにも適用されうる。また、特定プラグ１１０に関するこれらの説明は、後述の第３部分１１０ｃにも適用されうる。

　以下、撮像素子１００ａの動作について説明する。

　撮像素子１００ａに光が照射されると、光電変換層１０３及び１０６のそれぞれにおいて、電子－正孔対が生成する。

　第１対向電極１０２の電位が第１画素電極１０４の電位を上回るように第１対向電極１０２と第１画素電極１０４との間に電圧が印加されると、正の電荷である正孔が第１画素電極１０４に集められ、負の電荷である電子が第１対向電極１０２に集められる。第１画素電極１０４に集められた正孔は、特定プラグ１１０を介して電荷蓄積領域１０８に送られる。

　第２対向電極１０５の電位が第２画素電極１０７の電位を上回るように第２対向電極１０５と第２画素電極１０７との間に電圧が印加されると、正の電荷である正孔が第２画素電極１０７に集められ、負の電荷である電子が第２対向電極１０５に集められる。第２画素電極１０７に集められた正孔は、特定プラグ１１０を介して電荷蓄積領域１０８に送られる。

　第１対向電極１０２及び第２対向電極１０５は、単一の対向電極によって構成されていてもよい。つまり、第１光電変換部２１及び第２光電変換部２２が対向電極を共有していてもよい。その場合、半導体基板１０９の厚さ方向に沿って、第２画素電極１０７と、第２光電変換層１０６と、共有された対向電極と、第１光電変換層１０３と、第１画素電極１０４と、がこの順に並びうる。

　画素電極と光電変換層との間には、特定バイアス状態における画素電極への電荷注入を妨げるブロッキング層が設けられていてもよい。

　本実施形態の撮像素子１００ａは、多層構造を有する。「多層」とは、半導体基板１０９の法線方向に複数の光電変換層が存在することを意味する。多層構造によれば、画素電極の面積を十分に確保することができるので、画素の感度を高めるうえで有利である。本実施形態では、２つの光電変換層１０３及び１０６が存在するので、撮像素子１００ａが２層構造を有すると言える。光電変換層１０３及び１０６は、典型的には、互いに異なる光電変換特性を有する。

　以下、図１Ｃから図１Ｆを参照しながら、本実施形態に係る撮像素子１００ａの製造工程を説明する。

　まず、図１Ｃに示すように、工程（ａ）において、電荷蓄積領域１０８が設けられた半導体基板１０９上に、絶縁層を積層させる。工程（ａ）で積層した絶縁層は、第２絶縁層３２の一部に対応する。

　次に、工程（ｂ）において、工程（ａ）で積層した絶縁層をパターニングする。これにより、絶縁層に孔３２ｈを形成する。

　次に、工程（ｃ）において、工程（ｂ）で形成した孔３２ｈ内に、配線を形成する。この配線は、特定プラグ１１０の第２部分１１０ｂに対応する。

　次に、図１Ｄに示すように、工程（ｄ）において、工程（ｃ）で得た構造体の上に第２画素電極１０７を形成する。なお、第２絶縁層３２のうち第２画素電極１０７の図示左右に存する部分は、公知の方法により形成できる。

　次に、工程（ｅ）において、工程（ｄ）で得た構造体上に、第２光電変換層１０６、第２対向電極１０５及び絶縁層をこの順に積層する。工程（ｅ）で積層した絶縁層は、第１絶縁層３１の一部に対応する。

　次に、図１Ｅに示すように、工程（ｆ）において、工程（ｅ）で積層した第２光電変換層１０６、第２対向電極１０５及び絶縁層をパターニングする。これにより、第２光電変換層１０６、第２対向電極１０５及び絶縁層に孔３１ｈを形成する。

　次に、工程（ｇ）において、工程（ｆ）で形成した孔３１ｈ内に、配線を形成する。この配線は、特定プラグ１１０の第１部分１１０ａに対応する。

　次に、図１Ｆに示すように、工程（ｈ）において、工程（ｉ）で得た構造体の上に第１画素電極１０４を形成する。なお、第１絶縁層３１のうち第１画素電極１０４の図示左右に存する部分は、公知の方法により形成できる。

　次に、工程（ｉ）において、工程（ｈ）で得た構造体上に、第１光電変換層１０３及び第１対向電極１０２及び絶縁層をこの順に積層する。

　第１の実施形態の技術による、撮像素子１００ａの小型化について、説明する。

　上述の説明から理解されるように、第１の実施形態では、１つの特定プラグ１１０が、複数の画素電極１０４及び１０７によって共用されている。また、１つの電荷蓄積領域１０８が、複数の電荷蓄積層１０３及び１０６からの電荷の蓄積に共用されている。これらは、プラグの数及び電荷蓄積領域の数を削減できるという点で、撮像素子１００ａの小型化に寄与しうる。さらに、読み出し回路の数もプラグの数及び電荷蓄積領域の数と同様に削減でき、この点も撮像素子１００ａの小型化に寄与しうる。

　上記の共用により生まれた領域に、別の素子を設けることも可能である。当該別の素子として、ノイズを低減するための素子が例示される。また、上記の共用により生まれた領域を活かして、既存の素子を大きくすることも可能である。例えば、後述の第２の実施形態においては、フォトダイオードを大きくすることが可能である。別の素子を設けたり既存の素子を大きくしたりしても、上記の共用を行えば、これを行わない場合に比べ、撮像素子１００ａの全体的な大きさが抑えられうる。よって、撮像素子１００ａの小型化という効果は、別の素子を設けたり既存の素子を大きくしたりする場合にも奏されうると考えることができる。

　以下、他のいくつかの実施形態について説明する。以下では、既に説明した実施形態とその後に説明される実施形態とで共通する要素には同じ参照符号を付し、それらの説明を省略することがある。各実施形態に関する説明は、技術的に矛盾しない限り、相互に適用されうる。技術的に矛盾しない限り、各実施形態は、相互に組み合わされてもよい。

　（第２の実施形態）
　図２Ａに、第２の実施形態に係る撮像素子１００ｂを示す。撮像素子１００ｂは、裏面照射（ＢＳＩ：Ｂａｃｋ　Ｓｉｄｅ　Ｉｌｌｕｍｉｎａｔｉｏｎ）型の撮像素子である。

　図２Ａに示す撮像素子１００ｂは、対向電極１０２及び１０５と、光電変換層１０３及び１０６と、画素電極１０４及び１０７と、特定プラグ１１０と、半導体基板１０９と、を有している。半導体基板１０９には、電荷蓄積領域１０８と、フォトダイオード１１１ｂ及び１１１ｒと、が設けられている。

　図２Ａでは、電圧供給回路２００を図示している。本実施形態では、電圧供給回路２００は、可変電圧源回路２００ａである。可変電圧源回路２００ａは、可変電圧源２０１を含んでいる。

　本実施形態では、第１光電変換層１０３は、緑色の光に対する感度を有する。第２光電変換層１０６は、赤外光に対する感度を有する。フォトダイオード１１１ｂは、青色の光に対する感度を有する。フォトダイオード１１１ｒは、赤色の光に対する感度を有する。

　ただし、第１光電変換層１０３は、緑色、赤色、青色等の光あるいは赤外光に対する感度を有するものであってもよい。この点は、第２光電変換層１０６並びにフォトダイオード１１１ｂ及び１１１ｒについても同様である。

　また、第１光電変換層１０３として可視光に対する感度を有する光電変換層を用い、カラーフィルタを透過した光がその光電変換層へと入射する構成を採用してもよい。その場合、カラーフィルタが透過させる光の色は特に限定されず、緑色であってもよく、赤色であってもよく、青色であってもよい。

　特定プラグ１１０の第２部分１１０ｂは、部分１１０ｂ１と、部分１１０ｂ２と、部分１１０ｂ３と、を有する。部分１１０ｂ１は、絶縁層３２内を延びている。部分１１０ｂ２は、半導体基板１０９内を延びている。部分１１０ｂ３は、半導体基板１０９から見て絶縁層３２とは反対側において延びている。

　図２Ａの構成では、可変電圧源２０１の出力電圧が、対向電極１０２及び１０５に印加される。以下、図２Ｂを参照しながら、可変電圧源２０１の出力波形を説明する。

　期間Ｔ１において、可変電圧源２０１は、電圧Ｖｇを出力する。期間Ｔ１において、第１光電変換層１０３及び第２光電変換層１０６は、ともに感度を実質的に有さない。感度を実質的に有さない様を、感度が実質的にゼロであると称することもできる。

　期間Ｔ２において、可変電圧源２０１は、電圧Ｖｍを出力する。電圧Ｖｍは、電圧Ｖｇよりも大きい。期間Ｔ２において、第１光電変換層１０３は、緑色の光に対する感度を有する。期間Ｔ２において、第２光電変換層１０６は、感度を実質的に有さない。

　期間Ｔ３において、可変電圧源２０１は、電圧Ｖｈを出力する。電圧Ｖｈは、電圧Ｖｍよりも大きい。期間Ｔ３において、第１光電変換層１０３は、緑色の光に対する感度を有する。期間Ｔ３において、第２光電変換層１０６は、赤外光に対する感度を有する。

　図２Ａに示す可変電圧源回路２００ａを、図２Ｃに示す可変電圧源回路２００ｂに置き換えてもよい。可変電圧源回路２００ｂは、第１可変電圧源２０２及び第２可変電圧源２０３を含んでいる。

　図２Ｃの構成では、第１可変電圧源２０２の出力電圧が第２対向電極１０５に印加され、第２可変電圧源２０３の出力電圧が第１対向電極１０２に印加される。以下、図２Ｄを参照しながら、第１可変電圧源２０２及び第２可変電圧源２０３の出力波形を説明する。図２Ｄの上段は、第１可変電圧源２０２の出力波形を示す。図２Ｄの下段は、第２可変電圧源２０３の出力波形を示す。

　期間Ｔ１において、第１可変電圧源２０２及び第２可変電圧源２０３は、ともに電圧Ｖｇを出力する。期間Ｔ１において、第１光電変換層１０３及び第２光電変換層１０６は、ともに感度を実質的に有さない。

　期間Ｔ２において、第２可変電圧源２０３は、電圧Ｖｍを出力する。期間Ｔ２において、第１光電変換層１０３は、緑色の光に対する感度を有する。一方、期間Ｔ２において、第１可変電圧源２０２は、電圧Ｖｇを出力する。期間Ｔ２において、第２光電変換層１０６は、感度を実質的に有さない。

　期間Ｔ３において、第２可変電圧源２０３は、電圧Ｖｇを出力する。期間Ｔ３において、第１光電変換層１０３は、感度を実質的に有さない。一方、期間Ｔ３において、第１可変電圧源２０２は、電圧Ｖｈを出力する。期間Ｔ３において、第２光電変換層１０６は、赤外光に対する感度を有する。

　期間Ｔ４において、第２可変電圧源２０３は、電圧Ｖｍを出力する。期間Ｔ４において、第１光電変換層１０３は、緑色の光に対する感度を有する。一方、期間Ｔ４において、第１可変電圧源２０２は、電圧Ｖｈを出力する。期間Ｔ４において、第２光電変換層１０６は、赤外光に対する感度を有する。

　以上の説明から理解されるように、図２Ａから図２Ｄの例では、電圧供給回路２００は、第１対向電極１０２及び第２対向電極１０５の電圧を調整する。このようにすれば、第１波長域の光に対する第１光電変換層１０３の感度及び第２波長域の光に対する第２光電変換層１０６の感度を調整できる。

　具体的には、図２Ａから図２Ｄの例では、電圧供給回路２００は、第１対向電極１０２と第１画素電極１０４の間の電位差と、第２対向電極１０５と第２画素電極１０７の間の電位差と、を調整する。より具体的には、電圧供給回路２００は、これらの電位差を、第１対向電極１０２の電圧と、第２対向電極１０５の電圧と、を調整することにより調整する。

　図２Ａ及び図２Ｂの例では、電圧供給回路２００は、第１対向電極１０２及び第２対向電極１０５に接続された可変電圧源２０１を有する。図２Ａ及び図２Ｂの例では、１つの可変電圧源２０１が、第１対向電極１０２及び第２対向電極１０５への電圧印加に共用されている。このようにすれば、電圧供給回路２００を、シンプルに構成し易い。

　図２Ｃ及び図２Ｄの例では、電圧供給回路２００は、第１可変電圧源２０２と、第２可変電圧源２０３と、を有する。第１可変電圧源２０２は、第２対向電極１０５に接続されている。第２可変電圧源２０３は、第１対向電極１０２に接続されている。図２Ｃ及び図２Ｄの例によれば、第１光電変換層１０３及び第２光電変換層１０６の電圧制御の自由度を高めることができる。

　電圧供給回路２００は、第１対向電極１０２及び第２対向電極１０５の電圧を調整することにより、第１状態と第２状態とを実現できる。第１状態は、第１光電変換層１０３における光電変換が許可され、かつ、第２光電変換層１０６における光電変換が禁止された状態である。第２状態は、第１光電変換層１０３における光電変換が禁止され、かつ、第２光電変換層１０６における光電変換が許可された状態である。

　一例では、電荷蓄積領域１０８と、第１光電変換部２１と、第２光電変換部２２と、を備える画素１０が複数存在する。複数の画素１０は、第１画素及び第２画素を含む。第１時刻において、第１画素において第１状態が実現され、第２画素において第２状態が実現される。一具体例では、さらに、第２時刻において、第１画素において第２状態が実現され、第２画素において第１状態が実現される。この構成は、信号電荷の読み出しの自由度向上に貢献しうる。

　図２Ｃ及び図２Ｄの例は、第１状態と第２状態の切り替えに適している。図２Ｄの例では、期間Ｔ２において、第１状態が実現されている。期間Ｔ３において、第２状態が実現されている。

　上述の、光電変換層は感度を実質的に有さない又は光電変換層の感度が実質的にゼロであるという表現について説明する。この表現は、典型的には、画像形成の観点からの実用的な感度を光電変換層が有さないことを意味する。撮像素子１００あるいは撮像装置１９９の設計者は、光電変換層が感度を実質的に有さないようにするための対向電極への印加電圧を適宜設定できる。撮像素子１００あるいは撮像装置１９９の全体的な構成にもよるが、この表現は、例えば、感度が露光モードでの感度の１／１００００以下であることを意味する。ここで、露光モードは、撮像装置の、光電変換による電荷の生成を目的とした運転モードを指す。光電変換層における光電変換が禁止されるという表現についても、同様である。光電変換層における光電変換が禁止されるという表現を、光電変換層は感度を実質的に有さない又は光電変換層の感度が実質的にゼロであるという表現に置き換え可能である。

　（第３の実施形態）
　図３に、第３の実施形態に係る撮像素子１００ｃを示す。

　撮像素子１００ｃは、第１光電変換部２１及び第２光電変換部２２に加え、第３光電変換部２３を備えている。半導体基板１０９には、電荷蓄積領域１０８が設けられている。第１光電変換部２１、第２光電変換部２２及び第３光電変換部２３は、光電変換領域１２に含まれている。第３光電変換部２３は、第２光電変換部２２と半導体基板１０９の間に位置している。各画素１０が、電荷蓄積領域１０８が設けられた半導体基板１０９と、第１光電変換部２１と、第２光電変換部２２と、第３光電変換部２３と、を備えうる。

　第３光電変換部２３は、第３対向電極１１２と、第３画素電極１１４と、第３光電変換層１１３と、を含んでいる。第３光電変換層１１３は、第３対向電極１１２と第３画素電極１１４の間に位置している。第３対向電極１１２は、第３光電変換層１１３に電気的に接続されている。第３画素電極１１４は、第３光電変換層１１３に電気的に接続されている。

　半導体基板１０９の厚さ方向に沿って、電荷蓄積領域１０８と、第３画素電極１１４と、第３光電変換層１１３と、第３対向電極１１２と、第２画素電極１０７と、第２光電変換層１０６と、第２対向電極１０５と、第１画素電極１０４と、第１光電変換層１０３と、第１対向電極１０２とが、この順に並んでいる。

　電荷蓄積領域１０８は、第１画素電極１０４、第２画素電極１０７及び第３画素電極１１４と電気的に接続されている。第１画素電極１０４、第２画素電極１０７及び第３画素電極１１４が１つの共通した電荷蓄積領域１０８に電気的に接続されている構成は、撮像素子１００ｃの小型化に役立ちうる。

　図３の例では、第１光電変換部２１における光電変換により生成された電荷も、第２光電変換部２２における光電変換により生成された電荷も、第３光電変換部２３における光電変換により生成された電荷も、一旦電荷蓄積領域１０８に蓄積され、その後、信号として読み出される。

　図３の例では、各画素１０において、電荷蓄積領域１０８は、第１画素電極１０４、第２画素電極１０７及び第３画素電極１１４と電気的に接続されている。具体的には、図３の例では、各画素１０において、第１光電変換部２１における光電変換により生成された電荷も、第２光電変換部２２における光電変換により生成された電荷も、第３光電変換部２３における光電変換により生成された電荷も、一旦電荷蓄積領域１０８に蓄積され、その後、信号として読み出される。

　図３の例では、第１光電変換層１０３で生成され電荷蓄積領域１０８に蓄積された電荷を電荷蓄積領域１０８から読み出す第１読出しのタイミングと、第２光電変換層１０６で生成され電荷蓄積領域１０８に蓄積された電荷を電荷蓄積領域１０８から読み出す第２読出しのタイミングと、第３光電変換層１１３で生成され電荷蓄積領域１０８に蓄積された電荷を電荷蓄積領域１０８から読み出す第３読出しのタイミングと、が異なる。なお、この例では、第１光電変換層１０３から電荷蓄積領域１０８への電荷の転送にトリガーは不要であり、第１光電変換層１０３が露光されると光電変換層１０３から電荷蓄積領域１０８へと電荷が直ちに転送される。この点は、第２光電変換層１０６及び第３光電変換層１１３についても同様である。

　第１読出しの後に第２読出しを行う場合、第１読出しの後かつ第２読出しの前に、第２光電変換層１０６にて光電変換が行われる。第２読出しの後に第１読出しを行う場合、第２読出しの後かつ第１読出しの前に、第１光電変換層１０３にて光電変換が行われる。第２読出しの後に第３読出しを行う場合、第２読出しの後かつ第３読出しの前に、第３光電変換層１１３にて光電変換が行われる。第３読出しの後に第２読出しを行う場合、第３読出しの後かつ第２読出しの前に、第２光電変換層１０６にて光電変換が行われる。第１読出しの後に第３読出しを行う場合、第１読出しの後かつ第３読出しの前に、第３光電変換層１１３にて光電変換が行われる。第３読出しの後に第１読出しを行う場合、第３読出しの後かつ第１読出しの前に、第１光電変換層１０３にて光電変換が行われる。

　図３の例では、特定プラグ１１０は、第１画素電極１０４、第２画素電極１０７、第３画素電極１１４及び電荷蓄積領域１０８を電気的に接続している。各画素１０が、特定プラグ１１０を備えうる。

　特定プラグ１１０は、第１画素電極１０４及び電荷蓄積領域１０８の電気的接続と、第２画素電極１０７及び電荷蓄積領域１０８の電気的接続と、第３画素電極１１４及び電荷蓄積領域１０８の電気的接続と、に共通して用いられている。

　以下、撮像素子１００ｃの構成要素について、さらに説明する。

　光電変換層１０３、１０６及び１１３は、光電変換材料によって構成されている。光電変換材料は、典型的には、有機材料である。ただし、光電変換材料は、無機材料であってもよい。典型的には、光電変換層１０３、１０６及び１１３は、膜形状を有している。

　第１画素電極１０４は、可視光及び／又は近赤外光に対する透光性を有する透明電極である。第２画素電極１０７は、可視光及び／又は近赤外光に対する透光性を有する非透明電極である。第３画素電極１１４は、可視光及び／又は近赤外光に対する透光性を有さない非透明電極であってもよく、可視光及び／又は近赤外光に対する透光性を有する透明電極であってもよい。

　対向電極１０２、１０５及び１１２は、それぞれ、可視光及び／又は近赤外光に対する透光性を有する透明電極でありうる。

　画素電極１０４、１０７及び１１４並びに対向電極１０２、１０５及び１１２を構成しうる透明電極及び非透明電極は、特に限定されない。透明電極は、例えば、ＩＴＯのような透明導電性酸化物で作られうる。非透明電極の材料としては、金属、金属酸化物、金属窒化物、導電性ポリシリコン等が挙げられる。本実施形態では、対向電極１０２、１０５及び１１２は、ＩＴＯ電極である。

　第１光電変換層１０３は、第１波長域の光を光電変換する。第２光電変換層１０６は、第２波長域の光を光電変換する。第３光電変換層１１３は、第３波長域の光を光電変換する。

　本実施形態では、第１波長域の光に対応する電荷が、第１光電変換層１０３で生じ、第１画素電極１０４により収集されうる。具体的には、第１画素電極１０４により収集される電荷の量は、第１光電変換層１０３の電圧に依存する。第２波長域の光に対応する電荷が、第２光電変換層１０６で生じ、第２画素電極１０７により収集される。具体的には、第２画素電極１０７により収集される電荷の量は、第２光電変換層１０６の電圧に依存する。第３波長域の光に対応する電荷が、第３光電変換層１１３で生じ、第３画素電極１１４により収集されうる。具体的には、第３画素電極１１４により収集される電荷の量は、第３光電変換層１１３の電圧に依存する。

　典型的には、第１波長域と、第２波長域と、第３波長域とは、互いに異なる波長域である。

　図３の例では、第１光電変換層１０３への電圧の印加は、第１対向電極１０２と第１画素電極１０４の間に電位差を印加することにより、具体的には第１対向電極１０２に電圧を印加することによりなされる。第２光電変換層１０６への電圧の印加は、第２対向電極１０５と第２画素電極１０７の間に電位差を印加することにより、具体的には第２対向電極１０５に電圧を印加することによりなされる。第３光電変換層１１３への電圧の印加は、第３対向電極１１２と第３画素電極１１４の間に電位差を印加することにより、具体的には第３対向電極１１２に電圧を印加することによりなされる。

　本実施形態では、第１光電変換層１０３は、青色の光に対する感度を有する光電変換層である。第２光電変換層１０６は、緑色の光に対する感度を有する光電変換層である。第３光電変換層１１３は、赤色の光に対する感度を有する光電変換層である。

　ただし、第１光電変換層１０３が感度を有する光の色は、特に限定されない。第１光電変換層１０３が感度を有する光の色は、青色であってもよく、緑色であってもよく、赤色であってもよい。これらの点は、第２光電変換層１０６及び第３光電変換層１１３についても同様である。

　半導体基板１０９と第３画素電極１１４との間には、第３絶縁層３３が設けられている。第３対向電極１１２と第２画素電極１０７との間には、第２絶縁層３２が設けられている。第２対向電極１０５と第１画素電極１０４との間には、第１絶縁層３１が設けられている。絶縁層３１、３２及び３３は、ＳｉＯ₂等の絶縁材料によって構成されている。

　本実施形態では、特定プラグ１１０は、第１部分１１０ａと、第２部分１１０ｂと、第３部分１１０ｃと、を含んでいる。特定プラグ１１０において、第１部分１１０ａは、第２画素電極１０７から第１画素電極１０４に向かって延びている。特定プラグ１１０において、第２部分１１０ｂは、第２画素電極１０７から電荷蓄積領域１０８に向かって延びている。特定プラグ１１０において、第３部分１１０ｃは、第３画素電極１１４から電荷蓄積領域１０８に向かって延びている。

　図３の例では、第１部分１１０ａは、第１画素電極１０４及び第２画素電極１０７を電気的に接続している。第２部分１１０ｂは、第２画素電極１１０ｂ及び第３画素電極１１４を電気的に接続している。第３部分１１０ｃは、第３画素電極１１４及び電荷蓄積領域１０８を電気的に接続している。

　図３の例では、平面視において、第１部分１１０ａ、第２部分１１０ｂ及び第３部分１１０ｃは互いに重複している。特定プラグ１１０は、全体として直線状に、半導体基板１０９の厚さ方向に沿って延びている。具体的には、第１部分１１０ａ、第２部分１１０ｂ及び第３部分１１０ｃは、直線状であり、上記厚さ方向に沿って延びている。

　特定プラグ１１０は、第３対向電極１１２とは電気的に分離されている。また、特定プラグ１１０は、第２対向電極１０５とは電気的に分離されている。

　具体的には、第３対向電極１１２、第３光電変換層１１３、第２対向電極１０５及び第２光電変換層１０６には、それぞれ、貫通孔が設けられている。特定プラグ１１０は、それらの貫通孔を通っている。

　本実施形態では、撮像素子１００ｃでは、第１光電変換部２１から電荷蓄積領域１０８に第１電荷を伝送する経路と、第２光電変換部２２から電荷蓄積領域１０８に第２電荷を伝送する経路と、第３光電変換部２３から電荷蓄積領域１０８に第２電荷を伝送する経路と、が設けられているとも言える。

　本実施形態の撮像素子１００ｃは、多層構造を有する。本実施形態では、３つの光電変換層１０３、１０６及び１１３が存在するので、撮像素子１００ａが３層構造を有すると言える。光電変換層１０３、１０６及び１１３は、典型的には、互いに異なる光電変換特性を有する。

　（第４の実施形態）
　第４の実施形態では、第３の実施形態における対向電極１０２、１０５及び１１２の構成例と、対向電極１０２、１０５及び１１２への電圧の印加の仕方とについて、図４Ａから図４Ｅを参照しながら説明する。

　本実施形態では、第１画素１０ａ、第２画素１０ｂ、第３画素１０ｃ及び第４画素１０ｄという用語を用いる。画素１０ａ、１０ｂ、１０ｃ及び１０ｄは、図１に示す複数の画素１０に含まれている。画素１０ａ、１０ｂ、１０ｃ及び１０ｄは、画素レイヤ１０Ｌを構成している。

　本実施形態では、複数の画素１０は、それぞれ、第１光電変換部２１と、第２光電変換部２２と、第３光電変換部２３と、を備えている。画素１０ａ、１０ｂ、１０ｃ及び１０ｄについても同様である。

　平面視において、第１画素１０ａ及び第２画素１０ｂは、第１方向１５１に隣り合っている。平面視において、第３画素１０ｃ及び第４画素１０ｄは、第１方向１５１に隣り合っている。平面視において、第１画素１０ａ及び第３画素１０ｃは、第２方向１５２に隣り合っている。平面視において、第２画素１０ｂ及び第４画素１０ｄは、第２方向１５２に隣り合っている。

　本実施形態では、櫛形形状を含む電極構造により、画素１０ａ、１０ｂ、１０ｃ及び１０ｄの対向電極が構成されている。以下、この点について、図４Ａから図４Ｃを参照しながら説明する。

　本実施形態の撮像素子１００ｃでは、第１電極構造１０２Ｂと、第２電極構造１０５Ｇと、第３電極構造１１２Ｒと、が設けられている。第１電極構造１０２Ｂは、第１対向電極１０２を含む。第２電極構造１０５Ｇは、第２対向電極１０５を含む。第３電極構造１１２Ｒは、第３対向電極１１２を含む。

　第１電極構造１０２Ｂ、第２電極構造１０５Ｇ及び第３電極構造１１２Ｒは、パターニングされている。第１電極構造１０２Ｂ、第２電極構造１０５Ｇ及び第３電極構造１１２Ｒは、それぞれ、隙間を介して第２方向１５２に噛み合い第１方向１５１に延びる第１櫛部及び第２櫛部と、隙間を介して第２方向１５２に噛み合い第１方向１５１に延びる第３櫛部及び第４櫛部と、を有している。

　第１方向１５１及び第２方向１５２は、半導体基板１０９の厚さ方向に垂直な面内方向に含まれる方向でありうる。具体的に、第１方向１５１及び第２方向１５２は、互いに直交する方向でありうる。本実施形態では、第１方向１５１は、行方向である。第２方向１５２は、列方向である。

　具体的には、図４Ａに示すように、第１電極構造１０２Ｂは、第１櫛部１０２ｂ１と、第２櫛部１０２ｂ２と、第３櫛部１０２ｂ３と、第４櫛部１０２ｂ４と、を有している。第１櫛部１０２ｂ１及び第２櫛部１０２ｂ２は、隙間を介して第２方向１５２に噛み合い第１方向１５１に延びている。第３櫛部１０２ｂ３及び第４櫛部１０２ｂ４は、隙間を介して第２方向１５２に噛み合い第１方向１５１に延びている。

　図４Ｂに示すように、第２電極構造１０５Ｇは、第１櫛部１０５ｇ１と、第２櫛部１０５ｇ２と、第３櫛部１０５ｇ３と、第４櫛部１０５ｇ４と、を有している。第１櫛部１０５ｇ１及び第２櫛部１０５ｇ２は、隙間を介して第２方向１５２に噛み合い第１方向１５１に延びている。第３櫛部１０５ｇ３及び第４櫛部１０５ｇ４は、隙間を介して第２方向１５２に噛み合い第１方向１５１に延びている。

　図４Ｃに示すように、第３電極構造１１２Ｒは、第１櫛部１１２ｒ１と、第２櫛部１１２ｒ２と、第３櫛部１１２ｒ３と、第４櫛部１１２ｒ４と、を有している。第１櫛部１１２ｒ１及び第２櫛部１１２ｒ２は、隙間を介して第２方向１５２に噛み合い第１方向１５１に延びている。第３櫛部１１２ｒ３及び第４櫛部１１２ｒ４は、隙間を介して第２方向１５２に噛み合い第１方向１５１に延びている。

　具体的には、平面視において、櫛部１０２ｂ１、１０２ｂ２、１０２ｂ３、１０２ｂ４、１０５ｇ１、１０５ｇ２、１０５ｇ３、１０５ｇ４、１１２ｒ１、１１２ｒ２、１１２ｒ３及び１１２ｒ４のそれぞれでは、１つの基部が第１方向１５１に延びている。そして、その１つの基部から複数の歯部が第２方向１５２に突出している。

　第１電極構造１０２Ｂでは、平面視において、櫛部１０２ｂ１の複数の歯部と、櫛部１０２ｂ２の複数の歯部とが、隙間を介して噛み合っている。平面視において、櫛部１０２ｂ３の複数の歯部と、櫛部１０２ｂ４の複数の歯部とが、隙間を介して噛み合っている。

　第２電極構造１０５Ｇでは、平面視において、櫛部１０５ｇ１の複数の歯部と、櫛部１０５ｇ２の複数の歯部とが、隙間を介して噛み合っている。平面視において、櫛部１０５ｇ３の複数の歯部と、櫛部１０５ｇ４の複数の歯部とが、隙間を介して噛み合っている。

　第３電極構造１１２Ｒでは、平面視において、櫛部１１２ｒ１の複数の歯部と、櫛部１１２ｒ２の複数の歯部とが、隙間を介して噛み合っている。平面視において、櫛部１１２ｒ３の複数の歯部と、櫛部１１２ｒ４の複数の歯部とが、隙間を介して噛み合っている。

　本実施形態では、第１櫛部１０２ｂ１、第２櫛部１０２ｂ２、第３櫛部１０２ｂ３及び第４櫛部１０２ｂ４は、互いに電気的に分離されている。第１櫛部１０５ｇ１、第２櫛部１０５ｇ２、第３櫛部１０５ｇ３及び第４櫛部１０５ｇ４は、互いに電気的に分離されている。第１櫛部１１２ｒ１、第２櫛部１１２ｒ２、第３櫛部１１２ｒ３及び第４櫛部１１２ｒ４は、互いに電気的に分離されている。

　図４Ａから図４Ｃにおいて、領域１１５ｂ、１１５ｇ及び１１５ｒは、第１画素１０ａが拡がる領域を示している。領域１１６ｂ、１１６ｇ及び１１６ｒは、第２画素１０ｂが拡がる領域を示している。領域１１７ｂ、１１７ｇ及び１１７ｒは、第３画素１０ｃが拡がる領域を示している。領域１１８ｂ、１１８ｇ及び１１８ｒは、第４画素１０ｄが拡がる領域を示している。

　図４Ａから図４Ｃにおいて、領域１０２Ｌ、領域１０５Ｌ及び領域１１２Ｌは、画素レイヤ１０Ｌが拡がる領域を示している。領域１０２Ｌは、領域１１５ｂ、領域１１６ｂ、領域１１７ｂ及び領域１１８ｂを含んでいる。領域１０５Ｌは、領域１１５ｇ、領域１１６ｇ、領域１１７ｇ及び領域１１８ｇを含んでいる。領域１１２Ｌは、領域１１５ｒ、領域１１６ｒ、領域１１７ｒ及び領域１１８ｒを含んでいる。

　第１電極構造１０２Ｂの第１櫛部１０２ｂ１における複数の歯部のうちの１つが、第１画素１０ａの第１対向電極１０２を構成している。第２電極構造１０５Ｇの第１櫛部１０５ｇ１における複数の歯部のうちの１つが、第１画素１０ａの第２対向電極１０５を構成している。第３電極構造１１２Ｒの第１櫛部１１２ｒ１における複数の歯部のうちの１つが、第１画素１０ａの第３対向電極１１２を構成している。

　第１電極構造１０２Ｂの第２櫛部１０２ｂ２における複数の歯部のうちの１つが、第２画素１０ｂの第１対向電極１０２を構成している。第２電極構造１０５Ｇの第２櫛部１０５ｇ２における複数の歯部のうちの１つが、第２画素１０ｂの第２対向電極１０５を構成している。第３電極構造１１２Ｒの第２櫛部１１２ｒ２における複数の歯部のうちの１つが、第２画素１０ｂの第３対向電極１１２を構成している。

　第１電極構造１０２Ｂの第３櫛部１０２ｂ３における複数の歯部のうちの１つが、第３画素１０ｃの第１対向電極１０２を構成している。第２電極構造１０５Ｇの第３櫛部１０５ｇ３における複数の歯部のうちの１つが、第３画素１０ｃの第２対向電極１０５を構成している。第３電極構造１１２Ｒの第３櫛部１１２ｒ３における複数の歯部のうちの１つが、第３画素１０ｃの第３対向電極１１２を構成している。

　第１電極構造１０２Ｂの第４櫛部１０２ｂ４における複数の歯部のうちの１つが、第４画素１０ｄの第１対向電極１０２を構成している。第２電極構造１０５Ｇの第４櫛部１０５ｇ４における複数の歯部のうちの１つが、第４画素１０ｄの第２対向電極１０５を構成している。第３電極構造１１２Ｒの第４櫛部１１２ｒ４における複数の歯部のうちの１つが、第４画素１０ｄの第３対向電極１１２を構成している。

　平面視において、第１画素１０ａ、第２画素１０ｂ、第３画素１０ｃ及び第４画素１０ｄのそれぞれにおいて、第１対向電極１０２と、第２対向電極１０５と、第３対向電極１１２と、は重複している。

　図４Ｄに示すように、画素レイヤ１０Ｌは複数存在する。複数の画素レイヤ１０Ｌは、第１方向１５１に並んでいる。

　図４Ｄの例では、複数の画素レイヤ１０Ｌは、第２方向１５２にも並んでいる。つまり、具体的には、複数の画素レイヤ１０Ｌは、第１方向１５１及び第２方向１５２に配列されている。

　本実施形態では、櫛部に電圧を印加することより、画素レイヤ１０Ｌを跨いで分布し互いに対応する複数の対向電極の電圧をまとめて調整できる。櫛形状を活かしてまとめて電圧を調整する構成は、撮像素子の小型化に寄与しうる。

　以下、図４Ｅを参照しながら、櫛部１０２ｂ１、１０２ｂ２、１０２ｂ３、１０２ｂ４、１０５ｇ１、１０５ｇ２、１０５ｇ３、１０５ｇ４、１１２ｒ１、１１２ｒ２、１１２ｒ３及び１１２ｒ４への印加電圧の波形を説明する。

　図４Ｅにおいて、期間Ｔ１、期間Ｔ２、期間Ｔ３及び期間Ｔ４は、この順に訪れる。期間Ｔ１は、第１フレームに対応する期間である。期間Ｔ２は、第２フレームに対応する期間である。期間Ｔ３は、第３フレームに対応する期間である。期間Ｔ４は、第４フレームに対応する期間である。つまり、第１フレーム、第２フレーム、第３フレーム及び第４フレームの画像は、時系列でこの順のものである。

　期間Ｔ１は、露光期間Ｔ１ｅ及び読出し期間Ｔ１ｒをこの順に含む。期間Ｔ２は、露光期間Ｔ２ｅ及び読出し期間Ｔ２ｒをこの順に含む。期間Ｔ３は、露光期間Ｔ３ｅ及び読出し期間Ｔ３ｒをこの順に含む。期間Ｔ４は、露光期間Ｔ４ｅ及び読出し期間Ｔ４ｒをこの順に含む。

　露光期間Ｔ１ｅにおいて、櫛部１０５ｇ１、１１２ｒ２、１０２ｂ３及び１０５ｇ４に電圧が印加される。このため、第１画素１０ａ及び第４画素１０ｄは、緑色の光に対する感度を有する。第２画素１０ｂは、赤色の光に対する感度を有する。第３画素１０ｃは、青色の光に対する感度を有する。読出し期間Ｔ１ｒにおいて、露光期間Ｔ１ｅにおいて電荷蓄積領域１０８に蓄積された電荷が、信号として読み出される。

　露光期間Ｔ２ｅにおいて、櫛部１０２ｂ１、１０５ｇ２、１０５ｇ３及び１１２ｒ４に電圧が印加される。このため、第１画素１０ａは、青色の光に対する感度を有する。第２画素１０ｂ及び第３画素１０ｃは、緑色の光に対する感度を有する。第４画素１０ｄは、赤色の光に対する感度を有する。読出し期間Ｔ２ｒにおいて、露光期間Ｔ２ｅにおいて電荷蓄積領域１０８に蓄積された電荷が、信号として読み出される。

　露光期間Ｔ３ｅにおいて、櫛部１０５ｇ１、１０２ｂ２、１１２ｒ３及び１０５ｇ４に電圧が印加される。このため、第１画素１０ａ及び第４画素１０ｄは、緑色の光に対する感度を有する。第２画素１０ｂは、青色の光に対する感度を有する。第３画素１０ｃは、赤色の光に対する感度を有する。読出し期間Ｔ３ｒにおいて、露光期間Ｔ３ｅにおいて電荷蓄積領域１０８に蓄積された電荷が、信号として読み出される。

　露光期間Ｔ４ｅにおいて、櫛部１１２ｒ１、１０５ｇ２、１０５ｇ３及び１０２ｂ４に電圧が印加される。このため、第１画素１０ａは、赤色の光に対する感度を有する。第２画素１０ｂ及び第３画素１０ｃは、緑色の光に対する感度を有する。第４画素１０ｄは、青色の光に対する感度を有する。読出し期間Ｔ４ｒにおいて、露光期間Ｔ４ｅにおいて電荷蓄積領域１０８に蓄積された電荷が、信号として読み出される。

　期間Ｔ１からＴ４の４フレームを経ることで、レイヤ配列を回転させることができる。

　レイヤ配列の回転は、鮮明な画像を得るのに役立ちうる。以下、この点について説明する。

　本実施形態では、１つの画素１０において、第１光電変換層１０３で光電変換がなされる期間と、第２光電変換層１０６で光電変換がなされる期間と、第３光電変換層１１３で光電変換がなされる期間と、が異なる。また、第１光電変換層１０３での光電変換により得られた電荷が電荷蓄積領域１０８から読み出される期間と、第２光電変換層１０６での光電変換により得られた電荷が電荷蓄積領域１０８から読み出される期間と、第３光電変換層１１３での光電変換により得られた電荷が電荷蓄積領域１０８から読み出される期間と、も異なる。このため、読み出される各信号は、互いに異なる色情報を表したものではあるが、互いにずれた時間の情報を表したものである。この場合、第１光電変換層１０３に由来する色情報が反映されたフレームと、第２光電変換層１０６に由来する色情報が反映されたフレームと、第３光電変換層１１３に由来する色情報が反映されたフレームと、を作成することはできる。ただし、これらのフレームを合成すると、各色情報の時間差が原因で、画像がにじんだような感じになる。つまり、画像が不鮮明になる。撮像素子の後段で画像処理を行っても、この問題を完全に解消するのは容易ではない。

　この点、本実施形態では、１つの画素レイヤ１０Ｌでは、同一期間において３つの色の光に対する感度を呈するように、４つの画素１０ａ、１０ｂ、１０ｃ及び１０ｄの光に対する感度が調整される。そのため、１つのフレームに、光電変換層１０３、１０６及び１１３に由来する３つの色情報を反映させることができる。さらに、１つの画素レイヤ１０Ｌにおいて、４つの画素１０ａ、１０ｂ、１０ｄ及び１０ｃが呈する感度が、この順にループ状に４種類に順次遷移する。この感度の遷移がフレームが切り替わるごとに現れることにより、１つの画素レイヤ１０Ｌで色が安定するという視覚的効果が得られる。例えば、動画においては、そのような感度の遷移を伴うフレームの切り替わりが連続的に素早くなされると、人の目には感度が４種類に変化しているというよりもむしろ色調が安定しているように見える。また、時系列的に連続する４種類のフレームを合成して合成フレームを作成する場合であっても、人の目にはその合成フレームでは色調が安定しているように見える。このため、レイヤ配列の回転により、鮮明な画像を得ることが可能となる。

　以上の説明から理解されるように、本実施形態では、レイヤ回転が実行される。以下、本実施形態のレイヤ回転について説明する。以下の説明では、第１期間、第２期間、第３期間及び第４期間という用語を用いることがある。第２期間は、第１期間に続く期間である。第３期間は、第２期間に続く期間である。第４期間は、第３期間に続く期間である。

　本実施形態では、レイヤ回転は、第１画素１０ａ、第２画素１０ｂ、第３画素１０ｃ及び第４画素１０ｄのそれぞれにおける第１光電変換層１０３、第２光電変換層１０６及び第３光電変換層１１３の電圧を変化させることによって実行される。

　第１期間において第１画素１０ａが呈する光に対する感度を、第１感度と定義する。レイヤ回転は、第２期間において第２画素１０ｂが第１感度を呈し、第３期間において第４画素１０ｄが第１感度を呈し、第４期間において第３画素１０ｃが第１感度を呈するという態様で、実行される。

　第１期間において第２画素１０ｂが呈する光に対する感度を、第２感度と定義する。レイヤ回転は、第２期間において第４画素１０ｄが第２感度を呈し、第３期間において第３画素１０ｃが第２感度を呈し、第４期間において第１画素１０ａが第２感度を呈するという態様で、実行される。

　第１期間において第４画素１０ｄが呈する光に対する感度を、第３感度と定義する。レイヤ回転は、第２期間において第３画素１０ｃが第３感度を呈し、第３期間において第１画素１０ａが第３感度を呈し、第４期間において第２画素１０ｂが第３感度を呈するという態様で、実行される。

　第１期間において第３画素１０ｃが呈する光に対する感度を、第４感度と定義する。レイヤ回転は、第２期間において第１画素１０ａが第４感度を呈し、第３期間において第２画素１０ｂが第４感度を呈し、第４期間において第４画素１０ｄが第４感度を呈するという態様で、実行される。

　本実施形態では、レイヤ回転は、２行２列の４つの画素配列を画素レイヤすなわち単位配列とした、単位配列の仮想的な回転であると言える。典型例では、レイヤ回転は、各画素レイヤ１０で実行される。また、典型例に係るレイヤ回転では、第１期間、第２期間、第３期間及び第４期間のサイクルが繰り返される。

　レイヤ回転は、鮮明な画像を得るのに役立ちうる。また、電圧変化によるレイヤ回転は、撮像素子のサイズの大幅増を引き起こし難い。このことは、撮像素子の小型化に役立ちうる。

　（第５の実施形態）
　第５の実施形態では、櫛部１０２ｂ１、１０２ｂ２、１０２ｂ３、１０２ｂ４、１０５ｇ１、１０５ｇ２、１０５ｇ３、１０５ｇ４、１１２ｒ１、１１２ｒ２、１１２ｒ３及び１１２ｒ４に対し、第４の実施形態とは異なる態様で電圧を印加する。以下、図５を参照しながら、櫛部１０２ｂ１、１０２ｂ２、１０２ｂ３、１０２ｂ４、１０５ｇ１、１０５ｇ２、１０５ｇ３、１０５ｇ４、１１２ｒ１、１１２ｒ２、１１２ｒ３及び１１２ｒ４への印加電圧の波形を説明する。

　図５において、期間Ｔ５、期間Ｔ６、期間Ｔ７及び期間Ｔ８は、この順に訪れる。期間Ｔ５は、第５フレームに対応する期間である。期間Ｔ６は、第６フレームに対応する期間である。期間Ｔ７は、第７フレームに対応する期間である。期間Ｔ８は、第８フレームに対応する期間である。つまり、第５フレーム、第６フレーム、第７フレーム及び第８フレームの画像は、時系列でこの順のものである。

　期間Ｔ５は、露光期間Ｔ５ｅ及び読出し期間Ｔ５ｒをこの順に含む。期間Ｔ６は、露光期間Ｔ６ｅ及び読出し期間Ｔ６ｒをこの順に含む。期間Ｔ７は、露光期間Ｔ７ｅ及び読出し期間Ｔ７ｒをこの順に含む。期間Ｔ８は、露光期間Ｔ８ｅ及び読出し期間Ｔ８ｒをこの順に含む。

　露光期間Ｔ５ｅにおいて、櫛部１０２ｂ１、１０５ｇ１、１０５ｇ２、１１２ｒ２、１０２ｂ３、１１２ｒ３及び１０５ｇ４に電圧が印加される。このため、第１画素１０ａは、シアンの光に対する感度を有する。第２画素１０ｂは、イエローの光に対する感度を有する。第３画素１０ｃは、マゼンタの光に対する感度を有する。第４画素１０ｄは、緑色の光に対する感度を有する。読出し期間Ｔ５ｒにおいて、露光期間Ｔ５ｅにおいて電荷蓄積領域１０８に蓄積された電荷が、信号として読み出される。

　露光期間Ｔ６ｅにおいて、櫛部１０２ｂ１、１１２ｒ１、１０２ｂ２、１０５ｇ２、１０５ｇ３、１０５ｇ４及び１１２ｒ４に電圧が印加される。このため、第１画素１０ａは、マゼンタの光に対する感度を有する。第２画素１０ｂは、シアンの光に対する感度を有する。第３画素１０ｃは、緑色の光に対する感度を有する。第４画素１０ｄは、イエローの光に対する感度を有する。読出し期間Ｔ６ｒにおいて、露光期間Ｔ６ｅにおいて電荷蓄積領域１０８に蓄積された電荷が、信号として読み出される。

　露光期間Ｔ７ｅにおいて、櫛部１０５ｇ１、１０２ｂ２、１１２ｒ２、１０５ｇ３、１１２ｒ３、１０２ｂ４及び１０５ｇ４に電圧が印加される。このため、第１画素１０ａは、緑色の光に対する感度を有する。第２画素１０ｂは、マゼンタの光に対する感度を有する。第３画素１０ｃは、イエローの光に対する感度を有する。第４画素１０ｄは、シアンの光に対する感度を有する。読出し期間Ｔ７ｒにおいて、露光期間Ｔ７ｅにおいて電荷蓄積領域１０８に蓄積された電荷が、信号として読み出される。

　露光期間Ｔ８ｅにおいて、櫛部１０５ｇ１、１１２ｒ１、１０５ｇ２、１０２ｂ３、１０５ｇ３、１０２ｂ４及び１１２ｒ４に電圧が印加される。このため、第１画素１０ａは、イエローの光に対する感度を有する。第２画素１０ｂは、緑色の光に対する感度を有する。第３画素１０ｃは、シアンの光に対する感度を有する。第４画素１０ｄは、マゼンタの光に対する感度を有する。読出し期間Ｔ８ｒにおいて、露光期間Ｔ８ｅにおいて電荷蓄積領域１０８に蓄積された電荷が、信号として読み出される。

　期間Ｔ５からＴ８の４フレームを経ることで、レイヤ配列を回転させることができる。

　レイヤ配列の回転は、鮮明な画像を得るのに役立ちうる。

　本実施形態によれば、補色信号の取得が可能である。

　２つの原色信号を後段のデジタル領域で合成することによって補色信号を生成することも可能である。しかし、その場合、生成された補色信号にノイズがのるおそれがある。ノイズは、画質を低下させうる。これに対し、本実施形態では、補色信号を、アナログ領域で生成可能である。このことは、高い画質を得る観点から有利である。

　（第６の実施形態）
　第４の実施形態及び第５の実施形態とは異なる態様で、４つの画素１０ａ、１０ｂ、１０ｃ及び１０ｄが呈する感度を設定することも可能である。以下、第６の実施形態における４つの画素１０ａ、１０ｂ、１０ｃ及び１０ｄが呈する感度について、図６Ａから図６Ｃを参照しながら説明する。

　図６Ａの例に係る画素レイヤ１０Ｌによれば、赤色が強調されうる。この例では、露光期間において櫛部１１２ｒ２及び１１２ｒ３に電圧が印加され、このため、第２画素１０ｂ及び第３画素１０ｃは、赤色の光に対する感度を有する。

　具体的には、図６Ａの例では、露光期間において、櫛部１０５ｇ１、１１２ｒ２、１１２ｒ３及び１０２ｂ４に電圧が印加される。このため、第１画素１０ａは、緑色の光に対する感度を有する。第２画素１０ｂ及び第３画素１０ｃは、赤色の光に対する感度を有する。第４画素１０ｄは、青色の光に対する感度を有する。

　図６Ｂの例に係る画素レイヤ１０Ｌは、ＲＧＢに加え、ホワイト画素を含む。この例では、露光期間において櫛部１０２ｂ４、１０５ｇ４及び１１２ｒ４に電圧が印加され、このため、第４画素１０ｄは、白色の光に対する感度を有する。

　具体的には、図６Ｂの例では、露光期間において、櫛部１０５ｇ１、１１２ｒ２、１０２ｂ３、１０２ｂ４、１０５ｇ４及び１１２ｒ４に電圧が印加される。このため、第１画素１０ａは、緑色の光に対する感度を有する。第２画素１０ｂは、赤色の光に対する感度を有する。第３画素１０ｃは、青色の光に対する感度を有する。第４画素１０ｄは、白色の光に対する感度を有する。

　図６Ｃの例に係る画素レイヤ１０Ｌは、補色に加え、ホワイト画素を含む。この例では、露光期間において櫛部１０２ｂ４、１０５ｇ４及び１１２ｒ４に電圧が印加され、このため、第４画素１０ｄは、白色の光に対する感度を有する。

　具体的には、図６Ｃの例では、露光期間において、櫛部１０２ｂ１、１０５ｇ１、１０５ｇ２、１１２ｒ２、１０２ｂ３、１１２ｒ３、１０２ｂ４、１０５ｇ４及び１１２ｒ４に電圧が印加される。このため、第１画素１０ａは、シアンの光に対する感度を有する。第２画素１０ｂは、イエローの光に対する感度を有する。第３画素１０ｃは、マゼンタの光に対する感度を有する。第４画素１０ｄは、白色の光に対する感度を有する。

　第６の実施形態の図６Ａの例によれば、任意の色を強調した信号を取得できる。また、第６の実施形態の図６Ｂ及び図６Ｃの例によれば、暗いシーンを撮像するのに利用できる。

　以上の説明から理解されるように、図６Ａの例では、第１画素１０ａ、第２画素１０ｂ、第３画素１０ｃ及び第４画素１０ｄのうちの少なくとも２つの画素が、光に対する同一の感度を呈するように、第１画素１０ａ、第２画素１０ｂ、第３画素１０ｃ及び第４画素１０ｄのそれぞれにおける第１光電変換層１０３、第２光電変換層１０６及び第３光電変換層１１３の電圧が調整される。

　また、図６Ｂ及び図６Ｃの例では、第１画素１０ａ、第２画素１０ｂ、第３画素１０ｃ及び第４画素１０ｄのうちの少なくとも１つの画素が、第１波長域の光、第２波長域の光及び第３波長域の光を合成した光に対する感度を呈するように、第１画素１０ａ、第２画素１０ｂ、第３画素１０ｃ及び第４画素１０ｄのそれぞれにおける第１光電変換層１０３、第２光電変換層１０６及び第３光電変換層１１３の電圧が調整される。

　なお、第６の実施形態に、レイヤ回転の技術を組み合わせてもよい。

　（第７の実施形態）
　図７Ａに、第７の実施形態に係る撮像システム３００を示す。

　撮像システム３００は、撮像装置１９９と、レンズ３１０と、信号処理装置３２０と、システムコントローラ３３０とを備える。レンズ３１０は、撮像装置１９９が備える複数の画素１０に入射光を導くための光学素子である。撮像装置１９９は、レンズ３１０によって撮像面に結像された像光を、画素単位で電気信号に変換し、得られた画像信号を出力する。信号処理装置３２０は、撮像装置１９９で生成された画像信号に対して種々の処理をする回路である。システムコントローラ３３０は、撮像装置１９９及び信号処理装置３２０を駆動する制御部である。図示の例では、信号処理装置３２０は、カメラ信号処理回路である。

　図７Ｂは、本実施形態に係る撮像装置１９９において実現される画素レイヤ１０Ｌを示している。具体的には、図７Ｂの左側に、第Ａフレームにおける画素レイヤ１０Ｌである画素レイヤ１０ＬＡを示す。図７Ｂの右側に、第Ｂフレームにおける画素レイヤ１０Ｌである画素レイヤ１０ＬＢを示す。

　第Ａフレームでは、赤色が強調されている。図７Ｂの左側に示す第Ａフレームにおける画素レイヤ１０ＬＡは、図６Ａで示した画素レイヤ１０Ｌと同様である。

　第Ｂフレームでは、青色が強調されている。図７Ｂの右側に示す第Ｂフレームにおける画素レイヤ１０ＬＢは、櫛部の電圧を調整することにより実現されうる。具体的には、露光期間において、櫛部１０５ｇ１、１０２ｂ２、１０２ｂ３、１１２ｒ４に電圧が印加される。このため、第１画素１０ａは、緑色の光に対する感度を有する。第２画素１０ｂ及び第３画素１０ｃは、青色の光に対する感度を有する。第４画素１０ｄは、赤色の光に対する感度を有する。

　信号処理装置３２０は、第Ａフレームと第Ｂフレームとを合成することにより、図７Ｃに示す合成フレーム３２１を生成する。合成フレーム３２１において、第Ａ領域３２２は、第Ａフレームに基づいた、赤色を強調した領域である。合成フレーム３２１において、第Ｂ領域３２３は、第Ｂフレームに基づいた、青色を強調した領域である。このように、合成フレーム３２１では、赤色を強調した領域と青色を強調した領域が同時に現れうる。

　例えば、医療用途にあっては、炎症している領域において赤を強調し、壊死している領域において青を強調することが考えられる。

　一具体例では、奇数フレーム及び偶数フレームの一方を、Ａフレームとする。奇数フレーム及び偶数フレームの他方を、Ｂフレームとする。

　第７の実施形態によれば、異なる任意の色を同時に強調した画像を取得できる。

　以上の説明から理解されるように、第７の実施形態の撮像システム３００は、信号処理装置３２０を備える。複数の画素レイヤ１０Ｌのそれぞれにおいて、第１画素１０ａが感度を有する光の波長域、第２画素１０ｂが感度を有する光の波長域、第３画素１０ｃが感度を有する光の波長域及び第４画素１０ｄが感度を有する光の波長域の少なくとも１つが、あるフレームを生成するときと別のフレームを生成するときとで異なる。信号処理装置３２０は、あるフレームと別のフレームとが合成された合成フレーム３２１を生成する。合成フレーム３２１のある領域３２２では、あるフレームに基づく像が現れる。合成フレーム３２１の別の領域３２３では、別のフレームに基づく像が現れる。第７の実施形態によれば、ある領域３２２と別の領域３２３とで、強調される色に差をつけることができる。

　上述の説明において、あるフレームは、第Ａフレームに対応する。別のフレームは、第Ｂフレームに対応する。ある領域３２２は、第Ａ領域３２２に対応する。別の領域３２３は、第Ｂ領域３２３に対応する。

　具体的には、ある領域３２２では、別の領域３２３に比べ、あるフレームの寄与が大きく別のフレームの寄与が小さい像が現れる。別の領域３２３では、ある領域３２２に比べ、別のフレームの寄与が大きくあるフレームの寄与が小さい像が現れる。ある領域３２２において、別のフレームの寄与がゼロでありあるフレームに基づいた像が現れてもよい。別の領域３２３において、あるフレームの寄与がゼロであり別のフレームに基づいた像が現れてもよい。

　図示の例では、撮像装置１９９において、画素レイヤ１０Ｌが複数存在する。複数の画素レイヤ１０Ｌは、第１方向１５１及び第２方向１５２に配列されている。また、典型例では、信号処理装置３２０は、複数の画素レイヤ１０Ｌを用いてあるフレームと別のフレームを生成し、その後、合成フレーム３２１を生成する。

　上述のとおり、第１方向１５１及び第２方向１５２は、半導体基板１０９の厚さ方向に垂直な面内方向に含まれる方向でありうる。具体的に、第１方向１５１及び第２方向１５２は、互いに直交する方向でありうる。本実施形態では、第１方向１５１は、行方向である。第２方向１５２は、列方向である。

　なお、第７の実施形態に、レイヤ回転の技術を組み合わせてもよい。

　（第８の実施形態）
　図４Ｂに示す第４の実施形態の第２電極構造１０５Ｇとは異なる態様で、第２電極構造を構成することも可能である。以下、第８の実施形態の第２電極構造１０５Ｇ２の構成を、図８Ａを参照しながら説明する。

　図４Ｂに示す第２電極構造１０５Ｇと同様、図８Ａに示す第２電極構造１０５Ｇ２は、第１櫛部１０５ｇ１と、第２櫛部１０５ｇ２と、第３櫛部１０５ｇ３と、第４櫛部１０５ｇ４と、を有している。第１櫛部１０５ｇ１及び第２櫛部１０５ｇ２は、隙間を介して第２方向１５２に噛み合い第１方向１５１に延びている。第３櫛部１０５ｇ３及び第４櫛部１０５ｇ４は、隙間を介して第２方向１５２に噛み合い第１方向１５１に延びている。

　ただし、図４Ｂに示す第２電極構造１０５Ｇとは異なり、図８Ａに示す第２電極構造１０５Ｇ２では、第２櫛部１０５ｇ２及び第３櫛部１０５ｇ３が一体化されることにより一体化櫛部１０５ｇ５が構成されている。第１櫛部１０５ｇ１、一体化櫛部１０５ｇ５及び第４櫛部１０５ｇ４は、互いに電気的に分離されている。

　図８Ａに示す第２電極構造１０５Ｇ２によれば、図８Ｂの画素レイヤ１０Ｌを実現できる。図８Ｂと図４Ｅとの比較から理解されるように、図８Ａに示す第２電極構造１０５Ｇ２は、図４Ｂに示す第２電極構造１０５Ｇにより与えることができる感度と同様の感度を画素レイヤ１０Ｌに与えることができる。

　第８の実施形態によれば、一体化櫛部１０５ｇ５の大きな面積によって、第２光電変換層１０６における感度を呈する領域の面積を拡大させることができる。

　（第９の実施形態）
　上述のとおり、図３に示す撮像素子１００ｃでは、第１光電変換部２１、第２光電変換部２２及び第３光電変換部２３が、電荷蓄積領域１０８に電気的に接続されている。撮像素子は、光電変換部２１、２２及び２３とは別の光電変換部を備え、その別の光電変換部が電荷蓄積領域１０８とは別の電荷蓄積領域に接続されていてもよい。図９に、第９の実施形態に係る撮像素子１００ｄを示す。

　撮像素子１００ｄは、第１光電変換部２１、第２光電変換部２２及び第３光電変換部２３に加え、第４光電変換部２４を備えている。第１光電変換部２１、第２光電変換部２２、第３光電変換部２３及び第４光電変換部２４は、光電変換領域１２に含まれている。第４光電変換部２４と半導体基板１０９の間に、第１光電変換部２１、第２光電変換部２２及び第３光電変換部２３が位置している。半導体基板１０９には、電荷蓄積領域１０８に加え、電荷蓄積領域１２３が設けられている。各画素１０が、電荷蓄積領域１０８及び電荷蓄積領域１２３が設けられた半導体基板１０９と、第１光電変換部２１と、第２光電変換部２２と、第３光電変換部２３と、第４光電変換部２４と、を備えうる。

　第４光電変換部２４は、第４対向電極１１９と、第４画素電極１２１と、第４光電変換層１２０と、を含んでいる。第４光電変換層１２０は、第４対向電極１１９と第４画素電極１２１の間に位置している。第４対向電極１１９は、第４光電変換層１２０に電気的に接続されている。第４画素電極１２１は、第４光電変換層１２０に電気的に接続されている。

　電荷蓄積領域１２３は、第４画素電極１２１と電気的に接続されている。

　図９の例では、第４光電変換部２４における光電変換により生成された電荷は、一旦電荷蓄積領域１２３に蓄積され、その後、信号として読み出される。

　図９の例では、各画素１０において、電荷蓄積領域１２３は、第４画素電極１２１と電気的に接続されている。具体的には、各画素１０において、第４光電変換部２４における光電変換により生成された電荷は、一旦電荷蓄積領域１２３に蓄積され、その後、信号として読み出される。

　図９の撮像素子１００ｄは、特定プラグ１１０とば異なる別プラグ１２２を備える。別プラグ１２２は、第４画素電極１２１及び電荷蓄積領域１２３を電気的に接続している。各画素１０が、別プラグ１２２を備えうる。

　特定プラグ１１０は、画素電極１０４、１０７及び１１４並びに電荷蓄積領域１０８に電気的に接続されている。ただし、特定プラグ１１０は、対向電極１０５及び１１２とは電気的に分離されている。また、特定プラグ１１０は、第４対向電極１１９及び第４画素電極１２１とは電気的に分離されている。

　別プラグ１２２は、第４画素電極１２１及び電荷蓄積領域１２３に電気的に接続されている。ただし、別プラグ１２２は、対向電極１０２、１０５及び１１２並びに画素電極１０４、１０７及び１１４とは電気的に分離されている。

　図９の例では、特定プラグ１１０及び別プラグ１２２は、半導体基板１０９の厚さ方向に沿って、直線状に延びている。

　（第１０の実施形態）
　上述のとおり、図３に示す撮像素子１００ｃでは、特定プラグ１１０は、全体として直線的に延びている。しかし、特定プラグ１１０の構成はこれに限定されない。図１０に、第１０の実施形態に係る撮像素子１００ｅを示す。

　図３に示す撮像素子１００ｃと同様、図１０に示す撮像素子１００ｅでは、特定プラグ１１０は、第１部分１１０ａと、第２部分１１０ｂと、第３部分１１０ｃと、を含んでいる。第１部分１１０ａは、第２画素電極１０７から第１画素電極１０４に向かって延びている。第２部分１１０ｂは、第２画素電極１０７から電荷蓄積領域１０８に向かって延びている。第３部分１１０ｃは、第３画素電極１１４から電荷蓄積領域１０８に向かって延びている。

　図３に示す撮像素子１００ｃと同様、図１０に示す撮像素子１００ｅでは、第１部分１１０ａは、第１画素電極１０４及び第２画素電極１０７を電気的に接続している。第２部分１１０ｂは、第２画素電極１１０ｂ及び第３画素電極１１４を電気的に接続している。第３部分１１０ｃは、第３画素電極１１４及び電荷蓄積領域１０８を電気的に接続している。

　図３に示す撮像素子１００ｃと同様、図１０に示す撮像素子１００ｅでは、特定プラグ１１０では、第１部分１１０ａ、第２部分１１０ｂ及び第３部分１１０ｃは、直線状であり、半導体基板１０９の厚さ方向に沿って延びている。

　ただし、図３に示す撮像素子１００ｃとは異なり、図１０に示す撮像素子１００ｅでは、平面視において、第１部分１１０ａにおける第２画素電極１０７側の端部と、第２部分１１０ｂにおける第２画素電極１０７側の端部とは、互いに離間している。平面視において、第２部分１１０ｂにおける第３画素電極１１４側の端部と、第３部分１１０ｃにおける第３画素電極１１４側の端部とは、互いに離間している。

　具体的には、図１０に示す撮像素子１００ｅでは、平面視において、第１部分１１０ａ及び第２部分１１０ｂは互いに離間している。平面視において、第２部分１１０ｂ及び第３部分１１０ｃは互いに離間している。

　図１０に示す撮像素子１００ｅでは、平面視において、第１部分１１０ａにおける第２画素電極１０７側の端部と、第３部分１１０ｃにおける第３画素電極１１４側の端部とは、互いに重複している。ただし、平面視において、第１部分１１０ａにおける第２画素電極１０７側の端部と、第３部分１１０ｃにおける第３画素電極１１４側の端部とは、互いに離間していてもよい。

　具体的には、図１０に示す撮像素子１００ｅでは、平面視において、第１部分１１０ａ及び第３部分１１０ｃは互いに重複している。ただし、平面視において、第１部分１１０ａ及び第３部分１１０ｃは互いに離間していてもよい。

　第１０の実施形態によれば、特定プラグ１１０の配置の自由度を高めることができる。

　（第１１の実施形態）
　上述のとおり、図３に示す撮像素子１００ｃでは、特定プラグ１１０は、第３光電変換層１１３及び第２光電変換層１０６にそれぞれ設けられた貫通孔を通っている。ただし、特定プラグ１１０が延びるスペースの設け方は、これに限定されない。図１１Ａ、図１１Ｂ及び図１１Ｃに、第１１の実施形態に係る撮像素子１００ｆを示す。図１１Ａは、第１１の実施形態に係る撮像素子１００ｆの断面図である。図１１Ｂは、第１１の実施形態に係る１つの画素１０を示す上面図である。図１１Ｃは、第１１の実施形態に係る複数の画素１０を示す上面図である。

　図３に示す撮像素子１００ｃと同様、図１１Ａ、図１１Ｂ及び図１１Ｃに示す撮像素子１００ｆでは、特定プラグ１１０は、第３対向電極１１２とは電気的に分離されている。また、特定プラグ１１０は、第２対向電極１０７とは電気的に分離されている。

　ただし、図３に示す撮像素子１００ｃとは異なり、図１１Ａ、図１１Ｂ及び図１１Ｃに示す撮像素子１００ｆでは、第２光電変換層１０６の厚さ方向に垂直な断面において、特定プラグ１１０は、第２光電変換層１０６の外輪郭１０６ｅよりも外側に位置している。第３光電変換層１１３の厚さ方向に垂直な断面において、特定プラグ１１０は、第３光電変換層１１３の外輪郭１１３ｅよりも外側に位置している。

　特定プラグ１１０は第２光電変換層１０６の外輪郭１０６ｅよりも外側に位置しているという特徴は、具体的には、以下のように説明できる。すなわち、第２光電変換層１０６の厚さ方向に垂直な面方向に拡がる断面において、該面方向における第２光電変換層１０６の外縁よりも該面方向の外側に、特定プラグ１１０が位置している。

　特定プラグ１１０は第３光電変換層１１３の外輪郭１１３ｅよりも外側に位置しているという特徴は、具体的には、以下のように説明できる。すなわち、第３光電変換層１１３の厚さ方向に垂直な面方向に拡がる断面において、該面方向における第３光電変換層１１３の外縁よりも該面方向の外側に、特定プラグ１１０が位置している。

　第１１の実施形態によれば、第２光電変換層１０６及び第３光電変換層１１３に貫通孔を設ける必要がない。このことは、撮像素子１００ｆの製造を容易とし、そのため撮像素子１００ｆの信頼性を高めうる。

　なお、図１１Ｂ及び図１１Ｃにおいて、相対的に粗い点線の位置は、第２光電変換層１０６の外輪郭１０６ｅに対応する。相対的に細かい点線の位置は、第３光電変換層１１３の外輪郭１１３ｅに対応する。

　（第１２の実施形態）
　上述した実施形態では、第１画素電極１０４は、ひとつながりの電極である。第１対向電極１０２と第１画素電極１０４との間に印加された電位差に応じて、第１光電変換層１０３での光電変換により生成された第１電荷が第１画素電極１０４に集められる。また、第１画素電極１０４は、特定プラグ１１０に電気的に接続されている。第２画素電極１０７は、ひとつながりの電極である。第２対向電極１０５と第２画素電極１０７との間に印加された電位差に応じて、第２光電変換層１０６での光電変換により生成された第２電荷が第２画素電極１０７に集められる。また、第２画素電極１０７は、特定プラグ１１０に電気的に接続されている。第３画素電極１１４は、ひとつながりの電極である。第３対向電極１１２と第３画素電極１１４との間に印加された電位差に応じて、第３光電変換層１１３での光電変換により生成された第３電荷が第３画素電極１１４に集められる。また、第３画素電極１１４は、特定プラグ１１０に電気的に接続されている。

　上述の実施形態とは別の画素電極の構成を採用することも可能である。以下、第１２の実施形態に係る撮像素子１００ｇの画素電極の構成について、図１２を参照しながら説明する。

　撮像素子１００ｇにおいて、第１画素電極１０４は、第１蓄積電極１３３、第１読み出し電極１２９及び第１転送電極１３１を有する。第２画素電極１０７は、第２蓄積電極１３４、第２読み出し電極１３０及び第２転送電極１３２を有する。転送電極１３１及び１３２は、省略されていてもよい。

　第１画素電極１０４と第１光電変換層１０３との間には、第１半導体層１７１が設けられている。第１半導体層１７１と第１画素電極１０４との間には、第１絶縁層３１の一部が存在している。第２画素電極１０７と第２光電変換層１０６との間には、第２半導体層１７２が設けられている。第２半導体層１７２と第２画素電極１０７との間には、第２絶縁層３２の一部が存在している。半導体層１７１及び１７２は、電荷の蓄積をより効率的に行うために設けられ、透光性を有する半導体材料で作られている。

　第１蓄積電極１３３及び第１転送電極１３１は、第１絶縁層３１の一部を介して、又は、第１絶縁層３１の一部及び第１半導体層１７１を介して、第１光電変換層１０３に向かい合っている。第１読み出し電極１２９の少なくとも一部が直接又は第１半導体層１７１を介して第１光電変換層１０３に接している。第１読み出し電極１２９には、特定プラグ１１０が電気的に接続されている。第１蓄積電極１３３、第１読み出し電極１２９及び第１転送電極１３１は、それぞれ、図示しない配線に電気的に接続されている。第１蓄積電極１３３、第１読み出し電極１２９及び第１転送電極１３１のそれぞれに所望の電圧が印加されうる。第１蓄積電極１３３は、印加電圧に応じて、第１光電変換層１０３で発生した電荷を引き寄せて、電荷を第１光電変換層１０３に蓄積させるための電荷蓄積用電極として機能しうる。平面視において、第１転送電極１３１は、第１蓄積電極１３３と第１読み出し電極１２９との間に配置されている。第１転送電極１３１は、蓄積された電荷を塞き止めたり、電荷の転送を制御したりする役割を担う。第１蓄積電極１３３、第１読み出し電極１２９及び第１転送電極１３１への印加電圧を制御することによって、第１光電変換層１０３で発生した電荷を第１光電変換層１０３の内部又は第１光電変換層１０３の界面に蓄積したり、発生した電荷を電荷蓄積領域１０８に取り出したりすることができる。第１画素電極１０４に関するこれらの説明は、「第１」を「第２」と読み替えることによって、第２画素電極１０７にも適用されうる。

　また、第１画素電極１０４及び第２画素電極１０７に関する上記の説明は、先に説明した実施形態の第３画素電極１１４にも適用されうる。

　以上の説明から理解されるように、本実施形態の撮像素子１００ｇでは、第１光電変換層１０３は、光電変換により第１電荷を生成する。第２光電変換層１０６は、光電変換により第２電荷を生成する。第１画素電極１０４は、第１電荷を第１光電変換層１０３に蓄積させる第１蓄積電極１３３と、第１読み出し電極１２９とを含む。第２画素電極１０７は、第２電荷を第２光電変換層１０６に蓄積させる第２蓄積電極１３４と、第２読み出し電極１３０とを含む。電荷蓄積領域１０８は、第１読み出し電極１２９及び第２読み出し電極１３０と電気的に接続されている。具体的には、特定プラグ１１０は、第１読み出し電極１２９、第２読み出し電極１３０及び電荷蓄積領域１０８を電気的に接続している。

　本実施形態の電極の構造によれば、光電変換層で発生した電荷を効率的に収集及び転送することができ、感度の向上につながる。本実施形態の電極の構造は、先に説明した全ての実施形態に適用されうる。

　（その他）
　上記説明した各実施形態の特徴、各実施形態に適用可能な特徴等について、さらに説明する。

　撮像素子は、表面照射（ＦＳＩ：Ｆｒｏｎｔ　Ｓｉｄｅ　Ｉｌｌｕｍｉｎａｔｉｏｎ）型であってもよく、裏面照射（ＢＳＩ：Ｂａｃｋ　Ｓｉｄｅ　Ｉｌｌｕｍｉｎａｔｉｏｎ）型であってもよい。図１Ｂに示す撮像素子１００ａ、図３に示す撮像素子１００ｃ、図９に示す撮像素子１００ｄ、図１０に示す撮像素子１００ｅ及び図１１Ａに示す撮像素子１００ｆは、表面照射型である。一方、図２Ａ及び図２Ｃに示す撮像素子１００ｂ並びに図１２に示す撮像素子１００ｇは、裏面照射型である。

　表面照射型の撮像素子に適用可能な特徴を、図１３に示す。図１３の例の撮像素子では、図示しないマイクロレンズと、光電変換領域１２と、配線層１９０と、半導体基板１０９と、がこの順に配置されている。配線層１９０では、絶縁体内に、配線１９１が設けられている。

　裏面照射型の撮像素子に適用可能な特徴を、図１４に示す。図１４の例の撮像素子では、図示しないマイクロレンズと、光電変換領域１２と、半導体基板１０９と、配線層１９０と、がこの順に配置されている。配線層１９０では、絶縁体内に、配線１９１が設けられている。半導体基板１０９内に、フォトダイオード１１１ｂ及び１１１ｒが設けられている。図１４の例の裏面照射型の撮像素子では、フォトダイオード１１１ｂ及び１１１ｒへの光照射が配線層１９０の配線１９１により妨げられることがない。ただし、裏面照射型の撮像素子において、光電変換領域１２と半導体基板１０９との間に配線が設けられていてもよい。

　図１３及び図１４の例において、特定プラグ１１０が配線層１９０の配線１９１を含んでいてもよく含んでいなくてもよい。

　図１３及び図１４の例では、配線層１９０の配線１９１を用いて、増幅トランジスタ１８５のゲート電極と、電荷蓄積領域１０８とが、電気的に接続されている。電荷蓄積領域１０８に蓄積された電荷に応じた信号が、増幅トランジスタ１８５により生成される。

　特定プラグ１１０は、図１５及び図１６を参照して以下で説明するように配置されうる。

　図１５及び図１６の例では、特定プラグ１１０は、第１部分１１０ａを含む。第１部分１１０ａは、第１画素電極１０４から第２画素電極１０７まで延びている。電荷蓄積領域１０８と、特定プラグ１１０と、第１光電変換部２１と、第２光電変換部２２と、を備える画素が複数存在する。複数の画素は、第１画素１０ａ及び第２画素１０ｂを含む。平面視において、第１画素１０ａ及び第２画素１０ｂは、第１方向１５１に隣り合っている。

　図１５の例では、平面視において、第１画素１０ａの第１部分１１０ａの第２方向１５２の位置と、第２画素１０ｂの第１部分１１０ａの第２方向１５２の位置とは、同じである。このことは、第１画素１０ａ及び第２画素１０ｂを均一に製造する観点から有利である。平面視において、第１画素１０ａの第２部分１１０ｂの第２方向１５２の位置と、第２画素１０ｂの第２部分１１０ｂの第２方向１５２の位置とが、同じであってもよい。平面視において、第１画素１０ａの第３部分１１０ｃの第２方向１５２の位置と、第２画素１０ｂの第３部分１１０ｃの第２方向１５２の位置とが、同じであってもよい。

　図１６の例では、平面視において、第１画素１０ａの第１部分１１０ａの第２方向１５２の位置と、第２画素１０ｂの第１部分１１０ａの第２方向１５２の位置とは、異なる。図１６の例によれば、第１部分１１０ａの配置の自由度を高めることができる。平面視において、第１画素１０ａの第２部分１１０ｂの第２方向１５２の位置と、第２画素１０ｂの第２部分１１０ｂの第２方向１５２の位置とが、異なっていてもよい。平面視において、第１画素１０ａの第３部分１１０ｃの第２方向１５２の位置と、第２画素１０ｂの第３部分１１０ｃの第２方向１５２の位置とが、異なっていてもよい。

　特定プラグ１１０は、図１７を参照して以下で説明するような形状を有しうる。

　図１７の例では、特定プラグ１１０は、第１部分１１０ａ及び第２部分１１０ｂを含む。第１部分１１０ａは、第１画素電極１０４から第２画素電極１０７まで延びている。特定プラグ１１０において、第２部分１１０ｂは、第２画素電極１０７から電荷蓄積領域１０８に向かって延びている。第１部分１１０ａの断面積は、第１部分１１０ａの第２画素電極１０７側の端部を含む領域において、第１画素電極１０４から第２画素電極１０７に近づくにつれて連続的に小さくなる。第２部分１１０ｂにおける第２画素電極１０７側の端部の断面積Ｓ２は、第１部分１１０ａにおける第２画素電極１０７側の端部の断面積Ｓ１に比べて大きい。Ｓ２＞Ｓ１であることは、第１部分１１０ａの断面積が上記のように変化する場合において、特定プラグ１１０の断面積の全体的な均一性を高めるのに寄与しうる。図１７の例では、第２部分１１０ｂの断面積は、第２部分１１０ｂの第２画素電極１０７側の端部を含む領域において、第２画素電極１０７から電荷蓄積領域１０８に近づくにつれて連続的に小さくなる。なお、第１部分１１０ａの断面積は、半導体基板１０９の厚さ方向に垂直な断面における第１部分１１０ａの断面積である。上記説明で言及している領域では、第２部分１１０ｂの断面積は、半導体基板１０９の厚さ方向に垂直な断面における第２部分１１０ｂの断面積である。

　一例に係る撮像素子の製造プロセスにおいては、ドライエッチングにより孔を形成し、その孔に導体を充填することによって、第１部分１１０ａを形成する。この例では、孔の側面が延びる方向が半導体基板１０９の厚さ方向に厳密には沿わず、孔が半導体基板１０９に近づくにつれて窄まっていくことがある。例えばこのような場合、第１部分１１０ａの断面積が上記のように変化しうる。

　図１７の例では、半導体基板１０９の厚さ方向に延びる断面において、第１部分１１０ａ及び第２部分１１０ｂは、上記説明で言及している領域では、半導体基板１０９に近づくにつれて窄まっていくテーパー形状を有している。

　図１７の例では、具体的には、第１部分１１０ａの断面積は、第１画素電極１０４側の端部から第２画素電極１０７側の端部にかけてすなわち第１部分１１０ａ全体にわたって、第１画素電極１０４から第２画素電極１０７に近づくにつれて連続的に小さくなる。また、半導体基板１０９の厚さ方向に延びる断面において、第１部分１１０ａは、第１画素電極１０４側の端部から第２画素電極１０７側の端部にかけて、半導体基板１０９に近づくにつれて窄まっていくテーパー形状を有している。

　第１部分１１０ａの第２画素電極１０７側の端部の断面積Ｓ１に対する第２部分１１０ｂの第２画素電極１０７側の端部の断面積Ｓ２の比率Ｓ２／Ｓ１は、例えば、１よりも大きく１．２よりも小さい。

　半導体基板１０９の厚さ方向に延びる断面において、半導体基板１０９の厚さ方向に対する第１部分１１０ａの側面が延びる方向の逸れ角θは、例えば、０°よりも大きく、２０°よりも小さい。半導体基板１０９の厚さ方向に対する第２部分１１０ｂの側面が延びる方向の逸れ角についても同様である。なお、図１７では、逸れ角θを誇張して描いている。

　第１部分１１０ａの第１画素電極１０４側の端部の断面積Ｓ０は、第２部分１１０ｂの第２画素電極１０７側の端部の断面積Ｓ２よりも大きくてもよい。断面積Ｓ０は、断面積Ｓ２と同じであってもよい。断面積Ｓ０は、断面積Ｓ２よりも小さくてもよい。

　特定プラグ１１０は、図１Ｂ、図２Ａ、図２Ｃ及び図１２を参照して以下で説明する寸法を有しうる。以下では、第１長さＬ１、第２長さＬ２、第３長さＬ３という用語を用いる。

　第１長さＬ１は、特定プラグ１１０における第１画素電極１０４から第２画素電極１０７までの部分の長さである。具体的には、第１長さＬ１は、特定プラグ１１０における、第１画素電極１０４における第２画素電極１０７側の主面から第２画素電極１０７における第１画素電極１０４側の主面までの部分の長さである。

　図１Ｂ、図２Ａ、図２Ｃ及び図１２の例において、第１部分１１０ａの長さが、第１長さＬ１に対応しうる。

　第２長さＬ２は、特定プラグ１１０における第２画素電極１０７から半導体基板１０９までの部分の長さである。具体的には、第２長さＬ２は、特定プラグ１１０における、第２画素電極１０７における半導体基板１０９側の主面から半導体基板１０９における第２画素電極１０７側の主面までの部分の長さである。

　図１Ｂの例において、第２部分１１０ｂの長さが第２長さＬ２に対応しうる。図２Ａ、図２Ｃ及び図１２の例において、第２部分１１０ｂの部分１１０ｂ１の長さが第２長さＬ２に対応しうる。

　第３長さＬ３は、特定プラグ１１０における半導体基板１０９の内部を延びる部分の長さである。図２Ａ、図２Ｃ及び図１２の例において、第２部分１１０ｂの部分１１０ｂ２の長さが、第３長さＬ３に対応しうる。

　一例では、第１長さＬ１は、第２長さＬ２よりも長い。Ｌ１＞Ｌ２であれば、第１長さＬ１が長く、第１画素電極１０４と第２画素電極１０７の間の距離が確保された構成を採用し易い。別の言い方をすると、Ｌ１＞Ｌ２は、第１画素電極１０４と第２画素電極１０７の間の距離が確保された構成とコンパチブルである。このため、Ｌ１＞Ｌ２は、画素電極３１、３２間のカップリングを抑制する観点から有利である。

　一例では、第１長さＬ１は、第２長さＬ２よりも短い。Ｌ１＜Ｌ２であれば、Ｌ１を短くし易い。このため、第１画素電極１０４から電荷蓄積領域１０８までの電気経路の寄生容量と、第２画素電極１０７から電荷蓄積領域１０８までの電気経路の寄生容量と、の差を小さくし易い。特に、電荷蓄積領域１０８が、第１画素電極１０４及び第２画素電極１０７と電気的に接続されている本構成においては、第２画素電極からの信号電荷に、第１長さＬ１に係る寄生容量に起因するノイズが重畳するおそれがある。Ｌ１＜Ｌ２であることによって、第２画素電極１０７からの信号電荷に重畳される当該ノイズを抑制することが可能となる。また、Ｌ１＜Ｌ２であれば、Ｌ１が短く、第１光電変換層１０３と第２光電変換層１０２が近い構成を採用し易い。別の言い方をすると、Ｌ１＜Ｌ２は、第１光電変換層１０３と第２光電変換層１０２が近い構成とコンパチブルである。このため、Ｌ１＜Ｌ２によれば、画素に対して斜めに入射してきた光が、第１光電変換層１０２を通過した後に、隣接する他画素の第２光電変換層１０２に入射することを抑制し易い。

　一例では、第３長さＬ３は、第１長さＬ１又は第２長さＬ２よりも長い。Ｌ３＞Ｌ１又はＬ３＞Ｌ２が成立することは、半導体基板１０９が厚いという構成とコンパチブルである。このため、Ｌ３＞Ｌ１又はＬ３＞Ｌ２が成立することは、半導体基板１０９内に配置されるフォトダイオード１１１ｂ及び１１１ｒのサイズを確保する観点から有利である。第３長さＬ３は、第１長さＬ１及び第２長さＬ２の合計よりも長くてもよい。

　本開示に係る撮像装置は、デジタルスチルカメラ、医療用カメラ、監視用カメラ、車載用カメラ、デジタル一眼レフカメラ、デジタルミラーレス一眼カメラ等、様々なカメラシステム及びセンサシステムへ利用できる。

１０，１０ａ，１０ｂ，１０ｃ，１０ｄ　画素
１０Ｌ，１０ＬＡ，１０ＬＢ　画素レイヤ
１２　光電変換領域
２１，２２，２３，２４　光電変換部
３１，３２，３３　絶縁層
３１ｈ，３２ｈ　孔
４４　アドレス信号線
４５　垂直信号線
４８　電圧線
５２　垂直走査回路
５４　水平信号読み出し回路
５６　制御回路
１００，１００ａ，１００ｂ，１００ｃ，１００ｄ，１００ｅ，１００ｆ，１００ｇ　撮像素子
１０１ｒ，１０１ｇ　カラーフィルタ
１０２，１０５，１１２，１１９　対向電極
１０３，１０６，１１３，１２０　光電変換層
１０４，１０７，１１４，１２１　画素電極
１０２Ｂ，１０５Ｇ，１０５Ｇ２，１１２Ｒ　電極構造
１０２ｂ１，１０２ｂ２，１０２ｂ３，１０２ｂ４，１０５ｇ１，１０５ｇ２，１０５ｇ３，１０５ｇ４，１０５ｇ５，１１２ｒ１，１１２ｒ２，１１２ｒ３，１１２ｒ４　櫛部１０２Ｌ，１１５ｂ，１１６ｂ，１１７ｂ，１１８ｂ，１１５ｇ，１１６ｇ，１１７ｇ，１１８ｇ，１１５ｒ，１１６ｒ，１１７ｒ，１１８ｒ　領域
１０８，１２３　電荷蓄積領域
１０９　半導体基板
１１０　特定プラグ
１１０ａ　第１部分
１１０ｂ　第２部分
１１０ｃ　第３部分
１１１ｂ，１１１ｒ　フォトダイオード
１２２　別プラグ
１２９，１３０　読み出し電極
１３１，１３２　転送電極
１３３，１３４　蓄積電極
１５１　第１方向
１５２　第２方向
１７１，１７２　半導体層
１８５　増幅トランジスタ
１９０　配線層
１９１　配線
１９９　撮像装置
２００　電圧供給回路
２００ａ，２００ｂ　可変電圧源回路
２０１，２０２，２０３　可変電圧源
３００　撮像システム
３１０　レンズ
３２０　信号処理装置
３２１　合成フレーム
３２２　第Ａ領域
３２３　第Ｂ領域
３３０　システムコントローラ
Ｒ２　周辺領域

Claims

　電荷蓄積領域が設けられた半導体基板と、
　第１対向電極と、第１画素電極と、前記第１対向電極と前記第１画素電極の間に位置する第１光電変換層と、を含む第１光電変換部と、
　第２対向電極と、第２画素電極と、前記第２対向電極と前記第２画素電極の間に位置する第２光電変換層と、を含む第２光電変換部であって、前記第１光電変換部と前記半導体基板の間に位置する第２光電変換部と、を備え、
　前記電荷蓄積領域は、前記第１画素電極及び前記第２画素電極と電気的に接続されている、
　撮像素子。
　前記撮像素子は、特定プラグを備え、
　前記特定プラグは、前記第１画素電極、前記第２画素電極及び前記電荷蓄積領域を電気的に接続している、
　請求項１に記載の撮像素子。
　前記特定プラグは、第１部分及び第２部分を含み、
　前記特定プラグにおいて、前記第１部分は、前記第２画素電極から前記第１画素電極に向かって延び、
　前記特定プラグにおいて、前記第２部分は、前記第２画素電極から前記電荷蓄積領域に向かって延び、
　平面視において、前記第１部分における前記第２画素電極側の端部と、前記第２部分における前記第２画素電極側の端部とは、互いに離間している、
　請求項２に記載の撮像素子。
　前記特定プラグは、前記第２対向電極とは電気的に分離されている、
　請求項２又は３に記載の撮像素子。
　前記第２光電変換層の厚さ方向に垂直な断面において、前記特定プラグは、前記第２光電変換層の外輪郭よりも外側に位置している、
　請求項２から４のいずれか一項に記載の撮像素子。
　前記特定プラグは、第１部分を含み、
　前記第１部分は、前記第１画素電極から前記第２画素電極まで延び、
　前記電荷蓄積領域と、前記特定プラグと、前記第１光電変換部と、前記第２光電変換部と、を備える画素が複数存在し、
　前記複数の画素は、第１画素及び第２画素を含み、
　平面視において、
　　前記第１画素及び前記第２画素は、第１方向に隣り合っており、
　　前記第１画素の前記第１部分の第２方向の位置と、前記第２画素の前記第１部分の前記第２方向の位置とは、同じである、
　請求項２から５のいずれか一項に記載の撮像素子。
　前記特定プラグは、第１部分を含み、
　前記第１部分は、前記第１画素電極から前記第２画素電極まで延び、
　前記電荷蓄積領域と、前記特定プラグと、前記第１光電変換部と、前記第２光電変換部と、を備える画素が複数存在し、
　前記複数の画素は、第１画素及び第２画素を含み、
　平面視において、
　　前記第１画素及び前記第２画素は、第１方向に隣り合っており、
　　前記第１画素の前記第１部分の第２方向の位置と、前記第２画素の前記第１部分の前記第２方向の位置とは、異なる、
　請求項２から５のいずれか一項に記載の撮像素子。
　前記特定プラグは、第１部分及び第２部分を含み、
　前記第１部分は、前記第１画素電極から前記第２画素電極まで延び、
　前記特定プラグにおいて、前記第２部分は、前記第２画素電極から前記電荷蓄積領域に向かって延び、
　前記第１部分の断面積は、前記第１部分の前記第２画素電極側の端部を含む領域において、前記第１画素電極から前記第２画素電極に近づくにつれて連続的に小さくなり、
　前記第２部分における前記第２画素電極側の端部の断面積は、前記第１部分における前記第２画素電極側の端部の断面積に比べて大きい、
　請求項２から７のいずれか一項に記載の撮像素子。
　前記第１部分の断面積は、前記第１画素電極側の端部から前記第２画素電極側の端部にかけて、前記第１画素電極から前記第２画素電極に近づくにつれて連続的に小さくなる、
　請求項８に記載の撮像素子。
　前記第１部分の前記第２画素電極側の端部の断面積に対する前記第２部分の前記第２画素電極側の端部の断面積の比率は、１よりも大きく１．２よりも小さい、
　請求項８又は９に記載の撮像素子。
　前記特定プラグにおける前記第１画素電極から前記第２画素電極までの部分の長さを第１長さと定義し、
　前記特定プラグにおける前記第２画素電極から前記半導体基板までの部分の長さを第２長さと定義したとき、
　前記第１長さは、前記第２長さよりも長い、
　請求項２から１０のいずれか一項に記載の撮像素子。
　前記特定プラグにおける前記第１画素電極から前記第２画素電極までの部分の長さを第１長さと定義し、
　前記特定プラグにおける前記第２画素電極から前記半導体基板までの部分の長さを第２長さと定義したとき、
　前記第１長さは、前記第２長さよりも短い、
　請求項２から１０のいずれか一項に記載の撮像素子。
　前記特定プラグにおける前記第１画素電極から前記第２画素電極までの部分の長さを第１長さと定義し、
　前記特定プラグにおける前記第２画素電極から前記半導体基板までの部分の長さを第２長さと定義し、
　前記特定プラグにおける前記半導体基板の内部を延びる部分の長さを第３長さと定義したとき、
　前記第３長さは、前記第１長さ又は前記第２長さよりも長い、
　請求項２から１２のいずれか一項に記載の撮像素子。
　前記第３長さは、前記第１長さ及び前記第２長さの合計よりも長い、
　請求項１３に記載の撮像素子。
　前記撮像素子は、裏面照射型である、
　請求項１から１４のいずれか一項に記載の撮像素子。
　前記第１光電変換層は、光電変換により第１電荷を生成し、
　前記第２光電変換層は、光電変換により第２電荷を生成し、
　前記第１画素電極は、前記第１電荷を前記第１光電変換層に蓄積させる第１蓄積電極と、第１読み出し電極とを含み、
　前記第２画素電極は、前記第２電荷を前記第２光電変換層に蓄積させる第２蓄積電極と、第２読み出し電極とを含み、
　前記電荷蓄積領域は、前記第１読み出し電極及び前記第２読み出し電極と電気的に接続されている、
　請求項１から１５のいずれか一項に記載の撮像素子。
　前記第１光電変換層は、第１波長域の光を光電変換し、
　前記第２光電変換層は、第２波長域の光を光電変換する、
　請求項１から１６のいずれか一項に記載の撮像素子。
　請求項１から１７のいずれか一項に記載の撮像素子と、
　前記第１対向電極及び前記第２対向電極の電圧を調整する電圧供給回路と、を備える、
　撮像装置。
　前記電圧供給回路は、前記第１対向電極及び前記第２対向電極に接続された可変電圧源を有する、
　請求項１８に記載の撮像装置。
　前記電圧供給回路は、
　　前記第２対向電極に接続された第１可変電圧源と、
　　前記第１対向電極に接続された第２可変電圧源と、を有する、
　請求項１８に記載の撮像装置。
　前記電圧供給回路は、前記第１対向電極及び前記第２対向電極の電圧を調整することにより、
　　前記第１光電変換層における光電変換が許可されかつ前記第２光電変換層における光電変換が禁止された第１状態と、
　　前記第１光電変換層における光電変換が禁止されかつ前記第２光電変換層における光電変換が許可された第２状態と、を実現する、
　請求項１８から２０のいずれか一項に記載の撮像装置。
　前記電荷蓄積領域と、前記第１光電変換部と、前記第２光電変換部と、を備える画素が複数存在し、
　前記複数の画素は、第１画素及び第２画素を含み、
　第１時刻において、
　　前記第１画素において前記第１状態が実現され、
　　前記第２画素において前記第２状態が実現される、
　請求項２１に記載の撮像装置。
　第２時刻において、
　　前記第１画素において前記第２状態が実現され、
　　前記第２画素において前記第１状態が実現される、
　請求項２２に記載の撮像装置。
　第３対向電極と、第３画素電極と、前記第３対向電極と前記第３画素電極の間に位置する第３光電変換層と、を含む第３光電変換部であって、前記第２光電変換部と前記半導体基板の間に位置する第３光電変換部と、をさらに備え、
　前記第１光電変換層は、第１波長域の光を光電変換し、
　前記第２光電変換層は、第２波長域の光を光電変換し、
　前記第３光電変換層は、第３波長域の光を光電変換し、
　前記電荷蓄積領域と、前記第１光電変換部と、前記第２光電変換部と、前記第３光電変換部と、を備える画素が複数存在し、
　前記複数の画素は、第１画素、第２画素、第３画素及び第４画素を含み、
　前記第１画素、前記第２画素、前記第３画素及び前記第４画素は、画素レイヤを構成し、
　平面視において、
　　前記第１画素及び前記第２画素は、第１方向に隣り合っており、
　　前記第３画素及び前記第４画素は、前記第１方向に隣り合っており、
　　前記第１画素及び前記第３画素は、第２方向に隣り合っており、
　　前記第２画素及び前記第４画素は、前記第２方向に隣り合っている、
　請求項１から１７のいずれか一項に記載の撮像素子。
　請求項２４に記載の撮像素子と、
　電圧供給回路と、を備え、
　前記電圧供給回路により前記第１画素、前記第２画素、前記第３画素及び前記第４画素のそれぞれにおける前記第１対向電極、前記第２対向電極及び前記第３対向電極の電圧を変化させることによって、
　　第１期間において前記第１画素が呈していた光に対する感度を、前記第１期間に続く第２期間において前記第２画素が呈し、前記第２期間に続く第３期間において前記第４画素が呈し、前記第３期間に続く第４期間において前記第３画素が呈するようにし、
　　前記第１期間において前記第２画素が呈していた光に対する感度を、前記第２期間において前記第４画素が呈し、前記第３期間において前記第３画素が呈し、前記第４期間において前記第１画素が呈するようにし、
　　前記第１期間において前記第４画素が呈していた光に対する感度を、前記第２期間において前記第３画素が呈し、前記第３期間において前記第１画素が呈し、前記第４期間において前記第２画素が呈するようにし、
　　前記第１期間において前記第３画素が呈していた光に対する感度を、前記第２期間において前記第１画素が呈し、前記第３期間において前記第２画素が呈し、前記第４期間において前記第４画素が呈するようにする、レイヤ回転を実行する、
　撮像装置。
　請求項２４に記載の撮像素子、又は、請求項２５に記載の撮像装置と、
　信号処理装置と、を備え、
　前記画素レイヤが複数存在し、
　前記複数の画素レイヤのそれぞれにおいて、前記第１画素が感度を有する光の波長域、前記第２画素が感度を有する光の波長域、前記第３画素が感度を有する光の波長域及び前記第４画素が感度を有する光の波長域の少なくとも１つが、あるフレームを生成するときと別のフレームを生成するときとで異なり、
　前記信号処理装置は、前記あるフレームと前記別のフレームとが合成された合成フレームを生成し、
　前記合成フレームのある領域では、前記あるフレームに基づく像が現れ、
　前記合成フレームの別の領域では、前記別のフレームに基づく像が現れる、
　撮像システム。