[go: up one dir, main page]

WO2021099713A1 - Procede de fabrication d'une puce fonctionnelle adaptee pour etre assemblee a des elements filaires - Google Patents

Procede de fabrication d'une puce fonctionnelle adaptee pour etre assemblee a des elements filaires Download PDF

Info

Publication number
WO2021099713A1
WO2021099713A1 PCT/FR2020/052001 FR2020052001W WO2021099713A1 WO 2021099713 A1 WO2021099713 A1 WO 2021099713A1 FR 2020052001 W FR2020052001 W FR 2020052001W WO 2021099713 A1 WO2021099713 A1 WO 2021099713A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
cover
front face
support
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/FR2020/052001
Other languages
English (en)
Inventor
Skandar ABID
Robin LETHIECQ
Daniele SETTE
Christopher MACKANIC
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Primo1D SA
Original Assignee
Primo1D SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Primo1D SA filed Critical Primo1D SA
Priority to CN202080080486.8A priority Critical patent/CN114730716A/zh
Priority to DE112020005737.2T priority patent/DE112020005737T5/de
Priority to US17/756,325 priority patent/US20230130127A1/en
Publication of WO2021099713A1 publication Critical patent/WO2021099713A1/fr
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48991—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48991—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H01L2224/48992—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48991—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H01L2224/48993—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/85801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • H01Q1/2225—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems used in active tags, i.e. provided with its own power source or in passive tags, i.e. deriving power from RF signal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna

Definitions

  • TITLE PROCESS FOR MANUFACTURING A FUNCTIONAL CHIP SUITABLE TO BE ASSEMBLED TO WIRED ELEMENTS
  • the present invention relates to a functional chip adapted to be connected to conductive wire elements and facilitating access to its connection pads prior to assembly with the wire elements. It also relates to a method of manufacturing such a chip.
  • Radiofrequency transceiver devices are now commonly used for the purposes of remote identification of objects with which these devices are associated.
  • RFID tag electronic tags
  • the functionalities of such electronic labels can be limited to the transmission of an identifier, or include more complex functions such as the remote transmission of the results of measurements carried out by sensors integrated into the chip, the processing of data received from a remote element. , etc.
  • the chip is provided with a lateral groove and a longitudinal section of the wire is inserted into this groove.
  • the assembly can be obtained by embedding the wire in the groove, the dimensions of the wire and of the groove then being sufficiently adjusted to mechanically join the two elements together.
  • the assembly can also be obtained or reinforced by the addition of an adhesive material between the wire and the chip, or by soldering or brazing the wire and the chip.
  • the lateral groove can in particular be obtained by assembling two elementary chips each comprising a small base and a large parallel base connected by at least one inclined lateral face; the assembly of the elementary chips by their small bases makes it possible to constitute the lateral groove of the chip.
  • the assembly of a chip and a cover made from a stack of electrically insulating layers also makes it possible to form at least one lateral groove.
  • the chip results from the assembly of a microelectronic component and a plywood of substantially the same dimensions and connected by a spacer; the spacer being of smaller dimensions than those of the component, its placement allows naturally to obtain at least one lateral groove in the chip.
  • Document WO2018138437 discloses an assembly method between a chip 110 having grooves 3a, 3b and wire elements 4a, 4b, as illustrated in Figures la and lb.
  • the chip 110 comprises, on the one hand, a substrate 1 comprising a functional circuit at its main face having electrical connection pads 1a, 1b, and on the other hand, a cover 2 having a T-shaped section, the foot of the T being assembled with the main face of the substrate 1.
  • the aforementioned chips of the state of the art usually come from a structure in the form of a wafer with a diameter of 200mm or 300mm, comprising a plurality of electronic components manufactured collectively.
  • the cutting of said structure usually carried out by laser, makes it possible to single out each chip provided with its grooves.
  • the grooves 3a, 3b made in the chips 110 according to the state of the art are advantageous in that they form an effective reception area for the wire elements 4a, 4b; they nevertheless have the drawback of difficult access to the connection pads la, lb of the chip 110, because the pads, intended to be connected to the wire elements 4a, 4b, are partially enclosed in the grooves 3a, 3b.
  • the functionality tests of the microelectronic component of the chip 110, after singularization, are therefore complex or even impossible to operate before assembly with the wire elements 4a, 4b.
  • the chip 110 when the chip 110 is assembled with the wire elements 4a, 4b, that is to say when the wire elements 4a, 4b are arranged in the grooves 3a, 3b and integral with the connection pads la, lb, it It is usual to encapsulate all or part of said assembled chip to reinforce the mechanical strength between the chip 110 and the wire elements 4a, 4b.
  • the encapsulation layer used penetrates with difficulty at the bottom of the grooves 3a, 3b proposed by the state of the art and therefore does not make it possible to optimize the mechanical strength between chip 110 and wire elements 4a, 4b.
  • the present invention aims to remedy all or part of the drawbacks stated in the state of the art. It relates in particular to a functional chip facilitating access to its connection pads before assembly with the wire elements, and the geometry of which makes it possible to improve the mechanical strength between the chip and the wire elements. It also relates to a method of manufacturing said chip.
  • the invention relates to a method of manufacturing a functional chip comprising the following steps:
  • each chip comprising at least two electrical connection pads intended to be connected to wire elements.
  • the manufacturing process is remarkable in that:
  • the support substrate comprises a plurality of micro-electronic components, each belonging to a chip, and has, on its front face, at least two electrical connection pads associated with a micro-electronic component, cutting paths separating the micro components -electronics belonging to neighboring chips, and a first protective layer placed on the microelectronic components outside the cutting paths and the connection pads;
  • the cover substrate comprises first portions, assembled to the front face of the support substrate via a bonding layer, and a second part at a distance from the front face of the support substrate, each first portion forming a spacer between two electrical connection pads of a microelectronic component;
  • the singularization of the functional chips comprises the formation of a mask on a free face of the collective structure, defining protected zones and unprotected zones, and comprises the dry etching, by plasma or by bombardment of reactive ions, of the substrate cover and the support substrate, directly above the unprotected areas.
  • the protected areas are arranged either directly above the first portions or directly below the first portions and second portions included in the second part of the cover substrate.
  • the second portions extend opposite the electrical connection pads and are crenellated. to allow access to said pads along an axis normal to the front face of the support substrate.
  • the method according to the present invention allows the production of functional chips having very advantageous structural characteristics.
  • it allows the production of cover configurations giving direct and easy access to the electrical connection pads of the chips and promoting the coating with polymer or resin of the chips assembled to the wire elements, and therefore their mechanical strength.
  • the support substrate comprises a wafer made of semiconductor material, in particular silicon
  • the cover substrate comprises a wafer made of a semiconductor material, in particular of silicon, or of an insulating material, in particular of glass or of sapphire;
  • the first portions comprise, on flanks substantially normal to the front face of the support substrate, a second protective layer;
  • the support substrate and the cover substrate each comprise a wafer of semiconductor material of the same type and the dry etching of the step of singularization of the functional chips is carried out in a single treatment;
  • each chip comprises a cover coming from the cover substrate and a support coming from the support substrate, and the method then comprises a step of assembling each chip with two wire elements, each wire element being arranged in a groove delimited by a side of a first portion of the cover and a zone on the front face of the support occupied by the electrical connection pad, or by a second portion of the cover, a side of a first portion of the cover and a zone on the front face of the support occupied by the electrical connection pad;
  • the method comprises depositing a layer of resin or polymer on all or part of the chip and on the wire elements, to reinforce the mechanical strength between said chip and said wire elements;
  • At least one microelectronic component of a chip comprises two pairs of electrical connection pads and the first portion of the cover substrate, which forms a spacer between said two pairs, comprises an extension forming a second spacer between individual connection pads a pair of electrical connection pads.
  • the present invention further relates to a functional chip of which at least two electrical connection pads are intended to be connected to wire elements.
  • Said chip comprises: a support comprising a microelectronic component electrically connected to two electrical connection pads arranged on a front face of said support,
  • a cover consisting of a first portion assembled to the front face of the support via a bonding layer. Said first portion forms a spacer between the two electrical connection pads, so as to allow access to said pads, along an axis normal to the front face of the support.
  • the present invention finally relates to a functional chip of which at least two electrical connection pads are intended to be connected to wire elements.
  • Said chip comprises: a support comprising a microelectronic component electrically connected to two electrical connection pads arranged on a front face of said support,
  • a cover comprising a first portion assembled to the front face of the support via a bonding layer. Said first portion forms a spacer between the two electrical connection pads.
  • the cover further comprises a second portion at a distance from the front face of the support and extending only partially facing each electrical connection pad, so as to allow access to said pads, along an axis normal to the front face of the support.
  • FIG. 1 shows a functional chip before (a) and after (b) assembly with wire elements, according to the state of the art
  • FIG. 2 shows a functional chip according to a first variant of a first embodiment of the invention, before and after assembly with wire elements, respectively in perspective (a) and in top view (b);
  • FIG. 3 shows a functional chip in accordance with a second variant of a first embodiment of the invention, before and after assembly with wire elements, respectively in perspective (a) and in top view (b);
  • FIG. 4 shows a functional chip according to a third variant of a first embodiment of the invention, before and after assembly with wire elements, respectively in perspective (a) and in top view (b);
  • FIG. 5 shows a functional chip according to a fourth variant of a first embodiment of the invention, before and after assembly to wire elements, respectively in perspective (a) and in top view (b);
  • FIG. 6 shows a functional chip according to a first variant of a second embodiment of the invention, before (a) and after (b) assembly with wire elements;
  • FIG. 7 shows a functional chip according to a second variant of a second embodiment of the invention, before (a) and after (b) assembly with wire elements;
  • FIGS. 8a to 8f present steps of the method of manufacturing a functional chip, in accordance with the invention.
  • FIG. 9 shows a configuration of a functional chip assembled with wire elements according to the state of the art.
  • FIGS. 10a and 10b show a particular configuration of a functional chip assembled with wire elements, in accordance with the present invention.
  • FIG. 11 shows different possible forms of cover and support for a functional chip in accordance with the invention. Note that the references are not repeated on each of the shapes shown, the cover and the support of the illustrated chips being easily identifiable on the basis of the references of the first shape.
  • the same references in the figures may be used for elements of the same type.
  • the figures are schematic representations which, for the sake of readability, are not to scale.
  • the thicknesses of the layers or substrates along the z axis are not to scale with respect to the lateral dimensions along the x and y axes; and the relative thicknesses and lateral dimensions of the layers or substrates are not necessarily respected in the figures and between the figures.
  • the present invention relates to a functional chip 100 adapted to be assembled with wire elements 40a, 40b (FIGS. 2 to 7).
  • said functional chip 100 comprises at least two electrical connection pads 11a, 11b, which are intended to be connected to two wire elements 40a, 40b conductors. Note that in the remainder of the description, the terms wire elements or son can be used in an equivalent manner.
  • the functional chip 100 comprises a support 10 comprising at least one microelectronic component, which comprises the two electrical connection pads 11a, 11b arranged on a front face of said support 10.
  • the connection pads 11a, 11b usually form blocks or domes ( "Bumps" according to English terminology) made of metallic material, with extra thickness relative to the front face of the support 10 and connected to electrical contacts of the microelectronic component.
  • the metallic material may for example consist of gold, copper, tin or tin alloys (SnPb, SnAgCu, SnAg, SnBi, Snln, etc.).
  • the chip 100 further comprises a cover 20, a first portion 21 of which is assembled to the front face of the support 10, via an adhesive layer (not shown).
  • the bonding layer may in particular comprise a polymer.
  • the first portion 21 of the cover 20 forms a spacer between the two electrical connection pads 11a, 11b of the microelectronic component. It extends, in the plane of the front face of the support 10, along a longitudinal axis x, the axis of separation between the two connection pads 11a, 11b.
  • the first portion 21 is narrower than the spacing, along the transverse axis y, between the connection pads 11a, 11b, in order to avoid contact between the cover 20 and one or the other of the pads. 11a, 11b.
  • the first portion 21 is preferably spaced from the connection pads 11a, 11b, by a few microns to a few tens of microns.
  • the first portion 21 may have the same dimension as the support 10 along the longitudinal axis x, or alternatively be of a smaller dimension, as is illustrated in certain variant embodiments.
  • the cover 20 comprises a second portion 22 at a distance from the front face of the support 10 and extending overhanging at minus one electrical connection pad 11a, 11b.
  • This second portion 22 has the particularity of being only partially vis-à-vis each stud 11a, 11b, so to allow access to said studs, along an axis z normal to the front face of the support 10.
  • the second portion 22 of the cover 20 thus appears crenellated, having openings 23a, 23b, 23a ', 23b' which facilitate vertical access (along the z axis) to the connection pads 11a, 11b, 11a ', 11b'. It is thus possible to test the functionality of the chips 100 individually and prior to their assembly with the wire elements 40a, 40b.
  • an opening 23a, 23b, 23a ', 23b' has a dimension along the longitudinal axis x of the order of a few tens of microns to a few hundred microns, depending on the size of the chip 100; along the transverse axis y, the opening 23a, 23b, 23a ', 23b' preferably extends to the first portion 21.
  • the second portion 22 of the cover 20 can have different shapes in the (x, y) plane; without this being exhaustive, certain forms are described below, in possible variants of the first embodiment of the present invention.
  • the cover 20 of the functional chip 100 has an H-shape, in top view (according to the plane (x, y)).
  • the first portion 21 of the cover 20 corresponds to the central part of the H and is integral with the front face of the support 10.
  • the second portion 22 is here composed of four overhangs extending from the first portion 21 above the connection pads. 11a, 11b.
  • the openings 23a, 23b in the second portion 22 are substantially centered, in line with the connection pads 11a, 11b, and facilitate vertical access (along the z axis) to said pads 11a, 11b.
  • the second portion 22, the first portion 21 and the front face of the support 10 define a longitudinal groove 30a, 30b, on each side of the functional chip 100, to facilitate the placement and housing of the wire elements 40a, 40b.
  • the cover 20 of the functional chip 100 has an S-shape, in top view.
  • the first portion 21 of the cover 20 integral with the front face of the support 10, extends along the longitudinal axis x. It is noted that, in this example, the dimension along the longitudinal axis x of the first portion 21 is less than that of the support 10, but that this longitudinal dimension is in no way linked to the shape of the cover 20 and can be implemented in the various embodiments.
  • the second portion 22 is here composed of two overhangs extending from the first portion 21 above the connection pads 11a, 11b, at each end of the first portion 21 along the longitudinal axis x.
  • the second portion 22, the first portion 21 and the front face of the support 10 always define a groove 30a, 30b longitudinal, on each side of the functional chip 100, to house the wire elements 40a, 40b.
  • the cover 20 of the functional chip 100 has a Y shape, in top view.
  • the first portion 21 of the cover 20 integral with the front face of the support 10, extends along the longitudinal axis x.
  • the second portion 22 is here composed of three overhangs extending from the first portion 21 above the connection pads 11a, 11b.
  • a first opening 23a in the second portion 22 is located directly above a first connection pad 11a, arranged on one side of the chip 100.
  • Second and third openings 23b, 23b ′ provide vertical access to two respectively. other connection pads 11b, 11b 'arranged on the other side of the chip 100.
  • An overhang of the second portion 22 extends above the front face of the support 10, substantially between the two pads 11b, 11b'. Note that the presence of a pair of connection pads 11b, 11b 'on one side of chip 100 is given by way of example; there could quite be only one connection pad 11b on this side of the chip 100.
  • the second portion 22, the first portion 21 and the front face of the support 10 define a longitudinal groove 30a, 30b, on each side of the functional chip 100, to house the wire elements 40a, 40b.
  • the cover 20 of the functional chip 100 has a cross shape, in top view.
  • the second portion 22 is composed here of two overhangs symmetrical with respect to the longitudinal axis x, and extending from the first portion 21 above the face front of the support 10.
  • the chip 100 has two pairs of connection pads, a first pair 11a, 11a 'on one side and a second pair 11b, 11b' on the other side.
  • Two openings 23a, 23a 'in the second portion 22 are located respectively in line with the two studs 11a, 11a' of the first pair and two openings 23b, 23b 'are located respectively in line with the two studs 11b, 11b' of the second pair. These openings 23a, 23a ', 23b, 23b' give vertical access to the plurality of connection pads.
  • the two overhangs of the second portion 22 extend above the front face of the support 10, substantially between the two studs of each pair.
  • the second portion 22, the first portion 21 and the front face of the support 10 define a longitudinal groove 30a, 30b, on each side of the functional chip 100, to house the wire elements 40a, 40b.
  • connection pads 11a, 11a ', 11b, 11b' are also possible variants of this first embodiment of the invention.
  • the cover 20 consists only of the first portion 21, assembled to the front face of the support 10.
  • the first portion 21 forms a spacer between the (at least) two electrical connection pads 11a, 11b, located on each side of the functional chip 100.
  • the functional chip 100 allows direct vertical access (along the z axis) to the connection pads 11a, 11a ', 11b, 11b', along an axis normal z to the front face of the support 10.
  • FIG. 6 illustrates a first variant of the second embodiment.
  • the first portion 21 is only formed by a longitudinal spacer, that is to say extending along the x axis, interposed between the connection pads 11a, 11b.
  • the longitudinal dimension (along the x axis) of the first portion 21 is less than the longitudinal dimension of the support 10. Of course, nothing prevents these dimensions from being identical.
  • the first portion 21 and the front face of the support 10 define a longitudinal half-groove 31a, 31b, on each side of the functional chip 100, to house the wire elements 40a, 40b.
  • a wedge (not shown) can be temporarily associated with the functional chip 100 so as to define a groove and facilitate the positioning and securing of the wire elements 40a, 40b on the connection pads 11a, 11b, during assembly. chip 100 - wires 40a, 40b.
  • the wedge may consist of a planar body placed against the free upper surface of the first portion 21, located in a plane parallel to the plane of the front face of the support 10, thus defining with the first portion 21 and the front face of the support 10 said groove.
  • the wedge may include two lateral planar bodies placed on each side of the functional chip 100, substantially parallel to the first portion 21, and defining a groove with the first portion 21 and the front face of the support 10.
  • FIG. 7 illustrates a second variant of the second embodiment.
  • the cover 20 still consists of the first portion 21, assembled to the front face of the support 10, that is to say say that it does not include a second portion 22 at a distance from the front face of the support 10 and opposite the connection pads 11a, 11a ', 11b, 11b'.
  • the first portion 21 in this variant extends, on the one hand, along the longitudinal axis x, between a first pair of pads 11a, 11a 'arranged on one side of the chip 100 and a second pair of pads 11b, 11b '.
  • the first portion 21 comprises two extensions 21a, 21b which extend along the transverse axis y.
  • the first extension 21a forms a spacer between the two studs 11a, 11a 'of the first pair of studs
  • the second extension 21b forms a spacer between the two studs 11b, 11b' of the second pair of studs.
  • the extensions 21a, 21b have a height along the normal axis z less than the height of the longitudinal central part of the first portion 21.
  • the longitudinal central part of the first portion 21 and the front face of the support 10 define a longitudinal half-groove 31a, 31b, on each side of the functional chip 100, to place the wire elements 40a, 40b.
  • a wedge (not shown) can temporarily be associated with the functional chip 100, so as to define a groove with the first portion 21 and the front face of the support 10, and thus facilitate positioning. and the securing of the wire elements 40a, 40b on the connection pads 11a, 11b, during the assembly of the chip 100 - wires 40a, 40b.
  • first portion 21 comprising two extensions 21a, 21b
  • the other side devoid of extension, may have a single connection pad, instead of the pair of connection pads described.
  • An extension 21a of the first portion 21 may present an advantage in certain assembly configurations. functional chips 100 with the wire elements 40a, 40b. Indeed, when the wire 40a is fixed to the connection pad 11a or to the pair of connection pads 11a, 11a ', it may be required to cut said wire to disconnect two strands of the wire element. This is for example the case for an RFID tag, in which it is necessary to cut at least one of the two wires connected to the chip 100, and this, near the chip 100.
  • the materials of the cover 20 and of the support 10 of a functional chip 100 may be of various types.
  • the support 10 can be obtained from a wafer made of semiconductor material, in particular silicon, in which and on which the microelectronic component (s) of the chip 100 is (are) manufactured.
  • semiconductor material in particular silicon
  • other semiconductor materials can be considered depending on the type and the targeted properties of the chip 100.
  • the cover 20 can be obtained from a wafer made of a semiconductor material, in particular of silicon, or of an insulating material, in particular of glass or of sapphire.
  • a wafer made of a semiconductor material in particular of silicon, or of an insulating material, in particular of glass or of sapphire.
  • these lists of materials are not exhaustive and can be extended to all materials of interest, depending on the desired properties of the cover 20 of the chip 100.
  • each functional chip 100 is intended to be assembled with two wire elements 40a, 40b, each wire element 40a, 40b being arranged in a groove 30a, 30b or half-groove 31a, 31b.
  • each groove 30a, 30b is delimited by a second portion 22, a side of the first portion 21 and a zone on the front face of the support 10 occupied by the electrical connection pad 11a, 11b .
  • each half-groove 31a, 31b is delimited by a side of the first portion 21 and a zone on the front face of the support 10 occupied by the electrical connection pad 11a, 11b.
  • each connection pad 11a, 11b goes through a molten state, making it possible to join it to a wire 40a, 40b after it has solidified.
  • the functional chip 100, thus secured to the wire elements 40a, 40b is then covered with a layer of resin or polymer, on all or part of the cover 20 and on the wires 40a, 40b, so as to ensure the mechanical strength between the chip 100 and said wire elements 40a, 40b.
  • a layer of resin or polymer on all or part of the cover 20 and on the wires 40a, 40b, so as to ensure the mechanical strength between the chip 100 and said wire elements 40a, 40b.
  • the presence of openings 23a, 23a ', 23b, 23b' in the cover 20 (first embodiment) or the absence of a second portion 22 (second embodiment) allows this layer of resin or polymer to s' insinuate between the sides of the first portion 21 and the wires 40a, 40b, up to the front face of the support 10, which has the consequence of further strengthening the mechanical strength between the chip 100 and said wire elements 40a, 40b.
  • the present invention also relates to a method of manufacturing a functional chip 100 intended to be assembled to wire elements 40a, 40b.
  • a functional chip 100 is formed of a support 10 and a cover 20, and comprises at least two electrical connection pads 11a, 11b intended to be connected to the wire elements 40a, 40b. It further comprises at least one microelectronic component produced in and / or on the support 10.
  • the manufacturing method according to the invention firstly comprises a step of providing a collective structure 200 formed by a cover substrate 220 assembled on a support substrate 210.
  • Said structure 200 is qualified as collective because it defines a plurality of functional chips. 100, as shown schematically in Figures 8a and 8b.
  • the support substrate 210 is advantageously formed of at least one wafer of semiconductor material, in particular of silicon.
  • the diameter of the pad is 150, 200 or 300mm, even possibly 450mm for the next generations.
  • the support substrate 210 comprises a plurality of microelectronic components 211 produced in and / or on said wafer, each component belonging to a chip 100 (FIG. 8b).
  • the microelectronic component 211 may consist of a radiofrequency transceiver device, a computing device, a sensor, an LED or any other form of integrated circuit produced on the support substrate. 210, using techniques known in the semiconductor field. For the sake of clarity, only the steps and elements useful for understanding the method according to the invention have been shown and will be described. In particular, the development of the microelectronic components 211 has not been detailed, the invention being compatible with the usual manufacturing methods.
  • the support substrate 210 has, on its front face, a plurality of electrical connection pads 11a, 11b. At least two electrical connection pads 11a, 11b are electrically connected to a microelectronic component, by means of tracks contact or conductive vias formed on or in the support substrate 210.
  • the support substrate 210 also has, on its front face, cutting paths 212 separating the microelectronic components 211 belonging to neighboring chips 100, and a first protective layer 213 disposed on the microelectronic components 211.
  • the first protective layer 213 is not present in the cutting paths 212, nor on the connection pads 11a, 11b.
  • the cutting paths 212 delimit microelectronic components 211 whose dimensions, in the (x, y) plane of the front face of the support substrate 210, are between 300 and 800 microns.
  • the collective structure 200 can define between a few hundred and a few hundred thousand functional chips 100.
  • the cover substrate 220 is advantageously formed of at least one wafer of semiconductor material, for example of silicon, or of insulating material, for example of glass or sapphire. Of course, other materials could be considered depending on the constraints and properties required by the application.
  • the diameter of the wafer can be 150, 200 or 300mm, or even 450mm.
  • the cover substrate 220 comprises first portions 21, assembled to the front face of the support substrate 210 via a bonding layer (not shown), and a second part 222 at a distance from the front face of the support substrate 210 (FIG. 8b).
  • Each first portion 21 forms a spacer between two electrical connection pads 11a, 11b of a microelectronic component 211.
  • a distance of a few microns to a few tens of microns separates the first portion 21 from the connection pads 11a, 11b.
  • the assembly between the cover substrate 220 and the support substrate 210 is carried out by a known polymer bonding technique.
  • a polymer layer (for example epoxy, photosensitive resin, polymethyl methacrylate (PMMA), polydimethylsiloxane (PDMS), polyimides, etc.) is deposited on the surfaces to be assembled of the first portions 21 of the cover substrate 220.
  • the cover substrate 220 and the support substrate 210 are then brought face to face with one another, with an alignment precision of plus or minus 10 microns, or even an alignment precision of plus or minus 5 microns.
  • alignment between the assembled substrates is aimed at better than 10 microns, or even better than 5 microns.
  • Pre-alignment is therefore required before joining the cover 220 and support 210 substrates.
  • the cover 220 and support 210 substrates are brought into contact and bonded, for example by thermocompression and under a controlled atmosphere.
  • the assembly between the cover substrate 220 and the support substrate 210 can be carried out by another known bonding technique, for example anodic bonding, bonding by metal welding or bonding by ultrasound.
  • the cover 220 and support 210 substrates are advantageously cleaned prior to their bringing into contact and prior to the deposition of the bonding layer.
  • the cleaning could for example include conventional ozone-based sequences, SCI (standard clean 1), SC2 (standard clean 2), to respectively remove the organic, particulate and metallic contaminations present on one and / or the other. substrates.
  • Surface activation by oxygen plasma may also be applied prior to assembly.
  • the first portions 21 have flanks substantially normal to the front face of the support substrate 210, and advantageously comprises a second protective layer 214 on said flanks.
  • the internal face of the second part 222 of the cover substrate 220 that is to say the face facing the front face of the support substrate 210, also comprises the second protective layer 214 .
  • This second protective layer 214 has the advantage of protecting the stated surfaces of the cover substrate 220 during the etching carried out in a subsequent step of singling out the chips 100 of the manufacturing process.
  • the collective structure 200 is thinned, at the level of one and / or the other of its free faces, namely the rear face of the support substrate 210 and the rear face of the cover substrate 220. It is advantageous to manufacture Functional chips 100 of small thickness along the z axis normal to the front face of the support substrate 210, typically between 300 and 500 microns.
  • the platelets forming the support 210 and cover 220 substrates usually have an initial thickness of the order of 400 to 800 microns each. It is therefore advantageous to thin the collective structure 200, prior to the singularization of the chips 100, to the target thickness of the chips 100, collective thinning being easier and more efficient.
  • the thinning of the collective structure 200 can be done by mechanical lapping (“grinding”), by chemical attack and / or by chemical-mechanical polishing.
  • the manufacturing method according to the invention then comprises a step of singling out the functional chips 100 from the collective structure 200.
  • the singularization of the functional chips 100 comprises the formation of a mask 230 on a free face of the collective structure 200.
  • the mask 230 can be formed on the rear face (face opposite to its front face, assembled) of the cover substrate. 220, as illustrated in Figure 8c.
  • the mask 230 could have been formed on the rear face (face opposite to its front face, assembled) of the support substrate 210.
  • Mask 230 is for example formed from a material chosen from silicon nitride, silicon oxide, polyimides, photosensitive resins, etc. It defines protected areas 231 and unprotected areas 233: an example of a mask 230 is illustrated in FIG. 8c in section and in FIG. 8d in top view.
  • the step of singling out the chips 100 then comprises an anisotropic dry etching, by plasma or by reactive ion bombardment, applied to the collective structure 200, which will etch said structure directly above the unprotected areas 233.
  • This type of dry etching is generally carried out in a single-plate etching chamber, in which a free face of the collective structure 200 is exposed to the etching atmosphere and the other free face is placed on a holding plate or a adhesive backing film.
  • etching sequences reactive gas SF6
  • passivation sequences reactive gas C4F8
  • the dry etching will thus attack the cover substrate 220 and the support substrate 210, directly above the unprotected areas. 233. As illustrated in FIGS. 8e and 8f, the hatched parts (in squaring) will typically be those engraved during this step.
  • the protected areas 231 are arranged directly above the first portions 21 and below the second portions 22 included in the second portion 222 of the cover substrate 220.
  • the second portions 22 extend vis-à-vis the underlying electrical connection pads 11a, 11b, but are crenellated to allow access to said pads 11a, 11b, along an axis z normal to the front face of the support substrate 210.
  • This first embodiment results in the manufacture of a plurality of functional chips 100 according to the first embodiment stated above.
  • the protected zones 231 are arranged directly above the first portions 21 and there is no protected zone directly above the electrical connection pads 11a, 11b.
  • the entire second part 222 of the cover substrate 220 in line with the pads 11a, 11b is thus etched during the singularization step, leading to the manufacture of a plurality of functional chips 100 according to the second embodiment mentioned above.
  • the dry etching of the singularization step is advantageously carried out in a single treatment.
  • a support substrate 210 and of a cover substrate 220 each comprising a silicon wafer The collective structure 200 is placed in the etching chamber.
  • An etching sequence adapted to the silicon material is thus capable of etching the second part 222 of the substrate.
  • cover 220 in line with the unprotected areas 233, then the support substrate 210 in the cutting paths 212, because these do not include the first protective layer 213.
  • the electrical connection pads 11a, 11b are not they are not attacked because, formed of a metallic material, they are not sensitive to the etching atmospheres used for silicon.
  • a single etching sequence can thus lead to the simultaneous singularization of the plurality of functional chips 100 defined in the collective structure 200.
  • the support substrate 210 and the cover substrate 220 each comprise a silicon wafer; this time, the sides of the first portions 21 comprise a second protective layer 214, as well as the internal face of the second part 222 of the cover substrate 220, as mentioned above.
  • the second protective layer 214 may be silicon oxide, silicon nitride, a polymer or other layer capable of protecting the underlying silicon from the etching: it is therefore a layer ensuring high etching selectivity by relative to the material making up the cover substrate 20.
  • a first etching sequence adapted to the silicon material is applied, so as to etch the second part 222 of the cover substrate 220 directly above the unprotected areas 233; a second etching sequence adapted to the material making up the second protective layer 214 is then applied, so as to pass through said second protective layer 214 arranged on the internal face of the second part 222 at the level of the unprotected areas 233.
  • a third etching sequence adapted to the silicon material (which may or may not be identical to the first sequence) is applied to etch the support substrate 210 in the cutting paths 212. The three sequences can be linked together, without removing the collective structure 200 from the engraving chamber.
  • the support substrate 210 and the cover substrate 220 respectively comprise a silicon wafer and a silica wafer.
  • Two consecutive etching sequences, respectively adapted for etching the silica and for etching the silicon can be applied to the collective structure 200, so as to etch the cover substrate 220 then the support substrate 210, to simultaneously single out all the functional chips 100
  • the different etching sequences can be operated separately, in two (or more) distinct steps, with removal of the collective structure 200 from the etching chamber.
  • the plurality of functional chips 100 singularized are obtained at the end of the dry etching.
  • the collective structure 200 will preferably be placed on an adhesive layer (“tape”), prior to the dry etching step, so as to facilitate the handling of the functional chips 100 at the end of the singularization.
  • the singularization step of the process is particularly advantageous compared to conventional laser cutting or mechanical sawing techniques, especially since the number of chips 100 per collective structure 200 is large, for example greater than 1000.
  • the dry etching implemented in the singularization step of the process is also advantageous in that it allows the production of covers 20 comprising openings 23a, 23a ', 23b, 23b' facing the connection pads.
  • electric lia, lia ', 11b, 11b' which the techniques conventionally used do not allow, without a very high risk. significant damage to the pads 11a, 11a ', 11b, 11b' underlying.
  • the manufacturing method according to the invention makes it possible to define very varied cover configurations, such as for example illustrated in FIGS. 2 to 7.
  • the covers 20 of the functional chips 100 according to the first embodiment described above have openings 23a, 23a ', 23b, 23b' opposite the electrical connection pads 11a, 11a ', 11b, 11b', formed during the same singularization step. Recall that these openings facilitate, on the one hand, vertical access to the connection pads 11a, 11a ', 11b, 11b', and on the other hand, promote the strengthening of the mechanical strength between the chip 100 and the wires 40a , 40b to which it will be assembled, due to better coating by the resin or polymer layer, as will be described below.
  • each chip 100 comprises a cover 20 coming from the cover substrate 220 and a support 10 coming from the support substrate 210. Functionality tests of the chips 100 can be carried out at this stage, so as to sort and isolate the chips. chips 100 non-functional or with an insufficient level of performance.
  • the manufacturing process can then comprise a step of assembling each chip 100 with two wire elements 40a, 40b, each wire element 40a, 40b being disposed in a groove 30a, 30b, or half-groove 31a, 31b, delimited by au at least a second portion 22, a flank of a first portion 21 and a zone on the front face of the support 10 occupied by the electrical connection pad 11a, 11b (first embodiment of the method, and first embodiment of the functional chip 100), or by a side of a first portion 21 and a zone on the front face of the support 10 occupied by the connection pad electrical 11a, 11b (second embodiment of the method, and second embodiment of the functional chip 100).
  • connection takes place between the connection pads 11a, 11b, and the wires 40a, 40b, due to the passage from a molten state to a solidified state of said pads 11a, 11b, the wires being kept pressed against the pads 11a, 11b during this phase of change of state.
  • This phase could for example be caused by the application of localized heating and limited in time.
  • the chip 100 is thus made integral with the wires 40a, 40b.
  • the manufacturing process can comprise the deposition of an encapsulation layer 120 (FIG. 10b) in resin or in polymer on all or part of the cover 20 and on the wire elements 40a, 40b, to reinforce the mechanical strength between the chip 100 and said wire elements 40a, 40b.
  • this layer can comprise epoxy, silicones, urethanes, acrylates, etc.
  • the encapsulation layer 120 can be dispensed around the chip 100 (and therefore around the cover 20) by material jet or by contact. This exemption can be done in one or more stages.
  • the shape of the layer 120 can be controlled by a pre-filled mold into which the functional chip 100 assembled on the wires 40a, 40b is brought.
  • the polymerization of the layer 120 is carried out by UV exposure or else by a heat treatment. The polymerization can be carried out in several successive exposures in order to control the properties of the encapsulation layer 120 or else to allow the mold to be released from the mold.
  • the manufacturing method according to the present invention is advantageous in that the encapsulation layer 120 is able to creep between the sides of the first portion 21 of the chip 100 and the wire elements 40a, 40b, up to the face. before of the support 10, to further strengthen the mechanical strength, compared to the known practices of the state of the art.
  • connection pad 11a as illustrated in FIG. 9, the practice of the state of the art is to make a notch 130 in said strand 401a, after assembly and coating with the encapsulation layer of resin or polymer 120, the chip 100 and the wire elements 4a, 4b.
  • This notch 130 creates a point of weakness, capable of generating a mechanical separation between the strand 401a and the chip 100, which is not desirable.
  • the manufacturing method according to the present invention proposes an alternative solution, based on the development of a functional chip 100 in accordance with the second variant of the second embodiment described above with reference to FIG. 7.
  • the first portion 21 of the cover 20 of the chip 100 comprises at least one extension 21a, 21b forming a second spacer between individual connection pads of a pair of electrical connection pads.
  • the manufacturing process can include a step of cutting by laser or by mechanical sawing of the wire 40a, plumb. of the extension 21a, so as to disconnect the strand 401a from the other strand 402a of the wire element 40a (FIG. 10a).
  • the coating with the resin or polymer layer 120 can then be operated (FIG. 10b).
  • the notch 130 between the strands 401a, 402a allows electrical disconnection, and its positioning in the surface of the chip 100 promotes its retention in the coating.
  • the fact that the disconnected strand 401a is integral with an individual pad 11a 'prevents untimely separation between said strand 401a and the chip 100.
  • extension (s) 21a, 21b thus makes it possible to properly disconnect two strands of wires between them, without risk of damaging the chip 100, although the notch 130 is made in the surface of the wire. the chip 100.
  • the coating ensures good mechanical attachment between the strands and the chip 100, the notch being located in the surface of the chip 100 and not on the outside as in the practice of the state of the art.
  • the manufacturing method according to the present invention allows the production of functional chips 100, the cover 20 and the support 10 of which have various shapes, such as for example illustrated in FIG. 11, with bevelled, rounded or crenellated edges, or with structures on a flat face.
  • These particular shapes can provide all or part of the following advantages: promoting the adhesion and holding of the encapsulation layer 120, limiting the singular points (ridges) liable to weaken the chip 100, simplifying the gripping of the chips 100, limiting the 'bulk and / or improve the integration of functional chips in a final product.
  • other shapes can be envisaged taking into account the flexibility provided by the process.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Wire Bonding (AREA)

Abstract

L'invention concerne une puce fonctionnelle (100) dont au moins deux plots de connexion électrique (11a,11b) sont destinés à être reliés à des éléments filaires (40a,40b). Ladite puce comprend : - un support (10) comprenant un composant microélectronique électriquement relié aux deux plots de connexion électrique disposés sur une face avant dudit support (10), - un capot (20) comportant une première portion (21) assemblée à la face avant du support (10), ladite première portion (21) formant une entretoise entre les deux plots de connexion électrique; le capot (20) comportant en outre une deuxième portion (22) à distance de la face avant du support (10) et s'étendant en vis-à-vis de chaque plot de connexion électrique uniquement partiellement, de manière à autoriser un accès auxdits plots, selon un axe (z) normal à la face avant du support (10). L'invention concerne également un procédé de fabrication d'une telle puce fonctionnelle.

Description

DESCRIPTION
TITRE : PROCEDE DE FABRICATION D'UNE PUCE FONCTIONNELLE ADAPTEE POUR ETRE ASSEMBLEE A DES ELEMENTS FILAIRES
DOMAINE DE L' INVENTION
La présente invention concerne une puce fonctionnelle adaptée pour être reliée à des éléments filaires conducteurs et facilitant l'accès à ses plots de connexion préalablement à l'assemblage avec les éléments filaires. Elle concerne également un procédé de fabrication d'une telle puce.
ARRIERE PLAN TECHNOLOGIQUE DE L' INVENTION
Les dispositifs microélectroniques d'émission-réception radiofréquence sont maintenant couramment utilisés à des fins d'identification à distance d'objets auxquels ces dispositifs sont associés. On parle alors souvent d'étiquettes électroniques (« RFID tag »). Les fonctionnalités de telles étiquettes électroniques peuvent se borner à la transmission d'un identifiant, ou inclure des fonctions plus complexes comme la transmission à distance de résultats de mesures effectuées par des capteurs intégrés à la puce, le traitement de données reçues depuis un élément distant, etc.
On connaît, par exemple des documents US8093617, US8471773, US8723312, US2015318409, US8782880, US8814054 ou US2015230336, la technologie d'assemblage d'un fil et d'une puce désignée par la dénomination commerciale E-THREAD™.
Selon cette technologie, la puce est munie d'une rainure latérale et on insère une section longitudinale du fil dans cette rainure. L'assemblage peut être obtenu par encastrement du fil dans la rainure, les dimensions du fil et de la rainure étant alors suffisamment ajustées pour solidariser mécaniquement les deux éléments l'un à l'autre. L'assemblage peut également être obtenu ou renforcé par l'ajout d'une matière adhésive entre le fil et la puce, ou par soudure ou brasage du fil et de la puce.
Dans le document US8093617, la rainure latérale peut être notamment obtenue par l'assemblage de deux puces élémentaires comprenant chacune une petite base et une grande base parallèles reliées par au moins une face latérale inclinée ; l'assemblage des puces élémentaires par leurs petites bases permet de constituer la rainure latérale de la puce. Dans le document US2015230336, l'assemblage d'une puce et d'un capot fabriqué à base d'un empilement de couches électriquement isolantes permet également de former au moins une rainure latérale. Dans le document US2011001237, la puce est issue de l'assemblage d'un composant microélectronique et d'une contreplaqué sensiblement de mêmes dimensions et reliés par une entretoise ; l'entretoise étant de dimensions inférieures à celles du composant, son placement permet d'obtenir naturellement au moins une rainure latérale dans la puce. Le document WO2018138437 divulgue un procédé d'assemblage entre une puce 110 présentant des rainures 3a,3b et des éléments filaires 4a,4b, tels qu'illustrés sur les figures la et lb. La puce 110 comprend, d'une part, un substrat 1 comportant un circuit fonctionnel au niveau de sa face principale présentant des plots de connexion électrique la,lb, et d'autre part, un capot 2 présentant une section en forme de T, le pied du T étant assemblé avec la face principale du substrat 1.
Les puces précitées de l'état de la technique sont habituellement issues d'une structure se présentant sous forme de plaquette de diamètre 200mm ou 300mm, comprenant une pluralité de composants électroniques fabriqués collectivement. La découpe de ladite structure, habituellement réalisée par laser, permet de singulariser chaque puce munie de ses rainures. Les rainures aménagées 3a,3b dans les puces 110 selon l'état de la technique sont avantageuses en ce qu'elles forment une zone d'accueil efficace des éléments filaires 4a,4b ; elles présentent néanmoins l'inconvénient d'un accès difficile aux plots de connexion la,lb de la puce 110, car les plots, destinés à être connectés aux éléments filaires 4a,4b, se trouvent partiellement enfermés dans les rainures 3a,3b. Les tests de fonctionnalité du composant microélectronique de la puce 110, après singularisation, sont donc complexes voire impossibles à opérer avant l'assemblage avec les éléments filaires 4a, 4b.
Par ailleurs, lorsque la puce 110 est assemblée avec les éléments filaires 4a, 4b, c'est-à-dire lorsque les éléments filaires 4a, 4b sont disposés dans les rainures 3a, 3b et solidaires des plots de connexion la, lb, il est habituel d'encapsuler en tout ou partie ladite puce assemblée pour renforcer la tenue mécanique entre la puce 110 et les éléments filaires 4a, 4b. La couche d'encapsulation utilisée pénètre difficilement au fond des rainures 3a, 3b proposées par l'état de la technique et ne permet donc pas d'optimiser la tenue mécanique entre puce 110 et éléments filaires 4a, 4b.
OBJET DE L' INVENTION
La présente invention vise à remédier à tout ou partie des inconvénients énoncés de l'état de la technique. Elle concerne en particulier une puce fonctionnelle facilitant l'accès à ses plots de connexion avant assemblage avec les éléments filaires, et dont la géométrie permet d'améliorer la tenue mécanique entre la puce et les éléments filaires. Elle concerne également un procédé de fabrication de ladite puce.
BREVE DESCRIPTION DE L' INVENTION L'invention concerne un procédé de fabrication d'une puce fonctionnelle comprenant les étapes suivantes :
- la fourniture d'une structure collective formée par un substrat capot assemblé sur un substrat support, ladite structure définissant une pluralité de puces fonctionnelles,
- la singularisation des puces fonctionnelles, chaque puce comprenant au moins deux plots de connexion électrique destinés à être reliés à des éléments filaires.
Le procédé de fabrication est remarquable en ce que :
- le substrat support comprend une pluralité de composants micro-électroniques, chacun appartenant à une puce, et présente, sur sa face avant, au moins deux plots de connexion électrique associés à un composant micro-électronique, des chemins de découpe séparant les composants micro-électroniques appartenant à des puces voisines, et une première couche de protection disposée sur les composants micro-électroniques en dehors des chemins de découpe et des plots de connexion ; le substrat capot comprend des premières portions, assemblées à la face avant du substrat support via une couche de collage, et une deuxième partie à distance de la face avant du substrat support, chaque première portion formant une entretoise entre deux plots de connexion électrique d'un composant micro-électronique ;
- la singularisation des puces fonctionnelles comprend la formation d'un masque sur une face libre de la structure collective, définissant des zones protégées et des zones non protégées, et comprend la gravure sèche, par plasma ou par bombardement d'ions réactifs, du substrat capot et du substrat support, à l'aplomb des zones non protégées.
Les zones protégées sont disposées soit à l'aplomb des premières portions, soit à l'aplomb des premières portions et de deuxièmes portions incluses dans la deuxième partie du substrat capot. Dans ce dernier cas, les deuxièmes portions s'étendent en vis-à-vis des plots de connexion électrique et sont crénelées pour autoriser un accès auxdits plots selon un axe normal à la face avant du substrat support.
Le procédé selon la présente invention autorise l'élaboration de puces fonctionnelles présentant des caractéristiques structurelles très avantageuses. En particulier, il permet la réalisation de configurations de capot donnant un accès direct et aisé aux plots de connexion électrique des puces et favorisant l'enrobage par polymère ou résine des puces assemblées aux éléments filaires, et donc leur tenue mécanique.
Selon d'autres caractéristiques avantageuses et non limitatives de l'invention, prises seules ou selon toute combinaison techniquement réalisable :
• le substrat support comprend une plaquette en matériau semi- conducteur, en particulier en silicium ;
• le substrat capot comprend une plaquette en matériau semi- conducteur, en particulier en silicium, ou en matériau isolant, en particulier en verre ou en saphir ;
• les premières portions comportent, sur des flancs sensiblement normaux à la face avant du substrat support, une deuxième couche de protection ;
• la face interne, en vis-à-vis de la face avant du substrat support, de la deuxième partie du substrat capot comporte une deuxième couche de protection ;
• le substrat support et le substrat capot comprennent chacun une plaquette en matériau semi-conducteur de même nature et la gravure sèche de l'étape de singularisation des puces fonctionnelles se fait en un seul traitement ;
• après la singularisation des puces fonctionnelles, chaque puce comprend un capot issu du substrat capot et un support issu du substrat support, et le procédé comprend ensuite une étape d'assemblage de chaque puce avec deux éléments filaires, chaque élément filaire étant disposé dans une rainure délimitée par un flanc d'une première portion du capot et une zone en face avant du support occupée par le plot de connexion électrique, ou par une deuxième portion du capot, un flanc d'une première portion du capot et une zone en face avant du support occupée par le plot de connexion électrique ;
• le procédé comprend le dépôt d'une couche de résine ou de polymère sur tout ou partie de la puce et sur les éléments filaires, pour renforcer la tenue mécanique entre ladite puce et lesdits éléments filaires ;
• au moins un composant micro-électronique d'une puce comprend deux paires de plots de connexion électrique et la première portion du substrat capot, qui forme une entretoise entre lesdites deux paires, comprend une extension formant une deuxième entretoise entre des plots individuels de connexion d'une paire de plots de connexion électrique.
La présente invention concerne en outre une puce fonctionnelle dont au moins deux plots de connexion électrique sont destinés à être reliés à des éléments filaires. Ladite puce comprend : un support comprenant un composant microélectronique électriquement relié aux deux plots de connexion électrique disposés sur une face avant dudit support,
- un capot consistant en une première portion assemblée à la face avant du support via une couche de collage. Ladite première portion forme une entretoise entre les deux plots de connexion électrique, de manière à autoriser un accès auxdits plots, selon un axe normal à la face avant du support.
La présente invention concerne enfin une puce fonctionnelle dont au moins deux plots de connexion électrique sont destinés à être reliés à des éléments filaires. Ladite puce comprend : un support comprenant un composant microélectronique électriquement reliée aux deux plots de connexion électrique disposés sur une face avant dudit support,
- un capot comportant une première portion assemblée à la face avant du support via une couche de collage. Ladite première portion forme une entretoise entre les deux plots de connexion électrique. Le capot comporte en outre une deuxième portion à distance de la face avant du support et s'étendant uniquement partiellement en vis-à-vis de chaque plot de connexion électrique, de manière à autoriser un accès auxdits plots, selon un axe normal à la face avant du support.
BREVE DESCRIPTION DES FIGURES
D'autres caractéristiques et avantages de l'invention ressortiront de la description détaillée de l'invention qui va suivre en référence aux figures annexées sur lesquelles :
[Fig. 1] La figure 1 présente une puce fonctionnelle avant (a) et après (b) assemblage à des éléments filaires, selon l'état de la technique ;
[Fig. 2] La figure 2 présente une puce fonctionnelle conforme à une première variante d'un premier mode de réalisation de l'invention, avant et après assemblage à des éléments filaires, respectivement en perspective (a) et en vue de dessus (b) ;
[Fig. 3] La figure 3 présente une puce fonctionnelle conforme à une deuxième variante d'un premier mode de réalisation de l'invention, avant et après assemblage à des éléments filaires, respectivement en perspective (a) et en vue de dessus (b) ;
[Fig. 4] La figure 4 présente une puce fonctionnelle conforme à une troisième variante d'un premier mode de réalisation de l'invention, avant et après assemblage à des éléments filaires, respectivement en perspective (a) et en vue de dessus (b) ;
[Fig. 5] La figure 5 présente une puce fonctionnelle conforme à une quatrième variante d'un premier mode de réalisation de l'invention, avant et après assemblage à des éléments filaires, respectivement en perspective (a) et en vue de dessus (b) ;
[Fig. 6] La figure 6 présente une puce fonctionnelle conforme à une première variante d'un deuxième mode de réalisation de l'invention, avant (a) et après (b) assemblage à des éléments filaires ;
[Fig. 7] La figure 7 présente une puce fonctionnelle conforme à une deuxième variante d'un deuxième mode de réalisation de l'invention, avant (a) et après (b) assemblage à des éléments filaires ;
[Fig. 8a]
[Fig. 8b]
[Fig. 8c]
[Fig. 8d]
[Fig. 8e]
[Fig. 8f] Les figures 8a à 8f présentent des étapes du procédé de fabrication d'une puce fonctionnelle, conforme à l'invention.
[Fig. 9] La figure 9 présente une configuration de puce fonctionnelle assemblée avec des éléments filaires selon l'état de la technique.
[Fig. 10a]
[Fig. 10b] Les figures 10a et 10b présentent une configuration particulière de puce fonctionnelle assemblée avec des éléments filaires, conforme à la présente invention. [Fig. 11] La figure 11 présente différentes formes possibles de capot et support pour une puce fonctionnelle conforme à l'invention. Notons que les références ne sont pas répétées sur chacune des formes représentées, le capot et le support des puces illustrées étant aisément identifiables sur la base des référencements de la première forme.
DESCRIPTION DETAILLEE DE L' INVENTION
Dans la partie descriptive, les mêmes références sur les figures pourront être utilisées pour des éléments de même type. Les figures sont des représentations schématiques qui, dans un objectif de lisibilité, ne sont pas à l'échelle. En particulier, les épaisseurs des couches ou substrats selon l'axe z ne sont pas à l'échelle par rapport aux dimensions latérales selon les axes x et y ; et les épaisseurs et dimensions latérales relatives des couches ou substrats ne sont pas nécessairement respectées sur les figures et entre les figures.
La présente invention concerne une puce fonctionnelle 100 adaptée pour être assemblée à des éléments filaires 40a,40b (figures 2 à 7). En général, ladite puce fonctionnelle 100 comprend au moins deux plots de connexion électrique lia,11b, qui sont destinés à être reliés à deux éléments filaires 40a,40b conducteurs. Notons que dans la suite de la description, les termes éléments filaires ou fils pourront être utilisés de manière équivalente.
La puce fonctionnelle 100 comprend un support 10 comprenant au moins un composant microélectronique, lequel comporte les deux plots de connexion électrique lia,11b disposés sur une face avant dudit support 10. Les plots de connexion lia,11b forment habituellement des pavés ou des dômes (« bumps » selon la terminologie anglo-saxonne) en matériau métallique, en surépaisseur par rapport à la face avant du support 10 et connectés à des contacts électriques du composant microélectronique. Le matériau métallique pourra par exemple consister en de l'or, du cuivre, de l'étain ou des alliages d'étain (SnPb, SnAgCu, SnAg, SnBi, Snln, etc).
La puce 100 comprend en outre un capot 20, dont une première portion 21 est assemblée à la face avant du support 10, via une couche de collage (non représentée). Comme cela sera détaillé ultérieurement dans le procédé de fabrication, la couche de collage pourra notamment comprendre un polymère.
La première portion 21 du capot 20 forme une entretoise entre les deux plots de connexion électrique lia,11b du composant microélectronique. Elle s'étend, dans le plan de la face avant du support 10, selon un axe longitudinal x, axe de séparation entre les deux plots de connexion lia,11b. Avantageusement, la première portion 21 est plus étroite que l'espacement, selon l'axe transverse y, entre les plots de connexion lia,11b, afin d'éviter un contact entre le capot 20 et l'un ou l'autre des plots lia,11b. Dans le plan de la face avant du support 10, la première portion 21 est préférentiellement espacée des plots de connexion lia,11b, de quelques microns à quelques dizaines de microns. La première portion 21 peut présenter la même dimension que le support 10 selon l'axe longitudinal x, ou alternativement être de moindre dimension, comme cela est illustré dans certaines variantes de réalisation.
Selon un premier mode de réalisation de la puce fonctionnelle 100, dont plusieurs variantes sont présentées sur les figures 2 à 5, le capot 20 comporte une deuxième portion 22 à distance de la face avant du support 10 et s'étendant en surplomb d'au moins un plot de connexion électrique lia,11b. Cette deuxième portion 22 présente la particularité de n'être que partiellement en vis-à-vis de chaque plot lia,11b, de manière à autoriser un accès auxdits plots, selon un axe z normal à la face avant du support 10. En vue de dessus, la deuxième portion 22 du capot 20 apparait ainsi crénelée, présentant des ouvertures 23a,23b,23a',23b' qui facilitent l'accès vertical (selon l'axe z) aux plots de connexion lia,11b,lia',11b'. Il est ainsi possible de tester la fonctionnalité des puces 100 individuellement et préalablement à leur assemblage avec les éléments filaires 40a,40b.
En général, une ouverture 23a,23b,23a',23b' présente une dimension selon l'axe longitudinal x de l'ordre de quelques dizaines de microns à quelques centaines de microns, dépendamment de la taille de la puce 100 ; selon l'axe transverse y, l'ouverture 23a,23b,23a' ,23b' s'étend préférentiellement jusqu'à la première portion 21. Cela présente notamment un avantage pour la tenue mécanique entre la puce 100 et les éléments filaires 40a,40b car la couche de résine ou de polymère, qui est destinée à être déposée sur tout ou partie du capot 20 et des éléments filaires 40a,40b pour les solidariser entre eux, peut englober plus efficacement les éléments filaires en s'insinuant entre la première portion 21 et les fils 40a,40b, jusqu'à la face avant du support 10.
La présence des surplombs, inclus dans la deuxième portion 22 du capot 20, au-dessus des plots lia,11b, permet de définir les rainures 30a, 30b dans lesquelles les éléments filaires 40a,40b seront facilement disposés et guidés pour être assemblés aux plots lia,11b.
La deuxième portion 22 du capot 20 peut présenter différentes formes dans le plan (x,y) ; sans que cela ne soit exhaustif, certaines formes sont décrites ci-après, dans des variantes possibles du premier mode de réalisation de la présente invention. Dans une première variante illustrée sur la figure 2, le capot 20 de la puce fonctionnelle 100 présente une forme en H, en vue de dessus (selon le plan (x,y)). La première portion 21 du capot 20 correspond à la partie centrale du H et est solidaire de la face avant du support 10. La deuxième portion 22 est composée ici de quatre surplombs s'étendant depuis la première portion 21 au-dessus des plots de connexion lia,11b. Les ouvertures 23a,23b dans la deuxième portion 22 sont sensiblement centrées, à l'aplomb des plots de connexion lia,11b, et facilitent un accès vertical (selon l'axe z) auxdits plots lia, 11b. Pour autant, la deuxième portion 22, la première portion 21 et la face avant du support 10 définissent une rainure 30a,30b longitudinale, de chaque côté de la puce fonctionnelle 100, pour faciliter le placement et le logement des éléments filaires 40a,40b.
Dans une deuxième variante du premier mode de réalisation, illustrée sur la figure 3, le capot 20 de la puce fonctionnelle 100 présente une forme en S, en vue de dessus. La première portion 21 du capot 20 solidaire de la face avant du support 10, s'étend selon l'axe longitudinal x. On note que, dans cet exemple, la dimension selon l'axe longitudinal x de la première portion 21 est inférieure à celle du support 10, mais que cette dimension longitudinale n'est en aucun cas liée à la forme du capot 20 et peut être implémentée dans les différents modes de réalisation.
La deuxième portion 22 est composée ici de deux surplombs s'étendant depuis la première portion 21 au-dessus des plots de connexion lia,11b, à chaque extrémité de la première portion 21 suivant l'axe longitudinal x. Les ouvertures 23a,23b dans la deuxième portion 22, à l'aplomb des plots de connexion lia,11b, facilitent un accès vertical (selon l'axe z) auxdits plots. La deuxième portion 22, la première portion 21 et la face avant du support 10 définissent toujours une rainure 30a,30b longitudinale, de chaque côté de la puce fonctionnelle 100, pour loger les éléments filaires 40a,40b.
Dans une troisième variante du premier mode de réalisation, illustrée sur la figure 4, le capot 20 de la puce fonctionnelle 100 présente une forme en Y, en vue de dessus. La première portion 21 du capot 20 solidaire de la face avant du support 10, s'étend selon l'axe longitudinal x. La deuxième portion 22 est composée ici de trois surplombs s'étendant depuis la première portion 21 au-dessus des plots de connexion lia,11b. Une première ouverture 23a dans la deuxième portion 22 est localisée à l'aplomb d'un premier plot de connexion lia, disposé d'un côté de la puce 100. Des deuxième et troisième ouvertures 23b,23b' donnent un accès vertical respectivement à deux autres plots de connexion 11b,11b' disposés de l'autre côté de la puce 100. Un surplomb de la deuxième portion 22 s'étend au-dessus de la face avant du support 10, sensiblement entre des deux plot 11b,11b'. Notons que la présence d'une paire de plots de connexion 11b,11b' d'un côté de la puce 100 est donnée à titre d'exemple ; il pourrait tout à fait n'y avoir qu'un plot de connexion 11b sur ce côté de la puce 100.
La deuxième portion 22, la première portion 21 et la face avant du support 10 définissent une rainure 30a,30b longitudinale, de chaque côté de la puce fonctionnelle 100, pour loger les éléments filaires 40a,40b.
Dans une quatrième variante du premier mode de réalisation, illustrée sur la figure 5, le capot 20 de la puce fonctionnelle 100 présente une forme en croix, en vue de dessus. La première portion 21 du capot 20 solidaire de la face avant du support 10, s'étend selon l'axe longitudinal x, entre les plots de connexion. La deuxième portion 22 est composée ici de deux surplombs symétriques par rapport à l'axe longitudinal x, et s'étendant depuis la première portion 21 au-dessus de la face avant du support 10. Dans l'exemple illustré, la puce 100 présente deux paires de plots de connexion, une première paire lia,lia' d'un côté et une deuxième paire 11b,11b' de l'autre côté. Deux ouvertures 23a,23a' dans la deuxième portion 22 sont localisées respectivement à l'aplomb des deux plots lia,lia' de la première paire et deux ouvertures 23b,23b' sont localisées respectivement à l'aplomb des deux plots 11b,11b' de la deuxième paire. Ces ouvertures 23a,23a',23b,23b' donnent un accès vertical à la pluralité de plots de connexion. Les deux surplombs de la deuxième portion 22 s'étendent au-dessus de la face avant du support 10, sensiblement entre les deux plots de chaque paire.
La deuxième portion 22, la première portion 21 et la face avant du support 10 définissent une rainure 30a,30b longitudinale, de chaque côté de la puce fonctionnelle 100, pour loger les éléments filaires 40a,40b.
Bien sûr, toutes les variantes possibles de ce premier mode de réalisation de l'invention n'ont pas été décrites et on pourrait imaginer d'autres configurations et dispositions pour la ou les deuxième (s) portion (s) 22, et pour les plots de connexion lia,lia',11b,11b'.
Selon un deuxième mode de réalisation de l'invention, dont deux variantes sont présentées sur les figures 6 et 7, le capot 20 consiste uniquement en la première portion 21, assemblée à la face avant du support 10. La première portion 21 forme une entretoise entre les (au moins) deux plots de connexion électrique lia,11b, situés de chaque côté de la puce fonctionnelle 100. Il n'y a pas de deuxième portion à l'aplomb des plots de connexion électrique lia,lia',11b,11b', contrairement au premier mode de réalisation précédemment décrit. La puce fonctionnelle 100 selon ce deuxième mode de réalisation autorise un accès vertical (selon l'axe z) direct aux plots de connexion lia,lia',11b,11b', selon un axe normal z à la face avant du support 10.
La figure 6 illustre une première variante du deuxième mode de réalisation. La première portion 21 est uniquement formée par une entretoise longitudinale, c'est-à-dire s'étendant selon l'axe x, intercalée entre les plots de connexion lia,11b. Dans cet exemple, la dimension longitudinale (selon l'axe x) de la première portion 21 est inférieure à la dimension longitudinale du support 10. Bien sûr, rien ne s'oppose à ce que ces dimensions soient identiques.
La première portion 21 et la face avant du support 10 définissent une demi-rainure 31a,31b longitudinale, de chaque côté de la puce fonctionnelle 100, pour loger les éléments filaires 40a,40b. Avantageusement, une cale (non représenté) peut être temporairement associée à la puce fonctionnelle 100 de manière à définir une rainure et faciliter le positionnement et la solidarisation des éléments filaires 40a,40b sur les plots de connexion lia,11b, lors de l'assemblage puce 100 - fils 40a,40b. Par exemple, la cale pourra consister en un corps plan placé contre la surface supérieure libre de la première portion 21, située dans un plan parallèle au plan de la face avant du support 10, définissant ainsi avec la première portion 21 et la face avant du support 10 ladite rainure. Selon un autre exemple, la cale pourra comporter deux corps plan latéraux placés de chaque côté de la puce fonctionnelle 100, sensiblement parallèles à la première portion 21, et définissant une rainure avec la première portion 21 et la face avant du support 10.
La figure 7 illustre une deuxième variante du deuxième mode de réalisation. Le capot 20 consiste toujours en la première portion 21, assemblée à la face avant du support 10, c'est-à- dire qu'il ne comporte pas de deuxième portion 22 à distance de la face avant du support 10 et en vis-à-vis des plots de connexion lia,lia',11b,11b'. La première portion 21 dans cette variante s'étend, d'une part, selon l'axe longitudinal x, entre une première paire de plots lia,lia' disposés d'un côté de la puce 100 et une deuxième paire de plots 11b,11b'. D'autre part, la première portion 21 comprend deux extensions 21a,21b qui s'étendent selon l'axe transverse y. La première extension 21a forme une entretoise entre les deux plots lia,lia' de la première paire de plots, et la deuxième extension 21b forme une entretoise entre les deux plots 11b,11b' de la deuxième paire de plots.
Notons que les extensions 21a,21b présentent une hauteur selon l'axe normal z inférieure à la hauteur de la partie centrale longitudinale de la première portion 21. De ce fait, la partie centrale longitudinale de la première portion 21 et la face avant du support 10 définissent une demi-rainure 31a,31b longitudinale, de chaque côté de la puce fonctionnelle 100, pour placer les éléments filaires 40a,40b. Avantageusement, comme pour la première variante décrite précédemment, une cale (non représenté) peut temporairement être associée à la puce fonctionnelle 100, de manière à définir une rainure avec la première portion 21 et la face avant du support 10, et ainsi faciliter le positionnement et la solidarisation des éléments filaires 40a,40b sur les plots de connexion lia,11b, lors de l'assemblage puce 100 - fils 40a,40b.
Bien que la deuxième variante du deuxième mode de réalisation soit décrite avec une première portion 21 comprenant deux extensions 21a,21b, il est tout à fait envisageable de ne prévoir qu'une extension, d'un seul côté de la puce 100. Dans un tel cas, l'autre côté, dépourvu d'extension, pourra comporter un seul plot de connexion, au lieu de la paire de plots de connexion décrite.
Une extension 21a de la première portion 21 peut présenter un avantage dans certaines configurations d'assemblage des puces fonctionnelles 100 avec les éléments filaires 40a,40b. En effet, lorsque le fil 40a est fixé au plot de connexion lia ou à la paire de plots de connexion lia,lia', il peut être requis de couper ledit fil pour déconnecter deux brins de l'élément filaire. C'est par exemple le cas pour un tag RFID, dans lequel il est nécessaire de couper au moins l'un des deux fils connectés à la puce 100, et ce, à proximité de la puce 100. L'extension 21a, sur laquelle est disposé le fil 40a peut servir de promontoire permettant de sécuriser une étape de découpe du fil 40a, limitant les risques d'endommagement et de fragilisation du support 10.
Pour l'un (e) ou l'autre des modes de réalisation et variantes de la présente invention énoncés ci-dessus, les matériaux du capot 20 et du support 10 d'une puce fonctionnelle 100 pourront être de diverses natures. Par exemple, le support 10 peut être issu d'une plaquette en matériau semi-conducteur, en particulier en silicium, dans lequel et sur lequel le (ou les) composant(s) microélectronique (s) de la puce 100 est(sont) fabriqué (s). Bien sûr, d'autres matériaux semi-conducteurs peuvent être envisagés selon le type et les propriétés visés de la puce 100.
Également à titre d'exemple, le capot 20 peut être issu d'une plaquette en matériau semi-conducteur, en particulier en silicium, ou en matériau isolant, en particulier en verre ou en saphir. Bien sûr ces listes de matériaux ne sont pas exhaustives et peuvent être étendues à tous matériaux d'intérêt, selon les propriétés visées du capot 20 de la puce 100.
De manière générale, les dimensions latérales d'une puce fonctionnelle 100, dans le plan (x,y) de la face avant du support 10, sont comprises entre 300 et 800 microns ; l'épaisseur d'une puce 100, selon l'axe z normal à la face avant du support 10, est typiquement comprise entre 300 et 500 microns. Chaque puce fonctionnelle 100 est destinée à être assemblée avec deux éléments filaires 40a,40b, chaque élément filaire 40a,40b étant disposé dans une rainure 30a,30b ou demi- rainure 31a,31b. Selon le premier mode de réalisation de l'invention, chaque rainure 30a,30b est délimitée par une deuxième portion 22, un flanc de la première portion 21 et une zone en face avant du support 10 occupée par le plot de connexion électrique lia,11b. Selon le deuxième mode de réalisation de l'invention, chaque demi-rainure 31a,31b est délimitée par un flanc de la première portion 21 et une zone en face avant du support 10 occupée par le plot de connexion électrique lia,11b.
Lors de l'étape d'assemblage, chaque plot de connexion lia,11b passe par un état fondu, permettant de le solidariser à un fil 40a,40b après sa solidification.
La puce fonctionnelle 100, ainsi solidaire des éléments filaires 40a,40b est ensuite recouverte d'une couche de résine ou de polymère, sur tout ou partie du capot 20 et sur les fils 40a,40b, de manière à assurer la tenue mécanique entre la puce 100 et lesdits éléments filaires 40a,40b. La présence d'ouvertures 23a,23a',23b,23b' dans le capot 20 (premier mode de réalisation) ou l'absence de deuxième portion 22 (deuxième mode de réalisation) permet à cette couche de résine ou de polymère de s'insinuer entre les flancs de la première portion 21 et les fils 40a,40b, jusqu'à la face avant du support 10, ce qui a pour conséquence de renforcer davantage la tenue mécanique entre la puce 100 et lesdits éléments filaires 40a,40b.
La présente invention concerne également un procédé de fabrication d'une puce fonctionnelle 100 destinée à être assemblée à des éléments filaires 40a,40b. Comme évoqué précédemment, une telle puce 100 est formée d'un support 10 et d'un capot 20, et comprend au moins deux plots de connexion électrique lia,11b destinés à être reliés aux éléments filaires 40a,40b. Elle comprend en outre au moins un composant micro électronique élaboré dans et/ou sur le support 10.
Le procédé de fabrication selon l'invention comprend en premier lieu une étape de fourniture d'une structure collective 200 formée par un substrat capot 220 assemblé sur un substrat support 210. Ladite structure 200 est qualifiée de collective car elle définit une pluralité de puces fonctionnelles 100, comme schématisé sur les figures 8a et 8b.
Le substrat support 210 est avantageusement formé d'au moins une plaquette en matériau semi-conducteur, en particulier en silicium. Généralement, le diamètre de la plaquette est de 150, 200 ou 300mm, voire possiblement 450mm pour les prochaines générations.
Le substrat support 210 comprend une pluralité de composants micro-électroniques 211 élaborés dans et/ou sur ladite plaquette, chaque composant appartenant à une puce 100 (figure 8b). A titre d'exemple et sans que cela soit limitatif, le composant microélectronique 211 pourra consister en un dispositif d'émission-réception radiofréquence, un dispositif de calcul, un capteur, une LED ou toute autre forme de circuit intégré réalisé sur le substrat support 210, à l'aide de techniques connues dans le domaine du semi-conducteur. Par souci de clarté, seules les étapes et éléments utiles à la compréhension du procédé selon l'invention ont été représentés et seront décrits. En particulier, l'élaboration des composants micro-électroniques 211 n'a pas été détaillée, l'invention étant compatible avec les méthodes de fabrication usuelles.
Le substrat support 210 présente, sur sa face avant, une pluralité de plots de connexion électrique lia,11b. Au moins deux plots de connexion électrique lia,11b sont électriquement reliés à un composant micro-électronique, par le biais de pistes de contact ou de vias conducteurs formés sur ou dans le substrat support 210. Le substrat support 210 présente également, sur sa face avant, des chemins de découpe 212 séparant les composants microélectroniques 211 appartenant à des puces 100 voisines, et une première couche de protection 213 disposée sur les composants microélectroniques 211. La première couche de protection 213 n'est pas présente dans les chemins de découpe 212, ni sur les plots de connexion lia,11b.
A titre d'exemple, les chemins de découpe 212 délimitent des composants microélectroniques 211 dont les dimensions, dans le plan (x,y) de la face avant du substrat support 210, sont comprises entre 300 et 800 microns. En fonction du diamètre de la plaquette formant le substrat support 210, la structure collective 200 peut définir entre quelques centaines et quelques centaines de milliers de puces fonctionnelles 100.
Le substrat capot 220 est avantageusement formé d'au moins une plaquette en matériau semi-conducteur, par exemple en silicium, ou en matériau isolant, par exemple en verre ou en saphir. Bien sûr, d'autres matériaux pourraient être envisagés selon les contraintes et propriétés requises par l'application. Comme pour le substrat support 210, le diamètre de la plaquette peut être de 150, 200 ou 300mm, voire 450mm.
Le substrat capot 220 comprend des premières portions 21, assemblées à la face avant du substrat support 210 via une couche de collage (non représentée), et une deuxième partie 222 à distance de la face avant du substrat support 210 (figure 8b). Chaque première portion 21 forme une entretoise entre deux plots de connexion électrique lia,11b d'un composant micro électronique 211. Typiquement, une distance de quelques microns à quelques dizaines de microns sépare la première portion 21 des plots de connexion lia,11b. Avantageusement, l'assemblage entre le substrat capot 220 et le substrat support 210 est opéré par une technique connue de collage par polymère. Une couche de polymère (par exemple époxy, résine photosensible, polyméthacrylate de méthyle (PMMA), polydiméthylsiloxane (PDMS), polyimides, etc) est déposée sur les surfaces à assembler des premières portions 21 du substrat capot 220. Le substrat capot 220 et le substrat support 210 sont ensuite amenés en vis-à-vis l'un de l'autre, avec une précision d'alignement de plus ou moins 10 microns, voire une précision d'alignement de plus ou moins 5 microns. En d'autres termes, l'alignement entre les substrats assemblés est visé à mieux que 10 microns, voire à mieux que 5 microns. En effet, il est important que les premières portions 21 forment des entretoises entre les plots de connexion lia,11b, sans entrer en contact avec lesdits plots lia,11b. Un pré-alignement est donc requis avant la solidarisation des substrats capot 220 et support 210. Ainsi pré-alignés, les substrats capot 220 et support 210 sont mis en contact et collés, par exemple par thermocompression et sous atmosphère contrôlée.
Alternativement, l'assemblage entre le substrat capot 220 et le substrat support 210 peut être opéré par une autre technique de collage connue, par exemple collage anodique, collage par soudure métallique ou collage par ultrasons.
Quel que soit la technique d'assemblage choisie, les substrats capot 220 et support 210 sont avantageusement nettoyés préalablement à leur mise en contact et préalablement au dépôt de la couche de collage. Le nettoyage pourra par exemple comprendre des séquences classiques à base d'ozone, SCI (standard clean 1), SC2 (standard clean 2), pour retirer respectivement les contaminations organiques, particulaires et métalliques présentes sur l'un et/ou l'autre des substrats. Une activation de surface par plasma oxygène pourra également être appliquée préalablement à l'assemblage. En général, les premières portions 21 présentent des flancs sensiblement normaux à la face avant du substrat support 210, et comporte avantageusement une deuxième couche de protection 214 sur lesdits flancs. De manière également avantageuse, la face interne de la deuxième partie 222 du substrat capot 220, c'est-à-dire la face en vis-à-vis de la face avant du substrat support 210, comporte aussi la deuxième couche de protection 214.
Cette deuxième couche de protection 214 présente l'avantage de protéger les surfaces énoncées du substrat capot 220 lors de la gravure opérée dans une étape ultérieure de singularisation des puces 100 du procédé de fabrication.
Préférentiellement, la structure collective 200 est amincie, au niveau de l'une et/ou l'autre de ses faces libres, à savoir la face arrière du substrat support 210 et la face arrière du substrat capot 220. Il est avantageux de fabriquer des puces fonctionnelles 100 de faible épaisseur selon l'axe z normal à la face avant du substrat support 210, typiquement comprise entre 300 et 500 microns. Les plaquettes formant les substrats support 210 et capot 220 présentent habituellement une épaisseur initiale de l'ordre de 400 à 800 microns chacune. Il est donc intéressant d'amincir la structure collective 200, préalablement à la singularisation des puces 100, jusqu'à l'épaisseur visée des puces 100, un amincissement collectif étant plus aisé et efficace. L'amincissement de la structure collective 200 peut être fait par rodage mécanique (« grinding »), par attaque chimique et/ou par polissage mécano- chimique.
Le procédé de fabrication selon l'invention comprend ensuite une étape de singularisation des puces fonctionnelles 100 de la structure collective 200. La singularisation des puces fonctionnelles 100 comprend la formation d'un masque 230 sur une face libre de la structure collective 200. Par exemple, le masque 230 peut être formé sur la face arrière (face opposée à sa face avant, assemblée) du substrat capot 220, comme illustré sur la figure 8c. Alternativement, le masque 230 aurait pu être formé sur la face arrière (face opposée à sa face avant, assemblée) du substrat support 210.
Le masque 230 est par exemple formé dans un matériau choisi parmi le nitrure de silicium, l'oxyde de silicium, les polyimides, les résines photosensibles, etc. Il définit des zones protégées 231 et des zones non protégées 233 : un exemple de masque 230 est illustré sur la figure 8c en coupe et sur la figure 8d en vue de dessus.
L'étape de singularisation des puces 100 comprend ensuite une gravure sèche anisotrope, par plasma ou par bombardement d'ions réactifs, appliquée à la structure collective 200, qui va graver ladite structure à l'aplomb des zones non protégées 233.
Ce type de gravure sèche s'opère en général dans une chambre de gravure monoplaque, dans laquelle une face libre de la structure collective 200 est exposée à l'atmosphère de gravure et l'autre face libre est disposée sur un plateau de maintien ou un film adhésif de support.
A titre d'exemple, pour graver un matériau en silicium, on pourra mettre en œuvre une gravure connue selon le procédé Bosch, basée sur une alternance de séquences de gravure (gaz réactif SF6) et de séquences de passivation (gaz réactif C4F8). Pour graver un matériau en silice, oxyde ou nitrure de silicium, on utilisera par exemple comme gaz réactif le CF4 ou le SF6.
La gravure sèche va ainsi attaquer le substrat capot 220 et le substrat support 210, à l'aplomb des zones non protégées 233. Comme illustré sur les figures 8e et 8f, les parties hachurée (en quadrillage) seront typiquement celles gravées au cours de cette étape.
Selon un premier mode de mise en œuvre du procédé, les zones protégées 231 sont disposées à l'aplomb des premières portions 21 et à l'aplomb de deuxièmes portions 22 incluses dans la deuxième partie 222 du substrat capot 220. Comme cela est visible sur les figures 8d, 8e et 8f, les deuxièmes portions 22 s'étendent en vis-à-vis des plots de connexion électrique lia,11b sous-jacents, mais sont crénelées pour autoriser un accès auxdits plots lia,11b, selon un axe z normal à la face avant du substrat support 210. Ce premier mode de mise en œuvre aboutit à la fabrication d'une pluralité de puces fonctionnelles 100 selon le premier mode de réalisation énoncé précédemment.
Selon un deuxième mode de mise en œuvre du procédé, les zones protégées 231 sont disposées à l'aplomb des premières portions 21 et il n'y a pas de zone protégée à l'aplomb des plots de connexion électrique lia,11b. Toute la deuxième partie 222 du substrat capot 220 à l'aplomb des plots lia,11b est ainsi gravée lors de l'étape de singularisation, menant à la fabrication d'une pluralité de puces fonctionnelles 100 selon le deuxième mode de réalisation énoncé précédemment.
Lorsque le substrat support 210 et le substrat capot 220 comprennent chacun une plaquette en matériau semi-conducteur de même nature, la gravure sèche de l'étape de singularisation se fait avantageusement en un seul traitement.
Prenons l'exemple d'un substrat support 210 et d'un substrat capot 220 comprenant chacun une plaquette en silicium. La structure collective 200 est disposée dans la chambre de gravure. Une séquence de gravure adaptée au matériau silicium est ainsi capable de graver la deuxième partie 222 du substrat capot 220 à l'aplomb des zones non protégées 233, puis le substrat support 210 dans les chemins de découpe 212, car ceux- ci ne comportent pas la première couche de protection 213. Les plots de connexion électrique lia,11b ne sont quant à eux pas attaqués car, formés d'un matériau métallique, ils ne sont pas sensibles aux atmosphères de gravure utilisées pour le silicium. Une seule séquence de gravure peut ainsi mener à la singularisation simultanée de la pluralité de puces fonctionnelles 100 définies dans la structure collective 200.
Plaçons-nous encore dans le cas où le substrat support 210 et le substrat capot 220 comprennent chacun une plaquette en silicium ; cette fois, les flancs des premières portions 21 comporte une deuxième couche de protection 214, ainsi que la face interne de la deuxième partie 222 du substrat capot 220, comme évoqué précédemment. La deuxième couche de protection 214 peut être de l'oxyde de silicium, du nitrure de silicium, un polymère ou autre couche susceptible de protéger le silicium sous-jacent de la gravure : c'est donc une couche assurant une grande sélectivité de gravure par rapport au matériau composant le substrat capot 20. Une première séquence de gravure adaptée au matériau silicium est appliquée, de manière à graver la deuxième partie 222 du substrat capot 220 à l'aplomb des zones non protégées 233 ; une deuxième séquence de gravure adaptée au matériau composant la deuxième couche de protection 214 est ensuite appliquée, de manière à traverser ladite deuxième couche de protection 214 disposée sur la face interne de la deuxième partie 222 au niveau des zones non protégées 233. Enfin, une troisième séquence de gravure adaptée au matériau silicium (qui pourra ou pas être identique à la première séquence) est appliquée pour graver le substrat support 210 dans les chemins de découpe 212. Les trois séquences peuvent être enchainées, sans retirer la structure collective 200 de la chambre de gravure. Selon encore un autre exemple, le substrat support 210 et le substrat capot 220 comprennent respectivement une plaquette en silicium et une plaquette en silice. Deux séquences de gravure consécutives, respectivement adaptées pour graver la silice et pour graver le silicium peuvent être appliquées à la structure collective 200, de manière à graver la substrat capot 220 puis le substrat support 210, pour singulariser simultanément l'ensemble des puces fonctionnelles 100. Alternativement, les différentes séquences de gravure peuvent être opérées séparément, en deux (ou plus) étapes distinctes, avec retrait de la structure collective 200 de la chambre de gravure.
Revenant à la description générale du procédé de fabrication selon la présente invention, quel que soit le matériau des substrats support 210 et capot 220 de la structure collective 200, on obtient à l'issue de la gravure sèche la pluralité de puces fonctionnelles 100 singularisées. Rappelons que la structure collective 200 sera préférentiellement disposée sur une couche adhésive (« tape »), préalablement à l'étape de gravure sèche, de manière à faciliter la manipulation des puces fonctionnelles 100 à l'issue de la singularisation.
L'étape de singularisation du procédé est particulièrement avantageuse par rapport aux techniques classiques de découpe laser ou de sciage mécanique, d'autant plus que le nombre de puces 100 par structure collective 200 est important, par exemple supérieur à 1000.
La gravure sèche mise en œuvre à l'étape de singularisation du procédé est également avantageuse en ce qu'elle permet la réalisation des capots 20 comportant des ouvertures 23a,23a',23b,23b' en vis-à-vis des plots de connexion électrique lia,lia',11b,11b', ce que les techniques classiquement utilisées ne permettent pas, sans un risque très important d'endommagement des plots lia,lia',11b,11b' sous- jacents.
Le procédé de fabrication selon l'invention permet de définir des configurations de capots très variées, telles que par exemple illustrées sur les figures 2 à 7. Les capots 20 des puces fonctionnelles 100 selon le premier mode de réalisation décrits précédemment comportent des ouvertures 23a,23a',23b,23b' en vis-à-vis des plots de connexion électrique lia,lia',11b,11b', formées au cours de la même étape de singularisation. Rappelons que ces ouvertures facilitent, d'une part, un accès vertical aux plots de connexion lia,lia',11b,11b', et favorisent, d'autre part, le renforcement de la tenue mécanique entre la puce 100 et les fils 40a,40b auxquels elle sera assemblée, du fait d'un meilleur enrobage par la couche de résine ou de polymère, comme cela sera décrit ci- après.
Après l'étape de singularisation, chaque puce 100 comprend un capot 20 issu du substrat capot 220 et un support 10 issu du substrat support 210. Des tests de fonctionnalité des puces 100 peuvent être opérés à ce stade, de manière à trier et isoler les puces 100 non fonctionnelles ou présentant un niveau insuffisant de performances.
Le procédé de fabrication peut ensuite comprendre une étape d'assemblage de chaque puce 100 avec deux éléments filaires 40a,40b, chaque élément filaire 40a,40b étant disposé dans une rainure 30a,30b, ou demi-rainure 31a,31b, délimitée par au moins une deuxième portion 22, un flanc d'une première portion 21 et une zone en face avant du support 10 occupée par le plot de connexion électrique lia,11b (premier mode de mise en œuvre du procédé, et premier mode de réalisation de la puce fonctionnelle 100), ou par un flanc d'une première portion 21 et une zone en face avant du support 10 occupée par le plot de connexion électrique lia,11b (deuxième mode de mise en œuvre du procédé, et deuxième mode de réalisation de la puce fonctionnelle 100).
La solidarisation s'opère entre les plots de connexion lia,11b, et les fils 40a,40b, du fait du passage d'un état fondu à un état solidifié desdits plots lia,11b, les fils étant maintenus plaqués contre les plots lia,11b au cours de cette phase de changement d'état. Cette phase pourra par exemple être provoquée par application d'un chauffage localisé et limité dans le temps. La puce 100 est ainsi rendue solidaire des fils 40a,40b.
A la suite de l'assemblage puce 100 - fils 40a,40b, le procédé de fabrication peut comprendre le dépôt d'une couche d'encapsulation 120 (figure 10b) en résine ou en polymère sur tout ou partie du capot 20 et sur les éléments filaires 40a,40b, pour renforcer la tenue mécanique entre la puce 100 et lesdits éléments filaires 40a,40b. A titre d'exemple, cette couche peut comprendre de l'époxy, des silicones, des uréthanes, des acrylates, etc.
En pratique, la couche d'encapsulation 120 peut être dispensée autour de la puce 100 (et donc autour du capot 20) par jet de matière ou par contact. Cette dispense peut se faire en un ou plusieurs temps. La forme de la couche 120 peut être contrôlée par un moule préalablement rempli dans lequel on amène la puce fonctionnelle 100 assemblée sur les fils 40a,40b. La polymérisation de la couche 120 se fait par exposition UV ou bien par un traitement thermique. La polymérisation peut se faire en plusieurs expositions successives pour contrôler les propriétés de la couche d'encapsulation 120 ou bien permettre le démoulage de la forme.
Le procédé de fabrication selon la présente invention est avantageux en ce que la couche d'encapsulation 120 est apte à s'insinuer entre les flancs de la première portion 21 de la puce 100 et les éléments filaires 40a,40b, jusqu'à la face avant du support 10, pour renforcer encore davantage la tenue mécanique, par rapport aux pratiques connues de l'état de la technique.
Pour certaines applications (par exemple, tag RFID), il peut être nécessaire de déconnecter (électriquement) un brin 401a d'un élément filaire 40a de l'autre brin 402a, les deux brins 401a,402a se trouvant de part et d'autre d'un plot de connexion lia : comme illustré sur la figure 9, la pratique de l'état de la technique est de réaliser une entaille 130 dans ledit brin 401a, après assemblage et enrobage par la couche d'encapsulation de résine ou de polymère 120, de la puce 100 et des éléments filaires 4a,4b. L'inconvénient de cette approche est que cette entaille 130 crée un point de fragilité, susceptible de générer une séparation mécanique entre le brin 401a et la puce 100, ce qui n'est pas souhaitable.
Le procédé de fabrication selon la présente invention propose une solution alternative, basée sur l'élaboration d'une puce fonctionnelle 100 conforme à la deuxième variante du deuxième mode de réalisation décrit précédemment en référence à la figure 7. Dans ce cas, la première portion 21 du capot 20 de la puce 100 comprend au moins une extension 21a,21b formant une deuxième entretoise entre des plots individuels de connexion d'une paire de plots de connexion électrique.
Après la connexion électrique entre les éléments filaires 40a,40b et les plots de connexion lia,lia',11b,11b', le procédé de fabrication peut comprendre une étape de découpe par laser ou par sciage mécanique du fil 40a, à l'aplomb de l'extension 21a, de manière à déconnecter le brin 401a de l'autre brin 402a de l'élément filaire 40a (figure 10a). L'enrobage par la couche de résine ou de polymère 120 peut ensuite être opéré (figure 10b). L'entaille 130 entre les brins 401a,402a permet une déconnexion électrique, et son positionnement dans la surface de la puce 100 favorise son maintien dans l'enrobage. De plus, le fait que le brin déconnecté 401a soit solidaire d'un plot individuel lia' évite une séparation intempestive entre ledit brin 401a et la puce 100.
La présence d'une (ou plusieurs) extension (s) 21a,21b permet ainsi de déconnecter proprement deux brins de fils entre eux, sans risque d'endommagement de la puce 100, bien que l'entaille 130 soit opérée dans la surface de la puce 100. L'enrobage assure une bonne fixation mécanique entre les brins et la puce 100, l'entaille étant localisée dans la surface de la puce 100 et non à l'extérieur comme dans la pratique de l'état de la technique.
Bien entendu, l'invention n'est pas limitée aux modes de réalisation et aux exemples décrits, et on peut y apporter des variantes de réalisation sans sortir du cadre de l'invention tel que défini par les revendications.
En particulier, le procédé de fabrication selon la présente invention permet la réalisation de puces fonctionnelles 100 dont le capot 20 et le support 10 présentent des formes variées, telles que par exemple illustrées sur la figure 11, avec des arêtes biseautées, arrondies ou crénelées, ou avec des structurations sur une face plane. Ces formes particulières peuvent apporter tout ou partie des avantages suivants : favoriser l'accroche et la tenue de la couche d'encapsulation 120, limiter les points singuliers (arêtes) susceptibles de fragiliser la puce 100, simplifier la préhension des puces 100, limiter l'encombrement et/ou améliorer l'intégration des puces fonctionnelles dans un produit final. Bien-sûr d'autres formes peuvent être envisageables compte tenu de la flexibilité apportée par le procédé.

Claims

REVENDICATIONS
1.Procédé de fabrication d'une puce fonctionnelle (100) comprenant les étapes suivantes :
- la fourniture d'une structure collective (200) formée par un substrat capot (220) assemblé sur un substrat support (210), ladite structure (200) définissant une pluralité de puces fonctionnelles (100),
- la singularisation des puces fonctionnelles (100), chaque puce (100) comprenant au moins deux plots de connexion électrique (lia,11b) destinés à être reliés à des éléments filaires (40a,40b), le procédé de fabrication étant caractérisé en ce que : le substrat support (210) comprend une pluralité de composants micro-électroniques (211), chacun appartenant à une puce (100), et présente, sur sa face avant, au moins deux plots de connexion électrique (lia,11b) associés à un composant micro-électronique (211), des chemins de découpe (212) séparant les composants micro-électroniques (211) appartenant à des puces (100) voisines, et une première couche de protection (213) disposée sur les composants micro-électroniques (211) en dehors des chemins de découpe (212) et des plots de connexion (lia,11b) ;
- le substrat capot (220) comprend des premières portions (21), assemblées à la face avant du substrat support (210) via une couche de collage, et une deuxième partie (222) à distance de la face avant du substrat support (210), chaque première portion (21) formant une entretoise entre deux plots de connexion électrique (lia,11b) d'un composant micro-électronique (211) ; la singularisation des puces fonctionnelles (100) comprend la formation d'un masque (230) sur une face libre de la structure collective (200), définissant des zones protégées (231) et des zones non protégées (233), et comprend la gravure sèche, par plasma ou par bombardement d'ions réactifs, du substrat capot (220) et du substrat support (210), à l'aplomb des zones non protégées (233) ; les zones protégées (231) étant disposées soit à l'aplomb des premières portions (21), soit à l'aplomb des premières portions (21) et de deuxièmes portions (22) incluses dans la deuxième partie (222) du substrat capot (220), les deuxièmes portions (22) s'étendant en vis-à-vis des plots de connexion électrique (lia,11b) et étant crénelées pour autoriser un accès auxdits plots (lia,11b) selon un axe normal (z) à la face avant du substrat support (210).
2. Procédé de fabrication selon la revendication précédente, dans lequel le substrat support (210) comprend une plaquette en matériau semi-conducteur, en particulier en silicium.
3. Procédé de fabrication selon l'une des revendications précédentes, dans lequel le substrat capot (220) comprend une plaquette en matériau semi-conducteur, en particulier en silicium, ou en matériau isolant, en particulier en verre ou en saphir.
4. Procédé de fabrication selon l'une des revendications précédentes, dans lequel les premières portions (21) comportent, sur des flancs sensiblement normaux à la face avant du substrat support (10), une deuxième couche de protection (214).
5. Procédé de fabrication selon l'une des revendications précédentes, dans lequel la face interne, en vis-à-vis de la face avant du substrat support (210), de la deuxième partie (222) du substrat capot (220) comporte une deuxième couche de protection (214).
6. Procédé de fabrication selon l'une des revendications précédentes, dans lequel le substrat support (210) et le substrat capot (220) comprennent chacun une plaquette en matériau semi-conducteur de même nature et dans lequel la gravure sèche de l'étape de singularisation des puces fonctionnelles (100) se fait en un seul traitement.
7. Procédé de fabrication selon l'une des revendications précédentes, dans lequel, après la singularisation des puces fonctionnelles (100), chaque puce (100) comprend un capot (20) issu du substrat capot (220) et un support (10) issu du substrat support (210), le procédé comprenant ensuite une étape d'assemblage de chaque puce (100) avec deux éléments filaires (40a,40b), chaque élément filaire (40a,40b) étant disposé dans une rainure (30a,30b) délimitée par un flanc d'une première portion (21) du capot (20) et une zone en face avant du support (10) occupée par le plot de connexion électrique (lia,11b), ou par une deuxième portion (22) du capot (20), un flanc d'une première portion (21) du capot (20) et une zone en face avant du support (10) occupée par le plot de connexion électrique (lia,11b).
8. Procédé de fabrication selon la revendication précédente, comprenant le dépôt d'une couche de résine ou de polymère (120) sur tout ou partie de la puce (100) et sur les éléments filaires (40a,40b), pour renforcer la tenue mécanique entre ladite puce (100) et lesdits éléments filaires (40a,40b).
9. Procédé de fabrication selon l'une des revendications précédentes, dans lequel au moins un composant micro électronique (211) d'une puce (100) comprend deux paires de plots de connexion électrique (lia,lia' ;11b,11b')/ et dans lequel la première portion (21) du substrat capot (220), qui forme une entretoise entre lesdites deux paires (lia,lia' ;11b,11b')/ comprend une extension (21a) formant une deuxième entretoise entre des plots individuels
(lia,lia') de connexion d'une paire de plots de connexion électrique (lia,lia').
PCT/FR2020/052001 2019-11-22 2020-11-05 Procede de fabrication d'une puce fonctionnelle adaptee pour etre assemblee a des elements filaires Ceased WO2021099713A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202080080486.8A CN114730716A (zh) 2019-11-22 2020-11-05 适于组装到电线元件的功能芯片的制造方法
DE112020005737.2T DE112020005737T5 (de) 2019-11-22 2020-11-05 Verfahren zur Herstellung eines Funktionschips, der geeignet ist, mit Drahtelementen zusammengebaut zu werden
US17/756,325 US20230130127A1 (en) 2019-11-22 2020-11-05 Method for manufacturing a functional chip suitable for being assembled to wire elements

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1913132A FR3103630B1 (fr) 2019-11-22 2019-11-22 Puce fonctionnelle adaptee pour etre assemblee a des elements filaires, et procede de fabrication d’une telle puce
FR1913132 2019-11-22

Publications (1)

Publication Number Publication Date
WO2021099713A1 true WO2021099713A1 (fr) 2021-05-27

Family

ID=70228113

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2020/052001 Ceased WO2021099713A1 (fr) 2019-11-22 2020-11-05 Procede de fabrication d'une puce fonctionnelle adaptee pour etre assemblee a des elements filaires

Country Status (5)

Country Link
US (1) US20230130127A1 (fr)
CN (1) CN114730716A (fr)
DE (1) DE112020005737T5 (fr)
FR (1) FR3103630B1 (fr)
WO (1) WO2021099713A1 (fr)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112384956B (zh) 2018-05-22 2024-03-15 先讯美资电子有限责任公司 细长柔性标签
US12223814B2 (en) 2019-09-16 2025-02-11 Sensormatic Electronics, LLC Security tag for textiles using conductive thread
US10970613B1 (en) 2019-09-18 2021-04-06 Sensormatic Electronics, LLC Systems and methods for providing tags adapted to be incorporated with or in items
US11443160B2 (en) 2019-09-18 2022-09-13 Sensormatic Electronics, LLC Systems and methods for laser tuning and attaching RFID tags to products
US11055588B2 (en) 2019-11-27 2021-07-06 Sensormatic Electronics, LLC Flexible water-resistant sensor tag
CN112331578A (zh) * 2020-11-06 2021-02-05 业成科技（成都）有限公司 发光元件的检测方法、检测装置及基板
US11755874B2 (en) 2021-03-03 2023-09-12 Sensormatic Electronics, LLC Methods and systems for heat applied sensor tag
US11869324B2 (en) 2021-12-23 2024-01-09 Sensormatic Electronics, LLC Securing a security tag into an article

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060175697A1 (en) * 2005-02-02 2006-08-10 Tetsuya Kurosawa Semiconductor device having semiconductor chips stacked and mounted thereon and manufacturing method thereof
US20110001237A1 (en) 2008-03-06 2011-01-06 Commissariat A L'energie Atomique Et Aux Energies Alternatives Assembly of a wire element with a microelectronic chip with a groove comprising at least one bump securing the wire element
US8093617B2 (en) 2006-08-29 2012-01-10 Commissariat à l'Energie Atomique Bare microelectronic chip provided with a recess forming a housing for a wire element constituting a flexible mechanical support, fabrication process and microstructure
US8471773B2 (en) 2007-06-21 2013-06-25 Commissariat A L'energie Atomique Assembly of radiofrequency chips
US8782880B2 (en) 2010-05-25 2014-07-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Apparatus for assembling chip devices on wires
US8814054B2 (en) 2010-06-24 2014-08-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Inclusion of chip elements in a sheathed wire
US20150230336A1 (en) 2012-09-17 2015-08-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Cap for a chip device having a groove, device provided with said cap, assembly consisting of the device and a wire element, and manufacturing method thereof
US20150318409A1 (en) 2009-12-09 2015-11-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Assembly for housing wire elements
US9443782B1 (en) * 2015-08-11 2016-09-13 Freescale Semiconductor, Inc. Method of bond pad protection during wafer processing
WO2018138437A1 (fr) 2017-01-30 2018-08-02 Primo1D Procede d'insertion d'un fil dans une rainure d'une puce de semi-conducteur, et equipement pour la mise en œuvre d'un tel procede

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853003B2 (en) * 2011-08-09 2014-10-07 Alpha & Omega Semiconductor, Inc. Wafer level chip scale package with thick bottom metal exposed and preparation method thereof
US9704824B2 (en) * 2013-01-03 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming embedded wafer level chip scale packages
US10903265B2 (en) * 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
US11075145B2 (en) * 2019-05-16 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including through die via and manufacturing method thereof

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060175697A1 (en) * 2005-02-02 2006-08-10 Tetsuya Kurosawa Semiconductor device having semiconductor chips stacked and mounted thereon and manufacturing method thereof
US8093617B2 (en) 2006-08-29 2012-01-10 Commissariat à l'Energie Atomique Bare microelectronic chip provided with a recess forming a housing for a wire element constituting a flexible mechanical support, fabrication process and microstructure
US8471773B2 (en) 2007-06-21 2013-06-25 Commissariat A L'energie Atomique Assembly of radiofrequency chips
US20110001237A1 (en) 2008-03-06 2011-01-06 Commissariat A L'energie Atomique Et Aux Energies Alternatives Assembly of a wire element with a microelectronic chip with a groove comprising at least one bump securing the wire element
US8723312B2 (en) 2008-03-06 2014-05-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Assembly of a wire element with a microelectronic chip with a groove comprising at least one bump securing the wire element
US20150318409A1 (en) 2009-12-09 2015-11-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Assembly for housing wire elements
US8782880B2 (en) 2010-05-25 2014-07-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Apparatus for assembling chip devices on wires
US8814054B2 (en) 2010-06-24 2014-08-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Inclusion of chip elements in a sheathed wire
US20150230336A1 (en) 2012-09-17 2015-08-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Cap for a chip device having a groove, device provided with said cap, assembly consisting of the device and a wire element, and manufacturing method thereof
US9443782B1 (en) * 2015-08-11 2016-09-13 Freescale Semiconductor, Inc. Method of bond pad protection during wafer processing
WO2018138437A1 (fr) 2017-01-30 2018-08-02 Primo1D Procede d'insertion d'un fil dans une rainure d'une puce de semi-conducteur, et equipement pour la mise en œuvre d'un tel procede

Also Published As

Publication number Publication date
FR3103630B1 (fr) 2022-06-03
FR3103630A1 (fr) 2021-05-28
CN114730716A (zh) 2022-07-08
US20230130127A1 (en) 2023-04-27
DE112020005737T5 (de) 2022-11-10

Similar Documents

Publication Publication Date Title
WO2021099713A1 (fr) Procede de fabrication d'une puce fonctionnelle adaptee pour etre assemblee a des elements filaires
EP2162907B1 (fr) Dispositif comportant des composants encastrés dans des cavités d'une plaquette d'accueil et procédé correspondant
EP2054929B1 (fr) Procede de fabrication collective de modules electroniques 3d
EP0638933B1 (fr) Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant
EP2192612B1 (fr) Procédé pour empiler et interconnecter des circuits intégrés
EP2148366B1 (fr) Dispositif multi composants intégrés dans une matrice
FR2704690A1 (fr) Procédé d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procédé et application à l'interconnexion de pastilles en trois dimensions.
FR2910707A1 (fr) Capteur d'image a haute densite d'integration
EP2816597A2 (fr) Procédé de réalisation d'un dispositif microélectronique mécaniquement autonome
FR2857157A1 (fr) Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
FR2946795A1 (fr) Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
FR2990297A1 (fr) Empilement de structures semi-conductrices et procede de fabrication correspondant
FR2990565A1 (fr) Procede de realisation de detecteurs infrarouges
EP2406815A1 (fr) Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
EP3035378B1 (fr) Procédé de transformation d'un dispositif électronique utilisable dans un procédé de collage temporaire d'une plaque sur une poignée et dispositif électronique fabriqué par le procédé
EP2684434B1 (fr) Procédé d'interconnexion par retournement d'un composant électronique
FR2987173A1 (fr) Procede de realisation d'une microbatterie
EP2162908B1 (fr) Procédé de réalisation d'un dispositif électronique reconstitué et dispositif électronique reconstitué correspondant
EP3809467B1 (fr) Procédé de mise en courbure collective d'un ensemble de puces eléctroniques
EP3533084B1 (fr) Système électronique comportant une puce électronique formant boîtier et procédé de fabrication
EP4268284B1 (fr) Procédé de mise en courbure collective de composants microelectroniques comportant un report des composants microelectroniques alors assemblés à une poignée temporaire
FR2809533A1 (fr) Microsysteme monolithique a mosaique de composants
EP2162915B1 (fr) Procédé de réalisation de via dans un substrat reconstitué et dispositif correspondant
FR3050865A1 (fr) Procede de realisation d'interconnexions conductrices sur un substrat et interconnexions ainsi obtenues
WO2008012481A1 (fr) Procédé de fabrication d'un circuit intégré encapsulé et circuit intégré encapsulé associé

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20816267

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 20816267

Country of ref document: EP

Kind code of ref document: A1