[go: up one dir, main page]

WO2019030887A1 - 電気光学装置およびその製造方法 - Google Patents

電気光学装置およびその製造方法 Download PDF

Info

Publication number
WO2019030887A1
WO2019030887A1 PCT/JP2017/029052 JP2017029052W WO2019030887A1 WO 2019030887 A1 WO2019030887 A1 WO 2019030887A1 JP 2017029052 W JP2017029052 W JP 2017029052W WO 2019030887 A1 WO2019030887 A1 WO 2019030887A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electro
bank
optical device
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2017/029052
Other languages
English (en)
French (fr)
Inventor
久雄 越智
亨 妹尾
純平 高橋
剛 平瀬
通 園田
越智　貴志
松井　章宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to US16/467,632 priority Critical patent/US10516012B2/en
Priority to PCT/JP2017/029052 priority patent/WO2019030887A1/ja
Publication of WO2019030887A1 publication Critical patent/WO2019030887A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/04—Sealing arrangements, e.g. against humidity
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements

Definitions

  • the present invention relates to an electro-optical device and a method of manufacturing the same.
  • An electro-optical element such as an electro luminescence (hereinafter referred to as "EL") element is generally susceptible to moisture, oxygen and the like.
  • EL electro luminescence
  • a method of sealing the electro-optical element with a sealing film including a resin layer is known.
  • the resin is liquid and has the property of spreading out.
  • Patent Document 1 when the resin layer is formed by using, for example, an inkjet method or the like, a plurality of frame-like banks surrounding the planarizing layer provided with the electro-optical element are formed, It is disclosed to control the wetting and spreading of the resin for sealing the element.
  • the resin for example, an ink material dropped onto the planarizing layer by an inkjet method or the like easily wets and spreads once it flows down from the planarizing layer.
  • the resin is likely to stop flowing on the upper surface of the planarization layer 13 without flowing down from the upper surface of the planarization layer due to surface tension. For this reason, the resin may not reach the frame-like bank.
  • the present invention has been made in view of the above problems, and an object thereof is to provide an electro-optical device capable of preventing a decrease in reliability due to a lack of coverage of foreign matter, and a method of manufacturing the same. .
  • an electro-optical device includes a circuit substrate provided with a planarization layer on the surface, and at least one electro-optical element provided on the planarization layer.
  • a sealing film for sealing the electro-optical element including at least a resin layer, and a frame-like bank surrounded by the resin layer and surrounding the planarization layer, and the plan view Asperities are provided on the peripheral end of the planarizing layer facing the frame-like bank.
  • a method of manufacturing an electro-optical device includes a circuit substrate provided with a planarization layer on the surface, and at least one electricity provided on the planarization layer.
  • Electro-optic comprising an optical element, a sealing film for sealing the electro-optical element including at least a resin layer, and a frame-like bank surrounded by the resin layer and surrounding the planarizing layer 1.
  • a method of manufacturing an apparatus comprising: a concavo-convex forming step of forming concavities and convexities in plan view on a peripheral end of the planarizing layer; and a frame-like bank forming step of forming the frame-like bank surrounding the planarizing layer.
  • a resin layer forming step of forming the resin layer covering the inside of the frame-like bank, and the resin layer forming step includes a resin dropping step of dropping a liquid resin onto the planarization layer.
  • the resin used for the resin layer tends to flow down from the planarizing layer. Therefore, the resin can easily reach the frame-like bank, and the inside of the frame-like bank can be easily covered with the resin layer. For this reason, it is possible to provide an electro-optical device capable of preventing a decrease in reliability caused by insufficient coverage of foreign matter, and a method of manufacturing the same.
  • FIG. 1 is a plan view showing a schematic configuration of a main part of an electro-optical device according to Embodiment 1 of the present invention.
  • FIG. 1 is a cross-sectional view showing a schematic configuration of a main part of an electro-optical device according to Embodiment 1 of the present invention.
  • (A) is a top view which shows schematic structure of the area
  • FIGS. 7A to 7E are cross-sectional views showing the method of manufacturing the electro-optical device according to Embodiment 1 of the present invention in the order of steps.
  • FIG. 7 is a perspective view showing a schematic configuration of a region shown by frame in FIG. 1 in the resin layer forming step of the electro-optical device according to Embodiment 1 of the present invention.
  • FIG. 6B is a plan view showing a schematic configuration in the vicinity of an end portion of the planarization layer of the electro-optical device shown in FIG.
  • FIG. 7B is a plan view showing still another example of the concavo-convex structure at the end of the planarizing layer in the main part of the electro-optical device according to Embodiment 1 of the present invention, and FIG. It is a BB arrow directional cross-sectional view.
  • FIG. 7 is another plan view showing a schematic configuration of a main part of an electro-optical device according to Embodiment 2 of the present invention.
  • (A) is a top view which shows schematic structure of the principal part of the electro-optical apparatus concerning Embodiment 3 of this invention
  • (b) is a top view which shows schematic structure of the area
  • FIG. 7 is a cross-sectional view showing a schematic configuration of a main part of an electro-optical device according to Embodiment 3 of the present invention.
  • Embodiment 1 An embodiment of the present invention will be described below with reference to (a) and (b) of FIGS.
  • FIG. 1 is a plan view schematically showing a schematic configuration of a main part of the electro-optical device 1 according to the present embodiment.
  • FIG. 2 is a cross-sectional view showing a schematic configuration of a main part of the electro-optical device 1 according to the present embodiment. Note that FIG. 2 corresponds to a cross-sectional view taken along line AA of the electro-optical device 1 shown in FIG.
  • FIG. 2 shows a case where the electro-optical device 1 according to this embodiment is an organic EL display device including an OLED (Organic Light Emitting Diode) element 34 called an organic EL element as an electro-optical element.
  • OLED Organic Light Emitting Diode
  • the electro-optical device 1 may be a flexible device having bendable flexibility, or may be a rigid device that can not be bent.
  • the electro-optical device 1 includes a circuit substrate 10 (support), and an OLED device layer 30 including an OLED device 34 (electro-optical device) provided on the circuit substrate 10.
  • OLED device portion, electro-optical element layer, anchor portion 40, and sealing film 50 are provided.
  • a cover (not shown) may be provided on the sealing film 50, for example, via an adhesive layer (not shown).
  • circuit board 10 The circuit substrate 10 is provided on the insulating substrate 11 (base layer) having an insulating property, the TFT layer 12 (driving element layer, driving element portion) provided on the insulating substrate 11, and the TFT layer 12 And a planarization layer 13 (interlayer insulating film).
  • the insulating substrate 11 may be, for example, a flexible laminated film in which a bottom film, a resin layer, and a barrier layer (not shown) are provided in this order, and is a glass substrate, a plastic substrate, or a plastic film It is also good.
  • the TFT layer 12 includes a circuit portion 20 in which a TFT 25 (driving element) for driving the OLED element 34 and a plurality of wires (not shown) are formed, each wire in the circuit portion 20 and each electrode in the TFT 25 (gate electrode G, It is a circuit layer which has the inorganic insulating layer 22 * 23 * 24 which protects source electrode S and drain electrode D).
  • the wirings include, for example, wirings such as a plurality of gate wirings, a plurality of source wirings, a plurality of capacitance wirings, and a plurality of second electrode connection wirings.
  • the inorganic insulating layers 22, 23 and 24 are formed, for example, to cover the entire one surface of the insulating substrate.
  • the TFT layer 12 includes a plurality of island-shaped semiconductor layers 21, an inorganic insulating layer 22 (gate insulating film), a first wiring layer, an inorganic insulating layer 23 (first passivation film), a second wiring layer, and an inorganic insulating layer.
  • the layer 24 (second passivation film) and the third wiring layer have a configuration laminated in this order.
  • a terminal portion TM (see FIG. 1) having a plurality of terminals (terminal electrodes) for external connection is provided.
  • the first wiring layer includes, for example, a plurality of gate electrodes G, a plurality of gate wirings (not shown) connected to the plurality of gate electrodes G, and the like.
  • the second wiring layer includes, for example, a plurality of capacitor lines.
  • the third wiring layer is connected to, for example, a plurality of source electrodes S, a plurality of source wirings (not shown) connected to the plurality of source electrodes S, a plurality of drain electrodes D, and the second electrode 33 of the OLED element 34 And a plurality of second electrode connection wires (not shown) and the like.
  • the gate wiring and the source wiring cross each other so as to be orthogonal to each other in plan view.
  • An area surrounded by a gate wiring and a source wiring in a lattice shape is a pixel 2, and one picture element is formed by a set of the pixels 2 of each color.
  • Each pixel 2 is provided with a TFT 25.
  • the TFT 25 includes the semiconductor layer 21, the gate electrode G, the inorganic insulating layer 22, the source electrode S, and the drain electrode D.
  • the TFT 25 may have a bottom gate structure.
  • the planarization layer 13 is provided on the TFT layer 12 so as to cover the circuit unit 20. Thereby, the planarization layer 13 planarizes the steps on the TFT 25 and the third wiring layer.
  • the circuit unit 20 and the planarization layer 13 are provided from the active area DA to the non-active area NA.
  • the active area DA is an area (area surrounded by the bank 35) in which the OLED element 34 is provided, and in the present embodiment, a pixel area (display area) in which a plurality of pixels 2 are provided.
  • the non-active area NA is a peripheral area (frame area) surrounding the periphery of the active area DA.
  • slits 13a for preventing moisture infiltration into the TFT 25 and the OLED element 34 in the active area DA are formed in the planarizing layer 13 in a frame shape in plan view so as to surround the active area. It is done.
  • the reliability of the electro-optical device 1 can be improved by dividing the planarization layer 13 and cutting the path of water penetration.
  • the terminal portion TM is provided in a part of the non-active area NA.
  • the gate wiring and the source wiring are each connected to a terminal (not shown) in the terminal portion TM via a lead wiring (not shown).
  • the lead-out wiring and a second electrode connection portion (not shown) for connecting the second electrode connection wiring and the second electrode 33 extended from the active area DA are provided in the non-active area NA.
  • a source wire may be used for the second electrode connection wire.
  • the semiconductor layer 21 is made of, for example, low temperature polysilicon (LTPS) or an oxide semiconductor.
  • the inorganic insulating layer 22 can be formed of, for example, a silicon oxide (SiOx) film, a silicon nitride (SiNx) film, or a laminated film thereof formed by a CVD method.
  • the first wiring layer, the second wiring layer, the third wiring layer, and the terminal portion TM are, for example, aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium It is comprised by single layer film or laminated film of metals, such as (Ti) and copper (Cu).
  • the planarization layer 13 can be made of, for example, a photosensitive resin such as polyimide resin or acrylic resin.
  • the OLED element layer 30 is provided on the planarization layer 13.
  • the OLED element layer 30 includes a first electrode 31 (lower electrode), an organic EL layer 32 (functional layer) formed of an organic layer including at least a light emitting layer formed on the first electrode 31, and an organic EL layer 32.
  • the second electrode 33 (upper electrode) formed in the second embodiment and the banks 35 and 36.
  • the first electrode 31, the organic EL layer 32, and the second electrode 33 constitute an OLED element 34 (light emitting element) which constitutes each pixel 2.
  • the layers between the first electrode 31 and the second electrode 33 are collectively referred to as the organic EL layer 32.
  • the first electrode 31 is formed on the planarization layer 13 in the active area DA.
  • the first electrode 31 injects (provides) holes into the organic EL layer 32, and the second electrode 33 injects electrons into the organic EL layer 32.
  • the first electrode 31 is a pattern electrode (for example, a pattern anode) patterned in an island shape for each pixel 2.
  • the second electrode 33 is a solid common electrode (for example, common cathode) provided commonly to the respective pixels 2.
  • the first electrodes 31 are electrically connected to the TFTs 25 through the contact holes 13 b formed in the planarization layer 13 in each pixel 2.
  • the second electrode 33 is electrically connected to the second electrode connection wiring at the second electrode connection portion.
  • the bank 35 is formed on the planarization layer 13 in the active area DA.
  • the bank 36 is formed on the planarization layer 13 in the non-active area NA.
  • the banks 35 are provided, for example, in a grid shape in plan view so as to cover the peripheral portion (that is, each edge portion) of the first electrode 31 and have an opening 35 a that exposes a portion of the first electrode 31. It is done.
  • the bank 35 functions as an edge cover that prevents the electrode concentration and the organic EL layer 32 from being thin and shorting with the second electrode 33 at the peripheral portion of the first electrode 31.
  • the opening 35 a of the bank 35 is the light emitting area of each pixel 2.
  • the bank 35 also functions as an element separation layer (pixel separation layer) for separating the OLED elements 34 so that current does not leak to the adjacent OLED elements 34 (pixels 2).
  • the banks 36 are each formed in a frame shape so as to surround the active area DA.
  • the bank 36 functions as a resistance when the ink material 152 (see FIG. 5D and FIG. 6, liquid resin, ink jet material) as the material of the resin layer 52 passes through the bank 36.
  • the bank 36 gradually reduces the flow speed of the ink material 152 when forming the resin layer 52 in the sealing film 50, and regulates the wetting and spreading of the ink material 152.
  • the bank 36 may be formed in a continuous frame shape, or may be formed in an intermittent frame shape.
  • the bank 36 comprises, for example, a plurality of dot-like banks provided apart from one another, and each dot-like bank has a configuration in which a plurality of rows are arranged in an intermittent frame. It is also good. In this case, it is desirable that the banks 36 have a configuration in which dot-like banks in adjacent rows are arranged in a zigzag form in a plan view.
  • the bank 36 prevents the deposition mask used for deposition of the layer (for example, the organic EL layer 32) to be deposited in the active area DA from coming into contact with the surface of the deposition substrate on which the deposition is performed.
  • the deposition mask functions as a spacer (support) that supports the deposition mask in a state of being separated from the deposition target substrate.
  • a photosensitive resin can be used for the banks 35 and 36.
  • a transparent conductive film such as ITO (indium tin oxide) or IZO (indium zinc oxide) or a metal thin film such as Au (gold), Pt (platinum), Ni (nickel) or the like Is used.
  • the second electrode 33 contains a metal having a small work function such as Li (lithium), Ce (cerium), Ba (barium), Al (aluminum) or the like for the purpose of injecting electrons into the light emitting layer. Alloys such as magnesium alloys (MgAg etc.), aluminum alloys (AlLi, AlCa, AlMg etc.) are used.
  • the blocking portion 40 is provided so as to surround the planarization layer 13 provided with the OLED element 34.
  • the blocking portion 40 is a blocking portion (ink material stopper) that blocks the ink material 152 used for the resin layer 52 in the sealing film 50 to stop the flow of the ink material 152.
  • the anchor portion 40 includes a frame-shaped first bank 41 and a frame-shaped second bank arranged in a double frame.
  • the first bank 41 is provided on the outside of the planarization layer 13 so as to face the planarization layer 13 so as to surround the planarization layer 13 on which the OLED elements 34 are provided.
  • the second bank 42 is provided outside the first bank 41 so as to surround the first bank 41.
  • the first bank 41 and the second bank 42 are each formed in a frame shape consisting of continuous lines.
  • the inside of the first bank 41 is covered with a resin layer 52.
  • the peripheral portion of the resin layer 52 is in contact with the first bank 41.
  • the edge of the resin layer 52 is defined by the first bank 41.
  • the second bank 42 is formed such that the height of the second bank 42 is higher than the height of the first bank 41.
  • the height of the second bank 42 refers to the upper surface of the circuit board 10 (in other words, the surface of the base layer on which the first bank 41 and the second bank 42 are provided, in the example shown in FIG. The height from the surface) to the upper surface of the second bank 42 is shown.
  • the height of the first bank 41 indicates the height from the upper surface of the circuit board 10 to the upper surface of the first bank 41.
  • the material of the first bank 41 and the second bank 42 is not particularly limited, but, for example, the same material as the planarization layer 13 or the banks 35 and 36 can be used. Thus, the first bank 41 and the second bank 42 can be formed simultaneously with the planarization layer 13 or the banks 35 and 36.
  • the first bank 41 a bank made of the same material as the banks 35 and 36 is formed.
  • the second bank 42 a two-tiered bank is formed on the lower layer bank 42a made of the same material as the planarization layer 13 and the upper layer bank 42b made of the same material as the banks 35 and 36 is stacked.
  • the end faces of these banks (that is, the banks 35 and 36, the first bank 41, and the second bank 42) and the planarizing layer 13 have, for example, a forward taper in order to improve the coverage of the formation surface on which they are formed. It is preferable that it is a shape. For this reason, for example, a positive photosensitive resin such as an acrylic resin or a polyimide resin is preferably used for the bank and the planarization layer 13.
  • a positive photosensitive resin such as an acrylic resin or a polyimide resin is preferably used for the bank and the planarization layer 13.
  • the first bank 41 and the second bank 42 are illustrated taking as an example the case where the active area DA is enclosed in a double manner.
  • the anchor portion 40 may further include at least one frame-shaped bank outside the second bank 42, and may surround the active area DA more than three times.
  • the sealing film 50 includes a resin layer 52, and a first inorganic layer 51 and a resin layer 52 sandwiching the resin layer 52.
  • the first inorganic layer 51 and the second inorganic layer 53 are provided so as to overlap each other in plan view so as to seal the resin layer 52 therebetween.
  • the first inorganic layer 51 and the second inorganic layer 53 have a moistureproof function to prevent the entry of water, and as a barrier layer to prevent the deterioration of the electro-optical element (the OLED element 34 in the example shown in FIG. 1) by water or oxygen. Function.
  • the resin layer 52 is used as a buffer layer (stress relaxation layer).
  • the resin layer 52 is formed by stress relaxation of the first inorganic layer 51 and the second inorganic layer 53 where the film stress is large, planarization by filling in a step or foreign matter on the surface of the OLED element layer 30 which is an electro-optical element layer, Fill in the hole.
  • the resin layer 52 suppresses the generation of a crack in the second inorganic layer 53 when the second inorganic layer 53 is laminated by planarizing the base of the second inorganic layer 53.
  • Each of the first inorganic layer 51 and the second inorganic layer 53 can be formed of, for example, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a stacked film thereof formed by CVD.
  • the resin layer 52 is a translucent organic insulating film thicker than the first inorganic layer 51 and the second inorganic layer 53.
  • the resin layer 52 is formed by, for example, applying the ink material 152 in a region surrounded by the first bank 41 on the first inorganic layer 51 by an inkjet method or the like, and curing it by UV curing or the like.
  • photosensitive resin such as an acrylic resin, an epoxy resin, a silicone resin, is mentioned, for example.
  • a cover body may be provided on the sealing film 50 via an adhesive layer (not shown).
  • the cover body is a functional layer having at least one of a protective function, an optical compensation function, and a touch sensor function.
  • the cover may be a protective film that functions as a support when a carrier substrate such as a glass substrate is peeled off, or may be a hard coat layer such as a hard coat film, such as a polarizing film and a touch sensor film It may be a functional film.
  • FIG. 3A is a plan view showing a schematic configuration of a region R1 indicated by a frame in FIG. 1 in the electro-optical device 1 before formation of a sealing film
  • FIG. 3B is the above-mentioned region R1. It is a perspective view which shows the SEM (scanning electron microscope) photograph of the edge part of the planarization layer 13 in.
  • a concavo-convex structure having a concave portion 131 and a convex portion 132 at the end of the planarizing layer 13 in plan view shows the planarizing layer 13. It is provided facing the surrounding 1st bank 41. As shown in FIG. In other words, in the surface facing the first bank 41 in the planarizing layer 13 (that is, each end face of the planarizing layer 13), the direction (that is, the direction perpendicular to the film thickness (layer thickness) direction of the planarizing layer 13). An indented structure having a recessed portion 131 recessed in the in-plane direction) and a convex portion 132 projecting in the in-plane direction is provided. It is desirable that the uneven structure be provided over the entire peripheral portion of the planarization layer 13 (that is, over the entire circumference). In addition, it is desirable that the concave portion 131 and the convex portion 132 be provided regularly.
  • the above-mentioned concavo-convex structure is a zigzag shape (triangular wave shape), and the case where the concave portion 131 and the convex portion 132 respectively have a triangular shape is taken as an example. It shows.
  • the shapes of the concave portion 131 and the convex portion 132 in other words, the shapes of the above-described concavo-convex structure are not particularly limited.
  • FIGS. 4A and 4B are plan views showing another example of the concavo-convex structure of the end portion of the planarization layer 13 in the electro-optical device 1 according to the present embodiment.
  • corrugated structure may be a comb-tooth shape (rectangular wave shape) which the recessed part 131 and the convex part 132 each have square shape.
  • the concavo-convex structure may be a wave (for example, a sine wave) in which the concave portion 131 and the convex portion 132 each have a curved shape (arc shape).
  • the concave portion 131 and the convex portion 132 may each have a polygonal shape which is equal to or more than a triangle, or a shape which forms a part thereof.
  • the taper angle of the recess 131 in a plan view and the taper angle of the protrusion 132 in a plan view are not particularly limited. Further, the distance from the bottom of the recess 131 to the tip of the protrusion 132 in plan view (in other words, the depth of the recess 131 in plan view, the length of the protrusion 132 in plan view) is not particularly limited. Further, the width of the concave portion 131 and the width of the convex portion 132 and the pitch between the adjacent concave portions 131 and the pitch between the adjacent convex portions 132 in a plan view are not particularly limited. Furthermore, the distance from the tip of the protrusion 132 in plan view or the bottom of the recess 131 in plan view to the first bank 41 is not particularly limited.
  • the pattern resolution of the flattening layer 13 is taken into consideration for the distance from the tip of the convex portion 132 to the first bank 41 in plan view (in other words, the shortest distance between the flattening layer 13 and the first bank 41). If it is, it is desirable that it is 4.5 micrometers or more. However, when the shortest distance between the planarization layer 13 and the first bank 41 is increased, the width of the non-active area NA is increased accordingly, and the electro-optical device 1 is increased in size. Therefore, it is desirable that the shortest distance between the planarization layer 13 and the first bank 41 be, for example, in the range of 100 ⁇ m or less.
  • the end face of the planarization layer 13 preferably has a forward tapered shape.
  • the inclination angle (minimum inclination angle) is determined by the positional relationship between the wiring of a gate driver (not shown) provided below the planarization layer 13 and the edge of the planarization layer 13.
  • the active area DA of the electro-optical device 1 has a rectangular shape in which four corners (corner portions) are curved.
  • the planarizing layer 13, the banks 35 and 36, the first bank 41, and the second bank 42 are formed in a quadrangular shape with curved four corners whose outer shapes are substantially similar to the outer shape of the active area DA. ing.
  • the planarization layer 13 In the case where the active area DA is a polygon having a triangle or more (each corner may be curved), the planarization layer 13, the banks 35 and 36, the first bank 41, and the second bank 42 The outer shape thereof is formed into a polygonal shape in which each corner is curved, having a shape substantially similar to the outer shape of the active area DA.
  • the linear distance from the end of the planarization layer 13 to the inner wall of the first bank 41 is determined by the peripheral portion of the planarization layer 13 It can be constant over the whole (that is, around the circumference).
  • the linear distance from the end of the active area DA to the inner wall of the first bank 41 can be made constant over the entire periphery of the active area DA.
  • the present embodiment is not limited to this, and respective corner portions of the active area DA, the flattening layer 13, the banks 35 and 36, the first bank 41, and the second bank 42 are formed at right angles. May be Also, the active area DA, the planarizing layer 13, the banks 35 and 36, the first bank 41, and the second bank 42 have a shape having at least one corner (for example, at least one corner). It may have an irregular shape or a polygonal shape of triangle or more.
  • FIGS. 5A to 5E are cross-sectional views showing the method of manufacturing the electro-optical device 1 according to the present embodiment in the order of steps.
  • FIG. 6 is a perspective view showing a schematic configuration of a region shown by frame in FIG. 1 in the resin layer forming process of the electro-optical device 1 according to the present embodiment.
  • FIG. 7A shows a problem of a comparative electro-optical device using a planarizing layer 13 ′ whose end has no concavo-convex structure instead of the planarizing layer 13 whose end has a concavo-convex structure.
  • 7B is a plan view showing a schematic configuration in the vicinity of an end portion of a planarization layer 13 ′ of the electro-optical device shown in FIG. 7A.
  • the illustration of the first inorganic layer 51 is omitted in (a) and (b) of FIGS. 6 and 7.
  • the circuit board 10 is formed on the insulating board
  • the circuit board formation step includes a drive element layer formation step and a planarization layer formation step.
  • the TFT layer 12 including the TFT 25 and the circuit portion 20 including a plurality of wirings is formed as the driving element layer on the insulating substrate 11 by a known method (driving element layer forming step ). Thereafter, a photosensitive resin 130 is applied on the TFT layer 12 by a known method.
  • planarizing layer 13 made of the photosensitive resin 130 and the lower layer bank 42a of the second bank 42 are patterned by photolithography or the like (planarizing layer forming step including concavo-convex forming step and lower layer bank forming step).
  • a mask M (photomask) having an opening MA, a light shielding portion M1, and a halftone portion M2 is used for the pattern formation.
  • FIG. 5A for example, a case where a positive photosensitive resin 130 is used as the material of the planarizing layer 13 and the lower layer bank 42a is illustrated.
  • the opening MA is provided in the region of the photosensitive resin 130 on the insulating substrate 11 other than the region where the planarization layer 13 and the lower layer bank 42a are formed, and in the planarization layer 13 where the slits 13a and the contact holes 13b are formed. It is provided facing each other.
  • the light shielding portion M1 is a formation region of the planarization layer 13 except the slit 13a, the contact hole 13b, and the concavo-convex structure formation region of the end of the planarization layer 13 in the photosensitive resin 130, and the formation region of the lower layer bank 42a Is covered.
  • the halftone portion M2 covers the uneven structure forming region of the end portion of the planarization layer 13 in the photosensitive resin 130.
  • the photosensitive resin 130 When the photosensitive resin 130 is irradiated with light such as UV light through the mask M, the light transmitted through the opening MA and the halftone portion M2 is irradiated to the photosensitive resin 130. As a result, the area of the photosensitive resin 130 facing the opening MA is exposed, and the area facing the halftone portion M2 is half exposed.
  • planarization layer 13 made of the photosensitive resin 130 and the lower layer bank 42 a are simultaneously patterned.
  • the circuit board 10 is formed by the above method.
  • planarizing layer 13 and the lower layer bank 42a may be formed by etching, double exposure, etc., or different layers may be used for the planarizing layer 13 and the lower layer bank 42a. It may be formed in a separate step.
  • the electro-optical device 1 is a flexible device, first, a resin layer and a barrier layer are formed in this order on a not-shown carrier substrate having translucency such as a glass substrate (for example, mother glass). Thereafter, the TFT layer 12 and the planarization layer 13 are sequentially formed on the barrier layer as described above.
  • a resin layer and a barrier layer are formed in this order on a not-shown carrier substrate having translucency such as a glass substrate (for example, mother glass).
  • the TFT layer 12 and the planarization layer 13 are sequentially formed on the barrier layer as described above.
  • an OLED layer 30 including an OLED element 34 is formed on the circuit substrate 10 as an electro-optical element layer including an electro-optical element (electro-optical element formation step).
  • the electro-optical element layer may be formed by a known method according to the type of the electro-optical element. For example, as described above, when the electro-optical element is the OLED element 34 and the electro-optical device 1 is a full-color organic EL display device, first, on the planarizing layer 13, a known method such as sputtering is used. The 1 electrode 31 is pattern-formed in matrix form (1st electrode formation process). Thereafter, an organic film (not shown) made of, for example, a positive photosensitive resin or the like such as an acrylic resin or a polyimide resin is formed on the circuit board 10 so as to cover the first electrode 31.
  • a positive photosensitive resin or the like such as an acrylic resin or a polyimide resin
  • the banks 35 and 36 made of the organic film, the first bank 41, and the upper layer bank 42b of the second bank 42 are patterned by photolithography or the like (bank forming step).
  • the organic EL layer 32 which is a functional layer including a light emitting layer, is separately deposited corresponding to each pixel 2 so that the light emitting layer of each color covers the region surrounded by the bank 35 (functional layer Formation process).
  • the second electrode 33 is formed on the entire surface of the active area DA in the circuit board 10 so as to cover the organic EL layer 32 and the bank 35, and electrically connected to the second electrode connection wiring of the second electrode connection portion. (2nd electrode formation process). Thereby, the OLED element layer 30 including the OLED element 34 can be formed on the circuit substrate 10 as an electro-optical element layer.
  • the banks 35 and 36 and the upper layer bank 42b of the first bank 41 and the second bank 42 may be formed in the same layer at the same time using the same material, and different materials or different masks are used. It may be formed in a separate step using In other words, an edge cover forming process for forming the bank 35 functioning as an edge cover, a first frame forming bank forming process for forming the frame-like bank 36, and a second frame forming the first bank 41
  • the third bank forming step of forming the second bank 42 provided with the upper layer bank 42b may be performed simultaneously, for example, using different masks (photo masks). , May be performed at different times. Note that when these steps are performed at different timings, different materials can be used for the respective materials.
  • the sealing film forming step includes a first inorganic layer forming step, a resin layer forming step, and a second inorganic layer forming step.
  • the first inorganic layer 51 made of silicon nitride or silicon oxide or the like is formed on the circuit substrate 10 on which the OLED element layer 30 is formed.
  • a film is formed by CVD (Chemical Vapor Deposition: chemical vapor deposition) or the like over the entire surface of the active area DA and the non-active area NA except on the portion TM (first inorganic layer forming step).
  • an ink material 152 serving as a material of the resin layer 52 is applied by the ink jet method or the like over the entire area surrounded by the banks 35 (that is, the active area DA shown in FIG. 2) Dropping step).
  • the ink material 152 tends to stop on a flat surface.
  • the end of the planarizing layer 13 ' is linear as in the comparative electro-optical device shown in FIG. 7A, the ink material 152 has the action of gravity due to the action of surface tension. Until the action is exceeded, as shown by the solid line in FIG. 7A, the edge of the upper surface of the planarizing layer 13 continues without falling down from the upper surface of the planarizing layer 13.
  • the foreign material 301 can be The ink material 152 can be covered and flattened with a resin layer 52 formed by curing.
  • FIGS. 7A and 7B when the end of the planarizing layer 13 ′ is linear, it is shown in FIG. 7A as a solid line and as shown in FIG. 7B. As such, the ink material 152 is blocked at the end of the planarization layer 13 ′ and tends to stop flowing on the planarization layer 13 ′. If the flow of the ink material 152 stops on the planarization layer 13 ′ and does not reach the first bank 41, an area where the foreign material 301 can not be covered and planarized by the resin layer 52 is generated.
  • the planarizing layer 13 of the electro-optical device 1 is provided with the concavo-convex structure at the end, so that each edge (each side, each edge) of the planarizing layer 13 in plan view
  • the end to the end is not formed as a continuous straight line, and the portion connected by the straight line is shorter than in the past.
  • the ink material 152 dropped from the ink jet head 201 in the ink jet coating apparatus onto the upper surface of the planarizing layer 13 first reaches the concave portion 131 and the concave portion It flows down from 131.
  • the recess 131 functions as an ink flow inducing portion that induces the flow of the ink material 152 downward from the upper surface of the planarization layer 13.
  • the ink material 152 flows, spreads and overlaps, and is planarized in the active area DA, but flows down from the planarizing layer 13 into the space between the planarizing layer 13 and the first bank 41, the space Spread wet in the department. Most of the ink material 152 that has spread in the space portion is blocked again by the first bank 41.
  • the ink material 152 is irradiated with UV (ultraviolet) light to cure the ink material 152 (resin curing step in the resin layer forming step). Thereby, the resin layer 52 made of the ink material 152 is formed (resin layer forming step).
  • an inorganic insulating film made of silicon nitride, silicon oxide or the like is formed on the first inorganic layer 51 by CVD or the like so as to cover the resin layer 52.
  • the second inorganic layer 53 is formed on the entire surface of the active area DA and the non-active area NA except on the terminal portion TM.
  • the sealing film 50 including the first inorganic layer 51, the resin layer 52, and the second inorganic layer 53 is formed.
  • a protective film or the like is attached on the sealing film 50 after the sealing film step, and laser irradiation is performed at the interface between the carrier substrate and the resin layer described above.
  • the carrier substrate is ablated.
  • the lower film is attached to the peeling surface of the carrier substrate, and then the electro-optical device 1 is singulated, if necessary.
  • FIG. 8 is a plan view showing still another example of the concavo-convex structure of the end of the planarizing layer 13 in the main part of the electro-optical device 1 according to the first embodiment
  • (b) of FIG. 8 is a cross-sectional view of the electro-optical device 1 shown in (a) of FIG.
  • illustration of things other than the planarization layer 13 is abbreviate
  • the upper surface of the planarization layer 13 is provided with a groove portion 133 which is recessed in the thickness direction of the planarization layer 13 and extends inward from the recess 131 in plan view. It may be done.
  • the groove part 133 has a bottom part which consists of the planarization layer 13, as shown to (b) of FIG. 8, and it is formed so that the recessed part 131 may become step shape by cross sectional view.
  • the present embodiment is not limited to this, and the groove portion 133 has a bottom portion formed of the base layer (in the present embodiment, the inorganic insulating layer 24) of the planarization layer 13, and the concave portion 131 has a plan view. It may be formed to be stepped. In other words, the planarization layer 13 may have a step-like recess in which at least one recess 133 is further formed in each recess 131.
  • the groove portion 133 can be formed simultaneously with the concave portion 131 and the convex portion 132 in the unevenness forming step in the planarization layer forming step. For example, by forming a half tone portion (not shown) in the mask M facing the groove portion 133 and having a light transmittance different from that of the half tone portion M2, the groove portion 133, the concave portion 131 and the convex portion 132 can be simultaneously formed. You may form.
  • mask M is used using a dedicated mask provided with an opening for forming groove portion 133. The exposure may be performed by changing the amount of exposure and performing the exposure, and then, developing may be performed to simultaneously form the groove portion 133, the concave portion 131, and the convex portion 132.
  • the groove forming process for forming the groove 133 may be performed simultaneously with the unevenness forming process as described above as long as it is performed at least before the resin layer forming process in the sealing film forming process. Separately, it may be performed later than the above-mentioned concavo-convex formation process by photolithography or the like.
  • the number of step portions at the end of the planarizing layer 13 can be increased, which functions as an ink flow inducing part. Therefore, the ink material 152 can be more easily dropped down from the planarization layer 13, and the ink material 152 can more easily reach the first bank 41.
  • the organic EL display device including the OLED element 34 as an electro-optical element has been described as an example.
  • the electro-optical device 1 according to the present embodiment is not limited to this.
  • the electro-optical element include an electro-optical element whose luminance and transmittance are controlled by a current, and an electro-optical element whose luminance and transmittance are controlled by a voltage.
  • an electro-optical device provided with a current control electro-optical device for example, an organic EL (Electro Luminescence: electro luminescence) display provided with an OLED (Organic Light Emitting Diode: organic light emitting diode) device, an inorganic light emitting diode device (inorganic EL EL display such as an inorganic EL display provided with an element), a QLED display provided with a QLED (Quantum-dot Light Emitting Diode) element, and the like.
  • an electro-optical element of voltage control a liquid crystal display element etc. are mentioned, for example.
  • the electro-optical device 1 is not limited to the image display device, and can be suitably used for a lighting device, an IC (Integrated Circuits) tag, an IC card, an electronic paper, and the like. Further, the electro-optical device 1 may have only one electro-optical element depending on the application. That is, the electro-optical device 1 may have at least one electro-optical element.
  • Second Embodiment Another embodiment of the present invention is described below mainly with reference to (a) and (b) of FIG. 9 and FIG.
  • differences from the first embodiment will be described, and the members having the same functions as the members described in the first embodiment will be denoted by the same reference numerals, and the description thereof will be omitted. Also in this embodiment, it is possible to carry out the same modification as in the first embodiment.
  • FIG. 9 is a plan view showing a schematic configuration of the main part of the electro-optical device 1 according to the present embodiment
  • (b) of FIG. 9 is a region shown by framed in (a) of FIG. It is a top view which shows schematic structure of R2.
  • FIG. 10 is another plan view showing a schematic configuration of the main part of the electro-optical device 1 according to the present embodiment.
  • the convex portion 141 is provided on the surface of the first bank 41 facing the planarizing layer 13.
  • the electro-optical device 1 according to the first embodiment is the same as the electro-optical device 1 according to the first embodiment except for the above.
  • the recessed part 131 and the convex part 132 each have square shape in the planarization layer 13.
  • the case where a comb-tooth-like (rectangular wave) concavo-convex structure is provided is illustrated as an example.
  • the shape of the uneven structure is not limited to this.
  • the active area DA, the planarizing layer 13, the banks 35, 36, the first bank 41, and the second bank 42 are respectively at four corners.
  • the case of having right-angled corners is illustrated as an example.
  • the four corners (in other words, each corner) of the active area DA, the planarizing layer 13, the banks 35 and 36, the first bank 41, and the second bank 42 may be curved. .
  • the ink material 152 is not sufficiently wet and spread, and a gap is easily generated between the ink material 152 and the ink material 152. .
  • each corner of the planarization layer 13 and the first bank 41 is perpendicular to each other between the four corners of the planarization layer 13 and the four corners of the first bank 41, each corner of the planarization layer 13
  • the linear distance to the inner wall of one bank 41 becomes long. Therefore, a gap is likely to be generated between the ink material 152 and the ink material 152 between the four corners of the planarization layer 13 and the four corners of the first bank 41, and a region not covered with the resin layer 52 may be generated.
  • the convex portion 141 protruding toward the first bank 41 is provided on the surface of the first bank 41 facing the planarizing layer 13.
  • the width of the space portion between the planarization layer 13 and the first bank 41 is narrowed, and the ink material 152 that has reached the convex portion 141 is the convex portion 141.
  • the ink material 152 flowing in the space portion is likely to be in contact with each other by changing the course or the like. Therefore, the ink material 152 easily spreads over the entire space, and the entire space can be reliably covered with the resin layer 52.
  • the width of the first bank 41 is expanded, and the ink material 152 is less likely to get over the first bank 41.
  • the convex portions 141 be provided at the four corners (the inner side of each corner) of the first bank 41.
  • the convex part 141 may be provided in parts other than four corners in the 1st bank 41, and as shown in FIG.
  • the convex portion 141 may be provided on the surface facing the passivation layer 13 over the entire circumference.
  • the case where the outer shape of the planarization layer 13 and the first bank 41 is a quadrilateral shape is described as an example.
  • the planarizing layer 13 and the first bank 41 have a shape having at least one corner in plan view (for example, an irregular shape having at least one corner or a polygonal shape of triangle or more)
  • the convex portion 141 has a rectangular shape in a plan view, and the plan view on the surface of the first bank 41 facing the planarizing layer 13
  • the shape of the convex portion 141 is not limited to the above shape, and like the convex portion 132, it may be a polygonal shape having a triangle or more or a part thereof, or may be a curved shape (arc shape). Good.
  • a curved wave-like unevenness such as a zigzag (triangular wave) or a sine wave may be provided including the convex portion 141,
  • An unevenness having a convex portion 141 formed of a polygon or a part of a polygon may be provided.
  • the convex part 132 and the convex part 141 may be provided facing each other, and may be provided alternately.
  • Embodiment 1 and 2 differ from Embodiments 1 and 2 in that differences from Embodiments 1 and 2 will be described, and members having the same functions as the members described in Embodiments 1 and 2 will be denoted by the same reference numerals, and the description thereof will be omitted. Do. Also in this embodiment, it is possible to carry out the same modification as in Embodiments 1 and 2.
  • FIG. 11A is a plan view showing a schematic configuration of the main part of the electro-optical device 1 according to the present embodiment
  • FIG. 11B is a region shown by frame in FIG. It is a top view which shows schematic structure of R3.
  • FIG. 12 is a cross-sectional view showing a schematic configuration of a main part of the electro-optical device 1 according to the present embodiment.
  • FIG. 12 corresponds to a cross-sectional view of the electro-optical device 1 shown in FIG.
  • the electro-optical device 1 according to the present embodiment is the same as the electro-optical device 1 according to the first and second embodiments except for the following points.
  • the electro-optical device 1 according to the present embodiment is shown in (a) and (b) of FIG. 11 and FIG. 12 instead of providing the concavo-convex structure facing the first bank 41 in the planarization layer 13 itself.
  • a plurality of banks 37 are formed to cover the planarizing layer 13 from the upper surface to the end surface of the peripheral end of the planarizing layer 13 in plan view so that the concavo-convex structure is formed on the peripheral end of the planarizing layer 13
  • An island-like (strip-like) resin layer is formed intermittently.
  • the peripheral end of the planarization layer 13 not covered by the bank 37 is the recess 131, and the tip of the bank 37 protruding toward the first bank 41 is the protrusion 132.
  • an uneven structure including the concave portion 131 and the convex portion 132 is formed at the peripheral end of the planarization layer 13.
  • the bank 37 can be simultaneously formed in the same layer as the bank 35 (edge cover), the bank 36, the first bank 41, and the upper layer bank 42b in the second bank 42 using the same material.
  • the concavo-convex forming process according to the present embodiment includes the bank forming process (edge cover forming process, first frame-like bank forming process, second frame-like bank forming process, and third frame-like bank Can be performed simultaneously with the formation step).
  • the edge cover forming step, the first frame-like bank forming step, the second frame-like bank forming step, and the third frame-like bank forming step are different masks. It may be performed at different timings using (photomask) or different materials.
  • the above-mentioned concavo-convex formation process is performed at least before the resin layer formation process in the above-mentioned sealing film formation process, at least one of the above-mentioned bank formation processes (for example, edge cover formation process) is performed simultaneously. It may be performed at a timing different from that of the bank formation step.
  • each edge (each side, each edge) of the planarization layer 13 is continuous from end to end in plan view It is not formed in a straight line, but the portion connected by a straight line is shorter than before.
  • the bank 37 is provided from the upper surface to the end face of the peripheral end of the planarizing layer 13, so that the ink material 152 colliding with the bank 37 easily flows down from the planarizing layer 13 along the bank 37. Therefore, also in the present embodiment, the same effect as that of the first embodiment can be obtained.
  • the electro-optical device (1) includes a circuit substrate (10) having a planarization layer (13) on its surface, and at least one electro-optical device (on the planarization layer)
  • the planarizing layer may be patterned so that the peripheral end portion has the unevenness in a plan view.
  • the electro-optical device according to aspect 3 of the present invention in the aspect 2, in the thickness direction of the planarizing layer, the electro-optical device according to aspect 3 extends inward from the concave portion (131) in the concavities and convexities in plan view.
  • a recessed groove (133) may be provided.
  • the asperities may have a zigzag shape in plan view.
  • the at least one electro-optical element includes a pattern electrode (first electrode 31) provided for each of the electro-optical elements, and The peripheral end is covered with an edge cover (bank 35) having an opening for exposing a part of the pattern electrode, and is made of the same material as the edge cover and provided in the same layer as the edge cover,
  • the planarizing layer wherein the plurality of island-like resin layers (banks 37) covering the planarizing layer from the top surface to the end face of the peripheral edge of the planarizing layer is not covered with the island-like resin layer in plan view
  • the peripheral end of the island is a recess (131), and the tip of the island-like resin layer protruding toward the frame-like bank is a protrusion (132), and the recess and the recess are formed in the peripheral end in plan view. From the convex part As the asperities are formed, they may be formed intermittently.
  • An electro-optical device is the electro-optical device according to any one of the first to fifth aspects, wherein in the frame-like bank, a plurality of projecting toward the planarizing layer is provided on the surface facing the planarizing layer.
  • the convex part (141) may be provided.
  • the planarizing layer and the frame-like bank each have a shape having at least one corner (for example, a polygon such as a quadrangle, triangle or more).
  • the convex portion (141) may be provided on the inner side of the corner portion of the frame-like bank.
  • the convex portion (141) may be provided in the frame-like bank so as to surround the planarizing layer.
  • a method of manufacturing an electro-optical device includes a circuit substrate (10) having a planarizing layer (13) on its surface, and at least one electro-optical element (on the planarizing layer) For example, a frame shape including an OLED element 34), at least a resin layer (52), a sealing film (50) for sealing the electro-optical element, and surrounding the planarization layer and having the inside covered with the resin layer
  • Forming resin forming a frame-like bank surrounding the planarizing layer, forming a frame-like bank (second frame-like bank forming process), and covering the resin covering the inside of the frame-like bank
  • Forming step, the above planarization layer comprises a resin dropping step of dropping a liquid resin (ink member 15
  • the planarizing layer is patterned so that the peripheral end has the asperities in plan view. Good.
  • the recessed portion (131) in the unevenness in plan view is formed on the upper surface of the planarizing layer at least before the resin layer forming step.
  • a recess forming step may be included to form a groove (133) recessed in the thickness direction of the planarizing layer, which extends inward.
  • the planarizing layer in the above aspect 10, in the step of forming asperities, is formed such that the peripheral end of the planarizing layer has the asperities in a zigzag shape. It may be patterned.
  • the method of manufacturing an electro-optical device includes, in the above aspect 9, an electro-optical element forming step of forming the at least one electro-optical element on the planarizing layer,
  • the forming step includes a pattern electrode forming step of forming a pattern electrode (first electrode 31) for each electro-optical element, and covers an outer peripheral portion of the pattern electrode and has an opening for exposing a part of the pattern electrode.
  • An edge cover forming step of forming an edge cover (bank 35), wherein at least at least the concavo-convex forming step among the concavo-convex forming step, the edge cover forming step, and the frame-like bank forming step;
  • the step of forming the edge cover is performed simultaneously, and in the step of forming the unevenness, the edge cover is made of the same material as the edge cover.
  • a plurality of island-like resin layers (banks 37) provided in the same layer and covering the planarizing layer from the upper surface to the end face of the peripheral end of the planarizing layer, in plan view, the island-like resin layers
  • the peripheral end portion of the planarizing layer not covered with the above becomes a concave portion (131), and the tip of the island-like resin layer protruding toward the frame-like bank becomes a convex portion (132). It may form intermittently so that the above-mentioned unevenness which consists of the above-mentioned crevice and the above-mentioned convex part may be formed in a peripheral end.
  • the surface of the frame-like bank facing the planarizing layer is A plurality of projections (141) may be formed to protrude toward the planarization layer.
  • a shape for example, a square, etc.
  • the frame-shaped bank may be formed such that the convex portion (141) is provided on the inner side of the corner of the frame-shaped bank, while having an outer shape of a polygon of triangle or more.
  • the frame-like bank in the above-mentioned aspect 14, in the step of forming the frame-like bank, the frame-like bank is formed so that the convex portion (141) surrounds the planarizing layer. You may form.
  • Electro-optical apparatus 10 Circuit board 13 Flattened layer 31 1st electrode (pattern electrode) 34 OLED elements 35 banks (edge cover) 37 banks (island resin layer) 41 1st bank (frame shaped bank) DESCRIPTION OF SYMBOLS 50 Sealing film 52 Resin layer 131 Concave part 132, 141 Convex part 133 Groove part 152 Ink material (liquid resin)

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

電気光学装置（１）は、表面に平坦化層（１３）が設けられた回路基板と、上記平坦化層上に設けられた少なくとも１つの電気光学素子と、少なくとも樹脂層を含み、上記電気光学素子を封止する封止膜と、上記平坦化層を囲み、内側が上記樹脂層で覆われた枠状のバンクと、を備え、平面視で、上記枠状のバンクと対向する上記平坦化層の周端部に、凹凸が設けられている。

Description

電気光学装置およびその製造方法
　本発明は、電気光学装置およびその製造方法に関する。
　エレクトロルミネッセンス（Electro luminescence；以下、「ＥＬ」と記す）素子等の電気光学素子は、一般的に、水分や酸素等による影響を受け易い。上記電気光学素子が微量の水分や酸素と反応すると、その特性が劣化し、最終的に得られる装置の信頼性の低下や短命化等の問題を引き起こす。
　電気光学素子内への水分や酸素の浸入を防止する方法としては、電気光学素子を、樹脂層を含む封止膜によって封止する方法が知られている。しかしながら、樹脂は、液状であり、濡れ広がる特性を有している。
　そこで、特許文献１には、上記樹脂層を、例えばインクジェット法等を用いて形成するに際し、電気光学素子が設けられた平坦化層を囲む複数の枠状のバンクを形成することで、電気光学素子を封止する樹脂の濡れ広がりを規制することが開示されている。
日本国公開特許公報「特開２０１１‐１４６３２３号（２０１１年７月２８日公開）」
　インクジェット法等により上記平坦化層上に滴下された樹脂（例えばインク材）は、一旦、平坦化層から流れ落ちると、濡れ広がり易い。しかしながら、その反面、上記樹脂は、表面張力により、上記平坦化層の上面から流れ落ちずに、平坦化層１３の上面で流動が止まり易い。このため、上記枠状のバンクまで樹脂が到達しない場合がある。
　しかしながら、樹脂が平坦化層上で止まってしまい、上記枠状のバンクまで到達しないと、上記平坦化層と上記枠状のバンクとの間に異物が侵入した場合、異物を上記樹脂層で覆って平坦化することができない領域が生じる。この結果、上記領域から上記樹脂層内に水分等が浸透してアクティブ領域の電気光学素子が劣化し、シュリンクが発生する等、装置の信頼性が低下する懸念がある。
　本発明は、上記問題点に鑑みなされたものであり、その目的は、異物のカバレッジ不足が原因となる信頼性の低下を防止することができる電気光学装置およびその製造方法を提供することにある。
　上記の課題を解決するために、本発明の一態様にかかる電気光学装置は、表面に平坦化層が設けられた回路基板と、上記平坦化層上に設けられた少なくとも１つの電気光学素子と、少なくとも樹脂層を含み、上記電気光学素子を封止する封止膜と、上記平坦化層を囲み、内側が上記樹脂層で覆われた枠状のバンクと、を備え、平面視で、上記枠状のバンクと対向する上記平坦化層の周端部に、凹凸が設けられている。
　上記の課題を解決するために、本発明の一態様にかかる電気光学装置の製造方法は、表面に平坦化層が設けられた回路基板と、上記平坦化層上に設けられた少なくとも１つの電気光学素子と、少なくとも樹脂層を含み、上記電気光学素子を封止する封止膜と、上記平坦化層を囲み、内側が上記樹脂層で覆われた枠状のバンクと、を備えた電気光学装置の製造方法であって、上記平坦化層の周端部に、平面視で凹凸を形成する凹凸形成工程と、上記平坦化層を囲む上記枠状のバンクを形成する枠状のバンク形成工程と、上記枠状のバンクの内側を覆う上記樹脂層を形成する樹脂層形成工程と、を含み、上記樹脂層形成工程は、上記平坦化層上に、液状の樹脂を滴下する樹脂滴下工程を含む。
　本発明の一態様によれば、上記樹脂層に用いられる樹脂が、上記平坦化層から下に流れ落ち易い。このため、上記樹脂が上記枠状のバンクに到達し易く、上記枠状のバンクの内側を、上記樹脂層で容易に覆うことができる。このため、異物のカバレッジ不足が原因となる信頼性の低下を防止することができる電気光学装置およびその製造方法を提供することができる。
本発明の実施形態１にかかる電気光学装置の要部の概略構成を示す平面図である。 本発明の実施形態１にかかる電気光学装置の要部の概略構成を示す断面図である。 （ａ）は、封止膜形成前の本発明の実施形態１にかかる電気光学装置における、図１に枠囲みで示す領域の概略構成を示す平面図であり、（ｂ）は、上記領域における平坦化層の端部のＳＥＭ写真を示す斜視図である。 （ａ）・（ｂ）は、本発明の実施形態１にかかる電気光学装置における平坦化層の端部の凹凸構造の他の例を示す平面図である。 （ａ）～（ｅ）は、本発明の実施形態１にかかる電気光学装置の製造方法を工程順に示す断面図である。 本発明の実施形態１にかかる電気光学装置の樹脂層形成工程における、図１に枠囲みで示す領域の概略構成を示す斜視図である。 （ａ）は、端部が凹凸構造を有する平坦化層に代えて、端部が凹凸構造を有さない平坦化層を用いた、比較用の電気光学装置の問題点を示す断面図であり、（ｂ）は、（ａ）に示す電気光学装置の平坦化層の端部近傍の概略構成を示す平面図である。 本発明の実施形態１にかかる電気光学装置の要部における平坦化層の端部の凹凸構造のさらに他の例を示す平面図であり、（ｂ）は、（ａ）に示す電気光学装置のＢ－Ｂ線矢視断面図である。 （ａ）は、本発明の実施形態２にかかる電気光学装置の要部の概略構成を示す平面図であり、（ｂ）は、（ａ）に枠囲みで示す領域の概略構成を示す平面図である。 本発明の実施形態２にかかる電気光学装置の要部の概略構成を示す他の平面図である。 （ａ）は、本発明の実施形態３にかかる電気光学装置の要部の概略構成を示す平面図であり、（ｂ）は、（ａ）に枠囲みで示す領域の概略構成を示す平面図である。 本発明の実施形態３にかかる電気光学装置の要部の概略構成を示す断面図である。
　〔実施形態１〕
　本発明の実施の一形態について、図１～図８の（ａ）・（ｂ）に基づいて説明すれば、以下の通りである。
　＜電気光学装置の概略構成＞
　図１は、本実施形態にかかる電気光学装置１の要部の概略構成を模式的に示す平面図である。図２は、本実施形態にかかる電気光学装置１の要部の概略構成を示す断面図である。
なお、図２は、図１に示す電気光学装置１のＡ－Ａ線矢視断面図に相当する。
　図２は、本実施形態にかかる電気光学装置１が、電気光学素子として、有機ＥＬ素子と称されるＯＬＥＤ（Organic Light Emitting Diode：有機発光ダイオード）素子３４を備えた有機ＥＬ表示装置である場合を例に挙げて図示している。
　本実施形態にかかる電気光学装置１は、折り曲げ可能な可撓性を有するフレキシブルデバイスであってもよく、剛性を有し、折り曲げできないリジッドなデバイスであってもよい。
　図２に示すように、本実施形態にかかる電気光学装置１は、回路基板１０（支持体）と、回路基板１０上に設けられた、ＯＬＥＤ素子３４（電気光学素子）を含むＯＬＥＤ素子層３０（ＯＬＥＤ素子部、電気光学素子層）、堰止部４０、および封止膜５０と、を備えている。なお、封止膜５０上には、例えば、図示しない接着剤層を介して、図示しないカバー体が設けられていてもよい。
　（回路基板１０）
　回路基板１０は、絶縁性を有する絶縁性基板１１（ベース層）と、絶縁性基板１１上に設けられたＴＦＴ層１２（駆動素子層、駆動素子部）と、ＴＦＴ層１２上に設けられた平坦化層１３（層間絶縁膜）と、を備えている。
　絶縁性基板１１は、例えば、図示しない下面フィルムと樹脂層とバリア層とがこの順に設けられた可撓性を有する積層フィルムであってもよく、ガラス基板、プラスチック基板、あるいはプラスチックフィルムであってもよい。
　ＴＦＴ層１２は、ＯＬＥＤ素子３４を駆動するＴＦＴ２５（駆動素子）および複数の配線（図示せず）が形成された回路部２０と、回路部２０における各配線およびＴＦＴ２５における各電極（ゲート電極Ｇ、ソース電極Ｓ、ドレイン電極Ｄ）を保護する無機絶縁層２２・２３・２４と、を有する回路層である。
　上記配線は、例えば、複数のゲート配線、複数のソース配線、複数の容量配線、複数の第２電極接続配線等の配線を含んでいる。無機絶縁層２２・２３・２４は、例えば、絶縁性基板の一面全体を覆うように形成されている。
　ＴＦＴ層１２は、複数の島状に形成された半導体層２１、無機絶縁層２２（ゲート絶縁膜）、第１配線層、無機絶縁層２３（第１パッシベーション膜）、第２配線層、無機絶縁層２４（第２パッシベーション膜）、および第３配線層が、この順に積層された構成を有している。ＴＦＴ層１２の端部には、外部接続用の複数の端子（端子電極）を有する端子部ＴＭ（図１参照）が設けられている。
　第１配線層は、例えば、複数のゲート電極Ｇ、および、複数のゲート電極Ｇに接続された複数のゲート配線（図示せず）等を含んでいる。第２配線層は、例えば、複数の容量配線を含んでいる。第３配線層は、例えば、複数のソース電極Ｓ、複数のソース電極Ｓに接続された複数のソース配線（図示せず）、複数のドレイン電極Ｄ、ＯＬＥＤ素子３４の第２電極３３と接続された複数の第２電極接続配線（図示せず）等を含んでいる。ゲート配線とソース配線とは、平面視で、互いに直交するように交差している。
　ゲート配線とソース配線とによって格子状に囲まれた領域が画素２であり、各色の画素２のセットで、一つの絵素が形成されている。各画素２には、それぞれＴＦＴ２５が設けられている。ＴＦＴ２５は、半導体層２１、ゲート電極Ｇ、無機絶縁層２２、ソース電極Ｓおよびドレイン電極Ｄを含んでいる。なお、図２では、ＴＦＴ２５がトップゲート構造を有している場合を例に挙げて図示している。しかしながら、ＴＦＴ２５は、ボトムゲート構造を有していてもよい。
　平坦化層１３は、回路部２０を覆うようにＴＦＴ層１２上に設けられている。これにより、平坦化層１３は、ＴＦＴ２５および第３配線層上の段差を平坦化する。
　図１および図２に示すように、回路部２０および平坦化層１３は、アクティブ領域ＤＡから非アクティブ領域ＮＡにかけて設けられている。アクティブ領域ＤＡは、ＯＬＥＤ素子３４が設けられた領域（バンク３５で囲まれた領域）であり、本実施形態では、複数の画素２が設けられた画素領域（表示領域）である。非アクティブ領域ＮＡは、アクティブ領域ＤＡの周囲を囲む周辺領域（額縁領域）である。
　平坦化層１３には、非アクティブ領域ＮＡに、アクティブ領域ＤＡ内のＴＦＴ２５およびＯＬＥＤ素子３４への水分の浸入を防ぐためのスリット１３ａが、アクティブ領域を囲むように、平面視で枠状に形成されている。このように平坦化層１３を分断して水分浸透の経路を断つことで、電気光学装置１の信頼性を向上させることができる。
　なお、平坦化層１３の端部の形状については、後で説明する。
　図１に示すように、端子部ＴＭは、非アクティブ領域ＮＡの一部に設けられている。ゲート配線およびソース配線は、それぞれ、図示しない引き回し配線を介して、端子部ＴＭにおける図示しない端子と接続されている。非アクティブ領域ＮＡには、上記引き出し配線、並びに、第２電極接続配線とアクティブ領域ＤＡから延設された第２電極３３とを接続する第２電極接続部（図示せず）等が設けられている。なお、第２電極接続配線には、ソース配線を使用してもよい。
　半導体層２１は、例えば低温ポリシリコン（ＬＴＰＳ）あるいは酸化物半導体で構成される。無機絶縁層２２は、例えば、ＣＶＤ法によって形成された、酸化シリコン（ＳｉＯｘ）膜あるいは窒化シリコン（ＳｉＮｘ）膜またはこれらの積層膜によって構成することができる。第１配線層、第２配線層、第３配線層、および端子部ＴＭは、一例として、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）等の金属の単層膜あるいは積層膜によって構成される。平坦化層１３は、例えば、ポリイミド樹脂、アクリル樹脂等の等の感光性樹脂によって構成することができる。
　（ＯＬＥＤ素子層３０）
　ＯＬＥＤ素子層３０は、平坦化層１３上に設けられている。ＯＬＥＤ素子層３０は、第１電極３１（下部電極）と、第１電極３１上に形成された、少なくとも発光層を含む有機層からなる有機ＥＬ層３２（機能層）と、有機ＥＬ層３２上に形成された第２電極３３（上部電極）と、バンク３５・３６と、を含んでいる。
　第１電極３１と、有機ＥＬ層３２と、第２電極３３とは、各画素２を構成するＯＬＥＤ素子３４（発光素子）を構成している。なお、本実施形態では、第１電極３１と第２電極３３との間の層を総称して有機ＥＬ層３２と称する。
　第１電極３１は、アクティブ領域ＤＡにおける平坦化層１３上に形成されている。第１電極３１は、有機ＥＬ層３２に正孔を注入（供給）し、第２電極３３は、有機ＥＬ層３２に電子を注入する。
　第１電極３１は、画素２毎に島状にパターン形成されたパターン電極（例えばパターン陽極）である。一方、第２電極３３は、各画素２に共通に設けられた、ベタ状の共通電極（例えば共通陰極）である。
　第１電極３１は、各画素２における平坦化層１３に形成されたコンタクトホール１３ｂを介して、それぞれＴＦＴ２５に電気的に接続されている。第２電極３３は、第２電極接続部において、第２電極接続配線と電気的に接続されている。
　バンク３５は、アクティブ領域ＤＡにおける平坦化層１３上に形成されている。バンク３６は、非アクティブ領域ＮＡにおける平坦化層１３上に形成されている。
　バンク３５は、第１電極３１の周縁部（すなわち、各エッジ部）を覆うとともに、第１電極３１の一部を露出させる開口部３５ａを有するように、それぞれ、平面視で例えば格子状に設けられている。バンク３５は、第１電極３１の周縁部で、電極集中や有機ＥＬ層３２が薄くなって第２電極３３と短絡することを防止するエッジカバーとして機能する。このバンク３５の開口部３５ａが、各画素２の発光領域となる。また、バンク３５は、隣接するＯＬＥＤ素子３４（画素２）に電流が漏れないようにＯＬＥＤ素子３４を分離する素子分離層（画素分離層）としても機能する。
　バンク３６は、アクティブ領域ＤＡを囲むようにそれぞれ枠状に形成されている。バンク３６は、樹脂層５２の材料となるインク材１５２（図５の（ｄ）および図６参照、液状の樹脂、インクジェット材料）がバンク３６を通過する際に、抵抗として機能する。バンク３６は、封止膜５０における樹脂層５２の成膜時に、インク材１５２の流動速度を段階的に低下させ、インク材１５２の濡れ広がりを規制する。
　なお、バンク３６は、連続した枠状に形成されていてもよく、断続的な枠状に形成されていてもよい。図示はしないが、バンク３６は、例えば、互いに離間して設けられた複数のドット状バンクからなり、各ドット状バンクが、それぞれ断続的な枠状に複数列配置された構成を有していてもよい。この場合、バンク３６は、隣り合う列のドット状バンク同士が、平面視で千鳥状に配置された構成を有していることが望ましい。
　また、バンク３６は、アクティブ領域ＤＡに成膜される層（例えば有機ＥＬ層３２）の蒸着に使用される蒸着用のマスクが、上記成膜を行う被成膜基板の表面に接触しないように、上記蒸着用のマスクを、上記被成膜基板から離間した状態で支持するスペーサ（支持体）として機能する。
　バンク３５・３６には、感光性樹脂を使用することができる。第１電極３１には、例えば、ＩＴＯ（インジウム錫酸化物）、ＩＺＯ（インジウム亜鉛酸化物）等の透明導電膜、あるいは、Ａｕ（金）、Ｐｔ（白金）、Ｎｉ（ニッケル）等の金属薄膜が使用される。第２電極３３には、発光層に電子を注入する目的で、Ｌｉ（リチウム）、Ｃｅ（セリウム）、Ｂａ（バリウム）、Ａｌ（アルミニウム）等の仕事関数の小さい金属、またはこれらの金属を含有するマグネシウム合金（ＭｇＡｇ等）、アルミニウム合金（ＡｌＬｉ、ＡｌＣａ、ＡｌＭｇ等）等の合金が使用される。
　（堰止部４０）
　非アクティブ領域ＮＡには、ＯＬＥＤ素子３４が設けられた平坦化層１３を囲むように、堰止部４０が設けられている。堰止部４０は、封止膜５０における樹脂層５２に用いられるインク材１５２を堰き止めて上記インク材１５２の流動を止める堰止部（インク材ストッパ）である。
　堰止部４０は、二重枠状に配置された、枠状の第１バンク４１と、枠状の第２バンクと、を含んでいる。第１バンク４１は、ＯＬＥＤ素子３４が設けられた平坦化層１３を囲むように、平坦化層１３の外側に、平坦化層１３に面して設けられている。第２バンク４２は、第１バンク４１の外側に、第１バンク４１を囲んで設けられている。
　第１バンク４１および第２バンク４２は、それぞれ、連続したラインからなる枠状に形成されている。第１バンク４１の内側は、樹脂層５２で覆われている。樹脂層５２の周縁部は、第１バンク４１に接触している。樹脂層５２のエッジは、第１バンク４１で規定される。
　第２バンク４２は、該第２バンク４２の高さが、第１バンク４１の高さよりも高くなるように形成されている。ここで、第２バンク４２の高さとは、回路基板１０の上面（言い換えれば、第１バンク４１および第２バンク４２が設けられた下地層の表面、図２に示す例では無機絶縁層２４の表面）から、第２バンク４２の上面までの高さを示す。また、第１バンク４１の高さとは、上記回路基板１０の上面から、第１バンク４１の上面までの高さを示す。
　第１バンク４１および第２バンク４２の材料は、特に限定されるものではないが、例えば、平坦化層１３あるいはバンク３５・３６と同じ材料を用いることができる。これにより、平坦化層１３あるいはバンク３５・３６と同時に、これら第１バンク４１および第２バンク４２を形成することができる。
　図２に示す例では、第１バンク４１として、バンク３５・３６と同じ材料からなるバンクを形成している。また、第２バンク４２として、平坦化層１３と同じ材料からなる下層バンク４２ａ上に、バンク３５・３６と同じ材料からなる上層バンク４２ｂが積層された二段バンクを形成している。
　なお、これらバンク（すなわち、バンク３５・３６、第１バンク４１、第２バンク４２）および平坦化層１３の端面は、例えば、それぞれが形成されている形成面のカバレッジを良くするため、順テーパ形状であることが好ましい。このため、これらバンクおよび平坦化層１３には、例えば、例えばアクリル樹脂やポリイミド樹脂等のポジ型の感光性樹脂が好適に用いられる。
　また、図１および図２では、第１バンク４１と第２バンク４２とが、アクティブ領域ＤＡを二重に囲っている場合を例に挙げて図示している。しかしながら、堰止部４０は、第２バンク４２の外側に、さらに、枠状のバンクを少なくとも１つ備えていてもよく、アクティブ領域ＤＡを三重以上囲っていてもよい。
　（封止膜５０）
　封止膜５０は、樹脂層５２と、該樹脂層５２を挟持する第１無機層５１と樹脂層５２と、を含んでいる。第１無機層５１と第２無機層５３とは、その間に樹脂層５２を封止するように、平面視で互いに重畳して設けられている。
　第１無機層５１および第２無機層５３は、水分の浸入を防ぐ防湿機能を有し、水分や酸素による電気光学素子（図１に示す例ではＯＬＥＤ素子３４）の劣化を防止するバリア層として機能する。
　樹脂層５２は、バッファ層（応力緩和層）として使用される。樹脂層５２は、膜応力が大きい第１無機層５１および第２無機層５３の応力緩和や、電気光学素子層であるＯＬＥＤ素子層３０の表面の段差部や異物を埋めることによる平坦化やピンホールの穴埋めを行う。また、樹脂層５２は、第２無機層５３の下地を平坦化させることで、第２無機層５３の積層時に第２無機層５３にクラックが発生することを抑制する。
　第１無機層５１および第２無機層５３は、それぞれ、例えば、ＣＶＤにより形成される、酸化シリコン膜、窒化シリコン膜、あるいは酸窒化シリコン膜、またはこれらの積層膜で構成することができる。
　樹脂層５２は、第１無機層５１および第２無機層５３よりも厚い、透光性の有機絶縁膜である。樹脂層５２は、例えばインクジェット法等により、インク材１５２を、第１無機層５１上における、第１バンク４１で囲まれた領域内に塗布し、ＵＶ硬化等して硬化させることで形成される。上記樹脂としては、例えば、アクリル樹脂、エポキシ樹脂、シリコーン樹脂等の感光性樹脂が挙げられる。
　なお、前述したように、封止膜５０上には、図示しない接着剤層を介して図示しないカバー体が設けられていてもよい。カバー体は、保護機能、光学補償機能、タッチセンサ機能の少なくとも１つを有する機能層である。カバー体は、ガラス基板等のキャリア基板を剥離したときの支持体として機能する保護フィルムであってもよく、ハードコートフィルム等のハードコート層であってもよく、偏光フィルムおよびタッチセンサフィルム等の機能性フィルムであってもよい。
　＜平坦化層１３の端部の形状＞
　図３の（ａ）は、封止膜形成前の電気光学装置１における、図１に枠囲みで示す領域Ｒ１の概略構成を示す平面図であり、図３の（ｂ）は、上記領域Ｒ１における平坦化層１３の端部のＳＥＭ（走査電子顕微鏡）写真を示す斜視図である。
　図２および図３の（ａ）・（ｂ）に示すように、平坦化層１３の端部には、平面視で、凹部１３１および凸部１３２を有する凹凸構造が、該平坦化層１３を囲む第１バンク４１に面して設けられている。言い換えれば、平坦化層１３における、第１バンク４１との対向面（つまり、平坦化層１３の各端面）には、平坦化層１３の膜厚（層厚）方向に直交する方向（つまり、面内方向）に窪んだ凹部１３１および上記面内方向に突出する凸部１３２を有する凹凸構造が設けられている。上記凹凸構造は、平坦化層１３の周縁部全体に渡って（つまり、一周に渡って）設けられていることが望ましい。また、凹部１３１および凸部１３２は、規則的に設けられていることが望ましい。
　図２および図３の（ａ）・（ｂ）では、上記凹凸構造がジグザグ状（三角波状）であり、凹部１３１および凸部１３２がそれぞれ三角形状を有している場合を例に挙げて図示している。しかしながら、凹部１３１および凸部１３２の形状、言い換えれば、上記凹凸構造の形状は、特に限定されるものではない。
　図４の（ａ）・（ｂ）は、本実施形態にかかる電気光学装置１における平坦化層１３の端部の凹凸構造の他の例を示す平面図である。
　図４の（ａ）に示すように、上記凹凸構造は、凹部１３１および凸部１３２がそれぞれ四角形状を有する櫛歯状（矩形波状）であってもよい。また、図４の（ｂ）に示すように、上記凹凸構造は、凹部１３１および凸部１３２がそれぞれ湾曲形状（円弧形状）を有する波状（例えば正弦波状）であってもよい。また、図示はしないが、凹部１３１および凸部１３２は、それぞれ三角形以上の多角形状またはその一部をなす形状を有していてもよい。
　平面視での凹部１３１のテーパ角度および平面視での凸部１３２のテーパ角度は、特に限定されない。また、平面視での凹部１３１の底部から凸部１３２の先端までの距離（言い換えれば、平面視での凹部１３１の深さ、平面視での凸部１３２の長さ）も特に限定されない。また、平面視での、凹部１３１の幅や凸部１３２の幅、隣り合う凹部１３１間のピッチや隣り合う凸部１３２間のピッチも特に限定されない。さらに、平面視での凸部１３２の先端あるいは平面視での凹部１３１の底部から第１バンク４１までの距離も特に限定されない。
　但し、平面視での凸部１３２の先端から第１バンク４１までの距離（言い換えれば、平坦化層１３と第１バンク４１との間の最短距離）は、平坦化層１３のパターン分解能を考慮すれば、４．５μｍ以上であることが望ましい。しかしながら、平坦化層１３と第１バンク４１との間の最短距離が長くなると、その分、非アクティブ領域ＮＡの幅が大きくなり、電気光学装置１が大型化する。このため、平坦化層１３と第１バンク４１との間の最短距離は、例えば１００μｍ以下の範囲内であることが望ましい。
　また、平坦化層１３の端面は、前述したように順テーパ形状であることが好ましい。平坦化層１３の端面と回路基板１０との表面に平行な面とがなす傾斜角は、小さければ小さいほど、樹脂層５２に用いられるインク材１５２が平坦化層１３の表面から落下し易い。このため、上記傾斜角は、例えば、４０度以下であることが好ましく、３０度以下であることがより好ましい。上記傾斜角（最小傾斜角）は、平坦化層１３の下に設けられる、図示しないゲートドライバの配線と、平坦化層１３の縁部と、の位置関係により決定される。
　また、本実施形態では、図１に示すように、電気光学装置１のアクティブ領域ＤＡが、四隅（各角部）が湾曲した四角形状を有している。このため、平坦化層１３、バンク３５・３６、第１バンク４１、および第２バンク４２は、その外形が、アクティブ領域ＤＡの外形と略相似形を有する、四隅が湾曲した四角形状に形成されている。なお、アクティブ領域ＤＡが三角形以上の多角形状（各角部は湾曲していてもよい）である場合は、平坦化層１３、バンク３５・３６、第１バンク４１、および第２バンク４２は、その外形が、アクティブ領域ＤＡの外形と略相似形を有する、各角部が湾曲した多角形状に形成される。
　このように各角部（図１に示す例では四隅）を湾曲させることで、例えば、平坦化層１３の端部から第１バンク４１の内壁までの直線距離を、平坦化層１３の周縁部全体に渡って（つまり、一周に渡って）一定にすることができる。同様に、アクティブ領域ＤＡの端部から第１バンク４１の内壁までの直線距離を、アクティブ領域ＤＡの周縁部全体に渡って一定にすることができる。
　但し、本実施形態は、これに限定されるものではなく、アクティブ領域ＤＡ、平坦化層１３、バンク３５・３６、第１バンク４１、および第２バンク４２の各角部は直角に形成されていてもよい。また、アクティブ領域ＤＡ、平坦化層１３、バンク３５・３６、第１バンク４１、および第２バンク４２は、その外形が、少なくとも１つの角部を有する形状（例えば、少なくとも１つの角部を有する不定形状あるいは三角形以上の多角形状）を有していてもよい。
　＜電気光学装置１の製造方法＞
　次に、上記電気光学装置１の製造方法について、主に、図５の（ａ）～（ｅ）ないし図７を参照して以下に説明する。
　図５の（ａ）～（ｅ）は、本実施形態にかかる電気光学装置１の製造方法を工程順に示す断面図である。図６は、本実施形態にかかる電気光学装置１の樹脂層形成工程における、図１に枠囲みで示す領域の概略構成を示す斜視図である。図７の（ａ）は、端部が凹凸構造を有する平坦化層１３に代えて、端部が凹凸構造を有さない平坦化層１３’を用いた、比較用の電気光学装置の問題点を示す断面図であり、図７の（ｂ）は、図７の（ａ）に示す電気光学装置の平坦化層１３’の端部近傍の概略構成を示す平面図である。なお、図示の便宜上、図６および図７の（ａ）・（ｂ）では、第１無機層５１の図示は省略している。
　まず、図５の（ａ）に示すように、絶縁性基板１１上に、回路基板１０を形成する（回路基板形成工程）。回路基板形成工程は、駆動素子層形成工程および平坦化層形成工程を含んでいる。
　具体的には、まず、絶縁性基板１１上に、公知の方法により、駆動素子層として、例えば、ＴＦＴ２５および複数の配線を含む回路部２０を有するＴＦＴ層１２を形成する（駆動素子層形成工程）。その後、ＴＦＴ層１２上に、公知の方法により感光性樹脂１３０を塗布する。
　次いで、フォトリソグラフィ等により、感光性樹脂１３０からなる平坦化層１３および第２バンク４２の下層バンク４２ａをパターン形成する（凹凸形成工程を含む平坦化層形成工程および下層バンク形成工程）。
　本実施形態では、上記パターン形成に、開口部ＭＡと、遮光部Ｍ１と、ハーフトーン部Ｍ２と、を有するマスクＭ（フォトマスク）を使用する。
　図５の（ａ）は、平坦化層１３および下層バンク４２ａの材料に、例えばポジ型の感光性樹脂１３０を使用した場合を例に挙げて図示している。
　開口部ＭＡは、絶縁性基板１１上の感光性樹脂１３０における、平坦化層１３および下層バンク４２ａの形成領域以外の領域、並びに、平坦化層１３における、スリット１３ａおよびコンタクトホール１３ｂの形成領域に対向して設けられている。遮光部Ｍ１は、上記感光性樹脂１３０における、スリット１３ａ、コンタクトホール１３ｂ、および平坦化層１３の端部の凹凸構造形成領域を除く平坦化層１３の形成領域と、下層バンク４２ａの形成領域と、を覆っている。ハーフトーン部Ｍ２は、上記感光性樹脂１３０における、平坦化層１３の端部の凹凸構造形成領域を覆っている。
　上記マスクＭを介して上記感光性樹脂１３０にＵＶ光等の光を照射すると、開口部ＭＡおよびハーフトーン部Ｍ２をそれぞれ透過した光が感光性樹脂１３０に照射される。これにより、感光性樹脂１３０における、開口部ＭＡとの対向領域が露光されるとともに、ハーフトーン部Ｍ２に対向する領域がハーフ露光される。
　その後、現像を行うことで、図５の（ｂ）に示すように、感光性樹脂１３０からなる、平坦化層１３と、下層バンク４２ａとが、同時にパターン形成される。
　このとき、ハーフ露光による光の干渉並びに露光機の解像度により、平坦化層１３の端部に、例えば、図１および図３の（ａ）・（ｂ）に示すようなジグザグ形状を有するとともに、端面がなだらかな傾斜角度を有する凹凸構造を形成することができる（凹凸形成工程）。以上の方法により、本実施形態にかかる回路基板１０が形成される。
　なお、勿論、エッチングや二重露光等によって、上記平坦化層１３と、下層バンク４２ａとを、それぞれ形成してもよいし、平坦化層１３と、下層バンク４２ａとを、互いに異なるマスクを用いて別工程で形成してもよい。
　また、上記電気光学装置１がフレキシブルデバイスである場合、まず、ガラス基板（例えばマザーガラス）等の透光性を有する図示しないキャリア基板上に、樹脂層、バリア層を、この順に成膜する。その後、バリア層上に、ＴＦＴ層１２、平坦化層１３を、上述したように順に形成する。
　次いで、図５の（ｃ）に示すように、上記回路基板１０上に、電気光学素子を含む電気光学素子層として、ＯＬＥＤ素子３４を含むＯＬＥＤ層３０を形成する（電気光学素子形成工程）。
　なお、電気光学素子層は、電気光学素子の種類に応じた公知の方法により形成すればよい。例えば、上述したように電気光学素子がＯＬＥＤ素子３４であり、電気光学装置１が、フルカラーの有機ＥＬ表示装置である場合、まず、平坦化層１３上に、スパッタ法等、公知の方法で第１電極３１をマトリクス状にパターン形成する（第１電極形成工程）。その後、上記回路基板１０上に、第１電極３１を覆うように、アクリル樹脂またはポリイミド樹脂等の例えばポジ型の感光性樹脂等からなる図示しない有機膜を成膜する。次いで、フォトリソグラフィ等によって、上記有機膜からなるバンク３５・３６、第１バンク４１、および第２バンク４２における上層バンク４２ｂをパターン形成する（バンク形成工程）。次に、発光層を含む機能層である有機ＥＬ層３２を、各色の発光層が、バンク３５で囲まれた領域を覆うように、例えば各画素２に対応して塗り分け蒸着する（機能層形成工程）。なお、有機ＥＬ層３２の成膜には、インクジェット法、印刷法等、蒸着法以外の方法を用いてもよい。次に、第２電極３３を、有機ＥＬ層３２およびバンク３５を覆うように、回路基板１０におけるアクティブ領域ＤＡ全面に形成するとともに、第２電極接続部の第２電極接続配線と電気的に接続する（第２電極形成工程）。これにより、回路基板１０上に、電気光学素子層として、ＯＬＥＤ素子３４を含むＯＬＥＤ素子層３０を形成することができる。
　なお、勿論、バンク３５・３６と、第１バンク４１、および第２バンク４２における上層バンク４２ｂとは、同じ材料を用いて、同時に同層に形成してもよく、互いに異なる材料あるいは互いに異なるマスクを用いて別工程で形成してもよい。言い換えれば、エッジカバーとして機能するバンク３５を形成するエッジカバー形成工程と、枠状のバンク３６を形成する第１の枠状のバンク形成工程と、第１バンク４１を形成する第２の枠状のバンク形成工程と、上層バンク４２ｂが設けられた第２バンク４２を形成する第３の枠状のバンク形成工程とは、同時に行われてもよく、例えばそれぞれ異なるマスク（フォトマスク）を用いて、異なるタイミングで行われてもよい。なお、これらの工程を異なるタイミングで行う場合、それぞれの材料には、異なる材料を使用することができる。
　次いで、上記ＯＬＥＤ素子層３０を、前述したように、封止膜５０で封止する（封止膜形成工程）。封止膜形成工程は、第１無機層形成工程、樹脂層形成工程、第２無機層形成工程を備えている。
　封止膜形成工程では、まず、図５の（ｄ）に示すように、ＯＬＥＤ素子層３０が形成された回路基板１０上に、窒化シリコンまたは酸化シリコン等からなる第１無機層５１を、端子部ＴＭ上を除く、アクティブ領域ＤＡおよび非アクティブ領域ＮＡの全面に渡って、ＣＶＤ（Chemical Vapor Deposition：化学気相成膜）等によって成膜する（第１無機層形成工程）。
　次に、バンク３５で囲まれた領域（すなわち、図２に示すアクティブ領域ＤＡ）の全面に、樹脂層５２の材料となるインク材１５２を、インクジェット法等により塗布する（樹脂層形成工程における樹脂滴下工程）。
　インク材１５２は、平坦面で止まり易い。図７の（ａ）に示す比較用の電気光学装置のように平坦化層１３’の端部が直線状である場合、インク材１５２は、表面張力の働きにより、重力の作用が表面張力の作用を越えるまでは、図７の（ａ）に実線で示すように、平坦化層１３の上面から下に流れ落ちることなく、平坦化層１３の上面の端部に留まり続ける。
　図７の（ａ）に点線で示すように、インク材１５２が第１バンク４１に到達した場合、第１バンク４１で囲まれた領域内に異物３０１が侵入したとしても、該異物３０１を、上記インク材１５２を硬化してなる樹脂層５２で覆って平坦化することができる。
　しかしながら、図７の（ａ）・（ｂ）に示すように平坦化層１３’の端部が直線状である場合、図７の（ａ）に実線で示すとともに図７の（ｂ）に示すように、インク材１５２は、平坦化層１３’の端部で堰き止められ、平坦化層１３’上で流動が止まってしまいがちである。インク材１５２の流動が平坦化層１３’上で止まってしまい、第１バンク４１に到達しないと、異物３０１を樹脂層５２で覆って平坦化することができない領域が生じる。
　一方、本実施形態にかかる電気光学装置１の平坦化層１３は、端部に凹凸構造が設けられていることで、平面視で、平坦化層１３の各エッジ（各辺、各縁部）が、端から端までが連続した直線で形成されておらず、直線で繋がっている部分が従来よりも短い。本実施形態によれば、図５の（ｄ）に示すように、インクジェット塗布装置におけるインクジェットヘッド２０１から平坦化層１３の上面に滴下されたインク材１５２は、まず、凹部１３１に到達し、凹部１３１から下に流れ落ちる。何れか一箇所からインク材１５２が平坦化層１３の下に流れ落ちると、それをきっかけとして、周囲のインク材１５２も一緒に平坦化層１３から下に流れ落ちる。凹部１３１は、平坦化層１３の上面から下方へのインク材１５２の流動を誘発するインク流動誘発部として機能する。
　インク材１５２は、流動して濡れ広がると共に重なり、アクティブ領域ＤＡにおいて平坦化される一方、平坦化層１３から、該平坦化層１３と第１バンク４１との間の空間部に流れ落ち、該空間部で濡れ広がる。該空間部で濡れ広がったインク材１５２は、その殆どが、第１バンク４１によって再び堰き止められる。
　次いで、上記インク材１５２にＵＶ（紫外）光を照射して、インク材１５２を硬化させる（樹脂層形成工程における樹脂硬化工程）。これにより、上記インク材１５２からなる樹脂層５２が形成される（樹脂層形成工程）。
　次に、図５の（ｅ）に示すように、樹脂層５２を覆うように、第１無機層５１上に、窒化シリコンまたは酸化シリコン等からなる無機絶縁膜をＣＶＤ等によって成膜する。これにより、端子部ＴＭ上を除く、アクティブ領域ＤＡおよび非アクティブ領域ＮＡの全面に、第２無機層５３を成膜する。
　これにより、第１無機層５１、樹脂層５２、第２無機層５３からなる封止膜５０が形成される。なお、上記電気光学装置１がフレキシブルデバイスである場合、上記封止膜工程後に、保護フィルム等を上記封止膜５０上に貼り合せ、レーザ照射により、前述したキャリア基板と樹脂層との界面でキャリア基板をアブレーション剥離する。その後、上記キャリア基板の剥離面に下面フィルムを貼り付けた後、必要に応じて、電気光学装置１の個片化を行う。
　その後、必要に応じて、偏光フィルムおよびタッチセンサフィルム等の機能性フィルム、あるいは、偏光板およびタッチパネル等のカバー体が貼り合わされる。
　＜効果＞
　本実施形態によれば、上述したように、平坦化層１３の端部に凹凸構造が設けられていることで、インク材１５２が広がり易く、第１バンク４１に到達し易い。このため、本実施形態によれば、図７の（ａ）・（ｂ）に示すように第１バンク４１で囲まれた領域内に異物３０１が侵入したとしても、該異物３０１を、樹脂層５２で確実に被覆することができ、異物３０１のカバレッジ不足が原因となる信頼性の低下を防止することができる。
　＜変形例１＞
　図８の（ａ）は、本実施形態１にかかる電気光学装置１の要部における平坦化層１３の端部の凹凸構造のさらに他の例を示す平面図であり、図８の（ｂ）は、図８の（ａ）に示す電気光学装置１のＢ－Ｂ線矢視断面図である。なお、図８の（ａ）では、図示の便宜上、平坦化層１３以外の図示を省略している。
　図８の（ａ）・（ｂ）に示すように、平坦化層１３の上面には、平面視で凹部１３１から内側に向かって伸びる、平坦化層１３の厚み方向に窪んだ溝部１３３が設けられていてもよい。溝部１３３は、図８の（ｂ）に示すように、平坦化層１３からなる底部を有し、凹部１３１が断面視で階段状となるように形成されている。
　しかしながら、本実施形態は、これに限定されるものではなく、溝部１３３は、平坦化層１３の下地層（本実施形態では、無機絶縁層２４）からなる底部を有し、凹部１３１が平面視で階段状となるように形成されていてもよい。言い換えれば、平坦化層１３は、各凹部１３１内に、さらに凹部１３３が少なくとも１つ形成された、階段状の凹部を有していてもよい。
　溝部１３３は、平坦化層形成工程における凹凸形成工程において、凹部１３１および凸部１３２と同時に形成することができる。例えば、前記マスクＭに、溝部１３３に対向して、ハーフトーン部Ｍ２とは光の透過率が異なる図示しないハーフトーン部を形成することで、溝部１３３と凹部１３１および凸部１３２とを、同時に形成してもよい。また、感光性樹脂１３０を、ハーフトーン部Ｍ２が設けられたマスクＭを用いて露光した後、溝部１３３を形成するための開口部が設けられた専用のマスクを用いて、マスクＭを用いた露光とは露光量を変えて露光を行い、その後、現像することで、溝部１３３と凹部１３１および凸部１３２とを、同時に形成してもよい。
　但し、上記溝部１３３を形成する溝部形成工程は、少なくとも、前記封止膜形成工程における樹脂層形成工程よりも前に行われれば、上述したように上記凹凸形成工程と同時に行われてもよく、別途、フォトリソグラフィ等により、上記凹凸形成工程よりも後に行われても構わない。
　平坦化層１３の端部にこのような溝部１３３を形成することで、インク流動誘発部として機能する、平面視での平坦化層１３の端部の段差部の数を増やすことができる。このため、インク材１５２を、平坦化層１３から下にさらに流れ落ち易くすることができ、インク材１５２が、より確実に第１バンク４１に到達し易くなる。
　＜変形例２＞
　なお、本実施形態では、上述したように、本実施形態にかかる電気光学装置１の一例として、電気光学素子としてＯＬＥＤ素子３４を含む有機ＥＬ表示装置を例に挙げて説明した。しかしながら、本実施形態にかかる電気光学装置１は、これに限定されるものではない。上記電気光学素子としては、例えば、電流によって輝度や透過率が制御される電気光学素子や、電圧によって輝度や透過率が制御される電気光学素子等が挙げられる。
　電流制御の電気光学素子を備えた電気光学装置としては、例えば、ＯＬＥＤ（Organic Light Emitting Diode：有機発光ダイオード）素子を備えた有機ＥＬ（Electro Luminescence：エレクトロルミネッセンス）ディスプレイ、無機発光ダイオード素子（無機ＥＬ素子）を備えた無機ＥＬディスプレイ等のＥＬディスプレイ、ＱＬＥＤ（Quantum-dot Light Emitting Diode：量子ドット発光ダイオード）素子を備えたＱＬＥＤディスプレイ等が挙げられる。また、電圧制御の電気光学素子としては、例えば、液晶表示素子等が挙げられる。
　また、本実施形態にかかる電気光学装置１は、画像表示装置に限定されるものではなく、照明装置、ＩＣ（Integrated Circuits）タグ、ＩＣカード、電子ペーパー等に好適に使用することができる。また、上記電気光学装置１は、その用途によっては、電気光学素子を１つのみ備えていてもよい。すなわち、上記電気光学装置１は、電気光学素子を少なくとも１つ備えていればよい。
　〔実施形態２〕
　本発明の実施の他の形態について、主に図９の（ａ）・（ｂ）および図１０に基づいて説明すれば、以下の通りである。なお、本実施形態では、実施形態１との相違点について説明するものとし、実施形態１で説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。また、本実施形態でも、実施形態１と同様の変形を行うことが可能である。
　＜電気光学装置１の概略構成＞
　図９の（ａ）は、本実施形態にかかる電気光学装置１の要部の概略構成を示す平面図であり、図９の（ｂ）は、図９の（ａ）に枠囲みで示す領域Ｒ２の概略構成を示す平面図である。また、図１０は、本実施形態にかかる電気光学装置１の要部の概略構成を示す他の平面図である。
　本実施形態にかかる電気光学装置１は、図９の（ａ）・（ｂ）および図１０に示すように、第１バンク４１における、平坦化層１３との対向面に、凸部１４１が設けられている点を除けば、実施形態１にかかる電気光学装置１と同じである。
　なお、図９の（ａ）・（ｂ）および図１０では、一例として、平坦化層１３に、図４の（ａ）に示したように、凹部１３１および凸部１３２がそれぞれ四角形状を有する櫛歯状（矩形波状）の凹凸構造が設けられている場合を例に挙げて図示している。しかしながら、前述したように、上記凹凸構造の形状は、これに限定されるものではない。
　また、図９の（ａ）・（ｂ）および図１０では、一例として、アクティブ領域ＤＡ、平坦化層１３、バンク３５・３６、第１バンク４１、および第２バンク４２が、それぞれ、四隅に、直角の角部を有している場合を例に挙げて図示している。但し、前述したように、これらアクティブ領域ＤＡ、平坦化層１３、バンク３５・３６、第１バンク４１、および第２バンク４２の四隅（言い換えれば、各角部）は、湾曲していてもよい。
　平坦化層１３の四隅と第１バンク４１の四隅との間は、平坦化層１３の形状、第１バンク４１の形状、平坦化層１３と第１バンク４１との間の距離、インク材１５２（図５の（ｄ）および図６参照）の粘度、等の条件の組み合わせにもよるが、インク材１５２が十分に濡れ広がらず、インク材１５２とインク材１５２との間に隙間が生じ易い。特に、平坦化層１３の四隅と第１バンク４１の四隅との間は、平坦化層１３および第１バンク４１の各角部がそれぞれ直角である場合、平坦化層１３の各角部から第１バンク４１の内壁までの直線距離が長くなる。このため、平坦化層１３の四隅と第１バンク４１の四隅との間で、インク材１５２とインク材１５２との間に隙間が生じ易く、樹脂層５２で被覆されない領域が生じるおそれがある。
　しかしながら、図９の（ａ）・（ｂ）および図１０に示すように、第１バンク４１における、平坦化層１３との対向面に、第１バンク４１に向かって突出する凸部１４１を設けることで、凸部１４１が設けられている領域では、平坦化層１３と第１バンク４１との間の空間部の幅が狭くなるとともに、凸部１４１に到達したインク材１５２が凸部１４１で進路を変更する等して、上記空間部を流動するインク材１５２同士が接触し易い。このため、上記空間部全体にインク材１５２が濡れ広がり易く、上記空間部全体を樹脂層５２で確実に被覆することができる。また、凸部１４１を設けた領域では、第１バンク４１の幅が広がり、インク材１５２が第１バンク４１を乗り越え難くなる。
　このため、凸部１４１は、図９の（ａ）・（ｂ）に示すように、第１バンク４１の四隅（各角部の内側）に設けられていることが望ましい。なお、第１バンク４１の少なくとも四隅に凸部１４１が設けられていれば、第１バンク４１における、四隅以外の部分に凸部１４１が設けられていてもよく、図１０に示すように、平坦化層１３との対向面に、一周に渡って凸部１４１が設けられていてもよい。
　また、本実施形態では、実施形態１同様、平坦化層１３および第１バンク４１の外形が四角形状である場合を例に挙げて説明した。しかしながら、平坦化層１３および第１バンク４１が、平面視で少なくとも１つの角部を有する形状（例えば、少なくとも１つの角部を有する不定形状あるいは三角形以上の多角形状）を有している場合、第１バンク４１の上記角部の内側（平坦化層１３との対向面）に凸部１４１を設けることで、上述した効果と同様の効果を得ることができる。
　また、図９の（ａ）・（ｂ）および図１０では、凸部１４１が、平面視で四角形状を有し、第１バンク４１における平坦化層１３との対向面に、平面視で、上記凸部１４１を含む櫛歯状（矩形波状）の凹凸が設けられている場合を例に挙げて図示した。しかしながら、上記凸部１４１の形状は、上記形状に限定されるものではなく、凸部１３２同様、三角形以上の多角形状またはその一部であってもよく、湾曲形状（円弧形状）であってもよい。このため、第１バンク４１における平坦化層１３との対向面には、上記凸部１４１を含む、ジグザグ状（三角波状）あるいは正弦波状等の湾曲した波状の凹凸が設けられていてもよく、多角形または多角形の一部からなる凸部１４１を有する凹凸が設けられていてもよい。
　また、凸部１３２と凸部１４１とは、互いに対向して設けられていてもよく、互い違いに設けられていてもよい。
　〔実施形態３〕
　本発明の実施の他の形態について、主に図１１の（ａ）・（ｂ）および図１２に基づいて説明すれば、以下の通りである。なお、本実施形態では、実施形態１、２との相違点について説明するものとし、実施形態１、２で説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。また、本実施形態でも、実施形態１、２と同様の変形を行うことが可能である。
　＜電気光学装置１の概略構成＞
　図１１の（ａ）は、本実施形態にかかる電気光学装置１の要部の概略構成を示す平面図であり、図１１の（ｂ）は、図１１の（ａ）に枠囲みで示す領域Ｒ３の概略構成を示す平面図である。また、図１２は、本実施形態にかかる電気光学装置１の要部の概略構成を示す断面図である。なお、図１２は、図１１の（ａ）に示す電気光学装置１のＣ－Ｃ線矢視断面図に相当する。
　本実施形態にかかる電気光学装置１は、以下の点を除けば、実施形態１、２にかかる電気光学装置１と同じである。本実施形態にかかる電気光学装置１は、平坦化層１３そのものに第１バンク４１に面して凹凸構造が設けられている代わりに、図１１の（ａ）・（ｂ）および図１２に示すように、平坦化層１３の周端部に凹凸構造が形成されるように、バンク３７として、平面視で、平坦化層１３の周端部の上面から端面にかけて平坦化層１３を覆う、複数の島状（短冊状）の樹脂層が、断続的に形成されている。
　本実施形態では、平面視で、バンク３７で覆われていない平坦化層１３の周端部が凹部１３１となり、第１バンク４１に向かって突出するバンク３７の先端が凸部１３２となる。これにより、平面視で、平坦化層１３の周端部に、凹部１３１および凸部１３２からなる凹凸構造が形成される。
　バンク３７は、バンク３５（エッジカバー）、バンク３６、第１バンク４１、および第２バンク４２における上層バンク４２ｂと、同じ材料を用いて、同時に同層に形成することができる。言い換えれば、本実施形態にかかる凹凸形成工程は、バンク形成工程（エッジカバー形成工程、第１の枠状のバンク形成工程、第２の枠状のバンク形成工程、および第３の枠状のバンク形成工程）と同時に行うことができる。
　但し、前述したように、エッジカバー形成工程と、第１の枠状のバンク形成工程と、第２の枠状のバンク形成工程と、第３の枠状のバンク形成工程とは、それぞれ異なるマスク（フォトマスク）や異なる材料を用いて、異なるタイミングで行われてもよい。
　このため、上記凹凸形成工程は、少なくとも、前記封止膜形成工程における樹脂層形成工程よりも前に行われれば、上記バンク形成工程のうち少なくとも１つ（例えばエッジカバー形成工程）と同時に行われてもよく、上記バンク形成工程とは異なるタイミングで行われても構わない。
　本実施形態でも、平坦化層１３の端部に凹凸構造が設けられていることで、平面視で、平坦化層１３の各エッジ（各辺、各縁部）が、端から端までが連続した直線で形成されておらず、直線で繋がっている部分が従来よりも短い。また、平坦化層１３の周端部の上面から端面にかけてバンク３７が設けられていることで、バンク３７に衝突したインク材１５２が、バンク３７に沿って平坦化層１３から下に流れ落ち易い。このため、本実施形態でも、実施形態１と同様の効果を得ることができる。
　〔まとめ〕
　本発明の態様１にかかる電気光学装置（１）は、表面に平坦化層（１３）が設けられた回路基板（１０）と、上記平坦化層上に設けられた少なくとも１つの電気光学素子（例えばＯＬＥＤ素子３４）と、少なくとも樹脂層（５２）を含み、上記電気光学素子を封止する封止膜（５０）と、上記平坦化層を囲み、内側が上記樹脂層で覆われた枠状のバンク（第１バンク４１）と、を備え、平面視で、上記枠状のバンクと対向する上記平坦化層の周端部に、凹凸（凹部１３１および凸部１３２を含む凹凸）が設けられている。
　本発明の態様２にかかる電気光学装置は、上記態様１において、上記平坦化層は、平面視で上記周端部が上記凹凸を有するようにパターン形成されていてもよい。
　本発明の態様３にかかる電気光学装置は、上記態様２において、上記平坦化層の上面に、平面視で上記凹凸における凹部（１３１）から内側に向かって伸びる、上記平坦化層の厚み方向に窪んだ溝部（１３３）が設けられていてもよい。
　本発明の態様４にかかる電気光学装置は、上記態様２において、上記凹凸は、平面視でジグザグ状を有していてもよい。
　本発明の態様５にかかる電気光学装置は、上記態様１において、上記少なくとも１つの電気光学素子は、該電気光学素子毎に設けられたパターン電極（第１電極３１）を備え、上記パターン電極の周端部は、上記パターン電極の一部を露出させる開口部を有するエッジカバー（バンク３５）で覆われており、上記エッジカバーと同じ材料からなるとともに上記エッジカバーと同層に設けられ、上記平坦化層の周端部の上面から端面にかけて上記平坦化層を覆う複数の島状の樹脂層（バンク３７）が、平面視で、上記島状の樹脂層で覆われていない上記平坦化層の周端部が凹部（１３１）となり、上記枠状のバンクに向かって突出する上記島状の樹脂層の先端が凸部（１３２）となり、平面視で上記周端部に、上記凹部および上記凸部からなる上記凹凸が形成されるように、断続的に形成されていてもよい。
　本発明の態様６にかかる電気光学装置は、上記態様１～５の何れかにおいて、上記枠状のバンクにおける、上記平坦化層との対向面に、上記平坦化層に向かって突出する複数の凸部（１４１）が設けられていてもよい。
　本発明の態様７にかかる電気光学装置は、上記態様６において、上記平坦化層および上記枠状のバンクは、それぞれ少なくとも１つの角部を有する形状（例えば、四角形等、三角形以上の多角形）の外形を有し、上記枠状のバンクにおける上記角部の内側に、上記凸部（１４１）が設けられていてもよい。
　本発明の態様８にかかる電気光学装置は、上記態様６において、上記枠状のバンクには、上記平坦化層を囲むように上記凸部（１４１）が設けられていてもよい。
　本発明の態様９にかかる電気光学装置の製造方法は、表面に平坦化層（１３）が設けられた回路基板（１０）と、上記平坦化層上に設けられた少なくとも１つの電気光学素子（例えばＯＬＥＤ素子３４）と、少なくとも樹脂層（５２）を含み、上記電気光学素子を封止する封止膜（５０）と、上記平坦化層を囲み、内側が上記樹脂層で覆われた枠状のバンク（第１バンク４１）と、を備えた電気光学装置の製造方法であって、上記平坦化層の周端部に、平面視で凹凸（凹部１３１および凸部１３２を含む凹凸）を形成する凹凸形成工程と、上記平坦化層を囲む上記枠状のバンクを形成する枠状のバンク形成工程（第２の枠状のバンク形成工程）と、上記枠状のバンクの内側を覆う上記樹脂層を形成する樹脂層形成工程と、を含み、上記樹脂層形成工程は、上記平坦化層上に、液状の樹脂（インク材１５２）を滴下する樹脂滴下工程を含む。
　本発明の態様１０にかかる電気光学装置の製造方法は、上記態様９において、上記凹凸形成工程では、平面視で上記周端部が上記凹凸を有するように上記平坦化層をパターン形成してもよい。
　本発明の態様１１にかかる電気光学装置の製造方法は、上記態様９において、少なくとも上記樹脂層形成工程よりも前に、上記平坦化層の上面に、平面視で上記凹凸における凹部（１３１）から内側に向かって伸びる、上記平坦化層の厚み方向に窪んだ溝部（１３３）を形成する窪部形成工程を含んでいてもよい。
　本発明の態様１２にかかる電気光学装置の製造方法は、上記態様１０において、上記凹凸形成工程では、上記平坦化層を、該平坦化層の周端部がジグザグ状の上記凹凸を有するようにパターン形成してもよい。
　本発明の態様１３にかかる電気光学装置の製造方法は、上記態様９において、上記平坦化層上に、上記少なくとも１つの電気光学素子を形成する電気光学素子形成工程を含むとともに、上記電気光学素子形成工程は、電気光学素子毎にパターン電極（第１電極３１）を形成するパターン電極形成工程と、上記パターン電極の周端部を覆うとともに、上記パターン電極の一部を露出させる開口部を有するエッジカバー（バンク３５）を形成するエッジカバー形成工程と、を含み、上記凹凸形成工程と、上記エッジカバー形成工程と、上記枠状のバンク形成工程と、のうち、少なくとも、上記凹凸形成工程と、上記エッジカバー形成工程とは、同時に行われ、上記凹凸形成工程では、上記エッジカバーと同じ材料からなるとともに上記エッジカバーと同層に設けられ、上記平坦化層の周端部の上面から端面にかけて上記平坦化層を覆う複数の島状の樹脂層（バンク３７）を、平面視で、上記島状の樹脂層で覆われていない上記平坦化層の周端部が凹部（１３１）となり、上記枠状のバンクに向かって突出する上記島状の樹脂層の先端が凸部（１３２）となり、平面視で上記周端部に、上記凹部および上記凸部からなる上記凹凸が形成されるように、断続的に形成してもよい。
　本発明の態様１４にかかる電気光学装置の製造方法は、上記態様９～１３の何れかにおいて、上記枠状のバンク形成工程では、上記枠状のバンクにおける、上記平坦化層との対向面に、上記平坦化層に向かって突出する複数の凸部（１４１）を形成してもよい。
　本発明の態様１５にかかる電気光学装置の製造方法は、上記態様１４において、上記枠状のバンク形成工程では、上記枠状のバンクが、少なくとも１つの角部を有する形状（例えば、四角形等、三角形以上の多角形）の外形を有するとともに、上記枠状のバンクにおける上記角部の内側に上記凸部（１４１）が設けられるように、上記枠状のバンクを形成してもよい。
　本発明の態様１６にかかる電気光学装置の製造方法は、上記態様１４において、上記枠状のバンク形成工程では、上記凸部（１４１）が上記平坦化層を囲むように上記枠状のバンクを形成してもよい。
　本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
　　　１　　　電気光学装置
　　１０　　　回路基板
　　１３　　　平坦化層
　　３１　　　第１電極（パターン電極）
　　３４　　　ＯＬＥＤ素子
　　３５　　　バンク（エッジカバー）
　　３７　　　バンク（島状の樹脂層）
　　４１　　　第１バンク（枠状のバンク）
　　５０　　　封止膜
　　５２　　　樹脂層
　１３１　　　凹部
　１３２、１４１　　　凸部
　１３３　　　溝部
　１５２　インク材（液状の樹脂）

Claims (16)

  1. 　表面に平坦化層が設けられた回路基板と、
    　上記平坦化層上に設けられた少なくとも１つの電気光学素子と、
    　少なくとも樹脂層を含み、上記電気光学素子を封止する封止膜と、
    　上記平坦化層を囲み、内側が上記樹脂層で覆われた枠状のバンクと、を備え、
    　平面視で、上記枠状のバンクと対向する上記平坦化層の周端部に、凹凸が設けられていることを特徴とする電気光学装置。
  2. 　上記平坦化層は、平面視で上記周端部が上記凹凸を有するようにパターン形成されていることを特徴とする請求項１に記載の電気光学装置。
  3. 　上記平坦化層の上面に、平面視で上記凹凸における凹部から内側に向かって伸びる、上記平坦化層の厚み方向に窪んだ溝部が設けられていることを特徴とする請求項２に記載の電気光学装置。
  4. 　上記凹凸は、平面視でジグザグ状を有していることを特徴とする請求項２に記載の電気光学装置。
  5. 　上記少なくとも１つの電気光学素子は、該電気光学素子毎に設けられたパターン電極を備え、
    　上記パターン電極の周端部は、上記パターン電極の一部を露出させる開口部を有するエッジカバーで覆われており、
    　上記エッジカバーと同じ材料からなるとともに上記エッジカバーと同層に設けられ、上記平坦化層の周端部の上面から端面にかけて上記平坦化層を覆う複数の島状の樹脂層が、平面視で、上記島状の樹脂層で覆われていない上記平坦化層の周端部が凹部となり、上記枠状のバンクに向かって突出する上記島状の樹脂層の先端が凸部となり、平面視で上記周端部に、上記凹部および上記凸部からなる上記凹凸が形成されるように、断続的に形成されていることを特徴とする請求項１に記載の電気光学装置。
  6. 　上記枠状のバンクにおける、上記平坦化層との対向面に、上記平坦化層に向かって突出する複数の凸部が設けられていることを特徴とする請求項１～５の何れか１項に記載の電気光学装置。
  7. 　上記平坦化層および上記枠状のバンクは、それぞれ少なくとも１つの角部を有する形状の外形を有し、上記枠状のバンクにおける上記角部の内側に、上記凸部が設けられていることを特徴とする請求項６に記載の電気光学装置。
  8. 　上記枠状のバンクには、上記平坦化層を囲むように上記凸部が設けられていることを特徴とする請求項６に記載の電気光学装置。
  9. 　表面に平坦化層が設けられた回路基板と、上記平坦化層上に設けられた少なくとも１つの電気光学素子と、少なくとも樹脂層を含み、上記電気光学素子を封止する封止膜と、上記平坦化層を囲み、内側が上記樹脂層で覆われた枠状のバンクと、を備えた電気光学装置の製造方法であって、
    　上記平坦化層の周端部に、平面視で凹凸を形成する凹凸形成工程と、
    　上記平坦化層を囲む上記枠状のバンクを形成する枠状のバンク形成工程と、
    　上記枠状のバンクの内側を覆う上記樹脂層を形成する樹脂層形成工程と、を含み、
    　上記樹脂層形成工程は、上記平坦化層上に、液状の樹脂を滴下する樹脂滴下工程を含むことを特徴とする電気光学装置の製造方法。
  10. 　上記凹凸形成工程では、平面視で上記周端部が上記凹凸を有するように上記平坦化層をパターン形成することを特徴とする請求項９に記載の電気光学装置の製造方法。
  11. 　少なくとも上記樹脂層形成工程よりも前に、上記平坦化層の上面に、平面視で上記凹凸における凹部から内側に向かって伸びる、上記平坦化層の厚み方向に窪んだ溝部を形成する窪部形成工程を含むことを特徴とする請求項９に記載の電気光学装置の製造方法。
  12. 　上記凹凸形成工程では、上記平坦化層を、該平坦化層の周端部がジグザグ状の上記凹凸を有するようにパターン形成することを特徴とする請求項１０に記載の電気光学装置の製造方法。
  13. 　上記平坦化層上に、上記少なくとも１つの電気光学素子を形成する電気光学素子形成工程を含むとともに、
    　上記電気光学素子形成工程は、
    　電気光学素子毎にパターン電極を形成するパターン電極形成工程と、
    　上記パターン電極の周端部を覆うとともに、上記パターン電極の一部を露出させる開口部を有するエッジカバーを形成するエッジカバー形成工程と、を含み、
    　上記凹凸形成工程と、上記エッジカバー形成工程と、上記枠状のバンク形成工程と、のうち、少なくとも、上記凹凸形成工程と、上記エッジカバー形成工程とは、同時に行われ、
    　上記凹凸形成工程では、上記エッジカバーと同じ材料からなるとともに上記エッジカバーと同層に設けられ、上記平坦化層の周端部の上面から端面にかけて上記平坦化層を覆う複数の島状の樹脂層を、平面視で、上記島状の樹脂層で覆われていない上記平坦化層の周端部が凹部となり、上記枠状のバンクに向かって突出する上記島状の樹脂層の先端が凸部となり、平面視で上記周端部に、上記凹部および上記凸部からなる上記凹凸が形成されるように、断続的に形成することを特徴とする請求項９に記載の電気光学装置の製造方法。
  14. 　上記枠状のバンク形成工程では、上記枠状のバンクにおける、上記平坦化層との対向面に、上記平坦化層に向かって突出する複数の凸部を形成することを特徴とする請求項９～１３の何れか１項に記載の電気光学装置の製造方法。
  15. 　上記枠状のバンク形成工程では、上記枠状のバンクが、少なくとも１つの角部を有する形状の外形を有するとともに、上記枠状のバンクにおける上記角部の内側に上記凸部が設けられるように、上記枠状のバンクを形成することを特徴とする請求項１４に記載の電気光学装置の製造方法。
  16. 　上記枠状のバンク形成工程では、上記凸部が上記平坦化層を囲むように上記枠状のバンクを形成することを特徴とする請求項１４に記載の電気光学装置の製造方法。
PCT/JP2017/029052 2017-08-10 2017-08-10 電気光学装置およびその製造方法 Ceased WO2019030887A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/467,632 US10516012B2 (en) 2017-08-10 2017-08-10 Electro-optical device and manufacturing method thereof
PCT/JP2017/029052 WO2019030887A1 (ja) 2017-08-10 2017-08-10 電気光学装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/029052 WO2019030887A1 (ja) 2017-08-10 2017-08-10 電気光学装置およびその製造方法

Publications (1)

Publication Number Publication Date
WO2019030887A1 true WO2019030887A1 (ja) 2019-02-14

Family

ID=65271145

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/029052 Ceased WO2019030887A1 (ja) 2017-08-10 2017-08-10 電気光学装置およびその製造方法

Country Status (2)

Country Link
US (1) US10516012B2 (ja)
WO (1) WO2019030887A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109887983A (zh) * 2019-03-20 2019-06-14 京东方科技集团股份有限公司 基板、显示面板以及基板的制备方法
JP2020532043A (ja) * 2017-08-31 2020-11-05 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 表示基板及びその製造方法、表示装置
JP2021056399A (ja) * 2019-09-30 2021-04-08 株式会社ジャパンディスプレイ 表示装置
US20220190289A1 (en) * 2019-03-29 2022-06-16 Sharp Kabushiki Kaisha Display device
US20230209972A1 (en) * 2020-06-08 2023-06-29 Sharp Kabushiki Kaisha Display device and display device manufacturing method
JP2023529243A (ja) * 2020-04-09 2023-07-10 京東方科技集團股▲ふん▼有限公司 表示パネル及び表示装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10559772B2 (en) * 2017-03-31 2020-02-11 Sharp Kabushiki Kaisha Display device and production method thereof
JP6556812B2 (ja) * 2017-11-28 2019-08-07 Ｎｉｓｓｈａ株式会社 ハードコート付フィルムタイプタッチセンサとこれを用いたフレキシブルディバイス
US11417863B2 (en) * 2018-03-27 2022-08-16 Sharp Kabushiki Kaisha Display device and production method therefor
KR102724703B1 (ko) * 2018-10-23 2024-11-01 삼성디스플레이 주식회사 디스플레이 장치 및 디스플레이 장치를 제조하기 위한 마스크
WO2020248246A1 (zh) 2019-06-14 2020-12-17 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN110611045A (zh) * 2019-08-28 2019-12-24 武汉华星光电半导体显示技术有限公司 一种oled显示器件及其制备方法
EP4044243B1 (en) * 2020-06-12 2025-11-12 BOE Technology Group Co., Ltd. Display panel and manufacturing method therefor, and display apparatus
KR102797946B1 (ko) * 2020-10-27 2025-04-18 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
CN113193024B (zh) * 2021-04-26 2023-05-02 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
KR20230070108A (ko) * 2021-11-12 2023-05-22 삼성디스플레이 주식회사 표시장치
KR20230170396A (ko) * 2022-06-10 2023-12-19 엘지디스플레이 주식회사 유기 발광 표시 장치
CN118973339A (zh) * 2023-05-15 2024-11-15 北京小米移动软件有限公司 显示面板及其制造方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235089A (ja) * 2007-03-22 2008-10-02 Fuji Electric Holdings Co Ltd 有機ｅｌディスプレイパネルおよびその製造方法
JP2009129605A (ja) * 2007-11-21 2009-06-11 Seiko Epson Corp 発光装置及び電子機器
JP2012253036A (ja) * 2002-01-15 2012-12-20 Seiko Epson Corp 表示装置および電子機器
JP2017123257A (ja) * 2016-01-06 2017-07-13 株式会社ジャパンディスプレイ 表示装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4232929B2 (ja) * 1999-09-30 2009-03-04 オプトレックス株式会社 液晶表示素子
JP2005251407A (ja) * 2004-03-01 2005-09-15 Sanyo Electric Co Ltd 表示パネルの製造方法および表示パネル
JP2011146323A (ja) 2010-01-18 2011-07-28 Canon Inc 有機ｅｌ発光装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012253036A (ja) * 2002-01-15 2012-12-20 Seiko Epson Corp 表示装置および電子機器
JP2008235089A (ja) * 2007-03-22 2008-10-02 Fuji Electric Holdings Co Ltd 有機ｅｌディスプレイパネルおよびその製造方法
JP2009129605A (ja) * 2007-11-21 2009-06-11 Seiko Epson Corp 発光装置及び電子機器
JP2017123257A (ja) * 2016-01-06 2017-07-13 株式会社ジャパンディスプレイ 表示装置及びその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020532043A (ja) * 2017-08-31 2020-11-05 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 表示基板及びその製造方法、表示装置
JP7203763B2 (ja) 2017-08-31 2023-01-13 京東方科技集團股▲ふん▼有限公司 表示基板及びその製造方法、表示装置
CN109887983A (zh) * 2019-03-20 2019-06-14 京东方科技集团股份有限公司 基板、显示面板以及基板的制备方法
US20220190289A1 (en) * 2019-03-29 2022-06-16 Sharp Kabushiki Kaisha Display device
US12200957B2 (en) * 2019-03-29 2025-01-14 Sharp Kabushiki Kaisha Display device including dam and separation walls
JP7395302B2 (ja) 2019-09-30 2023-12-11 株式会社ジャパンディスプレイ 表示装置
JP2021056399A (ja) * 2019-09-30 2021-04-08 株式会社ジャパンディスプレイ 表示装置
JP2023529243A (ja) * 2020-04-09 2023-07-10 京東方科技集團股▲ふん▼有限公司 表示パネル及び表示装置
JP7524224B2 (ja) 2020-04-09 2024-07-29 京東方科技集團股▲ふん▼有限公司 表示パネル及び表示装置
US12089472B2 (en) 2020-04-09 2024-09-10 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display device
JP2024138506A (ja) * 2020-04-09 2024-10-08 京東方科技集團股▲ふん▼有限公司 表示パネル及び表示装置
JP7721749B2 (ja) 2020-04-09 2025-08-12 京東方科技集團股▲ふん▼有限公司 表示パネル及び表示装置
US20230209972A1 (en) * 2020-06-08 2023-06-29 Sharp Kabushiki Kaisha Display device and display device manufacturing method
US12446441B2 (en) * 2020-06-08 2025-10-14 Sharp Kabushiki Kaisha Display device and display device manufacturing method

Also Published As

Publication number Publication date
US20190326375A1 (en) 2019-10-24
US10516012B2 (en) 2019-12-24

Similar Documents

Publication Publication Date Title
WO2019030887A1 (ja) 電気光学装置およびその製造方法
US10608062B2 (en) Display device
CN108987436B (zh) 显示装置
CN106847858B (zh) 柔性有机发光显示装置
JP5302460B2 (ja) 液晶表示装置及びその製造方法
KR102504073B1 (ko) 유기발광 표시장치
WO2018179047A1 (ja) 表示装置およびその製造方法
JP6324098B2 (ja) 表示装置及びその製造方法
KR20190048642A (ko) 디스플레이 장치
WO2018179308A1 (ja) 表示装置およびその製造方法
WO2018158953A1 (ja) 表示装置およびその製造方法
CN107710313A (zh) 柔性电子器件和柔性电子器件的制造方法
JP6824058B2 (ja) タッチセンサ内蔵表示装置
JP6457879B2 (ja) 表示装置及びその製造方法
WO2019012680A1 (ja) 電気光学装置の製造方法および電気光学装置
JP2018116236A (ja) 表示装置
US12048186B2 (en) Display device and manufacturing method thereof
KR20200145985A (ko) 표시 장치 및 표시 장치의 제조 방법
US20200219423A1 (en) Flexible display device and method of manufacturing flexible display device
KR20190121421A (ko) 칩 온 필름 패키지 및 칩 온 필름 패키지를 포함하는 표시 장치
WO2020194466A1 (ja) 表示デバイス
JP6556417B1 (ja) 有機ｅｌ表示装置およびその製造方法
CN111149430B (zh) 显示装置
US20210159453A1 (en) Display device and production method therefor
WO2020021654A1 (ja) 表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17921389

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17921389

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP