[go: up one dir, main page]

WO2019098369A1 - 酸化物半導体薄膜 - Google Patents

酸化物半導体薄膜 Download PDF

Info

Publication number
WO2019098369A1
WO2019098369A1 PCT/JP2018/042698 JP2018042698W WO2019098369A1 WO 2019098369 A1 WO2019098369 A1 WO 2019098369A1 JP 2018042698 W JP2018042698 W JP 2018042698W WO 2019098369 A1 WO2019098369 A1 WO 2019098369A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
oxide semiconductor
semiconductor thin
atomic ratio
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2018/042698
Other languages
English (en)
French (fr)
Inventor
文人 大竹
大士 小林
充 上野
優 和田
松本　浩一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2019554444A priority Critical patent/JP6928333B2/ja
Priority to US16/761,101 priority patent/US20200357924A1/en
Priority to KR1020207014695A priority patent/KR102376258B1/ko
Priority to CN201880074511.4A priority patent/CN111373514A/zh
Publication of WO2019098369A1 publication Critical patent/WO2019098369A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/62222—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products obtaining ceramic coatings
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3231—Refractory metal oxides, their mixed metal oxides, or oxide-forming salts thereof
    • C04B2235/3232—Titanium oxides or titanates, e.g. rutile or anatase
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284—Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3293—Tin oxides, stannates or oxide forming salts thereof, e.g. indium tin oxide [ITO]

Definitions

  • the present invention relates to an oxide semiconductor thin film containing In, Zn, Ti and Sn.
  • a thin film transistor (Thin-Film Transistor) using an In-Ga-Zn-O-based oxide semiconductor film (IGZO) as an active layer is higher than a thin film transistor using a conventional amorphous silicon film as an active layer.
  • IGZO In-Ga-Zn-O-based oxide semiconductor film
  • Patent Document 1 discloses an organic EL display device in which an active layer of a TFT for driving an organic EL element is made of IGZO.
  • Patent Document 2 discloses a thin film transistor having a channel layer (active layer) of a-IGZO and having a mobility of 5 cm 2 / Vs or more.
  • Patent Document 3 discloses a thin film transistor having an active layer of IGZO and an on / off current ratio of 5 digits or more.
  • JP 2009-31750 A JP, 2011-216574, A WO 2010/092810
  • an oxide semiconductor thin film is formed of an oxide semiconductor containing In, Zn, Ti and Sn,
  • the atomic ratio of (In + Sn) / (In + Zn + Ti + Sn) is 0.36 or more and 0.92 or less,
  • the atomic ratio of Sn / (In + Sn) is 0.02 or more and 0.46 or less,
  • the atomic ratio of Sn / (In + Zn + Ti + Sn) is 0.01 or more and 0.42 or less,
  • the atomic ratio of Ti / (In + Zn + Ti + Sn) is 0.01 or more and 0.10 or less.
  • the atomic ratio of (In + Sn) / (In + Zn + Ti + Sn) is 0.48 or more and 0.72 or less, The atomic ratio of Sn / (In + Sn) is 0.03 or more and 0.29 or less, The atomic ratio of Sn / (In + Zn + Ti + Sn) is 0.02 or more and 0.21 or less, The atomic ratio of Ti / (In + Zn + Ti + Sn) may be 0.03 or more and 0.10 or less.
  • a thin film transistor according to an embodiment of the present invention includes an active layer formed of the oxide semiconductor thin film having the above structure.
  • a thin film transistor having a mobility of 10 cm 2 / Vs or more can be formed.
  • the amount of change in threshold voltage is 0 V or more and 2 V or less before and after the test which continues applying a gate voltage of +30 V for 60 minutes at a temperature of 60 ° C.
  • it is possible to obtain a thin film transistor in which the amount of change in threshold voltage between before and after the test which continues applying a gate voltage of -30 V for 60 minutes at a temperature of 60 ° C is -2 V or more and 0 V or less.
  • a method of manufacturing a thin film transistor according to an aspect of the present invention is a method of manufacturing a thin film transistor including an active layer formed of the oxide semiconductor thin film having the above configuration, Forming a gate insulating film on the gate electrode, The active layer is formed by sputtering on the gate insulating film, Forming a metal layer using the active layer as a base film; The metal layer is patterned by wet etching to form a source electrode and a drain electrode.
  • the active layer is made of an oxide semiconductor thin film containing Sn, and thus has excellent chemical resistance. Therefore, the source / drain electrodes can be patterned without forming an etching stopper for protecting the active layer from the etching solution.
  • FIG. 1 is a schematic cross-sectional view showing the configuration of a thin film transistor according to an embodiment of the present invention.
  • a so-called bottom gate type field effect transistor will be described as an example.
  • the thin film transistor 100 of the present embodiment has a gate electrode 11, a gate insulating film 12, an active layer 13, a source electrode 14S, and a drain electrode 14D.
  • the gate electrode 11 is made of a conductive film formed on the surface of the substrate 10.
  • the substrate 10 is typically a transparent glass substrate.
  • the gate electrode 11 is typically formed of a metal single layer film or a metal multilayer film such as molybdenum (Mo), titanium (Ti), aluminum (Al), copper (Cu), etc. .
  • the gate electrode 11 is made of molybdenum.
  • the thickness of the gate electrode 11 is not particularly limited, and is, for example, 200 nm.
  • the gate electrode 11 is formed, for example, by sputtering or vacuum evaporation.
  • the active layer 13 functions as a channel layer of the thin film transistor 100.
  • the film thickness of the active layer 12 is, for example, 10 nm to 200 nm.
  • the active layer 13 is formed of an In—Sn—Ti—Zn—O-based oxide semiconductor thin film containing In (indium), Zn (zinc), Ti (titanium), and Sn (tin).
  • the active layer 13 is formed, for example, by sputtering. The specific composition of the said oxide semiconductor thin film is mentioned later.
  • the gate insulating film 12 is formed between the gate electrode 11 and the active layer 13.
  • the gate insulating film 12 is made of, for example, a silicon oxide film (SiOx), a silicon nitride film (SiNx), or a laminated film of these.
  • the film formation method is not particularly limited, and may be a CVD method, a sputtering method, an evaporation method, or the like.
  • the thickness of the gate insulating film 12 is not particularly limited, and is, for example, 200 nm to 400 nm.
  • the source electrode 14S and the drain electrode 14D are formed apart from each other on the active layer 13.
  • the source electrode 14S and the drain electrode 14D can be made of, for example, a metal single-layer film of aluminum, molybdenum, copper, titanium or the like, or a multilayer film of these metals. As described later, the source electrode 14S and the drain electrode 14D can be simultaneously formed by patterning a metal film. The thickness of the metal film is, for example, 100 nm to 200 nm.
  • the source electrode 14S and the drain electrode 14D are formed, for example, by a sputtering method, a vacuum evaporation method, or the like.
  • the source electrode 14S and the drain electrode 14D are covered with a protective film 15.
  • the protective film 15 is made of, for example, an electrically insulating material such as a silicon oxide film, a silicon nitride film, or a laminated film of these.
  • the protective film 15 is for shielding the element portion including the active layer 13 from the open air.
  • the thickness of the protective film 15 is not particularly limited, and is, for example, 100 nm to 300 nm.
  • the protective film 15 is formed, for example, by the CVD method.
  • annealing is performed. Thereby, the active layer 13 is activated.
  • the annealing conditions are not particularly limited, and in the present embodiment, the annealing is performed at about 300 ° C. for one hour in the air.
  • interlayer connection holes for connecting the source / drain electrodes 14S and 14D to wiring layers are provided at appropriate positions.
  • the wiring layer is for connecting the thin film transistor 100 to a peripheral circuit (not shown), and is made of a transparent conductive film such as ITO.
  • oxide semiconductor thin film [Oxide semiconductor thin film] Then, the oxide semiconductor thin film which comprises the active layer 13 is demonstrated.
  • the active layer 13 is formed of an oxide semiconductor thin film containing In, Zn, Ti, and Sn as described above.
  • the atomic ratio (atomic ratio of the sum of In and Sn to the total of In, Zn, Ti, and Sn) of (In + Sn) / (In + Zn + Ti + Sn) is 0.36 to 0.92.
  • the atomic ratio of Sn / (In + Sn) (atomic ratio of Sn to the sum of In and Sn) is 0.02 or more and 0.46 or less.
  • the atomic ratio of Sn / (In + Zn + Ti + Sn) (the atomic ratio of Sn to the total of In, Zn, Ti and Sn) is 0.01 or more and 0.42 or less.
  • the atomic ratio of Ti / (In + Zn + Ti + Sn) (the atomic ratio of Ti to the total of In, Zn, Ti and Sn) is 0.01 or more and 0.10 or less.
  • the upper limit value and the lower limit value of the composition are values obtained by rounding off the third decimal place (the same applies hereinafter).
  • transistor characteristics having a mobility of 10 cm 2 / Vs or more can be obtained.
  • the active layer 13 is formed of an oxide semiconductor thin film containing Sn, the active layer 13 excellent in chemical resistance can be formed. Therefore, in the patterning process of the source electrode 14S and the drain electrode 14D, it is not necessary to provide an etching stopper layer for protecting the active layer from the etching solution. As a result, after forming a metal layer using the active layer 13 as a base film, the source electrode 14S and the drain electrode 14D can be easily formed by patterning the metal layer by wet etching.
  • PAN Phosphoric Acetic Nitric acid
  • PAN solution 1 a mixture of phosphoric acid 75 75%, nitric acid 10 10%, acetic acid 14 14%, water ⁇ 1%) and PAN solution 2 (phosphorus) Acid ⁇ 73%, nitric acid 3 3%, acetic acid 7 7%, water ⁇ 17% mixed solution, and the like.
  • the atomic ratio of (In + Sn) / (In + Zn + Ti + Sn) is 0.48 to 0.72, and the atomic ratio of Sn / (In + Sn) is 0.03 to 0.29, It is more preferable that the atomic ratio of Sn / (In + Zn + Ti + Sn) is 0.02 or more and 0.21 or less, and the atomic ratio of Ti / (In + Zn + Ti + Sn) is 0.03 or more and 0.10 or less.
  • transistor characteristics having a mobility of 20 cm 2 / Vs or more can be obtained.
  • the fluctuation of the threshold voltage can be suppressed to a predetermined voltage or less, so that it is possible to secure a highly reliable switching operation over a long period of time.
  • PBTS Bias Temperature Stress
  • NBTS Negative Bias Temperature Stress
  • the amount of change in threshold voltage between before and after the execution of the PBTS test in which a gate voltage of +30 V is continuously applied for 60 minutes was 0 V or more and 2 V or less.
  • the amount of change in threshold voltage between before and after the test which continues to apply a gate voltage of -30 V for 60 minutes at a temperature of 60 ° C. was -2 V or more and 0 V or less.
  • the active layer 13 is formed by performing heat treatment (annealing) at a predetermined temperature after forming a film using a sputtering target made of sintered bodies of respective oxides of In, Zn, Ti, and Sn. .
  • a sputtering target made of sintered bodies of respective oxides of In, Zn, Ti, and Sn. .
  • an oxide semiconductor thin film having the same or substantially the same composition as that of the target is formed.
  • an active layer which exhibits transistor characteristics having a mobility of 10 cm 2 / Vs or more is formed.
  • the sputtering target is made of a sintered body obtained by using oxides of In, Ti, Zn and Sn such as In 2 O 3 , TiO 2 , ZnO and SnO 2 as raw material powders and mixing them at the above composition ratio. be able to.
  • the gate voltage (Vg) at which the drain current (Id) becomes 1E-09 (1.0 ⁇ 10 ⁇ 9 ) A is the threshold voltage (Vth)
  • the In—Ga—Zn—O-based oxide thin film While the threshold voltage shifts to the positive side (about 6 V at the maximum) as the voltage application time is longer, the shift amount is 2 V or less in the In-Sn-Ti-Zn-O-based oxide thin film That was confirmed.
  • the present inventors have sputtered an In-Ti-Zn-O-based oxide thin film, an In-Sn-Ti-Zn-O-based oxide thin film, and an In-Ga-Zn-O-based oxide semiconductor thin film by sputtering.
  • the thin film transistors of the structure shown in FIG. 1 were formed using these films as active layers, and the transfer characteristics (mobility, threshold voltage, PBTS, NBTS) of each transistor were evaluated. Furthermore, film characteristics (carrier density, wet etching rate) of the above-mentioned oxide semiconductor thin film were evaluated.
  • the threshold voltage (Vth) was a gate voltage (Vg) at which the drain current (Id) was 1.0 ⁇ 10 ⁇ 9 A.
  • PBTS ( ⁇ Vth) is a change in threshold voltage after applying a gate voltage of +30 V for 60 minutes at a temperature of 60 ° C.
  • NBTS ( ⁇ Vth) is a change in threshold voltage after applying a gate voltage of ⁇ 30 V for 60 minutes at a temperature of 60 ° C.
  • the carrier density was measured by annealing the oxide semiconductor thin film immediately after film formation at 350 ° C. for 1 hour in the air, and then measuring the carrier concentration in the film with a Hall effect measuring instrument.
  • the dip method was employed in which the oxide semiconductor thin film immediately after film formation was immersed in a chemical solution (phosphorus acetic acid based etching solution) managed at 40 ° C.
  • the substrate temperature is 100 ° C.
  • the sputtering gas is a mixed gas of argon and oxygen (oxygen content ratio 7%)
  • the film thickness is 50 nm.
  • Example 1 Using an In-Ti-Zn-O target, the atomic ratio of each element to the total amount of In, Zn, and Ti was 48 atomic% In, 48 atomic% Zn, and Ti: 4 on the total weight of the glass substrate.
  • An In-Ti-Zn-O-based oxide semiconductor thin film having an atomic percentage was manufactured.
  • the mobility is 12 cm 2 / Vs
  • the threshold voltage (Vth) is 0.4 V
  • the PBTS (Vth) is +3.2 V
  • the NBTS (Vth) was -0.1 V.
  • the carrier density was 5.1E + 16 (5.1 ⁇ 10 16 ) / cm 3
  • the etching rate was 4.7 nm / sec.
  • Example 2 Using an In-Ti-Zn-O target, the atomic ratio of each element to the total amount of In, Zn, and Ti on a glass substrate is respectively 58 atomic% of In, 38 atomic% of Zn, and Ti: 4
  • An In-Ti-Zn-O-based oxide semiconductor thin film having an atomic percentage was manufactured.
  • the transfer characteristics of the thin film transistor having the active layer formed of the manufactured oxide semiconductor thin film were evaluated. As a result, the mobility is 15 cm 2 / Vs, the threshold voltage (Vth) is 0.7 V, and the PBTS (Vth) is +1.8 V, The NBTS (Vth) was -1.2V.
  • the carrier density was 2.5E + 17 (2.5 ⁇ 10 17 ) / cm 3 , and the etching rate was 2.8 nm / sec.
  • Example 3 The atomic ratio of each element to the total amount of In, Zn and Ti was 85 atomic% In, 7 atomic% Zn, and 8 Ti on a glass substrate, using an In-Ti-Zn-O target.
  • An In-Ti-Zn-O-based oxide semiconductor thin film having an atomic percentage was manufactured.
  • the mobility is 50 cm 2 / Vs
  • the threshold voltage (Vth) is -5.2 V
  • the PBTS (Vth) is +0.5 V
  • NBTS (Vth) was -5.0V.
  • the carrier density was 4.1E + 19 (4.1 ⁇ 10 19 ) / cm 3 and the etching rate was less than 0.1 nm / sec (measurement limit).
  • Example 4 Using an In-Ti-Zn-O target, the atomic ratio of each element to the total amount of In, Zn, and Ti was 38 atomic% In, 58 atomic% Zn, and Ti: 4 on the total weight of the glass substrate.
  • An In-Ti-Zn-O-based oxide semiconductor thin film having an atomic percentage was manufactured.
  • the mobility is 6 cm 2 / Vs
  • the threshold voltage (Vth) is 0.3 V
  • the PBTS (Vth) is +3.2 V
  • the NBTS (Vth) was -0.9V.
  • the carrier density was 2.5E + 16 (2.5 ⁇ 10 16 ) / cm 3 and the etching rate was 13.0 nm / sec.
  • Example 5 The atomic ratio of each element in the total amount of In, Zn, and Ti on a glass substrate is In atomic ratio: 17 atomic%, Zn atomic ratio: 75 atomic%, Ti: 8 on a glass substrate using an In-Ti-Zn-O target.
  • An In-Ti-Zn-O-based oxide semiconductor thin film having an atomic percentage was manufactured.
  • the mobility is 5 cm 2 / Vs
  • the threshold voltage (Vth) is 2.8 V
  • the PBTS (Vth) is +4.5 V
  • the NBTS (Vth) was -0.5V.
  • the carrier density was 4.0E + 14 (4.0 ⁇ 10 14 ) / cm 3
  • the etching rate was 15.0 nm / sec.
  • Example 6 The atomic ratio of each element in the total amount of In, Zn, Ti, and Sn on a glass substrate is In: 35 at%, Zn: 60 at%, using an In-Sn-Ti-Zn-O target.
  • the transfer characteristics of the thin film transistor having the active layer formed of the manufactured oxide semiconductor thin film were evaluated. As a result, the mobility was 10 cm 2 / Vs, the threshold voltage (Vth) was 1.8 V, and the PBTS (Vth) was +1.8 V, The NBTS (Vth) was -0.4V.
  • the carrier density was 3.5E + 17 (3.5 ⁇ 10 17 ) / cm 3
  • the etching rate was 10.0 nm / sec.
  • Example 7 The atomic ratio of each element in the total amount of In, Zn, Ti, and Sn on a glass substrate is In: 58 atomic%, Zn: 37 atomic%, using an In-Sn-Ti-Zn-O target.
  • the transfer characteristics of the thin film transistor having the active layer formed of the manufactured oxide semiconductor thin film were evaluated. As a result, the mobility is 17 cm 2 / Vs, the threshold voltage (Vth) is 0.7 V, and the PBTS (Vth) is +0.9 V, The NBTS (Vth) was -1.2V.
  • the carrier density was 5.6E + 17 (5.6 ⁇ 10 17 ) / cm 3
  • the etching rate was 2.6 nm / sec.
  • Example 8 The atomic ratio of each element in the total amount of In, Zn, Ti, and Sn on a glass substrate is In: 46 at%, Zn: 48 at%, using an In-Sn-Ti-Zn-O target.
  • the mobility is 20 cm 2 / Vs
  • the threshold voltage (Vth) is 0.9 V
  • the PBTS (Vth) is +1.5 V
  • the NBTS (Vth) was -0.6V.
  • the carrier density was 4.2E + 17 (4.2 ⁇ 10 17 ) / cm 3
  • the etching rate was 3.0 nm / sec.
  • the atomic ratio of each element in the total amount of In, Zn, Ti, and Sn on a glass substrate is In: 56 at%, Zn: 39 at%, using an In-Sn-Ti-Zn-O target.
  • An In—Sn—Ti—Zn—O-based oxide semiconductor thin film having a Ti: 3 atomic%, and an Sn: 2 atomic% was prepared.
  • the mobility is 21 cm 2 / Vs
  • the threshold voltage (Vth) is 0.8 V
  • the PBTS (Vth) is +1.2 V
  • the NBTS (Vth) was -1.0V.
  • the carrier density was 3.5E + 17 (3.5 ⁇ 10 17 ) / cm 3
  • the etching rate was 2.2 nm / sec.
  • the atomic ratio of each element in the total amount of In, Zn, Ti, and Sn on a glass substrate is In: 57 at%, Zn: 35 at%, using an In-Sn-Ti-Zn-O target.
  • An In—Sn—Ti—Zn—O-based oxide semiconductor thin film having a Ti: 3 atomic percent and a Sn: 5 atomic percent was prepared.
  • the mobility is 23 cm 2 / Vs
  • the threshold voltage (Vth) is 0.6 V
  • the PBTS (Vth) is +1.0 V
  • the NBTS (Vth) was -0.7V.
  • the carrier density was 5.6E + 17 (5.6 ⁇ 10 17 ) / cm 3
  • the etching rate was 1.0 nm / sec.
  • the atomic ratio of each element to the total amount of In, Zn, Ti, and Sn on a glass substrate is In: 53 at%, Zn: 30 at%, using an In-Sn-Ti-Zn-O target.
  • An In—Sn—Ti—Zn—O-based oxide semiconductor thin film containing 3 atomic percent Ti and 14 atomic percent Sn was prepared.
  • the transfer characteristics of the thin film transistor having the active layer formed of the manufactured oxide semiconductor thin film were evaluated. As a result, the mobility was 26 cm 2 / Vs, the threshold voltage (Vth) was 0.3 V, and the PBTS (Vth) was +0.7 V, The NBTS (Vth) was -0.2V.
  • the carrier density was 2.5E + 18 (2.5 ⁇ 10 18 ) / cm 3 , and the etching rate was less than 0.1 nm / sec (measurement limit).
  • the atomic ratio of each element in the total amount of In, Zn, Ti, and Sn on a glass substrate is In: 52 at%, Zn: 28 at%, using an In-Sn-Ti-Zn-O target.
  • An In—Sn—Ti—Zn—O-based oxide semiconductor thin film having 3 atomic% of Ti and 17 atomic% of Sn was prepared.
  • the transfer characteristics of the thin film transistor having the active layer formed of the manufactured oxide semiconductor thin film were evaluated. The mobility was 27 cm 2 / Vs, the threshold voltage (Vth) was 0.2 V, and the PBTS (Vth) was +0.6 V, The NBTS (Vth) was -1.5V.
  • the carrier density was 4.1E + 18 (4.1 ⁇ 10 18 ) / cm 3 , and the etching rate was less than 0.1 nm / sec (measurement limit).
  • the atomic ratio of each element in the total amount of In, Zn, Ti, and Sn on a glass substrate is In: 51 at%, Zn: 25 at%, using an In-Sn-Ti-Zn-O target.
  • An In—Sn—Ti—Zn—O-based oxide semiconductor thin film of 3 atomic percent Ti and 21 atomic percent Sn was prepared.
  • the transfer characteristics of the thin film transistor having the active layer formed of the manufactured oxide semiconductor thin film were evaluated, and the mobility was 28 cm 2 / Vs, the threshold voltage (Vth) was 0.1 V, and the PBTS (Vth) was +0.6 V, The NBTS (Vth) was -2.0V.
  • the carrier density was 4.0E + 18 (4.0 ⁇ 10 18 ) / cm 3 , and the etching rate was less than 0.1 nm / sec (measurement limit).
  • Example 14 The atomic ratio of each element in the total amount of In, Zn, Ti, and Sn on a glass substrate is In: 51 at%, Zn: 18 at%, using an In-Sn-Ti-Zn-O target.
  • the mobility is 20 cm 2 / Vs
  • the threshold voltage (Vth) is 0.7 V
  • the PBTS (Vth) is +1.1 V
  • the NBTS (Vth) was -0.6V.
  • the carrier density was 6.0E + 17 (6.0 ⁇ 10 17 ) / cm 3
  • the etching rate was less than 0.1 nm / sec (measurement limit).
  • Example 15 The atomic ratio of each element in the total amount of In, Zn, Ti, and Sn on a glass substrate is In: 52 at%, Zn: 5 at%, using an In-Sn-Ti-Zn-O target.
  • the mobility is 29 cm 2 / Vs
  • the threshold voltage (Vth) is -3.6 V
  • the PBTS (Vth) is +0.5 V
  • NBTS (Vth) was -3.4V.
  • the carrier density was 8.5E + 18 (8.5 ⁇ 10 18 ) / cm 3
  • the etching rate was less than 0.1 nm / sec (measurement limit).
  • Example 16 The atomic ratio of each element in the total amount of In, Zn, Ti, and Sn on a glass substrate is In: 50 atomic%, Zn: 4 atomic%, using an In-Sn-Ti-Zn-O target.
  • the mobility is 32 cm 2 / Vs
  • the threshold voltage (Vth) is -4.6 V
  • the PBTS (Vth) is +0.2 V
  • NBTS (Vth) was -4.8V.
  • the carrier density was 6.0E + 19 (6.0 ⁇ 10 19 ) / cm 3
  • the etching rate was less than 0.1 nm / sec (measurement limit).
  • Example 17 The atomic ratio of each element in the total amount of In, Zn, Ti, and Sn on a glass substrate is In: 63 at%, Zn: 19 at%, using an In-Sn-Ti-Zn-O target.
  • the mobility is 27 cm 2 / Vs
  • the threshold voltage (Vth) is -0.8 V
  • the PBTS (Vth) is +0.6 V
  • NBTS (Vth) was -2.2V.
  • the carrier density was 5.2 E + 18 (5.2 ⁇ 10 18 ) / cm 3
  • the etching rate was less than 0.1 nm / sec (measurement limit).
  • Example 18 The atomic ratio of each element in the total amount of In, Zn, Ti, and Sn on a glass substrate is In: 54 at%, Zn: 32 at%, using an In-Sn-Ti-Zn-O target.
  • An In—Sn—Ti—Zn—O-based oxide semiconductor thin film was prepared, in which Ti: 1 atomic% and Sn: 13 atomic%.
  • the mobility is 25 cm 2 / Vs
  • the threshold voltage (Vth) is -4.1 V
  • the PBTS (Vth) is +1.1 V
  • NBTS (Vth) was -4.2V.
  • the carrier density was 2.8E + 19 (2.8 ⁇ 10 19 ) / cm 3
  • the etching rate was less than 0.1 nm / sec (measurement limit).
  • the atomic ratio of each element to the total amount of In, Zn, Ti, and Sn on a glass substrate is In: 53 at%, Zn: 30 at%, using an In-Sn-Ti-Zn-O target.
  • An In—Sn—Ti—Zn—O-based oxide semiconductor thin film having 10 atomic percent Ti and 7 atomic percent Sn was prepared.
  • the mobility is 11 cm 2 / Vs
  • the threshold voltage (Vth) is 2.6 V
  • the PBTS (Vth) is +3.4 V
  • the NBTS (Vth) was -0.6V.
  • the carrier density was 7.0E + 16 (7.0 ⁇ 10 16 ) / cm 3
  • the etching rate was less than 0.1 nm / sec (measurement limit).
  • Example 20 The atomic ratio of each element in the total amount of In, Zn, Ti, and Sn on a glass substrate is In: 40 at%, Zn: 38 at%, using an In-Sn-Ti-Zn-O target.
  • the mobility is 8 cm 2 / Vs
  • the threshold voltage (Vth) is 2.8 V
  • the PBTS (Vth) is +3.1 V
  • the NBTS (Vth) was -0.7V.
  • the carrier density was 3.8E + 15 (3.8 ⁇ 10 16 ) / cm 3
  • the etching rate was less than 0.1 nm / sec (measurement limit).
  • Example 21 Using an In-Ga-Zn-O target, the atomic ratio of each element to the total amount of In, Zn, and Ga was 33 atomic% In, 33 atomic% Zn, and 33 Ga, respectively, on a glass substrate.
  • An In-Ga-Zn-O-based oxide semiconductor thin film having an atomic percentage was manufactured.
  • the mobility is 8 cm 2 / Vs
  • the threshold voltage (Vth) is 3.6 V
  • the PBTS (Vth) is +6.3 V
  • the NBTS (Vth) was 0.2V.
  • the carrier density was 5.7E + 14 (5.7 ⁇ 10 14 ) / cm 3
  • the etching rate was 5.3 nm / sec.
  • Atomic ratio 1 (In + Sn) / (In + Zn + Ti + Sn)
  • Atomic ratio 2 Sn / (In + Sn)
  • Atomic ratio 3 Sn / (In + Zn + Ti + Sn)
  • Atomic ratio 4 Ti / (In + Zn + Ti + Sn)
  • the mobility tends to increase as the content of In increases, and the threshold voltage tends to shift to the negative side as the content of In and Sn increases.
  • the threshold voltage is high, which degrades the PBTS but tends to improve the NBTS.
  • the threshold voltage is lowered, which improves the PBTS but tends to degrade the NBTS.
  • the In-Ti-Zn-O-based oxide semiconductor thin film according to Samples 1 to 5 has a low threshold voltage and a high mobility. In the case of threshold voltage, the threshold voltage was low. The mobility was 10 cm 2 / Vs or more in samples 1 to 3, whereas in samples 4 and 5, the result was lower than the mobility of sample 21 (In-Ga-Zn-O system).
  • the mobility is higher and the threshold voltage is lower than Sample 21 (In-Ga-Zn-O-based).
  • the PBTS / NBTS characteristics were also good.
  • the In-Sn-Ti-Zn-O-based oxide semiconductor thin film according to sample 20 having a relatively high Ti content the mobility is lower and the PBTS is significantly deteriorated compared to samples 6 to 19.
  • the atomic ratio 1 is 0.36 to 0.92
  • the atomic ratio 2 is 0.02 to 0.46
  • the atomic ratio 3 is 0.01 to 0.42
  • the atomic ratio 4 is 0.01
  • the In-Sn-Ti-Zn-O-based oxide semiconductor thin film having a value of 0.10 or less
  • a transistor characteristic having a mobility of 10 cm 2 / Vs or more higher than that of the In-Ga-Zn-O-based is obtained.
  • atomic ratio 1 is 0.48 to 0.72
  • atomic ratio 2 is 0.03 to 0.29
  • atomic ratio 3 is 0.02 to 0.21
  • atomic ratio 4 is 0.03.
  • the In-Sn-Ti-Zn-O-based oxide semiconductor thin film according to Samples 8 to 14 having a value of 0.10 or less, mobility of 20 cm 2 / Vs or more, PBTS characteristic of 0 V or more and 2 V or less, It is possible to obtain highly reliable transistor characteristics with less variation in threshold voltage, such as the NBTS characteristics of ⁇ 2 V or more and 0 V or less. It was confirmed that the In—Sn—Ti—Zn—O-based oxide semiconductor thin films according to these samples 8 to 14 were amorphous even after annealing.
  • a thin film transistor including an oxide semiconductor film having an amorphous structure as an active layer has an advantage that variation in mobility is small and enlargement can be easily performed. Whether or not the active layer is amorphous can be evaluated by an X-ray diffraction pattern, an electron beam diffraction pattern or the like.
  • the etching rate can be suppressed to 3 nm / sec or less.
  • a thin film transistor can be manufactured without the need for an etching stopper layer for protecting the active layer formed of the oxide semiconductor thin film from an etching solution for forming a source / drain electrode.
  • a so-called bottom gate type (inverted staggered type) transistor has been described as an example, but the present invention can be applied to a top gate type (stagger type) thin film transistor.
  • the thin film transistor described above can be used as a TFT for an active matrix display panel such as a liquid crystal display or an organic EL display.
  • the transistor can be used as a transistor element of various semiconductor devices or electronic devices.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Structural Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本発明の一形態に係る酸化物半導体薄膜は、Ｉｎ、Ｚｎ、Ｔｉ及びＳｎを含む酸化物半導体で構成され、（Ｉｎ＋Ｓｎ）／（Ｉｎ＋Ｚｎ＋Ｔｉ＋Ｓｎ）の原子比が０．３６以上０．９２以下、Ｓｎ／（Ｉｎ＋Ｓｎ）の原子比が０．０２以上０．４６以下、Ｓｎ／（Ｉｎ＋Ｚｎ＋Ｔｉ＋Ｓｎ）の原子比が０．０１以上０．４２以下、Ｔｉ／（Ｉｎ＋Ｚｎ＋Ｔｉ＋Ｓｎ）の原子比が０．０１以上０．１０以下である。

Description

酸化物半導体薄膜
　本発明は、Ｉｎ、Ｚｎ、Ｔｉ及びＳｎを含む酸化物半導体薄膜に関する。
　Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体膜（ＩＧＺＯ）を活性層に用いた薄膜トランジスタ（ＴＦＴ：Thin-Film Transistor）は、従来のアモルファスシリコン膜を活性層に用いたＴＦＴと比較して、高移動度を得ることができることから、近年、種々のディスプレイに幅広く適用されている（例えば特許文献１～３参照）。
　例えば特許文献１には、有機ＥＬ素子を駆動するＴＦＴの活性層がＩＧＺＯで構成された有機ＥＬ表示装置が開示されている。特許文献２には、チャネル層（活性層）がａ－ＩＧＺＯで構成され、移動度が５ｃｍ２／Ｖｓ以上の薄膜トランジスタが開示されている。さらに特許文献３には、活性層がＩＧＺＯで構成され、オン／オフ電流比が５桁以上の薄膜トランジスタが開示されている。
特開２００９－３１７５０号公報 特開２０１１－２１６５７４号公報 ＷＯ２０１０／０９２８１０号
　近年、各種ディスプレイにおける高解像度化や低消費電力化、高フレームレート化に関する要求から、より高い移動度を示す酸化物半導体への要求が高まっている。しかしながら、活性層にＩＧＺＯを用いる薄膜トランジスタにおいては、移動度で１０ｃｍ２／Ｖｓを超える値を得ることが難しく、より高い移動度を示す薄膜トランジスタ用途の材料の開発が求められている。
　以上のような事情に鑑み、本発明の目的は、ＩＧＺＯに代わる高特性の薄膜トランジスタ及びその製造方法、並びに活性層に用いられる酸化物半導体薄膜を提供することにある。
　上記目的を達成するため、本発明の一形態に係る酸化物半導体薄膜は、Ｉｎ、Ｚｎ、Ｔｉ及びＳｎを含む酸化物半導体で構成され、
　（Ｉｎ＋Ｓｎ）／（Ｉｎ＋Ｚｎ＋Ｔｉ＋Ｓｎ）の原子比が０．３６以上０．９２以下、
　Ｓｎ／（Ｉｎ＋Ｓｎ）の原子比が０．０２以上０．４６以下、
　Ｓｎ／（Ｉｎ＋Ｚｎ＋Ｔｉ＋Ｓｎ）の原子比が０．０１以上０．４２以下、
　Ｔｉ／（Ｉｎ＋Ｚｎ＋Ｔｉ＋Ｓｎ）の原子比が０．０１以上０．１０以下である。
　上記酸化物半導体薄膜において、
　（Ｉｎ＋Ｓｎ）／（Ｉｎ＋Ｚｎ＋Ｔｉ＋Ｓｎ）の原子比が０．４８以上０．７２以下、
　Ｓｎ／（Ｉｎ＋Ｓｎ）の原子比が０．０３以上０．２９以下、
　Ｓｎ／（Ｉｎ＋Ｚｎ＋Ｔｉ＋Ｓｎ）の原子比が０．０２以上０．２１以下、
　Ｔｉ／（Ｉｎ＋Ｚｎ＋Ｔｉ＋Ｓｎ）の原子比が０．０３以上０．１０以下であってもよい。
　本発明の一形態に係る薄膜トランジスタは、上記構成の酸化物半導体薄膜からなる活性層を具備する。
　これにより、１０ｃｍ２／Ｖｓ以上の移動度を有する薄膜トランジスタを構成することができる。
　また、６０℃の温度下で、＋３０Ｖのゲート電圧を６０分間印加し続ける試験の実施前後における閾値電圧の変化量は、０Ｖ以上２Ｖ以下である薄膜トランジスタを得ることができる。
　あるいは、６０℃の温度下で、－３０Ｖのゲート電圧を６０分間印加し続ける試験の実施前後における閾値電圧の変化量は、－２Ｖ以上０Ｖ以下である薄膜トランジスタを得ることができる。
　本発明の一形態に係る薄膜トランジスタの製造方法は、上記構成の酸化物半導体薄膜からなる活性層を具備する薄膜トランジスタの製造方法であって、
　ゲート電極の上にゲート絶縁膜を形成し、
　前記ゲート絶縁膜の上に前記活性層をスパッタリング法で形成し、
　前記活性層を下地膜とする金属層を形成し、
　前記金属層をウェットエッチング法でパターニングすることでソース電極及びドレイン電極を形成する。
　活性層はＳｎを含有する酸化物半導体薄膜で構成されているため、耐薬品性に優れる。したがって、活性層をエッチング液から保護するエッチングストッパを形成することなく、ソース／ドレイン電極をパターニングすることができる。
　以上述べたように、本発明によれば、ＩＧＺＯに代わる高特性の薄膜トランジスタを提供することができる。
本発明の一実施形態に係る薄膜トランジスタの構成を示す概略断面図である。 上記薄膜トランジスタの作用を説明する図である。
　以下、図面を参照しながら、本発明の実施形態を説明する。
　図１は、本発明の一実施形態に係る薄膜トランジスタの構成を示す概略断面図である。本実施形態では、いわゆるボトムゲート型の電界効果型トランジスタを例に挙げて説明する。
［薄膜トランジスタ］
　本実施形態の薄膜トランジスタ１００は、ゲート電極１１と、ゲート絶縁膜１２と、活性層１３と、ソース電極１４Ｓと、ドレイン電極１４Ｄとを有する。
　ゲート電極１１は、基材１０の表面に形成された導電膜からなる。基材１０は、典型的には、透明なガラス基板である。ゲート電極１１は、典型的には、モリブデン（Ｍｏ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、銅（Ｃｕ）などの金属単層膜あるいは金属多層膜で構成され、例えばスパッタリング法によって形成される。本実施形態では、ゲート電極１１は、モリブデンで構成される。ゲート電極１１の厚さは特に限定されず、例えば、２００ｎｍである。ゲート電極１１は、例えば、スパッタ法、真空蒸着法等で成膜される。
　活性層１３は、薄膜トランジスタ１００のチャネル層として機能する。活性層１２の膜厚は、例えば１０ｎｍ～２００ｎｍである。活性層１３は、Ｉｎ（インジウム）、Ｚｎ（亜鉛）、Ｔｉ（チタン）及びＳｎ（スズ）を含むＩｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物半導体薄膜で構成される。活性層１３は、例えば、スパッタ法で成膜される。上記酸化物半導体薄膜の具体的な組成については後述する。
　ゲート絶縁膜１２は、ゲート電極１１と活性層１３との間に形成される。ゲート絶縁膜１２は、例えば、シリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）又はこれらの積層膜で構成される。成膜方法は特に限定されず、ＣＶＤ法でもよいし、スパッタリング法、蒸着法等であってもよい。ゲート絶縁膜１２の膜厚は特に限定されず、例えば、２００ｎｍ～４００ｎｍである。
　ソース電極１４Ｓ及びドレイン電極１４Ｄは、活性層１３の上に相互に離間して形成される。ソース電極１４Ｓ及びドレイン電極１４Ｄは、例えば、アルミニウム、モリブデン、銅、チタンなどの金属単層膜あるいはこれら金属の多層膜で構成することができる。後述するように、ソース電極１４Ｓ及びドレイン電極１４Ｄは、金属膜をパターニングすることで同時に形成することができる。当該金属膜の厚さは、例えば、１００ｎｍ～２００ｎｍである。ソース電極１４Ｓ及びドレイン電極１４Ｄは、例えば、スパッタ法、真空蒸着法等で成膜される。
　ソース電極１４Ｓ及びドレイン電極１４Ｄは、保護膜１５によって被覆される。保護膜１５は、例えばシリコン酸化膜、シリコン窒化膜、またはこれらの積層膜などの電気絶縁性材料で構成される。保護膜１５は、活性層１３を含む素子部を外気から遮蔽するためのものである。保護膜１５の膜厚は特に限定されず、例えば、１００ｎｍ～３００ｎｍである。保護膜１５は、例えば、ＣＶＤ法で成膜される。
　保護膜１５の形成後、アニール処理が実施される。これにより、活性層１３が活性化される。アニール条件は特に限定されず、本実施形態では、大気中において約３００℃、１時間実施される。
　保護膜１５には適宜の位置にソース／ドレイン電極１４Ｓ、１４Ｄを配線層（図示略）と接続するための層間接続孔が設けられている。上記配線層は、薄膜トランジスタ１００を図示しない周辺回路へ接続するためのもので、ＩＴＯ等の透明導電膜で構成されている。
［酸化物半導体薄膜］
　続いて、活性層１３を構成する酸化物半導体薄膜について説明する。
　活性層１３は、上述のように、Ｉｎ、Ｚｎ、Ｔｉ及びＳｎを含む酸化物半導体薄膜で構成される。
　（Ｉｎ＋Ｓｎ）／（Ｉｎ＋Ｚｎ＋Ｔｉ＋Ｓｎ）の原子比（Ｉｎ、Ｚｎ、Ｔｉ及びＳｎの総和に対するＩｎ及びＳｎの和の原子比）は、０．３６以上０．９２以下である。
　Ｓｎ／（Ｉｎ＋Ｓｎ）の原子比（Ｉｎ及びＳｎの和に対するＳｎの原子比）は、０．０２以上０．４６以下である。
　Ｓｎ／（Ｉｎ＋Ｚｎ＋Ｔｉ＋Ｓｎ）の原子比（Ｉｎ、Ｚｎ、Ｔｉ及びＳｎの総和に対するＳｎの原子比）は、０．０１以上０．４２以下である。
　Ｔｉ／（Ｉｎ＋Ｚｎ＋Ｔｉ＋Ｓｎ）の原子比（Ｉｎ、Ｚｎ、Ｔｉ及びＳｎの総和に対するＴｉの原子比）は、０．０１以上０．１０以下である。
　なお、組成の上限値及び下限値は、少数第３位を四捨五入した値である（以下同様）。
　活性層１３を上記組成範囲のＩｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物半導体薄膜で構成することにより、１０ｃｍ２／Ｖｓ以上の移動度を有するトランジスタ特性を得ることができる。
　さらに本実施形態においては、活性層１３がＳｎを含む酸化物半導体薄膜で構成されているため、耐薬品性に優れた活性層１３を構成することができる。このため、ソース電極１４Ｓ及びドレイン電極１４Ｄのパターニング工程に際して、活性層をエッチング液から保護するエッチングストッパ層を設ける必要がなくなる。これにより、活性層１３を下地膜とする金属層を形成した後、当該金属層をウェットエッチング法でパターニングすることでソース電極１４Ｓ及びドレイン電極１４Ｄを容易に形成することが可能となる。
　エッチング液としては、典型的には、ＰＡＮ（Phosphoric Acetic Nitric acid）液１（リン酸≒７５％、硝酸≒１０％、酢酸≒１４％、水≒１％の混合液）およびＰＡＮ液２（リン酸≒７３％、硝酸≒３％、酢酸≒７％、水≒１７％の混合液）等が挙げられる。
　活性層１３を構成する酸化物半導体薄膜において、（Ｉｎ＋Ｓｎ）／（Ｉｎ＋Ｚｎ＋Ｔｉ＋Ｓｎ）の原子比が０．４８以上０．７２以下、Ｓｎ／（Ｉｎ＋Ｓｎ）の原子比が０．０３以上０．２９以下、Ｓｎ／（Ｉｎ＋Ｚｎ＋Ｔｉ＋Ｓｎ）の原子比が０．０２以上０．２１以下、そして、Ｔｉ／（Ｉｎ＋Ｚｎ＋Ｔｉ＋Ｓｎ）の原子比が０．０３以上０．１０以下であることがより好ましい。
　これにより、２０ｃｍ２／Ｖｓ以上の移動度を有するトランジスタ特性を得ることができる。
　上記組成範囲の酸化物半導体薄膜によれば、閾値電圧の変動を所定電圧以下に抑えることができるので、長期にわたり信頼性の高いスイッチング動作を確保することが可能となる。例えば、薄膜トランジスタのゲート電極－ソース電極間（あるいはゲート電極－ソース電極間及びドレイン電極－ソース電極間）に一定電圧をかけ続け、そのときの閾値電圧の変動を評価するＢＴＳ試験において、ＰＢＴＳ（Positive Bias Temperature Stress）及びＮＢＴＳ（Negative Bias Temperature Stress）のいずれについても良好な結果が得られることが本発明者らにより確認された。
　具体的に、６０℃の温度下で、＋３０Ｖのゲート電圧を６０分間印加し続けるＰＢＴＳ試験の実施前後における閾値電圧の変化量は、０Ｖ以上２Ｖ以下であった。
　また、６０℃の温度下で、－３０Ｖのゲート電圧を６０分間印加し続ける試験の実施前後における閾値電圧の変化量は、－２Ｖ以上０Ｖ以下であった。
　活性層１３は、Ｉｎ、Ｚｎ、Ｔｉ及びＳｎのそれぞれの酸化物の焼結体で構成されたスパッタリングターゲットを用いて成膜された後、所定温度で熱処理（アニール）されることで形成される。上記ターゲットを所定条件下でスパッタリングすることにより、ターゲットの組成と同一又はほぼ同一の組成を有する酸化物半導体薄膜が形成される。この半導体膜を所定温度でアニール処理することで、例えば、移動度が１０ｃｍ２／Ｖｓ以上のトランジスタ特性を発現させる活性層が形成される。
　上記スパッタリングターゲットは、Ｉｎ２Ｏ３、ＴｉＯ２、ＺｎＯ及びＳｎＯ２等のＩｎ、Ｔｉ、Ｚｎ及びＳｎそれぞれの酸化物を原料粉末に用い、これらを上記組成比で混合した焼結体で構成することができる。
［特性評価］
　図２に示すように、Ｉｎ－Ｓｎ－Ｔｉ－Ｚｎ－ＳｎＯ膜を活性層として用いた薄膜トランジスタの伝達特性を評価すると、Ｉｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物半導体薄膜及びＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物薄膜のそれと比較して、移動度及びオン／オフ電流比がいずれも高いことが確認される。
　ここでは、ゲート電圧（Ｖｇ）が－１５Ｖのときのドレイン電流（Ｉｄ）をオフ電流、ゲート電圧（Ｖｇ）が＋２０Ｖのときのドレイン電流（Ｉｄ）をオン電流とし、得られたオン電流のオフ電流に対する比をオン／オフ電流比とした。
　さらに、ドレイン電流（Ｉｄ）が１Ｅ－０９（１．０×１０－９）Ａになるゲート電圧（Ｖｇ）を閾値電圧（Ｖth）とすると、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物薄膜においては、電圧印加時間が長いほど閾値電圧が＋側にシフト（最大で約６Ｖ）するのに対して、Ｉｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物薄膜においては、そのシフト量は２Ｖ以下であることが確認された。
［実験例］
　本発明者らは、Ｉｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物薄膜、Ｉｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物薄膜、及び、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体薄膜をスパッタ法でそれぞれ形成し、これらの膜を活性層として図１に示した構造の薄膜トランジスタを作製して、各トランジスタの伝達特性（移動度、閾値電圧、ＰＢＴＳ、ＮＢＴＳ）を評価した。さらに、上記酸化物半導体薄膜の膜特性（キャリア密度、ウェットエッチングレート）をそれぞれ評価した。
　閾値電圧（Ｖth）は、ドレイン電流（Ｉｄ）が１．０×１０－９Ａになるゲート電圧（Ｖｇ）とした。
　ＰＢＴＳ（ΔＶth）は、６０℃の温度下で、＋３０Ｖのゲート電圧を６０分間印加した後の閾値電圧の変化量とした。
　ＮＢＴＳ（ΔＶth）は、６０℃の温度下で、－３０Ｖのゲート電圧を６０分間印加した後の閾値電圧の変化量とした。
　キャリア密度は、成膜直後の酸化物半導体薄膜を３５０℃で１時間、大気中でアニールした後、膜中のキャリア濃度をＨａｌｌ効果測定器で測定した。
　エッチングレートの測定には、成膜直後の酸化物半導体薄膜を４０℃に管理した薬液（りんしょう酢酸系エッチング液）に浸漬するＤｉｐ法を採用した。
　成膜条件としては、基板温度は１００℃、スパッタガスはアルゴン及び酸素の混合ガス（酸素含有比率７％）、膜厚は５０ｎｍとした。
　（サンプル１）
　Ｉｎ－Ｔｉ－Ｚｎ－Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｚｎ及びＴｉの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：４８原子％、Ｚｎ：４８原子％、Ｔｉ：４原子％であるＩｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物半導体薄膜を作製した。
　作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は１２ｃｍ２／Ｖｓ、閾値電圧（Ｖth）は０．４Ｖ、ＰＢＴＳ（Ｖth）は＋３．２Ｖ、ＮＢＴＳ（Ｖth）は－０．１Ｖであった。
　上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は５．１Ｅ＋１６（５．１×１０１６）／ｃｍ３、エッチングレートは４．７ｎｍ／ｓｅｃであった。
　（サンプル２）
　Ｉｎ－Ｔｉ－Ｚｎ－Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｚｎ及びＴｉの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：５８原子％、Ｚｎ：３８原子％、Ｔｉ：４原子％であるＩｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物半導体薄膜を作製した。
　作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は１５ｃｍ２／Ｖｓ、閾値電圧（Ｖth）は０．７Ｖ、ＰＢＴＳ（Ｖth）は＋１．８Ｖ、ＮＢＴＳ（Ｖth）は－１．２Ｖであった。
　上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は２．５Ｅ＋１７（２．５×１０１７）／ｃｍ３、エッチングレートは２．８ｎｍ／ｓｅｃであった。
　（サンプル３）
　Ｉｎ－Ｔｉ－Ｚｎ－Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｚｎ及びＴｉの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：８５原子％、Ｚｎ：７原子％、Ｔｉ：８原子％であるＩｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物半導体薄膜を作製した。
　作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は５０ｃｍ２／Ｖｓ、閾値電圧（Ｖth）は－５．２Ｖ、ＰＢＴＳ（Ｖth）は＋０．５Ｖ、ＮＢＴＳ（Ｖth）は－５．０Ｖであった。
　上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は４．１Ｅ＋１９（４．１×１０１９）／ｃｍ３、エッチングレートは０．１ｎｍ／ｓｅｃ未満（測定限界）であった。
　（サンプル４）
　Ｉｎ－Ｔｉ－Ｚｎ－Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｚｎ及びＴｉの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：３８原子％、Ｚｎ：５８原子％、Ｔｉ：４原子％であるＩｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物半導体薄膜を作製した。
　作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は６ｃｍ２／Ｖｓ、閾値電圧（Ｖth）は０．３Ｖ、ＰＢＴＳ（Ｖth）は＋３．２Ｖ、ＮＢＴＳ（Ｖth）は－０．９Ｖであった。
　上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は２．５Ｅ＋１６（２．５×１０１６）／ｃｍ３、エッチングレートは１３．０ｎｍ／ｓｅｃであった。
　（サンプル５）
　Ｉｎ－Ｔｉ－Ｚｎ－Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｚｎ及びＴｉの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：１７原子％、Ｚｎ：７５原子％、Ｔｉ：８原子％であるＩｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物半導体薄膜を作製した。
　作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は５ｃｍ２／Ｖｓ、閾値電圧（Ｖth）は２．８Ｖ、ＰＢＴＳ（Ｖth）は＋４．５Ｖ、ＮＢＴＳ（Ｖth）は－０．５Ｖであった。
　上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は４．０Ｅ＋１４（４．０×１０１４）／ｃｍ３、エッチングレートは１５．０ｎｍ／ｓｅｃであった。
　（サンプル６）
　Ｉｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｚｎ及びＴｉ、Ｓｎの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：３５原子％、Ｚｎ：６０原子％、Ｔｉ：４原子％、Ｓｎ：１原子％であるＩｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物半導体薄膜を作製した。
　作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は１０ｃｍ２／Ｖｓ、閾値電圧（Ｖth）は１．８Ｖ、ＰＢＴＳ（Ｖth）は＋１．８Ｖ、ＮＢＴＳ（Ｖth）は－０．４Ｖであった。
　上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は３．５Ｅ＋１７（３．５×１０１７）／ｃｍ３、エッチングレートは１０．０ｎｍ／ｓｅｃであった。
　（サンプル７）
　Ｉｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｚｎ及びＴｉ、Ｓｎの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：５８原子％、Ｚｎ：３７原子％、Ｔｉ：４原子％、Ｓｎ：１原子％であるＩｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物半導体薄膜を作製した。
　作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は１７ｃｍ２／Ｖｓ、閾値電圧（Ｖth）は０．７Ｖ、ＰＢＴＳ（Ｖth）は＋０．９Ｖ、ＮＢＴＳ（Ｖth）は－１．２Ｖであった。
　上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は５．６Ｅ＋１７（５．６×１０１７）／ｃｍ３、エッチングレートは２．６ｎｍ／ｓｅｃであった。
　（サンプル８）
　Ｉｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｚｎ及びＴｉ、Ｓｎの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：４６原子％、Ｚｎ：４８原子％、Ｔｉ：４原子％、Ｓｎ：２原子％であるＩｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物半導体薄膜を作製した。
　作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は２０ｃｍ２／Ｖｓ、閾値電圧（Ｖth）は０．９Ｖ、ＰＢＴＳ（Ｖth）は＋１．５Ｖ、ＮＢＴＳ（Ｖth）は－０．６Ｖであった。
　上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は４．２Ｅ＋１７（４．２×１０１７）／ｃｍ３、エッチングレートは３．０ｎｍ／ｓｅｃであった。
　（サンプル９）
　Ｉｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｚｎ及びＴｉ、Ｓｎの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：５６原子％、Ｚｎ：３９原子％、Ｔｉ：３原子％、Ｓｎ：２原子％であるＩｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物半導体薄膜を作製した。
　作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は２１ｃｍ２／Ｖｓ、閾値電圧（Ｖth）は０．８Ｖ、ＰＢＴＳ（Ｖth）は＋１．２Ｖ、ＮＢＴＳ（Ｖth）は－１．０Ｖであった。
　上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は３．５Ｅ＋１７（３．５×１０１７）／ｃｍ３、エッチングレートは２．２ｎｍ／ｓｅｃであった。
　（サンプル１０）
　Ｉｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｚｎ及びＴｉ、Ｓｎの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：５７原子％、Ｚｎ：３５原子％、Ｔｉ：３原子％、Ｓｎ：５原子％であるＩｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物半導体薄膜を作製した。
　作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は２３ｃｍ２／Ｖｓ、閾値電圧（Ｖth）は０．６Ｖ、ＰＢＴＳ（Ｖth）は＋１．０Ｖ、ＮＢＴＳ（Ｖth）は－０．７Ｖであった。
　上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は５．６Ｅ＋１７（５．６×１０１７）／ｃｍ３、エッチングレートは１．０ｎｍ／ｓｅｃであった。
　（サンプル１１）
　Ｉｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｚｎ及びＴｉ、Ｓｎの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：５３原子％、Ｚｎ：３０原子％、Ｔｉ：３原子％、Ｓｎ：１４原子％であるＩｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物半導体薄膜を作製した。
　作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は２６ｃｍ２／Ｖｓ、閾値電圧（Ｖth）は０．３Ｖ、ＰＢＴＳ（Ｖth）は＋０．７Ｖ、ＮＢＴＳ（Ｖth）は－０．２Ｖであった。
　上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は２．５Ｅ＋１８（２．５×１０１８）／ｃｍ３、エッチングレートは０．１ｎｍ／ｓｅｃ未満（測定限界）であった。
　（サンプル１２）
　Ｉｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｚｎ及びＴｉ、Ｓｎの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：５２原子％、Ｚｎ：２８原子％、Ｔｉ：３原子％、Ｓｎ：１７原子％であるＩｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物半導体薄膜を作製した。
　作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は２７ｃｍ２／Ｖｓ、閾値電圧（Ｖth）は０．２Ｖ、ＰＢＴＳ（Ｖth）は＋０．６Ｖ、ＮＢＴＳ（Ｖth）は－１．５Ｖであった。
　上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は４．１Ｅ＋１８（４．１×１０１８）／ｃｍ３、エッチングレートは０．１ｎｍ／ｓｅｃ未満（測定限界）であった。
　（サンプル１３）
　Ｉｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｚｎ及びＴｉ、Ｓｎの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：５１原子％、Ｚｎ：２５原子％、Ｔｉ：３原子％、Ｓｎ：２１原子％であるＩｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物半導体薄膜を作製した。
　作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は２８ｃｍ２／Ｖｓ、閾値電圧（Ｖth）は０．１Ｖ、ＰＢＴＳ（Ｖth）は＋０．６Ｖ、ＮＢＴＳ（Ｖth）は－２．０Ｖであった。
　上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は４．０Ｅ＋１８（４．０×１０１８）／ｃｍ３、エッチングレートは０．１ｎｍ／ｓｅｃ未満（測定限界）であった。
　（サンプル１４）
　Ｉｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｚｎ及びＴｉ、Ｓｎの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：５１原子％、Ｚｎ：１８原子％、Ｔｉ：１０原子％、Ｓｎ：２１原子％であるＩｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物半導体薄膜を作製した。
　作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は２０ｃｍ２／Ｖｓ、閾値電圧（Ｖth）は０．７Ｖ、ＰＢＴＳ（Ｖth）は＋１．１Ｖ、ＮＢＴＳ（Ｖth）は－０．６Ｖであった。
　上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は６．０Ｅ＋１７（６．０×１０１７）／ｃｍ３、エッチングレートは０．１ｎｍ／ｓｅｃ未満（測定限界）であった。
　（サンプル１５）
　Ｉｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｚｎ及びＴｉ、Ｓｎの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：５２原子％、Ｚｎ：５原子％、Ｔｉ：３原子％、Ｓｎ：４０原子％であるＩｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物半導体薄膜を作製した。
　作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は２９ｃｍ２／Ｖｓ、閾値電圧（Ｖth）は－３．６Ｖ、ＰＢＴＳ（Ｖth）は＋０．５Ｖ、ＮＢＴＳ（Ｖth）は－３．４Ｖであった。
　上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は８．５Ｅ＋１８（８．５×１０１８）／ｃｍ３、エッチングレートは０．１ｎｍ／ｓｅｃ未満（測定限界）であった。
　（サンプル１６）
　Ｉｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｚｎ及びＴｉ、Ｓｎの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：５０原子％、Ｚｎ：４原子％、Ｔｉ：４原子％、Ｓｎ：４２原子％であるＩｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物半導体薄膜を作製した。
　作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は３２ｃｍ２／Ｖｓ、閾値電圧（Ｖth）は－４．６Ｖ、ＰＢＴＳ（Ｖth）は＋０．２Ｖ、ＮＢＴＳ（Ｖth）は、－４．８Ｖであった。
　上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は６．０Ｅ＋１９（６．０×１０１９）／ｃｍ３、エッチングレートは０．１ｎｍ／ｓｅｃ未満（測定限界）であった。
　（サンプル１７）
　Ｉｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｚｎ及びＴｉ、Ｓｎの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：６３原子％、Ｚｎ：１９原子％、Ｔｉ：４原子％、Ｓｎ：１４原子％であるＩｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物半導体薄膜を作製した。
　作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は２７ｃｍ２／Ｖｓ、閾値電圧（Ｖth）は－０．８Ｖ、ＰＢＴＳ（Ｖth）は＋０．６Ｖ、ＮＢＴＳ（Ｖth）は－２．２Ｖであった。
　上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は５．２Ｅ＋１８（５．２×１０１８）／ｃｍ３、エッチングレートは０．１ｎｍ／ｓｅｃ未満（測定限界）であった。
　（サンプル１８）
　Ｉｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｚｎ及びＴｉ、Ｓｎの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：５４原子％、Ｚｎ：３２原子％、Ｔｉ：１原子％、Ｓｎ：１３原子％であるＩｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物半導体薄膜を作製した。
　作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は２５ｃｍ２／Ｖｓ、閾値電圧（Ｖth）は－４．１Ｖ、ＰＢＴＳ（Ｖth）は＋１．１Ｖ、ＮＢＴＳ（Ｖth）は－４．２Ｖであった。
　上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は２．８Ｅ＋１９（２．８×１０１９）／ｃｍ３、エッチングレートは０．１ｎｍ／ｓｅｃ未満（測定限界）であった。
　（サンプル１９）
　Ｉｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｚｎ及びＴｉ、Ｓｎの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：５３原子％、Ｚｎ：３０原子％、Ｔｉ：１０原子％、Ｓｎ：７原子％であるＩｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物半導体薄膜を作製した。
　作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は１１ｃｍ２／Ｖｓ、閾値電圧（Ｖth）は２．６Ｖ、ＰＢＴＳ（Ｖth）は＋３．４Ｖ、ＮＢＴＳ（Ｖth）は－０．６Ｖであった。
　上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は７．０Ｅ＋１６（７．０×１０１６）／ｃｍ３、エッチングレートは０．１ｎｍ／ｓｅｃ未満（測定限界）であった。
　（サンプル２０）
　Ｉｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｚｎ及びＴｉ、Ｓｎの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：４０原子％、Ｚｎ：３８原子％、Ｔｉ：１２原子％、Ｓｎ：１０原子％であるＩｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物半導体薄膜を作製した。
　作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は８ｃｍ２／Ｖｓ、閾値電圧（Ｖth）は２．８Ｖ、ＰＢＴＳ（Ｖth）は＋３．１Ｖ、ＮＢＴＳ（Ｖth）は－０．７Ｖであった。
　上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は３．８Ｅ＋１５（３．８×１０１６）／ｃｍ３、エッチングレートは０．１ｎｍ／ｓｅｃ未満（測定限界）であった。
　（サンプル２１）
　Ｉｎ－Ｇａ－Ｚｎ－Ｏターゲットを用いて、ガラス基板上に、Ｉｎ、Ｚｎ及びＧａの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：３３原子％、Ｚｎ：３３原子％、Ｇａ：３３原子％であるＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体薄膜を作製した。
　作製した酸化物半導体薄膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は８ｃｍ２／Ｖｓ、閾値電圧（Ｖth）は３．６Ｖ、ＰＢＴＳ（Ｖth）は＋６．３Ｖ、ＮＢＴＳ（Ｖth）は０．２Ｖであった。
　上記酸化物半導体薄膜の膜特性を評価した結果、キャリア密度は５．７Ｅ＋１４（５．７×１０１４）／ｃｍ３、エッチングレートは５．３ｎｍ／ｓｅｃであった。
　サンプル１～１９について以下のように定義される原子比１～４を表１に、サンプル１～１９の評価結果を表２にまとめて示す。
　原子比１：（Ｉｎ＋Ｓｎ）／（Ｉｎ＋Ｚｎ＋Ｔｉ＋Ｓｎ）、
　原子比２：Ｓｎ／（Ｉｎ＋Ｓｎ）、
　原子比３：Ｓｎ／（Ｉｎ＋Ｚｎ＋Ｔｉ＋Ｓｎ）、
　原子比４：Ｔｉ／（Ｉｎ＋Ｚｎ＋Ｔｉ＋Ｓｎ）
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
　トランジスタ特性の観点では、Ｉｎの含有量が多いほど移動度は高くなる傾向にあり、ＩｎやＳｎの含有量が多いほど閾値電圧はマイナス側にシフトする傾向にある。Ｉｎ及びＳｎが少なく、Ｔｉが多いと、閾値電圧は高くなり、これによりＰＢＴＳは劣化するが、ＮＢＴＳが改善する傾向にある。一方、Ｉｎ及びＳｎが多く、Ｔｉが少ないと、閾値電圧は低くなり、これによりＰＢＴＳは改善するが、ＮＢＴＳは劣化する傾向にある。
　サンプル２１に係るＩｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体薄膜と比較すると、サンプル１～５に係るＩｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物半導体薄膜は、閾値電圧が低く、移動度が高いものでは、閾値電圧が低い値となった。
　移動度に関しては、サンプル１～３では１０ｃｍ２／Ｖｓ以上であったのに対して、サンプル４，５では、サンプル２１（Ｉｎ－Ｇａ－Ｚｎ－Ｏ系）の移動度よりも低い結果となった。
　一方、サンプル６～２０に係るＩｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物半導体薄膜によれば、サンプル２１（Ｉｎ－Ｇａ－Ｚｎ－Ｏ系）よりも移動度が高く、閾値電圧が低いためＰＢＴＳ／ＮＢＴＳ特性も良好であった。
　なお、Ｔｉ含有量が比較的高いサンプル２０に係るＩｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物半導体薄膜によれば、サンプル６～１９と比較して、移動度が低く、ＰＢＴＳの劣化が大きかった。
　つまり、原子比１が０．３６以上０．９２以下、原子比２が０．０２以上０．４６以下、原子比３が０．０１以上０．４２以下、そして、原子比４が０．０１以上０．１０以下であるＩｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物半導体薄膜によれば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系よりも移動度が１０ｃｍ２／Ｖｓ以上の高いトランジスタ特性を得ることができる。
　さらに、原子比１が０．４８以上０．７２以下、原子比２が０．０３以上０．２９以下、原子比３が０．０２以上０．２１以下、そして、原子比４が０．０３以上０．１０以下であるサンプル８～１４に係るＩｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物半導体薄膜によれば、２０ｃｍ２／Ｖｓ以上の移動度と、０Ｖ以上２Ｖ以下のＰＢＴＳ特性と、－２Ｖ以上０Ｖ以下のＮＢＴＳ特性といった閾値電圧の変動が少ない信頼性に優れたトランジスタ特性を得ることができる。
　これらサンプル８～１４に係るＩｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物半導体薄膜は、アニール後もアモルファスであることが確認された。酸化物半導体膜がアモルファス構造を有することで、結晶サイズや結晶粒界の制御が不要となる。このため、アモルファス構造の酸化物半導体膜を活性層として備える薄膜トランジスタにおいては、移動度のばらつきが少なく、大面積化が容易になるという利点がある。
　活性層がアモルファスか否かは、Ｘ線回折パターンや電子線回折パターン等によって評価することができる。
　さらに、サンプル７～１９に係るＩｎ－Ｓｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物半導体薄膜によれば、エッチングレートを３ｎｍ／ｓｅｃ以下に抑えることができる。これにより、当該酸化物半導体薄膜で構成された活性層をソース／ドレイン電極形成用のエッチング液から保護するためのエッチングストッパ層を必要とすることなく、薄膜トランジスタを製造することができる。
　以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
　例えば以上の実施形態では、いわゆるボトムゲート型（逆スタガ型）のトランジスタを例に挙げて説明したが、トップゲート型（スタガ型）の薄膜トランジスタにも本発明は適用可能である。
　また、上述した薄膜トランジスタは、液晶ディスプレイや有機ＥＬディスプレイ等のアクティブマトリクス型表示パネル用のＴＦＴとして用いることができる。これ以外に、上記トランジスタは、各種半導体装置あるいは電子機器のトランジスタ素子として用いることができる。
　１０…基板
　１１…ゲート電極
　１２…ゲート絶縁膜
　１３…活性層
　１４Ｓ…ソース電極
　１４Ｄ…ドレイン電極
　１５…保護膜

Claims (11)

  1. 　Ｉｎ、Ｚｎ、Ｔｉ及びＳｎを含む酸化物半導体で構成され、
    　（Ｉｎ＋Ｓｎ）／（Ｉｎ＋Ｚｎ＋Ｔｉ＋Ｓｎ）の原子比が０．３６以上０．９２以下、
    　Ｓｎ／（Ｉｎ＋Ｓｎ）の原子比が０．０２以上０．４６以下、
    　Ｓｎ／（Ｉｎ＋Ｚｎ＋Ｔｉ＋Ｓｎ）の原子比が０．０１以上０．４２以下、
    　Ｔｉ／（Ｉｎ＋Ｚｎ＋Ｔｉ＋Ｓｎ）の原子比が０．０１以上０．１０以下である
    　酸化物半導体薄膜。
  2. 　請求項１に記載の酸化物半導体薄膜であって、
    　（Ｉｎ＋Ｓｎ）／（Ｉｎ＋Ｚｎ＋Ｔｉ＋Ｓｎ）の原子比が０．４８以上０．７２以下、
    　Ｓｎ／（Ｉｎ＋Ｓｎ）の原子比が０．０３以上０．２９以下、
    　Ｓｎ／（Ｉｎ＋Ｚｎ＋Ｔｉ＋Ｓｎ）の原子比が０．０２以上０．２１以下、
    　Ｔｉ／（Ｉｎ＋Ｚｎ＋Ｔｉ＋Ｓｎ）の原子比が０．０３以上０．１０以下である
    　酸化物半導体薄膜。
  3. 　請求項１に記載の酸化物半導体薄膜であって、
    　移動度が１０ｃｍ２／Ｖｓ以上である
    　酸化物半導体薄膜。
  4. 　請求項２に記載の酸化物半導体薄膜であって、
    　移動度が２０ｃｍ２／Ｖｓ以上である
    　酸化物半導体薄膜。
  5. 　請求項１～４のいずれか１つに記載の酸化物半導体薄膜であって、
    　前記酸化物半導体薄膜は、酸性エッチング液に対して耐性を有する
    　酸化物半導体薄膜。
  6. 　請求項１に記載の酸化物半導体薄膜からなる活性層を具備し、
    　移動度が１０ｃｍ２／Ｖｓ以上である
    　薄膜トランジスタ。
  7. 　請求項２に記載の酸化物半導体薄膜からなる活性層を具備し、
    　移動度が２０ｃｍ２／Ｖｓ以上である
    　薄膜トランジスタ。
  8. 　請求項７に記載の薄膜トランジスタであって、
    　６０℃の温度下で、＋３０Ｖのゲート電圧を６０分間印加し続ける試験の実施前後における閾値電圧の変化量は、０Ｖ以上２Ｖ以下である
    　薄膜トランジスタ。
  9. 　請求項７又は８に記載の薄膜トランジスタであって、
    　６０℃の温度下で、－３０Ｖのゲート電圧を６０分間印加し続ける試験の実施前後における閾値電圧の変化量は、－２Ｖ以上０Ｖ以下である
    　薄膜トランジスタ。
  10. 　請求項１又は２に記載の酸化物半導体薄膜からなる活性層を具備する薄膜トランジスタの製造方法であって、
    　ゲート電極の上にゲート絶縁膜を形成し、
    　前記ゲート絶縁膜の上に前記活性層をスパッタリング法で形成し、
    　前記活性層を下地膜とする金属層を形成し、
    　前記金属層をウェットエッチング法でパターニングすることでソース電極及びドレイン電極を形成する
    　薄膜トランジスタの製造方法。
  11. 　請求項１～５に記載の酸化物半導体薄膜を形成するためのスパッタリングターゲット。
PCT/JP2018/042698 2017-11-20 2018-11-19 酸化物半導体薄膜 Ceased WO2019098369A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019554444A JP6928333B2 (ja) 2017-11-20 2018-11-19 酸化物半導体薄膜、薄膜トランジスタ、薄膜トランジスタの製造方法及びスパッタリングターゲット
US16/761,101 US20200357924A1 (en) 2017-11-20 2018-11-19 Oxide semiconductor thin film
KR1020207014695A KR102376258B1 (ko) 2017-11-20 2018-11-19 산화물 반도체 박막
CN201880074511.4A CN111373514A (zh) 2017-11-20 2018-11-19 氧化物半导体薄膜

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017222524 2017-11-20
JP2017-222524 2017-11-20

Publications (1)

Publication Number Publication Date
WO2019098369A1 true WO2019098369A1 (ja) 2019-05-23

Family

ID=66540257

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/042698 Ceased WO2019098369A1 (ja) 2017-11-20 2018-11-19 酸化物半導体薄膜

Country Status (6)

Country Link
US (1) US20200357924A1 (ja)
JP (1) JP6928333B2 (ja)
KR (1) KR102376258B1 (ja)
CN (1) CN111373514A (ja)
TW (1) TWI776995B (ja)
WO (1) WO2019098369A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210327961A1 (en) * 2018-09-04 2021-10-21 Sony Corporation Imaging element, stacked imaging element, and solid-state imaging device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI785545B (zh) * 2021-03-19 2022-12-01 優貝克科技股份有限公司 工序簡化的透明薄膜電晶體的製法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012153507A1 (ja) * 2011-05-10 2012-11-15 出光興産株式会社 Ｉｎ２Ｏ３－ＳｎＯ２－ＺｎＯ系スパッタリングターゲット
JP2016111107A (ja) * 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、並びに、表示装置
WO2017099187A1 (ja) * 2015-12-11 2017-06-15 Tdk株式会社 透明導電体
JP2017112361A (ja) * 2015-12-15 2017-06-22 株式会社リコー 電界効果型トランジスタの製造方法
JP2017195369A (ja) * 2016-04-13 2017-10-26 株式会社半導体エネルギー研究所 半導体装置または当該半導体装置を有する表示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009031750A (ja) 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
KR101516050B1 (ko) * 2008-08-27 2015-05-04 이데미쓰 고산 가부시키가이샤 전계 효과형 트랜지스터, 그의 제조 방법 및 스퍼터링 타겟
WO2010092810A1 (ja) 2009-02-13 2010-08-19 株式会社アルバック トランジスタの製造方法、トランジスタ及びスパッタリングターゲット
JP2010222214A (ja) * 2009-03-25 2010-10-07 Idemitsu Kosan Co Ltd 金属酸化物薄膜及びその製造方法
JP5168599B2 (ja) 2010-03-31 2013-03-21 独立行政法人科学技術振興機構 薄膜トランジスタの製造方法
KR20140086954A (ko) * 2011-10-28 2014-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2014111818A (ja) * 2012-11-09 2014-06-19 Idemitsu Kosan Co Ltd スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP2014222690A (ja) * 2013-05-13 2014-11-27 出光興産株式会社 半導体装置
JP2014229666A (ja) * 2013-05-20 2014-12-08 出光興産株式会社 薄膜トランジスタ
CN108352410B (zh) * 2015-11-25 2021-06-29 株式会社爱发科 薄膜晶体管、氧化物半导体膜以及溅射靶材
TWI720097B (zh) * 2016-07-11 2021-03-01 日商半導體能源硏究所股份有限公司 濺射靶材及濺射靶材的製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012153507A1 (ja) * 2011-05-10 2012-11-15 出光興産株式会社 Ｉｎ２Ｏ３－ＳｎＯ２－ＺｎＯ系スパッタリングターゲット
JP2016111107A (ja) * 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、並びに、表示装置
WO2017099187A1 (ja) * 2015-12-11 2017-06-15 Tdk株式会社 透明導電体
JP2017112361A (ja) * 2015-12-15 2017-06-22 株式会社リコー 電界効果型トランジスタの製造方法
JP2017195369A (ja) * 2016-04-13 2017-10-26 株式会社半導体エネルギー研究所 半導体装置または当該半導体装置を有する表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210327961A1 (en) * 2018-09-04 2021-10-21 Sony Corporation Imaging element, stacked imaging element, and solid-state imaging device
US11800729B2 (en) * 2018-09-04 2023-10-24 Sony Corporation Imaging element, stacked imaging element, and solid-state imaging device
US12238948B2 (en) * 2018-09-04 2025-02-25 Sony Group Corporation Imaging element, stacked imaging element, and solid-state imaging device

Also Published As

Publication number Publication date
KR102376258B1 (ko) 2022-03-17
US20200357924A1 (en) 2020-11-12
TW201930195A (zh) 2019-08-01
JPWO2019098369A1 (ja) 2020-11-19
CN111373514A (zh) 2020-07-03
JP6928333B2 (ja) 2021-09-01
KR20200066372A (ko) 2020-06-09
TWI776995B (zh) 2022-09-11

Similar Documents

Publication Publication Date Title
US11367793B2 (en) Semiconductor device and method for manufacturing the same
JP5213458B2 (ja) アモルファス酸化物及び電界効果型トランジスタ
US9865742B2 (en) Semiconductor device
US10461100B2 (en) Display device having a different type of oxide semiconductor transistor
JP5657433B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びｘ線デジタル撮影装置
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR102124867B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃 및 박막 트랜지스터
KR102478014B1 (ko) 산화물 반도체 박막, 박막 트랜지스터 및 그 제조 방법, 및 스퍼터링 타겟
KR20140144744A (ko) 전계 효과형 트랜지스터의 제조 방법
JP6928333B2 (ja) 酸化物半導体薄膜、薄膜トランジスタ、薄膜トランジスタの製造方法及びスパッタリングターゲット
JP2012099661A (ja) 酸化物半導体の製造方法
JP7080842B2 (ja) 薄膜トランジスタ
US10340390B2 (en) Semiconductor device and method for producing the same
TWI834014B (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶
KR20150037795A (ko) 박막 트랜지스터 기판 및 그 제조 방법
RU167501U1 (ru) Тонкопленочный прозрачный полевой транзистор

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18879283

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019554444

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20207014695

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: KR1020207014695

Country of ref document: KR

122 Ep: pct application non-entry in european phase

Ref document number: 18879283

Country of ref document: EP

Kind code of ref document: A1