[go: up one dir, main page]

WO2018198663A1 - ｎ型シリコン単結晶の製造方法、ｎ型シリコン単結晶のインゴット、シリコンウェーハ、およびエピタキシャルシリコンウェーハ - Google Patents

ｎ型シリコン単結晶の製造方法、ｎ型シリコン単結晶のインゴット、シリコンウェーハ、およびエピタキシャルシリコンウェーハ Download PDF

Info

Publication number
WO2018198663A1
WO2018198663A1 PCT/JP2018/013362 JP2018013362W WO2018198663A1 WO 2018198663 A1 WO2018198663 A1 WO 2018198663A1 JP 2018013362 W JP2018013362 W JP 2018013362W WO 2018198663 A1 WO2018198663 A1 WO 2018198663A1
Authority
WO
WIPO (PCT)
Prior art keywords
single crystal
silicon single
mωcm
less
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2018/013362
Other languages
English (en)
French (fr)
Inventor
浩一 前川
康人 鳴嶋
泰史 川上
福生 小川
有二 堤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to CN201880026821.9A priority Critical patent/CN110730832A/zh
Priority to KR1020197032044A priority patent/KR102315981B1/ko
Priority to DE112018002171.8T priority patent/DE112018002171B4/de
Priority to CN202210123737.7A priority patent/CN114438587A/zh
Priority to US16/607,205 priority patent/US11377755B2/en
Publication of WO2018198663A1 publication Critical patent/WO2018198663A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/14—Heating of the melt or the crystallised materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers

Definitions

  • the present invention relates to an n-type silicon single crystal manufacturing method, an n-type silicon single crystal ingot, a silicon wafer, and an epitaxial silicon wafer.
  • a low breakdown voltage power MOSFET Metal Oxide Semi Conductor Field Effect Transistor
  • a power device for portable equipment has a certain electric resistance inside when energized. Itself consumes power according to the current flowing through it. Therefore, if the internal resistance when the low withstand voltage power MOSFET is energized can be reduced, the power consumption of the portable device can be reduced.
  • low resistivity an n-type silicon single crystal having a low electrical resistivity (hereinafter referred to as low resistivity) in order to reduce the resistance when the low breakdown voltage power MOSFET is energized.
  • the electrical resistivity (hereinafter referred to as resistivity) is controlled to a target value so that the electrical resistivity of the silicon single crystal becomes constant as a whole. .
  • resistivity the electrical resistivity
  • the resistivity in the tail portion is increased by paying attention to the fact that the dopant concentration increases in the tail portion just before the end of the pulling of the silicon single crystal and abnormal growth occurs due to compositional supercooling.
  • n-type dopants such as red phosphorus and arsenic that are volatile dopants evaporate during the pulling, There is a problem that a silicon single crystal having a desired low resistivity range cannot be produced, or that a dislocation is generated at the start of the straight body of the silicon single crystal as the amount of n-type dopant added increases. In this case, the seed crystal is deposited on the melt in the crucible and then pulled again. However, if the pulling is repeated, there is a problem that the manufacturing cost of the silicon single crystal ingot increases.
  • An object of the present invention is to provide an n-type silicon single crystal manufacturing method capable of obtaining a low-resistivity n-type silicon single crystal without increasing the manufacturing cost, an n-type silicon single crystal ingot, a silicon wafer, and An object is to provide an epitaxial silicon wafer.
  • the present invention pays attention to the occurrence of dislocation at the straight barrel start position, and the resistivity at the straight barrel start position is set to a resistivity larger than the target value, and then the resistivity is successively lowered.
  • the gist is to prevent the occurrence of dislocation at the starting position of the straight body.
  • the method for producing an n-type silicon single crystal according to the present invention is an n-type in which a silicon single crystal is pulled up and grown by a Czochralski method from a silicon melt containing red phosphorus, which is a volatile dopant, as a main dopant.
  • a method for producing a silicon single crystal wherein the electrical resistivity of the silicon single crystal at a straight body start position is controlled to 0.8 m ⁇ cm or more and 1.05 m ⁇ cm or less, and then the silicon single crystal is pulled up and grown.
  • the electrical resistivity of the silicon single crystal is sequentially decreased, and the electrical resistivity of a part of the silicon single crystal is set to 0.5 m ⁇ cm or more and 0.7 m ⁇ cm or less.
  • the present invention it is possible to prevent the occurrence of dislocation at the straight barrel portion start position by setting the resistivity at the straight barrel portion start position of the silicon single crystal to 0.8 m ⁇ cm or more and 1.05 m ⁇ cm or less. Therefore, it is possible to manufacture a silicon single crystal having a low resistivity doped with red phosphorus without increasing the manufacturing cost by preventing the silicon single crystal from being pulled again.
  • the n-type silicon single crystal ingot of the present invention is characterized in that the electrical resistivity of a part of the silicon single crystal containing red phosphorus as a main dopant is 0.5 m ⁇ cm or more and less than 0.6 m ⁇ cm.
  • the silicon wafer of the present invention is cut out from the n-type silicon single crystal ingot, and has an electrical resistivity of 0.5 m ⁇ cm or more and less than 0.6 m ⁇ cm.
  • the epitaxial silicon wafer of the present invention is characterized in that an epitaxially grown film is formed on the surface of the silicon wafer.
  • low resistivity silicon single crystal ingots, silicon wafers, and epitaxial silicon wafers doped with red phosphorus having a resistivity of 0.5 m ⁇ cm or more and less than 0.6 m ⁇ cm can be manufactured at low cost. Therefore, it can be provided to customers at a low price.
  • the method for producing an n-type silicon single crystal of the present invention is a method for producing a silicon single crystal in which a silicon single crystal is pulled and grown from a silicon melt containing arsenic, which is a volatile dopant, as a main dopant by the Czochralski method. Then, the electrical resistivity at the starting position of the straight body portion of the silicon single crystal is controlled to 1.9 m ⁇ cm or more and 2.3 m ⁇ cm or less, and thereafter, as the silicon single crystal is pulled up and grown, the silicon single crystal The electrical resistivity is lowered, and the electrical resistivity of a part of the silicon single crystal is 1.2 m ⁇ cm or more and 1.4 m ⁇ cm or less. According to the present invention, the low resistivity silicon single crystal doped with arsenic can be manufactured without increasing the manufacturing cost by the same operation and effect as described above.
  • the n-type silicon single crystal ingot of the present invention is characterized in that the electrical resistivity of a part of the silicon single crystal containing arsenic as a main dopant is 1.2 m ⁇ cm or more and 1.4 m ⁇ cm or less.
  • the silicon wafer of the present invention is cut out from the n-type silicon single crystal ingot, and has an electrical resistivity of 1.2 m ⁇ cm or more and 1.4 m ⁇ cm or less.
  • the epitaxial silicon wafer of the present invention is characterized in that an epitaxially grown film is formed on the surface of the silicon wafer. According to the present invention, the low resistivity silicon single crystal ingot and silicon wafer doped with arsenic can be provided to customers at a low price by the same operations and effects as described above.
  • the schematic diagram which shows an example of the structure of the pulling apparatus of the silicon single crystal which concerns on embodiment of this invention.
  • the graph which shows the straight body length of the silicon single crystal at the time of using red phosphorus in the said embodiment as a dopant, and the relationship of a resistivity.
  • the graph which shows the relationship between the straight body length and the occupation rate [%] in the silicon single crystal when red phosphorus is used as a dopant in the above embodiment (denominator: total number of tries, numerator: dislocation or total number of dislocation try) .
  • the graph which shows the straight body length of the silicon single crystal at the time of using arsenic in the said embodiment as a dopant, and the relationship of a resistivity.
  • the graph which shows the relationship between the straight body length and the occupation rate [%] (denominator: total number of tries, numerator: dislocation-ized or total number of non-dislocation try) in the silicon single crystal when arsenic is used as a dopant in the embodiment.
  • FIG. 1 is a schematic diagram showing an example of the structure of a silicon single crystal pulling device 1 to which the method for producing an n-type silicon single crystal according to the embodiment of the present invention can be applied. It is shown.
  • the pulling device 1 includes a chamber 2 that forms an outer shell, and a crucible 3 that is disposed at the center of the chamber 2.
  • the crucible 3 has a double structure composed of an inner quartz crucible 3A and an outer graphite crucible 3B, and is fixed to the upper end of a support shaft 4 that can rotate and move up and down.
  • the inner diameter of the quartz crucible 3A inside the crucible 3 is 1.7 times or more and 2.3 times or less than the diameter of the straight cylinder when the silicon single crystal 10 is pulled up.
  • the inner diameter of the quartz crucible 3A is 2.1 times or more and 2.3 times or less of the straight cylinder diameter of the silicon single crystal 10. Is preferable.
  • the inner diameter of the quartz crucible 3A is 1.7 times or more and 2.0 times or less of the straight cylinder diameter of the silicon single crystal 10. Is preferred.
  • a resistance heating heater 5 surrounding the crucible 3 is provided outside the crucible 3, and a heat insulating material 6 is provided along the inner surface of the chamber 2 outside the crucible 3.
  • a lifting shaft 7 such as a wire that rotates coaxially with the support shaft 4 in the reverse direction or in the same direction at a predetermined speed is provided above the crucible 3.
  • a seed crystal 8 is attached to the lower end of the pulling shaft 7.
  • a cylindrical heat shielding plate 12 is disposed in the chamber 2.
  • the heat shielding plate 12 shields high temperature radiant heat from the silicon melt 9 in the crucible 3, the heater 5, and the side wall of the crucible 3 from the growing silicon single crystal 10, and is a solid liquid that is a crystal growth interface. For the vicinity of the interface, it plays the role of suppressing the diffusion of heat to the outside and controlling the temperature gradient in the pulling axis direction of the single crystal central part and the single crystal outer peripheral part.
  • a gas inlet 13 for introducing an inert gas such as Ar gas into the chamber 2 is provided at the upper portion of the chamber 2.
  • an exhaust port 14 through which a gas in the chamber 2 is sucked and discharged by driving a vacuum pump (not shown).
  • the inert gas introduced into the chamber 2 from the gas inlet 13 descends between the growing silicon single crystal 10 and the heat shielding plate 12, and the lower end of the heat shielding plate 12 and the liquid surface of the silicon melt 9. After passing through the gap (liquid level gap), the gas flows toward the outside of the heat shielding plate 12 and further to the outside of the crucible 3, and then descends outside the crucible 3 and is discharged from the exhaust port 14.
  • a solid material such as polycrystalline silicon filled in the crucible 3 is used for the heater 5 while the chamber 2 is maintained in an inert gas atmosphere under reduced pressure.
  • the silicon melt 9 is formed by melting by heating.
  • the pulling shaft 7 is lowered to immerse the seed crystal 8 in the silicon melt 9, and the crucible 3 and the pulling shaft 7 are rotated in a predetermined direction while the pulling shaft 7 is gradually pulled up to grow the silicon single crystal 10 connected to the seed crystal 8.
  • red phosphorus or arsenic is used as a main dopant in the silicon melt 9 at the beginning of pulling. It can manufacture by adding or adding suitably during raising. When red phosphorus or arsenic is the main dopant, 50% by mass or more of the n-type dopant is red phosphorus or arsenic, but other dopants may be added.
  • the resistivity is controlled to 0.80 m ⁇ cm or more and 1.05 m ⁇ cm or less at the straight body portion start position of the silicon single crystal 10, and then, as the silicon single crystal 10 is pulled and grown, The resistivity of the silicon single crystal 10 is successively lowered, and finally, the silicon single crystal 10 having 0.5 m ⁇ cm or more and 0.7 m ⁇ cm or less, particularly less than 0.6 m ⁇ cm at the last part of the straight body length is obtained.
  • the resistivity is controlled to 1.90 m ⁇ cm or more and 2.30 m ⁇ cm or less at the start of the straight body portion of the silicon single crystal 10, and then the silicon single crystal 10 is pulled up and grown. Then, the resistivity of the silicon single crystal 10 is successively lowered, and finally a silicon single crystal having a value of 1.2 m ⁇ cm or more and 1.4 m ⁇ cm or less is obtained.
  • the ingot of the silicon single crystal 10 of this embodiment can be pulled up under general pulling conditions.
  • a dopant is added during the pulling, or an increase in the dopant concentration due to a segregation phenomenon accompanying the pulling is used.
  • the amount of inert gas introduced into the chamber 2 is changed to suppress evaporation of the dopant, or the pressure inside the chamber 2 is changed.
  • the Ar flow rate is set to 50 L / min to 150 L. / Min, and the furnace pressure is 40 kPa to 80 kPa.
  • the evaporation of the dopant is promoted and offset with the concentration of the dopant due to segregation accompanying the progress of the growth of the silicon single crystal 10.
  • the Ar flow rate is set to 50 L / min to 200 L / min, and the furnace pressure is set to 20 kPa to 80 kPa.
  • a part of the silicon single crystal 10 pulled by such a pulling device 1 has a resistivity of 0.5 m ⁇ cm or more and less than 0.6 m ⁇ cm at a portion close to the tail of the silicon single crystal 10 when red phosphorus is used as a dopant.
  • An ingot of the silicon single crystal 10 is obtained.
  • a silicon wafer having a resistivity of 0.5 m ⁇ cm or more and less than 0.6 m ⁇ cm can be obtained by cutting the portion into a silicon wafer with a wire saw or the like and subjecting the cut silicon wafer to a lapping step and a polishing step.
  • an epitaxial growth film is formed on the surface of the silicon wafer to manufacture the epitaxial silicon wafer and ship it to the customer.
  • the silicon single crystal 10 having a resistivity of 1.2 m ⁇ cm or more and 1.4 m ⁇ cm or less is obtained in a portion near the tail of the silicon single crystal 10.
  • the part is cut into a silicon wafer with a wire saw or the like, and the cut silicon wafer is subjected to a lapping process and a polishing process, and then shipped to a customer.
  • the customer manufactures the semiconductor by forming an epitaxially grown film as necessary.
  • the ratio of the inner diameter of the crucible 3 to the crystal diameter is 1.8 to 2.3, and the charge amount is The pulling speed was 0.3 mm / min to 1.0 mm / min, and the crystal rotation speed was 9 rpm to 17 rpm.
  • the argon gas flow rate was 50 L / min to 150 L / min, and the furnace pressure was 40 kPa to 80 kPa.
  • the Ar flow rate was 50 L / min to 200 L / min, and the furnace pressure was 20 kPa to 80 kPa.
  • the presence or absence of dislocation formation in each case was also examined.
  • the results are shown in Table 2 and FIG.
  • the diameter of the silicon single crystal was controlled in a range of 201 mm or more and 230 mm or less, and a single crystal of a 200 mm wafer was obtained.
  • the straight cylinder pass length is the value obtained by dividing the length of the straight cylinder region where the resistivity is pass and no dislocation by the total length of the straight cylinder
  • the occupation ratio is the number of dislocation try / The total number of tries or the total number of dislocation-free tries / the total number of tries.
  • the silicon single crystal of Comparative Example 1 can prevent the occurrence of dislocation with a high probability of dislocation generation from the straight barrel portion start position to 80 mm as high as 5%.
  • the resistivity is only reduced to 0.7 m ⁇ cm, and a low resistivity silicon single crystal having a resistivity of 0.7 m ⁇ cm or less cannot be manufactured.
  • Table 1 and FIG. 2 in the silicon single crystal of Comparative Example 2, all of the dislocations occurred from the starting position of the straight barrel portion to the position of 20% of the straight barrel length, and a silicon single crystal was produced. I could't.
  • the silicon single crystal of Example 1 can have a resistivity of 0.7 m ⁇ cm or less at a position 60% from the start position of the straight body portion, and has a presence at a position of 80 mm from the start position of the straight body portion. It was confirmed that the dislocation generation rate can be suppressed to 22%, and a low resistivity silicon single crystal of 0.7 m ⁇ cm or less can be produced. In particular, it was confirmed that a single crystal having an extremely low resistivity of less than 0.6 m ⁇ cm, which could not be produced so far, can be produced with a straight body length of 90% or more.
  • the silicon single crystal of Example 2 can have a resistivity of 0.7 m ⁇ cm or less at a position of 30% from the start position of the straight body portion, and also has dislocation at a position of 80 mm from the start position of the straight body portion. It was confirmed that the generation rate can be suppressed to 44% and a silicon single crystal having a low resistivity of 0.7 m ⁇ cm or less is manufactured. In particular, it was confirmed that a single crystal having an extremely low resistivity of less than 0.6 m ⁇ cm, which could not be produced so far, can be produced with a straight body length of 65% or more.
  • the silicon single crystal of Comparative Example 3 has a low occurrence rate of dislocation from the straight barrel start position to 80 mm as 6%, and can prevent the occurrence of dislocation.
  • the resistivity is only reduced to 1.5 m ⁇ cm, and a low resistivity silicon single crystal having a resistivity of 1.4 m ⁇ cm or less cannot be manufactured.
  • Table 3 and FIG. 4 in the silicon single crystal of Comparative Example 4, all of the dislocations occurred from the starting position of the straight body part to the position of the straight body length of 20%, producing a silicon single crystal. I could't.
  • the silicon single crystal of Example 3 can have a resistivity of 1.4 m ⁇ cm or less at a position 85% from the straight barrel start position, and has a presence at a position of 80 mm from the straight barrel start position. It was confirmed that the rate of occurrence of dislocation can be suppressed to 9%, and a low resistivity silicon single crystal of 1.4 m ⁇ cm or less can be produced. Similarly, in the silicon single crystal of Example 4, the resistivity can be reduced to 1.4 m ⁇ cm or less at a position 55% from the start position of the straight body portion, and the dislocation is formed at a position 80 mm from the start position of the straight body portion. It was confirmed that the generation rate can be suppressed to 38%, and a low resistivity silicon single crystal of 1.4 m ⁇ cm or less can be produced.
  • the resistivity at the straight barrel portion start position of the silicon single crystal 10 is 0.80 m ⁇ cm or more
  • the resistivity of the silicon single crystal 10 is reduced to 0 by sequentially decreasing the resistivity of the silicon single crystal 10 as the silicon single crystal 10 is pulled and grown.
  • the resistivity at the start position of the straight body of the silicon single crystal is 1.90 m ⁇ cm or more and 2.30 m ⁇ cm or less. Then, as the silicon single crystal 10 is pulled up and grown, the resistivity of the silicon single crystal is sequentially lowered, so that a part of the silicon single crystal 10 is 1.2 m ⁇ cm or more and 1.4 m ⁇ cm or less. And the occurrence of dislocations in the silicon single crystal 10 could be suppressed.
  • SYMBOLS 1 Lifting device, 2 ... Chamber, 3 ... Crucible crucible, 3A ... Quartz crucible, 3B ... Graphite crucible, 4 ... Support shaft, 5 ... Heater, 6 ... Heat insulating material, 7 ... Lifting shaft, 8 ... Seed crystal, 9 ... Silicon Melt, 10 ... silicon single crystal, 12 ... heat shielding plate, 13 ... gas inlet, 14 ... exhaust.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

赤リンを主たるドーパントとして含むシリコン融液から、チョクラルスキー法によりシリコン単結晶を引き上げて成長させるｎ型シリコン単結晶の製造方法は、シリコン単結晶の直胴部開始位置における電気抵抗率を、０．８０ｍΩｃｍ以上、１．０５ｍΩｃｍ以下に制御し、その後、シリコン単結晶を引き上げて成長させるにつれて、順次シリコン単結晶の電気抵抗率を下げていき、シリコン単結晶の一部の電気抵抗率を、０．５ｍΩｃｍ以上、０．６ｍΩｃｍ未満とする。

Description

ｎ型シリコン単結晶の製造方法、ｎ型シリコン単結晶のインゴット、シリコンウェーハ、およびエピタキシャルシリコンウェーハ
　本発明は、ｎ型シリコン単結晶の製造方法、ｎ型シリコン単結晶のインゴット、シリコンウェーハ、およびエピタキシャルシリコンウェーハに関する。
　近年、携帯電話機等の携帯機器が広く普及している。こうした携帯機器では、長時間携行して使用可能なことが強く求められており、携帯機器に内蔵されるバッテリーの大容量化や、携帯機器自体の消費電力を低減させる取り組みがなされている。
　携帯機器自体の消費電力を低減させるには、携帯機器の内部に搭載される半導体デバイスの消費電力を低減させることが必要である。
　例えば、携帯機器の電力用デバイスとして使用される低耐圧パワーＭＯＳＦＥＴ（Metal Oxide Semi Conductor Field Effect Transistor）は、通電状態となったときにその内部にある一定の電気抵抗を有するので、低耐圧パワーＭＯＳＦＥＴに流れる電流に応じてそれ自身が電力を消費する。
　したがって、低耐圧パワーＭＯＳＦＥＴが通電状態となったときの内部抵抗を小さくすることができれば、携帯機器の消費電力を低減させることが可能となる。そのような背景から、低耐圧パワーＭＯＳＦＥＴが通電状態となったときの抵抗を小さくするために、低電気抵抗率（以下低抵抗率と称す）のｎ型シリコン単結晶が強く求められている。
　従来のシリコン単結晶の製造方法では、シリコン単結晶の電気抵抗率が全体で一定となるように、電気抵抗率（以下、抵抗率と称す）を狙い値に制御して引き上げが行われている。
　ところで、このような低抵抗率のシリコン単結晶は、チョクラルスキー法等により引き上げて製造する場合、引き上げ途中で有転位化が発生し易いということが知られている。
　特許文献１には、シリコン単結晶の引き上げ終了間際のテール部分において、ドーパントの濃度が高くなり、組成的過冷却に起因する異常成長が発生する点に着目して、テール部分における抵抗率を上げていき、テール部分における有転位化の発生を防止する技術が開示されている。
特開２０１０－１８４８３９号公報
　前記特許文献１に記載の技術を、低抵抗率のｎ型シリコン単結晶の引き上げに利用しようとすると、揮発性ドーパントである赤リン、ヒ素等のｎ型ドーパントが引き上げ中に蒸発してしまい、所望する低抵抗率範囲となるシリコン単結晶を製造することができない、または、ｎ型ドーパントの添加量増加に伴い、シリコン単結晶の直胴開始部における有転位化が発生するという課題がある。
　この場合、種結晶を坩堝内融液に着液させ、再度引き上げを行うこととなるが、引き上げを繰り返せば、シリコン単結晶のインゴットの製造コストが上昇するという課題がある。
　本発明の目的は、製造コストを上昇させることがなく、低抵抗率のｎ型シリコン単結晶を得ることのできるｎ型シリコン単結晶の製造方法、ｎ型シリコン単結晶のインゴット、シリコンウェーハ、およびエピタキシャルシリコンウェーハを提供することにある。
　本発明は、直胴部開始位置における有転位化の発生に着目し、直胴部開始位置における抵抗率を、狙い値よりも大きな抵抗率とし、その後、順次抵抗率を下げていくことにより、直胴部開始位置における有転位化の発生を防止することをその要旨とする。
　具体的には、本発明のｎ型シリコン単結晶の製造方法は、揮発性ドーパントである赤リンを主たるドーパントとして含むシリコン融液から、チョクラルスキー法によりシリコン単結晶を引き上げて成長させるｎ型シリコン単結晶の製造方法であって、前記シリコン単結晶の直胴部開始位置における電気抵抗率を、０．８ｍΩｃｍ以上、１．０５ｍΩｃｍ以下に制御し、その後、前記シリコン単結晶を引き上げて成長させるにつれて、順次前記シリコン単結晶の電気抵抗率を下げていき、前記シリコン単結晶の一部の電気抵抗率を、０．５ｍΩｃｍ以上、０．７ｍΩｃｍ以下とすることを特徴とする。
　この発明によれば、シリコン単結晶の直胴部開始位置における抵抗率を０．８ｍΩｃｍ以上、１．０５ｍΩｃｍ以下とすることにより、直胴部開始位置における有転位化の発生を防止することができるので、シリコン単結晶の再度の引き上げの繰り返しを防止して、製造コストが上昇することなく、赤リンをドーピングした低抵抗率のシリコン単結晶を製造することができる。
　本発明のｎ型シリコン単結晶のインゴットは、赤リンを主たるドーパントとして含むシリコン単結晶の一部の電気抵抗率が０．５ｍΩｃｍ以上、０．６ｍΩｃｍ未満であることを特徴とする。
　本発明のシリコンウェーハは、前記ｎ型シリコン単結晶のインゴットから切り出され、電気抵抗率が０．５ｍΩｃｍ以上、０．６ｍΩｃｍ未満であることを特徴とする。
　本発明のエピタキシャルシリコンウェーハは、前記シリコンウェーハの表面に、エピタキシャル成長膜を形成したことを特徴とする。
　この発明によれば、抵抗率が０．５ｍΩｃｍ以上、０．６ｍΩｃｍ未満という、赤リンをドーピングした低抵抗率のシリコン単結晶のインゴット、シリコンウェーハ、エピタキシャルシリコンウェーハを、低コストで製造することができるため、低価格で顧客に提供することができる。
　本発明のｎ型シリコン単結晶の製造方法は、揮発性ドーパントであるヒ素を主たるドーパントとして含むシリコン融液から、チョクラルスキー法によりシリコン単結晶を引き上げて成長させるシリコン単結晶の製造方法であって、前記シリコン単結晶の直胴部開始位置における電気抵抗率を、１．９ｍΩｃｍ以上、２．３ｍΩｃｍ以下に制御し、その後、前記シリコン単結晶を引き上げて成長させるにつれて、順次前記シリコン単結晶の電気抵抗率を下げていき、前記シリコン単結晶の一部の電気抵抗率を、１．２ｍΩｃｍ以上、１．４ｍΩｃｍ以下とすることを特徴とする。
　この発明によれば、前記と同様の作用および効果により、製造コストが上昇することなく、ヒ素をドーピングした低抵抗率のシリコン単結晶を製造することができる。
　本発明のｎ型シリコン単結晶のインゴットは、ヒ素を主たるドーパントとして含むシリコン単結晶の一部の電気抵抗率が１．２ｍΩｃｍ以上、１．４ｍΩｃｍ以下であることを特徴とする。
　本発明のシリコンウェーハは、前記ｎ型シリコン単結晶のインゴットから切り出され、電気抵抗率が１．２ｍΩｃｍ以上、１．４ｍΩｃｍ以下であることを特徴とする。
　本発明のエピタキシャルシリコンウェーハは、前記シリコンウェーハの表面に、エピタキシャル成長膜を形成したことを特徴とする。
　この発明によれば、前記と同様の作用および効果により、ヒ素をドーピングした低抵抗率のシリコン単結晶のインゴットおよびシリコンウェーハを、低価格で顧客に提供することができる。
本発明の実施形態に係るシリコン単結晶の引き上げ装置の構造の一例を示す模式図。 前記実施形態における赤リンをドーパントとした場合のシリコン単結晶の直胴長さと、抵抗率の関係を示すグラフ。 前記実施形態における赤リンをドーパントとした場合のシリコン単結晶における直胴長さと占有率[％]（分母；全try数、分子；有転位化or全長無転位try数）との関係を示すグラフ。 前記実施形態におけるヒ素をドーパントとした場合のシリコン単結晶の直胴長さと、抵抗率の関係を示すグラフ。 前記実施形態におけるヒ素をドーパントとした場合のシリコン単結晶における直胴長さと占有率[％]（分母；全try数、分子；有転位化or全長無転位try数）との関係を示すグラフ。
　［１］シリコン単結晶の引き上げ装置１の構造
　図１には、本発明の実施形態に係るｎ型シリコン単結晶の製造方法を適用できるシリコン単結晶の引き上げ装置１の構造の一例を表す模式図が示されている。引き上げ装置１は、外郭を構成するチャンバ２と、チャンバ２の中心部に配置されるルツボ３とを備える。
　ルツボ３は、内側の石英ルツボ３Ａと、外側の黒鉛ルツボ３Ｂとから構成される二重構造であり、回転および昇降が可能な支持軸４の上端部に固定されている。
　ルツボ３の内側の石英ルツボ３Ａの内径は、シリコン単結晶１０の引き上げ時の直胴径に対して、１．７倍以上、２．３倍以下とされる。
　具体的には、シリコン単結晶１０の直胴径が２０１ｍｍ以上、２３０ｍｍ以下である場合、石英ルツボ３Ａの内径は、シリコン単結晶１０の直胴径の２．１倍以上、２．３倍以下とするのが好ましい。一方、シリコン単結晶１０の直胴径が３０１ｍｍ以上、３３０ｍｍ以下である場合、石英ルツボ３Ａの内径は、シリコン単結晶１０の直胴径の１．７倍以上、２．０倍以下とするのが好ましい。
　ルツボ３の外側には、ルツボ３を囲む抵抗加熱式のヒータ５が設けられ、その外側には、チャンバ２の内面に沿って断熱材６が設けられている。
　ルツボ３の上方には、支持軸４と同軸上で逆方向または同一方向に所定の速度で回転するワイヤなどの引き上げ軸７が設けられている。この引き上げ軸７の下端には種結晶８が取り付けられている。
　チャンバ２内には、筒状の熱遮蔽板１２が配置されている。
　熱遮蔽板１２は、育成中のシリコン単結晶１０に対して、ルツボ３内のシリコン融液９やヒータ５やルツボ３の側壁からの高温の輻射熱を遮断するとともに、結晶成長界面である固液界面の近傍に対しては、外部への熱の拡散を抑制し、単結晶中心部および単結晶外周部の引き上げ軸方向の温度勾配を制御する役割を担う。
　チャンバ２の上部には、Ａｒガスなどの不活性ガスをチャンバ２内に導入するガス導入口１３が設けられている。チャンバ２の下部には、図示しない真空ポンプの駆動によりチャンバ２内の気体を吸引して排出する排気口１４が設けられている。
　ガス導入口１３からチャンバ２内に導入された不活性ガスは、育成中のシリコン単結晶１０と熱遮蔽板１２との間を下降し、熱遮蔽板１２の下端とシリコン融液９の液面との隙間（液面Ｇａｐ）を経た後、熱遮蔽板１２の外側、さらにルツボ３の外側に向けて流れ、その後にルツボ３の外側を下降し、排気口１４から排出される。
　このような育成装置を用いたシリコン単結晶１０の育成の際、チャンバ２内を減圧下の不活性ガス雰囲気に維持した状態で、ルツボ３に充填した多結晶シリコンなどの固形原料をヒータ５の加熱により溶融させ、シリコン融液９を形成する。ルツボ３内にシリコン融液９が形成されると、引き上げ軸７を下降させて種結晶８をシリコン融液９に浸漬し、ルツボ３および引き上げ軸７を所定の方向に回転させながら、引き上げ軸７を徐々に引き上げ、これにより種結晶８に連なったシリコン単結晶１０を育成する。
　［２］シリコン単結晶１０の製造方法
　前述した引き上げ装置１を用いて本実施形態のシリコン単結晶１０を製造する場合、シリコン融液９中に、赤リンまたはヒ素を主たるドーパントとして、引き上げ当初に添加したり、または引き上げ中に適宜添加することにより、製造することができる。赤リンまたはヒ素を主たるドーパントとする場合、ｎ型ドーパントのうち５０質量％以上を赤リンまたはヒ素とするが、さらに他のドーパントを添加してもよい。
　赤リンをドーパントとした場合では、シリコン単結晶１０の直胴部開始位置で、抵抗率を０．８０ｍΩｃｍ以上、１．０５ｍΩｃｍ以下に制御し、その後、シリコン単結晶１０を引き上げて成長させるにつれて、順次シリコン単結晶１０の抵抗率を下げていき、最終的に０．５ｍΩｃｍ以上、０．７ｍΩｃｍ以下、特に直胴長最後部では０．６ｍΩｃｍ未満のシリコン単結晶１０を得る。
　同様に、ヒ素をドーパントとした場合は、シリコン単結晶１０の直胴部開始位置で、抵抗率を１．９０ｍΩｃｍ以上、２．３０ｍΩｃｍ以下に制御し、その後シリコン単結晶１０を引き上げて成長させるにつれて、順次シリコン単結晶１０の抵抗率を下げていき、最終的に１．２ｍΩｃｍ以上、１．４ｍΩｃｍ以下のシリコン単結晶を得る。
　本実施形態のシリコン単結晶１０のインゴットは、一般的な引き上げ条件で引き上げることができる。その際、ルツボ３内のシリコン融液９における赤リンやヒ素といったドーパント濃度を増加させる手段としては、引き上げ中にドーパントを添加したり、引き上げに伴う偏析現象によるドーパント濃度の上昇を利用したり、チャンバ２内に導入される不活性ガスの導入量を変化させてドーパントの蒸発を抑制したり、チャンバ２内の圧力を変化させることが挙げられる。
　具体的には、シリコン単結晶１０の直胴部引き上げの前半においては、ドーパントの蒸発を抑制し、ルツボ３内のシリコン融液９におけるドーパント濃度を上げたい場合、Ａｒ流量を５０Ｌ／ｍｉｎ～１５０Ｌ／ｍｉｎ、炉内圧を４０ｋＰａ～８０ｋＰａとする。
　一方、シリコン単結晶１０の直胴部引き上げの後半においては、ドーパントの蒸発を促進し、シリコン単結晶１０の育成の進行に伴う偏析によるドーパント濃度の濃化と相殺させて、ルツボ３内のシリコン融液９におけるドーパント濃度を維持したい場合、Ａｒ流量を５０Ｌ／ｍｉｎ～２００Ｌ／ｍｉｎ、炉内圧を２０ｋＰａ～８０ｋＰａとする。
　このような引き上げ装置１で引き上げられたシリコン単結晶１０の一部は、赤リンをドーパントとした場合、シリコン単結晶１０のテールに近い部分で、抵抗率が０．５ｍΩｃｍ以上、０．６ｍΩｃｍ未満のシリコン単結晶１０のインゴットが得られる。
　当該部分をワイヤーソー等でシリコンウェーハに切り出し、切り出されたシリコンウェーハにラッピング工程、研磨工程を施すことにより、抵抗率０．５ｍΩｃｍ以上、０．６ｍΩｃｍ未満のシリコンウェーハを得ることができる。
　さらに、シリコンウェーハの加工後、アニール熱処理を行った後、シリコンウェーハの表面に、エピタキシャル成長膜を形成して、エピタキシャルシリコンウェーハを製造し、顧客に出荷する。
　一方、ヒ素をドーパントとした場合、シリコン単結晶１０のテールに近い部分で、抵抗率が１．２ｍΩｃｍ以上、１．４ｍΩｃｍ以下のシリコン単結晶１０が得られる。
　当該部分をワイヤーソー等でシリコンウェーハに切り出し、切り出されたシリコンウェーハにラッピング工程、研磨工程を施した後、顧客に出荷する。顧客では、必要に応じてエピタキシャル成長膜を形成し、半導体の製造を行う。
　実施例において、結晶径２０１ｍｍ～２３１ｍｍのシリコン単結晶１０を引き上げるに際し、ルツボ３の内径と結晶径の比率（＝ルツボ３の内径／結晶径）を１．８～２．３とし、チャージ量を８０ｋｇ～１８０ｋｇとし、引き上げ速度を０．３ｍｍ／ｍｉｎ～１．０ｍｍ／ｍｉｎとし、結晶回転数を９ｒｐｍ～１７ｒｐｍとした。
　また、シリコン単結晶１０の直胴部前半では、アルゴンガス流量を５０Ｌ／ｍｉｎ～１５０Ｌ／ｍｉｎとし、炉内圧を４０ｋＰａ～８０ｋＰａとした。シリコン単結晶１０の直胴部後半では、Ａｒ流量を５０Ｌ／ｍｉｎ～２００Ｌ／ｍｉｎ、炉内圧を２０ｋＰａ～８０ｋＰａとした。
　［１］赤リンをドーパントとした場合
　シリコン単結晶１０の直胴長の位置に応じて、赤リンドーパントの添加、Ａｒ流量、炉内圧、液面からの熱遮蔽板１２の高さ位置の変更、若しくはシリコン単結晶１０の引き上げ速度の変更、およびこれらの組み合わせによって、抵抗率制御を行いながら、赤リンをドーピングしたシリコン単結晶１０の引き上げを行った。結果を表１および図２に示す。なお、以下の説明において、直胴長０％位置とは、シリコン単結晶１０の直胴部開始位置を意味し、直胴長１００％位置とは、シリコン単結晶１０のテール開始位置を意味する。
Figure JPOXMLDOC01-appb-T000001
　また、それぞれの場合における有転位化発生の有無についても検討した。結果を表２および図３に示す。なお、シリコン単結晶は、２０１ｍｍ以上、２３０ｍｍ以下の範囲で直径の制御を行い、２００ｍｍ用ウェーハの単結晶を得た。また、表２中、直胴合格長さとは、抵抗率が合格かつ無転位である直胴領域の長さを、直胴全長さで割った値であり、占有率は、有転位化try数／全try数または全長無転位try数／全try数である。
Figure JPOXMLDOC01-appb-T000002
　比較例１のシリコン単結晶は、表２および図３からわかるように、直胴部開始位置から８０ｍｍまでの有転位化発生率が５％と高い確率で有転位化の発生を防止できるが、表１および図２からわかるように、直胴長１００％位置においても、抵抗率０．７ｍΩｃｍの低下に留まり、抵抗率０．７ｍΩｃｍ以下の低抵抗率のシリコン単結晶を製造することができない。
　比較例２のシリコン単結晶は、表１および図２からわかるように、直胴部開始位置から８０ｍｍから直胴長２０％の位置までで、すべて有転位化が発生し、シリコン単結晶を製造することができなかった。
　これに対して、実施例１のシリコン単結晶は、直胴部開始位置から６０％の位置で抵抗率を０．７ｍΩｃｍ以下とすることができ、しかも直胴部開始位置から８０ｍｍの位置における有転位化発生率を２２％に抑制することができ、０．７ｍΩｃｍ以下の低抵抗率のシリコン単結晶を製造することができることが確認された。特に、直胴長９０％以上では、これまで製造できなかった０．６ｍΩｃｍ未満という極めて低抵抗率の単結晶を製造することができることが確認された。
　同様に、実施例２のシリコン単結晶は、直胴部開始位置から３０％の位置で抵抗率を０．７ｍΩｃｍ以下とすることができ、しかも直胴部開始位置から８０ｍｍの位置における有転位化発生率を４４％に抑制することができ、０．７ｍΩｃｍ以下の低抵抗率のシリコン単結晶を製造することが確認された。特に、直胴部長６５％以上では、これまで製造できなかった０．６ｍΩｃｍ未満という極めて低抵抗率の単結晶を製造することができることが確認された。
　［２］ヒ素をドーパントとした場合
　シリコン単結晶の直胴長の位置に応じて、ヒ素ドーパント添加による抵抗率制御を行いながら、ヒ素をドーピングしたシリコン単結晶の引き上げを行った。結果を表３および図４に示す。
Figure JPOXMLDOC01-appb-T000003
　また、それぞれの場合における有転位化発生の有無についても検討した。結果を表４および図５に示す。
Figure JPOXMLDOC01-appb-T000004
　比較例３のシリコン単結晶は、表４および図５からわかるように、直胴部開始位置から８０ｍｍまでの有転位化発生率が６％と低く、有転位化の発生を防止できるが、表３および図４からわかるように、直胴長１００％位置においても、抵抗率１．５ｍΩｃｍの低下に留まり、抵抗率１．４ｍΩｃｍ以下の低抵抗率のシリコン単結晶を製造することができない。
　比較例４のシリコン単結晶は、表３および図４からわかるように、直胴部開始位置から８０ｍｍから直胴長２０％の位置までで、すべて有転位化が発生し、シリコン単結晶を製造することができなかった。
　これに対して、実施例３のシリコン単結晶は、直胴部開始位置から８５％の位置で抵抗率を１．４ｍΩｃｍ以下とすることができ、しかも直胴部開始位置から８０ｍｍの位置における有転位化発生率を９％に抑制することができ、１．４ｍΩｃｍ以下の低抵抗率シリコン単結晶を製造できることができることが確認された。
　同様に、実施例４のシリコン単結晶は、直胴部開始位置から５５％の位置で抵抗率を１．４ｍΩｃｍ以下とすることができ、しかも直胴部開始位置から８０ｍｍの位置における有転位化発生率を３８％に抑制することができ、１．４ｍΩｃｍ以下の低抵抗率シリコン単結晶を製造できることが確認された。
　以上のように、赤リンをドーパントとして含むシリコン融液９から、チョクラルスキー法によりシリコン単結晶１０を引き上げる場合、シリコン単結晶１０の直胴部開始位置における抵抗率を、０．８０ｍΩｃｍ以上、１．０５ｍΩｃｍ以下に制御し、その後、シリコン単結晶１０を引き上げて成長させるにつれて、順次前記シリコン単結晶１０の抵抗率を下げていくことにより、シリコン単結晶１０の一部の抵抗率を、０．５ｍΩｃｍ以上、０．７ｍΩｃｍ以下、特に、これまで得られなかった０．６ｍΩｃｍ未満という極めて低抵抗率とすることができ、かつシリコン単結晶１０の有転位化の発生を抑えることができた。
　同様に、ヒ素をドーパントとして含むシリコン融液９から、チョクラルスキー法によりシリコン単結晶１０を引き上げる場合、シリコン単結晶の直胴部開始位置における抵抗率を、１．９０ｍΩｃｍ以上、２．３０ｍΩｃｍ以下に制御し、その後、シリコン単結晶１０を引き上げて成長させるにつれて、順次前記シリコン単結晶の抵抗率を下げていくことにより、シリコン単結晶１０の一部を、１．２ｍΩｃｍ以上、１．４ｍΩｃｍ以下とすることができ、かつシリコン単結晶１０の有転位化の発生を抑えることができた。
　１…引き上げ装置、２…チャンバ、３…ルツボ、３Ａ…石英ルツボ、３Ｂ…黒鉛ルツボ、４…支持軸、５…ヒータ、６…断熱材、７…引き上げ軸、８…種結晶、９…シリコン融液、１０…シリコン単結晶、１２…熱遮蔽板、１３…ガス導入口、１４…排気口。

Claims (8)

  1. 　赤リンを主たるドーパントとして含むシリコン融液から、チョクラルスキー法によりシリコン単結晶を引き上げて成長させるｎ型シリコン単結晶の製造方法であって、
    　前記シリコン単結晶の直胴部開始位置における電気抵抗率を、０．８０ｍΩｃｍ以上、１．０５ｍΩｃｍ以下に制御し、
    　その後、前記シリコン単結晶を引き上げて成長させるにつれて、順次前記シリコン単結晶の電気抵抗率を下げていき、前記シリコン単結晶の一部の電気抵抗率を、０．５ｍΩｃｍ以上、０．７ｍΩｃｍ以下とすることを特徴とするｎ型シリコン単結晶の製造方法。
  2. 　赤リンを主たるドーパントとして含み、シリコン単結晶の一部の電気抵抗率が０．５ｍΩｃｍ以上、０．６ｍΩｃｍ未満であることを特徴とするｎ型シリコン単結晶のインゴット。
  3. 　請求項２に記載のｎ型シリコン単結晶のインゴットから切り出され、電気抵抗率が０．５ｍΩｃｍ以上、０．６ｍΩｃｍ未満であることを特徴とするシリコンウェーハ。
  4. 　請求項３に記載のシリコンウェーハの表面に、エピタキシャル成長膜を有することを特徴とするエピタキシャルシリコンウェーハ。
  5. 　ヒ素を主たるドーパントとして含むシリコン融液から、チョクラルスキー法によりシリコン単結晶を引き上げて成長させるｎ型シリコン単結晶の製造方法であって、
    　前記シリコン単結晶の直胴部開始位置における電気抵抗率を、１．９０ｍΩｃｍ以上、２．３０ｍΩｃｍ以下に制御し、
    　その後、前記シリコン単結晶を引き上げて成長させるにつれて、順次前記シリコン単結晶の電気抵抗率を下げていき、前記シリコン単結晶の一部の電気抵抗率を、１．２ｍΩｃｍ以上、１．４ｍΩｃｍ以下とすることを特徴とするｎ型シリコン単結晶の製造方法。
  6. 　ヒ素を主たるドーパントとして含み、シリコン単結晶の一部の電気抵抗率が１．２ｍΩｃｍ以上、１．４ｍΩｃｍ以下であることを特徴とするｎ型シリコン単結晶のインゴット。
  7. 　請求項６に記載のｎ型シリコン単結晶のインゴットから切り出され、電気抵抗率が１．２ｍΩｃｍ以上、１．４ｍΩｃｍ以下であることを特徴とするシリコンウェーハ。
  8. 　請求項７に記載のシリコンウェーハの表面に、エピタキシャル成長膜を有することを特徴とするエピタキシャルシリコンウェーハ。
PCT/JP2018/013362 2017-04-25 2018-03-29 ｎ型シリコン単結晶の製造方法、ｎ型シリコン単結晶のインゴット、シリコンウェーハ、およびエピタキシャルシリコンウェーハ Ceased WO2018198663A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201880026821.9A CN110730832A (zh) 2017-04-25 2018-03-29 n型单晶硅的制造方法、n型单晶硅锭、硅晶片及外延硅晶片
KR1020197032044A KR102315981B1 (ko) 2017-04-25 2018-03-29 n형 실리콘 단결정의 제조 방법, n형 실리콘 단결정의 잉곳, 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼
DE112018002171.8T DE112018002171B4 (de) 2017-04-25 2018-03-29 Verfahren zur Herstellung eines Silicium-Einkristalls vom n-Typ
CN202210123737.7A CN114438587A (zh) 2017-04-25 2018-03-29 n型单晶硅的制造方法、n型单晶硅锭、硅晶片及外延硅晶片
US16/607,205 US11377755B2 (en) 2017-04-25 2018-03-29 N-type silicon single crystal production method, n-type silicon single crystal ingot, silicon wafer, and epitaxial silicon wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017086531A JP7080017B2 (ja) 2017-04-25 2017-04-25 ｎ型シリコン単結晶のインゴット、シリコンウェーハ、およびエピタキシャルシリコンウェーハ
JP2017-086531 2017-04-25

Publications (1)

Publication Number Publication Date
WO2018198663A1 true WO2018198663A1 (ja) 2018-11-01

Family

ID=63918260

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/013362 Ceased WO2018198663A1 (ja) 2017-04-25 2018-03-29 ｎ型シリコン単結晶の製造方法、ｎ型シリコン単結晶のインゴット、シリコンウェーハ、およびエピタキシャルシリコンウェーハ

Country Status (7)

Country Link
US (1) US11377755B2 (ja)
JP (1) JP7080017B2 (ja)
KR (1) KR102315981B1 (ja)
CN (2) CN110730832A (ja)
DE (1) DE112018002171B4 (ja)
TW (2) TWI665341B (ja)
WO (1) WO2018198663A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7559882B2 (ja) 2020-06-29 2024-10-02 株式会社Sumco 半導体ウェーハ

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7036116B2 (ja) 2017-06-29 2022-03-15 株式会社Sumco シリコン単結晶の製造方法
JP6881560B1 (ja) 2019-12-24 2021-06-02 株式会社Sumco シリコン単結晶の製造方法、シリコン単結晶
CN114250508A (zh) * 2021-12-02 2022-03-29 山东有研艾斯半导体材料有限公司 一种快速控制直拉单晶硅直径的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009515370A (ja) * 2005-11-09 2009-04-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド ヒ素およびリンをド−プした、イントリンジックゲッタリングを有するシリコンウエハ基板
WO2010021272A1 (ja) * 2008-08-18 2010-02-25 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンインゴット、シリコンウェーハ及びエピタキシャルウェーハの製造方法、並びにシリコンインゴット
WO2013121696A1 (ja) * 2012-02-14 2013-08-22 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP2014513034A (ja) * 2011-05-06 2014-05-29 ジーティー アドヴァンスト シーズィー， エルエルシー 最初のチャージだけをドーピングすることによる、均一にドーピングされたシリコンインゴットの成長
JP2014132600A (ja) * 2011-04-12 2014-07-17 Renesas Electronics Corp 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002020192A (ja) 2000-06-29 2002-01-23 Shin Etsu Handotai Co Ltd Ｇａドープシリコン単結晶の製造方法
NO322246B1 (no) * 2004-12-27 2006-09-04 Elkem Solar As Fremgangsmate for fremstilling av rettet storknede silisiumingots
JP5118386B2 (ja) 2007-05-10 2013-01-16 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 単結晶の製造方法
JP5453749B2 (ja) * 2008-09-05 2014-03-26 株式会社Ｓｕｍｃｏ 垂直シリコンデバイス用シリコンウェーハの製造方法及び垂直シリコンデバイス用シリコン単結晶引き上げ装置
JP5373423B2 (ja) * 2009-02-12 2013-12-18 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン単結晶及びその製造方法
JP5589867B2 (ja) * 2011-01-26 2014-09-17 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP6471492B2 (ja) 2014-12-24 2019-02-20 株式会社Sumco 単結晶の製造方法
JP6477210B2 (ja) 2015-04-30 2019-03-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
FR3045831B1 (fr) * 2015-12-21 2018-01-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'etalonnage d'un four de recuit utilise pour former des donneurs thermiques
JP6631460B2 (ja) * 2016-10-03 2020-01-15 株式会社Sumco シリコン単結晶の製造方法およびシリコン単結晶
JP6631496B2 (ja) 2016-12-22 2020-01-15 株式会社Sumco シリコン単結晶の製造方法、熱遮蔽体および単結晶引き上げ装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009515370A (ja) * 2005-11-09 2009-04-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド ヒ素およびリンをド−プした、イントリンジックゲッタリングを有するシリコンウエハ基板
WO2010021272A1 (ja) * 2008-08-18 2010-02-25 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンインゴット、シリコンウェーハ及びエピタキシャルウェーハの製造方法、並びにシリコンインゴット
JP2014132600A (ja) * 2011-04-12 2014-07-17 Renesas Electronics Corp 半導体装置
JP2014513034A (ja) * 2011-05-06 2014-05-29 ジーティー アドヴァンスト シーズィー， エルエルシー 最初のチャージだけをドーピングすることによる、均一にドーピングされたシリコンインゴットの成長
WO2013121696A1 (ja) * 2012-02-14 2013-08-22 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7559882B2 (ja) 2020-06-29 2024-10-02 株式会社Sumco 半導体ウェーハ

Also Published As

Publication number Publication date
TW201934817A (zh) 2019-09-01
US20200224329A1 (en) 2020-07-16
TW201907057A (zh) 2019-02-16
TWI691624B (zh) 2020-04-21
JP7080017B2 (ja) 2022-06-03
DE112018002171T5 (de) 2020-02-13
KR20190133041A (ko) 2019-11-29
CN110730832A (zh) 2020-01-24
TWI665341B (zh) 2019-07-11
KR102315981B1 (ko) 2021-10-21
CN114438587A (zh) 2022-05-06
JP2018184317A (ja) 2018-11-22
DE112018002171B4 (de) 2025-06-05
US11377755B2 (en) 2022-07-05

Similar Documents

Publication Publication Date Title
JP6881571B2 (ja) ｎ型シリコン単結晶の製造方法
US12116691B2 (en) Method for producing silicon single crystal
TWI592525B (zh) 矽磊晶晶圓及矽磊晶晶圓的製造方法
WO2018198663A1 (ja) ｎ型シリコン単結晶の製造方法、ｎ型シリコン単結晶のインゴット、シリコンウェーハ、およびエピタキシャルシリコンウェーハ
JP2017222551A (ja) シリコン単結晶の製造方法
JP7272343B2 (ja) ｎ型シリコン単結晶の製造方法
KR102265466B1 (ko) 실리콘 단결정 제조 방법
WO2018216364A1 (ja) シリコン単結晶の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18789886

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20197032044

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 18789886

Country of ref document: EP

Kind code of ref document: A1

WWG Wipo information: grant in national office

Ref document number: 112018002171

Country of ref document: DE