[go: up one dir, main page]

WO2018163371A1 - 情報処理装置及び方法、コンピュータプログラム並びに記録媒体 - Google Patents

情報処理装置及び方法、コンピュータプログラム並びに記録媒体 Download PDF

Info

Publication number
WO2018163371A1
WO2018163371A1 PCT/JP2017/009558 JP2017009558W WO2018163371A1 WO 2018163371 A1 WO2018163371 A1 WO 2018163371A1 JP 2017009558 W JP2017009558 W JP 2017009558W WO 2018163371 A1 WO2018163371 A1 WO 2018163371A1
Authority
WO
WIPO (PCT)
Prior art keywords
information
processing unit
processing
verification
dsp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2017/009558
Other languages
English (en)
French (fr)
Inventor
近藤　正
渉 小野寺
村上　智也
麻華里 縣
玄紀 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikkiso Co Ltd
Pioneer Corp
Original Assignee
Nikkiso Co Ltd
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikkiso Co Ltd, Pioneer Corp filed Critical Nikkiso Co Ltd
Priority to PCT/JP2017/009558 priority Critical patent/WO2018163371A1/ja
Priority to EP17900036.9A priority patent/EP3594815A4/en
Priority to JP2019504239A priority patent/JP6906603B2/ja
Priority to US16/492,339 priority patent/US11080119B2/en
Publication of WO2018163371A1 publication Critical patent/WO2018163371A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0428—Safety, monitoring
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1479—Generic software techniques for error detection or fault masking
    • G06F11/1487—Generic software techniques for error detection or fault masking using N-version programming
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test

Definitions

  • the present invention relates to an information processing apparatus and method, a computer program, and a recording medium, and more particularly, to a technical field of an information processing apparatus and method having a failure detection function, a computer program, and a recording medium.
  • a device for example, a device has been proposed in which an LED (Light Emitting Diode) and a light receiving element are arranged around a medical tube, and hematocrit of blood flowing in the medical tube is measured from the received light signal ( Patent Document 1).
  • a device is proposed that irradiates a tube in which blood flows inside with a laser beam and corrects the blood flow calculated from the Doppler shift of the laser beam based on the blood concentration calculated from the amount of light received by the light receiving element. (See Patent Document 2).
  • the first and second subsystems to which the same physical quantity is input, and a calculation model for generating a pseudo output by estimating the output of the first or second subsystem by modeling, are provided. And an apparatus that compares the output and pseudo output of the second subsystem to determine which one of the first and second subsystems is faulty (see Patent Document 3).
  • the present invention has been made in view of the above problems, for example, and provides an information processing apparatus and method, a computer program, and a recording medium capable of detecting a failure while suppressing an increase in manufacturing cost and apparatus size. Let it be an issue.
  • a first information processing apparatus performs a first process on sensor information acquired from a sensor to generate first information;
  • a second processing unit that performs second processing different from the first processing to generate second information, and third processing that is processing corresponding to at least part of the second processing for the first information.
  • a third processing unit for generating the third information, obtaining the second information, and outputting the second information and the third information.
  • a second information processing apparatus of the present invention includes a first processing unit that acquires sensor information from a sensor, a second processing unit, a third processing unit, the first processing unit, A first signal path through the second processing unit and the third processing unit; and a second signal path through the first processing unit and the third processing unit without the second processing unit.
  • the third processing unit acquires (i) the signal processed by the second processing unit through the first signal path, and (ii) converts the signal processed by the first processing unit to the second signal. It is acquired by a route, and at least a part of the processing in the second processing unit is simulated.
  • An information processing method of the present invention is an information processing method in an information processing apparatus including a first processing unit, a second processing unit, and a third processing unit in order to solve the above-described problem, wherein the first processing unit includes: A step of generating a first information by performing a first process on the sensor information acquired from the sensor, and a second process different from the first process is performed on the first information by the second processing unit. A step of generating two information, and a step of generating third information by the third processing unit performing a third process that is a process corresponding to at least a part of the second process on the first information, The third processing unit includes the step of acquiring the second information and outputting the second information and the third information.
  • a computer program includes a first processing unit configured to perform a first process on sensor information acquired from a sensor and generate a first information by using a computer installed in an information processing apparatus.
  • a second processing unit that generates a second information by performing a second process different from the first process on the first information, and corresponds to at least a part of the second process with respect to the first information.
  • a third process which is a process, is performed to generate third information, and the second information is acquired and functions as a third processing unit that outputs the second information and the third information.
  • the information processing apparatus includes a first processing unit that performs first processing on sensor information acquired from a sensor to generate first information, and first information that is different from the first processing.
  • a second processing unit that performs the second process to generate the second information, a third process that is a process corresponding to at least a part of the second process is performed on the first information to generate the third information, and the second information
  • a third processing unit that acquires information and outputs second information and third information.
  • a first processing unit including a memory, a processor, and the like performs first processing on sensor information to generate first information.
  • a second processing unit including a memory, a processor, and the like performs second processing on the first information to generate second information.
  • a third processing unit including a memory, a processor, etc. acquires the second information from the second processing unit, and outputs the acquired second information.
  • the first information is input to the third processing unit in addition to the second processing unit.
  • the third process unit also applies the second process as the third process to the first information.
  • second information as third information is generated. Therefore, if the second information generated by the second processing unit is compared with the second information as the third information generated by the third processing unit, whether or not the information processing apparatus functions normally. (In other words, whether or not a failure has occurred) can be detected.
  • the third process corresponds to a part of the second process
  • the information generated when the part of the second process is applied to the first information in the second processing unit, What is necessary is just to comprise the said information processing apparatus so that it may input into a 3rd process part in addition to 2nd information.
  • the first information is input to the third processing unit that acquires and outputs the second information from the second processing unit, and the second processing is performed on the input first information.
  • a third process corresponding to at least a part is performed. That is, in the information processing apparatus, the third processing unit is caused to simulate at least a part of the second processing in the second processing unit.
  • two sets of the same hardware configuration are not provided, but the same process as the second process or a part of the second process is performed in software.
  • the first processing unit gives additional information to the first information to be subjected to the third processing in the third processing unit, among the first information.
  • the load on the third processing unit can be reduced as compared with the case where the third processing is performed on all the first information output from the first processing unit. This is very advantageous in practice.
  • the third processing unit may acquire only the first information to which the additional information is given from the first processing unit. If comprised in this way, the communication load between a 3rd process part and a 1st process part can be reduced.
  • the third processing unit performs the second process as the third process on the first information.
  • the failure detection can be performed by comparing the second information generated by the second processing unit with the third information as a result of the third processing.
  • the second processing unit performs the second process on the first information to which the additional information is added to generate the second information, and the additional information is added.
  • the first information is subjected to one part of the second processing to generate fourth information
  • the third processing unit performs the second processing as the third processing on the first information to which the additional information is added.
  • the first information may be processed to generate the third information
  • the fourth information may be acquired in addition to the second information
  • the second information, the fourth information, and the third information may be output.
  • the second processing unit performs the first part of the second process on each of the plurality of first information that is temporally continuous, and the plurality of continuous information A plurality of continuous first partial information corresponding to each of the first information is generated, and processing of the first part is performed on some continuous first partial information among the plurality of continuous first partial information
  • the second part information is generated by performing the second part of the second process different from the first part
  • the third processing unit performs the second process as part of the third process for the first information to which the additional information is added.
  • the first part of the two processes is performed, third part information is generated as a part of the third information, a plurality of pieces of the first part information are acquired, and additional information is given among the plurality of pieces of the first part information.
  • the first partial information corresponding to the first information and the third partial information are output, and the third partial information and a part of the continuous information are output.
  • the second part of the second process as the other part of the third process with respect to the plurality of first part information excluding the first part information corresponding to the first information to which the additional information is given among the first part information of the number
  • the partial processing may be performed to generate fourth partial information as another part of the third information, acquire the second partial information, and output the second partial information and the fourth partial information.
  • N1 first portions that are continuous in time for example, N1 pieces (N1 is a natural number) of the first information are applied to each of the first information.
  • N1 pieces of first partial information N2 is a natural number smaller than N1
  • the third processing unit performs the first part of the second process as a part of the third process on the first information to which the additional information is given, and generates the third part information. If the third partial information is compared with the first partial information corresponding to the first information to which the additional information used for generating the third partial information is given among the N1 first partial information, Failure detection for the process (i) can be performed.
  • the third processing unit further corresponds to the first information to which the additional information used for generating the third partial information is added among the third partial information and the extracted N2 first partial information.
  • the fourth part information is generated by performing the second part of the second process as the other part of the third process on the (N2-1) pieces of first part information excluding the first part information. To do.
  • the fourth partial information By comparing the fourth partial information with the second partial information, it is possible to detect a failure in the process (ii).
  • a part of the result of the first part of the second process in the second processing unit is diverted, so that the load on the third processing unit can be reduced. it can.
  • the second processing unit applies the first part of the second process to each of a plurality of pieces of first information that are temporally continuous.
  • the processing is performed to generate a plurality of continuous first partial information corresponding to the continuous first information, and (I-ii) a part of the continuous first partial information is continued.
  • the second part information is generated by performing the second part process of the second process different from the process of the first part on the plurality of first part information, and (II) the third processing unit (II ⁇ i) Acquiring part of a plurality of pieces of first partial information, applying the second part of the second process as part of the third process to the plurality of first part information obtained, Fifth partial information is generated as part of the third information, (II-ii) second partial information is acquired, and the second partial information and the fifth partial information Output, the second processing unit, when there is a request from the third processing unit, a plurality of first partial information to part of a continuous, outputs the third processing unit.
  • the fifth partial information and the second partial information can be compared. For example, failure detection can be performed for the processing of the second part of the second processing unit.
  • the second processing unit outputs a plurality of pieces of first partial information to the third processing unit when requested by the third processing unit, so that the third processing unit is output from the second processing unit.
  • the memory capacity for holding the first partial information and the like can be reduced.
  • the third processing unit acquires the first information via the second processing unit. According to this aspect, in order for the third processing unit to acquire the first information, for example, there is no need to separately provide a route or the like for connecting the first processing unit and the third processing unit, which is very advantageous in practice. is there.
  • the second processing unit performs the second process on the first information to be subjected to the third process in the third processing unit among the first information. Additional information is added to the second information generated by the above. According to this aspect, the second information to be compared with the third information generated by performing the third process on the first information can be identified relatively easily.
  • the second processing unit divides the first information to be output to the third processing unit into a plurality of sixth part information, and the plurality of sixth part information Is output to the third processing unit. According to this aspect, when the first information is transmitted to the third processing unit via the second processing unit, the transmission of the second information from the second processing unit to the third processing unit is delayed. Can be suppressed.
  • An information processing apparatus includes a first processing unit that acquires sensor information from a sensor, a second processing unit, a third processing unit, a first processing unit, a second processing unit, and a third processing unit. And a second signal path through the first processing unit and the third processing unit without going through the second processing unit.
  • the third processing unit acquires (i) the signal processed by the second processing unit through the first signal path, and (ii) acquires the signal processed by the first processing unit through the second signal path, 2 Simulate at least a part of the processing in the processing unit.
  • the processing in the second processing unit is performed in software as in the information processing apparatus according to the first embodiment described above. Therefore, according to the information processing apparatus according to the second embodiment, similarly to the information processing apparatus according to the first embodiment described above, failure detection can be performed while suppressing an increase in manufacturing cost and device size.
  • the information processing method is an information processing method in an information processing apparatus including a first processing unit, a second processing unit, and a third processing unit.
  • the first processing unit performs a first process on the sensor information acquired from the sensor to generate the first information
  • the second processing unit performs the first process on the first information.
  • failure detection can be performed while suppressing an increase in manufacturing cost and device size, similarly to the information processing device according to the first embodiment described above.
  • various aspects similar to the various aspects of the information processing apparatus according to the first embodiment described above can be employed.
  • the computer program includes a first processing unit that generates a first information by performing a first process on sensor information acquired from a sensor, and a computer installed in the information processing apparatus.
  • a second processing unit that performs second processing different from the first processing to generate second information, and third information that is processing corresponding to at least a part of the second processing is applied to the first information.
  • the third processing unit that acquires the second information and outputs the second information and the third information.
  • the information processing apparatus according to the first embodiment described above can be realized relatively easily by causing the computer installed in the information processing apparatus to execute the computer program.
  • failure detection can be performed while suppressing an increase in manufacturing cost and device size, as in the information processing apparatus according to the first embodiment described above.
  • the recording medium according to the embodiment records the computer program according to the above-described embodiment.
  • a CD-ROM Compact Disc Read Only Memory
  • DVD-ROM DVD Read Only Memory
  • the recording medium according to the embodiment a CD-ROM (Compact Disc Read Only Memory), a DVD-ROM (DVD Read Only Memory) or the like in which a computer program is recorded is read into a computer mounted on the information processing apparatus. If the recorded computer program is executed, the information processing apparatus according to the first embodiment described above can be realized relatively easily. As a result, according to the recording medium according to the embodiment, failure detection can be performed while suppressing an increase in manufacturing cost and apparatus size, as in the information processing apparatus according to the first embodiment described above.
  • FIG. 1 is a block diagram illustrating the configuration of the measurement system according to the first embodiment.
  • the measurement system includes a measurement device 10 as an example of an information processing device according to the present invention, and a control device 20.
  • the measuring device 10 includes a sensor unit 11, an A / D (Analog / Digital) unit 12, a DSP (Digital Signal Processor) 13, and a CPU (Central Processing Unit) 14.
  • a / D Analog / Digital
  • DSP Digital Signal Processor
  • CPU Central Processing Unit
  • the sensor unit 11 outputs analog data related to the measurement object 30 such as biological skin or blood.
  • the configuration of the sensor unit 11 is appropriately determined according to the measurement object 30.
  • the A / D unit 12 performs A / D conversion on the analog data output from the sensor unit 11 and outputs sensor data as digital data.
  • the DSP 13 performs a predetermined calculation process on the sensor data output from the A / D unit 12 and outputs a calculation result as data indicating a measurement result.
  • the CPU 14 controls the measuring apparatus 10 in an integrated manner. Specifically, for example, the CPU 14 controls the sensor unit 11 so that the measurement object 30 is appropriately measured.
  • CPU14 transmits the data which show the measurement result output from DSP13 to the control apparatus 20, for example.
  • the CPU 14 controls communication between the measuring device 10 and the control device 20.
  • the CPU 14 uses the sensor data output from the A / D unit 12 to simulate the processing in the DSP 13 (details will be described later).
  • the control device 20 receives data indicating the measurement result from the measurement device 10, and displays the measurement result on a display unit (not shown) or controls the measurement system, for example. Particularly in the present embodiment, the control device 20 compares the data indicating the measurement result with the data generated by the CPU 14 simulating (verifying) the processing in the DSP 13, thereby causing the failure of the measurement device 10. Make a decision.
  • the “A / D unit 12”, “DSP 13”, and “CPU 14” according to the embodiment are respectively the “first processing unit”, “second processing unit”, and “third processing unit” according to the present invention. It is an example.
  • the data flow through the A / D unit 12, the DSP 13, and the CPU 14 in FIG. 1 is an example of the “first signal path” according to the present invention.
  • the data flow indicated by the dotted arrow from the A / D unit 12 to the CPU 14 is an example of the “second signal path” according to the present invention.
  • the A / D unit 12 assigns an ID to each digital data after A / D conversion to generate sensor data.
  • the A / D unit 12 When there is a verification request to be described later from the DSP 13, the A / D unit 12 generates sensor data to which a verification flag is assigned (see “Verification F / Data # N + 1” in FIG. 2).
  • the sensor data to which the verification flag is assigned is transmitted to the DSP 13 and the CPU 14 respectively.
  • “# N + 1”, “# N + 2”,... In FIG. 2 are codes indicating data flows (for example, time series), and are different from the IDs.
  • the DSP 13 performs a predetermined calculation process on the sensor data and outputs a calculation result as data indicating a measurement result.
  • the DSP 13 adds a verification flag to the calculation result related to the sensor data to which the verification flag is added (see “Checked F / DSP calculation result # N + 1” in FIG. 2).
  • CPU14 transmits the calculation result output from DSP13 to the control apparatus 20 as a measurement result.
  • the CPU 14 further performs the same calculation process as the predetermined calculation process performed by the DSP 13 on the sensor data on the sensor data to which the verification flag output from the A / D unit 12 is assigned.
  • a verification flag is assigned and transmitted to the control device 20 as a verification result (“verification F / verification result # N + 1” in FIG. 2).
  • the function of transmitting the measurement result to the control device 20 is referred to as “a transmission processing unit of the CPU 14” for convenience.
  • the function of performing verification and transmitting the verification result to the control device 20 is referred to as a “CPU 14 verification processing unit” for convenience.
  • a / D unit 12 performs A / D conversion on the analog data output from the sensor unit 11 (step S101) and converts the digital data after A / D conversion into digital data.
  • An ID is assigned to generate sensor data (step S102).
  • the A / D unit 12 determines whether there is a verification request from the DSP 13 (that is, whether a signal indicating a verification request has been received) (step S103). In this determination, if it is determined that there is no verification request (step S103: No), the process of step S106 described later is performed.
  • step S103 when it is determined in step S103 that there is a verification request (step S103: Yes), the A / D unit 12 adds a verification flag to the sensor data (step S104). Thereafter, the A / D unit 12 transmits the sensor data to which the verification flag is assigned to the CPU 14 (step S105).
  • the A / D unit 12 transmits sensor data (including sensor data to which a verification flag is assigned) to the DSP 13 (step S106).
  • the process shown in FIG. 3 is repeatedly performed at a predetermined first period during the operation of the measurement system.
  • the DSP 13 is in a standby state until it receives sensor data from the A / D unit 12 (step S201).
  • the DSP 13 performs a predetermined calculation process on the received sensor data to generate a calculation result (step S202).
  • step S203 determines whether or not a verification flag is given to the sensor data. In this determination, when it is determined that the verification flag is not given (step S203: No), the process of step S205 described later is performed.
  • step S203 determines whether the verification flag is given (step S203: Yes) or not. If it is determined in step S203 that the verification flag is given (step S203: Yes), the DSP 13 gives the calculation flag to the calculation result (step S204). Thereafter, the DSP 13 transmits the calculation result (including the calculation result to which the verification flag is assigned) to the CPU 14.
  • step S206 determines whether or not there is a verification request from the CPU 14 (that is, whether or not a signal indicating a verification request has been received) (step S206). In this determination, when it is determined that there is no verification request (step S206: No), the processing from step S201 is repeated.
  • step S206 determines whether there is a verification request (step S206: Yes). If it is determined in step S206 that there is a verification request (step S206: Yes), the DSP 13 transmits a signal indicating the verification request to the A / D unit 12 (step S207). Thereafter, the processing from step S201 is repeated.
  • the transmission processing unit of CPU 14 is in a standby state until it receives a calculation result from DSP 13 (step S301).
  • the transmission processing unit of the CPU 14 transmits the calculation result as a measurement result to the control device 20 (step S302).
  • the calculation result to which the verification flag is assigned is transmitted to the control device 20 as the measurement result to which the verification flag is assigned. Thereafter, the processing from step S301 is repeated.
  • verification processing section of the CPU 14 transmits a signal indicating a verification request to the DSP 13 (step S311). Thereafter, the verification processing unit of the CPU 14 is in a standby state until it receives sensor data to which the verification flag is given from the A / D unit 12 (step S312).
  • step S313 When sensor data with a verification flag is received, the verification processing unit of the CPU 14 performs the same arithmetic processing on the received sensor data as the predetermined arithmetic processing performed by the DSP 13 on the sensor data. A result is generated (step S313). Thereafter, the verification processing unit of the CPU 14 adds a verification flag to the generated verification result and transmits it to the control device 20 (step S314). Thereafter, the processing from step S311 is repeated.
  • control device 20 is in a standby state until it receives a measurement result or a verification result from the CPU 14 (step S401).
  • the control device 20 determines the type of the received data (step S402). In this determination, when it is determined that the measurement result is obtained, the control device 20 determines whether or not a verification flag is given to the received measurement result (step S403). In this determination, when it is determined that the verification flag is not given (step S403: No), the process of step S405 described later is performed.
  • step S403 when it is determined that the verification flag has been assigned (step S403: Yes), the control device 20 uses the measurement result to which the verification flag has been assigned as verification comparison data, for example, a memory ( (Not shown) or the like is temporarily stored (step S404).
  • control device 20 controls the measurement system based on the measurement result (step S405). Then, it returns to step S401.
  • step S402 when it is determined that the result is a verification result, the control device 20 determines whether or not verification comparison data is stored (step S406). In this determination, when it is determined that the verification comparison data is not stored (step S406: No), the process returns to step S401.
  • step S406 when it is determined in step S406 that the verification comparison data is stored (step S406: Yes), the control device 20 has the same ID of the verification comparison data and the ID of the received verification result. It is determined whether or not (step S407). In this determination, when it is determined that the IDs are not the same (step S407: No), the process returns to step S401.
  • step S407 when it is determined in step S407 that the IDs are the same (step S407: Yes), the control device 20 uses the measurement result to which the verification flag as the verification comparison data is added and the received verification result. Are inconsistent with each other (step S408). In this determination, when it is determined that there is no mismatch (that is, when the measurement result provided with the verification flag matches the verification result) (step S408: No), the measurement system is normal. The process returns to step S401.
  • step S408 determines whether they do not match (step S408: Yes). If it is determined in step S408 that they do not match (step S408: Yes), the control device 20 performs a failure determination process such as sounding an alarm, for example (step S409).
  • the failure determination process may be set as appropriate.
  • the CPU 14 controls the sensor unit 11 and transmits the measurement result and the like to the control device 20 in addition to the generation of the verification result. For this reason, the processing capability of the CPU 14 for generating the verification result is inferior to the processing capability of the DSP 13. If the CPU 14 tries to generate verification results for all sensor data, a period from when one measurement result is generated in the DSP 13 until a verification result corresponding to the one measurement result is generated in the CPU 14. Can be relatively long. Then, for example, there is a possibility that the measurement of the measurement object 30 is continued despite the occurrence of a failure in the measurement apparatus.
  • the one measurement result is generated in the CPU 14 after the DSP 13 generates the one measurement result while suppressing the load on the CPU 14.
  • the period until the verification result corresponding to is generated can be made relatively short. That is, the real-time property of failure detection can be improved.
  • the CPU 14 transmits a signal indicating a verification request to the DSP 13 so that the A / D unit 12 adds a verification flag to the sensor data (S311 in FIG. 6, S206 and S207 in FIG. 4, FIG. 3 (see S103 to S105 of FIG. 3), sensor data that is not processed can be prevented from being accumulated in the CPU.
  • the verification process is performed as one of a plurality of processes performed by the CPU 14 in parallel. That is, in this embodiment, in order to detect a failure, another DSP having a processing capability equivalent to that of the DSP 13 is not separately provided, but a part of the processing capability of the CPU 14 is applied to the verification process. For this reason, compared with the case where hardware is duplexed in order to detect a failure, an increase in manufacturing cost and device size can be suppressed.
  • a / D conversion”, “predetermined arithmetic processing in the DSP 13”, and “arithmetic processing in the CPU 14” according to the embodiment are respectively “first processing”, “second processing”, and “third processing” according to the present invention.
  • the “sensor data”, “calculation result (measurement result)”, “verification result”, and “validation flag” according to the embodiment are “first information”, “second information”, “third information”, and “ It is an example of “additional information”.
  • the DSP 13 performs a predetermined calculation process on the sensor data and outputs a calculation result.
  • the DSP 13 calculates the calculation result of a part of the calculation process (for example, the first half) (that is, the calculation result indicating intermediate progress: “part of calculation” in FIG. 8). ) ("DSP verification result # N + 1" in FIG. 8).
  • the CPU 14 performs the same arithmetic processing as the part of the arithmetic processing performed by the DSP 13 on the sensor data on the sensor data to which the verification flag output from the A / D unit 12 is given, and the obtained result
  • the verification result output from the DSP 13 is transmitted as one data to the control device 20 (“DSP / CPU verification result # N + 1” in FIG. 8).
  • step S501 when sensor data is received, the DSP 13 performs processing of the first half of the predetermined calculation processing on the received sensor data, and displays a partial calculation result that is a result of the processing of the first half. Generate (step S501).
  • step S502 determines whether or not a verification flag is given to the sensor data (step S502). In this determination, when it is determined that the verification flag is not given (step S502: No), the process of step S504 described later is performed.
  • step S502 determines whether the verification flag is assigned (step S502: Yes). If it is determined in step S502 that the verification flag is assigned (step S502: Yes), the DSP 13 transmits the partial calculation result to the CPU 14 as the verification result (step S503).
  • the DSP 13 performs the latter half of the predetermined calculation process on the received sensor data, and generates a calculation result (step S504). Thereafter, the DSP 13 transmits the calculation result to the CPU 14. Note that the processing in steps S503 and S504 may be performed in parallel.
  • the transmission processing unit of the CPU 14 is in a standby state until it receives the calculation result or verification result from the DSP 13 (step S601).
  • the transmission processing unit of the CPU 14 determines the type of the received data (Step S602). In this determination, when it is determined that the result is a calculation result, the transmission processing unit of the CPU 14 transmits the calculation result as a measurement result to the control device 20 (step S302). Thereafter, the processing from step S601 is repeated.
  • step S602 determines whether the result is a verification result. If it is determined in step S602 that the result is a verification result, the transmission processing unit of the CPU 14 temporarily stores the verification result as a DSP verification result in, for example, a memory (step S603). Thereafter, the processing from step S601 is repeated.
  • the verification processing unit of the CPU 14 when sensor data with a verification flag is received, the verification processing unit of the CPU 14 performs predetermined arithmetic processing that the DSP 13 performs on the sensor data with respect to the received sensor data. The same arithmetic processing as the processing in the first half of the above is performed to generate a CPU verification result (step S611).
  • step S612 determines whether or not the DSP verification result is stored. In this determination, when it is determined that the DSP verification result is not stored (step S612: No), the process of step S311 is performed.
  • step S612 determines whether or not the DSP verification result is stored (step S612: Yes)
  • the verification processing unit of the CPU 14 matches the ID of the DSP verification result with the ID of the CPU verification result. It is determined whether or not (step S613). In this determination, when it is determined that the IDs do not match (step S613: No), the process of step S311 is performed.
  • step S613 determines whether the IDs match (step S613: Yes)
  • the verification processing unit of the CPU 14 sends the DSP verification result and the CPU verification result to the control device 20 as one data. Transmit (step S614). Thereafter, the process of step S311 is performed.
  • control device 20 controls the measurement system based on the measurement result (step S405). Then, it returns to step S401.
  • step S402 determines whether the result is a verification result.
  • the control device 20 determines whether the DSP verification result and the CPU verification result are inconsistent (step S701). In this determination, when it is determined that there is no mismatch (that is, when the DSP verification result and the CPU verification result match) (step S701: No), the measurement system is normal, and the process returns to step S401.
  • step S701 determines whether they do not match (step S701: Yes). If it is determined in step S701 that they do not match (step S701: Yes), the control device 20 performs a failure determination process (step S409).
  • the first half of the calculation process” and “partial calculation result (DSP verification result)” according to the embodiment are examples of “one part of the second process” and “fourth information” according to the present invention, respectively.
  • FIGS. 1 and 2 A third embodiment of the measurement system will be described with reference to FIGS.
  • the third embodiment is the same as the second embodiment described above except that part of the processing of the DSP 13 and the CPU 14 is different. Therefore, in the third embodiment, the description overlapping with that of the first and second embodiments is omitted as appropriate, and common portions in the drawing are denoted by the same reference numerals, and only basically different points are shown in FIGS. This will be described with reference to FIG.
  • the shaded “data” in FIG. 13 is sensor data to which a verification flag is assigned, and the shaded “calculation A 0 ”, “calculation B 0 ”, and “measurement result” are the first and second implementations, respectively. This is “the verification result by the CPU 14” in the example.
  • the arithmetic processing performed by the DSP 13 includes an operation A, an operation B based on the result of the operation A, and an operation C based on the result of the operation B.
  • the result of the calculation C corresponds to the calculation result as the measurement result in the first and second embodiments.
  • the DSP 13 performs a calculation A on each of a plurality of temporally continuous sensor data, and performs a calculation A 0 , a calculation A 1 ,..., A calculation A M ⁇ 1 (hereinafter, referred to as “multiple sensor data”). (Referred to as “operation A result group”).
  • the DSP 13 repeats the operation A to generate a plurality of operation A result groups.
  • the DSP 13 generates a calculation B 0 ,..., A calculation B N-1 (hereinafter referred to as “calculation B result group” as appropriate) by a calculation B based on each of the plurality of calculation A result groups.
  • the DSP 13 generates a measurement result (calculation result) by a calculation C based on one calculation B result group.
  • the DSP 13 When the sensor data to which the verification flag is added is included in the sensor data subjected to the calculation A, the DSP 13 includes a plurality of calculation A result groups used for generating the measurement result related to the sensor data to which the verification flag is added. And the calculation B result group and the measurement result are transmitted to the CPU 14.
  • Verification processing part of the CPU14 compared sensor data verification flag is granted outputted from the A / D section 12 performs an operation A, for example, generates an operation A 0.
  • Verification processing part of the CPU14 includes an operational A 0 which is the product, the one and computation A 0 which verification flag is generated by the operation A to sensor data attached is performed in the DSP13 data (FIG. 8 To the control device 20 as a “DSP / CPU verification result”.
  • the verification processing unit of the CPU 14 calculates the calculation A 0 for the sensor data to which the verification flag is assigned in the DSP 13 among the calculation A 0 generated by the verification processing unit of the CPU 14 and the plurality of calculation A result groups transmitted from the DSP 13.
  • the operation B 0 is generated by the operation B based on the operations A 1 ,..., The operation A M ⁇ 1 of the operation A result group including the operation A 0 generated by performing the operation A 0 .
  • Verification processing part of the CPU14 includes an operational B 0, which is the product, is transmitted to the control device 20 and an operation B 0 produced by DSP13 as one data (corresponding to "DSP / CPU verification result" in Fig. 8) .
  • the verification processing unit of the CPU 14 generates a measurement result by a calculation C based on the calculation B 0 generated by the CPU 14 and the calculations B 1 ,..., Calculation B N ⁇ 1 generated by the DSP 13.
  • the verification processing unit of the CPU 14 transmits the generated measurement result and the measurement result generated by the DSP 13 to the control device 20 as one data (corresponding to “DSP / CPU verification result” in FIG. 8).
  • the DSP 13 sets the verification result transmission mode to “OFF” (step S801), and whether there is a verification request from the CPU 14 (that is, whether a signal indicating a verification request has been received). Is determined (step S802). In this determination, if it is determined that there is no verification request (step S802: No), the process of step S805 described later is performed.
  • step S802 determines whether there is a verification request (step S802: Yes)
  • the DSP 13 transmits a signal indicating the verification request to the A / D unit 12 (step S803), and the verification result transmission mode. Is set to “A” (step S804).
  • the DSP 13 sets the initial value “0” in the variable j (that is, resets the variable j) (step S805) and sets the initial value “0” in the variable i (that is, resets the variable i). (Step S806).
  • the DSP 13 is in a standby state until it receives sensor data from the A / D unit 12 (step S807). If the sensor data is received, DSP 13 performs the operation A to sensor data, for example, it generates an operation A 0 (step S808).
  • step S809 determines whether or not the verification flag is given to the sensor data used in the processing of step S808 and the verification result transmission mode is “A” (step S809). In this determination, when it is determined that the verification flag is not given or the verification result transmission mode is not “A” (step S809: No), the process of step S812 described later is performed.
  • step S809 If it is determined in step S809 that a verification flag is given and the verification result transmission mode is “A” (step S809: Yes), the DSP 13 performs the operation generated in the processing of step S808. The result of A is transmitted to the CPU 14 for verification A (step S810), and the verification result transmission mode is set to “B” (step S811).
  • step S812 the DSP 13 increments the variable i on condition that the variable i is less than the constant M (M is a natural number) (step S812), and repeats the processing after step S807.
  • the DSP 13 receives a plurality of results of operation A (for example, the operation B 0 is generated by the operation B based on the operations A 0 to A M ⁇ 1 ) (step S813) (see FIG. 15).
  • step S814 determines whether or not the verification result transmission mode is “B” (step S814). In this determination, when it is determined that the verification result transmission mode is not “B” (step S814: No), a process of step S817 described later is performed.
  • step S814 determines the result of the operation B generated in the process of step S813 and the operation B.
  • the plurality of results of the operation A used in the above are transmitted to the CPU 14 for verification B (step S815), and the verification result transmission mode is set to "C" (step S816).
  • the DSP 13 increments the variable j (step S817), and repeats the processing from step S806 on condition that the variable j is less than a constant N (N is a natural number).
  • the DSP 13 receives a plurality of results of operation B (for example, A measurement result is generated by calculation C based on calculation B 0 to calculation B N-1 ) (step S818).
  • step S819 determines whether or not the verification result transmission mode is “C” (step S819). In this determination, when it is determined that the verification result transmission mode is not “C” (step S819: No), a process of step S822 described later is performed.
  • step S819 determines the result of the calculation C generated in step S818 and the calculation C A plurality of results of the operation B used in the above are transmitted to the CPU 14 for verification C (step S820), and the verification result transmission mode is set to “OFF” (step S821).
  • the DSP 13 transmits the result of the calculation C generated in the process of step S818 to the CUP 14 as a measurement result (step S822).
  • the transmission processing unit of the CPU 14 performs the same processing as the processing shown in FIG. That is, the transmission processing unit of the CPU 14 is in a standby state until it receives a calculation result from the DSP 13 (step S301). When the calculation result is received, the transmission processing unit of the CPU 14 transmits the calculation result as a measurement result to the control device 20 (step S302). Thereafter, the processing from step S301 is repeated.
  • the verification processing unit of the CPU 14 first sets STEP as a parameter to “A” (that is, initializes) (step S901). Next, the verification processing unit of the CPU 14 determines what the current STEP is (step S902). In this determination, if it is determined that the current STEP is “A”, the processing of Steps S903 to S909 is performed, and if it is determined that the current STEP is “B”, the processing of Steps S910 to S913 is performed. If it is determined that the current STEP is “C”, steps S914 to S917 are performed.
  • the verification processing unit of the CPU 14 transmits a signal indicating a verification request to the DSP 13 (step S903). Thereafter, the verification processing unit of the CPU 14 is in a standby state until it receives sensor data to which the verification flag is given from the A / D unit 12 (step S904).
  • verification processing section of the CPU14 is performing an operation A to sensor data with the received, for example, generates an operation A 0 (step S905). Thereafter, the verification processing unit of the CPU 14 is in a standby state until data for verification A is received from the DSP 13 (step S906).
  • the verification processing unit of the CPU 14 determines whether or not the received ID of the verification A data matches the ID of the sensor data to which the verification flag is assigned. (Step S907). In this determination, if it is determined that the IDs do not match (step S907: No), the process of step S903 is performed.
  • step S907 when it is determined in step S907 that the IDs match (step S907: Yes), the verification processing unit of the CPU 14 determines the result of the calculation A in the processing of step S905 (for example, the calculation A 0 ) and the verification A. Is transmitted to the control device 20 as one data (result of verification A) (step S908), and STEP is set to “B” (step S909).
  • the verification processing unit of the CPU 14 When the current STEP is “B”, the verification processing unit of the CPU 14 is in a standby state until it receives data for verification B from the DSP 13 (step S910).
  • the verification processing unit of the CPU 14 based on the result of the calculation A in the process of step S905 and the plurality of results of the calculation A by the DSP 13 included in the verification B data. , Operation B is performed, for example, operation B 0 is generated (step S911).
  • the verification processing unit of the CPU 14 uses the result of the calculation B in the process of step S911 and the result of the calculation B by the DSP 13 included in the data for the verification B as one data (verification B result). (Step S912), and STEP is set to “C” (step S913).
  • the verification processing unit of the CPU 14 is in a standby state until it receives data for verification C from the DSP 13 (step S914).
  • the verification processing unit of the CPU 14 based on the result of the calculation B in the process of step S911 and the plurality of results of the calculation B by the DSP 13 included in the data for verification C.
  • the calculation C is performed to generate a calculation result (step S915).
  • the verification processing unit of the CPU 14 uses the result of the calculation C in the process of step S915 and the result of the calculation C by the DSP 13 included in the data for the verification C as one data (verification C result). (Step S916), and STEP is set to “A” (step S917).
  • Example "operation A”, “operation B”, “computing A 0 generated by the DSP 13, ..., operation A M-1”, arithmetic B 0 created by 'DSP 13, ..., computing B N-1 ”,“ Operation A 0 generated by the CPU 14 ”, and“ Operation B 0 generated by the CPU 14 ” are respectively“ process of the first part of the second process ”,“ second of the second process ”according to the present invention. It is an example of “part processing”, “first partial information”, “second partial information”, “third partial information”, and “fourth partial information”.
  • FIGS. 1 and 2 A fourth embodiment of the measurement system will be described with reference to FIGS.
  • the fourth embodiment is the same as the third embodiment described above except that part of the processing of the DSP 13 and the CPU 14 is different. Therefore, in the fourth embodiment, the description overlapping with the first to third embodiments is omitted as appropriate, and common portions in the drawing are denoted by the same reference numerals, and only the differences are basically shown in FIGS. This will be described with reference to FIG.
  • the shaded “data” in FIG. 17 is sensor data to which a verification flag is assigned, and the shaded “calculation A”, “calculation B i ”, and “measurement result” are the first and second embodiments. Is a “verification result by the CPU 14”.
  • the DSP 13 sends the result of the calculation A (for example, the calculation A 1 ) to the CPU 14 for the sensor data to which the verification flag is added.
  • the verification processing unit of the CPU 14 is configured to control the sensor data output from the A / D unit 12 with the verification flag and the result of the calculation A from the DSP 13 as one data. 20 to send.
  • the DSP 13 performs the operation B (for example, the operation B i ) based on the result (for example, the operation A 0 ,..., The operation A M ⁇ 1 ) obtained by performing the operation A on the plurality of sensor data, and the operation A plurality of results of operation A used for B are transmitted to the CPU 14.
  • the plurality of results of the calculation A transmitted to the CPU 14 may not include the result of the calculation A for the sensor data to which the verification flag is assigned.
  • the verification processing unit of the CPU 14 transmits the result of the operation B (for example, the operation B i ) based on the plurality of results of the operation A from the DSP 13 and the result of the operation B from the DSP 13 to the control device 20 as one data. To do.
  • the DSP 13 calculates the result (measurement result) of the operation C based on a plurality of results of the operation B (for example, the operations B 0 ,..., The operation B N ⁇ 1 ) and the plurality of operations B used for the operation C. Are sent to the CPU 14.
  • the verification processing unit of the CPU 14 transmits the result of the calculation C based on the plurality of results of the calculation B from the DSP 13 and the result of the calculation C from the DSP 13 to the control device 20 as one data.
  • step S1001 determines whether or not a verification flag is added to the sensor data used for the process of step S808 (step S1001). In this determination, when it is determined that the verification flag is not given (step S1001: No), the process of step S1002 described later is performed. On the other hand, in this determination, when it is determined that the verification flag is given (step S1001: Yes), the DSP 13 performs the process of step S810.
  • step S1002 determines whether there is a verification A request from the CPU 14 (that is, whether a signal indicating the verification A request has been received) (step S1002). In this determination, when it is determined that there is no verification A request (step S1002: No), the process of step S812 is performed. On the other hand, in this determination, when it is determined that there is a verification A request (step S1002: Yes), the DSP 13 transmits a signal indicating the verification A request to the A / D unit 12 (step S1003).
  • step S1004 determines whether there is a verification B request from the CPU 14 (that is, whether a signal indicating the verification B request has been received) (step S1004). In this determination, when it is determined that there is no check B request (step S1004: No), the process of step S817 is performed. On the other hand, in this determination, when it is determined that there is a check B request (step S1004: Yes), the DSP 13 performs the process of step S815.
  • step S818 the DSP 13 determines whether there is a verification C request from the CPU 14 (that is, whether a signal indicating the verification C request has been received) (step S1005). In this determination, when it is determined that there is no verification C request (step S1005: No), the process of step S822 is performed. On the other hand, in this determination, when it is determined that there is a check C request (step S1005: Yes), the DSP 13 performs the process of step S820.
  • the transmission processing unit of the CPU 14 performs the same processing as the processing shown in FIG. That is, the transmission processing unit of the CPU 14 is in a standby state until it receives a calculation result from the DSP 13 (step S301). When the calculation result is received, the transmission processing unit of the CPU 14 transmits the calculation result as a measurement result to the control device 20 (step S302). Thereafter, the processing from step S301 is repeated.
  • the verification processing unit of the CPU 14 transmits a signal indicating the verification B request to the DSP 13 (step S1102). Thereafter, the verification processing unit of the CPU 14 performs the processing after step S910.
  • the verification processing unit of the CPU 14 transmits a signal indicating the verification C request to the DSP 13 (step S1103). Thereafter, the verification processing unit of the CPU 14 performs the processing after step S914.
  • a fifth embodiment of the measurement system will be described with reference to FIGS.
  • the measurement system according to the fifth embodiment differs from the measurement system according to the first embodiment described above in that sensor data is transmitted to the CPU 14 via the DSP 13.
  • the other configuration is substantially the same as that of the first embodiment. Therefore, in the fifth embodiment, the description overlapping with that of the first embodiment is omitted as appropriate, and common portions in the drawing are denoted by the same reference numerals, and FIGS. The description will be given with reference.
  • FIG. 21 is a block diagram showing the configuration of the measurement system according to the fifth example.
  • the measurement system is configured to include a measurement device 10a as another example of the information processing device according to the present invention and a control device 20.
  • the measuring device 10a includes a sensor unit 11, an A / D unit 12, a DSP 13, and a CPU.
  • the CPU 14 acquires the sensor data output from the A / D unit 12 via the DSP 13, and uses the acquired sensor data to simulate the processing in the DSP 13 (for details). Will be described later).
  • the A / D unit 12 performs A / D conversion on the analog data output from the sensor unit 11 to generate sensor data as digital data.
  • the generated sensor data is sequentially output to the DSP 13.
  • the DSP 13 assigns an ID to each sensor data output from the A / D unit 12.
  • the DSP 13 performs a predetermined calculation process on the sensor data, and outputs a calculation result as data indicating a measurement result.
  • the same ID as the ID assigned to the sensor data that is the basis of the calculation result is assigned to the calculation result.
  • the DSP 13 outputs sensor data (“data via DSP # N + 1” in FIG. 22) used when the processing in the DSP 13 is simulated by the CPU 14 to the CPU 14 and performs predetermined arithmetic processing on the sensor data.
  • the verification flag is added to the calculation result generated by applying (Check F / DSP calculation result # N + 1 ”in FIG. 22).
  • CPU14 transmits the calculation result output from DSP13 to the control apparatus 20 as a measurement result.
  • the CPU 14 further performs the same calculation process as the predetermined calculation process performed by the DSP 13 on the sensor data on the sensor data acquired via the DSP 13, and adds a verification flag to the obtained result, and the verification result ("Verification F / Verification result # N + 1" in FIG. 22) is transmitted to the control device 20.
  • a / D unit 12 performs A / D conversion on the analog data output from the sensor unit 11 to generate sensor data (step S1201).
  • the A / D unit 12 transmits the sensor data to the DSP 13 (step S1202).
  • the process shown in FIG. 23 is repeatedly performed at a predetermined first period during the operation of the measurement system.
  • the DSP 13 is in a standby state until it receives sensor data from the A / D unit 12 (step S1301).
  • the DSP 13 gives an ID to the received sensor data (step S1302).
  • the DSP 13 performs a predetermined calculation process on the sensor data to which the ID is assigned, and generates a calculation result (step S1303).
  • step S1304 determines whether there is a verification request from the CPU 14 (that is, whether a signal indicating a verification request has been received) (step S1304). In this determination, if it is determined that there is no verification request (step S1304: No), the process of step S1307 described later is performed.
  • step S1304 determines whether there is a verification request (step S1304: Yes)
  • the DSP 13 transmits the sensor data to which the ID is assigned in the process of step S1302 to the CPU 14 (step S1305).
  • a verification flag is assigned to the calculation result generated by performing predetermined calculation processing on the sensor data transmitted to the CPU 14 (step S1306).
  • the DSP 13 transmits sensor data to the CPU 14 when there is a verification request from the CPU 14. That is, the DSP 13 typically transmits part of the sensor data received from the A / D unit 12 to the CPU 14.
  • the DSP 13 assigns the same ID as the ID assigned to the sensor data that is the source of the computation result to the computation result (including the computation result to which the verification flag is assigned), and the computation to which the ID is assigned.
  • the result is transmitted to the CPU 14 (step S1307). Thereafter, the processing from step S1301 is repeated.
  • the transmission processing unit of the CPU 14 performs the same processing as the processing shown in FIG. That is, the transmission processing unit of the CPU 14 is in a standby state until it receives a calculation result from the DSP 13 (step S301). When the calculation result is received, the transmission processing unit of the CPU 14 transmits the calculation result as a measurement result to the control device 20 (step S302). Thereafter, the processing from step S301 is repeated.
  • Verification processing of the CPU 14 The verification processing unit of the CPU 14 according to the fifth embodiment performs the same processing as the processing shown in FIG. That is, the verification processing unit of the CPU 14 transmits a signal indicating a verification request to the DSP 13 (step S311). Thereafter, the verification processing unit of the CPU 14 is in a standby state until sensor data is received from the DSP 13 (step S312).
  • the verification processing unit of the CPU 14 When the sensor data is received, the verification processing unit of the CPU 14 performs the same arithmetic processing as the predetermined arithmetic processing that the DSP 13 performs on the sensor data on the received sensor data to generate a verification result (Step S1). S313). Thereafter, the verification processing unit of the CPU 14 adds a verification flag to the generated verification result and transmits it to the control device 20 (step S314). Thereafter, the processing from step S311 is repeated.
  • control device 20 performs the same processing as the processing shown in FIG. That is, the control device 20 is in a standby state until it receives a measurement result or a verification result from the CPU 14 (step S401).
  • the control device 20 determines the type of the received data (step S402). In this determination, when it is determined that the measurement result is obtained, the control device 20 determines whether or not a verification flag is given to the received measurement result (step S403). In this determination, when it is determined that the verification flag is not given (step S403: No), the process of step S405 described later is performed.
  • step S403 when it is determined that the verification flag has been assigned (step S403: Yes), the control device 20 uses the measurement result to which the verification flag has been assigned as verification comparison data, for example, a memory ( (Not shown) or the like is temporarily stored (step S404).
  • control device 20 controls the measurement system based on the measurement result (step S405). Then, it returns to step S401.
  • step S402 when it is determined that the result is a verification result, the control device 20 determines whether or not verification comparison data is stored (step S406). In this determination, when it is determined that the verification comparison data is not stored (step S406: No), the process returns to step S401.
  • step S406 when it is determined in step S406 that the verification comparison data is stored (step S406: Yes), the control device 20 has the same ID of the verification comparison data and the ID of the received verification result. It is determined whether or not (step S407). In this determination, when it is determined that the IDs are not the same (step S407: No), the process returns to step S401.
  • step S407 when it is determined in step S407 that the IDs are the same (step S407: Yes), the control device 20 uses the measurement result to which the verification flag as the verification comparison data is added and the received verification result. Are inconsistent with each other (step S408). In this determination, when it is determined that there is no mismatch (that is, when the measurement result provided with the verification flag matches the verification result) (step S408: No), the measurement system is normal. The process returns to step S401.
  • step S408 when it is determined in step S408 that they do not match (step S408: Yes), the control device 20 performs a failure determination process (step S409).
  • FIGS. A sixth embodiment of the measurement system will be described with reference to FIGS.
  • the measurement system according to the sixth embodiment is the same as that of the fifth embodiment described above except that some of the processes of the DSP 13, the CPU 14, and the control device 20 are different. Accordingly, in the sixth embodiment, the description overlapping with that of the fifth embodiment will be omitted as appropriate, and the same reference numerals will be given to the common parts in the drawings, and FIGS. The description will be given with reference.
  • the DSP 13 performs a predetermined calculation process on the sensor data and outputs a calculation result.
  • the DSP 13 calculates the calculation result of a part of the calculation process (for example, the first half) (that is, the calculation result indicating intermediate progress: “part of calculation” in FIG. 25).
  • the calculation result # N + 1 that is, the calculation result indicating intermediate progress: “part of calculation” in FIG. 25).
  • the DSP 13 divides the sensor data transmitted to the CPU 14 into M pieces, and then sequentially transmits the divided sensor data to the CPU 14 ("data # N + 1 (M / M in FIG. 25)". ) "," Data # N + 1 (M-1 / M) ", ).
  • the divided sensor data according to the present embodiment is an example of “sixth partial information” according to the present invention.
  • the CPU 14 acquires the sensor data output from the A / D unit 12 via the DSP 13, and uses the acquired sensor data to perform the same calculation as part of the above calculation process performed by the DSP 13 on the sensor data. Processing is performed, and the obtained result and the verification result output from the DSP 13 are transmitted as one data to the control device 20 (“DSP / CPU verification result # N + 1” in FIG. 25).
  • the DSP 13 first sets an initial value “0” to a variable i (that is, resets the variable i) (step S1401).
  • the DSP 13 is in a standby state until it receives sensor data from the A / D unit 12 (step S1402).
  • the DSP 13 When the sensor data is received, the DSP 13 performs the first half of the predetermined calculation process on the received sensor data, and generates a partial calculation result that is the result of the first half process (step S1403).
  • step S1404 determines whether or not there is a verification request from the CPU 14 (that is, whether or not a signal indicating the verification request has been received) (step S1404). In this determination, if it is determined that there is no verification request (step S1404: No), the process of step S1408 described later is performed.
  • step S1404 determines whether there is a verification request (step S1404: Yes)
  • the DSP 13 transmits the partial calculation result generated in the process of step S1403 to the CPU 14 as the verification result (step S1405).
  • the DSP 13 divides and stores the sensor data used for generating the partial calculation result as the verification result into M verification data buffers (step S1406) and sets “M” to the variable i. (Step S1407).
  • the DSP 13 performs the latter half of the predetermined calculation process on the received sensor data, and generates a calculation result (step S1408). Next, the DSP 13 transmits the calculation result to the CPU 14.
  • step S1410 determines whether or not the variable i is greater than 0 (step S1410). In this determination, when it is determined that the variable i is 0 or less (step S1410: No), the processing from step S1402 is repeated.
  • step S1410 determines whether the variable i is greater than 0 (step S1410: Yes)
  • the DSP 13 transmits data corresponding to the value of the variable i in the verification data buffer to the CPU 14 (step S1411), and the variable i is not displayed. It is incremented (step S1412). Thereafter, the processing from step S1402 is repeated.
  • the transmission processing unit of the CPU 14 performs the same processing as the processing shown in FIG. That is, the transmission processing unit of the CPU 14 is in a standby state until it receives a calculation result or a verification result from the DSP 13 (step S601).
  • the transmission processing unit of the CPU 14 determines the type of the received data (Step S602). In this determination, when it is determined that the result is a calculation result, the transmission processing unit of the CPU 14 transmits the calculation result as a measurement result to the control device 20 (step S302). Thereafter, the processing from step S601 is repeated.
  • step S602 determines whether the result is a verification result. If it is determined in step S602 that the result is a verification result, the transmission processing unit of the CPU 14 temporarily stores the verification result as a DSP verification result in, for example, a memory (step S603). Thereafter, the processing from step S601 is repeated.
  • the verification processing unit of the CPU 14 transmits a signal indicating a verification request to the DSP 13 (step S1501). Thereafter, the verification processing unit of the CPU 14 is in a standby state until sensor data is received from the DSP 13 (step S1502).
  • step S1503 the verification processing unit of the CPU 14 determines whether all of the divided sensor data has been received. In this determination, when it is determined that all the divided sensor data has not been received (step S1503: No), the processing from step S1502 is repeated.
  • step S1503 determines whether all of the divided sensor data has been received (step S1503: Yes). If it is determined in step S1503 that all of the divided sensor data has been received (step S1503: Yes), the CPU 14 applies the sensor data to the received sensor data. The same arithmetic processing as the first half of the predetermined arithmetic processing is performed to generate a CPU verification result (step S1504).
  • step S1505 determines whether or not the DSP verification result is stored. In this determination, when it is determined that the DSP verification result is not stored (step S1505: No), the process of step S1501 is performed.
  • step S1505 determines whether the DSP verification result is stored (step S1505: Yes) or not. If it is determined in step S1505 that the DSP verification result is stored (step S1505: Yes), the verification processing unit of the CPU 14 controls the DSP verification result and the CPU verification result as one data. 20 (step S1506). Thereafter, the process of step S1501 is performed.
  • control device 20 performs the same process as the process shown in FIG. That is, in FIG. 12, when it is determined in step S402 that the measurement result is obtained, the control device 20 controls the measurement system based on the measurement result (step S405). Then, it returns to step S401.
  • step S402 determines whether the result is a verification result.
  • the control device 20 determines whether the DSP verification result and the CPU verification result are inconsistent (step S701). In this determination, when it is determined that there is no mismatch (that is, when the DSP verification result and the CPU verification result match) (step S701: No), the measurement system is normal, and the process returns to step S401.
  • step S701 determines whether they do not match (step S701: Yes). If it is determined in step S701 that they do not match (step S701: Yes), the control device 20 performs a failure determination process (step S409).
  • FIGS. 28 to 30 A seventh embodiment of the measurement system will be described with reference to FIGS.
  • the seventh embodiment is the same as the fifth embodiment described above except that part of the processing of the DSP 13 and the CPU 14 is different. Therefore, in the seventh embodiment, the description overlapping with that of the fifth embodiment is omitted as appropriate, and the same reference numerals are given to the common portions in the drawings, and FIGS. 28 to 30 are basically different only. The description will be given with reference.
  • the shaded “calculation A” in FIG. 28 is obtained by adding a verification flag to the result of performing computation A on the sensor data (shaded “data” in FIG. 28) transmitted to the CPU 14 via the DSP 13. It is.
  • Each of the shaded “calculation A”, “calculation B”, and “measurement result” is a “verification result by the CPU 14” in the fifth embodiment.
  • the DSP 13 assigns a verification flag to the result of calculation A (for example, calculation A i ) for the sensor data transmitted to the CPU 14 among the received sensor data, and transmits the result to the CPU 14.
  • the verification processing unit of the CPU 14 transmits the result of the operation A performed on the sensor data acquired via the DSP 13 and the result of the operation A from the DSP 13 to the control device 20 as one data.
  • the DSP 13 performs the operation B (for example, the operation B i ) based on the result (for example, the operation A 0 ,..., The operation A M ⁇ 1 ) obtained by performing the operation A on the plurality of sensor data, and the operation A plurality of results of operation A used for B are transmitted to the CPU 14.
  • the verification processing unit of the CPU 14 transmits the result of the operation B (for example, the operation B) based on the plurality of results of the operation A from the DSP 13 and the result of the operation B from the DSP 13 to the control device 20 as one data. .
  • the DSP 13 calculates the result (measurement result) of the operation C based on a plurality of results of the operation B (for example, the operations B 0 ,..., The operation B N ⁇ 1 ) and the plurality of operations B used for the operation C. Are sent to the CPU 14.
  • the verification processing unit of the CPU 14 transmits the result of the calculation C based on the plurality of results of the calculation B from the DSP 13 and the result of the calculation C from the DSP 13 to the control device 20 as one data.
  • the DSP 13 sets an initial value “0” in a variable j (that is, resets the variable j) (step S1601), and sets an initial value “0” in the variable i ( That is, the variable i is reset) (step S1602).
  • the DSP 13 is in a standby state until it receives sensor data from the A / D unit 12 (step S1603). If the sensor data is received, DSP 13 performs the operation A to sensor data, for example, it generates an operation A 1 (step S1604).
  • step S1605 determines whether or not there is a verification A request from the CPU 14 (that is, whether or not a signal indicating the verification A request has been received) (step S1605). In this determination, when it is determined that there is no verification A request (step S1605: No), the process of step S1607 described later is performed. On the other hand, in this determination, when it is determined that there is a check A request (step S1605: Yes), the DSP 13 determines the result of the operation A generated in the process of step S1604 and the sensor data used for the operation A. Is transmitted to the CPU 14 for verification A (step S1606).
  • the DSP 13 increments the variable i on condition that the variable i is less than the constant M (M is a natural number) (step S1607), and repeats the processing after step S1603.
  • the DSP 13 receives a plurality of results of the operation A (for example, the operation B i is generated by the operation B based on the operations A 0 to A M ⁇ 1 ) (step S1608).
  • the DSP 13 determines whether or not there is a verification B request from the CPU 14 (that is, whether or not a signal indicating the verification B request has been received) (step S1609). In this determination, if it is determined that there is no verification B request (step S1609: No), the process of step S1611 described later is performed. On the other hand, in this determination, when it is determined that there is a check B request (step S1609: Yes), the DSP 13 determines the result of the operation B generated in the process of step S1608 and the operation A used for the operation B. A plurality of results are transmitted to CPU 14 for verification B (step S1610).
  • the DSP 13 increments the variable j (step S1611) on the condition that the variable j is less than the constant N (N is a natural number), and repeats the processing after step S1602.
  • the DSP 13 When the variable j is equal to or greater than the constant N (that is, after the results of Steps S1602 to S1608 are repeatedly performed to generate a plurality of results of the operation B), the DSP 13 outputs a plurality of results of the operation B (for example, A measurement result is generated by calculation C based on calculation B 0 to calculation B N-1 ) (step S1612).
  • the DSP 13 determines whether or not there is a verification C request from the CPU 14 (that is, whether or not a signal indicating the verification C request has been received) (step S1613). In this determination, if it is determined that there is no verification C request (step S1613: No), the process of step S1615 described later is performed. On the other hand, in this determination, when it is determined that there is a check C request (step S1613: Yes), the DSP 13 determines the result of the operation C generated in the process of step S1612 and the operation B used for the operation C. A plurality of results are transmitted to the CPU 14 for verification C (step S1614).
  • the DSP 13 transmits the result of the operation C generated in the process of step S1612 as a measurement result to the CPU 14 (step S1615).
  • the transmission processing unit of the CPU 14 performs the same processing as the processing shown in FIG. That is, the transmission processing unit of the CPU 14 is in a standby state until it receives a calculation result from the DSP 13 (step S301). When the calculation result is received, the transmission processing unit of the CPU 14 transmits the calculation result as a measurement result to the control device 20 (step S302). Thereafter, the processing from step S301 is repeated.
  • the verification processing unit of the CPU 14 first sets STEP as a parameter to “A” (that is, initializes) (step S1701). Next, the verification processing unit of the CPU 14 determines what the current STEP is (step S1702). In this determination, if it is determined that the current STEP is “A”, the processing in steps S1703 to S1707 is performed. If it is determined that the current STEP is “B”, the processing in steps S1708 to S1712 is performed. When it is determined that the current STEP is “C”, the processing of steps S1713 to S1717 is performed.
  • the verification processing unit of the CPU 14 transmits a signal indicating the verification A request to the DSP 13 (step S1703). Thereafter, the verification processing unit of the CPU 14 is in a standby state until data for verification A is received from the DSP 13 (step S1704).
  • the verification processing unit of the CPU 14 performs calculation A on the sensor data included in the received data for verification A to generate, for example, calculation A 1 (step S1705). ).
  • the verification processing unit of the CPU 14 transmits the result of the calculation A in the process of step S1705 and the result of the calculation A by the DSP 13 included in the data for verification A to the control device 20 as one data (step S1706). ), STEP is set to “B” (step S1707).
  • the verification processing unit of the CPU 14 transmits a signal indicating the verification B request to the DSP 13 (step S1708). Thereafter, the verification processing unit of the CPU 14 is in a standby state until data for verification B is received from the DSP 13 (step S1709). When the verification B data is received, the verification processing unit of the CPU 14 performs the calculation B based on a plurality of results of the calculation A by the DSP 13 included in the received verification B data. i is generated (step S1710).
  • the verification processing unit of the CPU 14 transmits the result of the calculation B in the process of step S1710 and the result of the calculation B by the DSP 13 included in the data for the verification B as one data to the control device 20 (step S1711), STEP is set to “C” (step S1712).
  • the verification processing unit of the CPU 14 transmits a signal indicating the verification C request to the DSP 13 (step S1713). Thereafter, the verification processing unit of the CPU 14 is in a standby state until it receives data for verification C from the DSP 13 (step S1714). When the verification C data is received, the verification processing unit of the CPU 14 performs the calculation C based on a plurality of results of the calculation B by the DSP 13 included in the received verification C data, and the calculation result is obtained. Generate (step S1715).
  • step S1715 the verification processing unit of the CPU 14 transmits the result of the calculation C in the process of step S1715 and the result of the calculation C by the DSP 13 included in the data for the verification C as one data to the control device 20 (step S1715).
  • step S1716 STEP is set to “A” (step S1717).

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Automation & Control Theory (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Retry When Errors Occur (AREA)
  • Testing Or Calibration Of Command Recording Devices (AREA)

Abstract

情報処理装置（１０）は、センサー（１１）から取得されたセンサー情報に対し第１処理を施し第１情報を生成する第１処理部（１２）と、第１情報に対し、第１処理とは異なる第２処理を施し第２情報を生成する第２処理部（１３）と、第１情報に対し、第２処理の少なくとも一部に対応する処理である第３処理を施し第３情報を生成すると共に、第２情報を取得し、第２情報及び第３情報を出力する第３処理部（１４）と、を備える。

Description

情報処理装置及び方法、コンピュータプログラム並びに記録媒体
　本発明は、情報処理装置及び方法、コンピュータプログラム並びに記録媒体に関し、特に、故障検知機能を有する情報処理装置及び方法、コンピュータプログラム並びに記録媒体の技術分野に関する。
　この種の装置として、例えば、医療用チューブの周囲にＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）と受光素子とを配置し、受光信号から医療用チューブ内を流れる血液のヘマトクリットを計測する装置が提案されている（特許文献１参照）。或いは、内部に血液が流れているチューブにレーザ光を照射し、受光素子の受光量から算出された血液濃度に基づいて、レーザ光のドップラーシフトから算出された血液流量を補正する装置が提案されている（特許文献２参照）。
　尚、同一の物理量が入力される第１及び第２のサブシステムと、第１又は第２のサブシステムの出力をモデル化により推定して擬似出力を生成する計算モデルと、を備え、第１及び第２のサブシステムの出力並びに擬似出力を比較して、第１及び第２のサブシステムのうちいずれが故障であるかを判定する装置が提案されている（特許文献３参照）。
国際公開第２００４／０５７３１３号パンフレット 国際公開第２０１３／１５３６６４号パンフレット 特開２００６－２２８００２号公報
　例えば特許文献１及び２に記載されている医療機器において故障検知が必要な場合、特許文献３に記載されているように、同一のハードウェア（例えば処理回路）を２組用意し（即ち、二重化）、該２組各々の出力が比較されることにより故障が検知されることが多い。しかしながら、ハードウェアを二重化することによる故障検知では、例えば処理回路が複雑になるほど、製造コストが増加したり、同一の処理回路を２組実装するために装置サイズが大きくなったりするという技術的問題点がある。
　本発明は、例えば上記問題点に鑑みてなされたものであり、製造コストや装置サイズの増加を抑制しつつ、故障検知が可能な情報処理装置及び方法、コンピュータプログラム並びに記録媒体を提供することを課題とする。
　本発明の第１の情報処理装置は、上記課題を解決するために、センサーから取得されたセンサー情報に対し第１処理を施し第１情報を生成する第１処理部と、前記第１情報に対し、前記第１処理とは異なる第２処理を施し第２情報を生成する第２処理部と、前記第１情報に対し、前記第２処理の少なくとも一部に対応する処理である第３処理を施し第３情報を生成すると共に、前記第２情報を取得し、前記第２情報及び前記第３情報を出力する第３処理部と、を備える。
　本発明の第２の情報処理装置は、上記課題を解決するために、センサーからセンサー情報を取得する第１処理部と、第２処理部と、第３処理部と、前記第１処理部、前記第２処理部及び前記第３処理部を介する第１信号経路と、前記第２処理部を介さずに、前記第１処理部及び前記第３処理部を介する第２信号経路と、を備え、前記第３処理部は、（ｉ）前記第２処理部で処理された信号を前記第１信号経路により取得すると共に、（ｉｉ）前記第１処理部で処理された信号を前記第２信号経路により取得し、前記第２処理部での処理の少なくとも一部を模擬する。
　本発明の情報処理方法は、上記課題を解決するために、第１処理部、第２処理部及び第３処理部を備える情報処理装置における情報処理方法であって、前記第１処理部が、センサーから取得されたセンサー情報に対し第１処理を施し第１情報を生成する工程と、前記第２処理部が、前記第１情報に対し、前記第１処理とは異なる第２処理を施し第２情報を生成する工程と、前記第３処理部が、前記第１情報に対し、前記第２処理の少なくとも一部に対応する処理である第３処理を施し第３情報を生成する工程と、前記第３処理部が、前記第２情報を取得し、前記第２情報及び前記第３情報を出力する工程と、を含む。
　本発明のコンピュータプログラムは、上記課題を解決するために、情報処理装置に搭載されたコンピュータを、センサーから取得されたセンサー情報に対し第１処理を施し第１情報を生成する第１処理部と、前記第１情報に対し、前記第１処理とは異なる第２処理を施し第２情報を生成する第２処理部と、前記第１情報に対し、前記第２処理の少なくとも一部に対応する処理である第３処理を施し第３情報を生成すると共に、前記第２情報を取得し、前記第２情報及び前記第３情報を出力する第３処理部と、として機能させる。
　本発明の記録媒体は、上記課題を解決するために、本発明に係るコンピュータプログラムが記録されている。
　本発明の作用及び他の利得は次に説明する実施するための形態から明らかにされる。
第１実施例に係る測定システムの構成を示すブロック図である。 第１実施例に係るデータの流れを示す概念図である。 第１実施例に係るＡ／Ｄ部の処理を示すフローチャートである。 第１実施例に係るＤＳＰの処理を示すフローチャートである。 第１実施例に係るＣＰＵの伝送処理を示すフローチャートである。 第１実施例に係るＣＰＵの検算処理を示すフローチャートである。 第１実施例に係る制御装置の処理を示すフローチャートである。 第２実施例に係るデータの流れを示す概念図である。 第２実施例に係るＤＳＰの処理を示すフローチャートである。 第２実施例に係るＣＰＵの伝送処理を示すフローチャートである。 第２実施例に係るＣＰＵの検算処理を示すフローチャートである。 第２実施例に係る制御装置の処理を示すフローチャートである。 第３実施例に係るデータの流れを示す概念図である。 第３実施例に係るＤＳＰの処理の前半部分を示すフローチャートである。 第３実施例に係るＤＳＰの処理の後半部分を示すフローチャートである。 第３実施例に係るＣＰＵの検算処理を示すフローチャートである。 第４実施例に係るデータの流れを示す概念図である。 第４実施例に係るＤＳＰの処理の前半部分を示すフローチャートである。 第４実施例に係るＤＳＰの処理の後半部分を示すフローチャートである。 第４実施例に係るＣＰＵの検算処理を示すフローチャートである。 第５実施例に係る測定システムの構成を示すブロック図である。 第５実施例に係るデータの流れを示す概念図である。 第５実施例に係るＡ／Ｄ部の処理を示すフローチャートである。 第５実施例に係るＤＳＰの処理を示すフローチャートである。 第６実施例に係るデータの流れを示す概念図である。 第６実施例に係るＤＳＰの処理を示すフローチャートである。 第６実施例に係るＣＰＵの検算処理を示すフローチャートである。 第７実施例に係るデータの流れを示す概念図である。 第７実施例に係るＤＳＰの処理を示すフローチャートである。 第７実施例に係るＣＰＵの検算処理を示すフローチャートである。
　本発明の情報処理装置及び方法、コンピュータプログラム並びに記録媒体各々に係る実施形態について説明する。
　（情報記録装置）
　＜第１実施形態＞
　第１実施形態に係る情報処理装置は、センサーから取得されたセンサー情報に対し第１処理を施し第１情報を生成する第１処理部と、第１情報に対し、第１処理とは異なる第２処理を施し第２情報を生成する第２処理部と、第１情報に対し、第２処理の少なくとも一部に対応する処理である第３処理を施し第３情報を生成すると共に、第２情報を取得し、第２情報及び第３情報を出力する第３処理部と、を備える。
　例えばメモリ、プロセッサ等を備えてなる第１処理部は、センサー情報に対し第１処理を施して第１情報を生成する。例えばメモリ、プロセッサ等を備えてなる第２処理部は、第１情報に対し第２処理を施して第２情報を生成する。例えばメモリ、プロセッサ等を備えてなる第３処理部は、第２処理部から第２情報を取得し、該取得された第２情報を出力する。
　当該情報処理装置では、第１情報が、第２処理部に加えて第３処理部にも入力される。例えば第３処理が第２処理に対応している（即ち、同じ）場合、第３処理部においても、第１情報に、第３処理としての第２処理が施される。この結果、第３情報としての第２情報が生成される。従って、第２処理部により生成された第２情報と、第３処理部により生成された第３情報としての第２情報とを比較すれば、当該情報処理装置が正常に機能しているか否か（言い換えれば、故障しているか否か）を検知することができる。
　尚、第３処理が第２処理の一部に対応している場合には、第２処理部において、第１情報に第２処理の該一部が施された場合に生成される情報が、第２情報に加えて第３処理部に入力されるように、当該情報処理装置を構成すればよい。
　当該情報処理装置では、上述の如く、第２処理部から第２情報を取得して出力する第３処理部に、第１情報を入力し、該入力された第１情報に対し第２処理の少なくとも一部に対応する第３処理を施させている。つまり、当該情報処理装置では、第３処理部に、第２処理部における第２処理の少なくとも一部を模擬させている。このように本実施形態では、同一のハードウェア構成を２組設けるのではなく、ソフトウェア的に第２処理と同一の処理又は第２処理の一部の処理が二重に行われるのである。
　従って、当該情報処理装置では、故障検知のために同一のハードウェア構成を２組設ける必要がないので、製造コストや装置サイズの増加を抑制することができる。この効果は、故障検知の対象となる処理部を構成する要素が増加するほど、顕著に現れる。
　第１実施形態に係る情報処理装置の一態様では、第１処理部は、第１情報のうち、第３処理部において第３処理が施されるべき第１情報に付加情報を付与する。この態様によれば、第３処理部において、第１処理部から出力される全ての第１情報に対して第３処理が施される場合に比べて、第３処理部の負荷を減らすことができるので、実用上非常に有利である。
　この付加情報が第１情報に付与される態様では、第３処理部は、付加情報が付与された第１情報のみを第１処理部から取得してよい。このように構成すれば、第３処理部と第１処理部との間の通信負荷を低減することができる。
　第１実施形態に係る情報処理装置の他の態様では、第３処理部は、第１情報に対し、第３処理として第２処理を施す。この態様によれば、第２処理部により生成された第２情報と、第３処理の結果としての第３情報とを比較することにより、故障検知を行うことができる。
　上述の付加情報が第１情報に付与される態様では、第２処理部は、付加情報が付与された第１情報に対し第２処理を施し第２情報を生成すると共に、付加情報が付与された第１情報に対し第２処理の一の部分の処理を施し第４情報を生成し、第３処理部は、付加情報が付与された第１情報に対し、第３処理として第２処理の一の部分の処理を施し第３情報を生成すると共に、第２情報に加えて第４情報を取得し、第２情報、第４情報及び第３情報を出力してよい。この態様によれば、第３処理に起因する第３処理部の負荷を低減することができる。特に、第２処理が比較的複雑な場合には、第３処理に起因する第３処理部の負荷を顕著に低減することができ、実用上非常に有利である。
　上述の付加情報が第１情報に付与される態様では、第２処理部は、時間的に連続する複数の第１情報各々に対し第２処理の第１部分の処理を施して、連続する複数の第１情報に夫々対応して連続する複数の第１部分情報を生成し、連続する複数の第１部分情報のうち一部の連続する複数の第１部分情報に対し、第１部分の処理とは異なる第２処理の第２部分の処理を施して、第２部分情報を生成し、第３処理部は、付加情報が付与された第１情報に対し、第３処理の一部として第２処理の第１部分の処理を施して、第３情報の一部として第３部分情報を生成し、複数の第１部分情報を取得し、複数の第１部分情報のうち付加情報が付与された第１情報に対応する第１部分情報と、第３部分情報とを出力し、第３部分情報と、一部の連続する複数の第１部分情報のうち付加情報が付与された第１情報に対応する第１部分情報を除く複数の第１部分情報とに対し、第３処理の他の部分として第２処理の第２部分の処理を施して、第３情報の他の部分として第４部分情報を生成し、第２部分情報を取得し、第２部分情報及び第４部分情報を出力してよい。
　この態様に係る第２処理は、（ｉ）時間的に連続する、例えばＮ１個（Ｎ１は自然数）の第１情報各々に対し第１部分の処理を施して、連続するＮ１個の第１部分情報を生成する処理と、（ｉｉ）Ｎ１個の第１部分情報から連続する、例えばＮ２個（Ｎ２は、Ｎ１より小さい自然数）の第１部分情報を抽出し、該抽出されたＮ２個の第１部分情報に対し第２部分の処理を施して、一つの第２部分情報を生成する処理と、を含む処理である。
　第３処理部は、付加情報が付与された第１情報に対し、第３処理の一部として第２処理の第１部分の処理を施して、第３部分情報を生成する。この第３部分情報と、Ｎ１個の第１部分情報のうち、第３部分情報の生成に用いられた付加情報が付与された第１情報に対応する第１部分情報とを比較すれば、上記（ｉ）の処理についての故障検知を行うことができる。
　第３処理部は、更に、第３部分情報と、上記抽出されたＮ２個の第１部分情報のうち、第３部分情報の生成に用いられた付加情報が付与された第１情報に対応する第１部分情報を除く、（Ｎ２－１）個の第１部分情報と、に対し、第３処理の他の部分として第２処理の第２部分の処理を施して、第４部分情報を生成する。この第４部分情報と、第２部分情報とを比較すれば、上記（ｉｉ）の処理についての故障検知を行うことができる。ここでは特に、第４部分情報の生成の際に、第２処理部における第２処理の第１部分の処理の結果の一部が流用されるので、第３処理部の負荷を低減することができる。
　第１実施形態に係る情報処理装置の他の態様では、（Ｉ）第２処理部は、（Ｉ－ｉ）時間的に連続する複数の第１情報各々に対し第２処理の第１部分の処理を施して、連続する複数の第１情報に夫々対応して連続する複数の第１部分情報を生成し、（Ｉ－ｉｉ）該連続する複数の第１部分情報のうち一部の連続する複数の第１部分情報に対し、第１部分の処理とは異なる第２処理の第２部分の処理を施して、第２部分情報を生成し、（ＩＩ）第３処理部は、（ＩＩ－ｉ）一部の連続する複数の第１部分情報を取得し、該取得された複数の第１部分情報に対し、第３処理の一部として第２処理の第２部分の処理を施して、第３情報の一部として第５部分情報を生成し、（ＩＩ－ｉｉ）第２部分情報を取得して、第２部分情報及び第５部分情報を出力し、第２処理部は、第３処理部から要求があった場合に、一部の連続する複数の第１部分情報を、第３処理部に出力する。
　この態様によれば、第２処理部において第１部分情報を生成する際に用いられた第１情報に付加情報が付与されていなくても、第５部分情報と第２部分情報とを比較すれば、第２処理部の第２部分の処理についての故障検知を行うことができる。ここで特に、第２処理部は第３処理部から要求があった場合に、複数の第１部分情報を第３処理部に出力するので、第３処理部が、第２処理部から出力される第１部分情報等を保持するためのメモリ容量を低減することができる。
　第１実施形態に係る情報処理装置の他の態様では、第３処理部は、第２処理部を介して、第１情報を取得する。この態様によれば、第３処理部が第１情報を取得するために、例えば第１処理部と第３処理部とを接続する経路等を別途設ける必要がないので、実用上非常に有利である。
　第１実施形態に係る情報処理装置の他の態様では、第２処理部は、第１情報のうち、第３処理部において第３処理が施されるべき第１情報に対し第２処理を施すことにより生成された第２情報に、付加情報を付与する。この態様によれば、第１情報に対し第３処理が施されることにより生成された第３情報と比較すべき第２情報を比較的容易に特定することができる。
　第１実施形態に係る情報処理装置の他の態様では、第２処理部は、第３処理部に出力すべき第１情報を複数の第６部分情報に分割し、該複数の第６部分情報を、第３処理部に出力する。この態様によれば、第１情報を、第２処理部を介して、第３処理部に伝送する場合に、第２処理部から第３処理部への第２情報の伝送が遅延することを抑制することができる。
　＜第２実施形態＞
　第２実施形態に係る情報処理装置は、センサーからセンサー情報を取得する第１処理部と、第２処理部と、第３処理部と、第１処理部、第２処理部及び第３処理部を介する第１信号経路と、第２処理部を介さずに、第１処理部及び第３処理部を介する第２信号経路と、を備える。第３処理部は、（ｉ）第２処理部で処理された信号を第１信号経路により取得すると共に、（ｉｉ）第１処理部で処理された信号を第２信号経路により取得し、第２処理部での処理の少なくとも一部を模擬する。
　第２実施形態に係る情報処理装置においても、上述した第１実施形態に係る情報処理装置と同様に、ソフトウェア的に第２処理部での処理の少なくとも一部が二重に行われる。従って、第２実施形態に係る情報処理装置によれば、上述した第１実施形態に係る情報処理装置と同様に、製造コストや装置サイズの増加を抑制しつつ、故障検知を行うことができる。
　（情報処理方法）
　実施形態に係る情報処理方法は、第１処理部、第２処理部及び第３処理部を備える情報処理装置における情報処理方法である。当該情報処理方法は、第１処理部が、センサーから取得されたセンサー情報に対し第１処理を施し第１情報を生成する工程と、第２処理部が、第１情報に対し、第１処理とは異なる第２処理を施し第２情報を生成する工程と、第３処理部が、第１情報に対し、第２処理の少なくとも一部に対応する処理である第３処理を施し第３情報を生成する工程と、第３処理部が、第２情報を取得し、第２情報及び第３情報を出力する工程と、を含む。
　実施形態に係る情報処理方法によれば、上述した第１実施形態に係る情報処理装置と同様に、製造コストや装置サイズの増加を抑制しつつ、故障検知を行うことができる。尚、実施形態に係る情報処理方法においても、上述した第１実施形態に係る情報処理装置の各種態様と同様の各種態様を採ることができる。
　（コンピュータプログラム）
　実施形態に係るコンピュータプログラムは、情報処理装置に搭載されたコンピュータを、センサーから取得されたセンサー情報に対し第１処理を施し第１情報を生成する第１処理部と、第１情報に対し、第１処理とは異なる第２処理を施し第２情報を生成する第２処理部と、第１情報に対し、第２処理の少なくとも一部に対応する処理である第３処理を施し第３情報を生成すると共に、第２情報を取得し、第２情報及び第３情報を出力する第３処理部と、として機能させる。
　実施形態に係るコンピュータプログラムによれば、当該コンピュータプログラムを情報処理装置に搭載されたコンピュータに実行させれば、上述した第１実施形態に係る情報処理装置を比較的容易に実現することができる。この結果、実施形態に係るコンピュータプログラムによれば、上述した第１実施形態に係る情報処理装置と同様に、製造コストや装置サイズの増加を抑制しつつ、故障検知を行うことができる。
　（記録媒体）
　実施形態に係る記録媒体は、上述した実施形態に係るコンピュータプログラムが記録されている。実施形態に係る記録媒体の一例としての、コンピュータプログラムが記録されたＣＤ－ＲＯＭ（Ｃｏｍｐａｃｔ　Ｄｉｓｃ　Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、ＤＶＤ－ＲＯＭ（ＤＶＤ　Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）等を、情報処理装置に搭載されたコンピュータに読み込ませて、記録されたコンピュータプログラムを実行させれば、上述した第１実施形態に係る情報処理装置を比較的容易に実現することができる。この結果、実施形態に係る記録媒体によれば、上述した第１実施形態に係る情報処理装置と同様に、製造コストや装置サイズの増加を抑制しつつ、故障検知を行うことができる。
　本発明の情報処理装置に係る実施例を図面に基づいて説明する。以下の実施例では、本発明の情報処理装置を備える測定システムを一例として挙げる。
　＜第１実施例＞
　測定システムに係る第１実施例について、図１乃至図７を参照して説明する。
　（測定システムの構成）
　第１実施例に係る測定システムの構成について、図１を参照して説明する。図１は、第１実施例に係る測定システムの構成を示すブロック図である。
　図１において、測定システムは、本発明に係る情報処理装置の一例としての測定装置１０と、制御装置２０とを備えて構成されている。測定装置１０は、センサー部１１、Ａ／Ｄ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ）部１２、ＤＳＰ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）１３及びＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）１４を備えて構成されている。
　センサー部１１は、例えば生体の皮膚や血液等である測定対象物３０に係るアナログデータを出力する。尚、センサー部１１の構成は、測定対象物３０に応じて適宜決定される。Ａ／Ｄ部１２は、センサー部１１から出力されたアナログデータに対しＡ／Ｄ変換を施し、デジタルデータとしてのセンサーデータを出力する。ＤＳＰ１３は、Ａ／Ｄ部１２から出力されたセンサーデータに対し所定の演算処理を施し、測定結果を示すデータとしての演算結果を出力する。
　ＣＰＵ１４は、測定装置１０を統括制御する。具体的には、ＣＰＵ１４は、例えば、測定対象物３０が適切に測定されるようにセンサー部１１を制御する。ＣＰＵ１４は、例えば、ＤＳＰ１３から出力された測定結果を示すデータを制御装置２０に送信する。或いは、ＣＰＵ１４は、測定装置１０及び制御装置２０間の通信を制御する。本実施例では特に、ＣＰＵ１４は、Ａ／Ｄ部１２から出力されたセンサーデータを用いて、ＤＳＰ１３での処理を模擬する（詳細については後述する）。
　制御装置２０は、測定装置１０からの測定結果を示すデータを受信し、例えば、測定結果を表示部（図示せず）に表示したり、当該測定システムを制御したりする。本実施例では特に、制御装置２０は、測定結果を示すデータと、ＣＰＵ１４が、ＤＳＰ１３での処理を模擬（検算）することにより生成されたデータと、を比較することにより、測定装置１０の故障判定を行う。
　尚、実施例に係る「Ａ／Ｄ部１２」、「ＤＳＰ１３」及び「ＣＰＵ１４」は、夫々、本発明に係る「第１処理部」、「第２処理部」及び「第３処理部」の一例である。図１におけるＡ／Ｄ部１２、ＤＳＰ１３及びＣＰＵ１４を介するデータの流れは、本発明に係る「第１信号経路」の一例である。図１において、Ａ／Ｄ部１２からＣＰＵ１４へ向かう点線矢印で示されるデータの流れは、本発明に係る「第２信号経路」の一例である。
　次に、Ａ／Ｄ部１２、ＤＳＰ１３及びＣＰＵ１４各々から出力されるデータについて、図２を参照して説明を加える。
　図２において、Ａ／Ｄ部１２は、Ａ／Ｄ変換後の各デジタルデータにＩＤを付与して、センサーデータを生成する。Ａ／Ｄ部１２は、ＤＳＰ１３から後述する検算要求があった場合、検算フラグが付与されたセンサーデータを生成する（図２の“検算Ｆ／データ＃Ｎ＋１”参照）。この検算フラグが付与されたセンサーデータは、ＤＳＰ１３及びＣＰＵ１４各々へ送信される。尚、図２における“＃Ｎ＋１”、“＃Ｎ＋２”、…は、データの流れ（例えば時系列）を示す符号であって、上記ＩＤとは異なるものであることに注意されたい。
　ＤＳＰ１３は、上述の如く、センサーデータに対し所定の演算処理を施し、測定結果を示すデータとしての演算結果を出力する。ここで、ＤＳＰ１３は、検算フラグが付与されたセンサーデータに係る演算結果には、検算フラグを付与する（図２の“検算Ｆ／ＤＳＰ演算結果＃Ｎ＋１”参照）。
　ＣＰＵ１４は、ＤＳＰ１３から出力された演算結果を、測定結果として制御装置２０に送信する。ＣＰＵ１４は、更に、Ａ／Ｄ部１２から出力された検算フラグが付与されたセンサーデータに対し、ＤＳＰ１３がセンサーデータに対して施す所定の演算処理と同じ演算処理を施し、得られた結果物に検算フラグを付与して、検算結果（図２の“検算Ｆ／検算結果＃Ｎ＋１”）として制御装置２０に送信する。
　尚、ＣＰＵ１４の機能のうち、測定結果の制御装置２０への送信を行う機能を、便宜上、「ＣＰＵ１４の伝送処理部」と称する。また、ＣＰＵ１４の機能のうち、検算と、検算結果の制御装置２０への送信とを行う機能を、便宜上、「ＣＰＵ１４の検算処理部」と称する。
　（測定システムの動作）
　次に、Ａ／Ｄ部１２、ＤＳＰ１３、ＣＰＵ１４及び制御装置２０各々の動作について、図３乃至図７のフローチャートを参照して説明を加える。
　Ａ／Ｄ部１２の動作
　図３において、Ａ／Ｄ部１２は、センサー部１１から出力されたアナログデータに対しＡ／Ｄ変換を施すと共に（ステップＳ１０１）、Ａ／Ｄ変換後のデジタルデータにＩＤを付与してセンサーデータを生成する（ステップＳ１０２）。
　次に、Ａ／Ｄ部１２は、ＤＳＰ１３から検算要求があるか否か（即ち、検算要求を示す信号を受信したか否か）を判定する（ステップＳ１０３）。この判定において、検算要求がないと判定された場合（ステップＳ１０３：Ｎｏ）、後述するステップＳ１０６の処理が行われる。
　他方、ステップＳ１０３の判定において、検算要求があると判定された場合（ステップＳ１０３：Ｙｅｓ）、Ａ／Ｄ部１２は、センサーデータに検算フラグを付与する（ステップＳ１０４）。その後、Ａ／Ｄ部１２は、検算フラグが付与されたセンサーデータをＣＰＵ１４に送信する（ステップＳ１０５）。
　次に、Ａ／Ｄ部１２は、センサーデータ（検算フラグが付与されたセンサーデータ含む）をＤＳＰ１３に送信する（ステップＳ１０６）。図３に示す処理は、測定システムの動作時に所定の第１周期で繰り返し行われる。
　ＤＳＰ１３の動作
　図４において、ＤＳＰ１３は、Ａ／Ｄ部１２からのセンサーデータを受信するまでは待機状態となっている（ステップＳ２０１）。センサーデータが受信された場合、ＤＳＰ１３は、受信されたセンサーデータに対し所定の演算処理を施して演算結果を生成する（ステップＳ２０２）。
　次に、ＤＳＰ１３は、センサーデータに検算フラグが付与されているか否かを判定する（ステップＳ２０３）。この判定において、検算フラグが付与されていないと判定された場合（ステップＳ２０３：Ｎｏ）、後述するステップＳ２０５の処理が行われる。
　他方、ステップＳ２０３の判定において、検算フラグが付与されていると判定された場合（ステップＳ２０３：Ｙｅｓ）、ＤＳＰ１３は、演算結果に検算フラグを付与する（ステップＳ２０４）。その後、ＤＳＰ１３は、演算結果（検算フラグが付与された演算結果含む）をＣＰＵ１４へ送信する。
　次に、ＤＳＰ１３は、ＣＰＵ１４から検算要求があるか否か（即ち、検算要求を示す信号を受信したか否か）を判定する（ステップＳ２０６）。この判定において、検算要求がないと判定された場合（ステップＳ２０６：Ｎｏ）、ステップＳ２０１からの処理が繰り返される。
　他方、ステップＳ２０６の判定において、検算要求があると判定された場合（ステップＳ２０６：Ｙｅｓ）、ＤＳＰ１３は、検算要求を示す信号をＡ／Ｄ部１２に送信する（ステップＳ２０７）。その後、ステップＳ２０１からの処理が繰り返される。
　ＣＰＵ１４の伝送処理
　図５において、ＣＰＵ１４の伝送処理部は、ＤＳＰ１３からの演算結果を受信するまでは待機状態となっている（ステップＳ３０１）。演算結果が受信された場合、ＣＰＵ１４の伝送処理部は、演算結果を測定結果として、制御装置２０に送信する（ステップＳ３０２）。このとき、検算フラグが付与された演算結果は、検算フラグが付与された測定結果として制御装置２０に送信される。その後、ステップＳ３０１からの処理が繰り返される。
　ＣＰＵ１４の検算処理
　図６において、ＣＰＵ１４の検算処理部は、検算要求を示す信号をＤＳＰ１３に送信する（ステップＳ３１１）。その後、ＣＰＵ１４の検算処理部は、Ａ／Ｄ部１２からの検算フラグが付与されたセンサーデータを受信するまでは待機状態となる（ステップＳ３１２）。
　検算フラグが付与されたセンサーデータが受信された場合、ＣＰＵ１４の検算処理部は、該受信されたセンサーデータに対し、ＤＳＰ１３がセンサーデータに対して施す所定の演算処理と同じ演算処理を施して検算結果を生成する（ステップＳ３１３）。その後、ＣＰＵ１４の検算処理部は、該生成された検算結果に検算フラグを付与して、制御装置２０に送信する（ステップＳ３１４）。その後、ステップＳ３１１からの処理が繰り返される。
　制御装置の動作
　図７において、制御装置２０は、ＣＰＵ１４からの測定結果又は検算結果を受信するまでは待機状態となっている（ステップＳ４０１）。測定結果又は検算結果が受信された場合、制御装置２０は、受信されたデータの種類を判定する（ステップＳ４０２）。この判定において、測定結果であると判定された場合、制御装置２０は、受信された測定結果に検算フラグが付与されているか否かを判定する（ステップＳ４０３）。この判定において、検算フラグが付与されていないと判定された場合（ステップＳ４０３：Ｎｏ）、後述するステップＳ４０５の処理が行われる。
　他方、ステップＳ４０３の判定において、検算フラグが付与されていると判定された場合（ステップＳ４０３：Ｙｅｓ）、制御装置２０は、検算フラグが付与された測定結果を、検算比較データとして、例えばメモリ（図示せず）等に一時的に保存する（ステップＳ４０４）。
　次に、制御装置２０は、測定結果に基づいて測定システムを制御する（ステップＳ４０５）。その後、ステップＳ４０１に戻る。
　ステップＳ４０２の判定において、検算結果であると判定された場合、制御装置２０は、検算比較データが保存されているか否かを判定する（ステップＳ４０６）。この判定において、検算比較データが保存されていないと判定された場合（ステップＳ４０６：Ｎｏ）、ステップＳ４０１に戻る。
　他方、ステップＳ４０６の判定において、検算比較データが保存されていると判定された場合（ステップＳ４０６：Ｙｅｓ）、制御装置２０は、検算比較データのＩＤと、受信された検算結果のＩＤとが同じであるか否かを判定する（ステップＳ４０７）。この判定において、ＩＤが同じではないと判定された場合（ステップＳ４０７：Ｎｏ）、ステップＳ４０１に戻る。
　他方、ステップＳ４０７の判定において、ＩＤが同じであると判定された場合（ステップＳ４０７：Ｙｅｓ）、制御装置２０は、検算比較データとしての検算フラグが付与された測定結果と、受信された検算結果とが不一致であるか否かを判定する（ステップＳ４０８）。この判定において、不一致ではないと判定された場合（即ち、検算フラグが付与された測定結果と、検算結果とが一致している場合）（ステップＳ４０８：Ｎｏ）、測定システムは正常であるので、ステップＳ４０１に戻る。
　他方、ステップＳ４０８の判定において、不一致であると判定された場合（ステップＳ４０８：Ｙｅｓ）、制御装置２０は、例えば警報を鳴らす等の故障判定処理を行う（ステップＳ４０９）。尚、故障判定処理は適宜設定されてよい。
　（技術的効果）
　ＣＰＵ１４において、検算フラグが付与されたセンサーデータに対し、ＤＳＰ１３がセンサーデータに対して施す所定の演算処理と同じ演算処理が施され、検算結果が生成される。この検算結果と、ＤＳＰ１３から出力される検算フラグが付与された測定結果とを比較することにより故障検知を行うことができる。
　ここでＣＰＵ１４は、上述の如く、検算結果の生成以外に、センサー部１１を制御したり、制御装置２０へ測定結果等を送信したりしている。このため、検算結果を生成するためのＣＰＵ１４の処理能力は、ＤＳＰ１３の処理能力に劣る。仮にＣＰＵ１４に、全てのセンサーデータについての検算結果を生成させようとすると、ＤＳＰ１３において一の測定結果が生成されてから、ＣＰＵ１４において該一の測定結果に対応する検算結果が生成されるまでの期間が比較的長くなる可能性がある。すると、例えば測定装置に故障が発生しているにもかかわらず測定対象物３０の測定が継続される可能性がある。
　本実施例では、検算フラグが付与されたセンサーデータについてのみ検算結果が生成されるので、ＣＰＵ１４の負荷を抑制しつつ、ＤＳＰ１３において一の測定結果が生成されてから、ＣＰＵ１４において該一の測定結果に対応する検算結果が生成されるまでの期間を比較的短くすることができる。つまり、故障検知のリアルタイム性を向上させることができる。
　本実施例では特に、ＣＰＵ１４が検算要求を示す信号をＤＳＰ１３に送信することによって、Ａ／Ｄ部１２がセンサーデータに検算フラグを付与するので（図６のＳ３１１、図４のＳ２０６、Ｓ２０７、図３のＳ１０３～Ｓ１０５参照）、処理されないセンサーデータがＣＰＵ１４に蓄積されることを防止することができる。
　検算処理は、ＣＰＵ１４が並行して行う複数の処理の一つとして行われる。つまり、本実施例では、故障検知を行うためにＤＳＰ１３と同等の処理能力を有する他のＤＳＰを別途設けるのではなく、ＣＰＵ１４の処理能力の一部を検算処理に当てている。このため、故障検知を行うためにハードウェアを二重化する場合に比べて、製造コストや装置サイズの増加を抑制することができる。
　加えて、ＤＳＰ１３での演算処理とＣＰＵ１４での検算処理との同期をとる必要がないので、例えばＡ／Ｄ部１２及びＣＰＵ１４間のデータ伝送には、Ａ／Ｄ部及びＤＳＰ１３間のデータ伝送ほどの伝送速度は求められない。このため、Ａ／Ｄ部１２及びＣＰＵ１４間のデータ伝送には、比較的安価なシリアル通信（例えばＵｎｉｖｅｒｓａｌ　Ａｓｙｎｃｈｒｏｎｏｕｓ　Ｒｅｃｅｉｖｅｒ　Ｔｒａｎｓｍｉｔｔｅｒ：ＵＡＲＴ）を採用することができ、製造コストをより抑制することができる。他方で、Ａ／Ｄ部１２により、各センサーデータにＩＤが付与されるので、ＤＳＰ１３からの演算結果とＣＰＵ１４からの検算結果とのデータ同期は保証されている。
　実施例に係る「Ａ／Ｄ変換」、「ＤＳＰ１３における所定の演算処理」及び「ＣＰＵ１４における演算処理」は、夫々、本発明に係る「第１処理」、「第２処理」及び「第３処理」の一例である。実施例に係る「センサーデータ」、「演算結果（測定結果）」、「検算結果」及び「検算フラグ」は、夫々、「第１情報」、「第２情報」、「第３情報」及び「付加情報」の一例である。
　＜第２実施例＞
　測定システムに係る第２実施例について図８乃至図１２を参照して説明する。第２実施例では、ＤＳＰ１３、ＣＰＵ１４及び制御装置２０の処理の一部が異なる以外は、上述した第１実施例と同様である。よって、第２実施例について、第１実施例と重複する説明を適宜省略すると共に、図面上における共通箇所には同一符号を付して示し、基本的に異なる点についてのみ図８乃至図１２を参照して説明する。
　ＤＳＰ１３及びＣＰＵ１４各々から出力されるデータについて、図８を参照して説明する。
　ＤＳＰ１３は、センサーデータに対し所定の演算処理を施し演算結果を出力する。ここで、ＤＳＰ１３は、検算フラグが付与されたセンサーデータについては、上記演算処理の一部（例えば前半部分）の演算結果（即ち、途中経過を示す演算結果：図８の“計算の一部”）を出力する（図８の“ＤＳＰ検算結果＃Ｎ＋１”）。
　ＣＰＵ１４は、Ａ／Ｄ部１２から出力された検算フラグが付与されたセンサーデータに対し、ＤＳＰ１３がセンサーデータに対して施す上記演算処理の一部と同じ演算処理を施し、得られた結果物と、ＤＳＰ１３から出力された検算結果とを一つのデータとして制御装置２０に送信する（図８の“ＤＳＰ／ＣＰＵ検算結果＃Ｎ＋１”）。
　（測定システムの動作）
　次に、ＤＳＰ１３、ＣＰＵ１４及び制御装置２０各々の動作について、図９乃至図１２のフローチャートを参照して説明を加える。
　ＤＳＰ１３の動作
　図９において、センサーデータが受信された場合、ＤＳＰ１３は、受信されたセンサーデータに対し所定の演算処理の前半部分の処理を施し、該前半部分の処理の結果である部分演算結果を生成する（ステップＳ５０１）。
　次に、ＤＳＰ１３は、センサーデータに検算フラグが付与されているか否かを判定する（ステップＳ５０２）。この判定において、検算フラグが付与されていないと判定された場合（ステップＳ５０２：Ｎｏ）、後述するステップＳ５０４の処理が行われる。
　他方、ステップＳ５０２の判定において、検算フラグが付与されていると判定された場合（ステップＳ５０２：Ｙｅｓ）、ＤＳＰ１３は、部分演算結果を検算結果として、ＣＰＵ１４に送信する（ステップＳ５０３）。
　ＤＳＰ１３は、受信されたセンサーデータに対し所定の演算処理の後半部分の処理を施し、演算結果を生成する（ステップＳ５０４）。その後、ＤＳＰ１３は、演算結果をＣＰＵ１４へ送信する。尚、ステップＳ５０３及びＳ５０４の処理は並行して行われてよい。
　ＣＰＵ１４の伝送処理
　図１０において、ＣＰＵ１４の伝送処理部は、ＤＳＰ１３からの演算結果又は検算結果を受信するまでは待機状態となっている（ステップＳ６０１）。データが受信された場合、ＣＰＵ１４の伝送処理部は、受信されたデータの種類を判定する（ステップＳ６０２）。この判定において、演算結果であると判定された場合、ＣＰＵ１４の伝送処理部は、演算結果を測定結果として制御装置２０に送信する（ステップＳ３０２）。その後、ステップＳ６０１からの処理が繰り返される。
　他方、ステップＳ６０２の判定において、検算結果であると判定された場合、ＣＰＵ１４の伝送処理部は、検算結果をＤＳＰ検算結果として、例えばメモリ等に一時的に保存する（ステップＳ６０３）。その後、ステップＳ６０１からの処理が繰り返される。
　ＣＰＵ１４の検算処理
　図１１において、検算フラグが付与されたセンサーデータが受信された場合、ＣＰＵ１４の検算処理部は、該受信されたセンサーデータに対し、ＤＳＰ１３がセンサーデータに対して施す所定の演算処理の前半部分の処理と同じ演算処理を施してＣＰＵ検算結果を生成する（ステップＳ６１１）。
　次に、ＣＰＵ１４の検算処理部は、ＤＳＰ検算結果が保存されているか否かを判定する（ステップＳ６１２）。この判定において、ＤＳＰ検算結果が保存されていないと判定された場合（ステップＳ６１２：Ｎｏ）、ステップＳ３１１の処理が行われる。
　他方、ステップＳ６１２の判定において、ＤＳＰ検算結果が保存されていると判定された場合（ステップＳ６１２：Ｙｅｓ）、ＣＰＵ１４の検算処理部は、ＤＳＰ検算結果のＩＤとＣＰＵ検算結果のＩＤとが一致しているか否かを判定する（ステップＳ６１３）。この判定において、ＩＤが一致していないと判定された場合（ステップＳ６１３：Ｎｏ）、ステップＳ３１１の処理が行われる。
　他方、ステップＳ６１３の判定において、ＩＤが一致していると判定された場合（ステップＳ６１３：Ｙｅｓ）、ＣＰＵ１４の検算処理部は、ＤＳＰ検算結果とＣＰＵ検算結果とを一つのデータとして制御装置２０に送信する（ステップＳ６１４）。その後、ステップＳ３１１の処理が行われる。
　制御装置の動作
　図１２において、ステップＳ４０２の判定において、測定結果であると判定された場合、制御装置２０は、測定結果に基づいて測定システムを制御する（ステップＳ４０５）。その後、ステップＳ４０１に戻る。
　他方、ステップＳ４０２の判定において、検算結果であると判定された場合、制御装置２０は、ＤＳＰ検算結果とＣＰＵ検算結果とが不一致であるか否かを判定する（ステップＳ７０１）。この判定において、不一致ではないと判定された場合（即ち、ＤＳＰ検算結果とＣＰＵ検算結果とが一致している場合）（ステップＳ７０１：Ｎｏ）、測定システムは正常であるので、ステップＳ４０１に戻る。
　他方、ステップＳ７０１の判定において、不一致であると判定された場合（ステップＳ７０１：Ｙｅｓ）、制御装置２０は、故障判定処理を行う（ステップＳ４０９）。
　実施例に係る「演算処理の前半部分」及び「部分演算結果（ＤＳＰ検算結果）」は、夫々、本発明に係る「第２処理の一の部分」及び「第４情報」の一例である。
　＜第３実施例＞
　測定システムに係る第３実施例について図１３乃至図１６を参照して説明する。第３実施例では、ＤＳＰ１３及びＣＰＵ１４の処理の一部が異なる以外は、上述した第２実施例と同様である。よって、第３実施例について、第１及び第２実施例と重複する説明を適宜省略すると共に、図面上における共通箇所には同一符号を付して示し、基本的に異なる点についてのみ図１３乃至図１６を参照して説明する。
　ＤＳＰ１３及びＣＰＵ１４各々から出力されるデータについて、図１３を参照して説明する。図１３の網かけの「データ」は、検算フラグが付与されたセンサーデータであり、網かけの「演算Ａ０」、「演算Ｂ０」及び「測定結果」各々は、第１及び第２実施例における「ＣＰＵ１４による検算結果」である。
　ＤＳＰ１３が行う演算処理は、演算Ａと、該演算Ａの結果に基づく演算Ｂと、該演算Ｂの結果に基づく演算Ｃとを含んでいる。演算Ｃの結果が、第１及び第２実施例における測定結果としての演算結果に相当する。
　ＤＳＰ１３は、時間的に連続する複数のセンサーデータ各々に対し演算Ａを施して、該連続する複数のセンサーデータに夫々対応する演算Ａ０、演算Ａ１、…、演算ＡＭ－１（以降、適宜“演算Ａ結果群”と称する）を生成する。ＤＳＰ１３は、演算Ａを繰り返し行うことにより、複数の演算Ａ結果群を生成する。ＤＳＰ１３は、複数の演算Ａ結果群各々に基づく演算Ｂにより、演算Ｂ０、…、演算ＢＮ－１（以降、適宜、“演算Ｂ結果群”と称する）を生成する。ＤＳＰ１３は、１つの演算Ｂ結果群に基づく演算Ｃにより測定結果（演算結果）を生成する。
　ＤＳＰ１３は、演算Ａを施したセンサーデータに検算フラグの付与されたセンサーデータが含まれている場合、検算フラグの付与されたセンサーデータに係る測定結果の生成に用いられた複数の演算Ａ結果群及び演算Ｂ結果群、並びに該測定結果を、ＣＰＵ１４に送信する。
　ＣＰＵ１４の検算処理部は、Ａ／Ｄ部１２から出力された検算フラグが付与されたセンサーデータに対し演算Ａを施して、例えば演算Ａ０を生成する。ＣＰＵ１４の検算処理部は、該生成された演算Ａ０と、ＤＳＰ１３において検算フラグが付与されたセンサーデータに対し演算Ａが施されることにより生成された演算Ａ０とを一つのデータ（図８の“ＤＳＰ／ＣＰＵ検算結果”に相当）として制御装置２０に送信する。
　ＣＰＵ１４の検算処理部は、該ＣＰＵ１４の検算処理部により生成された演算Ａ０と、ＤＳＰ１３から送信された複数の演算Ａ結果群のうち、ＤＳＰ１３において検算フラグが付与されたセンサーデータに対し演算Ａが施されることにより生成された演算Ａ０を含む演算Ａ結果群の演算Ａ１、…、演算ＡＭ－１と、に基づく演算Ｂにより、例えば演算Ｂ０を生成する。ＣＰＵ１４の検算処理部は、該生成された演算Ｂ０と、ＤＳＰ１３により生成された演算Ｂ０とを一つのデータ（図８の“ＤＳＰ／ＣＰＵ検算結果”に相当）として制御装置２０に送信する。
　ＣＰＵ１４の検算処理部は、該ＣＰＵ１４により生成された演算Ｂ０と、ＤＳＰ１３により生成された演算Ｂ１、…、演算ＢＮ－１とに基づく演算Ｃにより測定結果を生成する。ＣＰＵ１４の検算処理部は、該生成された測定結果と、ＤＳＰ１３により生成された測定結果とを一つのデータ（図８の“ＤＳＰ／ＣＰＵ検算結果”に相当）として制御装置２０に送信する。
　（測定システムの動作）
　次に、ＤＳＰ１３及びＣＰＵ１４各々の動作について、図１４乃至図１６のフローチャートを参照して説明を加える。
　ＤＳＰ１３の動作
　図１４において、ＤＳＰ１３は、検算結果送信モードを“ＯＦＦ”に設定し（ステップＳ８０１）、ＣＰＵ１４から検算要求があるか否か（即ち、検算要求を示す信号を受信したか否か）を判定する（ステップＳ８０２）。この判定において、検算要求がないと判定された場合（ステップＳ８０２：Ｎｏ）、後述するステップＳ８０５の処理が行われる。
　他方、ステップＳ８０２の判定において、検算要求があると判定された場合（ステップＳ８０２：Ｙｅｓ）、ＤＳＰ１３は、検算要求を示す信号をＡ／Ｄ部１２に送信し（ステップＳ８０３）、検算結果送信モードを“Ａ”に設定する（ステップＳ８０４）。
　次に、ＤＳＰ１３は、変数ｊに初期値“０”をセットする（即ち、変数ｊをリセットする）（ステップＳ８０５）と共に、変数ｉに初期値“０”をセットする（即ち、変数ｉをリセットする）（ステップＳ８０６）。ＤＳＰ１３は、Ａ／Ｄ部１２からのセンサーデータを受信するまでは待機状態となっている（ステップＳ８０７）。センサーデータが受信された場合、ＤＳＰ１３は、センサーデータに対し演算Ａを施し、例えば演算Ａ０を生成する（ステップＳ８０８）。
　次に、ＤＳＰ１３は、ステップＳ８０８の処理に用いられたセンサーデータに検算フラグが付与されており、且つ、検算結果送信モードが“Ａ”であるか否かを判定する（ステップＳ８０９）。この判定において、検算フラグが付与されていない、又は、検算結果送信モードが“Ａ”ではない、と判定された場合（ステップＳ８０９：Ｎｏ）、後述するステップＳ８１２の処理が行われる。
　ステップＳ８０９の判定において、検算フラグが付与されており、且つ、検算結果送信モードが“Ａ”であると判定された場合（ステップＳ８０９：Ｙｅｓ）、ＤＳＰ１３は、ステップＳ８０８の処理において生成された演算Ａの結果を、検算Ａ用として、ＣＰＵ１４に送信し（ステップＳ８１０）、検算結果送信モードを“Ｂ”に設定する（ステップＳ８１１）。
　その後、ＤＳＰ１３は、変数ｉが定数Ｍ（Ｍは自然数）未満であることを条件に、変数ｉをインクリメントして（ステップＳ８１２）、ステップＳ８０７以降の処理を繰り返し行う。
　変数ｉが定数Ｍ以上となった場合（即ち、ステップＳ８０７及びＳ８０８の処理が繰り返し行われることにより、演算Ａの結果が複数生成された後）、ＤＳＰ１３は、演算Ａの複数の結果（例えば、演算Ａ０～演算ＡＭ－１）に基づく演算Ｂにより、例えば演算Ｂ０を生成する（ステップＳ８１３）（図１５参照）。
　次に、ＤＳＰ１３は、検算結果送信モードが“Ｂ”であるか否かを判定する（ステップＳ８１４）。この判定において、検算結果送信モードが“Ｂ”ではないと判定された場合（ステップＳ８１４：Ｎｏ）、後述するステップＳ８１７の処理が行われる。
　他方、ステップＳ８１４の判定において、検算結果送信モードが“Ｂ”であると判定された場合（ステップＳ８１４：Ｙｅｓ）、ＤＳＰ１３は、ステップＳ８１３の処理において生成された演算Ｂの結果と、該演算Ｂに用いられた演算Ａの複数の結果とを、検算Ｂ用として、ＣＰＵ１４に送信し（ステップＳ８１５）、検算結果送信モードを“Ｃ”に設定する（ステップＳ８１６）。
　その後、ＤＳＰ１３は、変数ｊが定数Ｎ（Ｎは自然数）未満であることを条件に、変数ｊをインクリメントして（ステップＳ８１７）、ステップＳ８０６以降の処理を繰り返し行う。
　変数ｊが定数Ｎ以上となった場合（即ち、ステップＳ８０６～Ｓ８１３の処理が繰り返し行われることにより、演算Ｂの結果が複数生成された後）、ＤＳＰ１３は、演算Ｂの複数の結果（例えば、演算Ｂ０～演算ＢＮ－１）に基づく演算Ｃにより測定結果を生成する（ステップＳ８１８）。
　次に、ＤＳＰ１３は、検算結果送信モードが“Ｃ”であるか否かを判定する（ステップＳ８１９）。この判定において、検算結果送信モードが“Ｃ”ではないと判定された場合（ステップＳ８１９：Ｎｏ）、後述するステップＳ８２２の処理が行われる。
　他方、ステップＳ８１９の判定において、検算結果送信モードが“Ｃ”であると判定された場合（ステップＳ８１９：Ｙｅｓ）、ＤＳＰ１３は、ステップＳ８１８の処理において生成された演算Ｃの結果と、該演算Ｃに用いられた演算Ｂの複数の結果とを、検算Ｃ用として、ＣＰＵ１４に送信し（ステップＳ８２０）、検算結果送信モードを“ＯＦＦ”に設定する（ステップＳ８２１）。
　次に、ＤＳＰ１３は、ステップＳ８１８の処理において生成された演算Ｃの結果を、測定結果として、ＣＵＰ１４に送信する（ステップＳ８２２）。
　ＣＰＵ１４の伝送処理
　第３実施例に係るＣＰＵ１４の伝送処理部は、図５に示す処理と同様の処理を行う。即ち、ＣＰＵ１４の伝送処理部は、ＤＳＰ１３からの演算結果を受信するまでは待機状態となっている（ステップＳ３０１）。演算結果が受信された場合、ＣＰＵ１４の伝送処理部は、演算結果を測定結果として、制御装置２０に送信する（ステップＳ３０２）。その後、ステップＳ３０１からの処理が繰り返される。
　ＣＰＵ１４の検算処理
　図１６において、ＣＰＵ１４の検算処理部は、先ず、パラメータとしてのＳＴＥＰを“Ａ”とする（即ち、初期化する）（ステップＳ９０１）。次に、ＣＰＵ１４の検算処理部は、現在のＳＴＥＰが何であるかを判定する（ステップＳ９０２）。この判定において、現在のＳＴＥＰが“Ａ”であると判定された場合、ステップＳ９０３～Ｓ９０９の処理が行われ、現在のＳＴＥＰが“Ｂ”であると判定された場合、ステップＳ９１０～Ｓ９１３の処理が行われ、現在のＳＴＥＰが“Ｃ”であると判定された場合、ステップＳ９１４～Ｓ９１７の処理が行われる。
　現在のＳＴＥＰが“Ａ”である場合、ＣＰＵ１４の検算処理部は、検算要求を示す信号をＤＳＰ１３に送信する（ステップＳ９０３）。その後、ＣＰＵ１４の検算処理部は、Ａ／Ｄ部１２からの検算フラグが付与されたセンサーデータを受信するまでは待機状態となる（ステップＳ９０４）。
　検算フラグが付与されたセンサーデータが受信された場合、ＣＰＵ１４の検算処理部は、該受信されたセンサーデータに対し演算Ａを施して、例えば演算Ａ０を生成する（ステップＳ９０５）。その後、ＣＰＵ１４の検算処理部は、ＤＳＰ１３から、検算Ａ用のデータを受信するまでは待機状態となる（ステップＳ９０６）。
　検算Ａ用のデータが受信された場合、ＣＰＵ１４の検算処理部は、受信された検算Ａ用のデータのＩＤと、検算フラグが付与されたセンサーデータのＩＤとが一致するか否かを判定する（ステップＳ９０７）。この判定において、ＩＤが一致しないと判定された場合（ステップＳ９０７：Ｎｏ）、ステップＳ９０３の処理が行われる。
　他方、ステップＳ９０７の判定において、ＩＤが一致すると判定された場合（ステップＳ９０７：Ｙｅｓ）、ＣＰＵ１４の検算処理部は、ステップＳ９０５の処理における演算Ａの結果（例えば、演算Ａ０）と、検算Ａ用のデータとを一つのデータ（検算Ａ結果）として制御装置２０に送信し（ステップＳ９０８）、ＳＴＥＰを“Ｂ”とする（ステップＳ９０９）。
　現在のＳＴＥＰが“Ｂ”である場合、ＣＰＵ１４の検算処理部は、ＤＳＰ１３から、検算Ｂ用のデータを受信するまでは待機状態となる（ステップＳ９１０）。検算Ｂ用のデータが受信された場合、ＣＰＵ１４の検算処理部は、ステップＳ９０５の処理における演算Ａの結果と、検算Ｂ用のデータに含まれる、ＤＳＰ１３による演算Ａの複数の結果とに基づいて、演算Ｂを行い、例えば演算Ｂ０を生成する（ステップＳ９１１）。
　次に、ＣＰＵ１４の検算処理部は、ステップＳ９１１の処理における演算Ｂの結果と、検算Ｂ用のデータに含まれる、ＤＳＰ１３による演算Ｂの結果とを一つのデータ（検算Ｂ結果）として制御装置２０に送信し（ステップＳ９１２）、ＳＴＥＰを“Ｃ”とする（ステップＳ９１３）。
　現在のＳＴＥＰが“Ｃ”である場合、ＣＰＵ１４の検算処理部は、ＤＳＰ１３から、検算Ｃ用のデータを受信するまでは待機状態となる（ステップＳ９１４）。検算Ｃ用のデータが受信された場合、ＣＰＵ１４の検算処理部は、ステップＳ９１１の処理における演算Ｂの結果と、検算Ｃ用のデータに含まれる、ＤＳＰ１３による演算Ｂの複数の結果とに基づいて、演算Ｃを行い、演算結果を生成する（ステップＳ９１５）。
　次に、ＣＰＵ１４の検算処理部は、ステップＳ９１５の処理における演算Ｃの結果と、検算Ｃ用のデータに含まれる、ＤＳＰ１３による演算Ｃの結果とを一つのデータ（検算Ｃ結果）として制御装置２０に送信し（ステップＳ９１６）、ＳＴＥＰを“Ａ”とする（ステップＳ９１７）。
　実施例に係る「演算Ａ」、「演算Ｂ」、「ＤＳＰ１３により生成された演算Ａ０、…、演算ＡＭ－１」、「ＤＳＰ１３により生成された演算Ｂ０、…、演算ＢＮ－１」、「ＣＰＵ１４により生成された演算Ａ０」及び「ＣＰＵ１４により生成された演算Ｂ０」は、夫々、本発明に係る「第２処理の第１部分の処理」、「第２処理の第２部分の処理」、「第１部分情報」、「第２部分情報」、「第３部分情報」及び「第４部分情報」の一例である。
　＜第４実施例＞
　測定システムに係る第４実施例について図１７乃至図２０を参照して説明する。第４実施例では、ＤＳＰ１３及びＣＰＵ１４の処理の一部が異なる以外は、上述した第３実施例と同様である。よって、第４実施例について、第１乃至第３実施例と重複する説明を適宜省略すると共に、図面上における共通箇所には同一符号を付して示し、基本的に異なる点についてのみ図１７乃至図２０を参照して説明する。
　ＤＳＰ１３及びＣＰＵ１４各々から出力されるデータについて、図１７を参照して説明する。図１７の網かけの「データ」は、検算フラグが付与されたセンサーデータであり、網かけの「演算Ａ」、「演算Ｂｉ」及び「測定結果」各々は、第１及び第２実施例における「ＣＰＵ１４による検算結果」である。
　ＤＳＰ１３は、演算Ａを施したセンサーデータに検算フラグの付与されたセンサーデータが含まれている場合、検算フラグの付与されたセンサーデータについての演算Ａの結果（例えば、演算Ａ１）をＣＰＵ１４に送信する。ＣＰＵ１４の検算処理部は、Ａ／Ｄ部１２から出力された検算フラグが付与されたセンサーデータに対し演算Ａを施した結果と、ＤＳＰ１３からの演算Ａの結果とを、一つのデータとして制御装置２０に送信する。
　ＤＳＰ１３は、複数のセンサーデータに対し演算Ａを施した結果（例えば、演算Ａ０、…、演算ＡＭ－１）に基づいて演算Ｂを行った結果（例えば、演算Ｂｉ）と、該演算Ｂに用いられた演算Ａの複数の結果と、をＣＰＵ１４に送信する。ここで、ＣＰＵ１４に送信される演算Ａの複数の結果には、検算フラグが付与されたセンサーデータについての演算Ａの結果が含まれなくてよい。ＣＰＵ１４の検算処理部は、ＤＳＰ１３からの演算Ａの複数の結果に基づく演算Ｂの結果（例えば、演算Ｂｉ）と、ＤＳＰ１３からの演算Ｂの結果とを、一つのデータとして制御装置２０に送信する。
　ＤＳＰ１３は、演算Ｂの複数の結果（例えば、演算Ｂ０、…、演算ＢＮ－１）に基づいて演算Ｃを行った結果（測定結果）と、該演算Ｃに用いられた演算Ｂの複数の結果と、をＣＰＵ１４に送信する。ＣＰＵ１４の検算処理部は、ＤＳＰ１３からの演算Ｂの複数の結果に基づく演算Ｃの結果と、ＤＳＰ１３からの演算Ｃの結果とを、一つのデータとして制御装置２０に送信する。
　（測定システムの動作）
　次に、ＤＳＰ１３及びＣＰＵ１４各々の動作について、図１８乃至図２０のフローチャートを参照して説明を加える。
　ＤＳＰ１３の動作
　図１８において、ステップＳ８０８の処理の後、ＤＳＰ１３は、ステップＳ８０８の処理に用いられたセンサーデータに検算フラグが付与されているか否かを判定する（ステップＳ１００１）。この判定において、検算フラグが付与されていないと判定された場合（ステップＳ１００１：Ｎｏ）、後述するステップＳ１００２の処理が行われる。他方、この判定において、検算フラグが付与されていると判定された場合（ステップＳ１００１：Ｙｅｓ）、ＤＳＰ１３は、ステップＳ８１０の処理を行う。
　次に、ＤＳＰ１３は、ＣＰＵ１４から検算Ａ要求があるか否か（即ち、検算Ａ要求を示す信号を受信したか否か）を判定する（ステップＳ１００２）。この判定において、検算Ａ要求がないと判定された場合（ステップＳ１００２：Ｎｏ）、ステップＳ８１２の処理が行われる。他方、この判定において、検算Ａ要求があると判定された場合（ステップＳ１００２：Ｙｅｓ）、ＤＳＰ１３は、検算Ａ要求を示す信号をＡ／Ｄ部１２に送信する（ステップＳ１００３）。
　図１９において、ステップＳ８１３の処理の後、ＤＳＰ１３は、ＣＰＵ１４から検算Ｂ要求があるか否か（即ち、検算Ｂ要求を示す信号を受信したか否か）を判定する（ステップＳ１００４）。この判定において、検算Ｂ要求がないと判定された場合（ステップＳ１００４：Ｎｏ）、ステップＳ８１７の処理が行われる。他方、この判定において、検算Ｂ要求があると判定された場合（ステップＳ１００４：Ｙｅｓ）、ＤＳＰ１３は、ステップＳ８１５の処理を行う。
　ステップＳ８１８の処理の後、ＤＳＰ１３は、ＣＰＵ１４から検算Ｃ要求があるか否か（即ち、検算Ｃ要求を示す信号を受信したか否か）を判定する（ステップＳ１００５）。この判定において、検算Ｃ要求がないと判定された場合（ステップＳ１００５：Ｎｏ）、ステップＳ８２２の処理が行われる。他方、この判定において、検算Ｃ要求があると判定された場合（ステップＳ１００５：Ｙｅｓ）、ＤＳＰ１３は、ステップＳ８２０の処理を行う。
　ＣＰＵ１４の伝送処理
　第４実施例に係るＣＰＵ１４の伝送処理部は、図５に示す処理と同様の処理を行う。即ち、ＣＰＵ１４の伝送処理部は、ＤＳＰ１３からの演算結果を受信するまでは待機状態となっている（ステップＳ３０１）。演算結果が受信された場合、ＣＰＵ１４の伝送処理部は、演算結果を測定結果として、制御装置２０に送信する（ステップＳ３０２）。その後、ステップＳ３０１からの処理が繰り返される。
　ＣＰＵ１４の検算処理
　図２０において、現在のＳＴＥＰが“Ａ”である場合、ＣＰＵ１４の検算処理部は、検算Ａ要求を示す信号をＤＳＰ１３に送信する（ステップＳ１１０１）。その後、ＣＰＵ１４の検算処理部は、ステップＳ９０４以降の処理を行う。
　現在のＳＴＥＰが“Ｂ”である場合、ＣＰＵ１４の検算処理部は、検算Ｂ要求を示す信号をＤＳＰ１３に送信する（ステップＳ１１０２）。その後、ＣＰＵ１４の検算処理部は、ステップＳ９１０以降の処理を行う。
　現在のＳＴＥＰが“Ｃ”である場合、ＣＰＵ１４の検算処理部は、検算Ｃ要求を示す信号をＤＳＰ１３に送信する（ステップＳ１１０３）。その後、ＣＰＵ１４の検算処理部は、ステップＳ９１４以降の処理を行う。
　＜第５実施例＞
　測定システムに係る第５実施例について図２１乃至図２４を参照して説明する。第５実施例に係る測定システムは、センサーデータが、ＤＳＰ１３を介してＣＰＵ１４に伝送される点で、上述した第１実施例に係る測定システムと異なる。それ以外の構成は、概ね第１実施例と同様である。よって、第５実施例について、第１実施例と重複する説明を適宜省略すると共に、図面上における共通箇所には同一符号を付して示し、基本的に異なる点についてのみ図２１乃至図２４を参照して説明する。
　（測定システムの構成）
　第５実施例に係る測定システムの構成について、図２１を参照して説明する。図２１は、第５実施例に係る測定システムの構成を示すブロック図である。
　図２１において、測定システムは、本発明に係る情報処理装置の他の例としての測定装置１０ａと、制御装置２０とを備えて構成されている。測定装置１０ａは、センサー部１１、Ａ／Ｄ部１２、ＤＳＰ１３及びＣＰＵ１４を備えて構成されている。本実施例では特に、ＣＰＵ１４は、Ａ／Ｄ部１２から出力されたセンサーデータを、ＤＳＰ１３を介して取得し、該取得されたセンサーデータを用いて、ＤＳＰ１３での処理を模擬する（詳細については後述する）。
　次に、Ａ／Ｄ部１２、ＤＳＰ１３及びＣＰＵ１４各々から出力されるデータについて、図２２を参照して説明を加える。
　図２２において、Ａ／Ｄ部１２は、センサー部１１から出力されたアナログデータに対しＡ／Ｄ変換を施し、デジタルデータとしてのセンサーデータを生成する。生成されたセンサーデータは、逐次、ＤＳＰ１３に出力される。
　ＤＳＰ１３は、Ａ／Ｄ部１２から出力された各センサーデータにＩＤを付与する。ＤＳＰ１３は、センサーデータに対し所定の演算処理を施し、測定結果を示すデータとしての演算結果を出力する。ここで、演算結果には、該演算結果の元となったセンサーデータに付与されているＩＤと同じＩＤが付与される。ＤＳＰ１３は、特に、ＣＰＵ１４においてＤＳＰ１３での処理が模擬される際に用いられるセンサーデータ（図２２の“ＤＳＰ経由データ＃Ｎ＋１”）を、ＣＰＵ１４に出力すると共に、該センサーデータに対し所定の演算処理を施して生成した演算結果に検算フラグを付与する（図２２の“検算Ｆ／ＤＳＰ演算結果＃Ｎ＋１”）。
　ＣＰＵ１４は、ＤＳＰ１３から出力された演算結果を、測定結果として制御装置２０に送信する。ＣＰＵ１４は、更に、ＤＳＰ１３を介して取得したセンサーデータに対し、ＤＳＰ１３がセンサーデータに対して施す所定の演算処理と同じ演算処理を施し、得られた結果物に検算フラグを付与して、検算結果（図２２の“検算Ｆ／検算結果＃Ｎ＋１”）として制御装置２０に送信する。
　（測定システムの動作）
　次に、Ａ／Ｄ部１２、ＤＳＰ１３、ＣＰＵ１４及び制御装置２０各々の動作について、図２３及び図２４のフローチャートを参照して説明を加える。
　Ａ／Ｄ部１２の動作
　図２３において、Ａ／Ｄ部１２は、センサー部１１から出力されたアナログデータに対しＡ／Ｄ変換を施してセンサーデータを生成する（ステップＳ１２０１）。次に、Ａ／Ｄ部１２は、センサーデータをＤＳＰ１３に送信する（ステップＳ１２０２）。図２３に示す処理は、測定システムの動作時に所定の第１周期で繰り返し行われる。
　ＤＳＰ１３の動作
　図２４において、ＤＳＰ１３は、Ａ／Ｄ部１２からのセンサーデータを受信するまでは待機状態となっている（ステップＳ１３０１）。センサーデータが受信された場合、ＤＳＰ１３は、受信されたセンサーデータにＩＤを付与する（ステップＳ１３０２）。続いて、ＤＳＰ１３は、ＩＤが付与されたセンサーデータに対し所定の演算処理を施して演算結果を生成する（ステップＳ１３０３）。
　次に、ＤＳＰ１３は、ＣＰＵ１４から検算要求があるか否か（即ち、検算要求を示す信号を受信したか否か）を判定する（ステップＳ１３０４）。この判定において、検算要求がないと判定された場合（ステップＳ１３０４：Ｎｏ）、後述するステップＳ１３０７の処理が行われる。
　他方、ステップＳ１３０４の判定において、検算要求があると判定された場合（ステップＳ１３０４：Ｙｅｓ）、ＤＳＰ１３は、上記ステップＳ１３０２の処理においてＩＤが付与されたセンサーデータをＣＰＵ１４へ送信すると共に（ステップＳ１３０５）、ＣＰＵ１４へ送信されたセンサーデータに所定の演算処理を施して生成された演算結果に検算フラグを付与する（ステップＳ１３０６）。本実施例では、ＤＳＰ１３は、ＣＰＵ１４から検算要求があった場合にセンサーデータをＣＰＵ１４へ送信する。つまり、ＤＳＰ１３は、典型的には、Ａ／Ｄ部１２から受信したセンサーデータの一部のセンサーデータをＣＰＵ１４へ送信する。
　次に、ＤＳＰ１３は、演算結果（検算フラグが付与された演算結果含む）に、演算結果の元となったセンサーデータに付与されているＩＤと同じＩＤを付与して、ＩＤが付与された演算結果をＣＰＵ１４へ送信する（ステップＳ１３０７）。その後、ステップＳ１３０１からの処理が繰り返される。
　ＣＰＵ１４の伝送処理
　第５実施例に係るＣＰＵ１４の伝送処理部は、図５に示す処理と同様の処理を行う。即ち、ＣＰＵ１４の伝送処理部は、ＤＳＰ１３からの演算結果を受信するまでは待機状態となっている（ステップＳ３０１）。演算結果が受信された場合、ＣＰＵ１４の伝送処理部は、演算結果を測定結果として、制御装置２０に送信する（ステップＳ３０２）。その後、ステップＳ３０１からの処理が繰り返される。
　ＣＰＵ１４の検算処理
　第５実施例に係るＣＰＵ１４の検算処理部は、図６に示す処理と同様の処理を行う。即ち、ＣＰＵ１４の検算処理部は、検算要求を示す信号をＤＳＰ１３に送信する（ステップＳ３１１）。その後、ＣＰＵ１４の検算処理部は、ＤＳＰ１３からセンサーデータを受信するまでは待機状態となる（ステップＳ３１２）。
　センサーデータが受信された場合、ＣＰＵ１４の検算処理部は、該受信されたセンサーデータに対し、ＤＳＰ１３がセンサーデータに対して施す所定の演算処理と同じ演算処理を施して検算結果を生成する（ステップＳ３１３）。その後、ＣＰＵ１４の検算処理部は、該生成された検算結果に検算フラグを付与して、制御装置２０に送信する（ステップＳ３１４）。その後、ステップＳ３１１からの処理が繰り返される。
　制御装置の動作
　第５実施例に係る制御装置２０は、図７に示す処理と同様の処理を行う。即ち、制御装置２０は、ＣＰＵ１４からの測定結果又は検算結果を受信するまでは待機状態となっている（ステップＳ４０１）。測定結果又は検算結果が受信された場合、制御装置２０は、受信されたデータの種類を判定する（ステップＳ４０２）。この判定において、測定結果であると判定された場合、制御装置２０は、受信された測定結果に検算フラグが付与されているか否かを判定する（ステップＳ４０３）。この判定において、検算フラグが付与されていないと判定された場合（ステップＳ４０３：Ｎｏ）、後述するステップＳ４０５の処理が行われる。
　他方、ステップＳ４０３の判定において、検算フラグが付与されていると判定された場合（ステップＳ４０３：Ｙｅｓ）、制御装置２０は、検算フラグが付与された測定結果を、検算比較データとして、例えばメモリ（図示せず）等に一時的に保存する（ステップＳ４０４）。
　次に、制御装置２０は、測定結果に基づいて測定システムを制御する（ステップＳ４０５）。その後、ステップＳ４０１に戻る。
　ステップＳ４０２の判定において、検算結果であると判定された場合、制御装置２０は、検算比較データが保存されているか否かを判定する（ステップＳ４０６）。この判定において、検算比較データが保存されていないと判定された場合（ステップＳ４０６：Ｎｏ）、ステップＳ４０１に戻る。
　他方、ステップＳ４０６の判定において、検算比較データが保存されていると判定された場合（ステップＳ４０６：Ｙｅｓ）、制御装置２０は、検算比較データのＩＤと、受信された検算結果のＩＤとが同じであるか否かを判定する（ステップＳ４０７）。この判定において、ＩＤが同じではないと判定された場合（ステップＳ４０７：Ｎｏ）、ステップＳ４０１に戻る。
　他方、ステップＳ４０７の判定において、ＩＤが同じであると判定された場合（ステップＳ４０７：Ｙｅｓ）、制御装置２０は、検算比較データとしての検算フラグが付与された測定結果と、受信された検算結果とが不一致であるか否かを判定する（ステップＳ４０８）。この判定において、不一致ではないと判定された場合（即ち、検算フラグが付与された測定結果と、検算結果とが一致している場合）（ステップＳ４０８：Ｎｏ）、測定システムは正常であるので、ステップＳ４０１に戻る。
　他方、ステップＳ４０８の判定において、不一致であると判定された場合（ステップＳ４０８：Ｙｅｓ）、制御装置２０は、故障判定処理を行う（ステップＳ４０９）。
　＜第６実施例＞
　測定システムに係る第６実施例について図２５乃至図２７を参照して説明する。第６実施例に係る測定システムは、ＤＳＰ１３、ＣＰＵ１４及び制御装置２０の処理の一部が異なる以外は、上述した第５実施例と同様である。よって、第６実施例について、第５実施例と重複する説明を適宜省略すると共に、図面上における共通箇所には同一符号を付して示し、基本的に異なる点についてのみ図２５乃至図２７を参照して説明する。
　ＤＳＰ１３及びＣＰＵ１４各々から出力されるデータについて、図２５を参照して説明する。
　ＤＳＰ１３は、センサーデータに対し所定の演算処理を施し演算結果を出力する。ここで、ＤＳＰ１３は、ＣＰＵ１４へ送信されるセンサーデータについては、上記演算処理の一部（例えば前半部分）の演算結果（即ち、途中経過を示す演算結果：図２５の“計算の一部”）を出力する（図２５の“ＤＳＰ検算結果＃Ｎ＋１”）。
　本実施例では特に、ＤＳＰ１３は、ＣＰＵ１４へ送信されるセンサーデータを、Ｍ個に分割した上で、該分割されたセンサーデータを逐次ＣＰＵ１４へ送信する（図２５の“データ＃Ｎ＋１（Ｍ／Ｍ）”、“データ＃Ｎ＋１（Ｍ－１／Ｍ）”、…）。本実施例に係る分割されたセンサーデータは、本発明に係る「第６部分情報」の一例である。
　ＣＰＵ１４は、Ａ／Ｄ部１２から出力されたセンサーデータを、ＤＳＰ１３を介して取得し、該取得されたセンサーデータを用いて、ＤＳＰ１３がセンサーデータに対して施す上記演算処理の一部と同じ演算処理を施し、得られた結果物と、ＤＳＰ１３から出力された検算結果とを一つのデータとして制御装置２０に送信する（図２５の“ＤＳＰ／ＣＰＵ検算結果＃Ｎ＋１”）。
　（測定システムの動作）
　次に、ＤＳＰ１３、ＣＰＵ１４及び制御装置２０各々の動作について、図２６及び図２７のフローチャートを参照して説明を加える。
　ＤＳＰ１３の動作
　図２６において、先ず、ＤＳＰ１３は、変数ｉに初期値“０”をセットする（即ち、変数ｉをリセットする）（ステップＳ１４０１）。ＤＳＰ１３は、Ａ／Ｄ部１２からのセンサーデータを受信するまでは待機状態となっている（ステップＳ１４０２）。
　センサーデータが受信された場合、ＤＳＰ１３は、受信されたセンサーデータに対し所定の演算処理の前半部分の処理を施し、該前半部分の処理の結果である部分演算結果を生成する（ステップＳ１４０３）。
　次に、ＤＳＰ１３は、ＣＰＵ１４から検算要求があるか否か（即ち、検算要求を示す信号を受信したか否か）を判定する（ステップＳ１４０４）。この判定において、検算要求がないと判定された場合（ステップＳ１４０４：Ｎｏ）、後述するステップＳ１４０８の処理が行われる。
　他方、ステップＳ１４０４の判定において、検算要求があると判定された場合（ステップＳ１４０４：Ｙｅｓ）、ＤＳＰ１３は、上記ステップＳ１４０３の処理において生成された部分演算結果を検算結果としてＣＰＵ１４へ送信する（ステップＳ１４０５）。続いて、ＤＳＰ１３は、検算結果としての部分演算結果の生成に用いたセンサーデータを、検算データバッファとして、Ｍ個に分割して保存すると共に（ステップＳ１４０６）、変数ｉに“Ｍ”をセットする（ステップＳ１４０７）。
　その後、ＤＳＰ１３は、受信されたセンサーデータに対し所定の演算処理の後半部分の処理を施し、演算結果を生成する（ステップＳ１４０８）。次に、ＤＳＰ１３は、演算結果をＣＰＵ１４へ送信する。
　次に、ＤＳＰ１３は、変数ｉが０より大きいか否かを判定する（ステップＳ１４１０）。この判定において、変数ｉが０以下であると判定された場合（ステップＳ１４１０：Ｎｏ）、ステップＳ１４０２からの処理が繰り返される。
　他方、変数ｉが０より大きいと判定された場合（ステップＳ１４１０：Ｙｅｓ）、ＤＳＰ１３は、検算データバッファのうち変数ｉの値に対応するデータをＣＰＵ１４へ送信し（ステップＳ１４１１）、変数ｉをディクリメントする（ステップＳ１４１２）。その後、ステップＳ１４０２からの処理が繰り返される。
　ＣＰＵ１４の伝送処理
　第６実施例に係るＣＰＵ１４の伝送処理部は、図１０に示す処理と同様の処理を行う。即ち、ＣＰＵ１４の伝送処理部は、ＤＳＰ１３からの演算結果又は検算結果を受信するまでは待機状態となっている（ステップＳ６０１）。データが受信された場合、ＣＰＵ１４の伝送処理部は、受信されたデータの種類を判定する（ステップＳ６０２）。この判定において、演算結果であると判定された場合、ＣＰＵ１４の伝送処理部は、演算結果を測定結果として制御装置２０に送信する（ステップＳ３０２）。その後、ステップＳ６０１からの処理が繰り返される。
　他方、ステップＳ６０２の判定において、検算結果であると判定された場合、ＣＰＵ１４の伝送処理部は、検算結果をＤＳＰ検算結果として、例えばメモリ等に一時的に保存する（ステップＳ６０３）。その後、ステップＳ６０１からの処理が繰り返される。
　ＣＰＵ１４の検算処理
　図２７において、ＣＰＵ１４の検算処理部は、検算要求を示す信号をＤＳＰ１３に送信する（ステップＳ１５０１）。その後、ＣＰＵ１４の検算処理部は、ＤＳＰ１３からセンサーデータを受信するまでは待機状態となる（ステップＳ１５０２）。
　センサーデータが受信された場合、ＣＰＵ１４の検算処理部は、分割されたセンサーデータの全てを受信したか否かを判定する（ステップＳ１５０３）。この判定において、分割されたセンサーデータを全て受信していないと判定された場合（ステップＳ１５０３：Ｎｏ）、上記ステップＳ１５０２からの処理が繰り返される。
　他方、ステップＳ１５０３の判定において、分割されたセンサーデータの全てを受信したと判定された場合（ステップＳ１５０３：Ｙｅｓ）、ＣＰＵ１４は、該受信されたセンサーデータに対し、ＤＳＰ１３がセンサーデータに対して施す所定の演算処理の前半部分の処理と同じ演算処理を施してＣＰＵ検算結果を生成する（ステップＳ１５０４）。
　次に、ＣＰＵ１４の検算処理部は、ＤＳＰ検算結果が保存されているか否かを判定する（ステップＳ１５０５）。この判定において、ＤＳＰ検算結果が保存されていないと判定された場合（ステップＳ１５０５：Ｎｏ）、ステップＳ１５０１の処理が行われる。
　他方、ステップＳ１５０５の判定において、ＤＳＰ検算結果が保存されていると判定された場合（ステップＳ１５０５：Ｙｅｓ）、ＣＰＵ１４の検算処理部は、ＤＳＰ検算結果とＣＰＵ検算結果とを一つのデータとして制御装置２０に送信する（ステップＳ１５０６）。その後、ステップＳ１５０１の処理が行われる。
　制御装置の動作
　第６実施例に係る制御装置２０は、図１２に示す処理と同様の処理を行う。即ち、図１２において、ステップＳ４０２の判定において、測定結果であると判定された場合、制御装置２０は、測定結果に基づいて測定システムを制御する（ステップＳ４０５）。その後、ステップＳ４０１に戻る。
　他方、ステップＳ４０２の判定において、検算結果であると判定された場合、制御装置２０は、ＤＳＰ検算結果とＣＰＵ検算結果とが不一致であるか否かを判定する（ステップＳ７０１）。この判定において、不一致ではないと判定された場合（即ち、ＤＳＰ検算結果とＣＰＵ検算結果とが一致している場合）（ステップＳ７０１：Ｎｏ）、測定システムは正常であるので、ステップＳ４０１に戻る。
　他方、ステップＳ７０１の判定において、不一致であると判定された場合（ステップＳ７０１：Ｙｅｓ）、制御装置２０は、故障判定処理を行う（ステップＳ４０９）。
　＜第７実施例＞
　測定システムに係る第７実施例について図２８乃至図３０を参照して説明する。第７実施例では、ＤＳＰ１３及びＣＰＵ１４の処理の一部が異なる以外は、上述した第５実施例と同様である。よって、第７実施例について、第５実施例と重複する説明を適宜省略すると共に、図面上における共通箇所には同一符号を付して示し、基本的に異なる点についてのみ図２８乃至図３０を参照して説明する。
　ＤＳＰ１３及びＣＰＵ１４各々から出力されるデータについて、図２８を参照して説明する。図２８の網かけの「演算Ａ」は、ＤＳＰ１３を介してＣＰＵ１４へ送信されたセンサーデータ（図２８の網かけの“データ”）に対し演算Ａを施した結果に検算フラグが付与されたものである。網かけの「演算Ａ」、「演算Ｂ」及び「測定結果」各々は、第５実施例における「ＣＰＵ１４による検算結果」である。
　ＤＳＰ１３は、受信したセンサーデータのうちＣＰＵ１４へ送信したセンサーデータについての演算Ａの結果（例えば、演算Ａｉ）に検算フラグを付与してＣＰＵ１４に送信する。ＣＰＵ１４の検算処理部は、ＤＳＰ１３を介して取得したセンサーデータに対し演算Ａを施した結果と、ＤＳＰ１３からの演算Ａの結果とを、一つのデータとして制御装置２０に送信する。
　ＤＳＰ１３は、複数のセンサーデータに対し演算Ａを施した結果（例えば、演算Ａ０、…、演算ＡＭ－１）に基づいて演算Ｂを行った結果（例えば、演算Ｂｉ）と、該演算Ｂに用いられた演算Ａの複数の結果と、をＣＰＵ１４に送信する。ＣＰＵ１４の検算処理部は、ＤＳＰ１３からの演算Ａの複数の結果に基づく演算Ｂの結果（例えば、演算Ｂ）と、ＤＳＰ１３からの演算Ｂの結果とを、一つのデータとして制御装置２０に送信する。
　ＤＳＰ１３は、演算Ｂの複数の結果（例えば、演算Ｂ０、…、演算ＢＮ－１）に基づいて演算Ｃを行った結果（測定結果）と、該演算Ｃに用いられた演算Ｂの複数の結果と、をＣＰＵ１４に送信する。ＣＰＵ１４の検算処理部は、ＤＳＰ１３からの演算Ｂの複数の結果に基づく演算Ｃの結果と、ＤＳＰ１３からの演算Ｃの結果とを、一つのデータとして制御装置２０に送信する。
　（測定システムの動作）
　次に、ＤＳＰ１３及びＣＰＵ１４各々の動作について、図２９及び図３０のフローチャートを参照して説明を加える。
　ＤＳＰ１３の動作
　図２９において、先ず、ＤＳＰ１３は、変数ｊに初期値“０”をセットする（即ち、変数ｊをリセットする）（ステップＳ１６０１）と共に、変数ｉに初期値“０”をセットする（即ち、変数ｉをリセットする）（ステップＳ１６０２）。ＤＳＰ１３は、Ａ／Ｄ部１２からのセンサーデータを受信するまでは待機状態となっている（ステップＳ１６０３）。センサーデータが受信された場合、ＤＳＰ１３は、センサーデータに対し演算Ａを施し、例えば演算Ａ１を生成する（ステップＳ１６０４）。
　次に、ＤＳＰ１３は、ＣＰＵ１４から検算Ａ要求があるか否か（即ち、検算Ａ要求を示す信号を受信したか否か）を判定する（ステップＳ１６０５）。この判定において、検算Ａ要求がないと判定された場合（ステップＳ１６０５：Ｎｏ）、後述するステップＳ１６０７の処理が行われる。他方、この判定において、検算Ａ要求があると判定された場合（ステップＳ１６０５：Ｙｅｓ）、ＤＳＰ１３は、ステップＳ１６０４の処理において生成された演算Ａの結果と、該演算Ａに用いられたセンサーデータとを、検算Ａ用として、ＣＰＵ１４に送信する（ステップＳ１６０６）。
　その後、ＤＳＰ１３は、変数ｉが定数Ｍ（Ｍは自然数）未満であることを条件に、変数ｉをインクリメントして（ステップＳ１６０７）、ステップＳ１６０３以降の処理を繰り返し行う。
　変数ｉが定数Ｍ以上となった場合（即ち、ステップＳ１６０３及びＳ１６０４の処理が繰り返し行われることにより、演算Ａの結果が複数生成された後）、ＤＳＰ１３は、演算Ａの複数の結果（例えば、演算Ａ０～演算ＡＭ－１）に基づく演算Ｂにより、例えば演算Ｂｉを生成する（ステップＳ１６０８）。
　次に、ＤＳＰ１３は、ＣＰＵ１４から検算Ｂ要求があるか否か（即ち、検算Ｂ要求を示す信号を受信したか否か）を判定する（ステップＳ１６０９）。この判定において、検算Ｂ要求がないと判定された場合（ステップＳ１６０９：Ｎｏ）、後述するステップＳ１６１１の処理が行われる。他方、この判定において、検算Ｂ要求があると判定された場合（ステップＳ１６０９：Ｙｅｓ）、ＤＳＰ１３は、ステップＳ１６０８の処理において生成された演算Ｂの結果と、該演算Ｂに用いられた演算Ａの複数の結果とを、検算Ｂ用として、ＣＰＵ１４に送信する（ステップＳ１６１０）。
　その後、ＤＳＰ１３は、変数ｊが定数Ｎ（Ｎは自然数）未満であることを条件に、変数ｊをインクリメントして（ステップＳ１６１１）、ステップＳ１６０２以降の処理を繰り返し行う。
　変数ｊが定数Ｎ以上となった場合（即ち、ステップＳ１６０２～Ｓ１６０８の処理が繰り返し行われることにより、演算Ｂの結果が複数生成された後）、ＤＳＰ１３は、演算Ｂの複数の結果（例えば、演算Ｂ０～演算ＢＮ－１）に基づく演算Ｃにより測定結果を生成する（ステップＳ１６１２）。
　次に、ＤＳＰ１３は、ＣＰＵ１４から検算Ｃ要求があるか否か（即ち、検算Ｃ要求を示す信号を受信したか否か）を判定する（ステップＳ１６１３）。この判定において、検算Ｃ要求がないと判定された場合（ステップＳ１６１３：Ｎｏ）、後述するステップＳ１６１５の処理が行われる。他方、この判定において、検算Ｃ要求があると判定された場合（ステップＳ１６１３：Ｙｅｓ）、ＤＳＰ１３は、ステップＳ１６１２の処理において生成された演算Ｃの結果と、該演算Ｃに用いられた演算Ｂの複数の結果とを、検算Ｃ用として、ＣＰＵ１４に送信する（ステップＳ１６１４）。
　その後、ＤＳＰ１３は、ステップＳ１６１２の処理において生成された演算Ｃの結果を、測定結果として、ＣＰＵ１４に送信する（ステップＳ１６１５）。
　ＣＰＵ１４の伝送処理
　第７実施例に係るＣＰＵ１４の伝送処理部は、図５に示す処理と同様の処理を行う。即ち、ＣＰＵ１４の伝送処理部は、ＤＳＰ１３からの演算結果を受信するまでは待機状態となっている（ステップＳ３０１）。演算結果が受信された場合、ＣＰＵ１４の伝送処理部は、演算結果を測定結果として、制御装置２０に送信する（ステップＳ３０２）。その後、ステップＳ３０１からの処理が繰り返される。
　ＣＰＵ１４の検算処理
　図３０において、ＣＰＵ１４の検算処理部は、先ず、パラメータとしてのＳＴＥＰを“Ａ”とする（即ち、初期化する）（ステップＳ１７０１）。次に、ＣＰＵ１４の検算処理部は、現在のＳＴＥＰが何であるかを判定する（ステップＳ１７０２）。この判定において、現在のＳＴＥＰが“Ａ”であると判定された場合、ステップＳ１７０３～Ｓ１７０７の処理が行われ、現在のＳＴＥＰが“Ｂ”であると判定された場合、ステップＳ１７０８～Ｓ１７１２の処理が行われ、現在のＳＴＥＰが“Ｃ”であると判定された場合、ステップＳ１７１３～Ｓ１７１７の処理が行われる。
　現在のＳＴＥＰが“Ａ”である場合、ＣＰＵ１４の検算処理部は、検算Ａ要求を示す信号をＤＳＰ１３に送信する（ステップＳ１７０３）。その後、ＣＰＵ１４の検算処理部は、ＤＳＰ１３から検算Ａ用のデータを受信するまでは待機状態となる（ステップＳ１７０４）。
　検算Ａ用のデータが受信された場合、ＣＰＵ１４の検算処理部は、該受信された検算Ａ用のデータに含まれるセンサーデータに対し演算Ａを施して、例えば演算Ａ１を生成する（ステップＳ１７０５）。
　次に、ＣＰＵ１４の検算処理部は、ステップＳ１７０５の処理における演算Ａの結果と、検算Ａ用のデータに含まれるＤＳＰ１３による演算Ａの結果とを一つのデータとして制御装置２０に送信し（ステップＳ１７０６）、ＳＴＥＰを“Ｂ”とする（ステップＳ１７０７）。
　現在のＳＴＥＰが“Ｂ”である場合、ＣＰＵ１４の検算処理部は、検算Ｂ要求を示す信号をＤＳＰ１３に送信する（ステップＳ１７０８）。その後、ＣＰＵ１４の検算処理部は、ＤＳＰ１３から、検算Ｂ用のデータを受信するまでは待機状態となる（ステップＳ１７０９）。検算Ｂ用のデータが受信された場合、ＣＰＵ１４の検算処理部は、該受信された検算Ｂ用のデータに含まれるＤＳＰ１３による演算Ａの複数の結果に基づいて、演算Ｂを行い、例えば演算Ｂｉを生成する（ステップＳ１７１０）。
　次に、ＣＰＵ１４の検算処理部は、ステップＳ１７１０の処理における演算Ｂの結果と、検算Ｂ用のデータに含まれる、ＤＳＰ１３による演算Ｂの結果とを一つのデータとして制御装置２０に送信し（ステップＳ１７１１）、ＳＴＥＰを“Ｃ”とする（ステップＳ１７１２）。
　現在のＳＴＥＰが“Ｃ”である場合、ＣＰＵ１４の検算処理部は、検算Ｃ要求を示す信号をＤＳＰ１３に送信する（ステップＳ１７１３）。その後、ＣＰＵ１４の検算処理部は、ＤＳＰ１３から、検算Ｃ用のデータを受信するまでは待機状態となる（ステップＳ１７１４）。検算Ｃ用のデータが受信された場合、ＣＰＵ１４の検算処理部は、該受信された検算Ｃ用のデータに含まれるＤＳＰ１３による演算Ｂの複数の結果に基づいて、演算Ｃを行い、演算結果を生成する（ステップＳ１７１５）。
　次に、ＣＰＵ１４の検算処理部は、ステップＳ１７１５の処理における演算Ｃの結果と、検算Ｃ用のデータに含まれる、ＤＳＰ１３による演算Ｃの結果とを一つのデータとして制御装置２０に送信し（ステップＳ１７１６）、ＳＴＥＰを“Ａ”とする（ステップＳ１７１７）。
　本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う情報処理装置及び方法、コンピュータプログラム並びに記録媒体もまた本発明の技術的範囲に含まれるものである。
　１０、１０ａ…測定装置、１１…センサー部、１２…Ａ／Ｄ部、１３…ＤＳＰ、１４…ＣＰＵ、２０…制御装置、３０…測定対象物

Claims (15)

  1. 　センサーから取得されたセンサー情報に対し第１処理を施し第１情報を生成する第１処理部と、
    　前記第１情報に対し、前記第１処理とは異なる第２処理を施し第２情報を生成する第２処理部と、
    　前記第１情報に対し、前記第２処理の少なくとも一部に対応する処理である第３処理を施し第３情報を生成すると共に、前記第２情報を取得し、前記第２情報及び前記第３情報を出力する第３処理部と、
    　を備えることを特徴とする情報処理装置。
  2. 　前記第１処理部は、前記第１情報のうち、前記第３処理部において前記第３処理が施されるべき第１情報に付加情報を付与することを特徴とする請求項１に記載の情報処理装置。
  3. 　前記第３処理部は、前記付加情報が付与された第１情報のみを前記第１処理部から取得することを特徴とする請求項２に記載の情報処理装置。
  4. 　前記第３処理部は、前記付加情報が付与された第１情報に対する前記第３処理が終了したことを条件に、前記第２処理部を介して、前記第１処理部に前記付加情報の付与を要求することを特徴とする請求項２又は３に記載の情報処理装置。
  5. 　前記第３処理部は、前記第１情報に対し、前記第３処理として前記第２処理を施すことを特徴とする請求項１に記載の情報処理装置。
  6. 　前記第２処理部は、前記付加情報が付与された第１情報に対し前記第２処理を施し前記第２情報を生成すると共に、前記付加情報が付与された第１情報に対し前記第２処理の一の部分の処理を施し第４情報を生成し、
    　前記第３処理部は、前記付加情報が付与された第１情報に対し、前記第３処理として前記第２処理の前記一の部分の処理を施し前記第３情報を生成すると共に、前記第２情報に加えて前記第４情報を取得し、前記第２情報、前記第４情報及び前記第３情報を出力する
    　ことを特徴とする請求項２に記載の情報処理装置。
  7. 　前記第２処理部は、
    　時間的に連続する複数の前記第１情報各々に対し前記第２処理の第１部分の処理を施して、前記連続する複数の第１情報に夫々対応して連続する複数の第１部分情報を生成し、
    　前記連続する複数の第１部分情報のうち一部の連続する複数の第１部分情報に対し、前記第１部分の処理とは異なる前記第２処理の第２部分の処理を施して、第２部分情報を生成し、
    　前記第３処理部は、
    　前記付加情報が付与された第１情報に対し、前記第３処理の一部として前記第２処理の前記第１部分の処理を施して、前記第３情報の一部として第３部分情報を生成し、
    　前記複数の第１部分情報を取得し、前記複数の第１部分情報のうち前記付加情報が付与された第１情報に対応する第１部分情報と、前記第３部分情報とを出力し、
    　前記第３部分情報と、前記一部の連続する複数の第１部分情報のうち前記付加情報が付与された第１情報に対応する第１部分情報を除く複数の第１部分情報とに対し、前記第３処理の他の部分として前記第２処理の前記第２部分の処理を施して、前記第３情報の他の部分として第４部分情報を生成し、
    　前記第２部分情報を取得し、前記第２部分情報及び前記第４部分情報を出力する
    　ことを特徴とする請求項２に記載の情報処理装置。
  8. 　前記第２処理部は、
    　時間的に連続する複数の前記第１情報各々に対し前記第２処理の第１部分の処理を施して、前記連続する複数の第１情報に夫々対応して連続する複数の第１部分情報を生成し、
    　前記連続する複数の第１部分情報のうち一部の連続する複数の第１部分情報に対し、前記第１部分の処理とは異なる前記第２処理の第２部分の処理を施して、第２部分情報を生成し、
    　前記第３処理部は、
    　前記一部の連続する複数の第１部分情報を取得し、前記取得された複数の第１部分情報に対し、前記第３処理の一部として前記第２処理の前記第２部分の処理を施して、前記第３情報の一部として第５部分情報を生成し、
    　前記第２部分情報を取得し、前記第２部分情報及び前記第５部分情報を出力し、
    　前記第２処理部は、前記第３処理部から要求があった場合に、前記一部の連続する複数の第１部分情報を、前記第３処理部に出力する
    　ことを特徴とする請求項１に記載の情報処理装置。
  9. 　第１処理部、第２処理部及び第３処理部を備える情報処理装置における情報処理方法であって、
    　前記第１処理部が、センサーから取得されたセンサー情報に対し第１処理を施し第１情報を生成する工程と、
    　前記第２処理部が、前記第１情報に対し、前記第１処理とは異なる第２処理を施し第２情報を生成する工程と、
    　前記第３処理部が、前記第１情報に対し、前記第２処理の少なくとも一部に対応する処理である第３処理を施し第３情報を生成する工程と、
    　前記第３処理部が、前記第２情報を取得し、前記第２情報及び前記第３情報を出力する工程と、
    　を含むことを特徴とする情報処理方法。
  10. 　情報処理装置に搭載されたコンピュータを、
    　センサーから取得されたセンサー情報に対し第１処理を施し第１情報を生成する第１処理部と、
    　前記第１情報に対し、前記第１処理とは異なる第２処理を施し第２情報を生成する第２処理部と、
    　前記第１情報に対し、前記第２処理の少なくとも一部に対応する処理である第３処理を施し第３情報を生成すると共に、前記第２情報を取得し、前記第２情報及び前記第３情報を出力する第３処理部と、
    　として機能させることを特徴とするコンピュータプログラム。
  11. 　請求項１０に記載のコンピュータプログラムが記録されていることを特徴とする記録媒体。
  12. 　センサーからセンサー情報を取得する第１処理部と、
    　第２処理部と、
    　第３処理部と、
    　前記第１処理部、前記第２処理部及び前記第３処理部を介する第１信号経路と、
    　前記第２処理部を介さずに、前記第１処理部及び前記第３処理部を介する第２信号経路と、
    　を備え、
    　前記第３処理部は、（ｉ）前記第２処理部で処理された信号を前記第１信号経路により取得すると共に、（ｉｉ）前記第１処理部で処理された信号を前記第２信号経路により取得し、前記第２処理部での処理の少なくとも一部を模擬する
    　ことを特徴とする情報処理装置。
  13. 　前記第３処理部は、前記第２処理部を介して、前記第１情報を取得することを特徴とする請求項１に記載の情報処理装置。
  14. 　前記第２処理部は、前記第１情報のうち、前記第３処理部において前記第３処理が施されるべき第１情報に対し前記第２処理を施すことにより生成された第２情報に、付加情報を付与することを特徴とする請求項１に記載の情報処理装置。
  15. 　前記第２処理部は、前記第３処理部に出力すべき第１情報を複数の第６部分情報に分割し、前記複数の第６部分情報を、前記第３処理部に出力することを特徴とする請求項１に記載の情報処理装置。
PCT/JP2017/009558 2017-03-09 2017-03-09 情報処理装置及び方法、コンピュータプログラム並びに記録媒体 Ceased WO2018163371A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2017/009558 WO2018163371A1 (ja) 2017-03-09 2017-03-09 情報処理装置及び方法、コンピュータプログラム並びに記録媒体
EP17900036.9A EP3594815A4 (en) 2017-03-09 2017-03-09 INFORMATION PROCESSING DEVICE, INFORMATION PROCESSING METHOD, COMPUTER PROGRAM AND RECORDING MEDIUM
JP2019504239A JP6906603B2 (ja) 2017-03-09 2017-03-09 情報処理装置及び方法、コンピュータプログラム並びに記録媒体
US16/492,339 US11080119B2 (en) 2017-03-09 2017-03-09 Information processing with failure detection, apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/009558 WO2018163371A1 (ja) 2017-03-09 2017-03-09 情報処理装置及び方法、コンピュータプログラム並びに記録媒体

Publications (1)

Publication Number Publication Date
WO2018163371A1 true WO2018163371A1 (ja) 2018-09-13

Family

ID=63448072

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/009558 Ceased WO2018163371A1 (ja) 2017-03-09 2017-03-09 情報処理装置及び方法、コンピュータプログラム並びに記録媒体

Country Status (4)

Country Link
US (1) US11080119B2 (ja)
EP (1) EP3594815A4 (ja)
JP (1) JP6906603B2 (ja)
WO (1) WO2018163371A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01280839A (ja) * 1987-12-04 1989-11-13 Hitachi Ltd 半導体集積回路装置
JP2002247012A (ja) * 2001-02-15 2002-08-30 Nippon Signal Co Ltd:The バス照合回路
WO2004057313A1 (en) 2002-12-20 2004-07-08 Optoq Ab Method and device for measurements in blood
JP2006228002A (ja) 2005-02-18 2006-08-31 Japan Aviation Electronics Industry Ltd 故障検知機能付き二重系システム
JP2011128821A (ja) * 2009-12-17 2011-06-30 Yokogawa Electric Corp 二重化フィールド機器
WO2012120578A1 (ja) * 2011-03-10 2012-09-13 三菱電機株式会社 冗長化装置
WO2013153664A1 (ja) 2012-04-13 2013-10-17 パイオニア株式会社 流体評価装置及び方法
JP2016085162A (ja) * 2014-10-28 2016-05-19 株式会社日立製作所 半導体集積回路、半導体集積回路の故障検出方法および電子装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043990A (en) 1987-12-04 1991-08-27 Hitachi, Ltd. Semiconductor integrated circuit device
AU625293B2 (en) * 1988-12-09 1992-07-09 Tandem Computers Incorporated Synchronization of fault-tolerant computer system having multiple processors
CA2059143C (en) * 1991-01-25 2000-05-16 Takeshi Miyao Processing unit for a computer and a computer system incorporating such a processing unit
DE10361465A1 (de) * 2003-12-23 2005-08-11 Endress + Hauser Gmbh + Co. Kg Prozessmessgerät mit erweiterter Hardwarefehlererkennung
JP4487640B2 (ja) * 2004-06-01 2010-06-23 ソニー株式会社 撮像装置
US8897864B2 (en) * 2005-09-15 2014-11-25 Citizen Holdings Co., Ltd. Heart rate meter and method for removing noise of heart beat waveform
GB2555627B (en) * 2016-11-04 2019-02-20 Advanced Risc Mach Ltd Error detection
GB2559122B (en) * 2017-01-24 2020-03-11 Advanced Risc Mach Ltd Error detection using vector processing circuitry
JP7217153B2 (ja) * 2019-01-10 2023-02-02 富士通株式会社 情報処理装置、時刻同期方法、及び時刻同期プログラム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01280839A (ja) * 1987-12-04 1989-11-13 Hitachi Ltd 半導体集積回路装置
JP2002247012A (ja) * 2001-02-15 2002-08-30 Nippon Signal Co Ltd:The バス照合回路
WO2004057313A1 (en) 2002-12-20 2004-07-08 Optoq Ab Method and device for measurements in blood
JP2006228002A (ja) 2005-02-18 2006-08-31 Japan Aviation Electronics Industry Ltd 故障検知機能付き二重系システム
JP2011128821A (ja) * 2009-12-17 2011-06-30 Yokogawa Electric Corp 二重化フィールド機器
WO2012120578A1 (ja) * 2011-03-10 2012-09-13 三菱電機株式会社 冗長化装置
WO2013153664A1 (ja) 2012-04-13 2013-10-17 パイオニア株式会社 流体評価装置及び方法
JP2016085162A (ja) * 2014-10-28 2016-05-19 株式会社日立製作所 半導体集積回路、半導体集積回路の故障検出方法および電子装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3594815A4 *

Also Published As

Publication number Publication date
EP3594815A4 (en) 2021-03-24
JP6906603B2 (ja) 2021-07-21
JPWO2018163371A1 (ja) 2020-01-09
US20210133016A1 (en) 2021-05-06
US11080119B2 (en) 2021-08-03
EP3594815A1 (en) 2020-01-15

Similar Documents

Publication Publication Date Title
EP3102963B1 (en) Mapping positions of devices using audio
CA2990840C (en) Pps tagging of acoustic sample data
CY1125246T1 (el) Συστημα και μεθοδος για τη λειτουργια ενος ηλεκτροχημικου αισθητηρα αναλυτη
US20160131746A1 (en) System and method for testing operability of a lens and selected transducer elements of an acoustic probe
JP2013174563A (ja) 光ファイバセンサシステム
NO20100342L (no) Teknikk og system for a behandle et seismisk signal for a bestemme en attributt ved et geologisk lag
WO2012049613A3 (en) Device, method and system of testing financial derivative instruments
SA521430578B1 (ar) السرعة الخطية المكافئة لالتقاط وصول أول لانكسار زلزالي
WO2019185520A3 (de) Sensoranordnung für ein fahrzeug
CA2858306C (en) An ultrasound imaging system, and a processing device used inside said ultrasound imaging system
CN115347972A (zh) 声呐时钟同步方法、装置、设备及存储介质
Pierleoni et al. A cloud-IoT architecture for latency-aware localization in earthquake early warning
JP6906603B2 (ja) 情報処理装置及び方法、コンピュータプログラム並びに記録媒体
JP7224882B2 (ja) センサシステム、センサシステムの制御方法、及び制御装置
US11226217B2 (en) Field device, system, and waveform data output method
CN110988840B (zh) 飞行时间的获取方法、装置及电子设备
US20220358953A1 (en) Sound model generation device, sound model generation method, and recording medium
Szymoniak et al. Overview of Modern Technologies for Acquiring and Analysing Acoustic Information Based on AI and IoT
US20130246684A1 (en) System and method for communicating with a plurality of devices
CN114440888B (zh) 基于序列分组滑动窗口的室内定位方法及装置
CN116295552B (zh) 光栅阵列传感网络及分布式传感信息的获取方法
CN117309180B (zh) 光纤测温系统、方法、装置、计算机设备
Jirka et al. SWE-based observation data delivery from the instrument to the user-sensor web technology in the NeXOS project
FR3100915B1 (fr) Système d’entrainement à une mission d’aéronef en vol et méthode d’entrainement associée
JP6464300B1 (ja) 処理ユニット、リアルタイムシステムおよび処理プログラム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17900036

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019504239

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2017900036

Country of ref document: EP

Effective date: 20191009