[go: up one dir, main page]

WO2017129687A1 - Assemblage comprenant des moyens d'interconnexion mixtes comportant des elements intermediaires d'interconnexion et des joints frittes metalliques et procede de fabrication - Google Patents

Assemblage comprenant des moyens d'interconnexion mixtes comportant des elements intermediaires d'interconnexion et des joints frittes metalliques et procede de fabrication Download PDF

Info

Publication number
WO2017129687A1
WO2017129687A1 PCT/EP2017/051667 EP2017051667W WO2017129687A1 WO 2017129687 A1 WO2017129687 A1 WO 2017129687A1 EP 2017051667 W EP2017051667 W EP 2017051667W WO 2017129687 A1 WO2017129687 A1 WO 2017129687A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal
interconnection
elements
connection pad
assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2017/051667
Other languages
English (en)
Inventor
Rabih KHAZAKA
Benoît THOLLIN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to EP17701352.1A priority Critical patent/EP3408863A1/fr
Priority to US16/072,867 priority patent/US11011490B2/en
Publication of WO2017129687A1 publication Critical patent/WO2017129687A1/fr
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/11312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/81204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81208—Compression bonding applying unidirectional static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Definitions

  • Assembly comprising mixed interconnect means having interconnect intermediate elements and metal sintered joints and method of manufacture
  • the field of the invention is that of the 3D semiconductor assembly comprising electrical interconnections.
  • 3D assembly solutions are of great interest for various applications in microelectronics and power electronics.
  • the connectivity between the chip and the circuit can be achieved by various techniques and in particular by wired wiring commonly referred to as “wire bonding", by ribbons or by the type of report technology "Flip Chip”.
  • Microcable wiring is the oldest and most common technology in the microelectronics industry for interconnecting a "chip” circuit with its environment (housing, circuit board, hybrid circuit). .), it may be "Wedge bonding” or "Bail bonding”:
  • a wire usually aluminum is brought by the tool (called stylus or needle), then applied to the weld pad.
  • the connection between the wire and the zone to be connected is effected by combining pressure and ultrasonic vibration. This is a “cold” weld. It is the ultrasonic energy that causes a softening of the wire similar to the effect obtained by a rise in temperature.
  • the wire is then guided by the tool on the second stud and a weld is performed;
  • a gold wire passes through a heated capillary (100 to 200 ° C.).
  • the ball formed at the outlet of the capillary (by the discharge of a capacitor or by a flame of hydrogen) is soldered to an output terminal of the circuit.
  • the capillary is then moved to perform the second weld.
  • the wire is torn off by the capillary, a new ball is reformed and a new connection can be made.
  • connection pads commonly called by the man of the 'pad' art located on the circuit or on the electronic component then to align the component and the circuit to match each circuit pad to the semiconductor pad.
  • the circuit and the substrate are brought into contact and a brazing process is performed to ensure electrical and mechanical contact between the semiconductor and the substrate.
  • This technique is not practical for all applications and may have several disadvantages such as the need for specific metal layers on the pads to be connected involving additional processes and therefore high costs, the need for a temperature at least equal to that fusion of the solder, and the difficulty of making up a difference of several m or several tens of meters in height that may be present on certain components.
  • the brazing process induces a risk of non-negligible short circuit when the distances between electrodes are low following the flow of the solder during its fusion.
  • Nanoparticle paste for interconnect and method of use. It consists of replacing the connection commonly referred to as “soldering bump” of the soldering "bump” technique by a nanoparticle paste (Ag, Au or Cu) to be sintered.
  • This technology also has disadvantages such as the need for a suitable metallization of the pads (Au or Ag but not compatible with the AI very often used as finishing chips).
  • a second disadvantage of this technique is the low joint height (generally 10 microns) which can limit the thermomechanical reliability of the joints as well as the choice of underfills (encapsulating materials) which must fill the gaps (most often by capillarity).
  • a metal ball is attached to the stud by using thermosonic or thermo-compression techniques.
  • the wire is cut just after the ball forming the form of "stud bump” still called intermediate interconnect element.
  • the "stud bumps” formed on the connection pad of the semiconductor or on that of the circuit are attached to the other connection pad by thermo-compression.
  • a disadvantage of this technique is the possibility of adhesion problems between the metallization and the "stud bump" during the thermo-compression due to the absence or the small thickness of the metal layer required.
  • the present invention aims to solve one or more of the disadvantages of the various techniques mentioned above. It consists in producing mixed electrical and mechanical interconnections comprising so-called intermediate interconnection elements that may correspond, for example, to "stud bumps" combined with sintered joints obtained for example from paste or film of microparticles or metal nanoparticles. More specifically, the present invention relates to an assembly comprising:
  • At least one first element comprising at least one first electrical connection pad
  • At least one second element comprising at least a second electrical connection pad or a surface metallization; electrical and mechanical interconnection means;
  • the melting temperature of said first interconnecting metal intermediate element being greater than the sintering temperature of said microparticles or said metal nanoparticles.
  • One of the advantages of the present invention lies in the fact that the intermediate interconnection elements are previously defined, and have a temperature resistance which is not impaired by the sintering of the microparticles or metal nanoparticles, making it possible to carry out interconnections of heterogeneous stacked elements that provide the desired features.
  • the assembly further comprises at least a second intermediate metallic interconnection element, on the surface of at least a second electrical connection pad.
  • At least one of the elements comprises a semiconductor component.
  • At least one of the elements comprises an electronic circuit.
  • the configuration of the assembly of the present invention is particularly well suited to compensate for heights (also called thicknesses) for example in the context of chip (s) reported (s) to a connection circuit in said assembly.
  • At least one component on the surface of said second element at least one first stack comprising at least one alternation of several intermediate metal interconnection elements and sintered joints;
  • At least one second stack in contact with said component comprising at least one metallic intermediate interconnection element and at least one sintered joint;
  • the number of metal intermediate elements in said second stack being smaller than the number of interconnecting metal intermediate elements in said first stack.
  • the number of interconnecting metal intermediate elements in contact with a connection pad varies along the thickness of the electrical and mechanical interconnection means.
  • the size of the interconnecting metal intermediate elements varies along the thickness of the electrical and mechanical interconnection means.
  • the assembly of the present invention can thus also comprise several components that can have different heights and whose height variations can be compensated by numbers of interconnect metal intermediate elements and different numbers of joints.
  • At least one of the elements is a ceramic substrate that may be Al 2 0 3 or Si 3 N 4 or AlN and may comprise at least one metal layer on one of its faces .
  • the at least first connection pad and / or the at least second connection pad is (are) silver or gold or copper.
  • the at least second connection pad is made of aluminum, the at least first connection pad being made of silver or gold or copper. Indeed, this allows the realization of the necessary sintering operation that can not be performed on an aluminum connection pad.
  • an assembly comprising at least a first interconnecting metal intermediate element and at least a second interconnecting metal intermediate element, thus isolating at least one first connection pad of at least one sintered seal and at least one a second connection pad of said sintered joint, it is possible to have aluminum connection pads at at least one of the two elements.
  • the assembly may thus comprise at least one second aluminum connection pad, and / or at least one first aluminum connection pad.
  • the interconnecting metal intermediate element is a pressed metal ball.
  • the sintered seal is made of silver or gold or copper or metal alloy comprising two of the aforementioned metals.
  • the sintered seal has a thickness of the order of a few microns, which can be between 1 micron and several tens of microns.
  • the metal intermediate interconnect element has a thickness of the order of several tens of microns, which can be between 10 microns and 100 microns.
  • the assembly comprising a plurality of interconnecting metal intermediate elements, at least a part of the interconnections comprising said joints and said interconnecting metal intermediate elements have different heights of joints and / or elements of interconnection. interconnection.
  • the invention also relates to a method for manufacturing an assembly comprising:
  • At least one first element comprising at least one first electrical connection pad
  • At least one second element comprising at least a second electrical connection pad
  • electrical and mechanical interconnection means comprising at least a first intermediate element interconnection metal, said method comprising the following steps:
  • the melting temperature of said first intermediate metal interconnect element being greater than the sintering temperature of said microparticles or metal nanoparticles.
  • the method further comprises producing at least a second intermediate metallic interconnection element on at least one second connection pad.
  • the method comprises the production of at least one metallic intermediate interconnection element on the surface of at least one sintered joint previously made.
  • connection stacks may comprise alternating sintered seals and metal intermediate elements, the number of which varies to compensate for the thickness of the component in the assembly, with respect to the interconnections consisting of sintered joints and intermediate elements. metal.
  • the number of interconnecting metal elements in contact with a sintered joint varies along the thickness of said electrical and mechanical interconnection means.
  • the size of the interconnecting metal intermediate elements in contact with a sintered joint varies along the thickness of said electrical and mechanical interconnection means.
  • the sintering operation is carried out at a low pressure of less than or equal to 100 g / cm 2 .
  • the method further comprises the application of a first pressure on at least said first intermediate metallic interconnection element, before the sintering operation.
  • the metallic intermediate interconnect element is formed on the surface of at least one electrical connection pad, from a wire forming a metal ball made integral with said electrical connection pad by a thermosonic technique or by thermocompression.
  • the intermediate element is a metal abutment
  • said metallic abutment (which may be made of copper) may be produced according to conventional microelectronics methods using resin photolithography and electro-deposition of copper for to form metal pillars on substrates.
  • the cutting of the substrate to have single pieces (chips) can be done generally after obtaining the pillars.
  • the sintering operation is carried out at a second pressure lower than said first pressure.
  • the method comprises the following steps:
  • the method comprises heating and pressing of said first metallic intermediate element interconnection device contacted with a dry film of microparticles or metal nanoparticles which may be on the surface of a flexible support, leading to the penetration of a portion of said first intermediate element in said metal dry film, to the breaking of said film and forming at least one metal dry film element of microparticles or nanoparticles on the surface of at least said intermediate interconnection element.
  • the invention also relates to an assembly obtained according to the manufacturing method of the invention.
  • FIGS. 1a to 1f illustrate the main steps of a first example of a method of manufacturing an assembly according to the invention
  • FIGS. 2a to 2f illustrate the main steps of a second exemplary method of manufacturing a second assembly variant according to the invention, comprising second intermediate interconnection elements;
  • FIGS. 3a to 3f illustrate the main steps of a third example of a method of manufacturing an assembly according to the invention using a dry film of metal nanoparticles
  • FIGS. 4a to 4e illustrate an example of a method with the production of metal pillars
  • FIGS. 5a and 5b illustrate an assembly example of the invention comprising a stack of alternating intermediate elements and sintered joints making it possible to compensate the height of a chip in an assembly;
  • FIGS. 6a to 6h illustrate the steps of an exemplary method of the invention making it possible to produce the assembly example illustrated in FIGS. 5b;
  • FIG. 7 illustrates a variant of assembly example comprising a stack of several intermediate elements and of several sintered joints;
  • FIGS. 9a to 9h illustrate the steps of an exemplary method of the invention making it possible to produce an assembly example comprising different numbers of interconnecting metal intermediate elements, along the stacks: metal intermediate elements of FIG. interconnection / sintered joint;
  • FIGS. 10a and 10b illustrate the electrical characteristics of a Gallium nitride HEMT component assembled in "flip chip" on a DBC type circuit.
  • the present invention relates to an assembly and a method of manufacturing an assembly for making electrical interconnections that can operate at temperatures above 300 ° C with a process temperature profile of less than 250 ° C and very low pressures ⁇ 100 g / cm 2 .
  • the intermediate electrical connection element can typically be an element corresponding to a "stup bump", on a connection pad of a first element that can typically be a circuit or on the connection pad of a second element that can typically comprise a or a plurality of semiconductor components or both, the intermediate element being obtainable by thermosonic or thermo-compression technique.
  • a pressure can then be applied on the intermediate element of connection type "stud bump" to deform and in the case of several intermediate interconnection elements to standardize their height.
  • the intermediate interconnection elements may be covered by the paste of microparticles or metal nanoparticles by dispensing (controlled quantity without the use of masks).
  • the pads of the semiconductors are aligned with the corresponding circuit pads and a low pressure ( ⁇ 100 g / cm 2 ) is applied to ensure contact between the pads. A temperature cycle for sintering the nanoparticle paste is then applied.
  • a height of the joint adjustable by the "stud bumps" and the dough allows use of a wider variety of encapsulating materials because of the simplicity of filling voids with higher heights (encapsulant having larger viscosities and loaded with larger particles) and minimization of thermomechanical stresses);
  • thermosonics From a first element of the DBC substrate type, 100 comprising a ceramic substrate 1 1, and a lower metal layer 10 and connection pads 12, intermediate interconnection elements 13 are produced by thermosonics.
  • connection pads are made with a Ni / Au topcoat (2m / 50nm).
  • the diameter of the Au wire used is 38 m.
  • the minimum size of the connection pads 12 on which the intermediate interconnection elements will be made must preferably be at least 2 times greater than the diameter of the bonding wires.
  • a matrix of 7x7 intermediate interconnection elements is made with a distance of 300 m between two consecutive interconnecting intermediate elements.
  • Bonding conditions substrate temperature, power and ultrasound time, applied pressure
  • the height of the intermediate interconnect elements is standardized by applying a force of 100g / interconnection intermediate element by a flat and rigid surface (glass or silicon). This force is sufficient to deform the intermediate interconnection elements and to obtain an interconnect intermediate element height of 40 m.
  • the diameter of the intermediate interconnect element pressed is about 120 m.
  • a paste of silver nanoparticles is used to attach the interconnect intermediate elements made on the DBC circuit to the finishing metal of the chip corresponding to the second element to be assembled (the finishing metal may typically be gold).
  • a controlled quantity of the nanoparticle paste 14 is deposited on the interconnection intermediate elements by means of a manual dispenser.
  • the dispensing process can be done automatically through automatic dispensing machines on the market (eg ASYMTEK Quantum series).
  • a silicon chip 200 comprising a component 20 and a layer Ni / Au 21 finish is then reported in "Flip chip” technique on the matrix of the circuit.
  • Step 5 illustrated in Figure 1 e Step 5 illustrated in Figure 1 e:
  • a pressure of 100 g / cm 2 is applied to the chip to ensure contact between pads 21, the dough elements 14 previously stacked with intermediate elements interconnection 13 made on the surface of the connection pads 12 to perform the assembly of the circuit 100 and the chip 200.
  • a sintering step of the paste containing silver nanoparticles is carried out by rising at 250 ° C. under air for 20 minutes with a controlled climb ramp (5 ° C / min). Following this step, all the organic materials forming the paste (solvent, binder, dispersant) are evaporated and the final seal is formed just of silver.
  • a mechanical rigidity test in shear is carried out to test the mechanical rigidity of the joint.
  • a force of 3 kg is required to pull the chip, which amounts to an average force of 61 g / interconnect stack.
  • the seal is detached at the interface between the sintered seal and the finish of the chip which is the most critical interface in the present configuration.
  • the sintered seal may have a thickness of between about 1 ⁇ and 10 ⁇ .
  • first intermediate interconnection elements 13 are made by thermosonics.
  • thermosonic interconnection elements 22 In parallel, a second silicon chip-type element 200 comprising a component 20 and a Ni / Au-finish layer 21, second intermediate thermosonic interconnection elements 22 is also produced.
  • the height of the intermediate interconnection elements 13 and 22 is standardized by applying a force of 100 g / interconnection intermediate element by a flat and rigid surface (glass or silicon). This force is sufficient to deform the intermediate interconnection elements and to obtain an interconnect intermediate element height of 40 m.
  • the diameter of the intermediate interconnect element pressed is about 120 m.
  • a paste of silver nanoparticles is used to attach the intermediate interconnection elements made on the DBC circuit to the intermediate interconnection elements of the chip corresponding to the second element to be assembled (the finishing metal can typically be gold).
  • the finishing metal can typically be gold.
  • a controlled quantity of the nanoparticle paste 14 is deposited on the interconnection intermediate elements 13 by means of a manual dispenser. The dispensing process can be done automatically through automatic dispensing machines on the market (eg ASYMTEK Quantum series).
  • the silicon chip 200 comprising a component 20, a Ni / Au finish layer 21, intermediate interconnection elements 22, is then reported in the "Flip chip” technique on the matrix of the circuit 100.
  • a pressure of 100 g / cm 2 is applied on the chip to ensure contact between the different pads 21, the intermediate interconnection elements 22, the dough elements 14 previously stacked with the intermediate interconnection elements 13 made on the surface of the connection pads 12 for assembling the circuit 100 and the chip 200.
  • a sintering step of the paste containing silver nanoparticles is carried out by rising at 250 ° C. under air for 20 minutes with a controlled rise ramp (5 ° C./min). Following this step, all the organic materials forming the paste (solvent, binder, dispersant) are evaporated and the final seal is formed just of silver.
  • a third example of a method of manufacturing an assembly comprising first intermediate electrical and mechanical interconnection elements according to the invention is described below: The first and second process steps illustrated in FIGS. 3a and 3b are identical to those of the first exemplary method (illustrated in Figure 1a and 1b).
  • the first interconnection elements 13 on the surface of the first metal studs 12 are heated and then pressed onto a dry metal film of microparticles or nanoparticles 31 which is placed on a flexible material forming the support 30.
  • the temperature is of the order of 100 ° C to activate the adhesion during the contact with the film.
  • the height of the intermediate interconnect elements is chosen greater than the depth of penetration into the film, so that the connection pads 12 are not in contact with said film.
  • the first intermediate interconnection elements penetrate several ⁇ into the film and the surfaces of the dry film which are in contact with the interconnection element can separate from the rest of the film, creating dry film elements 31 which adhere to the intermediate elements. interconnection, (to do so, the adhesive force between the first element and the film is greater than that existing between the film and the flexible support), as shown in Figure 3d. The film is thus somehow stamped on the interconnection elements.
  • a silicon chip comprising a component 20 and a Ni / Au finish layer 21 is then reported in "Flip chip” technique on the matrix of the circuit.
  • a pressure of 10 kg / cm 2 is applied on the chip to ensure the contact between the different pads 21, the film elements 31 previously stacked with the intermediate interconnection elements 13 made on the surface of the connection pads 12 for assembling the circuit 100 and the chip 200.
  • a sintering step of the film containing silver nanoparticles is carried out by rising at 250 ° C under air for 20 minutes with a ramp controlled rise (5 ° C / min).
  • a fourth example of a method of manufacturing an assembly comprising first intermediate elements of electrical and mechanical interconnect type pillars, according to the invention is described below:
  • a Ni / Au 21 finish and copper pillars 22 are produced by conventional microelectronics methods using photolithography of resins and electro-deposition of copper. to form metal pillars on substrates.
  • the cutting of the substrate to have single pieces (chips) can be done generally after obtaining the pillars.
  • Exemplary prior piers 22 are produced by depositing nanoparticle paste.
  • a controlled quantity of the metal nanoparticle paste 14 is deposited on the interconnection intermediate elements by means of a manual dispenser, so as to form the elements 23 of metal paste to be sintered.
  • a pressure of 100 g / cm 2 is applied on the chip to ensure contact between the different pads 21, the intermediate elements interconnection 22, the dough elements 23 stacked on the connection pads 12 to achieve the assembly of the circuit and the chip.
  • a sintering step of the paste containing silver nanoparticles is carried out by rising at 250 ° C. under air for 20 minutes with a controlled rise ramp (5 ° C./min). Following this step, all the organic materials forming the paste (solvent, binder, dispersant) are evaporated and the final seal is formed just of silver.
  • FIG. 5a thus illustrates a chip 40, connected via a seal 41 to a substrate DBC comprising a substrate 20 that can be made of ceramic, having a metal surface 24 and a metal surface 25.
  • an assembly illustrated in FIG. 5b is obtained and comprising from a substrate 1 1, covered with a metal surface 10 and metal elements 12, the succession of elements. following on the periphery of the chip:
  • this thickness e c can typically be between 70 ⁇ and 300 ⁇ .
  • the thicknesses of the metal balls in the stack may have thicknesses of between 10 ⁇ and 100 ⁇ .
  • the surface is made of elaborate metallic elements
  • the height of the intermediate interconnection elements 13 is standardized by applying a pressure P which may be 100 g / interconnection metal intermediate element by a flat and rigid surface (glass or silicon) 300 (to the flatness tolerance of the glass plate near). This force is sufficient to deform the interconnecting metal intermediate elements and to obtain an intermediate interconnection thickness height of between 10 ⁇ and 100 ⁇ .
  • a pressure P which may be 100 g / interconnection metal intermediate element by a flat and rigid surface (glass or silicon) 300 (to the flatness tolerance of the glass plate near). This force is sufficient to deform the interconnecting metal intermediate elements and to obtain an intermediate interconnection thickness height of between 10 ⁇ and 100 ⁇ .
  • a controlled quantity of silver nanoparticle paste 14 is deposited on the interconnecting metal intermediate elements 13 by means of a manual dispenser.
  • the dispensing process can be done automatically through automatic dispensing machines on the market (eg ASYMTEK Quantum series). Fourth step illustrated in Figure 6d:
  • the sintered seals 14 are made by thermocompression operation TP on the surface of the metal balls 13 via an intermediate substrate 301. Step 5 illustrated in Figure 6e:
  • a second level of metal balls 13 is produced on the surface of sintered seals previously made 14, by thermosonic technique.
  • the height of the interconnecting metal intermediate elements 13 is uniformized by applying a pressure P which may be 100 g / interconnection intermediate element by a flat and rigid surface (glass or silicon) 302 (to the flatness tolerance of the glass plate near). This force is sufficient to deform the intermediate interconnection elements and to obtain an intermediate interconnection thickness height of between 10 ⁇ and 100 ⁇ .
  • a pressure P which may be 100 g / interconnection intermediate element by a flat and rigid surface (glass or silicon) 302 (to the flatness tolerance of the glass plate near). This force is sufficient to deform the intermediate interconnection elements and to obtain an intermediate interconnection thickness height of between 10 ⁇ and 100 ⁇ .
  • a controlled quantity of silver nanoparticle paste 14 is deposited on the interconnection intermediate elements 13 by means of a manual dispenser.
  • the dispensing process can be done manually or automatically through automatic dispensing machines on the market (eg ASYMTEK Quantum series).
  • the chip is assembled on the surface of its substrate with the assembly previously prepared and illustrated in FIG. 6g.
  • Figure 6h highlights the different stacks.
  • thermocompression machine that can be controlled with "z” or a machine of thermal report.
  • This operation can be carried out at low pressure or by using a "non-pressure" type commercial sintering dough.
  • the densification of the sintered seal makes it possible to start from a flat surface to stack a second "bump". This configuration is much better than a stack of 2 "bumps" without sintering step.
  • FIG. 7 shows a stack made successively and comprising 3 levels of "bump” 13, two “bumps” being interconnected via sintered joints 14 a sintered seal also connecting the contact 24 on the substrate 20 supporting the chip 40.
  • the different levels of “bumps” can in particular have “bumps” with different diameters or different numbers per sintered joint so as to ensure a more stable pyramidal structure.
  • FIG. 8 illustrates an assembly example in which two levels of "bumps” 13 have different "bump” diameters.
  • the surface is made of elaborate metallic elements
  • the height of the intermediate interconnection elements 13i is standardized by applying a pressure P which may be 100 g / interconnection intermediate element by a flat and rigid surface (glass or silicon) 300. This force is sufficient to deform the intermediate elements of interconnection and obtain an interconnect intermediate thickness height of between 10 ⁇ and 100 ⁇ .
  • a controlled quantity of silver nanoparticle paste 14 is deposited on the interconnection intermediate elements 13i by means of a manual dispenser.
  • the dispensing process can be done automatically through automatic dispensing machines on the market (eg ASYMTEK Quantum series).
  • the sintered joints 14 are made by a T.P. thermocompression operation on the surface of the metal balls 13i via an intermediate substrate 301.
  • a second level of metal balls 13j is produced on the surface of the sintered joints previously made by thermosonic technique.
  • the height of the interconnection intermediate elements 13j is standardized by applying a pressure P which may be 100 g / interconnection intermediate element by a flat and rigid surface (glass or silicon) 302. This force is sufficient to deform the intermediate elements of interconnection and obtain an interconnect intermediate thickness height of between 10 ⁇ and 100 ⁇ .
  • a pressure P which may be 100 g / interconnection intermediate element by a flat and rigid surface (glass or silicon) 302. This force is sufficient to deform the intermediate elements of interconnection and obtain an interconnect intermediate thickness height of between 10 ⁇ and 100 ⁇ .
  • a controlled quantity of silver nanoparticle paste 14 is deposited on the intermediate interconnection elements 13j with the aid of a manual dispenser.
  • the dispensing process can be done automatically through automatic dispensing machines on the market (eg ASYMTEK Quantum series). Step 8 illustrated in Figure 9h:
  • the chip is assembled on the surface of its substrate with the assembly previously prepared and illustrated in FIG. 9g.
  • Figure 9h highlights the different stacks.
  • This operation can be carried out at low pressure or by using a "non-pressure" type commercial sintering dough.
  • a "pyramid” type configuration can be made from the two substrates (thus also on the chip side).
  • height compensation can also be performed on the chip side substrate.
  • the Applicant has carried out tests to assemble a GaN HEMT transistor component (High Electron Mobility Transistor), on a "DBC" type substrate obtained according to the first example of a method of manufacturing an assembly illustrated in FIG. 1 f.
  • a GaN HEMT transistor component High Electron Mobility Transistor
  • the component has a gate height 10 m lower than the drain and source. It has thus been possible to make interconnections with elements having adapted and different heights.
  • FIG. 10a represents the characteristics of the current Ids as a function of the voltage Vds (with the following references: d for drain and s for source) with a time of the pulse 100 ⁇ , of a GaN transistor with gate-source voltages Vgs between -4V (transistor off) and 2V, with increment steps of 1 V.
  • Figure 10b shows the variation of the current Ids as a function of the voltage Vgs for a drain-source voltage Vds of 1 V showing the currents Ids when the transistor is blocked and open.
  • silver nanoparticle sintering has several advantages such as better thermal conductivity (more than 4 times higher than conventional solders), process temperature below 300 ° C and an operating temperature above 300 ° C (in the case of brazing, the process temperature is higher than the operating temperature).
  • the technique used makes it possible to avoid the short circuits that can take place during the fusion of the solder.
  • porous joint between the intermediate interconnection element and the semiconductor stud makes it possible to better deal with the mechanical stresses induced by the difference in the coefficients of thermal expansion between the components assembled during the thermal cycles.
  • the height of the intermediate interconnect elements can be controlled and standardized by applying a sufficient pressure to deform them.
  • intermediate interconnect elements "stud bumps” Au can be realized. Intermediate interconnection elements may also be made using other metals or alloys (Cu, Ag, Ag alloy). The intermediate interconnection elements can be pressed to have a controlled height with a variation less than m. However, it is possible not to press the formed "stud bumps", which can generate a height variation of 1 to 5 m approximately.
  • the paste of microparticles or nanoparticles can be silver or gold or copper or copper / silver alloy.
  • Deposition of the nanoparticle paste can be achieved using a dispenser.
  • Other dough deposition solutions may be envisaged, such as screen printing or direct imprint printing, which makes it possible to have the dough in well-localized areas.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Powder Metallurgy (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

L'invention a pour objet un assemblage comprenant : - au moins un premier élément (100) comprenant au moins un premier plot de connexion électrique (12); - au moins un second élément (200) comprenant au moins un second plot de connexion électrique (21); - des moyens d'interconnexion électrique et mécanique, caractérisé en ce que lesdits moyens d'interconnexion électrique et mécanique comprennent au moins : - au moins un premier élément intermédiaire métallique d'interconnexion (13), à la surface d'au moins le premier plot de connexion électrique; - au moins un joint fritté de microparticules ou de nanoparticules métalliques empilé avec ledit premier élément intermédiaire métallique d'interconnexion; - la température de fusion dudit premier élément intermédiaire métallique d'interconnexion étant supérieure à la température de frittage desdites microparticules ou de nanoparticules métalliques. L'invention a aussi pour objet un procédé de fabrication d'un assemblage de l'invention.

Description

Assemblage comprenant des moyens d'interconnexion mixtes comportant des éléments intermédiaires d'interconnexion et des joints frittés métalliques et procédé de fabrication
Le domaine de l'invention est celui de l'assemblage 3D de semiconducteurs comprenant des interconnexions électriques.
Les solutions d'assemblage 3D présentent un grand intérêt pour différentes applications en microélectronique et en électronique de puissance. La connectique entre la puce et le circuit peut être réalisée par différentes techniques et notamment par câblage filaire couramment dénommé « wire bonding », par des rubans ou par les technologies de type report « Flip Chip ».
Le microcâblage ou assemblage par fils est la technologie la plus ancienne et la plus répandue dans l'industrie de la micro-électronique pour réaliser l'interconnexion d'un circuit en "puce" avec son environnement (boîtier, circuit imprimé, circuit hybride ..), il peut s'agir de « Wedge bonding » ou de « Bail bonding » :
- dans la technique de « wedge bonding », un fil, le plus souvent en aluminium est amené par l'outil (appelé stylet ou aiguille), puis appliqué sur le plot à souder. La liaison entre le fil et la zone à connecter s'effectue en combinant pression et vibration ultrasonore. Il s'agit d'une soudure « à froid». C'est l'énergie ultrasonique qui entraine un ramollissement du fil semblable à l'effet obtenu par une élévation de température. Le fil est en suite guidé par l'outil sur le second plot et une soudure est effectuée ;
- dans la technique de « Bail bonding », par exemple un fil d'or passe à travers un capillaire chauffé (100 à 200 °C). La boule formée à la sortie du capillaire (par la décharge d'un condensateur ou par une flamme d'hydrogène) est soudée sur un plot de sortie du circuit. Le capillaire est ensuite déplacé pour effectuer la deuxième soudure. Le fil est arraché par le capillaire, une nouvelle boule est reformée et une nouvelle connexion peut être effectuée. Les avantages des assemblages « Flip Chip » sont nombreux comme la forte intégration, la faible inductance parasite, et une meilleure évacuation du flux thermique généré par les semi-conducteurs.
La réalisation des interconnexions avec des « bumps » en soudure figure parmi l'une des techniques les plus utilisées en assemblage « Flip Chip », et consiste à déposer de la pâte à braser sur des plots de connexion couramment dénommés par l'homme de l'art « pad » localisés sur le circuit ou sur le composant électronique puis à aligner le composant et le circuit pour faire correspondre chaque « pad » de circuit au « pad » de semi- conducteur.
Le circuit et le substrat sont mis en contact et un procédé de brasage est réalisé permettant d'assurer le contact électrique et mécanique entre le semi-conducteur et le substrat. Cette technique n'est pas pratique pour toutes les applications et peut avoir plusieurs désavantages comme la nécessité des couches métalliques spécifiques sur les plots à connecter impliquant des procédés additionnels et par suite des coûts élevés, la nécessité d'une température au moins égale à celle de la fusion de la brasure, et la difficulté de rattraper une différence de plusieurs m ou plusieurs dizaines de m de hauteur pouvant être présente sur certains composants. De plus, le procédé de brasage induit un risque de court circuit non négligeable lorsque les distances entre électrodes sont faibles suite à l'écoulement de la brasure lors de sa fusion.
Une autre alternative comme le frittage direct de nanoparticules peut être utilisée comme décrit dans le brevet US 8,257,795 B2 « Nanoscale métal paste for interconnect and method of use». Elle consiste à remplacer la connexion dénommée couramment « bump » de brasure de la technique de « bump » en soudure par une pâte de nanoparticule (Ag, Au ou Cu) à fritter. Cette technologie présente également des inconvénients comme la nécessité d'une métallisation adaptée des plots (Au ou Ag mais non compatible avec l'Ai très souvent utilisée comme finition des puces électroniques). Un second désavantage de cette technique est la faible hauteur du joint (généralement 10 microns) qui peut limiter la fiabilité thermomécanique des joints ainsi que le choix des underfills (matériaux encapsulant) qui doivent remplir les gaps (le plus souvent par capillarité).
L'interconnexion par « stud bump » consiste quant à elle, à utiliser une machine de câblage « bail bonding ».
Plus précisément, une bille du métal est attachée au plot par utilisation des techniques de thermosonique ou thermo-compression. Le fil est coupé juste après la bille formant la forme de « stud bump » encore dénommé élément intermédiaire d'interconnexion. Ensuite les « stud bumps » formés sur le plot de connexion du semi-conducteur ou sur celui du circuit sont attachés à l'autre plot de connexion par thermo-compression. Un inconvénient de cette technique est la possibilité d'avoir des problèmes d'adhésion entre la métallisation et le « stud bump » lors de la thermo- compression due à l'absence ou à la faible épaisseur de la couche métallique nécessaire. Le brevet US 2002/0093108 A1 « FLIP CHIP PACKAGE D SEMICONDUCTOR DEVICE HAVING DOUBLE STUD BUMPS AND METHOD OF FORMING SAME » permet d'éviter ce problème en réalisant des « stud bumps » coté circuit et semi-conducteurs et en venant thermo-compresser « stud bump » sur « stud bump » après. Le second inconvénient est la nécessité d'une pression et d'une température élevée pour assurer l'assemblage par thermo-compression ce qui n'est pas compatible avec les composants sensibles à la pression. De plus, cette technique d'assemblage ne permet pas de rattraper une différence de hauteur de plusieurs m ou plusieurs dizaines de m pouvant être présente sur certains composants suite au procédé de fabrication.
La présente invention vise à résoudre un ou plusieurs des inconvénients des différentes techniques citées ci-dessus. Elle consiste à réaliser des interconnexions électriques et mécaniques mixtes comprenant des éléments d'interconnexion dits intermédiaires pouvant correspondre par exemple à des « stud bumps » combinés avec des joints frittés obtenus par exemple à partir de pâte ou de film de microparticules ou de nanoparticules métalliques. Plus précisément, la présente invention a pour objet un assemblage comprenant :
- au moins un premier élément comprenant au moins un premier plot de connexion électrique ;
- au moins un second élément comprenant au moins un second plot de connexion électrique ou une métallisation en surface ; - des moyens d'interconnexion électrique et mécanique ;
caractérisé en ce que lesdits moyens d'interconnexion électrique et mécanique comprennent :
- au moins un premier élément intermédiaire métallique d'interconnexion, à la surface d'au moins le premier plot de connexion électrique ;
- au moins un joint fritté de microparticules ou de nanoparticules métalliques empilé avec ledit premier élément intermédiaire métallique d'interconnexion ;
- la température de fusion dudit premier élément intermédiaire métallique d'interconnexion étant supérieure à la température de frittage desdites microparticules ou desdites nanoparticules métalliques.
Un des intérêts de la présente invention réside dans le fait que les éléments intermédiaires d'interconnexion sont préalablement définis, et présentent une tenue en température qui n'est pas altérée par le frittage des microparticules ou des nanoparticules métalliques, permettant de réaliser des interconnexions d'éléments empilés hétérogènes qui assurent les fonctionnalités recherchées.
Selon des variantes de l'invention, l'assemblage comporte en outre au moins un second élément intermédiaire métallique d'interconnexion, à la surface d'au moins un second plot de connexion électrique.
Selon des variantes de l'invention, au moins l'un des éléments comprend un composant semi-conducteur.
Selon des variantes de l'invention, au moins l'un des éléments comprend un circuit électronique.
La configuration de l'assemblage de la présente invention est particulièrement bien adaptée, pour compenser des hauteurs (encore dénommées épaisseurs) par exemple dans le cadre de puce(s) rapportée(s) à un circuit de connexion dans ledit assemblage.
C'est pourquoi, l'invention a pour objet un assemblage selon l'invention et comprenant au moins :
- au moins un composant à la surface dudit second élément ; - au moins un premier empilement comprenant au moins une alternance de plusieurs éléments intermédiaires métalliques d'interconnexion et de joints frittés ;
- au moins un second empilement en contact avec ledit composant comprenant au moins un élément intermédiaire métallique d'interconnexion et au moins un joint fritté ;
- le nombre d'éléments intermédiaires métalliques dans ledit second empilement étant inférieur au nombre d'éléments intermédiaires métalliques d'interconnexion dans ledit premier empilement.
Dans des variantes de l'assemblage de l'invention, le nombre d'éléments intermédiaires métalliques d'interconnexion en contact avec un plot de connexion varie le long de l'épaisseur des moyens d'interconnexion électrique et mécanique.
Dans des variantes de l'assemblage de l'invention, la taille des éléments intermédiaires métalliques d'interconnexion varie le long de l'épaisseur des moyens d'interconnexion électrique et mécanique.
Les deux types de configurations précitées permettent notamment d'obtenir des structures pyramidales dans les moyens d'interconnexion électrique et mécanique, permettant d'en renforcer la stabilité.
L'assemblage de la présente invention peut ainsi comprendre également plusieurs composants pouvant présenter des hauteurs différentes et dont les variations de hauteurs peuvent être compensées par des nombres d'éléments intermédiaires métalliques d'interconnexion et des nombres de joints différents.
Selon des variantes de l'invention, au moins l'un des éléments est un substrat céramique pouvant être en Al203 ou en Si3N4 ou en AIN et pouvant comporter au moins une couche métallique sur l'une de ses faces.
Selon des variantes de l'invention, le au moins premier plot de connexion et/ou le au moins second plot de connexion est(sont) en argent ou en or ou en cuivre.
Selon des variantes de l'invention, le au moins second plot de connexion est en aluminium, le au moins premier plot de connexion étant en argent ou en or ou en cuivre. En effet, cela permet la réalisation de l'opération de frittage nécessaire qui ne peut être réalisée sur un plot de connexion en aluminium.
Dans, le cas d'un assemblage comprenant au moins un premier élément intermédiaire métallique d'interconnexion et au moins un second élément intermédiaire métallique d'interconnexion, isolant ainsi au moins un premier plot de connexion d'au moins un joint fritté et au moins un second plot de connexion dudit joint fritté, il est possible d'avoir des plots de connexion en aluminium au niveau d'au moins un des deux éléments. L'assemblage peut ainsi comprendre un au moins second plot de connexion en aluminium, et/ou un au moins premier plot de connexion en aluminium.
Selon des variantes de l'invention, l'élément intermédiaire métallique d'interconnexion est une bille métallique pressée.
Selon des variantes de l'invention, le joint fritté est en argent ou en or ou en cuivre ou en alliage de métaux comprenant deux des métaux précités.
Selon des variantes de l'invention, le joint fritté a une épaisseur de l'ordre de quelques microns, pouvant être comprise entre 1 micron et quelques dizaines de microns.
Selon des variantes de l'invention, l'élément intermédiaire métallique d'interconnexion a une épaisseur de l'ordre de plusieurs dizaines de microns, pouvant être comprise entre 10 microns et 100 microns.
Selon des variantes de l'invention, l'assemblage comportant plusieurs éléments intermédiaires métalliques d'interconnexion, au moins une partie des interconnexions comprenant lesdits joints et lesdits éléments intermédiaires métalliques d'interconnexion présentent des hauteurs différentes de joints et/ou d'éléments d'interconnexion.
L'invention a aussi pour objet un procédé de fabrication d'un assemblage comportant :
- au moins un premier élément comprenant au moins un premier plot de connexion électrique ;
- au moins un second élément comprenant au moins un second plot de connexion électrique ;
- des moyens d'interconnexion électrique et mécanique comprenant au moins un premier élément intermédiaire métallique d'interconnexion, ledit procédé comprenant les étapes suivantes :
- la réalisation d'au moins un premier élément intermédiaire métallique d'interconnexion sur au moins un premier plot de connexion;
- l'utilisation d'au moins une pâte ou un film de microparticules ou nanoparticules métalliques ;
- une opération de frittage de ladite pâte ou dudit film de microparticules ou nanoparticules métalliques, de manière à réaliser un joint fritté empilé avec au moins ledit élément intermédiaire métallique d'interconnexion ;
- la température de fusion dudit premier élément intermédiaire métallique d'interconnexion étant supérieure à la température de frittage desdites microparticules ou des nanoparticules métalliques.
Selon des variantes de l'invention, le procédé comprend en outre la réalisation d'au moins un second élément intermédiaire métallique d'interconnexion sur au moins un second plot de connexion.
Avantageusement dans le cadre du report d'un élément comprenant un composant à assembler à au moins un plot de connexion électrique en regard, le procédé comprend la réalisation d'au moins un élément intermédiaire métallique d'interconnexion à la surface d'au moins un joint fritté préalablement réalisé. Cela permet de réaliser des empilements de connexion pouvant comprendre une alternance de joints frittés et d'éléments intermédiaires métalliques dont le nombre varie pour compenser l'épaisseur du composant dans l'assemblage, par rapport aux interconnexions constituées de joints frittés et d'éléments intermédiaires métalliques.
Selon des variantes de l'invention, le nombre d'éléments métalliques d'interconnexion en contact avec un joint fritté varie le long de l'épaisseur desdits moyens d'interconnexion électrique et mécanique.
Selon des variantes de l'invention, la taille des éléments intermédiaires métalliques d'interconnexion en contact avec un joint fritté varie le long de l'épaisseur desdits moyens d'interconnexion électrique et mécanique. Selon des variantes de l'invention, l'opération de frittage est réalisée à une faible pression inférieure ou égale à 100 g/cm2.
Selon des variantes de l'invention, le procédé comprend en outre l'application d'une première pression sur au moins ledit premier élément intermédiaire métallique d'interconnexion, avant l'opération de frittage.
Selon des variantes de l'invention, l'élément intermédiaire métallique d'interconnexion est réalisé à la surface d'au moins un plot de connexion électrique, à partir d'un fil métallique en formant une bille métallique rendue solidaire dudit plot de connexion électrique par une technique thermosonique ou par thermocompression.
Selon des variantes de l'invention, l'élément intermédiaire est un pilier métallique, ledit pilier métallique (pouvant être en cuivre) peut être réalisé selon les procédés classiques de la microélectronique utilisant la photolithographie de résine et l'électro-déposition du cuivre pour former des piliers métalliques sur des substrats. La découpe du substrat pour avoir des pièces unitaires (puces) peut être faite généralement après l'obtention des piliers.
Selon des variantes de l'invention, l'opération de frittage est réalisée à une seconde pression inférieure à ladite première pression.
Selon des variantes de l'invention, le procédé comprend les étapes suivantes :
- la réalisation d'au moins un premier élément intermédiaire métallique d'interconnexion à la surface d'au moins un premier plot de connexion électrique ;
- le dépôt d'une pâte de microparticules ou de nanoparticules métalliques à la surface d'au moins ledit premier élément intermédiaire métallique d'interconnexion ;
- le positionnement d'au moins un second plot de connexion électrique en regard d'au moins ledit premier plot de connexion électrique pour former un ensemble comprenant au moins le premier élément et le second élément ;
- une opération de frittage de ladite pâte de manière à former au moins un joint fritté métallique.
Selon des variantes de l'invention, le procédé comprend le chauffage et le pressage dudit premier élément intermédiaire métallique d'interconnexion mis en contact avec un film sec de microparticules ou de nanoparticules métalliques pouvant être à la surface d'un support souple, conduisant à la pénétration d'une partie dudit premier élément intermédiaire dans ledit film sec métallique, à la cassure dudit film sec et à la formation d'au moins un élément de film sec métallique de microparticules ou de nanoparticules à la surface d'au moins ledit élément intermédiaire d'interconnexion.
L'invention a aussi pour objet un assemblage obtenu selon le procédé de fabrication de l'invention.
L'invention sera mieux comprise et d'autres avantages apparaîtront à la lecture de la description qui va suivre donnée à titre non limitatif et grâce aux figures annexées parmi lesquelles :
- les figures 1 a à 1 f illustrent les principales étapes d'un premier exemple de procédé de fabrication d'un assemblage selon l'invention ;
- les figures 2a à 2f illustrent les principales étapes d'un second exemple de procédé de fabrication d'une seconde variante d'assemblage selon l'invention, comprenant des seconds éléments intermédiaires d'interconnexion ;
- les figure 3a à 3f illustrent les principales étapes d'un troisième exemple de procédé de fabrication d'un assemblage selon l'invention avec utilisation d'un film sec de nanoparticules métalliques ;
- les figures 4a à 4e illustrent un exemple de procédé avec la réalisation de piliers métalliques ;
- les figures 5a et 5b illustrent un exemple d'assemblage de l'invention comprenant un empilement d'une alternance d'éléments intermédiaires et de joints frittés permettant de compenser la hauteur d'une puce dans un assemblage ;
- les figures 6a à 6h illustrent les étapes d'un exemple de procédé de l'invention permettant de réaliser l'exemple d'assemblage illustré en figures 5b ; - la figure 7 illustre une variante d'exemple d'assemblage comprenant un empilement de plusieurs éléments intermédiaires et de plusieurs joints frittés ;
- la figure 8 illustre une variante d'exemple d'assemblage comprenant des tailles différentes d'éléments intermédiaires dans les empilements ;
- les figures 9a à 9h illustrent les étapes d'un exemple de procédé de l'invention permettant de réaliser un exemple d'assemblage comprenant des nombres différents d'éléments intermédiaires métalliques d'interconnexion, le long des empilements : éléments intermédiaires métalliques d'interconnexion/joint fritté ;
- les figures 10a et 10b illustrent les caractéristiques électriques d'un composant HEMT en nitrure de Gallium assemblé en « flip chip » sur un circuit de type DBC.
La présente invention a pour objet un assemblage et un procédé de fabrication d'un assemblage permettant de réaliser des interconnexions électriques pouvant fonctionner à des températures supérieures à 300 °C avec un profil de température de procédé inférieur à 250 °C et des pressions très faibles < 100 g/cm2.
Elle permet aussi de compenser des différences de hauteur d'éléments intermédiaires d'interconnexion électrique allant jusqu'à plusieurs dizaines de m.
Elle consiste tout d'abord à réaliser au moins un élément intermédiaire d'interconnexion électrique.
L'élément intermédiaire de connexion électrique peut typiquement être un élément correspondant à un « stup bump », sur un plot de connexion d'un premier élément pouvant typiquement être un circuit ou sur le plot de connexion d'un second élément pouvant typiquement comprendre un ou plusieurs composants semi-conducteurs ou les deux, l'élément intermédiaire pouvant être obtenu par technique thermosonique ou thermo-compression.
Une pression peut ensuite être appliquée sur l'élément intermédiaire de connexion de type « stud bump » pour le déformer et dans le cas de plusieurs éléments intermédiaires d'interconnexion pour en uniformiser leur hauteur.
Les éléments intermédiaires d'interconnexion peuvent êtres couverts par de la pâte de microparticules ou de nanoparticules métalliques par dispense (quantité contrôlée sans utilisation des masques).
Les plots des semi-conducteurs sont alignés avec les plots correspondant de circuit et une faible pression (<1 00g/cm2) est appliquée pour assurer un contact entre les plots. Un cycle de température permettant de fritter la pâte de nanoparticules est ensuite appliqué.
A la fin du procédé, une interconnexion électrique et mécanique est assurée entre le semi-conducteur et le circuit.
Cette technique d'interconnexion présente les avantages suivants :
- une faible pression pour les composants sensibles (comparée à la thermo-compression) ;
- une haute conductivité électrique et thermique comparée à la brasure classique ;
- la possibilité d'un assemblage sans flux et sans masque permettant une simplicité du procédé de fabrication ;
- une hauteur du joint ajustable par les « stud bumps » et la pâte permet une utilisation d'une plus grande variété de matériaux encapsulant à cause de la simplicité du remplissage des vides ayant des hauteurs plus élevée (encapsulant ayant des viscosités plus grandes et chargé avec des particules plus grandes) et une minimisation des contraintes thermomécaniques) ;
- une compatibilité avec différentes finitions des plots utilisées en microélectroniques (Al, Au, Ag, Cu) pour l'interface avec les éléments intermédiaires d'interconnexion pouvant être de type «stud bumps» et des finitions de préférence en Au ou Ag pour l'interface avec la pate de nanoparticules d'Ag ;
- une compensation d'une différence de hauteur de plusieurs dizaines de m avec les éléments intermédiaires d'interconnexion (en utilisant des fils de bonding de différentes épaisseurs, ou en appliquant des pressions différentes sur les éléments d'interconnexion). Des différences de hauteurs inférieures à une dizaine m peuvent être compensées par la pâte de nanoparticules métalliques ;
- un faible risque de court circuit entre différents plots de connexion proches de l'ordre d'une dizaine de m (comparé à la brasure lors de la fusion) et possibilité de vérifier la fonctionnalité électrique (présence de court circuit ou de circuit ouvert) avant l'assemblage final puisque la pâte se solidifie lors du procédé d'assemblage contrairement à la brasure.
Un premier exemple de procédé de fabrication d'une première variante d'assemblage selon l'invention est décrit ci-après :
Première étape illustrée en figure 1 a :
A partir d'un premier élément de type substrat DBC, 100 comportant un substrat céramique 1 1 , et une couche métallique inférieure 10 et des plots de connexion 12, on réalise des éléments intermédiaires d'interconnexion 13 par thermosonique.
Les plots de connexion sont réalisés avec une couche de finition Ni/Au (2 m/50nm).
A l'aide d'une machine de « bail bonding » en utilisant une technique thermosonique connue de l'homme de l'art, on réalise les éléments intermédiaires d'interconnexion 13.
Le diamètre du fil en Au utilisé est de 38 m. La taille minimale des plots de connexion 12 sur lesquels les éléments intermédiaires d'interconnexion seront réalisés doit être de préférence au moins 2 fois supérieure au diamètre de fils de bonding.
Une matrice de 7x7 éléments intermédiaires d'interconnexion est réalisée avec une distance de 300 m entre deux éléments intermédiaires d'interconnexion consécutifs.
Les conditions de liaison dénommée « bonding » (température du substrat, puissance et temps des ultrasons, pression appliquée) sont optimisées pour obtenir une tenue en cisaillement de 80g / élément intermédiaire d'interconnexion. Seconde étape illustrée en figure 1 b :
La hauteur des éléments intermédiaires d'interconnexion est uniformisée en appliquant une force de 100g/ élément intermédiaire d'interconnexion par une surface plane et rigide (verre ou silicium). Cette force est suffisante pour déformer les éléments intermédiaires d'interconnexion et obtenir une hauteur d'élément intermédiaire d'interconnexion de 40 m. Le diamètre de l'élément intermédiaire d'interconnexion pressé est de 120 m environ. Troisième étape illustrée en figure 1 c :
Une pâte de nanoparticules d'argent est utilisée pour attacher les éléments intermédiaires d'interconnexion réalisés sur le circuit DBC au métal de finition de la puce correspondant au second élément à assembler (le métal de finition peut typiquement être de l'or). Une quantité contrôlée de la pâte de nanoparticules 14 est déposée sur les éléments intermédiaires d'interconnexion à l'aide d'un dispenseur manuel. Le procédé de dispense peut se faire automatiquement grâce à des machines de dispenses automatiques présentes sur le marché (par exemple : ASYMTEK Quantum séries).
Quatrième étape illustrée en figure 1 d :
Une puce en silicium 200 comprenant un composant 20 et une couche une finition Ni/Au 21 est ensuite reportée en technique « Flip chip » sur la matrice du circuit.
Cinquième étape illustrée en figure 1 e :
Une pression de 100 g/cm2 est appliquée sur la puce pour assurer le contact entre les différents plots 21 , les éléments de pâte 14 empilés préalablement aux éléments intermédiaires d'interconnexion 13 réalisés à la surface des plots de connexion 12 pour réaliser l'assemblage du circuit 100 et la puce 200.
Sixième étape illustrée en figure 1 f :
Une étape de frittage de la pâte contenant des nanoparticules d'argent est réalisée en montant à 250 °C sous air pour 20 minutes avec une rampe de montée contrôlée (5 °C/min). Suite à cette étape, tous les matériaux organiques formant la pâte (solvant, liant, dispersant) sont évaporés et le joint final est formé juste d'argent.
A la fin du procédé, un essai de rigidité mécanique en cisaillement est réalisé pour tester la rigidité mécanique du joint. Une force de 3 kg (moyenne de 3 tests réalisés) est nécessaire pour arracher la puce, ce qui revient à une force moyenne de 61 g / empilement d'interconnexion. Le joint se détache à l'interface entre le joint fritté et la finition de la puce qui est l'interface la plus critique dans la présente configuration. Typiquement le joint fritté peut présenter une épaisseur comprise entre environ 1 μηι et 10 μηι.
Un second exemple de procédé de fabrication d'une seconde variante d'assemblage comportant des premiers et des seconds éléments intermédiaires d'interconnexion électrique et mécanique selon l'invention est décrit ci-après :
Première étape illustrée en figure 2a :
A partir d'un premier élément de type substrat DBC, 100 comportant un substrat céramique 1 1 , et une couche métallique inférieure 10 et des plots de connexion 12, on réalise des premiers éléments intermédiaires d'interconnexion 13 par thermosonique.
En parallèle, on réalise également sur un second élément type puce en silicium 200 comprenant un composant 20 et une couche une finition Ni/Au 21 , des seconds éléments intermédiaires d'interconnexion 22 par thermosonique.
Seconde étape illustrée en figure 2b :
La hauteur des éléments intermédiaires d'interconnexion 13 et 22 est uniformisée en appliquant une force de 100g/ élément intermédiaire d'interconnexion par une surface plane et rigide (verre ou silicium). Cette force est suffisante pour déformer les éléments intermédiaires d'interconnexion et obtenir une hauteur d'élément intermédiaire d'interconnexion de 40 m. Le diamètre de l'élément intermédiaire d'interconnexion pressé est de 120 m environ. Troisième étape illustrée en figure 2c :
Une pâte de nanoparticules d'argent est utilisée pour attacher les éléments intermédiaires d'interconnexion réalisés sur le circuit DBC aux éléments intermédiaires d'interconnexion de la puce correspondant au second élément à assembler (le métal de finition peut typiquement être de l'or). Une quantité contrôlée de la pâte de nanoparticules 14 est déposée sur les éléments intermédiaires d'interconnexion 13 à l'aide d'un dispenseur manuel. Le procédé de dispense peut se faire automatiquement grâce à des machines de dispenses automatiques présentes sur le marché (par exemple : ASYMTEK Quantum séries).
Quatrième étape illustrée en figure 2d :
La puce en silicium 200 comprenant un composant 20, une couche une finition Ni/Au 21 , des éléments intermédiaires d'interconnexion 22, est ensuite reportée en technique « Flip chip » sur la matrice du circuit 100.
Cinquième étape illustrée en figure 2e :
Une pression de 100 g/cm2 est appliquée sur la puce pour assurer le contact entre les différents plots 21 , les éléments intermédiaires d'interconnexion 22, les éléments de pâte 14 empilés préalablement aux éléments intermédiaires d'interconnexion 13 réalisés à la surface des plots de connexion 12 pour réaliser l'assemblage du circuit 100 et la puce 200. Sixième étape illustrée en figure 2f :
Une étape de frittage de la pâte contenant des nanoparticules d'argent est réalisée en montant à 250 °C sous air pour 20 minutes avec une rampe de montée contrôlée (5 °C/min). Suite à cette étape, tous les matériaux organiques formant la pâte (solvant, liant, dispersant) sont évaporés et le joint final est formé juste d'argent. Un troisième exemple de procédé de fabrication d'un assemblage comportant des premiers éléments intermédiaires d'interconnexion électrique et mécanique selon l'invention est décrit ci-après : Les première et seconde étapes du procédé illustrées en figure 3a et 3b, sont identiques à celles du premier exemple de procédé (illustrées en figure 1 a et 1 b).
Troisième étape illustrée en figure 3c et en figure 3d :
Les premiers éléments d'interconnexion 13 à la surface des premiers plots métalliques 12 sont chauffés puis pressés sur un film sec métallique de microparticules ou de nanoparticules 31 qui est posé sur un matériau souple formant le support 30. La température est de l'ordre de 100 °C pour activer l'adhésion lors du contact avec le film. La hauteur des éléments intermédiaires d'interconnexion est choisie supérieure à la profondeur de pénétration dans le film, de manière à ce que les plots de connexion 12 ne soient pas en contact avec ledit film.
Les premiers éléments intermédiaires d'interconnexion pénètrent plusieurs μηι dans le film et les surfaces du film sec qui sont en contact avec l'élément d'interconnexion peuvent se séparer du reste du film, créant des éléments de film sec 31 qui adhérent aux éléments intermédiaires d'interconnexion, (pour se faire, la force d'adhésion entre le premier élément et le film est supérieure à celle existant entre le film et le support souple), comme illustré en figure 3d. Le film est ainsi en quelque sorte tamponné sur les éléments d'interconnexion.
Quatrième étape illustrée en figure 3e :
Une puce en silicium comprenant un composant 20 et une couche une finition Ni/Au 21 est ensuite reportée en technique « Flip chip » sur la matrice du circuit.
Cinquième étape et sixième étape illustrée en figure 3f : Une pression de 10 kg/cm2 est appliquée sur la puce pour assurer le contact entre les différents plots 21 , les éléments de film 31 empilés préalablement aux éléments intermédiaires d'interconnexion 13 réalisés à la surface des plots de connexion 12 pour réaliser l'assemblage du circuit 100 et la puce 200. Une étape de frittage du film contenant des nanoparticules d'argent est réalisée en montant à 250 °C sous air pour 20 minutes avec une rampe de montée contrôlée (5 °C/min).
Un quatrième exemple de procédé de fabrication d'un assemblage comportant des premiers éléments intermédiaires d'interconnexion électrique et mécanique de type piliers, selon l'invention est décrit ci-après :
Première étape illustrée en figure 4a :
On réalise à la surface d'une puce en silicium comprenant un composant 20 et une couche une finition Ni/Au 21 , des piliers en cuivre 22 par des procédés classiques de la microélectronique utilisant la photolithographie de résines et l'électro-déposition du cuivre pour former des piliers métalliques sur des substrats. La découpe du substrat pour avoir des pièces unitaires (puces) peut être faite généralement après l'obtention des piliers. Seconde étape illustrée en figure 4b :
On réalise à la surface des piliers préalables élaborés 22, le dépôt de pâte de nanoparticules Une quantité contrôlée de la pâte de nanoparticules métalliques 14 est déposée sur les éléments intermédiaires d'interconnexion à l'aide d'un dispenseur manuel, de manière à former les éléments 23 de pâte métallique destinée à être frittée.
Troisième étape illustrée en figure 4c :
On vient reporter l'ensemble préalable élaboré et décrit précédemment sur un substrat DBC comportant un substrat céramique 1 1 , et une couche métallique inférieure 10 et des plots de connexion 12.
Quatrième étape illustrée en figure 4d :
Une pression de 100 g/cm2 est appliquée sur la puce pour assurer le contact entre les différents plots 21 , les éléments intermédiaires d'interconnexion 22, les éléments de pâte 23 empilés sur les plots de connexion 12 pour réaliser l'assemblage du circuit et de la puce.
Cinquième étape illustrée en figure 4e:
Une étape de frittage de la pâte contenant des nanoparticules d'argent est réalisée en montant à 250 °C sous air pour 20 minutes avec une rampe de montée contrôlée (5 °C/min). Suite à cette étape, tous les matériaux organiques formant la pâte (solvant, liant, dispersant) sont évaporés et le joint final est formé juste d'argent.
Selon la présente invention, il est particulièrement intéressant d'assembler une puce à la surface d'un substrat « DBC », à un autre substrat comportant des éléments de connexion, en utilisant un empilement de plusieurs joints frittés et d'éléments intermédiaires métalliques d'interconnexion de type billes métalliques couramment dénommé « bump ». La figure 5a illustre ainsi une puce 40, reliée via un joint 41 à un substrat DBC comprenant un substrat 20 pouvant être en céramique, présentant une surface métallique 24 et une surface métallique 25.
En utilisant un empilement de plusieurs niveaux de billes métalliques et de joints frittés, on obtient un assemblage illustré en figure 5b et comprenant depuis un substrat 1 1 , recouvert d'une surface métallique 10 et d'éléments métalliques 12, la succession d'éléments suivants en périphérie de la puce :
- des billes métalliques 13 ;
- des joints frittés 14 ;
- des billes métalliques 13 ;
- des joints frittés 14.
Au niveau de la puce, on obtient l'empilement :
- de billes métalliques 13 ;
- de joints frittés 14 ;
- de joints frittés 14.
L'intérêt de ce type d'empilement est notamment de compenser l'épaisseur de la puce dans l'empilement, cette épaisseur ec pouvant typiquement être comprise entre 70 μηι et 300 μηι. Typiquement les épaisseurs des billes métalliques dans l'empilement peuvent présenter des épaisseurs comprises entre 10 μηι et 100 μπι. Exemple de procédé de fabrication de l'assemblage illustré en figure 5b :
Première étape illustrée en figure 6a :
On réalise à la surface d'éléments métalliques préalables élaborés
12, des éléments intermédiaires d'interconnexion 13 par technique thermosonique.
Seconde étape illustrée en figure 6b :
La hauteur des éléments intermédiaires d'interconnexion 13 est uniformisée en appliquant une pression P pouvant être de 100g/ élément intermédiaire métallique d'interconnexion par une surface plane et rigide (verre ou silicium) 300 (à la tolérance de planéité de la plaque de verre près). Cette force est suffisante pour déformer les éléments intermédiaires métalliques d'interconnexion et obtenir une hauteur d'élément intermédiaire d'interconnexion d'épaisseur comprise entre 10 μηι et 100 μηι.
Troisième étape illustrée en figure 6c :
Une quantité contrôlée de pâte de nanoparticules d'argent 14 est déposée sur les éléments intermédiaires métalliques d'interconnexion 13 à l'aide d'un dispenseur manuel. Le procédé de dispense peut se faire automatiquement grâce à des machines de dispenses automatiques présentes sur le marché (par exemple : ASYMTEK Quantum séries). Quatrième étape illustrée en figure 6d :
On réalise par une opération de thermocompression T.P., les joints frittés 14 à la surface des billes métalliques 13, via un substrat intermédiaire 301 . Cinquième étape illustrée en figure 6e :
On réalise un second niveau de billes métalliques 13 à la surface des joints frittés préalablement réalisés 14, par technique thermosonique. Sixième étape illustrée en figure 6f :
La hauteur des éléments intermédiaires métalliques d'interconnexion 13 est uniformisée en appliquant une pression P pouvant être de 100g/ élément intermédiaire d'interconnexion par une surface plane et rigide (verre ou silicium) 302 (à la tolérance de planéité de la plaque de verre près). Cette force est suffisante pour déformer les éléments intermédiaires d'interconnexion et obtenir une hauteur d'élément intermédiaire d'interconnexion d'épaisseur comprise entre 10 μηι et 100 μηι.
Septième étape illustrée en figure 6g :
Une quantité contrôlée de pâte de nanoparticules d'argent 14 est déposée sur les éléments intermédiaires d'interconnexion 13 à l'aide d'un dispenseur manuel. Le procédé de dispense peut se faire manuellement ou automatiquement grâce à des machines de dispenses automatiques présentes sur le marché (par exemple : ASYMTEK Quantum séries).
Huitième étape illustrée en figure 6h :
On réalise l'assemblage de la puce à la surface de son substrat avec l'ensemble préalablement élaboré et illustré en figure 6g. La figure 6h met en évidence les différents empilements.
En périphérie :
- des billes métalliques 13 ;
- des joints frittés 14 ;
- des billes métalliques 13 ;
- des joints frittés 14.
Au niveau de la puce 40, on obtient un empilement :
- de billes métalliques 13 ;
- de joints frittés 14 ;
- de joints frittés 14.
Cette opération peut être réalisée avec une machine de thermocompression pouvant être avec contrôle en « z » ou une machine de report thermique. Cette opération peut être réalisée à faible pression ou en utilisant une pâte à fritter commerciale de type « sans pression ».
Selon l'invention, la densification du joint fritté permet de repartir d'une surface plane pour empiler un second « bump ». Cette configuration est bien meilleure qu'un empilement de 2 « bumps » sans étape de frittage.
Cette étape peut être répétée plusieurs fois pour atteindre l'épaisseur désirée et un exemple d'assemblage est illustré en figure 7 qui montre un empilement réalisé successivement et comprenant 3 niveaux de « bump » 13 , deux « bumps » étant reliés entre eux via des joints frittés 14 un joint fritté reliant également le contact 24 sur le substrat 20 supportant la puce 40.
De nombreuses variantes peuvent permettre de compenser des épaisseurs importantes, jusqu'à 300μηι (différence d'épaisseur entre un composant de type transistor bipolaire à grille isolée « IGBT » silicium 70μηι et une diode SiC 300μηπ).
Les différents niveaux de « bumps » peuvent notamment présenter des « bumps » avec des diamètres différents ou des nombres différents par joint fritté de manière à assurer une structure pyramidale plus stable.
Par exemple, la figure 8 illustre un exemple d'assemblage dans lequel, deux niveaux de « bumps » 13 présentent des diamètres de « bumps » différents. Exemple de procédé de fabrication d'un assemblage présentant une structure de type pyramidale au niveau des éléments intermédiaires métalliques d'interconnexion et illustré grâce aux figure 9a à 9h.
Première étape illustrée en figure 9a :
On réalise à la surface d'éléments métalliques préalables élaborés
12, des éléments intermédiaires métalliques d'interconnexion 13i par technique thermosonique. Selon cet exemple, plusieurs éléments d'interconnexion 13i sont réalisés sur un élément métallique 12. Seconde étape illustrée en figure 9b.
La hauteur des éléments intermédiaires d'interconnexion 13i est uniformisée en appliquant une pression P pouvant être de 100g/ élément intermédiaire d'interconnexion par une surface plane et rigide (verre ou silicium) 300. Cette force est suffisante pour déformer les éléments intermédiaires d'interconnexion et obtenir une hauteur d'élément intermédiaire d'interconnexion d'épaisseur comprise entre 10 μηι et 100 μηι.
Troisième étape illustrée en figure 9c :
Une quantité contrôlée de pâte de nanoparticules d'argent 14 est déposée sur les éléments intermédiaires d'interconnexion 13i à l'aide d'un dispenseur manuel. Le procédé de dispense peut se faire automatiquement grâce à des machines de dispenses automatiques présentes sur le marché (par exemple : ASYMTEK Quantum séries).
Quatrième étape illustrée en figure 9d :
On réalise par une opération de thermocompression T.P., les joints frittés 14 à la surface des billes métalliques 13i, via un substrat intermédiaire 301 .
Cinquième étape illustrée en figure 9e :
On réalise un second niveau de billes métalliques 13j à la surface des joints frittés préalablement réalisés 14 par technique thermosonique. Sixième étape illustrée en figure 9f :
La hauteur des éléments intermédiaires d'interconnexion 13j est uniformisée en appliquant une pression P pouvant être de 100g/ élément intermédiaire d'interconnexion par une surface plane et rigide (verre ou silicium) 302. Cette force est suffisante pour déformer les éléments intermédiaires d'interconnexion et obtenir une hauteur d'élément intermédiaire d'interconnexion d'épaisseur comprise entre 10 μηι et 100 μηι.
Septième étape illustrée en figure 9g :
Une quantité contrôlée de pâte de nanoparticules d'argent 14 est déposée sur les éléments intermédiaires d'interconnexion 13j à l'aide d'un dispenseur manuel. Le procédé de dispense peut se faire automatiquement grâce à des machines de dispenses automatiques présentes sur le marché (par exemple : ASYMTEK Quantum séries). Huitième étape illustrée en figure 9h :
On réalise l'assemblage de la puce à la surface de son substrat avec l'ensemble préalablement élaboré et illustré en figure 9g. La figure 9h met en évidence les différents empilements.
En périphérie :
- des billes métalliques 13i ;
- des joints frittés 14 ;
- des billes métalliques 13j ;
- des joints frittés 14.
Au niveau de la puce, on obtient l'empilement :
- de billes métalliques 13i ;
- de joints frittés 14 ;
- de joints frittés 14.
Cette opération peut être réalisée à faible pression ou en utilisant une pâte à fritter commerciale de type « sans pression ».
Il est à noter que l'on peut réaliser une configuration de type « pyramide » à partir des deux substrats (donc également côté puce).
Il est à noter également que la compensation de hauteur peut aussi être effectuée sur le substrat côté puce.
Le Demandeur a réalisé des essais pour assembler un composant de type transistor en GaN HEMT (High Electron Mobility Transistor), sur un substrat de type « DBC » obtenu selon le premier exemple de procédé de fabrication d'un assemblage illustré en figure 1 a à 1 f.
Les essais menés après réalisation de l'assemblage selon l'invention ont prouvé la qualité de l'assemblage, le transitoire étant tout à fait fonctionnel.
Le composant présente une hauteur de grille inférieure de 10 m à celle de drain et source. Il a ainsi été possible de réaliser des interconnexions avec des éléments présentant des hauteurs adaptées et différentes.
La même interconnexion est réalisée et des tests électriques ont montré un transistor complètement fonctionnel comme illustré sur les figures 10a et 10b. La figure 10a représente les caractéristiques du courant Ids en fonction de la tension Vds (avec les références suivantes : d pour drain et s pour source) avec un temps de l'impulsion 100 με, d'un transistor GaN avec des tensions grille-source Vgs entre -4V (transistor bloqué) et 2V, avec des pas d'augmentation de 1 V. La figure 10b représente la variation du courant Ids en fonction de la tension Vgs pour une tension drain-source Vds de 1 V montrant les courants Ids lorsque le transistor est bloqué et ouvert.
Comparé à une brasure classique ou à une colle conductrice, le frittage de nanoparticules d'argent présente plusieurs avantages comme une meilleure conductivité thermique (plus que 4 fois supérieure à celle obtenue avec des brasures classiques), une température de procédé inférieure à 300 °C et une température de fonctionnement supérieure à 300 °C (dans le cas de la brasure, la température du procédé est supérieure à la température de fonctionnement). La technique utilisée permet d'éviter les courts circuits pouvant avoir lieu lors de la fusion de la brasure.
De plus, le joint poreux entre l'élément intermédiaire d'interconnexion et le plot du semiconducteur permet de mieux encaisser les contraintes mécaniques induites par la différence des coefficients de dilatation thermique entre les composants assemblés lors des cycles thermiques.
Il est à noter que la hauteur des éléments intermédiaires d'interconnexion peut être contrôlée et uniformisée en appliquant une pression suffisante pour les déformer.
Différentes hauteurs d'éléments intermédiaires d'interconnexion peuvent être envisagées sur un même substrat en :
- réalisant une première série avec les éléments les moins hauts puis en les pressant avec une pression convenable ;
- en faisant une série d'éléments plus hauts puis en les pressant. Cette hauteur des éléments intermédiaires d'interconnexion peut être contrôlée par le diamètre des fils, la pression de déformation exercée ou à travers la réalisation de « multi éléments intermédiaires d'interconnexion. Ces éléments intermédiaires d'interconnexion multi-hauteurs sont nécessaires si le profil de surface présente une variation de hauteur de plusieurs dizaines de m qui ne peut pas être compensée par la pâte seule.
Dans la présente invention des éléments intermédiaires d'interconnexion « stud bumps » en Au peuvent être réalisés. Des éléments intermédiaires d'interconnexion peuvent aussi être réalisés en utilisant d'autres métaux ou alliages (Cu, Ag, alliage Ag). Les éléments intermédiaires d'interconnexion peuvent être pressés pour avoir une hauteur contrôlée avec une variation inférieure au m. Il est toutefois possible de ne pas presser les « stud bumps » formés, pouvant générer une variation de hauteur de 1 à 5 m environ.
La pâte de microparticules ou de nanoparticules peut être d'argent ou d'or ou de cuivre ou d'alliage cuivre/argent.
II est à noter que dans le cas de frittage de microparticules, il convient d'utiliser de plus fortes pressions, pouvant typiquement être supérieures à 20 MPa.
Le dépôt de la pâte de nanoparticules peut être réalisé à l'aide d'un dispenseur. D'autres solutions de dépôt de pâte peuvent être envisagées comme le dépôt par sérigraphie « screen printing » ou l'impression directe « direct imprint » permettant d'avoir la pâte dans des zones bien localisées.

Claims

REVENDICATIONS
1 . Assemblage comprenant :
- au moins un premier élément (100) comprenant au moins un premier plot de connexion électrique (12) ;
- au moins un second élément (200) comprenant au moins un second plot de connexion électrique (21 ) ou une métallisation en surface ;
- des moyens d'interconnexion électrique et mécanique, caractérisé en ce que lesdits moyens d'interconnexion électrique et mécanique comprennent au moins :
- au moins un premier élément intermédiaire métallique d'interconnexion (13), à la surface d'au moins le premier plot de connexion électrique ;
- au moins un joint fritté (14) de microparticules ou de nanoparticules métalliques empilé avec ledit premier élément intermédiaire métallique d'interconnexion (13) ;
- la température de fusion dudit premier élément intermédiaire métallique d'interconnexion étant supérieure à la température de frittage desdites microparticules ou desdites nanoparticules métalliques.
2. Assemblage selon la revendication 1 , comportant en outre au moins un second élément intermédiaire métallique d'interconnexion (13), à la surface d'au moins le second plot de connexion électrique.
3. Assemblage selon l'une des revendications 1 ou 2, dans lequel au moins l'un des éléments comprend un composant semi-conducteur.
4. Assemblage selon l'une des revendications 1 à 3, dans lequel au moins l'un des éléments comprend un circuit électronique.
5. Assemblage selon l'une des revendications 1 à 4, comprenant au moins :
- au moins un composant à la surface dudit second élément ; - au moins un premier empilement comprenant au moins une alternance de plusieurs éléments intermédiaires métalliques d'interconnexion et de joints frittés ;
- au moins un second empilement en contact avec ledit composant comprenant au moins un élément intermédiaire métallique d'interconnexion et au moins un joint fritté ;
le nombre d'éléments intermédiaires métalliques d'interconnexion dans ledit second empilement étant inférieur au nombre d'éléments intermédiaires métalliques d'interconnexion dans ledit premier empilement.
6. Assemblage selon la revendication 5, dans lequel le nombre d'éléments intermédiaires métalliques d'interconnexion en contact avec un joint fritté varie le long de l'épaisseur desdits moyens d'interconnexion électrique et mécanique.
7. Assemblage selon l'une des revendications 5 ou 6, dans lequel, la taille des éléments intermédiaires métalliques d'interconnexion en contact avec un joint fritté varie le long de l'épaisseur desdits moyens d'interconnexion électrique et mécanique.
8. Assemblage selon l'une des revendications 1 à 7, dans lequel au moins l'un des éléments est un substrat céramique pouvant être en Al203 ou en Si3N4 ou en AIN et pouvant comporter au moins une couche métallique sur l'une de ses faces.
9. Assemblage selon l'une des revendications 1 à 8, dans lequel ledit plot de connexion est en argent ou en or ou en cuivre.
10. Assemblage selon la revendication 2 dans lequel, le au moins second plot de connexion est en aluminium, et/ou le au moins premier plot de connexion est en aluminium.
1 1 . Assemblage selon l'une des revendications 1 à 10, dans lequel l'élément intermédiaire métallique d'interconnexion est une bille métallique pressée.
12. Assemblage selon l'une des revendications 1 à 1 1 , dans lequel le joint fritté est en argent ou en or ou en cuivre ou en alliage de métaux comprenant deux des métaux précités.
13. Assemblage selon l'une des revendications 1 à 12, dans lequel le joint fritté a une épaisseur de l'ordre de quelques microns, pouvant être comprise entre 1 micron et quelques dizaines de microns.
14. Assemblage selon l'une des revendications 1 à 13, caractérisé en ce que l'élément intermédiaire métallique d'interconnexion a une épaisseur de l'ordre de plusieurs dizaines de microns, pouvant être comprises entre 10 microns et 100 microns.
15. Assemblage selon l'une des revendications 1 à 14, comprenant plusieurs éléments intermédiaires métallique d'interconnexion et dans lequel, au moins une partie des interconnexions comprenant lesdits joints et lesdits éléments intermédiaires métalliques d'interconnexion présentent des hauteurs différentes de joints et/ou d'éléments d'interconnexion.
16. Procédé de fabrication d'un assemblage comportant :
- au moins un premier élément (100) comprenant au moins un premier plot de connexion électrique (12) ;
- au moins un second élément (200) comprenant au moins un second plot de connexion électrique (21 ) ;
- des moyens d'interconnexion électrique et ;
ledit procédé comprenant les étapes suivantes :
- la réalisation d'au moins un premier élément intermédiaire métallique d'interconnexion (13) sur au moins un premier plot de connexion ;
- l'utilisation d'au moins une pâte ou un film de microparticules ou nanoparticules métalliques ;
- une opération de frittage de ladite pâte ou dudit film de microparticules ou nanoparticules métalliques, de manière à réaliser un joint fritté empilé avec au moins ledit élément intermédiaire métallique d'interconnexion ;
- la température de fusion dudit premier élément intermédiaire métallique d'interconnexion étant supérieure à la température de frittage desdites microparticules ou de nanoparticules métalliques.
17. Procédé selon la revendication 1 6, comprenant en outre la réalisation d'au moins un second élément intermédiaire métallique d'interconnexion sur au moins un second plot de connexion.
18. Procédé selon l'une des revendications 1 6 ou 17, comprenant la réalisation d'au moins un élément intermédiaire métallique d'interconnexion à la surface d'au moins un joint fritté préalablement réalisé.
19. Procédé selon l'une des revendications 1 6 à 18, dans lequel l'opération de frittage est réalisée à une faible pression inférieure ou égale à 100 g/cm2.
20. Procédé selon l'une des revendications 1 6 à 19, comprenant en outre l'application d'une première pression sur au moins ledit premier élément intermédiaire métallique d'interconnexion, avant l'opération de frittage.
21 . Procédé selon l'une des revendications 1 6 à 20, dans lequel l'élément intermédiaire métallique d'interconnexion est réalisé à la surface d'au moins un plot de connexion électrique, à partir d'un fil métallique en formant une bille métallique rendue solidaire dudit plot de connexion électrique par une technique thermosonique ou par thermo-compression.
22. Procédé d'interconnexion selon l'une des revendications 1 6 à 20, dans lequel l'élément intermédiaire est un pilier métallique, ledit pilier métallique étant réalisé par photolithographie de résine et électro-déposition d'un métal.
23. Procédé selon l'une des revendications 20 à 22, dans lequel l'opération de frittage est réalisée à une seconde pression inférieure à ladite première pression.
24. Procédé selon l'une des revendications 1 6 à 23, comprenant les étapes suivantes :
- la réalisation d'au moins un premier élément métallique d'interconnexion à la surface d'au moins un premier plot de connexion électrique ;
- le dépôt d'une pâte de microparticules ou de nanoparticules métalliques à la surface d'au moins ledit premier élément intermédiaire métallique d'interconnexion ;
- le positionnement d'au moins un second plot de connexion électrique en regard d'au moins ledit premier plot de connexion électrique pour former un ensemble comprenant au moins le premier élément et le second élément ;
- une opération de frittage de ladite pâte de manière à former au moins un joint fritté métallique.
25. Procédé selon l'une des revendications 1 6 à 23, comprenant le chauffage et le pressage dudit premier élément intermédiaire métallique d'interconnexion mis en contact avec un film sec de microparticules ou de nanoparticules métalliques pouvant être à la surface d'un support souple, conduisant à la pénétration d'une partie dudit premier élément intermédiaire dans ledit film métallique, à la cassure dudit film sec et à la formation d'au moins un élément de film sec métallique de microparticules ou de nanoparticules métalliques à la surface d'au moins ledit élément intermédiaire métallique d'interconnexion.
26. Assemblage obtenu selon le procédé de fabrication de l'une des revendications 1 6 à 25.
PCT/EP2017/051667 2016-01-26 2017-01-26 Assemblage comprenant des moyens d'interconnexion mixtes comportant des elements intermediaires d'interconnexion et des joints frittes metalliques et procede de fabrication Ceased WO2017129687A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP17701352.1A EP3408863A1 (fr) 2016-01-26 2017-01-26 Assemblage comprenant des moyens d'interconnexion mixtes comportant des elements intermediaires d'interconnexion et des joints frittes metalliques et procede de fabrication
US16/072,867 US11011490B2 (en) 2016-01-26 2017-01-26 Assembly comprising hybrid interconnecting means including intermediate interconnecting elements and sintered metal joints, and manufacturing process

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1650583 2016-01-26
FR1650583A FR3047111B1 (fr) 2016-01-26 2016-01-26 Assemblage comprenant des moyens d'interconnexion mixtes comportant des elements intermediaires d'interconnexion et des joints frittes metalliques et procede de fabrication

Publications (1)

Publication Number Publication Date
WO2017129687A1 true WO2017129687A1 (fr) 2017-08-03

Family

ID=55486949

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2017/051667 Ceased WO2017129687A1 (fr) 2016-01-26 2017-01-26 Assemblage comprenant des moyens d'interconnexion mixtes comportant des elements intermediaires d'interconnexion et des joints frittes metalliques et procede de fabrication

Country Status (4)

Country Link
US (1) US11011490B2 (fr)
EP (1) EP3408863A1 (fr)
FR (1) FR3047111B1 (fr)
WO (1) WO2017129687A1 (fr)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170309549A1 (en) * 2016-04-21 2017-10-26 Texas Instruments Incorporated Sintered Metal Flip Chip Joints
US10759658B2 (en) * 2018-12-10 2020-09-01 Texas Instruments Incorporated Hermetic vertical shear weld wafer bonding
US10910336B2 (en) * 2019-01-29 2021-02-02 Shih-Chi Chen Chip package structure
US11329018B2 (en) 2019-10-23 2022-05-10 International Business Machines Corporation Forming of bump structure
US11348875B2 (en) 2020-02-27 2022-05-31 Micron Technology, Inc. Semiconductor devices with flexible connector array
EP3872855A1 (fr) * 2020-02-27 2021-09-01 Siemens Aktiengesellschaft Substrat semi-fini pour un module électronique de puissance avec une structure de câblage avec des protubérances et procédé de fabrication correspondant
KR102273299B1 (ko) 2020-04-27 2021-07-06 알에프에이치아이씨 주식회사 열 확산 및 임피던스 정합을 위한 GaN 기반 고출력 트랜지스터 구조체 및 이를 제조하는 방법
EP4167274A4 (fr) * 2020-06-15 2024-01-03 Sony Semiconductor Solutions Corporation Dispositif à semi-conducteurs et son procédé de production
EP4128326A2 (fr) 2020-06-23 2023-02-08 Siemens Aktiengesellschaft Procédé de mise en contact d'un semi-conducteur de puissance sur un substrat
US12199059B2 (en) * 2021-02-18 2025-01-14 International Business Machines Corporation Sintering a nanoparticle paste for semiconductor chip join
FR3121278A1 (fr) 2021-03-26 2022-09-30 Safran Electronics & Defense Procédé pour assembler un composant électronique à un substrat par pressage
FR3121277B1 (fr) 2021-03-26 2024-02-16 Safran Electronics & Defense Procédé pour assembler un composant électronique à un substrat

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020093108A1 (en) 2001-01-15 2002-07-18 Grigorov Ilya L. Flip chip packaged semiconductor device having double stud bumps and method of forming same
JP2007184408A (ja) * 2006-01-06 2007-07-19 Nec Corp 電極接合方法
US20070182019A1 (en) * 2006-02-06 2007-08-09 Fujitsu Limited Semiconductor device and manufacturing method for the same
JP2007208082A (ja) * 2006-02-02 2007-08-16 Fujitsu Ltd 半導体装置の製造方法
JP2009224615A (ja) * 2008-03-17 2009-10-01 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2010272818A (ja) * 2009-05-25 2010-12-02 Panasonic Corp 実装構造体、およびその製造方法
US8257795B2 (en) 2004-02-18 2012-09-04 Virginia Tech Intellectual Properties, Inc. Nanoscale metal paste for interconnect and method of use
US20130307156A1 (en) * 2012-05-15 2013-11-21 Infineon Technologies Ag Reliable Area Joints for Power Semiconductors
US20150296620A1 (en) * 2014-04-10 2015-10-15 Samsung Electro-Mechanics Co., Ltd. Circuit board, method for manufacturing circuit board, electronic component package, and method for manufacturing electronic component package

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996029736A1 (fr) * 1995-03-20 1996-09-26 Kabushiki Kaisha Toshiba Substrat de circuit au nitrure de silicium
US20060030069A1 (en) * 2004-08-04 2006-02-09 Chien-Wei Chang Packaging method for manufacturing substrates
US8580607B2 (en) * 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US9406579B2 (en) * 2012-05-14 2016-08-02 STATS ChipPAC Pte. Ltd. Semiconductor device and method of controlling warpage in semiconductor package
US9633971B2 (en) * 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020093108A1 (en) 2001-01-15 2002-07-18 Grigorov Ilya L. Flip chip packaged semiconductor device having double stud bumps and method of forming same
US8257795B2 (en) 2004-02-18 2012-09-04 Virginia Tech Intellectual Properties, Inc. Nanoscale metal paste for interconnect and method of use
JP2007184408A (ja) * 2006-01-06 2007-07-19 Nec Corp 電極接合方法
JP2007208082A (ja) * 2006-02-02 2007-08-16 Fujitsu Ltd 半導体装置の製造方法
US20070182019A1 (en) * 2006-02-06 2007-08-09 Fujitsu Limited Semiconductor device and manufacturing method for the same
JP2009224615A (ja) * 2008-03-17 2009-10-01 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2010272818A (ja) * 2009-05-25 2010-12-02 Panasonic Corp 実装構造体、およびその製造方法
US20130307156A1 (en) * 2012-05-15 2013-11-21 Infineon Technologies Ag Reliable Area Joints for Power Semiconductors
US20150296620A1 (en) * 2014-04-10 2015-10-15 Samsung Electro-Mechanics Co., Ltd. Circuit board, method for manufacturing circuit board, electronic component package, and method for manufacturing electronic component package

Also Published As

Publication number Publication date
FR3047111A1 (fr) 2017-07-28
US20180374813A1 (en) 2018-12-27
US11011490B2 (en) 2021-05-18
FR3047111B1 (fr) 2018-03-23
EP3408863A1 (fr) 2018-12-05

Similar Documents

Publication Publication Date Title
WO2017129687A1 (fr) Assemblage comprenant des moyens d&#39;interconnexion mixtes comportant des elements intermediaires d&#39;interconnexion et des joints frittes metalliques et procede de fabrication
US8546185B2 (en) Method for manufacturing semiconductor device
US7501337B2 (en) Dual metal stud bumping for flip chip applications
US7785926B2 (en) Method of manufacturing stack-type semiconductor device and method of manufacturing stack-type electronic component
TWI390642B (zh) 穩定之金凸塊焊料連接
US9508665B2 (en) Method for insertion bonding and device thus obtained
CN102856219B (zh) 用于把金属表面附着到载体的方法以及包装模块
EP2175485B1 (fr) Connexion par emboitement de deux inserts soudés et sa méthode de fabrication
US8298874B2 (en) Packaged electronic devices having die attach regions with selective thin dielectric layer
JP2002151551A (ja) フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
JP5535448B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
TW201119079A (en) A bonding method for LED chip and bonded LED
EP3349241B1 (fr) Dispositifs à semi-conducteurs avec des trous d&#39;interconnexion conducteurs en saillie et procédés de fabrication de tels dispositifs
EP3115128A1 (fr) Assemblage comprenant deux elements de coefficient de dilatation thermique differents et un joint fritte heterogene en densite et procede de fabrication de l&#39;assemblage
FR3038534A1 (fr) Assemblage d&#39;un element avec un substrat isole electriquement et a faible resistance thermique notamment pour des applications haute temperature, ensemble comprenant ledit assemblage et un drain thermique et procede de fabrication
CN103803488A (zh) 封装纳米结构组件和用于制作封装纳米结构组件的方法
JP2002280415A (ja) 半導体装置
WO2022176563A1 (fr) Dispositif électronique
Yang et al. Investigation of key factors in thermal compression (TCB) NCF bonding process
JP3721859B2 (ja) 半導体パッケージ
EP3031775B1 (fr) Procede de realisation d&#39;une connexion electrique dans un via borgne
TWI224376B (en) Flip-chip bonding process
WO2025248202A1 (fr) Fabrication d&#39;un module de puissance
JP2003174116A (ja) 半導体装置の製造方法
JP2009049164A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17701352

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2017701352

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2017701352

Country of ref document: EP

Effective date: 20180827