[go: up one dir, main page]

WO2017154339A1 - 接続基板の製造方法 - Google Patents

接続基板の製造方法 Download PDF

Info

Publication number
WO2017154339A1
WO2017154339A1 PCT/JP2017/000769 JP2017000769W WO2017154339A1 WO 2017154339 A1 WO2017154339 A1 WO 2017154339A1 JP 2017000769 W JP2017000769 W JP 2017000769W WO 2017154339 A1 WO2017154339 A1 WO 2017154339A1
Authority
WO
WIPO (PCT)
Prior art keywords
main surface
glass
paste
hole
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2017/000769
Other languages
English (en)
French (fr)
Inventor
達朗 高垣
杉夫 宮澤
井出　晃啓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to DE112017001270.8T priority Critical patent/DE112017001270T5/de
Priority to CN201780010366.9A priority patent/CN108702846B/zh
Priority to KR1020187024079A priority patent/KR20180121508A/ko
Priority to JP2018504024A priority patent/JP6918773B2/ja
Publication of WO2017154339A1 publication Critical patent/WO2017154339A1/ja
Priority to US16/108,284 priority patent/US11013127B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam

Definitions

  • the present invention relates to a method of manufacturing an electrical connection board in which a through conductor such as a via conductor is formed in a through hole.
  • a substrate for mounting an electronic device such as a SAW filter
  • a substrate (via substrate) having a structure in which a through hole is provided in an insulating substrate such as ceramic and the hole is filled with a conductor to form a through electrode is used.
  • insulating substrate such as ceramic
  • the via substrate which is a component, is also required to be thin. It has been.
  • the wiring on the substrate surface needs to be miniaturized for miniaturization, it is required to reduce the diameter of the through electrode and to increase the accuracy of the position. Furthermore, since these fine wirings are formed by photolithography or plating, it is particularly required that the through electrodes be dense and have high water tightness in order to prevent problems caused by the ingress of chemicals in the resist coating process and plating process. ing.
  • Patent Document 1 discloses a method of preventing the resist solution from entering by forming a conductive protective film on the surface of a porous through electrode.
  • the insulating substrate is thin, the air permeability of the through electrode is increased, so that the strength of the conductive protective film is insufficient and does not function as a protective film.
  • Patent Document 2 discloses a method of filling a void with a second conductor after forming a porous first conductor as a through electrode.
  • a ceramic substrate is used, cracks and warpage of the substrate are likely to occur when the substrate is thinned due to the difference in thermal expansion between the metal that is the conductive material and the ceramic.
  • Patent Document 4 discloses a method in which an active metal layer is formed between a ceramic substrate and a through electrode by filling a through hole of the ceramic substrate with a metal containing an active metal, thereby densifying the ceramic substrate.
  • the metal brazing containing the active metal since the metal brazing containing the active metal has a very high viscosity, it cannot be filled well if the through electrode diameter is small.
  • Patent Document 4 discloses a method of using a conductive paste containing an expansion material when forming a through electrode. However, it is difficult to fill all the cavities with only the expansion material, and the denseness of the through electrode cannot be obtained particularly when the plate is thinned.
  • Patent Document 5 discloses a method of filling a glass paste after disposing a granular conductive material in each through hole of a ceramic substrate.
  • cracks and warpage due to the difference in thermal expansion between the ceramic and the spherical conductive material are likely to occur.
  • the through hole is small, it is difficult to arrange the spherical conductive material.
  • An object of the present invention is to improve the water tightness of a through hole when manufacturing a connection board including a ceramic substrate and a through conductor provided in the through hole.
  • the present invention has a first main surface and a second main surface, and a metal paste is supplied to the through hole of the ceramic base material provided with the through hole, and a porous metal body is generated by heating.
  • the glass paste is applied on the main surface of the metal porous body, the glass paste is impregnated into the open pores of the metal porous body, and baked. And the penetration conductor is exposed to the 1st main surface side by removing the glass layer which remained on the 1st main surface side of the ceramic base material.
  • the through conductor in the through hole of the ceramic substrate is made of a metal porous body and a glass phase, the difference in thermal expansion between the through conductor and the ceramic is mitigated, and cracks and warpage are unlikely to occur.
  • the glass paste is filled into the open pores of the metal porous body from the first main surface side and baked to generate a glass phase. Therefore, the glass substrate is watertight by the glass phase on the first main surface side of the ceramic substrate. And the watertightness of the entire connection board is improved.
  • FIG. (A) is a top view which shows typically the ceramic base material 1 in which the through-hole 2 was arranged
  • (b) is a cross-sectional view of the ceramic base material 1.
  • FIG. (A) shows a state in which the metal paste 3 is filled in the through-holes of the ceramic substrate 1
  • (b) shows a state in which the metal paste 3 is baked to form the metal porous body 4
  • (c) The state which formed the glass layer 9 on the 1st main surface 1a of the ceramic base material 1 is shown
  • (d) shows the state which removed the glass layer 9.
  • FIG. FIG. 2A is a plan view schematically showing the connection substrate 10 in which the through conductor 11 is formed in the through hole 2 ⁇ / b> A
  • 2B is a cross-sectional view of the connection substrate 10. It is a schematic diagram which shows the structure of the metal porous body 4 produced
  • the ceramic substrate 1 is provided with one main surface 1a and the other main surface 1b, and a large number of through holes 2 penetrating between the main surfaces 1a and 1b are formed. Yes.
  • the through hole 2 has an opening 2a on the first main surface 1a side and an opening 2b on the second main surface 1b side.
  • a metal paste 3 is filled in the opening 2 of the ceramic substrate 1. Then, by heating the metal paste 3, the metal paste is baked to form a porous metal body 4 in the through hole 2 as shown in FIG.
  • Reference numeral 5 denotes a first main surface of the metal porous body 4, and 6 denotes a second main surface of the metal porous body 4.
  • a glass paste is applied on the first main surface 1a of the ceramic substrate 1 to form a glass paste layer.
  • the glass paste applied on the first main surface 5 of the metal porous body 4 is impregnated into the open pores in the metal porous body 4.
  • the glass paste is cured by heating and baking.
  • the glass layer 9 is formed on the 1st main surface 1a of the ceramic base material 1.
  • the glass paste impregnated in the open pores of the metal porous body is cured to generate a glass phase, thereby generating the through conductor 7 in the through hole.
  • Reference numeral 8 denotes a first main surface of the through conductor 8.
  • the through conductor is exposed on the first main surface side of the ceramic base material to obtain a connection substrate.
  • the first main surface 1a of the ceramic base material 1 is further polished to form a polished surface 1c as shown in FIG.
  • the through conductors 11 are filled in the through holes 2A.
  • 11 a is a first main surface of the through conductor 11
  • 11 b is a second main surface of the through conductor 11.
  • the metal porous body 4 is formed in the through hole 2 by baking the metal paste.
  • the metal porous body 4 extends from the first main surface 1a of the ceramic substrate 1 to the second main surface 1b.
  • 5 is the first main surface of the porous metal body, and 6 is the other main surface.
  • the metal porous body 4 includes a metal matrix (matrix) 20 and pores 16A, 16B, 16C, and 16D.
  • the pores generated in the matrix include open pores 16A and 16D that open to the first main surface 5, open pores 16B that open to the second main surface 6, and closed pores that do not open to the openings 5 and 6.
  • the open pores 16A are open to the first main surface 5 in the cross section of FIG.
  • the open pores 16D are not opened in the first main surface 5 in the cross section of FIG. 4, but are opened in the first main surface 5 along a route that does not appear in the cross section.
  • the open pores 16A and 16D are distinguished.
  • the inventor forms a glass layer by applying a glass paste to the first main surface 1a side, and part of the glass paste into the open pores 16A and 16D as the first main surface. It was conceived to impregnate from the 5th side.
  • the glass paste is impregnated from the first main surface side into the open pores 16A and 16D opened in the first main surface 5.
  • the glass layer 18 is formed on the first main surface 1a, and at the same time, the glass phase 19 is formed in the open pores 16A and 16D.
  • the glass phase 17 originally present in the porous metal body may be mixed with the glass phase 19 generated by impregnation and baking of the glass paste.
  • the polishing surface 1c is formed on the ceramic substrate 1A, and the thickness of the ceramic substrate 1A is smaller than that before polishing.
  • a through conductor 11 is formed in the through hole 2A. Even in this state, at least the first principal surface side 11 a of the open pores is blocked by the glass phase 19. As a result, since the open pores communicating from the first main surface 11a to the second main surface 11b do not remain, the water tightness is remarkably improved.
  • the thickness of the ceramic substrate is 25 to 150 ⁇ m, and the diameter W of the through hole is 20 ⁇ m to 70 ⁇ m.
  • the present invention is particularly useful for such a small and thin connection substrate.
  • the diameter W of the through hole formed in the ceramic substrate is more preferably 25 ⁇ m or more from the viewpoint of ease of forming.
  • the distance D (distance between the nearest through holes) between adjacent through holes 2 is preferably 50 ⁇ m or more, and more preferably 100 ⁇ m or more, from the viewpoint of suppressing breakage and cracks.
  • the distance D between the adjacent through holes 2 is preferably 1000 ⁇ m or less, and more preferably 500 ⁇ m or less, from the viewpoint of improving the density of the through holes.
  • the method for forming the through hole in the ceramic substrate is not particularly limited.
  • a through hole can be formed in a green sheet of a ceramic substrate by pins or laser processing.
  • a through-hole can also be formed in a blank substrate by laser processing.
  • Ceramics constituting the ceramic substrate include Al2O3, AlN, ZrO2, Si, Si3N4, and SiC.
  • a metal paste is supplied to the through holes, and a metal porous body is generated by heating.
  • the metal that is the main component constituting such a metal paste include Ag, Au, Cu, Pd, or a mixture thereof.
  • glass components include SiO2, Al2O3, bismuth oxide, zinc oxide, vanadium oxide, tin oxide, tellurium oxide, alkali metal oxide, and fluorine.
  • the baking temperature of the metal paste is appropriately selected depending on the type of paste, and can be set to 500 to 900 ° C., for example.
  • a glass paste is applied to the first main surface of the metal porous body, and the open pores of the metal porous body are impregnated with the glass paste.
  • the glass paste can be applied over the entire first main surface of the ceramic substrate.
  • the glass paste may be applied only on the first main surface of the porous metal body by screen printing or the like, and the glass paste may not be applied on the other ceramic surfaces.
  • the glass paste is cured by heating to form a glass layer on the main surface of the porous metal body, and the glass paste impregnated in the open pores is used as the glass phase.
  • the baking temperature of the glass paste is appropriately selected depending on the type of paste, and can be set to 500 to 900 ° C., for example.
  • connection substrate having a ceramic substrate and a through conductor provided in the through hole is obtained.
  • the first main surface of the ceramic substrate is preferably polished.
  • predetermined wiring, a pad, etc. are formed in each main surface 11a, 11b of a ceramic substrate.
  • the ceramic substrate is an integral relay substrate.
  • the ceramic substrate is preferably precision polished.
  • CMP Chemical Mechanical Polishing
  • polishing slurry a slurry in which abrasive grains having a particle size of 30 nm to 200 nm are dispersed in an alkali or neutral solution is used.
  • the abrasive material include silica, alumina, diamond, zirconia, and ceria, which are used alone or in combination.
  • a hard urethane pad, a nonwoven fabric pad, and a suede pad can be illustrated as a polishing pad.
  • Example 1 A connection substrate was fabricated as described with reference to FIGS. Specifically, first, a slurry in which the following components were mixed was prepared.
  • (Raw material powder) ⁇ -alumina powder having a specific surface area of 3.5 to 4.5 m 2 / g and an average primary particle size of 0.35 to 0.45 ⁇ m (alumina purity 99.99%) 100 parts by mass • MgO (magnesia) 250 ppm ⁇ ZrO 2 (zirconia) 400ppm ⁇ Y 2 O 3 (yttria) 15ppm
  • Disersion medium ⁇ 45 parts by weight of 2-ethylhexanol (binder) ⁇ PVB (polyvinyl butyral) resin 4 parts by weight (dispersant) ⁇ Polymer surfactant 3 parts by weight (plasticizer) ⁇ DOP 0.1 parts by weight
  • the slurry was formed into a tape shape using a doctor blade method so that the thickness after firing was 250 ⁇ m, and the slurry was cut so as to have a diameter of 100 mm when converted into a size after firing.
  • the obtained powder compact is calcined at 1240 ° C. in the atmosphere (preliminary firing), and then the substrate is placed on a molybdenum plate and heated at a rate of 1300 ° C. to 1550 ° C. in an atmosphere of hydrogen 3: nitrogen 1. Was kept at 1550 ° C. for 2.5 hours and baked to obtain a blank substrate.
  • the blank substrate was laser processed under the following conditions to form through holes having the following dimensions.
  • CO 2 laser wavelength 10.6 ⁇ m
  • Pulse 1000Hz- On time 12 ⁇ s
  • Laser mask diameter 0.9 mm
  • Number of shots 35 times Through-hole diameter
  • W 0.65 mm
  • Through hole interval D 0.3 mm
  • Number of through-holes 40000 pieces / piece
  • the melt (dross) adhering to the substrate surface was removed by grinding with a grinder, and then annealed at 1300 ° C. for 5 hours in the atmosphere to obtain a ceramic substrate having a thickness of 180 ⁇ m.
  • the Ag paste was embedded in the through hole by printing.
  • the Ag paste contains 10% or less glass component.
  • it baked at 750 degreeC and formed the metal porous body in the through-hole.
  • a low melting point borosilicate glass paste was printed on the first main surface of the ceramic substrate, and the glass paste was melted at 670 ° C.
  • connection substrate was removed by polishing to obtain a connection substrate. Specifically, after grinding with a grinder with the substrate attached to an alumina plate, lapping with diamond slurry was performed on both sides. The particle size of diamond was 3 ⁇ m. Finally, CMP processing using SiO 2 abrasive grains and diamond abrasive grains was performed. Thereafter, the substrate was peeled off from the alumina plate, the same processing was performed on the main surface on the opposite side, and washing was performed to obtain a connection substrate. An enlarged photograph of the obtained through conductor is shown in FIG.
  • the water tightness of the through conductor of the obtained connection board was confirmed by the method described with reference to FIG. That is, the porous plate 21 was fixed to the pedestal 22, the dust-free paper 23 was placed on the pedestal 22, and the ceramic substrate sample 24 was placed thereon. Water 26 was dropped onto the through hole of the ceramic substrate 24 and sucked as indicated by an arrow A. Then, it was confirmed whether or not moisture was observed on the dust-free paper.
  • the number of through conductors in which liquid leakage was observed was 1 for 40000 through conductors provided on one ceramic substrate.
  • Example 1 An Ag paste was embedded in each through-hole of the same ceramic substrate as in Example 1.
  • the Ag paste used is the same as in the examples. Then, it baked at 750 degreeC and formed the metal porous body in the through-hole.
  • both main surfaces of the ceramic base material were precision-polished without carrying out a step of printing the glass paste on the first main surface of the ceramic base material to obtain a connection substrate.
  • Example 2 a water tightness test was conducted in the same manner as in Example 1. As a result, liquid leakage was observed in almost all of the 40000 through conductors provided on one ceramic substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

セラミック基材の貫通孔に金属ペーストを供給し、加熱によって金属多孔体を生成させる。金属多孔体の主面にガラスペーストを塗布すると共に金属多孔体の開気孔中にガラスペーストを含浸させる。加熱によってガラスペーストを硬化させることで、金属多孔体の主面上にガラス層を形成し、かつ開気孔に含浸したガラスペーストをガラス相とする。ガラス層を除去することで、セラミック基板１Ａと、貫通孔２Ａ内に設けられた貫通導体１１とを備える接続基板１０を得る。貫通導体１１が、金属多孔体とガラス相を備える。

Description

接続基板の製造方法
　本発明は、ビア導体などの貫通導体が貫通孔内に形成された電気的接続基板を製造する方法に関するものである。
　ＳＡＷフィルター等の電子デバイスを実装するための基板として、セラミック等の絶縁基板に貫通穴を設け、その穴を導体で埋め、貫通電極とする構造の基板（ビア基板）が用いられている。近年は携帯電話に代表される通信機器の小型化に伴い、使用される電子デバイスにも小型化、低背化が求められており、その構成要素であるビア基板についても同様に薄板化が求められている。
　また、小型化のため、基板表面の配線も微細化する必要があるため、貫通電極径の小径化、およびその位置の高精度化が求められる。更に、これらの微細配線はフォトリソグラフィーやめっきにより形成されることから、レジスト塗布工程やめっき工程での薬液の浸入による不具合を防止するため、貫通電極が緻密で水密性が高いことが特に求められている。
　貫通電極の緻密化については各種の解決策が提示されているが、いずれも比較的厚い基板と大径の貫通電極を対象としたものであり、薄板および小径の貫通電極を用いる場合は所望の結果が得られない。
　例えば、特許文献1では、ポーラス（多孔質）な貫通電極の表面に導電保護膜を形成することで、レジスト液の浸入を防止する方法が開示されている。しかし、絶縁性基板が薄いと、貫通電極の通気性が高くなるため、導電保護膜の強度が不足し、保護膜として機能しない。また、セラミックスと金属の間が熱膨張差により剥離しやすい。
　特許文献２では、貫通電極として多孔質の第1導電体を形成した後、その空隙を第2導電体で埋める方法が開示されている。しかし、セラミック基板を用いる場合、導電材である金属とセラミックスとの熱膨張差により、基板を薄板化した際にクラックや基板の反りが発生しやすい。
　特許文献４では、セラミック基板の貫通孔に、活性金属を含む金属を充填することで、セラミック基板と貫通電極の間に活性金属層を形成し、緻密化する方法が開示されている。しかし、上述したようなセラミックスと金属との熱膨張差によるクラック発生といった問題に加え、活性金属を含む金属ロウは粘度が非常に高いため、貫通電極径が小さいと、うまく充填できない。
　特許文献４では、貫通電極を形成する際、膨張材を含む導体ペーストを用いる方法が開示されている。しかし、膨張材のみで全ての空洞を埋めることは難しく、特に薄板化した場合は貫通電極の緻密性が得られない。
　特許文献５では、粒状導電物質をセラミック基板の貫通孔内にそれぞれ配置した後、ガラスペーストを充填する方法が開示されている。しかし、セラミックスと球状導電物質の熱膨張差に起因するクラックや反りが発生しやすい。更に、貫通孔が小さくなると、球状導電物質の配置が困難となる。
特許4154913 特開2013-165265 特開2015-65442 特開H09-46013 特開2015-119165
　本発明の課題は、セラミック基板と、貫通孔内に設けられた貫通導体とを備える接続基板を製造するのに際して、貫通孔の水密性を向上させることである。
　本発明は、第一の主面と第二の主面とを有しており、貫通孔が設けられているセラミック基材の前記貫通孔に金属ペーストを供給し、加熱によって金属多孔体を生成させる工程；
　前記金属多孔体の主面にガラスペーストを塗布すると共に前記金属多孔体の開気孔中に前記ガラスペーストを含浸させる工程；
　加熱によって前記ガラスペーストを硬化させることで、前記金属多孔体の主面上にガラス層を形成し、かつ前記開気孔に含浸した前記ガラスペーストをガラス相とする工程；および
　前記ガラス層を除去することで、セラミック基板と、前記貫通孔内に設けられた貫通導体とを備える接続基板を得る工程
を有しており、前記貫通導体が、前記金属多孔体と前記ガラス相を備えることを特徴とする。
　本発明によれば、金属多孔体の主面上にガラスペーストを塗布してガラスペーストを金属多孔体の開気孔に含浸させ、焼き付ける。そしてセラミック基材の第一の主面側に残ったガラス層を除去することで、貫通導体を第一の主面側に露出させている。
　ゆえに、本発明では、セラミック基板の貫通孔内の貫通導体が、金属多孔体とガラス相とからなっているので、貫通導体とセラミックスとの熱膨張差が緩和され、クラックや反りが発生しにくい。その上で、第一の主面側から金属多孔体の開気孔内にガラスペーストを充填し、焼き付けてガラス相を生成させているので、セラミック基板の第一の主面側でガラス相によって水密性が確保され、接続基板全体としての水密性が改善される。
（ａ）は、貫通孔２が配列されたセラミック基材１を模式的に示す平面図であり、（ｂ）は、セラミックス基材１の横断面図である。 （ａ）は、セラミック基材１の貫通孔に金属ペースト３を充填した状態を示し、（ｂ）は、金属ペースト３を焼き付けて金属多孔体４を形成した状態を示し、（ｃ）は、セラミック基材１の第一の主面１ａ上にガラス層９を形成した状態を示し、（ｄ）は、ガラス層９を除去した状態を示す。 （ａ）は、貫通孔２Ａ中に貫通導体１１が形成された接続基板１０を模式的に示す平面図であり、（ｂ）は、接続基板１０の横断面図である。 貫通孔内に生成した金属多孔体４の構造を示す模式図である。 金属多孔体４の開気孔１６Ａに含浸したガラス相１９およびセラミック基板１の第一の主面１ａ上に形成されたガラス層１８を示す模式図である。 ガラス層を除去した後の貫通導体１１の構造を示す模式図である。 本発明例の貫通導体の写真である。 水密性試験の方法を説明するための模式図である。
　以下、適宜図面を参照しつつ、本発明を更に詳細に説明する。
　図１に示すように、セラミック基材１には一方の主面１ａと他方の主面１ｂとが設けられており、主面１ａと１ｂとの間を貫通する貫通孔２が多数形成されている。貫通孔２には、第一の主面１ａ側の開口２ａと、第二の主面１ｂ側の開口２ｂとがある。
　次いで、図２（ａ）に示すように、セラミック基材１の開口２内に金属ペースト３を充填する。そして、金属ペースト３を加熱することによって、金属ペーストを焼き付け、図２（ｂ）に示すように、貫通孔２内に金属多孔体４を生じさせる。５は、金属多孔体４の第一の主面であり、６は、金属多孔体４の第二の主面である。
　次いで、セラミック基材１の第一の主面１ａ上にガラスペーストを塗布し、ガラスペースト層を形成する。これとともに、金属多孔体４の第一の主面５上に塗布されたガラスペーストが、金属多孔体４内の開気孔に含浸される。この状態で、ガラスペーストを加熱して焼き付けることにより硬化させる。これにより、図２（ｃ）に示すように、セラミック基材１の第一の主面１ａ上にガラス層９が形成される。同時に、金属多孔体の開気孔内に含浸したガラスペーストが硬化し、ガラス相を生成し、これによって貫通孔内に貫通導体７を生成する。なお、８は、貫通導体８の第一の主面である。
　次いで、ガラス層９を除去することによって、セラミック基材の第一の主面側に貫通導体を露出させ、接続基板とする。この際、好ましくは、セラミック基材１の第一の主面１ａを更に研磨し、図２（ｄ）に示すように、研磨面１ｃを形成し、接続基板１０を得る。
　図２（ｄ）および図３（ａ）、（ｂ）に示すように、接続基板１０のセラミック基板１Ａでは、各貫通孔２Ａ内に貫通導体１１が充填されている。１１ａは貫通導体１１の第一の主面であり、１１ｂは貫通導体１１の第二の主面である。
　以下、本発明の製法の特徴を更に述べる。
　図２（ｂ）に示すように、金属ペーストを焼き付けることによって、貫通孔２中に金属多孔体４を形成する。ここで、本例では、金属多孔体４は、セラミック基材１の第一の主面１ａから第二の主面１ｂへと延びている。５は金属多孔体の第一の主面であり、６は他方の主面である。
　図４に示すように、金属多孔体４は、金属マトリックス（母体）２０と気孔１６Ａ、１６Ｂ、１６Ｃ、１６Ｄからなる。ただし、金属ペースト中にガラス成分を添加した場合には、気孔の一部がガラス相１７によって充填される。マトリックス中に生ずる気孔には、第一の主面５に開口する開気孔１６Ａ、１６Ｄ、第二の主面６に開口する開気孔１６Ｂ、および開口５、６に対して開口していない閉気孔１６Ｃがある。なお、開気孔１６Ａは、図４の横断面において第一の主面５に対して開口している。これに対して、開気孔１６Ｄは、図４の横断面においては第一の主面５に開口していないが、横断面に現れていないルートで第一の主面５に開口しているので、開気孔１６Ａと１６Ｄとを区別している。
　図４の状態では、開気孔１６Ａ、１６Ｂ、１６Ｄ、閉気孔１６Ｃともに、一部分はガラス相１７によって充填され、一部分は空隙のまま残留している。
　ここで、セラミック基板について水密性試験を行うと、第一の主面１ａから第二の主面１ｂへと向かって漏水が観測されることがあった。この理由であるが、第一の主面５に開口する開気孔１６Ａ、１６Ｄと、第二の主面６に開口する開気孔１６Ｂとが、一部で連通していたものと推定された。
　そこで、本発明者は、前述したように、第一の主面１ａ側にガラスペーストを塗布してガラス層を形成すると共に、ガラスペーストの一部を開気孔１６Ａ、１６Ｄに第一の主面５側から含浸させることを想到した。
　この結果として、図５に示すように、第一の主面５に開口する開気孔１６Ａ、１６Ｄ中に第一の主面側からガラスペーストが含浸される。この状態でガラスペーストを焼き付けることによって、第一の主面１ａ上にガラス層１８が形成され、同時に開気孔１６Ａ、１６Ｄ中にガラス相１９が形成される。一部の開気孔では、金属多孔体中にもともと存在していたガラス相１７と、ガラスペーストの含浸および焼き付けによって生成したガラス相１９とが混在する場合もあり得る。
　ここで、ガラスペーストを第一の主面側から金属多孔体の開気孔に含浸させることで、開気孔のうち少なくとも第一の主面側はガラス相１９によって閉塞される。この結果、第一の主面５から第二の主面６に向かって連通するような開気孔は残留しないため、水密性が著しく改善される。
　ただし、図５の状態では金属多孔体がガラス層１８によって蓋をされているため、貫通導体７によってセラミック基材１の両側を電気的に導通させることができない。そこで、本発明では、不要になったガラス層１８を除去し、図６に示す状態とし、貫通導体を第一の主面側に露出させる。この際、セラミック基材の第一の主面を研磨加工することで、研磨面を形成すると、貫通導体の露出をいっそう確実にし、その露出面を平坦化できるので好ましい。
　この状態では、図６に示すように、セラミック基板１Ａに研磨面１ｃが形成されており、セラミック基板１Ａの厚さは研磨前より小さくなっている。そして、貫通孔２Ａ内には貫通導体１１が形成されている。この状態でも、開気孔のうち少なくとも第一の主面側１１ａはガラス相１９によって閉塞される。この結果、第一の主面１１ａから第二の主面１１ｂに向かって連通するような開気孔は残留しないため、水密性が著しく改善される。
　以下、本発明の構成要素について更に述べる。
　好適な実施形態においては、セラミック基板の厚さが２５～１５０μｍであり、貫通孔の径Ｗが２０μｍ～７０μｍである。本発明は、このような小型で薄い接続基板に対して特に有用である。
　セラミック基板に形成する貫通孔の径Ｗは、成形しやすさの観点からは、２５μｍ以上が更に好ましい。隣接する貫通孔２の間隔Ｄ（最も近接する貫通孔間の距離）は、破損やクラックを抑制するという観点からは、５０μｍ以上が好ましく、１００μｍ以上が更に好ましい。また、隣接する貫通孔２の間隔Ｄは、貫通孔の密度を向上させるという観点からは、１０００μｍ以下が好ましく、５００μｍ以下が更に好ましい。
　セラミック基板に貫通孔を形成する方法は、特に限定されない。例えば、セラミック基板のグリーンシートにピンやレーザー加工によって貫通孔を形成することができる。あるいは、セラミックスからなるブランク基板を製造した後に、ブランク基板にレーザー加工によって貫通孔を形成することもできる。
　セラミック基板を構成するセラミックスとしては、Al2O3、AlN、ZrO2、Si、Si3N4、SiCを例示できる。
　本発明では、貫通孔に金属ペーストを供給し、加熱によって金属多孔体を生成させる。こうした金属ペーストを構成する主成分である金属としては、Ａｇ、Ａｕ、Ｃｕ、Ｐｄ、またはこれらの混合物を例示できる。また、金属に対してガラス成分を混合してペースト化することが好ましい。こうしたガラス成分としてはSiO2、Al2O3、酸化ビスマス、酸化亜鉛、酸化バナジウム、酸化錫、酸化テルル、アルカリ金属酸化物、フッ素が例示できる。
　金属ペーストの焼き付け温度は、ペーストの種類によって適宜選択するが、例えば５００～９００℃とすることができる。
　次いで、金属多孔体の第一の主面にガラスペーストを塗布すると共に金属多孔体の開気孔中にガラスペーストを含浸させる。この際には、セラミック基材の第一の主面の全体にわたってガラスペーストを塗布することができる。あるいは、スクリーン印刷法などによって、金属多孔体の第一の主面上にのみガラスペーストを塗布し、その他のセラミックス表面にはガラスペーストを塗布しないようにすることもできる。
　次いで、加熱によってガラスペーストを硬化させることで、金属多孔体の主面上にガラス層を形成し、かつ開気孔に含浸したガラスペーストをガラス相とする。ガラスペーストの焼き付け温度は、ペーストの種類によって適宜選択するが、例えば５００～９００℃とすることができる。
　次いで、少なくとも金属多孔体上にあるガラス層を除去することで、セラミック基板と、貫通孔内に設けられた貫通導体とを備える接続基板を得る。この状態では、少なくともガラス層を除去して貫通導体を露出させれば足りるが、好ましくはセラミック基材の第一の主面も研磨する。そして、セラミック基板の各主面１１ａ、１１ｂには、所定の配線やパッドなどを形成する。また、セラミック基板は、一体の中継基板とする。
　セラミック基材は精密研磨加工することが好ましい。こうした精密研磨加工としては、ＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）加工が一般的であり。これに使われる研磨スラリーとして、アルカリまたは中性の溶液に３０ｎｍ～２００ｎｍの粒径を持つ砥粒を分散させたものが使われる。砥粒材質としては、シリカ、アルミナ、ダイヤ、ジルコニア、セリアを例示でき、これらを単独または組み合わせて使用する。また、研磨パッドには、硬質ウレタンパッド、不織布パッド、スエードパッドを例示できる。
（実施例１）
　図１～図６を参照しつつ説明したようにして接続基板を作製した。
　具体的には、まず以下の成分を混合したスラリーを調製した。
（原料粉末）
　・比表面積３．５～４．５ｍ２／ｇ、平均一次粒子径０．３５～０．４５μｍのα－アルミナ粉末（アルミナ純度９９．９９％）
　　　　　１００質量部
　・ＭｇＯ（マグネシア）　　　　　　　       ２５０ｐｐｐｍ
　・ＺｒＯ２（ジルコニア）　　　　　　        ４００ｐｐｍ
　・Ｙ２Ｏ３（イットリア）　　　　　　　      １５ｐｐｍ
（分散媒）
　・２-エチルヘキサノール　　　　　　　　   ４５重量部
（結合剤）
　・ＰＶＢ（ポリビニルブチラール）樹脂　　　　　　　　　    ４重量部
（分散剤）
　・高分子界面活性剤　　　　　　　　　　　 ３重量部
（可塑剤）
　・ＤＯＰ　　　　　　　　　　　　　　　    ０．１重量部
　このスラリーを、ドクターブレード法を用いて、焼成後の厚さに換算して２５０μｍとなるようテープ状に成形し、焼成後の大きさに換算して、直径φ１００ｍｍとなるように切断した。得られた粉末成形体を、大気中１２４０℃で仮焼（予備焼成）の後、基板をモリブデン製の板に載せ、水素３：窒素１の雰囲気中で１３００℃から１５５０℃での昇温速度を５０℃/ｈとして、１５５０℃で２．５時間保持し、焼成を行い、ブランク基板を得た。
　このブランク基板を以下の条件でレーザー加工することによって、以下の寸法の貫通孔を形成した。
 
　ＣＯ２レーザー：波長 　　10.6μm　　
　パルス：１０００Hz- On time　 12μs
　レーザーマスク径：　　　0.9　ｍｍ
　ショット回数：　35回
　貫通孔径Ｗ：　　　　　　0.65ｍｍ
　貫通孔の間隔Ｄ：　　　　0.3ｍｍ
　貫通孔の数　：　　　　　40000個／枚
　次いで、レーザー加工の際、基板表面に付着した溶融物（ドロス）をグラインダーによる研削で除去した後、大気中１３００℃で５時間アニール処理を行い、厚さ１８０μｍのセラミック基材を得た。
　次に、印刷による貫通孔へのＡｇペースト埋め込みを行った。Ａｇペーストには１０％以下のガラス成分が含まれる。その後、７５０℃にて焼成を行い、貫通孔中に金属多孔体を形成した。次いで、低融点ホウケイ酸ガラスペーストをセラミック基材の第一の主面上に印刷し、６７０℃にてガラスペーストの溶融を実施した。
　次いで、表面に残留したガラス層を研磨加工により除去し、接続基板を得た。具体的には、基板をアルミナプレートに貼り付けた状態でグラインダーによる研削を行った後、ダイヤモンドスラリーによるラップ加工を両面に実施した。ダイヤモンドの粒径は３μｍとした。最後にＳｉＯ２砥粒とダイヤモンド砥粒によるＣＭＰ加工を実施した。その後、基板をアルミナプレートから剥がし、反対側の主面に同様の加工をした後、洗浄を実施し、接続基板を得た。
　得られた貫通導体の拡大写真を図７に示す。
　また、得られた接続基板のセラミック基板には、クラックや反りは見られなかった。
　得られた接続基板の貫通導体の水密性を，図８を参照しつつ説明する方法で確認した。
　すなわち、台座２２に多孔体板２１を固定し、台座２２上に無塵紙２３を載置し、その上にセラミック基板のサンプル２４を設置した。セラミック基板２４の貫通孔上に水２６を滴下し、矢印Ａのように吸引した。そして、無塵紙に水分の付着が見られるかどうかを確認した。
　この結果、１枚のセラミック基板に設けられた貫通導体４００００個に対して、液漏れの見られた貫通導体は１個であった。
（比較例１）
　実施例１と同じセラミック基材の各貫通孔にＡｇペースト埋め込みを行った。使用したＡｇペーストは実施例と同じである。その後、７５０℃にて焼成を行い、貫通孔中に金属多孔体を形成した。
　次いで、ガラスペーストをセラミック基材の第一の主面上に印刷する工程を実施することなしに、セラミック基材の両方の主面を精密研磨加工し、接続基板を得た。
　次いで、実施例１と同様にして水密性試験を行った。この結果、１枚のセラミック基板に設けられた貫通導体４００００個のほぼ全数について液漏れが見られた。

Claims (3)

  1. 　第一の主面と第二の主面とを有しており、貫通孔が設けられているセラミック基材の前記貫通孔に金属ペーストを供給し、加熱によって金属多孔体を生成させる工程；
    　前記金属多孔体の主面にガラスペーストを塗布すると共に前記金属多孔体の開気孔中に前記ガラスペーストを含浸させる工程；
    　加熱によって前記ガラスペーストを硬化させることで、前記金属多孔体の前記主面上にガラス層を形成し、かつ前記開気孔に含浸した前記ガラスペーストをガラス相とする工程；および
    　前記ガラス層を除去することで、セラミック基板と、前記貫通孔内に設けられた貫通導体とを備える接続基板を得る工程
    を有しており、前記貫通導体が、前記金属多孔体と前記ガラス相を備えることを特徴とする、接続基板の製造方法。
  2. 　前記ガラス層を除去する工程において、研磨加工によって前記ガラス層を除去すると共に前記セラミック基板の前記第一の主面を研磨面とすることを特徴とする、請求項１記載の方法。
  3. 　前記セラミック基板の厚さが２５～１５０μｍであり、前記貫通孔の径が２０μｍ～７０μｍであることを特徴とする、請求項１または２記載の方法。
PCT/JP2017/000769 2016-03-11 2017-01-12 接続基板の製造方法 Ceased WO2017154339A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE112017001270.8T DE112017001270T5 (de) 2016-03-11 2017-01-12 Verfahren zur Herstellung eines Verbindungssubstrat
CN201780010366.9A CN108702846B (zh) 2016-03-11 2017-01-12 连接基板的制造方法
KR1020187024079A KR20180121508A (ko) 2016-03-11 2017-01-12 접속 기판의 제조 방법
JP2018504024A JP6918773B2 (ja) 2016-03-11 2017-01-12 接続基板の製造方法
US16/108,284 US11013127B2 (en) 2016-03-11 2018-08-22 Method for producing connection substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-048166 2016-03-11
JP2016048166 2016-03-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/108,284 Continuation US11013127B2 (en) 2016-03-11 2018-08-22 Method for producing connection substrate

Publications (1)

Publication Number Publication Date
WO2017154339A1 true WO2017154339A1 (ja) 2017-09-14

Family

ID=59790281

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/000769 Ceased WO2017154339A1 (ja) 2016-03-11 2017-01-12 接続基板の製造方法

Country Status (7)

Country Link
US (1) US11013127B2 (ja)
JP (1) JP6918773B2 (ja)
KR (1) KR20180121508A (ja)
CN (1) CN108702846B (ja)
DE (1) DE112017001270T5 (ja)
TW (1) TWI710299B (ja)
WO (1) WO2017154339A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005063708A (ja) * 2003-08-20 2005-03-10 Daiken Kagaku Kogyo Kk 導電性ペースト
JP2010098291A (ja) * 2008-10-17 2010-04-30 Samsung Electro-Mechanics Co Ltd 無収縮セラミック基板及び無収縮セラミック基板の製造方法
JP2011176033A (ja) * 2010-02-23 2011-09-08 Asahi Glass Co Ltd 発光素子搭載用基板およびこの基板を用いた発光装置
JP2012114213A (ja) * 2010-11-24 2012-06-14 Kyocera Corp 配線基板およびその製造方法
JP5820092B1 (ja) * 2014-03-19 2015-11-24 株式会社アライドマテリアル セラミック配線基板
JP2015231009A (ja) * 2014-06-06 2015-12-21 セイコーエプソン株式会社 電子デバイスパッケージ用基板および電子デバイスパッケージ用基板の製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4826319B1 (ja) * 1967-11-09 1973-08-08
JPS62296496A (ja) 1986-06-17 1987-12-23 富士通株式会社 多層セラミツク回路基板の製造方法
US5614043A (en) 1992-09-17 1997-03-25 Coors Ceramics Company Method for fabricating electronic components incorporating ceramic-metal composites
JP3162539B2 (ja) 1993-04-05 2001-05-08 日本特殊陶業株式会社 導体ペーストによって導体を形成したセラミック配線基板の製造方法
JP3754748B2 (ja) 1995-05-19 2006-03-15 ニッコー株式会社 スルーホール充填用導体ペースト、セラミック回路基板及びパッケージ基板
US5698015A (en) 1995-05-19 1997-12-16 Nikko Company Conductor paste for plugging through-holes in ceramic circuit boards and a ceramic circuit board having this conductor paste
US5888631A (en) * 1996-11-08 1999-03-30 W. L. Gore & Associates, Inc. Method for minimizing warp in the production of electronic assemblies
JPH10308565A (ja) * 1997-05-02 1998-11-17 Shinko Electric Ind Co Ltd 配線基板
EP1050888B1 (en) * 1998-08-28 2010-10-06 Panasonic Corporation Conductive paste, conductive structure using the same, electronic part, module, circuit board, method for electrical connection, method for manufacturing circuit board, and method for manufacturing ceramic electronic part
JP4688379B2 (ja) 2001-09-26 2011-05-25 福田金属箔粉工業株式会社 回路基板及びその製造方法ならびに電子装置
JP4154913B2 (ja) 2002-04-01 2008-09-24 株式会社村田製作所 電子部品およびその製造方法
JP2005093105A (ja) 2003-09-12 2005-04-07 Asahi Glass Co Ltd 導電性構造体およびその製造方法
CN100589680C (zh) * 2003-11-14 2010-02-10 株式会社村田制作所 导电糊及多层陶瓷基板
JP2006348225A (ja) * 2005-06-17 2006-12-28 Hitachi Chem Co Ltd 複合体、これを用いたプリプレグ、金属箔張積層板、プリント配線基板及びプリント配線基板の製造方法
US7687722B2 (en) * 2006-10-03 2010-03-30 Endicott Interconnect Technologies, Inc. Halogen-free circuitized substrate with reduced thermal expansion, method of making same, multilayered substrate structure utilizing same, and information handling system utilizing same
JP5029699B2 (ja) * 2007-11-30 2012-09-19 株式会社村田製作所 セラミック複合多層基板及びその製造方法並びに電子部品
DE102011009856B8 (de) * 2011-01-31 2012-12-27 W.C. Heraeus Gmbh Elektrische Durchführung und Verfahren zur Herstellung einer cermethaltigen Durchführung für eine medizinisch implantierbare Vorrichtung
US20130313687A1 (en) 2012-01-13 2013-11-28 Zycube Co., Ltd. Through via/the buried via elrctrolde material and the said via structure and the said via manufacturing method
US9282638B2 (en) 2012-01-13 2016-03-08 Zycube Co., Ltd. Electrode, electrode material, and electrode formation method
JP6155551B2 (ja) 2012-04-10 2017-07-05 セイコーエプソン株式会社 電子デバイス、電子機器および電子デバイスの製造方法
CN104364899B (zh) 2012-06-22 2017-11-24 株式会社村田制作所 电子部件模块
JP5978905B2 (ja) * 2012-10-11 2016-08-24 Tdk株式会社 非接触受電装置および非接触電力伝送システム
US20150351241A1 (en) 2013-01-07 2015-12-03 A.L.M.T. Corp. Ceramic Wiring Substrate, Semiconductor Device, And Method For Manufacturing Ceramic Wiring Substrate
US9403023B2 (en) * 2013-08-07 2016-08-02 Heraeus Deutschland GmbH & Co. KG Method of forming feedthrough with integrated brazeless ferrule
JP6365111B2 (ja) 2013-11-12 2018-08-01 セイコーエプソン株式会社 配線基板の製造方法、配線基板、素子収納用パッケージ、電子デバイス、電子機器および移動体
CN105322909A (zh) * 2014-06-06 2016-02-10 精工爱普生株式会社 电子器件封装用基板、电子器件封装、电子器件及制造方法
JP6336829B2 (ja) 2014-06-19 2018-06-06 京セラ株式会社 配線基板、パッケージおよび電子機器
JP5922739B2 (ja) 2014-10-27 2016-05-24 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005063708A (ja) * 2003-08-20 2005-03-10 Daiken Kagaku Kogyo Kk 導電性ペースト
JP2010098291A (ja) * 2008-10-17 2010-04-30 Samsung Electro-Mechanics Co Ltd 無収縮セラミック基板及び無収縮セラミック基板の製造方法
JP2011176033A (ja) * 2010-02-23 2011-09-08 Asahi Glass Co Ltd 発光素子搭載用基板およびこの基板を用いた発光装置
JP2012114213A (ja) * 2010-11-24 2012-06-14 Kyocera Corp 配線基板およびその製造方法
JP5820092B1 (ja) * 2014-03-19 2015-11-24 株式会社アライドマテリアル セラミック配線基板
JP2015231009A (ja) * 2014-06-06 2015-12-21 セイコーエプソン株式会社 電子デバイスパッケージ用基板および電子デバイスパッケージ用基板の製造方法

Also Published As

Publication number Publication date
TWI710299B (zh) 2020-11-11
US11013127B2 (en) 2021-05-18
JPWO2017154339A1 (ja) 2019-01-17
DE112017001270T5 (de) 2018-11-29
TW201803426A (zh) 2018-01-16
CN108702846A (zh) 2018-10-23
KR20180121508A (ko) 2018-11-07
US20180359865A1 (en) 2018-12-13
CN108702846B (zh) 2021-05-18
JP6918773B2 (ja) 2021-08-11

Similar Documents

Publication Publication Date Title
JP6831832B2 (ja) 接続基板
TWI345938B (en) Multi-layered ceramic substrate and its production method, and electronic device comprising same
JP5877932B1 (ja) 貫通孔を有する絶縁基板
JP6918774B2 (ja) 接続基板
KR20100005143A (ko) 비아홀용 전기 전도성 조성물
JP6918773B2 (ja) 接続基板の製造方法
JP5464107B2 (ja) 素子搭載用基板の製造方法
KR101292040B1 (ko) 저온동시소성세라믹스 기판의 제조방법
JP2011176301A (ja) 素子搭載用基板およびその製造方法
JP2008186905A (ja) 低温焼成配線基板の製造方法
JP5142738B2 (ja) 多数個取り配線基板
JP5094467B2 (ja) セラミック基板の製造方法
JP2014060446A (ja) 素子搭載用基板
JPH04283994A (ja) セラミックプリント配線板及びその製造方法
JP2006261277A (ja) 積層セラミック基板の製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018504024

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20187024079

Country of ref document: KR

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17762686

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17762686

Country of ref document: EP

Kind code of ref document: A1