WO2016124065A1 - 一种心脏起搏器系统及其控制方法 - Google Patents

Abstract

一种心脏起搏器系统及其控制方法，起搏功能的逻辑与时序部分由微处理器（100）的固件提供，而由外围集成电路（200）提供感知和发放脉冲的功能，微处理器（100）和外围集成电路（200）通过串行接口（5,11）和电平信号进行通讯，充分利用了现代超低功耗微处理器（100）的内部资源，降低了心脏起搏器系统对外围集成电路（200）的依赖性，减少了数字电路的设计工作量。

Description

一种心脏起搏器系统及其控制方法 技术领域

本发明涉及医疗器械技术领域，特别涉及一种心脏起搏器系统及其控制方法。

背景技术

心脏起搏器是治疗心律失常的有效医疗器械，它能发放一定频率的脉冲电流刺激心脏完成泵血功能。所述心脏起搏器通过脉冲发生器实现感知心脏自身电信号，并根据需要发送起搏脉冲。例如，在心脏起搏器感知到一次心房自身心电信号之后，脉冲发生器能感知到心房感知信号，并设定心房感知不应期、下限频率，在相应的时间发出起搏脉冲。

最初的心脏起搏器的起搏控制机制由数码电路完成，数字电路的状态机控制完成起搏功能。随着起搏功能的复杂化，心脏起搏器厂商在数字电路的基础上增加了微处理器内核，所述微处理器内核主要负责数据统计及高级功能治疗功能的实现，数字电路中仍然保留了与心脏起搏器功能相关的逻辑控制功能。

现有的一种心脏起搏器系统中，数字电路要完成大量与心脏起搏器功能相关的逻辑控制，如DDD、VVI等各种模式判断都由数字电路实现，使得心脏起搏器系统功能对硬件的依赖性高，不利于功能扩展。而且数字电路的可靠性验证将花费大量的人力物力，心脏起搏器系统功能的验证也不容易实现。

现有的另一种心脏起搏器系统对起搏时序的逻辑功能由微处理器内核以及相应配合的数字电路状态机共同完成，但这种心脏起搏器系统对专用集成电路的设计工作量的要求较大。

发明内容

本发明的目的在于提供一种心脏起搏器系统及其控制方法，以解决现有心脏起搏器系统对数字电路的设计及验证工作量较大的问题。

为解决上述技术问题，本发明提供一种心脏起搏器系统，包括：

微处理器，包括主控制单元、第一定时器、第二定时器、输入输出端口及微处理器串行接口，其中，所述第一定时器、第二定时器、所述输入输出端口及所述微处理器串行接口分别与所述主控制单元连接；以及

外围集成电路，包括起搏感知控制接口、起搏控制单元、感知控制单元及外围集成电路串行接口，所述起搏感知控制接口分别与所述起搏控制单元和所述感知控制单元电性连接；

其中，所述第二定时器及所述输入输出端口分别与所述起搏感知控制接口通过第一电平信号和第二电平信号进行通讯，所述起搏感知控制接口通过所述第一电平信号将心房或心室事件传送至所述第二定时器，所述输入输出端口通过所述第二电平信号将起搏请求发送至所述起搏感知控制接口；所述微处理器串行接口与所述外围集成电路串行接口电性连接，所述微处理器通过串口通讯信号控制所述外围集成电路进行参数设置。

进一步的，在所述的心脏起搏器系统中，所述主控制单元处于休眠状态，当所述外围集成电路检测到心电信号或发出起搏脉冲时，所述外围集成电路以中断的形式唤醒所述主控制单元；当所述主控制单元被唤醒后，所述主控制单元对当前事件进行处理并不再即时响应其他新中断，在所述主控制单元处理完当前事件后，再响应其他新中断。

进一步的，在所述的心脏起搏器系统中，所述第二定时器包括多个捕获寄存器，当所述外围集成电路检测到心电信号或发出起搏脉冲时，所述外围集成电路通过所述第一电平信号通知所述第二定时器，所述第二定时器捕获代表心房或心室事件的所述第一电平信号，所述第一电平信号对应 所述心房或心室事件发生的真实时间，所述第二定时器将对应的所述真实时间记录在所述多个捕获寄存器中的一个捕获寄存器中。

进一步的，在所述的心脏起搏器系统中，还包括一程控接口，所述程控接口用于与程控仪进行通讯，所述心脏起搏器系统通过所述程控接口将代表所述心房或心室事件及所述真实时间的信息进行组合后，发送给所述程控仪；所述心脏起搏器系统内不设置起搏模式程序单元，所述程控仪将用户设置的起搏模式以功能控制位组群的值来表示，并将所述功能控制位组群的值通过所述程控接口发送给所述心脏起搏器系统，所述心脏起搏器系统根据所述功能控制位组群的值进行起搏控制。

进一步的，在所述的心脏起搏器系统中，所述第一定时器以增计数模式运作，所述第二定时器以连续模式运作；

其中，所述第一定时器包括第一比较寄存器、第二比较寄存器和第三比较寄存器；第一比较寄存器工作于比较模式，用于逸搏计数控制；第二比较寄存器工作于比较模式，用于心房/心室感知不应期控制；第三比较寄存器工作于比较模式，用于室后心房感知不应期控制；

所述第二定时器包括第四捕获寄存器、第五捕获寄存器、第六捕获寄存器及第七比较寄存器，第四捕获寄存器工作于捕获模式，用于冻结记录发出起搏脉冲的时间；第五捕获寄存器工作于捕获模式，用于冻结记录心房感知的真实时间；第六捕获寄存器工作于捕获模式，用于冻结记录心室感知的真实时间；第七比较寄存器工作于比较模式，用于产生中断，为整个心脏起搏器系统提供时钟体系。

进一步的，在所述的心脏起搏器系统中，外围集成电路包括数字电路，其中所述数字电路包括：寄存器单元和内部分频时钟单元；所述寄存器单元分别与所述起搏控制单元、所述外围集成电路串行接口、所述感知控制单元及所述程控接口电性连接；所述内部分频时钟单元分别与所述第一定 时器和所述第二定时器电性连接。

进一步的，在所述的心脏起搏器系统中，所述外围集成电路还包括模拟电路，所述模拟电路包括电荷泵、感知放大器以及天线模块，所述电荷泵与所述起搏控制单元连接；所述感知放大器与所述感知控制单元连接；所述天线模块与所述程控接口连接。

进一步的，在所述的心脏起搏器系统中，用于控制上述任一所述的心脏起搏器系统，包括：

当所述外围集成电路检测到心电信号或发出起搏脉冲时，通过所述第一电平信号将心房或心室事件通知所述微处理器，使得所述第二定时器捕获代表心房或心室事件的第一电平信号，并将所述心房或心室事件发生的真实时间记录在所述第二定时器的捕获寄存器中，以记录所述心房或心室事件发生的时间；

当所述微处理器捕获到所述心房或心室事件时，所述微处理器根据当前起搏模式设置下一个起搏的心腔，并计算下一起搏时间，置入所述第一定时器的比较寄存器中；当所述第一定时器计数到与所述比较寄存器中的值相等时，所述微处理器通过第二电平信号向所述外围集成电路做出相应的起搏请求，设置应当被起搏的心腔；

使所述外围集成电路将起搏脉冲已发出作为另一心房或心室事件通知所述微处理器。

进一步的，在所述的心脏起搏器系统的心脏起搏器系统的控制方法中，使所述主控制单元处于休眠状态，当所述外围集成电路检测到所述心电信号或发出起搏脉冲时，以中断的形式唤醒所述主控制单元；当所述主控制单元被唤醒后，使所述主控制单元对当前事件进行处理，在运行中即不再即时响应其他新中断，在所述主控制单元完成了当前任务后，再使所述主控制单元响应其他新中断。

进一步的，在所述的心脏起搏器系统的心脏起搏器系统的控制方法中，用于控制所述的心脏起搏器系统，包括：

将所述程控仪中设置的起搏模式及其相匹配的参数，通过所述程控接口传输至所述外围集成电路中，并通过所述程控接口存入所述外围集成电路中的寄存器单元；所述微处理器通过所述微处理器串行接口读取所述寄存器单元中的参数；同时在所述程控仪的使用界面显示当前所述心脏起搏器的工作模式和运行参数。

进一步的，在所述的心脏起搏器系统的心脏起搏器系统的控制方法中，还包括：将用户设置的起搏模式以功能控制位组群的值来表示，并将所述功能控制位组群的值通过所述程控接口发送给所述心脏起搏器系统，所述心脏起搏器系统根据所述功能控制位组群的值进行起搏控制。

进一步的，在所述的心脏起搏器系统的心脏起搏器系统的控制方法中，所述功能控制位组群为比特位组群。

本发明提供的心脏起搏器系统及其控制方法，具有以下有益效果：起搏功能的逻辑与时序部分由微处理器的固件提供，而由外围集成电路提供感知和发放脉冲的功能，充分利用了现代超低功耗微处理器的内部资源，降低了系统对外围集成电路的依赖性，减少了数字电路的设计工作量。

附图说明

图1是本发明实施例的心脏起搏器系统及其控制方法示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的心脏起搏器系统及其控制方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

请参考图1，本发明提供一种心脏起搏器系统，包括微处理器100和外围集成电路200，微处理器100和外围集成电路200之间可进行通讯。基此本发明的起搏功能的逻辑与时序部分由微处理器100的固件提供，而由外围集成电路200提供感知和发放脉冲的功能，充分利用了现代超低功耗微处理器100的内部资源，降低了系统对外围集成电路200的依赖性，减少了数字电路的设计工作量。

以下详细介绍本发明的各部件的连接关系和作用。

如图1所示，微处理器100包括主控制单元1、第一定时器2(TA定时器)、第二定时器3(TB定时器)、输入输出端口4和微处理器串行接口5，第一定时器2、第二定时器3、输入输出端口4和微处理器串行接口5分别与主控制单元1连接。主控制单元1用于实现各种与功能有关的控制，包括起搏时序控制、IC参数设置等。第一定时器2包含三个寄存器，第二定时器3包含六个寄存器，用于计时与实时记录心电事件或发出起搏脉冲的真实发生时间。输入输出端口4用于发放高低电平，以对外围集成电路200进行起搏控制，微处理器串行接口5实现主控制单元1与外围集成电路200中的数字电路之间的数据通讯。

外围集成电路200包括数字电路和模拟电路。其中，所述数字电路包括起搏感知控制接口6、起搏控制单元7、感知控制单元9、外围集成电路串行接口11、寄存器单元12、程控接口13、内部分频时钟单元15以及看门狗单元16。所述模拟电路包括电荷泵8、感知放大器10以及天线模块14。

所述起搏感知控制接口6分别与第二定时器3、输入输出端口4、起搏控制单元7及感知控制单元9电性连接。寄存器单元12分别与起搏控制单元7、外围集成电路串行接口11、感知控制单元9及程控接口13相连接。外围集成电路串行接口11又与微处理器串行接口5相连接。内部分频时钟单元15分别与第一定时器2和第二定时器3相连接，看门狗单元16与微 处理器100连接。电荷泵8与起搏控制单元7连接；感知放大器10与感知控制单元9连接；天线模块14与程控接口13连接。

在本实施例中，当发生心电事件时，感知放大器10实时接受模拟感知心电信号后，将其传送至感知控制单元9，感知控制单元9检测该心电信号的有效性，并根据该心电信号生成心房感知(AS)信号或心室感知(VS)信号，并向起搏感知控制接口6发送心房感知(AS)信号或心室感知(VS)信号，由起搏感知控制接口6通过第一电平信号将心房感知(AS)信号或心室感知(VS)信号传送至第二定时器；第二定时器内部具有时钟，当第二定时器收到心房感知(AS)信号或心室感知(VS)信号后，第二定时器即时将此信号对应的心电事件发生的真实时间(TOC)置入其内部寄存器中。

主控制单元1通常处于休眠状态，当第二定时器收到心房感知(AS)信号或心室感知(VS)信号后，第二定时器唤醒主控制单元1,主控制单元1执行对应的中断服务程序。主控制单元1根据当前的起搏模式设置下一个应当起搏的心腔，并计算下一次应当起搏的时间，置入作为逸搏控制的第一定时器的比较器中。当第一定时器的计数器计数值与比较寄存器中的值相等时，主控制单元1通过输入输出端口4以第二电平信号向起搏感知控制接口6发出相应的起搏请求并设置应该被起搏的心腔。起搏感知控制接口6对起搏请求进行解码，并向起搏控制单元7传输心房起搏(AP)信号或心室起搏(VP)信号。

起搏控制单元7还用于控制并监测电荷泵8电路的工作状态，电荷泵8实现起搏电路的充电控制。内部分频时钟单元15分别与第一定时器2和第二定时器3连接，向第一定时器2和第二定时器3提供计时基准，分辨率为1毫秒。在起搏时，感知控制单元9控制感知放大器10的开启与关闭。寄存器单元12用于存放感知控制单元9、起搏控制单元7、程控接口13和 天线模块14的数据，这些数据可供程控仪通过微处理器100读取。外围集成电路串行接口11与微处理器串行接口5进行数据通讯。程控接口13实现接收并分析程控数据，产生相应中断，并按协议发送数据。天线模块14将天线模拟信号转换为数字信号。看门狗单元16监控系统的工作状态，预防出现死机和程序出错的情况。

以下对定时器的工作模式做进一步的说明。

第一定时器2以增计数模式运作，第一定时器2包括TACCR0(第一比较寄存器)，工作在增计数模式，用于逸博计数控制，在感知起搏事件后，主控制单元1将下次起搏的逸搏间期置入第一比较寄存器，因为第一比较寄存器工作在增计数模式，第一比较寄存器从0向上计数，至逸搏间期期满时，也即第一定时器的计数器计数值与第一比较寄存器中的值相等时，产生中断，主控制单元1向起搏电路发起起搏请求；第一定时器2还包括TACCR1(第二比较寄存器)，工作在比较模式，用于心房/心室不应期感知不应期控制；及TACCR2(第三比较寄存器)，工作在比较模式，用于室后心房感知不应期控制。所谓感知不应期控制是指在重置感知不应期时，除了在TACCR1及TACCR2中置入感知不应期数值外，同时设置一起搏控制变量(pc_ctrl)中相应的VRP及PVARP位；当不应期到期时，将相应的位清0；通过查看相应的控制位来判定事件是否为不应期内感知事件。

第二定时器3以连续模式运作。第二定时器3包括：TBCCR0(第四捕获寄存器)，工作在捕获模式，用于冻结记录发出起搏脉冲的时间；TBCCR1(第五捕获寄存器)，工作在捕获模式，用于冻结记录心房感知的时间；TBCCR6(第六捕获寄存器)，工作在捕获模式，用于冻结记录心室感知的时间；TBCCR2(第七比较寄存器)，工作在比较模式，每秒钟产生一次中断，整个系统的时钟系统据此1秒中断建立，在中断服务程序中，使用4个byte来进行时间计数，每秒钟加一，可计时136年。此中断服务程序， 也可为一些定时请求(分辨率一秒以上)提供服务；在本实施例中，第二定时器3还可包括第八比较寄存器、第九比较寄存器和第十比较寄存器(未图示)，第八比较寄存器工作于比较模式，用于产生以毫秒为单位的时间段中断；第九比较寄存器和第十比较寄存器工作于比较模式，用于产生主控制单元1测试时需用的场景事件。

心房感知、心室感知及起搏事件的时间根据事件的性质和发生位置的不同由第二计时器3冻结在各捕获寄存器中，因此固件在实时对中断响应的延迟对计算下一个逸搏间期完全没有影响。心房心室的感知及起搏中断服务程序将事件发生的时间(TOC)及事件的形态放入一循环使用的缓冲区内，并以此计算下一次的起搏时间。

进一步的，本装置中，所有的起搏由起搏控制变量pc_ctrl进行控制，通过对各个位的值进行判定来决定接下来的各起搏处理行为。

表1为各个起搏位的定义，并对各位的具体定义加以说明：

Bit 1：VRP间期内该位为1，VRP之外为0

Bit 2：PVARP间期内该位为1，PVARP之外为0

Bit 3：PANP间期内该位为1，PANP之外为0

Bit 4：标记PVC事件

Bit 5：标记多联PVC事件

Bit 6：设置Pace腔，1：V，0：A

Bit 7：标记trigger Pace

Bit 8：置位表明之前有A事件发生

Bit 9：置位表明之前有V事件发生

Bit 10：Inhibit期间置位

Bit 11：PMT期间置位

Bit 12：暂未使用

表1

较佳地，在本发明中，对参数的程控是在一次程控唤醒内完成的。此种参数有两大类。

一类在主控制单元1的内存中，主控制单元可直接读写。对此类参数皆备有两个备份，可以定时对整个参数组进行校验。如果其中一个备份校验失败，可以使用另一备份对其进行恢复。如果两个备份皆校验失败，可使用闪存flash中保存的数据恢复到出厂设定的电重置值。

另一类参数在外部集成电路的寄存器单元12中，对其读写要经过串行接口。因为对外部集成电路的修改常需对比特位进行修改，为避免对任何比特位(或其组合)的修改都需要在串行接口之间传递两个字节，因此，在任何时候，此寄存器单元在内存及程控仪内都存有一拷贝。在内存中此寄存器单元也有两个备份。其校验与恢复操作与第一类参数一致。这些定时检测可以防止内存发生单一错误。

另外，较佳地，主控制单元1处于睡眠状态时，需要用的可屏避中断处于使能状态，此时如果有外部事件如心房感知、心室感知、程控通讯或 第一计时器2，第二计时器3溢出事件发生，主控制单元1将被唤醒，主控制单元1进入中断服务程序进行相关处理。一旦主控制单元1被唤醒，在其运作的几个毫秒中(最长3-6ms)，全局中断处于禁止状态(但实际发生的中断不会丢失)。在目前的中断服务程序后，会依优先顺序完成序列中待处理的中断。因为，在本实施例中，没有嵌套式中断，而是命定式的设计。此种设计不但简化了程控遥测等异步事件的运作与心电事件间的程序处理，并且也大大简化了对起搏功能特别是有关起搏时序的系统功能验证。

基此，本发明相应提供了一种心脏起搏器系统的控制方法，使用上述的心脏起搏器系统，步骤如下：

步骤一：当所述外围集成电路检测到心电信号或发出起搏脉冲时，通过所述第一电平信号将心房或心室事件通知所述微处理器，使得所述第二定时器捕获代表心房或心室事件的第一电平信号，并将所述心房或心室事件发生的真实时间记录在所述第二定时器的捕获寄存器中，以记录所述心房或心室事件发生的时间；

所述微处理器通常处于休眠状态，当检测到心电信号或发出起搏脉冲时以中断的形式唤醒微处理器；当所述微处理器被唤醒后，使所述主控制单元对当前事件进行处理，在运行中即不再即时响应其他新中断，在所述主控制单元完成了当前任务后，再使所述主控制单元响应其他新中断。

步骤二：当所述微处理器捕获到所述心房或心室事件时，所述微处理器根据当前起搏模式设置下一个起搏的心腔，并计算下一起搏时间，置入第一定时器的比较寄存器中；当所述第一定时器计数到与所述比较寄存器中的值相等时，所述微处理器通过第二电平信号向所述外围集成电路做出相应的起搏请求，设置应当被起搏的心腔；

步骤三：使所述外围集成电路将起搏脉冲已发出作为另一心房或心室事件通知所述微处理器。

进一步的，此心脏起搏器系统还可配有一相应的外部程控仪，二者可以无线通讯；心房心室的感知及起搏中断服务程序也将此事件型态与事件发生的时间(TOC)浓缩成两个字节，即带时间信息的标识(Marker)，上传给程控仪。与传统的marker不同，我们上传至程控仪的marker附带了时间讯息，此讯息是以起搏器的时间为基础的。程控仪利用Time Stamped Markers可在实时更准确的为使用者提供间期类数据。Time Stamped也为系统验证及测试提供了有力的工具。程控仪配有使用者界面，可以跟据患者需要调控植入医疗器械的参数；譬如对于起搏幅度宽度以及感知阈值的设置，可以经由无线通讯由微处理机经过串行接口转达至外围集成电路数字模块的寄存器单元中。

相应的，也提供了一种心脏起搏器系统的控制方法，具体包括如下步骤：

通过外部程控仪将一起搏模式及其相匹配的参数通过程控接口下传至一心脏起搏器系统的外围集成电路中，并通过所述程控接口存入所述外围集成电路中的寄存器单元；所述微处理器通过所述微处理器串行接口读取所述寄存器单元中的参数；同时在外部程控仪的使用界面调控所述心脏起搏器系统的工作模式和运行参数。

进一步的，所述起搏模式相匹配的参数包括下限频率和/或上限跟踪频率。

进一步的，所述医疗器械的参数包括起搏幅度宽度和/或感知阈值。

进一步的，所述起搏模式使用AAI、VVI或DDD在外部程控仪的使用界面输入。所述外部程控仪应用软件将起搏模式转化为比特位组合群，随后微处理器根据此转化为比特位组合群对其相应起搏摸式的系统行为作出逻辑处理，特别的，由于不是直接管控外围集成电路的感知开关，因此无论是在AAI、VVI或DDD模式下，心房心室的感知功能皆是开启的。

以下如表2所示，进一步说明将起搏摸式转化为比特位组群，如表2所示：

Table 1:Bit coded Transcription of anti-brady Mode

BROMODE：

表2

本发明提供的心脏起搏器系统及其方法有如下优点：

第一，起搏幅度，脉宽及感知灵敏度等的控制由自主研发的外围集成电路自身的寄存器群组完成。主控制单元与外围集成电路间通过串行外设接口(SPI)来进行通讯。对起搏心腔及时序的逻辑控制不必经由书写ASIC中的寄存器群组来完成，这样，只需要在使用者对起搏幅度、脉宽及感知灵敏等进行修改时才需要读写ASIC中的寄存器组。这些对ASIC寄存器的读写操作是在程控遥测程序将MCU唤醒后一气呵成的。

第二，因为本发明的心脏起搏器系统能够感知起搏发生的时间(TOC，精确到一毫秒)，而下一次应该起搏的时间是由中断服务程序计算出来的，该程序在将逸搏间期置入TACCR0前可以通过读取TB计数器TBR来获得当前的时间信息，因此对起搏间期的控制可以精确到2毫秒之内。

第三，因为微处理器与周边硬件的通讯，如读写数字电路的寄存器，是通过串行接口来进行的，如果所有起搏控制皆由此实现，将旷时费事。在本发明中，只有在与程控仪交互时才需书写硬件寄存器，譬如设置起搏幅度，脉宽等，而对起搏时序的分秒级功能控制，如起搏腔选择及对硬件的起搏请求是通过I/O线的高低电平设置来实现的。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (12)

1. 一种心脏起搏器系统，其特征在于，包括：

   微处理器，包括主控制单元、第一定时器、第二定时器、输入输出端口及微处理器串行接口，其中，所述第一定时器、第二定时器、所述输入输出端口及所述微处理器串行接口分别与所述主控制单元连接；以及

   外围集成电路，包括起搏感知控制接口、起搏控制单元、感知控制单元及外围集成电路串行接口，所述起搏感知控制接口分别与所述起搏控制单元和所述感知控制单元电性连接；

   其中，所述第二定时器及所述输入输出端口分别与所述起搏感知控制接口通过第一电平信号和第二电平信号进行通讯，所述起搏感知控制接口通过所述第一电平信号将心房或心室事件传送至所述第二定时器，所述输入输出端口通过所述第二电平信号将起搏请求发送至所述起搏感知控制接口；所述微处理器串行接口与所述外围集成电路串行接口电性连接，所述微处理器通过串口通讯信号控制所述外围集成电路进行参数设置。
2. 如权利要求1所述的心脏起搏器系统，其特征在于，所述主控制单元处于休眠状态，当所述外围集成电路检测到心电信号或发出起搏脉冲时，所述外围集成电路以中断的形式唤醒所述主控制单元；当所述主控制单元被唤醒后，所述主控制单元对当前事件进行处理并不再即时响应其他新中断，在所述主控制单元处理完当前事件后，再响应其他新中断。
3. 如权利要求1所述的心脏起搏器系统，其特征在于，所述第二定时器包括多个捕获寄存器，当所述外围集成电路检测到心电信号或发出起搏脉冲时，所述外围集成电路通过所述第一电平信号通知所述第二定时器，所述第二定时器捕获代表心房或心室事件的所述第一电平信号，所述第一电平信号对应所述心房或心室事件发生的真实时间，所述第二定时器将对应的所述真实时间记录在所述多个捕获寄存器中的一个捕获寄存器中。
4. 如权利要求3所述的心脏起搏器系统，其特征在于，还包括一程控接口，所述程控接口用于与程控仪进行通讯，所述心脏起搏器系统通过所述程控接口将代表所述心房或心室事件及所述真实时间的信息进行组合后，发送给所述程控仪；所述心脏起搏器系统内不设置起搏模式程序单元，所述程控仪将用户设置的起搏模式以功能控制位组群的值来表示，并将所述功能控制位组群的值通过所述程控接口发送给所述心脏起搏器系统，所述心脏起搏器系统根据所述功能控制位组群的值进行起搏控制。
5. 如权利要求1所述的心脏起搏器系统，其特征在于，所述第一定时器以增计数模式运作，所述第二定时器以连续模式运作；

   其中，所述第一定时器包括第一比较寄存器、第二比较寄存器和第三比较寄存器；第一比较寄存器工作于比较模式，用于逸搏计数控制；第二比较寄存器工作于比较模式，用于心房/心室感知不应期控制；第三比较寄存器工作于比较模式，用于室后心房感知不应期控制；

   所述第二定时器包括第四捕获寄存器、第五捕获寄存器、第六捕获寄存器及第七比较寄存器，第四捕获寄存器工作于捕获模式，用于冻结记录发出起搏脉冲的时间；第五捕获寄存器工作于捕获模式，用于冻结记录心房感知的真实时间；第六捕获寄存器工作于捕获模式，用于冻结记录心室感知的真实时间；第七比较寄存器工作于比较模式，用于产生中断，为所述心脏起搏器系统提供时钟体系。
6. 如权利要求1所述的心脏起搏器系统，其特征在于，外围集成电路包括数字电路，其中所述数字电路包括：所述起搏感知控制接口、所述起搏控制单元、所述感知控制单元、所述外围集成电路串行接口、寄存器单元、程控接口以及内部分频时钟单元；其中，所述寄存器单元分别与所述起搏控制单元、所述外围集成电路串行接口、所述感知控制单元及所述程控接口电性连接；所述内部分频时钟单元分别与所述第一定时器和所述第 二定时器电性连接。
7. 如权利要求1所述的心脏起搏器系统，其特征在于，所述外围集成电路包括模拟电路，所述模拟电路包括电荷泵、感知放大器以及天线模块，所述电荷泵与所述起搏控制单元连接；所述感知放大器与所述感知控制单元连接；所述天线模块与所述程控接口连接。
8. 一种心脏起搏器系统的控制方法，其特征在于，用于控制如权利要求1-7任一所述的心脏起搏器系统，包括：

   当所述外围集成电路检测到心电信号或发出起搏脉冲时，通过所述第一电平信号将心房或心室事件通知所述微处理器，使得所述第二定时器捕获代表心房或心室事件的第一电平信号，并将所述心房或心室事件发生的真实时间记录在所述第二定时器的捕获寄存器中，以记录所述心房或心室事件发生的时间；

   当所述微处理器捕获到所述心房或心室事件时，所述微处理器根据当前起搏模式设置下一个起搏的心腔，并计算下一起搏时间，置入所述第一定时器的比较寄存器中；当所述第一定时器计数到与所述比较寄存器中的值相等时，所述微处理器通过第二电平信号向所述外围集成电路做出相应的起搏请求，设置应当被起搏的心腔；

   所述外围集成电路将起搏脉冲已发出作为另一心房或心室事件通知所述微处理器。
9. 如权利要求8所述的心脏起搏器系统的控制方法，其特征在于，使所述主控制单元处于休眠状态，当所述外围集成电路检测到所述心电信号或发出起搏脉冲时，以中断的形式唤醒所述主控制单元；当所述主控制单元被唤醒后，使所述主控制单元对当前事件进行处理，在运行中即不再即时响应其他新中断，在所述主控制单元完成了当前任务后，再使所述主控制单元响应其他新中断。
10. 一种心脏起搏器系统的控制方法，其特征在于，用于控制如权利要求4所述的心脏起搏器系统，包括：

    将所述程控仪中设置的起搏模式及其相匹配的参数，通过所述程控接口传输至所述外围集成电路中，并通过所述程控接口存入所述外围集成电路中的寄存器单元；所述微处理器通过所述微处理器串行接口读取所述寄存器单元中的参数；同时在所述程控仪的使用界面显示当前所述心脏起搏器的起搏模式和运行参数。
11. 如权利要求10所述的心脏起搏器系统的控制方法，其特征在于，还包括：将用户设置的起搏模式以功能控制位组群的值来表示，并将所述功能控制位组群的值通过所述程控接口发送给所述心脏起搏器系统，所述心脏起搏器系统根据所述功能控制位组群的值进行起搏控制。
12. 如权利要求10所述的心脏起搏器系统的控制方法，其特征在于，所述功能控制位组群为比特位组群。

Images