[go: up one dir, main page]

WO2016163595A1 - 질화물계 반도체 발광소자 및 그 제조방법 - Google Patents

질화물계 반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
WO2016163595A1
WO2016163595A1 PCT/KR2015/006689 KR2015006689W WO2016163595A1 WO 2016163595 A1 WO2016163595 A1 WO 2016163595A1 KR 2015006689 W KR2015006689 W KR 2015006689W WO 2016163595 A1 WO2016163595 A1 WO 2016163595A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
emitting device
high resistance
conductive semiconductor
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2015/006689
Other languages
English (en)
French (fr)
Inventor
이승재
최성철
백종협
전성란
김상묵
정태훈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea Photonics Technology Institute
Original Assignee
Korea Photonics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020150061242A external-priority patent/KR101678524B1/ko
Application filed by Korea Photonics Technology Institute filed Critical Korea Photonics Technology Institute
Priority to JP2017551117A priority Critical patent/JP2018510514A/ja
Priority to CN201580078567.3A priority patent/CN107873109A/zh
Priority to US15/563,468 priority patent/US10662511B2/en
Publication of WO2016163595A1 publication Critical patent/WO2016163595A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C38/00—Ferrous alloys, e.g. steel alloys
    • C22C38/04—Ferrous alloys, e.g. steel alloys containing manganese
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN

Definitions

  • the present invention relates to a nitride semiconductor light emitting device and a method of manufacturing the same, and more particularly, to a nitride based semiconductor light emitting device capable of improving the electrostatic discharge (ESD) voltage resistance characteristics of a nitride based semiconductor light emitting device and a method of manufacturing the same.
  • ESD electrostatic discharge
  • leakage current is very important in fabricating devices requiring reliability because of the degradation in reliability, lifetime, and high power operation of the device.
  • Group III nitride-based light emitting devices are generally known to have poor electrostatic properties compared to other compound light emitting devices. This causes crystal defects generated in the group III nitride semiconductor layer grown on the substrate due to lattice mismatch between the substrate and the group III nitride semiconductor layer to propagate in the growth direction of the group III nitride semiconductor layer to form a penetration potential.
  • crystal defects increase the leakage current of the device and when the external static electricity enters, the active layer of the light emitting device having many crystal defects is destroyed by the strong field.
  • crystal defects penetration potentials
  • the electrostatic breakdown characteristics of the light emitting device are very important in relation to the application range of the GaN light emitting device.
  • the design of the device to withstand the static electricity generated from the package equipment and the operator of the light emitting device is a very important variable to improve the yield of the final device.
  • GaN-based light emitting device since the GaN-based light emitting device has been applied to a condition that is poor in outdoor signage and automotive lighting environment in recent years, electrostatic properties are considered more important.
  • ESD of conventional GaN light emitting devices can withstand up to thousands of volts in the forward direction under human body mode (HBM), but it is difficult to withstand hundreds of volts in the reverse direction.
  • HBM human body mode
  • the crystal defect of the device is the main reason, and the electrode design of the device is also very important.
  • GaN light emitting device adopts sapphire substrate, which is a non-conductor, so that the n-electrode and p-electrode are formed on the same surface, and the current gathers around the n-electrode in the operation of the device. Makes it bad
  • Korean Patent Publication No. 10-1164026 published date: July 18, 2012
  • Patent Publication No. 10-2013-0061981 published date: June 12, 2013
  • Patent Publication No. 10-2014-0145368 Date of Publication: December 23, 2014
  • the active layer is formed to a thin thickness and has a high bandgap to increase the barrier height to minimize non-radiative recombination to increase the internal quantum efficiency.
  • the v-pit area in the active layer is excluded from the light emitting area, the overall light emitting area is reduced, resulting in a decrease in light output.
  • the present invention is to provide a nitride-based semiconductor light emitting device and a method of manufacturing the same that can minimize the degradation of the overall uniform light emission characteristics in applying the v-pit structure to improve the reverse voltage characteristics by improving the problems of the prior art. .
  • the light emitting device of the present invention for achieving this object, the substrate; A first conductive semiconductor layer formed on the substrate; A high resistance semiconductor layer formed on the first conductive semiconductor layer; An active layer formed on the high resistance semiconductor layer; And a second conductive semiconductor layer formed on the active layer, wherein the high resistance semiconductor layer and the adjacent surface of the first conductive semiconductor layer have a V-pit structure, and the high resistance semiconductor layer. And an adjacent surface of the active layer is characterized by a flat or smooth curved structure.
  • the adjacent surfaces of the high-resistance semiconductor layer and the active layer do not include a V-pit structure and are flat.
  • the active layer is characterized in that the adjacent surface with the second conductive semiconductor layer is a planar structure.
  • a light emitting device a substrate; A first conductive semiconductor layer formed on the substrate; A high resistance semiconductor layer formed on the first conductive semiconductor layer; An active layer formed on the high resistance semiconductor layer; And a second conductive semiconductor layer formed on the active layer, wherein the adjacent surfaces of the high resistance semiconductor layer and the first conductive semiconductor layer and the adjacent surfaces of the active layer and the second conductive semiconductor layer are each V; It has a pit (v-pit) structure, the adjacent surface of the high-resistance semiconductor layer and the active layer is characterized in that it is flat, not including the V-pit structure, preferably, the adjacent surface of the high-resistance semiconductor layer and the active layer Is a planar or smooth curved structure, or the second conductive semiconductor layer is characterized in that it has a V-pit structure.
  • the silicon impurity concentration of the high resistance semiconductor layer is 10 18 / cm 3 or less, and the magnesium impurity concentration of the high resistance semiconductor layer is 10 16 / cm 3 or more,
  • the thickness is characterized in that 10nm ⁇ 1000nm.
  • the method of manufacturing the nitride-based semiconductor light emitting device of the present invention the first step of growing a first conductive semiconductor layer on the substrate, the upper surface to form a v-pit structure; A second step of forming a high resistance semiconductor layer by planarizing a v-pit structure with a material having low conductivity on the first conductive semiconductor layer; And a third step of sequentially forming an active layer and a second conductive semiconductor layer on the planarized high resistance semiconductor layer.
  • a method of manufacturing a nitride-based semiconductor light emitting device the first step of growing a first conductive semiconductor layer on the substrate, the V-pit structure on the upper surface; Forming a high resistance semiconductor layer on the first conductive semiconductor layer so as to planarize the V-pit structure with a material having low conductivity; A third step of forming an active layer on the planarized high resistance semiconductor layer and forming a V-pit structure on an upper surface thereof; And a fourth step of forming a second conductive semiconductor layer to planarize the V-pit structure on the active layer.
  • the active layer and the second conductive semiconductor layer are formed after the first conductive semiconductor layer is formed on the planarized high resistance semiconductor layer in the third step.
  • a light emitting device is fabricated by planarizing a low conductive material on a first conductive semiconductor layer having a v-pit structure on the upper surface thereof, and forming an active layer and a second conductive semiconductor layer, or By planarizing the first conductive semiconductor layer having a v-pit structure on the top surface using a material having low conductivity, and having a v-pit structure on the adjacent surfaces of the active layer and the second conductive semiconductor layer, the v-pit region is not less than the critical thickness.
  • the conductivity is very low, the movement of current is blocked, while the other regions have a threshold thickness or less to allow the movement of current to the upper portion, thereby enhancing the leakage current and the durability of other devices, while non-emitting recombination generated by the through potential.
  • By reducing the light intensity can be minimized.
  • FIG. 1 is a view showing a cross-sectional configuration of a nitride-based light emitting device according to a first embodiment of the present invention
  • FIG. 2 is a flow chart briefly showing a method of manufacturing a nitride-based light emitting device according to the first embodiment of the present invention
  • FIG. 3 are SEM images (plan view) (perspective view) showing v-fit structures on n-type GaN layers obtained through control of growth conditions, respectively.
  • FIG. 4 are graphs showing comparisons of light emission characteristics according to wavelengths of the light emitting device according to the first embodiment of the present invention and the prior art, respectively;
  • FIG. 5 is a view showing a cross-sectional configuration of a nitride based light emitting device according to a second embodiment of the present invention.
  • FIG. 6 is a flow chart briefly showing a method of manufacturing a nitride-based light emitting device according to the first embodiment of the present invention
  • FIG. 7 are SEM images (plan view) (perspective view) showing the V-pit structure on the n-type GaN layer obtained through control of growth conditions, respectively.
  • Figure 9 (a) (b) is a graph showing a comparison between the light emitting device according to the wavelength of the light emitting device according to the first embodiment of the present invention and the prior art, respectively.
  • the top (bottom) or the bottom (bottom) is two components. Includes both directly contacting each other or one or more other components disposed between and formed between the two components.
  • 'up (up) or down (down)' may include the meaning of the down direction as well as the up direction based on one component.
  • each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description.
  • the size of each component does not necessarily reflect the actual size.
  • FIG. 1 is a view showing a cross-sectional configuration of a light emitting device of the present invention, the substrate 110; First conductive semiconductor layers 120 and 140 formed on the substrate 110; A high resistance semiconductor layer 130 formed on the first conductive semiconductor layers 120 and 140; An active layer 150 formed on the high resistance semiconductor layer 130; And a second conductive semiconductor layer 160 formed on the active layer 150, and a V-pit on an adjacent surface of the high resistance semiconductor layer 130 and the first conductive semiconductor layer 120. It has a structure (v), characterized in that the adjacent surface of the high resistance semiconductor layer 130 and the active layer 150 is a planar structure or a smooth curved surface.
  • the substrate 110 may be provided as a base layer on which a light emitting device is provided, and a transparent material including a sapphire substrate may be used, and a GaN-based substrate, SiC, Si, ZnO, or the like may be used in addition to sapphire.
  • the first conductive semiconductor layer 120 may be formed as an n-type semiconductor layer formed on the substrate 110 to provide electrons to the active layer 150, and doped with n-type impurities such as Si, Ge, Sn, or the like.
  • An n-type semiconductor layer may be included.
  • GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, or the like may be used.
  • a buffer layer (not shown) may be added between the substrate 110 and the first conductive semiconductor layer 120 to improve lattice matching according to the type and growth process of the substrate.
  • a portion of the upper surface of the first conductive semiconductor layer 120 is exposed to form an electrode 121 on the upper surface.
  • a transparent electrode 170 made of ITO or the like is formed on the second conductive semiconductor layer 160, and a bonding electrode 171 is formed on the transparent electrode 170.
  • the second conductive semiconductor layer 160 may be implemented as a p-type semiconductor layer formed on the active layer 150 to inject holes into the active layer 150, and may have a p-type such as Mg, Zn, Ca, Sr, and Ba.
  • An impurity doped p-type semiconductor layer may be included.
  • GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, or the like may be used.
  • the active layer 150 is stacked between the first conductive semiconductor layer 120 and the second conductive semiconductor layer 160 to recombine electrons and holes, transition to a low energy level, and generate light having a corresponding wavelength.
  • the active layer 150 may be provided by, for example, a single or multiple quantum well structure formed of a nitride semiconductor containing indium and gallium.
  • the first conductive semiconductor layers 120 and 140 are formed in a multi-layered structure such that the high resistance semiconductor layer 130 is formed between the lower first conductive semiconductor layer 120 and the upper first conductive semiconductor layer 140.
  • a V-pit structure (v) is formed on adjacent surfaces of the lower first conductive semiconductor layer 120 and the high resistance semiconductor layer 130, and the high resistance semiconductor layer 130 and the upper first conductive semiconductor. Adjacent faces of layer 140 are characterized by being planar or smooth curved structures.
  • the V-pit structure v is formed around the through potential 101 penetrating the light emitting device to prevent the current from being concentrated in the through potential 101.
  • the v-pit structure v may be formed by controlling growth conditions, growth rates, and growth conditions of the lower first conductive semiconductor layer 120, and may be formed on the upper portion of the lower first conductive semiconductor layer 120.
  • the high-pitched semiconductor layer 130 is formed by planarizing the v-pit structure v with a material having a relatively low conductivity.
  • adjacent surfaces of the high resistance semiconductor layer 130 and the upper first conductive semiconductor layer 140 have a planar structure.
  • the 'plane' structure used in the present invention is a strictly mathematically recognized plane ( It is to be understood that the present invention is not intended to limit the plane, but to include a smooth curved structure within a range that does not have a V-pit structure.
  • the high resistance semiconductor layer 130 may be provided by an n-type compound semiconductor layer or an unintentionally doped semiconductor layer without any doping, preferably, the thickness of the high resistance semiconductor layer 130. Is characterized in that 10nm ⁇ 1000nm.
  • the upper first conductive semiconductor layer 140 is thinly formed on the high resistance semiconductor layer 130, and then the active layer 150 and the second conductive semiconductor layer 160 are formed.
  • the remaining region except for the region in which the v-pit structure v is formed has a threshold thickness or less to allow current to move to the second conductive semiconductor layer 160, and the region in which the v-pit structure v is formed may have a threshold thickness.
  • the conductivity is very low and the movement of current is blocked.
  • the current concentrated through the through potential is wrapped in a material with low conductivity to block leakage current and durability of other devices, and reduce the luminous intensity by reducing non-radiative recombination caused by the through potential. Can be minimized.
  • the high-resistance semiconductor layer 130 has low electrical conductivity, thereby improving lateral current diffusion, thereby achieving uniform light emission characteristics and reverse voltage characteristics.
  • the first conductive semiconductor layers 120 and 140 are illustrated as having a multi-layer structure, but may have a single layer structure, in which the active layer 150 is directly formed on the high resistance semiconductor layer 130.
  • adjacent surfaces of the high resistance semiconductor layer 130 and the active layer 150 have a planar structure.
  • FIG. 4 are graphs showing light emission characteristics of wavelengths of the light emitting device (red line) and the prior art (black line) according to the present invention, respectively, (a) shows a PL spectrum. , (b) is a graph showing the EL spectrum of the device.
  • the light emitting device of the present invention is improved compared to the prior art in the PL spectrum and the EL spectrum.
  • FIG. 5 is a view showing a cross-sectional configuration of a light emitting device of the present invention, the substrate 210; First conductive semiconductor layers 220 and 240 formed on the substrate 210; A high resistance semiconductor layer 230 formed on the first conductive semiconductor layers 220 and 240; An active layer 250 formed on the high resistance semiconductor layer 230; And a second conductive semiconductor layer 260 formed on the active layer 250, and in particular, adjacent surfaces of the high resistance semiconductor layer 230 and the first conductive semiconductor layer 220 and the active layer 250. And V-pit structures v1 and v2 on adjacent surfaces of the second conductive semiconductor layer 260, respectively, and adjacent surfaces of the high resistance semiconductor layer 230 and the active layer 250 are V-pit structures. It does not include and characterized in that the flat.
  • the substrate 210 may be provided as a base layer on which a light emitting device is provided, and a transparent material including a sapphire substrate may be used, and a GaN-based substrate, SiC, Si, ZnO, or the like may be used in addition to the sapphire.
  • the first conductive semiconductor layer 220 may be formed as an n-type semiconductor layer formed on the substrate 210 to provide electrons to the active layer 250, and doped with n-type impurities such as Si, Ge, Sn, or the like.
  • An n-type semiconductor layer may be included.
  • GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, or the like may be used.
  • a buffer layer (not shown) may be added between the substrate 210 and the first conductive semiconductor layer 220 to improve lattice matching according to the type and growth process of the substrate.
  • a portion of the upper surface of the first conductive semiconductor layer 220 is exposed to form an electrode 221 on the upper surface.
  • a transparent electrode 270 made of ITO or the like is formed on the second conductive semiconductor layer 260, and a bonding electrode 271 is formed on the transparent electrode 270.
  • the second conductive semiconductor layer 260 may be implemented as a p-type semiconductor layer formed on the active layer 250 to inject holes into the active layer 250, and may have a p-type such as Mg, Zn, Ca, Sr, and Ba.
  • An impurity doped p-type semiconductor layer may be included.
  • GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, or the like may be used.
  • the active layer 250 is stacked between the first conductive semiconductor layer 220 and the second conductive semiconductor layer 260 to recombine electrons and holes, transition to a low energy level, and generate light having a corresponding wavelength.
  • the active layer 250 may be provided by, for example, a single or multiple quantum well structure formed of a nitride semiconductor containing indium and gallium.
  • the first conductive semiconductor layers 220 and 240 are formed in a multi-layered structure such that the high resistance semiconductor layer 230 is formed between the lower first conductive semiconductor layer 220 and the upper first conductive semiconductor layer 240. Prepared.
  • V-pits are formed on the adjacent surfaces of the lower first conductive semiconductor layer 220 and the high resistance semiconductor layer 230, and the active layer 250 and the second conductive semiconductor layer 260. It has a structure v1 (v2).
  • adjacent surfaces of the high resistance semiconductor layer 230 and the upper first conductive semiconductor layer 240 have a flat or smooth curved structure.
  • V-pit structures v1 and v2 are formed around the through potential 201 penetrating the light emitting device to prevent the current from being concentrated in the through potential 201.
  • the first V-pit structure v1 may be formed by controlling growth conditions, growth rates, and growth conditions of the lower first conductive semiconductor layer 220, and the lower first conductive semiconductor layer. After the V-pit structure v1 is formed on the upper portion of the 220, the high-pitched semiconductor layer 230 is formed by planarizing the V-pit structure v1 with a relatively low conductivity material. By the same process, the second V-pit structure v2 may be formed in the active layer 250.
  • the depth of the second V-pit structure v2 may be determined within the range of 100 ⁇ m to 1 ⁇ m.
  • adjacent surfaces of the high resistance semiconductor layer 230 and the upper first conductive semiconductor layer 240 have a planar structure.
  • the 'plane' structure used in the present invention is a strictly mathematically recognized plane ( It is to be understood that the present invention is not intended to limit the plane, but to include a smooth curved structure within a range that does not have a V-pit structure.
  • the high resistance semiconductor layer 230 may be provided by an n-type compound semiconductor layer or an unintentionally doped semiconductor layer without any doping, preferably, the thickness of the high resistance semiconductor layer 230. Is characterized in that 10nm ⁇ 1000nm.
  • the upper first conductive semiconductor layer 240 is thinly formed on the high resistance semiconductor layer 230, and then the active layer 250 and the second conductive semiconductor layer 260 are formed.
  • the remaining regions except for the region in which the V-pit structure is formed may have a threshold thickness or less to allow current to move to the second conductive semiconductor layer 260.
  • the region in which the V-pit structure is formed may be greater than the threshold thickness and thus have very high conductivity. Low current is blocked. In other words, the current concentrated through the through potential is wrapped in a material with low conductivity to block leakage current and durability of other devices, and reduce the luminous intensity by reducing non-radiative recombination caused by the through potential. Can be minimized.
  • the second conductive semiconductor layer 260 formed in the state where the inclined surface by the v-pit (v2) structure formed in the active layer 250 is present has a thin film having low conductivity and a semiconducting property at a portion having a V-shaped distortion structure. It is formed to have an effect that the current is cut off, and the carrier is easily injected into the v-shaped inclined surface from the second conductive semiconductor layer 260 on the active layer 250 to facilitate the injection of the carrier to the lower portion of the active layer 250 effective It is possible to increase the light emitting layer and increase the efficiency of the overall device.
  • the high-resistance semiconductor layer 230 has low electrical conductivity, thereby improving the lateral current spreading, thereby achieving uniform light emission characteristics and reverse voltage characteristics.
  • the first conductive semiconductor layers 220 and 240 are illustrated as having a multilayer structure, but may have a single layer structure, in which the active layer 250 is directly formed on the high resistance semiconductor layer 230.
  • the adjacent surfaces of the high resistance semiconductor layer 230 and the active layer 250 have a planar structure.
  • the second conductive semiconductor layer 270 may be a flattened surface, but may have a v-pit structure on the top surface.
  • FIG. 9 are graphs showing light emission characteristics of wavelengths of the light emitting device (red line) and the prior art (black line) according to the present invention, respectively, (a) shows a PL spectrum. , (b) is a graph showing the EL spectrum of the device.
  • the light emitting device of the present invention is improved compared to the prior art in the PL spectrum and the EL spectrum.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 질화물계 반도체 발광소자의 정전기(Electrostatic Discharge: ESD) 내압특성을 개선할 수 있는 질화물계 반도체 발광소자 및 그 제조방법에 관한 것으로, 본 발명의 발광소자는, 상부면에 v-피트 구조를 갖는 제1전도성 반도체층에 전도성이 낮은 물질을 이용하여 평탄하게 형성되는 활성층과 제2전도성 반도체을 포함하거나 상부면에 v-피트 구조를 갖는 제1전도성 반도체층에 전도성이 낮은 물질을 이용하여 평탄화하고 활성층과 제2전도성 반도체층의 인접면에 v피트 구조를 가짐으로써, v피트 영역은 임계두께 이상이 되어 전도성이 매우 낮아서 전류의 이동이 차단되는 반면에, 그 이외 영역은 임계두께 이하를 가져 상부로 전류의 이동이 가능하여 누설전류 및 기타 소자의 내구성을 강화시키면서도 관통전위에 의해 발생되는 비발광 재결합을 줄여 광도 저하를 최소화할 수 있는 효과가 있다.

Description

질화물계 반도체 발광소자 및 그 제조방법
본 발명은 질화물계 반도체 발광소자 및 그 제조방법에 관한 것으로, 특히 질화물계 반도체 발광소자의 정전기(Electrostatic Discharge: ESD) 내압특성을 개선할 수 있는 질화물계 반도체 발광소자 및 그 제조방법에 관한 것이다.
Ⅲ족 질화물 기반 발광다이오드에서 누설전류는 소자의 신뢰성, 수명, 고전력 작동에서의 특성 저하와 관련이 있어 신뢰도가 요구되는 소자를 제작하는데 있어서 매우 중요하다.
Ⅲ족 질화물계 발광소자는 일반적으로 다른 화합물 발광소자에 비해서 정전기 특성이 나쁜 것으로 알려져 있다. 이는 기판과 Ⅲ족 질화물 반도체층 사이의 격자 부정합으로 인하여 기판 위에 성장되는 Ⅲ족 질화물 반도체층에 발생되는 결정 결함이 Ⅲ족 질화물 반도체층의 성장 방향으로 전파되어 관통 전위를 형성하게 된다.
이런 결정결함은 소자의 누설전류를 증가시키고 외부 정전기가 들어왔을 경우 많은 결정결함을 가지고 있는 발광소자의 활성층이 강한 필드에 의해서 파괴된다. 일반적으로 GaN박막에는 109 ~ 1011/㎠정도의 결정결함(관통전위)이 존재하는 것으로 알려져 있다.
발광소자의 정전기 파괴 특성은 GaN계 발광소자의 응용 범위와 관련하여 매우 중요한 사안이다. 특히 발광소자의 패키지 장비 및 작업자로부터 발생되는 정전기를 견디게 소자를 설계하는 것은 최종적인 소자의 수율을 개선하기 위해서 매우 중요한 변수이다.
특히 최근 들어 GaN계 발광소자가 옥외 간판 및 자동차 조명등 환경이 열악한 조건에 응용되어 사용되고 있는 추세이므로 정전기 특성이 더욱 중요하게 여겨지고 있다.
일반적으로 기존의 GaN 발광소자의 ESD는 Human Body Mode(HBM) 조건에서 순방향으로는 수천 볼트까지 견디나 역방향으로는 수백 볼트를 견디기가 힘들다. 그 이유는 앞에서 언급했듯이 소자의 결정 결함이 주요 이유이며, 또한 소자의 전극 설계도 매우 중요하다. 특히 GaN 발광소자는 부도체인 사파이어 기판을 보편적으로 채택하고 있으므로 소자의 구조상 n-전극과 p-전극이 동일면에 형성되면서 실제 소자 동작시 n-전극 주변으로 전류의 모임 현상이 심해져서 ESD 특성을 더욱 나쁘게 한다.
이와 같이 관통전위 결함밀도를 여러 가지 방법을 도입하여 줄임으로서 발광소자 및 기타 전자소자의 특성을 향상시키기 위한 연구가 다양하게 진행되고 있다.
예를 들어, 등록특허공보 제10-1164026호(공고일자: 2012.07.18), 공개특허공보 제10-2013-0061981호(공개일자: 2013.06.12), 및 공개특허공보 제10-2014-0145368호(공개일자: 2014.12.23)에서는 성장 기법을 도입하여 관통전위(Threading dislocation)마다 Hexagonal v-피트(V-shaped pit)들을 형성하고 활성층에서도 v-피트들을 형성하면 측벽(sidewall)에 형성되는 활성층은 얇은 두께로 형성되고 높은 밴드갭을 갖게 되어 barrier height를 증가시켜 비발광 재결합(non-radiative recombination)을 최소화시켜 내부양자 효율을 증가시키게 된다. 그러나, 이러한 구조에서는 활성층에서의 v-피트 영역이 발광 영역에서 제외되므로 전체적인 발광면적이 줄어들어서 광출력의 감소를 가져오는 문제점이 있다.
[선행기술문헌]
[특허문헌]
등록특허공보 제10-1164026호(공고일자: 2012.07.18)
공개특허공보 제10-2013-0061981호(공개일자: 2013.06.12)
공개특허공보 제10-2014-0145368호(공개일자: 2014.12.23)
[비특허문헌]
"Suppression of Nonradiative Recombination by V-Shaped Pits in GaInN/GaN Quantum Wells Produces a Large Increase in the Light Emission Efficiency"; A. Hangleiter, F. Hitzel, C. Netzel, D. Fuhrmann, U. Rossow, G. Ade, and P. Hinze; PRL 95, 127402 (2005).
"Origin of forward leakage current in GaN-based light-emitting devices"; S. W. Lee, D. C. Oh, H. Goto, H. J. Lee, T. Hanada, M. W. Cho, and T. Yao; APPLIED PHYSICS LETTERS 89, 132117 (2006).
"Improvement of Light Extraction Efficiency and Reduction of Leakage Current in GaN-Based LED via V-Pit Formation"; Kayo Koike, Seogwoo Lee, Sung Ryong Cho, Jinsub Park, Hyojong Lee, Jun-Seok Ha, Soon-Ku Hong, Hyun-Yong Lee, Meoung-Whan Cho, and Takafumi Yao; IEEE PHOTONICS TECHNOLOGY LETTERS, VOL. 24, NO. 6, MARCH 15, (2012).
본 발명은 이러한 종래기술의 문제점을 개선하여 역전압 특성을 개선하기 위하여 v-피트 구조를 적용함에 있어서 전체적으로 균일한 발광특성의 저하를 최소화할 수 있는 질화물계 반도체 발광소자 및 그 제조방법를 제공하고자 한다.
이러한 목적을 달성하기 위한 본 발명의 발광소자는, 기판; 상기 기판 상부에 형성된 제1도전성 반도체층; 상기 제1도전성 반도체층 상부에 형성되는 고저항 반도체층; 상기 고저항 반도체층 상부에 형성된 활성층; 및, 상기 활성층 상부에 형성되는 제2도전성 반도체층;을 포함하며, 상기 고저항 반도체층과 상기 제1도전성 반도체층의 인접 면에는 V피트(v-pit) 구조를 가지며, 상기 고저항 반도체층과 상기 활성층의 인접 면은 평면 또는 완만한 곡면 구조인 것을 특징으로 한다.
바람직하게는, 상기 고저항체 반도체층과 상기 활성층의 인접 면은 V피트 구조를 포함하지 않고 평탄한 것을 특징으로 한다.
바람직하게는, 상기 활성층은, 상기 제2도전성 반도체층과의 인접 면이 평면 구조인 것을 특징으로 한다.
다음으로 본 발명의 다른 실시예에 따른 발광소자는, 기판; 상기 기판 상부에 형성된 제1도전성 반도체층; 상기 제1도전성 반도체층 상부에 형성되는 고저항 반도체층; 상기 고저항 반도체층 상부에 형성된 활성층; 및, 상기 활성층 상부에 형성되는 제2도전성 반도체층;을 포함하며, 상기 고저항 반도체층 및 상기 제1도전성 반도체층의 인접 면과, 상기 활성층 및 상기 제2도전성 반도체층의 인접 면에는 각각 V피트(v-pit) 구조를 가지며, 상기 고저항 반도체층과 상기 활성층의 인접 면은 V피트 구조를 포함하지 않고 평탄한 것을 특징으로 하며, 바람직하게는, 상기 고저항 반도체층과 상기 활성층의 인접 면은 평면 또는 완만한 곡면 구조인 것을 특징으로 하며, 또는 상기 제2도전성 반도체층은 V피트 구조를 갖는 것을 특징으로 한다.
바람직하게는, 상기 고저항 반도체층의 실리콘 불순물 농도는 1018/㎤ 이하인 것을 특징으로 하며, 상기 고저항 반도체층의 마그네슘 불순물 농도는 1016/㎤ 이상인 것을 특징으로 하며, 상기 고저항 반도체층의 두께는 10㎚ ~ 1000㎚ 인 것을 특징으로 한다.
다음으로 본 발명의 질화물계 반도체 발광소자의 제조방법은, 기판 상부에 제1도전성 반도체층을 성장시키되, 상부 표면에 v피트 구조를 형성하는 제1단계; 상기 제1도전성 반도체층 상부에 전도성이 낮은 물질로 v피트 구조를 평탄화하여 고저항 반도체층을 형성하는 제2단계; 및, 평탄화된 고저항 반도체층 상부에 활성층 및 제2도전성 반도체층을 순차적으로 형성하는 제3단계;를 포함한다.
또한 본 발명의 다른 실시예에 따른 질화물계 반도체 발광소자의 제조방법은, 기판 상부에 제1도전성 반도체층을 성장시키되, 상부 표면에 V피트 구조를 형성하는 제1단계; 상기 제1도전성 반도체층 상부에 전도성이 낮은 물질로 V피트 구조가 평탄화되도록 고저항 반도체층을 형성하는 제2단계; 평탄화된 고저항 반도체층 상부에 활성층을 형성하되, 상부 표면에 V피트 구조를 형성하는 제3단계; 및, 상기 활성층 상부의 V피트 구조가 평탄화되도록 제2도전성 반도체층을 형성하는 제4단계;를 포함한다.
바람직하게는, 제3단계에서 평탄화된 고저항 반도체층 상부에 제1도전성 반도체층을 형성한 후에 상기 활성층과 상기 제2도전성 반도체층을 형성하는 것을 특징으로 한다.
본 발명에 따른 반도체 발광소자는, 상부면에 v-피트 구조를 갖는 제1전도성 반도체층에 전도성이 낮은 물질을 이용하여 평탄화하고 활성층과 제2전도성 반도체층을 형성하여 발광소자를 제작하며, 또는 상부면에 v-피트 구조를 갖는 제1전도성 반도체층에 전도성이 낮은 물질을 이용하여 평탄화하고 활성층과 제2전도성 반도체층의 인접면에 v피트 구조를 가짐으로써, v피트 영역은 임계두께 이상이 되어 전도성이 매우 낮아서 전류의 이동이 차단되는 반면에, 그 이외 영역은 임계두께 이하를 가져 상부로 전류의 이동이 가능하여 누설전류 및 기타 소자의 내구성을 강화시키면서도 관통전위에 의해 발생되는 비발광 재결합을 줄여 광도 저하를 최소화할 수 있는 효과가 있다.
도 1은 본 발명의 제1실시예에 따른 질화물계 발광소자의 단면 구성을 보여주는 도면,
도 2는 본 발명의 제1실시예에 따른질화물계 발광소자의 제조방법을 간략히 보여주는 흐름도,
도 3의 (a)(b)는 각각 성장조건의 조절을 통해 얻은 n형 GaN 층 상의 v피트 구조를 보여주는 SEM 이미지(평면도)(사시도),
도 4의 (a)(b)는 각각 본 발명의 제1실시예에 따른 발광소자와 종래기술의 파장별 발광 특성을 비교하여 보여주는 그래프,
도 5는 본 발명의 제2실시예에 따른 질화물계 발광소자의 단면 구성을 보여주는 도면,
도 6은 본 발명의 제1실시예에 따른 질화물계 발광소자의 제조방법을 간략히 보여주는 흐름도,
도 7의 (a)(b)는 각각 성장조건의 조절을 통해 얻은 n형 GaN 층 상의 V피트 구조를 보여주는 SEM 이미지(평면도)(사시도),
도 8은 활성층에 형성된 V피트 구조를 보여주는 TEM 단면 이미지,
도 9의 (a)(b)는 각각 본 발명의 제1실시예에 따른 발광소자와 종래기술의 파장별 발광 특성을 비교하여 보여주는 그래프.
본 발명의 실시예에서 제시되는 특정한 구조 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시예들은 다양한 형태로 실시될 수 있다. 또한 본 명세서에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 되며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경물, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
또한 본 발명에 따른 실시예의 설명에 있어서, 각 구성요소의 '상(위) 또는 하(아래)'에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)는 두개의 구성요소가 서로 직접 접촉되거나 하나 이상의 다른 구성요소가 위 두 구성요소 사이에 배치되어 형성되는 것을 모두 포함한다.
또한 '상(위) 또는 하(아래)'로 표현되는 경우 하나의 구성요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 본 발명의 실시예를 첨부 도면을 참고하여 상세히 설명하면 다음과 같다.
제1실시예
도 1은 본 발명의 발광소자의 단면 구성을 보여주는 도면으로, 기판(110); 기판(110) 상부에 형성된 제1도전성 반도체층(120)(140); 제1도전성 반도체층(120)(140) 상부에 형성되는 고저항 반도체층(130); 고저항 반도체층(130) 상부에 형성된 활성층(150); 및, 활성층(150) 상부에 형성되는 제2도전성 반도체층(160);을 포함하며, 고저항 반도체층(130)과 제1도전성 반도체층(120)의 인접 면에는 V피트(v-pit) 구조(v)를 가지며, 고저항 반도체층(130)과 활성층(150)의 인접 면은 평면 구조 또는 완만한 곡면인 것을 특징으로 한다.
기판(110)은 발광소자가 마련되는 기저층으로 제공되며, 사파이어 기판을 포함하는 투명한 재료가 사용될 수 있으며, 사파이어 이외에 GaN계 기판, SiC 또는 Si, ZnO 등이 이용될 수가 있다.
제1도전성 반도체층(120)은 기판(110) 상부에 형성되어 활성층(150)에 전자를 제공하게 되는 n형 반도체층으로 구현될 수 있으며, Si, Ge, Sn 등과 같은 n형 불순물이 도핑된 n형 반도체층을 포함할 수 있으며, 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등이 사용될 수 있다.
기판(110)과 제1도전성 반도체층(120) 사이에는 기판의 종류 및 성장공정에 따라서 격자정합을 향상시키기 위한 버퍼층(미도시) 등이 추가될 수 있다.
제1도전성 반도체층(120)의 일부 상면은 노출되어 그 상면에 전극(121)이 형성된다.
한편 제2도전성 반도체층(160) 상부에는 ITO 등으로 이루어진 투명전극(170)이 형성되며, 투명전극(170) 상부에는 본딩전극(171)이 형성된다.
제2도전성 반도체층(160)은 활성층(150) 상부에 형성되어 활성층(150)에 정공을 주입하게 되는 p형 반도체층으로 구현될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 불순물이 도핑된 p형 반도체층을 포함할 수 있으며, 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등이 사용될 수 있다.
활성층(150)은 제1도전성 반도체층(120)과 제2도전성 반도체층(160) 사이에 적층되어 전자와 정공의 재결합이 이루어져 낮은 에너지 준위로 천이하여 그에 상응하는 파장을 갖는 빛을 생성한다.
활성층(150)은 예를 들어, 인듐 및 갈륨을 함유하는 질화물 반도체로 형성된 단층 또는 다층의 양자우물구조(quantum well structure)에 의해 제공될 수 있다.
본 실시예에서 제1도전성 반도체층(120)(140)은 다층 구조로 형성되어 하부 제1도전성 반도체층(120)과 상부 제1도전성 반도체층(140) 사이에 고저항 반도체층(130)이 마련된다. 특히, 하부 제1도전성 반도체층(120)과 고저항 반도체층(130)의 인접 면에는 V피트(v-pit) 구조(v)를 가지며, 고저항 반도체층(130)과 상부 제1도전성 반도체층(140)의 인접 면은 평면 또는 완만한 곡면 구조인 것을 특징으로 한다.
구체적으로, V피트 구조(v)는 발광소자를 관통하는 관통전위(101)의 주위에 형성되어 관통전위(101)로 전류가 집중되는 것을 방지한다.
이러한 v피트 구조(v)는 하부 제1도전성 반도체층(120)의 성장온도, 성장속도 및 분위기 가스 등의 성장조건을 조절하여 형성될 수 있으며, 하부 제1도전성 반도체층(120) 상부에 v피트 구조(v)가 형성된 후에는 비교적 전도성이 낮은 물질로 v피트 구조(v)를 평탄화하여 고저항 반도체층(130)을 형성한다.
한편, 본 발명에서 고저항 반도체층(130)과 상부 제1도전성 반도체층(140)의 인접 면은 평면 구조이며, 이때, 본 발명에서 사용되는'평면'구조는 엄밀하게 수학적으로 인지되는 평면(plane)을 한정하는 것은 아니며, V피트(v-pit) 구조를 갖는 않는 범위 내에서 완만한 곡면 구조를 포함하는 것으로 이해하여야 할 것이다.
고저항 반도체층(130)은 n형 화합물 반도체층 또는 임의 도핑을 하지 않은 언인텐셔널리 도프트(unintentionally doped) 반도체층에 의해 제공될 수 있으며, 바람직하게는, 고저항 반도체층(130)의 두께는 10㎚ ~ 1000㎚ 인 것을 특징으로 한다.
한편, 본 실시예에서 고저항 반도체층(130) 상에는 상부 제1도전성 반도체층(140)이 얇게 형성된 후에 활성층(150)과 제2도전성 반도체층(160)이 형성된다.
이와 같이 v피트 구조(v)가 형성된 영역을 제외한 나머지 영역은 임계두께 이하를 가져 제2도전성 반도체층(160)으로 전류의 이동이 가능하게 되며, v피트 구조(v)가 형성된 영역은 임계두께 이상이 되어 전도성이 매우 낮아 전류의 이동이 차단된다. 즉 일반적으로 관통전위를 통해 집중되는 전류를 전도도가 낮은 물질로 감싸서 차단시킴으로써 누설전류 및 기타 소자의 내구성을 강화시키게 되며, 관통전위에 의해 발생되는 비발광 재결합(non-radiative recombination)을 줄여 광도 저하를 최소화할 수 있다.
한편 고저항 반도체층(130)은 전기 전도도가 낮아 횡방향 전류확산을 향상시켜 발광면적 전체적으로 균일한 발광특성 및 역전압 특성 개선 효과를 얻을 수 있다.
한편, 본 실시예에서 제1도전성 반도체층(120)(140)은 다층 구조를 갖는 것으로 예시하고 있으나, 단층 구조일 수 있으며, 이때 고저항 반도체층(130) 상부에 직접 활성층(150)이 형성되고 고저항 반도체층(130)과 활성층(150)의 인접 면은 평면 구조가 된다.
도 4의 (a)(b)는 각각 본 발명에 따른 발광소자(빨간선)와 종래기술(검은선)의 파장별 발광 특성을 비교하여 보여주는 그래프로써, (a)는 PL 스펙트럼을 보여주고 있으며, (b)는 소자의 EL 스펙트럼을 보여주는 그래프이다.
도 4에서 확인할 수 있듯이, 본 발명의 발광소자는 PL 스펙트럼과 EL 스펙트럼에서 종래기술과 비교하여 개선됨을 알 수 있다.
제2실시예
도 5는 본 발명의 발광소자의 단면 구성을 보여주는 도면으로, 기판(210); 기판(210) 상부에 형성된 제1도전성 반도체층(220)(240); 제1도전성 반도체층(220)(240) 상부에 형성되는 고저항 반도체층(230); 상기 고저항 반도체층(230) 상부에 형성된 활성층(250); 및, 상기 활성층(250) 상부에 형성되는 제2도전성 반도체층(260);을 포함하며, 특히 고저항 반도체층(230) 및 제1도전성 반도체층(220)의 인접 면과, 활성층(250) 및 제2도전성 반도체층(260)의 인접 면에는 각각 V피트(v-pit) 구조(v1)(v2)를 가지며, 고저항 반도체층(230)과 활성층(250)의 인접 면은 V피트 구조를 포함하지 않고 평탄한 것을 특징으로 한다.
기판(210)은 발광소자가 마련되는 기저층으로 제공되며, 사파이어 기판을 포함하는 투명한 재료가 사용될 수 있으며, 사파이어 이외에 GaN계 기판, SiC 또는 Si, ZnO 등이 이용될 수가 있다.
제1도전성 반도체층(220)은 기판(210) 상부에 형성되어 활성층(250)에 전자를 제공하게 되는 n형 반도체층으로 구현될 수 있으며, Si, Ge, Sn 등과 같은 n형 불순물이 도핑된 n형 반도체층을 포함할 수 있으며, 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등이 사용될 수 있다.
기판(210)과 제1도전성 반도체층(220) 사이에는 기판의 종류 및 성장공정에 따라서 격자정합을 향상시키기 위한 버퍼층(미도시) 등이 추가될 수 있다.
제1도전성 반도체층(220)의 일부 상면은 노출되어 그 상면에 전극(221)이 형성된다.
한편 제2도전성 반도체층(260) 상부에는 ITO 등으로 이루어진 투명전극(270)이 형성되며, 투명전극(270) 상부에는 본딩전극(271)이 형성된다.
제2도전성 반도체층(260)은 활성층(250) 상부에 형성되어 활성층(250)에 정공을 주입하게 되는 p형 반도체층으로 구현될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 불순물이 도핑된 p형 반도체층을 포함할 수 있으며, 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등이 사용될 수 있다.
활성층(250)은 제1도전성 반도체층(220)과 제2도전성 반도체층(260) 사이에 적층되어 전자와 정공의 재결합이 이루어져 낮은 에너지 준위로 천이하여 그에 상응하는 파장을 갖는 빛을 생성한다.
활성층(250)은 예를 들어, 인듐 및 갈륨을 함유하는 질화물 반도체로 형성된 단층 또는 다층의 양자우물구조(quantum well structure)에 의해 제공될 수 있다.
본 실시예에서 제1도전성 반도체층(220)(240)은 다층 구조로 형성되어 하부 제1도전성 반도체층(220)과 상부 제1도전성 반도체층(240) 사이에 고저항 반도체층(230)이 마련된다.
특히, 본 실시예에서 하부 제1도전성 반도체층(220) 및 고저항 반도체층(230)과, 활성층(250) 및 제2도전성 반도체층(260)의 각 인접 면에는 V피트(v-pit) 구조(v1)(v2)를 갖는다.
바람직하게는, 고저항 반도체층(230)과 상부 제1도전성 반도체층(240)의 인접 면은 평면 또는 완만한 곡면 구조인 것을 특징으로 한다.
구체적으로, V피트 구조(v1)(v2)는 발광소자를 관통하는 관통전위(201)의 주위에 형성되어 관통전위(201)로 전류가 집중되는 것을 방지한다.
본 실시예에서 제1의 V피트 구조(v1)는 하부 제1도전성 반도체층(220)의 성장온도, 성장속도 및 분위기 가스 등의 성장조건을 조절하여 형성될 수 있으며, 하부 제1도전성 반도체층(220) 상부에 V피트 구조(v1)가 형성된 후에는 비교적 전도성이 낮은 물질로 V피트 구조(v1)를 평탄화하여 고저항 반도체층(230)을 형성한다. 동일한 공정에 의해 활성층(250)에도 제2의 V피트 구조(v2)가 형성될 수 있다.
바람직하게는, 제2의 V피트 구조(v2)의 깊이는 100Å ~ 1㎛ 범위 내에서 결정될 수 있다.
한편, 본 발명에서 고저항 반도체층(230)과 상부 제1도전성 반도체층(240)의 인접 면은 평면 구조이며, 이때, 본 발명에서 사용되는'평면'구조는 엄밀하게 수학적으로 인지되는 평면(plane)을 한정하는 것은 아니며, V피트(v-pit) 구조를 갖는 않는 범위 내에서 완만한 곡면 구조를 포함하는 것으로 이해하여야 할 것이다.
고저항 반도체층(230)은 n형 화합물 반도체층 또는 임의 도핑을 하지 않은 언인텐셔널리 도프트(unintentionally doped) 반도체층에 의해 제공될 수 있으며, 바람직하게는, 고저항 반도체층(230)의 두께는 10㎚ ~ 1000㎚ 인 것을 특징으로 한다.
한편, 본 실시예에서 고저항 반도체층(230) 상에는 상부 제1도전성 반도체층(240)이 얇게 형성된 후에 활성층(250)과 제2도전성 반도체층(260)이 형성된다.
이와 같이 V피트 구조가 형성된 영역을 제외한 나머지 영역은 임계두께 이하를 가져 제2도전성 반도체층(260)으로 전류의 이동이 가능하게 되며, V피트 구조가 형성된 영역은 임계두께 이상이 되어 전도성이 매우 낮아 전류의 이동이 차단된다. 즉 일반적으로 관통전위를 통해 집중되는 전류를 전도도가 낮은 물질로 감싸서 차단시킴으로써 누설전류 및 기타 소자의 내구성을 강화시키게 되며, 관통전위에 의해 발생되는 비발광 재결합(non-radiative recombination)을 줄여 광도 저하를 최소화할 수 있다.
특히, 활성층(250)에 형성된 v피트(v2) 구조에 의한 경사면이 존재하는 상태에서 형성된 제2도전성 반도체층(260)은 V 형상의 왜곡구조가 있는 부위에 전도성이 낮은 반부도체 특성의 박막이 형성되어 전류가 차단되는 효과를 가지며, 또한 활성층(250) 상부의 제2도전성 반도체층(260)으로부터 v 형상의 경사면으로 캐리어가 쉽게 주입되어 활성층(250) 하부까지 캐리어의 주입을 용이하게 하여 유효발광층을 증가시키고 전체적인 소자의 효율을 증가시킬 수 있다.
한편 고저항 반도체층(230)은 전기 전도도가 낮아 횡방향 전류확산을 향상시켜 발광면적 전체적으로 균일한 발광특성 및 역전압 특성 개선 효과를 얻을 수 있다.
한편, 본 실시예에서 제1도전성 반도체층(220)(240)은 다층 구조를 갖는 것으로 예시하고 있으나, 단층 구조일 수 있으며, 이때 고저항 반도체층(230) 상부에 직접 활성층(250)이 형성되고 고저항 반도체층(230)과 활성층(250)의 인접 면은 평면 구조가 된다.
다른 한편으로, 도 5에 예시된 것과 같이, 제2도전성 반도체층(270)은 평탄화된 면일 수 있으나, 상면에 v피트 구조를 가질 수 있다.
도 9의 (a)(b)는 각각 본 발명에 따른 발광소자(빨간선)와 종래기술(검은선)의 파장별 발광 특성을 비교하여 보여주는 그래프로써, (a)는 PL 스펙트럼을 보여주고 있으며, (b)는 소자의 EL 스펙트럼을 보여주는 그래프이다.
도 9에서 확인할 수 있듯이, 본 발명의 발광소자는 PL 스펙트럼과 EL 스펙트럼에서 종래기술과 비교하여 개선됨을 알 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명백할 것이다.
[부호의 설명]
101, 201 : 관통전위 110, 210 : 기판
120, 220 : 하부 제1도전성 반도체층 121, 221 : 전극
130, 230 : 고저항 반도체층
140, 240 : 상부 제1도전성 반도체층
150, 250 : 활성층 160, 260 : 제2도전성 반도체층
170, 270 : 투명전극 171, 271 : 본딩전극
v, v1, v2 : v피트 구조

Claims (13)

  1. 기판;
    상기 기판 상부에 형성된 제1도전성 반도체층;
    상기 제1도전성 반도체층 상부에 형성되는 고저항 반도체층;
    상기 고저항 반도체층 상부에 형성된 활성층; 및,
    상기 활성층 상부에 형성되는 제2도전성 반도체층;을 포함하며,
    상기 고저항 반도체층과 상기 제1도전성 반도체층의 인접 면에는 V피트(v-pit) 구조를 가지며, 상기 고저항 반도체층과 상기 활성층의 인접 면은 평면 또는 완만한 곡면 구조인 것을 특징으로 하는 질화물계 반도체 발광소자.
  2. 제1항에 있어서, 상기 고저항체 반도체층과 상기 활성층의 인접 면은 V피트 구조를 포함하지 않고 평탄한 것을 특징으로 하는 질화물계 반도체 발광소자.
  3. 제1항에 있어서, 상기 활성층은, 상기 제2도전성 반도체층과의 인접 면이 평면 구조인 것을 특징으로 하는 질화물계 반도체 발광소자.
  4. 기판;
    상기 기판 상부에 형성된 제1도전성 반도체층;
    상기 제1도전성 반도체층 상부에 형성되는 고저항 반도체층;
    상기 고저항 반도체층 상부에 형성된 활성층; 및,
    상기 활성층 상부에 형성되는 제2도전성 반도체층;을 포함하며,
    상기 고저항 반도체층 및 상기 제1도전성 반도체층의 인접 면과, 상기 활성층 및 상기 제2도전성 반도체층의 인접 면에는 각각 V피트(v-pit) 구조를 가지며, 상기 고저항 반도체층과 상기 활성층의 인접 면은 V피트 구조를 포함하지 않고 평탄한 것을 특징으로 하는 질화물계 반도체 발광소자.
  5. 제4항에 있어서, 상기 고저항 반도체층과 상기 활성층의 인접 면은 평면 또는 완만한 곡면 구조인 것을 특징으로 하는 질화물계 반도체 발광소자.
  6. 제4항에 있어서, 상기 제2도전성 반도체층은 V피트 구조를 갖는 것을 특징으로 하는 질화물계 반도체 발광소자.
  7. 제1항 또는 제4항에 있어서, 상기 고저항 반도체층의 실리콘 불순물 농도는 1018/㎤ 이하인 것을 특징으로 하는 질화물계 반도체 발광소자.
  8. 제1항 또는 제4항에 있어서, 상기 고저항 반도체층의 마그네슘 불순물 농도는 1016/㎤ 이상인 것을 특징으로 하는 질화물계 반도체 발광소자.
  9. 제1항 또는 제4항에 있어서, 상기 고저항 반도체층의 두께는 10㎚ ~ 1000㎚ 인 것을 특징으로 하는 질화물계 반도체 발광소자.
  10. 질화물계 반도체 발광소자의 제조방법에 있어서,
    기판 상부에 제1도전성 반도체층을 성장시키되, 상부 표면에 v피트 구조를 형성하는 제1단계;
    상기 제1도전성 반도체층 상부에 전도성이 낮은 물질로 v피트 구조를 평탄화하여 고저항 반도체층을 형성하는 제2단계; 및,
    평탄화된 고저항 반도체층 상부에 활성층 및 제2도전성 반도체층을 순차적으로 형성하는 제3단계;를 포함하는 질화물계 반도체 발광소자의 제조방법.
  11. 질화물계 반도체 발광소자의 제조방법에 있어서,
    기판 상부에 제1도전성 반도체층을 성장시키되, 상부 표면에 V피트 구조를 형성하는 제1단계;
    상기 제1도전성 반도체층 상부에 전도성이 낮은 물질로 V피트 구조가 평탄화되도록 고저항 반도체층을 형성하는 제2단계;
    평탄화된 고저항 반도체층 상부에 활성층을 형성하되, 상부 표면에 V피트 구조를 형성하는 제3단계; 및,
    상기 활성층 상부의 V피트 구조가 평탄화되도록 제2도전성 반도체층을 형성하는 제4단계;를 포함하는 질화물계 반도체 발광소자의 제조방법.
  12. 제10항 또는 제11항에 있어서, 제3단계에서 평탄화된 고저항 반도체층 상부에 제1도전성 반도체층을 형성한 후에 상기 활성층과 상기 제2도전성 반도체층을 형성하는 것을 특징으로 하는 질화물계 반도체 발광소자의 제조방법.
  13. 제10항 또는 제11항에 있어서, 상기 고저항 반도체층의 두께는 10㎚ ~ 1000㎚ 인 것을 특징으로 하는 질화물계 반도체 발광소자의 제조방법.
PCT/KR2015/006689 2015-04-08 2015-06-30 질화물계 반도체 발광소자 및 그 제조방법 Ceased WO2016163595A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017551117A JP2018510514A (ja) 2015-04-08 2015-06-30 窒化物系半導体発光素子及びその製造方法
CN201580078567.3A CN107873109A (zh) 2015-04-08 2015-06-30 氮化物系半导体发光元件及其制造方法
US15/563,468 US10662511B2 (en) 2015-04-08 2015-06-30 Nitride semiconductor light-emitting device, and method for manufacturing same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20150049824 2015-04-08
KR10-2015-0049824 2015-04-08
KR10-2015-0061242 2015-04-30
KR1020150061242A KR101678524B1 (ko) 2015-04-30 2015-04-30 질화물계 반도체 발광소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
WO2016163595A1 true WO2016163595A1 (ko) 2016-10-13

Family

ID=57071984

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/006689 Ceased WO2016163595A1 (ko) 2015-04-08 2015-06-30 질화물계 반도체 발광소자 및 그 제조방법

Country Status (4)

Country Link
US (1) US10662511B2 (ko)
JP (1) JP2018510514A (ko)
CN (1) CN107873109A (ko)
WO (1) WO2016163595A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113540301B (zh) * 2021-07-09 2022-12-16 安徽三安光电有限公司 一种发光二极管及其制作方法
CN117153974B (zh) * 2023-10-26 2024-02-20 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN120076512B (zh) * 2025-04-24 2025-08-26 天津工业大学 一种芯片结构和制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218746A (ja) * 2007-03-05 2008-09-18 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物系半導体発光素子
KR20100073702A (ko) * 2008-12-23 2010-07-01 삼성엘이디 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR20130104823A (ko) * 2012-03-15 2013-09-25 삼성전자주식회사 반도체 발광소자 및 그 제조방법
JP2014518014A (ja) * 2011-09-29 2014-07-24 東芝テクノセンター株式会社 発光ダイオードおよびその形成方法
KR20140120681A (ko) * 2013-04-04 2014-10-14 서울바이오시스 주식회사 개선된 정전 방전 특성을 갖는 질화물 반도체 소자 및 그 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656539A (en) * 1994-07-25 1997-08-12 Mitsubishi Denki Kabushiki Kaisha Method of fabricating a semiconductor laser
US7535031B2 (en) * 2005-09-13 2009-05-19 Philips Lumiled Lighting, Co. Llc Semiconductor light emitting device with lateral current injection in the light emitting region
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
US20110049552A1 (en) * 2007-12-24 2011-03-03 In Joon Pyeon Light emitting diode package
KR101683898B1 (ko) * 2010-06-21 2016-12-20 엘지이노텍 주식회사 발광 소자
US8748932B2 (en) * 2011-01-26 2014-06-10 Lg Innotek Co., Ltd. Light emitting device having curved top surface with fine unevenness
KR101860320B1 (ko) 2011-12-02 2018-05-23 엘지이노텍 주식회사 발광소자
JP5998953B2 (ja) * 2013-01-25 2016-09-28 豊田合成株式会社 半導体発光素子、半導体発光素子の製造方法
KR20140145368A (ko) 2013-06-13 2014-12-23 엘지이노텍 주식회사 발광 소자
DE102014115599A1 (de) * 2013-10-28 2015-04-30 Seoul Viosys Co., Ltd. Halbleitervorrichtung und Verfahren zu deren Herstellung
KR102212561B1 (ko) * 2014-08-11 2021-02-08 삼성전자주식회사 반도체 발광 소자 및 반도체 발광 소자 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218746A (ja) * 2007-03-05 2008-09-18 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物系半導体発光素子
KR20100073702A (ko) * 2008-12-23 2010-07-01 삼성엘이디 주식회사 질화물 반도체 발광소자 및 그 제조방법
JP2014518014A (ja) * 2011-09-29 2014-07-24 東芝テクノセンター株式会社 発光ダイオードおよびその形成方法
KR20130104823A (ko) * 2012-03-15 2013-09-25 삼성전자주식회사 반도체 발광소자 및 그 제조방법
KR20140120681A (ko) * 2013-04-04 2014-10-14 서울바이오시스 주식회사 개선된 정전 방전 특성을 갖는 질화물 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
CN107873109A (zh) 2018-04-03
US10662511B2 (en) 2020-05-26
JP2018510514A (ja) 2018-04-12
US20180069153A1 (en) 2018-03-08

Similar Documents

Publication Publication Date Title
WO2013018937A1 (ko) 반도체 발광소자
KR100903103B1 (ko) 화합물 반도체를 이용한 발광소자
WO2011083940A2 (ko) 발광 다이오드 및 그것을 제조하는 방법
WO2014065571A1 (ko) 발광소자
WO2013015472A1 (ko) 반도체 발광소자 및 그 제조방법
WO2013191406A1 (en) Light emitting device having electron blocking layer
WO2009126010A2 (ko) 발광 소자
WO2017116048A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2016104958A1 (ko) 적색 발광소자 및 조명장치
WO2021158016A1 (ko) 단일칩 복수 대역 발광 다이오드
WO2013165127A1 (ko) 발광 다이오드 소자 및 그의 제조 방법
WO2016163595A1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
WO2016018010A1 (ko) 발광소자 및 조명시스템
WO2010074373A1 (ko) 발광소자 및 그 제조방법
KR20120100056A (ko) 발광 소자
TWI829038B (zh) 電壓可控的單片原生ｒｇｂ陣列
WO2022240179A1 (ko) 복수 대역 발광 다이오드
WO2016108423A1 (en) Light emitting device
WO2016052929A1 (en) Light emitting diode comprising porous transparent electrode
US20240274751A1 (en) Red-light-emitting semiconductor light-emitting device and method for manufacturing same
WO2013022129A1 (ko) 질화물 반도체 발광소자
WO2016072661A1 (ko) 자외선 발광소자 및 조명시스템
WO2016190612A1 (ko) 발광 소자 및 이의 제조 방법
KR20040005270A (ko) 발광다이오드 및 그 제조방법
WO2023277608A1 (ko) 복수 대역 발광 다이오드

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15888580

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017551117

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15563468

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15888580

Country of ref document: EP

Kind code of ref document: A1